TWI583033B - 晶體器件以及晶體器件的製造方法 - Google Patents

晶體器件以及晶體器件的製造方法 Download PDF

Info

Publication number
TWI583033B
TWI583033B TW103119968A TW103119968A TWI583033B TW I583033 B TWI583033 B TW I583033B TW 103119968 A TW103119968 A TW 103119968A TW 103119968 A TW103119968 A TW 103119968A TW I583033 B TWI583033 B TW I583033B
Authority
TW
Taiwan
Prior art keywords
layer
crystal
wafer
electroless plating
crystal device
Prior art date
Application number
TW103119968A
Other languages
English (en)
Other versions
TW201448297A (zh
Inventor
早坂太一
水沢周一
Original Assignee
日本電波工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電波工業股份有限公司 filed Critical 日本電波工業股份有限公司
Publication of TW201448297A publication Critical patent/TW201448297A/zh
Application granted granted Critical
Publication of TWI583033B publication Critical patent/TWI583033B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H03H9/1021—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device the BAW device being of the cantilever type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Description

晶體器件以及晶體器件的製造方法
本發明涉及一種通過無電鍍(electroless plating)形成外部電極的晶體器件(device)以及晶體器件的製造方法。
已知有包括以規定的頻率進行振動的晶體振動片的表面安裝型晶體器件。在晶體器件的底面形成著外部電極，通過利用焊料(solder)將該外部電極與印刷(print)基板等接合，而將晶體器件接合到印刷基板。然而，由於外部電極直接接觸焊料，因此為了接合而被加熱的焊料的熱傳遞到外部電極，由此，有外部電極剝離或外部電極受到損傷的情况。而且，有因外部電極被焊料吸收而組成變化從而受到損傷的情况。
針對這種問題，例如專利文獻1中提出了，晶片(chip)型電子零件的外部電極包含鍍鎳等厚膜而形成。而且，提出了通過以這種方式將外部電極形成為厚膜而减輕外部電極受到的損傷。另一方面，專利文獻2中提出了通過無電鍍鎳而形成晶體器件的外部電極。
【背景技術文獻】 【專利文獻】
【專利文獻1】日本專利特開2000-252375號公報
【專利文獻2】日本專利特開2012-44105號公報
然而，如專利文獻1及專利文獻2所示的包含鍍鎳層的外部電極存在幾個問題。第一，在通常的無電鍍中，鍍層中包含鉛(Pb)。在作為歐洲聯盟(European Union，EU)的指令的RoHS指令中對鉛的使用進行了限制，外部電極中的含鉛量必須為1000ppm以下。第二，晶體器件必須滿足抗跌落性及抗彎曲性的基準，但當單純地在外部電極的形成步驟中减少鉛的使用的情况下，難以滿足這種基準。
因此，本發明的目的在於提供一種减少外部電極的含鉛量、並且將抗跌落性及抗彎曲性維持得較高的晶體器件以及晶體器件的製造方法。
第1發明的晶體器件是表面安裝型晶體器件，其包含：晶體振動片，以規定的頻率進行振動；以及基地(base)板，由玻璃(glass)或晶體材料形成，在底面形成用來安裝晶體器件的外部電極，在底面的相反側一面載置晶體振動片。而且，外部電極包含：金屬膜，通過濺鍍(spatter)形成在基板的表面；以及無電鍍膜，通過無電鍍而形成在金屬膜的表面；並且無電鍍膜包含含 有鉛及鉍(bismuth)的鎳層。
第2發明的晶體器件是在第1發明中，鉛相對於鎳層整體的體積的含量為90ppm~470ppm，鉍相對於鎳層整體的體積的含量為5600ppm~7000ppm。
第3發明的晶體器件是在第1發明及第2發明中，金屬膜至少包含鉻(chromium)層、鎳鎢(nickel tungsten)層以及金層，其中該鉻層形成在基板的表面，該鎳鎢層形成在鉻層的表面，該金層形成在鎳鎢層的表面。
第4發明的晶體器件是在第1發明至第3發明中，無電鍍膜是通過以下方式形成，即，通過無電鍍而在金屬膜的表面形成鈀(palladium)層，在鈀層的表面形成鎳層，在鎳層的表面形成金層。
第5發明的晶體器件的製造方法是表面安裝型晶體器件的製造方法，其包括如下步驟：準備多個晶體振動片；準備包含形成為矩形形狀的多個基板的基底晶片(wafer)；準備包含多個蓋板(lid plate)的蓋晶片；金屬膜形成步驟，在基底晶片的其中一個主面的區域通過濺鍍而形成金屬膜，其中該區域形成用來安裝晶體器件的外部電極；載置步驟，在基底晶片的另一個主面載置多個晶體振動片；接合步驟，將蓋晶片以密封晶體振動片的方式接合到基地晶片的另一個主面；以及無電鍍步驟，對基底晶片的其中一個主面實施無電鍍，從而在金屬膜的表面形成包含鎳層的無電鍍膜；並且鎳層的無電鍍是通過使基底晶片浸漬在含有鉛及 鉍的電鍍液中而進行，電鍍液中所含的鉛的含量為0.05ml/L~0.20ml/L，鉍的含量為3.00ml/L。
第6發明的晶體器件的製造方法包括如下步驟：準備包含多個晶體振動片的晶體晶片，該晶體振動片包含以規定的振動頻率振動的振動部、包圍振動部的框部、以及連結振動部與框部的連結部；準備包含形成為矩形形狀的多個基板的基底晶片；準備包含多個蓋板的蓋晶片；金屬膜形成步驟，在基底晶片的其中一個主面的區域通過濺鍍而形成金屬膜，其中該區域形成用來安裝晶體器件的外部電極；載置步驟，以在各基板的另一個主面分別載置晶體振動片的方式接合基底晶片與晶體晶片；接合步驟，將蓋晶片以密封振動部的方式接合到晶體晶片；及無電鍍步驟，對基底晶片實施無電鍍，從而在金屬膜的表面形成包含鎳層的無電鍍膜。鎳層的無電鍍是通過使基底晶片浸漬在含有鉛及鉍的電鍍液中而進行，電鍍液中所包含的鉛的含量為0.05ml/L~0.20ml/L，鉍的含量為3.00ml/L。
第7發明的晶體器件的製造方法是在第5發明及第6發明中，金屬膜至少包含鉻膜、鎳鎢膜以及金膜，其中該鉻膜形成在基底晶片的表面，該鎳鎢膜形成在鉻膜的表面，該金膜形成在鎳鎢膜的表面。
第8發明的晶體器件的製造方法是在第5發明至第7發明中，無電鍍步驟是在形成鎳層之前通過無電鍍而形成鈀層，並且在鎳層的表面通過無電鍍而形成金層。
根據本發明的晶體器件以及晶體器件的製造方法，可以减少外部電極的含鉛量並且將抗跌落性及抗彎曲性維持得較高。
100、200‧‧‧晶體器件
101、201‧‧‧空腔
110‧‧‧蓋板
111‧‧‧凹部
112‧‧‧接合面
120、220‧‧‧基板
121‧‧‧凹部
122‧‧‧接合面
123、223‧‧‧連接電極
124、224‧‧‧外部電極
125、225‧‧‧側面電極
126‧‧‧城堡型結構
130、230‧‧‧晶體振動片
131、231‧‧‧激振電極
132、232‧‧‧引出電極
134、234‧‧‧振動部
141‧‧‧導電性黏合劑
142‧‧‧密封材
151‧‧‧第1金屬膜
151a‧‧‧第1層
151b‧‧‧第2層
151c‧‧‧第3層
152‧‧‧第2金屬膜
152a‧‧‧第1層
152b‧‧‧第2層
152c‧‧‧第3層
153‧‧‧無電鍍膜
153a‧‧‧第1層
153b‧‧‧第2層
153c‧‧‧第3層
161、163‧‧‧虛線
171‧‧‧劃線
172‧‧‧貫通孔
235‧‧‧框部
236‧‧‧連結部
237‧‧‧貫通溝
TN‧‧‧厚度
W110‧‧‧蓋晶片
W120、W220‧‧‧基底晶片
W230‧‧‧晶體晶片
圖1是晶體器件100的分解立體圖。
圖2(a)是圖1的A-A剖視圖。
圖2(b)是圖2(a)的虛線161的放大圖。
圖3是表示晶體器件100的製造方法的流程圖(flow chart)。
圖4(a)是基底晶片W120的+Y'軸側一面的俯視圖。
圖4(b)是基底晶片W120的-Y'軸側一面的俯視圖。
圖5是蓋晶片W110的+Y'軸側一面的俯視圖。
圖6(a)是載置著晶體振動片130的基底晶片W120的局部剖視圖。
圖6(b)是蓋晶片W110、晶體振動片130、以及基底晶片W120的局部剖視圖。
圖6(c)是蓋晶片W110、晶體振動片130、以及形成著無電鍍膜153的基底晶片W120的局部剖視圖。
圖7(a)是表示作為穩定劑的鉛(Pb)的添加量與跌落試驗及彎曲試驗中的不合格樣品(sample)數的關係的圖表(graph)。
圖7(b)是表示作為穩定劑的鉍(Bi)的添加量與跌落試驗 及彎曲試驗中的不合格樣品數的關係的圖表。
圖7(c)是表示在添加了鉍(Bi)作為穩定劑的情况下，進而作為穩定劑被添加的鉛(Pb)的添加量與跌落試驗及彎曲試驗中的不合格樣品數的關係的圖表。
圖8是晶體器件200的分解立體圖。
圖9(a)是圖8的B-B剖視圖。
圖9(b)是圖9(a)的虛線163的放大圖。
圖10是表示晶體器件200的製造方法的流程圖。
圖11是晶體晶片W230的俯視圖。
圖12(a)是晶體晶片W230、蓋晶片W110、以及基底晶片W220的局部剖視圖。
圖12(b)是晶體晶片W230、蓋晶片W110、以及形成著第2金屬膜152的基底晶片W220的局部剖視圖。
圖12(c)是晶體晶片W230、蓋晶片W110、以及形成著無電鍍膜153的基底晶片W220的局部剖視圖。
下面，基於附圖對本發明的優選的實施方式詳細地進行說明。此外，只要在以下說明中無旨在限定本發明的記載，則本發明的範圍並不限於這些實施方式。
(第1實施方式)<晶體器件100的構成>
圖1是晶體器件100的分解立體圖。晶體器件100包括 蓋板110、基板120、以及晶體振動片130。晶體振動片130例如使用AT切割(cut)的晶體振動片。AT切割的晶體振動片的主面(YZ面)相對於晶軸(XYZ)的Y軸以X軸為中心從Z軸向Y軸方向傾斜35度15分。在以下說明中，將以AT切割的晶體振動片的軸向為基準傾斜所得的新軸用作Y'軸及Z'軸。也就是說，在晶體器件100中，將晶體器件100的長邊方向設為X軸方向、將晶體器件100的高度方向設為Y'軸方向、將與X及Y'軸方向垂直的方向設為Z'軸方向進行說明。
晶體振動片130包含：振動部134，以規定的頻率進行振動，且形成為矩形形狀；激振電極131，形成在振動部134的+Y'軸側一面及-Y'軸側一面；以及引出電極132，被從各激振電極131向-X軸側引出。被從形成在振動部134的+Y'軸側一面的激振電極131引出的引出電極132是被從激振電極131向振動部134的-X軸側的+Z'軸側引出，進而經由振動部134的+Z'軸側的側面被引出到振動部134的-Y'軸側一面。被從形成在振動部134的-Y'軸側一面的激振電極131引出的引出電極132是被從激振電極131引出到振動部134的-X軸側的-Z'軸側的角。
基板120是通過以晶體材料或玻璃為基材並且在該基材的表面形成電極而形成。在基板120的+Y'軸側一面的周圍，形成著用以隔著密封材142(參照圖2(a))而接合在蓋板110的接合面122。而且，在基板120的+Y'軸側一面的中央，形成著從接合面122向-Y'軸方向凹陷的凹部121。在凹部121形成著一對連接 電極123，各連接電極123經由導電性黏合劑141(參照圖2(a))而電連接在晶體振動片130的引出電極132。在基板120的-Y'軸側一面即底面，形成著用來將晶體器件100安裝到印刷基板等的外部電極124。而且，在基板120的側面的四角，形成著向基板120的內側凹陷的城堡型結構(castellation)126，在城堡型結構126的側面形成著側面電極125。外部電極124隔著側面電極125電連接在連接電極123。
蓋板110在-Y'軸側的面形成著向+Y'軸方向凹陷的凹部111。而且，以包圍凹部111的方式形成著接合面112。接合面112隔著密封材142(參照圖2(a))而接合在基板120的接合面122。
圖2(a)是圖1的A-A剖視圖。通過將基板120的接合面122與蓋板110的接合面112隔著密封材142接合，而在晶體器件100內形成密閉的空腔(cavity)101。晶體振動片130配置在空腔101內，引出電極132經由導電性黏合劑141而電接合在基板120的連接電極123。由此，激振電極131電連接在外部電極124。外部電極124包括第1金屬膜151及無電鍍膜153，其中該第1金屬膜151形成在基板120的基材的-Y'軸側一面的表面，該無電鍍膜153形成在第1金屬膜151的表面。
圖2(b)是圖2(a)的虛線161的放大圖。圖2(b)表示外部電極124的放大剖視圖。第1金屬膜151由第1層151a、第2層151b、以及第3層151c這3層形成。第1層151a是形成在基板120的基材的表面的層，並且由鉻(Cr)形成。鉻(Cr) 能夠良好地密接在作為基板120的基材的晶體材料及玻璃上，因此被用作第1層151a的原材料。而且，形成在第1金屬膜151的表面的第3層151c由金(Au)形成。鉻(Cr)雖能良好地密接在晶體材料及玻璃上，但無法融合到焊料等中，因此第1金屬膜151的表面由能良好地融合到焊料等中的金(Au)覆蓋。進而，在第1金屬膜151中，在第1層151a與第3層151c之間形成第2層151b。構成第1層151a的鉻(Cr)當在製造步驟中施加熱等時會擴散到其他層，而使鉻(Cr)與基板120的密接變弱。而且，在鉻(Cr)擴散到第1金屬膜151的表面的情况下，鉻(Cr)發生氧化而難以成膜無電鍍膜153等。為了防止這種鉻(Cr)的擴散而設置第2層151b，以防止鉻(Cr)擴散到金(Au)層。
第2層151b例如由鎳鎢(Ni-W)形成。而且，第2層151b也可以使用鉑(白金、Pt)等。包含無電鍍膜153的電極與不含無電鍍膜153的電極相比，由於基板120因無電鍍膜153所產生的應力而產生變形，因此變得容易剝離。通過在第1金屬膜151中設置第2層151b來防止鉻(Cr)擴散，從而將第1金屬膜151與基板120的基材的密接保持得較强。由此，防止第1金屬膜151容易地剝離。
無電鍍膜153由形成在第1金屬膜151的表面的第1層153a、形成在第1層153a表面的第2層153b、以及形成在第2層153b表面的第3層153c形成。第1層153a是鈀(Pd)層。第2層153b是鎳(Ni)層，第3層153c是金(Au)層。由鎳形成的 第2層153b在形成外部電極124的層中形成得最厚，其厚度TN例如形成為約1μm。
<晶體器件100的製造方法>
圖3是表示晶體器件100的製造方法的流程圖。下面，按照圖3的流程圖，對晶體器件100的製造方法進行說明。
在步驟(step)S101中，準備多個晶體振動片130。在步驟S101中，首先，通過蝕刻(etching)等在由晶體材料形成的晶體晶片(未圖示)形成多個晶體振動片130的外形。進而，通過濺鍍或真空蒸鍍等在各晶體振動片130形成激振電極131及引出電極132。通過如下操作而準備多個晶體振動片130，即，將形成在晶體晶片的各晶體振動片130從晶體晶片折取或分離。
在步驟S201中，準備基底晶片W120。在基底晶片W120上形成多個基板120。基底晶片W120以晶體材料或玻璃為基材，在基底晶片W120上通過蝕刻切斷凹部121及晶片，從而形成成為城堡型結構126的貫通孔172(參照圖4(a))。
在步驟S202中，在基底晶片W120上形成第1金屬膜151。步驟S202是金屬膜形成步驟。如圖2(b)所示，形成在基底晶片W120的第1金屬膜151由構成第1層151a的鉻(Cr)、構成第2層151b的鎳鎢(Ni-W)、以及構成第3層151c的金(Au)形成。這些層是通過濺鍍或真空蒸鍍而形成。在步驟S202中，通過形成第1金屬膜151，而在各基板120形成連接電極123、側面電極125的一部分、以及外部電極124的一部分。
圖4(a)是基底晶片W120的+Y'軸側一面的俯視圖。在圖4(a)所示的基底晶片W120形成著多個基板120，各基板120在X軸方向及Z'軸方向上排列形成。而且，圖4(a)中，在相互鄰接的基板120的邊界示出了劃線(scribe line)171。劃線171是表示在下述步驟S404中切斷晶片的位置的線。在沿X軸方向延伸的劃線171與沿Z'軸方向延伸的劃線171交叉的位置，形成著在Y'軸方向上貫通基底晶片W120的貫通孔172。貫通孔172在下述步驟S404中切斷晶片之後成為城堡型結構126。而且，在各基板120的+Y'軸側一面形成著凹部121，在各基板120的+Y'軸側一面形成著連接電極123。
圖4(b)是基底晶片W120的-Y'軸側一面的俯視圖。在基底晶片W120的-Y'軸側一面，形成著成為外部電極124的一部分的第1金屬膜151。第1金屬膜151以沿基底晶片W120的Z'軸方向延伸的方式形成。而且，第1金屬膜151也形成在貫通孔172內。第1金屬膜151經由形成在貫通孔172的側面電極125而電連接在連接電極123。
返回到圖3，在步驟S301中，準備蓋晶片W110。在蓋晶片W110形成多個蓋板110。在各蓋板110的-Y'軸側一面形成凹部111。
圖5是蓋晶片W110的+Y'軸側一面的俯視圖。在蓋晶片W110形成多個蓋板110，各蓋板110在X軸方向及Z'軸方向上排列形成。在各蓋板110的-Y'軸側一面形成凹部111及接合面112。 圖5中，鄰接的各蓋板110之間以兩點鏈線表示，該兩點鏈線成為劃線171。
在步驟S401中，將晶體振動片130載置在基底晶片W120。步驟S401是載置步驟。晶體振動片130經由導電性黏合劑141而載置在基底晶片W120的各凹部121。
圖6(a)是載置著晶體振動片130的基底晶片W120的局部剖視圖。圖6(a)表示包含相當於圖1的A-A剖面的剖面的剖視圖。通過經由導電性黏合劑141將引出電極132與連接電極123電連接，而將晶體振動片130載置在基底晶片W120的凹部121。而且，由此將激振電極131與形成在基底晶片W120的-Y'軸側一面的第1金屬膜151電連接。
在步驟S402中，將基底晶片W120與蓋晶片W110接合。步驟S402是接合步驟。基底晶片W120與蓋晶片W110以如下方式被接合，即，在將密封材142塗布在基底晶片W120的接合面122或蓋晶片W110的接合面112之後，將基底晶片W120的接合面122與蓋晶片W110的接合面112隔著密封材142而相互對向。
圖6(b)是蓋晶片W110、晶體振動片130、及基底晶片W120的局部剖視圖。圖6(b)表示包含與圖6(a)相同的剖面的剖視圖。通過經由密封材142將蓋晶片W110與基底晶片W120接合，而形成密封的空腔101。在空腔101中載置著晶體振動片130。
在步驟S403中，形成無電鍍膜153。步驟S403是無電鍍 步驟。在步驟S403中，通過對形成在基底晶片W120的-Y'軸側一面的第1金屬膜151的表面實施無電鍍，而在蓋晶片W110的-Y'軸側一面、基底晶片W120的-Y'軸側一面、以及貫通孔172的側面形成無電鍍膜153。
圖6(c)是蓋晶片W110、晶體振動片130、以及形成著無電鍍膜153的基底晶片W120的局部剖視圖。圖6(c)中表示與圖6(b)相同的剖面。無電鍍膜153的形成是通過以下方式進行的，即，首先如圖2(b)所示，通過無電鍍鈀(Pd)形成第1層153a，在第1層153a的表面通過無電鍍鎳(Ni)形成第2層153b，在第2層153b的表面通過無電鍍金(Au)形成第3層153c。
在步驟S404中，切斷蓋晶片W110及基底晶片W120。通過切晶(dicing)等在劃線171將蓋晶片W110及基底晶片W120切斷。
<通過無電鍍而形成的無電鍍膜的評價>
歐洲聯盟(EU)通過作為歐洲聯盟(EU)的指令的RoHS指令規定，晶體器件的外部電極的含鉛量必須為1000ppm以下。晶體器件的無電鍍是通過將基底晶片浸漬在電鍍液中而進行的，但為了使電鍍液穩定而在該電鍍液中加入穩定劑。市售的穩定劑使用鉛(Pb)或鉍(Bi)等，但在使用了鉛的穩定劑的情况下，由於該鉛包含在無電鍍膜中，因此會從外部電極中檢測出鉛。在以往的無電鍍的方法中，含鉛量超過1000ppm，而成為問題。
另一方面，在晶體器件中，要求即使在晶體器件跌落的 情况下外部電極也不發生剝離。而且，在外部電極形成得較厚的情况下，有外部電極的收縮等的應力施加給晶體器件而使晶體器件易產生裂痕(crack)等情况，但要求即使在彎曲應力施加給晶體器件的情况下晶體器件也不會產生裂痕等。也就是說，對於晶體器件要求從外部電極中减少含鉛量並且滿足這種抗跌落性(drop-resistance)及抗彎曲性(bend-resistance)的標準。以下圖7(a)~圖7(c)中表示使作為穩定劑的鉛或鉍的添加量產生變化而進行晶體器件的跌落試驗及彎曲試驗所得的結果。此處，跌落試驗是使晶體器件針對其6個面而分別跌落，將此設為1組，進行50組，最後確認晶體器件的外部電極是否發生剝離等不良情况。而且，在彎曲試驗中，在長90mm的晶體板形成與外部電極相同構成的電極，並且將該晶體板彎曲3mm，由此確認晶體板是否出現裂痕。而且，圖中所示的鉛(Pb)或鉍(Bi)的添加量表示形成由鎳形成的第2層153b時所使用的作為穩定劑的鉛(Pb)或鉍(Bi)添加到電鍍液中的量。
圖7(a)是表示作為穩定劑的鉛(Pb)的添加量與跌落試驗及彎曲試驗中的不合格樣品數的關係的圖表。圖7(a)的試驗中所使用的穩定劑使用了鉛(Pb)，但未使用鉍(Bi)。而且，跌落試驗及彎曲試驗是分別通過準備10個樣品而進行的，並且對於各樣品判斷外部電極有無剝離及晶體板有無裂痕。在通過試驗而確認到外部電極的剝離及裂痕的情况下，該樣品不合格。而且，圖表的橫軸表示作為穩定劑的鉛(Pb)的添加量。各試驗是以鉛 的添加量成為0.25ml/L、0.5ml/L、1.0ml/L、2.0ml/L、以及3.0ml/L的方式進行。圖表的縱軸表示各試驗中不合格的樣品數。
在Pb添加量為0.25ml/L的情况下，在彎曲試驗中，10個樣品中有8個樣品不合格。而且，在彎曲試驗中，在Pb添加量為0.5ml/L的情况下，確認到10個不合格樣品，在Pb添加量為1.0ml/L的情况下，確認到4個不合格樣品。另一方面，在跌落試驗中，在Pb添加量為0.5ml/L的情况下，確認到1個不合格樣品。在使用Pb添加量為2.0ml/L及3.0ml/L的穩定劑的情况下，未確認到不合格樣品。
如圖7(a)所示，在使用Pb添加量為3.0ml/L的穩定劑的情况下，未確認到不合格樣品，因此以往使用Pb添加量為3.0ml/L的穩定劑進行無電鍍。然而，利用電感耦合等離子體(Inductively Coupled Plasma，ICP)發射光譜分析或原子吸光法(Atomic absorption spectrometry)，從通過使用Pb添加量為3.0ml/L的穩定劑時的無電鍍而形成的鎳層中檢測出6300ppm的鉛，超過了作為RoHS指令的基準值的1000ppm。而且，如果以該值為基礎計算由Pb添加量為2.0ml/L的穩定劑形成鎳層時鎳層的含鉛量，則預計包含在鎳層中的含鉛量成為4200ppm，超過了RoHS指令的基準值。
圖7(b)是表示作為穩定劑的鉍(Bi)的添加量與跌落試驗及彎曲試驗中的不合格樣品數的關係的圖表。在圖7(b)的試驗中添加了鉍(Bi)作為穩定劑，但未添加鉛(Pb)。如圖7(b) 所示，在彎曲試驗中，在圖7(b)所示的所有添加量的情况下均出現了不合格樣品。而且，在跌落試驗中，在Bi添加量為1.0ml/L的情况下也產生了1個不合格樣品。
一般來說，有使用鉍作為穩定劑以代替使用鉛的情况，但由於在晶體器件中彎曲試驗不合格，因此認為在晶體器件中不能使用代替鉛而使用了鉍的穩定劑。
圖7(c)是表示在添加了鉍(Bi)作為穩定劑的情况下，進而作為穩定劑被添加的鉛(Pb)的添加量與跌落試驗及彎曲試驗中的不合格樣品數的關係的圖表。在圖7(c)的試驗中，添加了3.0ml/L的鉍(Bi)作為穩定劑。圖7(c)中，在鉛(Pb)添加量為0.0ml/L的情况下，在跌落試驗中產生了1個不合格樣品，在鉛(Pb)添加量為0.25ml/L的情况下，在彎曲試驗中產生了5個不合格樣品。
另一方面，圖7(c)中，在鉛(Pb)添加量為0.05ml/L~0.2ml/L的範圍內，跌落試驗及彎曲試驗中未出現不合格樣品。因此，認為鉍(Bi)添加量為3.0ml/L、鉛(Pb)添加量為0.05ml/L~0.2ml/L的範圍內的穩定劑可以用於晶體器件。而且，關於該情况下通過無電鍍而形成的鎳層中的含鉛量，如果根據使用了3.0ml/L的鉛作為穩定劑的情况下檢測出6300ppm的鉛來計算，則預測在作為穩定劑的鉛(Pb)添加量為0.05ml/L的情况下成為105ppm，在作為穩定劑的鉛(Pb)添加量為0.2ml/L的情况下成為420ppm。而且，如果考慮分析的誤差及樣品的批次(lot)間的誤 差等，則認為數值可能會產生10%左右的誤差。通過這些內容，預計鎳層中的鉛的檢測量在鉛(Pb)添加量為0.05ml/L~0.2ml/L的範圍內包含約90ppm~約470ppm。該範圍可以充分滿足RoHS指令的外部電極的含鉛量為1000ppm以下的範圍。
而且，關於鉍(Bi)的添加量，如果考慮鉛(Pb)與鉍(Bi)的比例，則認為從鎳層中檢測到約6300ppm的鉍。如果考慮到約10%左右的誤差，則認為從鎳層中檢測到的鉍添加量在約5600ppm~7000ppm的範圍內。
根據以上所述，在添加了3.0ml/L的鉍(Bi)作為穩定劑，並且以0.05ml/L~0.2ml/L的範圍添加了鉛(Pb)的情况下，可以經受跌落試驗及彎曲試驗，因此優選。而且，在該範圍內從鎳層中檢測出的鉛的預計添加量為約90ppm~約470ppm之間，充分地控制在作為RoHS指令的基準值的1000ppm以內，因此優選。由於外部電極整體的90%以上是由通過無電鍍而形成的鎳層形成的，因此認為外部電極整體的含鉛量也充分地控制在1000ppm以內。
(第2實施方式)
晶體振動片也可以使用以包圍振動部的周圍的方式形成框部的晶體振動片。下面，對使用了具有框部的晶體振動片的晶體器件200進行說明。而且，在以下說明中，對於與第1實施方式相同的部分附注相同的符號，並省略其說明。
<晶體器件200的構成>
圖8是晶體器件200的分解立體圖。晶體器件200包括蓋板110、基板220、以及晶體振動片230。在晶體器件200中，與第1實施方式同樣地，晶體振動片230使用AT切割的晶體振動片。
晶體振動片230包含：振動部234，以規定的頻率進行振動，並且形成為矩形形狀；框部235，以包圍振動部234的周圍的方式形成；以及連結部236，連結振動部234與框部235。在振動部234與框部235之間形成著在Y'軸方向上貫通晶體振動片230的貫通槽237，並且以振動部234與框部235不直接接觸的方式形成。振動部234與框部235經由連結在振動部234的-X軸側的+Z'軸側及-Z'軸側的連結部236而連結。而且，在振動部234的+Y'軸側一面及-Y'軸側一面形成著激振電極231，引出電極232分別被從各激振電極231引出到框部235。被從形成在振動部234的+Y'軸側一面的激振電極231引出的引出電極232經由+Z'軸側的連結部236被引出到框部235的-X軸側，進而被引出到框部235的-Y'軸側一面的+X軸側的+Z'軸側的角。被從形成在振動部234的-Y'軸側一面的激振電極231引出的引出電極232經由-Z'軸側的連結部236被引出到框部235的-X軸側，且被引出到框部235的-Y'軸側一面的-X軸側的-Z'軸側的角。
在基板220的+Y'軸側一面的周圍形成著隔著密封材142(參照圖9)而接合在蓋板110的接合面122。而且，在基板220的+Y'軸側一面的中央，形成著從接合面122向-Y'軸方向凹陷的凹 部121。在基板220的-Y'軸側一面形成著外部電極224，在基板220的側面的角形成著城堡型結構126。而且，在接合面122的城堡型結構126的周圍形成著連接電極223。連接電極223隔著形成在城堡型結構126的側面電極225而電連接在外部電極224。
圖9(a)是圖8的B-B剖視圖。晶體器件200是將蓋板110的接合面112與框部235的+Y'軸側一面隔著密封材142而接合，並且將基板220的接合面122與框部235的-Y'軸側一面隔著密封材142而接合。而且，當晶體振動片230與基板220接合時，引出電極232與連接電極223被電接合。由此，激振電極231電連接在外部電極224。外部電極224由形成在基板220的基材表面的第1金屬膜151、形成在第1金屬膜151表面的第2金屬膜152、以及形成在第2金屬膜152表面的無電鍍膜153而形成。
圖9(b)是圖9(a)的虛線163的放大圖。圖9(b)表示外部電極224的放大剖視圖。第1金屬膜151由第1層151a、第2層151b、及第3層151c這3層形成。如圖2(b)中所說明那樣，第1層151a由鉻(Cr)形成，第2層151b由鎳鎢(Ni-W)等形成，第3層151c由金(Au)形成。
第2金屬膜152由形成在第1金屬膜151表面的第1層152a、形成在第1層152a表面的第2層152b、以及形成在第2層152b表面的第3層152c而形成。第1層152a、第2層152b、以及第3層152c分別由與第1金屬膜151的第1層151a、第2層151b、以及第3層151c相同的構成形成。也就是說，第2金屬膜 152與第1金屬膜151由相同的層構成而形成。
無電鍍膜153由形成在第2金屬膜152表面的第1層153a、形成在第1層153a表面的第2層153b、以及形成在第2層153b表面的第3層153c而形成。第1層153a是鈀(Pd)層。第2層153b是鎳(Ni)層，其厚度TN例如形成為約1μm。而且，為了確實地進行外部電極224與焊料等的連接，而在第2層153b的表面由金(Au)形成第3層153c。
<晶體器件200的製造方法>
圖10是表示晶體器件200的製造方法的流程圖。下面，按照圖10的流程圖，對晶體器件200的製造方法進行說明。
在步驟S501中，準備晶體晶片W230。在晶體晶片W230形成著多個晶體振動片230。步驟S501是準備晶體晶片的步驟。
圖11是晶體晶片W230的俯視圖。在晶體晶片W230形成著多個晶體振動片230。圖11中，在相互鄰接的晶體振動片230的邊界示出了劃線171。在晶體晶片W230，通過蝕刻形成貫通槽237，並且形成激振電極231及引出電極232，由此形成多個晶體振動片230。
在步驟S601中，準備基底晶片W220。在基底晶片W220形成多個基板220。步驟S601是準備基底晶片W220的步驟。
在步驟S602中，在基底晶片W220形成第1金屬膜151。如圖9(a)所示，第1金屬膜151形成連接電極223及側面電極225與外部電極224的一部分。步驟S602是金屬膜形成步驟。
在步驟S701中，準備蓋晶片W110。在蓋晶片W110形成著多個蓋板110。步驟S701是形成蓋晶片W110的步驟。
在步驟S801中，將晶體晶片W230載置在基底晶片W220。步驟S801是載置步驟，以晶體晶片W230的各晶體振動片230對應地載置在基底晶片W220的各基板220的+Y'軸側一面的方式將基底晶片W220與晶體晶片W230接合。在該載置步驟中，基底晶片W220的接合面122隔著密封材142而接合在形成在晶體晶片W230的框部235的-Y'軸側一面。
在步驟S802中，將晶體晶片W230與蓋晶片W110接合。步驟S802是接合步驟，以密封晶體振動片230的振動部234的方式將蓋晶片W110隔著密封材142接合在晶體晶片W230的+Y'軸側一面。
圖12(a)是晶體晶片W230、蓋晶片W110、及基底晶片W220的局部剖視圖。圖12(a)是包含圖8的B-B剖面的剖視圖。基底晶片W220隔著密封材142而接合在晶體晶片W230的框部235的-Y'軸側一面。而且，連接電極223電連接在引出電極232。蓋晶片W110隔著密封材142而接合在晶體晶片W230的框部235的+Y'軸側一面。由此，在晶片中形成空腔201，振動部234被密封在該空腔201內。
在步驟S803中，在蓋晶片W110及基底晶片W220形成第2金屬膜152。
圖12(b)是晶體晶片W230、蓋晶片W110、及形成著 第2金屬膜152的基底晶片W220的局部剖視圖。如圖9(b)所示，第2金屬膜152是通過從基板220的-Y’軸側起利用濺鍍或真空蒸鍍形成鉻(Cr)層、鎳鎢(Ni-W)層、及金(Au)層而形成。
步驟S804是在基底晶片W220形成無電鍍膜153。無電鍍膜153通過無電鍍形成於形成在基底晶片W220的第2金屬膜152的表面。
圖12(c)是晶體晶片W230、蓋晶片W110、及形成著無電鍍膜153的基底晶片W220的局部剖視圖。如圖9(b)所示，無電鍍膜153由第1層153a、第2層153b、及第3層153c形成。在步驟S804中，通過分別利用無電鍍形成鈀(Pd)層、鎳(Ni)層、及金(Au)層，而形成第1層153a、第2層153b、及第3層153c。
在步驟S805中，按照劃線171切斷基底晶片W220、蓋晶片W110、及晶體晶片W230。由此，形成各個晶體器件200。
上面，對本發明的最優選的實施方式詳細地進行了說明，但本領域技術人員應當明白，本發明可以在其技術範圍內對實施方式加以各種變更‧變形而實施。
例如，也可以在晶體器件中組裝振蕩器而形成為晶體振蕩器。而且，在所述實施方式中，示出了晶體振動片為AT切割的晶體振動片的情况，但即使為以相同方式以厚度切變模式進行振動的BT切割的晶體振動片等，也可同樣地適用。
而且，在晶體器件100中，在步驟S202中，也可以在第 1金屬膜151的表面進而形成第1金屬膜151從而形成多個金屬膜，也可以像晶體器件200一樣，在形成無電鍍膜153之前形成第2金屬膜152。在晶體器件200中，基板220的外部電極224及側面電極225由第1金屬膜151、第2金屬膜152、及無電鍍膜153形成，但也可以與晶體器件100同樣地，不含第2金屬膜152，而由第1金屬膜151及無電鍍膜153形成。
100‧‧‧晶體器件
101‧‧‧空腔
110‧‧‧蓋板
112‧‧‧接合面
120‧‧‧基板
122‧‧‧接合面
123‧‧‧連接電極
124‧‧‧外部電極
125‧‧‧側面電極
126‧‧‧城堡型結構
130‧‧‧晶體振動片
131‧‧‧激振電極
132‧‧‧引出電極
141‧‧‧導電性黏合劑
142‧‧‧密封材
151‧‧‧第1金屬膜
153‧‧‧無電鍍膜
161‧‧‧虛線

Claims (8)

  1. 一種晶體器件，其為表面安裝型晶體器件；其特徵在於包含：晶體振動片，以規定的頻率進行振動；以及基板，由玻璃或晶體材料形成，在底面形成用來安裝所述晶體器件的外部電極，在所述底面的相反側一面載置所述晶體振動片；並且所述外部電極包含：金屬膜，通過濺鍍而形成在所述基板的表面；及無電鍍膜，通過無電鍍而形成在所述金屬膜的表面；並且所述無電鍍膜包含含有鉛及鉍的鎳層。
  2. 如申請專利範圍第1項所述的晶體器件，其中：相對於所述鎳層整體的體積的所述鉛的含量為90ppm~470ppm，所述鉍的含量為5600ppm~7000ppm。
  3. 如申請專利範圍第1項所述的晶體器件，其中：所述金屬膜至少包含鉻層、鎳鎢層、及金層，其中該鉻層形成在所述基板的表面，該鎳鎢層形成在所述鉻層的表面，該金層形成在所述鎳鎢層的表面。
  4. 如申請專利範圍第1項所述的晶體器件，其中：所述無電鍍膜通過以下方式形成，即，通過無電鍍在所述金屬膜的表面形成鈀層，在所述鈀層的表面形成所述鎳層，在所述鎳層的表面形成金層。
  5. 一種晶體器件的製造方法，所述晶體器件為表面安裝型晶體器件；所述晶體器件的製造方法的特徵在於包括如下步驟：準備多個晶體振動片；準備包含形成為矩形形狀的多個基板的基底晶片；準備包含多個蓋板的蓋晶片；金屬膜形成步驟，在所述基底晶片的其中一個主面的區域通過濺鍍而形成金屬膜，其中該區域形成用來安裝所述晶體器件的外部電極；載置步驟，在所述基底晶片的另一個主面載置所述多個晶體振動片；接合步驟，將所述蓋晶片以密封所述晶體振動片的方式接合在所述基底晶片的另一個主面；以及無電鍍步驟，對所述基底晶片的其中一個主面實施無電鍍，從而在所述金屬膜的表面形成包含鎳層的無電鍍膜；並且所述鎳層的無電鍍是通過使所述基底晶片浸漬在含有鉛及鉍的電鍍液中而進行，所述電鍍液中所含的所述鉛的含量為0.05ml/L~0.20ml/L，所述鉍的含量為3.00ml/L。
  6. 一種晶體器件的製造方法，其特徵在於包括如下步驟：準備包含多個晶體振動片的晶體晶片，該晶體振動片包含以規定的振動頻率進行振動的振動部、包圍所述振動部的框部、以及連結所述振動部與所述框部的連結部； 準備包含形成為矩形形狀的多個基板的基底晶片；準備包含多個蓋板的蓋晶片；金屬膜形成步驟，在所述基底晶片的其中一個主面的區域通過濺鍍而形成金屬膜，其中該區域形成用來安裝所述晶體器件的外部電極；載置步驟，以在所述各基板的另一個主面分別載置所述晶體振動片的方式接合所述基底晶片與所述晶體晶片；接合步驟，將所述蓋晶片以密封所述振動部的方式接合在所述晶體晶片；以及無電鍍步驟，對所述基底晶片實施無電鍍，從而在所述金屬膜的表面形成包含鎳層的無電鍍膜；並且所述鎳層的無電鍍是通過使所述基底晶片浸漬在含有鉛及鉍的電鍍液中而進行，所述電鍍液中所含的所述鉛的含量為0.05ml/L~0.20ml/L，所述鉍的含量為3.00ml/L。
  7. 如申請專利範圍第5項或第6項中任一項所述的晶體器件的製造方法，其中：所述金屬膜至少包含鉻膜、鎳鎢膜、及金膜，其中該鉻膜形成在所述基底晶片的表面，該鎳鎢膜形成在所述鉻膜的表面，該金膜形成在所述鎳鎢膜的表面。
  8. 如申請專利範圍第5項或第6項中任一項所述的晶體器件的製造方法，其中： 所述無電鍍步驟是在形成所述鎳層之前通過無電鍍而形成鈀層，並且在所述鎳層的表面通過無電鍍而形成金層。
TW103119968A 2013-06-10 2014-06-10 晶體器件以及晶體器件的製造方法 TWI583033B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013121401A JP6163023B2 (ja) 2013-06-10 2013-06-10 水晶デバイス及び水晶デバイスの製造方法

Publications (2)

Publication Number Publication Date
TW201448297A TW201448297A (zh) 2014-12-16
TWI583033B true TWI583033B (zh) 2017-05-11

Family

ID=52004894

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103119968A TWI583033B (zh) 2013-06-10 2014-06-10 晶體器件以及晶體器件的製造方法

Country Status (4)

Country Link
US (1) US9614493B2 (zh)
JP (1) JP6163023B2 (zh)
CN (1) CN104242861B (zh)
TW (1) TWI583033B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013165336A (ja) * 2012-02-09 2013-08-22 Nippon Dempa Kogyo Co Ltd 圧電デバイス
JP6434130B2 (ja) * 2015-03-27 2018-12-05 京セラ株式会社 水晶振動子および水晶振動デバイス
CN106052666B (zh) 2015-04-03 2021-07-02 精工爱普生株式会社 电子器件、电子器件的制造方法、电子设备以及移动体
US11152911B2 (en) 2016-09-16 2021-10-19 Daishinku Corporation Piezoelectric resonator device
CN109937533B (zh) * 2016-11-16 2023-06-23 株式会社大真空 晶体振动器件
CN108900174B (zh) * 2018-08-23 2024-04-30 深圳市深汕特别合作区应达利电子科技有限公司 一种石英晶体振荡器及制造该石英晶体振荡器的方法
JP7162573B2 (ja) * 2019-07-02 2022-10-28 日本発條株式会社 スタビライザ
CN114351094B (zh) * 2021-12-20 2023-08-04 唐山万士和电子有限公司 一种增镀石墨层微天平石英晶片的生产方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW322516B (zh) * 1995-11-15 1997-12-11 Rohco Inc Mcgean
US20120200198A1 (en) * 2011-02-09 2012-08-09 Nihon Dempa Kogyo Co., Ltd. Surface-Mount Piezoelectric Device
US20120256695A1 (en) * 2011-04-07 2012-10-11 Seiko Epson Corporation Base substrate, resonator, oscillator, and electronic device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3208348B2 (ja) * 1997-03-10 2001-09-10 有限会社オーシャン 回路電極部の製造方法及び回路電極部
JP2000124571A (ja) * 1998-10-16 2000-04-28 Nippon Kojundo Kagaku Kk ボンディング用プリント配線板
JP3374778B2 (ja) 1999-02-25 2003-02-10 株式会社村田製作所 チップ型電子部品
JP2005243767A (ja) * 2004-02-25 2005-09-08 Dowa Mining Co Ltd 金属−セラミックス回路基板およびその製造方法
KR100961011B1 (ko) * 2005-10-07 2010-06-01 닛코킨조쿠 가부시키가이샤 무전해 니켈 도금액
JP2010187333A (ja) * 2009-02-13 2010-08-26 Seiko Instruments Inc 圧電振動子、圧電振動子の製造方法および発振器
JP5026574B2 (ja) * 2010-04-27 2012-09-12 日本電波工業株式会社 圧電デバイス
JP5603166B2 (ja) 2010-08-23 2014-10-08 セイコーインスツル株式会社 電子デバイス、電子機器及び電子デバイスの製造方法
JP2012257180A (ja) * 2011-06-10 2012-12-27 Nippon Dempa Kogyo Co Ltd 圧電デバイスの製造方法及び圧電デバイス
TW201330186A (zh) * 2011-09-30 2013-07-16 Daishinku Corp 電子零件封裝、電子零件封裝用密封構件及該電子零件封裝用密封構件的製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW322516B (zh) * 1995-11-15 1997-12-11 Rohco Inc Mcgean
US20120200198A1 (en) * 2011-02-09 2012-08-09 Nihon Dempa Kogyo Co., Ltd. Surface-Mount Piezoelectric Device
US20120256695A1 (en) * 2011-04-07 2012-10-11 Seiko Epson Corporation Base substrate, resonator, oscillator, and electronic device

Also Published As

Publication number Publication date
CN104242861B (zh) 2017-12-29
JP2014239358A (ja) 2014-12-18
US9614493B2 (en) 2017-04-04
CN104242861A (zh) 2014-12-24
US20140361665A1 (en) 2014-12-11
TW201448297A (zh) 2014-12-16
JP6163023B2 (ja) 2017-07-12

Similar Documents

Publication Publication Date Title
TWI583033B (zh) 晶體器件以及晶體器件的製造方法
TWI523287B (zh) 壓電元件以及壓電元件的製造方法
US8531092B2 (en) Surface-mountable piezoelectric devices including eutectic-bonded packages
JP6247006B2 (ja) 電子デバイス、発振器及び電子デバイスの製造方法
KR20110108290A (ko) 전자 디바이스 패키지의 제조 방법, 전자 디바이스 패키지 및 발진기
JP2012199861A (ja) 水晶デバイス及び水晶デバイスの検査方法
JP2011199579A (ja) 電子デバイス、および電子デバイスの製造方法
TW201436310A (zh) 壓電元件
TW201345008A (zh) 壓電裝置以及壓電裝置的製造方法
JP2011199577A (ja) パッケージ、電子デバイス、および電子デバイスの製造方法
TW201338222A (zh) 壓電裝置以及壓電裝置的製造方法
JP5171210B2 (ja) 圧電振動子の製造方法
JP6931912B2 (ja) ウェハレベルパッケージの製造方法
JP6774311B2 (ja) 圧電振動片及び圧電振動子
TW201336126A (zh) 壓電元件以及壓電元件的製造方法
JP2012174814A (ja) 電子部品収納用パッケージ
TW201526538A (zh) 壓電元件
JP2009207068A (ja) 圧電デバイス
JP2008252795A (ja) 圧電振動デバイス
JP2010177984A (ja) 圧電振動子および圧電デバイス
JP5714375B2 (ja) 圧電デバイス及び圧電デバイスの製造方法
JP6690999B2 (ja) 音叉型水晶片、音叉型水晶素子、水晶デバイスおよび音叉型水晶素子の製造方法
JP2010200262A (ja) 圧電振動デバイス
JP6382626B2 (ja) 圧電振動片及び圧電デバイス
JP2022143525A (ja) 振動子用パッケージ、圧電振動子、発振器及び振動子用パッケージの製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees