CN104242861A - 晶体器件以及晶体器件的制造方法 - Google Patents

晶体器件以及晶体器件的制造方法 Download PDF

Info

Publication number
CN104242861A
CN104242861A CN201410253051.5A CN201410253051A CN104242861A CN 104242861 A CN104242861 A CN 104242861A CN 201410253051 A CN201410253051 A CN 201410253051A CN 104242861 A CN104242861 A CN 104242861A
Authority
CN
China
Prior art keywords
quartz crystal
electroless plating
crystal device
wafer
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410253051.5A
Other languages
English (en)
Other versions
CN104242861B (zh
Inventor
早坂太一
水沢周一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Dempa Kogyo Co Ltd
Original Assignee
Nihon Dempa Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Dempa Kogyo Co Ltd filed Critical Nihon Dempa Kogyo Co Ltd
Publication of CN104242861A publication Critical patent/CN104242861A/zh
Application granted granted Critical
Publication of CN104242861B publication Critical patent/CN104242861B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/10Mounting in enclosures
    • H03H9/1007Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H03H9/1021Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device the BAW device being of the cantilever type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本发明提供一种减少外部电极的含铅量、并且将抗跌落性及抗弯曲性维持得较高的晶体器件以及晶体器件的制造方法。晶体器件(100)包含:晶体振动片(130),以规定的频率进行振动;以及基板(120),由玻璃或晶体材料形成,在底面形成用来安装晶体器件的外部电极(124),在底面的相反侧一面载置晶体振动片。而且,外部电极包含:金属膜(151),通过溅镀而形成在基板的表面;以及无电镀膜(153),通过无电镀而形成在金属膜的表面;并且无电镀膜包含含有铅及铋的镍层(153b)。

Description

晶体器件以及晶体器件的制造方法
技术领域
本发明涉及一种通过无电镀(electroless plating)形成外部电极的晶体器件(device)以及晶体器件的制造方法。
背景技术
已知有包括以规定的频率进行振动的晶体振动片的表面安装型晶体器件。在晶体器件的底面形成着外部电极,通过利用焊料(solder)将该外部电极与印刷(print)基板等接合,而将晶体器件接合到印刷基板。然而,由于外部电极直接接触焊料,因此为了接合而被加热的焊料的热传递到外部电极,由此,有外部电极剥离或外部电极受到损伤的情况。而且,有因外部电极被焊料吸收而组成变化从而受到损伤的情况。
针对这种问题,例如专利文献1中提出了,芯片(chip)型电子零件的外部电极包含镀镍等厚膜而形成。而且,提出了通过以这种方式将外部电极形成为厚膜而减轻外部电极受到的损伤。另一方面,专利文献2中提出了通过无电镀镍而形成晶体器件的外部电极。
背景技术文献
专利文献
专利文献1:日本专利特开2000-252375号公报
专利文献2:日本专利特开2012-44105号公报
然而,如专利文献1及专利文献2所示的包含镀镍层的外部电极存在几个问题。第一,在通常的无电镀中,镀层中包含铅(Pb)。在作为欧洲联盟(European Union,EU)的指令的RoHS指令中对铅的使用进行了限制,外部电极中的含铅量必须为1000ppm以下。第二,晶体器件必须满足抗跌落性及抗弯曲性的基准,但当单纯地在外部电极的形成步骤中减少铅的使用的情况下,难以满足这种基准。
发明内容
因此,本发明的目的在于提供一种减少外部电极的含铅量、并且将抗跌落性及抗弯曲性维持得较高的晶体器件以及晶体器件的制造方法。
第1发明的晶体器件是表面安装型晶体器件,其包含:晶体振动片,以规定的频率进行振动;以及基地(base)板,由玻璃(glass)或晶体材料形成,在底面形成用来安装晶体器件的外部电极,在底面的相反侧一面载置晶体振动片。而且,外部电极包含:金属膜,通过溅镀(spatter)形成在基板的表面;以及无电镀膜,通过无电镀而形成在金属膜的表面;并且无电镀膜包含含有铅及铋(bismuth)的镍层。
第2发明的晶体器件是在第1发明中,铅相对于镍层整体的体积的含量为90ppm~470ppm,铋相对于镍层整体的体积的含量为5600ppm~7000ppm。
第3发明的晶体器件是在第1发明及第2发明中,金属膜至少包含铬(chromium)层、镍钨(nickel tungsten)层以及金层,其中该铬层形成在基板的表面,该镍钨层形成在铬层的表面,该金层形成在镍钨层的表面。
第4发明的晶体器件是在第1发明至第3发明中,无电镀膜是通过以下方式形成,即,通过无电镀而在金属膜的表面形成钯(palladium)层,在钯层的表面形成镍层,在镍层的表面形成金层。
第5发明的晶体器件的制造方法是表面安装型晶体器件的制造方法,其包括如下步骤:准备多个晶体振动片;准备包含形成为矩形形状的多个基板的基底晶片(wafer);准备包含多个盖板(lid plate)的盖晶片;金属膜形成步骤,在基底晶片的其中一个主面的区域通过溅镀而形成金属膜,其中该区域形成用来安装晶体器件的外部电极;载置步骤,在基底晶片的另一个主面载置多个晶体振动片;接合步骤,将盖晶片以密封晶体振动片的方式接合到基地晶片的另一个主面;以及无电镀步骤,对基底晶片的其中一个主面实施无电镀,从而在金属膜的表面形成包含镍层的无电镀膜;并且镍层的无电镀是通过使基底晶片浸渍在含有铅及铋的电镀液中而进行,电镀液中所含的铅的含量为0.05ml/L~0.20ml/L,铋的含量为3.00ml/L。
第6发明的晶体器件的制造方法包括如下步骤:准备包含多个晶体振动片的晶体晶片,该晶体振动片包含以规定的振动频率振动的振动部、包围振动部的框部、以及连结振动部与框部的连结部;准备包含形成为矩形形状的多个基板的基底晶片;准备包含多个盖板的盖晶片;金属膜形成步骤,在基底晶片的其中一个主面的区域通过溅镀而形成金属膜,其中该区域形成用来安装晶体器件的外部电极;载置步骤,以在各基板的另一个主面分别载置晶体振动片的方式接合基底晶片与晶体晶片;接合步骤,将盖晶片以密封振动部的方式接合到晶体晶片;及无电镀步骤,对基底晶片实施无电镀,从而在金属膜的表面形成包含镍层的无电镀膜。镍层的无电镀是通过使基底晶片浸渍在含有铅及铋的电镀液中而进行,电镀液中所包含的铅的含量为0.05ml/L~0.20ml/L,铋的含量为3.00ml/L。
第7发明的晶体器件的制造方法是在第5发明及第6发明中,金属膜至少包含铬膜、镍钨膜以及金膜,其中该铬膜形成在基底晶片的表面,该镍钨膜形成在铬膜的表面,该金膜形成在镍钨膜的表面。
第8发明的晶体器件的制造方法是在第5发明至第7发明中,无电镀步骤是在形成镍层之前通过无电镀而形成钯层,并且在镍层的表面通过无电镀而形成金层。
发明的效果
根据本发明的晶体器件以及晶体器件的制造方法,可以减少外部电极的含铅量并且将抗跌落性及抗弯曲性维持得较高。
附图说明
图1是晶体器件100的分解立体图。
图2(a)是图1的A-A剖视图。
图2(b)是图2(a)的虚线161的放大图。
图3是表示晶体器件100的制造方法的流程图(flow chart)。
图4(a)是基底晶片W120的+Y′轴侧一面的俯视图。
图4(b)是基底晶片W120的-Y′轴侧一面的俯视图。
图5是盖晶片W110的+Y′轴侧一面的俯视图。
图6(a)是载置着晶体振动片130的基底晶片W120的局部剖视图。
图6(b)是盖晶片W110、晶体振动片130、以及基底晶片W120的局部剖视图。
图6(c)是盖晶片W110、晶体振动片130、以及形成着无电镀膜153的基底晶片W120的局部剖视图。
图7(a)是表示作为稳定剂的铅(Pb)的添加量与跌落试验及弯曲试验中的不合格样品(sample)数的关系的图表(graph)。
图7(b)是表示作为稳定剂的铋(Bi)的添加量与跌落试验及弯曲试验中的不合格样品数的关系的图表。
图7(c)是表示在添加了铋(Bi)作为稳定剂的情况下,进而作为稳定剂被添加的铅(Pb)的添加量与跌落试验及弯曲试验中的不合格样品数的关系的图表。
图8是晶体器件200的分解立体图。
图9(a)是图8的B-B剖视图。
图9(b)是图9(a)的虚线163的放大图。
图10是表示晶体器件200的制造方法的流程图。
图11是晶体晶片W230的俯视图。
图12(a)是晶体晶片W230、盖晶片W110、以及基底晶片W220的局部剖视图。
图12(b)是晶体晶片W230、盖晶片W110、以及形成着第2金属膜152的基底晶片W220的局部剖视图。
图12(c)是晶体晶片W230、盖晶片W110、以及形成着无电镀膜153的基底晶片W220的局部剖视图。
符号的说明:
100、200:晶体器件
101、201:空腔
110:盖板
111:凹部
112:接合面
120、220:基板
121:凹部
122:接合面
123、223:连接电极
124、224:外部电极
125、225:侧面电极
126:城堡型结构
130、230:晶体振动片
131、231:激振电极
132、232:引出电极
134、234:振动部
141:导电性黏合剂
142:密封材
151:第1金属膜
151a:第1层
151b:第2层
151c:第3层
152:第2金属膜
152a:第1层
152b:第2层
152c:第3层
153:无电镀膜
153a:第1层
153b:第2层
153c:第3层
161、163:虚线
171:划线
172:贯通孔
235:框部
236:连结部
237:贯通溝
TN:厚度
W110:盖晶片
W120、W220:基底晶片
W230:晶体晶片
具体实施方式
下面,基于附图对本发明的优选的实施方式详细地进行说明。此外,只要在以下说明中无旨在限定本发明的记载,则本发明的范围并不限于这些实施方式。
(第1实施方式)<晶体器件100的构成>
图1是晶体器件100的分解立体图。晶体器件100包括盖板110、基板120、以及晶体振动片130。晶体振动片130例如使用AT切割(cut)的晶体振动片。AT切割的晶体振动片的主面(YZ面)相对于晶轴(XYZ)的Y轴以X轴为中心从Z轴向Y轴方向倾斜35度15分。在以下说明中,将以AT切割的晶体振动片的轴向为基准倾斜所得的新轴用作Y′轴及Z′轴。也就是说,在晶体器件100中,将晶体器件100的长边方向设为X轴方向、将晶体器件100的高度方向设为Y′轴方向、将与X及Y′轴方向垂直的方向设为Z′轴方向进行说明。
晶体振动片130包含:振动部134,以规定的频率进行振动,且形成为矩形形状;激振电极131,形成在振动部134的+Y′轴侧一面及-Y′轴侧一面;以及引出电极132,被从各激振电极131向-X轴侧引出。被从形成在振动部134的+Y′轴侧一面的激振电极131引出的引出电极132是被从激振电极131向振动部134的-X轴侧的+Z′轴侧引出,进而经由振动部134的+Z′轴侧的侧面被引出到振动部134的-Y′轴侧一面。被从形成在振动部134的-Y′轴侧一面的激振电极131引出的引出电极132是被从激振电极131引出到振动部134的-X轴侧的-Z′轴侧的角。
基板120是通过以晶体材料或玻璃为基材并且在该基材的表面形成电极而形成。在基板120的+Y′轴侧一面的周围,形成着用以隔着密封材142(参照图2(a))而接合在盖板110的接合面122。而且,在基板120的+Y′轴侧一面的中央,形成着从接合面122向-Y′轴方向凹陷的凹部121。在凹部121形成着一对连接电极123,各连接电极123经由导电性黏合剂141(参照图2(a))而电连接在晶体振动片130的引出电极132。在基板120的-Y′轴侧一面即底面,形成着用来将晶体器件100安装到印刷基板等的外部电极124。而且,在基板120的侧面的四角,形成着向基板120的内侧凹陷的城堡型结构(castellation)126,在城堡型结构126的侧面形成着侧面电极125。外部电极124隔着侧面电极125电连接在连接电极123。
盖板110在-Y′轴侧的面形成着向+Y′轴方向凹陷的凹部111。而且,以包围凹部111的方式形成着接合面112。接合面112隔着密封材142(参照图2(a))而接合在基板120的接合面122。
图2(a)是图1的A-A剖视图。通过将基板120的接合面122与盖板110的接合面112隔着密封材142接合,而在晶体器件100内形成密闭的空腔(cavity)101。晶体振动片130配置在空腔101内,引出电极132经由导电性黏合剂141而电接合在基板120的连接电极123。由此,激振电极131电连接在外部电极124。外部电极124包括第1金属膜151及无电镀膜153,其中该第1金属膜151形成在基板120的基材的-Y′轴侧一面的表面,该无电镀膜153形成在第1金属膜151的表面。
图2(b)是图2(a)的虚线161的放大图。图2(b)表示外部电极124的放大剖视图。第1金属膜151由第1层151a、第2层151b、以及第3层151c这3层形成。第1层151a是形成在基板120的基材的表面的层,并且由铬(Cr)形成。铬(Cr)能够良好地密接在作为基板120的基材的晶体材料及玻璃上,因此被用作第1层151a的原材料。而且,形成在第1金属膜151的表面的第3层151c由金(Au)形成。铬(Cr)虽能良好地密接在晶体材料及玻璃上,但无法融合到焊料等中,因此第1金属膜151的表面由能良好地融合到焊料等中的金(Au)覆盖。进而,在第1金属膜151中,在第1层151a与第3层151c之间形成第2层151b。构成第1层151a的铬(Cr)当在制造步骤中施加热等时会扩散到其他层,而使铬(Cr)与基板120的密接变弱。而且,在铬(Cr)扩散到第1金属膜151的表面的情况下,铬(Cr)发生氧化而难以成膜无电镀膜153等。为了防止这种铬(Cr)的扩散而设置第2层151b,以防止铬(Cr)扩散到金(Au)层。
第2层151b例如由镍钨(Ni-W)形成。而且,第2层151b也可以使用铂(白金、Pt)等。包含无电镀膜153的电极与不含无电镀膜153的电极相比,由于基板120因无电镀膜153所产生的应力而产生变形,因此变得容易剥离。通过在第1金属膜151中设置第2层151b来防止铬(Cr)扩散,从而将第1金属膜151与基板120的基材的密接保持得较强。由此,防止第1金属膜151容易地剥离。
无电镀膜153由形成在第1金属膜151的表面的第1层153a、形成在第1层153a表面的第2层153b以及形成在第2层153b表面的第3层153c形成。第1层153a是钯(Pd)层。第2层153b是镍(Ni)层,第3层153c是金(Au)层。由镍形成的第2层153b在形成外部电极124的层中形成得最厚,其厚度TN例如形成为约1μm。
<晶体器件100的制造方法>
图3是表示晶体器件100的制造方法的流程图。下面,按照图3的流程图,对晶体器件100的制造方法进行说明。
在步骤(step)S101中,准备多个晶体振动片130。在步骤S101中,首先,通过蚀刻(etching)等在由晶体材料形成的晶体晶片(未图示)形成多个晶体振动片130的外形。进而,通过溅镀或真空蒸镀等在各晶体振动片130形成激振电极131及引出电极132。通过如下操作而准备多个晶体振动片130,即,将形成在晶体晶片的各晶体振动片130从晶体晶片折取或分离。
在步骤S201中,准备基底晶片W120。在基底晶片W120上形成多个基板120。基底晶片W120以晶体材料或玻璃为基材,在基底晶片W120上通过蚀刻切断凹部121及晶片,从而形成成为城堡型结构126的贯通孔172(参照图4(a))。
在步骤S202中,在基底晶片W120上形成第1金属膜151。步骤S202是金属膜形成步骤。如图2(b)所示,形成在基底晶片W120的第1金属膜151由构成第1层151a的铬(Cr)、构成第2层151b的镍钨(Ni-W)以及构成第3层151c的金(Au)形成。这些层是通过溅镀或真空蒸镀而形成。在步骤S202中,通过形成第1金属膜151,而在各基板120形成连接电极123、侧面电极125的一部分、以及外部电极124的一部分。
图4(a)是基底晶片W120的+Y′轴侧一面的俯视图。在图4(a)所示的基底晶片W120形成着多个基板120,各基板120在X轴方向及Z′轴方向上排列形成。而且,图4(a)中,在相互邻接的基板120的边界示出了划线(scribe line)171。划线171是表示在下述步骤S404中切断晶片的位置的线。在沿X轴方向延伸的划线171与沿Z′轴方向延伸的划线171交叉的位置,形成着在Y′轴方向上贯通基底晶片W120的贯通孔172。贯通孔172在下述步骤S404中切断晶片之后成为城堡型结构126。而且,在各基板120的+Y′轴侧一面形成着凹部121,在各基板120的+Y′轴侧一面形成着连接电极123。
图4(b)是基底晶片W120的-Y′轴侧一面的俯视图。在基底晶片W120的-Y′轴侧一面,形成着成为外部电极124的一部分的第1金属膜151。第1金属膜151以沿基底晶片W120的Z′轴方向延伸的方式形成。而且,第1金属膜151也形成在贯通孔172内。第1金属膜151经由形成在贯通孔172的侧面电极125而电连接在连接电极123。
返回到图3,在步骤S301中,准备盖晶片W110。在盖晶片W110形成多个盖板110。在各盖板110的-Y′轴侧一面形成凹部111。
图5是盖晶片W110的+Y′轴侧一面的俯视图。在盖晶片W110形成多个盖板110,各盖板110在X轴方向及Z′轴方向上排列形成。在各盖板110的-Y′轴侧一面形成凹部111及接合面112。图5中,邻接的各盖板110之间以两点链线表示,该两点链线成为划线171。
在步骤S401中,将晶体振动片130载置在基底晶片W120。步骤S401是载置步骤。晶体振动片130经由导电性黏合剂141而载置在基底晶片W120的各凹部121。
图6(a)是载置着晶体振动片130的基底晶片W120的局部剖视图。图6(a)表示包含相当于图1的A-A剖面的剖面的剖视图。通过经由导电性黏合剂141将引出电极132与连接电极123电连接,而将晶体振动片130载置在基底晶片W120的凹部121。而且,由此将激振电极131与形成在基底晶片W120的-Y′轴侧一面的第1金属膜151电连接。
在步骤S402中,将基底晶片W120与盖晶片W110接合。步骤S402是接合步骤。基底晶片W120与盖晶片W110以如下方式被接合,即,在将密封材142涂布在基底晶片W120的接合面122或盖晶片W110的接合面112之后,将基底晶片W120的接合面122与盖晶片W110的接合面112隔着密封材142而相互对向。
图6(b)是盖晶片W110、晶体振动片130及基底晶片W120的局部剖视图。图6(b)表示包含与图6(a)相同的剖面的剖视图。通过经由密封材142将盖晶片W110与基底晶片W120接合,而形成密封的空腔101。在空腔101中载置着晶体振动片130。
在步骤S403中,形成无电镀膜153。步骤S403是无电镀步骤。在步骤S403中,通过对形成在基底晶片W120的-Y′轴侧一面的第1金属膜151的表面实施无电镀,而在盖晶片W110的-Y′轴侧一面、基底晶片W120的-Y′轴侧一面、以及贯通孔172的侧面形成无电镀膜153。
图6(c)是盖晶片W110、晶体振动片130、以及形成着无电镀膜153的基底晶片W120的局部剖视图。图6(c)中表示与图6(b)相同的剖面。无电镀膜153的形成是通过以下方式进行的,即,首先如图2(b)所示,通过无电镀钯(Pd)形成第1层153a,在第1层153a的表面通过无电镀镍(Ni)形成第2层153b,在第2层153b的表面通过无电镀金(Au)形成第3层153c。
在步骤S404中,切断盖晶片W110及基底晶片W120。通过切晶(dicing)等在划线171将盖晶片W110及基底晶片W120切断。
<通过无电镀而形成的无电镀膜的评价>
欧洲联盟(EU)通过作为欧洲联盟(EU)的指令的RoHS指令规定,晶体器件的外部电极的含铅量必须为1000ppm以下。晶体器件的无电镀是通过将基底晶片浸渍在电镀液中而进行的,但为了使电镀液稳定而在该电镀液中加入稳定剂。市售的稳定剂使用铅(Pb)或铋(Bi)等,但在使用了铅的稳定剂的情况下,由于该铅包含在无电镀膜中,因此会从外部电极中检测出铅。在以往的无电镀的方法中,含铅量超过1000ppm,而成为问题。
另一方面,在晶体器件中,要求即使在晶体器件跌落的情况下外部电极也不发生剥离。而且,在外部电极形成得较厚的情况下,有外部电极的收缩等的应力施加给晶体器件而使晶体器件易产生裂痕(crack)等情况,但要求即使在弯曲应力施加给晶体器件的情况下晶体器件也不会产生裂痕等。也就是说,对于晶体器件要求从外部电极中减少含铅量并且满足这种抗跌落性(drop-resistance)及抗弯曲性(bend-resistance)的标准。以下图7(a)~图7(c)中表示使作为稳定剂的铅或铋的添加量产生变化而进行晶体器件的跌落试验及弯曲试验所得的结果。此处,跌落试验是使晶体器件针对其6个面而分别跌落,将此设为1组,进行50组,最后确认晶体器件的外部电极是否发生剥离等不良情况。而且,在弯曲试验中,在长90mm的晶体板形成与外部电极相同构成的电极,并且将该晶体板弯曲3mm,由此确认晶体板是否出现裂痕。而且,图中所示的铅(Pb)或铋(Bi)的添加量表示形成由镍形成的第2层153b时所使用的作为稳定剂的铅(Pb)或铋(Bi)添加到电镀液中的量。
图7(a)是表示作为稳定剂的铅(Pb)的添加量与跌落试验及弯曲试验中的不合格样品数的关系的图表。图7(a)的试验中所使用的稳定剂使用了铅(Pb),但未使用铋(Bi)。而且,跌落试验及弯曲试验是分别通过准备10个样品而进行的,并且对于各样品判断外部电极有无剥离及晶体板有无裂痕。在通过试验而确认到外部电极的剥离及裂痕的情况下,该样品不合格。而且,图表的横轴表示作为稳定剂的铅(Pb)的添加量。各试验是以铅的添加量成为0.25ml/L、0.5ml/L、1.0ml/L、2.0ml/L、以及3.0ml/L的方式进行。图表的纵轴表示各试验中不合格的样品数。
在Pb添加量为0.25ml/L的情况下,在弯曲试验中,10个样品中有8个样品不合格。而且,在弯曲试验中,在Pb添加量为0.5ml/L的情况下,确认到10个不合格样品,在Pb添加量为1.0ml/L的情况下,确认到4个不合格样品。另一方面,在跌落试验中,在Pb添加量为0.5ml/L的情况下,确认到1个不合格样品。在使用Pb添加量为2.0ml/L及3.0ml/L的稳定剂的情况下,未确认到不合格样品。
如图7(a)所示,在使用Pb添加量为3.0ml/L的稳定剂的情况下,未确认到不合格样品,因此以往使用Pb添加量为3.0ml/L的稳定剂进行无电镀。然而,利用电感耦合等离子体(Inductively Coupled Plasma,ICP)发射光谱分析或原子吸光法(Atomic absorption spectrometry),从通过使用Pb添加量为3.0ml/L的稳定剂时的无电镀而形成的镍层中检测出6300ppm的铅,超过了作为RoHS指令的基准值的1000ppm。而且,如果以该值为基础计算由Pb添加量为2.0ml/L的稳定剂形成镍层时镍层的含铅量,则预计包含在镍层中的含铅量成为4200ppm,超过了RoHS指令的基准值。
图7(b)是表示作为稳定剂的铋(Bi)的添加量与跌落试验及弯曲试验中的不合格样品数的关系的图表。在图7(b)的试验中添加了铋(Bi)作为稳定剂,但未添加铅(Pb)。如图7(b)所示,在弯曲试验中,在图7(b)所示的所有添加量的情况下均出现了不合格样品。而且,在跌落试验中,在Bi添加量为1.0ml/L的情况下也产生了1个不合格样品。
一般来说,有使用铋作为稳定剂以代替使用铅的情况,但由于在晶体器件中弯曲试验不合格,因此认为在晶体器件中不能使用代替铅而使用了铋的稳定剂。
图7(c)是表示在添加了铋(Bi)作为稳定剂的情况下,进而作为稳定剂被添加的铅(Pb)的添加量与跌落试验及弯曲试验中的不合格样品数的关系的图表。在图7(c)的试验中,添加了3.0ml/L的铋(Bi)作为稳定剂。图7(c)中,在铅(Pb)添加量为0.0ml/L的情况下,在跌落试验中产生了1个不合格样品,在铅(Pb)添加量为0.25ml/L的情况下,在弯曲试验中产生了5个不合格样品。
另一方面,图7(c)中,在铅(Pb)添加量为0.05ml/L~0.2ml/L的范围内,跌落试验及弯曲试验中未出现不合格样品。因此,认为铋(Bi)添加量为3.0ml/L、铅(Pb)添加量为0.05ml/L~0.2ml/L的范围内的稳定剂可以用于晶体器件。而且,关于该情况下通过无电镀而形成的镍层中的含铅量,如果根据使用了3.0ml/L的铅作为稳定剂的情况下检测出6300ppm的铅来计算,则预测在作为稳定剂的铅(Pb)添加量为0.05ml/L的情况下成为105ppm,在作为稳定剂的铅(Pb)添加量为0.2ml/L的情况下成为420ppm。而且,如果考虑分析的误差及样品的批次(lot)间的误差等,则认为数值可能会产生10%左右的误差。通过这些内容,预计镍层中的铅的检测量在铅(Pb)添加量为0.05ml/L~0.2ml/L的范围内包含约90ppm~约470ppm。该范围可以充分满足RoHS指令的外部电极的含铅量为1000ppm以下的范围。
而且,关于铋(Bi)的添加量,如果考虑铅(Pb)与铋(Bi)的比例,则认为从镍层中检测到约6300ppm的铋。如果考虑到约10%左右的误差,则认为从镍层中检测到的铋添加量在约5600ppm~7000ppm的范围内。
根据以上所述,在添加了3.0ml/L的铋(Bi)作为稳定剂,并且以0.05ml/L~0.2ml/L的范围添加了铅(Pb)的情况下,可以经受跌落试验及弯曲试验,因此优选。而且,在该范围内从镍层中检测出的铅的预计添加量为约90ppm~约470ppm之间,充分地控制在作为RoHS指令的基准值的1000ppm以内,因此优选。由于外部电极整体的90%以上是由通过无电镀而形成的镍层形成的,因此认为外部电极整体的含铅量也充分地控制在1000ppm以内。
(第2实施方式)
晶体振动片也可以使用以包围振动部的周围的方式形成框部的晶体振动片。下面,对使用了具有框部的晶体振动片的晶体器件200进行说明。而且,在以下说明中,对于与第1实施方式相同的部分附注相同的符号,并省略其说明。
<晶体器件200的构成>
图8是晶体器件200的分解立体图。晶体器件200包括盖板110、基板220、以及晶体振动片230。在晶体器件200中,与第1实施方式同样地,晶体振动片230使用AT切割的晶体振动片。
晶体振动片230包含:振动部234,以规定的频率进行振动,并且形成为矩形形状;框部235,以包围振动部234的周围的方式形成;以及连结部236,连结振动部234与框部235。在振动部234与框部235之间形成着在Y′轴方向上贯通晶体振动片230的贯通槽237,并且以振动部234与框部235不直接接触的方式形成。振动部234与框部235经由连结在振动部234的-X轴侧的+Z′轴侧及-Z′轴侧的连结部236而连结。而且,在振动部234的+Y′轴侧一面及-Y′轴侧一面形成着激振电极231,引出电极232分别被从各激振电极231引出到框部235。被从形成在振动部234的+Y′轴侧一面的激振电极231引出的引出电极232经由+Z′轴侧的连结部236被引出到框部235的-X轴侧,进而被引出到框部235的-Y′轴侧一面的+X轴侧的+Z′轴侧的角。被从形成在振动部234的-Y′轴侧一面的激振电极231引出的引出电极232经由-Z′轴侧的连结部236被引出到框部235的-X轴侧,且被引出到框部235的-Y′轴侧一面的-X轴侧的-Z′轴侧的角。
在基板220的+Y′轴侧一面的周围形成着隔着密封材142(参照图9)而接合在盖板110的接合面122。而且,在基板220的+Y′轴侧一面的中央,形成着从接合面122向-Y′轴方向凹陷的凹部121。在基板220的-Y′轴侧一面形成着外部电极224,在基板220的侧面的角形成着城堡型结构126。而且,在接合面122的城堡型结构126的周围形成着连接电极223。连接电极223隔着形成在城堡型结构126的侧面电极225而电连接在外部电极224。
图9(a)是图8的B-B剖视图。晶体器件200是将盖板110的接合面112与框部235的+Y′轴侧一面隔着密封材142而接合,并且将基板220的接合面122与框部235的-Y′轴侧一面隔着密封材142而接合。而且,当晶体振动片230与基板220接合时,引出电极232与连接电极223被电接合。由此,激振电极231电连接在外部电极224。外部电极224由形成在基板220的基材表面的第1金属膜151、形成在第1金属膜151表面的第2金属膜152、以及形成在第2金属膜152表面的无电镀膜153而形成。
图9(b)是图9(a)的虚线163的放大图。图9(b)表示外部电极224的放大剖视图。第1金属膜151由第1层151a、第2层151b及第3层151c这3层形成。如图2(b)中所说明那样,第1层151a由铬(Cr)形成,第2层151b由镍钨(Ni-W)等形成,第3层151c由金(Au)形成。
第2金属膜152由形成在第1金属膜151表面的第1层152a、形成在第1层152a表面的第2层152b、以及形成在第2层152b表面的第3层152c而形成。第1层152a、第2层152b、以及第3层152c分别由与第1金属膜151的第1层151a、第2层151b、以及第3层151c相同的构成形成。也就是说,第2金属膜152与第1金属膜151由相同的层构成而形成。
无电镀膜153由形成在第2金属膜152表面的第1层153a、形成在第1层153a表面的第2层153b、以及形成在第2层153b表面的第3层153c而形成。第1层153a是钯(Pd)层。第2层153b是镍(Ni)层,其厚度TN例如形成为约1μm。而且,为了确实地进行外部电极224与焊料等的连接,而在第2层153b的表面由金(Au)形成第3层153c。
<晶体器件200的制造方法>
图11是表示晶体器件200的制造方法的流程图。下面,按照图11的流程图,对晶体器件200的制造方法进行说明。
在步骤S501中,准备晶体晶片W230。在晶体晶片W230形成着多个晶体振动片230。步骤S501是准备晶体晶片的步骤。
图11是晶体晶片W230的俯视图。在晶体晶片W230形成着多个晶体振动片230。图11中,在相互邻接的晶体振动片230的边界示出了划线171。在晶体晶片W230,通过蚀刻形成贯通槽237,并且形成激振电极231及引出电极232,由此形成多个晶体振动片230。
在步骤S601中,准备基底晶片W220。在基底晶片W220形成多个基板220。步骤S601是准备基底晶片W220的步骤。
在步骤S602中,在基底晶片W220形成第1金属膜151。如图9(a)所示,第1金属膜151形成连接电极223及侧面电极225与外部电极224的一部分。步骤S602是金属膜形成步骤。
在步骤S701中,准备盖晶片W110。在盖晶片W110形成着多个盖板110。步骤S701是形成盖晶片W110的步骤。
在步骤S801中,将晶体晶片W230载置在基底晶片W220。步骤S801是载置步骤,以晶体晶片W230的各晶体振动片230对应地载置在基底晶片W220的各基板220的+Y′轴侧一面的方式将基底晶片W220与晶体晶片W230接合。在该载置步骤中,基底晶片W220的接合面122隔着密封材142而接合在形成在晶体晶片W230的框部235的-Y′轴侧一面。
在步骤S802中,将晶体晶片W230与盖晶片W110接合。步骤S802是接合步骤,以密封晶体振动片230的振动部234的方式将盖晶片W110隔着密封材142接合在晶体晶片W230的+Y′轴侧一面。
图12(a)是晶体晶片W230、盖晶片W110及基底晶片W220的局部剖视图。图12(a)是包含图8的B-B剖面的剖视图。基底晶片W220隔着密封材142而接合在晶体晶片W230的框部235的-Y′轴侧一面。而且,连接电极223电连接在引出电极232。盖晶片W110隔着密封材142而接合在晶体晶片W230的框部235的+Y′轴侧一面。由此,在晶片中形成空腔201,振动部234被密封在该空腔201内。
在步骤S803中,在盖晶片W110及基底晶片W220形成第2金属膜152。
图12(b)是晶体晶片W230、盖晶片W110及形成着第2金属膜152的基底晶片W220的局部剖视图。如图9(b)所示,第2金属膜152是通过从基板220的-Y′轴侧起利用溅镀或真空蒸镀形成铬(Cr)层、镍钨(Ni-W)层及金(Au)层而形成。
步骤S804是在基底晶片W220形成无电镀膜153。无电镀膜153通过无电镀形成于形成在基底晶片W220的第2金属膜152的表面。
图12(c)是晶体晶片W230、盖晶片W110及形成着无电镀膜153的基底晶片W220的局部剖视图。如图9(b)所示,无电镀膜153由第1层153a、第2层153b及第3层153c形成。在步骤S804中,通过分别利用无电镀形成钯(Pd)层、镍(Ni)层及金(Au)层,而形成第1层153a、第2层153b及第3层153c。
在步骤S805中,按照划线171切断基底晶片W220、盖晶片W110及晶体晶片W230。由此,形成各个晶体器件200。
上面,对本发明的最优选的实施方式详细地进行了说明,但本领域技术人员应当明白,本发明可以在其技术范围内对实施方式加以各种变更·变形而实施。
例如,也可以在晶体器件中组装振荡器而形成为晶体振荡器。而且,在所述实施方式中,示出了晶体振动片为AT切割的晶体振动片的情况,但即使为以相同方式以厚度切变模式进行振动的BT切割的晶体振动片等,也可同样地适用。
而且,在晶体器件100中,在步骤S202中,也可以在第1金属膜151的表面进而形成第1金属膜151从而形成多个金属膜,也可以像晶体器件200一样,在形成无电镀膜153之前形成第2金属膜152。在晶体器件200中,基板220的外部电极224及侧面电极225由第1金属膜151、第2金属膜152及无电镀膜153形成,但也可以与晶体器件100同样地,不含第2金属膜152,而由第1金属膜151及无电镀膜153形成。

Claims (8)

1.一种晶体器件,其为表面安装型晶体器件;其特征在于包含:
晶体振动片,以规定的频率进行振动;以及
基板,由玻璃或晶体材料形成,在底面形成用来安装所述晶体器件的外部电极,在所述底面的相反侧一面载置所述晶体振动片;并且
所述外部电极包含:金属膜,通过溅镀而形成在所述基板的表面;及无电镀膜,通过无电镀而形成在所述金属膜的表面;并且
所述无电镀膜包含含有铅及铋的镍层。
2.根据权利要求1所述的晶体器件,其特征在于:
相对于所述镍层整体的体积的所述铅的含量为90ppm~470ppm,所述铋的含量为5600ppm~7000ppm。
3.根据权利要求1所述的晶体器件,其特征在于:
所述金属膜至少包含铬层、镍钨层及金层,其中该铬层形成在所述基板的表面,该镍钨层形成在所述铬层的表面,该金层形成在所述镍钨层的表面。
4.根据权利要求1所述的晶体器件,其特征在于:
所述无电镀膜通过以下方式形成,即,通过无电镀在所述金属膜的表面形成钯层,在所述钯层的表面形成所述镍层,在所述镍层的表面形成金层。
5.一种晶体器件的制造方法,所述晶体器件为表面安装型晶体器件;所述晶体器件的制造方法的特征在于包括如下步骤:
准备多个晶体振动片;
准备包含形成为矩形形状的多个基板的基底晶片;
准备包含多个盖板的盖晶片;
金属膜形成步骤,在所述基底晶片的其中一个主面的区域通过溅镀而形成金属膜,其中该区域形成用来安装所述晶体器件的外部电极;
载置步骤,在所述基底晶片的另一个主面载置所述多个晶体振动片;
接合步骤,将所述盖晶片以密封所述晶体振动片的方式接合在所述基底晶片的另一个主面;以及
无电镀步骤,对所述基底晶片的其中一个主面实施无电镀,从而在所述金属膜的表面形成包含镍层的无电镀膜;并且
所述镍层的无电镀是通过使所述基底晶片浸渍在含有铅及铋的电镀液中而进行,
所述电镀液中所含的所述铅的含量为0.05ml/L~0.20ml/L,所述铋的含量为3.00ml/L。
6.一种晶体器件的制造方法,其特征在于包括如下步骤:
准备包含多个晶体振动片的晶体晶片,该晶体振动片包含以规定的振动频率进行振动的振动部、包围所述振动部的框部、以及连结所述振动部与所述框部的连结部;
准备包含形成为矩形形状的多个基板的基底晶片;
准备包含多个盖板的盖晶片;
金属膜形成步骤,在所述基底晶片的其中一个主面的区域通过溅镀而形成金属膜,其中该区域形成用来安装所述晶体器件的外部电极;
载置步骤,以在所述各基板的另一个主面分别载置所述晶体振动片的方式接合所述基底晶片与所述晶体晶片;
接合步骤,将所述盖晶片以密封所述振动部的方式接合在所述晶体晶片;以及
无电镀步骤,对所述基底晶片实施无电镀,从而在所述金属膜的表面形成包含镍层的无电镀膜;并且
所述镍层的无电镀是通过使所述基底晶片浸渍在含有铅及铋的电镀液中而进行,
所述电镀液中所含的所述铅的含量为0.05ml/L~0.20ml/L,所述铋的含量为3.00ml/L。
7.根据权利要求5或6中任一项所述的晶体器件的制造方法,其特征在于:
所述金属膜至少包含铬膜、镍钨膜及金膜,其中该铬膜形成在所述基底晶片的表面,该镍钨膜形成在所述铬膜的表面,该金膜形成在所述镍钨膜的表面。
8.根据权利要求5或6中任一项所述的晶体器件的制造方法,其特征在于:
所述无电镀步骤是在形成所述镍层之前通过无电镀而形成钯层,并且在所述镍层的表面通过无电镀而形成金层。
CN201410253051.5A 2013-06-10 2014-06-09 晶体器件以及晶体器件的制造方法 Expired - Fee Related CN104242861B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013121401A JP6163023B2 (ja) 2013-06-10 2013-06-10 水晶デバイス及び水晶デバイスの製造方法
JP2013-121401 2013-06-10

Publications (2)

Publication Number Publication Date
CN104242861A true CN104242861A (zh) 2014-12-24
CN104242861B CN104242861B (zh) 2017-12-29

Family

ID=52004894

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410253051.5A Expired - Fee Related CN104242861B (zh) 2013-06-10 2014-06-09 晶体器件以及晶体器件的制造方法

Country Status (4)

Country Link
US (1) US9614493B2 (zh)
JP (1) JP6163023B2 (zh)
CN (1) CN104242861B (zh)
TW (1) TWI583033B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108900174A (zh) * 2018-08-23 2018-11-27 应达利电子股份有限公司 一种石英晶体振荡器及制造该石英晶体振荡器的方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013165336A (ja) * 2012-02-09 2013-08-22 Nippon Dempa Kogyo Co Ltd 圧電デバイス
CN107210724B (zh) * 2015-03-27 2020-11-10 京瓷株式会社 石英振子以及石英振动器件
CN106052666B (zh) 2015-04-03 2021-07-02 精工爱普生株式会社 电子器件、电子器件的制造方法、电子设备以及移动体
WO2018051800A1 (ja) 2016-09-16 2018-03-22 株式会社大真空 圧電振動デバイス
CN109937533B (zh) * 2016-11-16 2023-06-23 株式会社大真空 晶体振动器件
JP7162573B2 (ja) * 2019-07-02 2022-10-28 日本発條株式会社 スタビライザ
CN114351094B (zh) * 2021-12-20 2023-08-04 唐山万士和电子有限公司 一种增镀石墨层微天平石英晶片的生产方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256708A (ja) * 1997-03-10 1998-09-25 Ocean:Kk 回路電極部の製造方法及び回路電極部
JP2005243767A (ja) * 2004-02-25 2005-09-08 Dowa Mining Co Ltd 金属−セラミックス回路基板およびその製造方法
CN101189362A (zh) * 2005-10-07 2008-05-28 日矿金属株式会社 无电解镀镍液
CN101807895A (zh) * 2009-02-13 2010-08-18 精工电子有限公司 压电振子、压电振子的制造方法以及振荡器
CN102244506A (zh) * 2010-04-27 2011-11-16 日本电波工业株式会社 压电装置
JP2012257180A (ja) * 2011-06-10 2012-12-27 Nippon Dempa Kogyo Co Ltd 圧電デバイスの製造方法及び圧電デバイス

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5554211A (en) 1995-11-15 1996-09-10 Mcgean-Rohco, Inc. Aqueous electroless plating solutions
JP2000124571A (ja) * 1998-10-16 2000-04-28 Nippon Kojundo Kagaku Kk ボンディング用プリント配線板
JP3374778B2 (ja) 1999-02-25 2003-02-10 株式会社村田製作所 チップ型電子部品
JP5603166B2 (ja) 2010-08-23 2014-10-08 セイコーインスツル株式会社 電子デバイス、電子機器及び電子デバイスの製造方法
JP5778435B2 (ja) 2011-02-09 2015-09-16 日本電波工業株式会社 表面実装用の圧電デバイス
JP2012222537A (ja) 2011-04-07 2012-11-12 Seiko Epson Corp パッケージ、振動子、発振器及び電子機器
TW201330186A (zh) * 2011-09-30 2013-07-16 Daishinku Corp 電子零件封裝、電子零件封裝用密封構件及該電子零件封裝用密封構件的製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256708A (ja) * 1997-03-10 1998-09-25 Ocean:Kk 回路電極部の製造方法及び回路電極部
JP2005243767A (ja) * 2004-02-25 2005-09-08 Dowa Mining Co Ltd 金属−セラミックス回路基板およびその製造方法
CN101189362A (zh) * 2005-10-07 2008-05-28 日矿金属株式会社 无电解镀镍液
CN101807895A (zh) * 2009-02-13 2010-08-18 精工电子有限公司 压电振子、压电振子的制造方法以及振荡器
CN102244506A (zh) * 2010-04-27 2011-11-16 日本电波工业株式会社 压电装置
JP2012257180A (ja) * 2011-06-10 2012-12-27 Nippon Dempa Kogyo Co Ltd 圧電デバイスの製造方法及び圧電デバイス

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108900174A (zh) * 2018-08-23 2018-11-27 应达利电子股份有限公司 一种石英晶体振荡器及制造该石英晶体振荡器的方法
CN108900174B (zh) * 2018-08-23 2024-04-30 深圳市深汕特别合作区应达利电子科技有限公司 一种石英晶体振荡器及制造该石英晶体振荡器的方法

Also Published As

Publication number Publication date
CN104242861B (zh) 2017-12-29
JP2014239358A (ja) 2014-12-18
TWI583033B (zh) 2017-05-11
US9614493B2 (en) 2017-04-04
US20140361665A1 (en) 2014-12-11
JP6163023B2 (ja) 2017-07-12
TW201448297A (zh) 2014-12-16

Similar Documents

Publication Publication Date Title
CN104242861A (zh) 晶体器件以及晶体器件的制造方法
US8305150B2 (en) Surface mount crystal oscillator and manufacturing method of the same
JP2009165006A (ja) 圧電振動片、圧電デバイス及び音叉型圧電振動子の周波数調整方法
JP5554092B2 (ja) 電子デバイスパッケージの製造方法
CN105706364B (zh) 压电振动元件及其制造方法和应用
TWI523287B (zh) 壓電元件以及壓電元件的製造方法
CN105829851A (zh) 力学量测量装置及传感器单元
JP2012199861A (ja) 水晶デバイス及び水晶デバイスの検査方法
JP2011199579A (ja) 電子デバイス、および電子デバイスの製造方法
TW201338222A (zh) 壓電裝置以及壓電裝置的製造方法
JP2004214799A (ja) 圧電発振器および圧電発振器の測定方法
TW201345008A (zh) 壓電裝置以及壓電裝置的製造方法
CN107888161B (zh) 晶圆、压电振动片以及压电振子
JP4704822B2 (ja) 水晶振動子の電極構造
JP2010081473A (ja) 圧電振動子の検査方法及び圧電振動子
TW201336126A (zh) 壓電元件以及壓電元件的製造方法
US10278293B2 (en) Electronic device
JP2017011674A (ja) 水晶デバイス
JP6927768B2 (ja) 水晶デバイス
JP4907728B2 (ja) 圧電デバイスの周波数調整方法
JP6513964B2 (ja) 水晶デバイス
JP6845061B2 (ja) 水晶デバイスの製造方法
JP2013024828A (ja) 物理量検出器、物理量検出デバイス、電子機器及び物理量検出器の製造方法
JP2018164129A (ja) 水晶デバイス
JP2005321221A (ja) 圧電振動子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171229

Termination date: 20200609