TWI547734B - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TWI547734B
TWI547734B TW103112133A TW103112133A TWI547734B TW I547734 B TWI547734 B TW I547734B TW 103112133 A TW103112133 A TW 103112133A TW 103112133 A TW103112133 A TW 103112133A TW I547734 B TWI547734 B TW I547734B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor layer
oxide semiconductor
oxide
insulating layer
Prior art date
Application number
TW103112133A
Other languages
English (en)
Other versions
TW201432353A (zh
Inventor
黑川義元
池田隆之
田村輝
山崎舜平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201432353A publication Critical patent/TW201432353A/zh
Application granted granted Critical
Publication of TWI547734B publication Critical patent/TWI547734B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G06F3/0421—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means by interrupting or reflecting a light beam, e.g. optical touch-screen
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/0304—Detection arrangements using opto-electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14678—Contact-type imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04101—2.5D-digitiser, i.e. digitiser detecting the X/Y position of the input means, finger or stylus, also when it does not touch, but is proximate to the digitiser's interaction surface and also measures the distance of the input means within a short range in the Z direction, possibly with a separate measurement setup

Description

顯示裝置
發明所屬之技術領域係關於一種顯示裝置及該顯示裝置的驅動方法。
近年來，安裝有觸控感測器的顯示面板引人注目。觸控感測器根據其工作原理的不同，有電阻接觸感測式、電容接觸感測式、光學接觸感測式等的方式，並可以藉由使檢測物件(筆、手指等)和顯示裝置接觸，來輸入資料。
作為具有上述光式觸控感測器的裝置的一個例子，可以舉出配置有進行圖像接收的密接型區域感測器而具備有圖像接收功能的顯示裝置(例如，參照專利文獻1)。
[專利文獻1]日本專利申請公開第2001-292276號公報
在使用將上述那樣的觸控感測器用作輸入裝置的顯示面板時，檢測物件連續接觸到顯示面板的表面上。從而，顯示面板容易被污染而會降低顯示品質。另外，顯示面板需要具有適當的機械性強度。再者，在顯示面板的表面硬 時，有顯示面板的用戶容易感到疲勞等的問題。
鑒於上述問題，本發明的目的之一是在檢測物件沒接觸到顯示面板的情況下，也可以檢測出檢測物件的位置及動作。
另外，在將觸控感測器用作輸入裝置的顯示面板中設置有使用電晶體的電路。
若使用單晶矽電晶體，則根據單晶矽基板的尺寸對區域感測器的尺寸有限制。換言之，使用單晶矽基板形成大型的區域感測器或兼用作大型的顯示裝置的區域感測器的方式是成本高而不符現實。
另一方面，使用非晶矽的薄膜電晶體(Thin Film Transistor：TFT)容易實現基板的大面積化，但是非晶矽膜的場效應遷移率低，對電路設計有限制，而且佔有面積增大。
另外，包含多晶矽的薄膜電晶體常常採用藉由受激準分子雷射退火進行晶化的方法，因此因受激準分子雷射退火而其特性不均勻。由此，使用包含其特性不均勻的薄膜電晶體的電路的光感測器難以將檢測出來的光的強度分佈再現性良好地生成為電信號。
本發明的一個實施例的目的之一是提供將可以在大型的基板上大量製造，具有均勻且穩定的電特性的觸控感測器用作輸入裝置的顯示面板。
本發明的一個實施例的目的之一是提供將具有高功能性並能夠高速回應的觸控感測器用作輸入裝置的顯示裝置。
在將觸控感測器用作輸入裝置的顯示裝置中採用如下結構，即設置包括使用氧化物半導體層的電晶體的電路。
氧化物半導體在形成薄膜的製程中發生離化學計算成分的偏差。例如，因氧過多或過少而氧化物半導體的導電率變化。另外，在氧化物半導體的薄膜形成中混入的氫或水分形成氧(O)-氫(H)鍵而成為電子給體，這成為使導電率變化的因素。再者，由於O-H是極性分子，所以對於如由氧化物半導體製造的薄膜電晶體那樣的主動裝置成為使其特性變動的因素。
使用本說明書所公開的氧化物半導體層的薄膜電晶體為了抑制其電特性變動，藉由從氧化物半導體層意圖性地去除成為變動因素的氫、水分、羥基或氫化物(也稱為氫化合物)等的雜質，並且供應在去除雜質的製程中同時減少的構成氧化物半導體的主要成分材料的氧，來使氧化物半導體層高純度化及I型(本徵)化。
由此，氧化物半導體中的氫及載子越少越好，本說明書所公開的薄膜電晶體是使用氧化物半導體層形成通道形成區的薄膜電晶體，其中氧化物半導體所包含的氫濃度設定為5×1019/cm3以下，較佳地設定為5×1018/cm3以下，更佳地設定為5×1017/cm3以下，或者小於5×1016/cm3，儘量去除氧化物半導體所包含的氫，即減少到近於0，載子濃 度小於5×1014/cm3以下，較佳地設定為5×1012/cm3以下。
對於薄膜電晶體的反向特性而言，截止電流越少越好。截止電流(也稱為洩漏電流)是指在-1V至-10V之間的閘極電壓施加時在薄膜電晶體的源極電極和汲極電極之間流過的電流，本說明書所公開的使用氧化物半導體的薄膜電晶體的每通道寬度(w)1μm的電流值為100aA/μm以下，較佳為10aA/μm以下，更佳為1aA/μm以下。再者，由於沒有pn接面且沒有熱載子退化，所以薄膜電晶體的電特性沒有受到它們的影響。
藉由利用二次離子質譜測定技術(SIMS：Secondary Ion Mass Spectrometry)或者根據SIMS的資料而得到上述氫濃度的範圍。根據霍爾效應測量可以求得載子濃度。作為霍爾效應測量儀的例子，可以舉出比電阻/霍爾測量系統ResiTest8310(日本TOYO Corporation製造)。比電阻/霍爾測量系統ResiTest8310可以進行AC(交流)霍爾測量，即以一定的週期改變磁場的方向和大小，並只檢測出與此同步地產生在樣品中的霍爾電動勢(hale electromotive voltage)，而對遷移率低並電阻率高的材料也可以檢測出霍爾電動勢。
作為本說明書中所使用的氧化物半導體層，可以使用如下氧化物半導體層：四元金屬氧化物的In-Sn-Ga-Zn-O膜、三元金屬氧化物的In-Ga-Zn-O膜、In-Sn-Zn-O膜、In-Al-Zn-O膜、Sn-Ga-Zn-O膜、Al-Ga-Zn-O膜、Sn-Al-Zn-O膜、二元金屬氧化物的In-Zn-O膜、Sn-Zn-O膜、 Al-Zn-O膜、Zn-Mg-O膜、Sn-Mg-O膜、In-Mg-O膜、以及一元金屬氧化物的In-O膜、Sn-O膜、Zn-O膜等。此外，上述氧化物半導體層也可以包含SiO2。
另外，作為氧化物半導體層，可以使用表示為InMO3(ZnO)m(m>0)的薄膜。在此，M表示選自Ga、Al、Mn及Co中的一種或多種金屬元素。例如，M包括Ga、Ga及Al、Ga及Mn或Ga及Co等。在表示為InMO3(ZnO)m(m>0)的結構的氧化物半導體層中，將具有包含Ga作為M的結構的氧化物半導體稱為上述的In-Ga-Zn-O氧化物半導體，並將其薄膜也稱為In-Ga-Zn-O非單晶膜。
顯示裝置的一個實施例包括配置有包括光感測器及氧化物半導體層的薄膜電晶體的顯示面板，在檢測物件接近於顯示面板時，使用光感測器檢測出藉由遮光投影到顯示面板的影子。藉由檢測影子的位置或動作，可以檢測出檢測物件的位置或動作。
顯示裝置的另一個實施例包括配置有包括光感測器及氧化物半導體層的薄膜電晶體的顯示面板，在檢測物件接近於顯示面板時，使用光感測器檢測出從顯示面板照射並由檢測對象反射的光。換言之，藉由使用光感測器拍攝非接觸的檢測物件的圖像，可以檢測出檢測物件的位置或動作。
如上所述，在檢測物件沒有接觸到顯示面板的情況下，也可以檢測出檢測物件。
顯示裝置的另一個實施例包括：具有配置為矩陣狀的像素的顯示面板，該像素具有光感測器及包括氧化物半導體層的薄膜電晶體；以及圖像處理部。該顯示裝置具有對非接觸的檢測物件的檢測功能。光感測器檢測出投影到顯示面板的檢測物件的影子。圖像處理部根據檢測物件的影子檢測出檢測物件的位置和根據影子的動作檢測出檢測物件的動作。
顯示裝置的另一個實施例包括：具有配置為矩陣狀的像素的顯示面板，該像素具有光感測器及包括氧化物半導體層的薄膜電晶體；以及圖像處理部。該顯示裝置具有對非接觸的檢測物件的檢測功能。光感測器檢測出投影到顯示面板的檢測物件的影子。圖像處理部根據檢測物件的影子的位置檢測出檢測物件的位置和根據影子的動作檢測出檢測物件的動作。該圖像處理部辨認出在使顯示面板分割而得到的多個區域中最多包括檢測出影子的像素的區域作為檢測物件的位置資料。
顯示裝置的另一個實施例包括：具有配置為矩陣狀的像素的顯示面板，該像素具有光感測器及包括氧化物半導體層的薄膜電晶體；以及圖像處理部。該顯示裝置具有對非接觸的檢測物件的檢測功能。光感測器檢測出投影到顯示面板的檢測物件的影子。圖像處理部根據檢測物件的影子檢測出檢測物件的位置和根據影子的動作檢測出檢測物件的動作。該圖像處理部辨認出在使顯示面板分割而得到的多個區域中最多包括檢測出影子的像素的區域作為檢測 物件的位置資料。該圖像處理部藉由對連續位置資料進行比較，檢測出檢測物件的動作。
顯示裝置的另一個實施例包括：具有光檢測部及區域感測器的顯示面板，該光檢測部包括具有第一光感測器及包括氧化物半導體層的第一薄膜電晶體的像素，該區域感測器包括具有第二光感測器及包括氧化物半導體層的第二薄膜電晶體的像素；以及圖像處理部。該顯示裝置具有對非接觸的檢測物件的檢測功能。第一光感測器檢測出投影到顯示面板的檢測物件的影子。圖像處理部根據檢測物件的影子檢測出檢測物件的位置和根據影子的動作檢測出檢測物件的動作。
顯示裝置的另一個實施例包括：具有光檢測部及區域感測器的顯示面板，該光檢測部包括具有第一光感測器及包括氧化物半導體層的第一薄膜電晶體的像素，該區域感測器包括具有第二光感測器及包括氧化物半導體層的第二薄膜電晶體的像素；以及圖像處理部。該顯示裝置具有對非接觸的檢測物件的檢測功能。第一光感測器檢測出投影到顯示面板的檢測物件的影子。圖像處理部根據檢測物件的影子檢測出檢測物件的位置和根據影子的動作檢測出檢測物件的動作。該圖像處理部辨認出在使顯示面板分割而得到的多個區域中最多包括檢測出影子的像素的區域作為檢測物件的位置資料。
顯示裝置的另一個實施例包括：具有光檢測部及區域感測器的顯示面板，該光檢測部包括具有第一光感測器及 包括氧化物半導體層的第一薄膜電晶體的像素，該區域感測器包括具有第二光感測器及包括氧化物半導體層的第二薄膜電晶體的像素；以及圖像處理部。該顯示裝置具有對非接觸的檢測物件的檢測功能。第一光感測器檢測出投影到顯示面板的檢測物件的影子。圖像處理部根據檢測物件的影子檢測出檢測物件的位置和根據影子的動作檢測出檢測物件的動作。該圖像處理部辨認出在使顯示面板分割而得到的多個區域中最多包括檢測出影子的像素的區域作為檢測物件的位置資料。該圖像處理部藉由對連續位置資料進行比較，檢測出檢測物件的動作。
顯示裝置的另一個實施例包括：具有光檢測部及區域感測器的顯示面板，該光檢測部包括具有紅外光感測器及包括氧化物半導體層的薄膜電晶體的像素，該區域感測器包括具有可見光感測器的像素。光檢測部在檢測物件沒有接觸到顯示面板時檢測出從顯示面板照射並由檢測對象反射的光。區域感測器在檢測物件接觸到顯示面板時檢測出從顯示面板照射並由檢測對象反射的光。
另外，上述結構的特徵是第二光感測器的數量多於第一光感測器的數量。
另外，上述結構的特徵是所述第一光感測器的周圍配置有所述第二光感測器。
藉由使顯示裝置能夠檢測出非接觸的檢測物件，可以使檢測物件接觸到顯示面板的次數減少，並防止顯示品質的降低。
藉由使顯示裝置具有使用氧化物半導體層的薄膜電晶體，可以提供將具有高功能性及能夠高速回應的觸控感測器用作輸入裝置的顯示裝置。
100‧‧‧顯示面板
101‧‧‧像素電路
102‧‧‧顯示元件控制電路
103‧‧‧光感測器控制電路
104‧‧‧像素
105‧‧‧顯示元件
106‧‧‧光感測器
107‧‧‧顯示元件驅動電路
108‧‧‧顯示元件驅動電路
109‧‧‧電路
110‧‧‧光感測器驅動電路
201‧‧‧電晶體
202‧‧‧儲存電容器
203‧‧‧液晶元件
204‧‧‧光二極體
205‧‧‧電晶體
206‧‧‧電晶體
207‧‧‧閘極信號線
208‧‧‧光二極體重設信號線
209‧‧‧閘極信號線
210‧‧‧視頻資料信號線
211‧‧‧光感測器輸出信號線
212‧‧‧光感測器基準信號線
213‧‧‧閘極信號線
300‧‧‧電路
301‧‧‧電晶體
302‧‧‧儲存電容器
303‧‧‧預充電信號線
305‧‧‧基板
306‧‧‧保護絕緣層
307‧‧‧閘極絕緣層
310‧‧‧薄膜電晶體
311‧‧‧閘極電極層
313‧‧‧通道形成區
314a‧‧‧高電阻源極區
314b‧‧‧高電阻汲極區
315a‧‧‧源極電極層
315b‧‧‧汲極電極層
316‧‧‧氧化物絕緣層
320‧‧‧基板
322‧‧‧閘極絕緣層
323‧‧‧保護絕緣層
330‧‧‧氧化物半導體層
331‧‧‧氧化物半導體層
332‧‧‧氧化物半導體層
340‧‧‧基板
342‧‧‧閘極絕緣層
343‧‧‧保護絕緣層
345‧‧‧氧化物半導體層
346‧‧‧氧化物半導體層
350‧‧‧薄膜電晶體
351‧‧‧閘極電極層
352‧‧‧氧化物半導體層
355a‧‧‧源極電極層
355b‧‧‧汲極電極層
356‧‧‧氧化物絕緣層
360‧‧‧薄膜電晶體
361‧‧‧閘極電極層
362‧‧‧氧化物半導體層
363‧‧‧通道形成區
364a‧‧‧高電阻源極區
364b‧‧‧高電阻汲極區
365a‧‧‧源極電極層
365b‧‧‧汲極電極層
366‧‧‧氧化物絕緣層
370‧‧‧基板
372a‧‧‧閘極絕緣層
372b‧‧‧閘極絕緣層
373‧‧‧保護絕緣層
380‧‧‧薄膜電晶體
381‧‧‧閘極電極層
382‧‧‧氧化物半導體層
385a‧‧‧源極電極層
385b‧‧‧汲極電極層
386‧‧‧氧化物絕緣層
390‧‧‧薄膜電晶體
391‧‧‧閘極電極層
392‧‧‧氧化物半導體層
393‧‧‧氧化物半導體層
394‧‧‧基板
395a‧‧‧源極電極層
395b‧‧‧汲極電極層
396‧‧‧氧化物絕緣層
397‧‧‧閘極絕緣層
398‧‧‧保護絕緣層
399‧‧‧氧化物半導體層
401‧‧‧信號
402‧‧‧信號
403‧‧‧信號
404‧‧‧信號
405‧‧‧信號
501‧‧‧基板
502‧‧‧光二極體
503‧‧‧電晶體
505‧‧‧液晶元件
506a‧‧‧半導體層
506b‧‧‧半導體層
506c‧‧‧半導體層
507‧‧‧像素電極
508‧‧‧液晶
509‧‧‧對置電極
510‧‧‧導電膜
511‧‧‧對準膜
512‧‧‧對準膜
513‧‧‧基板
514‧‧‧濾色片
515‧‧‧遮擋膜
516‧‧‧間隔物
517‧‧‧偏光板
518‧‧‧偏光板
520‧‧‧箭頭
521‧‧‧檢測對象
522‧‧‧箭頭
531‧‧‧氧化物絕緣層
532‧‧‧保護絕緣層
533‧‧‧層間絕緣層
534‧‧‧層間絕緣層
540‧‧‧電晶體
541‧‧‧電極層
542‧‧‧電極層
543‧‧‧導電層
545‧‧‧閘極電極層
590‧‧‧顯示面板系統
591‧‧‧控制電路
592‧‧‧圖像處理電路
593‧‧‧儲存裝置
650‧‧‧薄膜電晶體
652a‧‧‧閘極絕緣層
652b‧‧‧閘極絕緣層
653‧‧‧保護絕緣層
656‧‧‧氧化物絕緣層
1601‧‧‧面板
1602‧‧‧漫射片
1603‧‧‧稜鏡片
1604‧‧‧漫射片
1605‧‧‧導光板
1606‧‧‧反射板
1607‧‧‧光源
1608‧‧‧背光燈
1609‧‧‧電路基板
1610‧‧‧FPC
1611‧‧‧FPC
1612‧‧‧手指
2001‧‧‧區域
2002‧‧‧區域
2003‧‧‧區域
2004‧‧‧區域
2005‧‧‧像素
2006‧‧‧像素
5001‧‧‧框體
5002‧‧‧顯示部
5003‧‧‧支撐台
5101‧‧‧框體
5102‧‧‧顯示部
5103‧‧‧開關
5104‧‧‧操作鍵
5105‧‧‧紅外線埠
5201‧‧‧框體
5202‧‧‧顯示部
5203‧‧‧硬幣投入口
5204‧‧‧紙幣投入口
5205‧‧‧卡片放入口
5206‧‧‧存款簿放入口
5301‧‧‧框體
5302‧‧‧框體
5303‧‧‧顯示部
5304‧‧‧顯示部
5305‧‧‧麥克風
5306‧‧‧揚聲器
5307‧‧‧操作鍵
5308‧‧‧觸控螢幕筆
在附圖中：圖1是說明顯示面板的結構的圖；圖2是說明顯示面板的結構的圖；圖3是說明顯示面板的結構的圖；圖4是時序圖；圖5是說明顯示面板的結構的圖；圖6是顯示面板的截面圖；圖7是顯示面板的截面圖；圖8是示出顯示面板的結構的圖；圖9A至9D是示出使用顯示面板的電子設備的一個例子的圖；圖10是說明圖像處理的圖；圖11A和11B是說明圖像處理的圖；圖12A至12E是說明薄膜電晶體及薄膜電晶體的製造方法的圖；圖13A至13E是說明薄膜電晶體及薄膜電晶體的製造方法的圖；圖14A至14D是說明薄膜電晶體及薄膜電晶體的製造方法的圖； 圖15A至15D是說明薄膜電晶體及薄膜電晶體的製造方法的圖；圖16是說明薄膜電晶體的圖；圖17是說明薄膜電晶體的圖；圖18是使用氧化物半導體的反交錯型薄膜電晶體的縱截面圖；圖19A是示出沿著圖18所示的A-A'截面的能帶圖(示意圖)，圖19B是施加電壓時的能帶圖；圖20A是示出對閘極(G1)施加正電位(+VG)的狀態的圖，圖20B是示出對閘極(G1)施加負電位(-VG)的狀態的圖；圖21是示出真空能級、金屬功函數(ΦM)、氧化物半導體的電子親和力(χ)的關係的圖；以及圖22是說明根據算術得到的電晶體的場效應遷移率和圖像攝像的幀頻率的關係的圖。
下面，將參照附圖詳細說明實施例模式。但是，本發明的實施例模式可以藉由多種不同的方式來實施，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式和詳細內容在不脫離本發明的宗旨及其範圍下可以被變換為各種各樣的形式。因此，本實施例模式不應該被解釋為僅限於以下所示的實施例模式的記載內容。另外，在用於說明實施例模式的所有附圖中，使用相同的附圖標記 來表示相同部分或具有相同功能的部分，而省略其重複說明。
實施例模式1
在本實施例模式中，參照圖1至圖5說明顯示面板。
參照圖1說明顯示面板的結構。顯示面板100包括像素電路101、顯示元件控制電路102及光感測器控制電路103。像素電路101包括在行列方向上配置為矩陣狀的多個像素104。各像素104包括顯示元件105及光感測器106。
顯示元件105包括薄膜電晶體(Thin Film Transistor：TFT)、儲存電容器、具有液晶層的液晶元件等。薄膜電晶體具有控制對儲存電容器的電荷植入或從儲存電容器的電荷排出的功能。儲存電容器保持與施加到液晶層的電壓相對應的電荷的功能。利用藉由對液晶層施加電壓，偏光方向改變的現象來形成透過液晶層的光的明暗(灰度)，從而實現圖像顯示。作為透過液晶層的光，使用由光源(背光燈)從液晶顯示裝置的背面照射的光。
另外，說明了顯示元件105具有液晶元件的情況，但是它也可以具有發光元件等的其他元件。發光元件是其亮度由電流或電壓控制的元件，具體地可以舉出發光二極體、EL元件(有機EL元件(Organic Light Emitting Diode：OLED)、無機EL元件)等。
光感測器106包括光二極體等的具有藉由接收光來發 射電信號的功能的元件以及薄膜電晶體。作為光感測器106所接收的光，當檢測出檢測物件的影子的拍攝資料時利用外光，而當檢測出檢測物件本身的拍攝資料時利用背光燈的光照射到檢測物件時的反射光。
顯示元件控制電路102是用來控制顯示元件105的電路，其包括藉由視頻資料信號線等的信號線(也稱為“源極電極信號線”)對顯示元件105輸入信號的顯示元件驅動電路107、以及藉由掃描線(也稱為“閘極信號線”)對顯示元件105輸入信號的顯示元件驅動電路108。例如，掃描線一側的顯示元件驅動電路108具有選擇配置在特定的列的像素所具有的顯示元件105的功能。此外，信號線一側的顯示元件驅動電路107具有對被選擇的列的像素所具有的顯示元件105提供任意電位的功能。另外，在被掃描線一側的顯示元件驅動電路108施加高電位的顯示元件中，薄膜電晶體成為導通狀態，供給由信號線一側的顯示元件驅動電路107提供的電荷。
光感測器控制電路103是用來控制光感測器106的電路，並且它包括與光感測器輸出信號線、光感測器基準信號線等連接的光感測器讀出電路109以及光感測器驅動電路110。光感測器驅動電路110具有對配置在特定的列的像素所具有的光感測器106進行後述的復位工作及選擇工作的功能。此外，光感測器讀出電路109具有提取被選擇的列的像素所具有的光感測器106的輸出信號的功能。另外，作為光感測器讀出電路109可以考慮如下結構：藉由 利用運算放大器，將模擬信號的光感測器的輸出不加改變地提取到顯示面板外部；或者藉由利用A/D轉換電路，將所述輸出轉換為數位信號，然後，提取到顯示面板外部。
在包括光感測器的顯示面板100中採用設置包括使用氧化物半導體層的電晶體的電路的結構。
包括在含有光感測器的顯示面板100中的使用氧化物半導體層的薄膜電晶體藉由如下方法實現氧化物半導體層的高純度化並使其I型(本徵)化：從氧化物半導體層中意圖性地去除成為變動因素的氫、水分、羥基或氫化物(也稱為氫化合物)等的雜質以抑制其電特性變動，且供給當進行雜質的去除製程的同時減少的構成氧化物半導體的主要成分材料的氧。
由此，氧化物半導體中的氫及載子越少越好，並且在本說明書所公開的薄膜電晶體中，將氧化物半導體所包含的氫設定為5×1019/cm3以下，較佳地設定為5×1018/cm3以下，更佳地設定為5×1017/cm3以下或低於5×1016/cm3，將氧化物半導體所包含的氫儘量去除得近於0，且將載子濃度設定為低於5×1014/cm3，較佳地設定為5×1012/cm3以下，藉由使用這樣的氧化物半導體層形成通道形成區。
對於薄膜電晶體的反向特性，截止電流越少越好。截止電流是指當施加-1V至-10V之間的閘極電壓時流過在薄膜電晶體的源極電極和汲極電極之間的電流。本說明書所公開的使用氧化物半導體的薄膜電晶體的通道寬度(w)的每1μm的電流值為100aA/μm以下，較佳為10aA/μm 以下，更佳為1aA/μm以下。再者，由於沒有pn接面及熱載子劣化，因此薄膜電晶體的電特性不受到這些因素的影響。
參照圖2說明像素104的電路圖。像素104包括顯示元件105及光感測器106，該顯示元件105包括電晶體201、儲存電容器202及液晶元件203，該光感測器106包括光二極體204、電晶體205及電晶體206。在圖2中，電晶體201、電晶體205以及電晶體206是使用氧化物半導體層的薄膜電晶體。
在電晶體201中，閘極電連接到閘極信號線207，源極電極及汲極電極中的一方連接到視頻資料信號線210，源極電極及汲極電極中的另一方電連接到儲存電容器202的一方電極及液晶元件203的一方電極。儲存電容器202的另一方電極及液晶元件203的另一方電極保持為一定電位。液晶元件203是包括一對電極及該一對電極之間的液晶層的元件。
當對閘極信號線207施加“H”時，電晶體201對儲存電容器202和液晶元件203施加視頻資料信號線210的電位。儲存電容器202保持被施加的電位。液晶元件203根據被施加的電位改變光透過率。
因為使用氧化物半導體層的薄膜電晶體的電晶體201、205、206的截止電流非常小，所以其儲存電容器可以非常小或可以不設置儲存電容器。
在光二極體204中，一方電極電連接到光二極體重設 信號線208，而另一方電極電連接到電晶體205的閘極。在電晶體205中，源極電極及汲極電極中的一方電連接到光感測器基準信號線212，源極電極及汲極電極中的另一方電連接到電晶體206的源極電極及汲極電極中的一方。在電晶體206中，閘極電連接到閘極信號線209，電晶體206的源極電極及汲極電極中的另一方電連接到光感測器輸出信號線211。
接著，參照圖3說明光感測器讀出電路109的結構。在圖3中，對應於一行像素的光感測器讀出電路300包括電晶體301及儲存電容器302。此外，設置有該像素行的光感測器輸出信號線211以及預充電信號線303。
注意，在本說明書的電路圖中，為了明確地判斷是使用氧化物半導體層的薄膜電晶體，作為使用氧化物半導體層的薄膜電晶體的附圖標記記載有“OS”。圖2中的電晶體201、電晶體205、電晶體206是使用氧化物半導體層的薄膜電晶體。圖3中的電晶體301是使用氧化物半導體層的薄膜電晶體。
在光感測器讀出電路300中，在像素內的光感測器工作之前將光感測器輸出信號線211的電位設定為基準電位。設定為光感測器輸出信號線211的基準電位可以是高電位或低電位。在圖3中，藉由將預充電信號線303設定為“H”，可以將光感測器輸出信號線211設定為作為基準電位的高電位。另外，當光感測器輸出信號線211的寄生電容大時，就並不需要設置儲存電容器302。
接下來，使用圖4的時序圖說明本顯示面板的光感測器的讀出工作。在圖4中，信號401至信號404分別相當於圖2的光二極體重設信號線208的電位、與電晶體206的閘極連接的閘極信號線209的電位、與電晶體205的閘極連接的閘極信號線213的電位、光感測器輸出信號線211的電位。另外，信號405相當於圖3的預充電信號線303的電位。
在時間A處，當將光二極體重設信號線208的電位(信號401)設定為“H”，換言之，以對光二極體施加正向偏壓的方式設定與光二極體電連接的光二極體重設信號線的電位(重設工作)時，光二極體204導通，從而與電晶體205的閘極連接的閘極信號線213的電位(信號403)成為“H”。另外，當將預充電信號線303的電位(信號405)設定為“H”時，光感測器輸出信號線211的電位(信號404)被預充電到“H”。
在時間B處，當將光二極體重設信號線208的電位(信號401)設定為“L”(累積工作)時，由於光二極體204的截止電流，與電晶體205的閘極連接的閘極信號線213的電位(信號403)開始下降。當照射光時，光二極體204的截止電流增大，因此與電晶體205的閘極連接的閘極信號線213的電位(信號403)根據照射光量而變化。也就是說，電晶體205的源極電極和汲極電極之間的電流變化。
在時間C處，當將閘極信號線209的電位(信號 402)設定為“H”(選擇工作)時，電晶體206導通，並且光感測器基準信號線212與光感測器輸出信號線211藉由電晶體205和電晶體206導通。於是，光感測器輸出信號線211的電位(信號404)開始下降。注意，在時間C之前，將預充電信號線303的電位(信號405)設定為“L”，來結束光感測器輸出信號線211的預充電。在此，光感測器輸出信號線211的電位(信號404)的下降速度取決於電晶體205的源極電極和汲極電極之間的電流。也就是說，光感測器輸出信號線211的電位(信號404)根據照射到光二極體204的光量而變化。
在時間D處，當將閘極信號線209的電位(信號402)設定為“L”時，電晶體206截止，從而在時間D之後，光感測器輸出信號線211的電位(信號404)成為一定值。在此，該一定值根據照射到光二極體204的光量而變化。因此，藉由獲得光感測器輸出信號線211的電位，可以知道照射到光二極體204的光量。
如上所述，根據照射到光二極體204的光量的大小可以識別外光入射，還是由非接觸的檢測物件遮蔽外光，即可以識別該部分是否是影子。
圖22示出對圖2的光感測器106中的圖像拍攝的頻率進行電路算術而得出的結果。圖22示出構成光感測器106的電晶體205及206的電場效應遷移率和從讀出速度算出的拍攝幀頻率之間的關係。
在電路算術中，假設了如下條件：觸摸螢幕是20英 寸FHD規格(橫向為1920×RGB，縱向為1080像素)，各像素安裝有光感測器，光感測器輸出信號線211的寄生電容為20pF(相當於電容器302)，電晶體205和電晶體206的通道長度為5μm，其通道寬度為16μm，電晶體301的通道長度為5μm，其通道寬度為1000μm。另外，對於算術，使用電路模擬器SmartSpice(Silvaco公司製造)。
在電路算術中，假設了如下工作：首先，使初期狀態為剛進行累積工作之後，即將閘極信號線213的電位設定為8V，將閘極信號線209的電位設定為0V，將光感測器輸出信號線211的電位設定為8V，將光感測器基準信號線212的電位設定為8V，將預充電信號線303的電位設定為0V。將預充電信號線303的電位從初期狀態改變為8V，且光感測器輸出信號線211的電位達到0V(預充電狀態)，然後將預充電信號線303的電位設定為0V，並且將閘極信號線209的電位設定為8V。也就是說，開始選擇工作。另外，將基準電壓設定為0V。然後，光感測器輸出信號線211的電位為2V，即電位從進行預充電工作時的電位變化2V的時點成為終結狀態。上述工作中的初期狀態至終結狀態之間的時間為每一列所需的拍攝時間。
圖像拍攝所需的時間是上述每一列所需的拍攝時間的1080倍，並且圖像拍攝時間的倒數為圖像拍攝的頻率。作為一例，圖像拍攝的頻率是60Hz的情況相當於上述每 一列所需的拍攝時間為1/60[Hz]/1080[列]=15.43[μs]的情況。
根據圖22的結果可以知道：在將電晶體205及206的電場效應遷移率設定為假設包括氧化物半導體的電晶體的10cm2/Vs至20cm2/Vs的情況下，圖像拍攝的頻率為70Hz至100Hz。另一方面，在將電晶體205及206的電場效應遷移率設定為假設包括非晶矽的電晶體的0.5cm2/Vs的情況下，圖像拍攝的頻率只達到5Hz左右。也就是說，較佳地將氧化物半導體電晶體用作構成光感測器的電晶體是有效的。
圖5示出根據非接觸的檢測物件的影子檢測出檢測物件的動作的顯示面板系統590。在此，顯示面板系統590包括顯示面板100、控制電路591、像素處理電路592以及儲存圖像資料的儲存裝置593。控制電路591產生用來驅動顯示面板的各種時序信號。圖像處理電路592對由光感測器得到的非接觸的檢測物件的影子的圖像資料進行算術處理，而檢測出檢測物件的影子的動作。另外，將後面的圖像處理所需要的圖像資料儲存在儲存裝置593中，此外，根據需要讀取儲存在儲存裝置593中的資料而進行算術處理。
參照圖10說明在圖像處理電路592中進行的圖像處理的具體方法的一個例子。圖10示出將像素數設定為12×12的顯示區域。
作為圖像處理，進行如下處理：(1)根據檢測物件 的影子的圖像資料抽出檢測物件的位置；(2)根據連續地取得了的檢測物件的位置資料檢測出檢測物件的動作；(3)根據檢測物件的動作產生相應的輸入資料；等。
作為(1)根據檢測物件的影子的拍攝資料抽出檢測物件的位置的步驟，例如，如圖10的粗線所示那樣，將顯示區域分割為區域2001、區域2002、區域2003以及區域2004的四個區域，並對在各個區域中辨認為檢測物件的影子的區域的比率進行算術。更明確而言，當各個像素中的光感測器所取得了的光量少於特定的臨界值時，該像素檢測出檢測物件的影子。另外，2005表示沒有檢測出影子的像素，而2006表示檢測出影子的像素。
在該區域中，抽出所有像素中的影子照射的像素的比率最多的區域作為檢測物件的位置。在圖10中以斜線示出檢測出影子的像素。各個區域中的檢測出影子的像素的比率為如下比率：區域2001為36分之25；區域2002為36分之12；區域2003為36分之3；區域2004為36分之6。如此，區域2001中的影子的比率最大，因此抽出區域2001作為檢測物件的位置，而取得位置資料。
另外，藉由增加顯示區域的分割數，可以抽出更準確的位置。
下面，作為(2)根據連續地取得了的檢測物件的位置資料檢測出檢測物件的動作的步驟，更明確而言，連續地取得如上所述那樣取得了的位置資料，並對前後的位置資料進行比較，可以知道檢測物件的動作。例如，當前面 的位置資料在右邊，這次的位置資料在左邊時，可以檢測出檢測物件從右邊移動到左邊。另外，當抽出更準確的位置資訊時，除檢測出檢測物件的移動方向以外，還可以檢測出移動速度等更準確的動作。
作為(3)根據檢測物件的動作產生相應的輸入資料的步驟，根據顯示面板的利用目的預先自由地設定與檢測物件的動作相對應的輸入資料，這是有效的。例如，可以提供如下應用：當檢測物件為人的手指，手指從左邊移動到右邊時放像動態圖像，而當手指從上移動到下時停止放像動態圖像。另外，根據手指的細緻的動作估計文字，並以其為輸入資料，這是有效的。
另外，使光感測器的對光量的靈敏度可變是有效的。例如，在圖2的結構中，藉由改變對光感測器施加的電位(光二極體重設信號線208的電位、閘極信號線209的電位、光感測器基準信號線212的電位、預充電信號線303的電位)，可以使對光量的靈敏度可變。像這樣，藉由使光感測器的對光量的靈敏度可變，即使顯示面板的使用環境(亮度等)變化，藉由適當地設定最合適的靈敏度，也可以容易識別非接觸的檢測物件的影子。另外，除檢測出非接觸的檢測物件的影子以外，還可以將顯示面板用作密接型區域感測器。換言之，根據用途可以適當地使用檢測出非接觸的檢測物件的功能和檢測出接觸了的檢測物件的功能。
藉由採用如上所示那樣的方式，可以對非接觸的檢測 物件進行檢測，可以提供能夠輸入資料的顯示面板。
另外，上述圖像處理除應用於在檢測出檢測物件的影子的情況以外還可以應用於在使用來自檢測物件的反射光的情況。當使用反射光時，配置在與檢測物件接近的位置的光感測器與其他位置相比受到強光。換言之，藉由應用上述圖像處理並特定在顯示區域中受到強光的區域，可以檢測出檢測物件的位置、動作或形狀。此時，在圖10的例子中以斜線所示的像素成為由來自檢測對象的反射光受到強光的像素。
另外，在顯示面板中設置對非接觸的檢測對象進行檢測的第一光感測器、對接觸了的檢測物件進行檢測的第二光感測器也是有效的。將第二光感測器用作密接型區域感測器。藉由採用這種結構，可以提供能夠檢測出非接觸的檢測物件，並能夠檢測出接觸了的檢測物件的顯示面板。即，可以根據用途適當地使用兩個檢測功能。
具有第一光感測器的像素和具有第二光感測器的像素分別以矩陣狀地配置在顯示面板中。此時，第二光感測器的數量較佳地多於第一光感測器的數量。用作密接型區域感測器的第二光感測器由於當拍攝圖像時被要求高解析度，所以藉由使第二光感測器的間隔窄來可以使其解析度提高。另一方面，檢測出影子的第一光感測器僅識別檢測物件的位置就足夠，不需要與用作密接型區域感測器的第二光感測器那樣的高解析度。換言之，使第二光感測器的配置間隔窄於第一光感測器的配置間隔即可。
另外，設置有檢測出影子的第一光感測器的像素是沒有設置用作密接型區域感測器的第二光感測器的像素。從而，為了利用圖像處理恢復缺少的像素的圖像，較佳地在檢測出影子的光感測器的周圍1至3個圖像左右中設置用作密接型區域感測器的光感測器。
圖11A示出配置有檢測出影子的第一光感測器以及用作密接型區域感測器的第二光感測器的像素的例子。圖11A和11B中的像素數設定為12×12，但是不侷限於此。
在圖11A中，第一光感測器設置在以斜線所示的像素中，而其他像素中設置第二光感測器，第一光感測器分別具有間隔而配置。由上述理由，第二光感測器的數量多於第一光感測器的數量。
另外，不必需要如圖11A那樣以一定的間隔配置光感測器，而如圖11B所示，也可以不同的間隔地配置光感測器。在作為更實用的像素數採用640×480時，考慮其分割成10×10的100個像素的區域的情況，藉由以100個像素中的一個為第一光感測器而以99個像素為第二光感測器，可以檢測出檢測物件的影子，並可以充分地起到密接型區域感測器的作用。但是不侷限於此，第一光感測器與第二感測器的配置比率根據檢測精度來決定即可，例如也可以使第一光感測器的數量與第二光感測器的數量相等。
另外，對檢測出影子的光感測器和用作密接型光感測器施加的電位(例如，圖2或圖3中的光二極體重設信號線208的電位、閘極信號線209的電位、光感測器基準信 號線212的電位、預充電信號線303的電位)分別獨立地設定是有效的。另外，作為構成各個光感測器的光二極體的尺寸、光感測器的電路結構採用不同的結構是有效的。
本實施例模式可以與其他實施例模式或實施例適當地組合而實施。
實施例模式2
在本實施例模式中說明當使用來自檢測物件的反射光時提高光感測器的檢測精度的方法。
為了檢測出非接觸的檢測物件，需要有效地檢測出檢測物件所反射的微弱的光。明確而言，可以舉出如下方法。
作為檢測出紅外光的感測器(紅外光感測器)用光感測器，並採用從觸摸螢幕照射紅外光，使用該紅外光感測器檢測出由檢測物件反射的光的結構。採用如下結構可以實現紅外光感測器，即例如藉由將不同顏色的濾色片(例如，R(紅)和B(藍)、R(紅)和G(綠)等)重疊設置在光感測器上，可見光以外(紅外)的光入射到光感測器中。藉由將為了進行全彩色顯示而設置顯示面板上的濾色片兼用作紅外光感測器的濾光片，可以縮減製程數。另外，例如藉由在背光燈中除可見光(白光)以外還設置發射紅外光的光源，可以從觸摸螢幕照射紅外光。由於紅外光與可見光相比波長長並散射量少，所以容易提高檢測感度。尤其是當檢測物件是人類的指頭或手時檢測出紅外光 的結構很有效。
當使用不同的材料形成紅外光感測器和可見光感測器時，作為紅外光感測器使用吸收可見光以外(紅外)的光的材料形成感測器即可。例如，由InGaAs、PbS或PbSe等形成的光感測器有效地吸收紅外光。
在實施例模式1進行說明的顯示面板中設置對非接觸的檢測物件進行檢測的第一光感測器以及檢測出被接觸的檢測物件的第二光感測器的結構，作為第一光感測器用紅外光感測器，而作為第二光感測器用可見光感測器，可以提高檢測出非接觸的檢測物件的功能和密接型區域感測器的能力的兩者的精度。第一光感測器(紅外光感測器)及第二光感測器(可見光感測器)的配置可以與實施例模式1同樣地實施。
另外，可以應用實施例模式1所說明的圖像處理。
本實施例模式可以與其他實施例模式或實施例適當地組合而實施。
實施例模式3
在本實施例模式中，參照圖6說明根據本發明的一個實施例的顯示裝置的結構。
圖6表示顯示裝置的截面的一例。圖6所示的顯示裝置在具有絕緣表面的基板501(TFT基板)上設置有光二極體502、電晶體540、電晶體503、液晶元件505。
在電晶體503、電晶體540上設置有氧化物絕緣層 531、保護絕緣層532、層間絕緣層533、層間絕緣層534。光二極體502設置在層間絕緣層533上，並且光二極體502具有如下結構：在形成在層間絕緣層533上的電極層541和設置在層間絕緣層534上的電極層542之間從層間絕緣層533一側按順序層疊第一半導體層506a、第二半導體層506b及第三半導體層506c。
電極層541與形成在層間絕緣層534中的導電層543電連接，且電極層542藉由電極層541與閘極電極層545電連接。閘極電極層545與電晶體540的閘極電極層電連接，且光二極體502與電晶體540電連接。電晶體540對應於實施例模式1中的電晶體205。
包括在含有光感測器的觸摸螢幕中的使用氧化物半導體層的電晶體503、電晶體540藉由如下方法實現氧化物半導體層的高純度化並使其I型(本徵)化：從氧化物半導體層中意圖性地去除成為變動因素的氫、水分、羥基或氫化物(也稱為氫化合物)等的雜質以抑制其電特性變動，且供給當進行雜質的去除製程的同時減少的構成氧化物半導體的主要成分材料的氧。
由此，氧化物半導體層中的氫及載子越少越好，並且在電晶體503、電晶體540中，以將氧化物半導體所包含的氫設定為5×1019/cm3以下，較佳地設定為5×1018/cm3以下，更佳地設定為5×1017/cm3以下或低於5×1016/cm3的方式將氧化物半導體所包含的氫儘量去除得近於0，且將載子濃度設定為低於5×1014/cm3，較佳地設定為5×1012/cm3 以下，藉由使用這樣的氧化物半導體層形成通道形成區。
對於電晶體503、540的反向特性，截止電流越少越好。截止電流是指當施加-1V至-10V之間的閘極電壓時流過在薄膜電晶體的源極電極和汲極電極之間的電流。本說明書所公開的使用氧化物半導體的薄膜電晶體的通道寬度(w)的每1μm的電流值為100aA/μm以下，較佳為10aA/μm以下，更佳為1aA/μm以下。再者，由於沒有pn接面及熱載子劣化，因此薄膜電晶體的電特性不受到這些因素的影響。
圖18示出使用氧化物半導體的反交錯型薄膜電晶體的縱截面圖。在閘極電極(GE1)上隔著閘極絕緣膜(GI)設置氧化物半導體層(OS)，且在其上設置源極電極(S)及汲極電極(D)。
圖19A和19B示出沿著圖18所示的A-A'截面的能帶圖(模式圖)。圖19A示出使源極電極和汲極電極之間的電壓彼此相等(VD=0V)的情況。圖19B示出對於源極電極對汲極電極施加正電位(VD>0V)的情況。
圖20A和20B是沿著圖18的B-B'的截面的能帶圖(模式圖)。圖20A示出對閘極電極(GE1)施加正電位(+VG)的狀態，且在源極電極和汲極電極之間流過載子(電子)的導通狀態。此外，圖20B示出對閘極電極(GE1)施加負電位(-VG)的截止狀態(少數載子不流過)。
圖21示出真空能級和金屬的功函數(ΦM)及氧化物 半導體的電子親和力(χ)之間的關係。
現有的氧化物半導體一般是n型，在此情況下的費密能級(EF)從位於帶隙中間的本徵費密能級(Ei)離開再位於與傳導帶接近的部分。另外，一般認為，因為氫會成為施體，所以氫是在氧化物半導體中導致n型化的原因中之一。
針對於此，根據本發明的氧化物半導體層是如下氧化物半導體，即：藉由從氧化物半導體去除n型雜質的氫且以儘量不包含雜質的方式進行高純度化，實現本徵(I型)或使其實現實質上本徵型。也就是說，其特徵是：藉由儘量去除氫、水等的雜質來獲得高純度化了的i型(本徵)半導體或使其近於高純度化了的i型半導體。由此，可以使費密能級(EF)為與本徵能級(Ei)相同的程度。
氧化物半導體的電子親和力(χ)被認為是4.3eV。構成源極電極及汲極電極的鈦(Ti)的功函數與氧化物半導體的電子親和力(χ)大致相等。在此情況下，在金屬-氧化物半導體介面中，不形成肖特基型的電子勢壘。
也就是說，在金屬的功函數(ΦM)和氧化物半導體的電子親和力(χ)相等的情況下，當兩者接觸時得到圖19A所示的能帶圖(模式圖)。
在圖19B中，黑色圓點(˙)表示電子，並且當對汲極電極施加正電位時，電子跨越勢壘(h)植入到氧化物半導體層，然後流向汲極電極。雖然在此情況下，勢壘(h)的高度依賴於閘極電壓及汲極電極電壓而變化，而 當被施加正的汲極電極電壓時，不施加電壓的圖19A的勢壘(h)的高度低於帶隙(Eg)的1/2。
此時植入到氧化物半導體層中的電子如圖20A所示那樣地流過氧化物半導體層中。此外，在圖20B中，因為當對閘極電極(GE1)施加負電位時，實際上沒有少數載子的電洞，所以電流成為儘量近於0的值。
例如，在薄膜電晶體的通道寬度W為1×104μm，且通道長度為3μm的元件中，截止電流也為10-13A以下，可以得到0.1V/dec.的亞臨界值(S值)(subthreshold swing value)(閘極絕緣膜的厚度為100nm)。
像這樣，藉由以儘量不使包含雜質的方式實現氧化物半導體層的高純度化，可以實現優良的薄膜電晶體工作。
由此，上述使用氧化物半導體層的電晶體503、電晶體540是具有穩定的電特性且可靠性高的薄膜電晶體。
作為電晶體503、電晶體540所包含的氧化物半導體層，可舉出四元類金屬氧化物的In-Sn-Ga-Zn-O膜、三元類金屬氧化物的In-Ga-Zn-O膜、In-Sn-Zn-O膜、In-Al-Zn-O膜、Sn-Ga-Zn-O膜、Al-Ga-Zn-O膜、Sn-Al-Zn-O膜、二元類金屬氧化物的In-Zn-O膜、Sn-Zn-O膜、Al-Zn-O膜、Zn-Mg-O膜、Sn-Mg-O膜、In-Mg-O膜、In-O膜、Sn-O膜、Zn-O膜等。此外，也可以使上述氧化物半導體層包含SiO2。
此外，作為氧化物半導體層，可以使用表示為InMO3(ZnO)m(m>0)的薄膜。在此，M示出選自Ga、 Al、Mn及Co中的一種或多種金屬元素。例如，M是Ga、Ga及Al、Ga及Mn或Ga及Co等。在具有表示為InMO3(ZnO)m(m>0)的結構的氧化物半導體層中，將具有作為M包含Ga的結構的氧化物半導體稱為上述In-Ga-Zn-O氧化物半導體，且將其薄膜稱為In-Ga-Zn-O非單晶膜。
在此，例示一種pin型的光二極體，其中層疊用作第一半導體層506a的具有p型的導電型的半導體層、用作第二半導體層506b的高電阻的半導體層(i型半導體層)、用作第三半導體層506c的具有n型的導電型的半導體層。
第一半導體層506a是p型半導體層，並且可以使用包含賦予p型的雜質元素的非晶矽膜而形成。使用包含屬於週期表中的第13族雜質元素(例如，硼(B))的半導體材料氣體並採用電漿CVD法形成第一半導體層506a。作為半導體材料氣體，使用矽烷(SiH4)，即可。或者，使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。此外，也可以在形成不包含雜質的非晶矽膜之後，使用擴散法或離子植入法對該非晶矽膜引入雜質元素。較佳的是，在藉由採用離子植入法等引入雜質元素之後進行加熱等擴散雜質元素。在此情況下，作為形成非晶矽膜的方法，使用LPCVD法、氣相成長法或濺射法等，即可。較佳地將第一半導體層506a形成得具有10nm以上且50nm以下的厚度。
第二半導體層506b是i型半導體層(本徵半導體層)，並且使用非晶矽膜而形成。作為第二半導體層506b，使用半導體材料氣體並採用電漿CVD法形成非晶矽膜。作為半導體材料氣體，使用矽烷(SiH4)即可。或者，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。也可以藉由LPCVD法、氣相成長法、濺射法等形成第二半導體層506b。將第二半導體層506b形成得具有200nm以上且1000nm以下的厚度。
第三半導體層506c是n型半導體層，並且使用包含賦予n型的雜質元素的非晶矽膜而形成。使用包含屬於週期表中的第15族雜質元素(例如，磷(P))的半導體材料氣體並採用電漿CVD法形成第三半導體層506c。作為半導體材料氣體，使用矽烷(SiH4)，即可。或者，使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。此外，也可以在形成不包含雜質的非晶矽膜之後，使用擴散法或離子植入法對該非晶矽膜引入雜質元素。較佳的是，在藉由採用離子植入法等引入雜質元素之後進行加熱等擴散雜質元素。在此情況下，作為形成非晶矽膜的方法，使用LPCVD法、氣相成長法或濺射法等，即可。較佳地將第三半導體層506c形成得具有20nm以上且200nm以下的厚度。
此外，第一半導體層506a、第二半導體層506b及第三半導體層506c可以不使用非晶半導體形成，而使用多晶半導體或半非晶(Semi Amorphous Semiconductor： SAS)半導體形成。
在考慮到吉布斯自由能時，微晶半導體屬於非晶和單晶的中間的準穩定狀態。也就是說，微晶半導體膜是具有熱力學穩定的第三狀態的半導體並具有短程序列及晶格應變。柱狀或針狀結晶在相對於基板表面的法線方向上生長。微晶半導體的典型例子的微晶矽的拉曼光譜轉移到比表示單晶矽的520cm-1低的頻率一側。即，微晶矽的拉曼光譜的峰值位於表示單晶矽的520cm-1和表示非晶矽的480cm-1之間。此外，包含至少1原子%或其以上的氫或鹵素，以飽和懸空鍵(dangling bond)。再者，藉由使微晶半導體膜包含氦、氬、氪、氖等的稀有氣體元素而進一步促進晶格應變，可以得到熱力學穩定性高的微晶半導體膜。
可以藉由採用頻率為幾十MHz至幾百MHz的高頻電漿CVD法或頻率為1GHz以上的微波電漿CVD法形成該微晶半導體膜。典型的是，可以使用氫對氫化矽諸如SiH4、Si2H6、SiH2Cl2、SiHCl3、鹵化矽諸如SiCl4、SiF4等進行稀釋來形成。此外，在氫化矽及氫的基礎上，還可以使用選自氦、氬、氪、氖中的一種或多種稀有氣體元素進行稀釋，形成微晶半導體層。相對於此時的氫化矽，將氫的流量比設定為5倍以上200倍以下，較佳地設定為50倍以上150倍以下，更佳地設定為100倍。再者，也可以在含矽的氣體中混入CH4、C2H6等的碳化氫氣體、GeH4、GeF4等的鍺化氣體、F2等。
此外，由於光電效應生成的電洞的遷移率低於電子的遷移率，因此將p型半導體層一側用作光接收面的pin型光二極體具有較好的特性。這裏示出將光二極體502從形成有pin型的光二極體的基板501的面接收的光轉換為電信號的例子。此外，由於來自其導電型與光接收面上的半導體層一側的導電型相反的半導體層一側的光是干擾光，因此電極層較佳地使用具有遮光性的導電膜。另外，可以將n型半導體層一側的面用作光接收面。
液晶元件505包括像素電極507、液晶508、對置電極509、對準膜511、對準膜512。像素電極507形成在基板501上，並且在像素電極507上形成有對準膜511。此外，像素電極507藉由導電膜510與電晶體503電連接。此外，對置電極509形成在基板513(對置電極)上，在對置電極509上形成對準膜512，並且在對準膜511和對準膜512之間夾有液晶508。電晶體503對應於實施例模式1中的電晶體201。
像素電極507和對置電極509之間的單元間隙可以利用間隔物516而控制。在圖6中，使用藉由光微影法選擇性地形成的柱狀間隔物516來控制單元間隙，但是，也可以藉由將球狀間隔物分散在像素電極507和對置電極509之間來控制單元間隙。
另外，液晶508在基板501和基板513之間被密封材料圍繞。作為液晶508的植入方法，既可以利用分配器法(滴落法)，又可以利用浸漬法(泵浦方式)。
作為像素電極507可以使用具有透光性的導電材料。例如，可以使用銦錫氧化物(ITO)、含有氧化矽的銦錫氧化物(ITSO)、有機銦、有機錫、含有氧化鋅(ZnO)的銦鋅氧化物(IZO(Indium Zinc Oxide))、氧化鋅(ZnO)、含有鎵(Ga)的氧化鋅、氧化錫(SnO2)、含有氧化鎢的銦氧化物、含有氧化鎢的銦鋅氧化物、含有氧化鈦的銦氧化物、含有氧化鈦的銦錫氧化物等。此外，可以使用包含導電高分子(也稱為導電聚合物)的導電組成物形成像素電極507。作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者這些材料中的兩種以上的共聚物等。
另外，在本實施例模式中，以透過型的液晶元件505為例子，所以與像素電極507同樣，對置電極509也可以使用上述具有透光性的導電材料。
在像素電極507和液晶508之間設置有對準膜511，並在對置電極509和液晶508之間設置有對準膜512。對準膜511和對準膜512可以使用聚醯亞胺、聚乙烯醇等的有機樹脂而形成，並對其表面進行了摩擦(rubbing)等為了使液晶分子向一定的方向配列的對準處理。藉由在對對準膜施加壓力的同時，使纏繞有尼龍等的布的滾筒轉動，而沿一定方向擦磨上述對準膜的表面，可以進行摩擦處理。注意，也可以不進行對準處理，而使用氧化矽等的無機材料藉由蒸鍍法直接形成具有對準特性的對準膜511 和對準膜512。
另外，在基板513上與液晶元件505重疊地形成有能夠透過特定波長區域的光的濾色片514。可以將分散有顏料的丙烯酸類樹脂等的有機樹脂塗敷到基板513上，然後利用光微影法選擇性地形成濾色片514。此外，也可以將分散有顏料的聚醯亞胺類樹脂塗敷到基板513上，然後利用蝕刻選擇性地形成濾色片514。或者，也可以藉由利用噴墨法等的液滴噴射法選擇性地形成濾色片514。
另外，在基板513上與光二極體502重疊地形成有能夠遮擋光的遮擋膜515。藉由設置遮擋膜515，可以防止透過基板513而入射到觸摸螢幕內的來自背光燈的光直接照射到光二極體502，並可以防止由於像素之間的液晶508的對準混亂而導致的旋錯(disclination)被識別到。作為遮擋膜515可以使用碳黑、低價氧化鈦等的包含黑色顏料的有機樹脂。此外，也可以利用使用鉻的膜形成遮擋膜515。
另外，在基板501的與形成有像素電極507的表面相反的表面上設置偏光板517，並在基板513的與形成有對置電極509的表面相反的表面上設置偏光板518。
可以使用絕緣材料，且根據該材料採用諸如濺射法、SOG法、旋塗、浸漬、噴塗、液滴噴出法(噴墨法、絲網印刷、膠版印刷等)的方法或者諸如刮刀、輥塗機、簾塗機、刮刀塗佈機的工具(裝置)來形成氧化物絕緣層531、保護絕緣層532、層間絕緣層533、層間絕緣層 534。
作為氧化物絕緣層531可以使用氧化矽層、氧氮化矽層、氧化鋁層或氧氮化鋁層等的氧化物絕緣層的單層或疊層。
作為保護絕緣層532的無機絕緣材料，可以使用氮化矽層、氮氧化矽層、氮化鋁層或氮氧化鋁層等的氮化物絕緣層的單層或疊層結構。此外，因為使用μ波(2.45GHz)的高密度電漿CVD是能夠形成緻密、絕緣耐壓高、且具有高品質的絕緣層，所以這是較佳的。
作為層間絕緣層533、534，為了減少表面凹凸較佳地使用用作平坦化絕緣膜的絕緣層。作為層間絕緣層533、534，例如可以使用聚醯亞胺、丙烯酸樹脂、苯並環丁烯、聚醯胺或環氧樹脂等的具有耐熱性的有機絕緣材料。除了上述有機絕緣材料之外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等的單層或疊層。
作為液晶元件，除了TN(Twisted Nematic：扭轉向列)型之外，還可以採用VA(Vertical Alignment：垂直定向)型、OCB(Optically Compensated Birefringence：光學補償彎曲)型、IPS(In-Plane Switching：平面內切換)型等。替代地，可以使用表現出藍相的液晶，其不需要對準膜。藍相是液晶相之一，其在膽固醇相液晶的溫度升高的過程中，在即將膽固醇相變成各向同性相之前出現。由於藍相僅在窄的溫度範圍內出現，所以將混合有 5wt%以上的手性試劑的液晶組成物用於液晶508以便改善溫度範圍。包括呈現藍相的液晶和手性試劑的液晶組成物的回應時間短，即1msec以下，因具有光學各向同性而不需要對準處理，並且視角依賴性小。此外，因可以不設置對準膜而不需要進行摩擦處理，從而可以防止摩擦處理所引起的靜電損壞並減輕製造製程中的觸摸螢幕的故障或損壞。因此，可以提高觸摸螢幕的生產率。
注意，雖然在本實施例模式中，以具有像素電極507和對置電極509之間夾有液晶508的結構的液晶元件505為例子進行說明，但是根據本發明的一個實施例的觸摸螢幕不侷限於這種結構。也可以採用如IPS型那樣，一對電極都形成在基板501一側的液晶元件。
如箭頭520所示，來自背光燈的光經過基板513、液晶元件505照射到位於基板501一側的檢測對象521。然後，被檢測物件521反射的光如箭頭522所示那樣入射到光二極體502。
另外，當檢測出外光時，外光從基板(TFT基板)501一側入射。由於檢測物件521遮蔽外光，所以對光二極體502的入射光被遮擋。換言之，光二極體502檢測出檢測對象的影子。
藉由採用上述方式，檢測出非接觸的檢測物件的動作，可以提供能夠輸入資料的顯示面板。
另外，本實施例模式的顯示裝置當檢測物件在於離顯示面板接近的距離時也可以檢測出檢測物件。該距離可以 設定為3cm以下，與設置CCD圖像感測器等的情況相比是有效的。
另外，在本實施例模式的顯示裝置中光感測器(光二極體502)的受光面的方向與顯示面板的顯示面(基板501一側)的方向相同。由此，在顯示面板中能夠拍攝檢測物件，與設置CCD圖像感測器等的情況相比是有效的。
本實施例模式可以與其他實施例模式或實施例適當地組合而實施。
實施例模式4
在本實施例模式中，參照圖7說明根據本發明的一個實施例的顯示面板的其他結構。
圖7示出與實施例模式3不同的顯示面板的截面的一個例子。在圖7所示的觸摸螢幕中示出在由檢測物件521反射的光穿過與形成有pin型光二極體的基板501相對的基板513之後，入射到光二極體502，並其轉換為電信號的例子。
來自背光燈的光如箭頭560所示那樣穿過基板501及液晶元件505照射到基板513一側的檢測對象521。而且，由檢測物件521反射的光如箭頭562所示那樣入射到光二極體502。另外，遮擋膜515採用不在箭頭562所示的光穿過的區域中設置的結構。例如在光二極體502的上部的遮擋膜515中形成開口，以便由檢測物件521反射的 光入射到光二極體502即可。
另外，由於光電效應生成的電洞的遷移率低於電子的遷移率，因此將p型半導體層一側上的表面用作光接收面的pin型光二極體具有較好的特性。在此，光二極體502穿過對置基板513受到的光轉換為電信號。由於來自具有與光接收面的半導體層一側相反的導電型的半導體層一側的光是干擾光，所以電極層541較佳地使用具有遮光性的導電膜。另外，也可以將n型半導體層一側用作光接收面。
由此，在本實施例模式中，光二極體502具有如下結構，即從與閘極電極層545接觸的電極層541一側按順序層疊有具有p型的導電型的第三半導體層506c、高電阻的半導體層(i型半導體層)的第二半導體層506b、具有p型的導電型的第一半導體層506a、電極層542。
另外，也可以在光二極體502的下部設置遮擋膜。藉由設置遮擋膜，可以防止透過基板(TFT基板)501入射到顯示面板內的來自背光燈的光直接照射到光二極體502，而可以提供能夠高精度地拍攝圖像的顯示面板。作為遮擋膜可以使用碳黑、低維氧化鈦等的包含黑色顏料的有機樹脂。或者，也可以利用使用鉻的膜形成遮擋膜。
當在光二極體502中檢測出紅外光時，在光二極體502上形成透過紅外光的濾色片514即可。此時，較佳地使用不同顏色的濾色片的疊層結構。
另外，在檢測出外光時，外光從基板(對置基板) 513一側入射。由於檢測物件521遮蔽外光，所以對光二極體502的入射光被遮擋。換言之，光二極體502檢測出檢測對象的影子。
對於檢測物件和顯示面板之間的距離以及光感測器的光接收面和顯示面板的顯示面的方向與實施例模式3相同。由於光感測器的光接收面朝向顯示面板的顯示面(基板513一側)的方向，所以在顯示面板中可以拍攝檢測物件。
本實施例模式可以與其他實施例模式或實施例適當地組合而實施。
實施例模式5
本實施例模式示出可以應用於本說明書所公開的顯示面板的薄膜電晶體的例子。本實施例模式所示的薄膜電晶體390可以應用於在上述實施例模式中表示的使用包括通道形成區的氧化物半導體層的薄膜電晶體(例如，實施例模式1中的電晶體201、205、206、301、實施例模式3、4中的電晶體503、540)。與上述實施例模式同一的部分或具有同樣的功能的部分及製程可以與上述實施例模式同樣地進行，而省略反復說明。另外，省略同一部分的詳細說明。
參照圖12A至12E說明本實施例模式的薄膜電晶體的製造方法的一個實施例。
圖12A至12E示出薄膜電晶體的截面結構的一個例 子。圖12A至12E所示的薄膜電晶體390是底閘結構的一種，也稱為反交錯型薄膜電晶體。
另外，雖然使用單閘結構的薄膜電晶體說明薄膜電晶體390，但是也可以根據需要形成具有多個通道形成區的多閘結構的薄膜電晶體。
下面，參照圖12A至12E對在基板394上製造薄膜電晶體390的製程進行說明。
首先，在具有絕緣表面的基板394上形成導電膜之後，藉由第一光微影製程形成閘極電極層391。如果形成了的閘極電極層的端部的形狀為錐形，層疊在其上的閘極絕緣層的覆蓋性得到提高，因此這是較佳的。另外，也可以使用噴墨法形成抗蝕劑掩模。如果使用噴墨法形成抗蝕劑掩模就不需要光掩模，由此可以降低製造成本。
雖然對可用於具有絕緣表面的基板394的基板沒有很大的限制，但是其需要至少具有能夠承受後面的加熱處理的程度的耐熱性。可以使用鋇硼矽酸鹽玻璃或鋁硼矽酸鹽玻璃等玻璃基板。
另外，當後面的加熱處理的溫度較高時，作為玻璃基板，可以使用應變點為730℃以上的玻璃基板。另外，作為玻璃基板，例如可以使用如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鋇硼矽酸鹽玻璃等的玻璃材料。藉由使其包含的氧化鋇(BaO)多於其包含的氧化硼，可以獲得更實用的耐熱玻璃。因此，較佳地使用使其包含的BaO多於其包含的B2O3的玻璃基板。
另外，也可以使用如陶瓷基板、石英基板、藍寶石基板等的由絕緣體構成的基板代替上述玻璃基板。此外，也可以使用晶化玻璃基板等。另外，也可以適當地使用塑膠基板等。
也可以將成為基底膜的絕緣膜設置在基板394和閘極電極層391之間。基底膜具有防止雜質元素從基板394擴散的功能，並且基底膜可以使用選自氮化矽膜、氧化矽膜、氮氧化矽膜和氧氮化矽膜中的一種或多種膜的疊層結構形成。
另外，作為閘極電極層391，可以使用鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、鈧等金屬材料或以這些金屬材料為主要成分的合金材料的單層或疊層形成。
例如，作為閘極電極層391的兩層的疊層結構，以下結構是較佳的：鋁層和層疊在鋁層之上的鉬層的兩層結構、銅層和層疊在銅層之上的鉬層的兩層結構、銅層和層疊在銅層之上的氮化鈦層或氮化鉭層的兩層結構、氮化鈦層和鉬層的兩層結構或氮化鎢層和鎢層的兩層結構。作為三層的疊層結構，較佳地層疊鎢層或氮化鎢層、鋁和矽的合金層或鋁和鈦的合金層以及氮化鈦層或鈦層。另外，也可以使用具有透光性的導電膜形成閘極電極層。作為具有透光性的導電膜，例如可以舉出透光性導電氧化物等。
接著，在閘極電極層391上形成閘極絕緣層397。
閘極絕緣層397可以藉由使用電漿CVD法或濺射法等並使用氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽 層、氧化鋁層、氮化鋁層、氧氮化鋁層、氮氧化鋁層或氧化鉿層的單層或疊層形成。在藉由濺射法形成氧化矽膜時，作為靶材使用矽靶材或石英靶材，並作為濺射氣體使用氧或氧及氬的混合氣體來進行。
在此，由於藉由去除雜質實現I型化或實質上實現I型化了的氧化物半導體(高純度化了的氧化物半導體)對介面能級或介面電荷非常敏感，所以與閘極絕緣層之間的介面很重要。由此，與高純度化了的氧化物半導體接觸的閘極絕緣層397需要有高品質。
例如，使用μ波(2.45GHz)的高密度電漿CVD可以形成緻密的絕緣耐壓高的高品質的絕緣層，因此是較佳的。藉由使高純度化了的氧化物半導體與高品質的閘極絕緣層密接，可以降低介面能級並使介面特性良好。
當然，若作為閘極絕緣層可以形成良好的絕緣層，則可以應用其他成膜方法諸如濺射法或電漿CVD法等。另外，也可以使用由成膜後的熱處理改進閘極絕緣層的膜質及與氧化物半導體之間的介面特性的絕緣層。無論上述哪一種情況，當然需要當用作閘極絕緣層時的膜質良好，但只要能夠降低與氧化物半導體之間的介面能級密度並形成良好的介面即可。
閘極絕緣層397可以具有從閘極電極層391一側依次層疊氮化物絕緣層和氧化物絕緣層的疊層結構。例如，作為第一閘極絕緣層藉由濺射法形成厚度為50nm以上且200nm以下的氮化矽層(SiNy(y>0))，在第一閘極絕 緣層上作為第二閘極絕緣層層疊厚度為5nm以上且300nm以下的氧化矽層(SiOx(x>0))。閘極絕緣層的厚度根據薄膜電晶體被要求的特性適當地設定即可，也可以為350nm至400nm左右。
在閘極絕緣層397上形成氧化物半導體層393。在此，如果氧化物半導體層393含有雜質，雜質和氧化物半導體的主要成分的接合因強電場或高溫等的而被截斷，並且產生的懸空鍵引起臨界值電壓(Vth)的漂移(shift)。
從而，以儘量不包含雜質尤其是氫或水等的方式形成氧化物半導體層393和接觸於氧化物半導體層393的閘極絕緣層397。由此，可以得到具有穩定的特性的薄膜電晶體390。
另外，為了在閘極絕緣層397、氧化物半導體層393中儘量不包含氫、羥基及水分，作為成膜的預處理，較佳地在濺射裝置的預熱室中對形成有閘極電極層391的基板394或形成到閘極絕緣層397的基板394進行預熱，使吸附到基板394的氫、水分等雜質脫離並排出。另外，預熱的溫度設定為100℃以上且400℃以下，較佳地設定為150℃以上且300℃以下。另外，設置在預熱室中的排氣單元較佳地是低溫泵。另外，可以省略該預熱處理。另外，該預熱處理也可以在形成氧化物絕緣層396之前對形成到源極電極層395a及汲極電極層395b的基板394同樣地進行。
接著，在閘極絕緣層397上形成厚度為2nm以上且200nm以下的氧化物半導體層393(參照圖12A)。
另外，較佳地在使用濺射法形成氧化物半導體層393之前，進行引入氬氣體並產生電漿的反濺射，而去除附著在閘極絕緣層397的表面上的灰塵。反濺射是指使用RF電源在氬氣圍下對基板一側施加電壓來在基板附近形成電漿以進行表面改性的方法。另外，也可以使用氮、氦、氧等代替氬氣圍。
氧化物半導體層393藉由濺射法形成。作為氧化物半導體層393，使用In-Ga-Zn-O類、In-Sn-Zn-O類、In-Al-Zn-O類、Sn-Ga-Zn-O類、Al-Ga-Zn-O類、Sn-Al-Zn-O類、In-Zn-O類、Sn-Zn-O類、Al-Zn-O類、In-O類、Sn-O類、Zn-O類的氧化物半導體層。此外，氧化物半導體層393可以在稀有氣體(典型為氬)氣圍下、氧氣圍下、稀有氣體(典型為氬)及氧氣圍下藉由濺射法來形成。另外，當採用濺射法時，也可以使用包含2wt%以上且10wt%以下的SiO2的靶材形成氧化物半導體層。在本實施例模式中，使用In-Ga-Zn-O類氧化物半導體靶材並藉由濺射法來形成氧化物半導體層393。
作為用於藉由濺射法製造氧化物半導體層393的靶材，可以使用以氧化鋅為主要成分的金屬氧化物的靶材。另外，作為金屬氧化物的靶材的其他例子，可以使用包含In、Ga及Zn的氧化物半導體靶材(組成比為In2O3：Ga2O3：ZnO=1：1：1[mol比])。另外，作為包含In、Ga 及Zn的氧化物半導體靶材，可以使用具有In2O3：Ga2O3：ZnO=1：1：2[mol比]或者In2O3：Ga2O3：ZnO=1：1：4[mol比]的組成比的靶材。氧化物半導體靶材的填充率為90%以上且100%以下，較佳為95%以上且99.9%以下。藉由使用填充率高的氧化物半導體靶材，所形成的氧化物半導體層成為緻密的膜。
在保持為減壓狀態的處理室內保持基板，使基板加熱到低於400℃的溫度。然後，一邊去除處理室內的水分一邊引入去除了氫及水分的濺射氣體，使用金屬氧化物作為靶材在基板394上形成氧化物半導體層393。為了去除處理室內的水分，較佳地使用吸附型真空泵。例如，較佳地使用低溫泵、離子泵、鈦昇華泵。另外，作為排氣單元，也可以使用設置有冷阱的渦輪分子泵。由於使用低溫泵排氣的沉積室排出例如氫原子、水(H2O)等包含氫原子的化合物(較佳地也排出包含碳原子的化合物)等，所以可以降低在該沉積室中形成的氧化物半導體層所包含的雜質濃度。另外，藉由一邊使用低溫泵去除處理室內的水分一邊進行濺射成膜，形成氧化物半導體層393時的基板溫度可以為高於室溫且低於400℃。
作為成膜條件的一個例子，應用如下條件，即基板和靶材之間的距離為100mm，壓力為0.6Pa，直流(DC)電源為0.5kW，在氧(氧流量比率為100%)氣圍下。另外，脈衝直流(DC)電源是較佳的，因為可以減少灰塵並且可以實現均勻的膜厚分佈。氧化物半導體層較佳地設 定為5nm以上且30nm以下。另外，由於根據所應用的氧化物半導體材料適當的厚度不同，所以根據材料適當地選擇厚度即可。
作為濺射法，有作為濺射電源使用高頻電源的RF濺射法、DC濺射法，並且還有以脈衝方式施加偏壓的脈衝DC濺射法。RF濺射法主要用於絕緣膜的形成，而DC濺射法主要用於金屬膜的形成。
此外，還有可以設置多個材料不同的靶材的多元濺射裝置。多元濺射裝置既可以在同一處理室中層疊形成不同的材料膜，又可以在同一處理室中使多種材料同時放電而進行成膜。
另外，有利用磁控管濺射法或ECR濺射法的濺射裝置，磁控管濺射法在處理室內具備磁體機構，ECR濺射法不使用輝光放電而利用使用微波來產生的電漿。
另外，作為使用濺射法的成膜方法，還有：在成膜時使靶材物質與濺射氣體成分產生化學反應而形成它們的化合物薄膜的反應濺射法；以及在成膜時對基板也施加電壓的偏壓濺射法。
接著，藉由第二光微影製程將氧化物半導體層加工為島狀氧化物半導體層399(參照圖12B)。另外，也可以藉由噴墨法形成用於形成島狀氧化物半導體層399的抗蝕劑掩模。當使用噴墨法形成抗蝕劑掩模時不需要光掩模，由此可以降低製造成本。
另外，當在閘極絕緣層397中形成接觸孔時，其製程 可以與在形成氧化物半導體層399時同時進行。
另外，此時的氧化物半導體層393的蝕刻可以採用濕蝕刻及乾蝕刻中的一方或兩者。
作為用於乾蝕刻的蝕刻氣體，較佳地使用含氯的氣體(氯類氣體，例如氯(Cl2)、氯化硼(BCl3)、氯化矽(SiCl4)或四氯化碳(CCl4)等)。
另外，還可以使用含有氟的氣體(氟類氣體，例如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、三氟甲烷(CHF3)等)、溴化氫(HBr)、氧(O2)或對上述氣體添加了氦(He)或氬(Ar)等的稀有氣體的氣體等。
作為乾蝕刻法，可以使用平行平板型RIE(反應性離子蝕刻)法或ICP(感應耦合電漿)蝕刻法。適當地調節蝕刻條件(施加到線圈形電極的電力量、施加到基板一側的電極的電力量、基板一側的電極溫度等)，以便蝕刻為所希望的形狀。
作為用於濕蝕刻的蝕刻液，可以使用將磷酸、醋酸及硝酸混合而成的溶液、過氧化氫氨水(31wt%的過氧化氫水：28wt%的氨：水=5：2：2)等。此外，也可以使用ITO07N(關東化學株式會社製造)。
另外，藉由清洗去除濕蝕刻後的蝕刻液以及被蝕刻掉的材料。可以精製含有被去除材料的蝕刻劑的廢液，並重複使用廢液中含有的材料。從蝕刻之後的廢液收集氧化物半導體層中含有的諸如銦的材料並重複使用，來可以有效 利用資源並降低成本。
根據材料適當地調節蝕刻條件(諸如蝕刻液、蝕刻時間以及溫度等)，以蝕刻為所希望的形狀。
另外，在形成下一製程的導電膜之前進行反濺射，較佳地去除附著在氧化物半導體層399及閘極絕緣層397的表面的抗蝕劑殘渣等。
接著，在閘極絕緣層397及氧化物半導體層399上形成導電膜。使用濺射法或真空蒸鍍法形成導電膜即可。作為成為源極電極層及汲極電極層(包括使用與其相同的層形成的佈線)的導電膜的材料，可以舉出選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素、以上述元素為成分的合金、組合上述元素的合金等。另外，也可以採用在Al、Cu等的金屬層的一方或兩者上層疊Cr、Ta、Ti、Mo、W等的高熔點金屬層的結構。另外，藉由使用添加有防止產生在Al膜中的小丘(hillock)或晶鬚(whisker)的元素諸如Si、Ti、Ta、W、Mo、Cr、Nd、Sc、Y等的Al材料，可以提高耐熱性。
另外，導電膜可以採用單層結構或兩層以上的疊層結構。例如，可以舉出：包含矽的鋁膜的單層結構；在鋁膜上層疊鈦膜的兩層結構；Ti膜、層疊在該Ti膜上的鋁膜、在其上層疊的Ti膜的三層結構等。
另外，作為成為源極電極層及汲極電極層(包括使用與其相同的層形成的佈線)的導電膜，也可以使用導電性的金屬氧化物形成。作為導電性的金屬氧化物，可以使用 氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦氧化錫混合氧化物(In2O3-SnO2，簡稱為ITO)、氧化銦氧化鋅混合氧化物(In2O3-ZnO)或在所述金屬氧化物中包含矽或氧化矽的材料。
藉由第三光微影製程在導電膜上形成抗蝕劑掩模，選擇性地進行蝕刻來形成源極電極層395a、汲極電極層395b，然後去除抗蝕劑掩模(參照圖12C)。
作為第三光微影製程中的形成抗蝕劑掩模時的曝光使用紫外線、KrF雷射、ArF雷射。根據在氧化物半導體層399上相鄰的源極電極層395a的下端部與汲極電極層395b的下端部的距離決定後面形成的薄膜電晶體的通道長度L。另外，在進行通道長度L低於25nm的曝光時，使用其波長極短，即幾nm至幾十nm的超紫外線(Extreme Ultraviolet)進行第三光微影製程中的形成抗蝕劑掩模時的曝光。超紫外線的曝光的解析度高且其聚焦深度也大。從而，也可以將後面形成的薄膜電晶體的通道長度L設定為10nm以上且1000nm以下，且可以使電路的工作速度高速化。另外，由於使用本實施例模式的氧化物半導體的薄膜電晶體的截止電流值極小，所以也可以實現低耗電量化。
另外，適當地調節各個材料及蝕刻條件，以便在對導電膜進行蝕刻時，氧化物半導體層399不被完全去除。
在本實施例模式中，作為導電膜使用Ti膜，作為氧化物半導體層399使用In-Ga-Zn-O類氧化物半導體，作 為蝕刻劑使用過氧化氫氨水(31wt%的過氧化氫水：28wt%的氨水：水=5：2：2)。
另外，在第三光微影製程中，有時對氧化物半導體層399的一部分進行蝕刻，從而成為具有槽部(凹部)的氧化物半導體層。另外，也可以藉由噴墨法形成用來形成源極電極層395a、汲極電極層395b的抗蝕劑掩模。當使用噴墨法形成抗蝕劑掩模時不需要光掩模，由此可以降低製造成本。
另外，為了縮減在光微影製程中使用的光掩模數量及製程數，還可以使用由多色調掩模形成的抗蝕劑掩模來進行蝕刻製程，該多色調掩模是所透過的光具有多種強度的曝光掩模。使用多色調掩模形成的抗蝕劑掩模呈具有多種厚度的形狀，並且進行蝕刻來可以進一步地改變其形狀，所以可以將其用於加工為不同圖案的多個蝕刻製程。因此，利用一個多色調掩模可以形成對應於至少兩種以上的不同圖案的抗蝕劑掩模。因此，可以減少曝光掩模數量，並且可以削減相對應的光微影製程，所以可以簡化製程。
也可以藉由使用N2O、N2或Ar等的氣體的電漿處理去除附著在被露出的氧化物半導體層的表面上的吸附水。另外，也可以使用氧和氬的混合氣體進行電漿處理。
在進行電漿處理時，將基板394不接觸於大氣，連續形成氧化物絕緣層396(參照圖12D)。另外，氧化物絕緣層396與氧化物半導體層399的一部分接觸，並用作保護絕緣膜。在本實施例模式中，在氧化物半導體層399不 與源極電極層395a、汲極電極層395b重疊的區域中，與氧化物半導體層399與氧化物絕緣層396接觸地形成。
在本實施例模式中，作為氧化物絕緣層396，形成包含缺陷的氧化矽層，該氧化矽層在如下條件下形成：在室溫或低於100℃的溫度下；在去除了氫或水分的包含高純度氧的濺射氣體下；使用矽靶材。
例如，使用純度為6N的摻雜有硼的矽靶材(電阻值為0.01Ωcm)，基板和靶材之間的距離(T-S之間距離)為89mm，壓力為0.4Pa，直流(DC)電源為6kW，在氧(氧流量比率為100%)氣圍下，藉由脈衝DC濺射法形成氧化矽膜。膜厚度設定為300nm。另外，可以使用石英(較佳為合成石英)作為用來形成氧化矽膜的靶材代替矽靶材。另外，作為濺射氣體使用氧或氧及氬的混合氣體。
在此情況下，較佳地在去除處理室內的水分之後，形成氧化物絕緣層396。這是為了不使氧化物半導體層399及氧化物絕緣層396含有氫、羥基或水分。
為了去除處理室內的水分，較佳地使用吸附型真空泵。例如，較佳地使用低溫泵、離子泵、鈦昇華泵。另外，作為排氣單元，也可以使用設置有冷阱的渦輪分子泵。由於使用低溫泵排氣的沉積室排出例如氫原子、水(H2O)等包含氫原子的化合物等，所以可以降低在該沉積室中形成的氧化物絕緣層396所包含的雜質濃度。
另外，作為氧化物絕緣層396，可以使用氧氮化矽層、氧化鋁層或氧氮化鋁層等代替氧化矽層。
再者，也可以在氧化物絕緣層396與氧化物半導體層399接觸的狀態下以100℃至400℃進行加熱處理。由於本實施例模式中的氧化物絕緣層396包含很多缺陷，所以藉由該加熱處理將在氧化物半導體層399中含有的氫、水分、羥基或氫化物等的雜質擴散到氧化物絕緣層396，而可以進一步降低在氧化物半導體層399中包含的該雜質。
藉由上述製程，可以形成具有其中的氫、水分、羥基或氫化物的濃度被降低了的氧化物半導體層392的薄膜電晶體390(參照圖12E)。
在上述那樣形成氧化物半導體層時，藉由去除反應氣圍中的水分，可以降低該氧化物半導體層中的氫及氫化物的濃度。由此，可以實現氧化物半導體層的穩定化。
也可以在氧化物絕緣層上設置保護絕緣層。在本實施例模式中，在氧化物絕緣層396上形成保護絕緣層398。作為保護絕緣層398，可以使用氮化矽膜、氮氧化矽膜、氮化鋁膜或氮氧化鋁膜等。
作為保護絕緣層398，將形成了直到氧化物絕緣層396的基板394加熱到100℃至400℃，引入去除了氫及水分的包含高純度氮的濺射氣體，並使用矽靶材形成氮化矽膜。在此情況下，與氧化物絕緣層396同樣地，較佳地在去除處理室內的水分之後，形成保護絕緣層398。
在形成保護絕緣層398的情況下，藉由在形成保護絕緣層398時將基板394加熱到100℃至400℃，可以使包含在氧化物半導體層392中的氫或水分擴散到氧化物絕緣 層398中。在此情況下在形成上述氧化物絕緣層396之後也可以不進行加熱處理。
在作為氧化物絕緣層396形成氧化矽層，作為保護絕緣層398層疊氮化矽層的情況下，可以在同一處理室中使用共用的矽靶材形成氧化矽層和氮化矽層。首先引入包含氧的濺射氣體，使用設置在處理室內的矽靶材形成氧化矽層，接著將濺射氣體轉換成氮，使用同一矽靶材形成氮化矽層。由此，由於可以以將氧化物絕緣層396不暴露到大氣的方式連續形成氧化矽層和氮化矽層，所以可以防止氫或水分等雜質吸附到氧化物絕緣層396的表面上。另外，在形成保護絕緣層398之後，也可以進行加熱處理(溫度設定為100℃至400℃)，以便使包含在氧化物半導體層中的氫或水分擴散到氧化物絕緣層中。
在形成保護絕緣層之後，還可以在大氣中以100℃以上且200℃以下進行1小時以上且30小時以下的加熱處理。在該加熱處理中，既可以保持一定的加熱溫度來加熱，又可以反復從室溫到100℃以上且200℃以下的加熱溫度的升溫和從加熱溫度到室溫的降溫多次。此外，也可以在減壓下進行該加熱處理。當在減壓下進行加熱處理時，可以縮短加熱時間。藉由進行該加熱處理，可以進一步提高顯示面板的可靠性。
另外，如上所述，當在閘極絕緣層上形成成為通道形成區的氧化物半導體層時，藉由去除反應氣圍中的水分，可以降低該氧化物半導體層中的氫及氫化物的濃度。
上述製程可以用於液晶顯示面板、電致發光顯示面板、使用電子墨水的顯示裝置等的背板(形成有薄膜電晶體的基板)的製造。上述製程由於在400℃以下的溫度下進行，所以也可以應用於使用厚度為1mm以下，一邊超過1m的玻璃基板的製造製程。另外，由於可以在400℃以下的處理溫度下進行所有製程，所以為了製造顯示面板不需要浪費很多能量。
本實施例模式可以與其他實施例模式適當地組合而實施。
如上所述，藉由使觸摸螢幕具有使用氧化物半導體層的薄膜電晶體，可以提供具有穩定的電特性且可靠性高的大型的觸摸螢幕。
實施例模式6
本實施例模式示出可以應用於本說明書所公開的顯示面板的薄膜電晶體的其他例子。本實施例模式所示的薄膜電晶體310可以應用於在上述實施例模式中表示的使用包括通道形成區的氧化物半導體層的薄膜電晶體(例如，實施例模式1中的電晶體201、205、206、301、實施例模式3、4中的電晶體503、540)。與上述實施例模式同一的部分或具有同樣的功能的部分及製程可以與上述實施例模式同樣地進行，而省略反復說明。另外，省略同一部分的詳細說明。
參照圖13A至13E說明本實施例模式的薄膜電晶體 及薄膜電晶體的製造方法的一個實施例。
圖13A至13E示出薄膜電晶體的截面結構的一個例子。圖13A至13E所示的薄膜電晶體310是底閘結構的一種，也稱為反交錯型薄膜電晶體。
另外，雖然使用單閘結構的薄膜電晶體說明薄膜電晶體310，但是也可以根據需要形成具有多個通道形成區的多閘結構的薄膜電晶體。
下面，參照圖13A至13E對在基板305上製造薄膜電晶體310的製程進行說明。
首先，在具有絕緣表面的基板305上形成導電膜之後，藉由第一光微影製程形成閘極電極層311。另外，也可以使用噴墨法形成抗蝕劑掩模。如果使用噴墨法形成抗蝕劑掩模就不需要光掩模，由此可以降低製造成本。
雖然對可用於具有絕緣表面的基板305的基板沒有很大的限制，但是其需要至少具有能夠承受後面的加熱處理的程度的耐熱性。可以使用鋇硼矽酸鹽玻璃或鋁硼矽酸鹽玻璃等玻璃基板。
另外，當後面的加熱處理的溫度較高時，作為玻璃基板，可以使用應變點為730℃以上的玻璃基板。另外，作為玻璃基板，例如可以使用如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鋇硼矽酸鹽玻璃等的玻璃材料。藉由使其包含的氧化鋇(BaO)多於其包含的氧化硼，可以獲得更實用的耐熱玻璃。因此，較佳地使用使其包含的BaO多於其包含的B2O3的玻璃基板。
另外，也可以使用如陶瓷基板、石英基板、藍寶石基板等的由絕緣體構成的基板代替上述玻璃基板。此外，也可以使用晶化玻璃基板等。
也可以將成為基底膜的絕緣膜設置在基板305和閘極電極層311之間。基底膜具有防止雜質元素從基板305擴散的功能，並且基底膜可以使用選自氮化矽膜、氧化矽膜、氮氧化矽膜和氧氮化矽膜中的一種或多種膜的疊層結構形成。
另外，作為閘極電極層311，可以使用鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、鈧等金屬材料或以該金屬材料為主要成分的合金材料的單層或疊層形成。
例如，作為閘極電極層311的兩層的疊層結構，以下結構是較佳的：鋁層和層疊在鋁層之上的鉬層的兩層結構、銅層和層疊在銅層之上的鉬層的兩層結構、銅層和層疊在銅層之上的氮化鈦層或氮化鉭層的兩層結構、氮化鈦層和鉬層的兩層結構或氮化鎢層和鎢層的兩層結構。作為三層的疊層結構，較佳地層疊鎢層或氮化鎢層、鋁和矽的合金層或鋁和鈦的合金層以及氮化鈦層或鈦層。
接著，在閘極電極層311上形成閘極絕緣層307。
藉由利用電漿CVD法或濺射法等並使用氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層或氧化鋁層的單層或疊層，可以形成閘極絕緣層307。例如，可以作為成膜氣體使用SiH4、氧及氮並藉由電漿CVD法來形成氧氮化矽層。將閘極絕緣層307的厚度設定為100nm以上且500nm 以下。當採用疊層結構時，例如採用厚度為50nm以上且200nm以下的第一閘極絕緣層和第一閘極絕緣層上的厚度為5nm以上且300nm以下的第二閘極絕緣層的疊層。
在本實施例模式中，利用電漿CVD法形成厚度為100nm的氧氮化矽層作為閘極絕緣層307。
接著，在閘極絕緣層307上形成厚度為2nm以上且200nm以下的氧化物半導體層330。
另外，較佳地在使用濺射法形成氧化物半導體層330之前，進行引入氬氣體並產生電漿的反濺射，而去除附著在閘極絕緣層307的表面上的灰塵。另外，也可以使用氮、氦、氧等代替氬氣圍。
作為氧化物半導體層330，使用In-Ga-Zn-O類、In-Sn-Zn-O類、In-Al-Zn-O類、Sn-Ga-Zn-O類、Al-Ga-Zn-O類、Sn-Al-Zn-O類、In-Zn-O類、Sn-Zn-O類、Al-Zn-O類、In-O類、Sn-O類、Zn-O類的氧化物半導體層。氧化物半導體層330可以在稀有氣體(典型為氬)氣圍下、氧氣圍下、稀有氣體(典型為氬)及氧氣圍下藉由濺射法來形成。另外，當採用濺射法時，也可以使用包含2wt%以上且10wt%以下的SiO2的靶材形成氧化物半導體層。在本實施例模式中，使用In-Ga-Zn-O類氧化物半導體靶材並藉由濺射法來形成氧化物半導體層330。該步驟的截面圖相當於圖13A。
作為用於藉由濺射法製造氧化物半導體層330的靶材，可以使用以氧化鋅為主要成分的金屬氧化物的靶材。 另外，作為金屬氧化物的靶材的其他例子，可以使用包含In、Ga及Zn的氧化物半導體靶材(組成比為In2O3：Ga2O3：ZnO=1：1：1[mol比])。另外，作為包含In、Ga及Zn的氧化物半導體靶材，可以使用具有In2O3：Ga2O3：ZnO=1：1：2[mol數比]或者In2O3：Ga2O3：ZnO=1：1：4[mol比]的組成比的靶材。氧化物半導體靶材的填充率為90%以上且100%以下，較佳為95%以上且99.9%以下。藉由使用填充率高的氧化物半導體靶材，所形成的氧化物半導體層成為緻密的膜。
作為在形成氧化物半導體層330時使用的濺射氣體較佳使用將氫、水、具有羥基的物質或氫化物等的雜質被去除到濃度ppm左右、濃度ppb左右的高純度氣體。
在保持為減壓狀態的處理室內保持基板，使基板加熱到100℃以上且600℃以下，較佳為200℃以上且400℃以下。藉由使基板邊加熱邊形成膜，可以降低包含在形成了的氧化物半導體層中的雜質濃度。另外，可以減少因濺射產生的損傷。然後，一邊去除處理室內的水分一邊引入去除了氫及水分的濺射氣體，使用金屬氧化物作為靶材在基板305上形成氧化物半導體層330。為了去除處理室內的水分，較佳地使用吸附型真空泵。例如，較佳地使用低溫泵、離子泵、鈦昇華泵。另外，作為排氣單元，也可以使用設置有冷阱的渦輪分子泵。由於使用低溫泵排氣的沉積室排出例如氫原子、水(H2O)等包含氫原子的化合物(較佳地也排出包含碳原子的化合物)等，所以可以降低 在該沉積室中形成的氧化物半導體層所包含的雜質濃度。
作為成膜條件的一個例子，應用如下條件，即基板和靶材之間的距離為100mm，壓力為0.6Pa，直流(DC)電源為0.5kW，在氧(氧流量比率為100%)氣圍下。另外，脈衝直流(DC)電源是較佳的，因為可以減少灰塵並且可以實現均勻的膜厚分佈。氧化物半導體層的厚度較佳地設定為5nm以上且30nm以下。另外，由於根據所應用的氧化物半導體材料適當的厚度不同，所以根據材料適當地選擇厚度即可。
接著，藉由第二光微影製程將氧化物半導體層330加工為島狀氧化物半導體層。另外，也可以藉由噴墨法形成用於形成島狀氧化物半導體層的抗蝕劑掩模。當使用噴墨法形成抗蝕劑掩模時不需要光掩模，由此可以降低製造成本。
接著，對氧化物半導體層進行第一加熱處理。藉由進行該第一加熱處理，可以進行氧化物半導體層的脫水化或脫氫化。第一加熱處理的溫度設定為400℃以上且750℃以下，較佳為400℃以上且低於基板的應變點。在此，將基板放入到加熱處理裝置之一的電爐中，在氮氣氣圍下對氧化物半導體層以450℃進行1小時的加熱處理，而得到氧化物半導體層331(參照圖13B)。
注意，加熱處理裝置不侷限於電爐而可以具備利用電阻發熱體等的發熱體所產生的熱傳導或熱輻射對被處理物進行加熱的裝置。例如，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是利用從鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等的燈發出的光(電磁波)的輻射加熱被處理物的裝置。GRTA裝置是使用高溫的氣體進行加熱處理的裝置。作為氣體，使用即使進行加熱處理也不與被處理物產生反應的惰性氣體如氬等的稀有氣體或氮。
例如，作為第一加熱處理，也可以進行GRTA，在該GRTA中，將基板移動到加熱到650℃至700℃的高溫的惰性氣體中，進行幾分鐘的加熱後，移動基板並從加熱到高溫的惰性氣體中取出該基板。藉由使用GRTA可以在短時間內進行高溫加熱處理。
另外，在第一加熱處理中，較佳地氮或氦、氖、氬等的稀有氣體不包含水、氫等。或者，較佳地將導入於加熱處理裝置中的氮或氦、氖、氬等的稀有氣體的純度設定為6N(99.9999%)以上，更佳地設定為7N(99.99999%)以上(即，將雜質濃度為1ppm以下，較佳為0.1ppm以下)。
另外，氧化物半導體層的第一加熱處理可以對在加工為島狀氧化物半導體層之前的氧化物半導體層330進行。在此情況下，在進行第一加熱處理之後，從加熱裝置取出基板，並進行光微影製程。
作為對氧化物半導體層的脫水化、脫氫化有效的加熱 處理，可以在以下任一個製程之後進行：形成氧化物半導體層之後；在氧化物半導體層上層疊了源極電極層及汲極電極層之後；或者在源極電極層及汲極電極層上形成了保護絕緣膜之後。
另外，在閘極絕緣層307中形成接觸孔時，該製程也可以在對氧化物半導體層330進行脫水化或脫氫化處理之前或者之後進行。
另外，這裏的氧化物半導體層的蝕刻不限定於濕蝕刻，而也可以使用乾蝕刻。
根據材料適當地調節蝕刻條件(諸如蝕刻液、蝕刻時間以及溫度等)，以蝕刻為所希望的形狀。
接著，在閘極絕緣層307及氧化物半導體層331上形成用作源極電極層及汲極電極層(包括使用與其相同的層形成的佈線)的導電膜。使用濺射法或真空蒸鍍法形成導電膜即可。作為成為源極電極層及汲極電極層(包括使用與其相同的層形成的佈線)的導電膜的材料，可以舉出選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素、以上述元素為成分的合金、組合上述元素的合金等。另外，也可以採用在Al、Cu等的金屬層的一方或兩者上層疊Cr、Ta、Ti、Mo、W等的高熔點金屬層的結構。另外，藉由使用添加有防止產生在Al膜中的小丘(hillock)或晶鬚(whisker)的元素諸如Si、Ti、Ta、W、Mo、Cr、Nd、Sc、Y等的Al材料，可以提高耐熱性。
另外，導電膜可以採用單層結構或兩層以上的疊層結 構。例如，可以舉出：包含矽的鋁膜的單層結構；在鋁膜上層疊鈦膜的兩層結構；Ti膜、層疊在該Ti膜上的鋁膜、在其上層疊的Ti膜的三層結構等。
另外，作為成為源極電極層及汲極電極層(包括使用與其相同的層形成的佈線)的導電膜，也可以使用導電性的金屬氧化物形成。作為導電性的金屬氧化物，可以使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦氧化錫混合氧化物(In2O3-SnO2，簡稱為ITO)、氧化銦氧化鋅混合氧化物(In2O3-ZnO)或在所述金屬氧化物中包含矽或氧化矽的材料。
當在形成導電膜之後進行加熱處理時，較佳地使導電膜具有耐受該加熱處理的耐熱性。
藉由第三光微影製程在導電膜上形成抗蝕劑掩模，選擇性地進行蝕刻來形成源極電極層315a、汲極電極層315b，然後去除抗蝕劑掩模(參照圖13C)。
作為第三光微影製程中的形成抗蝕劑掩模時的曝光使用紫外線、KrF雷射、ArF雷射。根據在氧化物半導體層331上相鄰的源極電極層315a的下端部與汲極電極層315b的下端部的距離決定後面形成的薄膜電晶體的通道長度L。另外，在進行通道長度L低於25nm的曝光時，使用其波長極短，即幾nm至幾十nm的超紫外線(Extreme Ultraviolet)進行第三光微影製程中的形成抗蝕劑掩模時的曝光。超紫外線的曝光的解析度高且其聚焦深度也大。從而，也可以將後面形成的薄膜電晶體的通道 長度L設定為10nm以上且1000nm以下，可以使電路的工作速度高速化。另外，由於使用本實施例模式的氧化物半導體層的薄膜電晶體的截止電流值極小，所以可以實現低耗電量化。
另外，適當地調節各個材料及蝕刻條件，以便在對導電膜進行蝕刻時，氧化物半導體層331不被完全去除。
在本實施例模式中，作為導電膜使用Ti膜，作為氧化物半導體層331使用In-Ga-Zn-O類氧化物半導體，作為蝕刻劑使用過氧化氫氨水(31wt%的過氧化氫水：28wt%的氨水：水=5：2：2)。
另外，在第三光微影製程中，有時對氧化物半導體層331的一部分進行蝕刻，成為具有槽部(凹部)的氧化物半導體層。另外，也可以藉由噴墨法形成用來形成源極電極層315a、汲極電極層315b的抗蝕劑掩模。當使用噴墨法形成抗蝕劑掩模時不需要光掩模，由此可以降低製造成本。
此外，也可以在氧化物半導體層331和源極電極層315a及汲極電極層315b之間形成氧化物導電層。可以連續地形成用來形成氧化物導電層和源極電極層及汲極電極層的金屬層。可以將氧化物導電層用作源極區及汲極區。
作為源極區及汲極區，藉由將氧化物導電層設置在氧化物半導體層331與源極電極層315a及汲極電極層315b之間，可以實現源極區及汲極區的低電阻化，從而可以使電晶體高速工作。
另外，為了縮減在光微影製程中使用的光掩模數量及製程數，還可以使用由多色調掩模形成的抗蝕劑掩模來進行蝕刻製程，該多色調掩模是所透過的光具有多種強度的曝光掩模。使用多色調掩模形成的抗蝕劑掩模呈具有多種厚度的形狀，並且進行蝕刻來可以進一步地改變其形狀，所以可以將其用於加工為不同圖案的多個蝕刻製程。因此，利用一個多色調掩模可以形成對應於至少兩種以上的不同圖案的抗蝕劑掩模。因此，可以減少曝光掩模數量，並且可以削減相對應的光微影製程，所以可以簡化製程。
接著，進行使用N2O、N2或Ar等的氣體的電漿處理。藉由該電漿處理去除附著在被露出的氧化物半導體層的表面上的吸附水。另外，也可以使用氧和氬的混合氣體進行電漿處理。
在進行電漿處理後，以將氧化物半導體層不接觸於大氣的方式形成與氧化物半導體層的一部分接觸的成為保護絕緣膜的氧化物絕緣層316。
氧化物絕緣層316的厚度至少為1nm以上，並且適當地使用濺射法等不將水、氫等雜質混入到氧化物絕緣層316的方法形成氧化物絕緣層。如果氧化物絕緣層316含有氫，會導致氧化物半導體層中進入氫或者由氫引起的氧化物半導體層中的氧的抽出，從而導致氧化物半導體層的背通道低電阻化(N型化)而形成寄生通道。因此，為了使氧化物絕緣層316儘量地不含有氫，作為成膜方法，不使用氫是重要的。
形成為與氧化物半導體層接觸的氧化物絕緣層316使用不包含水分、氫離子、OH-等的雜質且阻擋上述雜質從外部侵入的無機絕緣膜，典型地使用氧化矽膜、氧氮化矽膜、氧化鋁膜或者氧氮化鋁膜等。在本實施例模式中，使用濺射法形成厚度為200nm的氧化矽膜作為氧化物絕緣層316。將形成膜時的基板溫度設定為室溫以上且300℃以下即可，在本實施例模式中將該基板溫度設定為100℃。可以在稀有氣體(典型地是氬)氣圍下、氧氣圍下或者稀有氣體(典型地是氬)和氧氣圍下藉由濺射法形成氧化矽膜。另外，作為靶材，可以使用氧化矽靶材或矽靶材。例如，可以在氧及氮氣圍下使用矽靶材並藉由濺射法來形成氧化矽膜。
在此情況下，較佳地一邊去除處理室內的水分一邊形成氧化物絕緣層316。這是為了不使氧化物半導體層331及氧化物絕緣層316含有氫、羥基或水分。
為了去除處理室內的水分，較佳地使用吸附型真空泵。例如，較佳地使用低溫泵、離子泵、鈦昇華泵。另外，作為排氣單元，也可以使用設置有冷阱的渦輪分子泵。由於使用低溫泵排氣的沉積室排出例如氫原子、水(H2O)等包含氫原子的化合物等，所以可以降低在該沉積室中形成的氧化物絕緣層316所包含的雜質濃度。
作為在形成氧化物絕緣層316時使用的濺射氣體較佳地使用將氫、水、羥基或氫化物等的雜質被去除到濃度ppm左右、濃度ppb左右的高純度氣體。
接著，在惰性氣體氣圍或氧氣氣圍下進行第二加熱處理(較佳地為200℃以上且400℃以下，例如250℃以上且350℃以下)。例如，在氮氣圍下以250℃進行1小時的第二加熱處理。在第二加熱處理中，在氧化物半導體層的一部分(通道形成區)與氧化物絕緣層316接觸的狀態下進行加熱。
藉由上述製程，對成膜後的氧化物半導體層進行用於脫水化或脫氫化的第一加熱處理而使其低電阻化，然後藉由進行第二加熱處理選擇性地使與氧化物絕緣層316接觸的部分成為氧過剩狀態。其結果是與閘極電極層311重疊的通道形成區313成為I型，並與源極電極層315a重疊的高電阻源極區314a以及與汲極電極層315b重疊的高電阻汲極區314b以自對準的方式形成。藉由上述製程形成薄膜電晶體310(參照圖13D)。
另外，當作為氧化物絕緣層316使用包含很多缺陷的氧化矽層時，有如下效果，即藉由形成氧化矽層之後的加熱處理使氧化物半導體層含有的氫、水分、羥基或氫化物等雜質擴散到氧化物絕緣層中，更降低在氧化物半導體層中的該雜質。
另外，藉由在與汲極電極層315b(及源極電極層315a)重疊的氧化物半導體層中形成高電阻汲極區314b(或高電阻源極區314a)，可以提高薄膜電晶體的可靠性。明確而言，藉由形成高電阻汲極區314b，可以形成如下結構：使導電性從汲極電極層315b經過高電阻汲極 區314b至通道形成區313階梯性地變化。由此，當將汲極電極層315b連接到供應高電源電位VDD的佈線來進行工作時，即使在閘極電極層311和汲極電極層315b之間施加高電場，由於高電阻汲極區成為緩衝區而不施加局部性的高電場，所以可以提高電晶體的耐壓性。
氧化物半導體層331中的高電阻源極區314a或高電阻汲極區314b當氧化物半導體層331的膜厚度為薄，即厚度為15nm以下時形成在膜厚度方向的整體，當氧化物半導體層331的膜厚度為30nm以上時，它們僅形成在氧化物半導體層331的一部分，即與源極電極層315a或汲極電極層315b接觸的區域以及其附近，並且接近於閘極絕緣膜331的區域為I型。
也可以在氧化物絕緣層316上還形成保護絕緣層308。保護絕緣層308使用不包含水分、氫離子、OH-等的雜質並防止它們從外部侵入的無機絕緣膜，而使用氮化矽膜、氮化鋁膜、氮氧化矽膜、氮氧化鋁膜等。例如，使用RF濺射法形成氮化矽膜。由於RF濺射法的量產性高，所以作為保護絕緣層的成膜方法是較佳的。在本實施例模式中，使用氮化矽膜形成保護絕緣層306(參照圖13E)。
在本實施例模式中，作為保護絕緣層306，將形成了直到氧化物絕緣層316的基板305加熱到100℃至400℃，引入去除了氫及水分的包含高純度氮的濺射氣體，使用矽靶材形成氮化矽膜。在此情況下，與氧化物絕緣層 316同樣地，較佳地一邊去除處理室內的水分一邊形成保護絕緣層306。
在形成保護絕緣層308之後，還可以在大氣中以100℃以上且200℃以下進行1小時以上且30小時以下的加熱處理。在該加熱處理中，既可以保持一定的加熱溫度來加熱，又可以反復從室溫到100℃以上且200℃以下的加熱溫度的升溫和從加熱溫度到室溫的降溫多次。此外，也可以在減壓下進行該加熱處理。當在減壓下進行加熱處理時，可以縮短加熱時間。
也可以在保護絕緣層306上設置用來平坦化的平坦化絕緣層。
本實施例模式可以與其他實施例模式適當地組合而實施。
如上所述，藉由使觸摸螢幕具有使用氧化物半導體層的薄膜電晶體，可以提供具有穩定的電特性且可靠性高的大型的觸摸螢幕。
實施例模式7
本實施例模式示出可以應用於本說明書所公開的顯示面板的薄膜電晶體的其他例子。本實施例模式所示的薄膜電晶體360可以應用於在上述實施例模式中表示的使用包括通道形成區的氧化物半導體層的薄膜電晶體(例如，實施例模式1中的電晶體201、205、206、301、實施例模式3、4中的電晶體503、540)。與上述實施例模式同一 的部分或具有同樣的功能的部分及製程可以與上述實施例模式同樣地進行，而省略反復說明。另外，省略同一部分的詳細說明。
參照圖14A至14D說明本實施例模式的薄膜電晶體及薄膜電晶體的製造方法的一個實施例。
圖14A至14D示出薄膜電晶體的截面結構的一個例子。圖14A至14D所示的薄膜電晶體360是被稱為通道保護型(也稱為通道截止型)的底閘結構的一種，也稱為反交錯型薄膜電晶體。
另外，雖然使用單閘結構的薄膜電晶體說明薄膜電晶體360，但是也可以根據需要形成具有多個通道形成區的多閘結構的薄膜電晶體。
下面，參照圖14A至14D對在基板320上製造薄膜電晶體360的製程進行說明。
首先，在具有絕緣表面的基板320上形成導電膜之後，藉由第一光微影製程形成閘極電極層361。另外，也可以使用噴墨法形成抗蝕劑掩模。如果使用噴墨法形成抗蝕劑掩模就不需要光掩模，由此可以降低製造成本。
另外，作為閘極電極層361，可以使用鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、鈧等金屬材料或以該金屬材料為主要成分的合金材料的單層或疊層形成。
接著，在閘極電極層361上形成閘極絕緣層322。
在本實施例模式中，利用電漿CVD法形成厚度為100nm的氧氮化矽層作為閘極絕緣層322。
接著，在閘極絕緣層322上形成厚度為2nm以上且200nm以下的氧化物半導體層，藉由第二光微影製程將該氧化物半導體層加工為島狀氧化物半導體層。在本實施例模式中，使用In-Ga-Zn-O類金屬氧化物靶材並藉由濺射法來形成氧化物半導體層。
在此情況下，較佳地一邊去除處理室內的水分一邊形成氧化物半導體層。這是為了不使氧化物半導體層含有氫、羥基或水分。
為了去除處理室內的水分，較佳地使用吸附型真空泵。例如，較佳地使用低溫泵、離子泵、鈦昇華泵。另外，作為排氣單元，也可以使用設置有冷阱的渦輪分子泵。由於使用低溫泵排氣的沉積室排出例如氫原子、水(H2O)等包含氫原子的化合物等，所以可以降低在該沉積室中形成的氧化物半導體層所包含的雜質濃度。
作為在形成氧化物半導體層時使用的濺射氣體較佳地使用將氫、水、羥基或氫化物等的雜質被去除到濃度ppm左右、濃度ppb左右的高純度氣體。
接著，對氧化物半導體層進行脫水化或脫氫化。進行脫水化或脫氫化的第一加熱處理的溫度設定為400℃以上且750℃以下，較佳為400℃以上且低於基板的應變點。在此，將基板放入到加熱處理裝置之一的電爐中，在氮氣氣圍下對氧化物半導體層以450℃進行1小時的加熱處理後，不接觸於大氣而防止水、氫再混入到氧化物半導體層中，而得到氧化物半導體層332(參照圖14A)。
接著，進行使用N2O、N2或Ar等的氣體的電漿處理。藉由該電漿處理去除附著在被露出的氧化物半導體層的表面上的吸附水。另外，也可以使用氧和氬的混合氣體進行電漿處理。
接著，在閘極絕緣層322及氧化物半導體層332上形成氧化物絕緣層之後，藉由第三光微影製程形成抗蝕劑掩模，並選擇性地進行蝕刻形成氧化物絕緣層366，然後去除抗蝕劑掩模。
在本實施例模式中，使用濺射法形成厚度為200nm的氧化矽膜作為氧化物絕緣層366。將形成膜時的基板溫度設定為室溫以上且300℃以下即可，在本實施例模式中將該基板溫度設定為100℃。可以在稀有氣體(典型地是氬)氣圍下、氧氣圍下或者稀有氣體(典型地是氬)和氧氣圍下藉由濺射法形成氧化矽膜。另外，作為靶材，可以使用氧化矽靶材或矽靶材。例如，可以在氧及氮氣圍下使用矽靶材並藉由濺射法來形成氧化矽膜。形成為與低電阻化了的氧化物半導體層接觸的的氧化物絕緣層366使用不包含水分、氫離子、OH-等的雜質且阻擋上述雜質從外部侵入的無機絕緣膜，典型地使用氧化矽膜、氧氮化矽膜、氧化鋁膜或者氧氮化鋁膜等。
在此情況下，較佳地一邊去除處理室內的水分一邊形成氧化物絕緣層366。這是為了不使氧化物半導體層332及氧化物絕緣層366含有氫、羥基或水分。
為了去除處理室內的水分，較佳地使用吸附型真空 泵。例如，較佳地使用低溫泵、離子泵、鈦昇華泵。另外，作為排氣單元，也可以使用設置有冷阱的渦輪分子泵。由於使用低溫泵排氣的沉積室排出例如氫原子、水(H2O)等包含氫原子的化合物等，所以可以降低在該沉積室中形成的氧化物絕緣層366所包含的雜質濃度。
作為在形成氧化物絕緣層366時使用的濺射氣體較佳地使用將氫、水、羥基或氫化物等的雜質被去除到濃度ppm左右、濃度ppb左右的高純度氣體。
接著，可以在惰性氣體氣圍或氧氣氣圍下進行第二加熱處理(較佳為200℃以上且400℃以下，例如250℃以上且350℃以下)。例如，在氮氣圍下以250℃進行1小時的第二加熱處理。藉由進行第二加熱處理，在氧化物半導體層的一部分(通道形成區)與氧化物絕緣層366接觸的狀態下受到加熱。
在本實施例模式中，在如氮那樣的惰性氣體氣圍或減壓下對設置有氧化物絕緣層366的其一部分被露出的氧化物半導體層332進行加熱處理。藉由對不由氧化物絕緣層366覆蓋的被露出的氧化物半導體層332的區域在如氮那樣的惰性氣體氣圍或減壓下進行加熱處理，可以使其低電阻化。例如，在氮氣圍下以250℃進行1小時的加熱處理。
由於在氮氣圍下對設置有氧化物絕緣層366的氧化物半導體層332進行加熱處理，氧化物半導體層332中的露出區域被低電阻化，並成為具有電阻不同的區域(在圖 14B中用斜線及白地示出)的氧化物半導體層362。
接著，在閘極絕緣層322、氧化物半導體層362以及氧化物絕緣層366上形成導電膜之後，藉由第四光微影製程形成抗蝕劑掩模，選擇性地進行蝕刻形成源極電極層365a、汲極電極層365b，然後去除抗蝕劑掩模(參照圖14C)。
作為源極電極層365a、汲極電極層365b的材料，可以舉出選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素、以上述元素為成分的合金、組合上述元素的合金膜等。另外，也可以採用在Al、Cu等的金屬層的一方或兩者上層疊Cr、Ta、Ti、Mo、W等的高熔點金屬層的結構。另外，藉由使用添加有防止產生在Al膜中的小丘(hillock)或晶鬚(whisker)的元素諸如Si、Ti、Ta、W、Mo、Cr、Nd、Sc、Y等的Al材料，可以提高耐熱性。
另外，源極電極層365a、汲極電極層365b可以採用單層結構或兩層以上的疊層結構。例如，可以舉出：包含矽的鋁膜的單層結構；在鋁膜上層疊鈦膜的兩層結構；Ti膜、層疊在該Ti膜上的鋁膜、在其上層疊的Ti膜的三層結構等。
另外，作為源極電極層365a、汲極電極層365b可以使用導電性的金屬氧化物。作為導電性的金屬氧化物，可以使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦氧化錫合金(In2O3-SnO2，簡稱為 ITO)、氧化銦氧化鋅合金(In2O3-ZnO)或在所述金屬氧化物材料中包含矽或氧化矽的材料。
藉由上述製程，在對成膜後的氧化物半導體層進行用於脫水化或脫氫化的加熱處理而使其低電阻化之後，選擇性地使氧化物半導體層的一部分成為氧過剩狀態。其結果是與閘極電極層361重疊的通道形成區363成為I型，並與源極電極層365a重疊的高電阻源極區364a以及與汲極電極層365b重疊的高電阻汲極區364b以自對準的方式形成。藉由上述製程形成薄膜電晶體360。
另外，藉由在與汲極電極層365b(及源極電極層365a)重疊的氧化物半導體層中形成高電阻汲極區364b(或高電阻源極區364a)，可以提高薄膜電晶體的可靠性。明確而言，藉由形成高電阻汲極區364b，可以形成如下結構：使導電性能從汲極電極層365b經過高電阻汲極區364b至通道形成區363階梯性地變化。由此，當將汲極電極層365b連接到供應高電源電位VDD的佈線來進行工作時，即使在閘極電極層361和汲極電極層365b之間施加高電場，由於高電阻汲極區成為緩衝區而不施加局部性的高電場，所以可以提高電晶體的耐壓性。
在源極電極層365a、汲極電極層365b、氧化物絕緣層366上形成保護絕緣層323。在本實施例模式中使用氮化矽膜形成保護絕緣層323(參照圖14D)。
另外，也可以在源極電極層365a、汲極電極層365b、氧化物絕緣層366上還形成氧化物絕緣層，並在該 氧化物絕緣層上層疊保護絕緣層323。
本實施例模式可以與其他實施例模式適當地組合而實施。
如上所述，藉由使觸摸螢幕具有使用氧化物半導體層的薄膜電晶體，可以提供具有穩定的電特性且可靠性高的大型的觸摸螢幕。
實施例模式8
本實施例模式示出可以應用於本說明書所公開的顯示面板的薄膜電晶體的其他例子。本實施例模式所示的薄膜電晶體350可以應用於在上述實施例模式中表示的使用包括通道形成區的氧化物半導體層的薄膜電晶體(例如，實施例模式1中的電晶體201、205、206、301、實施例模式3、4中的電晶體503、540)。與上述實施例模式同一的部分或具有同樣的功能的部分及製程可以與上述實施例模式同樣地進行，而省略反復說明。另外，省略同一部分的詳細說明。
參照圖15A至15D說明本實施例模式的薄膜電晶體及薄膜電晶體的製造方法的一個實施例。
另外，雖然使用單閘結構的薄膜電晶體說明薄膜電晶體350，但是也可以根據需要形成具有多個通道形成區的多閘結構的薄膜電晶體。
下面，參照圖15A至15D對在基板340上製造薄膜電晶體350的製程進行說明。
首先，在具有絕緣表面的基板340上形成導電膜之後，藉由第一光微影製程形成閘極電極層351。在本實施例模式中，作為閘極電極層351藉由濺射法形成厚度為150nm的鎢膜。
接著，在閘極電極層351上形成閘極絕緣層342。在本實施例模式中，利用電漿CVD法形成厚度為100nm的氧氮化矽層作為閘極絕緣層342。
接著，在閘極絕緣層342上形成導電膜，藉由第二光微影製程在導電膜上形成抗蝕劑掩模，選擇性地進行蝕刻來形成源極電極層355a、汲極電極層355b，然後去除抗蝕劑掩模(參照圖15A)。
接著，形成氧化物半導體層345(參照圖15B)。在本實施例模式中，使用In-Ga-Zn-O類金屬氧化物靶材並藉由濺射法來形成氧化物半導體層345。藉由第三光微影製程將氧化物半導體層345加工為島狀氧化物半導體層。
在此情況下，較佳地一邊去除處理室內的水分一邊形成氧化物半導體層345。這是為了不使氧化物半導體層345含有氫、羥基或水分。
為了去除處理室內的水分，較佳地使用吸附型真空泵。例如，較佳地使用低溫泵、離子泵、鈦昇華泵。另外，作為排氣單元，也可以使用設置有冷阱的渦輪分子泵。由於使用低溫泵排氣的沉積室排出例如氫原子、水(H2O)等包含氫原子的化合物等，所以可以降低在該沉積室中形成的氧化物半導體層345所包含的雜質濃度。
作為在形成氧化物半導體層345時使用的濺射氣體較佳地使用將氫、水、羥基或氫化物等的雜質被去除到濃度ppm左右、濃度ppb左右的高純度氣體。
接著，對氧化物半導體層進行脫水化或脫氫化。進行脫水化或脫氫化的第一加熱處理的溫度設定為400℃以上且750℃以下，較佳為400℃以上且低於基板的應變點。在此，將基板放入到加熱處理裝置之一的電爐中，在氮氣氣圍下對氧化物半導體層以450℃進行1小時的加熱處理後，不接觸於大氣而防止水、氫再混入到氧化物半導體層中，而得到氧化物半導體層346(參照圖15C)。
另外，作為第一加熱處理，也可以進行GRTA，在該GRTA中，將基板移動到加熱到650℃至700℃的高溫的惰性氣體中，進行幾分鐘的加熱後，移動基板並從加熱到高溫的惰性氣體中取出該基板。藉由使用GRTA可以在短時間內進行高溫加熱處理。
接著，形成與氧化物半導體層346接觸的成為保護絕緣膜的氧化物絕緣層356。
氧化物絕緣層356的厚度至少為1nm以上，並且適當地使用濺射法等不將水、氫等雜質混入到氧化物絕緣層356的方法形成氧化物絕緣層。如果氧化物絕緣層356中含有氫，會導致氧化物半導體層中進入氫，該氫抽出氧化物半導體層中的氧，因此導致氧化物半導體層的背通道低電阻化(N型化)而形成寄生通道。因此，為了使氧化物絕緣層356儘量地不含有氫，作為成膜方法，不使用氫是 十分重要的。
在本實施例模式中，使用濺射法形成厚度為200nm的氧化矽膜作為氧化物絕緣層356。將形成膜時的基板溫度設定為室溫以上且300℃以下即可，在本實施例模式中將該基板溫度設定為100℃。可以在稀有氣體(典型地是氬)氣圍下、氧氣圍下或者稀有氣體(典型地是氬)和氧氣圍下藉由濺射法形成氧化矽膜。另外，作為靶材，可以使用氧化矽靶材或矽靶材。例如，可以在氧及氮氣圍下使用矽靶材並藉由濺射法來形成氧化矽。形成為與低電阻化了的氧化物半導體層接觸的氧化物絕緣層356使用不包含水分、氫離子、OH-等的雜質且阻擋上述雜質從外部侵入的無機絕緣膜，典型地使用氧化矽膜、氧氮化矽膜、氧化鋁膜或者氧氮化鋁膜等。
在此情況下，較佳地一邊去除處理室內的水分一邊形成氧化物絕緣層356。這是為了不使氧化物半導體層352及氧化物絕緣層356中含有氫、羥基或水分。
為了去除處理室內的水分，較佳地使用吸附型真空泵。例如，較佳地使用低溫泵、離子泵、鈦昇華泵。另外，作為排氣單元，也可以使用設置有冷阱的渦輪分子泵。由於使用低溫泵排氣的沉積室排出例如氫原子、水(H2O)等包含氫原子的化合物等，所以可以降低在該沉積室中形成的氧化物絕緣層356所包含的雜質濃度。
作為在形成氧化物絕緣層356時使用的濺射氣體較佳地使用將氫、水、羥基或氫化物等的雜質被去除到濃度 ppm左右、濃度ppb左右的高純度氣體。
接著，在惰性氣體氣圍或氧氣氣圍下進行第二加熱處理(較佳為200℃以上且400℃以下，例如250℃以上且350℃以下)。例如，在氮氣圍下以250℃進行1小時的第二加熱處理。藉由進行第二加熱處理，在氧化物半導體層的一部分(通道形成區)與氧化物絕緣層356接觸的狀態下進行加熱。
藉由上述製程，對成膜後的氧化物半導體層進行用於脫水化或脫氫化的加熱處理而使其低電阻化之後，選擇性地使氧化物半導體層的一部分成為氧過剩狀態。其結果是形成I型的氧化物半導體層352。藉由上述製程形成薄膜電晶體350。
也可以在氧化物絕緣層356上還形成保護絕緣層。例如，使用RF濺射法形成氮化矽膜。在本實施例模式中，作為保護絕緣層，使用氮化矽膜形成保護絕緣層343(參照圖15D)。
也可以在保護絕緣層343上設置用來平坦化的平坦化絕緣層。
本實施例模式可以與其他實施例模式適當地組合而實施。
如上所述，藉由使觸摸螢幕具有使用氧化物半導體層的薄膜電晶體，可以提供具有穩定的電特性且可靠性高的大型的觸摸螢幕。
實施例模式9
本實施例模式示出可以應用於本說明書所公開的顯示面板的薄膜電晶體的其他例子。本實施例模式所示的薄膜電晶體380可以應用於在上述實施例模式中表示的使用包括通道形成區的氧化物半導體層的薄膜電晶體(例如，實施例模式1中的電晶體201、205、206、301、實施例模式3、4中的電晶體503、540)。
在本實施例模式中，圖16示出薄膜電晶體的製造製程的一部分與實施例模式6不同的例子。因為圖16的結構除了一部分的製程之外與圖13A至13E相同，所以使用相同的附圖標記表示相同的部分而省略相同的部分的詳細說明。
根據實施例模式6，在基板370上形成閘極電極層381，並層疊第一閘極絕緣層372a、第二閘極絕緣層372b。在本實施例模式中將閘極絕緣層為兩層結構，作為第一閘極絕緣層372a使用氮化物絕緣層，並且第二閘極絕緣層372b使用氧化物絕緣層。
作為氧化物絕緣層，可以使用氧化矽層、氧氮化矽層、氧化鋁層、氧氮化鋁層或氧化鉿層等。另外，作為氮化絕緣層，可以使用氮化矽層、氮氧化矽層、氮化鋁層或氮氧化鋁層等。
在本實施例模式中，採用從閘極電極層381一側依次層疊氮化矽層和氧化矽層的結構。作為第一閘極絕緣層372a藉由濺射法形成厚度為50nm以上且200nm以下(在 本實施例模式中為50nm)的氮化矽層(SiNy(y>0))，在第一閘極絕緣層372a上作為第二閘極絕緣層372b層疊厚度為5nm以上且300nm以下(在本實施例模式中為100nm)的氧化矽層(SiOx(x>0))，來形成厚度為150nm的閘極絕緣層。
接著，形成氧化物半導體層，然後藉由光微影製程將氧化物半導體層加工為島狀氧化物半導體層。在本實施例模式中，使用In-Ga-Zn-O類金屬氧化物靶材並藉由濺射法來形成氧化物半導體層。
在此情況下，較佳地一邊去除處理室內的水分一邊形成氧化物半導體層。這是為了不使氧化物半導體層含有氫、羥基或水分。
為了去除處理室內的水分，較佳地使用吸附型真空泵。例如，較佳地使用低溫泵、離子泵、鈦昇華泵。另外，作為排氣單元，也可以使用設置有冷阱的渦輪分子泵。由於使用低溫泵排氣的沉積室排出例如氫原子、水(H2O)等包含氫原子的化合物等，所以可以降低在該沉積室中形成的氧化物半導體層所包含的雜質濃度。
作為在形成氧化物半導體層時使用的濺射氣體較佳地使用將氫、水、羥基或氫化物等的雜質被去除到濃度ppm左右、濃度ppb左右的高純度氣體。
接著，對氧化物半導體層進行脫水化或脫氫化。進行脫水化或脫氫化的第一加熱處理的溫度設定為400℃以上且750℃以下，較佳為425℃以上。注意，當採用425℃ 以上的溫度時加熱處理時間是1小時以下即可，但是當採用低於425℃的溫度時加熱處理時間為長於1小時。在此，將基板放入到加熱處理裝置之一的電爐中，在氮氣圍下對氧化物半導體層進行加熱處理，然後不使其接觸於大氣而防止水或氫再次混入到氧化物半導體層，而得到氧化物半導體層。然後，在相同的爐中引入高純度的氧氣體、高純度的N2O氣體或超乾燥空氣(ultra dry air)(露點為-40℃以下，較佳為-60℃以下)來進行冷卻。較佳地不使氧氣體或N2O氣體包含水、氫等。或者，將引入到加熱處理裝置的氧氣體或N2O氣體的純度設定為6N(99.9999%)以上，較佳地設定為7N(99.99999%)以上(也就是說，將氧氣體或N2O氣體中的雜質濃度為1ppm以下，較佳為0.1ppm以下)。
注意，加熱處理裝置不侷限於電爐，例如，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是利用從鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等的燈發出的光(電磁波)的輻射加熱被處理物的裝置。此外，LRTA裝置除了燈以外還可以具備由從電阻發熱體等的發熱體的熱傳導或熱輻射來加熱被處理物的設備。GRTA是指使用高溫的氣體進行加熱處理的方法。作為氣體，使用即使進行加熱處理也不與被處理物產生反應的惰性氣體如氬等的稀有氣體 或氮。也可以使用RTA法以600℃至750℃進行幾分鐘的加熱處理。
此外，也可以在進行脫水化或脫氫化的第一加熱處理之後，在氧氣體或N2O氣體氣圍下以200℃以上且400℃以下，較佳地以200℃以上且300℃以下的溫度進行加熱處理。
另外，氧化物半導體層的第一加熱處理可以對在加工為島狀氧化物半導體層之前的氧化物半導體層進行。在此情況下，在進行第一加熱處理之後，從加熱裝置取出基板，並進行光微影製程。
藉由上述製程，使整個氧化物半導體層成為氧過剩狀態，以實現高電阻化，即I型化。由此，可以得到整體都被I型化了的氧化物半導體層382。
接著，在氧化物半導體層382上形成導電膜，在該導電膜上藉由光微影製程形成抗蝕劑掩模，對該導電膜選擇性地進行蝕刻來形成源極電極層385a、汲極電極層385b。然後，在第二閘極絕緣層372b、氧化物半導體層382、源極電極層385a以及汲極電極層385b上藉由濺射法形成氧化物絕緣層386。
在此情況下，較佳地一邊去除處理室內的水分一邊形成氧化物絕緣層386。這是為了不使氧化物半導體層382及氧化物絕緣層386含有氫、羥基或水分。
為了去除處理室內的水分，較佳地使用吸附型真空泵。例如，較佳地使用低溫泵、離子泵、鈦昇華泵。另 外，作為排氣單元，也可以使用設置有冷阱的渦輪分子泵。由於使用低溫泵排氣的沉積室排出例如氫原子、水(H2O)等包含氫原子的化合物等，所以可以降低在該沉積室中形成的氧化物絕緣層386所包含的雜質濃度。
作為在形成氧化物絕緣層386時使用的濺射氣體較佳地使用將氫、水、羥基或氫化物等的雜質被去除到濃度ppm左右、濃度ppb左右的高純度氣體。
藉由上述製程，可以形成薄膜電晶體380。
接著，為了減少薄膜電晶體的電特性的不均勻，也可以在惰性氣圍下，例如氮氣體氣圍下進行加熱處理(較佳地以150℃以上且低於350℃)。例如，在氮氣圍下以250℃進行1小時的加熱處理。
在氧化物絕緣層386上形成保護絕緣層373。在本實施例模式中，作為保護絕緣層373，利用濺射法形成厚度為100nm的氮化矽膜。
由氮化物絕緣層構成的保護絕緣層373及第一閘極絕緣層372a不包含水分、氫、氫化物、羥基等的雜質，並具有防止這些雜質從外部侵入的效果。
從而，在形成保護絕緣層373之後的製造製程中，可以防止來自外部的水分等的雜質侵入。另外，在完成包括顯示面板的半導體裝置，如液晶顯示裝置等的裝置之後，也可以長期防止來自外部的水分等的雜質的侵入，所以能夠提高裝置的長期可靠性。
另外，也可以採用如下結構，即去除設置在由氮化物 絕緣層構成的保護絕緣層373和第一閘極絕緣層372a之間的第二閘極絕緣層372b的一部分，以使保護絕緣層373與第一閘極絕緣層372a接觸。
從而，可以儘量減少氧化物半導體層中的水分、氫、氫化物、羥基等的雜質，防止該雜質的再次混入，並使氧化物半導體層中的雜質濃度維持得低。
也可以在保護絕緣層373上設置用來平坦化的平坦化絕緣層。
本實施例模式可以與其他實施例模式適當地組合而實施。
如上所述，藉由使顯示面板具有使用氧化物半導體層的薄膜電晶體，可以提供具有穩定的電特性且可靠性高的大型的顯示面板。
實施例模式10
本實施例模式示出可以應用於本說明書所公開的顯示面板的薄膜電晶體的其他例子。本實施例模式所示的薄膜電晶體可以應用於上述實施例模式1至9的薄膜電晶體。
本實施例模式示出將具有透光性的導電材料用於閘極電極層、源極電極層及汲極電極層的例子。從而，其他部分可以與上述實施例模式同樣進行，而省略對與上述實施例模式相同的部分或具有相同功能的部分及製程的重複說明。另外，省略相同的部分的詳細說明。
例如，作為閘極電極層、源極電極層、汲極電極層的 材料，可以採用對可見光具有透光性的導電材料，例如In-Sn-O類、In-Sn-Zn-O類、In-Al-Zn-O類、Sn-Ga-Zn-O類、Al-Ga-Zn-O類、Sn-Al-Zn-O類、In-Zn-O類、Sn-Zn-O類、Al-Zn-O類、In-O類、Sn-O類、Zn-O類的金屬氧化物，並可以在50nm以上且300nm以下的範圍內適當地選擇其厚度。作為用於閘極電極層、源極電極層、汲極電極層的金屬氧化物的成膜方法，使用濺射法、真空蒸鍍法(電子束蒸鍍法等)、電弧放電離子電鍍法、噴射法。另外，當採用濺射法時，也可以使用包含2wt%以上且10wt%以下的SiO2的靶材進行成膜。
另外，對可見光具有透光性的導電膜的組成比的單位為atomic%，並且藉由使用電子探針顯微分析儀(EPMA：Electron Probe X-ray MicroAnalyzer)的分析進行評價。
另外，在配置有薄膜電晶體的像素中，藉由使用對可見光具有透光性的導電膜作為像素電極層或其他的電極層(電容電極層等)以及其他的佈線層(電容佈線層等)可以實現具有高孔徑比的顯示裝置。當然，較佳地將對可見光具有透光性的膜用於存在於像素中的閘極絕緣層、氧化物絕緣層、保護絕緣層、平坦化絕緣層。
在本說明書中，對可見光具有透光性的膜是指具有可見光的透過率是75%至100%的膜，當該膜具有導電性時將該膜也稱為透明導電膜。另外，也可以使用對可見光半透明的導電膜作為用作閘極電極層、源極電極層、汲極電 極層、像素電極層或者其他的電極層、其他的佈線層的金屬氧化物。對可見光半透明是指對可見光的透過率為50%至75%。
藉由使薄膜電晶體具有透光性，由於即時薄膜電晶體與顯示區域、光感測器重疊地設置也可以透光，並不妨礙顯示或檢測光，所以可以提高孔徑比。另外，藉由薄膜電晶體的結構部件使用具有透光性的膜來實現廣視角，因此即使將一個像素分割為多個子像素也可以實現高孔徑比。即，即使配置高密度的薄膜電晶體群也可以確保大孔徑比，從而可以確保充分的顯示區域的面積。例如，當在一個像素內具有兩個至四個子像素時，由於薄膜電晶體具有透光性，所以可以提高孔徑比。另外，當使用與薄膜電晶體的結構構件同一製程和同一材料形成儲存電容器時，也可以使儲存電容器具有透光性，因此可以提高孔徑比。
本實施例模式可以與其他實施例模式適當地組合而實施。
實施例模式11
本實施例模式示出可以應用於本說明書所公開的顯示面板的薄膜電晶體的例子。本實施例模式所示的薄膜電晶體650可以應用於在上述實施例模式中表示的使用包括通道形成區的氧化物半導體層的薄膜電晶體(例如，實施例模式1中的電晶體201、205、206、301、實施例模式3、4中的電晶體503、540)。
在本實施例模式中，圖17示出從截面看時由氮化物絕緣層圍繞氧化物半導體層的例子。由於圖17與圖12A至12E除了氧化物絕緣層的上表面形狀及端部的位置不同以及閘極絕緣層的結構不同之外其他結構都相同，所以使用相同的符號表示相同的部分並省略對相同部分的詳細說明。
圖17所示的薄膜電晶體650是底閘型薄膜電晶體，並在具有絕緣表面的基板394上包括閘極電極層391、使用氮化物絕緣層形成的閘極絕緣層652a、使用氧化物絕緣層形成的閘極絕緣層652b、氧化物半導體層392、源極電極層395a及汲極電極層395b。另外，設置有覆蓋薄膜電晶體650且層疊在氧化物半導體層392上的氧化物絕緣層656。在氧化物絕緣層656上還形成有使用氮化物絕緣層形成的保護絕緣層653。保護絕緣層653採用與由氮化物絕緣層形成的閘極絕緣層652a接觸的結構。
在本實施例模式中，在薄膜電晶體650中閘極絕緣層採用從閘極電極層一側依次層疊氮化物絕緣層和氧化物絕緣層而構成的疊層結構。此外，當形成由氮化物絕緣層形成的保護絕緣層653之前，選擇性地去除氧化物絕緣層656、閘極絕緣層652b以露出氮化物絕緣層652a。
至少較佳地使氧化物絕緣層656、閘極絕緣層652b的上表面寬於氧化物半導體層392的上表面，並且較佳地用氧化物絕緣層656、閘極絕緣層652b的上表面覆蓋薄膜電晶體650。
並且，形成氮化物絕緣層的保護絕緣層653，該保護絕緣層653覆蓋氧化物絕緣層656的上表面及氧化物絕緣層656及閘極絕緣層652b的側面且與氮化物絕緣層的閘極絕緣層652a接觸。
作為由氮化物絕緣層形成的保護絕緣層653及閘極絕緣層652a，使用藉由濺射法或電漿CVD法獲得的氮化矽膜、氧氮化矽膜、氮化鋁膜、氧氮化鋁膜等的不包含水分、氫離子或OH-等的雜質並阻擋上述雜質從外部侵入的無機絕緣膜。
在本實施例模式中，作為由氮化物絕緣層構成的保護絕緣層653，以圍繞氧化物半導體層392的下表面、上表面及側面的方式藉由RF濺射法形成厚度為100nm的氮化矽層。
藉由採用圖17所示的結構，氧化物半導體層藉由使用以接觸地圍繞的方式設置的閘極絕緣層652b及氧化物絕緣層656減少氫、水分、羥基或氫化物等的雜質，並且圍繞使用氮化物絕緣層形成的閘極絕緣層652a及保護絕緣層653而覆蓋其外面，所以可以在形成保護絕緣層653之後的製造製程中防止來自外部的水分的侵入。另外，在完成顯示面板如顯示裝置等的裝置之後，也可以長期防止來自外部的水分的侵入，所以能夠提高裝置的長期可靠性。
另外，雖然在本實施例模式中示出使用氮化物絕緣層圍繞一個薄膜電晶體的結構，但並不侷限於此，而還可以 採用使用氮化物絕緣層圍繞多個薄膜電晶體的結構或者使用氮化物絕緣層圍繞像素部的多個薄膜電晶體的結構。以至少圍繞主動矩陣基板的像素部的邊緣的方式設置保護絕緣層653與閘極絕緣層652a接觸的區域即可。
本實施例模式可以與其他實施例模式適當地組合而實施。
實施例1
在本實施例中，對本發明的顯示面板中的面板和光源的配置進行說明。圖8示出本發明的顯示面板的結構的透視圖的一個例子。圖8所示的顯示面板包括在一對基板之間形成有包括液晶元件、光二極體、薄膜電晶體等的像素的面板1601、第一漫射片1602、稜鏡片1603、第二漫射片1604、導光板1605、反射板1606、具有多個光源1607的背光燈1608、電路基板1609。
按順序層疊有面板1601、第一漫射片1602、稜鏡片1603、第二漫射片1604、導光板1605、反射板1606。光源1607設置在導光板1605的端部，並且擴散到導光板1605內的來自光源1607的光由第一漫射片1602、稜鏡片1603及第二漫射片1604從對置基板一側均勻地照射到面板1601。
注意，雖然在本實施例中使用第一漫射片1602和第二漫射片1604，但是漫射片的數量不侷限於此而可以是單數或三個以上。而且，在導光板1605和麵板1601之間 設置漫射片，即可。因此，既可以只有在稜鏡片1603和麵板1601之間設置漫射片，又可以只有在稜鏡片1603和導光板1605之間設置漫射片。
此外，稜鏡片1603的截面不侷限於圖8所示的鋸齒狀的形狀，只要是具有能夠將來自導光板1605的光聚焦到面板1601一側的形狀，即可。
在電路基板1609中設置有生成輸入到面板1601的各種信號的電路、對這些信號進行處理的電路、對從面板1601輸出的各種信號進行處理的電路等。並且，在圖8中，電路基板1609與面板1601藉由FPC(Flexible Printed Circuit：撓性印刷電路)1611連接。注意，上述電路可以利用COG(Chip On Glass：玻璃上晶片安裝)法連接到面板1601，或者也可以利用COF(Chip On Film：薄膜上晶片安裝)法將上述電路的一部分連接到FPC1611。
圖8表示在電路基板1609上設置有用於控制光源1607的驅動的控制類電路，並且該控制類電路與光源1607藉由FPC1610連接的例子。但是，上述控制類電路也可以形成在面板1601上，並且在此情況下，面板1601與光源1607藉由FPC等連接。
注意，圖8例示在面板1601的端部配置光源1607的邊緣照光型的光源，但是本發明的顯示面板也可以是在面板1601的正下方配置光源1607的正下型。
例如，當檢測對象的手指1612從TFT基板一側接近 於面板1601時，來自背光燈1608的光穿過面板1601，並且該光的一部分被手指1612反射，而再次入射到面板1601。藉由使用對應於各顏色的像素104的光感測器106，可以獲得檢測物件的手指1612的彩色拍攝資料。
本實施例可以與其他實施例模式或實施例適當地組合而實施。
實施例2
根據本發明的一個實施例的顯示面板具有藉由檢測出非接觸的檢測物件的動作來可以輸入資料的特徵。由此，使用根據本發明的一個實施例的顯示面板的電子設備藉由作為結構因素追加顯示面板，可以裝載具有更高功能的應用程式。本發明的顯示面板可以適用於顯示裝置、筆記本式個人電腦、具備記錄媒體的圖像再現裝置(典型地是，能夠再現記錄媒體如數位通用磁片(DVD)等並具有可以顯示其圖像的顯示器的裝置)中。此外，作為可以使用根據本發明的一個實施例的顯示面板的電子設備，可以舉出行動電話、可攜式遊戲機、可攜式資訊終端、電子書閱讀器、拍攝機、數位靜態照相機、護目鏡型顯示器(頭盔顯示器)、導航系統、音頻再現裝置(車載音響、數位音頻播放器等)、影印機、傳真機、印表機、複合式印表機、自動取款機(ATM)、自動售貨機等。參照圖9A至9D說明這些電子設備的一個例子。
圖9A是顯示裝置，其包括框體5001、顯示部5002、 支撐台5003等。根據本發明的一個實施例的顯示面板可以用於顯示部5002。藉由將根據本發明的一個實施例的顯示面板用於顯示部5002，可以獲得高解析度的拍攝資料，從而可以提供具有更高功能的應用程式的顯示裝置。另外，顯示裝置包括用於個人電腦、TV播放接收、廣告顯示等的所有用於資訊顯示的顯示裝置。
圖9B是可攜式資訊終端，其包括框體5101、顯示部5102、開關5103、操作鍵5104、紅外線埠5105等。根據本發明的一個實施例的顯示面板可以用於顯示部5102。藉由將根據本發明的一個實施例的顯示面板用於顯示部5102，可以獲得高解析度的拍攝資料，從而可以提供具有更高功能的應用程式的可攜式資訊終端。
圖9C是自動取款機，其包括框體5201、顯示部5202、硬幣投入口5203、紙幣投入口5204、卡片放入口5205、存款簿放入口5206等。根據本實施例的顯示面板可以用於顯示部5202。藉由將根據本發明的一個實施例的顯示面板用於顯示部5202，可以獲得高解析度的拍攝資料，從而可以提供具有更高功能的應用程式的自動取款機。而且，使用根據本發明的一個實施例的顯示面板的自動取款機能夠以更高精度讀出用於生物認證的生物資訊，諸如指紋、臉、手形、掌紋和手靜脈的形狀、虹膜等。因此，可以減小在生物認證時本人被誤認為非本人的本人拒絕率和別人被誤認為本人的別人接納率。
圖9D是可攜式遊戲機，其包括框體5301、框體 5302、顯示部5303、顯示部5304、麥克風5305、揚聲器5306、操作鍵5307、觸控螢幕筆5308等。根據本發明的一個實施例的顯示面板可以用於顯示部5303或顯示部5304。藉由將根據本發明的一個實施例的顯示面板用於顯示部5303或顯示部5304，可以獲得高解析度的拍攝資料，從而可以提供具有更高功能的應用程式的可攜式遊戲機。另外，圖9D所示的可攜式遊戲機具有顯示部5303和顯示部5304的兩個顯示部，但是可攜式遊戲機所具有的顯示部的數量不侷限於此。
本實施例可以與其他實施例模式或實施例適當地組合而實施。
104‧‧‧像素
105‧‧‧顯示元件
106‧‧‧光感測器
201‧‧‧電晶體
202‧‧‧儲存電容器
203‧‧‧液晶元件
204‧‧‧光二極體
205‧‧‧電晶體
206‧‧‧電晶體
207‧‧‧閘極信號線
208‧‧‧光二極體重設信號線
209‧‧‧閘極信號線
210‧‧‧視頻資料信號線
211‧‧‧光感測器輸出信號線
212‧‧‧光感測器基準信號線
213‧‧‧閘極信號線

Claims (10)

  1. 一種顯示裝置，包含：包括第一像素及第二像素之顯示面板；以及電性連接至該顯示面板之圖像處理部，其中該第一像素的每一者包括：包含通道形成區的第一電晶體，該通道形成區包含第一氧化物半導體；第一光感測器，該第一光感測器包含：電連接到該第一電晶體的第一電極層；該第一電極層上的第一矽半導體層；該第一矽半導體層上的第二矽半導體層；該第二矽半導體層上的第三矽半導體層；以及該第三矽半導體層上的第二電極層；該第一光感測器上的第一濾色片，該第一濾色片與該第一光感測器重疊；以及該第一光感測器上的第一遮擋膜，該第一遮擋膜與該第一濾色片耦合，因此光可經由該第一濾色片到達該第一光感測器，其中該第二像素的每一者包括：包含通道形成區的第二電晶體，該通道形成區包含第二氧化物半導體；第二光感測器；該第二光感測器上的第二濾色片，該第二濾色片與該第二光感測器重疊；以及 該第二光感測器上的第二遮擋膜，該第二遮擋膜與該第二濾色片耦合，因此光可經由該第二濾色片到達該第二光感測器，其中該第一光感測器及該第二光感測器的每一者用以接收該光並將該光轉換成電信號，其中該第一光感測器的每一者檢測不與該顯示面板接觸之物件，其中該第二光感測器的每一者檢測與該顯示面板接觸之該物件的存在，以及其中該第二像素的數量多於該第一像素的數量。
  2. 如申請專利範圍第1項的顯示裝置，其中該第一和該第三矽半導體層分別具有n型導電型和p型導電型，以及其中該第二矽半導體層為i型半導體層。
  3. 如申請專利範圍第1項的顯示裝置，還包含在該第一光感測器下方的第三遮擋膜。
  4. 如申請專利範圍第1項的顯示裝置，其中該第二電極層與該第三矽半導體層部份地重疊。
  5. 如申請專利範圍第1項的顯示裝置，其中該第一光感測器的每一者用以感應可見光。
  6. 如申請專利範圍第1項的顯示裝置，其中該第二光感測器的每一者用以感應紅外線。
  7. 一種顯示裝置，包含：包括第一像素及第二像素之顯示面板；以及 電性連接至該顯示面板之圖像處理部，其中該第一像素的每一者包含第一光感測器及包括第一氧化物半導體層之第一電晶體，其中該第二像素的每一者包含第二光感測器及包括第二氧化物半導體層之第二電晶體，其中該第一光感測器的每一者檢測一物件，該物件不與該顯示面板接觸，其中該第二光感測器的每一者檢測該物件的存在，該物件與該顯示面板接觸，以及其中該第二像素的數量多於該第一像素的數量。
  8. 一種顯示裝置，包含：包括第一像素及第二像素之顯示面板；以及電性連接至該顯示面板之圖像處理部，其中該第一像素的每一者包含第一光感測器及包括第一氧化物半導體層之第一電晶體，其中該第二像素的每一者包含第二光感測器及包括第二氧化物半導體層之第二電晶體，其中該第一光感測器的每一者檢測一物件投影到顯示面板的影子，其中該第二光感測器的每一者檢測該物件的存在，該物件與該顯示面板接觸，其中該第一光感測器的每一者用以檢測非接觸的物件，其中該第二光感測器的每一者係配置為接觸區域感測 器，以及其中該第二像素的數量多於該第一像素的數量。
  9. 如申請專利範圍第7項或第8項的顯示裝置，其中該第一光感測器的每一者用以感應可見光，以及其中該第二光感測器的每一者用以感應紅外線。
  10. 一種電子設備，包含如申請專利範圍第1項、第7項及第8項中任一項的顯示裝置，其中該電子設備係選自拍攝機、數位靜態照相機、影印機、和傳真機。
TW103112133A 2009-11-06 2010-11-03 顯示裝置 TWI547734B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009255452 2009-11-06

Publications (2)

Publication Number Publication Date
TW201432353A TW201432353A (zh) 2014-08-16
TWI547734B true TWI547734B (zh) 2016-09-01

Family

ID=43969878

Family Applications (3)

Application Number Title Priority Date Filing Date
TW105115976A TWI574079B (zh) 2009-11-06 2010-11-03 顯示裝置
TW103112133A TWI547734B (zh) 2009-11-06 2010-11-03 顯示裝置
TW099137786A TWI442133B (zh) 2009-11-06 2010-11-03 顯示裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW105115976A TWI574079B (zh) 2009-11-06 2010-11-03 顯示裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW099137786A TWI442133B (zh) 2009-11-06 2010-11-03 顯示裝置

Country Status (5)

Country Link
US (2) US9368541B2 (zh)
JP (4) JP5116829B2 (zh)
KR (1) KR101727469B1 (zh)
TW (3) TWI574079B (zh)
WO (1) WO2011055638A1 (zh)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102597930B (zh) * 2009-11-06 2016-06-29 株式会社半导体能源研究所 触摸屏及触摸屏的驱动方法
US8803063B2 (en) 2010-02-19 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Photodetector circuit
KR101832119B1 (ko) * 2010-02-19 2018-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101784676B1 (ko) * 2010-03-08 2017-10-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조방법
US8836906B2 (en) 2010-04-23 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Display device with light receiving element under transparent spacer and manufacturing method therefor
US8803164B2 (en) 2010-08-06 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Solid-state image sensing device and semiconductor display device
KR20120060407A (ko) * 2010-12-02 2012-06-12 삼성전자주식회사 표시 기판, 이의 제조 방법 및 이를 포함하는 터치 표시 장치
KR101726597B1 (ko) * 2010-12-13 2017-04-14 삼성전자주식회사 멀티터치 및 근접한 오브젝트 센싱이 가능한 디스플레이 장치
JP2012256020A (ja) 2010-12-15 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置及びその駆動方法
US8836626B2 (en) 2011-07-15 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
TWI575494B (zh) 2011-08-19 2017-03-21 半導體能源研究所股份有限公司 半導體裝置的驅動方法
KR101799523B1 (ko) * 2011-08-29 2017-11-21 삼성전자 주식회사 리모트 센싱과 터치 센싱이 가능한 광터치 스크린 장치
JP5360270B2 (ja) * 2011-12-07 2013-12-04 凸版印刷株式会社 液晶表示装置
US9488521B2 (en) * 2011-12-07 2016-11-08 Sharp Kabushiki Kaisha Method for operating optical sensor circuit, and method for operating display apparatus provided with optical sensor circuit
EP2749133B1 (en) * 2011-12-12 2015-10-14 Koninklijke Philips N.V. Circuit arrangement for selective powering of distributed loads
WO2013099537A1 (en) 2011-12-26 2013-07-04 Semiconductor Energy Laboratory Co., Ltd. Motion recognition device
JP6151530B2 (ja) 2012-02-29 2017-06-21 株式会社半導体エネルギー研究所 イメージセンサ、カメラ、及び監視システム
CN104160295B (zh) 2012-03-09 2017-09-15 株式会社半导体能源研究所 半导体装置的驱动方法
US9541386B2 (en) 2012-03-21 2017-01-10 Semiconductor Energy Laboratory Co., Ltd. Distance measurement device and distance measurement system
US9236408B2 (en) 2012-04-25 2016-01-12 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device including photodiode
US9134864B2 (en) 2012-05-31 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Electronic device with controller and touch panel for rapid restoration from power-saving mode
CN104285196A (zh) * 2012-07-27 2015-01-14 松下知识产权经营株式会社 显示装置、以及显示控制系统
JP6186697B2 (ja) * 2012-10-29 2017-08-30 セイコーエプソン株式会社 有機ｅｌ装置の製造方法、有機ｅｌ装置、電子機器
TWI498791B (zh) 2012-12-27 2015-09-01 Toppan Printing Co Ltd 液晶顯示裝置、彩色濾光片基板及彩色濾光片基板之製造方法
KR20150143638A (ko) 2013-04-15 2015-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
KR101517672B1 (ko) * 2013-05-15 2015-05-06 최욱 높은 채도 또는 짙은 농도의 색을 창출하는 편광을 이용한 색 창출 장치
KR102132208B1 (ko) * 2013-08-30 2020-07-10 삼성전자주식회사 터치 패널의 제조 방법, 터치 패널 및 전자 장치
JP2015179247A (ja) * 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
KR20150086763A (ko) * 2014-01-20 2015-07-29 삼성디스플레이 주식회사 발광형 표시장치 및 그 제조방법
JP6525551B2 (ja) * 2014-04-23 2019-06-05 キヤノン株式会社 金属錯体化合物、それを有する有機発光素子及び表示装置
US9891743B2 (en) 2014-05-02 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Driving method of an input device
US9881954B2 (en) 2014-06-11 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Imaging device
JP6185889B2 (ja) * 2014-07-04 2017-08-23 株式会社ジャパンディスプレイ 表示装置およびその駆動方法
US9729809B2 (en) 2014-07-11 2017-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of semiconductor device or electronic device
JP5856357B1 (ja) * 2015-01-15 2016-02-09 株式会社アスカネット 非接触入力装置及び方法
WO2016113917A1 (ja) * 2015-01-15 2016-07-21 株式会社アスカネット 非接触入力装置及び方法
CN104765422A (zh) * 2015-04-28 2015-07-08 小米科技有限责任公司 移动设备的屏幕模组和移动设备
TWI579752B (zh) * 2015-05-21 2017-04-21 友達光電股份有限公司 感光電路及其操作方法
CN105093611B (zh) * 2015-07-21 2018-09-11 京东方科技集团股份有限公司 一种阵列基板及其驱动方法、显示面板、显示装置
CN105373772A (zh) * 2015-10-09 2016-03-02 京东方科技集团股份有限公司 光学指纹/掌纹识别器件、触控显示面板和显示装置
KR20180103107A (ko) * 2016-01-20 2018-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 입력 장치, 입출력 장치, 및 정보 처리 장치
CN105629548A (zh) * 2016-01-26 2016-06-01 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置
US9947700B2 (en) 2016-02-03 2018-04-17 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US11416041B2 (en) * 2016-05-23 2022-08-16 Microsoft Technology Licensing, Llc. Device having display integrated infrared and visible light source
CN105807521A (zh) * 2016-05-24 2016-07-27 京东方科技集团股份有限公司 一种阵列基板、显示面板和显示装置
CN106055162B (zh) * 2016-06-30 2019-05-03 京东方科技集团股份有限公司 显示组件和显示装置
JP6787566B2 (ja) * 2016-07-13 2020-11-18 富士通コネクテッドテクノロジーズ株式会社 生体認証装置及び生体認証装置を備える電子機器
KR102636734B1 (ko) 2016-09-07 2024-02-14 삼성디스플레이 주식회사 유기발광 표시장치
US10417473B2 (en) * 2016-09-07 2019-09-17 Mei-Yen Lee Optical imaging system with variable light field for biometrics application
US10168811B2 (en) * 2017-05-01 2019-01-01 Microsoft Technology Licensing, Llc Reflective display
CN109037250B (zh) * 2017-06-12 2021-11-05 上海耕岩智能科技有限公司 一种影像侦测显示装置、器件及其制备方法
CN107479760B (zh) * 2017-09-22 2021-09-24 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示系统
CN107505794B (zh) * 2017-09-28 2020-07-21 京东方科技集团股份有限公司 一种显示装置及背光源
US10818816B2 (en) 2017-11-22 2020-10-27 Advanced Semiconductor Engineering, Inc. Optical device with decreased interference
CN108171126B (zh) * 2017-12-13 2022-11-15 深圳市欢太科技有限公司 电子装置
KR102057204B1 (ko) * 2017-12-18 2020-01-22 (주)이녹스첨단소재 지문인식센서 칩용 보강필름, 이의 제조방법 및 이를 포함하는 지문인식센서 모듈
CN108089764B (zh) * 2018-01-12 2021-10-08 京东方科技集团股份有限公司 压感检测电路、压感检测电路阵列、触控面板及检测方法
TWI675245B (zh) * 2018-09-07 2019-10-21 友達光電股份有限公司 顯示面板
KR102540901B1 (ko) * 2018-10-01 2023-06-05 엘지디스플레이 주식회사 근접센서를 포함하는 표시장치 및 표시패널
US20200111815A1 (en) * 2018-10-09 2020-04-09 Innolux Corporation Display device
CN109545837B (zh) * 2018-12-17 2020-10-13 武汉华星光电半导体显示技术有限公司 Amoled柔性显示装置
TW202032230A (zh) * 2019-02-26 2020-09-01 瑞鼎科技股份有限公司 整合感測功能的軟性基板顯示器
US11158695B2 (en) * 2019-04-01 2021-10-26 Innolux Corporation Display device having biometric sensors
WO2020208466A1 (ja) 2019-04-12 2020-10-15 株式会社半導体エネルギー研究所 表示装置、及びシステム
KR20200142641A (ko) 2019-06-12 2020-12-23 삼성디스플레이 주식회사 표시 장치
JPWO2021048695A1 (zh) * 2019-09-13 2021-03-18
CN111752030B (zh) * 2020-07-29 2023-09-19 京东方科技集团股份有限公司 显示基板、液晶显示面板及液晶显示装置
CN112925444A (zh) * 2021-03-04 2021-06-08 业成科技（成都）有限公司 触控显示器
TWI811854B (zh) * 2021-07-23 2023-08-11 友達光電股份有限公司 光學感測裝置
CN114565950A (zh) 2021-07-23 2022-05-31 友达光电股份有限公司 光学感测装置
CN114550633A (zh) * 2022-02-28 2022-05-27 厦门天马微电子有限公司 一种显示面板和显示设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW544929B (en) * 2000-01-31 2003-08-01 Semiconductor Energy Lab Adhesion type area sensor and display device having adhesion type area sensor
JP2008241807A (ja) * 2007-03-26 2008-10-09 Seiko Epson Corp 液晶装置及び電子機器
JP2008311331A (ja) * 2007-06-13 2008-12-25 Seiko Epson Corp 光検出器内蔵表示装置及び電子機器
TW200926095A (en) * 2007-11-26 2009-06-16 Sony Corp Display device and electronic apparatus
JP2009134066A (ja) * 2007-11-30 2009-06-18 Seiko Epson Corp 液晶装置及び電子機器
JP2009135185A (ja) * 2007-11-29 2009-06-18 Sony Corp 光センサ素子、光センサ素子の駆動方法、表示装置、および表示装置の駆動方法

Family Cites Families (137)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4162862A (en) * 1978-04-07 1979-07-31 Haak Edward L Pavement striping apparatus and method
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH04256278A (ja) 1991-02-08 1992-09-10 Matsushita Electric Ind Co Ltd リニアイメージセンサ
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
CN1188739C (zh) 1997-04-22 2005-02-09 松下电器产业株式会社 带有图象读取功能的液晶显示装置及图象读取方法
JP3031332B2 (ja) 1998-05-06 2000-04-10 日本電気株式会社 イメージセンサ
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4869464B2 (ja) 1998-12-25 2012-02-08 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6524895B2 (en) 1998-12-25 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
TW418542B (en) 1999-08-10 2001-01-11 Ind Tech Res Inst Color CMOS imager with multiple photodiodes
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4112184B2 (ja) 2000-01-31 2008-07-02 株式会社半導体エネルギー研究所 エリアセンサ及び表示装置
JP2001298663A (ja) 2000-04-12 2001-10-26 Semiconductor Energy Lab Co Ltd 半導体装置およびその駆動方法
KR100771258B1 (ko) 2000-05-09 2007-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 본인 인증 시스템과 본인 인증 방법 및 휴대 전화 장치
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP3992504B2 (ja) 2002-02-04 2007-10-17 富士通株式会社 Ｃｍｏｓイメージセンサ
US7006080B2 (en) * 2002-02-19 2006-02-28 Palm, Inc. Display system
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US7026597B2 (en) * 2003-04-09 2006-04-11 Eastman Kodak Company OLED display with integrated elongated photosensor
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR100983524B1 (ko) 2003-12-01 2010-09-24 삼성전자주식회사 광감지 패널과, 이를 갖는 광감지 장치 및 이의 구동 방법
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP2005275644A (ja) * 2004-03-24 2005-10-06 Sharp Corp 液晶表示装置
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP2453481B1 (en) 2004-11-10 2017-01-11 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
JP5254530B2 (ja) * 2005-01-26 2013-08-07 株式会社ジャパンディスプレイセントラル 平面表示装置
US20060262055A1 (en) 2005-01-26 2006-11-23 Toshiba Matsushita Display Technology Plane display device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
JP2007183706A (ja) 2006-01-04 2007-07-19 Epson Imaging Devices Corp タッチセンサシステム
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4867766B2 (ja) 2007-04-05 2012-02-01 セイコーエプソン株式会社 液晶装置、イメージセンサ、及び電子機器
CN101636644B (zh) 2007-04-09 2011-08-31 夏普株式会社 显示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP2009194351A (ja) 2007-04-27 2009-08-27 Canon Inc 薄膜トランジスタおよびその製造方法
WO2008139859A1 (en) 2007-04-27 2008-11-20 Canon Kabushiki Kaisha Thin-film transistor and process for its fabrication
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8089476B2 (en) * 2007-08-01 2012-01-03 Sony Corporation Liquid crystal device
JP5567770B2 (ja) 2007-09-21 2014-08-06 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
US20090141004A1 (en) 2007-12-03 2009-06-04 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP5301240B2 (ja) * 2007-12-05 2013-09-25 株式会社ジャパンディスプレイウェスト 表示装置
JP2009146100A (ja) * 2007-12-13 2009-07-02 Sony Corp 表示装置および光センサ素子
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5014971B2 (ja) 2007-12-19 2012-08-29 ソニーモバイルディスプレイ株式会社 ディスプレイ装置
TWI366119B (en) * 2008-02-15 2012-06-11 Au Optronics Corp Touch display device
KR101494787B1 (ko) 2008-03-05 2015-02-23 엘지디스플레이 주식회사 터치스크린 장치
JP5467728B2 (ja) * 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR20100038046A (ko) 2008-10-02 2010-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널 및 터치 패널의 구동방법
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8154532B2 (en) * 2008-10-15 2012-04-10 Au Optronics Corporation LCD display with photo sensor touch function
TWI585955B (zh) 2008-11-28 2017-06-01 半導體能源研究所股份有限公司 光感測器及顯示裝置
US20100295821A1 (en) * 2009-05-20 2010-11-25 Tom Chang Optical touch panel
CN102597930B (zh) 2009-11-06 2016-06-29 株式会社半导体能源研究所 触摸屏及触摸屏的驱动方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW544929B (en) * 2000-01-31 2003-08-01 Semiconductor Energy Lab Adhesion type area sensor and display device having adhesion type area sensor
JP2008241807A (ja) * 2007-03-26 2008-10-09 Seiko Epson Corp 液晶装置及び電子機器
JP2008311331A (ja) * 2007-06-13 2008-12-25 Seiko Epson Corp 光検出器内蔵表示装置及び電子機器
TW200926095A (en) * 2007-11-26 2009-06-16 Sony Corp Display device and electronic apparatus
JP2009135185A (ja) * 2007-11-29 2009-06-18 Sony Corp 光センサ素子、光センサ素子の駆動方法、表示装置、および表示装置の駆動方法
JP2009134066A (ja) * 2007-11-30 2009-06-18 Seiko Epson Corp 液晶装置及び電子機器

Also Published As

Publication number Publication date
KR101727469B1 (ko) 2017-04-17
JP5651668B2 (ja) 2015-01-14
KR20120115248A (ko) 2012-10-17
JP5853075B2 (ja) 2016-02-09
US9639211B2 (en) 2017-05-02
JP2014240983A (ja) 2014-12-25
TWI442133B (zh) 2014-06-21
TWI574079B (zh) 2017-03-11
TW201432353A (zh) 2014-08-16
JP2016105282A (ja) 2016-06-09
TW201631365A (zh) 2016-09-01
US20110109592A1 (en) 2011-05-12
JP2013033275A (ja) 2013-02-14
JP5116829B2 (ja) 2013-01-09
TW201207484A (en) 2012-02-16
JP6085019B2 (ja) 2017-02-22
JP2011118888A (ja) 2011-06-16
US20160266721A1 (en) 2016-09-15
US9368541B2 (en) 2016-06-14
WO2011055638A1 (en) 2011-05-12

Similar Documents

Publication Publication Date Title
TWI547734B (zh) 顯示裝置
TWI506509B (zh) 觸控面板及觸控面板之驅動方法
TWI545949B (zh) 具有電晶體及光二極體之半導體裝置及其驅動方法
US9473714B2 (en) Solid-state imaging device and semiconductor display device
JP2022184860A (ja) 半導体装置
KR20130036195A (ko) 반도체 장치 및 이를 포함한 표시 장치
KR20200113037A (ko) 아날로그 회로 및 반도체 장치

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees