JP5853075B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP5853075B2
JP5853075B2 JP2014179023A JP2014179023A JP5853075B2 JP 5853075 B2 JP5853075 B2 JP 5853075B2 JP 2014179023 A JP2014179023 A JP 2014179023A JP 2014179023 A JP2014179023 A JP 2014179023A JP 5853075 B2 JP5853075 B2 JP 5853075B2
Authority
JP
Japan
Prior art keywords
layer
oxide semiconductor
semiconductor layer
oxide
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014179023A
Other languages
English (en)
Other versions
JP2014240983A (ja
Inventor
黒川　義元
義元 黒川
池田　隆之
隆之 池田
輝 田村
輝 田村
山崎　舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014179023A priority Critical patent/JP5853075B2/ja
Publication of JP2014240983A publication Critical patent/JP2014240983A/ja
Application granted granted Critical
Publication of JP5853075B2 publication Critical patent/JP5853075B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G06F3/0421—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means by interrupting or reflecting a light beam, e.g. optical touch-screen
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/0304—Detection arrangements using opto-electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14678—Contact-type imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04101—2.5D-digitiser, i.e. digitiser detecting the X/Y position of the input means, finger or stylus, also when it does not touch, but is proximate to the digitiser's interaction surface and also measures the distance of the input means within a short range in the Z direction, possibly with a separate measurement setup

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Human Computer Interaction (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Thin Film Transistor (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

技術分野は、表示装置及びその駆動方法に関する。
近年、タッチセンサを搭載した表示パネルが注目されている。タッチセンサには、動作原
理の違いにより、抵抗膜方式、静電容量方式、光方式などがあり、被検出物（ペン、指な
ど）が表示装置に接触することでデータを入力することができる。
このような光方式のタッチセンサを有する装置の一例として、画像取り込みを行う密着型
エリアセンサを配置することによって画像取り込み機能を備えた表示装置が挙げられる（
例えば、特許文献１を参照）。
特開２００１−２９２２７６号公報
上記の様なタッチセンサを入力装置として用いた表示パネルの場合、表示パネルの表面を
被検出物で触れ続けることになる。したがって、表示パネルが汚れ易く、表示品質を低下
させる恐れがある。また、表示パネルに相応の機械的強度が要求される。さらに、表示パ
ネルの表面が硬い場合には、表示パネルの利用者が疲労し易いなどの問題がある。
上記の課題に鑑み、被検出物が表示パネルに非接触の場合でも、被検出物の位置及び動き
を検出可能とすることを目的の一とする。
また、タッチセンサを入力装置として用いた表示パネルにはトランジスタを用いた回路が
設けられている。
単結晶シリコントランジスタを用いると、単結晶シリコン基板の大きさによってエリアセ
ンサの大きさに制約がある。すなわち、単結晶シリコン基板を用いて大型のエリアセンサ
や大型の表示装置を兼ねたエリアセンサを形成することは、コストが高く現実的でない。
一方、非晶質シリコンを用いた薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓ
ｔｏｒ：ＴＦＴ）は基板の大型化が容易であるが、非晶質シリコン薄膜の電界効果移動度
は低く、回路設計に制限を与える他、占有面積が増大する。
また、多結晶シリコンを用いた薄膜トランジスタは、エキシマレーザーアニールにより結
晶化を行う手法が多く用いられており、エキシマレーザーアニールに由来する特性のバラ
ツキを有する。よって、特性にバラツキがある薄膜トランジスタで構成した回路を用いた
フォトセンサでは、検出した光の強度分布を再現性よく電気信号として生成することが難
しい。
本発明の一態様は、大型の基板上に大量に作製でき、均質で、安定した電気的特性を有す
るタッチセンサを入力装置として用いた表示パネルを提供することを課題の一つとする。
本発明の一態様は、高機能、及び高速応答可能なタッチセンサを入力装置として用いた表
示装置を提供することを課題の一つとする。
タッチセンサを入力装置として用いた表示装置において、酸化物半導体層を用いたトラン
ジスタを有する回路を設ける構成とする。
酸化物半導体は薄膜形成工程において化学量論的組成からずれが生じてしまう。例えば、
酸素の過不足によって酸化物半導体の電気伝導度が変化してしまう。また、酸化物半導体
の薄膜形成中に混入する水素や水分が酸素（Ｏ）−水素（Ｈ）結合を形成して電子供与体
となり、電気伝導度を変化させる要因となる。さらにＯ−Ｈは極性分子なので、酸化物半
導体によって作製される薄膜トランジスタのような能動デバイスに対して特性の変動要因
となる。
本明細書で開示する酸化物半導体層を用いた薄膜トランジスタは、その電気的特性変動を
抑止するため、変動要因となる水素、水分、水酸基又は水素化物（水素化合物ともいう）
などの不純物を酸化物半導体層より意図的に排除し、かつ不純物の排除工程によって同時
に減少してしまう酸化物半導体を構成する主成分材料である酸素を供給することによって
、酸化物半導体層を高純度化及び電気的にＩ型（真性）化する。
よって酸化物半導体中の水素及びキャリアは少なければ少ないほどよく、本明細書に開示
する薄膜トランジスタは、酸化物半導体に含まれる水素が５×１０１９／ｃｍ３以下、好
ましくは５×１０１８／ｃｍ３以下、より好ましくは５×１０１７／ｃｍ３以下、または
５×１０１６／ｃｍ３未満として、酸化物半導体に含まれる水素をゼロに近いほど極力除
去し、キャリア濃度を５×１０１４／ｃｍ３未満、好ましくは５×１０１２／ｃｍ３以下
とした酸化物半導体層でチャネル形成領域が形成される薄膜トランジスタである。
薄膜トランジスタの逆方向特性では、オフ電流が少なければ少ないほど好ましい。オフ電
流（リーク電流ともいう）とは、−１Ｖ乃至−１０Ｖの間のいずれかのゲート電圧を印加
した場合の薄膜トランジスタのソース、ドレイン間を流れる電流のことであり、本明細書
に開示する酸化物半導体を用いた薄膜トランジスタのチャネル幅（ｗ）１μｍあたりの電
流値は１００ａＡ／μｍ以下、好ましくは１０ａＡ／μｍ以下、さらに好ましくは１ａＡ
／μｍ以下である。さらに、ｐｎ接合がなく、ホットキャリア劣化がないため、これらに
薄膜トランジスタの電気的特性は影響を受けない。
上記水素の濃度範囲は、二次イオン質量分析（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ
Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で得られたもの、またはそのデータに基づいて得
られる。また、キャリア濃度はホール効果測定により求めることができる。ホール効果測
定器の例として、比抵抗／ホール測定システムＲｅｓｉＴｅｓｔ８３１０（東陽テクニカ
製）を挙げることができる。比抵抗／ホール測定システムＲｅｓｉＴｅｓｔ８３１０は、
磁場の向きと大きさを一定の周期で変化させ、それと同期してサンプルに現れるホール起
電圧のみを検出するＡＣ（交流）ホール測定が可能であり、移動度が小さくて抵抗率の高
い材料についても、ホール起電圧を検出できる。
本明細書中で用いる酸化物半導体層としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ
−Ｚｎ−Ｏ膜や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ膜、Ｉｎ−Ｓｎ−Ｚｎ−
Ｏ膜、Ｉｎ−Ａｌ−Ｚｎ−Ｏ膜、Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜、Ａｌ−Ｇａ−Ｚｎ−Ｏ膜、Ｓ
ｎ−Ａｌ−Ｚｎ−Ｏ膜や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ膜、Ｓｎ−Ｚｎ−Ｏ膜
、Ａｌ−Ｚｎ−Ｏ膜、Ｚｎ−Ｍｇ−Ｏ膜、Ｓｎ−Ｍｇ−Ｏ膜、Ｉｎ−Ｍｇ−Ｏ膜や、一元
系金属酸化物であるＩｎ−Ｏ膜、Ｓｎ−Ｏ膜、Ｚｎ−Ｏ膜などの酸化物半導体層を用いる
ことができる。また、上記酸化物半導体層にＳｉＯ２を含んでもよい。
また、酸化物半導体層は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いる
ことができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の
金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及び
Ｃｏなどがある。ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体層
のうち、ＭとしてＧａを含む構造の酸化物半導体を、上記したＩｎ−Ｇａ−Ｚｎ−Ｏ酸化
物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ非単結晶膜ともよぶこととする。
表示装置の一態様は、フォトセンサ及び酸化物半導体層を含む薄膜トランジスタが配置
された表示パネルを有し、被対象物が表示パネルに接近する際に、外光を遮ることで表示
パネルに投影される影をフォトセンサによって検出するものである。影の位置又は動きを
検出することで、被検出物の位置又は動きが検出される。
また表示装置の他の一態様は、フォトセンサ及び酸化物半導体層を含む薄膜トランジスタ
が配置された表示パネルを有し、被対象物が表示パネルに接近する際に、表示パネルから
照射され被検出物で反射された光がフォトセンサによって検出されるものである。すなわ
ち、フォトセンサにより非接触の被検出物の画像を撮影することで、被検出物の位置又は
動きが検出される。（なお、本明細書において、被検出物の画像を撮影することを撮像と
呼ぶ。）
上記により、被対象物が表示パネルに非接触の場合でも、被対象物の検出が可能となる。
また表示装置の他の一態様は、フォトセンサ及び酸化物半導体層を含む薄膜トランジスタ
を有する画素がマトリックス状に配置された表示パネルと、画像処理部とを有し、非接触
の被検出物に対する検出機能を有する表示装置であって、フォトセンサは、表示パネルに
投影される被検出物の影を検出する手段を有し、画像処理部は、被検出物の影から被検出
物の位置を検出する手段と、影の動きから被検出物の動きを検出する手段とを有する。
また表示装置の他の一態様は、フォトセンサ及び酸化物半導体層を含む薄膜トランジスタ
を有する画素がマトリックス状に配置された表示パネルと、画像処理部とを有し、非接触
の被検出物に対する検出機能を備えた表示装置であって、フォトセンサは、表示パネルに
投影される被検出物の影を検出する手段を有し、画像処理部は、被検出物の影の位置から
被検出物の位置を検出する手段と、影の動きから被検出物の動きを検出する手段とを有し
、被検出物の位置を検出する手段は、表示パネルを複数の領域に分割し、複数の領域のう
ち影を検出する画素を最も多く含む領域を被検出物の位置データとして取得する。
また表示装置の他の一態様は、フォトセンサ及び酸化物半導体層を含む薄膜トランジスタ
を有する画素がマトリックス状に配置された表示パネルと、画像処理部とを有し、非接触
の被検出物に対する検出機能を備えた表示装置であって、フォトセンサは、表示パネルに
投影される被検出物の影を検出する手段を有し、画像処理部は、被検出物の影の位置から
被検出物の位置を検出する手段と、影の動きから被検出物の動きを検出する手段とを有し
、被検出物の位置を検出する手段は、表示パネルを複数の領域に分割し、複数の領域のう
ち影を検出する画素を最も多く含む領域を被検出物の位置データとして取得し、被検出物
の動きを検出する手段は、連続的に取得された位置データを比較することで、被検出物の
動きを検出する。
また表示装置の他の一態様は、第１のフォトセンサ及び酸化物半導体層を含む第１の薄膜
トランジスタを有する画素が配置された光検出部、及び第２のフォトセンサ及び酸化物半
導体層を含む第２の薄膜トランジスタを有する画素が配置されたエリアセンサを有する表
示パネルと、画像処理部とを有し、非接触の被検出物に対する検出機能を備えた表示装置
であって、第１のフォトセンサは、表示パネルに投影される被検出物の影を検出する手段
を有し、画像処理部は、被検出物の影の位置から被検出物の位置を検出する手段と、影の
動きから被検出物の動きを検出する手段とを有する。
また表示装置の他の一態様は、第１のフォトセンサ及び酸化物半導体層を含む第１の薄膜
トランジスタを有する画素が配置された光検出部と、第２のフォトセンサ及び酸化物半導
体層を含む第２の薄膜トランジスタを有する画素が配置されたエリアセンサとを有する表
示パネルと、画像処理部とを有し、非接触の被検出物に対する検出機能を備えた表示装置
であって、第１のフォトセンサは、表示パネルに投影される被検出物の影を検出する手段
を有し、画像処理部は、被検出物の影の位置から被検出物の位置を検出する手段と、影の
動きから被検出物の動きを検出する手段とを有し、被検出物の位置を検出する手段は、表
示パネルを複数の領域に分割し、複数の領域のうち影を検出する画素を最も多く含む領域
を被検出物の位置データとして取得する。
また表示装置の他の一態様は、第１のフォトセンサ及び酸化物半導体層を含む第１の薄膜
トランジスタを有する画素が配置された光検出部、及び第２のフォトセンサ及び酸化物半
導体層を含む第２の薄膜トランジスタを有する画素が配置されたエリアセンサを有する表
示パネルと、画像処理部とを有し、非接触の被検出物に対する検出機能を備えた表示装置
であって、第１のフォトセンサは、表示パネルに投影される被検出物の影を検出する手段
を有し、画像処理部は、被検出物の影の位置から被検出物の位置を検出する手段と、影の
動きから被検出物の動きを検出する手段とを有し、被検出物の位置を検出する手段は、表
示パネルを複数の領域に分割し、複数の領域のうち影を検出する画素を最も多く含む領域
を被検出物の位置データとして取得し、被検出物の動きを検出する手段は、連続的に取得
された位置データを比較することで、被検出物の動きを検出する。
また表示装置の他の一態様は、赤外光センサ及び酸化物半導体層を含む薄膜トランジスタ
を有する画素が配置された光検出部、及び可視光センサを有する画素が配置されたエリア
センサを有する表示パネルを有し、光検出部は、被検出物が表示パネルに非接触の際に、
表示パネルから照射され被検出物で反射された光を検出する手段を有し、エリアセンサは
、被検出物が表示パネルに接触する際に、表示パネルから照射され被検出物で反射された
光を検出する手段を有する。
また、上記構成において、第２のフォトセンサの数は、第１のフォトセンサの数より多い
ことを特徴とする。
また、上記構成において、前記第１のフォトセンサの周囲には、前記第２のフォトセンサ
が配置されていることを特徴とする。
非接触の被対象物を検出可能とすることで、被対象物が表示パネルに触れる回数を低減し
、表示品質の低下を防止することができる。
酸化物半導体層を用いた薄膜トランジスタを有することで、高機能、及び高速応答可能な
タッチセンサを入力装置として用いた表示装置を提供することができる。
表示パネルの構成を説明する図。 表示パネルの構成を説明する図。 表示パネルの構成を説明する図。 タイミングチャート。 表示パネルの構成を説明する図。 表示パネルの断面図。 表示パネルの断面図。 表示パネルの構成を示す図。 表示パネルを用いた電子機器の一例を示す図。 画像処理を説明する図。 画像処理を説明する図。 薄膜トランジスタ及び薄膜トランジスタの作製方法を説明する図。 薄膜トランジスタ及び薄膜トランジスタの作製方法を説明する図。 薄膜トランジスタ及び薄膜トランジスタの作製方法を説明する図。 薄膜トランジスタ及び薄膜トランジスタの作製方法を説明する図。 薄膜トランジスタを説明する図。 薄膜トランジスタを説明する図。 酸化物半導体を用いた逆スタガ型の薄膜トランジスタの縦断面図。 （Ａ）図１８に示すＡ−Ａ’断面におけるエネルギーバンド図（模式図）を示し、（Ｂ）電圧印加時のエネルギーバンド図。 （Ａ）ゲート（Ｇ１）に正の電位（＋ＶＧ）が印加された状態を示し、（Ｂ）ゲート（Ｇ１）に負の電位（−ＶＧ）が印加された状態示す図。 真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係を示す図。 計算によるトランジスタの電界効果移動度と画像撮像のフレーム周波数の関係を説明する図。
以下に、実施の形態について、図面を用いて詳細に説明する。但し、以下の実施の形態は
多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなく
その形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って
、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形
態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号
を付し、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、表示パネルについて図１乃至図５を参照して説明する。
表示パネルの構成について、図１を参照して説明する。表示パネル１００は、画素回路１
０１、表示素子制御回路１０２及びフォトセンサ制御回路１０３を有する。画素回路１０
１は、行列方向にマトリクス状に配置された複数の画素１０４を有する。各々の画素１０
４は、表示素子１０５とフォトセンサ１０６を有する。
表示素子１０５は、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：Ｔ
ＦＴ）、保持容量、液晶層を有する液晶素子などを有する。薄膜トランジスタは、保持容
量への電荷を注入もしくは排出を制御する機能を有する。保持容量は、液晶層に印加する
電圧に相当する電荷を保持する機能を有する。液晶層に電圧を印加することで偏光方向が
変化することを利用して、液晶層を透過する光の明暗（階調）を作ることで、画像表示が
実現される。液晶層を透過する光には、光源（バックライト）によって液晶表示装置の裏
面から照射される光を用いる。
なお、表示素子１０５が液晶素子を有する場合について説明したが、発光素子などの他の
素子を有していてもよい。発光素子は、電流または電圧によって輝度が制御される素子で
あり、具体的には発光ダイオード、ＥＬ素子（有機ＥＬ素子（Ｏｒｇａｎｉｃ Ｌｉｇｈ
ｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：ＯＬＥＤ）、無機ＥＬ素子）等が挙げられる。
フォトセンサ１０６は、フォトダイオードなど、受光することで電気信号を発する機能を
有する素子と、薄膜トランジスタとを有する。なお、フォトセンサ１０６が受光する光は
、被検出物の影の撮像データを検出する場合は外光を利用し、被検出物自体の撮像データ
を検出する場合はバックライトからの光が被検出物に照射された際の反射光を利用する。
表示素子制御回路１０２は、表示素子１０５を制御するための回路であり、ビデオデータ
信号線などの信号線（「ソース信号線」ともいう）を介して表示素子１０５に信号を入力
する表示素子駆動回路１０７と、走査線（「ゲート信号線」ともいう）を介して表示素子
１０５に信号を入力する表示素子駆動回路１０８を有する。例えば、走査線側の表示素子
駆動回路１０８は、特定の行に配置された画素が有する表示素子１０５を選択する機能を
有する。また、信号線側の表示素子駆動回路１０７は、選択された行の画素が有する表示
素子１０５に任意の電位を与える機能を有する。なお、走査線側の表示素子駆動回路１０
８により高電位を印加された表示素子では、薄膜トランジスタが導通状態となり、信号線
側の表示素子駆動回路１０７により与えられる電荷が供給される。
フォトセンサ制御回路１０３は、フォトセンサ１０６を制御するための回路であり、フォ
トセンサ出力信号線、フォトセンサ基準信号線等と接続されたフォトセンサ読み出し回路
１０９と、フォトセンサ駆動回路１１０を有する。フォトセンサ駆動回路１１０は、特定
の行に配置された画素が有するフォトセンサ１０６に対して、後述するリセット動作と選
択動作とを行う機能を有する。また、フォトセンサ読み出し回路１０９は、選択された行
の画素が有するフォトセンサ１０６の出力信号を取り出す機能を有する。なお、フォトセ
ンサ読み出し回路１０９は、アナログ信号であるフォトセンサの出力を、ＯＰアンプを用
いてアナログ信号のまま表示パネル外部に取り出す構成や、Ａ／Ｄ変換回路を用いてデジ
タル信号に変換してから表示パネル外部に取り出す構成が考え得る。
フォトセンサを含む表示パネル１００において、酸化物半導体層を用いたトランジスタを
有する回路を設ける構成とする。
フォトセンサを含む表示パネル１００に含まれる酸化物半導体層を用いた薄膜トランジス
タは、その電気的特性変動を抑止するため、変動要因となる水素、水分、水酸基又は水素
化物（水素化合物ともいう）などの不純物を酸化物半導体層より意図的に排除し、かつ不
純物の排除工程によって同時に減少してしまう酸化物半導体を構成する主成分材料である
酸素を供給することによって、酸化物半導体層を高純度化及び電気的にＩ型（真性）化す
る。
よって酸化物半導体中の水素及びキャリアは少なければ少ないほどよく、本明細書に開示
する薄膜トランジスタは、酸化物半導体に含まれる水素が５×１０１９／ｃｍ３以下、好
ましくは５×１０１８／ｃｍ３以下、より好ましくは５×１０１７／ｃｍ３以下、または
５×１０１６／ｃｍ３未満として、酸化物半導体に含まれる水素をゼロに近いほど極力除
去し、キャリア濃度を５×１０１４／ｃｍ３未満、好ましくは５×１０１２／ｃｍ３以下
とした酸化物半導体層でチャネル形成領域が形成される薄膜トランジスタである。
薄膜トランジスタの逆方向特性では、オフ電流が少なければ少ないほど好ましい。オフ電
流とは、−１Ｖ乃至−１０Ｖの間のいずれかのゲート電圧を印加した場合の薄膜トランジ
スタのソース、ドレイン間を流れる電流のことであり、本明細書に開示する酸化物半導体
を用いた薄膜トランジスタのチャネル幅（ｗ）１μｍあたりの電流値は１００ａＡ／μｍ
以下、好ましくは１０ａＡ／μｍ以下、さらに好ましくは１ａＡ／μｍ以下である。さら
に、ｐｎ接合がなく、ホットキャリア劣化がないため、これらに薄膜トランジスタの電気
的特性は影響を受けない。
画素１０４の回路図について、図２を用いて説明する。画素１０４は、トランジスタ２０
１、保持容量２０２及び液晶素子２０３を有する表示素子１０５と、フォトダイオード２
０４、トランジスタ２０５及びトランジスタ２０６を有するフォトセンサ１０６とを有す
る。図２において、トランジスタ２０１、トランジスタ２０５及びトランジスタ２０６は
酸化物半導体層を用いた薄膜トランジスタである。
トランジスタ２０１は、ゲートがゲート信号線２０７に、ソース又はドレインの一方がビ
デオデータ信号線２１０に、ソース又はドレインの他方が保持容量２０２の一方の電極と
液晶素子２０３の一方の電極に電気的に接続されている。保持容量２０２の他方の電極と
液晶素子２０３の他方の電極は一定の電位に保たれている。液晶素子２０３は、一対の電
極と、該一対の電極の間に液晶層を含む素子である。
ゲート信号線２０７に”Ｈ”が印加されると、トランジスタ２０１は、ビデオデータ信号
線２１０の電位を保持容量２０２と液晶素子２０３に印加する。保持容量２０２は、印加
された電位を保持する。液晶素子２０３は、印加された電位により、光の透過率を変更す
る。
酸化物半導体層を用いた薄膜トランジスタであるトランジスタ２０１、２０５、２０６は
、オフ電流が非常に小さいため、保持容量は非常に小さくてよく、また設けなくてもよい
。
フォトダイオード２０４は、一方の電極がフォトダイオードリセット信号線２０８に、他
方の電極がトランジスタ２０５のゲートに電気的に接続されている。トランジスタ２０５
は、ソース又はドレインの一方がフォトセンサ基準信号線２１２に、ソース又はドレイン
の他方がトランジスタ２０６のソース又はドレインの一方に電気的に接続されている。ト
ランジスタ２０６は、ゲートがゲート信号線２０９に、ソース又はドレインの他方がフォ
トセンサ出力信号線２１１に電気的に接続されている。
次に、フォトセンサ読み出し回路１０９の構成について、図３を用いて説明する。図３に
おいて、画素１列分のフォトセンサ読み出し回路３００は、トランジスタ３０１、保持容
量３０２、を有する。また、当該画素列のフォトセンサ出力信号線２１１、プリチャージ
信号線３０３である。
なお、本明細書における回路図において、酸化物半導体層を用いた薄膜トランジスタと明
確に判明できるように、酸化物半導体層を用いた薄膜トランジスタの記号には「ＯＳ」と
記載している。図２において、トランジスタ２０１、トランジスタ２０５、トランジスタ
２０６、図３においてトランジスタ３０１は酸化物半導体層を用いた薄膜トランジスタで
ある。
フォトセンサ読み出し回路３００では、画素内におけるフォトセンサの動作に先立ち、フ
ォトセンサ出力信号線２１１の電位を基準電位に設定する。フォトセンサ出力信号線２１
１に設定する基準電位は高電位でも低電位でもよい。図３では、プリチャージ信号線３０
３を”Ｈ”とすることで、フォトセンサ出力信号線２１１を基準電位である高電位に設定
することができる。なお、フォトセンサ出力信号線２１１の寄生容量が大きい場合には、
保持容量３０２は、特別に設けなくても良い。
次に、本表示パネルにおけるフォトセンサの読み出し動作について、図４のタイミングチ
ャートを用いて説明する。図４において、信号４０１乃至信号４０４は、図２におけるフ
ォトダイオードリセット信号線２０８、トランジスタ２０６のゲートが接続されたゲート
信号線２０９、トランジスタ２０５のゲートが接続されたゲート信号線２１３、フォトセ
ンサ出力信号線２１１の電位に相当する。また、信号４０５は、図３におけるプリチャー
ジ信号線３０３の電位に相当する。
時刻Ａにおいて、フォトダイオードリセット信号線２０８の電位（信号４０１）を”Ｈ”
とする、換言すると、フォトダイオードに順方向バイアスが加わるように、フォトダイオ
ードと電気的に接続されたフォトダイオードリセット信号線の電位を設定する（リセット
動作）と、フォトダイオード２０４が導通し、トランジスタ２０５のゲートが接続された
ゲート信号線２１３の電位（信号４０３）が”Ｈ”となる。また、プリチャージ信号線３
０３の電位（信号４０５）を”Ｈ”とすると、フォトセンサ出力信号線２１１の電位（信
号４０４）は”Ｈ”にプリチャージされる。
時刻Ｂにおいて、フォトダイオードリセット信号線２０８の電位（信号４０１）を”Ｌ”
にする（累積動作）と、フォトダイオード２０４のオフ電流により、トランジスタ２０５
のゲートが接続されたゲート信号線２１３の電位（信号４０３）が低下し始める。フォト
ダイオード２０４は、光が照射されるとオフ電流が増大するので、照射される光の量に応
じてトランジスタ２０５のゲートが接続されたゲート信号線２１３の電位（信号４０３）
は変化する。すなわち、トランジスタ２０５のソースとドレイン間の電流が変化する。
時刻Ｃにおいて、ゲート信号線２０９の電位（信号４０２）を”Ｈ”にする（選択動作）
と、トランジスタ２０６が導通し、フォトセンサ基準信号線２１２とフォトセンサ出力信
号線２１１とが、トランジスタ２０５とトランジスタ２０６とを介して導通する。すると
、フォトセンサ出力信号線２１１の電位（信号４０４）は、低下し始める。なお、時刻Ｃ
以前に、プリチャージ信号線３０３の電位（信号４０５）を”Ｌ”とし、フォトセンサ出
力信号線２１１のプリチャージを終了しておく。ここで、フォトセンサ出力信号線２１１
の電位（信号４０４）が低下する速さは、トランジスタ２０５のソースとドレイン間の電
流に依存する。すなわち、フォトダイオード２０４に照射されている光の量に応じてフォ
トセンサ出力信号線２１１の電位（信号４０４）が変化する。
時刻Ｄにおいて、ゲート信号線２０９の電位（信号４０２）を”Ｌ”にすると、トランジ
スタ２０６が遮断され、フォトセンサ出力信号線２１１の電位（信号４０４）は、時刻Ｄ
以後、一定値となる。ここで、一定値となる値は、フォトダイオード２０４に照射されて
いる光の量に応じて変化する。したがって、フォトセンサ出力信号線２１１の電位を取得
することで、フォトダイオード２０４に照射されている光の量を知ることができる。
上記のように、フォトダイオード２０４に照射されている光の量の大小で、外光が入射し
ているか、あるいは、非接触の被検出物により外光が遮られているか、すなわち、当該部
分が影になっているか、を判別することができる。
図２のフォトセンサ１０６における画像撮像の周波数について、回路計算を行った結果を
図２２に示す。図２２は、フォトセンサ１０６を構成するトランジスタ２０５及び２０６
の電界効果移動度と、読み出し速度から算出した撮像のフレーム周波数と、の関係を示し
ている。
回路計算では、次の様な条件を想定した。タッチパネルは２０インチＦＨＤ規格（横１９
２０×ＲＧＢ、縦１０８０画素）、各画素にフォトセンサを搭載、フォトセンサ出力信号
線２１１の寄生容量２０ｐＦ（容量３０２に相当）、トランジスタ２０５とトランジスタ
２０６のチャネル長５μｍ及びチャネル幅１６μｍ、トランジスタ３０１のチャネル長５
μｍ及びチャネル幅１０００μｍ。なお、計算には、回路シミュレータＳｍａｒｔＳｐｉ
ｃｅ（Ｓｉｌｖａｃｏ社製）を用いた。
回路計算では、次の様な動作を想定した。まず、初期状態を、累積動作直後とする。すな
わち、ゲート信号線２１３の電位を８Ｖとし、ゲート信号線２０９の電位が０Ｖ、フォト
センサ出力信号線２１１の電位が８Ｖ、フォトセンサ基準信号線２１２の電位が８Ｖ、プ
リチャージ信号線３０３の電位を０Ｖとする。初期状態から、プリチャージ信号線３０３
の電位を８Ｖとし、フォトセンサ出力信号線２１１の電位が０Ｖに達した（プリチャージ
状態）後、プリチャージ信号線３０３の電位を０Ｖとし、ゲート信号線２０９の電位を８
Ｖとする。すなわち、選択動作を開始する。なお、基準電圧は０Ｖとしている。その後、
フォトセンサ出力信号線２１１の電位が２Ｖ、つまり、プリチャージ動作時の電位から２
Ｖの電位変化を生じた時点を終状態とする。以上の動作における、初期状態から終状態ま
での時間を、１行あたりの撮像時間とした。
画像撮像に要する時間は、上記１行あたりの撮像時間の１０８０倍とし、画像撮像時間の
逆数を、画像撮像の周波数とした。一例として、画像撮像の周波数６０Ｈｚとは、上記１
行あたりの撮像時間が、１／６０［Ｈｚ］／１０８０［列］＝１５．４３［μｓ］である
ことに相当する。
図２２の結果より、トランジスタ２０５及び２０６の電界効果移動度を、酸化物半導体を
含むトランジスタを想定した１０乃至２０ｃｍ２／Ｖｓとした場合、画像撮像の周波数は
７０乃至１００Ｈｚであることがわかる。一方、トランジスタ２０５及び２０６の電界効
果移動度を、非晶質シリコンを含むトランジスタを想定した０．５ｃｍ２／Ｖｓとした場
合、画像撮像の周波数は５Ｈｚ程度に過ぎない。すなわち、フォトセンサを構成するトラ
ンジスタを酸化物半導体トランジスタとすることが有効である。
図５に、非接触の被検出物の影から被検出物の動きを検出する表示パネルシステム５９０
を示す。ここで、表示パネル１００、制御回路５９１、画像処理回路５９２、画像データ
を保存する記憶装置５９３である。制御回路５９１は、表示パネルを駆動するための各種
タイミング信号を生成する。画像処理回路５９２は、フォトセンサで得られた非接触の被
検出物の影の画像データに対して演算処理を行い、被検出物の影の動きを検出する。また
、後の画像処理に必要となる画像データを記憶装置５９３に格納し、また、必要に応じて
記憶装置５９３に格納されたデータを読み出して演算処理を行う。
画像処理回路５９２にて行う画像処理の具体的な方法の一例を、図１０を用いて説明する
。図１０では、画素数を１２×１２とした表示領域を示している。
画像処理としては、（１）被検出物の影の画像データから被検出物の位置の抽出、（２）
連続的に取得した被検出物の位置データから被検出物の動きの検出、（３）被検出物の動
きから該当する入力データの生成等を行う。
（１）被検出物の影の撮像データから被検出物の位置の抽出について、例えば、図１０の
太枠で示すように、表示領域を領域２００１、領域２００２、領域２００３、及び領域２
００４の４領域に分割し、各々の領域における被検出物の影と認識される領域の割合を計
数する。より具体的には、各画素におけるフォトセンサで取得した光の量が、特定のしき
い値より少ない場合に、当該画素は被検出物の影を検出するとする。なお、影を検出しな
い画素を２００５、影を検出する画素を２００６とする。
そして、当該領域において、全画素中の影になっている画素の割合が最も大きい領域を、
被検出物の位置として抽出する。図１０では、影を検出する画素を斜線で示している。各
領域での影を検出する画素の割合は、領域２００１では２５／３６、領域２００２では１
２／３６、領域２００３では３／３６、領域２００４では６／３６であり、領域２００１
において影の割合が最も大きいため、領域２００１を被検出物の位置として抽出し、位置
データを取得する。
なお、表示領域の分割数をより多くすることで、より緻密な位置を抽出することができる
。
次に、（２）連続的に取得した被検出物の位置データから被検出物の動きの検出について
、より具体的には、前述のようにして取得された位置データを、連続的に取得し、前後の
位置データと比較することで、被検出物の動きを知ることができる。例えば、直前の位置
データが右で、今回の位置データが左であった場合、被検出物は、右から左へ移動したと
検出できる。また、より緻密な位置情報を抽出している場合には、被検出物の移動方向に
加えて、移動速さなど、より緻密な動きを検出することもできる。
そして、（３）被検出物の動きから該当する入力データの生成について、表示パネルの利
用目的に応じて自由に被検出物の動きと対応する入力データをあらかじめ設定しておくこ
とが有効である。例えば、被検出物を人の指とし、指を左から右に動かした場合に、動画
を再生し、指を上から下に動かした場合に動画の再生を停止する、といった応用が可能で
ある。また、より緻密な動きから文字を推定し、これを入力データとすることも有効であ
る。
また、フォトセンサの光の量に対する感度を可変とすることが有効である。例えば、図２
の構成では、フォトセンサに印加する電位（フォトダイオードリセット信号線２０８の電
位、ゲート信号線２０９の電位、フォトセンサ基準信号線２１２の電位、プリチャージ信
号線３０３の電位）を変更することで、光の量に対する感度を可変とすることができる。
このように、フォトセンサの光の量に対する感度を可変とすることで、表示パネルの使用
環境（明るさなど）が変わっても、適宜、最適な感度に設定することで、非接触の被検出
物の影を容易に判別できる。また、非接触の被検出物の影の検出をする他、表示パネルを
密着型エリアセンサとして利用することも可能になる。すなわち、非接触の被検出物を検
出する機能と、接触した被検出物を検出する機能とを用途に応じて使い分けることができ
る。
以上のような形態とすることで、非接触の被検出物に対しても検出可能となり、データの
入力を行うことが可能な表示パネルを提供することができる。
また、上記の画像処理は、被検出物の影を検出する場合だけでなく、被検出物からの反射
光を用いる場合にも適用できる。反射光を用いる場合、被検出物が接近する位置に配置さ
れたフォトセンサは、他の位置と比較して強い光を受ける。すなわち、上記の画像処理を
適用し、表示領域において強い光を受光した領域を特定することで、被検出物の位置、動
き、又は形状を検出することができる。この場合、図１０の例において斜線をつけた画素
は、被検出物からの反射光により強い光を受けた画素となる。
また、表示パネルに、非接触の被検出物の検出を行う第１のフォトセンサと、接触した被
検出物の検出を行う第２のフォトセンサとを設ける事も有効である。第２のフォトセンサ
は密着型エリアセンサとして用いるものである。このような構成とすることで、非接触の
被検出物を検出可能な表示パネルでありながら、接触した被検出物に対しても検出可能な
表示パネルを提供することができる。即ち、用途に応じて２つの検出機能を使い分けるこ
とができる。
第１のフォトセンサを有する画素と第２のフォトセンサを有する画素とが、それぞれマト
リクス状に表示パネルに配置される。その際、第２のフォトセンサの数は、第１のフォト
センサの数より多いことが望ましい。密着型エリアセンサとして用いる第２のフォトセン
サは、撮像画像において高解像度が要求されるため、第２のフォトセンサの間隔（ピッチ
）を狭くすることで解像度を高くすることができる。一方、影を検出する第１のフォトセ
ンサは、被検出物の位置が判別できれば十分であり、密着型エリアセンサとして用いる第
２のフォトセンサほどの高い解像度は必要ない。すなわち、第２のフォトセンサが配置さ
れた間隔を、第１のフォトセンサの配置された間隔より狭くすればよい。
なお、影を検出する第１のフォトセンサを設ける画素は、密着型エリアセンサとして用い
る第２のフォトセンサを設けていない画素となる。したがって、画像処理により抜けた画
素の画像が復元できるように、影を検出するフォトセンサの周囲１乃至３画素程度には、
密着型エリアセンサとして用いるフォトセンサを設けることが望ましい。
図１１（Ａ）に、影の検出を行う第１のフォトセンサと密着型エリアセンサとして用いる
第２のフォトセンサとを配置した画素の例を示す。図１１では、画素数は１２×１２とし
ているが、これには限定されない。
図１１（Ａ）において、第１のフォトセンサは斜線で示す画素に配置され、その他の画素
に第２のフォトセンサが配置され、第１のフォトセンサはそれぞれが間隔を取って配置さ
れている。上記の理由で、第２のフォトセンサの数は、第１のフォトセンサの数より多い
。
なお、図１１（Ａ）のように必ずしも一定の間隔を取って配置されている必要はなく、図
１１（Ｂ）のように、異なる間隔で配置されていてもよい。より実用的な画素数として６
４０×４８０を用いた場合、１０×１０の１００画素の領域に分割して考えると、１００
画素のうち１個が第１のフォトセンサとし９９個を第２のフォトセンサとすることで、被
検出物の影を検出しつつ、密着型エリアセンサとしての機能を十分に果たすことができる
。ただしこれに限定されず、第１のフォトセンサと第２のフォトセンサとを配置する割合
は、検出精度に応じて決定すればよく、例えば第１のフォトセンサと第２のフォトセンサ
とを同数とすることも可能である。
なお、影を検出するフォトセンサと密着型エリアセンサとして用いるフォトセンサとで、
各々のフォトセンサに印加する電位（例えば、図２または図３におけるフォトダイオード
リセット信号線２０８の電位、ゲート信号線２０９の電位、フォトセンサ基準信号線２１
２の電位、プリチャージ信号線３０３の電位）を独立に設置することが有効である。また
、各々のフォトセンサを構成するフォトダイオードのサイズやフォトセンサの回路構成を
、異なる構成とすることが有効である。
本実施の形態は、他の実施の形態又は実施例と適宜組み合わせて実施することが可能であ
る。
（実施の形態２）
本実施の形態では、被検出物からの反射光を用いる場合に、フォトセンサの検出精度を高
める方法を説明する。
非接触の被検出物を検出するためには、被検出物が反射する微弱な光を効果的に検出する
必要がある。具体的には、次のような方法がある。
赤外光を検出するセンサ（赤外光センサ）をフォトセンサとし、タッチパネルから赤外光
を照射し、被検出物から反射した光を、当該赤外光センサで検出する構成とする。赤外光
センサは、例えば、異なる色のカラーフィルタ（例えば、Ｒ（赤）とＢ（青）、Ｒ（赤）
とＧ（緑）など）を重ねてフォトセンサ上に設けることで、可視光以外（赤外）の光がフ
ォトセンサに入射する構成とすることで実現できる。カラー表示を行うために表示パネル
に設けられたカラーフィルタを、赤外光センサのフィルタとして兼用することで、工程数
を削減することができる。また、例えば、バックライトに、可視光（白色）に加えて赤外
光を発する光源も加えることで、タッチパネルから赤外光を照射することができる。赤外
光は可視光に比べ波長が長く散乱が少ないので、検出感度を高めることが容易となる。特
に被検出物が人の指や手の場合、赤外光を検出する構成が効果的である。
赤外光センサと可視光センサとを異なる材料で形成する場合、赤外光センサには、可視光
以外（赤外）の光を吸収する材料でセンサを形成すればよい。例えば、ＩｎＧａＡｓ、Ｐ
ｂＳ、又はＰｂＳｅ等により形成されたフォトセンサは効率よく赤外光を吸収する。
実施の形態１で説明した、表示パネルに非接触の被検出物の検出を行う第１のフォトセン
サと、接触した被検出物を検出する第２のフォトセンサとを設ける構成において、第１の
フォトセンサを赤外光センサとし、第２のフォトセンサを可視光センサとすることで、非
接触の被検出物を検出する機能と、密着型エリアセンサとしての機能との、両方の精度を
高めることが可能となる。第１のフォトセンサ（赤外光センサ）及び第２のフォトセンサ
（可視光センサ）の配置は、実施の形態１と同様に行うことができる。
また、実施の形態１で説明した画像処理を適用することができる。
本実施の形態は、他の実施の形態又は実施例と適宜組み合わせて実施することが可能であ
る。
（実施の形態３）
本実施の形態では、本発明の一態様に係る表示装置の構成について、図６を参照して説明
する。
図６に、表示装置の断面の一例を示す。図６に示す表示装置では、絶縁表面を有する基板
５０１（ＴＦＴ基板）上に、フォトダイオード５０２、トランジスタ５４０、トランジス
タ５０３、液晶素子５０５が設けられている。
トランジスタ５０３、トランジスタ５４０上には酸化物絶縁層５３１、保護絶縁層５３２
、層間絶縁層５３３、層間絶縁層５３４が設けられている。フォトダイオード５０２は、
層間絶縁層５３３上に設けられ、層間絶縁層５３３上に形成した電極層５４１と、層間絶
縁層５３４上に設けられた電極層５４２との間に、層間絶縁層５３３側から順に第１半導
体層５０６ａ、第２半導体層５０６ｂ、及び第３半導体層５０６ｃを積層した構造を有し
ている。
電極層５４１は、層間絶縁層５３４に形成された導電層５４３と電気的に接続し、電極層
５４２は電極層５４１を介してゲート電極層５４５と電気的に接続している。ゲート電極
層５４５は、トランジスタ５４０のゲート電極層と電気的に接続しており、フォトダイオ
ード５０２はトランジスタ５４０と電気的に接続している。トランジスタ５４０は実施の
形態１におけるトランジスタ２０５に対応する。
フォトセンサを含むタッチパネルに含まれる酸化物半導体層を用いたトランジスタ５０３
、トランジスタ５４０は、その電気的特性変動を抑止するため、変動要因となる水素、水
分、水酸基又は水素化物（水素化合物ともいう）などの不純物を酸化物半導体層より意図
的に排除し、かつ不純物の排除工程によって同時に減少してしまう酸化物半導体層を構成
する主成分材料である酸素を供給することによって、酸化物半導体層を高純度化及び電気
的にＩ型（真性）化する。
よって酸化物半導体層中の水素及びキャリアは少なければ少ないほどよく、トランジスタ
５０３、トランジスタ５４０は、酸化物半導体に含まれる水素が５×１０１９／ｃｍ３以
下、好ましくは５×１０１８／ｃｍ３以下、より好ましくは５×１０１７／ｃｍ３以下、
または５×１０１６／ｃｍ３未満となるように、酸化物半導体に含まれる水素をゼロに近
いほど極力除去し、キャリア濃度を５×１０１４／ｃｍ３未満、好ましくは５×１０１２
／ｃｍ３以下とした酸化物半導体層でチャネル形成領域が形成される薄膜トランジスタで
ある。
トランジスタ５０３、５４０の逆方向特性では、オフ電流が少なければ少ないほど好まし
い。オフ電流とは、−１Ｖ乃至−１０Ｖの間のいずれかのゲート電圧を印加した場合の薄
膜トランジスタのソース、ドレイン間を流れる電流のことであり、本明細書に開示する酸
化物半導体を用いた薄膜トランジスタのチャネル幅（ｗ）１μｍあたりの電流値は１００
ａＡ／μｍ以下、好ましくは１０ａＡ／μｍ以下、さらに好ましくは１ａＡ／μｍ以下で
ある。さらに、ｐｎ接合がなく、ホットキャリア劣化がないため、これらに薄膜トランジ
スタの電気的特性は影響を受けない。
図１８は、酸化物半導体を用いた逆スタガ型の薄膜トランジスタの縦断面図を示す。ゲー
ト電極（ＧＥ１）上にゲート絶縁膜（ＧＩ）を介して酸化物半導体層（ＯＳ）が設けられ
、その上にソース電極（Ｓ）及びドレイン電極（Ｄ）が設けられている。
図１９は、図１８に示すＡ−Ａ’断面におけるエネルギーバンド図（模式図）を示す。図
１９（Ａ）はソースとドレインの間の電圧を等電位（ＶＤ＝０Ｖ）とした場合を示し、図
１９（Ｂ）はソースに対しドレインに正の電位（ＶＤ＞０Ｖ）を加えた場合を示す。
図２０は、図１８におけるＢ−Ｂ’の断面におけるエネルギーバンド図（模式図）である
。図２０（Ａ）はゲート電極（ＧＥ１）に正の電位（＋ＶＧ）が印加された状態であり、
ソース、ドレイン間にキャリア（電子）が流れるオン状態を示している。また、図２０（
Ｂ）は、ゲート電極（ＧＥ１）に負の電位（−ＶＧ）が印加された状態であり、オフ状態
（少数キャリアは流れない）である場合を示す。
図２１は、真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係
を示す。
従来の酸化物半導体は一般にｎ型であり、その場合のフェルミ準位（ＥＦ）は、バンドギ
ャップ中央に位置する真性フェルミ準位（Ｅｉ）から離れて、伝導帯寄りに位置している
。なお、水素はドナーと成りうるため酸化物半導体においてｎ型化する一つの要因である
ことが知られている。
これに対して本発明に係る酸化物半導体層は、ｎ型不純物である水素を酸化物半導体から
除去し、不純物が極力含まれないように高純度化することにより真性（Ｉ型）とし、又は
真性型とせんとしたものである。すなわち、水素や水等の不純物を極力除去したことによ
り、高純度化されたＩ型（真性半導体）又はそれに近づけることを特徴としている。そう
することにより、フェルミ準位（ＥＦ）は真性フェルミ準位（Ｅｉ）と同じレベルにまで
することができる。
酸化物半導体の電子親和力（χ）は４．３ｅＶと言われている。ソース電極及びドレイン
電極を構成するチタン（Ｔｉ）仕事関数は、酸化物半導体の電子親和力（χ）とほぼ等し
い。この場合、金属−酸化物半導体界面において、電子に対してショットキー型の障壁は
形成されない。
すなわち、金属の仕事関数（φＭ）と酸化物半導体の電子親和力（χ）が等しい場合、両
者が接触すると図１９（Ａ）で示すようなエネルギーバンド図（模式図）が示される。
図１９（Ｂ）において黒丸（●）は電子を示し、ドレインに正の電位が印加されると、電
子はバリア（ｈ）をこえて酸化物半導体層に注入され、ドレインに向かって流れる。この
場合、バリア（ｈ）の高さは、ゲート電圧とドレイン電圧に依存して変化するが、正のド
レイン電圧が印加された場合には、電圧印加のない図１９（Ａ）のバリア（ｈ）の高さは
バンドギャップ（Ｅｇ）の１／２よりも小さい値となる。
このとき酸化物半導体層に注入された電子は、図２０（Ａ）で示すように酸化物半導体層
中を流れる。また、図２０（Ｂ）において、ゲート電極（ＧＥ１）に負の電位が印加され
ると、少数キャリアであるホールは実質的に存在しないため、電流は限りなくゼロに近い
値となる。
例えば、薄膜トランジスタのチャネル幅Ｗが１×１０４μｍでチャネル長が３μｍの素子
であっても、オフ電流が１０−１３Ａ以下であり、サブスレッショルドスイング値（Ｓ値
）が０．１Ｖ／ｄｅｃ．（ゲート絶縁膜厚１００ｎｍ）が得られる。
このように、不純物が極力含まれないように酸化物半導体層を高純度化することにより、
薄膜トランジスタの動作を良好なものとすることができる。
従って、上記酸化物半導体層を用いたトランジスタ５０３、トランジスタ５４０は安定な
電気特性を有する信頼性の高い薄膜トランジスタである。
トランジスタ５０３、トランジスタ５４０に含まれる酸化物半導体層としては、四元系金
属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜や、三元系金属酸化物であるＩｎ−Ｇａ−
Ｚｎ−Ｏ膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜、Ｉｎ−Ａｌ−Ｚｎ−Ｏ膜、Ｓｎ−Ｇａ−Ｚｎ−Ｏ
膜、Ａｌ−Ｇａ−Ｚｎ−Ｏ膜、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系や、二元系金属酸化物であるＩｎ
−Ｚｎ−Ｏ膜、Ｓｎ−Ｚｎ−Ｏ膜、Ａｌ−Ｚｎ−Ｏ膜、Ｚｎ−Ｍｇ−Ｏ膜、Ｓｎ−Ｍｇ−
Ｏ膜、Ｉｎ−Ｍｇ−Ｏ膜や、Ｉｎ−Ｏ膜、Ｓｎ−Ｏ膜、Ｚｎ−Ｏ膜などを用いることがで
きる。また、上記酸化物半導体層にＳｉＯ２を含んでもよい。
また、酸化物半導体層は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いる
ことができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の
金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及び
Ｃｏなどがある。ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体層
のうち、ＭとしてＧａを含む構造の酸化物半導体を、上記したＩｎ−Ｇａ−Ｚｎ−Ｏ酸化
物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ非単結晶膜ともよぶこととする。
ここでは、第１半導体層５０６ａとしてｐ型の導電型を有する半導体層と、第２半導体層
５０６ｂとして高抵抗な半導体層（ｉ型半導体層）、第３半導体層５０６ｃとしてｎ型の
導電型を有する半導体層を積層するｐｉｎ型のフォトダイオードを例示している。
第１半導体層５０６ａはｐ型半導体層であり、ｐ型を付与する不純物元素を含むアモルフ
ァスシリコン膜により形成することができる。第１半導体層５０６ａの形成には１３族の
不純物元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法に
より形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓ
ｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。ま
た、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入
法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等に
より不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。こ
の場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、
又はスパッタリング法等を用いればよい。第１半導体層５０６ａの膜厚は１０ｎｍ以上５
０ｎｍ以下となるよう形成することが好ましい。
第２半導体層５０６ｂは、ｉ型半導体層（真性半導体層）であり、アモルファスシリコン
膜により形成する。第２半導体層５０６ｂの形成には、半導体材料ガスを用いて、アモル
ファスシリコン膜をプラズマＣＶＤ法により形成する。半導体材料ガスとしては、シラン
（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、Ｓ
ｉＣｌ４、ＳｉＦ４等を用いてもよい。第２半導体層５０６ｂの形成は、ＬＰＣＶＤ法、
気相成長法、スパッタリング法等により行っても良い。第２半導体層５０６ｂの膜厚は２
００ｎｍ以上１０００ｎｍ以下となるように形成することが好ましい。
第３半導体層５０６ｃは、ｎ型半導体層であり、ｎ型を付与する不純物元素を含むアモル
ファスシリコン膜により形成する。第３半導体層５０６ｃの形成には、１５族の不純物元
素（例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成す
る。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、
ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物
元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて
該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物
元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にア
モルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッ
タリング法等を用いればよい。第３半導体層５０６ｃの膜厚は２０ｎｍ以上２００ｎｍ以
下となるよう形成することが好ましい。
また、第１半導体層５０６ａ、第２半導体層５０６ｂ、及び第３半導体層５０６ｃは、ア
モルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶（セミアモ
ルファス（Ｓｅｍｉ Ａｍｏｒｐｈｏｕｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＳＡＳ））半
導体を用いて形成してもよい。
微結晶半導体は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安定
状態に属するものである。すなわち、熱力学的に安定な第３の状態を有する半導体であっ
て、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対して法線方
向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクト
ルが単結晶シリコンを示す５２０ｃｍ−１よりも低周波数側に、シフトしている。即ち、
単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間
に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボ
ンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませて
いる。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格
子歪みをさらに助長させることで、熱力学的安定性の高い微結晶半導体膜が得られる。
この微結晶半導体膜は、周波数が数十ＭＨｚ乃至数百ＭＨｚの高周波プラズマＣＶＤ法、
または周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ法により形成することができる
。代表的には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３などの水素化珪素
や、ＳｉＣｌ４、ＳｉＦ４などのハロゲン化珪素を水素で希釈して形成することができる
。また、水素化珪素及び水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ば
れた一種または複数種の希ガス元素で希釈して微結晶半導体膜を形成することができる。
これらのときの水素化珪素に対して水素の流量比を５倍以上２００倍以下、好ましくは５
０倍以上１５０倍以下、更に好ましくは１００倍とする。さらには、シリコンを含む気体
中に、ＣＨ４、Ｃ２Ｈ６等の炭化水素ガス、ＧｅＨ４、ＧｅＦ４等のゲルマニウム化気体
、Ｆ２等を混入させてもよい。
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、ｐｉｎ型の
フォトダイオードはｐ型の半導体層側を受光面とする方がよい特性を示す。ここでは、ｐ
ｉｎ型のフォトダイオードが形成されている基板５０１の面からフォトダイオード５０２
が受ける光を電気信号に変換する例を示す。また、受光面とした半導体層側とは逆の導電
型を有する半導体層側からの光は外乱光となるため、電極層は遮光性を有する導電膜を用
いるとよい。なお、ｎ型の半導体層側を受光面として用いることもできる。
液晶素子５０５は、画素電極５０７と、液晶５０８と、対向電極５０９と、配向膜５１１
と、配向膜５１２とを有する。画素電極５０７は、基板５０１上に形成され、画素電極５
０７上に配向膜５１１が形成されている。また、画素電極５０７は、トランジスタ５０３
とは導電膜５１０を介して電気的に接続されている。また、対向電極５０９は、基板５１
３（対向基板）上に形成され、対向電極５０９上には、配向膜５１２が形成され、配向膜
５１１と配向膜５１２の間に、液晶５０８が挟まれている。トランジスタ５０３は実施の
形態１におけるトランジスタ２０１に対応する。
画素電極５０７と対向電極５０９の間のセルギャップは、スペーサー５１６を用いて制御
することが出来る。図６では、フォトリソグラフィで選択的に形成された柱状のスペーサ
ー５１６を用いてセルギャップを制御しているが、球状のスペーサーを画素電極５０７と
対向電極５０９の間に分散させることで、セルギャップを制御することも出来る。
また液晶５０８は、基板５０１と基板５１３の間において、封止材により囲まれている。
液晶５０８の注入は、ディスペンサ式（滴下式）を用いても良いし、ディップ式（汲み上
げ式）を用いていても良い。
画素電極５０７には、透光性を有する導電性材料、例えばインジウム錫酸化物（ＩＴＯ）
、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜
鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄ
ｅ））、酸化亜鉛（ＺｎＯ）、ガリウム（Ｇａ）を含む酸化亜鉛、酸化スズ（ＳｎＯ２）
、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸
化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを
用いることができる。また、導電性高分子（導電性ポリマーともいう）を含む導電性組成
物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性
高分子を用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールま
たはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合
体などがあげられる。
また、本実施の形態では、透過型の液晶素子５０５を例に挙げているので、画素電極５０
７と同様に、対向電極５０９にも上述した透光性を有する導電性材料を用いることが出来
る。
画素電極５０７と液晶５０８の間には配向膜５１１が、対向電極５０９と液晶５０８の間
には配向膜５１２が、それぞれ設けられている。配向膜５１１、配向膜５１２はポリイミ
ド、ポリビニルアルコールなどの有機樹脂を用いて形成することができ、その表面には、
ラビングなどの、液晶分子を一定方向に配列させるための配向処理が施されている。ラビ
ングは、配向膜に圧力をかけながら、ナイロンなどの布を巻いたローラーを回転させて、
上記配向膜の表面を一定方向に擦ることで、行うことが出来る。なお、酸化珪素などの無
機材料を用い、配向処理を施すことなく、蒸着法で配向特性を有する配向膜５１１、配向
膜５１２を直接形成することも可能である。
また、液晶素子５０５と重なるように、特定の波長領域の光を通すことができるカラーフ
ィルタ５１４が、基板５１３上に形成されている。カラーフィルタ５１４は、顔料を分散
させたアクリル系樹脂などの有機樹脂を基板５１３上に塗布した後、フォトリソグラフィ
を用いて選択的に形成することができる。また、顔料を分散させたポリイミド系樹脂を基
板５１３上に塗布した後、エッチングを用いて選択的に形成することもできる。或いは、
インクジェットなどの液滴吐出法を用いることで、選択的にカラーフィルタ５１４を形成
することもできる。
また、フォトダイオード５０２と重なるように、光を遮蔽することが出来る遮蔽膜５１５
が、基板５１３上に形成されている。遮蔽膜５１５を設けることで、基板５１３を透過し
てタッチパネル内に入射したバックライトからの光が、直接フォトダイオード５０２に当
たるのを防ぐことができる他、画素間における液晶５０８の配向の乱れに起因するディス
クリネーションが視認されるのを防ぐことができる。遮蔽膜５１５には、カーボンブラッ
ク、低原子価酸化チタンなどの黒色顔料を含む有機樹脂を用いることができる。また、ク
ロムを用いた膜で、遮蔽膜５１５を形成することも可能である。
また、基板５０１の画素電極５０７が形成されている面とは反対の面に、偏光板５１７を
設け、基板５１３の対向電極５０９が形成されている面とは反対の面に、偏光板５１８を
設ける。
酸化物絶縁層５３１、保護絶縁層５３２、層間絶縁層５３３、層間絶縁層５３４としては
、絶縁性材料を用いて、その材料に応じて、スパッタリング法、ＳＯＧ法、スピンコート
、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセッ
ト印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を
用いて形成することができる。
酸化物絶縁層５３１としては、酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム
層、又は酸化窒化アルミニウム層などの酸化物絶縁層の単層、又は積層を用いることがで
きる。
保護絶縁層５３２としては、無機絶縁材料としては、窒化シリコン層、窒化酸化シリコン
層、窒化アルミニウム層、又は窒化酸化アルミニウム層などの窒化物絶縁層の単層、又は
積層を用いることができる。またμ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤ
は、緻密で絶縁耐圧の高い高品質な絶縁層を形成できるので好ましい。
層間絶縁層５３３、５３４としては、表面凹凸を低減するため平坦化絶縁膜として機能す
る絶縁層が好ましい。層間絶縁層５３３、５３４としては、例えばポリイミド、アクリル
、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機絶縁材料を用い
ることができる。また上記有機絶縁材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロ
キサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等の単層、又は積
層を用いることができる。
液晶素子は、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）型の他、ＶＡ（Ｖｅｒｔｉｃａｌ
Ａｌｉｇｎｍｅｎｔ）型、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）型、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）型な
どであっても良い。また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー
相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から
等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないた
め、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用い
て液晶５０８に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速
度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存
性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビン
グ処理によって引き起こされる静電破壊を防止することができ、作製工程中のタッチパネ
ルの不良や破損を軽減することができる。よってタッチパネルの生産性を向上させること
が可能となる。
なお、本実施の形態では、画素電極５０７と対向電極５０９の間に液晶５０８が挟まれて
いる構造を有する液晶素子５０５を例に挙げて説明したが、本発明の一態様に係るタッチ
パネルはこの構成に限定されない。ＩＰＳ型のように、一対の電極が、共に基板５０１側
に形成されている液晶素子であっても良い。
バックライトからの光は、矢印５２０で示すように基板５１３、液晶素子５０５を通って
、基板５０１側にある被検出物５２１に照射される。そして、被検出物５２１において反
射された光は、矢印５２２で示すように、フォトダイオード５０２に入射する。
また、外光を検出する場合、外光は基板（ＴＦＴ基板）５０１側から照射される。被検出
物５２１において外光が遮られるため、フォトダイオード５０２への入射光が遮られる。
すなわち、フォトダイオード５０２は、被検出物の影を検出することになる。
以上のような形態とすることで、非接触の被検出物の動きを検出することで、データを入
力することのできる表示パネルを提供することができる。
また、本実施の形態の表示装置は、被検出物が表示パネルから近接した距離にある場合に
も検出することが可能である。その距離は３ｃｍ以下にすることができ、ＣＣＤイメージ
センサ等を設けた場合に比べて有効である。
また、本実施の形態の表示装置は、フォトセンサ（フォトダイオード５０２）の受光面の
向きと、表示パネルの表示面（基板５０１側）の向きとが同一である。そのため、表示パ
ネルにおいて、被検出物を撮像することができ、ＣＣＤイメージセンサ等を設けた場合に
比べて有効である。
本実施の形態は、他の実施の形態又は実施例と適宜組み合わせて実施することが可能であ
る。
（実施の形態４）
本実施の形態では、本発明の一態様に係る表示パネルの別の構成について、図７を参照し
て説明する。
図７に、実施の形態３とは異なる表示パネルの断面の一例を示す。図７に示すタッチパネ
ルでは、被検出物５２１で反射した光がｐｉｎ型のフォトダイオードが形成されている基
板５０１と対向する、基板５１３を透過した後にフォトダイオード５０２に入射され、こ
れを電気信号に変換する例を示す。
バックライトからの光は、矢印５６０で示すように基板５０１及び液晶素子５０５を通っ
て、基板５１３側にある被検出物５２１に照射される。そして、被検出物５２１において
反射された光は、矢印５６２で示すように、フォトダイオード５０２に入射する。なお、
遮蔽膜５１５は矢印５６２で示す光が通過する領域には設けない構造とする。フォトダイ
オード５０２の上部の遮蔽膜５１５に開口を設ける等、被検出物５２１で反射された光が
フォトダイオード５０２に入射するようにすればよい。
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、ｐｉｎ型の
フォトダイオードはｐ型の半導体層側を受光面とする方がよい特性を示す。ここでは、フ
ォトダイオード５０２が対向基板５１３を通して受ける光を電気信号に変換する。また、
受光面とした半導体層側とは逆の導電型を有する半導体層側からの光は外乱光となるため
、電極層５４１は遮光性を有する導電膜を用いるとよい。なお、ｎ型の半導体層側を受光
面として用いることもできる。
よって、本実施の形態においては、フォトダイオード５０２は、ゲート電極層５４５と接
続する電極層５４１側から、ｎ型の導電型を有する第３半導体層５０６ｃ、高抵抗な半導
体層（ｉ型半導体層）である第２半導体層５０６ｂ、ｐ型の導電型を有する第１半導体層
５０６ａ、電極層５４２の順に積層された構造とする。
また、フォトダイオード５０２の下部に遮蔽膜を設けてもよい。遮蔽膜を設けることで、
基板（ＴＦＴ基板）５０１を透過して表示パネル内に入射したバックライトからの光が、
直接フォトダイオード５０２に当たるのを防ぐことができ、高精度の画像撮像が可能な表
示パネルを提供することができる。遮蔽膜には、カーボンブラック、低次酸化チタンなど
の黒色顔料を含む有機樹脂を用いることができる。または、クロムを用いた膜で、遮蔽膜
を形成することも可能である。
フォトダイオード５０２において赤外光を検出する場合、フォトダイオード５０２上に赤
外光を透過させるカラーフィルタ５１４を形成すればよい。その場合、異なる色のカラー
フィルタの積層構造とすることが好ましい。
また、外光を検出する場合、外光は基板（対向基板）５１３側から照射される。被検出物
５２１において外光が遮られるため、フォトダイオード５０２への入射光が遮られる。す
なわち、フォトダイオード５０２は、被検出物の影を検出することになる。
被検出物と表示パネルとの距離について、及びフォトセンサの受光面と表示パネルの表示
面との向きについては、実施の形態３と同様である。フォトセンサの受光面が表示パネル
の表示面（基板５１３側）に向いていることで、表示パネルにおいて被検出物を撮像でき
る。
本実施の形態は、他の実施の形態又は実施例と適宜組み合わせて実施することが可能であ
る。
（実施の形態５）
本実施の形態は、本明細書で開示する表示パネルに適用できる薄膜トランジスタの例を示
す。本実施の形態で示す薄膜トランジスタ３９０は、上記実施の形態における、チャネル
形成領域を含む酸化物半導体層を用いた薄膜トランジスタ（例えば、実施の形態１におけ
るトランジスタ２０１、２０５、２０６、３０１、実施の形態３、４におけるトランジス
タ５０３、５４０）として適用することができる。上記実施の形態と同一部分又は同様な
機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、繰り返しの説
明は省略する。また同じ箇所の詳細な説明は省略する。
本実施の形態の薄膜トランジスタの作製方法の一形態を、図１２を用いて説明する。
図１２（Ａ）乃至（Ｅ）に薄膜トランジスタの断面構造の一例を示す。図１２（Ａ）乃至
（Ｅ）に示す薄膜トランジスタ３９０は、ボトムゲート構造の一つであり逆スタガ型薄膜
トランジスタともいう。
また、薄膜トランジスタ３９０はシングルゲート構造の薄膜トランジスタを用いて説明し
たが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジス
タも形成することができる。
以下、図１２（Ａ）乃至（Ｅ）を用い、基板３９４上に薄膜トランジスタ３９０を作製す
る工程を説明する。
まず、絶縁表面を有する基板３９４上に導電膜を形成した後、第１のフォトリソグラフィ
工程によりゲート電極層３９１を形成する。形成されたゲート電極層の端部はテーパ形状
であると、上に積層するゲート絶縁層の被覆性が向上するため好ましい。なお、レジスト
マスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成
するとフォトマスクを使用しないため、製造コストを低減できる。
絶縁表面を有する基板３９４に使用することができる基板に大きな制限はないが、少なく
とも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。バリウムホ
ウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上
のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、ア
ルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている
。酸化ホウ素と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐
熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いること
が好ましい。
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶
縁体でなる基板を用いても良い。他にも、結晶化ガラス基板などを用いることができる。
また、プラスチック基板等も適宜用いることができる。
下地膜となる絶縁膜を基板３９４とゲート電極層３９１との間に設けてもよい。下地膜は
、基板３９４からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリ
コン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜によ
る積層構造により形成することができる。
また、ゲート電極層３９１は、モリブデン、チタン、クロム、タンタル、タングステン、
アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金
材料を用いて、単層で又は積層して形成することができる。
例えば、ゲート電極層３９１の２層の積層構造としては、アルミニウム層上にモリブデン
層が積層された２層構造、銅層上にモリブデン層を積層した２層構造、銅層上に窒化チタ
ン層若しくは窒化タンタル層を積層した２層構造、窒化チタン層とモリブデン層とを積層
した２層構造、又は窒化タングステン層とタングステン層とを積層した２層構造とするこ
とが好ましい。３層の積層構造としては、タングステン層または窒化タングステン層と、
アルミニウムとシリコンの合金層またはアルミニウムとチタンの合金層と、窒化チタン層
またはチタン層とを積層することが好ましい。なお、透光性を有する導電膜を用いてゲー
ト電極層を形成することもできる。透光性を有する導電膜としては、透光性導電性酸化物
等をその例に挙げることができる。
次いで、ゲート電極層３９１上にゲート絶縁層３９７を形成する。
ゲート絶縁層３９７は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコ
ン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層
、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハ
フニウム層を単層で又は積層して形成することができる。スパッタリング法により酸化シ
リコン膜を成膜する場合には、ターゲットとしてシリコンターゲット又は石英ターゲット
を用い、スパッタリングガスとして酸素又は、酸素及びアルゴンの混合ガスを用いて行う
。
ここで、不純物を除去することによりＩ型化又は実質的にＩ型化された酸化物半導体（高
純度化された酸化物半導体）は界面準位、または、界面電荷に対して極めて敏感であるた
め、ゲート絶縁層との界面は重要である。そのため高純度化された酸化物半導体に接する
ゲート絶縁層３９７は、高品質が要求される。
例えば、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高
い高品質な絶縁層を形成できるので好ましい。高純度化された酸化物半導体と高品質ゲー
ト絶縁層とが接することにより、界面準位を低減して界面特性を良好なものとすることが
できるからである。
もちろん、ゲート絶縁層として良質な絶縁層を形成できるものであれば、スパッタリング
法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の熱処理
によってゲート絶縁層の膜質、酸化物半導体との界面特性が改質される絶縁層であっても
良い。いずれにしても、ゲート絶縁層としての膜質が良好であることは勿論のこと、酸化
物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
ゲート絶縁層３９７は、ゲート電極層３９１側から窒化物絶縁層と、酸化物絶縁層との積
層構造とすることもできる。例えば、第１のゲート絶縁層としてスパッタリング法により
膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン層（ＳｉＮｙ（ｙ＞０））を形成し、第
１のゲート絶縁層上に第２のゲート絶縁層として膜厚５ｎｍ以上３００ｎｍ以下の酸化シ
リコン層（ＳｉＯｘ（ｘ＞０））を積層する。ゲート絶縁層の膜厚は、薄膜トランジスタ
に要求される特性によって適宜設定すればよく３５０ｎｍ乃至４００ｎｍ程度でもよい。
ゲート絶縁層３９７の上に酸化物半導体層３９３を形成する。ここで、酸化物半導体層３
９３に不純物が含まれると、不純物と酸化物半導体の主成分との結合が強い電界や高い温
度などのストレスにより切断され、生成された未結合手がしきい値電圧（Ｖｔｈ）のドリ
フトを誘発する。
したがって、酸化物半導体層３９３やこれに接するゲート絶縁層３９７に、不純物、特に
水素や水等ができるだけ含まれないように形成する。これにより、安定な特性を有する薄
膜トランジスタ３９０を得ることができる。
また、ゲート絶縁層３９７、酸化物半導体層３９３に水素、水酸基及び水分がなるべく含
まれないようにするために、成膜の前処理として、スパッタリング装置等の予備加熱室で
ゲート電極層３９１が形成された基板３９４、又はゲート絶縁層３９７までが形成された
基板３９４を予備加熱し、基板３９４に吸着した水素、水分などの不純物を脱離し排気す
ることが好ましい。なお、予備加熱の温度としては、１００℃以上４００℃以下好ましく
は１５０℃以上３００℃以下である。なお、予備加熱室に設ける排気手段はクライオポン
プが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は
、酸化物絶縁層３９６の成膜前に、ソース電極層３９５ａ及びドレイン電極層３９５ｂま
で形成した基板３９４にも同様に行ってもよい。
次いで、ゲート絶縁層３９７上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体層３９
３を形成する（図１２（Ａ）参照。）。
なお、酸化物半導体層３９３をスパッタリング法により成膜する前に、アルゴンガスを導
入してプラズマを発生させる逆スパッタリングを行い、ゲート絶縁層３９７の表面に付着
しているゴミを除去することが好ましい。逆スパッタリングとは、アルゴン雰囲気下で基
板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方
法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
酸化物半導体層３９３はスパッタリング法により成膜する。酸化物半導体層３９３は、Ｉ
ｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ
−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、
Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半
導体層を用いる。また、酸化物半導体層３９３は、希ガス（代表的にはアルゴン）雰囲気
下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素雰囲気下においてスパッ
タリング法により形成することができる。また、スパッタリング法を用いる場合、ＳｉＯ
２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行ってもよい。本実施の
形態では、酸化物半導体層３９３をＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用い
てスパッタリング法により成膜する。
酸化物半導体層３９３をスパッタリング法で作製するためのターゲットとして、酸化亜鉛
を主成分とする金属酸化物のターゲットを用いることができる。また、金属酸化物のター
ゲットの他の例としては、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲット（組成比と
して、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］）を用いることができ
る。また、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲットとしてＩｎ２Ｏ３：Ｇａ２
Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ比］、又はＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１
：４［ｍｏｌ比］の組成比を有するターゲットを用いることもできる。金属酸化物ターゲ
ットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。
充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体層は緻密
な膜となる。
減圧状態に保持された処理室内に基板を保持し、基板を４００℃未満の温度に加熱する。
そして、処理室内の水分を除去しつつ水素及び水分が除去されたスパッタリングガスを導
入し、金属酸化物をターゲットとして基板３９４上に酸化物半導体層３９３を成膜する。
処理室内の水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例え
ば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ま
しい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ
）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気される
ため、当該成膜室で成膜した酸化物半導体層に含まれる不純物の濃度を低減できる。また
、クライオポンプにより処理室内の水分を除去しながらスパッタリング成膜を行うことで
、酸化物半導体層３９３を成膜する際の基板温度は室温から４００℃未満とすることがで
きる。
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ
、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用さ
れる。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一とな
るために好ましい。酸化物半導体層は好ましくは５ｎｍ以上３０ｎｍ以下とする。なお、
適用する酸化物半導体材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すれ
ばよい。
スパッタリング法にはスパッタリング用電源に高周波電源を用いるＲＦスパッタリング法
と、ＤＣスパッタリング法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッ
タリング法もある。ＲＦスパッタリング法は主に絶縁膜を成膜する場合に用いられ、ＤＣ
スパッタリング法は主に金属膜を成膜する場合に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタリング装置もある。多元ス
パッタリング装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャン
バーで複数種類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパッ
タリング装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥ
ＣＲスパッタリング法を用いるスパッタ装置がある。
また、スパッタリング法を用いる成膜方法として、成膜中にターゲット物質とスパッタリ
ングガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタリ
ング法や、成膜中に基板にも電圧をかけるバイアススパッタリング法もある。
次いで、酸化物半導体層を第２のフォトリソグラフィ工程により島状の酸化物半導体層３
９９に加工する（図１２（Ｂ）参照）。また、島状の酸化物半導体層３９９を形成するた
めのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェ
ット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
また、ゲート絶縁層３９７にコンタクトホールを形成する場合、その工程は酸化物半導体
層３９９の形成時に行うことができる。
なお、ここでの酸化物半導体層３９３のエッチングは、ドライエッチングでもウェットエ
ッチングでもよく、両方を用いてもよい。
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例え
ば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣ
ｌ４）など）が好ましい。
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（Ｓ
Ｆ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（Ｈ
Ｂｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガ
スを添加したガス、などを用いることができる。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈ
ｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導
結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングでき
るように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加さ
れる電力量、基板側の電極温度等）を適宜調節する。
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、ア
ンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）な
どを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によっ
て除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を
再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等
の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる
。
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング
液、エッチング時間、温度等）を適宜調節する。
なお、次工程の導電膜を形成する前に逆スパッタリングを行い、酸化物半導体層３９９及
びゲート絶縁層３９７の表面に付着しているレジスト残渣などを除去することが好ましい
。
次いで、ゲート絶縁層３９７、及び酸化物半導体層３９９上に、導電膜を形成する。導電
膜をスパッタリング法や真空蒸着法で形成すればよい。ソース電極層及びドレイン電極層
（これと同じ層で形成される配線を含む）となる導電膜の材料としては、Ａｌ、Ｃｒ、Ｃ
ｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、または上述した元素を成分とする合金
、上述した元素を組み合わせた合金等が挙げられる。また、Ａｌ、Ｃｕなどの金属層の一
方または双方にＣｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどの高融点金属層を積層させた構成として
も良い。また、Ｓｉ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｃｒ、Ｎｄ、Ｓｃ、ＹなどＡｌ膜に生ずる
ヒロックやウィスカーの発生を防止する元素が添加されているＡｌ材料を用いることで耐
熱性を向上させることが可能となる。
また、導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを
含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、Ｔｉ
膜と、そのＴｉ膜上に重ねてアルミニウム膜を積層し、さらにその上にＴｉ膜を成膜する
３層構造などが挙げられる。
また、ソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）となる
導電膜としては導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化
インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウ
ム酸化スズ混合酸化物（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸
化亜鉛混合酸化物（Ｉｎ２Ｏ３―ＺｎＯ）または前記金属酸化物にシリコン若しくは酸化
シリコンを含ませたものを用いることができる。
第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッ
チングを行ってソース電極層３９５ａ、ドレイン電極層３９５ｂを形成した後、レジスト
マスクを除去する（図１２（Ｃ）参照）。
第３のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレ
ーザ光やＡｒＦレーザ光を用いる。酸化物半導体層３９９上で隣り合うソース電極層３９
５ａの下端部とドレイン電極層３９５ｂの下端部との間隔幅によって後に形成される薄膜
トランジスタのチャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を
行う場合には、数ｎｍ乃至数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕ
ｌｔｒａｖｉｏｌｅｔ）を用いて第３のフォトリソグラフィ工程でのレジストマスク形成
時の露光を行う。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に
形成される薄膜トランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすること
も可能であり、かつ、回路の動作速度を高速化できる。さらに本実施の形態の酸化物半導
体層を用いた薄膜トランジスタはオフ電流値が極めて小さいため、低消費電力化も図るこ
とができる。
なお、導電膜のエッチングの際に、酸化物半導体層３９９が完全に除去されないようにそ
れぞれの材料及びエッチング条件を適宜調節する。
本実施の形態では、導電膜としてＴｉ膜を用いて、酸化物半導体層３９９にはＩｎ−Ｇａ
−Ｚｎ−Ｏ系酸化物半導体を用いて、エッチャントとしてアンモニア過水（３１重量％過
酸化水素水：２８重量％アンモニア水：水＝５：２：２）を用いる。
なお、第３のフォトリソグラフィ工程では、酸化物半導体層３９９の一部がエッチングさ
れ、溝部（凹部）を有する酸化物半導体層となることもある。また、ソース電極層３９５
ａ、ドレイン電極層３９５ｂを形成するためのレジストマスクをインクジェット法で形成
してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しない
ため、製造コストを低減できる。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過
した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマ
スクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成されたレジスト
マスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形する
ことができるため、異なるパターンに加工する複数のエッチング工程に用いることができ
る。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対
応するレジストマスクを形成することができる。よって露光マスク数を削減することがで
き、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理によって露出している酸化物
半導体層の表面に付着した吸着水などを除去してもよい。また、酸素とアルゴンの混合ガ
スを用いてプラズマ処理を行ってもよい。
プラズマ処理を行った場合、基板３９４を大気に触れさせることなく、引き続いて酸化物
絶縁層３９６を形成する（図１２（Ｄ）参照）。なお、酸化物絶縁層３９６は酸化物半導
体層３９９の一部に接し、保護絶縁膜として機能する。本実施の形態では、酸化物半導体
層３９９がソース電極層３９５ａ、ドレイン電極層３９５ｂと重ならない領域において、
酸化物半導体層３９９と酸化物絶縁層３９６とが接するように形成する。
本実施の形態では、酸化物絶縁層３９６として、欠陥を含む酸化シリコン層を室温又は１
００℃未満の温度で、水素及び水分が除去された高純度酸素を含むスパッタリングガス中
で、シリコンターゲットを用いて成膜する。
例えば、純度が６Ｎで、ボロンがドープされたシリコンターゲット（抵抗値０．０１Ωｃ
ｍ）を用い、基板とターゲットの間との距離（Ｔ−Ｓ間距離）を８９ｍｍ、圧力０．４Ｐ
ａ、直流（ＤＣ）電源６ｋＷ、酸素（酸素流量比率１００％）雰囲気下でパルスＤＣスパ
ッタリング法により酸化シリコン膜を成膜する。膜厚は３００ｎｍとする。なお、シリコ
ンターゲットに代えて石英（好ましくは合成石英）を酸化シリコン膜を成膜するためのタ
ーゲットとして用いることができる。なお、スパッタリングガスとして酸素又は、酸素及
びアルゴンの混合ガスを用いる。
この場合において、処理室内の水分を除去した後に、酸化物絶縁層３９６を成膜すること
が好ましい。酸化物半導体層３９９及び酸化物絶縁層３９６に水素、水酸基又は水分が含
まれないようにするためである。
処理室内の水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例え
ば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ま
しい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２
Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物絶縁層
３９６に含まれる不純物の濃度を低減できる。
なお、酸化物絶縁層３９６として、酸化シリコン層に代えて、酸化窒化シリコン層、酸化
アルミニウム層、または酸化窒化アルミニウム層などを用いることもできる。
さらに、酸化物絶縁層３９６と酸化物半導体層３９９とを接した状態で１００℃乃至４０
０℃で加熱処理を行ってもよい。本実施の形態における酸化物絶縁層３９６は欠陥を多く
含むため、この加熱処理によって酸化物半導体層３９９中に含まれる水素、水分、水酸基
又は水素化物などの不純物を酸化物絶縁層３９６に拡散させ、酸化物半導体層３９９中に
含まれる該不純物をより低減させることができる。
以上の工程で、水素、水分、水酸基又は水素化物の濃度が低減された酸化物半導体層３９
２を有する薄膜トランジスタ３９０を形成することができる（図１２（Ｅ）参照）。
上記のように酸化物半導体層を成膜するに際し、反応雰囲気中の水分を除去することで、
該酸化物半導体層中の水素及び水素化物の濃度を低減することができる。それにより酸化
物半導体層の安定化を図ることができる。
酸化物絶縁層上に保護絶縁層を設けてもよい。本実施の形態では、保護絶縁層３９８を酸
化物絶縁層３９６上に形成する。保護絶縁層３９８としては、窒化シリコン膜、窒化酸化
シリコン膜、窒化アルミニウム膜、又は窒化酸化アルミニウム膜などを用いる。
保護絶縁層３９８として、酸化物絶縁層３９６まで形成された基板３９４を１００℃乃至
４００℃の温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッタリングガ
スを導入しシリコンターゲットを用いて窒化シリコン膜を成膜する。この場合においても
、酸化物絶縁層３９６と同様に、処理室内の水分を除去した後に保護絶縁層３９８を成膜
することが好ましい。
保護絶縁層３９８を形成する場合、保護絶縁層３９８の成膜時に１００℃乃至４００℃に
基板３９４を加熱することで、酸化物半導体層３９２中に含まれる水素若しくは水分を酸
化物絶縁層３９８に拡散させることができる。この場合上記酸化物絶縁層３９６の形成後
に加熱処理を行わなくてもよい。
酸化物絶縁層３９６として酸化シリコン層を形成し、保護絶縁層３９８として窒化シリコ
ン層を積層する場合、酸化シリコン層と窒化シリコン層を同じ処理室において、共通のシ
リコンターゲットを用いて成膜することができる。先に酸素を含むスパッタリングガスを
導入して、処理室内に装着されたシリコンターゲットを用いて酸化シリコン層を形成し、
次にスパッタリングガスを窒素に切り替えて同じシリコンターゲットを用いて窒化シリコ
ン層を成膜する。これにより、酸化物絶縁層３９６を大気に曝露することなく、酸化シリ
コン層と窒化シリコン層とを連続して形成することができるため、酸化物絶縁層３９６表
面に水素や水分などの不純物が吸着することを防止することができる。また、保護絶縁層
３９８を形成した後、酸化物半導体層中に含まれる水素若しくは水分を酸化物絶縁層に拡
散させるための加熱処理（温度１００℃乃至４００℃）を行ってもよい。
保護絶縁層の形成後、さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以
下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよ
いし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から室温ま
での降温を複数回くりかえして行ってもよい。また、この加熱処理を、減圧下で行っても
よい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。この加熱処理によ
って、表示パネルの信頼性をさらに向上できる。
また、上述したように、ゲート絶縁層上にチャネル形成領域とする酸化物半導体層を成膜
する際、反応雰囲気中の水分を除去することで、該酸化物半導体層中の水素及び水素化物
の濃度を低減することができる。
上記の工程は、液晶表示パネル、エレクトロルミネセンス表示パネル、電子インクを用い
た表示装置などのバックプレーン（薄膜トランジスタが形成された基板）の製造に用いる
ことができる。上記の工程は、４００℃以下の温度で行われるため、厚さが１ｍｍ以下で
、一辺が１ｍを超えるガラス基板を用いる製造工程にも適用することができる。また、４
００℃以下の処理温度で全ての工程を行うことができるので、表示パネルを製造するため
に多大なエネルギーを消費しないで済む。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
以上のように、酸化物半導体層を用いた薄膜トランジスタを有することで、安定な電気特
性を有し信頼性の高い大型のタッチパネルを提供することができる。
（実施の形態６）
本実施の形態は、本明細書で開示する表示パネルに適用できる薄膜トランジスタの他の例
を示す。本実施の形態で示す薄膜トランジスタ３１０は、上記実施の形態における、チャ
ネル形成領域を含む酸化物半導体層を用いた薄膜トランジスタ（例えば、実施の形態１に
おけるトランジスタ２０１、２０５、２０６、３０１、実施の形態３、４におけるトラン
ジスタ５０３、５４０）として適用することができる。上記実施の形態と同一部分又は同
様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、繰り返し
の説明は省略する。また同じ箇所の詳細な説明は省略する。
本実施の形態の薄膜トランジスタ及び薄膜トランジスタの作製方法の一形態を図１３を用
いて説明する。
図１３（Ａ）乃至（Ｅ）に薄膜トランジスタの断面構造の一例を示す。図１３（Ａ）乃至
（Ｅ）に示す薄膜トランジスタ３１０は、ボトムゲート構造の一つであり逆スタガ型薄膜
トランジスタともいう。
また、薄膜トランジスタ３１０はシングルゲート構造の薄膜トランジスタを用いて説明し
たが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジス
タも形成することができる。
以下、図１３（Ａ）乃至（Ｅ）を用い、基板３０５上に薄膜トランジスタ３１０を作製す
る工程を説明する。
まず、絶縁表面を有する基板３０５上に導電膜を形成した後、第１のフォトリソグラフィ
工程によりゲート電極層３１１を形成する。なお、レジストマスクをインクジェット法で
形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用し
ないため、製造コストを低減できる。
絶縁表面を有する基板３０５に使用することができる基板に大きな制限はないが、少なく
とも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。バリウムホ
ウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上
のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、ア
ルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている
。酸化ホウ素と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐
熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いること
が好ましい。
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶
縁体でなる基板を用いても良い。他にも、結晶化ガラス基板などを用いることができる。
下地膜となる絶縁膜を基板３０５とゲート電極層３１１との間に設けてもよい。下地膜は
、基板３０５からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリ
コン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜によ
る積層構造により形成することができる。
また、ゲート電極層３１１は、モリブデン、チタン、クロム、タンタル、タングステン、
アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金
材料を用いて、単層で又は積層して形成することができる。
例えば、ゲート電極層３１１の２層の積層構造としては、アルミニウム層上にモリブデン
層が積層された２層の積層構造、銅層上にモリブデン層を積層した２層構造、銅層上に窒
化チタン層若しくは窒化タンタル層を積層した２層構造、窒化チタン層とモリブデン層と
を積層した２層構造、又は窒化タングステン層とタングステン層との２層構造とすること
が好ましい。３層の積層構造としては、タングステン層または窒化タングステン層と、ア
ルミニウムとシリコンの合金層またはアルミニウムとチタンの合金層と、窒化チタン層ま
たはチタン層とを積層することが好ましい。
次いで、ゲート電極層３１１上にゲート絶縁層３０７を形成する。
ゲート絶縁層３０７は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコ
ン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、又は酸化アルミニウ
ム層を単層で又は積層して形成することができる。例えば、成膜ガスとして、ＳｉＨ４、
酸素及び窒素を用いてプラズマＣＶＤ法により酸化窒化シリコン層を形成すればよい。ゲ
ート絶縁層３０７の膜厚は、１００ｎｍ以上５００ｎｍ以下とし、積層の場合は、例えば
、膜厚５０ｎｍ以上２００ｎｍ以下の第１のゲート絶縁層と、第１のゲート絶縁層上の膜
厚５ｎｍ以上３００ｎｍ以下の第２のゲート絶縁層の積層とする。
本実施の形態では、ゲート絶縁層３０７としてプラズマＣＶＤ法により膜厚１００ｎｍの
酸化窒化シリコン層を形成する。
次いで、ゲート絶縁層３０７上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体層３３
０を形成する。
なお、酸化物半導体層３３０をスパッタリング法により成膜する前に、アルゴンガスを導
入してプラズマを発生させる逆スパッタリングを行い、ゲート絶縁層３０７の表面に付着
しているゴミを除去することが好ましい。なお、アルゴン雰囲気に代えて窒素、ヘリウム
、酸素などを用いてもよい。
酸化物半導体層３３０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａ
ｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ
−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−
Ｏ系、Ｚｎ−Ｏ系の酸化物半導体層を用いる。酸化物半導体層３３０は、希ガス（代表的
にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素雰
囲気下においてスパッタリング法により形成することができる。また、スパッタリング法
を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行
ってもよい。本実施の形態では、酸化物半導体層３３０としてＩｎ−Ｇａ−Ｚｎ−Ｏ系金
属酸化物ターゲットを用いてスパッタリング法により成膜する。この段階での断面図が図
１３（Ａ）に相当する。
酸化物半導体層３３０をスパッタリング法で作製するためのターゲットとして、酸化亜鉛
を主成分とする金属酸化物のターゲットを用いることができる。また、金属酸化物のター
ゲットの他の例としては、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲット（組成比と
して、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］）を用いることができ
る。また、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲットとして、Ｉｎ２Ｏ３：Ｇａ
２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ比］、又はＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：
１：４［ｍｏｌ比］の組成比を有するターゲットを用いることもできる。金属酸化物ター
ゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である
。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体層は緻
密な膜となる。
酸化物半導体層３３０を成膜する際に用いるスパッタリングガスは水素、水、水酸基を有
する物質、又は水素化物などの不純物が、濃度ｐｐｍ程度、濃度ｐｐｂ程度まで除去され
た高純度ガスを用いることが好ましい。
減圧状態に保持された処理室内に基板を保持し、基板温度を１００℃以上６００℃以下好
ましくは２００℃以上４００℃以下とする。基板を加熱しながら成膜することにより、成
膜した酸化物半導体層に含まれる不純物濃度を低減することができる。また、スパッタリ
ングによる損傷が軽減される。そして、処理室内の水分を除去しつつ水素及び水分が除去
されたスパッタリングガスを導入し、金属酸化物をターゲットとして基板３０５上に酸化
物半導体層３３０を成膜する。処理室内の水分を除去するためには、吸着型の真空ポンプ
を用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーシ
ョンポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコー
ルドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、
例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を
含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体層に含まれる不
純物の濃度を低減できる。
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ
、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用さ
れる。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一とな
るために好ましい。酸化物半導体層は好ましくは５ｎｍ以上３０ｎｍ以下とする。なお、
適用する酸化物半導体材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すれ
ばよい。
次いで、酸化物半導体層３３０を第２のフォトリソグラフィ工程により島状の酸化物半導
体層に加工する。また、島状の酸化物半導体層を形成するためのレジストマスクをインク
ジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマ
スクを使用しないため、製造コストを低減できる。
次いで、酸化物半導体層に第１の加熱処理を行う。この第１の加熱処理によって酸化物半
導体層の脱水化または脱水素化を行うことができる。第１の加熱処理の温度は、４００℃
以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処
理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０
℃において１時間の加熱処理を行い、酸化物半導体層３３１を得る（図１３（Ｂ）参照。
）。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎ
ｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライ
ドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧
水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置
である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、ア
ルゴンなどの希ガス、または窒素のような、加熱処理において被処理物と反応しない不活
性気体が用いられる。
例えば、第１の加熱処理として、６５０℃乃至７００℃の高温に加熱した不活性ガス中に
基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス
中から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能
となる。
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガス
に水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、ま
たはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、
好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましく
は０．１ｐｐｍ以下）とすることが好ましい。
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体層３３０に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から
基板を取り出し、フォトリソグラフィ工程を行う。
酸化物半導体層に対する脱水化、脱水素化の効果を奏する加熱処理は、酸化物半導体層成
膜後、酸化物半導体層上にソース電極層及びドレイン電極層を積層させた後、ソース電極
層及びドレイン電極層上に保護絶縁膜を形成した後、のいずれで行っても良い。
また、ゲート絶縁層３０７にコンタクトホールを形成する場合、その工程は酸化物半導体
層３３０に脱水化または脱水素化処理を行う前でも行った後に行ってもよい。
なお、ここでの酸化物半導体層のエッチングは、ウェットエッチングに限定されずドライ
エッチングを用いてもよい。
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング
液、エッチング時間、温度等）を適宜調節する。
次いで、ゲート絶縁層３０７、及び酸化物半導体層３３１上に、ソース電極層及びドレイ
ン電極層（これと同じ層で形成される配線を含む）となる導電膜を形成する。導電膜をス
パッタリング法や真空蒸着法で形成すればよい。ソース電極層及びドレイン電極層（これ
と同じ層で形成される配線を含む）となる導電膜の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔ
ａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、または上述した元素を成分とする合金、上述
した元素を組み合わせた合金等が挙げられる。また、Ａｌ、Ｃｕなどの金属層の一方また
は双方にＣｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどの高融点金属層を積層させた構成としても良い
。また、Ｓｉ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｃｒ、Ｎｄ、Ｓｃ、ＹなどＡｌ膜に生ずるヒロッ
クやウィスカーの発生を防止する元素が添加されているＡｌ材料を用いることで耐熱性を
向上させることが可能となる。
また、導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを
含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、Ｔｉ
膜と、そのＴｉ膜上に重ねてアルミニウム膜を積層し、さらにその上にＴｉ膜を成膜する
３層構造などが挙げられる。
また、ソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）となる
導電膜としては導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化
インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウ
ム酸化スズ混合酸化物（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸
化亜鉛混合酸化物（Ｉｎ２Ｏ３―ＺｎＯ）または前記金属酸化物にシリコン若しくは酸化
シリコンを含ませたものを用いることができる。
導電膜成膜後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせ
ることが好ましい。
第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッ
チングを行ってソース電極層３１５ａ、ドレイン電極層３１５ｂを形成した後、レジスト
マスクを除去する（図１３（Ｃ）参照）。
第３のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレ
ーザ光やＡｒＦレーザ光を用いる。酸化物半導体層３３１上で隣り合うソース電極層３１
５ａの下端部とドレイン電極層３１５ｂの下端部との間隔幅によって後に形成される薄膜
トランジスタのチャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を
行う場合には、数ｎｍ乃至数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕ
ｌｔｒａｖｉｏｌｅｔ）を用いて第３のフォトリソグラフィ工程でのレジストマスク形成
時の露光を行う。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に
形成される薄膜トランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすること
も可能であり、回路の動作速度を高速化できる。さらに本実施の形態の酸化物半導体層を
用いた薄膜トランジスタはオフ電流値が極めて小さいため、低消費電力化も図ることがで
きる。
なお、導電膜のエッチングの際に、酸化物半導体層３３１は完全に除去されないようにそ
れぞれの材料及びエッチング条件を適宜調節する。
本実施の形態では、導電膜としてＴｉ膜を用いて、酸化物半導体層３３１にはＩｎ−Ｇａ
−Ｚｎ−Ｏ系酸化物半導体を用いて、エッチャントとしてアンモニア過水（３１重量％過
酸化水素水：２８重量％アンモニア水：水＝５：２：２）を用いる。
なお、第３のフォトリソグラフィ工程では、酸化物半導体層３３１の一部がエッチングさ
れ、溝部（凹部）を有する酸化物半導体層となることもある。また、ソース電極層３１５
ａ、ドレイン電極層３１５ｂを形成するためのレジストマスクをインクジェット法で形成
してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しない
ため、製造コストを低減できる。
また、酸化物半導体層３３１とソース電極層３１５ａ及びドレイン電極層３１５ｂの間に
、酸化物導電層を形成してもよい。酸化物導電層とソース電極層及びドレイン電極層を形
成するための金属層は、連続成膜が可能である。酸化物導電層はソース領域及びドレイン
領域として機能しうる。
ソース領域及びドレイン領域として、酸化物導電層を酸化物半導体層３３１とソース電極
層３１５ａ及びドレイン電極層３１５ｂとの間に設けることで、ソース領域及びドレイン
領域の低抵抗化を図ることができ、トランジスタの高速動作が可能である。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過
した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマ
スクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成されたレジスト
マスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形する
ことができるため、異なるパターンに加工する複数のエッチング工程に用いることができ
る。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対
応するレジストマスクを形成することができる。よって露光マスク数を削減することがで
き、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行う。このプラズ
マ処理によって露出している酸化物半導体層の表面に付着した吸着水などを除去する。ま
た、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
プラズマ処理を行った後、酸化物半導体層を大気に触れさせることなく、酸化物半導体層
の一部に接する保護絶縁膜となる酸化物絶縁層３１６を形成する。
酸化物絶縁層３１６は、少なくとも１ｎｍ以上の膜厚とし、スパッタリング法など、酸化
物絶縁層３１６に水、水素等の不純物を混入させない方法を適宜用いて形成することがで
きる。酸化物絶縁層３１６に水素が含まれると、その水素の酸化物半導体層への侵入、又
は水素による酸化物半導体層中の酸素に対する引き抜き、が生じ酸化物半導体層のバック
チャネルが低抵抗化（Ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よ
って、酸化物絶縁層３１６はできるだけ水素を含まない膜になるように、成膜方法に水素
を用いないことが重要である。
酸化物半導体層に接して形成される酸化物絶縁層３１６は、水分や、水素イオンや、ＯＨ
−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜、代
表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化ア
ルミニウム膜などを用いる。本実施の形態では、酸化物絶縁層３１６として膜厚２００ｎ
ｍの酸化シリコン膜をスパッタリング法を用いて成膜する。成膜時の基板温度は、室温以
上３００℃以下とすればよく、本実施の形態では１００℃とする。酸化シリコン膜のスパ
ッタリング法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、ま
たは希ガス（代表的にはアルゴン）及び酸素雰囲気下において行うことができる。また、
ターゲットとして酸化シリコンターゲットまたはシリコンターゲットを用いることができ
る。例えば、シリコンターゲットを用いて、酸素、及び窒素雰囲気下でスパッタリング法
により酸化シリコン膜を形成することができる。
この場合において、処理室内の水分を除去しつつ酸化物絶縁層３１６を成膜することが好
ましい。酸化物半導体層３３１及び酸化物絶縁層３１６に水素、水酸基又は水分が含まれ
ないようにするためである。
処理室内の水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例え
ば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ま
しい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２
Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物絶縁層
３１６に含まれる不純物の濃度を低減できる。
酸化物絶縁層３１６を、成膜する際に用いるスパッタリングガスは水素、水、水酸基又は
水素化物などの不純物が、濃度ｐｐｍ程度、濃度ｐｐｂ程度まで除去された高純度ガスを
用いることが好ましい。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲
気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理では、酸化物半導体層
は、その一部（チャネル形成領域）が酸化物絶縁層３１６と接した状態で加熱される。
以上の工程を経ることによって、成膜後の酸化物半導体層は、脱水化または脱水素化のた
めの第１の加熱処理によって低抵抗化され、その後、第２の加熱処理によって酸化物半導
体層３１６と接する部分が選択的に酸素過剰な状態となる。その結果、ゲート電極層３１
１と重なるチャネル形成領域３１３はＩ型となり、ソース電極層３１５ａに重なる高抵抗
ソース領域３１４ａと、ドレイン電極層３１５ｂに重なる高抵抗ドレイン領域３１４ｂと
が自己整合的に形成される。以上の工程で薄膜トランジスタ３１０が形成される（図１３
（Ｄ）参照）。
また、酸化物絶縁層３１６として欠陥を多く含む酸化シリコン層を用いると、酸化シリコ
ン層形成後の加熱処理によって酸化物半導体層中に含まれる水素、水分、水酸基又は水素
化物などの不純物を酸化物絶縁層に拡散させ、酸化物半導体層中に含まれる該不純物をよ
り低減させる効果を奏する。
なお、ドレイン電極層３１５ｂ（及びソース電極層３１５ａ）と重畳した酸化物半導体層
において高抵抗ドレイン領域３１４ｂ（又は高抵抗ソース領域３１４ａ）を形成すること
により、薄膜トランジスタの信頼性の向上を図ることができる。具体的には、高抵抗ドレ
イン領域３１４ｂを形成することで、ドレイン電極層３１５ｂから高抵抗ドレイン領域３
１４ｂ、チャネル形成領域３１３にかけて、導電性を段階的に変化させうるような構造と
することができる。そのため、ドレイン電極層３１５ｂに高電源電位ＶＤＤを供給する配
線に接続して動作させる場合、ゲート電極層３１１とドレイン電極層３１５ｂとの間に高
電界が印加されても高抵抗ドレイン領域がバッファとなり局所的な高電界が印加されず、
トランジスタの耐圧を向上させた構成とすることができる。
また、酸化物半導体層３３１における高抵抗ソース領域３１４ａ又は高抵抗ドレイン領域
３１４ｂは、酸化物半導体層３３１の膜厚が１５ｎｍ以下と薄い場合は膜厚方向全体にわ
たって形成されるが、酸化物半導体層３３１の膜厚が３０ｎｍ以上の場合は、酸化物半導
体層３３１の一部、すなわち、ソース電極層３１５ａ又はドレイン電極層３１５ｂと接す
る領域及びその近傍だけに形成され、ゲート絶縁膜３３１に近い領域はＩ型とすることも
できる。
酸化物絶縁層３１６上にさらに保護絶縁層３０８を形成してもよい。保護絶縁層３０８は
、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入すること
をブロックする無機絶縁膜を用い、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリ
コン膜、窒化酸化アルミニウム膜などを用いる。例えば、ＲＦスパッタリング法を用いて
窒化シリコン膜を形成する。ＲＦスパッタリング法は、量産性がよいため、保護絶縁層の
成膜方法として好ましい。本実施の形態では、保護絶縁層３０６を、窒化シリコン膜を用
いて形成する（図１３（Ｅ）参照。）。
本実施の形態では、保護絶縁層３０６として、酸化物絶縁層３１６まで形成された基板３
０５を１００℃乃至４００℃の温度に加熱し、水素及び水分が除去された高純度窒素を含
むスパッタリングガスを導入しシリコンターゲットを用いて窒化シリコン膜を成膜する。
この場合においても、酸化物絶縁層３１６と同様に、処理室内の水分を除去しつつ保護絶
縁層３０６を成膜することが好ましい。
保護絶縁層３０６の形成後、さらに大気中、１００℃以上２００℃以下、１時間以上３０
時間以下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱し
てもよいし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から
室温までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、減圧下で行
ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。
保護絶縁層３０６上に平坦化のための平坦化絶縁層を設けてもよい。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
以上のように、酸化物半導体層を用いた薄膜トランジスタを有することで、安定な電気特
性を有し信頼性の高い大型のタッチパネルを提供することができる。
（実施の形態７）
本実施の形態は、本明細書で開示する表示パネルに適用できる薄膜トランジスタの他の例
を示す。本実施の形態で示す薄膜トランジスタ３６０は、上記実施の形態における、チャ
ネル形成領域を含む酸化物半導体層を用いた薄膜トランジスタ（例えば、実施の形態１に
おけるトランジスタ２０１、２０５、２０６、３０１、実施の形態３、４におけるトラン
ジスタ５０３、５４０）として適用することができる。上記実施の形態と同一部分又は同
様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、繰り返し
の説明は省略する。また同じ箇所の詳細な説明は省略する。
本実施の形態の薄膜トランジスタ及び薄膜トランジスタの作製方法の一形態を、図１４を
用いて説明する。
図１４（Ａ）乃至（Ｄ）に薄膜トランジスタの断面構造の一例を示す。図１４（Ａ）乃至
（Ｄ）に示す薄膜トランジスタ３６０は、チャネル保護型（チャネルストップ型ともいう
）と呼ばれるボトムゲート構造の一つであり逆スタガ型薄膜トランジスタともいう。
また、薄膜トランジスタ３６０はシングルゲート構造の薄膜トランジスタを用いて説明し
たが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジス
タも形成することができる。
以下、図１４（Ａ）乃至（Ｄ）を用い、基板３２０上に薄膜トランジスタ３６０を作製す
る工程を説明する。
まず、絶縁表面を有する基板３２０上に導電膜を形成した後、第１のフォトリソグラフィ
工程によりゲート電極層３６１を形成する。なお、レジストマスクをインクジェット法で
形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用し
ないため、製造コストを低減できる。
また、ゲート電極層３６１は、モリブデン、チタン、クロム、タンタル、タングステン、
アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金
材料を用いて、単層で又は積層して形成することができる。
次いで、ゲート電極層３６１上にゲート絶縁層３２２を形成する。
本実施の形態では、ゲート絶縁層３２２としてプラズマＣＶＤ法により膜厚１００ｎｍの
酸化窒化シリコン層を形成する。
次いで、ゲート絶縁層３２２上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体層を形
成し、第２のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。本実施の
形態では、酸化物半導体層としてＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いて
スパッタリング法により成膜する。
この場合において、処理室内の水分を除去しつつ酸化物半導体層を成膜することが好まし
い。酸化物半導体層に水素、水酸基又は水分が含まれないようにするためである。
処理室内の水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例え
ば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ま
しい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２
Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物半導体
層に含まれる不純物の濃度を低減できる。
酸化物半導体層を成膜する際に用いるスパッタリングガスは水素、水、水酸基又は水素化
物などの不純物が濃度ｐｐｍ程度、濃度ｐｐｂ程度まで除去された高純度ガスを用いるこ
とが好ましい。
次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第
１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み
点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導
体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れる
ことなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層３３２を得る（
図１４（Ａ）参照。）。
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行う。このプラズ
マ処理によって露出している酸化物半導体層の表面に付着した吸着水などを除去する。ま
た、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
次いで、ゲート絶縁層３２２、及び酸化物半導体層３３２上に、酸化物絶縁層を形成した
後、第３のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチング
を行って酸化物絶縁層３６６を形成した後、レジストマスクを除去する。
本実施の形態では、酸化物絶縁層３６６として膜厚２００ｎｍの酸化シリコン膜をスパッ
タリング法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく
、本実施の形態では１００℃とする。酸化シリコン膜のスパッタリング法による成膜は、
希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアル
ゴン）及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化シリコ
ンターゲットまたはシリコンターゲットを用いることができる。例えば、シリコンターゲ
ットを用いて、酸素、及び窒素雰囲気下でスパッタリング法により酸化シリコン膜を形成
することができる。低抵抗化した酸化物半導体層に接して形成する酸化物絶縁層３６６は
、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入すること
をブロックする無機絶縁膜を用い、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸
化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。
この場合において、処理室内の水分を除去しつつ酸化物絶縁層３６６を成膜することが好
ましい。酸化物半導体層３３２及び酸化物絶縁層３６６に水素、水酸基又は水分が含まれ
ないようにするためである。
処理室内の水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例え
ば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ま
しい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２
Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物絶縁層
３６６に含まれる不純物の濃度を低減できる。
酸化物絶縁層３６６を成膜する際に用いるスパッタリングガスは水素、水、水酸基又は水
素化物などの不純物が濃度ｐｐｍ程度、濃度ｐｐｂ程度まで除去された高純度ガスを用い
ることが好ましい。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行ってもよい。例えば、
窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸
化物半導体層の一部（チャネル形成領域）が酸化物絶縁層３６６と接した状態で加熱され
る。
本実施の形態は、さらに酸化物絶縁層３６６が設けられ一部が露出している酸化物半導体
層３３２を、窒素のような不活性ガス雰囲気下、又は減圧下で加熱処理を行う。酸化物絶
縁層３６６によって覆われていない露出された酸化物半導体層３３２の領域は、窒素のよ
うな不活性ガス雰囲気下、又は減圧下で加熱処理を行うと、低抵抗化することができる。
例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。
酸化物絶縁層３６６が設けられた酸化物半導体層３３２に対する窒素雰囲気下の加熱処理
によって、酸化物半導体層３３２の露出領域は低抵抗化し、抵抗の異なる領域（図１４（
Ｂ）においては斜線領域及び白地領域で示す）を有する酸化物半導体層３６２となる。
次いで、ゲート絶縁層３２２、酸化物半導体層３６２、及び酸化物絶縁層３６６上に、導
電膜を形成した後、第４のフォトリソグラフィ工程によりレジストマスクを形成し、選択
的にエッチングを行ってソース電極層３６５ａ、ドレイン電極層３６５ｂを形成した後、
レジストマスクを除去する（図１４（Ｃ）参照）。
ソース電極層３６５ａ、ドレイン電極層３６５ｂの材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔ
ａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、または上述した元素を成分とする合金、上述
した元素を組み合わせた合金膜等が挙げられる。また、Ａｌ、Ｃｕなどの金属層の一方ま
たは双方にＣｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどの高融点金属層を積層させた構成としても良
い。また、Ｓｉ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｃｒ、Ｎｄ、Ｓｃ、ＹなどＡｌ膜に生ずるヒロ
ックやウィスカーの発生を防止する元素が添加されているＡｌ材料を用いることで耐熱性
を向上させることが可能となる。
また、ソース電極層３６５ａ、ドレイン電極層３６５ｂは、単層構造でも、２層以上の積
層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム
膜上にチタン膜を積層する２層構造、Ｔｉ膜と、そのＴｉ膜上に重ねてアルミニウム膜を
積層し、さらにその上にＴｉ膜を成膜する３層構造などが挙げられる。
また、ソース電極層３６５ａ、ドレイン電極層３６５ｂとしては導電性の金属酸化物で形
成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（
ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２
、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）または前記
金属酸化物材料にシリコン若しくは酸化シリコンを含ませたものを用いることができる。
以上の工程を経ることによって、成膜後の酸化物半導体層に対して脱水化または脱水素化
のための加熱処理を行って低抵抗化した後、酸化物半導体層の一部を選択的に酸素過剰な
状態とする。その結果、ゲート電極層３６１と重なるチャネル形成領域３６３は、Ｉ型と
なり、ソース電極層３６５ａに重なる高抵抗ソース領域３６４ａと、ドレイン電極層３６
５ｂに重なる高抵抗ドレイン領域３６４ｂとが自己整合的に形成される。以上の工程で薄
膜トランジスタ３６０が形成される。
なお、ドレイン電極層３６５ｂ（及びソース電極層３６５ａ）と重畳した酸化物半導体層
において高抵抗ドレイン領域３６４ｂ（又は高抵抗ソース領域３６４ａ）を形成すること
により、薄膜トランジスタの信頼性の向上を図ることができる。具体的には、高抵抗ドレ
イン領域３６４ｂを形成することで、ドレイン電極層３６５ｂから高抵抗ドレイン領域３
６４ｂ、チャネル形成領域３６３にかけて、導電性を段階的に変化させうるような構造と
することができる。そのため、ドレイン電極層３６５ｂに高電源電位ＶＤＤを供給する配
線に接続して動作させる場合、ゲート電極層３６１とドレイン電極層３６５ｂとの間に高
電界が印加されても高抵抗ドレイン領域がバッファとなり局所的な高電界が印加されず、
トランジスタの耐圧を向上させた構成とすることができる。
ソース電極層３６５ａ、ドレイン電極層３６５ｂ、酸化物絶縁層３６６上に保護絶縁層３
２３を形成する。本実施の形態では、保護絶縁層３２３を、窒化シリコン膜を用いて形成
する（図１４（Ｄ）参照）。
なお、ソース電極層３６５ａ、ドレイン電極層３６５ｂ、酸化物絶縁層３６６上にさらに
酸化物絶縁層を形成し、該酸化物絶縁層上に保護絶縁層３２３を積層してもよい。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
以上のように、酸化物半導体層を用いた薄膜トランジスタを有することで、安定な電気特
性を有し信頼性の高い大型のタッチパネルを提供することができる。
（実施の形態８）
本実施の形態は、本明細書で開示する表示パネルに適用できる薄膜トランジスタの他の例
を示す。本実施の形態で示す薄膜トランジスタ３５０は、上記実施の形態における、チャ
ネル形成領域を含む酸化物半導体層を用いた薄膜トランジスタ（例えば、実施の形態１に
おけるトランジスタ２０１、２０５、２０６、３０１、実施の形態３、４におけるトラン
ジスタ５０３、５４０）として適用することができる。上記実施の形態と同一部分又は同
様な機能を有する部分及び工程は、上記実施の形態と同様に行うことができ、繰り返しの
説明は省略する。また同じ箇所の詳細な説明は省略する。
本実施の形態の薄膜トランジスタ及び薄膜トランジスタの作製方法の一形態を、図１５を
用いて説明する。
また、薄膜トランジスタ３５０はシングルゲート構造の薄膜トランジスタを用いて説明し
たが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジス
タも形成することができる。
以下、図１５（Ａ）乃至（Ｄ）を用い、基板３４０上に薄膜トランジスタ３５０を作製す
る工程を説明する。
まず、絶縁表面を有する基板３４０上に導電膜を形成した後、第１のフォトリソグラフィ
工程によりゲート電極層３５１を形成する。本実施の形態では、ゲート電極層３５１とし
て、膜厚１５０ｎｍのタングステン膜を、スパッタリング法を用いて形成する。
次いで、ゲート電極層３５１上にゲート絶縁層３４２を形成する。本実施の形態では、ゲ
ート絶縁層３４２としてプラズマＣＶＤ法により膜厚１００ｎｍの酸化窒化シリコン層を
形成する。
次いで、ゲート絶縁層３４２に、導電膜を形成し、第２のフォトリソグラフィ工程により
導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層３５５ａ
、ドレイン電極層３５５ｂを形成した後、レジストマスクを除去する（図１５（Ａ）参照
）。
次に酸化物半導体層３４５を形成する（図１５（Ｂ）参照）。本実施の形態では、酸化物
半導体層３４５としてＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタリ
ング法により成膜する。酸化物半導体層３４５を第３のフォトリソグラフィ工程により島
状の酸化物半導体層に加工する。
この場合において、処理室内の水分を除去しつつ酸化物半導体層３４５を成膜することが
好ましい。酸化物半導体層３４５に水素、水酸基又は水分が含まれないようにするためで
ある。
処理室内の水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例え
ば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ま
しい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２
Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物半導体
層３４５に含まれる不純物の濃度を低減できる。
酸化物半導体層３４５を成膜する際に用いるスパッタリングガスは水素、水、水酸基又は
水素化物などの不純物が濃度ｐｐｍ程度、濃度ｐｐｂ程度まで除去された高純度ガスを用
いることが好ましい。
次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第
１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み
点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導
体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れる
ことなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層３４６を得る（
図１５（Ｃ）参照）。
また、第１の加熱処理として、６５０℃乃至７００℃の高温に加熱した不活性ガス中に基
板を移動させて、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から
出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能となる
。
次いで、酸化物半導体層３４６に接する保護絶縁膜となる酸化物絶縁層３５６を形成する
。
酸化物絶縁層３５６は、少なくとも１ｎｍ以上の膜厚とし、スパッタリング法など、酸化
物絶縁層３５６に水、水素等の不純物を混入させない方法を適宜用いて形成することがで
きる。酸化物絶縁層３５６に水素が含まれると、水素が酸化物半導体層へ侵入し、また水
素が酸化物半導体層中の酸素を引き抜くことで酸化物半導体層のバックチャネルが低抵抗
化（Ｎ型化）してしまい、寄生チャネルが形成される恐れがある。よって、酸化物絶縁層
３５６はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重
要である。
本実施の形態では、酸化物絶縁層３５６として膜厚２００ｎｍの酸化シリコン膜をスパッ
タリング法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく
、本実施の形態では１００℃とする。酸化シリコン膜のスパッタリング法による成膜は、
希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアル
ゴン）及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化シリコ
ンターゲットまたはシリコンターゲットを用いることができる。例えば、シリコンターゲ
ットを用いて、酸素、及び窒素雰囲気下でスパッタリング法により酸化シリコンを形成す
ることができる。低抵抗化した酸化物半導体層に接して形成する酸化物絶縁層３５６は、
水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することを
ブロックする無機絶縁膜を用い、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化
アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。
この場合において、処理室内の水分を除去しつつ酸化物絶縁層３５６を成膜することが好
ましい。酸化物半導体層３５２及び酸化物絶縁層３５６に水素、水酸基又は水分が含まれ
ないようにするためである。
処理室内の水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例え
ば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ま
しい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２
Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物絶縁層
３５６に含まれる不純物の濃度を低減できる。
酸化物絶縁層３５６を成膜する際に用いるスパッタリングガスは水素、水、水酸基又は水
素化物などの不純物が濃度ｐｐｍ程度、濃度ｐｐｂ程度まで除去された高純度ガスを用い
ることが好ましい。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲
気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導
体層の一部（チャネル形成領域）が酸化物絶縁層３５６と接した状態で加熱される。
以上の工程を経ることによって、成膜後の酸化物半導体層に対して脱水化または脱水素化
のための加熱処理を行って低抵抗化した後、酸化物半導体層一部を選択的に酸素過剰な状
態とする。その結果、Ｉ型の酸化物半導体層３５２が形成される。以上の工程で薄膜トラ
ンジスタ３５０が形成される。
酸化物絶縁層３５６上にさらに保護絶縁層を形成してもよい。例えば、ＲＦスパッタリン
グ法を用いて窒化シリコン膜を形成する。本実施の形態では、保護絶縁層として保護絶縁
層３４３を、窒化シリコン膜を用いて形成する（図１５（Ｄ）参照）。
保護絶縁層３４３上に平坦化のための平坦化絶縁層を設けてもよい。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
以上のように、酸化物半導体層を用いた薄膜トランジスタを有することで、安定な電気特
性を有し信頼性の高い大型のタッチパネルを提供することができる。
（実施の形態９）
本実施の形態は、本明細書で開示する表示パネルに適用できる薄膜トランジスタの他の例
を示す。本実施の形態で示す薄膜トランジスタ３８０は、上記実施の形態における、チャ
ネル形成領域を含む酸化物半導体層を用いた薄膜トランジスタ（例えば、実施の形態１に
おけるトランジスタ２０１、２０５、２０６、３０１、実施の形態３、４におけるトラン
ジスタ５０３、５４０）として適用することができる。
本実施の形態では、薄膜トランジスタの作製工程の一部が実施の形態６と異なる例を図１
６に示す。図１６は、図１３と工程が一部異なる点以外は同じであるため、同じ箇所には
同じ符号を用い、同じ箇所の詳細な説明は省略する。
実施の形態６に従って、基板３７０上にゲート電極層３８１を形成し、第１のゲート絶縁
層３７２ａ、第２のゲート絶縁層３７２ｂを積層する。本実施の形態では、ゲート絶縁層
を２層構造とし、第１のゲート絶縁層３７２ａに窒化物絶縁層を、第２のゲート絶縁層３
７２ｂに酸化物絶縁層を用いる。
酸化物絶縁層としては、酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、酸
化窒化アルミニウム層、又は酸化ハフニウム層などを用いることができる。また、窒化絶
縁層としては、窒化シリコン層、窒化酸化シリコン層、窒化アルミニウム層、又は窒化酸
化アルミニウム層などを用いることができる。
本実施の形態では、ゲート電極層３８１側から窒化シリコン層と酸化シリコン層とを積層
した構造とする。第１のゲート絶縁層３７２ａとしてスパッタリング法により膜厚５０ｎ
ｍ以上２００ｎｍ以下（本実施の形態では５０ｎｍ）の窒化シリコン層（ＳｉＮｙ（ｙ＞
０））を形成し、第１のゲート絶縁層３７２ａ上に第２のゲート絶縁層３７２ｂとして膜
厚５ｎｍ以上３００ｎｍ以下（本実施の形態では１００ｎｍ）の酸化シリコン層（ＳｉＯ
ｘ（ｘ＞０））を積層して、膜厚１５０ｎｍのゲート絶縁層とする。
次に酸化物半導体層の形成を行い、酸化物半導体層をフォトリソグラフィ工程により島状
の酸化物半導体層に加工する。本実施の形態では、酸化物半導体層としてＩｎ−Ｇａ−Ｚ
ｎ−Ｏ系金属酸化物ターゲットを用いてスパッタリング法により成膜する。
この場合において、処理室内の水分を除去しつつ酸化物半導体層を成膜することが好まし
い。酸化物半導体層に水素、水酸基又は水分が含まれないようにするためである。
処理室内の水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例え
ば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ま
しい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２
Ｏ）など水素原子を含む化合物を含む化合物等が排気されるため、当該成膜室で成膜した
酸化物半導体層に含まれる不純物の濃度を低減できる。
酸化物半導体層を成膜する際に用いるスパッタリングガスは水素、水、水酸基又は水素化
物などの不純物が濃度ｐｐｍ程度、濃度ｐｐｂ程度まで除去された高純度ガスを用いるこ
とが好ましい。
次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第
１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４２５℃以上とする。な
お、４２５℃以上であれば加熱処理時間は１時間以下でよいが、４２５℃未満であれば加
熱処理時間は、１時間よりも長時間行うこととする。ここでは、加熱処理装置の一つであ
る電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下において加熱処理を行っ
た後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導
体層を得る。その後、同じ炉に高純度の酸素ガス、高純度のＮ２Ｏガス、又は超乾燥エア
（露点が−４０℃以下、好ましくは−６０℃以下）を導入して冷却を行う。酸素ガスまた
はＮ２Ｏガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導
入する酸素ガスまたはＮ２Ｏガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは
７Ｎ（９９．９９９９９％）以上（即ち酸素ガスまたはＮ２Ｏガス中の不純物濃度を１ｐ
ｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
なお、加熱処理装置は電気炉に限られず、例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈ
ｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ
Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用
いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノン
アークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのラ
ンプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。また、ＬＲ
ＴＡ装置、ランプだけでなく、抵抗発熱体などの発熱体からの熱伝導または熱輻射によっ
て、被処理物を加熱する装置を備えていてもよい。ＧＲＴＡとは高温のガスを用いて加熱
処理を行う方法である。ガスには、アルゴンなどの希ガス、または窒素のような、加熱処
理によって被処理物と反応しない不活性気体が用いられる。ＲＴＡ法を用いて、６００℃
乃至７５０℃で数分間加熱処理を行ってもよい。
また、脱水化または脱水素化を行う第１の加熱処理後に２００℃以上４００℃以下、好ま
しくは２００℃以上３００℃以下の温度で酸素ガスまたはＮ２Ｏガス雰囲気下での加熱処
理を行ってもよい。
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体層に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を
取り出し、フォトリソグラフィ工程を行う。
以上の工程を経ることによって酸化物半導体層全体を酸素過剰な状態とすることで、高抵
抗化、即ちＩ型化させる。よって、全体がＩ型化した酸化物半導体層３８２を得る。
次いで、酸化物半導体層３８２上に導電膜を形成し、該導電膜上にフォトリソグラフィ工
程によりレジストマスクを形成し、該導電膜を選択的にエッチングし、ソース電極層３８
５ａ、ドレイン電極層３８５ｂを形成する。その後、第２のゲート絶縁層３７２ｂ、酸化
物半導体層３８２、ソース電極層３８５ａ、及びドレイン電極層３８５ｂ上にスパッタリ
ング法で酸化物絶縁層３８６を形成する。
この場合において、処理室内の水分を除去しつつ酸化物絶縁層３８６を成膜することが好
ましい。酸化物半導体層３８２及び酸化物絶縁層３８６に水素、水酸基又は水分が含まれ
ないようにするためである。
処理室内の水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例え
ば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ま
しい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２
Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物絶縁層
３８６に含まれる不純物の濃度を低減できる。
酸化物絶縁層３８６を成膜する際に用いるスパッタリングガスは水素、水、水酸基又は水
素化物などの不純物が濃度ｐｐｍ程度、濃度ｐｐｂ程度まで除去された高純度ガスを用い
ることが好ましい。
以上の工程で、薄膜トランジスタ３８０を形成することができる。
次いで、薄膜トランジスタの電気的特性のばらつきを軽減するため、不活性ガス雰囲気下
、例えば、窒素ガス雰囲気下で加熱処理（好ましくは１５０℃以上３５０℃未満）を行っ
てもよい。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。
酸化物絶縁層３８６上に保護絶縁層３７３を形成する。本実施の形態では、保護絶縁層３
７３として、スパッタリング法を用いて膜厚１００ｎｍの窒化シリコン膜を形成する。
窒化物絶縁層からなる保護絶縁層３７３及び第１のゲート絶縁層３７２ａは、水分や、水
素や、水素化物、水酸化物などの不純物を含まず、これらが外部から侵入することをブロ
ックする効果がある。
従って、保護絶縁層３７３形成後の製造プロセスにおいて、外部からの水分などの不純物
の侵入を防ぐことができる。また、表示パネルを含む半導体装置、例えば液晶表示装置と
してデバイスが完成した後にも長期的に、外部からの水分などの不純物の侵入を防ぐこと
ができデバイスの長期信頼性を向上することができる。
また、窒化物絶縁層からなる保護絶縁層３７３と第１のゲート絶縁層３７２ａとの間に設
けられる第２のゲート絶縁層３７２ｂの一部を除去し、保護絶縁層３７３と第１のゲート
絶縁層３７２ａとが接する構造としてもよい。
従って、酸化物半導体層中の水分や、水素や、水素化物、水酸化物などの不純物を究極に
まで低減し、かつ該不純物の再混入を防止し、酸化物半導体層中の不純物濃度を低く維持
することができる。
保護絶縁層３７３上に平坦化のための平坦化絶縁層を設けてもよい。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
以上のように、酸化物半導体層を用いた薄膜トランジスタを有することで、安定な電気特
性を有し信頼性の高い大型の表示装置を提供することができる。
（実施の形態１０）
本実施の形態は、本明細書で開示する表示パネルに適用できる薄膜トランジスタの他の例
を示す。本実施の形態で示す薄膜トランジスタは、実施の形態１乃至９の薄膜トランジス
タに適用することができる。
本実施の形態では、ゲート電極層、ソース電極層及びドレイン電極層に透光性を有する導
電材料を用いる例を示す。従って、他は上記実施の形態と同様に行うことができ、上記実
施の形態と同一部分又は同様な機能を有する部分、及び工程の繰り返しの説明は省略する
。また同じ箇所の詳細な説明は省略する。
例えば、ゲート電極層、ソース電極層、ドレイン電極層の材料として、可視光に対して透
光性を有する導電材料、例えばＩｎ−Ｓｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ
−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−
Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ
系、Ｚｎ−Ｏ系の金属酸化物を適用することができ、膜厚は５０ｎｍ以上３００ｎｍ以下
の範囲内で適宜選択する。ゲート電極層、ソース電極層、ドレイン電極層に用いる金属酸
化物の成膜方法は、スパッタリング法や真空蒸着法（電子ビーム蒸着法など）や、アーク
放電イオンプレーティング法や、スプレー法を用いる。また、スパッタリング法を用いる
場合、２重量％以上１０重量％以下のＳｉＯ２を含むターゲットを用いて成膜を行っても
よい。
なお、可視光に対して透光性を有する導電膜の組成比の単位は原子％とし、電子線マイク
ロアナライザー（ＥＰＭＡ：Ｅｌｅｃｔｒｏｎ Ｐｒｏｂｅ Ｘ−ｒａｙ ＭｉｃｒｏＡ
ｎａｌｙｚｅｒ）を用いた分析により評価するものとする。
また、薄膜トランジスタが配置される画素では、画素電極層、またはその他の電極層（容
量電極層など）や、その他の配線層（容量配線層など）に可視光に対して透光性を有する
導電膜を用いると、高開口率を有する表示装置を実現することができる。勿論、画素に存
在するゲート絶縁層、酸化物絶縁層、保護絶縁層、平坦化絶縁層に可視光に対して透光性
を有する膜を用いることが好ましい。
本明細書において、可視光に対して透光性を有する膜とは可視光の透過率が７５乃至１０
０％である膜厚を有する膜を指し、その膜が導電性を有する場合は透明の導電膜とも呼ぶ
。また、ゲート電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電
極層や、その他の配線層に適用する金属酸化物として、可視光に対して半透明の導電膜を
用いてもよい。可視光に対して半透明とは可視光の透過率が５０乃至７５％であることを
指す。
薄膜トランジスタに透光性を持たせると、表示領域やフォトセンサと重なって設けても光
を透過し、表示や光の検出を妨げないので、開口率を向上させることができる。また、薄
膜トランジスタの構成部材に透光性を有する膜を用いることで、広視野角を実現するため
、１画素を複数のサブピクセルに分割しても高い開口率を実現することができる。即ち、
高密度の薄膜トランジスタ群を配置しても開口率を大きくとることができ、表示領域の面
積を十分に確保することができる。例えば、一つの画素内に２乃至４個のサブピクセルを
有する場合、薄膜トランジスタが透光性を有するため、開口率を向上させることができる
。また、薄膜トランジスタの構成部材と同工程で同材料を用いて保持容量を形成すると、
保持容量も透光性とすることができるため、さらに開口率を向上させることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態１１）
本実施の形態は、本明細書で開示する表示パネルに適用できる薄膜トランジスタの例を示
す。本実施の形態で示す薄膜トランジスタ６５０は、上記実施の形態における、チャネル
形成領域を含む酸化物半導体層を用いた薄膜トランジスタ（例えば、実施の形態１におけ
るトランジスタ２０１、２０５、２０６、３０１、実施の形態３、４におけるトランジス
タ５０３、５４０）として適用することができる。
本実施の形態では、断面から見て酸化物半導体層を窒化物絶縁層で囲む例を図１７に示す
。図１７は、酸化物絶縁層の上面形状及び端部の位置が図１２と異なる点、ゲート絶縁層
の構成が異なる点以外は同じであるため、同じ箇所には同じ符号を用い、同じ箇所の詳細
な説明は省略する。
図１７に示す薄膜トランジスタ６５０はボトムゲート型の薄膜トランジスタであり、絶縁
表面を有する基板３９４上に、ゲート電極層３９１、窒化物絶縁層を用いたゲート絶縁層
６５２ａ、酸化物絶縁層を用いたゲート絶縁層６５２ｂ、酸化物半導体層３９２、ソース
電極層３９５ａ、及びドレイン電極層３９５ｂを含む。また、薄膜トランジスタ６５０を
覆い、酸化物半導体層３９２に積層される酸化物絶縁層６５６が設けられている。酸化物
絶縁層６５６上にはさらに窒化物絶縁層を用いた保護絶縁層６５３が形成されている。保
護絶縁層６５３は窒化物絶縁層であるゲート絶縁層６５２ａと接する構成とする。
本実施の形態では、薄膜トランジスタ６５０においてゲート絶縁層はゲート電極層側から
窒化物絶縁層と酸化物絶縁層との積層構造とする。また、窒化物絶縁層である保護絶縁層
６５３の形成前に、酸化物絶縁層６５６と、ゲート絶縁層６５２ｂを選択的に除去し、窒
化物絶縁層であるゲート絶縁層６５２ａが露出するように加工する。
少なくとも酸化物絶縁層６５６、ゲート絶縁層６５２ｂの上面は、酸化物半導体層３９２
の上面よりも広く、薄膜トランジスタ６５０を覆う上面形状とすることが好ましい。
さらに酸化物絶縁層６５６の上面と、酸化物絶縁層６５６及びゲート絶縁層６５２ｂの側
面とを覆い、かつ窒化物絶縁層であるゲート絶縁層６５２ａに接して、窒化物絶縁層であ
る保護絶縁層６５３を形成する。
窒化物絶縁層からなる保護絶縁層６５３及びゲート絶縁層６５２ａは、スパッタリング法
やプラズマＣＶＤ法で得られる窒化シリコン膜、酸化窒化シリコン膜、窒化アルミニウム
膜、酸化窒化アルミニウム膜などの水分、水素イオン、ＯＨ−などの不純物を含まず、こ
れらが外部から侵入することをブロックする無機絶縁膜を用いる。
本実施の形態では、窒化物絶縁層からなる保護絶縁層６５３として、酸化物半導体層３９
２の下面、上面、及び側面を囲むようにＲＦスパッタリング法を用い、膜厚１００ｎｍの
窒化シリコン層を設ける。
図１７に示す構造とすることで、酸化物半導体層は、接して囲う様に設けられるゲート絶
縁層６５２ｂ及び酸化物絶縁層６５６によって、水素、水分、水酸基又は水素化物などの
不純物は低減され、かつ窒化物絶縁層であるゲート絶縁層６５２ａ及び保護絶縁層６５３
によってさらに外部を覆うように囲まれているので、保護絶縁層６５３の形成後の製造プ
ロセスにおいて、外部からの水分の侵入を防ぐことができる。また、表示パネル、例えば
表示装置としてデバイスが完成した後にも長期的に、外部からの水分の侵入を防ぐことが
できデバイスの長期信頼性を向上することができる。
また、本実施の形態では一つの薄膜トランジスタを窒化物絶縁層で囲む構成を示したが特
に限定されず、複数の薄膜トランジスタを窒化物絶縁層で囲む構成としてもよいし、画素
部の複数の薄膜トランジスタをまとめて窒化物絶縁層で囲む構成としてもよい。少なくと
もアクティブマトリクス基板の画素部の周縁を囲むように保護絶縁層６５３とゲート絶縁
層６５２ａとが接する領域を設ける構成とすればよい。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
本実施例では、本発明の表示パネルにおける、パネルと光源の配置について説明する。図
８は、本発明の表示パネルの構造を示す斜視図の一例である。図８に示す表示パネルは、
一対の基板間に液晶素子、フォトダイオード、薄膜トランジスタなどを含む画素が形成さ
れたパネル１６０１と、第１の拡散板１６０２と、プリズムシート１６０３と、第２の拡
散板１６０４と、導光板１６０５と、反射板１６０６と、複数の光源１６０７を有するバ
ックライト１６０８と、回路基板１６０９とを有している。
パネル１６０１と、第１の拡散板１６０２と、プリズムシート１６０３と、第２の拡散板
１６０４と、導光板１６０５と、反射板１６０６とは、順に積層されている。光源１６０
７は導光板１６０５の端部に設けられており、導光板１６０５内部に拡散された光源１６
０７からの光は、第１の拡散板１６０２、プリズムシート１６０３及び第２の拡散板１６
０４によって、対向基板側から均一にパネル１６０１に照射される。
なお、本実施例では、第１の拡散板１６０２と第２の拡散板１６０４とを用いているが、
拡散板の数はこれに限定されず、単数であっても３以上であっても良い。そして、拡散板
は導光板１６０５とパネル１６０１の間に設けられていれば良い。よって、プリズムシー
ト１６０３とパネル１６０１の間のみに拡散板が設けられていても良いし、プリズムシー
ト１６０３と導光板１６０５の間のみに拡散板が設けられていても良い。
またプリズムシート１６０３は、図８に示した断面が鋸歯状の形状に限定されず、導光板
１６０５からの光をパネル１６０１側に集光できる形状を有していれば良い。
回路基板１６０９には、パネル１６０１に入力される各種信号を生成もしくは処理する回
路、パネル１６０１から出力される各種信号を処理する回路などが設けられている。そし
て図８では、回路基板１６０９とパネル１６０１とが、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒ
ｉｎｔｅｄ Ｃｉｒｃｕｉｔ）１６１１を介して接続されている。なお、上記回路は、Ｃ
ＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）法を用いてパネル１６０１に接続されていても良い
し、上記回路の一部がＦＰＣ１６１１にＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）法を用いて
接続されていても良い。
図８では、光源１６０７の駆動を制御する、制御系の回路が回路基板１６０９に設けられ
ており、該制御系の回路と光源１６０７とがＦＰＣ１６１０を介して接続されている例を
示している。ただし、上記制御系の回路はパネル１６０１に形成されていても良く、この
場合はパネル１６０１と光源１６０７とがＦＰＣなどにより接続されるようにする。
なお、図８は、パネル１６０１の端に光源１６０７を配置するエッジライト型の光源を例
示しているが、本発明の表示パネルは光源１６０７がパネル１６０１の直下に配置される
直下型であっても良い。
例えば、被検出物である指１６１２をＴＦＴ基板側からパネル１６０１に近づけると、バ
ックライト１６０８からの光が、パネル１６０１を通過し、その一部が指１６１２におい
て反射し、再びパネル１６０１に入射する。画素１０４のフォトセンサ１０６を用いて被
検出物である指１６１２の撮像データを得ることが出来る。
本実施例は、他の実施の形態又は実施例と適宜組み合わせて実施することが可能である。
本発明の一態様に係る表示パネルは、非接触で被検出物の動きを検出することで、データ
入力を行うことができるという特徴を有している。よって、本発明の一態様に係る表示パ
ネルを用いた電子機器は、表示パネルをその構成要素に追加することにより、より高機能
のアプリケーションを搭載することができるようになる。本発明の表示パネルは、表示装
置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶ
Ｄ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を
表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態
様に係る表示パネルを用いることができる電子機器として、携帯電話、携帯型ゲーム機、
携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレ
イ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオー
ディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンター、プリ
ンター複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これ
ら電子機器の具体例を図９に示す。
図９（Ａ）は表示装置であり、筐体５００１、表示部５００２、支持台５００３等を有す
る。本発明の一態様に係る表示パネルは、表示部５００２に用いることができる。表示部
５００２に本発明の一態様に係る表示パネルを用いることで、高分解能である撮像データ
の取得を行うことができ、より高機能のアプリケーションが搭載された表示装置を提供す
ることができる。なお、表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広
告表示用などの全ての情報表示用表示装置が含まれる。
図９（Ｂ）は携帯情報端末であり、筐体５１０１、表示部５１０２、スイッチ５１０３、
操作キー５１０４、赤外線ポート５１０５等を有する。本発明の一態様に係る表示パネル
は、表示部５１０２に用いることができる。表示部５１０２に本発明の一態様に係る表示
パネルを用いることで、高分解能である撮像データの取得を行うことができ、より高機能
のアプリケーションが搭載された携帯情報端末を提供することができる。
図９（Ｃ）は現金自動預け入れ払い機であり、筐体５２０１、表示部５２０２、硬貨投入
口５２０３、紙幣投入口５２０４、カード投入口５２０５、通帳投入口５２０６等を有す
る。本実施例に係る表示パネルは、表示部５２０２に用いることができる。表示部５２０
２に本発明の一態様に係る表示パネルを用いることで、高分解能である撮像データの取得
を行うことができ、より高機能のアプリケーションが搭載された現金自動預け入れ払い機
を提供することができる。そして、本発明の一態様に係る表示パネルを用いた現金自動預
け入れ払い機は、指紋、顔、手形、掌紋及び手の静脈の形状、虹彩等の、生体認証に用い
られる生体情報の読み取りを、より高精度で行うことが出来る。よって、生体認証におけ
る、本人であるにもかかわらず本人ではないと誤認識してしまう本人拒否率と、他人であ
るにもかかわらず本人と誤認識してしまう他人受入率とを、低く抑えることができる。
図９（Ｄ）は携帯型ゲーム機であり、筐体５３０１、筐体５３０２、表示部５３０３、表
示部５３０４、マイクロホン５３０５、スピーカー５３０６、操作キー５３０７、スタイ
ラス５３０８等を有する。本発明の一態様に係る表示パネルは、表示部５３０３または表
示部５３０４に用いることができる。表示部５３０３または表示部５３０４に本発明の一
態様に係る表示パネルを用いることで、高分解能である撮像データの取得を行うことがで
き、より高機能のアプリケーションが搭載された携帯型ゲーム機を提供することができる
。なお、図９（Ｄ）に示した携帯型ゲーム機は、２つの表示部５３０３と表示部５３０４
とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
本実施例は、他の実施の形態又は実施例と適宜組み合わせて実施することが可能である。
１００ 表示パネル
１０１ 画素回路
１０２ 表示素子制御回路
１０３ フォトセンサ制御回路
１０４ 画素
１０５ 表示素子
１０６ フォトセンサ
１０７ 表示素子駆動回路
１０８ 表示素子駆動回路
１０９ 回路
１１０ フォトセンサ駆動回路
２０１ トランジスタ
２０２ 保持容量
２０３ 液晶素子
２０４ フォトダイオード
２０５ トランジスタ
２０６ トランジスタ
２０７ ゲート信号線
２０８ フォトダイオードリセット信号線
２０９ ゲート信号線
２１０ ビデオデータ信号線
２１１ フォトセンサ出力信号線
２１２ フォトセンサ基準信号線
２１３ ゲート信号線
３００ 回路
３０１ トランジスタ
３０２ 保持容量
３０３ プリチャージ信号線
３０５ 基板
３０６ 保護絶縁層
３０７ ゲート絶縁層
３１０ 薄膜トランジスタ
３１１ ゲート電極層
３１３ チャネル形成領域
３１４ａ 高抵抗ソース領域
３１４ｂ 高抵抗ドレイン領域
３１５ａ ソース電極層
３１５ｂ ドレイン電極層
３１６ 酸化物絶縁層
３２０ 基板
３２２ ゲート絶縁層
３２３ 保護絶縁層
３３０ 酸化物半導体層
３３１ 酸化物半導体層
３３２ 酸化物半導体層
３４０ 基板
３４２ ゲート絶縁層
３４３ 保護絶縁層
３４５ 酸化物半導体層
３４６ 酸化物半導体層
３５０ 薄膜トランジスタ
３５１ ゲート電極層
３５２ 酸化物半導体層
３５５ａ ソース電極層
３５５ｂ ドレイン電極層
３５６ 酸化物絶縁層
３６０ 薄膜トランジスタ
３６１ ゲート電極層
３６２ 酸化物半導体層
３６３ チャネル形成領域
３６４ａ 高抵抗ソース領域
３６４ｂ 高抵抗ドレイン領域
３６５ａ ソース電極層
３６５ｂ ドレイン電極層
３６６ 酸化物絶縁層
３７０ 基板
３７２ａ ゲート絶縁層
３７２ｂ ゲート絶縁層
３７３ 保護絶縁層
３８０ 薄膜トランジスタ
３８１ ゲート電極層
３８２ 酸化物半導体層
３８５ａ ソース電極層
３８５ｂ ドレイン電極層
３８６ 酸化物絶縁層
３９０ 薄膜トランジスタ
３９１ ゲート電極層
３９２ 酸化物半導体層
３９３ 酸化物半導体層
３９４ 基板
３９５ａ ソース電極層
３９５ｂ ドレイン電極層
３９６ 酸化物絶縁層
３９７ ゲート絶縁層
３９８ 保護絶縁層
３９９ 酸化物半導体層
４０１ 信号
４０２ 信号
４０３ 信号
４０４ 信号
４０５ 信号



５０１ 基板
５０２ フォトダイオード
５０３ トランジスタ
５０５ 液晶素子
５０６ａ 半導体層
５０６ｂ 半導体層
５０６ｃ 半導体層
５０７ 画素電極
５０８ 液晶
５０９ 対向電極
５１０ 導電膜
５１１ 配向膜
５１２ 配向膜
５１３ 基板
５１４ カラーフィルタ
５１５ 遮蔽膜
５１６ スペーサー
５１７ 偏光板
５１８ 偏光板
５２０ 矢印
５２１ 被検出物
５２２ 矢印
５３１ 酸化物絶縁層
５３２ 保護絶縁層
５３３ 層間絶縁層
５３４ 層間絶縁層
５４０ トランジスタ
５４１ 電極層
５４２ 電極層
５４３ 導電層
５４５ ゲート電極層
５９０ 表示パネルシステム
５９１ 制御回路
５９２ 画像処理回路
５９３ 記憶装置
６５０ 薄膜トランジスタ
６５２ａ ゲート絶縁層
６５２ｂ ゲート絶縁層
６５３ 保護絶縁層
６５６ 酸化物絶縁層
１６０１ パネル
１６０２ 拡散板
１６０３ プリズムシート
１６０４ 拡散板
１６０５ 導光板
１６０６ 反射板
１６０７ 光源
１６０８ バックライト
１６０９ 回路基板
１６１０ ＦＰＣ
１６１１ ＦＰＣ
１６１２ 指
２００１ 領域
２００２ 領域
２００３ 領域
２００４ 領域
２００５ 画素
２００６ 画素
５００１ 筐体
５００２ 表示部
５００３ 支持台
５１０１ 筐体
５１０２ 表示部
５１０３ スイッチ
５１０４ 操作キー
５１０５ 赤外線ポート
５２０１ 筐体
５２０２ 表示部
５２０３ 硬貨投入口
５２０４ 紙幣投入口
５２０５ カード投入口
５２０６ 通帳投入口
５３０１ 筐体
５３０２ 筐体
５３０３ 表示部
５３０４ 表示部
５３０５ マイクロホン
５３０６ スピーカー
５３０７ 操作キー
５３０８ スタイラス

Claims (1)

  1. 複数の第１の画素と複数の第２の画素とを有する表示パネルと、
    前記表示パネルに接続された画像処理部と、を有する表示装置であって、
    前記第１の画素は、第１のフォトセンサと、酸化物半導体層を有する第１のトランジスタと、を有し、
    前記第２の画素は、第２のフォトセンサと、酸化物半導体層を有する第２のトランジスタと、を有し、
    前記第１のフォトセンサは、表示パネルに非接触の被検出物を検知し、
    前記第２のフォトセンサは、表示パネルに接触した前記被検出物の存在を検知し、
    前記第１のフォトセンサは赤外光を検知し、
    前記第２のフォトセンサは可視光を検知し、
    前記第１のトランジスタと前記第２のトランジスタは、−１Ｖ乃至−１０Ｖの間のゲート電圧を印加した場合のソース・ドレイン間を流れる電流がチャネル幅１μｍあたり１００ａＡ以下であることを特徴とする表示装置。
JP2014179023A 2009-11-06 2014-09-03 表示装置 Active JP5853075B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014179023A JP5853075B2 (ja) 2009-11-06 2014-09-03 表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009255452 2009-11-06
JP2009255452 2009-11-06
JP2014179023A JP5853075B2 (ja) 2009-11-06 2014-09-03 表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012228719A Division JP5651668B2 (ja) 2009-11-06 2012-10-16 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015238421A Division JP6085019B2 (ja) 2009-11-06 2015-12-07 表示装置

Publications (2)

Publication Number Publication Date
JP2014240983A JP2014240983A (ja) 2014-12-25
JP5853075B2 true JP5853075B2 (ja) 2016-02-09

Family

ID=43969878

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2010247038A Active JP5116829B2 (ja) 2009-11-06 2010-11-04 表示装置
JP2012228719A Active JP5651668B2 (ja) 2009-11-06 2012-10-16 表示装置
JP2014179023A Active JP5853075B2 (ja) 2009-11-06 2014-09-03 表示装置
JP2015238421A Expired - Fee Related JP6085019B2 (ja) 2009-11-06 2015-12-07 表示装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2010247038A Active JP5116829B2 (ja) 2009-11-06 2010-11-04 表示装置
JP2012228719A Active JP5651668B2 (ja) 2009-11-06 2012-10-16 表示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2015238421A Expired - Fee Related JP6085019B2 (ja) 2009-11-06 2015-12-07 表示装置

Country Status (5)

Country Link
US (2) US9368541B2 (ja)
JP (4) JP5116829B2 (ja)
KR (1) KR101727469B1 (ja)
TW (3) TWI574079B (ja)
WO (1) WO2011055638A1 (ja)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011055637A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Touch panel and driving method of touch panel
US8803063B2 (en) * 2010-02-19 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Photodetector circuit
WO2011102183A1 (en) * 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104979369B (zh) * 2010-03-08 2018-04-06 株式会社半导体能源研究所 半导体器件及其制造方法
US8836906B2 (en) 2010-04-23 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Display device with light receiving element under transparent spacer and manufacturing method therefor
US8803164B2 (en) 2010-08-06 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Solid-state image sensing device and semiconductor display device
KR20120060407A (ko) * 2010-12-02 2012-06-12 삼성전자주식회사 표시 기판, 이의 제조 방법 및 이를 포함하는 터치 표시 장치
KR101726597B1 (ko) * 2010-12-13 2017-04-14 삼성전자주식회사 멀티터치 및 근접한 오브젝트 센싱이 가능한 디스플레이 장치
JP2012256020A (ja) 2010-12-15 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置及びその駆動方法
US8836626B2 (en) 2011-07-15 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
TWI575494B (zh) 2011-08-19 2017-03-21 半導體能源研究所股份有限公司 半導體裝置的驅動方法
KR101799523B1 (ko) * 2011-08-29 2017-11-21 삼성전자 주식회사 리모트 센싱과 터치 센싱이 가능한 광터치 스크린 장치
US9488521B2 (en) * 2011-12-07 2016-11-08 Sharp Kabushiki Kaisha Method for operating optical sensor circuit, and method for operating display apparatus provided with optical sensor circuit
JP5360270B2 (ja) 2011-12-07 2013-12-04 凸版印刷株式会社 液晶表示装置
CN103988580B (zh) * 2011-12-12 2016-09-21 皇家飞利浦有限公司 用于分布式负载的选择性供电的电路布置
WO2013099537A1 (en) 2011-12-26 2013-07-04 Semiconductor Energy Laboratory Co., Ltd. Motion recognition device
JP6151530B2 (ja) 2012-02-29 2017-06-21 株式会社半導体エネルギー研究所 イメージセンサ、カメラ、及び監視システム
CN104160295B (zh) 2012-03-09 2017-09-15 株式会社半导体能源研究所 半导体装置的驱动方法
US9541386B2 (en) 2012-03-21 2017-01-10 Semiconductor Energy Laboratory Co., Ltd. Distance measurement device and distance measurement system
US9236408B2 (en) 2012-04-25 2016-01-12 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device including photodiode
US9134864B2 (en) 2012-05-31 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Electronic device with controller and touch panel for rapid restoration from power-saving mode
CN104285196A (zh) * 2012-07-27 2015-01-14 松下知识产权经营株式会社 显示装置、以及显示控制系统
JP6186697B2 (ja) * 2012-10-29 2017-08-30 セイコーエプソン株式会社 有機ｅｌ装置の製造方法、有機ｅｌ装置、電子機器
TWI498791B (zh) 2012-12-27 2015-09-01 Toppan Printing Co Ltd 液晶顯示裝置、彩色濾光片基板及彩色濾光片基板之製造方法
KR102415221B1 (ko) 2013-04-15 2022-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
KR101517672B1 (ko) * 2013-05-15 2015-05-06 최욱 높은 채도 또는 짙은 농도의 색을 창출하는 편광을 이용한 색 창출 장치
KR102132208B1 (ko) * 2013-08-30 2020-07-10 삼성전자주식회사 터치 패널의 제조 방법, 터치 패널 및 전자 장치
JP2015179247A (ja) 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
KR20150086763A (ko) * 2014-01-20 2015-07-29 삼성디스플레이 주식회사 발광형 표시장치 및 그 제조방법
JP6525551B2 (ja) * 2014-04-23 2019-06-05 キヤノン株式会社 金属錯体化合物、それを有する有機発光素子及び表示装置
US9891743B2 (en) 2014-05-02 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Driving method of an input device
US9881954B2 (en) 2014-06-11 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Imaging device
JP6185889B2 (ja) 2014-07-04 2017-08-23 株式会社ジャパンディスプレイ 表示装置およびその駆動方法
US9729809B2 (en) 2014-07-11 2017-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of semiconductor device or electronic device
JP5856357B1 (ja) * 2015-01-15 2016-02-09 株式会社アスカネット 非接触入力装置及び方法
WO2016113917A1 (ja) * 2015-01-15 2016-07-21 株式会社アスカネット 非接触入力装置及び方法
CN104765422A (zh) * 2015-04-28 2015-07-08 小米科技有限责任公司 移动设备的屏幕模组和移动设备
TWI579752B (zh) * 2015-05-21 2017-04-21 友達光電股份有限公司 感光電路及其操作方法
CN105093611B (zh) * 2015-07-21 2018-09-11 京东方科技集团股份有限公司 一种阵列基板及其驱动方法、显示面板、显示装置
CN105373772A (zh) * 2015-10-09 2016-03-02 京东方科技集团股份有限公司 光学指纹/掌纹识别器件、触控显示面板和显示装置
CN108475144B (zh) * 2016-01-20 2022-04-15 株式会社半导体能源研究所 输入装置、输入/输出装置及数据处理装置
CN105629548A (zh) * 2016-01-26 2016-06-01 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置
US9947700B2 (en) 2016-02-03 2018-04-17 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US11416041B2 (en) * 2016-05-23 2022-08-16 Microsoft Technology Licensing, Llc. Device having display integrated infrared and visible light source
CN105807521A (zh) * 2016-05-24 2016-07-27 京东方科技集团股份有限公司 一种阵列基板、显示面板和显示装置
CN106055162B (zh) * 2016-06-30 2019-05-03 京东方科技集团股份有限公司 显示组件和显示装置
JP6787566B2 (ja) * 2016-07-13 2020-11-18 富士通コネクテッドテクノロジーズ株式会社 生体認証装置及び生体認証装置を備える電子機器
KR102636734B1 (ko) 2016-09-07 2024-02-14 삼성디스플레이 주식회사 유기발광 표시장치
US10417473B2 (en) * 2016-09-07 2019-09-17 Mei-Yen Lee Optical imaging system with variable light field for biometrics application
US10168811B2 (en) * 2017-05-01 2019-01-01 Microsoft Technology Licensing, Llc Reflective display
CN109037250B (zh) * 2017-06-12 2021-11-05 上海耕岩智能科技有限公司 一种影像侦测显示装置、器件及其制备方法
CN107479760B (zh) * 2017-09-22 2021-09-24 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示系统
CN107505794B (zh) * 2017-09-28 2020-07-21 京东方科技集团股份有限公司 一种显示装置及背光源
US10818816B2 (en) 2017-11-22 2020-10-27 Advanced Semiconductor Engineering, Inc. Optical device with decreased interference
CN108171126B (zh) * 2017-12-13 2022-11-15 深圳市欢太科技有限公司 电子装置
KR102057204B1 (ko) * 2017-12-18 2020-01-22 (주)이녹스첨단소재 지문인식센서 칩용 보강필름, 이의 제조방법 및 이를 포함하는 지문인식센서 모듈
CN108089764B (zh) * 2018-01-12 2021-10-08 京东方科技集团股份有限公司 压感检测电路、压感检测电路阵列、触控面板及检测方法
TWI675245B (zh) * 2018-09-07 2019-10-21 友達光電股份有限公司 顯示面板
KR102540901B1 (ko) * 2018-10-01 2023-06-05 엘지디스플레이 주식회사 근접센서를 포함하는 표시장치 및 표시패널
US20200111815A1 (en) * 2018-10-09 2020-04-09 Innolux Corporation Display device
CN109545837B (zh) * 2018-12-17 2020-10-13 武汉华星光电半导体显示技术有限公司 Amoled柔性显示装置
TW202032230A (zh) * 2019-02-26 2020-09-01 瑞鼎科技股份有限公司 整合感測功能的軟性基板顯示器
US11158695B2 (en) * 2019-04-01 2021-10-26 Innolux Corporation Display device having biometric sensors
WO2020208466A1 (ja) 2019-04-12 2020-10-15 株式会社半導体エネルギー研究所 表示装置、及びシステム
KR20200142641A (ko) * 2019-06-12 2020-12-23 삼성디스플레이 주식회사 표시 장치
JPWO2021048695A1 (ja) * 2019-09-13 2021-03-18
CN111752030B (zh) * 2020-07-29 2023-09-19 京东方科技集团股份有限公司 显示基板、液晶显示面板及液晶显示装置
CN112925444A (zh) * 2021-03-04 2021-06-08 业成科技（成都）有限公司 触控显示器
CN114565950A (zh) 2021-07-23 2022-05-31 友达光电股份有限公司 光学感测装置
TWI811854B (zh) * 2021-07-23 2023-08-11 友達光電股份有限公司 光學感測裝置
CN114550633B (zh) * 2022-02-28 2024-07-23 厦门天马微电子有限公司 一种显示面板和显示设备

Family Cites Families (143)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4162862A (en) * 1978-04-07 1979-07-31 Haak Edward L Pavement striping apparatus and method
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH04256278A (ja) 1991-02-08 1992-09-10 Matsushita Electric Ind Co Ltd リニアイメージセンサ
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
DE69837874T2 (de) 1997-04-22 2008-02-07 Matsushita Electric Industrial Co. Ltd. Flüssigkristallanzeige mit bildeinlesefunktion, bildeinleseverfahren und herstellungsverfahren
JP3031332B2 (ja) 1998-05-06 2000-04-10 日本電気株式会社 イメージセンサ
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4869464B2 (ja) 1998-12-25 2012-02-08 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6524895B2 (en) 1998-12-25 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
TW418542B (en) 1999-08-10 2001-01-11 Ind Tech Res Inst Color CMOS imager with multiple photodiodes
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6747638B2 (en) 2000-01-31 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Adhesion type area sensor and display device having adhesion type area sensor
JP4112184B2 (ja) 2000-01-31 2008-07-02 株式会社半導体エネルギー研究所 エリアセンサ及び表示装置
JP2001298663A (ja) 2000-04-12 2001-10-26 Semiconductor Energy Lab Co Ltd 半導体装置およびその駆動方法
KR100771258B1 (ko) 2000-05-09 2007-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 본인 인증 시스템과 본인 인증 방법 및 휴대 전화 장치
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP3992504B2 (ja) 2002-02-04 2007-10-17 富士通株式会社 Ｃｍｏｓイメージセンサ
US7006080B2 (en) * 2002-02-19 2006-02-28 Palm, Inc. Display system
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US7026597B2 (en) * 2003-04-09 2006-04-11 Eastman Kodak Company OLED display with integrated elongated photosensor
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR100983524B1 (ko) 2003-12-01 2010-09-24 삼성전자주식회사 광감지 패널과, 이를 갖는 광감지 장치 및 이의 구동 방법
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
JP2005275644A (ja) * 2004-03-24 2005-10-06 Sharp Corp 液晶表示装置
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
JP5254530B2 (ja) * 2005-01-26 2013-08-07 株式会社ジャパンディスプレイセントラル 平面表示装置
US20060262055A1 (en) 2005-01-26 2006-11-23 Toshiba Matsushita Display Technology Plane display device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
JP2007183706A (ja) 2006-01-04 2007-07-19 Epson Imaging Devices Corp タッチセンサシステム
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008241807A (ja) * 2007-03-26 2008-10-09 Seiko Epson Corp 液晶装置及び電子機器
JP4867766B2 (ja) 2007-04-05 2012-02-01 セイコーエプソン株式会社 液晶装置、イメージセンサ、及び電子機器
CN101636644B (zh) 2007-04-09 2011-08-31 夏普株式会社 显示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP2009194351A (ja) 2007-04-27 2009-08-27 Canon Inc 薄膜トランジスタおよびその製造方法
WO2008139859A1 (en) 2007-04-27 2008-11-20 Canon Kabushiki Kaisha Thin-film transistor and process for its fabrication
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP4924224B2 (ja) 2007-06-13 2012-04-25 セイコーエプソン株式会社 光検出器内蔵表示装置及び電子機器
US8089476B2 (en) * 2007-08-01 2012-01-03 Sony Corporation Liquid crystal device
JP5567770B2 (ja) 2007-09-21 2014-08-06 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
JP2009128686A (ja) 2007-11-26 2009-06-11 Sony Corp 表示装置および電子機器
JP5068149B2 (ja) 2007-11-29 2012-11-07 株式会社ジャパンディスプレイウェスト 光センサ素子、光センサ素子の駆動方法、表示装置、および表示装置の駆動方法
JP5239317B2 (ja) 2007-11-30 2013-07-17 セイコーエプソン株式会社 液晶装置及び電子機器
US20090141004A1 (en) 2007-12-03 2009-06-04 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP5301240B2 (ja) * 2007-12-05 2013-09-25 株式会社ジャパンディスプレイウェスト 表示装置
JP2009146100A (ja) * 2007-12-13 2009-07-02 Sony Corp 表示装置および光センサ素子
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5014971B2 (ja) 2007-12-19 2012-08-29 ソニーモバイルディスプレイ株式会社 ディスプレイ装置
TWI366119B (en) * 2008-02-15 2012-06-11 Au Optronics Corp Touch display device
KR101494787B1 (ko) 2008-03-05 2015-02-23 엘지디스플레이 주식회사 터치스크린 장치
JP5467728B2 (ja) * 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR20100038046A (ko) 2008-10-02 2010-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널 및 터치 패널의 구동방법
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8154532B2 (en) * 2008-10-15 2012-04-10 Au Optronics Corporation LCD display with photo sensor touch function
TWI585955B (zh) 2008-11-28 2017-06-01 半導體能源研究所股份有限公司 光感測器及顯示裝置
US20100295821A1 (en) * 2009-05-20 2010-11-25 Tom Chang Optical touch panel
WO2011055637A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Touch panel and driving method of touch panel

Also Published As

Publication number Publication date
WO2011055638A1 (en) 2011-05-12
JP2014240983A (ja) 2014-12-25
JP2016105282A (ja) 2016-06-09
TW201432353A (zh) 2014-08-16
KR20120115248A (ko) 2012-10-17
TWI547734B (zh) 2016-09-01
TW201631365A (zh) 2016-09-01
US20110109592A1 (en) 2011-05-12
US20160266721A1 (en) 2016-09-15
JP2013033275A (ja) 2013-02-14
JP2011118888A (ja) 2011-06-16
US9368541B2 (en) 2016-06-14
TWI574079B (zh) 2017-03-11
JP5651668B2 (ja) 2015-01-14
JP6085019B2 (ja) 2017-02-22
KR101727469B1 (ko) 2017-04-17
US9639211B2 (en) 2017-05-02
TW201207484A (en) 2012-02-16
JP5116829B2 (ja) 2013-01-09
TWI442133B (zh) 2014-06-21

Similar Documents

Publication Publication Date Title
JP6085019B2 (ja) 表示装置
JP6022526B2 (ja) 半導体装置
JP6122910B2 (ja) 半導体装置
JP5489946B2 (ja) アナログ回路
JP5824096B2 (ja) 表示装置の作製方法
US9473714B2 (en) Solid-state imaging device and semiconductor display device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151207

R150 Certificate of patent or registration of utility model

Ref document number: 5853075

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250