KR20180103107A - 입력 장치, 입출력 장치, 및 정보 처리 장치 - Google Patents
입력 장치, 입출력 장치, 및 정보 처리 장치 Download PDFInfo
- Publication number
- KR20180103107A KR20180103107A KR1020187023112A KR20187023112A KR20180103107A KR 20180103107 A KR20180103107 A KR 20180103107A KR 1020187023112 A KR1020187023112 A KR 1020187023112A KR 20187023112 A KR20187023112 A KR 20187023112A KR 20180103107 A KR20180103107 A KR 20180103107A
- Authority
- KR
- South Korea
- Prior art keywords
- signal line
- conductive film
- film
- input
- circuit
- Prior art date
Links
- 230000010365 information processing Effects 0.000 title claims description 78
- 238000001514 detection method Methods 0.000 claims abstract description 249
- 238000000034 method Methods 0.000 claims description 134
- 239000000463 material Substances 0.000 claims description 129
- 239000004973 liquid crystal related substance Substances 0.000 claims description 104
- 230000005684 electric field Effects 0.000 claims description 40
- 238000003384 imaging method Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 502
- 239000010408 film Substances 0.000 description 1477
- 230000006870 function Effects 0.000 description 261
- 239000000758 substrate Substances 0.000 description 154
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 106
- 239000001301 oxygen Substances 0.000 description 106
- 229910052760 oxygen Inorganic materials 0.000 description 106
- 239000010410 layer Substances 0.000 description 104
- 239000007789 gas Substances 0.000 description 93
- 230000002829 reductive effect Effects 0.000 description 65
- 239000011701 zinc Substances 0.000 description 64
- 239000001257 hydrogen Substances 0.000 description 56
- 229910052739 hydrogen Inorganic materials 0.000 description 56
- 125000004429 atom Chemical group 0.000 description 45
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 44
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 42
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 36
- 229910052710 silicon Inorganic materials 0.000 description 36
- 239000010703 silicon Substances 0.000 description 36
- 239000003990 capacitor Substances 0.000 description 33
- 230000008569 process Effects 0.000 description 33
- 230000008859 change Effects 0.000 description 32
- 229910052751 metal Inorganic materials 0.000 description 30
- 238000012545 processing Methods 0.000 description 30
- 238000004519 manufacturing process Methods 0.000 description 26
- 238000010586 diagram Methods 0.000 description 25
- 239000004020 conductor Substances 0.000 description 24
- 238000003860 storage Methods 0.000 description 24
- 230000007547 defect Effects 0.000 description 21
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 20
- 229910052757 nitrogen Inorganic materials 0.000 description 20
- 238000000231 atomic layer deposition Methods 0.000 description 19
- 239000002184 metal Substances 0.000 description 19
- 229910052782 aluminium Inorganic materials 0.000 description 18
- 230000005540 biological transmission Effects 0.000 description 18
- 229910052733 gallium Inorganic materials 0.000 description 18
- 239000012535 impurity Substances 0.000 description 18
- 239000011159 matrix material Substances 0.000 description 18
- 229920005989 resin Polymers 0.000 description 18
- 239000011347 resin Substances 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 17
- 238000005259 measurement Methods 0.000 description 17
- 238000005477 sputtering target Methods 0.000 description 17
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 16
- 238000000151 deposition Methods 0.000 description 16
- 230000008021 deposition Effects 0.000 description 16
- 229910052738 indium Inorganic materials 0.000 description 16
- 229910052814 silicon oxide Inorganic materials 0.000 description 16
- 239000012788 optical film Substances 0.000 description 15
- 229910052721 tungsten Inorganic materials 0.000 description 15
- 239000010937 tungsten Substances 0.000 description 15
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 15
- 229910001868 water Inorganic materials 0.000 description 15
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 14
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 14
- 238000004891 communication Methods 0.000 description 14
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 14
- 229910052735 hafnium Inorganic materials 0.000 description 13
- 150000002431 hydrogen Chemical class 0.000 description 13
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 13
- 239000010936 titanium Substances 0.000 description 13
- 229910052725 zinc Inorganic materials 0.000 description 13
- 238000013459 approach Methods 0.000 description 12
- 238000005520 cutting process Methods 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 12
- 239000011521 glass Substances 0.000 description 12
- 239000011261 inert gas Substances 0.000 description 12
- 239000000203 mixture Substances 0.000 description 12
- 239000000565 sealant Substances 0.000 description 12
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 12
- 229910052783 alkali metal Inorganic materials 0.000 description 11
- 150000001340 alkali metals Chemical class 0.000 description 11
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 11
- 150000001342 alkaline earth metals Chemical class 0.000 description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 description 11
- 150000001875 compounds Chemical class 0.000 description 11
- 239000013078 crystal Substances 0.000 description 11
- 229910000449 hafnium oxide Inorganic materials 0.000 description 11
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 11
- 229910052719 titanium Inorganic materials 0.000 description 11
- -1 tungsten nitride Chemical class 0.000 description 11
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 10
- 230000005669 field effect Effects 0.000 description 10
- 229910010272 inorganic material Inorganic materials 0.000 description 10
- 239000011147 inorganic material Substances 0.000 description 10
- 239000011368 organic material Substances 0.000 description 10
- 238000009832 plasma treatment Methods 0.000 description 10
- 230000001681 protective effect Effects 0.000 description 10
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 10
- 239000011787 zinc oxide Substances 0.000 description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 239000000126 substance Substances 0.000 description 9
- 229910007541 Zn O Inorganic materials 0.000 description 8
- 229910021529 ammonia Inorganic materials 0.000 description 8
- 239000000969 carrier Substances 0.000 description 8
- 239000002131 composite material Substances 0.000 description 8
- 239000005262 ferroelectric liquid crystals (FLCs) Substances 0.000 description 8
- 230000014509 gene expression Effects 0.000 description 8
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 8
- 229920001721 polyimide Polymers 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 230000035945 sensitivity Effects 0.000 description 8
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 8
- 239000004925 Acrylic resin Substances 0.000 description 7
- 229920000178 Acrylic resin Polymers 0.000 description 7
- 239000012298 atmosphere Substances 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 7
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 7
- 239000002356 single layer Substances 0.000 description 7
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 6
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 229910052799 carbon Inorganic materials 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 238000004040 coloring Methods 0.000 description 6
- 238000007667 floating Methods 0.000 description 6
- 229910021389 graphene Inorganic materials 0.000 description 6
- 229910003437 indium oxide Inorganic materials 0.000 description 6
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 239000011572 manganese Substances 0.000 description 6
- 239000007800 oxidant agent Substances 0.000 description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 6
- NFHFRUOZVGFOOS-UHFFFAOYSA-N palladium;triphenylphosphane Chemical compound [Pd].C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1 NFHFRUOZVGFOOS-UHFFFAOYSA-N 0.000 description 6
- 239000002994 raw material Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 238000002834 transmittance Methods 0.000 description 6
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 6
- 101100153168 Arabidopsis thaliana TIC21 gene Proteins 0.000 description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 101100273813 Homo sapiens CDKN1A gene Proteins 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 239000004952 Polyamide Substances 0.000 description 5
- 108700038981 SUMO-1 Proteins 0.000 description 5
- 101100083337 Schizosaccharomyces pombe (strain 972 / ATCC 24843) pic1 gene Proteins 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 5
- 102100026940 Small ubiquitin-related modifier 1 Human genes 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- 238000004458 analytical method Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910052804 chromium Inorganic materials 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 239000004332 silver Substances 0.000 description 5
- 229910052715 tantalum Inorganic materials 0.000 description 5
- 238000007514 turning Methods 0.000 description 5
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- 238000004435 EPR spectroscopy Methods 0.000 description 4
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 101100083338 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PIC2 gene Proteins 0.000 description 4
- 239000007983 Tris buffer Substances 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 239000002156 adsorbate Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 4
- AXAZMDOAUQTMOW-UHFFFAOYSA-N dimethylzinc Chemical compound C[Zn]C AXAZMDOAUQTMOW-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052809 inorganic oxide Inorganic materials 0.000 description 4
- 238000012905 input function Methods 0.000 description 4
- 229910052748 manganese Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229920002647 polyamide Polymers 0.000 description 4
- 239000004417 polycarbonate Substances 0.000 description 4
- 229920000515 polycarbonate Polymers 0.000 description 4
- 229920000728 polyester Polymers 0.000 description 4
- 229920000098 polyolefin Polymers 0.000 description 4
- 239000002243 precursor Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- 229910001936 tantalum oxide Inorganic materials 0.000 description 4
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 4
- 229920003026 Acene Polymers 0.000 description 3
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 230000003321 amplification Effects 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 229910017052 cobalt Inorganic materials 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 229910001195 gallium oxide Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000007654 immersion Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052742 iron Inorganic materials 0.000 description 3
- 239000002648 laminated material Substances 0.000 description 3
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 3
- 239000002070 nanowire Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229960001730 nitrous oxide Drugs 0.000 description 3
- 235000013842 nitrous oxide Nutrition 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 102100022210 COX assembly mitochondrial protein 2 homolog Human genes 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- 239000005264 High molar mass liquid crystal Substances 0.000 description 2
- 101000900446 Homo sapiens COX assembly mitochondrial protein 2 homolog Proteins 0.000 description 2
- 206010027146 Melanoderma Diseases 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000004695 Polyether sulfone Substances 0.000 description 2
- 239000004983 Polymer Dispersed Liquid Crystal Substances 0.000 description 2
- 239000004990 Smectic liquid crystal Substances 0.000 description 2
- 239000004974 Thermotropic liquid crystal Substances 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910009367 Zn M Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000005587 bubbling Effects 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 230000003098 cholesteric effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- HQWPLXHWEZZGKY-UHFFFAOYSA-N diethylzinc Chemical compound CC[Zn]CC HQWPLXHWEZZGKY-UHFFFAOYSA-N 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000001362 electron spin resonance spectrum Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910021480 group 4 element Inorganic materials 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- PLDDOISOJJCEMH-UHFFFAOYSA-N neodymium(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Nd+3].[Nd+3] PLDDOISOJJCEMH-UHFFFAOYSA-N 0.000 description 2
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 2
- 230000001151 other effect Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 2
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 2
- 229920006393 polyether sulfone Polymers 0.000 description 2
- 239000011112 polyethylene naphthalate Substances 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 150000003608 titanium Chemical class 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- LXEXBJXDGVGRAR-UHFFFAOYSA-N trichloro(trichlorosilyl)silane Chemical compound Cl[Si](Cl)(Cl)[Si](Cl)(Cl)Cl LXEXBJXDGVGRAR-UHFFFAOYSA-N 0.000 description 2
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 2
- MCULRUJILOGHCJ-UHFFFAOYSA-N triisobutylaluminium Chemical compound CC(C)C[Al](CC(C)C)CC(C)C MCULRUJILOGHCJ-UHFFFAOYSA-N 0.000 description 2
- 229910001930 tungsten oxide Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052727 yttrium Inorganic materials 0.000 description 2
- MGWGWNFMUOTEHG-UHFFFAOYSA-N 4-(3,5-dimethylphenyl)-1,3-thiazol-2-amine Chemical compound CC1=CC(C)=CC(C=2N=C(N)SC=2)=C1 MGWGWNFMUOTEHG-UHFFFAOYSA-N 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- 244000018436 Coriandrum sativum Species 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910000914 Mn alloy Inorganic materials 0.000 description 1
- 239000004677 Nylon Substances 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 239000004760 aramid Substances 0.000 description 1
- 229920003235 aromatic polyamide Polymers 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000006059 cover glass Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 150000003949 imides Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 239000005355 lead glass Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000005459 micromachining Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 description 1
- 229920001778 nylon Polymers 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 229920005668 polycarbonate resin Polymers 0.000 description 1
- 239000004431 polycarbonate resin Substances 0.000 description 1
- 229920001225 polyester resin Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005672 polyolefin resin Polymers 0.000 description 1
- 239000004800 polyvinyl chloride Substances 0.000 description 1
- 229920000915 polyvinyl chloride Polymers 0.000 description 1
- 230000002940 repellent Effects 0.000 description 1
- 239000005871 repellent Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 235000015067 sauces Nutrition 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000010187 selection method Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 239000005361 soda-lime glass Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
- G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0412—Digitisers structurally integrated in a display
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/13338—Input devices, e.g. touch panels
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0416—Control or interface arrangements specially adapted for digitisers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0416—Control or interface arrangements specially adapted for digitisers
- G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0416—Control or interface arrangements specially adapted for digitisers
- G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
- G06F3/041662—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving using alternate mutual and self-capacitive scanning
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0416—Control or interface arrangements specially adapted for digitisers
- G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
- G06F3/04184—Synchronisation with the driving of the display or the backlighting unit to avoid interferences generated internally
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
- G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/048—Interaction techniques based on graphical user interfaces [GUI]
- G06F3/0487—Interaction techniques based on graphical user interfaces [GUI] using specific features provided by the input device, e.g. functions controlled by the rotation of a mouse with dual sensing arrangements, or of the nature of the input device, e.g. tap gestures based on pressure sensed by a digitiser
- G06F3/0488—Interaction techniques based on graphical user interfaces [GUI] using specific features provided by the input device, e.g. functions controlled by the rotation of a mouse with dual sensing arrangements, or of the nature of the input device, e.g. tap gestures based on pressure sensed by a digitiser using a touch-screen or digitiser, e.g. input of commands through traced gestures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
- G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
- G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Position Input By Displaying (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
편리성 또는 신뢰성이 높은 신규 입력 장치를 제공한다. 편리성 또는 신뢰성이 높은 신규 입출력 장치를 제공한다. 반도체 장치를 제공한다. 본 발명자들은 접근하는 물체에 용량 결합되는 복수의 도전막, 복수의 도전막으로부터 도전막을 소정의 순서로 선택하는 구동 회로, 및 탐색 신호 및 검지 신호를 공급하는 기능을 가지는 검지 회로를 포함하는 구조를 고안하였다.
Description
본 발명의 일 형태는 입력 장치, 입출력 장치, 터치 센서, 입력 기능을 가지는 표시 장치, 표시 기능을 가지는 입력 장치, 표시 장치, 또는 반도체 장치에 관한 것이다.
또한 본 발명의 일 형태는 상술한 기술분야에 한정되지 않는다. 본 명세서 등에 개시(開示)된 발명의 일 형태의 기술분야는 물건, 방법, 또는 제작 방법에 관한 것이다. 또한 본 발명의 일 형태는 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다. 구체적으로는 본 명세서에 개시된 본 발명의 일 형태의 기술분야의 예에는 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 이들 중 어느 것의 구동 방법, 및 이들 중 어느 것의 제작 방법이 포함된다.
표시 화소 적층(stackup)에서 터치 신호선(예를 들어 구동선 및 검지선) 및 접지 영역 등 회로 소자가 함께 그룹화되고, 디스플레이로의 터치 또는 디스플레이 가까이로의 터치를 검지하는 터치 검지 회로가 알려져 있다(특허문헌 1 및 특허문헌 2).
각 액정 표시 소자에 배열된, 표시용의 공통 전극을 한 쌍의 터치 센서 전극 중 하나의 전극(구동 전극)으로서도 사용하고, 한 쌍의 터치 센서 전극 중 다른 전극(센서용의 검출 전극)은 새로 형성하는 기술이 알려져 있다(특허문헌 3).
본 발명의 일 형태의 과제는 편리성 또는 신뢰성이 높은 신규 입력 장치를 제공하는 것이다. 다른 과제는 편리성 또는 신뢰성이 높은 신규 입출력 장치를 제공하는 것이다. 다른 과제는 편리성 또는 신뢰성이 높은 신규 정보 처리 장치를 제공하는 것이다. 다른 과제는 편리성 또는 신뢰성이 높은 표시 기능을 가지는 신규 입력 장치를 제공하는 것이다. 다른 과제는 감도가 높은 신규 입력 장치를 제공하는 것이다. 다른 과제는 신뢰성이 높은 입력 장치 등을 제공하는 것이다. 다른 과제는 접촉 불량이 적은 입력 장치 등을 제공하는 것이다. 다른 과제는 회로 크기가 작은 입력 장치 등을 제공하는 것이다. 다른 과제는 멀티 터치를 검지할 수 있는 입력 장치 등을 제공하는 것이다. 다른 과제는 신규 입력 장치, 신규 입출력 장치, 신규 표시 장치, 입력 기능을 가지는 신규 표시 장치, 표시 기능을 가지는 신규 입력 장치, 신규 정보 처리 장치, 또는 신규 반도체 장치를 제공하는 것이다.
또한 이들 과제의 기재는 다른 과제의 존재를 방해하지 않는다. 본 발명의 일 형태에서 모든 과제를 달성할 필요는 없다. 다른 과제는 명세서, 도면, 및 청구항 등의 기재로부터 명백해질 것이며 추출될 수 있다.
(1) 본 발명의 일 형태는 제 1 도전막, 제 2 도전막, 제 1 신호선, 및 제 2 신호선을 포함하는 입력 장치이다.
제 2 도전막은 제 1 도전막과 중첩하지 않은 영역을 가진다.
제 1 신호선은 제 1 도전막에 전기적으로 접속되고, 제 2 신호선은 제 2 도전막에 전기적으로 접속된다.
제 1 도전막은 접근하는 물체에 용량 결합되고, 제 2 도전막은 접근하는 물체에 용량 결합된다.
본 발명의 다른 일 형태는 구동 회로 및 검지 회로를 포함하는, (1)에 기재된 입력 장치이다.
검지 회로는 구동 회로에 전기적으로 접속된다.
구동 회로는 제 1 신호선 또는 제 2 신호선을 선택한다.
제 1 신호가 선택되는 기간에는 구동 회로는 제 1 신호선을 검지 회로에 전기적으로 접속시킨다. 제 2 신호가 선택되는 기간에는 구동 회로는 제 2 신호선을 검지 회로에 전기적으로 접속시킨다.
검지 회로는 탐색(search) 신호를 공급한다.
제 1 신호선은 탐색 신호를 받는다.
제 1 신호선은 제 1 도전막에 결합된 용량 및 탐색 신호에 따라 변화되는 전위 또는 전류를 공급한다.
검지 회로는 상기 전위 또는 전류에 의거한 검지 신호를 공급한다.
본 발명의 일 형태의 상술한 입력 장치는 접근하는 물체에 용량 결합되는 복수의 도전막, 복수의 도전막으로부터 하나를 소정의 순서로 선택하는 구동 회로, 및 탐색 신호 및 검지 신호를 공급하는 검지 회로를 포함한다. 이로써 탐색 신호 및 도전막에 결합된 용량의 변화에 따라 변화되는 전위에 의거하여, 도전막에 접근하는 물체를 검지할 수 있다. 따라서 편리성 또는 신뢰성이 높은 신규 입력 장치를 제공할 수 있다.
(3) 본 발명의 다른 일 형태는 표시 장치와 상술한 입력 장치를 포함한 입출력 장치이다.
입력 장치는 표시 장치의 표시면 측에 접근하는 물체를 검지한다.
표시 장치는 제 1 도전막과 중첩하는 영역을 가지는 제 1 화소를 포함한다.
표시 장치는 제 2 도전막과 중첩하는 영역을 가지는 제 2 화소를 포함한다.
제 1 화소는 제 1 표시 소자를 포함한다. 제 2 화소는 제 2 표시 소자를 포함한다.
(3)에 기재된 입출력 장치는 표시 장치, 표시 장치의 표시면 측에 접근하는 물체에 용량 결합되는 복수의 도전막, 복수의 도전막으로부터 하나를 소정의 순서로 선택하는 구동 회로, 그리고 탐색 신호 및 검지 신호를 공급하는 검지 회로를 포함한다. 이로써 탐색 신호 및 도전막에 결합된 용량에 따라 변화되는 전위에 의거하여, 표시 장치의 표시면 측에 접근하는 물체를 검지할 수 있다. 따라서 편리성 또는 신뢰성이 높은 신규 입출력 장치를 제공할 수 있다.
(4) 본 발명의 다른 일 형태는 배선을 더 포함한 (3)에 기재된 입출력 장치이다.
배선은 소정의 전위를 공급한다. 제 1 신호선이 선택되는 기간에는 구동 회로는 제 2 신호선을 배선에 전기적으로 접속시킨다. 제 2 신호선이 선택되는 기간에는 구동 회로는 제 1 신호선을 배선에 전기적으로 접속시킨다.
제 1 표시 소자는 제 1 화소 전극, 및 액정 재료를 함유한 층을 포함한다. 제 1 화소 전극은 액정 재료의 배향을 제어하는 전계가 제 1 도전막과 제 1 화소 전극 사이에 형성되도록 배치된다.
제 2 표시 소자는 제 2 화소 전극, 및 액정 재료를 함유한 층을 포함한다. 제 2 화소 전극은 액정 재료의 배향을 제어하는 전계가 제 2 도전막과 제 2 화소 전극 사이에 형성되도록 배치된다.
본 발명의 일 형태의 상술한 입출력 장치는 액정 소자를 포함한 표시 장치, 액정 재료의 배향을 제어하고 표시 장치의 표시면 측에 접근하는 물체에 용량 결합되는 복수의 도전막, 탐색 신호 및 검지 신호를 공급하는 검지 회로, 복수의 도전막으로부터 하나를 소정의 순서로 선택하고 검지 회로 또는 배선에 전기적으로 접속되는 구동 회로를 포함한다. 이로써 화소를 소정의 순서로 재기록할 수 있고, 탐색 신호 및 도전막에 결합된 용량에 따라 변화되는 전위에 의거하여, 액정 소자를 포함한 표시 장치의 표시면 측에 접근하는 물체를 검지할 수 있다. 따라서 편리성 또는 신뢰성이 높은 신규 입출력 장치를 제공할 수 있다.
(5) 본 발명의 다른 일 형태는 구동 회로 및 검지 회로를 더 포함하는, (1)에 기재된 입력 장치이다.
검지 회로는 구동 회로에 전기적으로 접속된다.
제 2 도전막은 접근하는 물체에 의하여 차폐되는 전계가 제 1 도전막과 제 2 도전막 사이에 형성되도록 배치된다.
구동 회로는 제 1 신호선 및 제 2 신호선을 선택한다.
제 1 신호선 및 제 2 신호선이 선택되는 기간에는 구동 회로는 제 1 신호선 및 제 2 신호선을 검지 회로에 전기적으로 접속시킨다.
검지 회로는 탐색 신호를 공급한다.
제 1 신호선은 탐색 신호를 받는다.
제 2 신호선은 탐색 신호, 및 제 1 도전막과 제 2 도전막 사이에 형성되는 전계에 따라 변화되는 전위를 공급한다.
검지 회로는 상기 전위에 의거한 검지 신호를 공급한다.
본 발명의 일 형태의 상술한 입력 장치는 사이에 전계가 형성되는 하나의 도전막과 다른 도전막, 이들 도전막을 소정의 순서로 선택하는 구동 회로, 및 하나의 도전막에 탐색 신호를 공급하고 다른 도전막의 전위의 변화에 의거하여 검지 신호를 공급하는 검지 회로를 포함한다. 이로써 복수의 도전막들 사이에서 차단되는 전계 및 탐색 신호에 따라 변화되는 전위에 의거하여, 도전막에 접근하는 물체를 검지할 수 있다. 따라서 편리성 또는 신뢰성이 높은 신규 입력 장치를 제공할 수 있다.
(6) 본 발명의 다른 일 형태는 표시 장치 및 상술한 입력 장치를 포함하는 입출력 장치이다.
입력 장치는 표시 장치의 표시면 측에 접근하는 물체를 검지한다.
표시 장치는 제 1 도전막과 중첩되는 영역을 가지는 제 1 화소를 포함한다.
표시 장치는 제 2 도전막과 중첩되는 영역을 가지는 제 2 화소를 포함한다.
제 1 화소는 제 1 표시 소자를 포함한다. 제 2 화소는 제 2 표시 소자를 포함한다.
본 발명의 일 형태의 상술한 입출력 장치는 표시 장치, 표시 장치의 표시면 측에 접근하는 물체에 용량 결합되는 하나의 도전막, 하나의 도전막과 전계를 형성하는 다른 도전막, 이들 도전막을 소정의 순서로 선택하는 구동 회로, 및 하나의 도전막에 탐색 신호를 공급하고 다른 도전막의 전위의 변화에 의거하여 검지 신호를 공급하는 검지 회로를 포함한다. 이로써 복수의 도전막들 사이에서 차단되는 전계 및 탐색 신호에 따라 변화되는 전위에 의거하여, 표시 장치의 표시면 측에 접근하는 물체를 검지할 수 있다. 따라서 편리성 또는 신뢰성이 높은 신규 입출력 장치를 제공할 수 있다.
(7) 본 발명의 다른 일 형태는 배선을 더 포함한 (6)에 기재된 입출력 장치이다.
배선은 소정의 전위를 공급한다.
제 1 신호선 및 제 2 신호선이 선택되는 기간에는 구동 회로는 다른 신호선을 배선에 전기적으로 접속시킨다. 다른 신호선이 선택되는 기간에는 구동 회로는 제 1 신호선 및 제 2 신호선을 배선에 전기적으로 접속시킨다.
제 1 표시 소자는 제 1 화소 전극, 및 액정 재료를 함유한 층을 포함한다. 제 1 화소 전극은 액정 재료의 배향을 제어하는 전계가 제 1 도전막과 제 1 화소 전극 사이에 형성되도록 배치된다.
제 2 표시 소자는 제 2 화소 전극, 및 액정 재료를 함유한 층을 포함한다. 제 2 화소 전극은 액정 재료의 배향을 제어하는 전계가 제 2 도전막과 제 2 화소 전극 사이에 형성되도록 배치된다.
본 발명의 일 형태의 상술한 입출력 장치는 액정 소자를 포함한 표시 장치, 액정 재료의 배향을 제어하고 표시 장치의 표시면 측에 접근하는 물체에 용량 결합되는 하나의 도전막, 하나의 도전막과 전계를 형성하는 다른 도전막, 하나의 도전막에 탐색 신호를 공급하고 다른 도전막의 전위의 변화에 의거하여 검지 신호를 공급하는 검지 회로, 및 하나의 도전막과 다른 도전막을 소정의 순서로 선택하고 검지 회로 또는 배선에 전기적으로 접속되는 구동 회로를 포함한다. 이로써 화소를 소정의 순서로 재기록할 수 있고, 탐색 신호 및 도전막에 결합된 용량에 따라 변화되는 전위에 의거하여, 액정 소자를 포함한 표시 장치의 표시면 측에 접근하는 물체를 검지할 수 있다. 따라서 편리성 또는 신뢰성이 높은 신규 입출력 장치를 제공할 수 있다.
(8) 본 발명의 다른 일 형태는 연산 장치, 및 (3), (4), (6), 및 (7) 중 어느 것에 기재된 상술한 입출력 장치를 포함한 정보 처리 장치이다.
연산 장치는 위치 정보를 받고, 화상 정보 및 제어 정보를 공급한다. 연산 장치는 위치 정보에 따라 포인터의 이동 속도를 결정한다. 연산 장치는 포인터의 이동 속도에 따라 화상 정보의 콘트라스트 또는 밝기를 결정한다.
이 구조에 의하여, 화상 정보의 표시 위치가 이동할 때 생기는 사용자의 눈의 피로를 저감할 수 있고, 눈이 편한 표시를 달성할 수 있다. 결과적으로 편리성 또는 신뢰성이 높은 신규 정보 처리 장치를 제공할 수 있다.
(9) 본 발명의 다른 일 형태는 입력부를 더 포함한 (8)에 기재된 정보 처리 장치이다. 입력부는 키보드, 하드웨어 버튼, 포인팅 디바이스, 터치 센서, 조도 센서, 촬상 장치, 음성 입력 장치, 시점 입력 장치, 및 자세 검출 장치 중 적어도 하나를 포함한다.
이로써 탐색 신호 및 도전막에 결합된 용량에 따라 변화되는 전위에 의거하여, 도전막에 접근하는 물체의 위치 정보를 공급할 수 있다. 따라서 편리성 또는 신뢰성이 높은 신규 정보 처리 장치를 제공할 수 있다.
본 명세서에 첨부된 블록도는 그 기능별로 분류된 구성 요소를 독립된 블록으로 나타내지만, 실제의 구성 요소를 그 기능에 따라 완전히 분류하는 것은 어렵고 하나의 구성 요소가 복수의 기능을 가질 수 있다.
본 명세서에서 트랜지스터의 "소스" 및 "드레인"이란 용어는 트랜지스터의 극성 또는 단자에 인가된 전위의 레벨에 따라 서로 바뀐다. 일반적으로 n채널 트랜지스터에서는 저전위가 인가되는 단자는 소스라고 불리고, 고전위가 인가되는 단자는 드레인이라고 불린다. p채널 트랜지스터에서는 낮은 전위가 인가되는 단자는 드레인이라고 불리고, 높은 전위가 인가되는 단자는 소스라고 불린다. 본 명세서에서 트랜지스터의 접속 관계를 소스 및 드레인이 편의상 고정된다고 가정하여 설명하지만, 실제로는 소스 및 드레인의 명칭은 전위의 관계에 따라 서로 바뀐다.
또한 본 명세서에서 트랜지스터의 "소스"라는 용어는 활성층으로서 기능하는 반도체막의 일부인 소스 영역, 또는 상기 반도체막에 접속되는 소스 전극을 뜻한다. 마찬가지로 트랜지스터의 "드레인"이라는 용어는 상기 반도체막의 일부인 드레인 영역, 또는 상기 반도체막에 접속되는 드레인 전극을 뜻한다. "게이트"라는 용어는 게이트 전극을 뜻한다.
본 명세서에서 트랜지스터들이 서로 직렬로 접속되는 상태는 예를 들어 제 1 트랜지스터의 소스 및 드레인 중 한쪽만이 제 2 트랜지스터의 소스 및 드레인 중 한쪽에만 접속되는 상태를 뜻한다. 또한 트랜지스터들이 병렬로 접속되는 상태는 제 1 트랜지스터의 소스 및 드레인 중 한쪽이 제 2 트랜지스터의 소스 및 드레인 중 한쪽에 접속되고, 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽이 제 2 트랜지스터의 소스 및 드레인 중 다른 쪽에 접속되는 상태를 뜻한다.
본 명세서에서 "접속"이라는 용어는 전기적인 접속을 뜻하고, 전류, 전압 또는 전위가 공급 또는 전송될 수 있는 상태에 상당한다. 따라서 접속은 직접적인 접속뿐만 아니라 전류, 전압, 또는 전위가 공급 또는 전송될 수 있도록 배선, 레지스터, 다이오드, 또는 트랜지스터 등의 회로 소자를 통한 간접적인 접속도 뜻한다.
본 명세서에서 회로도에서는 다른 구성 요소들이 서로 접속될 때도 실제로는 배선의 일부가 전극으로서 기능하는 경우 등 하나의 도전막이 복수의 구성 요소의 기능을 가지는 경우가 있다. "접속"이라는 용어는 하나의 도전막이 복수의 구성 요소의 기능을 가지는 경우도 뜻한다.
또한 본 명세서에서는 트랜지스터의 제 1 전극 및 제 2 전극 중 하나는 소스 전극을 가리키고, 다른 하나는 드레인 전극을 가리킨다.
본 발명의 일 형태에 의하여 편리성 또는 신뢰성이 높은 신규 입력 장치를 제공할 수 있다. 본 발명의 다른 일 형태에 의하여 편리성 또는 신뢰성이 높은 신규 입출력 장치를 제공할 수 있다. 본 발명의 다른 일 형태에 의하여 편리성 또는 신뢰성이 높은 신규 정보 처리 장치를 제공할 수 있다. 본 발명의 다른 일 형태에 의하여 편리성 또는 신뢰성이 높은 표시 기능을 가지는 신규 입력 장치를 제공할 수 있다. 본 발명의 다른 일 형태에 의하여 감도가 높은 신규 입력 장치를 제공할 수 있다. 본 발명의 다른 일 형태에 의하여 신뢰성이 높은 입력 장치 등을 제공할 수 있다. 본 발명의 다른 일 형태에 의하여 접촉 불량이 적은 입력 장치를 제공할 수 있다. 본 발명의 다른 일 형태에 의하여 회로 크기가 작은 입력 장치 등을 제공할 수 있다. 본 발명의 다른 일 형태에 의하여 멀티 터치를 검지할 수 있는 입력 장치 등을 제공할 수 있다. 본 발명의 다른 일 형태에 의하여 신규 입력 장치, 신규 입출력 장치, 신규 표시 장치, 입력 기능을 가지는 신규 표시 장치, 표시 기능을 가지는 신규 입력 장치, 신규 정보 처리 장치, 또는 신규 반도체 장치를 제공할 수 있다.
또한 이들 효과의 기재는 다른 효과의 존재를 방해하지 않는다. 본 발명의 일 형태는 상술한 모든 효과를 반드시 달성할 필요는 없다. 다른 효과는 명세서, 도면, 및 청구항 등의 기재로부터 명백해질 것이며 추출될 수 있다.
도 1의 (A) 내지 (C)는 실시형태의 입력 장치의 구조를 도시한 것이다.
도 2의 (A) 내지 (C)는 실시형태의 입력 장치의 도전막의 배열을 도시한 것이다.
도 3의 (A) 및 (B)는 실시형태의 입력 장치의 구조를 도시한 것이다.
도 4의 (A) 내지 (C)는 실시형태의 입출력 장치의 도전막의 형상을 도시한 것이다.
도 5의 (A) 및 (B)는 실시형태의 입력 장치의 구조를 도시한 것이다.
도 6의 (A) 및 (B)는 실시형태의 입력 장치의 구조를 도시한 것이다.
도 7은 실시형태의 입력 장치의 구조를 도시한 것이다.
도 8의 (A) 및 (B)는 실시형태의 입력 장치의 구조를 도시한 것이다.
도 9의 (A) 내지 (C)는 실시형태의 검지 회로의 구조를 도시한 것이다.
도 10은 실시형태의 입력 장치를 구동하는 방법을 나타낸 타이밍 차트이다.
도 11의 (A) 내지 (D)는 실시형태의 입출력 장치의 구조를 도시한 것이다.
도 12는 실시형태의 입출력 장치의 구조를 도시한 것이다.
도 13은 실시형태의 입출력 장치의 구조를 도시한 것이다.
도 14의 (A) 내지 (C) 각각은 실시형태의 구동 회로의 구조를 도시한 것이다.
도 15의 (A) 내지 (C)는 실시형태의 입력 장치의 구조를 도시한 것이다.
도 16의 (A) 내지 (F)는 실시형태의 입력 장치의 구조를 도시한 것이다.
도 17의 (A) 내지 (C)는 실시형태의 화소의 구조를 도시한 것이다.
도 18의 (A) 내지 (D)는 실시형태의 입력 장치의 구조를 도시한 것이다.
도 19의 (A) 내지 (D)는 실시형태의 입력 장치의 구조를 도시한 것이다.
도 20은 실시형태의 구동 회로의 구조를 도시한 것이다.
도 21은 실시형태의 입력 장치의 구조를 도시한 것이다.
도 22는 실시형태의 입력 장치의 구조를 도시한 것이다.
도 23은 실시형태의 입력 장치의 구조를 도시한 것이다.
도 24는 실시형태의 입력 장치의 구조를 도시한 것이다.
도 25의 (A) 내지 (C)는 실시형태의 입력 장치의 구조를 도시한 것이다.
도 26의 (A1), (A2), (B1), 및 (B2)는 실시형태의 입출력 장치의 구동 방법을 도시한 것이다.
도 27의 (A) 및 (B)는 실시형태의 입출력 장치의 구조를 도시한 것이다.
도 28의 (A) 내지 (C)는 실시형태의 입출력 장치의 구조를 도시한 것이다.
도 29의 (A) 및 (B)는 실시형태의 입출력 장치의 구조를 도시한 것이다.
도 30의 (A) 및 (B)는 실시형태의 입출력 장치의 구조를 도시한 것이다.
도 31의 (A) 내지 (D)는 실시형태의 입출력 장치의 구조를 도시한 것이다.
도 32의 (A) 및 (B)는 실시형태의 입출력 장치의 구조를 도시한 것이다.
도 33의 (A) 내지 (D)는 실시형태의 트랜지스터의 구조를 도시한 것이다.
도 34의 (A) 내지 (C)는 실시형태의 트랜지스터의 구조를 도시한 것이다.
도 35의 (A) 및 (B)는 실시형태의 정보 처리 장치의 구조를 도시한 것이다.
도 36의 (A) 내지 도 36의 (C)는 실시형태의 표시부의 구조를 도시한 것이다.
도 37의 (A) 및 (B)는 실시형태의 프로그램의 흐름도이다.
도 38은 실시형태의 화상 정보를 모식적으로 도시한 것이다.
도 39의 (A) 및 (B)는 실시형태의 정보 처리 장치 및 정보 처리 시스템의 구조를 도시한 것이다.
도 40의 (A) 및 (B)는 실시형태의 프로그램의 흐름도이다.
도 41의 (A) 내지 (C)는 실시형태의 반도체 장치의 구조를 도시한 단면도 및 회로도이다.
도 42는 실시형태의 CPU의 구조를 도시한 블록도이다.
도 43은 실시형태의 플립플롭 회로의 구조를 도시한 회로도이다.
도 44의 (A) 내지 (H)는 실시형태의 전자 기기의 구조를 도시한 것이다.
도 2의 (A) 내지 (C)는 실시형태의 입력 장치의 도전막의 배열을 도시한 것이다.
도 3의 (A) 및 (B)는 실시형태의 입력 장치의 구조를 도시한 것이다.
도 4의 (A) 내지 (C)는 실시형태의 입출력 장치의 도전막의 형상을 도시한 것이다.
도 5의 (A) 및 (B)는 실시형태의 입력 장치의 구조를 도시한 것이다.
도 6의 (A) 및 (B)는 실시형태의 입력 장치의 구조를 도시한 것이다.
도 7은 실시형태의 입력 장치의 구조를 도시한 것이다.
도 8의 (A) 및 (B)는 실시형태의 입력 장치의 구조를 도시한 것이다.
도 9의 (A) 내지 (C)는 실시형태의 검지 회로의 구조를 도시한 것이다.
도 10은 실시형태의 입력 장치를 구동하는 방법을 나타낸 타이밍 차트이다.
도 11의 (A) 내지 (D)는 실시형태의 입출력 장치의 구조를 도시한 것이다.
도 12는 실시형태의 입출력 장치의 구조를 도시한 것이다.
도 13은 실시형태의 입출력 장치의 구조를 도시한 것이다.
도 14의 (A) 내지 (C) 각각은 실시형태의 구동 회로의 구조를 도시한 것이다.
도 15의 (A) 내지 (C)는 실시형태의 입력 장치의 구조를 도시한 것이다.
도 16의 (A) 내지 (F)는 실시형태의 입력 장치의 구조를 도시한 것이다.
도 17의 (A) 내지 (C)는 실시형태의 화소의 구조를 도시한 것이다.
도 18의 (A) 내지 (D)는 실시형태의 입력 장치의 구조를 도시한 것이다.
도 19의 (A) 내지 (D)는 실시형태의 입력 장치의 구조를 도시한 것이다.
도 20은 실시형태의 구동 회로의 구조를 도시한 것이다.
도 21은 실시형태의 입력 장치의 구조를 도시한 것이다.
도 22는 실시형태의 입력 장치의 구조를 도시한 것이다.
도 23은 실시형태의 입력 장치의 구조를 도시한 것이다.
도 24는 실시형태의 입력 장치의 구조를 도시한 것이다.
도 25의 (A) 내지 (C)는 실시형태의 입력 장치의 구조를 도시한 것이다.
도 26의 (A1), (A2), (B1), 및 (B2)는 실시형태의 입출력 장치의 구동 방법을 도시한 것이다.
도 27의 (A) 및 (B)는 실시형태의 입출력 장치의 구조를 도시한 것이다.
도 28의 (A) 내지 (C)는 실시형태의 입출력 장치의 구조를 도시한 것이다.
도 29의 (A) 및 (B)는 실시형태의 입출력 장치의 구조를 도시한 것이다.
도 30의 (A) 및 (B)는 실시형태의 입출력 장치의 구조를 도시한 것이다.
도 31의 (A) 내지 (D)는 실시형태의 입출력 장치의 구조를 도시한 것이다.
도 32의 (A) 및 (B)는 실시형태의 입출력 장치의 구조를 도시한 것이다.
도 33의 (A) 내지 (D)는 실시형태의 트랜지스터의 구조를 도시한 것이다.
도 34의 (A) 내지 (C)는 실시형태의 트랜지스터의 구조를 도시한 것이다.
도 35의 (A) 및 (B)는 실시형태의 정보 처리 장치의 구조를 도시한 것이다.
도 36의 (A) 내지 도 36의 (C)는 실시형태의 표시부의 구조를 도시한 것이다.
도 37의 (A) 및 (B)는 실시형태의 프로그램의 흐름도이다.
도 38은 실시형태의 화상 정보를 모식적으로 도시한 것이다.
도 39의 (A) 및 (B)는 실시형태의 정보 처리 장치 및 정보 처리 시스템의 구조를 도시한 것이다.
도 40의 (A) 및 (B)는 실시형태의 프로그램의 흐름도이다.
도 41의 (A) 내지 (C)는 실시형태의 반도체 장치의 구조를 도시한 단면도 및 회로도이다.
도 42는 실시형태의 CPU의 구조를 도시한 블록도이다.
도 43은 실시형태의 플립플롭 회로의 구조를 도시한 회로도이다.
도 44의 (A) 내지 (H)는 실시형태의 전자 기기의 구조를 도시한 것이다.
본 발명의 일 형태의 입력 장치는 접근하는 물체에 용량 결합되는 복수의 도전막, 복수의 도전막으로부터 하나를 소정의 순서로 선택하는 구동 회로, 및 탐색 신호 및 검지 신호를 공급하는 검지 회로를 포함한다.
이로써 탐색 신호 및 도전막에 결합된 용량에 따라 변화되는 전위에 의거하여, 도전막에 접근하는 물체를 검지할 수 있다. 따라서 편리성 또는 신뢰성이 높은 신규 입력 장치를 제공할 수 있다.
이후, 도면을 참조하여 실시형태에 대하여 설명한다. 또한 실시형태는 다양한 형식으로 실시될 수 있다. 본 발명의 취지 및 범위에서 벗어남이 없이 형태 및 자세한 사항이 다양하게 변경될 수 있는 것은 통상의 기술자에 의하여 쉽게 이해될 것이다. 그러므로 본 발명은 이하의 실시형태의 기재에 한정하여 해석되지 말아야 한다. 또한 이하에 설명하는 발명의 구성에서 동일 부분 또는 비슷한 기능을 가지는 부분은 동일한 참조 번호로 표시되고, 그것에 대한 설명은 반복되지 않는다. 또한 비슷한 기능을 가지는 부분에는 동일한 해칭 패턴을 적용하고, 그 부분을 특별히 부호로 나타내지 않는 경우가 있다.
또한 일 실시형태에 기재된 내용(또는 그것의 일부)은 동일한 실시형태에 기재된 내용(또는 그 일부) 및/또는 다른 실시형태 또는 다른 실시형태들에 기재된 내용(또는 그것의 일부)에 적용, 조합, 또는 치환을 할 수 있다.
또한 각 실시형태에서, 실시형태에 기재된 내용은 다양한 도면을 참조하여 기재된 내용 또는 본 명세서의 문장으로 기재된 내용이다.
하나의 실시형태에 기재된 도면(또는 그것의 일부)을, 그 도면의 다른 부분, 상기 실시형태에 기재된 다른 도면(또는 그것의 일부), 및/또는 다른 실시형태 또는 다른 실시형태들에 기재된 도면(또는 그것의 일부)과 조합함으로써 더 많은 도면을 형성할 수 있다.
(실시형태 1)
본 실시형태에서는 본 발명의 실시형태의 입력 장치의 구조에 대하여 도 1의 (A) 내지 (C) 내지 도 10을 참조하여 설명한다.
도 1의 (A) 내지 (C)는 본 발명의 일 형태의 입력 장치(700T)의 구조를 도시한 것이다. 도 1의 (A)는 본 발명의 일 형태의 입력 장치(700T)의 구조를 도시한 블록도의 예이다. 도 1의 (B)는 도 1의 (A)의 입력 장치(700T)의 일부를 자세히 도시한 블록도의 예이다. 도 1의 (C)는 도 1의 (B)의 절단선 W1-W2를 따라 자른 입력 장치(700T)의 단면 개략도의 예이다.
도 2의 (A) 내지 (C)는 본 발명의 일 형태의 입력 장치의 도전막의 레이아웃을 도시한 개략도이다. 도 2의 (A)는 원 형상으로 배열된 도전막을 도시한 것이다. 도 2의 (B)는 곡선 형상으로 배열된 도전막을 도시한 것이다. 도 2의 (C)는 다각형 형상으로 배열된 도전막을 도시한 것이다.
도 3의 (A) 및 (B)는 본 발명의 일 형태의 입력 장치를 각각 도시한 개략도이다. 도 3의 (A)는 복수의 신호선이 접속된 도전막을 포함한 입력 장치의 구조를 개략적으로 도시한 것이다. 도 3의 (B)는 복수의 검지 회로를 포함한 입력 장치의 구조를 개략적으로 도시한 것이다.
도 4의 (A) 내지 (C)는 본 발명의 일 형태의 입력 장치의 도전막의 형상을 도시한 개략도이다. 도 4의 (A) 및 (B)는 복수의 마름모형 도전막이 배열된 입력 장치의 구조를 개략적으로 도시한 것이다. 도 4의 (C)는 각 마름모형 도전막의 변(side)의 형상을 개략적으로 도시한 것이다.
도 5의 (A) 및 (B) 그리고 도 6의 (A) 및 (B)는 2개의 구동 회로를 포함한 본 발명의 일 형태의 입력 장치의 구조를 각각 도시한 개략도이다. 도 5의 (A)는 2개의 구동 회로 및 2개의 검지 회로를 포함한 구조를 개략적으로 도시한 것이다. 도 5의 (B)는 2개의 구동 회로 및 하나의 검지 회로를 포함한 구조를 개략적으로 도시한 것이다. 도 6의 (A)는 2개의 구동 회로 및 가로 방향으로 제공된 2개의 입력 영역을 포함한 구조를 개략적으로 도시한 것이다. 도 6의 (B)는 2개의 구동 회로 및 세로 방향으로 제공된 2개의 입력 영역을 포함한 구조를 개략적으로 도시한 것이다.
도 7은 3개의 구동 회로 및 3개의 입력 영역을 포함한, 본 발명의 일 형태의 입력 장치의 구조를 도시한 개략도이다.
도 8의 (A) 및 (B)는 다른 방향으로 배열된 신호선들을 포함한, 본 발명의 일 형태의 입력 장치의 구조를 도시한 개략도이다. 도 8의 (A)는 구동 회로 및 다른 방향으로 배열된 신호선들을 포함한 입력 장치의 구조를 모식적으로 도시한 것이다. 도 8의 (B)는 2개의 구동 회로 및 다른 방향으로 배열된 신호선들을 포함한 입력 장치의 구조를 모식적으로 도시한 것이다.
도 9의 (A) 내지 (C)는 본 발명의 일 형태의 입력 장치의 검지 회로의 구조를 각각 도시한 회로도이다.
도 10은 본 발명의 일 형태의 입력 장치를 구동하는 방법을 나타낸 타이밍 차트이다.
<입력 장치의 구조예>
본 실시형태에 기재된 입력 장치(700T)는 예를 들어 도전막(C1), 도전막(C2), 신호선(ML1), 및 신호선(ML2)을 포함한다(도 1의 (B) 참조).
또한 도전막(C1) 및 도전막(C2)은 도전막(C(g, h))을 포함한 복수의 도전막(C)으로부터 선택할 수 있다(도 1의 (A) 참조). 또한 신호선(ML1) 및 신호선(ML2)은 신호선(ML(g, h))을 포함한 복수의 신호선(ML)으로부터 선택할 수 있다(도 1의 (A) 참조).
또한 g 및 h 각각은 변수이고 1 이상의 정수(整數)를 나타낸다.
예를 들어 신호선 ML(g, h)은 도전막(C(g, h))에 접속되고, 신호선 ML(1, 1)은 도전막(C(1, 1))에 접속된다. 즉 괄호 내의 숫자는 접속을 이해하기 쉽게 하기 위하여 사용된다. 또한 도전막(C)의 레이아웃은 예를 들어 매트릭스로 할 수 있지만, 레이아웃은 반드시 매트릭스로 할 필요는 없다.
각 도전막(C1 및 C2)은 복수의 도전막(C)으로부터 선택된 도전막을 나타낸다. 신호선(ML1), 신호선(ML2), 신호선(ML3), 신호선(ML4), 신호선(ML5), 및 신호선(ML6) 각각은 복수의 신호선(ML)으로부터 선택된 신호선을 나타낸다.
예로서 복수의 도전막(C)과 복수의 신호선(ML)은 같은 기판 위에 제공되는 것이 바람직하고, 이 경우에는 예를 들어 제작 비용을 저감할 수 있고 용이하게 접속할 수 있다. 또한 본 발명의 일 형태는 이에 한정되지 않는다. 예를 들어 도전막(C)의 일부는 기판 위에 제공되고, 도전막(C)의 일부는 다른 기판 위에 형성되어도 좋다.
예를 들어 도전막(C2)과 도전막(C1)은 서로 중첩되지 않은 영역을 가진다. 예를 들어 도전막(C1)에 인접한 도전막을 도전막(C2)으로서 사용할 수 있다. 또는 도전막(C1)과 도전막(C2) 사이에 도전막을 제공하여도 좋다.
예를 들어 신호선(ML1)은 도전막(C1)에 전기적으로 접속된다. 또한 신호선(ML2)은 도전막(C2)에 전기적으로 접속된다(도 1의 (B) 참조). 또한 예를 들어 도전막(C1)의 영역에서 신호선(ML1)과 중첩된 흑점은 신호선(ML1)과 도전막(C1) 사이의 접속을 나타낸다. 마찬가지로 도전막(C2)의 영역에서 신호선(ML2)과 중첩된 흑점은 신호선(ML2)과 도전막(C2) 사이의 접속을 나타낸다.
예를 들어 각 도전막(C1 및 C2)은 접근하는 물체에 용량 결합된다(도 1의 (C) 참조). 또한 도 1의 (C)에서는 신호선(ML1)과 신호선(ML2)은 높이가 다른 것처럼 보이지만, 본 발명의 일 형태는 이에 한정되지 않는다. 단면도에서 신호선(ML1)과 신호선(ML2)은 같은 높이로 제공되어도 좋고 다른 높이로 제공되어도 좋다.
또한 복수의 도전막(C)(도전막(C1 및 C2)을 포함함)과, 손가락 또는 펜 등의 물체 사이에 용량이 형성될 수 있다. 그래서 각 도전막(C)은 용량 소자(예를 들어 도전막(C1)의 자기 용량 또는 도전막(C2)의 자기 용량)의 전극 중 하나로서 기능할 수 있다.
또한 손가락 또는 펜 등의 물체와 도전막(C1) 사이에 형성된 용량을 도전막(C1)의 자기 용량이라고 부르고, 손가락 또는 펜 등의 물체와 도전막(C2) 사이에 형성된 용량을 도전막(C2)의 자기 용량이라고 부르는 경우가 있다.
도전막(C1)에 접근하는 손가락 또는 펜 등의 물체는 용량 소자(예를 들어 도전막(C1)의 자기 용량)의 전극 중 다른 하나로서 기능한다. 이로써 손가락 또는 펜 등의 물체와 도전막(C1) 등 사이의 용량(즉 도전막(C1)의 자기 용량)은 변화한다.
또는 복수의 도전막(C) 사이, 예를 들어 도전막(C1 및 C2) 사이에서 용량 결합이 형성되어도 좋다. 바꿔 말하면 손가락 또는 펜 등의 물체가 접근함으로써 일어나는 도전막(C1)과 도전막(C2) 사이의 용량값의 변화를 검지하여도 좋다. 또한 도전막(C1 및 C2) 사이에 형성된 용량을 도전막(C1 및 C2) 사이의 상호 용량이라고 부른다.
결과적으로 각 도전막(C)은 예를 들어 터치 센서의 전극으로서 기능한다고 할 수 있다.
또한 예를 들어 각 도전막(C)은 터치 센서의 전극의 기능에 더하여, 표시 소자의 전극(예를 들어 공통 전극)의 기능을 가져도 좋다. 따라서 각 도전막(C)(예를 들어 도전막(C1), 도전막(C2), 또는 도전막(C(g, h))을 공통 전극, 검지 전극, 용량 전극, 전극, 제 1 전극, 또는 제 2 전극 등이라고 부르는 경우가 있다.
입력 장치(700T)는 예를 들어 구동 회로(703) 및 검지 회로(DC1)를 포함한다(도 1의 (A) 참조). 또한 입력 장치(700T)는 구동 회로(703) 및 검지 회로(DC1) 등을 포함하지 않고, 다른 장치 또는 다른 모듈이 구동 회로(703) 및 검지 회로(DC1) 등을 포함하는 구조를 채용하여도 좋다.
또한 구동 회로(703)가 제공된 기판과 다른 기판 위에 복수의 신호선(ML)이 제공되는 경우에는, 각 신호선(ML)은 예를 들어 접속 단자, 배선, 이방성 도전 입자, 은 페이스트, 가요성 인쇄 회로(FPC) 또는 범프(bump)를 통하여 구동 회로(703)에 접속된다.
구동 회로(703)가 제공된 기판 위에 복수의 신호선(ML)이 제공되는 경우에는, 특별한 접속 부분은 필요하지 않다. 그러므로 같은 기판 위에 구동 회로(703) 및 복수의 도전막(C) 또는 복수의 신호선(ML)이 제공되는 경우에는, 접속 불량이 발생할 가능성이 저감될 수 있어 신뢰성이 향상된다.
예로서 구동 회로(703)는 복수의 도전막(C) 또는 복수의 신호선(ML)이 형성된 기판 위에 형성되어도 좋다. 이 경우에는, 이들을 같은 제작 공정을 통하여 형성할 수 있어 제작 비용을 저감할 수 있다. 또한 본 발명의 일 형태는 이들 구조에 한정되지 않는다.
예를 들어 검지 회로(DC1)는 복수의 도전막(C) 또는 복수의 신호선(ML)이 형성된 기판과 다른 기판 위에 형성되어도 좋다. 또는 검지 회로(DC1)는 구동 회로(703)가 형성된 기판과 다른 기판 위에 형성되어도 좋다.
예를 들어 검지 회로(DC1)는 단결정 실리콘 기판 또는 SOI 기판 위에 형성되어도 좋다. 또는 검지 회로(DC1)는 IC칩 위에 형성되어도 좋다. 결과적으로 전류 구동 능력이 높고, 특성의 편차가 작은 트랜지스터를 사용함으로써 검지 정확도가 높은 회로를 형성할 수 있다. 또한 본 발명의 일 형태는 이 구조에 한정되지 않는다.
예를 들어 검지 회로(DC1)는 구동 회로(703)를 통하지 않고 복수의 신호선(ML)에 접속되어도 좋다. 이 경우에는, 검지 회로(DC1)는 2개 이상이어도 좋다. 또한 구동 회로(703)를 반드시 제공할 필요는 없다.
예를 들어 구동 회로(703)는 복수의 신호선(ML) 중 적어도 하나를 선택하는 기능을 가진다. 또는 예를 들어 구동 회로(703)는 복수의 신호선(ML) 중 적어도 하나를 순차적으로 선택하는 기능을 가진다. 또는 예를 들어 구동 회로(703)는 복수의 신호선(ML) 중 적어도 하나를 임의의 순서로 선택하는 기능을 가진다.
예를 들어 구동 회로(703)는 신호선(ML1) 또는 신호선(ML2)을 선택하는 기능을 가진다.
예를 들어 구동 회로(703)는 복수의 도전막(C) 중 적어도 하나를 선택하는 기능을 가진다. 구체적으로는 구동 회로(703)는 예를 들어 도전막(C1) 또는 도전막(C2)을 선택하는 기능을 가진다.
예를 들어 구동 회로(703)는 멀티플렉서 또는 디멀티플렉서의 기능을 가진다.
예를 들어, 구동 회로(703)는 신호선(ML1)이 선택되는 기간에 신호선(ML1)과 검지 회로(DC1) 사이에 전류를 흘리는 기능을 가진다.
예를 들어 구동 회로(703)는 신호선(ML2)이 선택되는 기간에 신호선(ML2)과 검지 회로(DC1) 사이에 전류를 흘리는 기능을 가진다.
예를 들어 구동 회로(703)는 신호선(ML1)이 선택되지 않는 기간에 신호선(ML1)과 검지 회로(DC1) 사이에 전류가 흐르는 것을 방지하는 기능을 가진다. 또는 예를 들어, 구동 회로(703)는 신호선(ML2)이 선택되지 않는 기간에 신호선(ML2)과 검지 회로(DC1) 사이에 전류가 흐르는 것을 방지하는 기능을 가진다.
예를 들어 구동 회로(703)는 신호선(ML1)이 선택되지 않는 기간에 신호선(ML1)을 부유 상태로 하는 기능을 가진다. 또는 예를 들어 구동 회로(703)는 신호선(ML2)이 선택되지 않는 기간에 신호선(ML2)을 부유 상태로 하는 기능을 가진다.
예를 들어 구동 회로(703)는 신호선(ML1)이 선택되지 않는 기간에 신호선(ML1)에 소정의 전압(예를 들어 정전압)을 공급하는 기능을 가진다. 또는 예를 들어 구동 회로(703)는 신호선(ML2)이 선택되지 않는 기간에 신호선(ML2)에 소정의 전압(예를 들어 정전압)을 공급하는 기능을 가진다.
예를 들어 복수의 신호선(ML)이 구동 회로(703)를 통하지 않고 검지 회로(DC1)에 접속되는 경우에는 검지 회로(DC1)에서 각 신호선(ML)은 신호를 공급하는 회로 또는 신호를 판독하는 회로가 필요하다. 또는 각 신호선(ML)에 하나의 검지 회로(DC1)가 접속될 필요가 있다.
구동 회로(703)는 복수의 신호선으로부터 하나 이상의 신호를 선택하는 기능 및 어느 기간마다 신호선(ML)을 전환하는 기능을 가진다. 예를 들어 구동 회로(703)는 복수의 신호선(ML)으로부터 하나의 신호선만을 소정의 순서로 선택하는 기능을 가진다. 이 구조는 검지 회로(DC1)에서 신호를 공급하는 회로 또는 신호를 판독하는 회로의 개수를 저감시킬 수 있다. 구체적으로는 신호선(ML)의 개수에 대응하는 개수로부터, 선택된 하나의 신호선(ML)에 대응하는 하나로 저감시킬 수 있다. 또는 검지 회로(DC1)의 개수를 복수의 신호선(ML)으로부터, 선택된 하나의 신호선(ML)에 대응하는 하나로 저감시킬 수 있다. 바꿔 말하면 구동 회로(703)를 제공함으로써, 검지 회로(DC1)의 회로 개수 또는 회로의 스케일을 저감시킬 수 있다. 또는 검지 회로(DC1)의 개수를 저감시킬 수 있다.
또한 구동 회로(703)를 단순히 회로, 제 1 회로, 또는 제 2 회로 등이라고 부르는 경우가 있다.
검지 회로(DC1)는 예를 들어 구동 회로(703)에 전기적으로 접속된다. 검지 회로(DC1)는 예를 들어 탐색 신호를 공급하는 기능을 가진다. 여기서 탐색 신호는 예를 들어 검지를 위하여 신호선(ML(g, h)) 또는 도전막(C(g, h))에 공급되는 신호를 말한다.
예를 들어 검지 회로(DC1)는 구형파 탐색 신호를 공급하는 기능을 가진다. 또는 검지 회로(DC1)는 펄스 신호를 공급 또는 출력하는 기능을 가진다. 또는 검지 회로(DC1)는 센서에 신호를 공급 또는 출력하는 기능을 가진다.
예를 들어 검지 회로(DC1)는 용량값의 변화를 검지하는 기능을 가진다. 또는 검지 회로(DC1)는 전류값을 검출하는 기능을 가진다. 또는 검지 회로(DC1)는 전하량을 검출하는 기능을 가진다. 또는 검지 회로(DC1)는 신호를 적분하는 기능을 가진다. 또는 검지 회로(DC1)는 전류를 전압으로 변환하는 기능을 가진다. 또는 검지 회로(DC1)는 전압값을 검출하는 기능을 가진다. 또는 검지 회로(DC1)는 아날로그 신호를 디지털 신호로 변환하는 기능을 가진다.
예를 들어 검지 회로(DC1)는 센서로부터 신호를 판독하는 기능을 가진다. 따라서 검지 회로(DC1)를 단순히 회로, 제 1 회로, 또는 제 2 회로 등이라고 부른다.
예를 들어 신호선(ML1) 등의 각 신호선(ML)은 도전막(C1)에 탐색 신호 등을 공급하는 기능을 가진다.
예를 들어 신호선(ML1) 등의 각 신호선(ML)은 소정의 전압, 예를 들어 공통 전압을 도전막(C1)에 공급하는 기능을 가진다. 또는 신호선(ML1) 등의 각 신호선(ML)은 구동 회로(703) 또는 검지 회로(DC1)로부터 탐색 신호를 수신하는 기능을 가진다.
예를 들어 도전막(C1)에 결합된 용량(즉 도전막(C1)의 자기 용량)을 검출하기 위하여, 신호선(ML1)은 탐색 신호에 따라 변화되는 전위를 도전막(C1)에 공급하는 기능을 가진다(도 1의 (C) 참조).
예를 들어 도전막(C1)에 결합된 용량(즉 도전막(C1)의 자기 용량)을 검출하기 위하여, 신호선(ML1)은 도전막(C1)의 자기 용량을 충방전하기 위한 전류를 도전막(C1)에 공급하는 기능을 가진다.
예를 들어 복수의 신호선(ML)은 복수의 도전막(C)의 전위 또는 전류를, 도전막이 제공된 영역 밖(예를 들어 구동 회로(703) 또는 검지 회로(DC1))으로 추출하는 기능을 가진다.
예를 들어 복수의 신호선(ML)은 복수의 도전막(C)을, 도전막이 제공된 영역 밖(예를 들어 구동 회로(703) 또는 검지 회로(DC1))에 전기적으로 접속시키는 기능을 가진다.
예를 들어 복수의 신호선(ML)은 복수의 도전막(C) 등에 센서용 신호를 공급하는 기능을 가진다.
예를 들어 복수의 신호선(ML)은 복수의 도전막(C) 등으로부터 센서용 신호를 판독하는 기능을 가진다.
예를 들어 복수의 신호선(ML)은 공통 전압을 표시 소자의 공통 전극에 공급하는 기능을 가져도 좋다. 따라서 신호선(ML)(예를 들어 신호선(ML1), 신호선(ML2), 또는 신호선(ML(g, h))을 단순히 회로, 제 1 회로, 또는 제 2 회로 등이라고 부르는 경우가 있다.
예를 들어 입력 장치의 사용자가 손가락 등의 물체를 도전막(C1)에 접근시키면, 도전막(C1)에 결합된 용량(즉 도전막(C1)의 자기 용량)은 변화된다. 예를 들어 손가락 등의 물체가 도전막(C1)에 접근하지 않을 때보다 접근할 때 도전막(C1)의 자기 용량값은 커진다. 이러한 이유로 도전막(C1)의 자기 용량이 충방전되는 경우 즉 펄스 신호가 도전막(C1)에 공급되는 경우에는, 도전막(C1)의 정상(定常) 전위 상태에 필요한 전류량 또는 전하량은 자기 용량값에 따라 변화된다. 예를 들어 손가락 등의 물체가 도전막(C1)에 접근할 때 자기 용량값은 커지므로, 도전막(C1)의 정상 전위 상태에 필요한 전류량 또는 전하량은 크다. 결과적으로 예를 들어 신호선(ML1)을 흐르는 전류는 도전막(C1)에 접근하는 손가락의 영향에 의하여 변화된다.
검지 회로(DC1)는 검지 신호를 검지하는 기능을 가진다. 검지 신호의 값은 복수의 도전막(C)의 자기 용량값에 따른 것이다.
예를 들어 검지 회로(DC1)는 자기 용량값을 검지하기 위하여 신호선(ML1)의 전위를 변화시킬 수 있다. 또한 이때 검지 회로(DC1)는 신호선(ML1)을 흐르는 전류값, 전류의 적분값, 전류의 피크값, 또는 전하량을 검출할 수 있다. 결과적으로 검지 회로(DC1)는 도전막(C1)에 접근하는 손가락에 의하여 영향을 받은 자기 용량의 변화량을 검출할 수 있다. 이로써 검지 회로(DC1)는 도전막(C1)에 접근하는 사용자의 손가락 등을 검지할 수 있다. 또한 검지 회로(DC1)는 검지 결과를 외부 회로에 출력할 수 있다.
특히, 본 발명의 일 형태의 입력 장치(700T)에서 도전막(C)을 독립적으로 제어할 수 있다. 즉 도전막(C)에는 각각의 신호선(ML)이 접속된다. 그래서 복수의 신호선(ML)을 독립적으로 제어함으로써 복수의 도전막(C)을 독립적으로 제어할 수 있다. 2개 이상의 물체(예를 들어 손가락 또는 펜)가 동시에 입력 장치(700T)에 접근할 때, 물체를 독립적으로 검출할 수 있다. 따라서 입력 장치(700T)는 멀티터치 기능을 가능하게 한다.
본 발명의 일 형태의 상술한 입력 장치(700T)는 접근하는 물체에 용량 결합되는 복수의 도전막, 복수의 도전막으로부터 하나를 소정의 순서로 선택하는 구동 회로, 및 탐색 신호 및 검지 신호를 공급하는 검지 회로를 포함한다. 이로써 도전막에 접근하는 물체를 탐색 신호와 도전막에 결합된 용량에 따라 변화되는 전위에 의거하여 검지할 수 있다. 따라서 편리성 또는 신뢰성이 높은 신규 입력 장치를 제공할 수 있다.
또한 입력 장치(700T)는 예를 들어 자기 용량 터치 패널에서 사용할 수 있다.
입력 장치(700T)는 예를 들어 선 형상, 직선 형상, 곡선 형상, 원 형상, 다각형 형상, 또는 매트릭스 형상으로 배열된 복수의 도전막(C)을 포함할 수 있다. 구체적으로는 매트릭스 배열의 예로서 행 방향으로 q개의 도전막(C) 및 행 방향과 교차되는 열 방향으로 p개의 도전막(C)이 배열될 수 있다(도 1의 (A) 참조).
또한 g는 변수이고 1 이상이고 p 이하의 정수이다. 마찬가지로 h는 변수이고 1 이상이고 q 이하의 정수이다. 또한 p는 세로 방향의 도전막(C)의 개수를 나타내고, q는 가로 방향의 도전막(C)의 개수를 나타낸다. 그래서 p 및 q 각각은 1 이상의 정수이다.
예를 들어 도전막(C)이 p행 q열의 매트릭스로 배열된 경우, 가로 방향으로 p개의 도전막(C)이 배열되고, 세로 방향으로 q개의 도전막(C)이 배열되기 때문에, 총계 p×q개의 도전막(C)이 배치된다. 즉 여기서 p는 가로 방향으로 배열된 도전막(C)의 개수를 나타내고, q는 세로 방향으로 배열된 도전막(C)의 개수를 나타낸다.
또한 복수의 도전막(C)으로부터 선택된 도전막을 도전막(C1)으로서 사용할 수 있고, 복수의 도전막(C)으로부터 선택된 다른 도전막을 도전막(C2)으로서 사용할 수 있다.
매트릭스 배열 대신에 도 2의 (A)는 원 형상 배열의 예를 나타낸 것이고, 도 2의 (B)는 곡선 형상 배열의 예를 나타낸 것이고, 도 2의 (C)는 다각 형상 배열의 예를 나타낸 것이다.
입력 장치(700T)는 도전막(C(g, h))에 전기적으로 접속된 신호선(ML(g, h))을 포함한다(도 1의 (B) 참조). 여기서 하나의 신호선(ML)이 도전막(C(g, h))에 접속되는 경우, 신호선(ML)의 부호도 (g, h)이다. 예를 들어 행 방향으로 연장된 배선 또는 열 방향으로 연장된 배선을 신호선(ML(g, h))으로서 사용할 수 있다. 예를 들어 신호선(ML(1, 1))은 도전막(C(1, 1))에 접속되고, 신호선(ML(p, q))은 도전막(C(p, q))에 접속된다. 예를 들어 도전막(C)이 p행 q열의 매트릭스로 배열되는 경우, 총계 p×q개의 신호선(ML)이 배치된다.
구체적으로는 예를 들어 27행 15열의 매트릭스로 총계 405개의 도전막(C)이 배열되는 경우, 입력 장치(700T)에서 총계 405개의 신호선(ML)이 사용된다.
구동 회로(703)는 예를 들어 복수의 신호선(ML)으로부터 하나의 신호선(ML)을 소정의 순서로 선택하는 기능을 가진다. 예를 들어 p×q개의 신호선(ML)으로부터 신호선(ML1)을 선택한 후 신호선(ML2)을 선택한다.
예를 들어 도 3의 (A)는 복수의 신호선이 하나의 도전막에 접속된 예를 나타낸 것이다. 구체적으로는 3개의 신호선(ML)은 하나의 도전막(C)에 접속된다. 예를 들어 입력 장치(700T)에서는 27행 15열의 매트릭스로 배열된 도전막(C)에 대하여 1215(=405×3)개의 신호선(ML)이 사용된다. 또한 하나의 도전막에 접속된 신호선의 개수는 3에 한정되지 않는다. 복수의 신호선을 하나의 도전막으로 접속함으로써 배선 저항을 저감할 수 있다. 결과적으로 센서의 감도를 향상시킬 수 있다. 또한 같은 방향으로 연장된 복수의 신호선이 하나의 도전막에 접속되는 경우에 대하여 설명하였지만, 본 발명의 일 형태는 이에 한정되지 않는다.
또한 도 3의 (A)에서는 신호선(ML1), 신호선(ML2), 및 신호선(ML3)은 구동 회로(703) 외측에서 서로 접속된다. 마찬가지로 신호선(ML4), 신호선(ML5), 및 신호선(ML6)은 구동 회로(703) 외측에서 서로 접속된다. 이와 같이 접속함으로써, 구동 회로(703)의 회로 구성을 단순화할 수 있거나, 구동 회로(703)의 출력 단자수를 저감할 수 있다. 또한 본 발명의 일 형태는 이에 한정되지 않는다. 각 신호선(ML1 내지 ML6)은 개별적으로 구동 회로(703)에 접속되어도 좋다.
입력 장치(700T)는 예를 들어 제어선(CL)을 포함할 수 있다. 제어선(CL)은 구동 회로(703)에 전기적으로 접속될 수 있고, 제어 신호를 구동 회로(703)에 공급하는 기능을 가질 수 있다. 예를 들어 구동 회로(703)의 동작을 제어하는 스타트 펄스 신호, 클록 신호, 인에이블 신호, 또는 펄스 폭 제어 신호 등을 제어 신호로서 사용할 수 있다.
또한 도 1의 (A) 내지 (C) 등은 도전막(C(g, h))이 정방형인 예를 도시한 것이지만, 본 발명의 일 형태는 이에 한정되지 않는다. 도전막(C(g, h))은 직사각형, 평행 사각형, 마름모형, 별형, 다각형, 원형, 또는 타원형 등 다양한 형상을 가질 수 있다. 도 4의 (A)는 도전막(C(g, h))의 형상이 도 1의 (A) 내지 (C)와 다른 예를 도시한 것이다.
또한 도전막(C(g, h))의 각 변으로서 직선 또는 곡선 등 원활한 선을 도시하였지만, 본 발명의 일 형태는 이에 한정되지 않는다. 예를 들어 도전막(C(g, h))의 각 변은 도 4의 (C)에 도시된 바와 같이 톱니(sawtooth) 형상(지그재그 선)을 가져도 좋다. 이러한 톱니 형상을 사용함으로써 도전막(C)들 사이의 경계를 화소들 사이의 경계에 일치시킬 수 있다.
또한 도 1의 (A) 내지 (C) 등은 하나의 구동 회로(703)가 제공된 예를 도시한 것이지만, 본 발명의 일 형태는 이에 한정되지 않는다. 예를 들어 구동 회로(703)는 2개 이상이어도 좋다. 이 경우에는, 각 구동 회로(703)에 대하여 검지 회로(DC1)를 제공하여도 좋다. 또는 복수의 구동 회로(703)에 대하여 하나의 검지 회로(DC1)를 제공하여도 좋다.
예를 들어 도 5의 (A) 및 (B)는 2개의 구동 회로가 제공된 입력 장치를 도시한 것이다. 도 5의 (A)의 입력 장치는 구동 회로(703A), 구동 회로(703B), 구동 회로(703A)에 전기적으로 접속된 검지 회로(DC1A), 및 구동 회로(703B)에 전기적으로 접속된 검지 회로(DC1B)를 포함한다.
예를 들어 홀수 행의 신호선(ML)을 하나의 구동 회로에 접속할 수 있고, 짝수 행의 신호선(ML)을 다른 하나의 구동 회로에 접속할 수 있다. 이와 같이 접속함으로써 구동 회로(703)를 오른쪽 및 왼쪽으로 분할할 수 있어 효율적인 레이아웃이 된다. 또는 구동 회로를 분할함으로써 구동 회로의 크기를 작게 할 수 있어 슬림베젤을 가능하게 한다.
도 5의 (B)에 도시된 입력 장치는 구동 회로(703A), 구동 회로(703B), 및 구동 회로(703A)와 구동 회로(703B)에 전기적으로 접속된 검지 회로(DC1)를 포함한다. 또한 하나의 검지 회로(DC1)가 복수의 구동 회로(703)에 의하여 공유되는 경우, 크로스토크를 피하기 위하여 각 구동 회로(703)의 동작을 제어할 필요가 있다.
또한 복수의 도전막(C)이 제공된 입력 영역으로부터 신호선(ML)을 추출하는 방법은 도 1의 (A) 내지 (C)와 같이 입력 영역의 한 변으로부터 신호선(ML)을 추출하는 방법에 한정되지 않는다. 예를 들어 입력 영역을 2개 이상으로 분할하고 상기 영역들로부터 신호선(ML)을 추출하여도 좋다.
예를 들어 도 6의 (A)는 입력 영역을 오른쪽 영역과 왼쪽 영역으로 분할하고, 영역(775A)으로부터 신호선(MLA(1, 1))을 추출하고, 영역(775B)으로부터 신호선(MLB(1, 1))을 추출한 예를 도시한 것이다.
예를 들어 신호선(MLA(1, 1))과 신호선(MLB(1, 1))은 입력 영역의 중앙 부근에서 분단된다. 도전막(CA(1, 1))은 신호선(MLA(1, 1))에 접속되고, 도전막(CB(1, 1))은 신호선(MLB(1, 1))에 접속되기 때문에 도전막(CA(1, 1)) 및 도전막(CB(1, 1))은 개별적으로 동작할 수 있다.
또한 입력 영역이 가로로 긴 경우에는, 예를 들어 입력 영역은 도 6의 (A)에 도시된 바와 같이 오른쪽 영역과 왼쪽 영역으로 분할되는 것이 바람직하고, 입력 영역이 세로로 긴 경우에는, 예를 들어 입력 영역은 도 6의 (B)에 도시된 상부 영역과 하부 영역으로 분할되는 것이 바람직하다. 이로써 신호선(MLA) 및 신호선(MLB)의 길이를 짧게 할 수 있다. 결과적으로 신호선(MLA) 및 신호선(MLB)의 기생 용량 또는 배선 저항을 저감할 수 있어 센서의 감도를 향상시킬 수 있다.
예를 들어 가로로 긴 입력 영역의 대각선이 10인치 이상, 더 바람직하게는 14인치 이상인 경우에는, 도 6의 (B)에 도시된 바와 같이 입력 영역을 상부 영역과 하부 영역으로 분할하여도 좋고, 세로로 긴 입력 영역의 대각선이 10인치 이상, 더 바람직하게는 14인치 이상인 경우에는, 도 6의 (A)에 도시된 바와 같이 입력 영역을 오른쪽 영역과 왼쪽 영역으로 분할하여도 좋다. 이러한 구조로 함으로써 신호선의 총수는 늘지만 각 신호선의 기생 용량 또는 배선 저항을 저감할 수 있다. 결과적으로 큰 입력 영역을 사용하더라도 고감도 센서를 달성할 수 있다.
또한 분할된 입력 영역의 개수는 2에 한정되지 않고 3 이상이어도 좋다. 도 7은 입력 영역을 3개의 영역으로 분할한 경우를 도시한 것이다. 이 경우, 분할된 입력 영역에 구동 회로(703A), 구동 회로(703B), 및 구동 회로(703C)가 제공되어도 좋다. 마찬가지로 입력 영역을 4개의 영역으로 분할하고, 4변으로부터 신호선을 추출하여도 좋다. 또한 본 발명의 일 형태는 상술한 예에 한정되지 않는다.
예를 들어 도 8의 (A) 및 (B)에 도시된 바와 같이, 하나의 도전막에 다른 방향으로 연장되는 복수의 신호선이 접속되어도 좋다. 예를 들어 하나의 도전막에 세로 방향으로 연장되는 신호선과 가로 방향으로 연장되는 신호선의 양쪽이 접속되어도 좋다.
예를 들어 도 8의 (A)에 도시된 바와 같이 도전막(C(1, 1))은 세로 방향으로 연장되는 신호선(MLC(1, 1)) 및 가로 방향으로 연장되는 신호선(MLD(1, 1))에 접속된다. 예를 들어 도전막(C(1, 2))은 세로 방향으로 연장되는 신호선(MLC(1, 2)) 및 가로 방향으로 연장되는 신호선(MLD(1, 2))에 접속된다. 예를 들어 도전막(C(2, 1))은 세로 방향으로 연장되는 신호선(MLC(2, 1)) 및 가로 방향으로 연장되는 신호선(MLD(2, 1))에 접속된다.
이러한 구조로 함으로써 신호선의 배선 저항을 저감할 수 있어 센서의 감도를 향상시킬 수 있다. 또한 큰 입력 영역을 사용하더라도 고감도 센서를 달성할 수 있다.
또한 예를 들어 같은 도전막에 접속된 신호선(ML)은 서로 접속되어도 좋다. 예를 들어 신호선(MLC(1, 1))과 신호선(MLD(1, 1))은 서로 접속되어도 좋다. 예를 들어 신호선(MLC(2, 1))과 신호선(MLD(2, 1))은 서로 접속되어도 좋다. 또한 본 발명의 일 형태는 이에 한정되지 않는다. 예를 들어 신호선(MLC(1, 1))과 신호선(MLD(1, 1))은 반드시 서로 접속될 필요는 없다.
예를 들어 도 8의 (B)에 도시된 바와 같이, 세로 방향으로 연장되는 신호선(MLC(1, 1)) 등이 구동 회로(703A)에 용이하게 접속되도록 구동 회로(703A)를 배치하고, 가로 방향으로 연장되는 신호선(MLD(1, 1)) 등이 구동 회로(703B)에 용이하게 접속되도록 구동 회로(703B)를 배치하여도 좋다. 이 경우에는, 예를 들어 같은 도전막에 접속되는 세로 방향으로 연장되는 신호선(MLC)과 가로 방향으로 연장되는 신호선(MLD)은 동시에 선택되는 것이 바람직하다.
예를 들어 신호선(MLC(1, 1))과 신호선(MLD(1, 1))은 동시에 선택된다. 이로써 신호선(MLC(1, 1))과 신호선(MLD(1, 1))을 통하여 도전막(C(1, 1))과 검지 회로(DC1) 사이를 전류가 흐른다.
예를 들어 신호선(MLC(1, 2))과 신호선(MLD(1, 2))은 동시에 선택된다. 이로써 신호선(MLC(1, 2))과 신호선(MLD(1, 2))을 통하여 도전막(C(1, 2))과 검지 회로(DC1) 사이를 전류가 흐른다.
이런 식으로 구동 회로(703A) 및 구동 회로(703B)를 제어함으로써 검지 회로(DC1)의 개수를 저감할 수 있다. 또한 본 발명의 일 형태는 이에 한정되지 않는다. 예를 들어 상황에 따라 구동 회로(703A) 및 구동 회로(703B) 중 하나가 동작하고 다른 하나가 동작하지 않는 식으로 구동시켜도 좋다.
또한 본 발명의 일 형태의 입력 장치(700T)를 전용 기판 위, 또는 표시 장치의 대향 기판 또는 밀봉 기판의 표면 위에 배치할 수 있다. 또는 입력 장치(700T)를 커버 유리 기판 등의 보호 기판의 배면에 배치할 수 있다. 또는 표시 소자 또는 회로와 통합된 입력 장치(700T)를 표시 장치의 TFT 기판, 또는 소자 기판 등 위에 배치할 수 있다.
<<구조예>>
본 발명의 일 형태의 입력 장치는 도전막(C1), 도전막(C2), 및 신호선(ML1) 또는 신호선(ML2)을 포함한다. 본 발명의 일 형태의 입력 장치는 도전막(C(g, h)) 또는 신호선(ML(g, h))을 포함할 수 있다. 본 발명의 일 형태의 입력 장치는 구동 회로(703), 검지 회로(DC1), 또는 제어선(CL)을 포함할 수 있다.
<<도전막(C1), 도전막(C2), 도전막(C(g, h)), 신호선(ML1), 신호선(ML2), 신호선(ML(g, h)), 제어선(CL)>>
도전막(C1), 도전막(C2), 도전막(C(g, h)), 신호선(ML1), 신호선(ML2), 신호선(ML(g, h)), 또는 제어선(CL) 등에는 도전 재료를 사용할 수 있다.
예를 들어 도전막(C1), 도전막(C2), 도전막(C(g, h)), 신호선(ML1), 신호선(ML2), 신호선(ML(g, h)), 또는 제어선(CL) 등에는 무기 도전 재료, 유기 도전 재료, 금속 재료, 또는 도전 세라믹 재료를 사용할 수 있다.
도전막(C1), 도전막(C2), 도전막(C(g, h)), 신호선(ML1), 신호선(ML2), 신호선(ML(g, h)), 및 제어선(CL)의 재료의 예로서는, 알루미늄, 금, 백금, 은, 구리, 크로뮴, 탄탈럼, 타이타늄, 몰리브데넘, 텅스텐, 니켈, 철, 코발트, 팔라듐, 및 망가니즈로부터 선택된 금속 원소를 들 수 있다. 또는 도전막(C1), 도전막(C2), 도전막(C(g, h)), 신호선(ML1), 신호선(ML2), 신호선(ML(g, h)), 및 제어선(CL) 등에는 상술한 금속 원소 중 어느 것을 함유한 합금을 사용할 수 있다. 특히 웨트 에칭법에 의한 미세 가공에는 구리와 망가니즈의 합금이 적합하다.
또한 이들 도전막 및 배선은 투광성을 향상시키기 위하여 메시 패턴 또는 나노와이어 구조를 가져도 좋다. 또는 도전막 또는 배선은 메시 패턴 또는 나노와이어 구조를 가지는 도전 재료를 함유하여도 좋다. 이 경우, 재료 자체가 투광성을 가지지 않더라도 그 재료는 많은 공간을 가지므로 빛을 투과시킨다. 따라서 메시 패턴 또는 나노와이어 구조를 가지는 막, 배선, 또는 재료는 도전성 및 투광성을 향상시킬 수 있다.
예를 들어 단층막 또는 다층막을 사용할 수 있다. 구체적으로는 알루미늄막 위에 타이타늄막을 적층한 2층 구조, 질화 타이타늄막 위에 타이타늄막을 적층한 2층 구조, 질화 타이타늄막 위에 텅스텐막을 적층한 2층 구조, 질화 탄탈럼막 또는 질화 텅스텐막 위에 텅스텐막을 적층한 2층 구조, 타이타늄막, 알루미늄막, 및 타이타늄막을 이 순서대로 적층한 3층 구조 등을 도전막(C1), 도전막(C2), 도전막(C(g, h)), 신호선(ML1), 신호선(ML2), 신호선(ML(g, h)), 및 제어선(CL) 등에 사용할 수 있다.
또한 본 발명의 일 형태에서는 투광 재료를 사용하여도 좋다. 예를 들어 산화 인듐, 인듐 주석 산화물, 인듐 아연 산화물, 산화 아연, 또는 갈륨이 첨가된 산화 아연 등의 도전 산화물을 도전막(C1), 도전막(C2), 도전막(C(g, h)), 신호선(ML1), 신호선(ML2), 신호선(ML(g, h)), 및 제어선(CL) 등에 사용할 수 있다. 특히 도전막(C1), 도전막(C2), 및 도전막(C(g, h))은 예를 들어 표시 장치와 통합된 경우에 투광성을 가지는 것이 바람직하기 때문에 이들 재료 중 어느 것을 사용하여 형성되는 것이 바람직하다.
또한 도전막(C1), 도전막(C2), 및 도전막(C(g, h)) 위 또는 아래에 알루미늄, 금, 백금, 은, 구리, 크로뮴, 탄탈럼, 타이타늄, 몰리브데넘, 텅스텐, 니켈, 철, 코발트, 팔라듐, 및 망가니즈 중에서 선택된 금속 원소로 형성된 단층 도전층 또는 다층 도전층을 도전막과 중첩되도록 형성하여도 좋다. 이 구조로 함으로써 저항값을 저감시킬 수 있다. 투광성이 필요한 경우에는 이들 도전막은 투광성 영역이 아니라 투광성을 필요로 하지 않는 영역에만 제공하여도 좋다. 따라서 저항 저하 및 투광성의 양쪽을 달성할 수 있다.
예를 들어 도전막(C1), 도전막(C2), 도전막(C(g, h)), 신호선(ML1), 신호선(ML2), 신호선(ML(g, h)), 또는 제어선(CL) 등으로서 그래핀 또는 그래파이트를 함유한 막을 사용할 수 있다.
구체적으로는 산화 그래핀을 함유한 막을 형성하고 환원함으로써 그래핀을 함유한 막을 형성할 수 있다. 환원 방법으로서는 가열법 또는 환원제를 사용하는 방법 등을 채용할 수 있다.
예를 들어 도전막(C1), 도전막(C2), 도전막(C(g, h)), 신호선(ML1), 신호선(ML2), 신호선(ML(g, h)), 또는 제어선(CL) 등에는 도전성 고분자를 사용할 수 있다.
<<구동 회로(703)>>
예를 들어 선택 회로, 디코더, 또는 시프트 레지스터 등의 다양한 순서 회로 중 어느 것을 구동 회로(703)에서 사용할 수 있다. 또는 다수의 스위치가 제공되고 스위치의 도통(온/오프) 상태가 제어되는 회로를 구동 회로(703)에서 사용할 수 있다.
구체적으로는 복수의 선택 회로를 포함하고 선택 신호를 공급하는 기능을 가지는 시프트 레지스터 등을 구동 회로(703)에서 사용하여도 좋다. 따라서 복수의 신호선으로부터 하나의 신호선을 소정의 순서로 선택할 수 있다.
또한 구동 회로(703)의 구조에 따라 구동 회로(703)에 접속되는 검지 회로(DC1)의 개수는 변화되어도 좋다. 예를 들어 도 1의 (A)에서는 구동 회로(703)에 하나의 검지 회로(DC1)가 접속되지만, 본 발명의 일 형태는 이에 한정되지 않는다. 하나의 구동 회로(703)에 2개 이상의 검지 회로(DC1)가 접속되어도 좋다. 도 3의 (B)는 하나의 구동 회로(703)에 검지 회로(DC11), 검지 회로(DC12), 검지 회로(DC13), 및 검지 회로(DC14)가 접속된 예를 도시한 것이다. 하나의 구동 회로(703)에 복수의 검지 회로(DC1)가 접속되는 경우, 복수의 검지 회로(DC1)를 동시에 동작시킬 수 있어 병렬 처리를 가능하게 하고 센서의 판독 속도가 향상된다. 또는 판독 시간을 더 길게 할 수 있어 센서의 판독 정확도를 향상시킬 수 있다.
예를 들어 트랜지스터를 구동 회로(703) 또는 검지 회로(DC1)에서 사용할 수 있다.
<<트랜지스터>>
예를 들어 보텀 게이트 트랜지스터 또는 톱 게이트 트랜지스터를 구동 회로(703)에서 사용할 수 있다.
예를 들어 제 14족에 속하는 원소를 함유한 반도체를 포함한 트랜지스터를 사용할 수 있다. 구체적으로는 실리콘을 함유한 반도체를 반도체막에 사용할 수 있다. 예를 들어 단결정 실리콘, 폴리실리콘, 미결정 실리콘, 또는 비정질 실리콘을 트랜지스터의 반도체층에 사용할 수 있다. 또한 저마늄, 갈륨, 또는 비소 등을 트랜지스터의 반도체층에 사용할 수 있다.
예를 들어 산화물 반도체를 포함한 트랜지스터를 사용할 수 있다. 구체적으로는 인듐을 함유한 산화물 반도체 또는 인듐, 갈륨, 및 아연을 함유한 산화물 반도체를 반도체막에 사용할 수 있다.
예를 들어 반도체막에 비정질 실리콘을 사용하는 트랜지스터보다 오프 상태의 누설 전류가 낮은 트랜지스터를 사용할 수 있다. 구체적으로는 반도체막에 산화물 반도체를 사용한 트랜지스터를 사용할 수 있다.
또는 예를 들어 화합물 반도체를 포함한 트랜지스터를 사용할 수 있다. 구체적으로는 갈륨 비소를 함유한 반도체를 반도체막에 사용할 수 있다.
예를 들어 유기 반도체를 포함한 트랜지스터를 사용할 수 있다. 구체적으로는 폴리아센류 및 그래핀 중 어느 것을 함유한 유기 반도체를 반도체막에 사용할 수 있다.
<<검지 회로(DC1)>>
예를 들어 발진 회로, 펄스 신호 출력 회로, 전류 측정 회로, 피크 전류 측정 회로, 전류-전압 변환 회로, 적분 회로, AD 변환 회로, 또는 증폭 회로를 검지 회로(DC1)에 사용할 수 있다.
전류 측정 회로, 피크 전류 측정 회로, 전류-전압 변환 회로, 적분 회로, 또는 AD 변환 회로 등은 검지 회로(DC1)로서 사용할 수 있다. 이로써 예를 들어 손가락 또는 펜이 도전막에 접근하는지 여부를 전류값으로부터 검지한다. 검지된 결과를 검지 신호로서 외부 회로에 줄 수 있다.
예를 들어 구형파, 톱니형파, 또는 삼각형파를 발생시킬 수 있는 펄스 신호 출력 회로 또는 발진 회로를 검지 회로(DC1)로서 사용할 수 있다. 따라서 검지 회로(DC1)로부터 생성된 신호를 탐색 신호로서 사용할 수 있다.
신호선(ML)이 선택될 때 검지 회로(DC1)는 센서로부터의 신호를 판독하는 데 필요한 신호를 센서에 출력한다.
신호선(ML)이 선택되지 않는 기간에는 검지 회로(DC1)는 예를 들어 신호선(ML)을 부유 상태로 할 수 있거나 신호선(ML)에 정전압을 출력할 수 있다. 또한 정전압은 예를 들어 표시 소자에 공급되는 공통 전압에 상당하는 경우가 있다.
손가락 또는 펜 등의 물체가 도전막(C(g, h)), 도전막(C1) 또는 도전막(C2)에 접근할 때는 물체가 접근하지 않을 때보다 도전막(C(g, h)), 도전막(C1) 또는 도전막(C2)의 자기 용량값은 커진다.
예를 들어 전류 측정 유닛(311) 및 펄스 신호 출력 회로(312)를 검지 회로(DC1)에서 사용할 수 있다(도 9의 (A) 참조). 전류 측정 유닛(311) 및 펄스 신호 출력 회로(312)는 예를 들어 구동 회로(703)와 접지선(313) 사이에서 직렬로 접속된다. 또한 접지선(313)에 공급되는 전위는 반드시 0V일 필요는 없다.
펄스 신호 출력 회로(312)는 구동 회로(703)를 통하여 도전막(C(g, h)), 도전막(C1) 또는 도전막(C2) 등에 펄스 신호를 출력한다. 예를 들어 전류 측정 유닛(311)은 전류량을 검지한다. 이로써 터치를 검지할 수 있다.
예를 들어 레지스터(314) 및 전압 측정 유닛(315)을 전류 측정 유닛(311)에서 사용할 수 있다(도 9의 (B) 참조). 레지스터(314)의 양쪽 단자 사이의 전압을 전압 측정 유닛(315)에 의하여 측정함으로써 전류 측정 유닛(311)을 흐르는 전류값을 측정할 수 있다. 또한 여기서는 전류값을 측정하지만, 본 발명의 일 형태는 이에 한정되지 않는다.
예를 들어 전류의 적분값을 측정하는 기능을 가지는 회로를 검지 회로(DC1)에서 사용할 수 있다. 구체적으로는 연산 증폭기(317)를 사용하여 적분 회로를 형성할 수 있다. 예를 들어 용량 소자(316) 및 연산 증폭기(317)를 검지 회로(DC1)에서 사용할 수 있다(도 9의 (C) 참조).
예를 들어 전위 변화를 증폭할 수 있는 증폭 회로를 검지 회로(DC1)에서 사용할 수 있다. 이로써 증폭 회로는 신호선(ML(g, h))을 흐르는 전류량에 따른 전위 변화를 증폭할 수 있다. 따라서 전류를 전위로 변환할 수 있고, 변환된 전위의 변화를 증폭하고 검지 신호로서 외부 회로에 공급할 수 있다.
검지 회로(DC1)에 의하여 검지된 정보는 다음 회로로 송신된다. 다음 회로의 예에는 기억 회로 및 신호 처리 회로가 포함된다. 다음 회로는 어느 위치가 터치된 건지를 판정할 수 있다. 또한 다음 회로는 검지 회로(DC1)에 배치되어도 좋다.
다음으로 복수의 도전막(C) 또는 복수의 신호선(ML)에 신호를 공급하는 타이밍에 대하여 설명한다(도 10 참조). 예를 들어 검지 회로(DC1)의 펄스 신호 출력 회로(312)로부터 구동 회로(703)를 통하여 복수의 신호선(ML)에 신호를 순차적으로 공급한다.
예를 들어 신호선(ML)은 상부로부터 하부로 선택된다. 바꿔 말하면 신호선(ML)은 1행째의 신호선(ML(1, 1))으로부터 마지막 행의 신호선(ML(p, q))까지 순차적으로 선택되고, 도전막(C)은 하나씩 순차적으로 선택된다. 검지 회로(DC1)와 선택된 신호선(ML(g, h)) 사이 및 검지 회로(DC1)와 선택된 도전막(C(g, h)) 사이를 전류가 흐른다.
검지 회로(DC1)는 신호선(ML(g, h)) 및 도전막(C(g, h))에 펄스 신호를 출력하고 이때 흐르는 전류를 검지함으로써 검지를 실시할 수 있다.
실시형태 1에서는 본 발명의 일 형태에 대하여 설명하였다. 본 발명의 다른 실시형태에 대해서는 실시형태 2 내지 12에서 설명한다. 또한 본 발명의 일 형태는 이에 한정되지 않는다. 바꿔 말하면 본 실시형태 및 다른 실시형태에는 발명의 다양한 형태가 기재되어 있고, 본 발명의 일 형태는 특정의 형태에 한정되지 않는다. 본 발명의 일 형태를 터치 센서에 적용하는 예에 대하여 설명하였지만, 본 발명의 일 형태는 이에 한정되지 않는다. 상황 또는 조건에 따라 본 발명의 일 형태를 예를 들어 다양한 센서에 적용하여도 좋다. 또는 상황 또는 조건에 따라 본 발명의 일 형태를 터치 센서에 반드시 적용할 필요는 없다.
본 실시형태는 기본 원리의 예를 나타내었다. 따라서 본 실시형태의 전체 또는 일부를 다른 실시형태 중 어느 것의 전체 또는 일부에 자유로이 적용, 조합, 또는 치환을 할 수 있다.
(실시형태 2)
실시형태 1에서 입력 장치의 구조에 대하여 설명하였다. 입력 장치는 다양한 장치와 조합할 수 있다. 예를 들어 소자 기판(TFT 기판)에서 입력 장치와 표시 소자 또는 TFT가 통합된 인셀 표시 장치를 형성할 수 있다. 이 경우 이 장치는 화상을 표시하는 출력 기능 및 센서로부터의 신호를 판독하는 입력 기능을 가진다.
본 실시형태에서는 본 발명의 일 형태의 입출력 장치의 구조에 대하여 도 11의 (A) 내지 (D)를 참조하여 설명한다. 또한 실시형태 1과 같은 부분의 설명은생략하는 경우가 있다.
도 11의 (A) 내지 (D)는 본 발명의 일 형태의 입출력 장치(700)의 구조를 도시한 것이다.
도 11의 (A)는 본 발명의 일 형태의 입출력 장치(700)의 구조를 도시한 블록도의 예이다.
도 11의 (B)는 도 11의 (A)에 도시된 입출력 장치(700)의 일부의 자세한 사항을 설명하기 위한 블록도의 예이다.
도 11의 (C)는 도 11의 (B)의 절단선 W1-W2를 따라 자른 입출력 장치(700)의 단면 모식도의 예이다. 또한 도 11의 (C)에서는 신호선(ML1)과 신호선(ML2)은 높이가 다른 것처럼 보이지만, 본 발명의 일 형태는 이에 한정되지 않는다. 단면도에서 신호선(ML1)과 신호선(ML2)은 같은 높이로 제공되어도 좋다.
도 11의 (D)는 화소(702(i, j))에서 사용할 수 있는 표시 소자(750(i, j))와 화소 회로를 도시한 회로도의 예이다.
또한 입출력 장치(700)는 표시 장치를 포함하는 점에서 도 1의 (A) 내지 (C)의 입력 장치(700T)와 다르다. 바꿔 말하면 입출력 장치(700)는 입력 장치(700T)와 비슷한 부분을 가진다. 그래서 상술한 입력 장치(700T)의 기재를 입출력 장치(700)에 적용할 수 있다. 여기서 비슷한 구조에 대해서는 상술한 기재를 참조하고 다른 구조에 대해서는 자세히 설명한다.
또한 입출력 장치(700)는 표시 장치에 입력 장치(700T)가 추가된 구조를 가져도 좋다. 또는 입출력 장치(700)는 부재가 표시 장치의 일부 및 입력 장치(700T)의 일부로서 공통적으로 사용되는 구조를 가져도 좋다. 이 경우에는, 이 부재는 표시 장치의 일부의 기능 및 입력 장치(700T)의 일부의 기능을 가진다. 도 11의 (A) 내지 (D)는 부재가 표시 장치의 일부의 기능 및 입력 장치(700T)의 일부의 기능을 가지는 경우의 예를 도시한 것이다.
<입출력 장치의 구조예 1>
본 실시형태에 기재된 입출력 장치(700)는 표시 장치 및 입력 장치(700T)를 포함한다(도 11의 (A) 참조). 바꿔 말하면 입출력 장치(700)는 표시 장치에 입력 장치(700T)가 추가되고 표시 장치의 일부에 부분적으로 통합된 구조를 가진다. 이로써 부재는 표시 장치의 일부의 기능 및 입력 장치(700T)의 일부의 기능을 가진다.
입출력 장치(700)는 표시 장치의 표시면 측에 접근하는 물체를 검지하는 기능을 가진다(도 11의 (C) 참조).
표시 장치(출력 장치)는 도전막(C1)이 제공된 영역의 화소(702(i, j)) 및 도전막(C2)이 제공된 영역의 화소(702(i, k))를 포함한다(도 11의 (B) 및 (C) 참조). 여기서 i, j, k 각각은 변수이고 1 이상의 정수이다. 또한 k의 값은 j의 값과 다르다.
예를 들어 화소(702)는 매트릭스로 배열되어도 좋다. 예를 들어 화소(702(i, j))는 화소(702(i, k))와 같은 행 및 화소(702(i, k))와 다른 열에 배치할 수 있다.
또한 도전막(C1) 또는 도전막(C2) 등이 제공된 영역에 복수의 화소가 배치된다. 예를 들어 하나의 도전막(C1)에 복수의 화소(702)가 제공된다. 화소(702(i, j))는 복수의 화소(702) 중 하나이다. 마찬가지로 하나의 도전막(C2)에 복수의 화소(702)가 제공된다. 화소(702(i, k))는 복수의 화소(702) 중 하나이다.
예를 들어 화소(702(i, j))는 표시 소자(750(i, j))를 포함하고, 화소(702(i, k))는 표시 소자(750(i, k))를 포함한다. 도 11의 (D)는 화소(702(i, j))의 회로의 예를 도시한 것이다. 또한 화소(702(i, j))는 복수의 표시 소자를 포함하여도 좋다.
상기 입출력 장치는 표시 장치, 표시 장치의 표시면 측에 접근하는 물체에 용량 결합되는 복수의 도전막, 복수의 도전막으로부터 하나를 소정의 순서로 선택하는 구동 회로, 및 탐색 신호 및 검지 신호를 공급하는 검지 회로를 포함한다. 이로써 표시 장치의 표시면 측에 접근하는 물체를, 탐색 신호와, 도전막에 결합된 용량에 따라 변화되는 전위에 의거하여 검지할 수 있다. 따라서 편리성 또는 신뢰성이 높은 신규 입출력 장치를 제공할 수 있다.
입출력 장치(700)는 복수의 화소를 포함한다(도 11의 (B) 참조). 예를 들어 입출력 장치(700)는 가로 방향으로 n개의 화소 및 세로 방향으로 m개의 화소를 포함한다. 즉 입출력 장치(700)는 m행×n열의 매트릭스로 배열된 화소(702(i, j))를 포함한다. 또한 m은 i 이상의 정수이고, n은 j 이상의 정수이다.
화소(702(i, j))는 표시 소자(750(i, j))를 구동하는 화소 회로를 가질 수 있고, 화소(702(i, k))는 표시 소자(750(i, k))를 구동하는 화소 회로를 가질 수 있다. 예를 들어 도 11의 (D)에 도시된 화소 회로를 화소(702(i, j))에 사용할 수 있다. 또한 화소(702(i, j)) 또는 화소(702(i, k))는 복수의 표시 소자를 포함하여도 좋다.
또한 입출력 장치(700)는 같은 행에 배열된 화소(702(i, 1) 내지 702(i, n))에 전기적으로 접속된 주사선(G(i))을 포함할 수 있다. 또한 주사선(G(i))에 더하여 다른 배선이 화소(702(i, j)) 또는 화소(702(i, 1) 내지 702(i, n))에 접속되어도 좋다.
주사선(G(i))은 예를 들어 주사선(G(i))에 접속된 화소를 선택하는 기능을 가진다. 또는 주사선(G(i))은 예를 들어 선택 신호를 화소에 공급하는 기능을 가진다. 주사선(G(i))은 선택 신호뿐만 아니라 다른 신호를 공급하여도 좋다. 또한 주사선(G(i))을 게이트선, 게이트 신호선, 주사선, 배선, 또는 제 1 배선 등이라고 부르는 경우가 있다.
또한 입출력 장치(700)는 같은 열에 배열된 화소(702(1, j) 내지 702(m, j))에 전기적으로 접속된 신호선(S(j))을 포함할 수 있다. 마찬가지로 입출력 장치(700)는 같은 열에 배열된 화소(702(1, k) 내지 702(m, k))에 전기적으로 접속된 신호선(S(k))을 포함할 수 있다. 또한 신호선(S(j))뿐만 아니라 다른 배선이 화소(702(i, j))에 접속되어도 좋다.
신호선(S(j))은 예를 들어 신호선(S(j))에 접속된 화소에 영상 신호를 공급하는 기능을 가진다. 또는 신호선(S(j))은 예를 들어 영상 신호를 화소에 공급 또는 기록하는 기능을 가진다. 신호선(S(i))은 영상 신호뿐만 아니라 다른 신호를 공급하여도 좋다. 또한 신호선(S(i))을 소스선, 소스 신호선, 데이터선, 배선, 또는 제 1 배선 등이라고 부르는 경우가 있다.
입출력 장치(700)는 예를 들어 주사선(G(1) 내지 G(m))에 전기적으로 접속된 구동 회로(GD)를 포함한다. 구동 회로(GD)는 예를 들어 주사선(G(1) 내지 G(m)) 중 하나를 선택하는 기능 및 주사선(G(1) 내지 G(m)) 또는 화소(702(i, j)) 등에 선택 신호를 공급하는 기능을 가진다. 또한 구동 회로(GD)는 선택 신호뿐만 아니라 다른 신호를 공급하여도 좋다.
구동 회로(GD)를 게이트선 구동 회로, 게이트 신호선 구동 회로, 주사선 구동 회로, 주사 회로, 회로, 또는 제 1 회로 등이라고 하는 경우가 있다.
입출력 장치(700)는 예를 들어 신호선(S(1) 내지 S(n))에 전기적으로 접속된 구동 회로(SD)를 포함한다. 구동 회로(SD)는 화상 신호를 신호선(S(1) 내지 S(n)) 또는 화소(702(i, j)) 등에 공급하는 기능을 가진다. 또한 구동 회로(SD)는 영상 신호뿐만 아니라 다른 신호를 공급하여도 좋다.
구동 회로(SD)를 소스선 구동 회로, 소스 신호선 구동 회로, 영상 신호선 구동 회로, 데이터선 회로, 회로, 또는 제 1 회로 등이라고 부르는 경우가 있다.
<<구조예>>
본 발명의 일 형태의 입출력 장치(700)는 표시 장치 또는 입력 장치(700T)를 포함한다.
본 발명의 일 형태의 입출력 장치(700)는 화소(702(i, j)) 및 화소(702(i, k))를 포함한다.
본 발명의 일 형태의 입출력 장치(700)는 표시 소자(750(i, j)) 및 표시 소자(750(i, k))를 포함한다.
본 발명의 일 형태의 입출력 장치(700)는 주사선(G(i)), 신호선(S(j)), 신호선(S(k)), 구동 회로(GD), 및 구동 회로(SD)를 포함한다.
<<입력 장치>>
본 발명의 일 형태의 입출력 장치(700)에는, 표시 장치의 표시면 측에 접근하는 물체에 용량 결합되는 도전막(C1) 또는 도전막(C2)을 포함한 입력 장치를 사용할 수 있다.
예를 들어 도전막(C1) 또는 도전막(C2)으로서 투광성 도전막을 사용할 수 있다. 또는 도전막(C1) 또는 도전막(C2)으로서 표시 소자가 제공된 영역에 개구, 슬릿, 빗살 형상, 또는 격자 형상 등을 가지는 도전막을 사용할 수 있다. 이로써 도전막(C1) 또는 도전막(C2)을 표시 소자와 사용자 사이에 제공할 수 있다.
<<표시 장치>>
예를 들어 액티브 매트릭스 표시 장치 또는 패시브 매트릭스 표시 장치를 사용할 수 있다. 표시 장치를 사용하는 대신에 영상 또는 화상을 표시하지 않는 발광 장치를 사용하여도 좋다.
<<표시 소자(750(i, j)), 표시 소자(750(i, k))>>
예를 들어 발광 소자 또는 빛의 반사 또는 빛의 투과를 제어하는 기능을 가지는 표시 소자를 표시 소자(750(i, j)) 또는 표시 소자(750(i, k))로서 사용할 수 있다.
구체적으로는 표시 소자(750(i, j)) 및 표시 소자(750(i, k))로서 편광판과 액정 소자를 조합한 구조, 또는 MEMS 셔터 표시 소자 등을 사용할 수 있다.
구체적으로는 표시 소자(750(i, j)) 및 표시 소자(750(i, k))로서 예를 들어 유기 전계 발광 소자, LED, 또는 무기 전계 발광 소자를 사용할 수 있다.
<<화소(702(i, j)), 화소(702(i, k))>>
예를 들어 화소(702(i, j)) 및 화소(702(i, k))에서 스위칭 소자(SW) 및 용량(Cp) 등을 사용할 수 있다. 도 11의 (D)는 화소(702(i, j))의 예를 나타낸 것이다.
구체적으로는 스위칭 소자(SW)로서 트랜지스터를 사용할 수 있다. 예를 들어 실시형태 1에 기재된 구동 회로(703)에서 사용할 수 있는 트랜지스터를 스위칭 소자(SW)로서 사용할 수 있다.
예를 들어 구동 회로(703)와 화소(702(i, j))는 다른 기판 위에 형성되어도 좋다. 이 경우에는, 각 화소(702(i, j))는 예를 들어 접속 단자, 배선, 이방성 도전 입자, 은 페이스트, 가요성 인쇄 회로(FPC) 또는 범프를 통하여 구동 회로(703)에 접속된다.
예를 들어 구동 회로(703)에서 사용할 수 있는 트랜지스터와 화소(702(i, j))에서 사용할 수 있는 트랜지스터는 같은 기판 위에 형성되어도 좋다. 이 경우에는, 구동 회로(703)와 화소(702(i, j))는 같은 제작 공정을 통하여 형성할 수 있다.
예를 들어 구동 회로(703)와 화소(702(i, j))가 같은 기판 위에 형성되는 경우에는, 특별한 접속 부분은 불필요하므로 접속 부분에서 발생하는 접속 불량을 방지할 수 있다. 결과적으로 신뢰성을 향상시킬 수 있다. 또한 구동 회로(703) 및 화소(702(i, j))를 같은 제작 공정을 통하여 형성할 수 있다. 또한 제작 비용을 저감할 수 있다. 또한 본 발명의 일 형태는 상술한 구조에 한정되지 않는다.
<<주사선(G(i)), 신호선(S(j))>>
주사선(G(i)) 또는 신호선(S(j))에는 도전 재료를 사용할 수 있다.
예를 들어 도전막(C1), 도전막(C2), 신호선(ML1), 신호선(ML2), 또는 제어선(CL) 등에 사용할 수 있는 재료를 주사선(G(i)) 또는 신호선(S(j))에 사용할 수 있다.
<<구동 회로(GD)>>
시프트 레지스터 등의 다양한 순서 회로를 구동 회로(GD)로서 사용할 수 있다.
예를 들어 실시형태 1에 기재된 구동 회로(703), 화소(702(i, j)), 또는 화소(702(i, k)) 등에서 사용되는 트랜지스터의 반도체막과 같은 단계에 의하여 형성할 수 있는 반도체막을 포함한 트랜지스터를 구동 회로(GD)에서 사용할 수 있다.
<<구동 회로(SD)>>
시프트 레지스터 등의 다양한 순서 회로를 구동 회로(SD)로서 사용할 수 있다.
예를 들어 구동 회로(SD)로서 집적 회로를 사용할 수 있다. 구체적으로는 실리콘 기판 위에 형성된 회로를 사용할 수 있다. 또한 실리콘 기판 위에 구동 회로(SD) 전체를 반드시 형성할 필요는 없고 실리콘 기판 위에 구동 회로(SD)의 일부를 형성하여도 좋다.
예를 들어 구동 회로(SD)를 실장하기 위하여 칩 온 글래스(COG) 방법을 사용할 수 있다. 구체적으로는 패드에 집적 회로를 실장하기 위하여 이방성 도전막을 사용할 수 있다.
예를 들어 실시형태 1에 기재된 구동 회로(703), 화소(702(i, j)), 화소(702(i, k)), 또는 구동 회로(GD) 등에서 사용될 수 있는 트랜지스터와 같은 공정을 통하여 형성할 수 있는 트랜지스터를 구동 회로(SD)의 일부 또는 전체에서 사용할 수 있다.
<입출력 장치의 구조예 2>
본 발명의 일 형태의 입출력 장치의 다른 구조는 도 11의 (A) 내지 (D), 도 12, 도 13, 그리고 도 14의 (A) 내지 (C)를 참조한다.
또한 비슷한 구조에 대해서는 상술한 기재를 참조하고, 배선(COM)을 사용하는 구조 및 화소(702(i, j) 및 (i, k))에 액정 소자를 사용하는 구조에 대해서는 자세히 설명한다.
도 12 및 도 13은 각각 본 발명의 일 형태의 입출력 장치(700)에 사용할 수 있는 구동 회로(703)의 구조예를 도시한 것이다. 도 12는 구동 회로(703)의 구조예를 도시한 것이다. 도 13은 구동 회로(703B)의 구조예를 도시한 것이다. 구동 회로(703B)는 검지 회로(DC11) 및 검지 회로(DC12)에 접속된다.
도 14의 (A) 내지 (C)는 본 발명의 일 형태의 입출력 장치(700)에서 사용될 수 있는 화소의 구조를 도시한 것이다. 도 14의 (A)는 화소(702(i, j)) 및 화소(702(i, k))의 상면도의 예를 도시한 것이다. 도 14의 (B)는 도 14의 (A)의 절단선 W3-W4를 따라 자른 화소(702(i, j))의 단면도의 예 및 도 14의 (A)의 절단선 W5-W6을 따라 자른 화소(702(i, k))의 단면도의 예를 도시한 것이다.
본 실시형태에 기재된 입출력 장치(700)는 예를 들어 배선(COM)을 포함할 수 있다(도 11의 (A) 참조).
배선(COM)은 구동 회로(703)에 전기적으로 접속되고, 소정의 전위를 공급하는 기능을 가진다. 예를 들어 복수의 표시 소자에 공급하는 공통 전위를 배선(COM)에 공급할 수 있다.
예를 들어 구동 회로(703)는 신호선(ML1)이 선택되는 기간에 신호선(ML2)과 배선(COM) 사이 또는 신호선(ML1) 이외의 신호선(ML)과 배선(COM) 사이에 전류를 흘리는 기능을 가진다. 또는 구동 회로(703)는 신호선(ML1)이 선택되는 기간에 신호선(ML1)과 배선(COM) 사이에 전류가 흐르는 것을 방지하는 기능을 가진다. 바꿔 말하면 구동 회로(703)는 신호선(ML2)이 선택되지 않는 기간에 신호선(ML2)과 배선(COM) 사이에 전류를 흘리는 기능을 가진다.
상술한 내용은 신호선(ML2)이 선택되는 경우에도 적용할 수 있다. 즉 구동 회로(703)는 신호선(ML2)이 선택되는 기간에 신호선(ML2)과 배선(COM) 사이에 전류가 흐르는 것을 방지하는 기능을 가진다.
또한 구동 회로(703)는 신호선(ML2)이 선택되는 기간에 신호선(ML1)과 배선(COM) 사이 또는 신호선(ML2) 이외의 신호선(ML)과 배선(COM) 사이에 전류를 흘리는 기능을 가진다. 또는 구동 회로(703)는 신호선(ML2)이 선택되는 기간에 신호선(ML2)과 배선(COM) 사이에 전류가 흐르는 것을 방지하는 기능을 가진다. 바꿔 말하면 구동 회로(703)는 신호선(ML1)이 선택되지 않는 기간에 신호선(ML1)과 배선(COM) 사이에 전류를 흘리는 기능을 가진다.
이들 동작은 예를 들어 구동 회로(703)에 포함되는 시프트 레지스터에 의하여 제어된다. 시프트 레지스터는 선택 신호를 순차적으로 주사하고 출력한다. 결과적으로 신호선(ML1) 및 신호선(ML2) 등에 접속된 스위치의 도통 상태는 변화된다. 따라서 배선(COM)과 신호선(ML1) 및 신호선(ML2) 등 사이 또는 검지 회로(DC1)와 신호선(ML1) 및 신호선(ML2) 등 사이의 도통 상태는 전환된다.
표시 소자(750(i, j))는 액정 재료를 함유한 층(753), 도전막(C1), 및 화소 전극(751(i, j))을 포함한다(도 14의 (A) 및 (B) 참조). 화소 전극(751(i, j))은 도전막(C1)과 화소 전극(751(i, j)) 사이에 액정 재료의 배향을 제어하는 전계가 형성되도록 제공된다. 예를 들어 도전막(C1)은 표시 소자의 기능을 가진다. 바꿔 말하면 도전막(C1)은 터치 센서의 전극의 기능과 표시 소자의 전극으로서의 기능을 가진다. 또한 도면의 화살표 BL은 백라이트에 의하여 사출되는 빛이 이동하는 방향을 나타낸다.
표시 소자(750(i, k))는 액정 재료를 함유한 층(753), 도전막(C2), 및 화소 전극(751(i, k))을 포함한다. 화소 전극(751(i, k))은 도전막(C2)과 화소 전극(751(i, k)) 사이에 액정 재료의 배향을 제어하는 전계가 형성되도록 제공된다.
예를 들어 도전막(C1), 도전막(C2), 또는 도전막(C(g, h)) 등은 표시 소자의 일부로서의 기능을 가진다. 예를 들어 도전막(C1), 도전막(C2), 또는 도전막(C(g, h)) 등은 복수의 표시 소자의 공통 전극의 기능을 가진다. 바꿔 말하면 도전막(C1), 도전막(C2), 또는 도전막(C(g, h)) 등은 터치 센서의 전극의 기능과 표시 소자의 전극으로서의 기능을 가진다.
예를 들어 화소 전극(751(i, j)) 또는 화소 전극(751(i, k)) 등을 절연막을 개재(介在)하여 도전막(C1) 또는 도전막(C2) 위에 배치할 수 있다(도 14의 (A) 및 (B) 참조).
화소 전극(751(i, j)) 및 화소 전극(751(i, k))은 예를 들어 빗살 형상, 개구, 또는 슬릿을 가질 수 있다. 이로써 화소 전극 아래에 공통 전극을 배치한 FFS 모드의 액정 소자를 표시 소자로서 사용할 수 있다(도 14의 (A) 및 (B) 참조). 또한 본 발명의 일 형태는 이에 한정되지 않는다.
예를 들어 화소 전극(751(i, j)) 또는 화소 전극(751(i, k)) 등을 절연막을 개재하여 도전막(C1) 또는 도전막(C2) 아래에 배치할 수 있다.
도전막(C1) 또는 도전막(C2)은 예를 들어 빗살 형상, 개구, 또는 슬릿을 가질 수 있다. 이로써 화소 전극 위에 공통 전극을 배치한 FFS 모드의 액정 소자를 표시 소자로서 사용할 수 있다(도 14의 (C) 참조).
화소 전극과 공통 전극의 양쪽 모두는 빗살 형상, 개구, 또는 슬릿을 가질 수 있다. 이로써 IPS 모드의 액정 소자를 표시 소자로서 사용할 수 있다(도 15의 (A) 및 (B) 참조).
예를 들어 화소 전극(751(i, j)) 또는 화소 전극(751(i, k)) 등을 절연막을 개재하여 도전막(C1) 또는 도전막(C2) 아래에 배치할 수 있다(도 15의 (B) 참조). 또한 본 발명의 일 형태는 이에 한정되지 않는다.
예를 들어 화소 전극(751(i, j)) 또는 화소 전극(751(i, k)) 등을 절연막을 개재하여 도전막(C1) 또는 도전막(C2) 위에 배치할 수 있다.
예를 들어 도전막(C1) 또는 도전막(C2)과 화소 전극(751(i, j)) 또는 화소 전극(751(i, k))을 같은 면에 형성할 수 있다(도 15의 (C) 참조).
또한 본 발명의 일 형태는 도전막(C1) 또는 도전막(C2)이 터치 센서의 전극의 기능 및 표시 소자의 전극의 기능을 가지는 경우에 한정되지 않는다.
예를 들어 터치 센서의 전극의 기능을 가지는 도전막(C1) 또는 도전막(C2)과 다른 도전막을 포함한 표시 소자를 사용할 수 있다. 구체적으로는 화소 전극(751(i, j)) 및 공통 전극(754)을 포함한 표시 소자를 사용할 수 있다.
예를 들어 도 16의 (A)는 도 14의 (C)에 대응한다. 마찬가지로 도 16의 (C)는 도 14의 (B)에 대응한다. 예를 들어 도 16의 (E)는 도 15의 (B)에 대응한다. 마찬가지로 도 16의 (F)는 도 15의 (C)에 대응한다.
예를 들어 터치 센서의 전극의 기능을 가지는 도전막(C1)을 절연막 위에 배치할 수 있다(도 16의 (A) 및 (B) 참조).
예를 들어 터치 센서의 전극의 기능을 가지는 도전막(C1)을 절연막을 개재하여 화소 전극(751(i, j)) 또는 공통 전극(754) 아래에 배치할 수 있다(도 16의 (C) 및 (D) 참조). 또한 본 발명의 일 형태는 이에 한정되지 않는다.
본 발명의 일 형태의 상술한 입출력 장치는 액정 소자를 포함한 표시 장치, 액정 재료의 배향을 제어하고 표시 장치의 표시면 측에 접근하는 물체에 용량 결합되는 복수의 도전막, 탐색 신호 및 검지 신호를 공급하는 검지 회로, 및 복수의 도전막으로부터 하나를 소정의 순서로 선택하고 검지 회로 또는 배선에 전기적으로 접속되는 구동 회로를 포함한다.
이로써 화소를 소정의 순서로 재기록할 수 있고, 액정 소자를 포함한 표시 장치의 표시면 측에 접근하는 물체를 탐색 신호와 도전막에 결합된 용량에 따라 변화되는 전위에 의거하여 검지할 수 있다. 따라서 편리성 또는 신뢰성이 높은 신규 입출력 장치를 제공할 수 있다.
입출력 장치(700)는 기재(710) 및 기재(710)와 중첩되는 영역을 포함한 기재(770)를 포함한다(도 14의 (B) 참조).
입출력 장치(700)는 기재(710)와 기재(770)를 서로 접착시키는 실란트(미도시)를 포함한다.
또한 입출력 장치(700)는 기재(710), 기재(770), 및 실란트에 의하여 둘러싸인 영역에 액정 재료를 함유한 층(753)을 포함한다.
입출력 장치(700)에 포함되는 각 구성 요소에 대하여 아래에서 설명한다. 또한 이들 구성 요소는 명확히 구별할 수 없고 하나의 구성 요소가 다른 구성 요소로서도 기능하거나 다른 구성 요소의 일부를 포함하여도 좋다.
예를 들어 도전막(C1)은 접근하는 물체에 용량 결합되고 표시 소자(750(i, j))의 공통 전극의 기능을 가진다. 도전막(C2)은 접근하는 물체에 용량 결합되고 표시 소자(750(i, k))의 공통 전극의 기능을 가진다. 신호선(ML1)은 터치 센서용 신호를 공급하는 기능 및 표시 소자의 공통 전극에 접속된 공통 배선의 기능을 가지는 배선이다. 마찬가지로 신호선(ML2)은 터치 센서용 신호를 공급하는 기능 및 표시 소자의 공통 전극에 접속된 공통 배선의 기능을 가지는 배선이다.
<<구조예>>
본 발명의 일 형태의 입출력 장치는 상술한 구조에 더하여 배선(COM)을 포함한다.
본 발명의 일 형태의 입출력 장치는 액정 재료를 함유한 층(753) 및 화소 전극(751(i, j)) 또는 화소 전극(751(i, k))을 포함한다.
<<배선(COM)>>
도전 재료를 배선(COM) 등에 사용할 수 있다.
예를 들어 도전막(C1), 도전막(C2), 도전막(C(g, h)), 신호선(ML1), 신호선(ML2), 신호선(ML(g, h)), 또는 제어선(CL) 등에 사용할 수 있는 재료를 배선(COM) 등에 사용할 수 있다.
예를 들어 접지 전위, 공통 전위, 또는 전원 전위 등을 공급하는 기능을 가지는 배선을 배선(COM)으로서 사용할 수 있다.
예를 들어 신호선(ML1) 또는 신호선(ML2)에 공급될 전위를 배선(COM)에 의하여 공급되는 소정의 전위로서 사용할 수 있다. 또는 다른 전위를 공급하는 배선을 배선(COM)으로서 사용할 수 있다.
예를 들어 표시 소자(750(i, j)) 또는 표시 소자(750(i, k)) 등의 단자에 공급되는 전위를 배선(COM)에 의하여 공급되는 소정의 전위로서 사용할 수 있다.
구체적으로는 다른 2개의 전위를 교대로 공급하는 기능을 가지는 배선을 배선(COM)으로서 사용할 수 있다. 이로써 반전 극성을 가지는 전압을 표시 소자(750(i, j)) 또는 표시 소자(750(i, k)) 등에 공급할 수 있다. 즉 표시 소자를 공통 반전 구동하기 위하여 배선(COM)의 전위를 펄스 형태로 변화시켜도 좋다. 결과적으로 예를 들어 표시 소자(750(i, j)) 또는 표시 소자(750(i, k)) 등으로서 액정 소자를 사용하여 입출력 장치(700)의 신뢰성을 향상시킨다. 또한 소비전력을 저감할 수 있다.
<<구동 회로(703)>>
예를 들어 구동 회로(703)는 시프트 레지스터(301) 등을 포함할 수 있다(도 12 참조). 이로써 복수의 신호선(ML)으로부터 하나 이상의 신호선을 소정의 순서로 선택할 수 있고, 선택 신호를 공급할 수 있다. 선택 신호는 예를 들어 선택 회로(302)에 공급된다.
예를 들어 구동 회로(703)는 선택 회로(302)를 포함할 수 있다. 선택 회로(302)는 예를 들어 복수의 스위치를 포함한다. 또한 구동 회로(703)는 선택 신호를 반전하기 위하여 인버터 회로를 포함하여도 좋다. 이로써 선택 신호에 따라 검지 회로(DC1) 또는 배선(COM)을 선택하고, 선택된 검지 회로(DC1)와 신호선(ML) 사이 또는 선택된 배선(COM)과 신호선(ML) 사이를 전류가 흐를 수 있다.
시프트 레지스터(301)를 사용함으로써 복수의 선택 회로로부터 선택 회로를 순차적으로 선택할 수 있다. 예를 들어 신호선(ML1), 신호선(ML2), 및 신호선(ML3)으로부터 하나를 선택할 수 있다. 결과적으로 선택 신호가 공급된 하나의 선택 회로에 전기적으로 접속된 하나의 신호선과 검지 회로(DC1) 사이를 전류가 흐를 수 있다. 또는 선택 신호가 공급되지 않은 선택 회로에 전기적으로 접속된 신호선과 배선(COM) 사이를 전류가 흐를 수 있다. 즉 시프트 레지스터로부터 출력된 선택 신호에 의하여, 신호선(ML(g, h))에 접속된 스위치의 도통(on/off) 상태를 제어할 수 있다. 결과적으로 신호선(ML(g, h))과 배선(COM) 사이의 도통 상태 및 신호선(ML(g, h))과 검지 회로(DC1) 사이의 도통 상태를 제어할 수 있다.
<<표시 소자(750(i, j)), 표시 소자(750(i, k))>>
예를 들어 빛의 반사 또는 빛의 투과를 제어하는 기능을 가지는 액정 소자를 표시 소자(750(i, j)) 또는 표시 소자(750(i, k))로서 사용할 수 있다.
구체적으로는 다음 구동 방법 중 어느 것에 의하여 구동할 수 있는 액정 소자를 사용할 수 있다: IPS(in-plane switching) 모드, TN(twisted nematic) 모드, FFS(fringe field switching) 모드, ASM(axially symmetric aligned micro-cell) 모드, OCB(optically compensated birefringence) 모드, FLC(ferroelectric liquid crystal) 모드, 및 AFLC(antiferroelectric liquid crystal) 모드 등.
또는 VA(vertical alignment) 모드, 구체적으로는 MVA(Multi-Domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment) 모드, 또는 ASV(Advanced Super View) 모드 등의 구동 방법에 의하여 구동할 수 있는 액정 소자를 사용할 수 있다.
<<액정 재료를 함유한 층(753)>>
예를 들어 서모트로픽 액정, 저분자 액정, 고분자 액정, 고분자 분산형 액정, 강유전성 액정, 또는 반강유전성 액정을 사용할 수 있다. 이들 액정 재료는 조건에 따라 콜레스테릭상, 스멕틱상, 큐빅상, 키랄 네마틱상, 또는 등방상 등을 나타낸다. 또는 블루상을 나타내는 액정 재료를 액정층(753)으로서 사용할 수 있다.
<<화소 전극(751(i, j)) 또는 화소 전극(751(i, k))>>
화소 전극(751(i, j)) 또는 화소 전극(751(i, k)) 등에는 도전 재료를 사용할 수 있다.
예를 들어 도전막(C1), 도전막(C2), 신호선(ML1), 또는 신호선(ML2)에 사용할 수 있는 재료를 화소 전극(751(i, j)) 또는 화소 전극(751(i, k))에 사용할 수 있다.
<<기재(710), 기재(770)>>
제작 공정의 가열 처리에 견디는 데 충분한 내열성을 가지는 재료를 기재(710 또는 770)에 사용할 수 있다. 또한 투광 재료를 기재(710) 및 기재(770)에 사용할 수 있다.
예를 들어 다음 중 어느 크기를 가지는 대형 유리 기판을 기재(710 또는 770)에 사용할 수 있다: 6 세대(1500mm×1850mm), 7 세대(1870mm×2200mm), 8 세대(2200mm×2400mm), 9 세대(2400mm×2800mm), 및 10 세대(2950mm×3400mm). 이로써 대형 표시 장치를 제작할 수 있다.
기재(710 또는 770)에는 유기 재료, 무기 재료, 또는 유기 재료와 무기 재료의 복합 재료 등을 사용할 수 있다. 예를 들어 유리, 세라믹, 또는 금속 등의 무기 재료를 기재(710 또는 770)에 사용할 수 있다.
구체적으로는 무알칼리 유리, 소다 석회 유리, 칼리 유리, 크리스털 유리, 석영, 또는 사파이어 등을 기재(710 또는 770)에 사용할 수 있다. 구체적으로는 무기 산화물막, 무기 질화물막, 또는 무기 산화질화물을 함유한 재료 등을 기재(710 또는 770)에 사용할 수 있다. 예를 들어 산화 실리콘, 질화 실리콘, 산질화 실리콘, 또는 산화 알루미늄을 함유한 재료를 기재(710 또는 770)에 사용할 수 있다. 예를 들어 스테인리스강 또는 알루미늄을 기재(710 또는 770)에 사용할 수 있다.
예를 들어 실리콘 또는 탄소화 실리콘으로 이루어진 단결정 반도체 기판 또는 다결정 반도체 기판, 실리콘 저마늄 등으로 이루어진 화합물 반도체 기판, 또는 SOI 기판을 기재(710 또는 770)으로서 사용할 수 있다. 이로써 기재(710 또는 770) 위에 반도체 소자를 제공할 수 있다.
예를 들어 수지, 수지막, 또는 플라스틱 등의 유기 재료를 기재(710 또는 770)에 사용할 수 있다. 구체적으로는 폴리에스터, 폴리올레핀, 폴리아마이드, 폴리이미드, 폴리카보네이트, 또는 아크릴 수지 등의 수지막 또는 수지판을 기재(710 또는 770)에 사용할 수 있다.
예를 들어 금속판, 얇은 유리판, 또는 무기 재료의 막을 수지막 등에 접착함으로써 형성된 복합 재료를 기재(710 또는 770)에 사용할 수 있다. 예를 들어 섬유상 또는 입자상 금속, 유리, 또는 무기 재료 등을 수지막에 분산시킴으로써 형성된 복합 재료를 기재(710 또는 770)에 사용할 수 있다. 예를 들어 섬유상 또는 입자성 수지 또는 유기 재료 등을 무기 재료에 분산시킴으로써 형성된 복합 재료를 기재(710 또는 770)에 사용할 수 있다.
또한 단층 재료 또는 복수의 층이 적층된 적층 재료를 기재(710 또는 770)에 사용할 수 있다. 예를 들어 기재와, 기재에 함유된 불순물의 확산을 방지하는 절연막 등이 적층된 적층 재료를 기재(710 또는 770)에 사용할 수 있다. 구체적으로는 유리와, 유리에 함유된 불순물의 확산을 방지하고 산화 실리콘층, 질화 실리콘층, 및 산화질화 실리콘층 등 중에서 선택된 하나 또는 복수의 막을 적층시킴으로써 얻은 재료를 기재(710 또는 770)에 사용할 수 있다. 또는 수지와, 산화 실리콘막, 질화 실리콘막, 및 산화질화 실리콘막 등 수지를 투과하는 불순물의 확산을 방지하는 막이 적층된 적층 재료를 기재(710 또는 770)에 사용할 수 있다.
구체적으로는 폴리에스터, 폴리올레핀, 폴리아마이드, 폴리이미드, 폴리카보네이트, 또는 아크릴 수지 등의 수지막, 수지판, 또는 적층 등을 기재(710 또는 770)에 사용할 수 있다.
구체적으로는 폴리에스터, 폴리올레핀, 폴리아마이드(예를 들어 나일론 또는 아라미드), 폴리이미드, 폴리카보네이트, 아크릴 수지, 우레탄 수지, 에폭시 수지, 또는 실리콘(silicone) 등 실록산 결합을 가지는 수지 등을 포함한 재료를 기재(710 또는 770)에 사용할 수 있다.
구체적으로는 PET(polyethylene terephthalate), PEN(polyethylene naphthalate), PES(polyether sulfone), 또는 아크릴 등을 기재(710 또는 770)에 사용할 수 있다.
또는 종이 또는 목재 등을 기재(710 또는 770)에 사용할 수 있다.
예를 들어 가요성 기판을 기재(710 또는 770)에 사용할 수 있다.
또한 트랜지스터 또는 용량 소자 등을 기판 위에 직접 형성할 수 있다. 또는 트랜지스터 또는 용량 소자 등을 제작 공정에서 가해지는 열에 견딜 수 있는 제작 공정용 기판 위에 형성하고 기재(710 또는 770)로 전치(轉置)하는 방법을 채용할 수 있다. 이로써 예를 들어 가요성 기판 위에 트랜지스터 또는 용량 소자 등을 형성할 수 있다.
<입출력 장치의 구조예 3>
본 발명의 일 형태의 입출력 장치의 다른 구조에 대하여 도 13을 참조하여 설명한다.
또한 여기서 설명하는 입출력 장치는 입출력 장치가 복수의 검지 회로 및 구동 회로(703) 대신에 구동 회로(703B)를 포함하는 점에서 상술한 입출력 장치(700)와 다르다. 여기서 비슷한 구조에 대해서는 상술한 기재를 참조하고 다른 구조에 대해서는 자세히 설명한다.
배선(COM)은 구동 회로(703B)에 전기적으로 접속되고, 소정의 전위를 공급하는 기능을 가진다.
구동 회로(703B)는 복수의 선택 회로로부터 2개 이상의 선택 회로를 선택할 수 있다. 그래서 구동 회로(703B)는 예를 들어 신호선(ML1), 신호선(ML2), 신호선(ML3), 신호선(ML4), 신호선(ML5), 및 신호선(ML6) 중 적어도 2개를 선택하는 기능을 가진다.
구동 회로(703B)는 예를 들어 신호선(ML1) 및 신호선(ML2)이 선택되는 기간에 신호선(ML1)과 검지 회로(DC11) 사이에 전류를 흘리고 신호선(ML2)과 검지 회로(DC12) 사이에 전류를 흘리는 기능을 가진다. 구동 회로(703B)는 예를 들어 신호선(ML1) 및 신호선(ML2)이 선택되지 않는 기간에 신호선(ML1 및 ML2)과 배선(COM) 사이에 전류를 흘리는 기능을 가진다. 여기서는 신호선(ML1) 및 신호선(ML2)이 선택되는 경우에 대하여 설명하였고, 다른 신호선이 선택되는 경우에도 마찬가지로 적용할 수 있다. 또한 여기서는 복수의 선택 회로로부터 2개의 선택 회로를 선택하는 경우를 설명하였지만, 선택 회로는 3개 이상이어도 좋다.
또한 동시에 선택되는 복수의 신호선(ML)은 서로 이격되어 위치하여도 좋다. 예를 들어 동시에 선택되는 신호선(ML)은 신호선(ML1)과 신호선(ML2)의 조합에 한정되지 않고 신호선(ML1)과 신호선(ML6)의 조합이어도 좋다. 서로 이격되어 위치한 신호선(ML)이 선택되는 경우 크로스토크를 방지할 수 있다.
검지 회로(DC11) 및 검지 회로(DC12)는 검지 회로(DC1)와 비슷한 기능을 가지고 예를 들어 탐색 신호를 공급하는 기능을 가진다.
본 발명의 일 형태의 입출력 장치는 액정 소자를 포함한 표시 장치, 액정 재료의 배향을 제어하는 기능을 가지고 표시 장치의 표시면 측에 접근하는 물체에 용량 결합되는 복수의 도전막, 탐색 신호 및 검지 신호를 공급하는 기능을 가지는 복수의 검지 회로, 및 복수의 도전막으로부터 2개 이상의 도전막을 소정의 순서로 선택하는 기능을 가지고 검지 회로 또는 배선에 전기적으로 접속되는 구동 회로를 포함한다.
이로써 화소를 소정의 순서로 재기록할 수 있고, 액정 소자를 포함한 표시 장치의 표시면 측에 접근하는 물체를 탐색 신호와 도전막에 결합된 용량에 따라 변화되는 전위에 의거하여 검지할 수 있다. 따라서 편리성 또는 신뢰성이 높은 신규 입출력 장치를 제공할 수 있다.
<<구동 회로(703B)>>
예를 들어 선택 신호를 선택하는 기능을 가지는 시프트 레지스터를 구동 회로(703B)에 사용할 수 있다(도 13 참조).
예를 들어 선택 신호에 따라 검지 회로(DC11) 또는 배선(COM)과 신호선 사이의 도통 상태를 제어하는 선택 회로를 구동 회로(703B)에 사용할 수 있다. 또는 선택 신호에 따라 검지 회로(DC12) 또는 배선(COM)과 신호선 사이의 도통 상태를 제어하는 선택 회로를 구동 회로(703B)에 사용할 수 있다.
이로써 시프트 레지스터를 사용하여 복수의 선택 회로로부터 2개 이상의 선택 회로를 소정의 순서로 선택할 수 있다. 결과적으로 선택 신호가 공급된 선택 회로에 전기적으로 접속된 신호선과 검지 회로(DC11) 사이, 선택 신호가 공급된 다른 선택 회로에 전기적으로 접속된 신호선과 검지 회로(DC12) 사이, 및 선택 신호가 공급되지 않은 선택 회로에 전기적으로 접속된 신호선과 배선(COM) 사이를 전류가 흐를 수 있다.
<<검지 회로(DC11), 검지 회로(DC12)>>
예를 들어 실시형태 1에 기재된 검지 회로(DC1)에 사용할 수 있는 구조를 본 실시형태의 검지 회로(DC11) 및 검지 회로(DC12)에 사용할 수 있다.
본 실시형태는 다른 실시형태의 전체 또는 일부에 대하여 변경, 추가, 수정, 삭제, 응용, 상위 개념화, 또는 하위 개념화를 실시함으로써 얻어진다. 따라서 본 실시형태의 전체 또는 일부는 다른 실시형태의 전체 또는 일부와 자유로이 조합, 적용, 또는 치환을 할 수 있다.
(실시형태 3)
본 실시형태에서는 본 발명의 일 형태인 입력 장치(700TC)의 구조에 대하여 도 17의 (A) 내지 (C)를 참조하여 설명한다.
또한 입력 장치(700TC)는 접근하는 물체에 의하여 차단되는 전계가 도전막(C1)과 도전막(C2) 사이에 형성되도록 도전막(C1) 및 도전막(C2)이 배치되는 점, 구동 회로(703) 대신에 구동 회로(703C)가 포함되는 점, 검지 회로(DC1) 대신에 검지 회로(DC2)가 포함되는 점, 그리고 도전막(C1) 및 도전막(C2)에 공급되는 신호와 도전막(C1) 및 도전막(C2)으로부터 판독되는 신호가 도 1의 (A) 내지 (C)를 참조하여 설명한 입출력 장치(700T)와 다르다.
또한 도전막(C1) 및 도전막(C2) 등의 레이아웃 및 구조는 도 1의 (A) 내지 (C)를 참조하여 설명한 입력 장치(700T)와 비슷하다. 그래서 입력 장치(700T)의 기재를 본 발명의 일 형태의 입력 장치(700TC)에 마찬가지로 적용할 수 있다. 여기서 비슷한 구조에 대해서는 상술한 기재를 참조하고 다른 구조에 대해서는 자세히 설명한다.
<입력 장치의 구조예>
본 실시형태에 기재된 입력 장치(700TC)는 입력 장치(700T)와 같이 도전막(C1), 도전막(C2), 신호선(ML1), 및 신호선(ML2)을 포함한다(도 17의 (B) 참조). 또한 복수의 도전막(C)으로부터 선택된 도전막을 도전막(C1) 및 도전막(C2)에 사용할 수 있다(도 17의 (A) 참조).
도전막(C2)은 도전막(C1)과 중첩되지 않은 영역을 가진다. 예를 들어 도전막(C1)에 인접한 도전막을 도전막(C2)으로서 사용할 수 있다. 또는 도전막(C2)과 도전막(C1) 사이에 도전막을 제공하여도 좋다.
신호선(ML1)은 도전막(C1)에 전기적으로 접속된다. 신호선(ML2)은 도전막(C2)에 전기적으로 접속된다(도 17의 (B) 참조).
도전막(C1)과 도전막(C2)은 서로 용량 결합된다(도 17의 (C) 참조). 예를 들어 복수의 도전막(C)은 서로 용량 결합된다. 구체적으로는 도전막(C1)과 도전막(C2) 사이에 용량 결합이 형성된다.
도전막들 사이의 용량값은 도전막들 사이의 영역에 접근하는 물체에 의하여 변화된다. 이로써 도전막(C1)과 도전막(C2) 사이의 영역에 접근하는 손가락 또는 펜 등의 물체를 도전막(C1)과 도전막(C2) 사이의 용량값의 변화를 사용하여 검지할 수 있다. 바꿔 말하면 손가락 또는 펜 등의 물체의 접근을 도전막(C1)과 도전막(C2) 사이의 상호 용량의 변화를 사용하여 검지한다.
예로서 입력 장치(700TC)는 구동 회로(703C) 및 검지 회로(DC2)를 포함한다(도 17의 (A) 참조). 입력 장치(700TC)는 구동 회로(703C) 및 검지 회로(DC2) 등을 포함하지 않고, 다른 장치 또는 모듈이 구동 회로(703C) 및 검지 회로(DC2) 등을 포함하는 경우가 있다.
예로서 구동 회로(703C)를 구동 회로(703)와 비슷한 식으로 제공하여도 좋다. 예를 들어 구동 회로(703C)를 복수의 도전막(C) 또는 복수의 신호선(ML)과 같은 기판 위에 제공하여도 좋다. 마찬가지로 예를 들어 검지 회로(DC2)를 검지 회로(DC1)와 비슷한 식으로 제공하여도 좋다.
구동 회로(703C)는 예를 들어 신호선(ML1) 및 신호선(ML2)에 전기적으로 접속된다.
검지 회로(DC2)는 예를 들어 구동 회로(703C)에 전기적으로 접속된다.
구동 회로(703C)는 예를 들어 복수의 신호선(ML) 중 적어도 2개를 선택하는 기능을 가진다.
구동 회로(703C)는 예를 들어 복수의 신호선(ML) 중 적어도 2개를 순차적으로 선택하는 기능을 가진다.
구동 회로(703C)는 예를 들어 복수의 신호선(ML) 중 적어도 2개를 임의의 순서로 선택하는 기능을 가진다.
예를 들어 구동 회로(703C)는 멀티플렉서 또는 디멀티플렉서의 기능을 가진다. 구동 회로(703C)는 신호선(ML1) 및 신호선(ML2)을 선택하는 기능을 가진다.
구체적으로는 구동 회로(703C)는 신호선(ML(1, 1) 내지 ML(p, q))으로부터 2개의 신호선을 소정의 순서로 선택하는 기능을 가진다. 또는 구동 회로(703C)는 복수의 도전막(C) 중 적어도 2개를 선택하는 기능을 가진다. 또는 구동 회로(703C)는 예를 들어 도전막(C1) 및 도전막(C2)을 선택하는 기능을 가진다.
또한 예를 들어 2개의 구동 회로(703C)를 제공하여도 좋다. 한쪽은 복수의 신호선(ML)으로부터 하나의 신호선(ML)을 선택하는 기능을 가지고, 다른 쪽은 복수의 신호선(ML)으로부터 다른 하나의 신호선(ML)을 선택하는 기능을 가져도 좋다.
예를 들어 구동 회로(703C)는 신호선(ML1 및 ML2)이 선택되는 기간에 신호선(ML1) 및 신호선(ML2) 각각과 검지 회로(DC2) 사이에 전류를 흘리는 기능을 가진다.
또는 구동 회로(703C)는 신호선(ML1 및 ML2)이 선택되지 않는 기간에 신호선(ML1) 및 신호선(ML2) 각각과 검지 회로(DC2) 사이에 전류가 흐르는 것을 방지하는 기능을 가진다.
또는 구동 회로(703C)는 신호선(ML1 및 ML2)이 선택되지 않는 기간에 신호선(ML1 및 ML2)을 부유 상태로 하는 기능을 가진다.
또는 구동 회로(703C)는 신호선(ML1 및 ML2)이 선택되지 않는 기간에 신호선(ML1 및 ML2)에 소정의 전압, 예를 들어 정전압을 공급하는 기능을 가진다. 또한 구동 회로(703C)를 단순히 회로, 제 1 회로, 또는 제 2 회로 등이라고 부르는 경우가 있다.
예를 들어 구동 회로(703C)가 사용되지 않는 경우에는 복수의 신호선(ML)은 검지 회로(DC2)에 접속된다. 이 경우에는, 검지 회로(DC2)에서 각 신호선(ML)이 신호를 공급하기 위한 회로 또는 신호를 판독하기 위한 회로를 필요로 하거나, 하나의 검지 회로(DC2)를 각 신호선(ML)에 접속시킬 필요가 있다.
구동 회로(703C)를 제공하는 경우에는, 예를 들어 복수의 신호선(ML) 중 적어도 2개를 선택하고, 선택되는 신호선(ML)은 일정 기간마다 바뀌기 때문에, 신호를 공급하는 회로 또는 신호를 판독하는 회로는 선택되는 2개의 신호선(ML)에 따라 제공한다. 즉 이러한 회로를 신호선(ML)의 개수만큼 반드시 제공할 필요는 없다. 또는 선택된 2개의 신호선(ML)에 대하여 하나의 검지 회로(DC2)를 제공하기 때문에 복수의 검지 회로(DC2)를 반드시 제공할 필요는 없다. 따라서 검지 회로(DC2)에서 회로의 개수 또는 크기를 저감할 수 있다. 또는 검지 회로(DC2)의 개수를 저감할 수 있다.
검지 회로(DC2)는 예를 들어 탐색 신호를 공급하는 기능을 가진다. 여기서 탐색 신호는 예를 들어 검지를 위하여 신호선(ML(g, h)) 또는 도전막(C(g, h))에 공급되는 신호를 말한다.
예를 들어 검지 회로(DC2)는 구형파 탐색 신호를 공급하는 기능을 가진다. 또는 검지 회로(DC2)는 펄스 신호를 공급하는 기능을 가진다. 또는 검지 회로(DC2)는 센서에 신호를 공급하는 기능을 가진다.
또는 검지 회로(DC2)는 용량값의 변화를 검지하는 기능을 가진다. 또는 검지 회로(DC2)는 전류값을 검지하는 기능을 가진다. 또는 검지 회로(DC2)는 전하량을 검지하는 기능을 가진다. 또는 검지 회로(DC2)는 신호를 적분하는 기능을 가진다. 또는 검지 회로(DC2)는 전류를 전압으로 변환하는 기능을 가진다. 또는 검지 회로(DC2)는 전압값을 검지하는 기능을 가진다. 또는 검지 회로(DC2)는 아날로그 신호를 디지털 신호로 변환하는 기능을 가진다.
검지 회로(DC2)는 센서로부터 신호를 판독하는 기능을 가진다. 그래서 검지 회로(DC2)를 단순히 회로, 제 1 회로, 또는 제 2 회로 등이라고 부르는 경우가 있다.
신호선(ML1)은 탐색 신호를 받는 기능을 가진다.
신호선(ML2)은 탐색 신호 및 도전막(C1)과 도전막(C2) 사이에 형성되는 상호 용량의 용량값에 의거하여 변화되는 신호(전류)를 출력하는 기능을 가진다(도 17의 (C) 참조).
예를 들어 펄스 신호가 신호선(ML1)에 공급될 때, 도전막(C1)과 도전막(C2) 사이에 형성되는 상호 용량을 통하여 신호선(ML1)으로부터 신호선(ML2)으로 전류가 흐른다.
예를 들어 입력 장치의 사용자의 손가락 등이 도전막(C1) 또는 도전막(C2)에 접근할 때, 도전막(C1)과 도전막(C2) 사이에 형성된 전계가 부분적으로 차단되어 도전막(C1)과 도전막(C2) 사이에 형성되는 상호 용량의 용량값이 저감된다. 결과적으로 신호선(ML1)으로부터 신호선(ML2)으로 흐르는 전류의 값은 입력 장치에 접근하는 손가락 등의 물체의 영향으로 인하여 저감된다.
검지 회로(DC2)는 도전막(C1)과 도전막(C2) 사이에 형성되는 상호 용량의 용량값에 따라 변화되는 전류량을 검지하는 기능을 가진다. 예를 들어 도전막(C1)과 도전막(C2) 사이에 형성되는 상호 용량을 흐르는 전류값은 입력 장치(700TC)에 접근하는 손가락에 의하여 변화될 수 있다. 이로써 입력 장치에 접근하는 사용자의 손가락 등을 검지할 수 있다.
본 발명의 일 형태의 상술한 입력 장치(700TC)는 전계가 사이에 형성되는 하나의 도전막 및 다른 도전막, 이들 도전막을 소정의 순서로 선택하는 구동 회로, 및 하나의 도전막에 탐색 신호를 공급하고 다른 도전막의 전위의 변화에 따라 검지 신호를 공급하는 검지 회로를 포함한다. 이로써 복수의 도전막들 사이에서 차단되는 전계 및 탐색 신호에 따라 변화되는 전위에 의거하여 도전막에 접근하는 물체를 검지할 수 있다. 결과적으로 편리성 또는 신뢰성이 높은 신규 입력 장치를 제공할 수 있다.
또한 입력 장치(700TC)를 상호 용량식 터치 패널로서 사용할 수 있다.
예를 들어 입력 장치(700TC)는 복수의 도전막(C)으로부터 선택된 일부의 도전막들과 복수의 도전막(C)으로부터 선택된 다른 도전막들 사이에 형성되는 상호 용량을 사용하여 신호를 판독할 수 있다. 구체적으로는 선택된 도전막의 중앙 또는 중앙 부근에 형성되는 상호 용량을 사용하여 신호를 판독하여도 좋다.
예를 들어 세로 방향으로 배열된 복수의 도전막들을 하나의 전극으로서 사용하기 위하여 접속하고, 가로 방향으로 배열된 복수의 도전막들을 다른 하나의 전극으로서 사용하기 위하여 접속한다. 복수의 도전막이 세로 방향으로 접속된 하나의 전극 및 복수의 도전막이 가로 방향으로 접속된 다른 하나의 전극을 사용함으로써 교차부 부근에 가장 큰 상호 용량이 형성된다. 형성될 상호 용량이 커질수록 손가락 등의 물체를 검지하기 쉬워지기 때문에 주로 교차부 부근에서 손가락 등의 물체를 검지할 수 있다.
예를 들어 복수의 도전막(C)으로부터 선택된 일부의 도전막들과 도전막(C1) 사이의 상호 용량을 사용함으로써 신호를 판독하여도 좋다. 이 경우, 손가락 등의 물체의 검지에 관련되지 않은 도전막의 개수를 저감할 수 있다. 결과적으로 손가락 등의 물체의 검지에 관련되지 않은 도전막들과 손가락 등의 물체의 검지에 관련된 도전막들 사이에 형성되는 상호 용량을 저감할 수 있고, 검지에 관련되지 않은 도전막의 영향을 저감할 수 있다. 이로써 판독 감도를 향상시킬 수 있다.
예를 들어 복수의 도전막(C)으로부터 선택된 도전막(C1)과 도전막(C2) 사이에 형성되는 상호 용량을 사용함으로써 신호를 판독하여도 좋다.
또한 입력 장치(700TC)는 접근하는 물체에 의하여 차폐되는 전계가 형성되도록 배열된 복수의 도전막(C)을 포함할 수 있다. 구체적으로는 행 방향으로 q개의 도전막(C)을 배열할 수 있고, 행 방향과 교차되는 열 방향으로 p개의 도전막(C)을 배열할 수 있다(도 17의 (A) 참조). 예를 들어 도전막(C)이 p행 q열의 매트릭스로 배열된 경우, p×q개의 도전막(C)이 제공된다.
입력 장치(700TC)는 접근하는 물체에 의하여 차폐되는 전계가 형성되도록 배열된 복수의 도전막(C)을 선택하는 구동 회로(703C)를 포함할 수 있다. 구체적인 예로서는 입력 장치(700TC)는 한 쌍의 인접한 도전막(C)을 선택하는 구동 회로(703C)를 포함한다.
<<구조예>>
본 발명의 일 형태의 입력 장치는 도전막(C1), 도전막(C2), 신호선(ML1) 및 신호선(ML2)을 포함한다. 본 발명의 일 형태의 입력 장치는 도전막(C(g, h)) 또는 신호선(ML(g, h))을 포함할 수 있다. 또한 g는 1 이상 p 이하의 정수이고, h는 1 이상 q 이하의 정수이고, p 및 q는 1 이상의 정수이다. 본 발명의 일 형태의 입력 장치는 구동 회로(703C), 검지 회로(DC2), 및 제어선(CL)을 포함할 수 있다.
<<구동 회로(703C)>>
예를 들어 선택 회로 또는 시프트 레지스터 등의 다양한 순서 회로 중 어느 것을 구동 회로(703C)에서 사용할 수 있다.
구체적으로는 복수의 선택 회로를 포함하고 선택 신호를 공급하는 기능을 가지는 시프트 레지스터 등을 구동 회로(703C)에서 사용하여도 좋다. 따라서 복수의 신호선으로부터 2개 이상의 신호선을 소정의 순서로 선택할 수 있다. 예를 들어 6개의 신호선(ML1 내지 ML6)을 선택하는 경우, 다양한 선택 패턴이 제공된다.
예를 들어 다음 패턴이 제안된다. 우선 신호선(ML1) 및 신호선(ML2)을 선택하고, 다음으로 신호선(ML3) 및 신호선(ML4)을 선택하고, 이 후 신호선(ML5) 및 신호선(ML6)을 선택한다.
다른 패턴으로서 신호선을 하나씩 시프트시켜 선택한다. 예를 들어 신호선(ML1) 및 신호선(ML2)을 선택하고, 다음으로 신호선(ML2) 및 신호선(ML3)을 선택하고, 이 후 신호선(ML3) 및 신호선(ML4)을 선택하고, 이 후 신호선(ML4) 및 신호선(ML5)을 선택하고, 이 후 신호선(ML5) 및 신호선(ML6)을 선택한다.
또한 도전막(C1) 및 도전막(C2)과 같이, 선택되는 도전막이 가로 방향으로 배열되도록 신호선을 선택한다. 본 발명의 일 형태는 이에 한정되지 않는다. 선택되는 도전막이 세로 방향으로 배열되도록 도전막을 선택하여도 좋다.
예를 들어 구동 회로(703C)에 트랜지스터를 사용할 수 있다.
<<검지 회로(DC2)>>
예를 들어 발진 회로, 펄스 신호 출력 회로, 전류 측정 회로, 피크 전류 측정 회로, 전류-전압 변환 회로, 적분 회로, AD 변환 회로, 또는 증폭 회로를 검지 회로(DC2)에 사용할 수 있다.
예를 들어 구형파, 톱니형파, 또는 삼각형파를 발생시킬 수 있는 발진 회로 또는 펄스 신호 출력 회로를 검지 회로(DC2)로서 사용할 수 있다. 따라서 이러한 회로로부터 생성된 신호를 탐색 신호로서 사용할 수 있다. 즉 센서로부터 신호를 판독하는 데 필요한 신호를 신호선이 선택될 때 센서에 출력할 수 있다. 또한 그 때 흐르는 전류값 등에 의하여 손가락 또는 펜 등이 도전막에 접근하는지 여부를 검지한다. 검지 결과를 검지 신호로서 외부 회로에 줄 수 있다. 검지 전극의 상태를 검지하기 위하여 전류 측정 회로, 피크 전류 측정 회로, 전류-전압 변환 회로, 적분 회로, 또는 AD 변환 회로 등을 사용하는 경우가 있다. 또한 신호선(ML)이 선택되지 않는 기간에, 신호선(ML)을 부유 상태로 할 수 있거나 정전압을 신호선(ML)에 출력할 수 있다. 또한 정전압은 표시 소자에 공급되는 공통 전압에 상당하는 경우가 있다.
예를 들어 전위를 검지하는 경우, 증폭 회로에 접속된 신호선(ML(g, h))의 전위 변화를 증폭할 수 있는 증폭 회로를 검지 회로(DC2)에 사용할 수 있다. 따라서 신호선(ML(g, h))의 전위 변화를 증폭하고 검지 신호로서 공급할 수 있다.
예를 들어 발진 회로에 전기적으로 접속된 제 1 단자와, 증폭 회로에 전기적으로 접속된 제 2 단자를 검지 회로(DC2)로서 사용할 수 있다. 따라서 생성된 신호를 제 1 단자에 공급할 수 있고, 증폭된 전위를 제 2 단자에 공급할 수 있다.
다음으로 검지 회로(DC2)의 예에 대하여 설명한다. 도 18의 (A)는 검지 회로(DC2)가 전류 측정 유닛(311) 및 펄스 신호 출력 회로(312)를 포함한 경우의 예를 나타낸 것이다. 전류 측정 유닛(311) 및 펄스 신호 출력 회로(312) 각각은 구동 회로(703C)와 접지선(313) 사이에 직렬로 접속된다. 또한 접지선(313)에 공급되는 전위는 반드시 0V일 필요는 없다. 또한 전류 측정 유닛(311) 및 펄스 신호 출력 회로(312)는 같은 배선, 예를 들어 접지선(313)에 접속되어도 좋고, 또는 다른 배선에 접속되어도 좋다.
펄스 신호 출력 회로(312)로부터 펄스 신호가 출력된다. 펄스 신호는 구동 회로(703)를 통하여 도전막(C(g, h)), 도전막(C1), 및 도전막(C2) 등에 공급된다. 이 후, 그 때 흐르는 전류량을 전류 측정 유닛(311)에 의하여 검지한다.
이때, 손가락 또는 펜 등의 물체가 도전막(C(g, h)), 도전막(C1), 및 도전막(C2) 등에 접근하는 경우에는, 도전막(C(g, h)), 도전막(C1), 및 도전막(C2) 등의 상호 용량의 용량값이 저감된다. 그러므로 손가락 또는 펜 등의 물체가 접근하는 경우에는, 전류 측정 유닛(311)에 의하여 검지되는 전류가 저감된다. 즉 전류량을 전류 측정 유닛(311)에 의하여 검지함으로써 터치의 검지를 실시할 수 있다.
또한 도 18의 (B)에 나타낸 바와 같이, 도 18의 (A)의 상태와 도 18의 (C)의 상태 사이에서 도통 상태가 바뀌도록 스위치(318A), 스위치(318B), 스위치(318C), 또는 스위치(318D) 등을 사용하여 구동 회로(703C)와 도통하는 배선을 바꿔도 좋다.
도 18의 (D)는 전류 측정 유닛(311)의 구체적인 예를 나타낸 것이다. 여기서 전류 측정 유닛(311)은 용량 소자(316) 및 연산 증폭기(317)를 포함한다. 연산 증폭기(317)를 사용함으로써 적분 회로를 형성할 수 있다.
검지 회로(DC2)에 의하여 검지된 정보는 다음 회로로 송신된다. 다음 회로의 예에는 기억 회로 및 신호 처리 회로가 포함된다. 다음 회로는 어느 위치가 터치된 건지를 판정할 수 있다. 또한 다음 회로는 검지 회로(DC2)에 배치되어도 좋다.
본 실시형태는 다른 실시형태의 전체 또는 일부에 대하여 변경, 추가, 수정, 삭제, 응용, 상위 개념화, 또는 하위 개념화를 실시함으로써 얻어진다. 따라서 본 실시형태의 전체 또는 일부는 다른 실시형태 중 어느 것의 전체 또는 일부와 자유로이 조합, 적용, 또는 치환을 할 수 있다.
(실시형태 4)
본 실시형태에서는 본 발명의 일 형태의 입출력 장치의 구조에 대하여 도 19의 (A) 내지 (D)를 참조하여 설명한다.
도 19의 (A) 내지 (D)는 본 발명의 일 형태의 입출력 장치(700C)의 구조를 도시한 것이다. 도 19의 (A)는 본 발명의 일 형태의 입출력 장치(700C)의 구조를 도시한 블록도이다. 도 19의 (B)는 도 19의 (A)의 입출력 장치(700C)의 일부를 자세히 도시한 블록도이다. 도 19의 (C)는 도 19의 (B)의 절단선 W1-W2를 따라 자른 입출력 장치(700C)의 단면도이다. 도 19의 (D)는 화소(702(i, j))에서 사용할 수 있는 표시 소자(750(i, j))와 화소 회로를 도시한 회로도이다.
또한 입출력 장치(700C)는 표시 장치가 제공된 점에서 도 17의 (A) 내지 (C)를 참조하여 설명한 입력 장치(700TC)와 다르다. 바꿔 말하면 입출력 장치(700C)는 입력 장치(700TC)와 비슷한 부분을 가진다. 그래서 상술한 입력 장치(700TC)의 기재를 입출력 장치(700C)에 마찬가지로 적용할 수 있다. 여기서 비슷한 부분에 대해서는 상술한 기재를 참조하고 다른 부분에 대해서는 자세히 설명한다.
<입출력 장치의 구조예 1>
본 실시형태에 기재된 입출력 장치(700C)는 표시 장치 및 입력 장치(700TC)를 포함한다(도 19의 (A) 참조). 즉 입출력 장치(700C)는 표시 장치에 입력 장치(700TC)가 추가된 구조, 구체적으로는 입출력 장치(700TC)가 표시 장치의 일부에 통합된 구조를 가진다. 이로써 부재는 표시 장치의 일부로서 기능하고, 입력 장치(700TC)의 일부로서도 기능한다.
입력 장치(700TC)는 표시 장치의 표시 측에 접근하는 물체를 검지하는 기능을 가진다(도 19의 (C) 참조).
표시 장치(출력 장치)는 도전막(C1)이 제공된 영역에 배열된 화소(702(i, j)) 및 도전막(C2)이 제공된 영역에 배열된 화소(702(i, k))를 포함한다(도 19의 (B) 및 (C) 참조).
예를 들어 화소(702(i, j))는 표시 소자(750(i, j))를 포함하고, 화소(702(i, k))는 표시 소자(750(i, k))를 포함한다. 도 19의 (D)는 화소(702(i, j))의 회로의 예를 도시한 것이다.
본 발명의 일 형태의 상술한 입출력 장치는 표시 장치, 표시 장치의 표시면 측에 접근하는 물체에 용량 결합되는 하나의 도전막, 하나의 도전막과의 전계를 형성하는 다른 도전막, 이들 도전막을 소정의 순서로 선택하는 구동 회로, 및 하나의 도전막에 탐색 신호를 공급하고 다른 도전막의 전위의 변화에 따라 검지 신호를 공급하는 검지 회로를 포함한다. 이로써 복수의 도전막들 사이에서 차단되는 전계 및 탐색 신호에 따라 변화되는 전위에 의거하여, 표시 장치의 표시면 측에 접근하는 물체를 검지할 수 있다. 결과적으로 편리성 또는 신뢰성이 높은 신규 입출력 장치를 제공할 수 있다.
입출력 장치(700C)는 복수의 화소를 포함한다(도 19의 (B) 참조). 예를 들어 입출력 장치(700C)는 가로 방향으로 n개의 화소 및 세로 방향으로 m개의 화소를 포함한다. 즉 입출력 장치(700C)는 m행×n열의 매트릭스로 배열된 화소(702(i, j))를 포함한다. 또한 i는 1 이상 m 이하의 정수이고, j 및 k 각각은 1 이상 n 이하의 정수이고, m 및 n 각각은 1 이상의 정수이다. 또한 k는 j와 다르다.
또한 화소(702(i, j))는 표시 소자(750(i, j))를 구동하는 화소 회로를 포함할 수 있고, 화소(702(i, k))는 표시 소자(750(i, k))를 구동하는 화소 회로를 포함할 수 있다. 도 19의 (D)는 화소(702(i, j))의 화소 회로를 도시한 것이다. 또한 화소(702(i, j)) 또는 화소(702(i, k))는 복수의 표시 소자를 포함하여도 좋다.
또한 입출력 장치(700C)는 같은 행에 배열된 화소(702(i, 1) 내지 702(i, n))에 전기적으로 접속된 주사선(G(i))을 포함할 수 있다.
또한 입출력 장치(700C)는 같은 열에 배열된 화소(702(1, j) 내지 702(m, j))에 전기적으로 접속된 신호선(S(j))을 포함할 수 있다.
또한 입출력 장치(700C)는 주사선(G(1) 내지 G(m))에 전기적으로 접속된 구동 회로(GD)를 포함한다. 예를 들어 구동 회로(GD)는 예를 들어 주사선(G(1) 내지 G(m)) 중 하나를 선택하는 기능 및 주사선(G(1) 내지 G(m)) 또는 화소(702(i, j)) 등에 선택 신호를 공급하는 기능을 가진다.
입출력 장치(700C)는 신호선(S(1) 내지 S(n))에 전기적으로 접속된 구동 회로(SD)를 포함한다. 구동 회로(SD)는 영상 신호를 신호선(S(1) 내지 S(n)) 또는 화소(702(i, j)) 등에 공급하는 기능을 가진다.
<<구조예>>
본 발명의 일 형태의 입출력 장치(700C)는 표시 장치 또는 입력 장치(700TC)를 포함한다.
본 발명의 일 형태의 입출력 장치(700C)는 화소(702(i, j)) 또는 화소(702(i, k))를 포함한다.
본 발명의 일 형태의 입출력 장치(700C)는 화소 소자(750(i, j)) 또는 표시 소자(750(i, k))를 포함한다.
본 발명의 일 형태의 입출력 장치(700C)는 주사선(G(i)), 신호선(S(j)), 구동 회로(GD), 또는 구동 회로(SD)를 포함한다.
<<입력 장치>>
본 발명의 일 형태의 입출력 장치(700C)로서, 표시 장치의 표시면 측에 접근하는 물체에 용량 결합되는 도전막(C1) 또는 도전막(C2)을 포함한 입력 장치를 사용할 수 있다.
예를 들어 도전막(C1) 또는 도전막(C2)으로서 투광성 도전막을 사용할 수 있다. 또는 도전막(C1) 또는 도전막(C2)으로서 표시 소자가 제공된 영역에 개구, 슬릿, 빗살 형상, 또는 격자 형상 등을 가지는 도전막을 사용할 수 있다. 이로써 도전막(C1) 또는 도전막(C2)을 표시 소자와 사용자 사이에 제공할 수 있다.
<<표시 장치>>
예를 들어 액티브 매트릭스 표시 장치 또는 패시브 매트릭스 표시 장치를 사용할 수 있다. 표시 장치를 사용하는 대신에 영상 또는 화상을 표시하지 않는 발광 장치를 사용하여도 좋다.
<<표시 소자(750(i, j), 750(i, k))>>
예를 들어 실시형태 2에 기재된 표시 소자(750(i, j) 및 750(i, k))에 사용할 수 있는 구조를 채용할 수 있다.
<<화소(702(i, j), 702(i, k))>>
예를 들어 화소(702(i, j)) 또는 화소(702(i, k))에서 스위칭 소자(SW) 및 용량(Cp) 등을 사용할 수 있다. 도 19의 (D)는 화소(702(i, j))의 예를 도시한 것이다.
구체적으로는 스위칭 소자(SW)로서 트랜지스터를 사용할 수 있다. 예를 들어 실시형태 1에 기재된 구동 회로(703)에서 사용할 수 있는 트랜지스터를 스위칭 소자(SW)로서 사용할 수 있다.
<<주사선(G(i)), 신호선(S(j))>>
예를 들어 실시형태 2에 기재된 주사선(G(i)) 및 신호선(S(j))에 사용할 수 있는 구조를 본 실시형태의 주사선(G(i)) 및 신호선(S(j))에 사용할 수 있다.
<<구동 회로(GD)>>
예를 들어 실시형태 2에 기재된 구동 회로(GD)에 사용할 수 있는 구조를 본 실시형태의 구동 회로(GD)에 사용할 수 있다.
<<구동 회로(SD)>>
예를 들어 실시형태 2에 기재된 구동 회로(SD)에 사용할 수 있는 구조를 본 실시형태의 구동 회로(SD)에 사용할 수 있다.
<입출력 장치의 구조예 2>
본 발명의 일 형태의 입출력 장치의 다른 구조에 대하여 도 14의 (A) 내지 (C), 도 19의 (A) 내지 (D), 및 도 20을 참조하여 설명한다.
또한 비슷한 구조에 대해서는 상술한 기재를 참조하고, 배선(COM)을 사용하는 구조 및 표시 장치의 화소(702(i, j) 및 (i, k))에 액정 소자를 사용하는 구조에 대해서는 자세히 설명한다.
도 20 및 도 21은 각각 본 발명의 일 형태의 입출력 장치(700C)에 사용할 수 있는 구동 회로의 구조를 도시한 것이다. 도 20은 구동 회로(703C)의 구조를 도시한 것이다. 도 21은 구동 회로(703C)가 선택 회로(MUX)와 함께 사용되는 구조예를 도시한 것이다.
본 실시형태에 기재된 입출력 장치(700C)는 배선(COM)을 포함할 수 있다(도 19의 (A) 참조).
배선(COM)은 구동 회로(703C)에 전기적으로 접속되고, 소정의 전위를 공급하는 기능을 가진다.
예를 들어 구동 회로(703C)는 신호선(ML1 및 ML2)이 선택되는 기간에 다른 신호선(ML)과 배선(COM) 사이에 전류를 흘리는 기능을 가진다.
예를 들어 구동 회로(703C)는 신호선(ML1 및 ML2)이 선택되는 기간에 신호선(ML1) 및 신호선(ML2) 각각과 배선(COM) 사이에 전류가 흐르는 것을 방지하는 기능을 가진다. 바꿔 말하면 구동 회로(703C)는 다른 신호선(ML)이 선택되는 기간에 신호선(ML1) 및 신호선(ML2) 각각과 배선(COM) 사이에 전류를 흘리는 기능을 가진다.
예를 들어 구동 회로(703C)는 다른 신호선(ML)이 선택되는 기간에 신호선(ML1) 및 신호선(ML2) 각각과 배선(COM) 사이에 전류를 흘리는 기능을 가진다. 바꿔 말하면 구동 회로(703C)는 신호선(ML1 및 ML2)이 선택되지 않는 기간에 신호선(ML1) 및 신호선(ML2) 각각과 배선(COM) 사이에 전류를 흘리는 기능을 가진다.
예를 들어 도 20의 구동 회로(703C)는 신호선(ML1) 및 신호선(ML2)을 선택하고, 다음으로 신호선(ML3) 및 신호선(ML4)을 선택하고, 다음으로 신호선(ML5) 및 신호선(ML6)을 선택한다. 즉 구동 회로(703C)는 6개의 신호선(ML1 내지 ML6)을 선택하는 기능을 가진다.
예를 들어 도 23의 구동 회로(703C)는 신호선(ML1) 및 신호선(ML2)을 선택하고, 다음으로 신호선(ML2) 및 신호선(ML3)을 선택하고, 다음으로 신호선(ML3) 및 신호선(ML4)을 선택하고, 다음으로 신호선(ML4) 및 신호선(ML5)을 선택하고, 다음으로 신호선(ML5) 및 신호선(ML6)을 선택한다.
또한 도 23의 구동 회로(703C)는 시프트 레지스터(301)를 포함한다. 예를 들어 시프트 레지스터(301)는 신호선에 접속된 복수의 스위치를 제어한다. 또한 본 발명의 일 형태는 이에 한정되지 않는다. 예를 들어 복수의 시프트 레지스터를 구동 회로(703C)에 사용할 수 있다. 예를 들어 신호선에 접속된 스위치를 독립적으로 제어하는 시프트 레지스터를 사용할 수 있다.
표시 소자(750(i, j))는 액정 재료를 함유한 층(753), 도전막(C1), 및 화소 전극(751(i, j))을 포함한다(도 19의 (A) 및 (B) 참조). 화소 전극(751(i, j))은 도전막(C1)과 화소 전극(751(i, j)) 사이에 액정 재료의 배향을 제어하는 전계가 형성되도록 제공된다. 또한 도면의 화살표 BL은 백라이트에 의하여 사출되는 빛이 이동하는 방향을 나타낸다.
표시 소자(750(i, k))는 액정 재료를 함유한 층(753), 도전막(C2), 및 화소 전극(751(i, k))을 포함한다. 화소 전극(751(i, k))은 도전막(C2)과 화소 전극(751(i, k)) 사이에 액정 재료의 배향을 제어하는 전계가 형성될 수 있도록 제공된다.
본 발명의 일 형태의 상술한 입출력 장치는 액정 소자를 포함한 표시 장치, 액정 재료의 배향을 제어하고 표시 장치의 표시면 측에 접근하는 물체에 용량 결합되는 하나의 도전막, 하나의 도전막과 전계를 형성하는 다른 도전막, 하나의 도전막에 탐색 신호를 공급하고 다른 도전막의 전위의 변화에 의거하여 검지 신호를 공급하는 검지 회로, 및 하나의 도전막과 다른 도전막을 소정의 순서로 선택하고 검지 회로 또는 배선에 전기적으로 접속되는 구동 회로를 포함한다.
이로써 화소를 소정의 순서로 재기록할 수 있고, 액정 소자를 포함한 표시 장치의 표시면 측에 접근하는 물체를 탐색 신호와 도전막에 결합된 용량에 따라 변화되는 전위에 의거하여 검지할 수 있다. 따라서 편리성 또는 신뢰성이 높은 신규 입출력 장치를 제공할 수 있다.
입출력 장치(700C)는 기재(710) 및 기재(710)와 중첩되는 영역을 포함한 기재(770)를 포함한다(도 14의 (B) 참조).
입출력 장치(700C)는 기재(710)와 기재(770)를 서로 접착시키는 실란트(미도시)를 포함한다.
또한 입출력 장치(700C)는 기재(710), 기재(770), 및 실란트에 의하여 둘러싸인 영역에 액정 재료를 함유한 층(753)을 포함한다.
입출력 장치(700C)에 포함되는 각 구성 요소에 대하여 아래에서 설명한다. 또한 이들 구성 요소는 명확히 구별할 수 없고 하나의 구성 요소가 다른 구성 요소로서도 기능하거나 다른 구성 요소의 일부를 포함하여도 좋다.
예를 들어 도전막(C2)은 접근하는 물체에 용량 결합되는 도전막이고, 또한 제 1 도전막과 도전막(C2) 사이에 전계가 형성되도록 배열된 도전막이다. 또한 도전막(C2)은 표시 소자(750(i, j+1)의 공통 전극이다.
<<구조예>>
본 발명의 일 형태의 입출력 장치는 상술한 구조에 더하여 배선(COM)을 포함한다.
본 발명의 일 형태의 입출력 장치는 액정 재료를 함유한 층(753) 및 화소 전극(751(i, j)) 또는 화소 전극(751(i, k))을 포함한다.
<<배선(COM)>>
예를 들어 실시형태 2에 기재된 배선(COM)에 사용할 수 있는 구조를 본 실시형태의 배선(COM)에 사용할 수 있다.
<<구동 회로(703C)>>
예를 들어 구동 회로(703C)는 선택 신호를 선택하는 기능을 가지는 시프트 레지스터(301) 등을 포함할 수 있다(도 20 또는 도 21 참조).
예를 들어 선택 신호에 따라 검지 회로(DC2) 또는 배선(COM)과 신호선 사이에 전류를 흘리는 기능을 가지는 선택 회로를 구동 회로(703C)에 사용할 수 있다.
따라서 시프트 레지스터(301)를 사용함으로써 복수의 선택 회로로부터 2개의 선택 회로를 순차적으로 선택할 수 있다. 결과적으로 선택 신호가 공급된 하나의 선택 회로에 전기적으로 접속된 신호선(ML1)과 검지 회로(DC2)의 제 1 단자 사이를 전류가 흐를 수 있다. 또한 선택 신호가 공급된 다른 선택 회로에 전기적으로 접속된 신호선(ML2)과 검지 회로(DC2)의 제 2 단자 사이를 전류가 흐를 수 있다. 또한 선택 신호가 공급되지 않은 선택 회로에 전기적으로 접속된 신호선과 배선(COM) 사이를 전류가 흐를 수 있다. 즉 시프트 레지스터로부터 출력된 선택 신호에 의하여, 신호선(ML(g, h))에 접속된 스위치의 도통 상태를 제어할 수 있다. 결과적으로 신호선(ML(g, h))과 배선(COM) 사이의 도통 상태 및 신호선(ML(g, h))과 검지 회로(DC2) 사이의 도통 상태를 제어할 수 있다.
<<표시 소자(750(i, j), 750(i, k))>>
예를 들어 실시형태 2에 기재된 표시 소자(750(i, j)) 또는 표시 소자(750(i, k))에 사용할 수 있는 구조를 본 실시형태의 표시 소자(750(i, j)) 또는 표시 소자(750(i, k))에 사용할 수 있다.
<입출력 장치의 구조예 3>
본 발명의 일 형태의 입출력 장치의 구조에 대하여 도 21을 참조하여 설명한다. 도 21은 예로서 자기 용량 모드와 상호 용량 모드를 적절히 전환함으로써 입출력 장치를 터치 센서로서 동작시키는 경우를 나타낸 것이다. 이와 같이 하여 검지를 더 정확히 실시할 수 있다. 또는 예를 들어 손가락 등이 입력 영역에서 떨어져 있는 경우, 또는 손가락이 입력 영역에 접촉된 경우에 따라, 적절한 방식으로 검지를 실시할 수 있다.
또한 도 21의 입출력 장치는 구동 회로(703C)에 전기적으로 접속된 선택 회로(MUX)가 제공된 점, 선택 회로(MUX)에 전기적으로 접속된 검지 회로(DC11) 및 검지 회로(DC12)가 제공된 점, 그리고 검지 회로(DC11 및 DC12) 및 검지 회로(DC2) 중 어느 쪽이 선택 회로(MUX)를 통하여 선택되는 점에서 도 20을 참조하여 설명한 입출력 장치와 다르다. 여기서 비슷한 구조에 대해서는 상술한 기재를 참조하고 다른 구조에 대해서는 자세히 설명한다.
<<검지 회로(DC11, DC12)>>
예를 들어 실시형태 2에 기재된 검지 회로(DC1)에 사용할 수 있는 구조를 검지 회로(DC11) 및 검지 회로(DC12)에 사용할 수 있다.
<<선택 회로(MUX)>>
선택 회로(MUX)는 구동 회로(703C)와 도통하는 회로를 제어 신호에 의거하여 선택하는 기능을 가진다. 예를 들어 구동 회로(703C)와 도통하는 회로를 제어 신호선(CL2)으로부터 공급되는 제어 신호에 따라 선택한다.
구체적으로는 선택 신호가 공급된 경우에는, 선택 회로(MUX)는 검지 회로(DC2)를 선택하고, 검지 회로(DC2)와 구동 회로(703C) 사이에 전류를 흘리는 기능을 가진다. 다른 선택 신호가 공급된 경우에는, 선택 회로(MUX)는 검지 회로(DC11) 및 검지 회로(DC12)를 선택하고, 검지 회로(DC11) 및 검지 회로(DC12) 각각과 구동 회로(703C) 사이에 전류를 흘리는 기능을 가진다. 예를 들어 검지 회로(DC2)가 선택된 경우에는 선택 회로(MUX)는 상호 용량 모드로 동작하는 한편, 검지 회로(DC11) 및 검지 회로(DC12)가 선택된 경우에는 선택 회로(MUX)는 자기 용량 모드로 동작한다.
따라서 선택 신호가 공급된 경우에는, 검지 회로(DC2)의 제 1 단자와 구동 회로(703C)에 의하여 선택된 신호선(ML1) 사이 및 검지 회로(DC2)의 제 2 단자와 신호선(ML2) 사이를 전류가 흐를 수 있다. 또는 다른 선택 신호가 공급된 경우에는, 검지 회로(DC11)와 구동 회로(703C)에 의하여 선택된 신호선(ML1) 사이 및 검지 회로(DC12)와 구동 회로(703C)에 의하여 선택된 신호선(ML2) 사이를 전류가 흐를 수 있다.
도 22는 선택 회로(MUX)의 구조예를 나타낸 것이다. 도 21은 선택 회로(MUX), 검지 회로(DC11), 및 검지 회로(DC12)를 도 20에 적용한 경우의 예를 나타내지만, 본 발명의 일 형태는 이에 한정되지 않는다. 예를 들어 선택 회로(MUX), 검지 회로(DC11), 및 검지 회로(DC12)를 도 23의 구조에 적용하여도 좋다.
또는 자기 용량 모드와 상호 용량 모드를 전환하여 동작할 수 있는 검지 회로(DC3)를 제공하여도 좋다. 이러한 검지 회로(DC3)를 제공함으로써 검지 회로의 회로 크기와 그 안의 소자의 개수를 저감할 수 있다. 이러한 경우의 예를 도 24 및 도 25의 (A) 내지 (C)에 나타내었다.
도 24에서는 신호선(ML1), 신호선(ML2), 및 신호선(ML3) 등에 접속된 스위치의 on/off 상태를 회로(303)에 의하여 제어한다. 검지를 실시하지 않는 신호선(ML)과 배선(COM) 사이를 전류가 흐른다. 검지를 실시하는 신호선(ML)과 검지 회로(DC3) 사이를 전류가 흐른다. 이때, 적어도 2개의 신호선(ML)을 선택한다. 이 후, 이들에 따라 검지 회로(DC3)가 동작한다. 이러한 동작을 신호선과 화소를 주사하면서 실시한다. 이로써 자기 용량 모드와 상호 용량 모드를 전환하여 동작을 실시한다. 예를 들어 회로(303)는 복수의 시프트 레지스터 회로를 포함한다.
도 25의 (A)는 검지 회로(DC3)의 예를 나타낸 것이다. 검지 회로(DC3)에 포함된 스위치의 on/off 상태가 변화됨으로써, 선택 회로(MUX)는 자기 용량 모드와 상호 용량 모드를 전환하여 동작할 수 있다. 예를 들어 자기 용량 모드의 경우에는 도 25의 (B)에 나타낸 회로 구조를 채용하고, 상호 용량 모드의 경우에는 도 25의 (C)에 나타낸 회로 구조를 채용한다. 스위치는 각 동작에 대응한 회로 구조가 형성되도록 배열되기 때문에 검지 회로(DC3)의 회로 구조는 도 25의 (A)에 나타낸 것에 한정되지 않는다.
따라서 제어 신호(CL2)로부터 공급된 제어 신호에 의거하여, 본 실시형태의 구조예 2에 기재된 입출력 장치(700C)의 구조와 구조예 3에 기재된 입출력 장치(700)의 구조가 전환되는, 편리성 또는 신뢰성이 높은 신규 입출력 장치를 제공할 수 있다.
본 실시형태는 다른 실시형태의 전체 또는 일부에 대하여 변경, 추가, 수정, 삭제, 응용, 상위 개념화, 또는 하위 개념화를 실시함으로써 얻어진다. 따라서 본 실시형태의 전체 또는 일부는 다른 실시형태 중 어느 것의 전체 또는 일부와 자유로이 조합, 적용, 또는 치환을 할 수 있다.
(실시형태 5)
본 실시형태에서, 본 발명의 일 형태의 입출력 장치의 구동 방법을 도 26의 (A1), (A2), (B1), 및 (B2)를 참조하여 설명한다.
도 26의 (A1), (A2), (B1), 및 (B2)는 본 발명의 일 형태의 입출력 장치의 구동 방법의 예를 도시한 것이다.
도 26의 (A1)은 입출력 장치를 모식적으로 도시한 상면도이다. 도 26의 (A2)는 도 26의 (A1)에 나타낸 입출력 장치의 주사선(G(1) 내지 G(m)) 및 도전막(C(1, 1) 내지 C(p, q))을 선택하는 방법을 나타낸다.
도 26의 (B1)은 입출력 장치를 모식적으로 도시한 상면도이다. 도 26의 (B2)는 도 26의 (A2)에 기재된 것과 다른, 도 26의 (B1)에 나타낸 입출력 장치의 주사선(G(1) 내지 G(m)) 및 도전막(C(1, 1) 내지 C(p, q))을 선택하는 방법을 나타낸다.
<구동 방법 1>
본 실시형태에 기재된 입출력 장치(700) 또는 입출력 장치(700C)의 구동 방법은 표시 장치의 1프레임 기간에 예를 들어 2개의 기간을 가진다. 또한 상기 방법은 3개 이상의 기간을 가져도 좋다.
입출력 장치(700) 또는 입출력 장치(700C)는 주사선(G(1) 내지 G(m))을 포함한다(도 26의 (A1) 참조). 또한, 1프레임 기간은 시각 0에서 시작하고 시각 T0에서 종료된다.
제 1 기간에서, 주사선(G(1) 내지 G(m))은 순차적으로 선택된다. 따라서, 제 1 기간은 비디오 신호 입력 기간 또는 신호 기록 기간이라고도 할 수 있다.
예를 들어, 시각 0에서 시작하는 기간(T(V))에서, 주사선(G(1) 내지 G(m))은 순차적으로 선택된다. 또한 주사선(G(1) 내지 G(m))의 선택 방법을 선(LV)으로 모식적으로 나타낸다(도 26의 (A2) 참조). 각 행의 화소가 선택되고 행마다 화소에 비디오 신호가 입력된다.
예를 들어, 도면에 나타낸 기간(T1)에서, 도전막(C(g,1) 내지 C(g, q))과 중첩되는 영역을 가지는 화소들에 전기적으로 접속되는 주사선(G(i) 내지 G(i+x))이 순차적으로 선택된다. 또한, 시간(T1)에서, 소정의 전위, 예를 들어 공통 전위가 도전막(C(g, 1) 내지 C(g, q))에 인가된다.
제 2 기간에서, 도전막(C(1, 1) 내지 C(p, q)), 즉 신호선(ML(1, 1) 내지 ML(p, q))이 순차적으로 선택된다. 따라서, 제 2 기간은 검지 기간 또는 신호 판독 기간이라고도 할 수 있다.
예를 들어, 1프레임 기간의 기간(T(V)) 후의 기간에서, 도전막(C(1, 1) 내지 C(p, q)), 즉, 신호선(ML(1, 1) 내지 ML(p, q))이 순차적으로 선택된다. 그리고, 검지 동작은 선택된 신호선(ML(g, h)) 및 선택된 도전막(C(g, h))에 행해진다. 또한 도전막(C(1, 1) 내지 C(p, q)) 즉, 신호선(ML(1, 1) 내지 ML(p, q))을 순차적으로 선택하는 방법을 선(LS)으로 모식적으로 나타낸다(도 26의 (A2) 참조).
도전막(C(1, 1) 내지 C(p, q)), 즉, 신호선(ML(1, 1) 내지 ML(p, q))이 하나씩 순차적으로 선택되는 경우에 대하여 설명하였지만, 본 발명의 일 형태는 이에 한정되지 않는다. 예를 들어, 그들은 2개씩 순차적으로 선택되어도 좋다.
또는, 다음 방법이 행해져도 좋다. 도전막(C) 또는 신호선(ML)이 한 번 선택될 때, 자기 용량 모드의 판독 동작 및 상호 용량 모드의 판독 동작이 순차적으로 행해진다; 이 후 다음 도전막(C) 또는 다음 신호선(ML)이 선택된다; 그리고 자기 용량 모드의 판독 동작 및 상호 용량 모드의 판독 동작이 순차적으로 행해진다.
또는, 제 1 프레임에서 자기 용량 모드 및 제 2 프레임에서 상호 용량 모드로 판독을 행하는 다음 방법을 채용하여도 좋다. 또는, 소정의 기간에서 수 프레임 기간을 자기 용량 모드 및 다른 소정의 기간에서 수 프레임 기간을 상호 용량 모드로 판독을 행하는 다음 방법을 채용하여도 좋다.
이들 방법에서, 1 프레임 기간이 적어도 2개의 기간으로 나누어져 있다. 즉, 비디오 신호를 화소에 입력하는 제 1 기간은 검지를 행하는 제 2 기간과 분리되어 있다. 따라서, 제 2 기간에서, 검지를 행하여도 표시 동작은 영향을 받지 않는다. 즉, 각 화소에서 1 프레임 이상 연속으로 표시 동작을 행할 수 있다. 제 1 프레임 기간이 2개의 기간으로 나누어져 있기 때문에, 화소, 또는 신호선(ML) 등을 스캔하는 속도는 제 1 기간 및 제 2 기간 양쪽에서 반드시 같을 필요는 없다. 예를 들어, 검지 동작이 더 정확하게 행해질 경우, 제 2 기간을 제 1 기간보다 길게 할 수 있다. 한편, 비디오 신호의 입력이 더 정확하게 행해질 경우, 제 1 기간을 제 2 기간보다 길게 할 수 있다.
본 발명의 일 형태의 입출력 장치(700) 또는 입출력 장치(700C)의 구동 방법은 표시 장치에 화상 정보를 기록하는 단계 및 입출력 장치의 도전막에 접근하는 물체를 검지하는 단계를 포함한다. 따라서, 소정의 전위가 공급되는 도전막을 사용하여, 접근하는 손가락 등을 방지함으로써 영향을 받지 않고 화상 정보를 표시 장치에 기록할 수 있다. 이 결과, 편리성 또는 신뢰성이 높은 신규 입출력 장치를 제공할 수 있다.
<구동 방법 2>
본 실시형태에 기재된 입출력 장치(700) 또는 입출력 장치(700C)의 구동 방법에서, 비디오 신호의 입력 동작이 행해지는 기간 및 검지 동작이 행해지는 기간은 표시 장치의 1프레임 기간에서 명확히 나누어져 있지 않고, 입력 동작 및 검지 동작이 동시에 행해진다. 그러나, 각 화소 단위의 면에서, 비디오 신호의 입력 동작 및 검지 동작은 다른 기간에서 행해진다.
또한 입출력 장치(700) 또는 입출력 장치(700C)는 주사선(G(1) 내지 G(m))을 포함한다(도 26의 (B1) 참조). 또한, 입출력 장치(700) 또는 입출력 장치(700C)는 주사선(G(i) 내지 G(i+x))에 전기적으로 접속되고, 도전막(C(g, 1) 내지 C(g, q))과 중첩되는 영역에 위치하는 화소를 포함한다.
먼저, 비디오 신호의 입력 동작에서, 주사선(G(1) 내지 G(m))을 순차적으로 선택하는 동작이 시작된다. 먼저, 선택 동작은 주사선(G(1))으로부터 시작된다.
다음으로, 소정의 시간이 경과한 후, 즉, 모든 행에서 주사선의 선택이 종료하기 전에, 도전막(C(1, 1) 내지 C(p, q)), 즉, 신호선(ML(1, 1) 내지 ML(p, q))을 순차적으로 선택하는 동작이 시작된다(도 26의 (B2)).
그 때, 화소, 즉, 주사선(G)을 스캔하는 속도는 신호선(ML) 또는 도전막(C(g, h))을 스캔하는 속도와 같게 되도록 설정된다. 즉, 화소에 주목할 때, 주사선(G)이 먼저 선택되고, 그리고 비디오 신호가 입력된다. 비디오 신호의 입력이 종료된 후, 신호선(ML)은 소정의 시간이 경과한 후 선택되고, 검지 동작이 행해진다. 여기서, 도전막(C(g, h))은 복수의 화소 위에 배열된다. 따라서, 복수의 화소의 배열에 따라, 신호선(ML)이 선택되는 타이밍이 지연될 필요가 있다.
예를 들어, 기간(T2)에서, 주사선(G(i) 내지 G(i+x))이 선택되고 화소에 비디오 신호가 입력된다. 이 경우, 기간(T2)에서, 도전막((C(g, 1) 내지 C(g, q)), 즉 신호선(ML(g, 1) 내지 ML(g, q))이 선택되지 않는다. 즉, 기간(T2)이 종료된 후, 신호선(ML(g, 1) 내지 ML(g, q))이 선택된다. 상술한 바와 같이, 모든 화소, 주사선(G)이 먼저 선택되고, 그리고 소정의 시간이 경과된 후, 신호선(ML)이 선택되는 식으로 동작이 행해진다. 결과적으로, 각 화소 단위의 면에서, 비디오 신호의 입력 동작 및 검지 동작은 서로 중첩되지 않고 다른 기간에서 행해진다.
상술한 바와 같이, 각 화소 단위의 면에서, 비디오 신호의 입력 동작 및 검지 동작은 중첩되지 않으므로, 표시 동작은 검지 동작의 영향을 받지 않는다. 즉, 각 화소에서, 1프레임 기간 이상 연속으로 표시 동작을 행할 수 있다. 또한, 1프레임 기간을 복수의 기간으로 나누지 않아도 되기 때문에 각 화소를 선택하기 위하여 스캔하는 속도를 줄일 수 있다. 따라서, 소비전력을 저감시킬 수 있다.
본 발명의 일 형태의 입출력 장치(700) 또는 입출력 장치(700C)의 구동 방법은 소정의 도전막과 중첩되는 영역을 가지는 화소에 화상 정보를 기록하는 단계 및 소정의 도전막에 접근하는 물체를 검지하는 단계를 포함한다. 따라서, 소정의 전위가 공급되는 도전막을 사용하여, 손가락 등의 접근의 영향을 억제하면서 표시 장치로 화상 정보를 기록할 수 있다. 이 결과, 편리성 또는 신뢰성이 높은 신규의 입출력 장치를 제공할 수 있다.
본 실시예는 다른 실시예의 일부 또는 전체에 대하여 변경, 추가, 수정, 삭제, 응용, 상위 개념화, 또는 하위 개념화를 수행함으로써 얻어진다. 따라서, 본 실시형태의 일부 또는 전체는 다른 실시형태의 일부 또는 전체와 자유로이 조합할 수 있고, 적용할 수 있고, 또는 치환할 수 있다.
(실시형태 6)
본 실시형태에서, 본 발명의 일 형태의 입출력 장치의 구조에 대하여 도 27의 (A) 및 (B) 및 도 28의 (A) 내지 (C)를 참조하여 설명한다.
도 27의 (A) 및 (B)에는 본 발명의 일 형태의 입출력 장치(700D)의 구조를 도시하였다. 도 27의 (A)는 본 발명의 일 형태의 입출력 장치(700D)의 상면도이고, 도 27의 (B)는 입출력 장치(700D)의 화소(702(i, j))의 상면도이다.
도 28의 (A) 내지 (C)에는 본 발명의 일 형태의 입출력 장치(700D)의 구조를 도시하였다. 도 28의 (A)는 도 27의 (A)의 절단선 X1-X2, X3-X4, 및 X5-X6을 따르는 입출력 장치(700D)의 단면도이다. 도 28의 (B)는 도 28의 (A)에 도시된 트랜지스터(MD)의 자세한 사항을 도시한 단면도이다. 도 28의 (C)는 도 28의 (A)에 도시된 트랜지스터(MA)의 자세한 사항을 도시한 단면도이다.
<입출력 장치(700D)의 구조예>
본 실시형태에서 기재하는 입출력 장치(700D)는 기재(710), 기재(770), 화소(702(i, j)), 실란트(730), 및 도전막(CD(g, h))을 포함한다(도 28의 (A) 내지 (C) 참조).
기재(770)는 기재(710)와 중첩되는 영역을 가진다. 실란트(730)는 기재(710)와 기재(770)를 접합하는 기능을 가진다.
화소(702(i, j))는 기재(710)와 기재(770) 사이에 제공된다.
도전막(CD(g, h))은 기재(710)와 기재(770) 사이에 제공된다.
화소(702(i, j))는 표시 소자(750)를 포함한다.
표시 소자(750)는 액정 재료를 함유하는 층(753) 및 화소 전극(751)을 포함한다. 화소 전극(751)은 액정 재료의 배향을 제어하는 전계가 도전막(CD(g, h))과 화소 전극(751) 사이에 형성되도록 제공된다.
액정 재료를 함유하는 층(753)은 기재(710), 기재(770), 및 실란트(730)로 둘러싸이는 영역에 제공된다.
또한, 입출력 장치(700D)는 표시 소자(750)와 전기적으로 접속되는 트랜지스터(MA)를 포함한다. 화소 전극(751)은 트랜지스터(MA)의 소스 전극 또는 드레인 전극에 전기적으로 접속된다.
입출력 장치(700D)는 트랜지스터(MA)에 전기적으로 접속되는 주사선(G(i)) 및 트랜지스터(MA)에 전기적으로 접속되는 신호선(S(j))을 포함한다(도 27의 (B) 참조). 또한, 입출력 장치(700D)는 주사선(G(i))에 전기적으로 접속되는 복수의 트랜지스터 및 신호선(S(j))에 전기적으로 접속되는 복수의 트랜지스터를 포함한다(도 27의 (B) 참조).
구체적으로는, 트랜지스터(MA)의 게이트 전극으로서 기능하는 도전막(704)은 주사선(G(i))에 전기적으로 접속되고, 트랜지스터(MA)의 소스 전극 또는 드레인 전극으로서 기능하는 도전막(712B)은 신호선(S(j))에 전기적으로 접속된다(도 28의 (C) 참조).
입출력 장치(700D)의 반도체막(718)은 인듐, 갈륨, 아연, 및 산화물을 함유한다.
입출력 장치(700D)의 도전막(CD(g, h))은 인듐, 갈륨, 아연, 및 산화물을 함유한다.
본 실시형태에서 기재하는 입출력 장치(700D)는 인듐, 갈륨, 아연, 및 산화물을 함유하는 반도체막(718) 및 인듐, 갈륨, 아연, 및 산화물을 함유하는 도전막(CD(g, h))을 포함하는 트랜지스터(MA)를 포함한다. 따라서, 인듐, 갈륨, 아연, 및 산화물을 함유하는 막을 같은 공정으로 형성할 수 있다. 또한, 같은 공정으로 형성된 인듐, 갈륨, 아연, 및 산화물을 함유하는 막은 반도체막 또는 도전막으로서 사용할 수 있다. 이 결과, 편리성 또는 신뢰성이 높은 신규 입출력 장치를 제공할 수 있다.
입출력 장치(700D)는 상술한 구성 요소 외에 구동 회로(GD) 또는 구동 회로(SD)를 포함할 수 있다(도 27의 (A) 참조).
구동 회로(GD)는 주사선(G(i))에 전기적으로 접속되고 예를 들어 선택 신호를 공급하는 기능을 가진다. 구동 회로(SD)는 주사선 S(j)에 전기적으로 접속되고 예를 들어 비디오 신호를 공급하는 기능을 가진다. 예를 들어, 트랜지스터(MD)는 구동 회로(GD)에서 사용할 수 있다. 트랜지스터(MA)의 반도체막과 같은 공정으로 형성된 반도체막은 트랜지스터(MD)에서 사용할 수 있다(도 28의 (A) 내지 (C) 참조).
입출력 장치(700D)는 p행 q열의 매트릭스로 도전막(CD(g, h))을 포함할 수 있다.
입출력 장치(700D)는 도전막(CD(g, h))과 중첩되는 영역을 가지는 하나 이상의 화소(702(i, j))를 포함할 수 있다.
입출력 장치(700D)는 액정 재료를 함유하는 층(753)의 두께 방향과 교차되는 방향의 전계(이러한 전계를 횡 전계라고도 함)가 인가되도록 제공된 화소 전극(751)을 포함할 수 있다.
본 발명의 일 형태의 입출력 장치(700D)에 포함되는 구성 요소를 아래에 기재한다. 또한 이들 구성 요소는 명확하게 구별될 수 없고 하나의 구성 요소가 다른 구성 요소로서 기능하여도 좋고 또는 다른 구성 요소의 일부를 포함하여도 좋다.
예를 들어, 도전막(C(g, h))은 접근하는 물체와 용량 결합되고 표시 소자(750(i, j))의 공통 전극으로서 기능하는 도전막이다.
입출력 장치(700D)는 기재(710)와 기재(770) 사이에 구조(KB)를 포함할 수 있다. 따라서, 기재(710)와 기재(770) 사이에 소정의 공간을 제공할 수 있다.
입출력 장치(700D)는 표시 소자(750)와 중첩되는 영역을 가지는 착색막(CF)을 포함할 수 있다. 또한, 입출력 장치(700D)는 표시 소자(750)와 중첩되는 영역에 개구를 가지는 차광막(BM)을 포함할 수 있다.
입출력 장치(700D)는 착색막(CF)과 액정 재료를 함유하는 층(753) 사이 및 차광막(BM)과 액정 재료를 함유하는 층(753) 사이에 절연막(771)을 포함할 수 있다. 따라서, 착색막(CF)의 두께로 인한 요철을 저감할 수 있고, 또는 착색막(CF) 또는 차광막(BM)에서 액정 재료를 함유하는 층(753)으로 불순물이 확산되는 것을 방지할 수 있다.
입출력 장치(700D)는 액정 재료를 함유하는 층(753)과 기재(710) 사이에 배향막(AF1) 및 액정 재료를 함유하는 층(753)과 기재(770) 사이에 배향막(AF2)을 포함할 수 있다.
입출력 장치(700D)는 광학 필름(710P) 또는 광학 필름(770P)을 포함할 수 있다. 예를 들어, 광학 필름(710P)은 액정 재료를 함유하는 층(753)과 광학 필름(710P) 사이에 기재(710)가 있도록 제공될 수 있다. 또는, 광학 필름(770P)은 액정 재료를 함유하는 층(753)과 광학 필름(770P) 사이에 기재(770)가 있도록 제공될 수 있다.
광학 필름(710P 및 770P)은 예를 들어 편광판을 사용하여 형성할 수 있다. 편광판 중 하나는 상기 판 중 다른 하나의 편광 방향에 대하여 소정의 편광 방향에 제공된다. 구체적으로는, 2개의 직선 편광판을 크로스-니콜(cross-Nicol) 상태로 제공한다.
입출력 장치(700D)는 트랜지스터(MD)의 반도체막(718)과 중첩되는 영역을 가지는 도전막(724)을 포함할 수 있다. 도전막(724)은 도전막(CD(g, h))과 같은 공정으로 형성되는 재료로 형성할 수 있다(도 28의 (B) 참조).
입출력 장치(700D)는 트랜지스터(MA)와 기재(710) 사이에 절연막(701)을 포함할 수 있다. 입출력 장치(700D)는 액정 재료를 함유하는 층(753)과 반도체막(718) 사이에 절연막(721B) 또는 절연막(728)을 포함할 수 있다. 입출력 장치(700D)는 절연막(721B)과 반도체막(718) 사이에 절연막(721A)을 포함할 수 있다.
절연막(701)은 기재(710)로부터 트랜지스터(MA)로의 불순물의 확산을 억제하는 기능을 가진다. 절연막(721B) 또는 절연막(721A)은 절연막(718)으로의 불순물의 확산을 억제하는 기능을 가진다.
예를 들어, 절연막(728)은 절연막(728)과 중첩되는 트랜지스터(MA) 등으로 인한 단차를 평탄하게 한다.
입출력 장치(700D)는 도전막(704)과 반도체막(718) 사이에 절연막(706)을 포함할 수 있다. 예를 들어, 절연막(706)은 게이트 절연막으로서 기능할 수 있다.
입출력 장치(700D)는 표시 소자(750) 또는 도전막(CD(g, h))에 전기적으로 접속되는 배선(711)을 포함할 수 있다.
입출력 장치(700D)는 배선(711)에 전기적으로 접속되는 단자(719)를 포함할 수 있다. 예를 들어, 플렉시블 인쇄 회로 기판(FPC)은 도전 부재(ACF)를 사용하여 단자(719)에 전기적으로 접속할 수 있다.
<<구조>>
입출력 장치(700D)는 기재(710), 표시 소자(750), 및 도전막(CD(g, h))을 포함한다.
입출력 장치(700D)는 절연막(721B), 액정 재료를 함유하는 층(753), 및 화소 전극(751)을 포함한다.
입출력 장치(700D)는 트랜지스터(MA), 반도체막(718), 주사선(G(i)), 및 신호선(S(j))을 포함한다.
입출력 장치(700D)는 구동 회로(GD) 및 구동 회로(SD)를 포함할 수 있다.
<<기재(710,770)>>
예를 들어, 기재(710) 및 기재(770)는 실시형태 1에서 기재한 기재(710)에 사용할 수 있는 재료를 사용하여 형성할 수 있다.
<<도전막(704, 712A, 712B), 배선(711), 단자(719)>>
도전막(704), 도전막(712A), 도전막(712B), 배선(711), 또는 단자(719)는 도전 재료를 사용하여 형성할 수 있다.
예를 들어, 도전막(704), 도전막(712A), 도전막(712B), 배선(711), 또는 단자(719)는 실시형태 1에서 기재한 도전막(C1), 도전막(C2), 도전막(C(g, h)), 신호선(ML1), 신호선(ML2), 신호선(ML(g, h)), 또는 제어선(CL)에 사용할 수 있는 재료를 사용하여 형성할 수 있다.
<<주사선(G(i)), 신호선(S(j))>>
주사선(G(i)) 또는 신호선(S(j))은 도전 재료를 사용하여 형성할 수 있다. 예를 들어, 주사선(G(i)) 또는 신호선(S(j))은 배선(711)에 사용할 수 있는 재료를 사용하여 형성할 수 있다.
<<도전막(CD(g, h))>>
도전막(CD(g, h))은 도전 재료를 사용하여 형성할 수 있다. 예를 들어, 도전막(CD(g, h))은 배선(711)에 사용할 수 있는 재료를 사용하여 형성할 수 있다.
또한, 산화물 반도체는 도전막(CD(g, h))에 사용할 수 있다. 또한 산화물 반도체의 저항률의 제어 방법에 대하여 나중에 본 실시형태 끝에서 설명한다.
<<절연막(701, 706, 721A, 721B, 728, 771)>>
예를 들어, 무기 절연 재료, 유기 절연 재료, 또는 무기 재료 및 유기 재료를 함유하는 절연 복합 재료를 절연막(701), 절연막(706), 절연막(721A), 절연막(721B), 절연막(728), 또는 절연막(771)에 사용할 수 있다.
구체적으로는, 무기 산화물막, 무기 질화물막, 무기 산화질화물막, 또는 이들 중 어느 것을 적층하여 얻어진 재료를 절연막(701), 절연막(706), 절연막(721A), 절연막(721B), 절연막(728), 또는 절연막(771)에 사용할 수 있다. 예를 들어, 산화 실리콘막, 질화 실리콘막, 산화질화 실리콘막, 또는 이들 막들 중 어느 것을 적층함으로써 얻어진 재료를 사용할 수 있다.
구체적으로는, 폴리에스터, 폴리올레핀, 폴리아마이드, 폴리이미드, 폴리카보네이트, 폴리실록산, 아크릴 수지, 또는 이들 중으로부터 선택된 수지를 포함하는 적층 또는 복합 재료 등을 절연막(721A), 절연막(721B), 절연막(728), 또는 절연막(771)에 사용할 수 있다. 또는 감광성 재료를 사용하여도 좋다.
절연막(771)은 폴리이미드, 에폭시 수지, 또는 아크릴 수지 등으로 형성할 수 있다.
절연막(721B)은 예를 들어 수소를 함유하는 절연막을 사용하여 형성할 수 있다. 산화물 반도체의 저항률은 산화물 반도체와 접촉되는 절연막(721B)에 수소를 함유하는 절연막을 사용함에 의하여 제어할 수 있다.
예를 들어, 절연막(721B)은 반도체막(718)과 같은 공정으로 형성된 산화물 반도체와 접촉될 때 수소 확산을 일으키는 재료로 형성할 수 있다.
또한 산화물 반도체의 저항률의 제어 방법에 대하여 나중에 본 실시형태 끝에서 설명한다.
<<표시 소자(750)>>
예를 들어, 광의 투과 또는 반사를 제어하는 기능을 가지는 표시 소자를 표시 소자(750)로서 사용할 수 있다. 예를 들어, 편광판과 액정 소자의 조합 구조 또는 셔터 방식의 MEMS 표시 소자를 사용할 수 있다.
구체적으로는 액정 소자는 다음 구동 방법 중 어느의 것에 의하여 구동할 수 있다: IPS(in-plane-switching) 모드, TN(twisted nematic) 모드, FFS(fringe field switching) 모드, ASM(axially symmetric aligned micro-cell) 모드, OCB(optically compensated birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, 및 AFLC(antiferroelectric liquid crystal) 모드 등.
또한, 예를 들어 MVA(Multi-Domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment) 모드, 또는 ASV(Advanced Super V) 모드 등의 수직 배향(VA) 모드로 구동할 수 있는 액정 소자를 표시 소자(750)에 사용할 수 있다.
예를 들어, 표시 소자(750)는 액정 재료를 함유하는 층(753)에 함유되는 액정 재료의 배향을 제어하는 전계가 형성되도록 배열되는 도전막(CD(g, h)) 및 화소 전극(751)을 포함할 수 있다.
<<액정 재료를 함유하는 층(753)>>
예를 들어, 실시형태 1에서 기재한 액정 재료를 함유하는 층(753)에 사용할 수 있는 액정 재료를 본 실시형태의 액정 재료를 함유하는 층(753)에 사용할 수 있다.
<<화소 전극(751)>>
화소 전극(751)은 도전 재료를 사용하여 형성할 수 있다.
예를 들어, 배선(711)에 사용할 수 있는 재료를 화소 전극(751)에 사용할 수 있다.
구체적으로는, 투광성 도전 재료를 화소 전극(751)에 사용할 수 있다. 예를 들어, 산화 인듐, 인듐 주석 산화물, 인듐 아연 산화물, 산화 아연, 또는 갈륨을 첨가한 산화 아연 등의 도전성 산화물을 사용할 수 있다. 따라서, 화소 전극(751)은 표시 소자(750)의 표시를 가리지 않고 균일한 전계를 공급할 수 있다.
예를 들어, 화소 전극(751)은 빗 형상 또는 직사각 형상을 가질 수 있다.
<<트랜지스터(MA)>>
트랜지스터(MA)로서, 보텀 게이트 트랜지스터, 또는 톱 게이트 트랜지스터 등을 사용할 수 있다.
예를 들어, 반도체막에 비정질 실리콘을 사용하는 트랜지스터보다 오프 상태에서 누설 전류가 낮은 트랜지스터를 트랜지스터(MA)로서 사용할 수 있다. 구체적으로는, 반도체막(718)에 산화물 반도체가 사용되는 트랜지스터를 트랜지스터(MA)로서 사용할 수 있다.
이로써, 화소 회로는, 반도체막에 비정질 실리콘을 사용하는 트랜지스터를 포함하는 화소 회로보다 긴 시간 동안 비디오 신호를 유지할 수 있다. 구체적으로는, 플리커를 억제하면서 30Hz 미만, 바람직하게는 1Hz 미만, 더 바람직하게는 1분에 한 번 미만의 빈도로 선택 신호를 공급할 수 있다. 결과적으로, 입출력 장치의 사용자의 눈의 피로를 저감할 수 있고, 또한 구동을 위한 소비전력을 저감할 수 있다.
트랜지스터(MA)는 반도체막(718) 및 반도체막(718)과 중첩되는 영역을 가지는 도전막(704)을 포함한다(도 28의 (B) 참조). 트랜지스터(MA)는 도전막(712A) 및 도전막(712B)을 더 포함한다.
또한 도전막(704) 및 절연막(706)은 각각 게이트 전극 및 게이트 절연막으로서 기능한다. 도전막(712A)은 소스 전극 및 드레인 전극 중 한쪽으로서 기능하고, 도전막(712B)은 소스 전극 및 드레인 전극 중 다른 쪽으로서 기능한다.
<<반도체막(718)>>
반도체막(718)은 예를 들어 제 4족 원소를 함유하는 반도체를 사용하여 형성할 수 있다. 구체적으로는, 실리콘을 함유하는 반도체를 반도체막(718)에 사용할 수 있다. 예를 들어, 단결정 실리콘, 폴리실리콘, 미결정 실리콘, 또는 비정질 실리콘을 반도체막(718)에 사용할 수 있다.
예를 들어, 산화물 반도체막을 반도체막(718)에 사용할 수 있다. 구체적으로는, 인듐을 함유하는 산화물 반도체 또는 인듐, 갈륨, 및 아연을 함유하는 산화물 반도체를 상기 반도체막에 사용할 수 있다.
예를 들어, 화합물 반도체를 반도체막(718)에 사용할 수 있다. 구체적으로는, 갈륨 비소를 함유하는 반도체를 반도체막(718)에 사용할 수 있다.
예를 들어, 유기 반도체를 반도체막(718)에 사용할 수 있다. 구체적으로는, 폴리아센류 또는 그래핀 중 어느 것을 함유하는 유기 반도체를 반도체막(718)에 사용할 수 있다.
<<구동 회로(GD)>>
시프트 레지스터 등의 다양한 순서 회로 중 어느 것을 구동 회로(GD)로서 사용할 수 있다. 예를 들어, 트랜지스터(MD), 및 커패시터 등을 구동 회로(GD)에서 사용할 수 있다.
예를 들어, 트랜지스터(MA)에 포함되는 반도체막(718)과 같은 공정으로 형성될 수 있는 반도체막을 포함하는 트랜지스터를 사용할 수 있다.
구체적으로는, 트랜지스터(MD)로서, 트랜지스터(MA)와 같은 구조를 가지는 트랜지스터를 사용할 수 있다. 또는, 트랜지스터(MD)로서, 트랜지스터(MA)와 다른 트랜지스터를 사용할 수 있다.
구체적으로는, 제 1 게이트 전극으로서 기능하는 도전막(704)과 중첩되는 영역을 가지는 도전막(724)을 포함하는 트랜지스터를 트랜지스터(MD)로서 사용할 수 있다.
트랜지스터(MD)는 도전막(724)과 반도체막(718) 사이에 절연막(721A)과 절연막(721B)의 적층을 포함한다.
예를 들어, 도전막(724)은 도전막(704)으로 공급되는 전위와 같은 전위를 공급하는 배선에 전기적으로 접속된다.
<<구동 회로(SD)>>
예를 들어, 집적 회로를 구동 회로(SD)에서 사용할 수 있다. 구체적으로는, 실리콘 기판 위에 형성되는 집적 회로를 사용할 수 있다.
예를 들어, COG(chip on glass)법을 구동 회로(SD)를 실장하는 데 사용할 수 있다. 구체적으로는, 구동 회로(SD)는 이방성 도전막을 사용하여, 신호선(S(j))에 전기적으로 접속되는 패드에 실장할 수 있다.
<<실란트(730)>>
예를 들어, 무기 재료, 유기 재료, 또는 무기 재료와 유기 재료의 복합 재료 등을 실란트(730)에 사용할 수 있다.
예를 들어, 열 용융성 수지 또는 경화성 수지 등의 유기 재료를 실란트(730)에 사용할 수 있다.
실란트(730)로서, 반응 경화성 접착제, 광 경화성 접착제, 열경화성 접착제, 또는/및 혐기형 접착제 등의 유기 재료를 사용할 수 있다.
구체적으로는, 에폭시 수지, 아크릴 수지, 실리콘(silicone) 수지, 페놀 수지, 폴리이미드 수지, 이미드 수지, PVC(polyvinyl chloride) 수지, PVB(polyvinyl butyral) 수지, 또는 EVA(ethylene vinyl acetate) 수지 등을 함유하는 접착제를 실란트(730)에 사용할 수 있다.
<<착색막(CF)>>
착색막(CF)은 소정의 색의 광을 투과하는 재료를 사용하여 형성할 수 있고, 이에 의하여 예를 들어, 컬러 필터로서 사용할 수 있다.
예를 들어, 착색막(CF)은 청색, 녹색, 적색, 황색, 또는 백색을 투과하는 재료를 사용하여 형성할 수 있다.
<<차광막(BM)>>
차광막(BM)은 광의 투과를 방지하는 재료를 사용하여 형성할 수 있고, 이에 의하여 예를 들어, 블랙 매트릭스로서 사용할 수 있다.
<<구조체(KB)>>
예를 들어, 유기 재료, 무기 재료, 또는 유기 재료와 무기 재료의 복합 재료를 구조체(KB)에 사용할 수 있다. 따라서, 소정의 공간을 구조체(KB)를 사이에 제공한 구성 요소들 사이에 제공할 수 있다.
구체적으로는, 구조체(KB)에, 폴리에스터, 폴리올레핀, 폴리아마이드, 폴리이미드, 폴리카보네이트, 폴리실록산, 또는 아크릴 수지 등, 또는 이들로부터 선택된 복수 종류의 수지의 복합 재료를 사용할 수 있다. 또는, 감광성 재료를 사용하여도 좋다.
<<배향막(AF1, AF2)>>
배향막(AF1 및 AF2)은 폴리이미드 등으로 형성할 수 있다. 구체적으로는, 액정 재료가 소정의 방향으로 배향되도록 러빙 처리 또는 광 배향 기술에 의하여 형성되는 배향막을 사용할 수 있다.
<<광학 필름(710P, 770P)>>
예를 들어, 편광판, 위상차판, 확산판, 반사방지막, 또는 집광막 등을 광학 필름(710P) 또는 광학 필름(770P)으로서 사용할 수 있다. 또는, 이색성 색소를 함유하는 편광판을 광학 필름(710P) 또는 광학 필름(770P)으로서 사용할 수 있다.
또는, 이물질의 부착을 방지하는 대전 방지막, 오점의 부착을 억제하는 발수막, 또는 사용할 때의 긁기를 억제하는 하드코트막 등을 광학 필름(710P) 또는 광학 필름(770P)에 사용할 수 있다.
<입출력 장치(700E)의 구조예>
본 발명의 일 형태의 입출력 장치의 다른 구조에 대하여 도 29의 (A) 및 (B)를 참조하여 설명한다.
도 29의 (A) 및 (B)는 본 발명의 일 형태의 입출력 장치(700E)의 구조를 도시한 것이다. 도 29의 (A)는 도 27의 (A)에서의 절단선 X1-X2, X3-X4, 및 X5-X6을 따르는 본 발명의 일 형태의 입출력 장치(700E)의 단면도이다. 도 29의 (B)는 도 29의 (A)에 나타낸 트랜지스터(MDB)의 자세한 사항을 나타내는 단면도이다.
또한 입출력 장치(700E)는, 도전막(724) 대신 도전막(724B)이 제공되는 점(도 29의 (B) 참조) 및 도전막(CD(g, h)) 대신 도전막(CE(g, h))이 제공되는 점(도 29의 (A) 참조)이 도 28의 (A) 내지 (C)의 입출력 장치(700D)와 다르다. 여기서, 비슷한 구조에 대해서는 위의 설명을 참조하고, 다른 구조에 대하여 자세히 설명한다.
본 실시형태에서 기재하는 입출력 장치(700E)는 절연막(721A)과 절연막(721B) 사이에 도전막(724B)을 포함하고, 절연막(721A)과 절연막(721B) 사이에 도전막(CE(g, h))을 포함한다. 도전막(724B) 및 도전막(CE(g, h))은 도전성 산화물을 함유한다(도 29의 (A) 또는 (B) 참조).
<<도전막(724B), 도전막(CE(g, h))>>
구체적으로는, 산화물 반도체의 저항률을 제어하는 방법을 사용하여 도전성이 증가된 산화물 반도체를 도전막(724B) 및 도전막(CE(g, h))에 사용할 수 있다.
구체적으로는, 산화 인듐, 인듐 주석 산화물, 인듐 아연 산화물, 인듐, 갈륨, 및 아연을 함유하는 산화물, 산화 아연, 또는 갈륨을 첨가한 산화 아연 등의 도전성 산화물을 도전막(724B) 및 도전막(CE(g, h))에 사용할 수 있다.
예를 들어, 도전막(724B) 및 도전막(CE(g, h))의 각각에 산화물 반도체를 사용할 수 있고, 도전막(724B) 및 도전막(CE(g, h))과 접촉되는 절연막(721B) 각각에 수소 확산 재료를 사용할 수 있다. 이로써, 도전막(724B)의 저항률 및 도전막(CE(g, h))의 저항률을 낮게 할 수 있다.
또한 산화물 반도체의 저항률을 제어하는 방법에 대하여 나중에 본 실시형태의 끝에서 설명한다.
<입출력 장치(700F)의 구조예>
본 발명의 일 형태의 입출력 장치의 다른 구조에 대하여 도 30의 (A) 및 (B)를 참조하여 설명한다.
도 30의 (A) 및 (B)는 본 발명의 일 형태의 입출력 장치(700F)의 구조를 도시한 것이다. 도 30의 (A)는 도 27의 (A)의 절단선 X1-X2, X3-X4, 및 X5-X6을 따르는 입출력 장치(700F)의 단면도이다. 도 30의 (B)는 도 30의 (A)에서의 트랜지스터(MDC)의 자세한 사항을 나타낸 단면도이다.
또한 입출력 장치(700F)는, 보텀 게이트 트랜지스터(MA) 대신 톱 게이트 트랜지스터(MC)를 포함하는 점, 보텀 게이트 트랜지스터(MD) 대신 톱 게이트 트랜지스터(MDC)를 포함하는 점, 및 도전막(CD(g, h)) 대신 도전막(CF(g, h))을 포함하는 점(도 30의 (A) 참조)에서 도 28의 (A) 내지 (C)의 입출력 장치(700D)와 다르다. 여기서, 비슷한 구조에 대해서는 위의 설명을 참조하고, 다른 구조에 대해서는 자세히 설명한다.
<<트랜지스터(MC) 및 트랜지스터(MDC)>>
트랜지스터(MDC)는 절연막(701C)과 중첩되는 영역을 가지는 도전막(704) 및 절연막(701C)과 도전막(704) 사이에 제공되는 영역을 가지는 반도체막(718)을 포함한다. 또한 도전막(704)은 게이트 전극으로서 기능한다(도 30의 (B) 참조).
반도체막(718)은 제 1 영역(718A), 제 2 영역(718B), 및 제 3 영역(718C)을 포함한다. 제 1 영역(718A) 및 제 2 영역(718B)은 도전막(704)과 중첩되지 않는다. 제 3 영역(718C)은 제 1 영역(718A)과 제 2 영역(718B) 사이에 위치하고, 도전막(704)과 중첩된다.
트랜지스터(MDC)는 제 3 영역(718C)과 도전막(704) 사이에 절연막(706)을 포함한다. 또한 절연막(706)은 게이트 절연막으로서 기능한다.
제 1 영역(718A) 및 제 2 영역(718B)은 제 3 영역(718C)보다 저항이 낮고, 소스 영역 및 드레인 영역으로서 기능한다.
또한, 예를 들어, 본 실시형태의 끝에서 설명하는, 산화물 반도체의 저항률을 제어하는 방법은 반도체막(718)의 제 1 영역(718A) 및 제 2 영역(718B)을 형성하는 방법으로서 사용할 수 있다. 구체적으로는, 희가스를 함유하는 가스를 사용한 플라스마 처리를 사용할 수 있다.
예를 들어, 도전막(704)을 마스크로서 사용할 수 있다. 이 경우, 제 3 영역(718C)의 일부의 형상은 도전막(704)의 끝의 형상과 자기 정합할 수 있다.
트랜지스터(MDC)는 제 1 영역(718A) 및 제 2 영역(718B)에 각각 접촉하는 도전막(712A) 및 도전막(712B)을 포함한다. 도전막(712A) 및 도전막(712B)은 소스 전극 및 드레인 전극으로서 기능한다.
트랜지스터(MDC)와 같은 공정으로 형성할 수 있는 트랜지스터를 트랜지스터(MC)로서 사용할 수 있다.
<<도전막(CF(g, h))>>
예를 들어, 반도체막(718)의 제 1 영역(718A) 및 제 2 영역(718B)과 같은 공정으로 형성된 산화물 반도체를 도전막(CF(g, h))에 사용할 수 있다. 이에 따라, 도전막(CF(g, h))의 제조 공정을 간소화할 수 있다.
<입출력 장치(700G)의 구조예>
본 발명의 일 형태의 입출력 장치의 다른 구조에 대하여 도 31의 (A) 내지 (D)를 참조하여 설명한다.
도 31의 (A) 내지 (D)는 본 발명의 일 형태의 입출력 장치(700G)의 구조를 도시한 것이다. 도 31의 (A)는 도 27의 (A)의 절단선 X1-X2, X3-X4, 및 X5-X6을 따르는 본 발명의 일 형태의 입출력 장치(700G)의 단면도이다. 도 31의 (B) 내지 (D)는 도 31의 (A)에 나타낸 일부 구성 요소가 변경된 변형예를 나타낸 단면도이다.
또한 입출력 장치(700G)는 액정 재료를 함유하는 층(753)과 절연막(728A) 사이에 절연막(728B)이 제공되는 점, 및 도전막(CF(g, h)) 대신 절연막(728A)과 절연막(728B) 사이에 도전막(CG(g, h))이 제공되는 점에서 도 30의 (A) 내지 (C)의 입출력 장치(700F)와 다르다. 여기서, 비슷한 구조에 대해서는 위의 설명을 참조하고, 다른 구조에 대해서는 자세히 설명한다.
입출력 장치(700G)는 액정 재료를 함유하는 층(753)과 절연막(728A) 사이에 절연막(728B)을 포함한다. 입출력 장치(700G)는 절연막(728A)과 절연막(728B) 사이에 도전막(CG(g, h))을 포함한다.
<<절연막(728A)>>
예를 들어, 절연막(728)에 사용할 수 있는 재료를 절연막(728A)에 사용할 수 있다.
<<절연막(728B)>>
예를 들어, 절연막(728)에 사용할 수 있는 재료를 절연막(728B)에 사용할 수 있다.
<<도전막(CG(g, h))>>
예를 들어, 빗 형상의 화소 전극(751)과 중첩되는 영역의 개구를 가지는 도전막을 도전막(CG(g, h))으로서 사용할 수 있다.
예를 들어, 도전 재료는 도전막(CG(g, h))에 사용할 수 있다. 예를 들어, 배선(711)에 사용할 수 있는 재료를 도전막(CG(g, h))에 사용할 수 있다.
구체적으로는, 투광성 도전 재료를 도전막(CG(g, h))에 사용할 수 있다.
예를 들어, 산화 인듐, 인듐 주석 산화물, 인듐 아연 산화물, 산화 아연, 또는 갈륨을 첨가한 산화 아연 등의 도전성 산화물을 사용할 수 있다. 따라서, 도전막(CG(g, h))은 표시 소자(750)의 표시를 가리지 않고 균일한 전계를 공급할 수 있다.
또한 화소 전극(751) 및 화소 전극(751)의 개구와 중첩되는 도전막을 도전막(CG(g, h))으로서 사용할 수 있다(도 31의 (B) 참조).
또는, 화소 전극(751)의 개구에 제공할 수 있는 도전막을 도전막(CG(g, h))으로서 사용할 수 있다(도 31의 (C) 참조).
또는, 화소 전극(751)의 일부와 중첩되는, 개구 및 비개구부를 가지는 도전막을 도전막(CG(g, h))으로서 사용할 수 있다(도 31의 (D) 참조).
<입출력 장치(700H)의 구조예>
본 발명의 일 형태의 입출력 장치의 다른 구조를 도 32의 (A) 및 (B)를 참조하여 설명한다.
도 32의 (A) 및 (B)는 본 발명의 일 형태의 입출력 장치(700H)의 구조를 도시한 것이다. 도 32의 (A)는 도 27의 (A)의 절단선 X1-X2, X3-X4, 및 X5-X6을 따르는 입출력 장치(700H)의 단면도이다. 도 32의 (B)는 도 32의 (A)에 도시된 트랜지스터(MDE)의 자세한 사항을 도시한 단면도이다.
또한 입출력 장치(700H)는 채널 에치 트랜지스터(MA) 대신 채널 보호 트랜지스터(ME)가 제공되는 점, 채널 에치 트랜지스터(MD) 대신 채널 보호 트랜지스터(MDE)가 제공되는 점, 도전막(CD(g, h))과 화소 전극(751) 사이에 착색막(CF)이 제공되는 점, 및 액정 재료를 함유하는 층(753)과 기재(710) 사이에 차광막(BM)이 제공되는 점(도 32의 (A) 참조)에서 도 28의 (A) 내지 (C)를 참조하여 설명한 입출력 장치(700D)와 다르다. 여기서, 비슷한 구조에 대해서는 위의 설명을 참조하고, 다른 구조에 대해서는 자세히 설명한다.
<<트랜지스터(ME), 트랜지스터(MDE)>>
트랜지스터(ME 및 MDE)는 채널 보호 트랜지스터일 수 있다. 예를 들어, 트랜지스터(MDE)는 절연막(721A)과 게이트 절연막으로서 기능하는 절연막(706) 사이에 반도체막(718)이 개재되도록 제공되는 절연막(721A)을 포함한다(도 32의 (B) 참조).
<산화물 반도체의 저항률을 제어하는 방법>
산화물 반도체를 함유하는 막의 저항률을 제어하는 방법에 대하여 설명한다.
소정의 저항률을 가지는 산화물 반도체를 함유하는 막은 도전막(CD(g, h))(도 28의 (A) 참조), 도전막(CE(g, h)), 및 도전막(724B)(도 29의 (A) 및 (B) 참조), 또는 도전막(CF(g, h)), 제 1 영역(718A), 및 제 2 영역(718B)(도 30의 (A) 및 (B) 참조)에 사용할 수 있다.
예를 들어, 산화물 반도체에 함유되는 수소 및 물 등의 불순물의 농도 및/또는 막의 산소 빈자리를 제어하는 방법을 산화물 반도체막의 저항률을 제어하는 방법으로서 사용할 수 있다.
구체적으로는, 플라스마 처리를 수소 및 물 등의 불순물 농도 및/또는 막의 산소 빈자리를 증가 또는 저감하는 방법으로서 사용할 수 있다.
구체적으로는, 희가스(He, Ne, Ar, Kr, 또는 Xe), 수소, 붕소, 인, 및 질소로부터 선택된 하나 이상의 종류를 함유하는 가스를 사용하는 플라스마 처리를 채용할 수 있다. 예를 들어, Ar 분위기에서의 플라스마 처리, Ar 및 수소의 혼합 가스 분위기에서의 플라스마 처리, 암모니아 분위기에서의 플라스마 처리, Ar 및 암모니아의 혼합 가스 분위기에서의 플라스마 처리, 또는 질소 분위기에서의 플라스마 처리를 채용할 수 있다. 이로써, 산화물 반도체막은 높은 캐리어 밀도 및 낮은 저항률을 가질 수 있다.
또는, 이온 주입법, 이온 도핑법, 또는 플라스마 잠입 이온 주입법 등으로 수소, 붕소, 인, 또는 질소가 산화물 반도체막으로 첨가되어 산화물 반도체막은 낮은 저항률을 가진다.
또는, 수소를 함유하는 절연막을 산화물 반도체막에 접촉하여 형성하고, 절연막으로부터 산화물 반도체막으로 수소를 확산시키는 방법을 사용할 수 있다. 따라서, 산화물 반도체막은 높은 캐리어 밀도 및 낮은 저항률을 가질 수 있다.
예를 들어, 1×1022atoms/cm3 이상의 수소 농도를 가지는 절연막은 산화물 반도체막에 접촉하여 형성되면 수소를 산화물 반도체막으로 효과적으로 공급할 수 있다. 구체적으로는, 질화 실리콘막은 산화물 반도체막에 접촉하여 형성된 절연막으로서 사용할 수 있다.
산화물 반도체막에 함유되는 수소는 금속 원자와 결합된 산소와 반응하여 물을 형성하고, 또한 산소가 방출된 격자(또는 산소가 방출된 부분)에서 산소 빈자리를 일으킨다. 산소 빈자리에 수소가 들어가는 것에 의하여, 캐리어로서 기능하는 전자가 생성되는 경우가 있다. 또한, 수소의 일부가 금속 원자와 결합되는 산소와 결합됨으로써, 캐리어로서 기능하는 전자가 생성되는 경우가 있다. 따라서, 산화물 반도체막은 높은 캐리어 밀도 및 낮은 저항률을 가질 수 있다.
구체적으로는, 이차 이온 질량 분석(SIMS)으로 측정된 8×1019atoms/cm3 이상, 바람직하게는 1×1020atoms/cm3, 더 바람직하게는 5×1020atoms/cm3의 수소 농도를 가지는 산화물 반도체를 도전막(CD(g, h))(도 28의 (A) 참조), 도전막(CE(g, h)), 및 도전막(724B)(도 29의 (A) 및 (B) 참조), 또는 제 2 도전막(CF(g, h)), 제 1 영역(718A), 및 제 2 영역(718B)(도 30의 (A) 및 (B) 참조)에 적합하게 사용할 수 있다.
한편, 높은 저항률을 가지는 산화물 반도체를 트랜지스터의 채널이 형성되는 반도체막에 사용할 수 있다.
예를 들어, 산소를 함유하는 절연막, 바꿔 말하면, 산소를 방출할 수 있는 절연막이 산화물 반도체막과 접촉하여 형성되고, 산소가 절연막으로부터 산화물 반도체막으로 공급되어, 막 또는 계면의 산소 빈자리를 채울 수 있다. 따라서, 산화물 반도체막은 높은 저항률을 가질 수 있다.
예를 들어, 산화 실리콘막 또는 산화질화 실리콘막은 산소를 방출할 수 있는 절연막으로서 사용할 수 있다.
산소 빈자리가 산소로 보충되고 수소 농도가 저감된 산화물 반도체막은 고순도 진성 또는 실질적으로 고순도 진성의 산화물 반도체막이라고 할 수 있다. 여기서, "실질적으로 진성"이라는 용어는, 산화물 반도체막이 8×1011/cm3 미만, 바람직하게는 1×1011/cm3 미만, 더 바람직하게는 1×1010/cm3 미만의 캐리어 밀도를 가지는 상태를 말한다. 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 캐리어 발생원이 적으므로 낮은 캐리어 밀도를 가질 수 있다. 고순도 진성 또는 실질적으로 고순도 진성의 산화물 반도체막은 낮은 결함 상태 밀도를 가지기 때문에 트랩 상태 밀도가 낮다.
또한, 고순도 진성 또는 실질적으로 고순도 진성의 산화물 반도체막을 포함하는 트랜지스터는 오프 상태 전류가 매우 낮고; 소자의 채널 폭이 1×106μm이고 채널 길이 L이 10μm이더라도, 소스 전극과 드레인 전극 사이의 전압(드레인 전압)이 1V에서 10V까지일 때, 오프 상태 전류가 반도체 파라미터 애널라이저의 측정 한계 이하, 즉 1×10-13A 이하로 될 수 있다.
채널 영역이 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막에 형성되는 트랜지스터는 전기 특성의 변화가 작고 신뢰성을 높게 할 수 있다.
구체적으로는, SIMS(secondary ion mass spectrometry)에 의하여 측정되는 수소의 농도가 2×1020atoms/cm3 이하, 바람직하게는 5×1019atoms/cm3 이하, 더 바람직하게는 1×1019atoms/cm3 이하, 5×1018atoms/cm3 미만, 바람직하게는 1×1018atoms/cm3 이하, 더 바람직하게는 5×1017atoms/cm3 이하, 더욱 바람직하게는 1×1016atoms/cm3 이하인 산화물 반도체를 트랜지스터의 채널이 형성되는 반도체막에 사용하는 것이 바람직하다.
또한 트랜지스터(MDB)는 반도체막(718)을 포함하고, 반도체막(718)보다 높은 수소 농도 및/또는 많은 산소 빈자리를 가지고, 저항률이 낮은 산화물 반도체막을 도전막(724B)으로서 사용할 수 있다(도 29의 (B) 참조).
도전막(724B)의 수소 농도는 반도체막(718)의 2배 이상이고, 10배 이상이 바람직하다.
도전막(724B)의 저항률은 반도체막(718)의 1×10-8배 이상 1×10-1배 미만이다.
구체적으로는, 도전막(724B)의 저항률은 1×10- 3Ωcm 이상 1×104Ωcm 미만이고, 1×10- 3Ωcm 이상 1×10- 1Ωcm 미만인 것이 바람직하다.
또한, 본 실시형태는 본 명세서에서의 다른 어느 실시형태와 적절히 조합될 수 있다.
(실시형태 7)
본 실시형태에서, 본 발명의 일 형태의 입출력 장치 또는 본 발명의 일 형태의 입출력 장치에서 사용할 수 있는 트랜지스터의 구조에 대하여 도 33의 (A) 내지 (D)를 참조하여 설명한다.
<반도체 장치의 구조예>
도 33의 (A)는 트랜지스터(100)의 상면도이다. 도 33의 (C)는 도 33의 (A)의 절단선 X1-X2를 따르는 단면도이고, 도 33의 (D)는 도 33의 (A)의 절단선 Y1-Y2를 따르는 단면도이다. 또한 도 33의 (A)에서, 트랜지스터(100)의 일부 구성 요소(예를 들어, 게이트 절연막으로서 기능하는 절연막)는 복잡해지는 것을 피하기 위하여 도시하지 않았다. 또한, 절단선 X1-X2의 방향은 채널 길이 방향이라고 불러도 좋고, 절단선 Y1-Y2의 방향을 채널 폭 방향이라고 불러도 좋다. 도 33의 (A)와 같이, 일부 구성 요소는 이하에 기재되는 트랜지스터의 상면도에 도시되지 않는 경우가 있다.
트랜지스터(100)는 실시형태 6에 기재된 입출력 장치(700D)에 사용할 수 있다.
예를 들어, 트랜지스터(100)가 트랜지스터(MA)로서 사용되면, 기판(102), 도전막(104), 절연막들(106 및 107)의 적층막, 산화물 반도체막(108), 도전막(112a), 도전막(112b), 절연막들(114 및 116)의 적층막, 및 절연막(118)을 각각 절연막(701C), 도전막(704), 절연막(706), 반도체막(708), 도전막(712A), 도전막(712B), 절연막(716), 및 절연막(721B)이라고 말할 수 있다.
트랜지스터(100)는 기판(102) 위의 게이트 절연막으로서 기능하는 도전막(104), 기판(102) 및 도전막(104) 위의 절연막(106), 절연막(106) 위의 절연막(107), 절연막(107) 위의 산화물 반도체막(108), 및 산화물 반도체막(108)에 전기적으로 접속되는, 소스 전극 및 드레인 전극으로서 각각 기능하는 도전막(112a) 및 도전막(112b)을 포함한다. 트랜지스터(100) 위, 구체적으로는, 도전막(112a 및 112b) 및 산화물 반도체막(108) 위에, 절연막(114, 116, 및 118)이 제공된다. 절연막(114, 116, 및 118)은 트랜지스터(100)의 보호 절연막으로서 기능한다.
산화물 반도체막(108)은 도전막(104)(게이트 전극으로서 기능함) 측에 제 1 산화물 반도체막(108a) 및 제 1 산화물 반도체막(108a) 위에 제 2 산화물 반도체막(108b)을 포함한다. 절연막(106 및 107)은 트랜지스터(100)의 게이트 절연막으로서 기능한다.
In-M 산화물(M은 Ti, Ga, Sn, Y, Zr, La, Ce, Nd, 또는 Hf) 또는 In-M-Zn 산화물을 반도체막(108)에 사용할 수 있다. 산화물 반도체막(108)에 In-M-Zn 산화물을 사용하는 것이 특히 바람직하다.
제 1 산화물 반도체막(108a)은 In의 원자 비율이 M의 원자 비율보다 큰 제 1 영역을 포함한다. 제 2 산화물 반도체막(108b)은 In의 원자 비율이 제 1 산화물 반도체막(108a)보다 작은 제 2 영역을 포함한다. 제 2 영역은 제 1 영역보다 얇은 부분을 포함한다.
In의 원자 비율이 M보다 큰 제 1 영역을 포함하는 제 1 산화물 반도체막(108a)은 트랜지스터(100)의 전계 효과 이동도(단순히 이동도 또는 μFE라고도 함)를 높일 수 있다. 구체적으로는, 트랜지스터(100)의 전계 효과 이동도는 10cm2/Vs를 초과할 수 있다.
예를 들어, 게이트 신호를 생성하는 게이트 드라이버(구체적으로는, 게이트 드라이버에 포함되는 시프트 레지스터의 출력 단자에 접속되는 디멀티플렉서)에 전계 효과 이동도가 높은 트랜지스터를 사용하면, 반도체 장치 또는 표시 장치의 슬림 베젤로 할 수 있다.
한편, In의 원자 비율이 M보다 큰 제 1 영역을 포함하는 제 1 산화물 반도체막(108a)은, 광 조사에 있어서의 트랜지스터(100)의 전기 특성의 변화를 용이하게 한다. 그러나, 본 발명의 일 형태의 반도체 장치에서는, 제 1 산화물 반도체막(108a) 위에 제 2 산화물 반도체막(108b)이 형성된다. 또한, 제 2 산화물 반도체막(108b)에서 채널 영역의 두께는 제 1 산화물 반도체막(108a)의 두께보다 얇다.
또한, 제 2 산화물 반도체막(108b)은 In의 원자 비율이 제 1 산화물 반도체막(108a)보다 작은 제 2 영역을 포함하기 때문에, 제 1 산화물 반도체막(108a)보다 Eg가 크다. 이러한 이유로, 제 1 산화물 반도체막(108a)과 제 2 산화물 반도체막(108b)의 적층 구조인 산화물 반도체막(108)은 광을 조사하는 네거티브 바이어스 스트레스 테스트에 대한 저항이 높다.
광의 조사 동안, 상술한 구조를 가지는 산화물 반도체막(108)에 의하여 흡수되는 광량을 저감할 수 있다. 그 결과, 트랜지스터(100)의 광 조사로 인한 전기 특성의 변화를 저감할 수 있다. 본 발명의 일 형태의 반도체 장치에서, 절연막(114) 또는 절연막(116)은 과잉 산소를 포함한다. 이 구조는 광 조사로 인한 트랜지스터(100)의 전기 특성의 변화를 더 저감할 수 있다.
여기서, 산화물 반도체막(108)에 대하여 도 33의 (B)를 참조하여 자세히 설명한다.
도 33의 (B)는 도 33의 (C)에 도시된 트랜지스터(100)의 산화물 반도체막(108)과 그 주변을 확대한 단면도이다.
도 33의 (B)에서, t1, t2-1, 및 t2-2는 각각, 제 1 산화물 반도체막(108a)의 두께, 제 2 산화물 반도체막(108b)의 한 두께, 및 제 2 산화물 반도체막(108b)의 다른 두께를 나타낸다. 제 1 산화물 반도체막(108a) 위의 제 2 산화물 반도체막(108b)은, 도전막(112a 및 112b)이 형성될 때에 제 1 산화물 반도체막(108a)이 에칭 가스 또는 에천트 등에 노출되는 것을 방지한다. 그래서 제 1 산화물 반도체막(108a)은 두께가 감소되지 않거나 또는 거의 감소되지 않는다. 한편, 제 2 산화물 반도체막(108b)에서는, 도전막(112a 및 112b)의 형성에 의하여 도전막(112a 및 112b)과 중첩되지 않은 부분이 에칭되어, 에칭된 영역에 오목부가 형성된다. 바꿔 말하면, 도전막(112a 및 112b)과 중첩되는 영역에서 제 2 산화물 반도체막(108b)의 두께는 t2-1이고, 도전막(112a 및 112b)과 중첩되지 않은 영역에서 제 2 산화물 반도체막(108b)의 두께는 t2-2이다.
제 1 산화물 반도체막(108a)과 제 2 산화물 반도체막(108b)의 두께의 관계로서는, t2-1>t1>t2-2가 바람직하다. 이 두께의 관계를 가지는 트랜지스터는 높은 전계 효과 이동도를 가질 수 있고 광 조사에 있어서의 문턱 전압의 변동이 더 적을 수 있다.
트랜지스터(100)에 포함되는 산화물 반도체막(108)에 산소 빈자리가 형성되면, 캐리어로서 기능하는 전자가 발생되고, 이 결과 트랜지스터(100)가 노멀리 온이 되기 쉽다. 그러므로, 안정적인 트랜지스터 특성을 위해서는, 산화물 반도체막(108)의 산소 빈자리, 특히 제 1 산화물 반도체막(108a)의 산소 빈자리를 저감하는 것이 중요하다. 본 발명의 일 형태의 트랜지스터의 구조에서는, 산화물 반도체막(108) 위의 절연막, 여기서는 산화물 반도체막(108) 위의 절연막(114) 및/또는 절연막(116)에 과잉 산소를 도입함으로써, 절연막(114) 및/또는 절연막(116)으로부터 산화물 반도체막(108)으로 산소를 이동시켜, 산화물 반도체막(108), 특히 제 1 산화물 반도체막(108a)의 산소 빈자리를 보충한다.
절연막들(114 및 116)은 화학량론적 조성을 초과하여 산소를 포함하는 영역(산소 과잉 영역)을 각각 포함하는 것이 바람직하다. 바꿔 말하면, 절연막(114) 및 절연막(116)은 산소를 방출할 수 있는 절연막이다. 또한 산소 과잉 영역은 예를 들어, 퇴적 후의 절연막(114 및 116)에 산소를 도입하는 식으로 절연막(114 및 116)에 형성한다. 산소 도입 방법으로서, 이온 주입법, 이온 도핑법, 플라스마 잠입 이온 주입법, 또는 플라스마 처리 등을 채용하여도 좋다.
제 1 산화물 반도체막(108a)의 산소 빈자리를 보충하기 위해서는, 제 2 산화물 반도체막(108b)의 채널 영역 및 채널 영역 부근을 포함하는 부분의 두께가 얇은 것이 바람직하고, t2-2<t1을 만족하는 것이 바람직하다. 예를 들어, 제 2 산화물 반도체막(108b)의 채널 영역 및 채널 영역 부근을 포함하는 부분의 두께는 바람직하게는 1nm 이상 20nm 이하, 더 바람직하게는 3nm 이상 10nm 이하이다.
본 실시형태의 반도체 장치의 다른 구성 요소에 대하여 이하에서 자세히 설명한다.
<<기판>>
적어도 나중에 행해지는 가열 처리에 견딜 수 있을 정도의 내열성을 가지는 재료이기만 하면, 기판(102)의 재료의 특성 등에 특별한 한정은 없다. 예를 들어, 유리 기판, 세라믹 기판, 석영 기판, 또는 사파이어 기판을 기판(102)으로서 사용하여도 좋다. 또는, 실리콘 또는 탄소화 실리콘의 단결정 반도체 기판 또는 다결정 반도체 기판, 실리콘 저마늄의 화합물 반도체 기판, 또는 SOI 기판 등을 기판(102)으로서 사용할 수 있다. 또는, 반도체 소자가 제공된 이들 기판 중 어느 것을 기판(102)으로서 사용하여도 좋다. 또한 기판(102)으로서 유리 기판이 사용되는 경우, 다음의 사이즈 중 어느 사이즈를 가지는 대형 기판을 사용할 수 있다: 6 세대(1500mm×1850mm), 7 세대(1870mm×2200mm), 8 세대(2200mm×2400mm), 9 세대(2400mm×2800mm), 및 10 세대(2950mm×3400mm)이다. 따라서, 대형 표시 장치를 제조할 수 있다.
또는, 기판(102)으로서 플렉시블 기판을 사용하여도 좋고, 트랜지스터(100)를 플렉시블 기판에 직접 제공하여도 좋다. 또는, 기판(102)과 트랜지스터(100) 사이에 분리층을 제공하여도 좋다. 분리층은 분리층 위에 형성된 반도체 장치의 일부 또는 전체를 기판(102)으로부터 분리하고 다른 기판으로 전치할 때에 사용할 수 있다. 이러한 경우, 트랜지스터(100)는 내열성이 낮은 기판 또는 플렉시블 기판에도 전치할 수 있다.
<<게이트 전극, 소스 전극, 및 드레인 전극으로서 기능하는 도전막>>
게이트 전극으로서 기능하는 도전막(104), 및 소스 전극 및 드레인 전극으로서 각각 기능하는 도전막(112a) 및 도전막(112b)은 각각 크로뮴(Cr), 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag), 아연(Zn), 몰리브데넘(Mo), 탄탈럼(Ta), 타이타늄(Ti), 텅스텐(W), 망가니즈(Mn), 니켈(Ni), 철(Fe), 및 코발트(Co)로부터 선택되는 금속 원소; 이들 금속 원소 중 어느 것을 성분으로서 포함하는 합금; 이들 금속 원소 중 어느 것의 조합을 포함하는 합금 등을 사용하여 형성될 수 있다.
또한, 도전막(104, 112a, 및 112b)은 단층 구조 또는 2층 이상의 적층 구조를 가져도 좋다. 예를 들어, 실리콘을 포함하는 알루미늄막의 단층 구조, 타이타늄막이 알루미늄막 위에 적층된 2층 구조, 타이타늄막이 질화 타이타늄막 위에 적층된 2층 구조, 텅스텐막이 질화 타이타늄막 위에 적층된 2층 구조, 텅스텐막이 질화 탄탈럼막 또는 질화 텅스텐막 위에 적층된 2층 구조, 및 타이타늄막, 알루미늄막, 및 타이타늄막이 이 순서대로 적층된 3층 구조를 들 수 있다. 또는, 알루미늄과, 타이타늄, 탄탈럼, 텅스텐, 몰리브데넘, 크로뮴, 네오디뮴, 및 스칸듐 중에서 선택된 하나 이상의 원소를 조합한 합금막 또는 질화막을 사용하여도 좋다.
도전막(104, 112a, 및 112b)은 인듐 주석 산화물, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 타이타늄을 포함하는 인듐 산화물, 산화 타이타늄을 포함하는 인듐 주석 산화물, 인듐 아연 산화물, 또는 산화 실리콘이 첨가된 인듐 주석 산화물 등의 투광성 도전 재료를 사용하여 형성할 수 있다.
Cu-X 합금막(X는 Mn, Ni, Cr, Fe, Co, Mo, Ta, 또는 Ti)을 도전막(104, 112a, 및 112b)에 사용하여도 좋다. Cu-X 합금막을 사용하면 습식 에칭 공정을 가공에서 사용할 수 있기 때문에 제작 비용의 저감이 가능해진다.
<<게이트 절연막으로서 기능하는 절연막>>
트랜지스터(100)의 게이트 절연막으로서 기능하는 절연막(106) 및 절연막(107) 각각으로서, PECVD(plasma enhanced chemical vapor deposition)법 또는 스퍼터링법 등에 의하여 형성된 다음 막 중 적어도 하나를 포함하는 절연막을 사용할 수 있다: 산화 실리콘막, 산화질화 실리콘막, 질화산화 실리콘막, 질화 실리콘막, 산화 알루미늄막, 산화 하프늄막, 산화 이트륨막, 산화 지르코늄막, 산화 갈륨막, 산화 탄탈럼막, 산화 마그네슘막, 산화 란타넘막, 산화 세륨막, 및 산화 네오디뮴막이다. 또한 절연막들(106 및 107)의 적층 구조 대신에, 상술한 것 중에서 선택되는 재료를 사용하여 형성되는 단층의 절연막 또는 3개 이상의 이와 같은 층의 절연막을 사용하여도 좋다.
절연막(106)은 산소의 투과를 억제하는 차단막으로서의 기능을 가진다. 예를 들어, 과잉 산소가 절연막(107), 절연막(114), 절연막(116), 및/또는 산화물 반도체막(108)에 공급되는 경우, 절연막(106)은 산소의 투과를 억제할 수 있다.
또한 트랜지스터(100)의 채널 영역으로서 기능하는 산화물 반도체막(108)과 접촉되는 절연막(107)은 산화물 절연막인 것이 바람직하고 화학량론적 조성을 초과하여 산소를 포함하는 영역(산소 과잉 영역)을 포함하는 것이 바람직하다. 바꿔 말하면, 절연막(107)은 산소를 방출할 수 있는 절연막이다. 절연막(107)에 산소 과잉 영역을 제공하기 위해서는 예를 들어, 산소 분위기에서 절연막(107)을 형성한다. 또는, 퇴적 후의 절연막(107)에 산소를 도입함으로써, 산소 과잉 영역을 형성하여도 좋다. 산소 도입 방법으로서, 이온 주입법, 이온 도핑법, 플라스마 잠입 이온 주입법, 또는 플라스마 처리 등을 채용하여도 좋다.
절연막(107)에 산화 하프늄을 사용하는 경우, 다음 효과가 얻어진다. 산화 하프늄은 산화 실리콘 및 산화질화 실리콘보다 유전율이 높다. 그러므로, 산화 하프늄은, 산화 실리콘의 사용에 비하여 산화 하프늄의 사용에 의하여 절연막(107)의 두께를 두껍게 할 수 있기 때문에 터널 전류에 의한 누설 전류를 저감할 수 있다. 즉, 오프 상태 전류가 낮은 트랜지스터를 제공할 수 있다. 또한, 결정 구조를 가지는 산화 하프늄은 비정질 구조를 가지는 산화 하프늄보다 비유전율이 높다. 따라서, 오프 상태 전류가 낮은 트랜지스터를 제공하기 위해서는 결정 구조를 가지는 산화 하프늄을 사용하는 것이 바람직하다. 결정 구조의 예에는 단사정 구조 및 입방정 구조가 포함된다. 다만, 본 발명의 일 형태는 이에 한정되지 않는다.
본 실시형태에서는, 절연막(106)으로서 질화 실리콘막을 형성하고, 절연막(107)으로서 산화 실리콘막을 형성한다. 질화 실리콘막은 산화 실리콘막보다 높은 유전 상수를 가지고 산화 실리콘막과 동등한 용량을 위하여 더 두꺼운 두께가 필요하다. 따라서, 트랜지스터(100)의 게이트 절연막에 질화 실리콘막이 포함되는 경우, 절연막의 물리적인 두께를 두껍게 할 수 있다. 이에 의하여 트랜지스터(100)의 내전압의 저하를 저감할 수 있고, 또한 내전압을 높일 수 있기 때문에, 트랜지스터(100)에 대한 정전 방전 대미지가 저감된다.
<<산화물 반도체막>>
산화물 반도체막(108)은 상술한 재료를 사용하여 형성할 수 있다.
산화물 반도체막(108)이 In-M-Zn 산화물을 포함하는 경우, In-M-Zn 산화물의 형성에 사용되는 스퍼터링 타깃의 금속 원소의 원자수비가 In≥M 및 Zn≥M을 만족시키는 것이 바람직하다. 이러한 스퍼터링 타깃의 금속 원소의 원자비로서는, In:M:Zn=1:1:1, In:M:Zn=1:1:1.2, In:M:Zn=2:1:3, In:M:Zn=3:1:2, 및 In:M:Zn=4:2:4.1이 바람직하다.
산화물 반도체막(108)을 In-M-Zn 산화물로 형성하는 경우, 스퍼터링 타깃으로서 다결정 In-M-Zn 산화물을 포함하는 타깃을 사용하는 것이 바람직하다. 다결정 In-M-Zn 산화물을 포함하는 타깃을 사용하면 결정성을 가지는 산화물 반도체막(108)의 형성이 용이해진다. 또한, 형성된 산화물 반도체막(108)의 금속 원소의 원자수비는 상술한 스퍼터링 타깃의 금속 원소의 원자수비로부터 오차(error)로서 ±40%의 범위 내에서 변동된다. 예를 들어, In 대 Ga 대 Zn의 원자수비가 4:2:4.1인 스퍼터링 타깃을 사용하는 경우, 산화물 반도체막(108)의 In 대 Ga 대 Zn의 원자수비는 4:2:3 또는 4:2:3 부근이 될 수 있다.
예를 들어, 제 1 산화물 반도체막(108a)은 원자수비 In:M:Zn=2:1:3, In:M:Zn=3:1:2, 또는 In:M:Zn=4:2:4.1의 스퍼터링 타깃을 사용하여 형성될 수 있다. 예를 들어 In:M:Zn=1:1:1 또는 In:M:Zn=1:1:1.2의 원자수비를 가지는 스퍼터링 타깃을 사용하여 제 2 산화물 반도체막(108b)을 형성할 수 있다. 또한, 제 2 산화물 반도체막(108b)의 형성에 사용하는 스퍼터링 타깃의 금속 원소의 원자수비가 반드시 In≥M 및 Zn≥M을 만족시킬 필요는 없고, In:M:Zn=1:3:2 등, In≥M 및 Zn<M을 만족시켜도 좋다.
산화물 반도체막(108)의 에너지 갭은 2eV 이상, 바람직하게는 2.5eV 이상, 더 바람직하게는 3eV 이상이다. 에너지 갭이 넓은 산화물 반도체를 사용하면, 트랜지스터(100)의 오프 상태 전류를 저감할 수 있다. 특히, 2eV 이상, 바람직하게는 2eV 이상 3.0eV 이하의 에너지 갭을 가지는 산화물 반도체막이 제 1 산화물 반도체막(108a)으로서 사용되는 것이 바람직하고, 2.5eV 이상 3.5eV 이하의 에너지 갭을 가지는 산화물 반도체막이 제 2 산화물 반도체막(108b)으로서 사용되는 것이 바람직하다. 또한, 제 2 산화물 반도체막(108b)은 제 1 산화물 반도체막(108a)보다 에너지 갭이 높은 것이 바람직하다.
제 1 산화물 반도체막(108a) 및 제 2 산화물 반도체막(108b)의 각 두께는 3nm 이상 200nm 이하, 바람직하게는 3nm 이상 100nm 이하, 더 바람직하게는 3nm 이상 50nm 이하이다. 또한, 이들 사이에서 상술한 두께의 관계가 만족되는 것이 바람직하다.
캐리어 밀도가 낮은 산화물 반도체막을 제 2 산화물 반도체막(108b)으로서 사용한다. 예를 들어, 제 2 산화물 반도체막(108b)의 캐리어 밀도는 1×1017/cm3 이하, 바람직하게는 1×1015/cm3 이하, 더 바람직하게는 1×1013/cm3 이하, 더욱 바람직하게는 1×1011/cm3 이하이다.
또한 상술한 조성 및 재료에 한정되지 않고, 요구되는 트랜지스터의 반도체 특성 및 전기 특성(예를 들어, 전계 효과 이동도 및 문턱 전압)에 따라 적절한 조성의 재료를 사용하여도 좋다. 또한, 요구되는 트랜지스터의 반도체 특성을 얻기 위해서는, 제 1 산화물 반도체막(108a) 및 제 2 산화물 반도체막(108b)의 캐리어 밀도, 불순물 농도, 결함 밀도, 금속 원소 대 산소의 원자수비, 원자간 거리, 및 밀도 등을 적절한 값으로 설정하는 것이 바람직하다.
또한, 제 1 산화물 반도체막(108a) 및 제 2 산화물 반도체막(108b)으로서 불순물 농도가 낮고 결함 상태 밀도가 낮은 산화물 반도체막을 사용하면, 트랜지스터가 더 우수한 전기 특성을 가질 수 있으므로 바람직하다. 여기서 불순물 농도가 낮고 결함 상태 밀도가 낮은(산소 빈자리의 양이 적은) 상태를 "고순도 진성" 또는 "실질적으로 고순도 진성"이라고 한다. 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 캐리어 발생원이 적으므로 캐리어 밀도를 낮출 수 있다. 따라서 이 산화물 반도체막에 채널 영역이 형성되는 트랜지스터는 좀처럼 음의 문턱 전압을 가지지 않는다(좀처럼 노멀리 온이 되지 않는다). 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 결함 상태 밀도가 낮기 때문에 트랩 상태 밀도가 낮은 경우가 있다. 또한, 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 오프 상태 전류가 매우 낮기 때문에, 소자의 채널 폭이 1×106μm이고 채널 길이가 10μm이더라도, 소스 전극과 드레인 전극 사이의 전압(드레인 전압)이 1V에서 10V까지일 때, 오프 상태 전류가 반도체 파라미터 애널라이저의 측정 한계 이하, 즉 1×10-13A 이하일 수 있다.
따라서, 채널 영역이 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막에 형성되는 트랜지스터는 전기 특성의 변화가 작고 신뢰성이 높다. 산화물 반도체막에서의 트랩 상태에 의하여 포획된 전하는 방출될 때까지 걸리는 시간이 길고 고정 전하처럼 작용할 수 있다. 따라서 트랩 상태 밀도가 높은 산화물 반도체막에 채널 영역이 형성되는 트랜지스터는 불안정한 전기 특성을 가지는 경우가 있다. 불순물의 예로서는 수소, 질소, 알칼리 금속, 및 알칼리 토금속 등을 들 수 있다.
산화물 반도체막에 포함되는 수소는 금속 원자에 결합된 산소와 반응하여 물이 되고, 또한 산소가 방출된 격자(또는 산소가 방출된 부분)에 산소 빈자리를 일으킨다. 산소 빈자리에 수소가 들어가는 것으로 인하여, 캐리어로서 기능하는 전자가 생성되는 경우가 있다. 또한, 수소의 일부가 금속 원자와 결합되는 산소와 결합됨으로써, 캐리어로서 기능하는 전자가 생성되는 경우가 있다. 따라서, 수소를 함유하는 산화물 반도체막을 포함하는 트랜지스터는 노멀리 온이 되기 쉽다. 따라서, 산화물 반도체막(108)에서 수소를 가능한 한 저감하는 것이 바람직하다. 구체적으로는, 산화물 반도체막(108)에서 SIMS에 의하여 측정되는 수소의 농도는 2×1020atoms/cm3 이하, 바람직하게는 5×1019atoms/cm3 이하, 더 바람직하게는 1×1019atoms/cm3 이하, 더 바람직하게는 5×1018atoms/cm3 이하, 더 바람직하게는 1×1018atoms/cm3 이하, 더 바람직하게는 5×1017atoms/cm3 이하, 더 바람직하게는 1×1016atoms/cm3 이하이다.
제 1 산화물 반도체막(108a)은 제 2 산화물 반도체막(108b)보다 수소 농도가 낮은 영역을 포함하는 것이 바람직하다. 제 1 산화물 반도체막(108a)이 제 2 산화물 반도체막(108b)보다 수소 농도가 낮은 영역을 포함하면, 반도체 장치의 신뢰성을 높일 수 있다.
14족에 속하는 원소 중 하나인 실리콘 또는 탄소가 제 1 산화물 반도체막(108a)에 포함되면, 제 1 산화물 반도체막(108a)에서 산소 빈자리가 증가되고, 제 1 산화물 반도체막(108a)이 n형의 막이 된다. 따라서, 제 1 산화물 반도체막(108a)에서의 실리콘 또는 탄소의 농도(SIMS에 의하여 측정되는 농도), 또는 제 1 산화물 반도체막(108a)과의 계면 부근의 실리콘 또는 탄소의 농도(SIMS에 의하여 측정되는 농도)는 2×1018atoms/cm3 이하, 바람직하게는 2×1017atoms/cm3 이하로 설정된다.
또한, SIMS에 의하여 측정되는, 제 1 산화물 반도체막(108a)의 알칼리 금속 또는 알칼리 토금속의 농도는 1×1018atoms/cm3 이하, 바람직하게는 2×1016atoms/cm3 이하이다. 알칼리 금속 및 알칼리 토금속은 산화물 반도체에 결합하면 캐리어를 발생시킬 수 있고, 이 경우에 트랜지스터의 오프 상태 전류가 증가될 가능성이 있다. 그러므로, 제 1 산화물 반도체막(108a)의 알칼리 금속 또는 알칼리 토금속의 농도를 저감하는 것이 바람직하다.
또한, 질소를 포함하면, 제 1 산화물 반도체막(108a)은 캐리어로서 기능하는 전자의 생성 및 캐리어 밀도의 증가에 의하여 n형이 되기 쉬워진다. 따라서 질소를 함유하는 산화물 반도체막을 포함하는 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 이러한 이유로, 산화물 반도체막의 질소를 가능한 한 저감하는 것이 바람직하고, SIMS에 의하여 측정되는 질소의 농도는 예를 들어 5×1018atoms/cm3 이하로 하는 것이 바람직하다.
제 1 산화물 반도체막(108a) 및 제 2 산화물 반도체막(108b) 각각은 예를 들어, 비단결정 구조를 가져도 좋다. 비단결정 구조는 예를 들어 후술하는 CAAC-OS(c-axis aligned crystalline oxide semiconductor), 다결정 구조, 미결정(microcrystalline) 구조, 또는 비정질 구조를 포함한다. 비단결정 구조 중, 비정질 구조는 결함 상태 밀도가 가장 높고, CAAC-OS는 결함 상태 밀도가 가장 낮다.
<<트랜지스터의 보호 절연막으로서 기능하는 절연막>>
절연막들(114 및 116)의 각각은 산화물 반도체막(108)에 산소를 공급하는 기능을 가진다. 절연막(118)은 트랜지스터(100)의 보호 절연막으로서의 기능을 가진다. 절연막(114 및 116)은 산소를 포함한다. 또한, 절연막(114)은 산소를 투과할 수 있는 절연막이다. 절연막(114)은 나중의 단계에서 절연막(116)을 형성할 때에 산화물 반도체막(108)에 대한 대미지를 완화시키는 막으로도 기능한다.
절연막(114)으로서는 두께 5nm 이상 150nm 이하, 바람직하게는 5nm 이상 50nm 이하의 산화 실리콘막 또는 산화질화 실리콘막 등을 사용할 수 있다.
또한, 절연막(114)의 결함 수는 적은 것이 바람직하고, 대표적으로는 ESR(electron spin resonance) 측정에 의하여 실리콘의 댕글링 본드(dangling bond)로 인하여 g=2.001에서 나타나는 신호에 대응하는 스핀 밀도가 3×1017spins/cm3 이하인 것이 바람직하다. 이는 절연막(114)에서의 결함 밀도가 높으면 산소가 결함에 결합되고, 절연막(114)을 투과하는 산소의 양이 감소되기 때문이다.
또한 외부로부터 절연막(114)에 들어가는 모든 산소가 절연막(114) 외부로 이동하지는 않고, 일부의 산소는 절연막(114)에 남는다. 또한 산소가 절연막(114)에 들어가고 절연막(114)에 포함되는 산소가 절연막(114) 외부로 이동하는 식으로 절연막(114)에서 산소의 이동이 일어나는 경우가 있다. 절연막(114)으로서 산소를 투과할 수 있는 산화물 절연막을 형성하면, 절연막(114) 위에 제공되는 절연막(116)으로부터 방출된 산소가 절연막(114)을 통하여 산화물 반도체막(108)으로 이동할 수 있다.
또한, 절연막(114)은 질소 산화물로 인한 상태 밀도가 낮은 산화물 절연막을 사용하여 형성될 수 있다. 또한, 질소 산화물로 인한 상태 밀도는 산화물 반도체막의 가전자대 상단의 에너지(Ev _os)와 전도대 하단의 에너지(Ec _os) 사이에 형성될 수 있다. 상술한 산화물 절연막으로서는, 질소 산화물을 적게 방출하는 산화질화 실리콘막 및 질소 산화물을 적게 방출하는 산화질화 알루미늄막 등을 사용할 수 있다.
또한 질소 산화물을 적게 방출하는 산화질화 실리콘막은, TDS 분석에서의 암모니아의 방출량이 질소 산화물의 방출량보다 큰 막이고; 암모니아의 방출량은 대표적으로는 1×1018/cm3 이상 5×1019/cm3 이하이다. 또한 암모니아의 방출량은 막의 표면 온도가 50℃ 이상 650℃ 이하, 바람직하게는 50℃ 이상 550℃ 이하의 가열 처리에 의하여 방출되는 암모니아의 양이다.
예를 들어, 질소 산화물(NO x ; x는 0보다 크고 2 이하, 바람직하게는 1 이상 2 이하), 대표적으로는 NO2 또는 NO는 절연막(114)에 준위를 형성한다. 이 준위는 산화물 반도체막(108)의 에너지 갭에 위치한다. 그러므로, 질소 산화물이 절연막(114)과 산화물 반도체막(108)의 계면으로 확산되면, 전자가 절연막(114) 측의 준위에 의하여 포획되는 경우가 있다. 그 결과, 포획된 전자가 절연막(114)과 산화물 반도체막(108)의 계면 근방에 남아서, 트랜지스터의 문턱 전압이 양의 방향으로 시프트된다.
질소 산화물은 가열 처리에서 암모니아 및 산소와 반응한다. 절연막(114)에 포함되는 질소 산화물은 가열 처리에서 절연막(116)에 포함되는 암모니아와 반응하기 때문에, 절연막(114)에 포함되는 질소 산화물이 저감된다. 그러므로, 절연막(114)과 산화물 반도체막(108)의 계면에서 전자가 포획되기 어렵다.
이러한 산화물 절연막을 사용함으로써, 절연막(114)에 의하여 트랜지스터의 문턱 전압의 시프트가 저감되어, 트랜지스터의 전기 특성의 변화가 작아질 수 있다.
또한 절연막(114)의 100K 이하의 ESR 스펙트럼에서, 트랜지스터의 제작 공정의 가열 처리, 대표적으로는 300℃ 이상 350℃ 미만의 온도에서의 가열 처리에 의하여, g인자 2.037 이상 2.039 이하에서 나타나는 제 1 신호, g인자 2.001 이상 2.003 이하에서 나타나는 제 2 신호, 및 g인자 1.964 이상 1.966 이하에서 나타나는 제 3 신호가 관찰된다. X밴드를 사용한 ESR 측정에 의하여 얻어지는 제 1 및 제 2 신호들의 스플릿 폭과 제 2 및 제 3 신호들의 스플릿 폭의 각각은 약 5mT이다. g인자 2.037 이상 2.039 이하에서 나타나는 제 1 신호, g인자 2.001 이상 2.003 이하에서 나타나는 제 2 신호, 및 g인자 1.964 이상 1.966 이하에서 나타나는 제 3 신호의 스핀 밀도의 합계는 1×1018spins/cm3 미만, 대표적으로는 1×1017spins/cm3 이상 1×1018spins/cm3 미만이다.
100K 이하의 ESR 스펙트럼에서, g인자 2.037 이상 2.039 이하에서 나타나는 제 1 신호, g인자 2.001 이상 2.003 이하에서 나타나는 제 2 신호, 및 g인자 1.964 이상 1.966 이하에서 나타나는 제 3 신호는 질소 산화물(NO x ; x는 0보다 크고 2 이하, 바람직하게는 1 이상 2 이하)에 기인한 신호에 상당한다. 질소 산화물의 대표적인 예에는, 일산화질소 및 이산화질소가 포함된다. 바꿔 말하면, g인자 2.037 이상 2.039 이하에서 나타나는 제 1 신호, g인자 2.001 이상 2.003 이하에서 나타나는 제 2 신호, 및 g인자 1.964 이상 1.966 이하에서 나타나는 제 3 신호의 총 스핀 밀도가 낮아질수록, 산화물 절연막의 질소 산화물의 함유량이 적어진다.
SIMS에 의하여 측정되는 상술한 산화물 절연막의 질소 농도는 6×1020atoms/cm3 이하이다.
상술한 산화물 절연막을, 막의 표면 온도 220℃ 이상 350℃ 이하에서 실레인 및 일산화이질소를 사용하여 PECVD법으로 형성함으로써, 치밀하고 경도가 높은 막을 형성할 수 있다.
절연막(116)은 화학량론적 조성을 초과하여 산소를 함유하는 산화물 절연막을 사용하여 형성한다. 산소의 일부는 가열에 의하여 화학량론적 조성을 초과하여 산소를 포함하는 산화물 절연막으로부터 방출된다. 화학량론적 조성을 초과하여 산소를 포함하는 산화물 절연막은, TDS 분석에서 산소 원자로 환산된 산소의 방출량이 1.0×1019atoms/cm3 이상, 바람직하게는 3.0×1020atoms/cm3 이상인 산화물 절연막이다. 또한, TDS 분석에서의 막 표면의 온도는 100℃ 이상 700℃ 이하, 또는 100℃ 이상 500℃ 이하인 것이 바람직하다.
절연막(116)으로서, 두께 30nm 이상 500nm 이하, 바람직하게는 50nm 이상 400nm 이하의 산화 실리콘막 또는 산화질화 실리콘막 등을 사용할 수 있다.
절연막(116)에서의 결함 수는 적은 것이 바람직하고, 대표적으로는 ESR 측정에 의하여 실리콘의 댕글링 본드로 인하여 g=2.001에서 나타나는 신호에 대응하는 스핀 밀도가 1.5×1018spins/cm3 미만, 더 바람직하게는 1×1018spins/cm3 이하이다. 또한 절연막(116)은 절연막(114)보다 더 산화물 반도체막(108)에서 떨어지도록 제공되기 때문에 절연막(116)은 절연막(114)보다 결함 밀도가 높아도 좋다.
또한, 절연막(114 및 116)은 같은 종류의 재료로 형성되는 절연막을 사용하여 형성할 수 있으므로, 절연막들(114 및 116)의 경계는 명확하게 관찰될 수 없는 경우가 있다. 따라서, 본 실시형태에서는 절연막들(114 및 116)의 경계를 파선으로 나타내었다. 본 실시형태에서는 절연막들(114 및 116)의 2층 구조에 대하여 설명하지만, 본 발명은 이에 한정되지 않는다. 예를 들어, 절연막(114)의 단층 구조를 채용하여도 좋다.
절연막(118)은 질소를 포함한다. 또는, 절연막(118)은 질소 및 실리콘을 포함한다. 절연막(118)은 산소, 수소, 물, 알칼리 금속, 또는 알칼리 토금속 등을 차단하는 기능을 가진다. 절연막(118)을 제공함으로써, 산화물 반도체막(108)으로부터의 산소의 외부 확산, 절연막(114 및 116)에 포함되는 산소의 외부 확산, 그리고 외부로부터 산화물 반도체막(108)에 대한 수소 또는 물 등의 진입을 방지할 수 있다. 절연막(118)으로서는, 예를 들어 질화물 절연막을 사용할 수 있다. 질화물 절연막은 질화 실리콘, 질화산화 실리콘, 질화 알루미늄, 또는 질화산화 알루미늄 등을 사용하여 형성한다. 또한, 산소, 수소, 물, 알칼리 금속, 및 알칼리 토금속 등에 대한 블로킹 효과를 가지는 질화물 절연막 대신에, 산소, 수소, 및 물 등에 대한 블로킹 효과를 가지는 산화물 절연막을 제공하여도 좋다. 산소, 수소, 및 물 등에 대한 차단 효과를 가지는 산화물 절연막으로서는 산화 알루미늄막, 산화질화 알루미늄막, 산화 갈륨막, 산화질화 갈륨막, 산화 이트륨막, 산화질화 이트륨막, 산화 하프늄막, 및 산화질화 하프늄막 등을 들 수 있다.
상술한 도전막, 절연막, 및 산화물 반도체막 등의 다양한 막은 스퍼터링법 또는 PECVD법으로 형성할 수 있지만, 이러한 막을 다른 방법, 예를 들어 열 CVD법으로 형성하여도 좋다. 열 CVD법의 예에는 MOCVD(metal organic chemical vapor deposition)법 및 ALD(atomic layer deposition)법이 포함된다.
열 CVD법은 막의 형성에 플라스마를 이용하지 않기 때문에, 플라스마 대미지로 인한 결함이 생기지 않는다는 장점을 가진다.
열 CVD법에 의한 퇴적은, 원료 가스 및 산화제를 동시에 체임버에 공급하여 체임버 내의 압력을 대기압 또는 감압으로 설정하고, 기판 근방 또는 기판 위에서 서로 반응시키는 식으로 행하여도 좋다.
ALD법에 의한 퇴적은, 체임버 내의 압력을 대기압 또는 감압으로 설정하고, 반응을 위한 원료 가스를 순차적으로 체임버에 도입한 다음, 이 가스 도입의 순서를 반복하는 식으로 행하여도 좋다. 예를 들어, 각 스위칭 밸브(고속 밸브라고도 함)를 전환함으로써 2종류 이상의 원료 가스를 순차적으로 체임버에 공급한다. 예를 들어, 제 1 원료 가스를 도입하고, 원료 가스들이 혼합되지 않도록 제 1 원료 가스의 도입과 동시 또는 제 1 원료 가스의 도입 후에 불활성 가스(예를 들어 아르곤 또는 질소) 등을 도입하고 나서, 제 2 원료 가스를 도입한다. 또한, 제 1 원료 가스와 불활성 가스를 동시에 도입하는 경우, 불활성 가스는 캐리어 가스로서 작용하고, 또한 불활성 가스를 제 2 원료 가스의 도입과 동시에 도입하여도 좋다. 또는, 불활성 가스의 도입 대신 제 1 원료 가스를 진공 배기로 배출하여도 좋고, 그러고 나서 제 2 원료 가스를 도입하여도 좋다. 제 1 원료 가스가 기판의 표면에 흡착되어 제 1 층이 형성된 다음, 제 2 원료 가스를 도입하여 제 1 층과 반응시킨다; 이 결과 제 1 층 위에 제 2 층이 적층되어 박막이 형성된다. 이 가스 도입의 순서를 원하는 두께가 얻어질 때까지 복수회 반복함으로써, 단차 피복성이 우수한 박막을 형성할 수 있다. 박막의 두께는, 가스 도입의 순서를 반복하는 횟수에 의하여 조절이 가능하기 때문에, ALD법은 두께를 정확하게 조절할 수 있으므로 미세한 FET를 제작하기에 적합하다.
본 실시형태에서의 도전막, 절연막, 산화물 반도체막, 및 금속 산화물막 등의 다양한 막은 MOCVD법 또는 ALD법 등의 열 CVD법으로 형성할 수 있다. 예를 들어, In-Ga-Zn-O막을 형성하는 경우, 트라이메틸인듐, 트라이메틸갈륨, 및 다이메틸아연을 사용한다. 또한 트라이메틸인듐의 화학식은 In(CH3)3이다. 트라이메틸갈륨의 화학식은 Ga(CH3)3이다. 다이메틸아연의 화학식은 Zn(CH3)2이다. 상술한 조합에 한정되지 않고, 트라이메틸갈륨 대신에 트라이에틸갈륨(화학식: Ga(C2H5)3)을 사용할 수 있고 다이메틸아연 대신에 다이에틸아연(화학식: Zn(C2H5)2)을 사용할 수 있다.
예를 들어, ALD법을 사용한 퇴적 장치에 의하여 산화 하프늄막을 형성하는 경우, 2종류의 가스, 즉 산화제로서의 오존(O3), 및 용매와 하프늄 전구체 화합물을 함유하는 액체(예를 들어, 하프늄 알콕사이드, 또는 테트라키스(다이메틸아마이드)하프늄(TDMAH) 등의 하프늄 아마이드)를 기화시킴으로써 얻어지는 원료 가스를 사용한다. 또한, 테트라키스(다이메틸아마이드)하프늄의 화학식은 Hf[N(CH3)2]4이다. 다른 재료액의 예에는 테트라키스(에틸메틸아마이드)하프늄이 포함된다.
예를 들어, ALD법을 사용한 퇴적 장치에 의하여 산화 알루미늄막을 형성하는 경우, 2종류의 가스, 예를 들어 산화제로서의 H2O, 및 용매와 알루미늄 전구체 화합물을 함유하는 액체(예를 들어, 트라이메틸알루미늄(TMA))를 기화시킴으로써 얻어지는 원료 가스를 사용한다. 또한, 트라이메틸알루미늄의 화학식은 Al(CH3)3이다. 다른 재료액의 예에는 트리스(다이메틸아마이드)알루미늄, 트라이아이소뷰틸알루미늄, 및 알루미늄트리스(2,2,6,6-테트라메틸-3,5-헵테인다이오네이트)가 포함된다.
예를 들어, ALD법을 사용한 퇴적 장치에 의하여 산화 실리콘막을 형성하는 경우, 막이 형성되는 면에 헥사클로로다이실레인을 흡착시키고, 흡착물에 포함되는 염소를 제거하고, 산화성 가스(예를 들어, O2 또는 일산화이질소)의 라디칼을 공급하여 흡착물과 반응시킨다.
예를 들어, ALD법을 사용한 퇴적 장치를 사용하여 텅스텐막을 형성하는 경우, WF6 가스 및 B2H6 가스를 순차적으로 복수회 도입하여 초기 텅스텐막을 형성한 다음, WF6 가스 및 H2 가스를 사용하여 텅스텐막을 형성한다. 또한, B2H6 가스 대신에 SiH4 가스를 사용하여도 좋다.
예를 들어, 산화물 반도체, 예를 들어 ALD법을 사용한 퇴적 장치를 사용하여 In-Ga-Zn-O막을 형성하는 경우, In(CH3)3 가스 및 O3 가스를 순차적으로 복수회 도입하여 InO층을 형성하고, Ga(CH3)3 가스 및 O3 가스를 사용하여 GaO층을 형성한 다음, Zn(CH3)2 가스 및 O3 가스를 사용하여 ZnO층을 형성한다. 또한, 이들 층의 순서는 이 예에 한정되지 않는다. 이들 가스를 혼합하여, In-Ga-O층, In-Zn-O층, 또는 Ga-Zn-O층 등의 혼합 화합물층을 형성하여도 좋다. 또한 Ar 등의 불활성 가스를 사용하여 물을 버블링함으로써 얻어진 H2O 가스를 O3 가스 대신에 사용하여도 좋지만, H를 함유하지 않는 O3 가스를 사용하는 것이 바람직하다. 또한, In(CH3)3 가스 대신에, In(C2H5)3 가스를 사용하여도 좋다. Ga(CH3)3 가스 대신에, Ga(C2H5)3 가스를 사용하여도 좋다. 또한, Zn(CH3)2 가스를 사용하여도 좋다.
본 실시형태는 본 명세서에서의 어느 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 8)
본 실시형태에서, 본 발명의 일 형태의 입출력 장치 또는 본 발명의 일 형태의 입출력 장치에서 사용할 수 있는 트랜지스터의 구조를 도 34의 (A) 내지 (C)를 참조하여 설명한다.
<반도체 장치의 구조예>
도 34의 (A)는 트랜지스터(100)의 상면도이다. 도 34의 (B)는 도 34의 (A)의 절단선 X1-X2를 따르는 단면도이고, 도 34의 (C)는 도 34의 (A)의 절단선 Y1-Y2를 따르는 단면도이다. 또한 도 34의 (A)에서, 트랜지스터(100)의 일부 구성 요소(예를 들어, 게이트 절연막으로서 기능하는 절연막)는 복잡해지는 것을 피하기 위하여 도시하지 않았다. 또한, 절단선 X1-X2의 방향은 채널 길이 방향이라고 불러도 좋고, 절단선 Y1-Y2의 방향을 채널 폭 방향이라고 불러도 좋다. 도 34의 (A)와 같이, 일부 구성 요소는 이하에 기재되는 트랜지스터의 상면도에 도시되지 않는 경우가 있다.
트랜지스터(100)는 실시형태 6에 기재된 입출력 장치에 사용할 수 있다.
예를 들어, 트랜지스터(100)가 트랜지스터(MD)로서 사용되면, 기판(102), 도전막(104), 절연막들(106 및 107)의 적층막, 산화물 반도체막(108), 도전막(112a), 도전막(112b), 절연막들(114 및 116)의 적층막, 절연막(118), 및 도전막(120b)을 각각 절연막(701C), 도전막(704), 절연막(706), 반도체막(708), 도전막(712A), 도전막(712B), 절연막(716), 절연막(721B), 및 도전막(724)이라고 말할 수 있다.
트랜지스터(100)는 기판(102) 위의 제 1 게이트 전극으로서 기능하는 도전막(104), 기판(102) 및 도전막(104) 위의 절연막(106), 절연막(106) 위의 절연막(107), 절연막(107) 위의 산화물 반도체막(108), 산화물 반도체막(108)에 전기적으로 접속되는, 소스 전극 및 드레인 전극으로서 각각 기능하는 도전막(112a 및 112b), 산화물 반도체막(108) 및 도전막(112a 및 112b) 위의 절연막(114 및 116), 절연막(116) 위에 있고 도전막(112b)에 전기적으로 접속되는 도전막(120a), 절연막(116) 위의 도전막(120b), 및 절연막(116) 및 도전막(120a 및 120b) 위의 절연막(118)을 포함한다.
절연막(106 및 107)은 트랜지스터(100)의 제 1 게이트 절연막으로서 기능한다. 절연막(114 및 116)은 트랜지스터(100)의 제 2 게이트 절연막으로서 기능한다. 절연막(118)은 트랜지스터(100)의 보호 절연막으로서 기능한다. 본 명세서 등에 있어서 절연막(106 및 107)을 총칭하여 제 1 절연막이라고 하거나, 절연막(114 및 116)을 총칭하여 제 2 절연막이라고 하거나, 절연막(118)을 제 3 절연막이라고 하는 경우가 있다.
도전막(120b)은 트랜지스터(100)의 제 2 게이트 전극으로서 사용할 수 있다.
트랜지스터(100)가 표시 패널의 화소부에서 사용되는 경우, 도전막(120a)은 표시 소자의 전극 등으로서 사용할 수 있다.
산화물 반도체막(108)은 도전막(104)(제 1 게이트 전극으로서 기능함) 측의 산화물 반도체막(108b), 및 산화물 반도체막(108b) 위의 산화물 반도체막(108c)을 포함한다. 산화물 반도체막(108b) 및 산화물 반도체막(108c)은 In, M(M은 Al, Ga, Y, 또는 Sn), 및 Zn을 함유한다.
예를 들어, 산화물 반도체막(108b)은 In의 원자 비율이 M의 원자 비율보다 큰 영역을 포함하는 것이 바람직하다. 산화물 반도체막(108c)은 In의 원자 비율이 산화물 반도체막(108b)보다 적은 영역을 포함하는 것이 바람직하다.
In의 원자 비율이 M보다 큰 영역을 포함하는 산화물 반도체막(108b)은 트랜지스터(100)의 전계 효과 이동도(단순히 이동도 또는 μFE라고도 함)를 높일 수 있다. 구체적으로는, 트랜지스터(100)의 전계 효과 이동도는 10cm2/Vs를 초과할 수 있고, 바람직하게는 30cm2/Vs를 초과할 수 있다.
예를 들어, 게이트 신호를 생성하는 게이트 드라이버(구체적으로는, 게이트 드라이버에 포함되는 시프트 레지스터의 출력 단자에 접속되는 디멀티플렉서)에 전계 효과 이동도가 높은 트랜지스터를 사용하면, 반도체 장치 또는 표시 장치의 슬림 베젤로 할 수 있다.
한편, In의 원자 비율이 M보다 큰 영역을 포함하는 산화물 반도체막(108b)은, 광 조사 시의 트랜지스터(100)의 전기 특성의 변화를 용이하게 한다. 그러나, 본 발명의 일 형태의 반도체 장치에서는 산화물 반도체막(108b) 위에 산화물 반도체막(108c)이 형성된다. 또한, 산화물 반도체막(108b)보다 In의 원자 비율이 작은 영역을 포함하는 산화물 반도체막(108c)은 산화물 반도체막(108b)보다 Eg가 크다. 이러한 이유로, 산화물 반도체막(108b)과 산화물 반도체막(108c)의 적층 구조를 가지는 산화물 반도체막(108)은 광 조사를 행하는 네거티브 바이어스 스트레스 테스트에 대한 내성이 높다.
산화물 반도체막(108), 특히 산화물 반도체막(108b)의 채널 영역에 들어가는 수소 또는 수분 등의 불순물은 트랜지스터 특성에 악영향을 미쳐 문제를 발생시킨다. 또한, 산화물 반도체막(108b)의 채널 영역에서의 수소 또는 수분 등의 불순물의 양은 가능한 한 적은 것이 바람직하다. 또한, 산화물 반도체막(108b)의 채널 영역에 형성되는 산소 빈자리는 트랜지스터 특성에 악영향을 미쳐 문제를 발생시킨다. 예를 들어, 산화물 반도체막(108b)의 채널 영역에 형성되는 산소 빈자리는, 수소에 결합되어 캐리어 공급원으로서 작용한다. 산화물 반도체막(108b)의 채널 영역에 생성되는 캐리어 공급원은, 산화물 반도체막(108b)을 포함하는 트랜지스터(100)의 전기 특성의 변화, 대표적으로는 문턱 전압의 시프트를 발생시킨다. 그러므로, 산화물 반도체막(108b)의 채널 영역에서의 산소 빈자리의 양은 가능한 한 적은 것이 바람직하다.
이를 감안하여, 본 발명의 일 형태는, 산화물 반도체막(108)과 접촉되는 절연막, 구체적으로는 산화물 반도체막(108) 아래에 형성되는 절연막(107) 및 산화물 반도체막(108) 위에 형성되는 절연막(114 및 116)이 과잉 산소를 포함하는 구조이다. 절연막(107) 및 절연막(114 및 116)으로부터 산화물 반도체막(108)으로 산소 또는 과잉 산소가 이동함으로써, 산화물 반도체막의 산소 빈자리가 저감될 수 있다. 그 결과, 트랜지스터(100)의 전기 특성의 변화, 특히 광 조사로 인한 트랜지스터(100)의 전기 특성의 변화를 저감할 수 있다.
본 발명의 일 형태에서는 절연막(107) 및 절연막(114 및 116)에 과잉 산소를 함유시키기 때문에, 제작 단계 수가 증가되지 않거나 또는 제작 단계 수의 증가가 매우 적은 제작 방법을 사용한다. 그러므로, 트랜지스터(100)를 높은 수율로 제작할 수 있다.
구체적으로는, 산화물 반도체막(108b)을 형성하는 단계에 있어서, 산소 가스를 함유하는 분위기에서 산화물 반도체막(108b)을 스퍼터링법으로 형성함으로써, 산화물 반도체막(108b)이 위에 형성되는 절연막(107)에 산소 또는 과잉 산소를 첨가한다.
또한, 도전막(120a 및 120b)을 형성하는 단계에 있어서, 산소 가스를 함유하는 분위기에서 도전막(120a 및 120b)을 스퍼터링법으로 형성함으로써, 도전막(120a 및 120b)이 위에 형성되는 절연막(116)에 산소 또는 과잉 산소를 첨가한다. 또한, 절연막(116)에 산소 또는 과잉 산소가 첨가될 때에, 절연막(116) 아래의 절연막(114) 및 산화물 반도체막(108)에도 산소 또는 과잉 산소가 첨가되는 경우가 있다.
<산화물 도전체>
다음으로, 산화물 도전체에 대하여 설명한다. 도전막(120a 및 120b)을 형성하는 단계에 있어서, 도전막(120a 및 120b)은 절연막(114 및 116)으로부터의 산소의 방출을 억제하기 위한 보호막으로서 기능한다. 도전막(120a 및 120b)은 절연막(118)을 형성하는 단계 전에는 반도체로서 기능하고, 절연막(118)을 형성하는 단계 후에는 도전체로서 기능한다.
도전막(120a 및 120b)을 도전체로서 기능시키기 위해서는 도전막(120a 및 120b)에 산소 빈자리를 형성하고, 절연막(118)으로부터 산소 빈자리에 수소를 첨가함으로써, 전도대 근방에 도너 준위가 형성된다. 그 결과, 도전막(120a 및 120b) 각각의 도전성이 높아져서 도전막(120a 및 120b)은 도전체가 된다. 도전체가 된 도전막(120a 및 120b)은 각각 산화물 도전체라고 할 수 있다. 산화물 반도체는 일반적으로 그 큰 에너지 갭 때문에 가시광 투광성을 가진다. 산화물 도전체는 전도대 근방에 도너 준위를 가지는 산화물 반도체이다. 그러므로, 산화물 도전체에서는 도너 준위로 인한 흡수의 영향이 작고, 산화물 도전체는 산화물 반도체와 비슷한 가시광 투광성을 가진다.
<반도체 장치의 구성 요소>
본 실시형태의 반도체 장치의 구성 요소에 대하여 이하에서 자세히 설명한다.
이하에 기재하는 재료로서, 실시형태 7에서 기재한 재료와 비슷한 재료를 사용할 수 있다.
실시형태 7에서 기재한 기판(102)에 사용할 수 있는 재료를 본 실시형태에서 기재하는 기판(102)에 사용할 수 있다. 또한, 실시형태 7에서 기재한 절연막(106 및 107)에 사용할 수 있는 재료를 본 실시형태에서 기재하는 절연막(106 및 107)에 사용할 수 있다.
또한, 실시형태 7에서 기재한 게이트 전극, 소스 전극, 및 게이트 전극으로서 기능하는 도전막들에 사용할 수 있는 재료를 본 실시형태에서 기재하는 제 1 게이트 전극, 소스 전극, 및 드레인 전극으로서 기능하는 도전막들에 사용할 수 있다.
<<산화물 반도체막>>
산화물 반도체막(108)은 상술한 재료를 사용하여 형성할 수 있다.
산화물 반도체막(108b)이 In-M-Zn 산화물을 포함하는 경우, In-M-Zn 산화물의 형성에 사용하는 스퍼터링 타깃의 금속 원소 간의 원자수비는 In>M을 만족하는 것이 바람직하다. 이러한 스퍼터링 타깃의 금속 원소 간의 원자수비는 예를 들어 In:M:Zn=2:1:3, In:M:Zn=3:1:2, 또는 In:M:Zn=4:2:4.1이 있다.
산화물 반도체막(108c)이 In-M-Zn 산화물인 경우, In-M-Zn 산화물의 형성에 사용하는 스퍼터링 타깃의 금속 원소의 원자수비는 In≤M을 만족하는 것이 바람직하다. 이러한 스퍼터링 타깃의 금속 원소 간의 원자수비는 예를 들어 In:M:Zn=1:1:1, In:M:Zn=1:1:1.2, In:M:Zn=1:3:2, In:M:Zn=1:3:4, 또는 In:M:Zn=1:3:6이 있다.
산화물 반도체막(108b) 및 산화물 반도체막(108c)을 In-M-Zn 산화물로 형성하는 경우, 스퍼터링 타깃으로서 다결정 In-M-Zn 산화물을 포함하는 타깃을 사용하는 것이 바람직하다. 다결정 In-M-Zn 산화물을 포함하는 타깃을 사용하면 결정성을 가지는 산화물 반도체막(108b) 및 산화물 반도체막(108c)의 형성이 용이해진다. 또한, 형성된 산화물 반도체막(108b) 및 산화물 반도체막(108c) 각각의 금속 원소의 원자수비는 상술한 스퍼터링 타깃의 금속 원소의 원자수비로부터 오차(error)로서 ±40%의 범위 내에서 변동된다. 예를 들어, 산화물 반도체막(108b)의 In 대 Ga 대 Zn의 원자수비가 4:2:4.1인 스퍼터링 타깃을 사용하는 경우, 산화물 반도체막(108b)의 In 대 Ga 대 Zn의 원자수비는 4:2:3 또는 4:2:3 부근이 될 수 있다.
산화물 반도체막(108)의 에너지 갭은 2eV 이상, 바람직하게는 2.5eV 이상, 더 바람직하게는 3eV 이상이다. 에너지 갭이 넓은 산화물 반도체를 사용하면, 트랜지스터(100)의 오프 상태 전류를 저감할 수 있다. 특히, 2eV 이상, 바람직하게는 2eV 이상 3.0eV 이하의 에너지 갭을 가지는 산화물 반도체막이 산화물 반도체막(108b)으로서 사용되는 것이 바람직하고, 2.5eV 이상 3.5eV 이하의 에너지 갭을 가지는 산화물 반도체막이 산화물 반도체막(108c)으로서 사용되는 것이 바람직하다. 또한, 산화물 반도체막(108c)은 산화물 반도체막(108b)보다 에너지 갭이 높은 것이 바람직하다.
산화물 반도체막(108b) 및 산화물 반도체막(108c)의 각 두께는 3nm 이상 200nm 이하, 바람직하게는 3nm 이상 100nm 이하, 더 바람직하게는 3nm 이상 50nm 이하이다.
캐리어 밀도가 낮은 산화물 반도체막을 산화물 반도체막(108c)으로서 사용한다. 예를 들어, 산화물 반도체막(108c)의 캐리어 밀도는 1×1017/cm3 이하, 바람직하게는 1×1015/cm3 이하, 더 바람직하게는 1×1013/cm3 이하, 더욱 바람직하게는 1×1011/cm3 이하이다.
또한 상술한 조성 및 재료에 한정되지 않고, 요구되는 트랜지스터의 반도체 특성 및 전기 특성(예를 들어, 전계 효과 이동도 및 문턱 전압)에 따라 적절한 조성의 재료를 사용하여도 좋다. 또한, 요구되는 트랜지스터의 반도체 특성을 얻기 위해서는, 산화물 반도체막(108b) 및 산화물 반도체막(108c) 각각의 캐리어 밀도, 불순물 농도, 결함 밀도, 금속 원소 대 산소의 원자수비, 원자간 거리, 및 밀도 등을 적절한 값으로 설정하는 것이 바람직하다.
또한, 산화물 반도체막(108b) 및 산화물 반도체막(108c)으로서 불순물 농도가 낮고 결함 상태 밀도가 낮은 산화물 반도체막을 사용하면, 트랜지스터가 더 우수한 전기 특성을 가질 수 있으므로 바람직하다. 여기서 불순물 농도가 낮고 결함 상태 밀도가 낮은(산소 빈자리의 양이 적은) 상태를 "고순도 진성" 또는 "실질적으로 고순도 진성"이라고 한다. 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 캐리어 발생원이 적으므로 캐리어 밀도를 낮출 수 있다. 따라서 이 산화물 반도체막에 채널 영역이 형성되는 트랜지스터는 좀처럼 음의 문턱 전압을 가지지 않는다(좀처럼 노멀리 온이 되지 않는다). 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 결함 상태 밀도가 낮기 때문에 트랩 상태 밀도가 낮은 경우가 있다. 또한, 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 오프 상태 전류가 매우 낮기 때문에, 소자의 채널 폭이 1×106μm이고 채널 길이 L이 10μm이더라도, 소스 전극과 드레인 전극 사이의 전압(드레인 전압)이 1V에서 10V까지일 때, 오프 상태 전류가 반도체 파라미터 애널라이저의 측정 한계 이하, 즉 1×10-13A 이하일 수 있다.
따라서, 채널 영역이 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막에 형성되는 트랜지스터는 전기 특성의 변화가 작고 높은 신뢰성을 가질 수 있다. 산화물 반도체막에서의 트랩 상태에 의하여 포획된 전하는 방출될 때까지 걸리는 시간이 길고 고정 전하처럼 작용할 수 있다. 따라서 트랩 상태 밀도가 높은 산화물 반도체막에 채널 영역이 형성되는 트랜지스터는 불안정한 전기 특성을 가지는 경우가 있다. 불순물의 예로서는 수소, 질소, 알칼리 금속, 및 알칼리 토금속 등을 들 수 있다.
산화물 반도체막에 포함되는 수소는 금속 원자에 결합된 산소와 반응하여 물이 되고, 또한 산소가 방출된 격자(또는 산소가 방출된 부분)에 산소 빈자리를 형성한다. 산소 빈자리에 수소가 들어가는 것으로 인하여, 캐리어로서 기능하는 전자가 생성되는 경우가 있다. 또한, 수소의 일부가 금속 원자와 결합되는 산소와 결합됨으로써, 캐리어로서 기능하는 전자가 생성되는 경우가 있다. 따라서, 수소를 함유하는 산화물 반도체막을 포함하는 트랜지스터는 노멀리 온이 되기 쉽다. 따라서, 산화물 반도체막(108)에서 수소를 가능한 한 저감하는 것이 바람직하다. 구체적으로는, 산화물 반도체막(108)에서 SIMS에 의하여 측정되는 수소의 농도는 2×1020atoms/cm3 이하, 바람직하게는 5×1019atoms/cm3 이하, 더 바람직하게는 1×1019atoms/cm3 이하, 더 바람직하게는 5×1018atoms/cm3 이하, 더 바람직하게는 1×1018atoms/cm3 이하, 더 바람직하게는 5×1017atoms/cm3 이하, 더 바람직하게는 1×1016atoms/cm3 이하이다.
산화물 반도체막(108b)은 산화물 반도체막(108c)보다 수소 농도가 낮은 영역을 포함하는 것이 바람직하다. 산화물 반도체막(108c)보다 수소 농도가 낮은 영역을 가지는 산화물 반도체막(108b)을 포함하는 반도체 장치는 신뢰성이 높아질 수 있다.
14족에 속하는 원소 중 하나인 실리콘 또는 탄소가 산화물 반도체막(108b)에 포함되면, 산화물 반도체막(108b)에서 산소 빈자리가 증가되고, 산화물 반도체막(108b)이 n형의 막이 된다. 따라서, 산화물 반도체막(108b)에서의 실리콘 또는 탄소의 농도(농도는 SIMS에 의하여 측정) 또는 산화물 반도체막(108b)의 계면 근방에서의 실리콘 또는 탄소의 농도(농도는 SIMS에 의하여 측정)는 2×1018atoms/cm3 이하, 바람직하게는 2×1017atoms/cm3 이하로 설정된다.
또한, SIMS에 의하여 측정되는, 산화물 반도체막(108b)의 알칼리 금속 또는 알칼리 토금속의 농도는 1×1018atoms/cm3 이하, 바람직하게는 2×1016atoms/cm3 이하이다. 알칼리 금속 및 알칼리 토금속은 산화물 반도체에 결합하면 캐리어를 발생시킬 수 있고, 이 경우에 트랜지스터의 오프 상태 전류가 증가될 가능성이 있다. 그러므로, 산화물 반도체막(108b)의 알칼리 금속 또는 알칼리 토금속의 농도를 저감하는 것이 바람직하다.
또한, 질소를 포함하면, 산화물 반도체막(108b)은 캐리어로서 기능하는 전자의 생성 및 캐리어 밀도의 증가에 의하여 n형이 되기 쉬워진다. 따라서 질소를 함유하는 산화물 반도체막을 포함하는 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 이러한 이유로, 산화물 반도체막의 질소를 가능한 한 저감하는 것이 바람직하고, SIMS에 의하여 측정되는 질소의 농도는 예를 들어 5×1018atoms/cm3 이하로 하는 것이 바람직하다.
산화물 반도체막(108b) 및 산화물 반도체막(108c)은 예를 들어, 비단결정 구조를 가져도 좋다. 비단결정 구조는 예를 들어 후술하는 CAAC-OS(c-axis aligned crystalline oxide semiconductor), 다결정 구조, 후술하는 미결정(microcrystalline) 구조, 또는 비정질 구조를 포함한다. 비단결정 구조 중, 비정질 구조는 결함 상태 밀도가 가장 높고, CAAC-OS는 결함 상태 밀도가 가장 낮다.
<<제 2 게이트 절연막으로서 기능하는 절연막>>
절연막(114 및 116)은 트랜지스터(100)의 제 2 게이트 절연막으로서 기능한다. 또한 절연막(114 및 116)은 각각 산화물 반도체막(108)에 산소를 공급하는 기능을 가진다. 즉, 절연막(114 및 116)은 산소를 함유한다. 또한, 절연막(114)은 산소를 투과할 수 있는 절연막이다. 또한 절연막(114)은 나중의 단계에서 절연막(116)을 형성할 때에 산화물 반도체막(108)에 대한 대미지를 완화시키는 막으로도 기능한다.
예를 들어, 실시형태 7에서 기재한 절연막(114 및 116)은 본 실시형태에서 기재하는 절연막(114 및 116)으로서 사용할 수 있다.
<<도전막으로서 기능하는 산화물 반도체막, 제 2 게이트 전극으로서 기능하는 산화물 반도체막>>
상술한 산화물 반도체막(108)의 재료와 비슷한 재료를 도전막으로서 기능하는 도전막(120a) 및 제 2 게이트 전극으로서 기능하는 도전막(120b)에 사용할 수 있다.
즉, 도전막으로서 기능하는 도전막(120a) 및 제 2 게이트 전극으로서 기능하는 도전막(120b)은 산화물 반도체막(108)(산화물 반도체막(108b) 및 산화물 반도체막(108c))에 함유되는 것과 같은 금속 원소를 함유한다. 예를 들어, 제 2 게이트 전극으로서 기능하는 도전막(120b) 및 산화물 반도체막(108)(산화물 반도체막(108b) 및 산화물 반도체막(108c))이 같은 금속 원소를 함유하기 때문에, 제작 비용이 저감될 수 있다.
예를 들어, 도전막으로서 기능하는 도전막(120a) 및 제 2 게이트 전극으로서 기능하는 도전막(120b)이 각각 In-M-Zn 산화물인 경우, In-M-Zn 산화물의 형성에 사용하는 스퍼터링 타깃의 금속 원소 간의 원자수비는 In≥M을 만족하는 것이 바람직하다. 이러한 스퍼터링 타깃의 금속 원소 간의 원자수비는 예를 들어 In:M:Zn=2:1:3, In:M:Zn=3:1:2, 또는 In:M:Zn=4:2:4.1 등이 있다.
도전막으로서 기능하는 도전막(120a) 및 제 2 게이트 전극으로서 기능하는 도전막(120b)의 각각은 단층 구조 또는 2층 이상의 적층 구조를 가질 수 있다. 또한, 도전막(120a) 및 도전막(120b)의 각각이 적층 구조를 가지는 경우, 스퍼터링 타깃의 조성은 상술한 것에 한정되지 않는다.
<<트랜지스터의 보호 절연막으로서 기능하는 절연막>>
절연막(118)은 트랜지스터(100)의 보호 절연막으로서 기능한다.
절연막(118)은 수소 및 질소 중 하나 또는 양쪽 모두를 포함한다. 또는, 절연막(118)은 질소 및 실리콘을 포함한다. 절연막(118)은 산소, 수소, 물, 알칼리 금속, 또는 알칼리 토금속 등을 차단하는 기능을 가진다. 절연막(118)을 제공함으로써, 산화물 반도체막(108)으로부터의 산소의 외부 확산, 절연막(114 및 116)에 포함되는 산소의 외부 확산, 그리고 외부로부터 산화물 반도체막(108)에 대한 수소 또는 물 등의 진입을 방지할 수 있다.
절연막(118)은 도전막으로서 기능하는 도전막(120a) 및 제 2 게이트 전극으로서 기능하는 도전막(120b)에 수소 및 질소 중 하나 또는 양쪽 모두를 공급하는 기능을 가진다. 절연막(118)은 수소를 포함하고 수소를 도전막(120a 및 120b)에 공급하는 기능을 가지는 것이 바람직하다. 절연막(118)으로부터 수소를 공급받은 도전막(120a 및 120b)은 도전체로서 기능한다.
절연막(118)으로서는, 예를 들어 질화물 절연막을 사용할 수 있다. 질화물 절연막은 질화 실리콘, 질화산화 실리콘, 질화 알루미늄, 또는 질화산화 알루미늄 등을 사용하여 형성한다.
상술한 도전막, 절연막, 및 산화물 반도체막 등의 다양한 막은 스퍼터링법 또는 PECVD법으로 형성할 수 있지만, 이러한 막을 다른 방법, 예를 들어 열 CVD법으로 형성하여도 좋다. 열 CVD법의 예에는 MOCVD법 및 ALD법이 포함된다.
열 CVD법은 막의 형성에 플라스마를 이용하지 않기 때문에, 플라스마 대미지로 인한 결함이 생기지 않는다는 장점을 가진다.
열 CVD법에 의한 퇴적은, 원료 가스 및 산화제를 동시에 체임버에 공급하여 체임버 내의 압력을 대기압 또는 감압으로 설정하고, 기판 근방 또는 기판 위에서 서로 반응시키는 식으로 행하여도 좋다.
ALD법에 의한 퇴적은, 체임버 내의 압력을 대기압 또는 감압으로 설정하고, 반응을 위한 원료 가스를 순차적으로 체임버에 도입한 다음, 이 가스 도입의 순서를 반복하는 식으로 행하여도 좋다. 예를 들어, 각 스위칭 밸브(고속 밸브라고도 함)를 전환함으로써 2종류 이상의 원료 가스를 순차적으로 체임버에 공급한다. 예를 들어, 제 1 원료 가스를 도입하고, 원료 가스들이 혼합되지 않도록 제 1 원료 가스의 도입과 동시 또는 제 1 원료 가스의 도입 후에 불활성 가스(예를 들어 아르곤 또는 질소) 등을 도입하고 나서, 제 2 원료 가스를 도입한다. 또한, 제 1 원료 가스와 불활성 가스를 동시에 도입하는 경우, 불활성 가스는 캐리어 가스로서 작용하고, 또한 불활성 가스를 제 2 원료 가스의 도입과 동시에 도입하여도 좋다. 또는, 불활성 가스의 도입 대신 제 1 원료 가스를 진공 배기로 배출하여도 좋고, 그러고 나서 제 2 원료 가스를 도입하여도 좋다. 제 1 원료 가스가 기판의 표면에 흡착되어 제 1 층이 형성된 다음, 제 2 원료 가스를 도입하여 제 1 층과 반응시킨다; 이 결과 제 1 층 위에 제 2 층이 적층되어 박막이 형성된다. 이 가스 도입의 순서를 원하는 두께가 얻어질 때까지 복수회 반복함으로써, 단차 피복성이 우수한 박막을 형성할 수 있다. 박막의 두께는, 가스 도입의 순서를 반복하는 횟수에 의하여 조절이 가능하기 때문에, ALD법은 두께를 정확하게 조절할 수 있으므로 미세한 FET를 제작하기에 적합하다.
본 실시형태에서의 도전막, 절연막, 산화물 반도체막, 및 금속 산화물막 등의 다양한 막은 MOCVD법 또는 ALD법 등의 열 CVD법으로 형성할 수 있다. 예를 들어, In-Ga-Zn-O막을 형성하는 경우, 트라이메틸인듐, 트라이메틸갈륨, 및 다이메틸아연을 사용한다. 또한 트라이메틸인듐의 화학식은 In(CH3)3이다. 트라이메틸갈륨의 화학식은 Ga(CH3)3이다. 다이메틸아연의 화학식은 Zn(CH3)2이다. 상술한 조합에 한정되지 않고, 트라이메틸갈륨 대신에 트라이에틸갈륨(화학식: Ga(C2H5)3)을 사용할 수 있고 다이메틸아연 대신에 다이에틸아연(화학식: Zn(C2H5)2)을 사용할 수 있다.
예를 들어, ALD법을 사용한 퇴적 장치에 의하여 산화 하프늄막을 형성하는 경우, 2종류의 가스, 즉 산화제로서의 오존(O3), 및 용매와 하프늄 전구체 화합물을 함유하는 액체(예를 들어, 하프늄 알콕사이드, 또는 테트라키스(다이메틸아마이드)하프늄(TDMAH) 등의 하프늄 아마이드)를 기화시킴으로써 얻어지는 원료 가스를 사용한다. 또한, 테트라키스(다이메틸아마이드)하프늄의 화학식은 Hf[N(CH3)2]4이다. 다른 재료액의 예에는 테트라키스(에틸메틸아마이드)하프늄이 포함된다.
예를 들어, ALD법을 사용한 퇴적 장치에 의하여 산화 알루미늄막을 형성하는 경우, 2종류의 가스, 예를 들어 산화제로서의 H2O, 및 용매와 알루미늄 전구체 화합물을 함유하는 액체(예를 들어, 트라이메틸알루미늄(TMA))를 기화시킴으로써 얻어지는 원료 가스를 사용한다. 또한, 트라이메틸알루미늄의 화학식은 Al(CH3)3이다. 다른 재료액의 예에는 트리스(다이메틸아마이드)알루미늄, 트라이아이소뷰틸알루미늄, 및 알루미늄트리스(2,2,6,6-테트라메틸-3,5-헵테인다이오네이트)가 포함된다.
예를 들어, ALD법을 사용한 퇴적 장치에 의하여 산화 실리콘막을 형성하는 경우, 막이 형성되는 면에 헥사클로로다이실레인을 흡착시키고, 흡착물에 포함되는 염소를 제거하고, 산화성 가스(예를 들어, O2 또는 일산화이질소)의 라디칼을 공급하여 흡착물과 반응시킨다.
예를 들어, ALD법을 사용한 퇴적 장치를 사용하여 텅스텐막을 형성하는 경우, WF6 가스 및 B2H6 가스를 순차적으로 복수회 도입하여 초기 텅스텐막을 형성한 다음, WF6 가스 및 H2 가스를 사용하여 텅스텐막을 형성한다. 또한, B2H6 가스 대신에 SiH4 가스를 사용하여도 좋다.
예를 들어, 산화물 반도체, 예를 들어 ALD법을 사용한 퇴적 장치를 사용하여 In-Ga-Zn-O막을 형성하는 경우, In(CH3)3 가스 및 O3 가스를 순차적으로 복수회 도입하여 InO층을 형성하고, Ga(CH3)3 가스 및 O3 가스를 사용하여 GaO층을 형성한 다음, Zn(CH3)2 가스 및 O3 가스를 사용하여 ZnO층을 형성한다. 또한, 이들 층의 순서는 이 예에 한정되지 않는다. 이들 가스를 혼합하여, In-Ga-O층, In-Zn-O층, 또는 Ga-Zn-O층 등의 혼합 화합물층을 형성하여도 좋다. 또한 Ar 등의 불활성 가스를 사용하여 물을 버블링함으로써 얻어진 H2O 가스를 O3 가스 대신에 사용하여도 좋지만, H를 함유하지 않는 O3 가스를 사용하는 것이 바람직하다. 또한, In(CH3)3 가스 대신에, In(C2H5)3 가스를 사용하여도 좋다. Ga(CH3)3 가스 대신에, Ga(C2H5)3 가스를 사용하여도 좋다. 또한, Zn(CH3)2 가스를 사용하여도 좋다.
본 실시형태는 본 명세서에서의 어느 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 9)
본 실시형태에서, 본 발명의 일 형태의 정보 처리 장치의 구조를 도 35의 (A) 및 (B), 도 36의 (A) 내지 (C), 도 37의 (A) 및 (B), 및 도 38을 참조하여 설명한다.
도 35의 (A)는 정보 처리 장치(200)의 구조를 도시한 블록도이다. 도 35의 (B)는 정보 처리 장치(200)의 외관도의 예를 도시한 투영도이다.
도 36의 (A)는 표시부(230)의 구조를 도시한 도면이다. 도 36의 (B)는 표시부(230B)의 구조를 도시한 도면이다. 도 36의 (C)는 화소(232(i, j))의 구조를 도시한 회로도이다.
<정보 처리 장치의 구조예>
본 실시형태에 기재된 정보 처리 장치(200)는 연산 장치(210) 및 입출력 장치(220)를 포함한다(도 35의 (A) 참조).
연산 장치(210)는 위치 정보(P1)를 수신하고 화상 정보(V) 및 제어 정보를 공급하는 기능을 가진다.
입출력 장치(220)는 위치 정보(P1)를 공급하는 기능을 가지고 화상 정보(V) 및 제어 정보를 수신한다.
입출력 장치(220)는 화상 정보(V)를 표시하는 표시부(230) 및 위치 정보(P1)를 공급하는 입력부(240)를 포함한다.
표시부(230)는 표시 소자 및 표시 소자를 구동하기 위한 화소 회로를 포함한다.
입력부(240)는 포인터의 위치를 검지하고 위치에 따라 검지된 위치 정보(P1)를 공급하는 기능을 가진다.
연산 장치(210)는 위치 정보(P1)에 따라 포인터의 이동 속도 등을 결정한다.
연산 장치(210)는 이동 속도 등에 따라 화상 정보(V)의 콘트라스트 또는 밝기를 결정한다.
이 구조에 의하여, 화상 정보의 표시 위치가 이동될 때 일어나는 사용자의 눈의 피로를 저감할 수 있고, 다시 말해 눈에 착한 표시를 달성할 수 있다. 결과적으로, 편리성 또는 신뢰성이 높은 신규의 정보 처리 장치를 제공할 수 있다.
<구조>
본 발명의 일 형태의 정보 처리 장치는 연산 장치(210) 또는 입출력 장치(220)를 포함한다.
<<연산 장치(210)>>
연산 장치(210)는 연산부(211) 및 기억부(212)를 포함한다. 연산 장치(210)는 전송로(214) 및 입출력 인터페이스(215)를 더 포함한다(도 35의 (A) 참조).
<<연산부(211)>>
연산부(211)는 예를 들어 프로그램을 실행한다.
예를 들어, 실시형태 10에서 기재하는 CPU를 연산부(211)에 사용할 수 있다. 이 경우, 소비전력을 저감할 수 있다.
<<기억부(212)>>
기억부(212)는 예를 들어 연산부(211)에 의하여 실행되는 프로그램, 초기 정보, 설정 정보, 또는 화상 등을 저장할 수 있다.
구체적으로는, 하드 디스크, 플래시 메모리, 또는 산화물 반도체를 포함하는 트랜지스터를 포함하는 메모리 등을 기억부(212)에 사용할 수 있다.
<<입출력 인터페이스(215) 및 전송로(214)>>
입출력 인터페이스(215)는 단자 또는 배선을 포함하고 정보를 공급 및 수신한다. 예를 들어, 입출력 인터페이스(215)는 전송로(214) 및 입출력 장치(220)에 전기적으로 접속할 수 있다.
전송로(214)는 배선을 포함하고 정보를 공급 및 수신한다. 예를 들어, 전송로(214)는 입출력 인터페이스(215)에 전기적으로 접속할 수 있다. 또한, 전송로(214)는 연산부(211), 기억부(212), 또는 입출력 인터페이스(215)에 전기적으로 접속할 수 있다.
<<입출력 장치(220)>>
입출력 장치(220)는 표시부(230), 입력부(240), 검지부(250), 또는 통신부(290)를 포함한다. 예를 들어, 실시형태 2, 또는 실시형태 4 등에서 기재한 입출력 장치를 본 실시형태의 입출력 장치로서 사용할 수 있다.
<<표시부(230)>>
표시부(230)는 표시 영역(231), 구동 회로(GD), 및 구동 회로(SD)를 포함한다(도 36의 (A) 참조).
표시 영역(231)은 행 방향으로 배열된 복수의 화소(232(i, 1) 내지 (i, n)), 열 방향으로 배열된 복수의 화소(232(1, j) 내지 (m, j)), 복수의 화소(232(i, 1) 내지 (i, n))에 전기적으로 접속된 주사선(G(i)), 행 방향에 교차하는 열 방향으로 배열된 복수의 화소(232(1, j) 내지 (m, j))에 전기적으로 접속된 신호선(S(j))을 포함한다. 또한 i는 1 이상 m 이하의 정수이고 j는 1 이상 n 이하의 정수이고, m 및 n의 각각은 1 이상의 정수이다.
또한 화소(232(i, j))는 주사선(G1(i)), 신호선(S(j)), 및 배선(VCOM)에 전기적으로 접속된다(도 36의 (C) 참조).
표시부(230)는 복수의 구동 회로를 포함할 수 있다. 예를 들어, 표시부(230B)는 구동 회로(GDA) 및 구동 회로(GDB)를 포함할 수 있다(도 36의 (B) 참조).
<<구동 회로(GD)>>
구동 회로(GD)는 제어 정보에 따라 선택 신호를 공급한다.
예를 들어, 구동 회로(GD)는 제어 정보에 따라 30Hz 이상, 바람직하게는 60Hz 이상의 빈도로 하나의 주사선에 선택 신호를 공급할 수 있다. 따라서, 동영상을 매끄럽게 표시할 수 있다.
예를 들어, 구동 회로(GD)는 제어 정보에 따라 30Hz 미만, 바람직하게는 1Hz 미만, 더 바람직하게는 1분에 한 번 미만의 빈도로 하나의 주사선에 선택 신호를 공급할 수 있다. 따라서, 플리커를 억제하면서 정지 화상을 표시할 수 있다.
예를 들어, 복수의 구동 회로가 제공되는 경우, 구동 회로(GDA 및 GDB)는 상이한 빈도로 선택 신호를 공급하여도 좋다. 구체적으로는, 플리커가 억제된 상태에서 정지 화상이 표시되는 영역보다 높은 빈도로 동영상이 매끄럽게 표시되는 영역에 선택 신호를 공급할 수 있다.
<<구동 회로(SD)>>
구동 회로(SD)는 화상 정보(V)에 따라 비디오 신호를 공급한다.
<<화소(232(i, j))>>
화소(232(i, j))는 표시 소자(235LC)를 포함한다. 화소(232(i, j))는 표시 소자(235LC)를 구동하는 화소 회로를 더 포함한다(도 36의 (C) 참조).
<<표시 소자(235LC)>>
예를 들어, 광의 투과를 제어하는 기능을 가지는 표시 소자를 표시 소자(235LC)로서 사용할 수 있다. 구체적으로는, 편광판 및 액정 소자, 또는 MEMS 셔터 표시 소자 등을 표시 소자(235LC)로서 사용할 수 있다.
예를 들어, IPS(in-plane switching) 모드, 또는 FFS(fringe field switching) 모드 등으로 구동할 수 있는 액정 소자를 표시 소자에 사용할 수 있다.
다음 구동 방법 중 어느 구동 방법으로 구동할 수 있는 액정 소자를 표시 소자로서 사용할 수 있다: MVA(multi-domain vertical alignment) 모드, EVA(electrically tilted vertical alignment) 모드, PVA(patterned vertical alignment) 모드, CPA(continuous pinwheel alignment) 모드, ASV(advanced super-view) 모드, PSA(polymer sustained alignment) 모드, UV2A(ultra violet induced multi-domain vertical alignment) 모드, FPA(field induced photo-reactive alignment) 모드, TBA(transverse bend alignment) 모드, 및 SFR(super-fast response) 모드이다.
또는, 다음 구동 방법 중 어느 구동 방법으로 구동할 수 있는 액정 소자를 표시 소자로서 사용할 수 있다: TN(twisted nematic) 모드, FLC(ferroelectric liquid crystal) 모드, AFLC(antiferroelectric liquid crystal) 모드, ASM(axially symmetric aligned micro-cell) 모드, 및 OCB(optically compensated birefringence) 모드이다.
액정 소자는 액정 재료를 함유하는 층 및 액정 재료의 배향을 제어하는 전계를 인가할 수 있도록 제공된 전극을 포함한다. 예를 들어, 액정 재료를 함유하는 층의 두께 방향(수직 방향이라고도 함)과 교차되는 방향의 전계에 의하여 액정 재료의 배향을 제어할 수 있다.
예를 들어, 서모트로픽 액정, 저분자 액정, 고분자 액정, 고분자 분산형 액정, 강유전성 액정, 또는 반강유전성 액정 등을 액정 재료를 함유한 층에 사용할 수 있다. 이들 액정 재료는, 조건에 따라 콜레스테릭상, 스멕틱상, 큐빅상, 키랄 네마틱상, 또는 등방상 등을 나타낸다. 또는, 블루상을 나타내는 액정 재료를, 액정 재료를 함유하는 층에 사용할 수 있다.
<<화소 회로>>
화소 회로의 구성은 표시 소자에 따라 디자인할 수 있다.
예를 들어, 주사선(G1(i)), 신호선(S(j)), 및 배선(VCOM)에 전기적으로 접속되고 표시 소자(235LC)를 구동하는 화소 회로에 대하여 설명한다(도 36의 (C) 참조).
스위치, 및 커패시터 등은 화소 회로에서 사용할 수 있다. 또한, 트랜지스터, 다이오드, 레지스터, 커패시터, 및 인덕터 등을 사용할 수 있다.
예를 들어, 하나 또는 복수의 트랜지스터를 스위치로서 사용할 수 있다. 또는, 병렬로 접속되거나, 직렬로 접속되거나, 또는 병렬 접속과 직렬 접속이 조합된 복수의 트랜지스터를 스위치로서 사용할 수 있다.
예를 들어, 커패시터는 표시 소자(235LC)의 하나의 전극 및 상기 하나의 전극과 중첩되는 영역을 가지는 도전막으로 형성되어도 좋다.
예를 들어, 화소 회로는 스위치(SW)로서 기능하는 트랜지스터, 표시 소자(235LC), 및 커패시터(C)를 포함한다. 트랜지스터의 게이트 전극은 주사선(G(i))에 전기적으로 접속되고, 트랜지스터의 제 1 전극은 신호선(S(j))에 전기적으로 접속된다. 표시 소자(235LC)의 하나의 전극은 트랜지스터의 제 2 전극에 전기적으로 접속되고, 표시 소자(235LC)의 다른 하나의 전극은 배선(VCOM)에 전기적으로 접속한다. 커패시터(C1)의 제 1 전극은 트랜지스터의 제 2 전극에 전기적으로 접속되고, 커패시터(C1)의 제 2 전극은 배선(VCOM)에 전기적으로 접속된다.
<<트랜지스터>>
예를 들어, 같은 공정으로 형성한 반도체막을 구동 회로 및 화소 회로의 트랜지스터에 사용할 수 있다.
구동 회로 및 화소 회로의 트랜지스터로서, 보텀 게이트 트랜지스터, 또는 톱 게이트 트랜지스터 등을 사용할 수 있다.
예를 들어, 비정질 실리콘을 반도체로서 포함하는 보텀 게이트 트랜지스터의 제조 라인은 산화물 반도체를 반도체로서 포함하는 보텀 게이트 트랜지스터의 제조 라인으로 쉽게 개조할 수 있다. 또한, 예를 들어, 폴리실리콘을 반도체로서 포함하는 톱 게이트 트랜지스터의 제조 라인을 산화물 반도체를 반도체로서 포함하는 톱 게이트 트랜지스터의 제조 라인으로 쉽게 개조할 수 있다.
예를 들어, 제 4족 원소를 함유하는 반도체를 포함하는 트랜지스터를 사용할 수 있다. 구체적으로는, 실리콘을 함유하는 반도체를 반도체막에 사용할 수 있다. 예를 들어, 단결정 실리콘, 폴리실리콘, 미결정 실리콘, 또는 비정질 실리콘을 트랜지스터의 반도체막에 사용할 수 있다.
또한 반도체에 폴리실리콘을 사용하는 트랜지스터의 형성 온도는 반도체에 단결정 실리콘을 사용하는 트랜지스터의 형성 온도보다 낮다.
또한, 반도체에 폴리실리콘을 사용한 트랜지스터는 반도체에 비정질 실리콘을 사용한 트랜지스터보다 높은 전계 효과 이동도를 가지고, 그러므로, 폴리실리콘을 사용한 트랜지스터를 포함한 화소는 높은 개구율을 가질 수 있다. 또한, 고해상도로 배열된 화소들, 게이트 구동 회로, 및 소스 구동 회로를 동일 기판 위에 형성할 수 있다. 결과적으로, 전자 기기에 포함되는 부품의 개수를 저감할 수 있다.
또한, 반도체에 폴리실리콘을 사용하는 트랜지스터는 반도체에 비정질 실리콘을 사용하는 트랜지스터보다 높은 신뢰성을 가진다.
예를 들어 산화물 반도체를 포함한 트랜지스터를 사용할 수 있다. 구체적으로는 인듐을 함유한 산화물 반도체 또는 인듐, 갈륨, 및 아연을 함유한 산화물 반도체를 반도체막에 사용할 수 있다.
예를 들어, 반도체막에 비정질 실리콘을 사용하는 트랜지스터보다 오프 상태의 누설 전류가 낮은 트랜지스터를 사용할 수 있다. 구체적으로는 반도체막에 산화물 반도체를 사용한 트랜지스터를 사용할 수 있다.
반도체막에 산화물 반도체를 사용한 트랜지스터를 포함하는 화소 회로는 반도체막에 비정질 실리콘을 사용한 트랜지스터를 포함하는 화소 회로보다 긴 시간 비디오 신호를 유지할 수 있다. 구체적으로는, 플리커를 억제하면서 30Hz 미만, 바람직하게는 1Hz 미만, 더 바람직하게는 1분에 한 번 미만의 빈도로 선택 신호를 공급할 수 있다. 결과적으로, 정보 처리 장치의 사용자의 눈의 피로를 저감할 수 있고, 또한 구동을 위한 소비전력을 저감할 수 있다.
또는 예를 들어 화합물 반도체를 포함한 트랜지스터를 사용할 수 있다. 구체적으로는 갈륨 비소를 함유한 반도체를 반도체막에 사용할 수 있다.
예를 들어 유기 반도체를 포함하는 트랜지스터를 사용할 수 있다. 구체적으로는 폴리아센류 및 그래핀 중 어느 것을 함유한 유기 반도체를 반도체막에 사용할 수 있다.
<<입력부(240)>>
다양한 휴먼 인터페이스 등 중 어느 것을 입력부(240)로서 사용할 수 있다(도 35의 (A) 참조).
예를 들어, 키보드, 마우스, 터치 센서, 마이크로폰, 또는 카메라 등을 입력부(240)로서 사용할 수 있다. 또한 표시부(230)와 중첩되는 영역을 가지는 터치 센서를 사용할 수 있다. 표시부(230) 및 표시부(230)와 중첩되는 영역을 가지는 터치 센서를 포함하는 입출력 장치를 터치 패널이라고 할 수 있다.
예를 들어, 사용자는 터치 패널 상의 손가락을 포인터로서 사용하여 다양한 제스처(예를 들어, 탭, 드래그, 스와이프, 및 핀치-인)를 할 수 있다.
연산 장치(210), 예를 들어, 터치 패널 상의 손가락의 위치 또는 궤적 등의 정보를 해석하고 해석 결과가 소정의 조건을 충족시킬 때 특정의 제스처가 공급된다고 결정한다. 그러므로, 사용자는 제스처를 사용하여, 특정의 제스처와 관련된 특정의 동작 명령을 공급할 수 있다.
예를 들어, 사용자는 터치하는 제스처를 사용하고, 터치 패널 상의 자신의 손가락을 움직여, 화상 정보가 표시되는 부분을 변경하는 "스크롤 명령"을 공급할 수 있다.
<<검지부(250)>>
검지부(250)는 주위의 상태를 검지하여 정보(P2)를 취득한다.
예를 들어, 카메라, 가속도 센서, 방위 센서, 압력 센서, 온도 센서, 습도 센서, 조도 센서, 또는 GPS(global positioning system) 신호 수신 회로를 검지부(250)로서 사용할 수 있다.
<<통신부(290)>>
통신부(290)는 정보를 네트워크에 공급하고 네트워크로부터 정보를 취득한다.
<<프로그램>>
본 발명의 일 형태에 대하여, 본 발명의 일 형태의 프로그램을 사용하여 도 37의 (A) 및 (B), 그리고 도 38을 참조하면서 설명한다.
도 37의 (A)는 본 발명의 일 형태의 프로그램의 주된 처리를 나타내는 흐름도이고, 도 37의 (B)는 인터럽트 처리를 나타내는 흐름도이다.
도 38은 표시부(230)에 화상 정보를 표시하는 방법을 모식적으로 도시한 것이다.
본 발명의 일 형태의 프로그램은 다음의 단계를 포함한다(도 37의 (A) 참조).
제 1 단계에서, 설정을 초기화한다(도 37의 (A)의 (S1) 참조).
예를 들어, 소정의 화상 정보 및 제 2 모드를 초기화에 사용할 수 있다.
예를 들어, 정지 화상을 소정의 화상 정보로서 사용할 수 있다. 또는, 30Hz보다 낮고, 바람직하게는 1Hz보다 낮고, 더 바람직하게는 1분에 한 번 미만의 빈도로 선택 신호가 공급되는 모드를 제 2 모드로서 사용할 수 있다.
제 2 단계에서, 인터럽트 처리를 허가한다(도 37의 (A)의 (S2) 참조). 또한 인터럽트 처리가 실행되는 것이 허가된 연산 장치는 주된 처리와 병행하여 인터럽트 처리를 수행할 수 있다. 인터럽트 처리로부터 주된 처리로 복귀한 연산 장치는 주된 처리에 인터럽트 처리의 결과를 반영할 수 있다.
카운터가 초기값을 가질 때 연산 장치는 인터럽트 처리를 실행하고, 연산 장치가 인터럽트 처리로부터 복귀될 때 카운터를 초기값 외의 값으로 설정하여도 좋다. 이로써, 인터럽트 처리는 프로그램이 기동된 후에 실행될 준비가 되어 있다.
제 3 단계에서, 화상 정보를 제 1 단계 또는 인터럽트 처리에서 선택된 모드로 표시한다(도 37의 (A)의 (S3) 참조).
예를 들어, 소정의 화상 정보를 초기화에 따라 제 2 모드로 표시한다.
구체적으로는, 30Hz보다 낮고, 바람직하게는 1Hz보다 낮고, 더 바람직하게는 1분에 한 번 미만의 빈도로 하나의 주사선에 선택 신호가 공급되는 모드로 소정의 화상 정보를 표시한다.
예를 들어, 시각(T1)에서 선택 신호를 공급하여 제 1 화상 정보(PIC1)를 표시부(230)에 표시한다(도 38 참조). 예를 들어, 시각(T1)의 1초 후의 시각(T2)에서, 선택 신호를 공급하여 소정의 화상 정보를 표시한다.
또는, 인터럽트 처리에서 소정의 이벤트가 공급되지 않은 경우, 화상 정보를 제 2 모드로 표시한다.
예를 들어, 시각(T5)에서 선택 신호를 공급하여 제 4 화상 정보(PIC4)를 표시부(230)에 표시한다. 예를 들어 시각(T5)의 1초 후의 시각(T6)에서, 선택 신호를 공급하여 같은 화상 정보를 표시한다. 또한 시각(T5)으로부터 시각(T6)까지의 기간의 길이는 시각(T1)으로부터 시각(T2)까지의 기간의 길이와 동등으로 할 수 있다.
예를 들어, 인터럽트 처리에서 소정의 이벤트가 공급된 경우, 소정의 화상 정보를 제 1 모드로 표시한다.
구체적으로는, 인터럽트 처리에서 "페이지 넘김 명령"과 관련된 이벤트가 공급된 경우, 30Hz 이상, 바람직하게는 60Hz 이상의 빈도로 하나의 주사선에 선택 신호가 공급되는 모드로, 하나의 화상 정보로부터 다른 화상 정보로 전환한다.
또는, 인터럽트 처리에서 "스크롤 명령"과 관련된 이벤트가 공급된 경우, 30Hz 이상, 바람직하게는 60Hz 이상의 빈도로 하나의 주사선에 선택 신호가 공급되는 모드로, 표시된 제 1 화상 정보(PIC1)의 일부 및 그 다음의 부분을 포함하는 제 2 화상 정보(PIC2)를 표시한다.
이로써, 예를 들어, "페이지 넘김 명령"에 따라 화상을 전환하여 동영상을 매끄럽게 표시할 수 있다. 또는, "스크롤 명령"에 따라 화상이 서서히 이동하는 동영상을 매끄럽게 표시할 수 있다.
구체적으로는, "스크롤 명령"과 관련된 이벤트가 공급된 후의 시각(T3)에서 선택 신호를 공급하여, 표시 위치 등이 제 1 화상 정보(PIC1)로부터 변경된 제 2 화상 정보(PIC2)를 표시한다(도 38 참조). 시각(T4)에서 선택 신호를 공급하여, 표시 위치 등이 제 2 화상 정보(PIC2)로부터 변경된 제 3 화상 정보(PIC3)를 표시한다. 또한, 시각(T2)으로부터 시각(T3)까지의 기간, 시각(T3)으로부터 시각(T4)까지의 기간, 시각(T4)으로부터 시각(T5)까지의 기간의 각각은 시각(T1)으로부터 시각(T2)까지의 기간보다 짧다.
제 4 단계에서, 다음 단계는 다음과 같이 결정된다: 종료 명령이 공급되었을 때 제 5 단계를 선택하고, 종료 명령이 공급되지 않았을 때 제 3 단계를 선택한다(도 37의 (A)의 (S4) 참조).
또한 인터럽트 처리에서, 예를 들어, 종료 명령을 공급할 수 있다.
제 5 단계에서, 프로그램을 종료한다(도 37의 (A)의 (S5) 참조).
인터럽트 처리는 이하에 설명되는 제 6 내지 제 9 단계를 포함한다(도 37의 (B) 참조).
제 6 단계에서, 소정의 기간에 소정의 이벤트가 공급되었을 때 제 7 단계로 넘어가고, 소정의 이벤트가 공급되지 않았을 때 제 8 단계로 넘어간다(도 37의 (B)의 (S6) 참조).
예를 들어, 소정의 기간에서 소정의 이벤트가 공급되는지의 여부는 분기 조건이 될 수 있다. 구체적으로는, 소정의 기간을 0초보다 길고 5초 이하, 바람직하게는 1초 이하, 더 바람직하게는 0.5초 미만, 더욱 바람직하게는 0.1초 이하로 할 수 있다.
예를 들어, 소정의 이벤트는 종료 명령과 관련된 이벤트를 포함할 수 있다.
제 7 단계에서, 모드를 변경한다(도 37의 (B)의 (S7) 참조). 구체적으로는, 제 1 모드가 선택될 때 모드를 제 2 모드로 변경하고, 또는 제 2 모드가 선택될 때 제 1 모드로 변경한다.
제 8 단계에서, 인터럽트 처리를 종료한다(도 37의 (B)의 (S8) 참조).
<<소정의 이벤트>>
다양한 명령을 다양한 이벤트와 관련지을 수 있다.
예로서 다음과 같은 명령: 표시되는 하나의 화상 정보로부터 다른 화상 정보로 전환하는 "페이지 넘김 명령" 및 화상 정보의 일부의 표시 위치를 이동하고 상기 부분으로부터 연속되는 다른 부분을 표시하는 "스크롤 명령"을 들 수 있다.
예를 들어, 다음 이벤트: 마우스 등의 포인팅 장치를 사용하여 공급하는 이벤트(예를 들어 "클릭" 및 "드래그") 및 포인터로서 손가락 등을 사용하여 터치 패널에 공급하는 이벤트(예를 들어 "탭" 및 "스와이프")를 사용할 수 있다.
예를 들어, 포인터로 가리키는 슬라이드 바의 위치, 스와이프의 속도, 및 드래그의 속도를 소정의 이벤트와 관련지은 명령에 지정된 인수로서 사용할 수 있다.
구체적으로는 페이지를 넘기는 속도 등을 결정하는 인수를 "페이지 넘김 명령"을 실행하는 데 사용할 수 있고 표시 위치의 이동 속도 등을 결정하는 인수를 "스크롤 명령"을 실행하는 데 사용할 수 있다.
예를 들어, 표시 밝기, 콘트라스트, 또는 포화도를 페이지를 넘기는 속도 및/또는 스크롤 속도에 따라 변경하여도 좋다.
구체적으로는, 페이지 넘김 속도 및/또는 스크롤 속도가 소정의 속도보다 빠른 경우, 속도와 동기하여 표시 밝기를 줄여도 좋다.
또는, 페이지 넘김 속도 및/또는 스크롤 속도가 소정의 속도보다 빠른 경우, 속도와 동기하여 콘트라스트를 줄여도 좋다.
예를 들어, 사용자의 눈이 표시된 화상을 따라갈 수 없는 속도를 소정의 속도로서 사용할 수 있다.
화상 정보에 포함되는 밝은 계조의 영역(높은 계조를 가짐)을 화상 정보에 포함되는 어두운 계조의 영역(낮은 계조를 가짐)에 가깝게 하는 방법으로 콘트라스트를 저감할 수 있다.
또는, 화상 정보에 포함되는 어두운 계조의 영역을 화상 정보에 포함되는 밝은 계조의 영역에 가깝게 하는 방법으로 콘트라스트를 저감할 수 있다.
구체적으로는, 페이지 넘김 속도 및/또는 스크롤 속도는 소정의 속도보다 빠른 경우, 속도와 동기하여, 황색 톤이 증가되도록 표시를 하여도 좋고 또는 청색 톤이 감소되도록 표시를 하여도 좋다.
또한 본 실시형태는 본 명세서의 다른 실시형태 중 어느 것과 적절히 조합할 수 있다.
(실시형태 10)
본 실시형태에서, 본 발명의 일 형태인 정보 처리 장치 및 정보 처리 시스템의 구조에 대하여 도 39의 (A) 및 (B) 및 도 40의 (A) 및 (B)를 참조하여 설명한다.
도 39의 (A)는 정보 처리 장치(200B)의 구조를 도시한 블록도이다. 도 39의 (B)는 정보 처리 시스템(6000)의 구조를 도시한 모식도이다.
도 40의 (A)는 본 발명의 일 형태의 정보 처리 장치(200B)에 의하여 실행되는 프로그램의 주된 처리를 나타내는 흐름도이고, 도 40의 (B)는 인터럽트 처리를 나타내는 흐름도이다.
<정보 처리 장치의 구조예>
본 실시형태에서 기재하는 정보 처리 장치(200B)는 연산 장치(210) 및 입출력 장치(220)를 포함한다(도 39의 (A) 참조).
연산 장치(210)는 위치 정보(P1)를 수신하고 화상 정보(V)를 공급한다.
입출력 장치(220)는 위치 정보(P1)를 공급하고 화상 정보(V)를 수신한다.
입출력 장치(220)는 화상 정보(V)를 표시하는 표시부(230) 및 위치 정보(P1)를 공급하는 입력부(240)를 포함한다.
입력부(240)는 포인터의 위치를 검지하고 위치에 따라 검지된 위치 정보(P1)를 공급한다.
또한, 정보 처리 장치(200B)는 리모트 액세스 기능을 가진다. 예를 들어, 정보 처리 장치(200B)는 네트워크를 통하여 통신부(290)로부터 명령을 취득하고 동작할 수 있다. 구체적으로는, 정보 처리 장치(200B)는 네트워크를 통하여 통신부(290)로부터 촬상 명령을 취득하고 검지부(250)에 포함되는 카메라로 화상을 찍는다.
<구조>
본 발명의 일 형태의 정보 처리 장치는 연산 장치(210) 또는 입출력 장치(220)를 포함한다.
<<연산 장치(210)>>
연산 장치(210)는 연산부(211) 및 기억부(212)를 포함한다. 연산 장치(210)는 전송로(214) 및 입출력 인터페이스(215)를 더 포함한다(도 39의 (A) 참조).
<<연산부(211)>>
연산부(211)는 예를 들어 프로그램을 실행한다.
예를 들어, 실시형태 11에서 기재하는 CPU를 연산부(211)에 사용할 수 있다. 이 경우, 소비전력을 저감할 수 있다.
<<기억부(212)>>
기억부(212)는 예를 들어 연산부(211)에 의하여 실행되는 프로그램, 초기 정보, 설정 정보, 또는 화상 등을 저장하는 기능을 가진다.
구체적으로는, 하드 디스크, 플래시 메모리, 또는 산화물 반도체를 포함하는 트랜지스터를 포함하는 메모리 등을 기억부(212)에 사용할 수 있다.
<<입출력 인터페이스(215) 및 전송로(214)>>
입출력 인터페이스(215)는 단자 또는 배선을 포함하고 정보를 공급 및 수신한다. 예를 들어, 입출력 인터페이스(215)는 전송로(214) 및 입출력 장치(220)에 전기적으로 접속할 수 있다.
전송로(214)는 배선을 포함하고 정보를 공급 및 수신한다. 예를 들어, 전송로(214)는 입출력 인터페이스(215)에 전기적으로 접속할 수 있다. 또한, 전송로(214)는 연산부(211), 기억부(212), 또는 입출력 인터페이스(215)에 전기적으로 접속할 수 있다.
<<입출력 장치(220)>>
입출력 장치(220)는 표시부(230), 입력부(240), 검지부(250), 또는 통신부(290)를 포함한다. 예를 들어, 실시형태 2, 또는 실시형태 4 등에서 기재한 입출력 장치를 입출력 장치(220)로서 사용할 수 있다.
<<표시부(230)>>
표시부(230)는 화상 정보(V)를 표시하는 기능을 가진다.
<<입력부(240)>>
휴먼 인터페이스 등을 입력부(240)로서 사용할 수 있다(도 39의 (A) 참조).
예를 들어, 키보드, 마우스, 터치 센서, 마이크로폰, 또는 카메라 등을 입력부(240)로서 사용할 수 있다.
또한 표시부(230)와 중첩되는 영역을 가지는 터치 센서를 입력부(240)에 사용할 수 있다. 또한 표시부(230) 및 표시부(230)와 중첩되는 영역을 가지는 터치 센서를 포함하는 입출력 장치를 터치 패널이라고 할 수 있다.
예를 들어, 사용자는 터치 센서 상의 손가락을 포인터로서 사용하여 다양한 제스처(예를 들어, 탭, 드래그, 스와이프, 및 핀치-인)를 할 수 있다.
연산 장치(210), 예를 들어, 터치 패널 상의 손가락의 위치 또는 궤적 등의 정보를 해석하고 해석 결과가 소정의 조건을 충족시킬 때 특정의 제스처가 공급된다고 결정한다. 또한, 특정의 동작 명령을 미리 특정의 제스처에 관련지을 수 있다. 따라서, 사용자는 제스처를 사용하여, 소정의 제스처와 관련된 특정의 동작 명령을 공급할 수 있다.
예를 들어, 사용자는 터치 패널 상의 자신의 손가락을 터치하고 움직이는 제스처를 사용하여, 화상 정보가 표시되는 부분을 변경하는 "스크롤 명령"을 공급할 수 있다.
<<검지부(250)>>
검지부(250)는 주위의 상태를 검지하여 정보(P2)를 취득한다.
예를 들어, 카메라, 가속도 센서, 방위 센서, 압력 센서, 온도 센서, 습도 센서, 조도 센서, 또는 GPS(global positioning system) 신호 수신 회로를 검지부(250)로서 사용할 수 있다.
<<통신부(290)>>
통신부(290)는 정보를 네트워크에 공급하고 네트워크 또는 다른 정보 처리 장치로부터 정보를 취득한다.
<<프로그램>>
본 실시형태에서, 본 발명의 일 형태의 프로그램 구조를 도 40의 (A) 및 (B)를 참조하여 설명한다.
본 발명의 일 형태의 프로그램은 연산부(211)에 의하여 실행할 수 있고 다음 단계를 포함한다.
<<제 1 단계>>
제 1 단계에서, 설정을 초기화한다(도 40의 (A)의 (S1) 참조).
예를 들어, 프로그램을 이전에 실행하였을 때 생성된 정보가 저장되는 경우, 정보를 삭제하는 동작을 초기화에서 수행할 수 있다. 또한, 카운터의 값을 초기화하는 동작을 초기화에서 수행할 수 있다.
<<제 2 단계>>
제 2 단계에서, 인터럽트 처리를 허가한다(도 40의 (A)의 (S2) 참조). 또한 인터럽트 처리가 실행되는 것이 허가된 연산 장치는 주된 처리와 병행하여 인터럽트 처리를 수행할 수 있다. 인터럽트 처리로부터 주된 처리로 복귀한 연산 장치는 주된 처리에서 인터럽트 처리의 결과를 반영할 수 있다.
카운터가 초기값을 가질 때 연산 장치는 인터럽트 처리를 실행하고, 연산 장치가 인터럽트 처리로부터 복귀될 때 카운터를 초기값 외의 값으로 설정하여도 좋다. 따라서, 인터럽트 처리는 프로그램이 기동된 후에 실행될 준비가 된다.
<<제 3 단계>>
제 3 단계에서, 미송신 정보가 남아 있으면 프로그램은 제 4 단계로 이동하는 반면, 미송신 정보가 없으면 프로그램은 제 5 단계로 이동한다(도 40의 (A)의 (S3) 참조).
예를 들어, 인터럽트 처리에서 생성된 정보가 아직 송신되지 않을 때, 프로그램은 제 4 단계로 이동한다.
인터럽트 처리에서 생성된 정보가 이미 송신되었을 때, 프로그램은 제 5 단계로 이동한다.
<<제 4 단계>>
제 4 단계에서, 미송신 정보를 송신한다(도 40의 (A)의 (S4) 참조). 보안성을 향상시키기 위하여 암호화된 정보를 송신하는 것이 바람직하다.
예를 들어, 미송신 정보를 네트워크에 접속된 소정의 서버로 송신한다.
이로써, 소정의 동작이 행해진 것을 나타내는 정보를 소정의 서버에 축적할 수 있다.
<<제 5 단계>>
종료 명령이 제 5 단계에서 공급되면 제 6 단계를 선택하고, 제 5 단계에서 종료 명령이 공급되지 않으면 제 3 단계를 선택한다(도 40의 (A)의 (S5) 참조).
또한 인터럽트 처리에서, 예를 들어 종료 명령을 공급할 수 있다.
<<제 6 단계>>
제 6 단계에서 프로그램은 종료된다(도 40의 (A)의 (S6) 참조). 또한 주된 처리가 종료되면, 인터럽트 처리도 종료된다.
인터럽트 처리는 이하에 기재하는 제 7 및 제 8 단계를 포함한다(도 40의 (B) 참조).
<<제 7 단계>>
제 7 단계에서, 소정의 기간에서 연산부에 의하여 행해진 동작이 소정의 동작에 상당하면, 프로그램은 제 8 단계로 이동하고, 소정의 기간에서 연산부에 의하여 행해진 동작이 소정의 동작에 상당하지 않으면, 제 7 단계를 다시 반복한다(도 40의 (B)의 (S7) 참조).
예를 들어, 소정의 기간에서 소정의 이벤트가 공급되는지의 여부는 분기 조건이 될 수 있다. 구체적으로는, 소정의 기간을 0초보다 길고 5초 이하, 바람직하게는 1초 이하, 더 바람직하게는 0.5초 미만, 더욱 바람직하게는 0.1초 이하로 할 수 있다. 따라서, 소정의 동작에 상당하는 동작이 인터럽트 처리의 동작 기간에서 행해지는지를 모니터할 수 있다.
또한 이하에서 기재하는 소정의 동작을 모니터할 대상으로 할 수 있다.
<<제 8 단계>>
제 8 단계에서, 정보를 생성한다(도 40의 (B)의 (S8)).
예를 들어, 소정의 기간에서 연산부에 의하여 행해진 소정의 동작에 대한 정보를 생성할 수 있다.
<<소정의 동작>>
예를 들어, 네트워크로부터 취득된 정보원을 인식하는 동작을 소정의 동작에 포함할 수 있다. 구체적으로는, 발신자의 전화 번호를 인식하는 동작, 이메일 송신자의 계정 정보, SNS의 계정 정보, 또는 URL 주소 정보 등을 소정의 동작에 포함할 수 있다. 또한, 위성 위치 확인 시스템 또는 리모트 액세스로 정보 처리 장치(200B)의 위치 정보를 취득하는 동작을 소정의 동작에 포함할 수 있다.
또한, 이들 정보원을 정의하는 정보를 제 8 단계에서 생성되는 정보에 포함할 수 있다.
예를 들어, 정보 처리 장치(200B)에 의하여 실행되는 애플리케이션의 동작을 소정의 동작에 포함할 수 있다. 구체적으로는, 인터넷 브라우저, SNS 클라이언트 소프트웨어, 또는 게임 등의 동작을 소정의 동작에 포함할 수 있다.
예를 들어, 프로그램을 종료하는 명령을 인식하는 동작을 소정의 동작에 포함할 수 있다.
이와 같이 하여, 사용자의 정보 처리 장치(200B)의 사용 상태 또는 사용 이력에 대한 정보를 네트워크에 공급할 수 있다.
<정보 처리 시스템의 구조예>
본 발명의 일 형태의 정보 처리 시스템(6000)을 도 39의 (B)를 참조하여 설명한다.
정보 처리 시스템(6000)은 정보를 공급하는 정보 처리 장치(200B) 및 정보를 취득하고 표시하는 정보 처리 장치(200C)를 포함한다(도 39의 (B) 참조).
또한 각각이 식별 정보를 공급하는 복수의 정보 처리 장치(200B)를 사용할 수도 있고, 이 경우, 하나의 정보 처리 장치(200B)를 다른 정보 처리 장치(200B)로부터 식별하고, 하나의 정보 처리 장치(200B)로부터 공급된 정보를 다른 정보 처리 장치(200B)로부터 공급된 정보로부터 식별하면서 정보 처리 장치(200C)에 정보를 표시할 수 있다.
또한 정보 처리 시스템(6000)은 네트워크를 이용한다. 네트워크는 액세스 포인트(6001B) 및 액세스 포인트(6001C)를 포함한다. 또한, 네트워크는 서버를 가진다.
액세스 포인트(6001B)는 정보 처리 장치(200B)로부터 공급되는 정보를 수신한다. 액세스 포인트(6001C)는 정보 처리 장치(200C)로부터 공급되는 정보를 수신한다.
예를 들어, 액세스 포인트(6001B) 또는 액세스 포인트(6001C)로서 라우터를 사용할 수 있다.
<<정보 처리 장치(200B)>>
정보 처리 장치(200B)는 상술한 구조를 가진다. 또한, 정보 처리 장치(200B)는 소정의 데이터를 소정의 서버로 공급한다.
예를 들어, 정보 처리 장치(200B)로서 휴대전화 또는 스마트폰을 사용할 수 있다.
<<정보 처리 장치(200C)>>
예를 들어, 정보 처리 장치(200C)로서 정보 처리 장치(200B)와 비슷한 구조를 가지는 정보 처리 장치를 사용할 수 있다.
또한, 정보 처리 장치(200C)로서 스마트 TV, 컴퓨터, 휴대전화, 또는 스마트폰을 사용할 수 있다.
예를 들어, 정보 처리 장치(200C)는 액세스 포인트(6001C)로부터 데이터를 취득하고 데이터를 표시한다.
정보 처리 장치(200C)는 소정의 서버를 모니터한다. 그러므로, 정보 처리 장치(200B)에 의하여 소정의 서버에 공급된 데이터를 정보 처리 장치(200C)에 의하여 취득할 수 있다.
예를 들어, 소정의 서버를 전용의 통신 소프트웨어, 인터넷 브러우저, 또는 SNS 또는 이메일 크러이언트 소프트웨어 등에 의하여 모니터함으로써 정보를 취득할 수 있다.
취득된 정보를 정보 처리 장치(200C)에 표시할 수 있다. 예를 들어, 정보 처리 장치(200B)로부터 공급되는 발신자의 전화번호, 이메일 송신자의 계정 정보, SNS의 계정 정보, 또는 URL 주소 정보 등을 표시할 수 있다.
또한, 위성 위치 확인 시스템으로 취득한 정보 처리 장치(200B)의 위치 정보를 지도에 기입하고 표시할 수 있다.
구체적으로는, 정보를 팝업창에 표시할 수 있다.
따라서, 정보 처리 장치(200B)의 사용 상태를 정보 처리 장치(200C)의 사용자가 모니터할 수 있다.
예를 들어, 정보 처리 장치(200C)의 사용자는 정보 처리 장치(200B)의 사용자의 통화의 내용을 엿듣고 기록할 수 있다. 또한, 정보 처리 장치(200C)의 사용자는 정보 처리 장치(200B)에 원격으로 액세스할 수 있고 정보 처리 장치(200B)의 사용 환경을 카메라로 촬상할 수 있다. 또한, 정보 처리 장치(200C)의 사용자는 정보 처리 장치(200B)의 위치 정보를 모니터할 수 있다.
따라서, 예를 들어, 보호자가 보호받는 사람을 감시할 수 있다. 또한, 후견인이 피후견인을 감시할 수 있다. 또한, 보좌인(保佐人)이 피보좌인을 감시할 수 있다.
또한, 본 실시형태는 본 명세서에서의 다른 어느 실시형태와 적절히 조합될 수 있다.
(실시형태 11)
본 실시형태에서, 전력이 공급되지 않을 때에도 저장된 데이터를 유지할 수 있고, 기록 사이클 수에 제한이 없는 반도체 장치(기억 장치) 및 상기 반도체 장치를 포함하는 CPU에 대하여 설명한다. 본 실시형태에 기재된 CPU는 예를 들어 실시형태 9 또는 10에 기재되는 정보 처리 장치에 사용할 수 있다.
<<기억 장치>>
전력이 공급되지 않을 때에도 저장된 데이터를 유지할 수 있고, 기록 사이클 수에 제한이 없는 반도체 장치(기억 장치)의 예를 도 41의 (A) 내지 (C)에 나타내었다. 또한 도 41의 (B)는 도 41의 (A)의 회로도이다.
도 41의 (A) 및 (B)에 도시된 반도체 장치는 제 1 반도체 재료를 사용한 트랜지스터(3200), 제 2 반도체 재료를 사용한 트랜지스터(3300), 및 용량 소자(3400)를 포함한다.
제 1 및 제 2 반도체 재료들은 에너지 갭이 상이한 것이 바람직하다. 예를 들어 제 1 반도체 재료는 산화물 반도체 외의 반도체 재료(이러한 반도체 재료의 예에는 실리콘(왜곡 실리콘을 포함함), 저마늄, 실리콘 저마늄, 탄소화 실리콘, 비화 갈륨, 비화 알루미늄 갈륨, 인화 인듐, 질화 갈륨, 및 유기 반도체가 포함됨)로 할 수 있고, 제 2 반도체 재료는 산화물 반도체로 할 수 있다. 단결정 실리콘 등 산화물 반도체 외의 재료를 사용한 트랜지스터는 쉽게 고속 동작할 수 있다. 한편, 산화물 반도체를 포함하는 트랜지스터는 오프 상태 전류가 낮다.
트랜지스터(3300)는 산화물 반도체를 포함하는 반도체층에 채널이 형성된 트랜지스터이다. 트랜지스터(3300)의 오프 상태 전류가 작기 때문에, 저장된 데이터는 오랫동안 유지될 수 있다. 바꿔 말하면, 리프레시 동작이 불필요하거나, 또는 리프레시 동작의 빈도가 매우 낮은 반도체 기억 장치를 제공할 수 있기 때문에 소비전력을 충분히 저감시킬 수 있다.
도 41의 (B)에 있어서, 제 1 배선(3001)이 트랜지스터(3200)의 전극과 전기적으로 접속되어 있다. 제 2 배선(3002)은 트랜지스터(3200)의 드레인 전극에 전기적으로 접속되어 있다. 제 3 배선(3003)은 트랜지스터(3300)의 소스 전극 및 드레인 전극 중 한쪽에 전기적으로 접속되어 있다. 제 4 배선(3004)은 트랜지스터(3300)의 게이트 전극에 전기적으로 접속되어 있다. 트랜지스터(3200)의 게이트 전극 및 트랜지스터(3300)의 소스 전극 및 드레인 전극 중 다른 쪽은 용량 소자(3400)의 한쪽 전극에 전기적으로 접속된다. 제 5 배선(3005)이 용량 소자(3400)의 다른 쪽 전극에 전기적으로 접속되어 있다.
도 41의 (A)에서의 반도체 장치는, 트랜지스터(3200)의 게이트 전극의 전위가 유지될 수 있는 특징을 가지기 때문에 다음과 같이 데이터의 기록, 유지, 및 판독이 가능하다.
데이터의 기록 및 유지에 대하여 설명한다. 먼저, 제 4 배선(3004)의 전위를 트랜지스터(3300)가 온이 되는 전위로 설정하여 트랜지스터(3300)를 온으로 한다. 이에 따라, 제 3 배선(3003)의 전위가 트랜지스터(3200)의 게이트 전극 및 용량 소자(3400)에 공급된다. 즉, 트랜지스터(3200)의 게이트 전극에 소정의 전하가 공급된다(기록). 여기서, 상이한 전위를 제공하는 2종류의 전하(이하 로(low) 레벨 전하 및 하이(high) 레벨 전하라고 함) 중 하나가 공급된다. 그 후, 제 4 배선(3004)의 전위를 트랜지스터(3300)가 오프가 되는 전위로 설정하여, 트랜지스터(3300)를 오프로 한다. 이에 따라, 트랜지스터(3200)의 게이트 전극에 공급된 전하가 유지된다(유지).
트랜지스터(3300)의 오프 전류는 매우 낮기 때문에, 트랜지스터(3200)의 게이트 전극의 전하가 오랫동안 유지된다.
다음으로 데이터의 판독에 대하여 설명한다. 제 1 배선(3001)에 소정의 전위(정전위)를 공급하면서, 제 5 배선(3005)에 적절한 전위(판독 전위)를 공급함으로써, 트랜지스터(3200)의 게이트 전극에 유지된 전하의 양에 따라 제 2 배선(3002)의 전위가 변동된다. 이는, 트랜지스터(3200)로서 n채널형 트랜지스터를 사용하면, 트랜지스터(3200)의 게이트 전극에 하이 레벨 전하가 주어질 때의 외견상 문턱 전압(Vth _H)이 트랜지스터(3200)의 게이트 전극에 로 레벨 전하가 주어질 때의 외견상 문턱 전압(Vth _L)보다 낮기 때문이다. 여기서 외견상 문턱 전압이란, 트랜지스터(3200)를 온으로 하는 데 필요한 제 5 배선(3005)의 전위를 말한다. 따라서, 제 5 배선(3005)의 전위를 Vth _H와 Vth _L 사이에 있는 전위(V0)로 설정함으로써, 트랜지스터(3200)의 게이트 전극에 공급된 전하를 결정할 수 있다. 예를 들어, 기록에서 트랜지스터(3200)의 게이트 전극에 하이 레벨 전하가 공급되고 제 5 배선(3005)의 전위가 V0(>Vth _H)인 경우에, 트랜지스터(3200)는 온이 된다. 기록에서 트랜지스터(3200)의 게이트 전극에 로 레벨 전하가 공급되는 경우에, 제 5 배선(3005)의 전위가 V0(<Vth _L)이더라도 트랜지스터(3200)는 오프로 유지된다. 따라서, 제 2 배선(3002)의 전위를 결정함으로써, 트랜지스터(3200)의 게이트 전극에 유지된 데이터를 판독할 수 있다.
또한 메모리 셀이 배열되는 경우, 지정한 메모리 셀의 정보만을 판독할 수 있는 것이 필요하다. 예를 들어, 데이터를 판독하지 않는 메모리 셀의 제 5 배선(3005)에, 게이트 전극으로 공급되는 전위와 상관없이 트랜지스터(3200)가 오프가 되는 전위, 즉 Vth _H보다 낮은 전위를 공급함으로써, 원하는 메모리 셀의 데이터만을 판독할 수 있다. 또는, 데이터를 판독하지 않는 메모리 셀의 제 5 배선(3005)에, 게이트 전극으로 공급되는 전위와 상관없이 트랜지스터(3200)가 온이 되는 전위, 즉 Vth _L보다 높은 전위를 공급함으로써, 지정한 메모리 셀의 데이터만을 판독할 수 있다.
도 41의 (C)에 도시된 반도체 장치는, 트랜지스터(3200)가 제공되지 않은 점에서 도 41의 (A)에 도시된 반도체 장치와 다르다. 이 경우, 도 41의 (A)에 도시된 반도체 장치와 같은 식으로 데이터의 기록 및 유지 동작을 행할 수 있다.
다음으로, 도 41의 (C)에 도시된 반도체 장치의 데이터 판독에 대하여 설명한다. 트랜지스터(3300)가 온이 되면 플로팅 상태에 있는 제 3 배선(3003)과, 용량 소자(3400)가 서로 전기적으로 접속되고, 제 3 배선(3003)과 용량 소자(3400) 사이에서 전하가 재분배된다. 결과적으로 제 3 배선(3003)의 전위가 변화된다. 제 3 배선(3003)의 전위의 변화량은 용량 소자(3400)의 한쪽 전극의 전위(또는 용량 소자(3400)에 축적된 전하)에 따라 달라진다.
예를 들어 전하 재분배 후의 제 3 배선(3003)의 전위는 (CB×VB0+C×V)/(CB+C)이고, V는 용량 소자(3400)의 한쪽 전극의 전위, C는 용량 소자(3400)의 용량, CB는 제 3 배선(3003)의 용량 성분, 그리고 VB0은 전하 재분배 전의 제 3 배선(3003)의 전위이다. 따라서, 메모리 셀이, 용량 소자(3400)의 한쪽 전극의 전위가 V1 및 V0(V1>V0)인 2가지 상태 중 어느 상태에 있다고 상정하면, 전위 V1을 유지하는 경우의 제 3 배선(3003)의 전위(=(CB×VB0+C×V1)/(CB+C))가, 전위 V0을 유지하는 경우의 제 3 배선(3003)의 전위(=(CB×VB0+C×V0)/(CB+C))보다 높다는 것을 알 수 있다.
그리고 제 3 배선(3003)의 전위를 소정의 전위와 비교함으로써 데이터를 판독할 수 있다.
이 경우, 메모리 셀을 구동시키기 위한 구동 회로에서 제 1 반도체 재료를 함유하는 트랜지스터를 사용하고, 제 2 반도체 재료를 함유하는 트랜지스터를 트랜지스터(3300)로서 구동 회로 위에 적층하여도 좋다.
채널 형성 영역이 산화물 반도체를 사용하여 형성되고 오프 상태 전류가 매우 낮은 트랜지스터를 포함하면, 본 실시형태에 기재되는 반도체 장치는 저장한 데이터를 매우 오랫동안 유지할 수 있다. 바꿔 말하면 리프레시 동작이 필요 없게 되거나 또는 리프레시 동작의 빈도를 매우 적게 할 수 있어 소비전력을 충분히 저감시킬 수 있다. 또한 전력이 공급되지 않는 경우(다만 전위는 고정되는 것이 바람직함)에도 저장한 데이터를 오랫동안 유지할 수 있다.
또한, 본 실시형태에 기재된 반도체 장치에서는, 데이터의 기록에 높은 전압이 필요하지 않아, 소자의 열화 문제가 없다. 예를 들어 종래의 비휘발성 메모리와 달리, 플로팅 게이트에/로부터 전자를 주입 및 추출할 필요가 없기 때문에, 게이트 절연막의 열화 등의 문제가 발생되지 않는다. 즉, 본 실시형태에 기재된 반도체 장치는 종래의 비휘발성 메모리의 문제인 데이터를 재기록할 수 있는 횟수에 대한 제한이 없고, 그 신뢰성이 대폭 향상된다. 또한 트랜지스터의 상태(온 또는 오프)에 따라 데이터가 기록됨으로써 고속 동작을 쉽게 달성할 수 있다.
상술한 기억 장치를 예를 들어, DSP(digital signal processor), 커스텀 LSI, 또는 PLD(programmable logic device) 등의 LSI, 및 RF-ID(radio frequency identification) 태그, 이에 더하여 CPU(central processing unit)에서도 사용할 수 있다.
<CPU>
도 42에 도시된 반도체 장치(1400)는 CPU 코어(1401), 파워 매니지먼트 유닛(1421), 및 주변 회로(1422)를 포함한다. 파워 매니지먼트 유닛(1421)은 파워 컨트롤러(1402) 및 파워 스위치(1403)를 포함한다. 주변 회로(1422)는 캐시 메모리를 포함하는 캐시(1404), 버스 인터페이스(BUS I/F)(1405), 및 디버그 인터페이스(Debug I/F)(1406)를 포함한다. CPU 코어(1401)는 데이터 버스(1423), 제어 유닛(1407), 프로그램 카운터(PC)(1408), 파이프라인 레지스터(1409), 파이프라인 레지스터(1410), 산술 논리 연산 유닛(ALU)(1411), 및 레지스터 파일(1412)을 포함한다. 데이터는 데이터 버스(1423)를 통하여 CPU 코어(1401)와 캐시(1404) 등의 주변 회로(1422) 간에서 전송된다.
반도체 장치(셀)는 파워 컨트롤러(1402) 및 제어 유닛(1407)으로 대표되는 많은 논리 회로, 특히, 스탠더드 셀을 사용하여 구성할 수 있는 모든 논리 회로에 적용할 수 있다. 따라서, 반도체 장치(1400)를 작게 할 수 있다. 반도체 장치(1400)는 소비전력을 저감할 수 있다. 반도체 장치(1400)는 동작 속도를 더 빠르게 할 수 있다. 반도체 장치(1400)는 전원 전압의 변동이 작게 할 수 있다.
p채널형 Si 트랜지스터 및, 채널 형성 영역에 산화물 반도체(바람직하게는 In, Ga, 및 Zn을 함유하는 산화물)를 포함하는 위의 실시형태에서 기재한 트랜지스터를 반도체 장치(셀)에 사용하고 이 반도체 장치(셀)를 반도체 장치(1400)에 적용하면, 반도체 장치(1400)를 작게 할 수 있다. 반도체 장치(1400)는 소비전력을 저감할 수 있다. 반도체 장치(1400)는 동작 속도를 빠르게 할 수 있다. 특히, Si 트랜지스터가 p채널형만이면, 제조 비용을 삭감할 수 있다.
제어 유닛(1407)은 PC(1408), 파이프라인 레지스터(1409 및 1410), ALU(1411), 레지스터 파일(1412), 캐시(1404), 버스 인터페이스(1405), 디버그 인터페이스(1406), 및 파워 컨트롤러(1402)의 동작을 완전하게 제어함으로써, 입력된 애플리케이션 등의 프로그램에 포함된 명령을 디코딩하고 실행하는 기능을 가진다.
ALU(1411)는 사칙 연산 및 논리 연산 등의 각종 연산 처리를 수행하는 기능을 가진다.
캐시(1404)는, 자주 사용되는 데이터를 일시적으로 저장하는 기능을 가진다. PC(1408)는, 다음에 실행될 명령의 어드레스를 저장하는 기능을 가지는 레지스터이다. 도 42에는 도시되지 않았지만, 캐시(1404)는 캐시 메모리의 동작을 제어하는 캐시 컨트롤러를 포함한다.
파이프라인 레지스터(1409)는 명령 데이터를 일시적으로 저장하는 기능을 가진다.
레지스터 파일(1412)은 범용 레지스터를 포함하는 복수의 레지스터를 포함하고, 메인 메모리로부터 판독되는 데이터, 또는 ALU(1411)에서의 연산 동작의 결과로서 얻어진 데이터 등을 저장할 수 있다.
파이프라인 레지스터(1410)는 ALU(1411)의 연산 동작에 사용되는 데이터, 또는 ALU(1411)의 연산 동작의 결과로서 얻어진 데이터 등을 일시적으로 저장하는 기능을 가진다.
버스 인터페이스(1405)는 반도체 장치(1400)와 반도체 장치(1400) 외부의 장치들 사이의 데이터의 경로로서 기능한다. 디버그 인터페이스(1406)는 디버그를 제어하는 명령을 반도체 장치(1400)로 입력하기 위한 신호의 경로로서 기능한다.
파워 스위치(1403)는 반도체 장치(1400)에서의 파워 컨트롤러(1402)의 외부의 회로에 대한 전원 전압의 공급을 제어하기 위한 기능을 가진다. 이들 회로는 상이한 파워 도메인에 속한다. 파워 스위치(1403)는 같은 파워 도메인에서 전원 전압이 회로에 공급될지 여부를 제어한다. 파워 컨트롤러(1402)는 파워 스위치(1403)의 동작을 제어하기 위한 기능을 가진다.
상술한 구조를 가지는 반도체 장치(1400)는 파워 게이팅을 할 수 있다. 파워 게이팅 동작의 흐름의 예에 대하여 설명하겠다.
먼저, CPU 코어(1401)는 파워 컨트롤러(1402)에서 전원 전압의 공급을 정지하는 타이밍을 설정한다. 다음으로, 파워 게이팅을 시작하는 명령이 CPU 코어(1401)로부터 파워 컨트롤러(1402)로 송신된다. 다음에, 반도체 장치(1400)의 레지스터 및 캐시(1404)는 데이터의 저장을 시작한다. 다음으로, 파워 스위치(1403)는 반도체 장치(1400)의 파워 컨트롤러(1402) 외의 회로로의 전원 전압의 공급을 정지한다. 그리고, 인터럽트 신호가 파워 컨트롤러(1402)에 입력되어, 반도체 장치(1400)에 포함되는 회로로 전원 전압의 공급이 시작된다. 또한, 입터럽트 신호의 입력에 상관없이 전원 전압의 공급을 시작하는 타이밍을 결정하기 위하여 사용되도록 파워 컨트롤러(1402)에 카운터를 제공하여도 좋다. 다음으로, 레지스터 및 캐시(1404)는 데이터 복귀를 시작한다. 그 후, 명령의 실행이 제어 유닛(1407)에서 재개된다.
이 파워 게이팅은 프로세서 전체 또는 프로세서에 포함되는 하나 이상의 논리 회로에서 수행될 수 있다. 전력의 공급은 짧은 시간이어도 정지할 수 있다. 따라서, 공간적으로 또는 시간적으로 미세한 입도로 소비전력을 저감할 수 있다.
파워 게이팅을 행할 때, CPU 코어(1401) 또는 주변 회로(1422)에 의하여 유지되는 정보는 짧은 시간으로 리스토어하는 것이 바람직하다. 이 경우, 전원을 짧은 시간에 온 또는 오프로 할 수 있고, 전력 절약 효과가 현저해진다.
CPU 코어(1401) 또는 주변 회로(1422)에 의하여 유지되는 정보를 짧은 시간으로 리스토어하기 위하여, 정보가 플립플롭 회로 내로 리스토어되는 것이 바람직하다(백업 동작이 가능한 플립플롭 회로라고 함). 또한, 정보는 SRAM 셀 내로 리스토어되는 것이 바람직하다(백업 동작이 가능한 SRAM이라고 함). 백업 동작이 가능한 플립플롭 회로 및 SRAM 셀은 채널 형성 영역에 산화물 반도체(바람직하게는 In, Ga, 및 Zn을 함유하는 산화물)를 포함하는 트랜지스터를 포함하는 것이 바람직하다. 결과적으로, 트랜지스터가 낮은 오프 상태 전류를 가지기 때문에 백업 동작이 가능한, 플립플롭 회로 및 SRAM 셀은 전원 공급 없이 장시간 정보를 유지할 수 있다. 트랜지스터가 빠른 스위칭 속도를 가지면, 백업 동작이 가능한 플립플롭 회로 및 SRAM 셀은 짧은 시간으로 정보를 리스토어하고 복귀할 수 있는 경우가 있다.
백업 동작이 가능한 플립플롭 회로의 예에 대하여 도 43을 참조하여 설명한다.
도 43에 나타낸 반도체 장치(1500)는 백업 동작이 가능한 플립플롭 회로의 예이다. 반도체 장치(1500)는 제 1 기억 회로(1501), 제 2 기억 회로(1502), 제 3 기억 회로(1503), 및 판독 회로(1504)를 포함한다. 전원 전압으로서, 전위 V1과 전위 V2 사이의 전위차가 반도체 장치(1500)에 공급된다. 전위 V1 및 전위 V2 중 하나는 하이 레벨이고, 다른 하나는 로 레벨이다. 전위 V1이 로 레벨이고 전위 V2가 하이 레벨일 때의 반도체 장치(1500)의 예를 아래에서 설명한다.
제 1 기억 회로(1501)는 반도체 장치(1500)에 전원 전압이 공급되는 기간에 데이터를 포함하는 신호 D가 입력될 때 데이터를 유지하는 기능을 가진다. 제 1 기억 회로(1501)는 반도체 장치(1500)에 전원 전압이 공급되는 기간에 상기 유지된 데이터를 포함하는 신호 Q를 출력한다. 한편, 제 1 기억 회로(1501)는 반도체 장치(1500)에 전원 전압이 공급되지 않는 기간에 데이터를 유지할 수 없다. 즉, 제 1 기억 회로(1501)는 휘발성 기억 회로라고 할 수 있다.
제 2 기억 회로(1502)는 제 1 기억 회로(1501)에 유지된 데이터를 판독하여 저장(또는 리스토어)하는 기능을 가진다. 제 3 기억 회로(1503)는 제 2 기억 회로(1502)에 유지된 데이터를 판독하여 저장(또는 리스토어)하는 기능을 가진다. 판독 회로(1504)는 제 2 기억 회로(1502) 또는 제 3 기억 회로(1503)에 유지된 데이터를 판독하여 제 1 기억 회로(1501)에 저장(또는 복귀)하는 기능을 가진다.
특히, 제 3 기억 회로(1503)는 반도체 장치(1500)에 전원 전압이 공급되지 않는 기간에도 제 2 기억 회로(1502)에 유지된 데이터를 판독하여 저장(또는 리스토어)하는 기능을 가진다.
도 43에 나타낸 바와 같이, 제 2 기억 회로(1502)는 트랜지스터(1512) 및 커패시터(1519)를 포함한다. 제 3 기억 회로(1503)는 트랜지스터(1513), 트랜지스터(1515), 및 커패시터(1520)를 포함한다. 판독 회로(1504)는 트랜지스터(1510), 트랜지스터(1518), 트랜지스터(1509), 및 트랜지스터(1517)를 포함한다.
트랜지스터(1512)는 제 1 기억 회로(1501)에 유지된 데이터에 따라 커패시터(1519)를 충방전하는 기능을 가진다. 트랜지스터(1512)는 제 1 기억 회로(1501)에 유지된 데이터에 따라 커패시터(1519)를 고속으로 충방전할 수 있는 것이 바람직하다. 구체적으로는, 트랜지스터(1512)는 채널 형성 영역에 결정성 실리콘(바람직하게는 다결정 실리콘, 더 바람직하게는 단결정 실리콘)을 함유하는 것이 바람직하다.
트랜지스터(1513)의 온/오프 상태는 커패시터(1519)에 유지된 전하에 따라 결정된다. 트랜지스터(1515)는 트랜지스터가 도통 상태이면, 배선(1544)의 전위에 따라 커패시터(1520)를 충방전하는 기능을 가진다. 트랜지스터(1515)의 오프 상태 전류가 매우 작은 것이 바람직하다. 구체적으로는, 트랜지스터(1515)는 산화물 반도체(바람직하게는 In, Ga, 및 Zn을 함유하는 산화물)를 채널 형성 영역에 함유하는 것이 바람직하다.
소자들 사이의 구체적인 접속 관계는 다음과 같다. 트랜지스터(1512)의 소스 및 드레인 중 한쪽은 제 1 기억 회로(1501)에 접속된다. 트랜지스터(1512)의 소스 및 드레인 중 다른 쪽은 커패시터(1519)의 한쪽 전극, 트랜지스터(1513)의 게이트, 및 트랜지스터(1518)의 게이트에 접속된다. 커패시터(1519)의 다른 쪽 전극은 배선(1542)에 접속된다. 트랜지스터(1513)의 소스 및 드레인 중 한쪽은 배선(1544)과 접속된다. 트랜지스터(1513)의 소스 및 드레인 중 다른 쪽은 트랜지스터(1515)의 소스 및 드레인 중 한쪽에 접속된다. 트랜지스터(1515)의 소스 및 드레인 중 다른 쪽은 커패시터(1520)의 한쪽 전극 및 트랜지스터(1510)의 게이트에 접속된다. 커패시터(1520)의 다른 쪽 전극은 배선(1543)에 접속된다. 트랜지스터(1510)의 소스 및 드레인 중 한쪽은 배선(1541)에 접속된다. 트랜지스터(1510)의 소스 및 드레인 중 다른 쪽은 트랜지스터(1518)의 소스 및 드레인 중 한쪽에 접속된다. 트랜지스터(1518)의 소스 및 드레인 중 다른 쪽은 트랜지스터(1509)의 소스 및 드레인 중 한쪽에 접속된다. 트랜지스터(1509)의 소스 및 드레인 중 다른 쪽은 트랜지스터(1517)의 소스 및 드레인 중 한쪽 및 제 1 기억 회로(1501)에 접속된다. 트랜지스터(1517)의 소스 및 드레인 중 다른 쪽은 배선(1540)에 접속된다. 도 43에서 트랜지스터(1509)의 게이트는 트랜지스터(1517)의 게이트에 접속되었지만, 트랜지스터(1517)의 게이트에 반드시 접속될 필요는 없다.
상술한 실시형태에서 예로서 기재한 트랜지스터를 트랜지스터(1515)에 적용할 수 있다. 트랜지스터(1515)의 오프 상태 전류가 낮기 때문에, 반도체 장치(1500)는 전원 공급 없이 장시간 정보를 유지할 수 있다. 트랜지스터(1515)의 양호한 스위칭 특성에 의하여 반도체 장치(1500)는 고속의 백업 및 리카버리를 수행할 수 있다.
본 실시형태의 적어도 일부는 본 명세서에서 기재하는 다른 실시형태 중 어느 것과 적절히 조합하여 실시할 수 있다.
(실시형태 12)
본 실시형태에서, 본 발명의 일 형태의 표시 장치를 각각 포함하는 전자 기기에 대하여 도 44의 (A) 내지 (H)를 참조하여 설명한다.
도 44의 (A) 내지 (G)는 전자 기기를 도시한 것이다. 이들 전자 기기는 하우징(5000), 표시부(5001), 스피커(5003), LED 램프(5004), 조작 키(5005)(전원 스위치 또는 조작 스위치를 포함함), 접속 단자(5006), 센서(5007)(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학물질, 음성, 시간, 경도, 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 가지는 센서), 및 마이크로폰(5008) 등을 포함할 수 있다.
도 44의 (A)는 상기 구성 요소들에 더하여, 스위치(5009), 및 적외선 포트(5010) 등을 포함할 수 있는 모바일 컴퓨터를 도시한 것이다. 도 44의 (B)는 상기 구성 요소에 더하여, 제 2 표시부(5002) 및 기록 매체 판독부(5011) 등을 포함할 수 있는, 기록 매체가 제공된 휴대 화상 재생 장치(예를 들어, DVD 재생 장치)를 도시한 것이다. 도 44의 (C)는 상기 구성 요소들에 더하여, 제 2 표시부(5002), 지지부(5012), 및 이어폰(5013) 등을 포함할 수 있는 고글형 디스플레이를 도시한 것이다. 도 44의 (D)는 상기 구성 요소에 더하여, 기록 매체 판독부(5011) 등을 포함할 수 있는 휴대용 게임기를 도시한 것이다. 도 44의 (E)는 상술한 구성 요소에 더하여, 안테나(5014), 셔터 버튼(5015), 및 수상부(5016) 등을 포함할 수 있고 텔레비전 수신 기능을 가지는 디지털 카메라를 도시한 것이다. 도 44의 (F)는 상기 구성 요소에 더하여, 제 2 표시부(5002) 및 기록 매체 판독부(5011) 등을 포함할 수 있는 휴대용 게임기를 도시한 것이다. 도 44의 (G)는 상기 구성 요소에 더하여, 신호를 송신 및 수신할 수 있는 충전기(5017) 등을 포함할 수 있는 휴대 텔레비전 수신기를 도시한 것이다.
도 44의 (A) 내지 (G)의 전자 기기는, 다양한 정보(예를 들어 정지 화상, 동영상, 및 텍스트 화상)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜, 및 시간 등을 표시하는 기능, 다양한 소프트웨어(프로그램)로 처리를 제어하는 기능, 무선 통신 기능, 무선 통신 기능으로 다양한 컴퓨터 네트워크에 접속되는 기능, 무선 통신 기능으로 다양한 데이터를 송수신하는 기능, 및 기억 매체에 저장된 프로그램 또는 데이터를 판독하고 표시부에 표시하는 기능 등의 다양한 기능을 가질 수 있다. 또한, 복수의 표시부를 포함하는 전자 기기는, 하나의 표시부에는 주로 화상 데이터를 표시하면서 다른 표시부에는 텍스트 데이터를 표시하는 기능, 복수의 표시부에 시차(視差)를 고려한 화상을 표시함으로써 3차원 화상을 표시하는 기능 등을 가질 수 있다. 또한, 수상부를 포함하는 전자 기기는, 정지 화상을 촬영하는 기능, 동영상을 촬영하는 기능, 촬영한 화상을 자동 또는 수동으로 보정하는 기능, 촬영한 화상을 기억 매체(외부 기억 매체 또는 카메라에 통합된 기억 매체)에 저장하는 기능, 또는 촬영한 화상을 표시부에 표시하는 기능 등을 가질 수 있다. 또한, 도 44의 (A) 내지 (G)의 전자 기기의 기능은 이에 한정되지 않고, 전자 기기는 다양한 기능을 가질 수 있다.
도 44의 (H)는, 하우징(7302), 표시 패널(7304), 조작 버튼(7311 및 7312), 접속 단자(7313), 밴드(7321), 및 클래스프(7322) 등을 포함하는 스마트 워치를 도시한 것이다.
베젤로서 기능하는 하우징(7302)에 탑재된 표시 패널(7304)은 비(非)직사각형의 표시 영역을 포함한다. 표시 패널(7304)은 직사각형 표시 영역을 가져도 좋다. 표시 패널(7304)은 시각을 나타내는 아이콘(7305) 및 기타 아이콘(7306) 등을 표시할 수 있다.
도 44의 (H)의 스마트 워치는 다양한 정보(예를 들어, 정지 화상, 동영상, 및 텍스트 화상)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜, 및 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)로 처리를 제어하는 기능, 무선 통신 기능, 무선 통신 기능으로 다양한 컴퓨터 네트워크에 접속되는 기능, 무선 통신 기능으로 다양한 데이터를 송신 및 수신하는 기능, 및 기록 매체에 저장된 프로그램 또는 데이터를 판독하고 프로그램 또는 데이터를 표시부에 표시하는 기능 등의 다양한 기능을 가질 수 있다.
하우징(7302)은 스피커, 센서(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학물질, 음성, 시간, 경도, 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 가지는 센서), 및 마이크로폰 등을 포함할 수 있다. 또한, 스마트 워치는 표시 패널(7304)에 발광 소자를 사용하여 제작할 수 있다.
또한, 본 실시형태는 본 명세서에서의 다른 어느 실시형태와 적절히 조합될 수 있다.
예를 들어, 본 명세서 등에서, "X와 Y가 접속된다"라는 명시적인 기재는 X와 Y가 전기적으로 접속되는 것, X와 Y가 기능적으로 접속되는 것, 그리고 X와 Y가 직접 접속되는 것을 의미한다. 따라서, 소정의 접속 관계, 예를 들어, 도면 또는 문장에 나타낸 접속 관계에 한정되지 않으며, 도면 또는 문장에는 다른 접속 관계가 포함된다.
여기서, X 및 Y는 각각 물체(예를 들어, 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 또는 층)를 나타낸다.
X와 Y가 직접 접속되는 경우의 예에는, X와 Y 사이를 전기적으로 접속시키는 소자(예를 들어, 스위치, 트랜지스터, 커패시터, 인덕터, 레지스터, 다이오드, 표시 소자, 발광 소자, 또는 부하)가 X와 Y 사이에 접속되지 않는 경우, X와 Y를 전기적으로 접속시키는 소자를 개재하지 않고 X와 Y가 접속되는 경우가 포함된다.
예를 들어, X와 Y가 전기적으로 접속되는 경우에는, X와 Y 사이의 전기적 접속을 가능하게 하는 하나 이상의 소자(예를 들어, 스위치, 트랜지스터, 용량 소자, 인덕터, 레지스터, 다이오드, 표시 소자, 발광 소자, 또는 부하)가 X와 Y 사이에 접속될 수 있다. 또한, 스위치는 온 또는 오프가 되도록 제어된다. 즉, 스위치는 도통 또는 비도통(온 또는 오프)이 되어, 전류를 흘릴지 여부를 결정한다. 또는, 스위치는 전류 경로를 선택하고 전환하는 기능을 가진다. 또한, X와 Y가 전기적으로 접속되는 경우에는, X와 Y가 직접 접속되는 경우가 포함된다.
예를 들어, X와 Y가 기능적으로 접속되는 경우, X와 Y 사이의 기능적인 접속을 가능하게 하는 하나 이상의 회로(예를 들어, 인버터, NAND 회로, 또는 NOR 회로 등의 논리 회로; D/A 변환 회로, A/D 변환 회로, 또는 감마 보정 회로 등의 신호 변환 회로; 전원 회로(예를 들어 스텝업 회로 또는 스텝다운 회로) 또는 신호의 전위 레벨을 변화시키는 레벨 시프터 회로 등의 전위 레벨 변환 회로; 전압원; 전류원; 전환 회로; 신호 진폭 또는 전류의 양 등을 증가시킬 수 있는 회로, 연산 증폭기, 차동 증폭 회로, 소스 폴로어 회로, 및 버퍼 회로 등의 증폭 회로; 신호 생성 회로; 기억 회로; 및/또는 제어 회로)가 X와 Y 사이에 접속될 수 있다. 예를 들어 X와 Y 사이에 또 다른 회로가 개재되더라도 X로부터 출력된 신호가 Y로 전송되면 X와 Y는 기능적으로 접속된다. 또한, X와 Y가 기능적으로 접속되는 경우에는 X와 Y가 직접 접속되는 경우 및 X와 Y가 전기적으로 접속되는 경우가 포함된다.
또한, 본 명세서 등에서 "X와 Y가 전기적으로 접속된다"라는 명시적인 기재는, X와 Y가 전기적으로 접속되는 것(즉, X와 Y가 다른 소자 또는 다른 회로를 개재하여 접속되는 경우), X와 Y가 기능적으로 접속되는 것(즉, X와 Y가 다른 회로를 개재하여 기능적으로 접속되는 경우), 및 X와 Y가 직접 접속되는 것(즉, X와 Y가 다른 소자 또는 다른 회로를 개재하지 않고 접속되는 경우)을 의미한다. 즉, 본 명세서 등에서 "X와 Y가 전기적으로 접속되어 있다"라는 명시적인 기재는 "X와 Y가 접속되어 있다"라는 기재와 마찬가지이다.
예를 들어 트랜지스터의 소스(또는 제 1 단자 등)가 Z1을 통하여(또는 통하지 않고) X에 전기적으로 접속되고, 트랜지스터의 드레인(또는 제 2 단자 등)이 Z2를 통하여(또는 통하지 않고) Y에 전기적으로 접속되는 경우, 또는 트랜지스터의 소스(또는 제 1 단자 등)가 Z1의 일부에 직접 접속되고 Z1의 또 다른 일부가 X에 직접 접속되고, 트랜지스터의 드레인(또는 제 2 단자 등)이 Z2의 일부에 직접 접속되고 Z2의 또 다른 일부가 Y에 직접 접속되는 경우에는 다음 표현 중 어느 것을 사용할 수 있다.
상기 표현의 예에는 "X, Y, 트랜지스터의 소스(또는 제 1 단자 등), 및 트랜지스터의 드레인(또는 제 2 단자 등)은 서로 전기적으로 접속되고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), 및 Y는 이 순서대로 서로 전기적으로 접속된다", "트랜지스터의 소스(또는 제 1 단자 등)는 X에 전기적으로 접속되고, 트랜지스터의 드레인(또는 제 2 단자 등)은 Y에 전기적으로 접속되고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), 및 Y는 이 순서대로 서로 전기적으로 접속된다", 그리고 "X는 트랜지스터의 소스(또는 제 1 단자 등) 및 드레인(또는 제 2 단자 등)을 통하여 Y에 전기적으로 접속되고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), 및 Y는 이 순서대로 접속되도록 제공된다"가 포함된다. 상기 예와 비슷한 표현에 의하여, 회로 구성의 접속 순서를 규정하면, 트랜지스터의 소스(또는 제 1 단자 등)와 드레인(또는 제 2 단자 등)을 서로 구별하여 기술적 범위를 명기할 수 있다.
상기 표현의 다른 예에는 "트랜지스터의 소스(또는 제 1 단자 등)가 적어도 제 1 접속 경로를 통하여 X에 전기적으로 접속되고, 제 1 접속 경로는 제 2 접속 경로를 포함하지 않고, 제 2 접속 경로는 트랜지스터의 소스(또는 제 1 단자 등)와 트랜지스터의 드레인(또는 제 2 단자 등) 사이의 경로이고, Z1이 제 1 접속 경로에 있고, 트랜지스터의 드레인(또는 제 2 단자 등)은 적어도 제 3 접속 경로를 통하여 Y에 전기적으로 접속되고, 제 3 접속 경로는 제 2 접속 경로를 포함하지 않고, Z2가 제 3 접속 경로에 있다" 및 "트랜지스터의 소스(또는 제 1 단자 등)는 적어도 제 1 접속 경로에 의하여 Z1을 통하여 X에 전기적으로 접속되고, 제 1 접속 경로는 제 2 접속 경로를 포함하지 않고, 제 2 접속 경로는 트랜지스터가 제공된 접속 경로를 포함하고, 트랜지스터의 드레인(또는 제 2 단자 등)은 적어도 제 3 접속 경로에 의하여 Z2를 통하여 Y에 전기적으로 접속되고, 제 3 접속 경로는 제 2 접속 경로를 포함하지 않는다"가 포함된다. 상기 표현의 다른 예에는 "트랜지스터의 소스(또는 제 1 단자 등)는 제 1 전기적 경로에 적어도 Z1을 통하여 X와 전기적으로 접속되고, 제 1 전기적 경로는 제 2 전기적 경로를 포함하지 않고, 제 2 전기적 경로는 트랜지스터의 소스(또는 제 1 단자 등)로부터 트랜지스터의 드레인(또는 제 2 단자 등)까지의 전기적 경로이고, 트랜지스터의 드레인(또는 제 2 단자 등)은 제 3 전기적 경로에 적어도 Z2를 통하여 Y와 전기적으로 접속되고, 제 3 전기적 경로는 제 4 전기적 경로를 포함하지 않고, 제 4 전기적 경로는 트랜지스터의 드레인(또는 제 2 단자 등)으로부터 트랜지스터의 소스(또는 제 1 단자 등)까지의 전기적 경로이다"가 있다. 회로 구조에서의 접속 경로가 상술한 예와 비슷한 표현에 의하여 규정될 때, 트랜지스터의 소스(또는 제 1 단자 등) 및 드레인(또는 제 2 단자 등)은 서로 구별되어 기술적 범위를 특정할 수 있다.
또한, 이들 표현은 예이고, 이 표현들에 제한은 없다. 여기서, X, Y, Z1, 및 Z2는 각각 물체(예를 들어, 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 및 층)를 나타낸다.
회로도에서 독립적인 구성 요소가 서로 전기적으로 접속되더라도, 하나의 구성 요소가 복수의 구성 요소의 기능을 가지는 경우가 있다. 예를 들어, 배선의 일부가 전극으로서도 기능하는 경우, 하나의 도전막은 배선 및 전극으로서 기능한다. 따라서, 본 명세서에서 "전기적 접속"은 하나의 도전막이 복수의 구성 요소의 기능을 가지는 경우를 그 범주에 포함한다.
AF1: 배향막, AF2: 배향막, C: 커패시터, C1: 도전막, C2: 도전막, CA: 도전막, CB: 도전막, C(g, h): 도전막, CD(g, h): 도전막, CE(g, h): 도전막, CF(g, h): 도전막, CG(g, h): 도전막, CL: 제어선, CL2: 제어선, COM: 배선, CF: 착색막, DC1: 검지 회로, DC1A: 검지 회로, DC1B: 검지 회로, DC11: 검지 회로, DC12: 검지 회로, DC13: 검지 회로, DC14: 검지 회로, DC2: 검지 회로, DC3: 검지 회로, FPC: 플렉시블 인쇄 회로 기판(flexible printed circuit board), GD: 구동 회로, GDA: 구동 회로, GDB: 구동 회로, LS: 선, LV: 선, MA: 트랜지스터, MC: 트랜지스터, MD: 트랜지스터, ME: 트랜지스터, MDB: 트랜지스터, MDC: 트랜지스터, MDE: 트랜지스터, ML1: 신호선, ML2: 신호선, ML3: 신호선, ML4: 신호선, ML5: 신호선, ML6: 신호선, MLA: 신호선, MLB: 신호선, MLC: 신호선, MLD: 신호선, ML(g, h): 신호선, MUX: 선택 회로, S(j): 신호선, SD: 구동 회로, SW: 스위치, PIC1: 화상 정보, PIC2: 화상 정보, PIC3: 화상 정보, PIC4: 화상 정보, T(V): 기간, T1: 기간, T2: 기간, V: 화상 정보, VCOM: 배선, 100: 트랜지스터, 102: 기판, 104: 도전막, 106: 절연막, 107: 절연막, 108: 산화물 반도체막, 108a: 산화물 반도체막, 108b: 산화물 반도체막, 108c: 산화물 반도체막, 112a: 도전막, 112b: 도전막, 114: 절연막, 116: 절연막, 118: 절연막, 120a: 도전막, 120b: 도전막, 150: 트랜지스터, 200: 정보 처리 장치, 200B: 정보 처리 장치, 200C: 정보 처리 장치, 210: 연산 장치, 211: 연산부, 212: 기억부, 214: 전송로, 215: 입출력 인터페이스, 220: 입출력 장치, 230: 표시부, 230B: 표시부, 231: 표시 영역, 232: 화소, 235LC: 표시 소자, 240: 입력부, 250: 검지부, 290: 통신부, 301: 시프트 레지스터, 302: 선택 회로, 303: 회로, 312: 펄스 신호 출력 회로, 316: 커패시터, 318A: 스위치, 318B: 스위치, 318C: 스위치, 318D: 스위치, 700: 입출력 장치, 700C: 입출력 장치, 700D: 입출력 장치, 700E: 입출력 장치, 700F: 입출력 장치, 700G: 입출력 장치, 700H: 입출력 장치, 700T: 입력 장치, 700TC: 입력 장치, 701: 절연막, 701C: 절연막, 702: 화소, 703: 구동 회로, 703A: 구동 회로, 703B: 구동 회로, 703C: 구동 회로, 704: 도전막, 706: 절연막, 708: 반도체막, 710: 기재, 710P: 광학 필름, 711: 배선, 712A: 도전막, 712B: 도전막, 716: 절연막, 718: 반도체막, 718A: 영역, 718B: 영역, 718C: 영역, 719: 단자, 721A: 절연막, 721B: 절연막, 724: 도전막, 724B: 도전막, 728: 절연막, 728A: 절연막, 728B: 절연막, 730: 실란트, 750: 표시 소자, 751: 화소 전극, 753: 액정 재료를 함유하는 층, 770: 기재, 770P: 광학 필름, 771: 절연막, 775A: 영역, 775B: 영역, 1400: 반도체 장치, 1401: CPU 코어, 1402: 파워 컨트롤러, 1403: 파워 스위치, 1404: 캐시, 1405: 버스 인터페이스, 1406: 디버그 인터페이스, 1407: 제어 유닛, 1408: PC, 1409: 파이프라인 레지스터, 1410: 파이프라인 레지스터, 1411: ALU, 1412: 레지스터 파일, 1421: 파워 매니지먼트 유닛, 1422: 주변 회로, 1423:데이터 버스, 1500: 반도체 장치, 1501: 기억 회로, 1502: 기억 회로, 1503: 기억 회로, 1504: 회로, 1509: 트랜지스터, 1510: 트랜지스터, 1512: 트랜지스터, 1513: 트랜지스터, 1515: 트랜지스터, 1517: 트랜지스터, 1518: 트랜지스터, 1519: 커패시터, 1520: 커패시터, 1540: 배선, 1541: 배선, 1542: 배선, 1543: 배선, 1544: 배선, 3001: 배선, 3002: 배선, 3003: 배선, 3004: 배선, 3005: 배선, 3200: 트랜지스터, 3300: 트랜지스터, 3400: 커패시터, 5000: 하우징, 5001: 표시부, 5002: 표시부, 5003: 스피커, 5004: LED 램프, 5005: 조작 키, 5006: 접속 단자, 5007: 센서, 5008: 마이크로폰, 5009: 스위치, 5010: 적외선 포트, 5011: 기록 매체 판독부, 5012: 지지부, 5013: 이어폰, 5014: 안테나, 5015: 셔터 버튼, 5016: 수상부, 5017: 충전기, 7302: 하우징, 7304: 표시 패널, 7305: 아이콘, 7306: 아이콘, 7311: 동작 버튼, 7312: 동작 버튼, 7313: 접속 단자, 7321: 밴드, 7322: 클래스프
본 출원은 2016년 1월 20일에 일본 특허청에 출원된 일련 번호 2016-008612의 일본 특허 출원에 기초하고, 본 명세서에 그 전문이 참조로 통합된다.
본 출원은 2016년 1월 20일에 일본 특허청에 출원된 일련 번호 2016-008612의 일본 특허 출원에 기초하고, 본 명세서에 그 전문이 참조로 통합된다.
Claims (11)
- 입력 장치로서,
제 1 도전막;
제 2 도전막;
제 1 신호선; 및
제 2 신호선
을 포함하고,
상기 제 2 도전막은 상기 제 1 도전막과 중첩되지 않은 영역을 포함하고,
상기 제 1 신호선은 상기 제 1 도전막과 전기적으로 접속되고,
상기 제 2 신호선은 상기 제 2 도전막과 전기적으로 접속되고,
상기 제 1 도전막은 접근하는 물체에 용량 결합되고,
상기 제 2 도전막은 접근하는 물체에 용량 결합되는, 입력 장치. - 제 1 항에 있어서,
구동 회로; 및
검지 회로
를 더 포함하고,
상기 검지 회로는 상기 구동 회로에 전기적으로 접속되고,
상기 구동 회로는 상기 제 1 신호선 또는 상기 제 2 신호선을 선택하고,
상기 구동 회로는 상기 제 1 신호선이 선택되는 기간에 상기 제 1 신호선을 상기 검지 회로에 전기적으로 접속시키고,
상기 구동 회로는 상기 제 2 신호선이 선택되는 기간에 상기 제 2 신호선을 상기 검지 회로에 전기적으로 접속시키고,
상기 검지 회로는 탐색 신호를 공급하고,
상기 제 1 신호선은 상기 탐색 신호를 받고,
상기 제 1 신호선은 상기 탐색 신호 및 상기 제 1 도전막에 결합된 용량에 따라 변화되는 전위 또는 전류를 공급하고,
상기 검지 회로는 상기 전위 또는 상기 전류에 의거하여 검지 신호를 공급하는, 입력 장치. - 입출력 장치로서,
표시 장치; 및
제 2 항에 따른 입력 장치
를 포함하고,
상기 입력 장치는 상기 표시 장치의 표시면에 접근하는 물체를 검지하고,
상기 표시 장치는 상기 제 1 도전막과 중첩되는 영역을 포함한 제 1 화소를 포함하고,
상기 표시 장치는 상기 제 2 도전막과 중첩되는 영역을 포함한 제 2 화소를 포함하고,
상기 제 1 화소는 제 1 표시 소자를 포함하고,
상기 제 2 화소는 제 2 표시 소자를 포함하는, 입출력 장치. - 제 3 항에 있어서,
배선을 더 포함하고,
상기 배선은 소정의 전위를 공급하고,
상기 구동 회로는 상기 제 1 신호선이 선택되는 기간에 상기 제 2 신호선을 상기 배선에 전기적으로 접속시키고,
상기 구동 회로는 상기 제 2 신호선이 선택되는 기간에 상기 제 1 신호선을 상기 배선에 전기적으로 접속시키고,
상기 제 1 표시 소자는 제 1 화소 전극, 및 액정 재료를 포함한 층을 포함하고,
상기 제 1 화소 전극은 상기 액정 재료의 배향을 제어하는 전계가 상기 제 1 도전막과 상기 제 1 화소 전극 사이에 형성되도록 배치되고,
상기 제 2 표시 소자는 제 2 화소 전극, 및 상기 액정 재료를 포함한 층을 포함하고,
상기 제 2 화소 전극은 상기 액정 재료의 배향을 제어하는 전계가 상기 제 2 도전막과 상기 제 2 화소 전극 사이에 형성되도록 배치되는, 입출력 장치. - 제 1 항에 있어서,
구동 회로; 및
검지 회로
를 더 포함하고,
상기 검지 회로는 상기 구동 회로에 전기적으로 접속되고,
상기 제 2 도전막은 접근하는 물체에 의하여 차폐되는 전계가 상기 제 1 도전막과 상기 제 2 도전막 사이에 형성되도록 배치되고,
상기 구동 회로는 상기 제 1 신호선 및 상기 제 2 신호선을 선택하고,
상기 구동 회로는 상기 제 1 신호선 및 상기 제 2 신호선이 선택되는 기간에 상기 제 1 신호선 및 상기 제 2 신호선을 상기 검지 회로에 전기적으로 접속시키고,
상기 검지 회로는 탐색 신호를 공급하고,
상기 제 1 신호선은 상기 탐색 신호를 받고,
상기 제 2 신호선은 상기 탐색 신호, 및 상기 제 1 도전막과 상기 제 2 도전막 사이에 형성되는 전계에 따라 변화되는 전위 또는 전류를 공급하고,
상기 검지 회로는 상기 전위 또는 상기 전류에 의거하여 검지 신호를 공급하는, 입력 장치. - 입출력 장치로서,
표시 장치; 및
제 5 항에 따른 입력 장치
를 포함하고,
상기 입력 장치는 상기 표시 장치의 표시면에 접근하는 물체를 검지하고,
상기 표시 장치는 상기 제 1 도전막과 중첩되는 영역을 포함한 제 1 화소를 포함하고,
상기 표시 장치는 상기 제 2 도전막과 중첩되는 영역을 포함한 제 2 화소를 포함하고,
상기 제 1 화소는 제 1 표시 소자를 포함하고,
상기 제 2 화소는 제 2 표시 소자를 포함하는, 입출력 장치. - 제 6 항에 있어서,
배선을 더 포함하고,
상기 배선은 소정의 전위를 공급하고,
상기 구동 회로는 상기 제 1 신호선 및 상기 제 2 신호선이 선택되는 기간에 다른 신호선을 상기 배선에 전기적으로 접속시키고,
상기 구동 회로는 상기 다른 신호선이 선택되는 기간에 상기 제 1 신호선 및 상기 제 2 신호선을 상기 배선에 전기적으로 접속시키고,
상기 제 1 표시 소자는 제 1 화소 전극, 및 액정 재료를 포함한 층을 포함하고,
상기 제 1 화소 전극은 상기 액정 재료의 배향을 제어하는 전계가 상기 제 1 도전막과 상기 제 1 화소 전극 사이에 형성되도록 배치되고,
상기 제 2 표시 소자는 제 2 화소 전극, 및 상기 액정 재료를 포함한 층을 포함하고,
상기 제 2 화소 전극은 상기 액정 재료의 배향을 제어하는 전계가 상기 제 2 도전막과 상기 제 2 화소 전극 사이에 형성되도록 배치되는, 입출력 장치. - 정보 처리 장치로서,
연산 장치; 및
제 3 항에 따른 입출력 장치
를 포함하고,
상기 연산 장치는 위치 정보를 받고, 화상 정보 및 제어 정보를 공급하고,
상기 연산 장치는 상기 위치 정보에 따라 포인터의 이동 속도를 결정하고,
상기 연산 장치는 상기 포인터의 이동 속도에 따라 화상 정보의 콘트라스트 또는 밝기를 결정하는, 정보 처리 장치. - 제 8 항에 있어서,
입력부를 더 포함하고,
상기 입력부는 키보드, 하드웨어 버튼, 포인팅 디바이스, 터치 센서, 조도 센서, 촬상 장치, 음성 입력 장치, 시점 입력 장치, 및 자세 검출 장치 중 적어도 하나를 포함하는, 정보 처리 장치. - 정보 처리 장치로서,
연산 장치; 및
제 6 항에 따른 입출력 장치
를 포함하고,
상기 연산 장치는 위치 정보를 받고, 화상 정보 및 제어 정보를 공급하고,
상기 연산 장치는 상기 위치 정보에 따라 포인터의 이동 속도를 결정하고,
상기 연산 장치는 상기 포인터의 이동 속도에 따라 화상 정보의 콘트라스트 또는 밝기를 결정하는, 정보 처리 장치. - 제 10 항에 있어서,
입력부를 더 포함하고,
상기 입력부는 키보드, 하드웨어 버튼, 포인팅 디바이스, 터치 센서, 조도 센서, 촬상 장치, 음성 입력 장치, 시점 입력 장치, 및 자세 검출 장치 중 적어도 하나를 포함하는, 정보 처리 장치.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2016-008612 | 2016-01-20 | ||
| JP2016008612 | 2016-01-20 | ||
| PCT/IB2017/050099 WO2017125828A1 (en) | 2016-01-20 | 2017-01-10 | Input device, input/output device, and data processing device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20180103107A true KR20180103107A (ko) | 2018-09-18 |
Family
ID=59314503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020187023112A KR20180103107A (ko) | 2016-01-20 | 2017-01-10 | 입력 장치, 입출력 장치, 및 정보 처리 장치 |
Country Status (5)
| Country | Link |
|---|---|
| US (4) | US10324570B2 (ko) |
| JP (4) | JP6818560B2 (ko) |
| KR (1) | KR20180103107A (ko) |
| CN (2) | CN115185395A (ko) |
| WO (1) | WO2017125828A1 (ko) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102365490B1 (ko) | 2016-07-13 | 2022-02-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 입출력 패널, 입출력 장치, 반도체 장치 |
| WO2018073690A1 (en) | 2016-10-21 | 2018-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Touch sensor, display device, display module, and electronic device |
| WO2018097070A1 (ja) * | 2016-11-24 | 2018-05-31 | シャープ株式会社 | タッチパネル内蔵ディスプレイ |
| KR102566717B1 (ko) * | 2016-12-12 | 2023-08-14 | 삼성전자 주식회사 | 생체 센서를 구비한 전자 장치 |
| DE102017201665A1 (de) * | 2017-02-02 | 2018-08-02 | Robert Bosch Gmbh | Verfahren zur Einbindung eines dynamischen Objektes in eine digitale Karte eines hochautomatisierten Fahrzeugs (HAF) |
| TWI622911B (zh) * | 2017-02-14 | 2018-05-01 | 宏碁股份有限公司 | 觸控裝置 |
| CN107422511B (zh) * | 2017-07-04 | 2020-04-07 | 京东方科技集团股份有限公司 | 显示面板、显示装置和显示面板的制造方法 |
| CN109388263B (zh) * | 2017-08-04 | 2022-01-18 | 鸿富锦精密工业（深圳）有限公司 | 触控显示装置 |
| KR102526215B1 (ko) * | 2017-10-27 | 2023-04-26 | 엘지디스플레이 주식회사 | 터치패널 및 이를 포함하는 터치표시장치 |
| CN108389508B (zh) * | 2018-03-05 | 2020-10-20 | 云谷（固安）科技有限公司 | 显示模组以及电子设备 |
| KR102582836B1 (ko) | 2019-06-07 | 2023-09-27 | 삼성디스플레이 주식회사 | 터치 패널 및 이를 포함하는 표시 장치 |
| CN112446236B (zh) * | 2019-08-29 | 2023-04-07 | 天津大学青岛海洋技术研究院 | 一种基于脉冲式图像传感器的转化事件直线探测方法 |
| TWI719636B (zh) * | 2019-09-16 | 2021-02-21 | 友達光電股份有限公司 | 穿戴式裝置及其操作方法 |
| TWI710838B (zh) * | 2019-10-02 | 2020-11-21 | 友達光電股份有限公司 | 畫素陣列基板 |
| CN110688034A (zh) * | 2019-10-10 | 2020-01-14 | 业成科技（成都）有限公司 | 触控结构、触控装置及触控结构的驱动方法 |
| JP2021068206A (ja) * | 2019-10-24 | 2021-04-30 | 株式会社ジャパンディスプレイ | 表示装置 |
| TW202136781A (zh) * | 2019-12-20 | 2021-10-01 | 日商昭和電工股份有限公司 | 加速度感測器及使用此的加速度之評估方法以及安裝有加速度感測器的貨物 |
| CN111352566B (zh) * | 2020-02-27 | 2022-02-22 | 维沃移动通信有限公司 | 一种参数调节方法及电子设备 |
| US11922887B1 (en) | 2020-08-28 | 2024-03-05 | Apple Inc. | Displays with reduced data line crosstalk |
| CN112117320B (zh) * | 2020-09-30 | 2022-08-09 | 武汉天马微电子有限公司 | 一种显示面板和显示装置 |
| US11573653B2 (en) * | 2020-10-21 | 2023-02-07 | Novatek Microelectronics Corp. | Touch display apparatus, driver integrated circuit and touch display panel |
Family Cites Families (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8800595A (nl) * | 1988-03-10 | 1989-10-02 | Philips Nv | Weergeef- en opneeminrichting voor stereoscopische beeldweergave. |
| JP5408829B2 (ja) * | 1999-12-28 | 2014-02-05 | ゲットナー・ファンデーション・エルエルシー | アクティブマトリックス基板の製造方法 |
| JP2003099171A (ja) * | 2001-09-21 | 2003-04-04 | Sony Corp | 情報処理装置および情報処理方法、記録媒体、並びにプログラム |
| JP4687259B2 (ja) * | 2005-06-10 | 2011-05-25 | カシオ計算機株式会社 | 液晶表示装置 |
| JP2007235222A (ja) * | 2006-02-27 | 2007-09-13 | Kyocera Corp | 携帯端末及びその表示方法 |
| US10041188B2 (en) * | 2006-04-18 | 2018-08-07 | Hills, Inc. | Method and apparatus for production of meltblown nanofibers |
| CN104965621B (zh) * | 2006-06-09 | 2018-06-12 | 苹果公司 | 触摸屏液晶显示器及其操作方法 |
| JP4884912B2 (ja) * | 2006-10-10 | 2012-02-29 | 三菱電機株式会社 | 電子機器 |
| JP2008225821A (ja) * | 2007-03-13 | 2008-09-25 | Alps Electric Co Ltd | 入力装置 |
| JP2008250804A (ja) * | 2007-03-30 | 2008-10-16 | Kyocera Corp | 画像表示装置、画像変更制御装置及び画像変更プログラム |
| JP4957597B2 (ja) | 2007-05-18 | 2012-06-20 | セイコーエプソン株式会社 | センシング回路、その駆動方法、表示装置および電子機器 |
| US8040278B2 (en) * | 2007-11-09 | 2011-10-18 | Intel Corporation | Adaptive antenna beamforming |
| JP4816668B2 (ja) | 2008-03-28 | 2011-11-16 | ソニー株式会社 | タッチセンサ付き表示装置 |
| KR101525802B1 (ko) * | 2008-12-11 | 2015-06-11 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| US7995041B2 (en) | 2009-02-02 | 2011-08-09 | Apple Inc. | Integrated touch screen |
| US8217913B2 (en) | 2009-02-02 | 2012-07-10 | Apple Inc. | Integrated touch screen |
| JP5439059B2 (ja) | 2009-06-30 | 2014-03-12 | 株式会社ジャパンディスプレイ | 表示装置およびその駆動方法 |
| KR101727469B1 (ko) * | 2009-11-06 | 2017-04-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| CN102650916B (zh) | 2011-02-25 | 2014-11-26 | 乐金显示有限公司 | 集成触摸传感器的显示设备 |
| KR101503103B1 (ko) | 2011-03-25 | 2015-03-17 | 엘지디스플레이 주식회사 | 터치 센서 내장형 표시장치와 그 구동 방법 |
| DE102011017383A1 (de) | 2011-04-18 | 2012-10-18 | Ident Technology Ag | OLED-Interface |
| US9861017B2 (en) * | 2012-01-16 | 2018-01-02 | Nokia Technologies Oy | Method and shielding units for inductive energy coils |
| JP6351947B2 (ja) | 2012-10-12 | 2018-07-04 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| KR101667079B1 (ko) | 2012-12-24 | 2016-10-17 | 엘지디스플레이 주식회사 | 터치 센싱 장치 |
| KR101606874B1 (ko) | 2012-12-28 | 2016-03-28 | 엘지디스플레이 주식회사 | 터치스크린 일체형 표시장치 및 그 구동 방법 |
| KR20140095152A (ko) | 2013-01-23 | 2014-08-01 | 삼성디스플레이 주식회사 | 표시장치 |
| KR102174817B1 (ko) | 2013-12-02 | 2020-11-05 | 엘지디스플레이 주식회사 | 터치센서 일체형 표시장치 |
| JP2015143933A (ja) | 2014-01-31 | 2015-08-06 | 株式会社ジャパンディスプレイ | 静電容量型センサ付き表示装置及びその駆動方法 |
| JP6375223B2 (ja) * | 2014-01-31 | 2018-08-15 | 株式会社ジャパンディスプレイ | センサ付表示装置及びその駆動方法 |
| KR102272952B1 (ko) | 2014-04-29 | 2021-07-06 | 엘지디스플레이 주식회사 | 터치 센싱 장치와 그 구동 방법 |
| US9024913B1 (en) | 2014-04-28 | 2015-05-05 | Lg Display Co., Ltd. | Touch sensing device and driving method thereof |
| KR101633174B1 (ko) | 2014-04-28 | 2016-06-24 | 엘지디스플레이 주식회사 | 터치 센싱 장치와 그 구동 방법 |
| US20170102826A1 (en) * | 2014-06-30 | 2017-04-13 | Sharp Kabushiki Kaisha | Touch panel system and electronic equipment |
| TWI803287B (zh) | 2015-03-27 | 2023-05-21 | 日商半導體能源研究所股份有限公司 | 觸控面板 |
| US10372274B2 (en) | 2015-04-13 | 2019-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and touch panel |
| JP6034442B2 (ja) * | 2015-04-30 | 2016-11-30 | シナプティクス・ジャパン合同会社 | 半導体装置 |
| KR102392683B1 (ko) * | 2015-11-30 | 2022-05-02 | 엘지디스플레이 주식회사 | 터치스크린 내장형 표시장치 |
| US10025410B2 (en) * | 2015-12-28 | 2018-07-17 | Lg Display Co., Ltd. | Display device with touch sensor |
-
2017
- 2017-01-10 KR KR1020187023112A patent/KR20180103107A/ko not_active Application Discontinuation
- 2017-01-10 CN CN202210298073.8A patent/CN115185395A/zh active Pending
- 2017-01-10 WO PCT/IB2017/050099 patent/WO2017125828A1/en active Application Filing
- 2017-01-10 CN CN201780007341.3A patent/CN108475144B/zh active Active
- 2017-01-12 JP JP2017003095A patent/JP6818560B2/ja active Active
- 2017-01-12 US US15/404,402 patent/US10324570B2/en active Active
-
2019
- 2019-06-13 US US16/440,228 patent/US10802659B2/en active Active
-
2020
- 2020-10-08 US US17/065,704 patent/US11720190B2/en active Active
- 2020-12-28 JP JP2020218683A patent/JP7064565B2/ja active Active
-
2022
- 2022-04-22 JP JP2022070709A patent/JP7394913B2/ja active Active
-
2023
- 2023-07-28 US US18/227,374 patent/US20230367411A1/en active Pending
- 2023-11-28 JP JP2023200829A patent/JP2024009288A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017130200A (ja) | 2017-07-27 |
| CN115185395A (zh) | 2022-10-14 |
| CN108475144B (zh) | 2022-04-15 |
| US20230367411A1 (en) | 2023-11-16 |
| US20170205913A1 (en) | 2017-07-20 |
| US20190369773A1 (en) | 2019-12-05 |
| US11720190B2 (en) | 2023-08-08 |
| JP7064565B2 (ja) | 2022-05-10 |
| JP2021073557A (ja) | 2021-05-13 |
| US20210117030A1 (en) | 2021-04-22 |
| JP2024009288A (ja) | 2024-01-19 |
| US10324570B2 (en) | 2019-06-18 |
| WO2017125828A1 (en) | 2017-07-27 |
| JP7394913B2 (ja) | 2023-12-08 |
| JP6818560B2 (ja) | 2021-01-20 |
| US10802659B2 (en) | 2020-10-13 |
| CN108475144A (zh) | 2018-08-31 |
| JP2022122863A (ja) | 2022-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7064565B2 (ja) | 入出力装置、及び情報処理装置 | |
| JP6700079B2 (ja) | 表示パネル | |
| KR102494418B1 (ko) | 표시 패널, 데이터 처리 장치, 및 표시 패널의 제조방법 | |
| JP7044921B2 (ja) | 表示パネル | |
| JP6849386B2 (ja) | 表示パネル及び情報処理装置 | |
| JP6739274B2 (ja) | 表示装置 | |
| US10852870B2 (en) | Touch panel and data processor | |
| JP7083594B2 (ja) | 表示装置 | |
| JP2017059239A (ja) | 入出力装置、情報処理装置 | |
| JP2017182804A (ja) | 表示パネル、入出力装置、情報処理装置 | |
| JP2017097342A (ja) | 表示装置、入出力装置、情報処理装置 | |
| JP2017138980A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal |