JP7394913B2 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP7394913B2
JP7394913B2 JP2022070709A JP2022070709A JP7394913B2 JP 7394913 B2 JP7394913 B2 JP 7394913B2 JP 2022070709 A JP2022070709 A JP 2022070709A JP 2022070709 A JP2022070709 A JP 2022070709A JP 7394913 B2 JP7394913 B2 JP 7394913B2
Authority
JP
Japan
Prior art keywords
conductive film
signal line
film
input
function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022070709A
Other languages
English (en)
Other versions
JP2022122863A (ja
Inventor
肇 木村
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2022122863A publication Critical patent/JP2022122863A/ja
Priority to JP2023200829A priority Critical patent/JP2024009288A/ja
Application granted granted Critical
Publication of JP7394913B2 publication Critical patent/JP7394913B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/048—Interaction techniques based on graphical user interfaces [GUI]
    • G06F3/0487—Interaction techniques based on graphical user interfaces [GUI] using specific features provided by the input device, e.g. functions controlled by the rotation of a mouse with dual sensing arrangements, or of the nature of the input device, e.g. tap gestures based on pressure sensed by a digitiser
    • G06F3/0488—Interaction techniques based on graphical user interfaces [GUI] using specific features provided by the input device, e.g. functions controlled by the rotation of a mouse with dual sensing arrangements, or of the nature of the input device, e.g. tap gestures based on pressure sensed by a digitiser using a touch-screen or digitiser, e.g. input of commands through traced gestures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • G06F3/041662—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving using alternate mutual and self-capacitive scanning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G06F3/04184—Synchronisation with the driving of the display or the backlighting unit to avoid interferences generated internally

Description

本発明の一態様は、入力装置、入出力装置、タッチセンサ、入力機能付き表示装置、表示
機能付き入力装置、表示装置または半導体装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の
一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明
の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・
オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明
の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、
それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
表示画素スタックアップにおける駆動線及び感知線のようなタッチ信号線並びに接地領域
などの回路素子を共にグループ化し、ディスプレイ上又はその近傍のタッチを感知するタ
ッチ感知回路が知られている（特許文献１、特許文献２）。
液晶表示素子に元々備えられている表示用の共通電極を、一対のタッチセンサ用電極のう
ちの一方（駆動電極）として兼用し、他方の電極（センサ用検出電極）は新たに形成する
構成が知られている（特許文献３）。
特開２０１１－１９７６８５号公報 米国特許出願公開第２０１２／０２１８１９９号明細書 特開２００９－２４４９５８号公報
本発明の一態様は、利便性または信頼性に優れた新規な入力装置を提供することを課題の
一とする。または、利便性または信頼性に優れた新規な入出力装置を提供することを課題
の一とする。または、利便性または信頼性に優れた新規な情報処理装置を提供することを
課題の一とする。または、利便性または信頼性に優れた新規な表示機能つき入力装置を提
供することを課題の一とする。または、感度の高い新規な入力装置などを提供することを
課題の一とする。または、信頼性の高い入力装置などを提供することを課題の一とする。
または、接触不良の少ない入力装置などを提供することを課題の一とする。または、回路
規模が小さい入力装置などを提供することを課題の一とする。または、マルチタッチを検
出可能な入力装置などを提供することを課題の一とする。または、新規な入力装置、新規
な入出力装置、新規な表示装置、新規な入力機能つき表示装置、新規な表示機能つき入力
装置、新規な情報処理装置または新規な半導体装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
（１）本発明の一態様は、第１の導電膜と、第２の導電膜と、第１の信号線と、第２の信
号線と、を有する入力装置である。
そして、第２の導電膜は、第１の導電膜と重ならない領域を備える。
第１の信号線は、第１の導電膜と電気的に接続され、第２の信号線は、第２の導電膜と電
気的に接続される。
第１の導電膜は、近接するものと容量結合する機能を備え、第２の導電膜は、近接するも
のと容量結合する機能を備える。
（２）また、本発明の一態様は、駆動回路と、検知回路と、を有する上記の入力装置であ
る。
そして、検知回路は、駆動回路と電気的に接続される。
駆動回路は、第１の信号線または第２の信号線を選択する機能を備える。
駆動回路は、第１の信号線を選択している期間に、第１の信号線と検知回路を電気的に接
続する機能を備える。また、駆動回路は、第２の信号線を選択している期間に、第２の信
号線と検知回路を電気的に接続する機能を備える。
検知回路は、探索信号を供給する機能を備える。
第１の信号線は、探索信号を供給される機能を備える。
また、第１の信号線は、第１の導電膜に結合する容量および探索信号に基づいて変化する
電位または電流を供給する機能を備える。
検知回路は、電位または電流に基づく検知信号を供給する機能を備える。
上記本発明の一態様の入力装置は、近接するものと容量結合する機能を備える複数の導電
膜と、所定の順番で複数の導電膜から一の導電膜を選択する駆動回路と、探索信号を供給
する機能および検知信号を供給する機能を備える検知回路と、を含んで構成される。これ
により、導電膜に近接するものを、探索信号および導電膜に結合する容量の大きさに基づ
いて変化する電位を用いて検知することができる。その結果、利便性または信頼性に優れ
た新規な入力装置を提供することができる。
（３）また、本発明の一態様は、表示装置と、上記の入力装置と、を有する入出力装置で
ある。
そして、上記の入力装置は、表示装置の表示面側に近接するものを検知する機能を備える
。
表示装置は、第１の導電膜と重なる領域を備える第１の画素を備える。
表示装置は、第２の導電膜と重なる領域を備える第２の画素を備える。
第１の画素は第１の表示素子を備え、第２の画素は第２の表示素子を備える。
上記本発明の一態様の入出力装置は、表示装置と、表示装置の表示面側に近接するものと
容量結合する機能を備える複数の導電膜と、所定の順番で複数の導電膜から一の導電膜を
選択する駆動回路と、探索信号を供給する機能および検知信号を供給する機能を備える検
知回路と、を含んで構成される。これにより、表示装置の表示面側に近接するものを、探
索信号および導電膜に結合する容量の大きさに基づいて変化する電位を用いて検知するこ
とができる。その結果、利便性または信頼性に優れた新規な入出力装置を提供することが
できる。
（４）また、本発明の一態様は、配線を有する、上記の入出力装置である。
そして、配線は所定の電位を供給する機能を備え、駆動回路は、第１の信号線を選択して
いる期間に、第２の信号線と配線を電気的に接続する機能を備える。また、駆動回路は、
第２の信号線を選択している期間に、第１の信号線と配線を電気的に接続する機能を備え
る。
第１の表示素子は、液晶材料を含む層と、液晶材料の配向を制御する電界が、第１の導電
膜との間に形成されるように配設された第１の画素電極と、を備える。
第２の表示素子は、液晶材料を含む層と、液晶材料の配向を制御する電界が、第２の導電
膜との間に形成されるように配設された第２の画素電極と、を備える。
上記本発明の一態様の入出力装置は、液晶素子を備える表示装置と、液晶材料の配向を制
御する機能および表示装置の表示面側に近接するものと容量結合する機能を備える複数の
導電膜と、探索信号を供給する機能および検知信号を供給する機能を備える検知回路と、
所定の順番で複数の導電膜から一の導電膜を選択し、検知回路または配線と電気的に接続
する機能を備える駆動回路と、を含んで構成される。これにより、所定の順番で画素を書
き換えることができる。また、液晶素子を備える表示装置の表示面側に近接するものを、
探索信号および導電膜に結合する容量の大きさに基づいて変化する電位を用いて検知する
ことができる。その結果、利便性または信頼性に優れた新規な入出力装置を提供すること
ができる。
（５）また、本発明の一態様は、駆動回路と、検知回路と、を有する上記の入力装置であ
る。
検知回路は、駆動回路と電気的に接続される。
第２の導電膜は、近接するものにより遮蔽される電界を、第１の導電膜との間に形成する
ように配設される。
駆動回路は、第１の信号線および第２の信号線を選択する機能を備える。
駆動回路は、第１の信号線および第２の信号線を選択している期間に、第１の信号線およ
び第２の信号線と検知回路を電気的に接続する機能を備える。
検知回路は、探索信号を供給する機能を備える。
第１の信号線は、探索信号を供給される機能を備える。
また、第２の信号線は、第１の導電膜と第２の導電膜の間に形成される電界および探索信
号に基づいて変化する電位を供給する機能を備える。
検知回路は、電位に基づく検知信号を供給する機能を備える。
上記本発明の一態様の入力装置は、一の導電膜および一の導電膜との間に電界が形成され
るように配設された他の導電膜と、所定の順番で一の導電膜および他の導電膜を選択する
駆動回路と、一の導電膜に探索信号を供給する機能および他の導電膜の電位の変化に基づ
く検知信号を供給する機能を備える検知回路と、を含んで構成される。これにより、導電
膜に近接するものを、複数の導電膜の間で遮られる電界の大きさおよび探索信号に基づい
て変化する電位を用いて検知することができる。その結果、利便性または信頼性に優れた
新規な入力装置を提供することができる。
（６）また、本発明の一態様は、表示装置と、上記の入力装置と、を有する入出力装置で
ある。
そして、上記の入力装置は、表示装置の表示面側に近接するものを検知する機能を備える
。
表示装置は、第１の導電膜と重なる領域を備える第１の画素を備える。
表示装置は、第２の導電膜と重なる領域を備える第２の画素を備える。
第１の画素は、第１の表示素子を備え、第２の画素は、第２の表示素子を備える。
上記本発明の一態様の入出力装置は、表示装置と、表示装置の表示面側に近接するものと
容量結合する機能を備える一の導電膜および一の導電膜との間に電界が形成されるように
配設された他の導電膜と、所定の順番で一の導電膜および他の導電膜を選択する駆動回路
と、一の導電膜に探索信号を供給する機能および他の導電膜の電位の変化に基づく検知信
号を供給する機能を備える検知回路と、を含んで構成される。これにより、表示装置の表
示面側に近接するものを、複数の導電膜の間において遮られる電界の大きさおよび探索信
号に基づいて変化する電位を用いて検知することができる。その結果、利便性または信頼
性に優れた新規な入出力装置を提供することができる。
（７）また、本発明の一態様は、配線を有する上記の入出力装置である。
そして、配線は、所定の電位を供給する機能を備える。
駆動回路は、第１の信号線および第２の信号線を選択している期間に、他の信号線と配線
を電気的に接続する機能を備える。また、駆動回路は、他の信号線を選択している期間に
、第１の信号線および第２の信号線と配線を電気的に接続する機能を備える。
第１の表示素子は、液晶材料を含む層と、液晶材料の配向を制御する電界が、第１の導電
膜との間に形成されるように配設された第１の画素電極と、を備える。
第２の表示素子は、液晶材料を含む層と、液晶材料の配向を制御する電界が、第２の導電
膜との間に形成されるように配設された第２の画素電極と、を備える。
上記本発明の一態様の入出力装置は、液晶素子を備える表示装置と、液晶材料の配向を制
御する機能および表示装置が表示をする側に近接するものと容量結合する機能を備える一
の導電膜および一の導電膜との間に電界が形成されるように配設された他の導電膜と、一
の導電膜に探索信号を供給する機能および他の導電膜の電位の変化に基づく検知信号を供
給する機能を備える検知回路と、所定の順番で一の導電膜および他の導電膜を選択し、検
知回路または配線と電気的に接続する機能を備える駆動回路と、を含んで構成される。こ
れにより、所定の順番で画素を書き換えることができる。また、液晶素子を備える表示装
置の表示面側に近接するものを、探索信号および導電膜に結合する容量の大きさに基づい
て変化する電位を用いて検知することができる。その結果、利便性または信頼性に優れた
新規な入出力装置を提供することができる。
（８）また、本発明の一態様は、演算装置と、上記の入出力装置と、を有する情報処理装
置である。
そして、演算装置は、位置情報を供給され、画像情報および制御情報を供給する機能を備
える。また、演算装置は、位置情報に基づいてポインタの移動速度を決定する機能を備え
る。また、演算装置は、画像情報のコントラストまたは明るさをポインタの移動速度に基
づいて決定する機能を備える。
これにより、画像情報の表示位置を移動する際に使用者の目に与える負担を軽減すること
ができ、使用者の目にやさしい表示をすることができる。その結果、利便性または信頼性
に優れた新規な情報処理装置を提供することができる。
（９）また、本発明の一態様は、入力部が、キーボード、ハードウェアボタン、ポインテ
ィングデバイス、タッチセンサ、照度センサ、撮像装置、音声入力装置、視点入力装置、
姿勢検出装置、のうち一以上を含む、上記の情報処理装置である。
これにより、導電膜に近接するものの位置情報を、探索信号および導電膜に結合する容量
の大きさに基づいて変化する電位を用いて供給することができる。その結果、利便性また
は信頼性に優れた新規な情報処理装置を提供することができる。
本明細書に添付した図面では、構成要素を機能ごとに分類し、互いに独立したブロックと
してブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分けることが難
しく、一つの構成要素が複数の機能に係わることもあり得る。
本明細書においてトランジスタが有するソースとドレインは、トランジスタの極性及び各
端子に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル
型トランジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられ
る端子がドレインと呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えら
れる端子がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書
では、便宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接
続関係を説明する場合があるが、実際には上記電位の関係に従ってソースとドレインの呼
び方が入れ替わる。
本明細書においてトランジスタのソースとは、活性層として機能する半導体膜の一部であ
るソース領域、或いは上記半導体膜に接続されたソース電極を意味する。同様に、トラン
ジスタのドレインとは、上記半導体膜の一部であるドレイン領域、或いは上記半導体膜に
接続されたドレイン電極を意味する。また、ゲートはゲート電極を意味する。
本明細書においてトランジスタが直列に接続されている状態とは、例えば、第１のトラン
ジスタのソースまたはドレインの一方のみが、第２のトランジスタのソースまたはドレイ
ンの一方のみに接続されている状態を意味する。また、トランジスタが並列に接続されて
いる状態とは、第１のトランジスタのソースまたはドレインの一方が第２のトランジスタ
のソースまたはドレインの一方に接続され、第１のトランジスタのソースまたはドレイン
の他方が第２のトランジスタのソースまたはドレインの他方に接続されている状態を意味
する。
本明細書において接続とは、電気的な接続を意味しており、電流、電圧または電位が、供
給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続し
ている状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或いは伝
送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介して間
接的に接続している状態も、その範疇に含む。
本明細書において回路図上は独立している構成要素どうしが接続されている場合であって
も、実際には、例えば配線の一部が電極として機能する場合など、一の導電膜が、複数の
構成要素の機能を併せ持っている場合もある。本明細書において接続とは、このような、
一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
また、本明細書中において、トランジスタの第１の電極または第２の電極の一方がソース
電極を、他方がドレイン電極を指す。
本発明の一態様によれば、利便性または信頼性に優れた新規な入力装置を提供できる。ま
たは、利便性または信頼性に優れた新規な入出力装置を提供できる。または、利便性また
は信頼性に優れた新規な情報処理装置を提供できる。または、利便性または信頼性に優れ
た新規な表示機能つき入力装置を提供できる。または、感度の高い新規な入力装置などを
提供できる。または、信頼性の高い入力装置などを提供できる。または、接触不良の少な
い入力装置などを提供できる。または、回路規模が小さい入力装置などを提供できる。ま
たは、マルチタッチを検出可能な入力装置などを提供できる。または、新規な入力装置、
新規な入出力装置、新規な表示装置、新規な入力機能つき表示装置、新規な表示機能つき
入力装置、新規な情報処理装置または新規な半導体装置を提供できる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は
、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面
、請求項などの記載から、これら以外の効果を抽出することが可能である。
実施の形態に係る入力装置の構成を説明する図。 実施の形態に係る入力装置の導電膜の配置を説明する図。 実施の形態に係る入力装置の構成を説明する図。 実施の形態に係る入力装置の導電膜の形状を説明する図。 実施の形態に係る入力装置の構成を説明する図。 実施の形態に係る入力装置の構成を説明する図。 実施の形態に係る入力装置の構成を説明する図。 実施の形態に係る入力装置の構成を説明する図。 実施の形態に係る検知回路の構成を説明する図。 実施の形態に係る入力装置の駆動方法を説明するタイミングチャート。 実施の形態に係る入出力装置の構成を説明する図。 実施の形態に係る入出力装置の構成を説明する図。 実施の形態に係る入出力装置の構成を説明する図。 実施の形態に係る駆動回路の構成を説明する図。 実施の形態に係る入力装置の構成を説明する図。 実施の形態に係る入力装置の構成を説明する図。 実施の形態に係る画素の構成を説明する図。 実施の形態に係る入力装置の構成を説明する図。 実施の形態に係る入力装置の構成を説明する図。 実施の形態に係る駆動回路の構成を説明する図。 実施の形態に係る入力装置の構成を説明する図。 実施の形態に係る入力装置の構成を説明する図。 実施の形態に係る入力装置の構成を説明する図。 実施の形態に係る入力装置の構成を説明する図。 実施の形態に係る入力装置の構成を説明する図。 実施の形態に係る入出力装置の駆動方法を説明する図。 実施の形態に係る入出力装置の構成を説明する図。 実施の形態に係る入出力装置の構成を説明する図。 実施の形態に係る入出力装置の構成を説明する図。 実施の形態に係る入出力装置の構成を説明する図。 実施の形態に係る入出力装置の構成を説明する図。 実施の形態に係る入出力装置の構成を説明する図。 実施の形態に係るトランジスタの構成を説明する図。 実施の形態に係るトランジスタの構成を説明する図。 実施の形態に係る情報処理装置の構成を説明する図。 実施の形態に係る表示部の構成を説明する図。 実施の形態に係るプログラムを説明するフローチャート。 実施の形態に係る画像情報を説明する模式図。 実施の形態に係る情報処理装置および情報処理システムの構成を説明する図。 実施の形態に係るプログラムを説明するフローチャート。 実施の形態に係る半導体装置の構成を説明する断面図および回路図。 実施の形態に係るＣＰＵの構成を説明するブロック図。 実施の形態に係るフリップフロップ回路の構成を説明する回路図。 実施の形態に係る電子機器の構成を説明する図。
本発明の一態様の入力装置は、近接するものと容量結合する機能を備える複数の導電膜と
、所定の順番で複数の導電膜から一の導電膜を選択する駆動回路と、探索信号を供給する
機能および検知信号を供給する機能を備える検知回路と、を含んで構成される。
これにより、導電膜に近接するものを、探索信号および導電膜に結合する容量の大きさに
基づいて変化する電位を用いて検知することができる。その結果、利便性または信頼性に
優れた新規な入力装置を提供することができる。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異な
る態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実施の形態
の記載内容に限定して解釈されるものではない。なお、以下に説明する構成において、同
様のものを指す符号は異なる図面間で共通の符号を用いて示し、同一部分又は同様な機能
を有する部分の詳細な説明は省略する。また、同様の機能を指す場合には、ハッチパター
ンを同じくし、特に符号を付さない場合がある。
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形
態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施
の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換え
などを行うことが出来る。
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて
述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、
その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数
の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより
、さらに多くの図を構成させることが出来る。
（実施の形態１）
本実施の形態では、本発明の一態様の入力装置の構成について、図１乃至図１０を参照し
ながら説明する。
図１は本発明の一態様の入力装置７００Ｔの構成を説明する図である。図１（Ａ）は本発
明の一態様の入力装置７００Ｔの構成を説明するブロック図の一例であり、図１（Ｂ）は
図１（Ａ）に示す入力装置７００Ｔの一部を詳細に説明するブロック図の一例であり、図
１（Ｃ）は図１（Ｂ）に示す切断線Ｗ１－Ｗ２における入力装置７００Ｔの断面模式図の
一例である。
図２は、本発明の一態様の入力装置の導電膜の配置を説明する模式図である。図２（Ａ）
は導電膜が円状に配置されている様子を説明する図であり、図２（Ｂ）は導電膜が曲線状
に配置されている様子を説明する図であり、図２（Ｃ）は導電膜が多角形状に配置されて
いる様子を説明する図である。
図３は、本発明の一態様の入力装置を説明する模式図である。図３（Ａ）は複数の信号線
が接続される導電膜を備える入力装置の構成を説明する模式図であり、図３（Ｂ）は複数
の検知回路を備える入力装置の構成を説明する模式図である。
図４は、本発明の一態様の入力装置の導電膜の形状を説明する模式図である。図４（Ａ）
および図４（Ｂ）はひし形の形状を備える複数の導電膜が配置された入力装置の構成を説
明する模式図であり、図４（Ｃ）は導電膜の各辺の形状を説明する模式図である。
図５および図６は、本発明の一態様の、２つの駆動回路を備える入力装置の構成を説明す
る模式図である。図５（Ａ）は２つの駆動回路および２つの検知回路を備える構成を説明
する模式図であり、図５（Ｂ）は２つの駆動回路および１つの検知回路を備える構成を説
明する模式図である。図６（Ａ）は２つの駆動回路および左右２つの入力領域を備える構
成を説明する模式図であり、図６（Ｂ）は２つの駆動回路および上下２つの入力領域を備
える構成を説明する模式図である。
図７は、本発明の一態様の、３つの駆動回路および３つの入力領域を備える入力装置の構
成を説明する模式図である。
図８は、本発明の一態様の、異なる方向に配置された信号線を備える入力装置の構成を説
明する模式図である。図８（Ａ）は異なる方向に配置された信号線および１つの駆動回路
を備える入力装置の構成を説明する模式図であり、図８（Ｂ）は異なる方向に配置された
信号線および２つの駆動回路を備える入力装置の構成を説明する模式図である。
図９は、本発明の一態様の入力装置の検知回路の構成を説明する回路図である。
図１０は、本発明の一態様の入力装置の駆動方法を説明するタイミングチャートである。
＜入力装置の構成例＞
本実施の形態において説明する入力装置７００Ｔは、例えば、導電膜Ｃ１と、導電膜Ｃ２
と、信号線ＭＬ１と、信号線ＭＬ２と、を有する（図１（Ｂ）参照）。
なお、導電膜Ｃ（ｇ，ｈ）を含む複数の導電膜Ｃから選択された導電膜を導電膜Ｃ１およ
び導電膜Ｃ２に用いることができる（図１（Ａ）参照）。また、信号線ＭＬ（ｇ，ｈ）を
含む複数の信号線ＭＬから選択された信号線を、信号線ＭＬ１および信号線ＭＬ２に用い
ることができる（図１（Ａ）参照）。
なお、ｇおよびｈは、変数を表し、ｇは１以上の整数であり、ｈは１以上の整数である。
一例としては、信号線ＭＬ（ｇ，ｈ）は導電膜Ｃ（ｇ，ｈ）と接続されており、信号線Ｍ
Ｌ（１，１）は導電膜Ｃ（１，１）と接続されている。つまり、括弧の中の数字を接続関
係に対応させる記載方法を用いて、接続関係の理解を容易にしている。なお、例えば、導
電膜Ｃの配置を行列状にすることができるが、必ずしも行列状にする必要はない。
また、導電膜Ｃ１または導電膜Ｃ２などは、複数の導電膜Ｃのうちの一つの導電膜を表し
ている。また、信号線ＭＬ１、信号線ＭＬ２、信号線ＭＬ３、信号線ＭＬ４、信号線ＭＬ
５または信号線ＭＬ６などは、複数の信号線ＭＬのうちの一つの信号線を表している。
なお、一例としては、複数の導電膜Ｃと、複数の信号線ＭＬと、は同一の基板上に設けら
れていることが望ましい。同一の基板上に設けることにより、製造コストを低減すること
、または、相互に容易に接続すること、などが可能となる。ただし、本発明の一態様は、
これに限定されない。例えば、複数の導電膜Ｃの一部は、ある基板上に設けられ、複数の
導電膜Ｃの別の一部は、別の基板上に設けられていてもよい。
例えば、導電膜Ｃ２と、導電膜Ｃ１とは、互いに重ならない領域を備える。例えば、導電
膜Ｃ１に隣接して配置された導電膜を導電膜Ｃ２に用いることができる。または、導電膜
Ｃ１の間に他の導電膜を間に挟むように配置された導電膜を導電膜Ｃ２に用いることがで
きる。
例えば、信号線ＭＬ１は、導電膜Ｃ１と電気的に接続される。また、信号線ＭＬ２は、導
電膜Ｃ２と電気的に接続される（図１（Ｂ）参照）。なお、例えば、導電膜Ｃ１の領域に
おいて、信号線ＭＬ１と重なるように記載されている黒点は、信号線ＭＬ１と導電膜Ｃ１
とが接続されていることを示している。同様に、導電膜Ｃ２の領域において、信号線ＭＬ
２と重なるように記載されている黒点は、信号線ＭＬ２と導電膜Ｃ２とが接続されている
ことを示している。
例えば、導電膜Ｃ１は、近接するものと容量結合する機能を備え、導電膜Ｃ２は、近接す
るものと容量結合する機能を備える（図１（Ｃ）参照）。なお、図１（Ｃ）において、信
号線ＭＬ１と信号線ＭＬ２とは、高さが異なるかのように記載されているが、本発明の一
態様はこれに限定されない。断面図において、信号線ＭＬ１と信号線ＭＬ２とが同じ高さ
に配置されていてもよいし、信号線ＭＬ１と信号線ＭＬ２とが異なる高さに配置されてい
てもよい。
なお、導電膜Ｃ１、導電膜Ｃ２を含む複数の導電膜Ｃは、指またはペンなどの対象物との
間に、容量を構成することができる。これにより、各導電膜Ｃは、容量素子（例えば、導
電膜Ｃ１の自己容量や、導電膜Ｃ２の自己容量）の有する一方の電極を構成することがで
きる。
なお、導電膜Ｃ１と、指またはペンなどの対象物との間に形成される容量を、導電膜Ｃ１
の自己容量と呼ぶ場合があり、導電膜Ｃ２と、指またはペンなどの対象物との間に形成さ
れる容量のことを、導電膜Ｃ２の自己容量と呼ぶ場合がある。
導電膜Ｃ１に近接する指またはペンなどの対象物は、容量素子（例えば、導電膜Ｃ１の自
己容量）の他方の電極を構成する。これにより、指またはペンなどの対象物が近接した場
合に、導電膜Ｃ１などと指またはペンなどの対象物との間の容量（つまり、導電膜Ｃ１の
自己容量）の大きさが変化する。
また、複数の導電膜Ｃの間、例えば、導電膜Ｃ１と、導電膜Ｃ２との間で、容量結合する
ような構成としてもよい。つまり、導電膜Ｃ１と、導電膜Ｃ２との間の容量値が、指また
はペンなどの対象物が近接によって変化することを検知するようにしてもよい。なお、導
電膜Ｃ１と、導電膜Ｃ２との間に形成される容量のことを、導電膜Ｃ１と導電膜Ｃ２の相
互容量と呼ぶ場合がある。
以上のことから、各導電膜Ｃは、例えば、タッチセンサ用の電極としての機能を備えると
言うことができる。
なお、例えば、各導電膜Ｃは、タッチセンサ用の電極だけでなく、表示素子用の電極（例
えば、コモン電極）としての機能を備える場合がある。したがって、各導電膜Ｃ（導電膜
Ｃ１、導電膜Ｃ２、導電膜Ｃ（ｇ，ｈ）など）を、コモン電極、センサ電極、容量電極、
電極、第１の電極、第２の電極などと呼ぶ場合がある。
また、入力装置７００Ｔは、一例としては、駆動回路７０３と、検知回路ＤＣ１と、を有
する（図１（Ａ）参照）。なお、入力装置７００Ｔは、駆動回路７０３、または、検知回
路ＤＣ１などを有しておらず、別の装置や別のモジュールが、駆動回路７０３、または、
検知回路ＤＣ１などを有している場合もある。
なお、駆動回路７０３が設けられている基板と異なる基板に複数の信号線ＭＬが設けられ
ている場合には、複数の信号線ＭＬのそれぞれは、接続端子、ボンディングワイヤ、異方
性導電粒子、銀ペースト、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ
）またはバンプなどを介して、駆動回路７０３と接続される。
また、駆動回路７０３が設けられている基板と同じ基板に複数の信号線ＭＬが設けられて
いる場合には、特別な接続部分は不要である。したがって、駆動回路７０３、複数の導電
膜Ｃまたは複数の信号線ＭＬが、同じ基板に設けられている場合には、接続部分で接触不
良が生じる可能性を低くすることができる。その結果、信頼性を向上させることができる
。
また、一例としては、駆動回路７０３は、複数の導電膜Ｃまたは複数の信号線ＭＬと、同
一の基板上に設けられていてもよい。同じ基板に設けられている場合には、同一の製造工
程を経て、形成することができる。したがって、同じ基板に設けられている場合には、製
造コストを下げることができる。ただし、本発明の一態様は、これらの構成に限定されな
い。
例えば、検知回路ＤＣ１は、複数の導電膜Ｃまたは複数の信号線ＭＬが設けられている基
板とは別の基板上に設けられていてもよい。または、検知回路ＤＣ１は、駆動回路７０３
が設けられている基板とは別の基板上に設けられていてもよい。
例えば、検知回路ＤＣ１は、単結晶シリコン基板またはＳＯＩ基板に形成されていてもよ
い。または、検知回路ＤＣ１は、ＩＣチップに形成されていてもよい。その結果、電流駆
動能力が高く、特性ばらつきの低いトランジスタを用いて、検知の精度が高い回路を構成
することができる。ただし、本発明の一態様は、これに限定されない。
例えば、検知回路ＤＣ１は、複数の信号線ＭＬと駆動回路７０３を介さずに接続されてい
てもよい。なお、その場合には、検知回路ＤＣ１は、複数設けられていてもよい。また、
駆動回路７０３は必ずしも設けられていなくてもよい。
例えば、駆動回路７０３は、複数の信号線ＭＬのうちの少なくとも１本を選択する機能を
備える。または、例えば、駆動回路７０３は、複数の信号線ＭＬのうちの少なくとも１本
を、順次選択する機能を備える。または例えば、駆動回路７０３は、複数の信号線ＭＬの
うちの少なくとも１本を、任意の順序で選択する機能を備える。
例えば、駆動回路７０３は、信号線ＭＬ１または信号線ＭＬ２のいずれかを選択する機能
を備える。
例えば、駆動回路７０３は、複数の導電膜Ｃのうちの少なくとも１個を選択する機能を備
える。具体的には、駆動回路７０３は、例えば、導電膜Ｃ１または導電膜Ｃ２のいずれか
を選択する機能を備える。
例えば、駆動回路７０３は、マルチプレクサ、または、デマルチプレクサとしての機能を
備える。
例えば、駆動回路７０３は、信号線ＭＬ１を選択している期間に、信号線ＭＬ１と検知回
路ＤＣ１との間を導通状態にする機能をそなえる。
例えば、駆動回路７０３は、信号線ＭＬ２を選択している期間に、信号線ＭＬ２と検知回
路ＤＣ１との間を導通状態にする機能を備える。
例えば、駆動回路７０３は、信号線ＭＬ１を選択していない期間に、信号線ＭＬ１と検知
回路ＤＣ１との間を非導通状態にする機能をそなえる。または、例えば、駆動回路７０３
は、信号線ＭＬ２を選択していない期間に、信号線ＭＬ２と検知回路ＤＣ１との間を非導
通状態にする機能をそなえる。
例えば、駆動回路７０３は、信号線ＭＬ１を選択していない期間に、信号線ＭＬ１をフロ
ーティング状態にする機能を備える。または、例えば、駆動回路７０３は、信号線ＭＬ２
を選択していない期間に、信号線ＭＬ２をフローティング状態にする機能を備える。
例えば、駆動回路７０３は、信号線ＭＬ１を選択していない期間に、信号線ＭＬ１に所定
の電圧、例えば、一定の電圧を供給する機能を備える。または、例えば、駆動回路７０３
は、信号線ＭＬ２を選択していない期間に、信号線ＭＬ２に所定の電圧、例えば、一定の
電圧を供給する機能を備える。
例えば、駆動回路７０３を介さずに、複数の信号線ＭＬを検知回路ＤＣ１に接続する場合
、信号線ＭＬの本数分、信号を供給する回路または信号を読み取る回路が、検知回路ＤＣ
１の内部に必要になる。あるいは、複数の信号線ＭＬのそれぞれの線に、１個ずつ検知回
路ＤＣ１を接続する必要がある。
駆動回路７０３は、複数の信号線から一または複数を選択する機能と、特定の期間ごとに
選択する信号線ＭＬを切り替える機能と、を備える。例えば、複数の信号線ＭＬから１本
のみを特定の順番に選択する機能を備える。これにより、検知回路ＤＣ１の内部に設ける
、信号を供給する回路または信号を読み取る回路の数を減らすことができる。具体的には
、信号線ＭＬの本数に対応する同じ個数から、選択された１本の信号線ＭＬに対応する１
個に減らすことができる。または、検知回路ＤＣ１の数を、複数個から、選択された１本
の信号線ＭＬに対応する１個に、減らすことができる。換言すれば、駆動回路７０３を設
けることにより、検知回路ＤＣ１の中の回路の数、または、回路の規模を小さくすること
ができる。または、検知回路ＤＣ１の数を減らすことができる。
なお、駆動回路７０３を、単に、回路、第１の回路、第２の回路などと呼ぶ場合がある。
検知回路ＤＣ１は、例えば、駆動回路７０３と電気的に接続されている。そして、検知回
路ＤＣ１は、例えば、探索信号を供給する機能を備える。ここで、探索信号とは、例えば
、センシングを行うために、信号線ＭＬ（ｇ，ｈ）、または、導電膜Ｃ（ｇ，ｈ）に供給
される信号のことを言う。
例えば、検知回路ＤＣ１は、探索信号として矩形波を供給する機能を備える。または、検
知回路ＤＣ１は、パルス信号を供給する機能を有する。または、検知回路ＤＣ１は、セン
サに、信号を供給する機能を有する。
例えば、検知回路ＤＣ１は、容量値の変化を検出する機能を備える。または、検知回路Ｄ
Ｃ１は、電流値を検出する機能を備える。または、検知回路ＤＣ１は、電荷量を検出する
機能を備える。または、検知回路ＤＣ１は、信号を積分する機能を備える。または、検知
回路ＤＣ１は、電流を電圧に変換する機能を備える。または、検知回路ＤＣ１は、電圧値
を検出する機能を備える。または、検知回路ＤＣ１は、アナログ信号をデジタル信号に変
換する機能を備える。
例えば、検知回路ＤＣ１は、センサからの信号を読み取る機能を備える。そのため、検知
回路ＤＣ１を、単に、回路、第１の回路、第２の回路などと呼ぶ場合がある。
例えば、各信号線ＭＬ、例えば、信号線ＭＬ１などは、探索信号などを導電膜Ｃ１に供給
する機能を備える。
例えば、各信号線ＭＬ、例えば、信号線ＭＬ１などは、所定の電圧、例えば、コモン電圧
を導電膜Ｃ１に供給する機能を備える。または、各信号線ＭＬ、例えば、信号線ＭＬ１な
どは、駆動回路７０３から、または、検知回路ＤＣ１から、探索信号を供給される機能を
備える。
例えば、導電膜Ｃ１に結合する容量（つまり、導電膜Ｃ１の自己容量）の大きさを検出す
るために、探索信号に基づいて変化させる電位を、信号線ＭＬ１は導電膜Ｃ１に供給する
機能を備える（図１（Ｃ）参照）。
例えば、導電膜Ｃ１に結合する容量（つまり、導電膜Ｃ１の自己容量）の大きさを検出す
るために、導電膜Ｃ１の自己容量を充放電するための電流を、信号線ＭＬ１は導電膜Ｃ１
に供給する機能を備える。
例えば、複数の信号線ＭＬは、複数の導電膜Ｃの電位や電流を、導電膜が設けられている
領域の外、例えば、駆動回路７０３または検知回路ＤＣ１に、取り出す機能を有する。
例えば、複数の信号線ＭＬは、複数の導電膜Ｃと、導電膜が設けられている領域の外、例
えば、駆動回路７０３または検知回路ＤＣ１とを、電気的に接続する機能を有する。
例えば、複数の信号線ＭＬは、複数の導電膜Ｃなどに、センサ用の信号を供給する機能を
有する。
例えば、複数の信号線ＭＬは、複数の導電膜Ｃなどから、センサ用の信号を読み出す機能
を有する。
例えば、複数の信号線ＭＬは、表示素子のコモン電極に、コモン電圧を供給する機能を有
する場合がある。したがって、各信号線ＭＬ（信号線ＭＬ１、信号線ＭＬ２、導電膜（ｇ
，ｈ）など）を、単に、配線、第１の配線、第２の配線などと呼ぶ場合がある。
例えば、入力装置の使用者が、導電膜Ｃ１に指などの対象物を近接させる。これにより、
導電膜Ｃ１に結合する容量（つまり、導電膜Ｃ１の自己容量）の大きさは変化する。例え
ば、導電膜Ｃ１の自己容量の容量値は、指などの対象物が近接していない場合よりも、近
接している場合の方が大きくなる。そのため、導電膜Ｃ１の自己容量を充放電する場合、
つまり、導電膜Ｃ１にパルス信号を供給する場合、導電膜Ｃ１の電位が定常状態になるま
でに必要な電流量や電荷量が、自己容量の容量値によって変わってくる。例えば、指など
の対象物が近接されている場合の方が、自己容量の容量値が大きいため、導電膜Ｃ１の電
位が定常状態になるまでに必要な電流量や電荷量が大きくなる。その結果、例えば、信号
線ＭＬ１を流れる電流は、導電膜Ｃ１に近接させた指の影響を受けて変化する。
また、検知回路ＤＣ１は、複数の導電膜Ｃの自己容量の大きさに応じた値を有する信号で
ある検知信号を検出する機能を備える。
例えば、自己容量の容量値を検知するために、検知回路ＤＣ１は、信号線ＭＬ１の電位を
変化させることができる。また、そのときに、検知回路ＤＣ１は、信号線ＭＬ１に流れる
電流値、電流値の積分値、電流値のピーク値または電荷量を検出することができる。その
結果、検知回路ＤＣ１は、導電膜Ｃ１に近接させた指の影響による自己容量の大きさの変
化量を検出することができる。これにより、検知回路ＤＣ１は、導電膜Ｃ１に近接する使
用者の指等を、検知することができる。さらに、検知回路ＤＣ１は、検知結果を外部の回
路に出力することができる。
特に、上記本発明の一態様の入力装置７００Ｔでは、複数の導電膜Ｃのそれぞれを、独立
に制御することができる。つまり、複数の導電膜Ｃには、複数の信号線ＭＬが、それぞれ
、別々に接続されている。したがって、複数の信号線ＭＬのそれぞれを個別に制御するこ
とにより、複数の導電膜Ｃのそれぞれを、個別に制御することができる。そのため、指ま
たはペンなどの対象物が複数存在して、それらが同時に、入力装置７００Ｔに近接した場
合、それぞれの対象物を個別に検出することができる。そのため、入力装置７００Ｔは、
いわゆる、マルチタッチ機能を実現することができる。
上記本発明の一態様の入力装置７００Ｔは、近接するものと容量結合する機能を備える複
数の導電膜と、所定の順番で複数の導電膜から一の導電膜を選択する駆動回路と、探索信
号を供給する機能および検知信号を供給する機能を備える検知回路と、を含んで構成され
る。これにより、導電膜に近接するものを、探索信号および導電膜に結合する容量の大き
さに基づいて変化する電位を用いて検知することができる。その結果、利便性または信頼
性に優れた新規な入力装置を提供することができる。
なお、入力装置７００Ｔは、例えば、いわゆる、自己容量型のタッチパネルに用いること
ができる。
また、入力装置７００Ｔは、例えば、線状、直線状、曲線状、円状、多角形状または行列
状等に配置された複数の導電膜Ｃを有することができる。具体的には、行列状に配置され
た例としては、行方向にｑ個、行方向と交差する列方向にｐ個の行列状に導電膜Ｃを有す
ることができる（図１（Ａ）参照）。
なお、ｇは１以上ｐ以下の整数であり、変数を表す。同様に、ｈは１以上ｑ以下の整数で
あり、変数を表す。また、ｐは、導電膜Ｃの縦方向の数を表し、ｑは、導電膜Ｃの横方向
の数を表す。そのため、ｐおよびｑは１以上の整数である。
例えば、ｐ行ｑ列の行列状に配置されている場合、縦方向にｐ個の導電膜Ｃが並び、横方
向にｑ個の導電膜Ｃが並び、合計では、ｐ×ｑ個の導電膜Ｃを備える。つまり、ここでは
、ｐは、縦方向に並んでいる導電膜Ｃの数を表し、ｑは、横方向に並んでいる導電膜Ｃの
数を表している。
なお、複数の導電膜Ｃから選択された一の導電膜を導電膜Ｃ１に用いることができ、複数
の導電膜Ｃから選択された他の導電膜を導電膜Ｃ２に用いることができる。
また、行列状ではなく、円状に配置した場合の例を図２（Ａ）に、曲線状に配置した場合
の例を図２（Ｂ）に、多角形状に配置した場合の例を図２（Ｃ）に示す。
また、入力装置７００Ｔは、導電膜Ｃ（ｇ，ｈ）と電気的に接続される信号線ＭＬ（ｇ，
ｈ）を有する（図１（Ｂ）参照）。ここで、導電膜Ｃ（ｇ、ｈ）に、１本の信号線ＭＬが
接続される場合には、信号線ＭＬにも、同様に、（ｇ、ｈ）という符号を記載するものと
する。例えば、行方向に延在する配線または列方向に延在する配線を信号線ＭＬ（ｇ，ｈ
）に用いることができる。例えば、導電膜Ｃ（１，１）には、信号線ＭＬ（１，１）が接
続され、導電膜Ｃ（ｐ、ｑ）には、信号線ＭＬ（ｐ、ｑ）が接続されているものとする。
例えば、導電膜Ｃが、ｐ行ｑ列の行列状に配置されている場合、合計で、ｐ×ｑ本の信号
線ＭＬを備える。
具体的には、例えば、２７行１５列の行列状に合計４０５個の導電膜Ｃが配置されている
場合には、合計で４０５本の信号線ＭＬを入力装置７００Ｔに用いることができる。
また、駆動回路７０３は、例えば、複数の信号線ＭＬから所定の順番で一の信号線ＭＬを
選択する機能を備える。例えば、ｐ×ｑ本の信号線ＭＬから信号線ＭＬ１を選択し、次い
で信号線ＭＬ２を選択することができる。
例えば、１つの導電膜に複数の信号線が接続される例を、図３（Ａ）に示す。具体的には
、１つの導電膜Ｃに３本の信号線ＭＬが接続されている。例えば、２７行１５列の行列状
に配置された導電膜Ｃ（合計４０５個）に対して、１２１５本（＝４０５×３）の信号線
ＭＬを入力装置７００Ｔに用いることができる。ただし、１つの導電膜に接続される信号
線の本数は、３本に限定されない。このように、１つの導電膜に対して、複数の信号線を
接続することにより、配線抵抗を低減することができる。その結果、センサの感度を向上
させることができる。なお、１つの導電膜に同じ方向に延びて配置される複数の信号線を
接続する場合を示したが、本発明の一態様は、これに限定されない。
なお、図３（Ａ）では、駆動回路７０３の外側で、信号線ＭＬ１、信号線ＭＬ２、信号線
ＭＬ３は、互いに接続されている。同様に、駆動回路７０３の外側で、信号線ＭＬ４、信
号線ＭＬ５、信号線ＭＬ６は、互いに接続されている。このように接続することにより、
駆動回路７０３の回路構成をシンプルにすることができる。または、駆動回路７０３の出
力端子数を少なくすることができる。ただし、本発明の一態様は、これに限定されない。
信号線ＭＬ１乃至信号線ＭＬ６は、それぞれ１本ずつ、駆動回路７０３と接続されていて
もよい。
また、入力装置７００Ｔは、例えば、制御線ＣＬを有することができる。制御線ＣＬは、
駆動回路７０３と電気的に接続され、駆動回路７０３に制御信号を供給する機能を備える
ことができる。例えば、駆動回路７０３の動作を制御するスタートパルス信号、クロック
信号、イネーブル信号、パルス幅制御信号等を、制御信号に用いることができる。
なお、図１などにおいて、導電膜Ｃ（ｇ，ｈ）は、正方形である場合の例を示したが、本
発明の一態様は、これに限定されない。長方形、平行四辺形、ひし型、星型、多角形、円
、楕円など、様々な形状をとることが出来る。一例として、導電膜Ｃ（ｇ，ｈ）の形状が
、図１の場合とは異なる形状の場合について、図４（Ａ）に示す。
また、導電膜Ｃ（ｇ，ｈ）の各辺は、直線や曲線など、滑らかな線となっているが、本発
明の一態様は、これに限定されない。例えば、導電膜Ｃ（ｇ，ｈ）の各辺は、なめらかな
線ではなく、図４（Ｃ）に示すように、階段状に、ガタガタした形状となっていてもよい
。このような階段状とすることにより、一の導電膜と他の導電膜の境界を、一の画素と他
の画素の境界に整合させることができる。
なお、図１などにおいて、駆動回路７０３が１個設けられている場合の例を示したが、本
発明の一態様は、これに限定されない。例えば、駆動回路７０３を、複数設けてもよい。
なお、その場合には、検知回路ＤＣ１は、複数の駆動回路７０３のそれぞれに設けてもよ
い。または、複数の駆動回路７０３で、１つの検知回路ＤＣ１を設けるようにしてもよい
。
例えば、２個の駆動回路を有する入力装置の場合を、図５に示す。図５（Ａ）に示す入力
装置は、駆動回路７０３Ａおよび駆動回路７０３Ｂと、駆動回路７０３Ａと接続された検
知回路ＤＣ１Ａと、駆動回路７０３Ｂと接続された検知回路ＤＣ１Ｂと、を有する。
例えば、偶数行の信号線ＭＬと接続する駆動回路と異なる駆動回路に、奇数行の信号線Ｍ
Ｌを接続することができる。このように接続することにより、駆動回路７０３を左右に設
けることができる。その結果、効率的にレイアウトすることができる。または、駆動回路
を分散して配置することができるため、各駆動回路のサイズを小さくすることができ、狭
額縁化を図ることができる。
図５（Ｂ）に示す入力装置は、駆動回路７０３Ａおよび駆動回路７０３Ｂと、駆動回路７
０３Ａおよび駆動回路７０３Ｂと接続された検知回路ＤＣ１と、を有する。なお、１つの
検知回路ＤＣ１を、複数の駆動回路７０３で共有する場合には、それぞれの駆動回路７０
３の動作を制御して、相互の信号が混信しないようにすることが必要となる。
なお、複数の導電膜Ｃが設けられている入力領域から信号線ＭＬを取り出す方法は、例え
ば、図１に示すように入力領域の所定の１辺から取り出す方法に限定されない。例えば、
入力領域を複数の領域に分割し、それぞれの領域から信号線ＭＬを取り出してもよい。
例えば、入力領域を左右に分けて、領域７７５Ａから信号線ＭＬＡ（１，１）を、領域７
７５Ｂから信号線ＭＬＢ（１，１）を、それぞれ取り出した場合の例を図６（Ａ）に示す
。
例えば、信号線ＭＬＡ（１，１）と信号線ＭＬＢ（１，１）は、入力領域の中央付近で、
切断されており、接続されていない。また、導電膜ＣＡ（１，１）は、信号線ＭＬＡ（１
，１）と接続され、導電膜ＣＢ（１，１）は信号線ＭＬＢ（１，１）と接続され、別々に
動作させることができる。
なお、入力領域が横長の場合には、例えば、図６（Ａ）に示すように入力領域を左右に分
け、入力領域が縦長の場合には、例えば、図６（Ｂ）に示すように入力領域を上下に分け
ることが望ましい。これにより、信号線ＭＬＡ、信号線ＭＬＢの配線の長さを短くするこ
とができる。その結果、信号線ＭＬＡ、信号線ＭＬＢの寄生容量や配線抵抗を少なくする
ことができ、センサの感度を向上させることができる。
また、横長の入力領域の対角が１０インチ以上、より望ましくは、１４インチ以上の場合
には、例えば、図６（Ｂ）に示すように領域を上下に分け、縦長の入力領域の対角が１０
インチ以上、より望ましくは、１４インチ以上の場合には、図６（Ａ）に示すように領域
を左右に分けてもよい。これにより、信号線のトータルの本数は増えるが、信号線１本当
たりの寄生容量や配線抵抗を少なくすることができる。その結果、大きな入力領域でも、
感度の良いセンサを実現することができる。
なお、入力領域を２つだけでなく、さらに多くの領域に分けてもよい。その場合の例を、
図７に示す。この場合、３つの領域に分けているため、例えば、それぞれの領域に合わせ
て、駆動回路７０３Ａ、駆動回路７０３Ｂ、駆動回路７０３Ｃを設けてもよい。同様に、
入力領域を４つに分けて、４辺から信号線を取り出すようにしてもよい。ただし、本発明
の一態様は、これらに限定されない。
なお、例えば、図８に示すように、１つの導電膜に、異なる方向に延びて配置された複数
の信号線を接続してもよい。例えば、１つの導電膜に、縦方向に延びた信号線および横方
向に延びた信号線を両方接続させてもよい。
例えば、図８（Ａ）に示すように、導電膜Ｃ（１，１）は、縦方向に延びている信号線Ｍ
ＬＣ（１，１）と、横方向に延びている信号線ＭＬＤ（１，１）と接続されている。例え
ば、導電膜Ｃ（１，２）は、縦方向に延びている信号線ＭＬＣ（１，２）と、横方向に延
びている信号線ＭＬＤ（１，２）と接続されている。例えば、導電膜Ｃ（２，１）は、縦
方向に延びている信号線ＭＬＣ（２，１）と、横方向に延びている信号線ＭＬＤ（２，１
）と接続されている。
このような構成とすることにより、信号線の配線抵抗の影響を低減できるために、センサ
の感度を向上させることができる。また、入力領域が大きな場合であっても、感度よくセ
ンサを実現することができる。
また、例えば、同じ導電膜に接続されている信号線ＭＬは、互いに接続されていてもよい
。例えば、信号線ＭＬＣ（１，１）と信号線ＭＬＤ（１，１）は、接続されていてもよい
。例えば、信号線ＭＬＣ（２，１）と信号線ＭＬＤ（２，１）は、接続されていてもよい
。ただし、本発明の一態様は、これらに限定されず、例えば、信号線ＭＬＣ（１，１）と
、信号線ＭＬＤ（１，１）は、接続されていなくてもよい。
例えば、図８（Ｂ）に示すように、縦方向に延びている信号線ＭＬＣ（１，１）などに接
続しやすいように駆動回路７０３Ａを配置し、横方向に延びている信号線ＭＬＤ（１，１
）などに接続しやすいように駆動回路７０３Ｂを配置し、駆動回路はそれぞれの信号線と
接続してもよい。この場合、例えば、同じ導電膜に接続されている縦方向に延びている信
号線ＭＬＣおよび横方向に延びている信号線ＭＬＤが、同時に選択されるようにすること
が望ましい。
例えば、信号線ＭＬＣ（１，１）と信号線ＭＬＤ（１，１）とを、同時に選択する。これ
により、導電膜Ｃ（１，１）および検知回路ＤＣ１を、信号線ＭＬＣ（１，１）と信号線
ＭＬＤ（１，１）とを介して導通状態にする。
例えば、信号線ＭＬＣ（１，２）と信号線ＭＬＤ（１，２）とを、同時に選択する。これ
により、導電膜Ｃ（１，２）および検知回路ＤＣ１を、信号線ＭＬＣ（１，２）と信号線
ＭＬＤ（１，２）とを介して導通状態にする。
そのように駆動回路７０３Ａ、駆動回路７０３Ｂを制御することにより、検知回路ＤＣ１
の数を減らすことができる。ただし、本発明の一態様は、これに限定されない。例えば、
状況に応じて、駆動回路７０３Ａと駆動回路７０３Ｂのいずれか一方のみを動作させて、
いずれか他方は、動作させないようにして、駆動させてもよい。
なお、本発明の一態様の入力装置７００Ｔは、専用の基板の上に配置することも可能であ
るし、表示装置における対向基板や封止基板などの面に、配置することも可能である。ま
たは、カバーガラスなどの保護基板の裏側の面に、この入力装置７００Ｔを配置すること
も可能である。または、表示装置におけるＴＦＴ基板や素子基板などに、表示素子または
画素と一体形成して、入力装置７００Ｔを配置することも可能である。
《構成例》
本発明の一態様の入力装置は、導電膜Ｃ１、導電膜Ｃ２、信号線ＭＬ１または信号線ＭＬ
２を有する。また、本発明の一態様の入力装置は、導電膜Ｃ（ｇ，ｈ）または信号線ＭＬ
（ｇ，ｈ）を有することができる。また、本発明の一態様の入力装置は、駆動回路７０３
、検知回路ＤＣ１または制御線ＣＬを有することができる。
《導電膜Ｃ１、導電膜Ｃ２、導電膜Ｃ（ｇ，ｈ）、信号線ＭＬ１、信号線ＭＬ２、信号線
ＭＬ（ｇ，ｈ）、制御線ＣＬ》
導電性を備える材料を導電膜Ｃ１、導電膜Ｃ２、導電膜Ｃ（ｇ，ｈ）、信号線ＭＬ１、信
号線ＭＬ２、信号線ＭＬ（ｇ，ｈ）または制御線ＣＬ等に用いることができる。
例えば、無機導電性材料、有機導電性材料、金属または導電性セラミックスなどを導電膜
Ｃ１、導電膜Ｃ２、導電膜Ｃ（ｇ，ｈ）、信号線ＭＬ１、信号線ＭＬ２、信号線ＭＬ（ｇ
，ｈ）または制御線ＣＬ等に用いることができる。
材質としては、例えば、アルミニウム、金、白金、銀、銅、クロム、タンタル、チタン、
モリブデン、タングステン、ニッケル、鉄、コバルト、パラジウムまたはマンガンから選
ばれた金属元素などを、導電膜Ｃ１、導電膜Ｃ２、導電膜Ｃ（ｇ，ｈ）、信号線ＭＬ１、
信号線ＭＬ２、信号線ＭＬ（ｇ，ｈ）または制御線ＣＬ等に用いることができる。または
、上述した金属元素を含む合金などを、導電膜Ｃ１、導電膜Ｃ２、導電膜Ｃ（ｇ，ｈ）、
信号線ＭＬ１、信号線ＭＬ２、信号線ＭＬ（ｇ，ｈ）または制御線ＣＬ等に用いることが
できる。特に、銅とマンガンの合金がウエットエッチング法を用いた微細加工に好適であ
る。
なお、これらの導電膜や配線は、透光性を向上させるために、メッシュ状になっていても
よいし、ナノワイヤ状になっていてもよい。または、導電膜や配線の中に、メッシュ状の
導電性材料や、ナノワイヤ状の導電性材料が含まれていてもよい。これにより、材質自体
では、非透光性であっても、多くの隙間が存在するため、光を透過させることができる。
つまり、メッシュ状やナノワイヤ状とすることにより、導電率を高くしつつ、透光性も有
する、という状態にすることができる。
例えば、単層膜または多層膜を用いることができる。具体的には、アルミニウム膜上にチ
タン膜を積層する２層構造、窒化チタン膜上にチタン膜を積層する２層構造、窒化チタン
膜上にタングステン膜を積層する２層構造、窒化タンタル膜または窒化タングステン膜上
にタングステン膜を積層する２層構造、チタン膜と、そのチタン膜上にアルミニウム膜を
積層し、さらにその上にチタン膜を形成する３層構造等を導電膜Ｃ１、導電膜Ｃ２、導電
膜Ｃ（ｇ，ｈ）、信号線ＭＬ１、信号線ＭＬ２、信号線ＭＬ（ｇ，ｈ）または制御線ＣＬ
等に用いることができる。
なお、本発明の一態様では、透光性の材料を用いてもよい。例えば、酸化インジウム、イ
ンジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛など
の導電性酸化物を、導電膜Ｃ１、導電膜Ｃ２、導電膜Ｃ（ｇ，ｈ）、信号線ＭＬ１、信号
線ＭＬ２、信号線ＭＬ（ｇ，ｈ）または制御線ＣＬ等に用いることができる。特に、導電
膜Ｃ１、導電膜Ｃ２、導電膜Ｃ（ｇ，ｈ）は、表示装置と一体化する場合などのように、
透光性を有していることが望ましい場合があるため、これらの材料を用いることは、望ま
しい。
なお、導電膜Ｃ１、導電膜Ｃ２、導電膜Ｃ（ｇ，ｈ）などの上または下に、アルミニウム
、金、白金、銀、銅、クロム、タンタル、チタン、モリブデン、タングステン、ニッケル
、鉄、コバルト、パラジウムまたはマンガンから選ばれた金属元素などの導電層を、単層
または多層にして、重ねて設けてもよい。これにより、抵抗値を下げることができる。た
だし、透光性が必要な場合には、光を透過させる領域には、これらの導電膜は配置せず、
光を透過させる必要がない領域にのみ、これらの導電膜を配置してもよい。これにより、
抵抗値の低下と透光性とを両立させることができる。
例えば、グラフェンまたはグラファイトを含む膜を導電膜Ｃ１、導電膜Ｃ２、導電膜Ｃ（
ｇ，ｈ）、信号線ＭＬ１、信号線ＭＬ２、信号線ＭＬ（ｇ，ｈ）または制御線ＣＬ等に用
いることができる。
具体的には、酸化グラフェンを含む膜を形成し、酸化グラフェンを含む膜を還元すること
により、グラフェンを含む膜を形成することができる。還元する方法としては、熱を加え
る方法や還元剤を用いる方法等を挙げることができる。
例えば、導電性高分子を導電膜Ｃ１、導電膜Ｃ２、導電膜Ｃ（ｇ，ｈ）、信号線ＭＬ１、
信号線ＭＬ２、信号線ＭＬ（ｇ，ｈ）または制御線ＣＬ等に用いることができる。
《駆動回路７０３》
例えば、選択回路、デコーダ、またはシフトレジスタ等のさまざまな順序回路等を駆動回
路７０３に用いることができる。または、多数のスイッチを配置して、それらのオンオフ
（導通非導通）を制御するような回路を、駆動回路７０３に用いることができる。
具体的には、複数の選択回路を備え、選択信号を供給する機能を備えるシフトレジスタ等
を、駆動回路７０３に用いることができる。これにより、複数の信号線から一の信号線を
、所定の順番に選択することができる。
なお、駆動回路７０３の構成に応じて、接続される検知回路ＤＣ１の個数が増える場合が
ある。例えば、図１（Ａ）では、駆動回路７０３に１個の検知回路ＤＣ１が接続されてい
るが、本発明の一態様は、これに限定されない。１個の駆動回路７０３に複数の検知回路
ＤＣ１が接続されていてもよい。図３（Ｂ）では、検知回路ＤＣ１１、検知回路ＤＣ１２
、検知回路ＤＣ１３、検知回路ＤＣ１４が、１個の駆動回路７０３に接続されている場合
の例を示す。このように、１個の駆動回路７０３に複数の検知回路ＤＣ１を配置すること
により、複数の検知回路ＤＣ１を同時に動作させることが出来る。そのため、並列処理が
可能となり、センサの読み取り速度を早くすることができる。または、読み取り時間を長
く確保することができるため、センサの読み取り精度を高くすることができる。
例えば、トランジスタを駆動回路７０３または検知回路ＤＣ１に用いることができる。
《トランジスタ》
例えば、ボトムゲート型またはトップゲート型等のトランジスタを駆動回路７０３に用い
ることができる。
例えば、１４族の元素を含む半導体を用いるトランジスタを利用することができる。具体
的には、シリコンを含む半導体を半導体膜に用いることができる。例えば、単結晶シリコ
ン、ポリシリコン、微結晶シリコンまたはアモルファスシリコンなどを半導体膜に用いた
トランジスタを用いることができる。その他にも、ゲルマニウム、ガリウム、砒素、など
を半導体膜に用いたトランジスタを用いることもできる。
例えば、酸化物半導体を用いるトランジスタを利用することができる。具体的には、イン
ジウムを含む酸化物半導体またはインジウムとガリウムと亜鉛を含む酸化物半導体を半導
体膜に用いることができる。
一例を挙げれば、オフ状態におけるリーク電流が、半導体膜にアモルファスシリコンを用
いたトランジスタより小さいトランジスタを用いることができる。具体的には、半導体膜
に酸化物半導体を用いたトランジスタを用いることができる。
または、例えば、化合物半導体を用いるトランジスタを利用することができる。具体的に
は、ガリウムヒ素を含む半導体を半導体膜に用いることができる。
例えば、有機半導体を用いるトランジスタを利用することができる。具体的には、ポリア
セン類またはグラフェンを含む有機半導体を半導体膜に用いることができる。
《検知回路ＤＣ１》
例えば、発振回路、パルス信号出力回路、電流値測定回路、ピーク電流測定回路、電流電
圧変換回路、積分回路、ＡＤ変換回路または増幅回路などを検知回路ＤＣ１に用いること
ができる。
また、電流値測定回路、ピーク電流測定回路、電流電圧変換回路、積分回路またはＡＤ変
換回路などを、検知回路ＤＣ１に用いることができる。これにより、指またはペンなどが
導電膜に近接しているかどうかを、電流値などから検出することができる。そして、検出
した結果を、検知信号として外部の回路に供給することができる。
例えば、矩形波、のこぎり波また三角波等を生成することができる発振回路やパルス信号
出力回路を、検知回路ＤＣ１に用いることができる。これにより、生成した信号を探索信
号に用いることができる。
信号線ＭＬが選択されたときに、検知回路ＤＣ１は、センサから信号を読み取るために必
要となる信号をセンサに出力する機能を備える。
なお、信号線ＭＬが選択されていない期間において、検知回路ＤＣ１は信号線ＭＬを、例
えばフローティング状態にする、または、一定電圧を信号線ＭＬに出力することができる
。なお、この一定電圧は、例えば、表示素子に供給されるコモン電圧に相当する場合があ
る。
例えば、指またはペンなどの対象物が、導電膜Ｃ（ｇ，ｈ）、導電膜Ｃ１または導電膜Ｃ
２などに近接していない場合に比べて、導電膜Ｃ（ｇ，ｈ）、導電膜Ｃ１または導電膜Ｃ
２などに近接している場合に、導電膜Ｃ（ｇ，ｈ）、導電膜Ｃ１または導電膜Ｃ２などの
自己容量の容量値は大きくなる。
例えば、電流測定手段３１１とパルス信号出力回路３１２とを用いた構成を、検知回路Ｄ
Ｃ１に用いることができる（図９（Ａ）参照）。例えば、電流測定手段３１１とパルス信
号出力回路３１２とは、駆動回路７０３と接地線３１３との間に直列に接続されている。
なお、接地線３１３に供給される電位は、０ボルトでなくてもよい。
パルス信号出力回路３１２は、駆動回路７０３を介して導電膜Ｃ（ｇ，ｈ）、導電膜Ｃ１
、導電膜Ｃ２などにパルス信号を出力する。例えば、電流測定手段３１１は、その時に流
れる電流の大きさを検出する。これにより、タッチをセンシングすることができる。
例えば、抵抗素子３１４と電圧測定手段３１５を電流測定手段３１１に用いることができ
る（図９（Ｂ）参照）。電圧測定手段３１５を用いて抵抗素子３１４の両端間の電圧を測
定することにより、電流測定手段３１１に流れる電流値を測定することができる。なお、
電流値を測定しているが、本発明の一態様は、これに限定されない。
例えば、電流の積分値を測定する機能を備える回路を、検知回路ＤＣ１に用いることがで
きる。具体的には、オペアンプ３１７を用いて積分回路を構成することができる。例えば
、容量素子３１６、オペアンプ３１７を検知回路ＤＣ１に用いることができる（図９（Ｃ
）参照）。
例えば、電位の変化を増幅することができる増幅回路を、検知回路ＤＣ１に用いることが
できる。これにより、接続された信号線ＭＬ（ｇ，ｈ）に流れる電流の大きさに応じた電
位の変化を増幅することができる。その結果、電流を電位に変換して、変換された電位の
変化を増幅し、検知信号として外部の回路へ供給することができる。
なお、検知回路ＤＣ１において検知した情報は、次の回路に送られる。次の回路の例とし
ては、記憶回路または信号処理回路などがあげられる。そこにおいて、どの位置でタッチ
したかを判断することができる。なお、このような回路は、検知回路ＤＣ１の中に配置さ
れていてもよい。
次に、複数の導電膜Ｃまたは複数の信号線ＭＬに信号を供給するタイミングを説明する（
図１０参照）。例えば、駆動回路７０３を介して、検知回路ＤＣ１のパルス信号出力回路
３１２から信号を複数の信号線ＭＬに、順次、供給する。
一例として、上から下へ、換言すると１行目の信号線ＭＬ（１，１）から最終行目の信号
線ＭＬ（ｐ、ｑ）まで順番に信号線ＭＬを選択し、導電膜Ｃを１個ずつ順番に選択する。
選択された信号線ＭＬおよび導電膜Ｃは、検知回路ＤＣ１と導通状態になる。
検知回路ＤＣ１は、信号線ＭＬ（ｇ，ｈ）および導電膜Ｃ（ｇ，ｈ）にパルス信号を出力
し、そのときに流れる電流を検知して、センシングを行うことができる。
なお、本実施の形態において、本発明の一態様について述べた。または、他の実施の形態
において、本発明の一態様について述べる。ただし、本発明の一態様は、これらに限定さ
れない。つまり、本実施の形態および他の実施の形態では、様々な発明の態様が記載され
ているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様と
して、タッチセンサに適用した場合の例を示したが、本発明の一態様は、これに限定され
ない。場合によっては、または、状況に応じて、本発明の一態様は、様々なセンサなどに
適用してもよい。または例えば、場合によっては、または、状況に応じて、本発明の一態
様は、タッチセンサに適用しなくてもよい。
なお、本実施の形態は、基本原理の一例について述べたものである。したがって、本実施
の形態の一部または全部について、他の実施の形態の一部または全部と、自由に組み合わ
せたり、適用または置き換えて実施することができる。
（実施の形態２）
実施の形態１では、入力装置の構成について説明した。この入力装置は、さまざまな装置
と組み合わせて適用することも可能である。例えば、表示装置における素子基板（ＴＦＴ
基板）において、入力装置と表示素子またはＴＦＴとを一体にして、いわゆるインセル型
表示装置を構成することも可能である。この場合には、その装置は、画像を表示するとい
う出力機能と、センサから信号を読み取るという入力機能とを有していることとなる。
本実施の形態では、本発明の一態様の入出力装置の構成について、図１１を参照しながら
説明する。なお、実施の形態１での説明と重複する部分については、説明を省略する場合
がある。
図１１は本発明の一態様の入出力装置７００の構成を説明する図である。
図１１（Ａ）は本発明の一態様の入出力装置７００の構成を説明するブロック図の一例で
ある。
図１１（Ｂ）は図１１（Ａ）に示す入出力装置７００の一部を詳細に説明するブロック図
の一例である。
図１１（Ｃ）は図１１（Ｂ）に示す切断線Ｗ１－Ｗ２における入出力装置７００の断面模
式図の一例である。なお、図１１（Ｃ）において、信号線ＭＬ１と信号線ＭＬ２とは、高
さが異なるかのように記載されているが、本発明の一態様は、これに限定されない。断面
図で見た時に、同じ高さの位置に、信号線ＭＬ１と信号線ＭＬ２とが配置されていてもよ
い。
図１１（Ｄ）は画素７０２（ｉ，ｊ）に用いることができる表示素子７５０（ｉ，ｊ）お
よび画素回路を説明する回路図の一例である。
なお、入出力装置７００は、表示装置を有する点が、図１を参照しながら説明する入力装
置７００Ｔとは異なる。換言すれば、入出力装置７００は、入力装置７００Ｔと同様な部
分を有する。したがって、入力装置７００Ｔについて述べた内容は、入出力装置７００に
対しても、同様に適用することが可能である。ここでは、上記の説明と同様の構成を用い
ることができる部分について上記の説明を援用し、異なる部分について詳細に説明する。
なお、入出力装置７００は、表示装置に、入力装置７００Ｔが別途追加されたような構成
となっている場合がある。または、入出力装置７００は、表示装置の一部の部材と、入力
装置７００Ｔの一部の部材とが、共用されているような構成となっている場合がある。共
用されている場合には、ある部材は、表示装置の一部としての機能と、入力装置７００Ｔ
の一部としての機能とを併せ持つこととなる。一例として、図１１では、ある部材が、表
示装置の一部としての機能と、入力装置７００Ｔの一部としての機能とを併せ持つ場合の
例を示す。
＜入出力装置の構成例１．＞
本実施の形態において説明する入出力装置７００は、表示装置と、上記の入力装置７００
Ｔと、を有する（図１１（Ａ）参照）。換言すると、入出力装置７００は表示装置に入力
装置７００Ｔが追加されており、入出力装置７００は表示装置の一部に入力装置７００Ｔ
の一部が組み込まれているような構成となっている。そのため、ある部材が、表示装置の
一部としての機能と、入力装置７００Ｔの一部としての機能とを併せ持つ構成となってい
る。
入出力装置７００は、表示装置の表示面側に近接するものを検知する機能を備える（図１
１（Ｃ）参照）。
表示装置（出力装置）は、導電膜Ｃ１が設けられている領域に配置されている画素７０２
（ｉ，ｊ）および導電膜Ｃ２が設けられている領域に配置されている画素７０２（ｉ，ｋ
）を備える（図１１（Ｂ）および図１１（Ｃ）参照）。ここで、ｉ、ｊおよびｋは１以上
の整数であり、変数を表す。また、ｋの値はｊの値とは異なる。
例えば、画素７０２を、マトリクス状に配置することができる。例えば、画素７０２（ｉ
，ｊ）を、画素７０２（ｉ，ｋ）と同じ行に配設し、画素７０２（ｉ，ｋ）と異なる列に
配置することができる。
なお、一例としては、導電膜Ｃ１または導電膜Ｃ２などが設けられている領域には、複数
の画素が配置されている。一例としては、１つの導電膜Ｃ１には、複数の画素７０２が設
けられている。画素７０２（ｉ，ｊ）は、複数の画素７０２のうちの一つである。同様に
、１つの導電膜Ｃ２には、複数の画素７０２が設けられている。画素７０２（ｉ，ｋ）は
、複数の画素７０２のうちの一つである。
例えば、画素７０２（ｉ，ｊ）は、表示素子７５０（ｉ，ｊ）を備え、画素７０２（ｉ，
ｋ）は、表示素子７５０（ｉ，ｋ）を備える。図１１（Ｄ）では、画素７０２（ｉ，ｊ）
の回路の一例を示す。なお、画素７０２（ｉ，ｊ）は、複数の表示素子を有している場合
もある。
上記本発明の一態様の入出力装置は、表示装置と、表示装置の表示面側に近接するものと
容量結合する機能を備える複数の導電膜と、所定の順番で複数の導電膜から一の導電膜を
選択する駆動回路と、探索信号を供給する機能および検知信号を供給する機能を備える検
知回路と、を含んで構成される。これにより、表示装置の表示面側に近接するものを、探
索信号および導電膜に結合する容量の大きさに基づいて変化する電位を用いて検知するこ
とができる。その結果、利便性または信頼性に優れた新規な入出力装置を提供することが
できる。
また、入出力装置７００は、複数の画素を有する（図１１（Ｂ）参照）。例えば、横方向
にｎ個、縦方向にｍ個が並んだ行列状で、つまり、ｍ行ｎ列の配列状に画素７０２（ｉ，
ｊ）を有することができる。なお、ｍはｉ以上の整数であり、ｎはｊ以上の整数である。
また、画素７０２（ｉ，ｊ）は、表示素子７５０（ｉ，ｊ）を駆動する画素回路を備え、
画素７０２（ｉ，ｋ）は、表示素子７５０（ｉ，ｋ）を駆動する画素回路を備えることが
できる。例えば、図１１（Ｄ）に例示する画素回路を画素７０２（ｉ，ｊ）に用いること
ができる。なお、画素７０２（ｉ，ｊ）または画素７０２（ｉ，ｋ）は、複数の表示素子
を有していてもよい。
また、入出力装置７００は、同じ行に配設された画素７０２（ｉ，１）乃至画素７０２（
ｉ，ｎ）と電気的に接続される走査線Ｇ（ｉ）を有することができる。なお、画素７０２
（ｉ，ｊ）または画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）には、走査線Ｇ（ｉ）
だけでなく、他の配線が接続されていてもよい。
走査線Ｇ（ｉ）は、一例としては、走査線Ｇ（ｉ）に接続された画素を選択する機能を有
する。または、走査線Ｇ（ｉ）は、一例としては、選択信号を画素へ供給する機能を有す
る。また、走査線Ｇ（ｉ）は、選択信号だけでなく、他の信号を供給してもよい。なお、
走査線Ｇ（ｉ）は、ゲート線、ゲート信号線、スキャン線、配線、第１の配線などと呼ば
れる場合がある。
また、入出力装置７００は、同じ列に配設された画素７０２（１，ｊ）乃至画素７０２（
ｍ，ｊ）と電気的に接続される信号線Ｓ（ｊ）を有することができる。同様に、入出力装
置７００は、同じ列に配設された画素７０２（１，ｋ）乃至画素７０２（ｍ，ｋ）と電気
的に接続される信号線Ｓ（ｋ）を有することができる。なお、画素７０２（ｉ，ｊ）には
、信号線Ｓ（ｊ）だけでなく、他の配線が接続されていてもよい。
信号線Ｓ（ｊ）は、例えば、信号線Ｓ（ｊ）に接続された画素に映像信号を供給する機能
を有する。または、信号線Ｓ（ｊ）は、例えば、映像信号を画素へ供給する、または、書
き込む機能を有する。また、信号線Ｓ（ｉ）は、映像信号だけでなく、他の信号を供給し
てもよい。なお、信号線Ｓ（ｉ）は、ソース線、ソース信号線、データ線、配線、第１の
配線などと呼ばれる場合がある。
また、入出力装置７００は、例えば、走査線Ｇ（１）乃至走査線Ｇ（ｍ）と電気的に接続
される駆動回路ＧＤを備える。駆動回路ＧＤは、例えば、走査線Ｇ（１）乃至走査線Ｇ（
ｍ）から一を選択する機能を備え、選択信号を走査線Ｇ（１）乃至走査線Ｇ（ｍ）または
画素７０２（ｉ，ｊ）などへ供給する機能を備える。なお、駆動回路ＧＤは、選択信号だ
けでなく、他の信号を供給してもよい。
駆動回路ＧＤは、ゲート線駆動回路、ゲート信号線駆動回路、走査線駆動回路、スキャン
回路、回路、第１の回路などと呼ばれる場合がある。
また、入出力装置７００は、例えば、信号線Ｓ（１）乃至信号線Ｓ（ｎ）と電気的に接続
される駆動回路ＳＤを備える。駆動回路ＳＤは、映像信号を信号線Ｓ（１）乃至信号線Ｓ
（ｎ）または画素７０２（ｉ，ｊ）などへ供給する機能を備える。なお、駆動回路ＳＤは
、映像信号だけでなく、他の信号を供給してもよい。
駆動回路ＳＤは、ソース線駆動回路、ソース信号線駆動回路、映像信号線駆動回路、デー
タ線回路、回路、第１の回路などと呼ばれる場合がある。
《構成例》
本発明の一態様の入出力装置７００は、表示装置または入力装置７００Ｔを有する。
また、本発明の一態様の入出力装置７００は、画素７０２（ｉ，ｊ）または画素７０２（
ｉ，ｋ）を備える。
また、本発明の一態様の入出力装置７００は、表示素子７５０（ｉ，ｊ）または表示素子
７５０（ｉ，ｋ）を備える。
また、本発明の一態様の入出力装置７００は、走査線Ｇ（ｉ）、信号線Ｓ（ｊ）、信号線
Ｓ（ｋ）、駆動回路ＧＤまたは駆動回路ＳＤを備える。
《入力装置》
本発明の一態様の入出力装置７００としては、表示装置の表示面側に近接するものと容量
結合する機能を備える導電膜Ｃ１または導電膜Ｃ２を有する入力装置を用いることができ
る。
例えば、透光性を備える導電膜を導電膜Ｃ１または導電膜Ｃ２に用いることができる。ま
たは、表示素子が設けられている領域に、開口部、スリット部、くし歯形状、格子形状な
どを備える導電膜を導電膜Ｃ１または導電膜Ｃ２に用いることができる。これにより、導
電膜Ｃ１または導電膜Ｃ２を、表示素子と使用者の間に配設することができる。
《表示装置》
例えば、アクティブマトリクス型の表示装置またはパッシブマトリクス型の表示装置を用
いることができる。または、表示装置ではなく、映像や画像を表示しないような照明装置
を用いてもよい。
《表示素子７５０（ｉ，ｊ）、表示素子７５０（ｉ，ｋ）》
例えば、光の反射を制御する機能を備える表示素子、光の透過を制御する機能を備える表
示素子または発光素子等を、表示素子７５０（ｉ，ｊ）または表示素子７５０（ｉ，ｋ）
に用いることができる。
具体的には、例えば、液晶素子と偏光板を組み合わせた構成またはシャッター方式のＭＥ
ＭＳ表示素子等を表示素子７５０（ｉ，ｊ）または表示素子７５０（ｉ，ｋ）に用いるこ
とができる。
具体的には、例えば、有機エレクトロルミネッセンス素子、ＬＥＤまたは無機エレクトロ
ルミネッセンス素子等を、表示素子７５０（ｉ，ｊ）または表示素子７５０（ｉ，ｋ）に
用いることができる。
《画素７０２（ｉ，ｊ）、画素７０２（ｉ，ｋ）》
例えば、スイッチング素子ＳＷ、容量Ｃｐ等を画素７０２（ｉ，ｊ）または画素７０２（
ｉ，ｋ）に用いることができる。図１１（Ｄ）は、画素７０２（ｉ，ｊ）の場合の例を示
す。
具体的には、トランジスタをスイッチング素子ＳＷに用いることができる。例えば、実施
の形態１において説明する駆動回路７０３に用いることができるトランジスタを、スイッ
チング素子ＳＷに用いることができる。
例えば、駆動回路７０３と、画素７０２（ｉ，ｊ）とが、それぞれ別の基板に設けられて
いてもよい。この場合、駆動回路７０３の配線と接続される画素７０２（ｉ，ｊ）の配線
は、接続端子、ボンディングワイヤ、異方性導電粒子、銀ペースト、ＦＰＣ（Ｆｌｅｘｉ
ｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）またはバンプなどを介して、接続されること
となる。
例えば、駆動回路７０３に用いることができるトランジスタと、画素７０２（ｉ，ｊ）に
用いることができるトランジスタとが、同一の基板上に設けられていてもよい。これによ
り、駆動回路７０３と、画素７０２（ｉ，ｊ）とは、同一の製造工程によって形成するこ
とができる。
例えば、駆動回路７０３と、画素７０２（ｉ，ｊ）とが、同じ基板に設けられている場合
には、特別な接続部分を不要にすることができる。これにより、接続部分で生じる接触不
良を減らすことができる。その結果、信頼性を向上させることができる。また、同一の製
造工程によって形成することができる。また、製造コストを下げることができる。ただし
、本発明の一態様は、これらの構成に限定されない。
《走査線Ｇ（ｉ）、信号線Ｓ（ｊ）》
導電性を備える材料を走査線Ｇ（ｉ）または信号線Ｓ（ｊ）に用いることができる。
例えば、導電膜Ｃ１、導電膜Ｃ２、信号線ＭＬ１、信号線ＭＬ２または制御線ＣＬ等に用
いることができる材料を、走査線Ｇ（ｉ）または信号線Ｓ（ｊ）に用いることができる。
《駆動回路ＧＤ》
シフトレジスタ等のさまざまな順序回路等を駆動回路ＧＤに用いることができる。
例えば、実施の形態１において説明する駆動回路７０３、画素７０２（ｉ，ｊ）または画
素７０２（ｉ，ｋ）等に用いるトランジスタと、同一の工程で形成することができる半導
体膜を備えるトランジスタを駆動回路ＧＤに用いることができる。
《駆動回路ＳＤ》
シフトレジスタ等のさまざまな順序回路等を駆動回路ＳＤに用いることができる。
例えば、集積回路を駆動回路ＳＤに用いることができる。具体的には、シリコン基板に形
成された集積回路を用いることができる。なお、駆動回路ＳＤのうちの全部ではなく、一
部の回路をシリコン基板に形成してもよい。
例えば、ＣＯＧ（Ｃｈｉｐ ｏｎ ｇｌａｓｓ）法を用いて駆動回路ＳＤを実装できる。
具体的には、異方性導電膜を用いて、集積回路をパッドに実装できる。
例えば、実施の形態１において説明する駆動回路７０３、画素７０２（ｉ，ｊ）、画素７
０２（ｉ，ｋ）または駆動回路ＧＤ等に用いるトランジスタと、同一の工程で形成するこ
とができるトランジスタを駆動回路ＳＤの一部または全部に用いることができる。
＜入出力装置の構成例２．＞
本発明の一態様の入出力装置の構成について、図１１乃至図１４を参照しながら説明する
。
なお、ここでは、上記の説明と同様の構成を用いることができる部分について上記の説明
を援用し、配線ＣＯＭを用いる部分と、表示装置の画素７０２（ｉ，ｊ）および画素（ｉ
，ｋ）に液晶素子を用いる構成と、について詳細に説明する。
図１２および図１３は本発明の一態様の入出力装置７００に用いることができる駆動回路
７０３の構成の一例を説明する図である。図１２は駆動回路７０３の構成の一例を説明す
る図であり、図１３は駆動回路７０３Ｂの構成の一例を説明する図である。駆動回路７０
３Ｂは、検知回路ＤＣ１１および検知回路ＤＣ１２と接続されている。
図１４は本発明の一態様の入出力装置７００に用いることができる画素の構成を説明する
図である。図１４（Ａ）は画素７０２（ｉ，ｊ）および画素７０２（ｉ，ｋ）の上面図の
一例であり、図１４（Ｂ）は図１４（Ａ）に示す切断線Ｗ３－Ｗ４における画素７０２（
ｉ，ｊ）の断面図および切断線Ｗ５－Ｗ６における画素７０２（ｉ，ｋ）の断面図の一例
である。
本実施の形態において説明する入出力装置７００は、例えば、配線ＣＯＭを有することが
できる（図１１（Ａ）参照）。
配線ＣＯＭは、駆動回路７０３と電気的に接続され、所定の電位を供給する機能を備える
。例えば、複数の表示素子に供給する共通電位を配線ＣＯＭに供給できる。
例えば、駆動回路７０３は、信号線ＭＬ１を選択している期間に、信号線ＭＬ２と配線Ｃ
ＯＭとの間、または、信号線ＭＬ１以外の信号線ＭＬと配線ＣＯＭとの間、を導通状態に
する機能を備える。または、駆動回路７０３は、信号線ＭＬ１を選択している期間に、信
号線ＭＬ１と配線ＣＯＭとの間を非導通状態にする機能を備える。言い換えると、駆動回
路７０３は、信号線ＭＬ２が非選択状態にある期間に、信号線ＭＬ２と配線ＣＯＭとの間
を導通状態にする機能を備える。
なお、信号線ＭＬ２の場合を選択している期間においても同様である。つまり、駆動回路
７０３は、信号線ＭＬ２を選択している期間に、信号線ＭＬ２と配線ＣＯＭとの間を非導
通状態にする機能を備える。
また、駆動回路７０３は、信号線ＭＬ２を選択している期間に、信号線ＭＬ１と配線ＣＯ
Ｍとの間、または、信号線ＭＬ２以外の信号線ＭＬと配線ＣＯＭとの間、を導通状態にす
る機能を備える。または、駆動回路７０３は、信号線ＭＬ２を選択している期間に、信号
線ＭＬ２と配線ＣＯＭとの間を非導通状態にする機能を備える。言い換えると、駆動回路
７０３は、信号線ＭＬ１が非選択状態にある期間に、信号線ＭＬ１と配線ＣＯＭとの間を
導通状態にする機能を備える。
これらの動作は、例えば、駆動回路７０３が有するシフトレジスタによって制御される。
シフトレジスタは、順次、選択信号をスキャンして出力していく。その結果、信号線ＭＬ
１および信号線ＭＬ２などに接続された複数のスイッチの導通状態が変化する。その結果
、信号線ＭＬ１および信号線ＭＬ２などは、配線ＣＯＭと導通されるのか、または、検知
回路ＤＣ１と導通されるのかが、切り替わることとなる。
表示素子７５０（ｉ，ｊ）は、液晶材料を含む層７５３と、導電膜Ｃ１と、液晶材料の配
向を制御する電界が、導電膜Ｃ１との間に形成されるように配設された画素電極７５１（
ｉ，ｊ）と、を備える（図１４（Ａ）および図１４（Ｂ）参照）。例えば、導電膜Ｃ１は
、表示素子の一部としての機能も有することができる。換言すれば、導電膜Ｃ１は、タッ
チセンサ用の電極としての機能と、表示素子用の電極としての機能とを併せ持つこととな
る。なお、図中の矢印ＢＬは、バックライトが射出する光が進む方向を一例として示す。
表示素子７５０（ｉ，ｋ）は、液晶材料を含む層７５３と、導電膜Ｃ２と、液晶材料の配
向を制御する電界が、導電膜Ｃ２との間に形成されるように配設された画素電極７５１（
ｉ，ｋ）と、を備える。
例えば、導電膜Ｃ１、導電膜Ｃ２または導電膜Ｃ（ｇ、ｈ）などは、表示素子の一部とし
ての機能も有している。例えば、導電膜Ｃ１、導電膜Ｃ２または導電膜Ｃ（ｇ、ｈ）など
は、複数の表示素子のコモン電極としての機能を有している。換言すれば、導電膜Ｃ１、
導電膜Ｃ２または導電膜Ｃ（ｇ、ｈ）などは、タッチセンサ用の電極としての機能と、表
示素子用の電極としての機能とを併せ持つこととなる。
例えば、導電膜Ｃ１または導電膜Ｃ２の上に、画素電極７５１（ｉ，ｊ）または画素電極
７５１（ｉ，ｋ）などを、絶縁膜を介して配置することができる（図１４（Ａ）および図
１４（Ｂ）参照）。
例えば、くし歯形状、開口部を有する形状またはスリットを有する形状などを、画素電極
７５１（ｉ，ｊ）および画素電極７５１（ｉ，ｋ）に用いることができる。これにより、
画素電極の下側にコモン電極が配置されたＦＦＳモードの液晶素子を表示素子に用いるこ
とができる（図１４（Ａ）および図１４（Ｂ）参照）。ただし、本発明の一態様は、これ
に限定されない。
例えば、導電膜Ｃ１または導電膜Ｃ２の下に、画素電極７５１（ｉ，ｊ）または画素電極
７５１（ｉ，ｋ）などを、絶縁膜を介して、配置することができる。
例えば、くし歯形状、開口部を有する形状またはスリットを有する形状などを、導電膜Ｃ
１または導電膜Ｃ２に用いることができる。これにより、画素電極の上側にコモン電極が
配置されたＦＦＳモードの液晶素子を表示素子に用いることができる（図１４（Ｃ）参照
）。
例えば、くし歯形状、開口部を有する形状またはスリットを有する形状などを、画素電極
とコモン電極の両方に用いることができる。これにより、ＩＰＳモードの液晶素子を表示
素子に用いることができる（図１５（Ａ）および図１５（Ｂ）参照）。
例えば、導電膜Ｃ１または導電膜Ｃ２の下に、画素電極７５１（ｉ，ｊ）または画素電極
７５１（ｉ，ｋ）などを、絶縁膜を介して、配置することができる（図１５（Ｂ）参照）
。なお、本発明の一態様は、これに限定されない。
例えば、導電膜Ｃ１または導電膜Ｃ２の上に、画素電極７５１（ｉ，ｊ）または画素電極
７５１（ｉ，ｋ）などを、絶縁膜を介して、配置することができる。
例えば、導電膜Ｃ１または導電膜Ｃ２と、画素電極７５１（ｉ，ｊ）または画素電極７５
１（ｉ，ｋ）とを、同じ面の上に配置することができる（図１５（Ｃ）参照）。
なお、本発明の一態様は、導電膜Ｃ１または導電膜Ｃ２が、タッチセンサ用の電極として
の機能と、表示素子用の電極としての機能とを併せ持つ場合に限定されない。
例えば、タッチセンサ用の電極としての機能を備える導電膜Ｃ１または導電膜Ｃ２とは異
なる導電膜を備える表示素子を用いることができる。具体的には、画素電極７５１（ｉ，
ｊ）と、共通電極７５４を有する表示素子を用いることができる。
例えば、図１４（Ｃ）に対応する場合を図１６（Ａ）に示す。同様に、図１４（Ｂ）に対
応する場合を図１６（Ｃ）に示す。例えば、図１５（Ｂ）に対応する場合を図１６（Ｅ）
に示す。同様に、図１５（Ｃ）に対応する場合を図１６（Ｆ）に示す。
例えば、タッチセンサ用の電極である導電膜Ｃ１を絶縁膜の上側に配置することができる
（図１６（Ａ）および図１６（Ｂ）参照）。
例えば、タッチセンサ用の電極である導電膜Ｃ１を、絶縁膜を介して、画素電極７５１（
ｉ，ｊ）または共通電極７５４より下側に配置することができる（図１６（Ｃ）および図
１６（Ｄ）参照）。なお、本発明の一態様は、これに限定されない。
上記本発明の一態様の入出力装置は、液晶素子を備える表示装置と、液晶材料の配向を制
御する機能および表示装置の表示面側に近接するものと容量結合する機能を備える複数の
導電膜と、探索信号を供給する機能および検知信号を供給する機能を備える検知回路と、
所定の順番で複数の導電膜から一の導電膜を選択し、検知回路または配線と電気的に接続
する機能を備える駆動回路と、を含んで構成される。
これにより、所定の順番で画素を書き換えることができる。また、液晶素子を備える表示
装置の表示面側に近接するものを、探索信号および導電膜に結合する容量の大きさに基づ
いて変化する電位を用いて検知することができる。その結果、利便性または信頼性に優れ
た新規な入出力装置を提供することができる。
また、入出力装置７００は、基材７１０と、基材７１０と重なる領域を備える基材７７０
と、を有する（図１４（Ｂ）参照）。
また、入出力装置７００は、基材７７０および基材７１０を貼り合わせる図示されていな
い封止材を有する。
なお、入出力装置７００は、基材７１０、基材７７０および封止材で囲まれた領域に液晶
材料を含む層７５３を有する。
以下に、入出力装置７００を構成する個々の要素について説明する。なお、これらの構成
は明確に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を含む場合が
ある。
例えば、導電膜Ｃ１は、近接するものと容量結合する機能を備える導電膜であるとともに
、表示素子７５０（ｉ，ｊ）の共通電極であり、導電膜Ｃ２は、近接するものと容量結合
する機能を備える導電膜であるとともに、表示素子７５０（ｉ，ｋ）の共通電極である。
信号線ＭＬ１は、タッチセンサ用の信号を供給する機能を有する配線であり、かつ、表示
素子用の共通電極と接続された共通配線である。同様に、信号線ＭＬ２は、タッチセンサ
用の信号を供給する機能を有する配線であり、かつ、表示素子用の共通電極と接続された
共通配線である。
《構成例》
本発明の一態様の入出力装置は、上記の構成に加えて、配線ＣＯＭを有する。
また、本発明の一態様の入出力装置は、液晶材料を含む層７５３、画素電極７５１（ｉ，
ｊ）または画素電極７５１（ｉ，ｋ）を備える。
《配線ＣＯＭ》
導電性を備える材料を配線ＣＯＭ等に用いることができる。
例えば、導電膜Ｃ１、導電膜Ｃ２、導電膜Ｃ（ｇ，ｈ）、信号線ＭＬ１、信号線ＭＬ２、
信号線ＭＬ（ｇ，ｈ）または制御線ＣＬ等に用いることができる材料を、配線ＣＯＭ等に
用いることができる。
例えば、接地電位、共通電位、または電源電位等を供給する機能を備える配線を配線ＣＯ
Ｍに用いることができる。
例えば、信号線ＭＬ１または信号線ＭＬ２に供給しようとする電位を、配線ＣＯＭが供給
する所定の電位に用いることができる。または、異なる電位を供給する機能を備える配線
を、配線ＣＯＭに用いることができる。
例えば、表示素子７５０（ｉ，ｊ）または表示素子７５０（ｉ，ｋ）等が備える一の端子
に供給する電位を、配線ＣＯＭが供給する所定の電位に用いることができる。
具体的には、異なる２つの電位を交互に供給する機能を備える配線を配線ＣＯＭに用いる
ことができる。これにより、極性が反転する電圧を、表示素子７５０（ｉ，ｊ）または表
示素子７５０（ｉ，ｋ）等に供給することができる。つまり、表示素子をコモン反転駆動
により駆動できるように、配線ＣＯＭの電位をパルス状に変動させてもよい。その結果、
例えば表示素子７５０（ｉ，ｊ）または表示素子７５０（ｉ，ｋ）等に液晶素子を用いて
、入出力装置７００の信頼性を高めることができる。また、消費電力を低減することがで
きる。
《駆動回路７０３》
例えば、シフトレジスタ３０１等を、駆動回路７０３は有することができる（図１２参照
）。これにより、所定の順番で複数の信号線ＭＬから単数または複数の信号線を選択し、
選択信号を供給することができる。選択信号は、例えば、選択回路３０２に供給される。
例えば、選択回路３０２を駆動回路７０３は有することができる。選択回路３０２は、一
例としては、複数のスイッチを有している。さらに、選択信号を反転させるために、イン
バータ回路を有していてもよい。これにより、検知回路ＤＣ１または配線ＣＯＭを選択信
号に基づいて選択し、検知回路ＤＣ１または配線ＣＯＭの選択された方と信号線ＭＬの間
を導通させることができる。
シフトレジスタ３０１を用いて、複数の選択回路から一の選択回路を順番に選択すること
ができる。例えば、信号線ＭＬ１、信号線ＭＬ２および信号線ＭＬ３のうち、１本を選択
することができる。その結果、選択信号が供給された選択回路に電気的に接続された一の
信号線と、検知回路ＤＣ１との間を導通させることができる。または、選択信号が供給さ
れない選択回路に電気的に接続された信号線と、配線ＣＯＭとの間を導通させることがで
きる。つまり、シフトレジスタから出力された選択信号によって、信号線ＭＬ（ｇ、ｈ）
に接続されたスイッチの導通状態（オンオフ）を制御することができる。その結果、信号
線ＭＬ（ｇ、ｈ）と配線ＣＯＭとの間の導通状態および信号線ＭＬ（ｇ、ｈ）と検知回路
ＤＣ１との間の導通状態を、制御することができる。
《表示素子７５０（ｉ，ｊ）、表示素子７５０（ｉ，ｋ）》
例えば、光の反射または透過を制御する機能を備える液晶素子を、表示素子７５０（ｉ，
ｊ）または表示素子７５０（ｉ，ｋ）に用いることができる。
具体的には、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＴＮ（Ｔｗｉｓ
ｔｅｄ Ｎｅｍａｔｉｃ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉ
ｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃ
ｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉ
ｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ
Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕ
ｉｄ Ｃｒｙｓｔａｌ）モードなどの駆動方法を用いて駆動することができる液晶素子を
用いることができる。
また、例えば垂直配向（ＶＡ）モード、具体的には、ＭＶＡ（Ｍｕｌｔｉ－Ｄｏｍａｉｎ
Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅ
ｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ
Ｖｉｅｗ）モードなどの駆動方法を用いて駆動することができる液晶素子を用いることが
できる。
《液晶材料を含む層７５３》
例えば、液晶材料を含む層７５３に、サーモトロピック液晶、低分子液晶、高分子液晶、
高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。また、条件
により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、
等方相等を示す液晶材料を用いることができる。または、ブルー相を示す液晶材料を、液
晶材料を含む層７５３に用いることができる。
《画素電極７５１（ｉ，ｊ）または画素電極７５１（ｉ，ｋ）》
導電性を備える材料を画素電極７５１（ｉ，ｊ）または画素電極７５１（ｉ，ｋ）等に用
いることができる。
例えば、導電膜Ｃ１、導電膜Ｃ２、信号線ＭＬ１または信号線ＭＬ２等に用いることがで
きる材料を、画素電極７５１（ｉ，ｊ）または画素電極７５１（ｉ，ｋ）に用いることが
できる。
《基材７１０、基材７７０》
作製工程中の熱処理に耐えうる程度の耐熱性を有する材料を基材７１０または基材７７０
に用いることができる。なお、透光性を備える材料を基材７１０または／および基材７７
０に用いることができる。
例えば、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００
ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００
ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の面積が大きなガラス基板を基材
７１０または基材７７０に用いることができる。これにより、大型の表示装置を作製する
ことができる。
有機材料、無機材料または有機材料と無機材料等の複合材料等を基材７１０または基材７
７０に用いることができる。例えば、ガラス、セラミックス、金属等の無機材料を基材７
１０または基材７７０に用いることができる。
具体的には、無アルカリガラス、ソーダ石灰ガラス、カリガラス、クリスタルガラス、石
英またはサファイア等を、基材７１０または基材７７０に用いることができる。具体的に
は、無機酸化物膜、無機窒化物膜または無機酸化窒化物を含む材料等を、基材７１０また
は基材７７０に用いることができる。例えば、酸化シリコン、窒化シリコン、酸化窒化シ
リコン、酸化アルミニウム等を含む材料を、基材７１０または基材７７０に用いることが
できる。ステンレス・スチールまたはアルミニウム等を、基材７１０または基材７７０に
用いることができる。
例えば、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコ
ンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を基材７１０または基材７７０に用
いることができる。これにより、半導体素子を基材７１０または基材７７０に形成するこ
とができる。
例えば、樹脂、樹脂フィルムまたはプラスチック等の有機材料を基材７１０または基材７
７０に用いることができる。具体的には、ポリエステル、ポリオレフィン、ポリアミド、
ポリイミド、ポリカーボネートまたはアクリル樹脂等の樹脂フィルムまたは樹脂板を、基
材７１０または基材７７０に用いることができる。
例えば、金属板、薄板状のガラス板または無機材料等の膜を樹脂フィルム等に貼り合わせ
た複合材料を基材７１０または基材７７０に用いることができる。例えば、繊維状または
粒子状の金属、ガラスもしくは無機材料等を樹脂フィルムに分散した複合材料を、基材７
１０または基材７７０に用いることができる。例えば、繊維状または粒子状の樹脂もしく
は有機材料等を無機材料に分散した複合材料を、基材７１０または基材７７０に用いるこ
とができる。
また、単層の材料または複数の層が積層された材料を、基材７１０または基材７７０に用
いることができる。例えば、基材と基材に含まれる不純物の拡散を防ぐ絶縁膜等が積層さ
れた材料を、基材７１０または基材７７０に用いることができる。具体的には、ガラスと
ガラスに含まれる不純物の拡散を防ぐ酸化シリコン層、窒化シリコン層または酸化窒化シ
リコン層等から選ばれた一または複数の膜が積層された材料を、基材７１０または基材７
７０に用いることができる。または、樹脂と樹脂を透過する不純物の拡散を防ぐ酸化シリ
コン膜、窒化シリコン膜または酸化窒化シリコン膜等が積層された材料を、基材７１０ま
たは基材７７０に用いることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネー
ト若しくはアクリル樹脂等の樹脂フィルム、樹脂板または積層体等を基材７１０または基
材７７０に用いることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミド等）、ポ
リイミド、ポリカーボネートまたはアクリル樹脂、ウレタン樹脂、エポキシ樹脂もしくは
シリコーンなどシロキサン結合を有する樹脂を含む材料を基材７１０または基材７７０に
用いることができる。
具体的には、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥ
Ｎ）、ポリエーテルサルフォン（ＰＥＳ）またはアクリル等を基材７１０または基材７７
０に用いることができる。
また、紙または木材などを基材７１０または基材７７０に用いることができる。
例えば、可撓性を有する基板を基材７１０または基材７７０に用いることができる。
なお、トランジスタまたは容量素子等を基板に直接形成する方法を用いることができる。
また、例えば作製工程中に加わる熱に耐熱性を有する工程用の基板にトランジスタまたは
容量素子等を形成し、形成されたトランジスタまたは容量素子等を基材７１０または基材
７７０に転置する方法を用いることができる。これにより、例えば可撓性を有する基板に
トランジスタまたは容量素子等を形成できる。
＜入出力装置の構成例３．＞
本発明の一態様の入出力装置の別構成について、図１３を参照しながら説明する。
なお、複数の検知回路を有する点および駆動回路７０３に換えて駆動回路７０３Ｂを有す
る点が、上記の入出力装置７００とは異なる。ここでは、上記の説明と同様の構成を用い
ることができる部分について上記の説明を援用し、異なる部分について詳細に説明する。
配線ＣＯＭは、駆動回路７０３Ｂと電気的に接続され、所定の電位を供給する機能を備え
る。
そして、駆動回路７０３Ｂは、複数の選択回路から２以上の選択回路を選択することがで
きる。よって、例えば、信号線ＭＬ１、信号線ＭＬ２、信号線ＭＬ３、信号線ＭＬ４、信
号線ＭＬ５および信号線ＭＬ６のうちの少なくとも２つを選択する機能を備える。
駆動回路７０３Ｂは、例えば、信号線ＭＬ１および信号線ＭＬ２を選択している期間に、
信号線ＭＬ１と検知回路ＤＣ１１との間を導通状態にし、信号線ＭＬ２と検知回路ＤＣ１
２との間を導通状態にする機能を備える。また、駆動回路７０３Ｂは、例えば、信号線Ｍ
Ｌ１および信号線ＭＬ２を選択していない期間に、信号線ＭＬ１および信号線ＭＬ２と配
線ＣＯＭとの間を導通状態にする機能を備える。ここでは、信号線ＭＬ１および信号線Ｍ
Ｌ２の場合を示したが、他の信号線の場合も同様である。なお、複数の選択回路から２個
の選択回路を選択する場合の例を示したが、３個以上であってもよい。
なお、同時に複数選択される信号線ＭＬは、互いに離れた位置に設けられていてもよい。
例えば、信号線ＭＬ１と信号線ＭＬ２ではなく、信号線ＭＬ１と信号線ＭＬ６とが同時に
選択されてもよい。このように、離れた位置にすることにより、信号が混ざってしまうこ
とを低減することができる。
検知回路ＤＣ１１および検知回路ＤＣ１２は、検知回路ＤＣ１と同様な機能を有し、例え
ば、探索信号を供給する機能を備える。
上記本発明の一態様の入出力装置は、液晶素子を備える表示装置と、液晶材料の配向を制
御する機能および表示装置の表示面側に近接するものと容量結合する機能を備える複数の
導電膜と、探索信号を供給する機能および検知信号を供給する機能を備える複数の検知回
路と、所定の順番で複数の導電膜から複数の導電膜を選択し、検知回路または配線と電気
的に接続する機能を備える駆動回路と、を含んで構成される。
これにより、所定の順番で画素を書き換えることができる。また、液晶素子を備える表示
装置の表示面側に近接するものを、探索信号および導電膜に結合する容量の大きさに基づ
いて変化する電位を用いて検知することができる。その結果、利便性または信頼性に優れ
た新規な入出力装置を提供することができる。
《駆動回路７０３Ｂ》
例えば、選択信号を供給する機能を備えるシフトレジスタ等を、駆動回路７０３Ｂに用い
ることができる（図１３参照）。
例えば、選択信号に基づいて、検知回路ＤＣ１１または配線ＣＯＭと、信号線との間の導
通状態を制御する選択回路を駆動回路７０３Ｂに用いることができる。または、選択信号
に基づいて、検知回路ＤＣ１２または配線ＣＯＭと信号線との間の導通状態を制御する選
択回路を駆動回路７０３Ｂに用いることができる。
これにより、シフトレジスタを用いて複数の選択回路から複数の選択回路を順番に選択す
ることができる。その結果、選択信号が供給された一の選択回路に電気的に接続された信
号線と検知回路ＤＣ１１との間を導通させ、選択信号が供給された他の選択回路に電気的
に接続された信号線と検知回路ＤＣ１２との間を導通させ、選択信号が供給されない選択
回路に電気的に接続された信号線と配線ＣＯＭとの間を導通させることができる。
《検知回路ＤＣ１１、検知回路ＤＣ１２》
例えば、実施の形態１において説明する検知回路ＤＣ１に用いることができる構成を、検
知回路ＤＣ１１および検知回路ＤＣ１２に用いることができる。
本実施の形態は、他の実施の形態の一部または全部について、変更、追加、修正、削除、
応用、上位概念化、又は、下位概念化したものに相当する。したがって、本実施の形態の
一部または全部について、他の実施の形態の一部または全部と自由に組み合わせたり、適
用または置き換えて実施することができる。
（実施の形態３）
本実施の形態では、本発明の一態様の入力装置７００ＴＣの構成について、図１７を参照
しながら説明する。
なお、入力装置７００ＴＣは、近接するものにより遮蔽される電界が導電膜Ｃ１と導電膜
Ｃ２との間に形成されるように、導電膜Ｃ１と導電膜Ｃ２とが配設される点、駆動回路７
０３に換えて、駆動回路７０３Ｃを有する点、検知回路ＤＣ１に換えて検知回路ＤＣ２を
有する点、導電膜Ｃ１と導電膜Ｃ２とに供給される信号または導電膜Ｃ１と導電膜Ｃ２と
から読み取る信号が、図１を参照しながら説明する入力装置７００Ｔとは異なる。
なお、導電膜Ｃ１と導電膜Ｃ２などの配置や構成は、図１を参照しながら説明する入力装
置７００Ｔと同様である。したがって、入力装置７００Ｔで述べた内容は、本発明の一態
様の入力装置７００ＴＣに対しても、同様に適用できる。ここでは、上記の説明と同様の
構成を用いることができる部分について上記の説明を援用し、異なる部分について詳細に
説明する。
＜入力装置の構成例＞
本実施の形態において説明する入力装置７００ＴＣは、入力装置７００Ｔと同様に、導電
膜Ｃ１と、導電膜Ｃ２と、信号線ＭＬ１と、信号線ＭＬ２と、を有する（図１７（Ｂ）参
照）。なお、複数の導電膜Ｃから選択された導電膜を導電膜Ｃ１および導電膜Ｃ２に用い
ることができる（図１７（Ａ）参照）。
導電膜Ｃ２は、導電膜Ｃ１と重ならない領域を備える。例えば、導電膜Ｃ１に隣接して配
置された導電膜を導電膜Ｃ２に用いることができる。また、導電膜Ｃ１の間に他の導電膜
を間に挟むように配置された導電膜Ｃ２を導電膜に用いることができる。
信号線ＭＬ１は、導電膜Ｃ１と電気的に接続される。また、信号線ＭＬ２は、導電膜Ｃ２
と電気的に接続される（図１７（Ｂ）参照）。
導電膜Ｃ１および導電膜Ｃ２は、互いに容量結合する機能を備える（図１７（Ｃ）参照）
。例えば、複数の導電膜Ｃは、互いに容量結合する。具体的には、導電膜Ｃ１と、導電膜
Ｃ２との間で、容量結合する。
なお、その導電膜の間の容量値は、導電膜の間に近接したものにより変化する。これによ
り、導電膜Ｃ１と導電膜Ｃ２との間に近接する指またはペンなどの対象物を、導電膜Ｃ１
と導電膜Ｃ２との間の容量値の変化を用いて検知することができる。換言すると、導電膜
Ｃ１と導電膜Ｃ２の相互容量の変化を用いて、指またはペンなどの対象物の近接を検知す
る。
また、入力装置７００ＴＣは、一例としては、駆動回路７０３Ｃと、検知回路ＤＣ２と、
を有する（図１７（Ａ）参照）。なお、入力装置７００ＴＣは、駆動回路７０３Ｃまたは
検知回路ＤＣ２などを有しておらず、別の装置や別のモジュールが、駆動回路７０３Ｃま
たは検知回路ＤＣ２などを有している場合もある。
なお、一例としては、駆動回路７０３Ｃは、駆動回路７０３と同様に設けられていてもよ
い。例えば、駆動回路７０３Ｃは、複数の導電膜Ｃまたは複数の信号線ＭＬと、同一の基
板上に設けられていてもよい。同様に、例えば、検知回路ＤＣ２は、検知回路ＤＣ１と同
様に設けられていてもよい。
駆動回路７０３Ｃは、例えば、信号線ＭＬ１および信号線ＭＬ２と電気的に接続される。
検知回路ＤＣ２は、例えば、駆動回路７０３Ｃと電気的に接続される。
例えば、駆動回路７０３Ｃは、複数の信号線ＭＬのうちの少なくとも２本を選択する機能
を備える。
例えば、駆動回路７０３Ｃは、複数の信号線ＭＬのうちの少なくとも２本を、順次選択す
る機能を備える。
例えば、駆動回路７０３Ｃは、複数の信号線ＭＬのうちの少なくとも２本を、任意の順序
で選択する機能を備える。
例えば、駆動回路７０３Ｃは、マルチプレクサまたはデマルチプレクサとしての機能を備
える。駆動回路７０３Ｃは、信号線ＭＬ１および信号線ＭＬ２を選択する機能を備える。
具体的には、信号線ＭＬ（１，１）乃至信号線ＭＬ（ｐ、ｑ）から２つの信号線を、所定
の順番で選択する機能を備える。または、駆動回路７０３Ｃは、複数の導電膜Ｃのうちの
少なくとも２個を選択する機能を備える。または、駆動回路７０３Ｃは、例えば、導電膜
Ｃ１および導電膜Ｃ２を選択する機能を備える。
なお、例えば、２個の駆動回路７０３Ｃを備えることができる。一方の駆動回路７０３Ｃ
は、複数の信号線ＭＬのうちの１本を選択する機能を備え、他方の駆動回路７０３Ｃは、
複数の信号線ＭＬのうちの別の１本を選択する機能を備えていてもよい。
例えば、駆動回路７０３Ｃは、信号線ＭＬ１および信号線ＭＬ２を選択している期間に、
信号線ＭＬ１および信号線ＭＬ２と検知回路ＤＣ２との間を導通状態にする機能を備える
。
または、駆動回路７０３Ｃは、信号線ＭＬ１および信号線ＭＬ２を選択していない期間に
、信号線ＭＬ１および信号線ＭＬ２と検知回路ＤＣ２との間を非導通状態にする機能を備
える。
または、駆動回路７０３Ｃは、信号線ＭＬ１および信号線ＭＬ２を選択していない期間に
、信号線ＭＬ１および信号線ＭＬ２をフローティング状態にする機能を備える。
または、駆動回路７０３Ｃは、信号線ＭＬ１および信号線ＭＬ２を選択していない期間に
、信号線ＭＬ１および信号線ＭＬ２に所定の電圧、例えば、一定の電圧を供給する機能を
備える。なお、駆動回路７０３Ｃを、単に、回路、第１の回路、第２の回路などと呼ぶ場
合がある。
例えば、駆動回路７０３Ｃを用いない場合、複数の信号線ＭＬは、検知回路ＤＣ２と接続
される。これにより、検知回路ＤＣ２は、信号線ＭＬの本数分だけ、信号を供給する回路
や、信号を読み取る回路が必要となる。あるいは、複数の信号線ＭＬのそれぞれの線に、
複数の検知回路ＤＣ２を、１個ずつ接続する必要がある。
例えば、駆動回路７０３Ｃを設ける場合には、例えば、複数の信号線ＭＬのうちの少なく
とも２本のみが選択され、特定の期間ごとに選択される信号線ＭＬが切り替わるため、検
知回路ＤＣ２の内部には、選択された２本分の信号線ＭＬに対応して、信号を供給する回
路や、信号を読み取る回路を設ければよい。つまり、そのような回路は、信号線ＭＬ（ｇ
，ｈ）の本数分だけ設ける必要はない。あるいは、選択された２本分の信号線ＭＬに対応
して、１個の検知回路ＤＣ２を設ければよいため、複数個の検知回路ＤＣ２を設ける必要
がない。これにより、検知回路ＤＣ２の中の回路の数、または、回路の規模を小さくする
ことができる。または、検知回路ＤＣ２の数を減らすことができる。
検知回路ＤＣ２は、例えば、探索信号を供給する機能を備える。ここで、探索信号とは、
例えば、センシングを行うために、信号線ＭＬ（ｇ，ｈ）または導電膜Ｃ（ｇ，ｈ）に供
給される信号のことを言う。
例えば、検知回路ＤＣ２は、探索信号として矩形波を供給する機能を備える。または、検
知回路ＤＣ２は、パルス信号を供給する機能を有する。または、検知回路ＤＣ２は、セン
サに、信号を供給する機能を有する。
または、検知回路ＤＣ２は、容量値の変化を検出する機能を備える。または、検知回路Ｄ
Ｃ２は、電流値を検出する機能を備える。または、検知回路ＤＣ２は、電荷量を検出する
機能を備える。または、検知回路ＤＣ２は、信号を積分する機能を備える。または、検知
回路ＤＣ２は、電流を電圧に変換する機能を備える。または、検知回路ＤＣ２は、電圧値
を検出する機能を備える。または、検知回路ＤＣ２は、アナログ信号をデジタル信号に変
換する機能を備える。
検知回路ＤＣ２は、センサからの信号を読み取る機能を備える。そのため、検知回路ＤＣ
２を、単に、回路、第１の回路、第２の回路などと呼ぶ場合がある。
信号線ＭＬ１は、探索信号を供給される機能を備える。
信号線ＭＬ２は、導電膜Ｃ１と導電膜Ｃ２の間に形成される相互容量の容量値および探索
信号に基づいて変化する信号（電流）を出力する機能を備える（図１７（Ｃ）参照）。
例えば、信号線ＭＬ１にパルス信号を供給すると、導電膜Ｃ１と導電膜Ｃ２の間に形成さ
れる相互容量を介して、信号線ＭＬ１から信号線ＭＬ２に電流が流れる。
例えば、入力装置の使用者が、指などを導電膜Ｃ１または導電膜Ｃ２に近接させると、導
電膜Ｃ１および導電膜Ｃ２の間に形成される電界の一部が遮られ、導電膜Ｃ１と導電膜Ｃ
２の間に形成される相互容量の容量値は小さくなる。その結果、信号線ＭＬ１から信号線
ＭＬ２に流れる電流値は、入力装置に近接させた指などの対象物の影響を受けて小さくな
る。
検知回路ＤＣ２は、導電膜Ｃ１と導電膜Ｃ２の間に形成される相互容量の大きさに応じて
変化する電流の大きさを検知する機能を備える。例えば、入力装置７００ＴＣに近接する
指が、導電膜Ｃ１と導電膜Ｃ２の間に形成される相互容量に流れる電流値を、変化させる
ことができる。これにより、入力装置に近接する使用者の指等を、検知することができる
。
上記本発明の一態様の入力装置７００ＴＣは、一の導電膜および一の導電膜との間に電界
が形成されるように配設された他の導電膜と、所定の順番で一の導電膜および他の導電膜
を選択する駆動回路と、一の導電膜に探索信号を供給する機能および他の導電膜の電位の
変化に基づく検知信号を供給する機能を備える検知回路と、を含んで構成される。これに
より、導電膜に近接するものを、複数の導電膜の間で遮られる電界の大きさおよび探索信
号に基づいて変化する電位を用いて検知することができる。その結果、利便性または信頼
性に優れた新規な入力装置を提供することができる。
なお、入力装置７００ＴＣを相互容量型のタッチパネルに用いることができる。
例えば、複数の導電膜Ｃから選ばれた複数の導電膜と、複数の導電膜Ｃから選ばれた別の
複数の導電膜との間で形成される相互容量を用いて、信号を読み取る構成を用いることが
できる。具体的には、選ばれた複数の導電膜の中心付近に形成される相互容量を利用とし
て、信号を読み取ってもよい。
例えば、縦方向に並んで配置された複数の導電膜を接続して一の電極に用い、横方向に並
んで配置された複数の導電膜を接続して他の電極に用いることができる。縦方向に複数の
導電膜を接続した一の電極と、横方向に複数の導電膜を接続した他の電極を用いると、交
点付近に最も大きい相互容量が形成される。形成される相互容量が大きいほど、指などの
対象物を検知しやすくなるため、指などの対象物を、主に、交点付近において検知するこ
とができる。
例えば、複数の導電膜Ｃから選ばれた複数の導電膜と、導電膜Ｃ１との間に形成される相
互容量を用いて、信号を読み取ってもよい。これにより、指などの対象物の検知に関与し
ない導電膜を少なくすることができる。その結果、指などの対象物の検知に関与しない導
電膜と関与する導電膜との間に形成される相互容量を小さくし、影響を小さくすることが
できる。その結果、読み取り感度を高くすることができる。
例えば、複数の導電膜Ｃから選ばれた導電膜Ｃ１と導電膜Ｃ２の間に形成される相互容量
を用いて、信号を読み取ってもよい。
また、入力装置７００ＴＣは、近接するものにより遮蔽される電界が形成されるように配
置された複数の導電膜Ｃを有することができる。具体的には、行方向にｑ個、行方向と交
差する列方向にｐ個の行列状に導電膜Ｃを有することができる（図１７（Ａ）参照）。例
えば、ｐ行ｑ列の行列状に配置されている場合、ｐ×ｑ個の導電膜Ｃ（ｇ，ｈ）を備える
。
また、入力装置７００ＴＣは、近接するものにより遮蔽される電界が形成されるように配
置された複数の導電膜Ｃを選択する駆動回路７０３Ｃを有する。具体的な例としては、隣
接する一組の導電膜Ｃを選択する駆動回路７０３Ｃを有する。
《構成例》
本発明の一態様の入力装置は、導電膜Ｃ１、導電膜Ｃ２、信号線ＭＬ１または信号線ＭＬ
２を有する。また、本発明の一態様の入力装置は、導電膜Ｃ（ｇ，ｈ）または信号線ＭＬ
（ｇ，ｈ）を有することができる。なお、ｇは１以上ｐ以下の整数であり、ｈは１以上ｑ
以下の整数であり、ｐおよびｑは１以上の整数である。また、本発明の一態様の入力装置
は、駆動回路７０３Ｃ、検知回路ＤＣ２または制御線ＣＬを有することができる。
《駆動回路７０３Ｃ》
例えば、選択回路またはシフトレジスタ等のさまざまな順序回路等を駆動回路７０３Ｃに
用いることができる。
具体的には、複数の選択回路を備え、選択信号を供給する機能を備えるシフトレジスタ等
を、駆動回路７０３Ｃに用いることができる。これにより、複数の信号線から同時に２以
上の信号線を、所定の順番に選択することができる。なお、例えば、信号線ＭＬ１から信
号線ＭＬ６までの６本の信号線を選択する場合、様々な選択のパターンがある。
例えば、まず、信号線ＭＬ１および信号線ＭＬ２を選択し、その後、信号線ＭＬ３および
信号線ＭＬ４を選択し、その後、信号線ＭＬ５および信号線ＭＬ６を選択する、というパ
ターンがある。
別の場合としては、１本ずつずらしながら選択する場合もある。例えば、まず、信号線Ｍ
Ｌ１および信号線ＭＬ２を選択し、その後、信号線ＭＬ２および信号線ＭＬ３を選択し、
その後、信号線ＭＬ３および信号線ＭＬ４を選択し、その後、信号線ＭＬ４および信号線
ＭＬ５を選択し、その後、信号線ＭＬ５および信号線ＭＬ６を選択する、というパターン
がある。
なお、導電膜Ｃ１および導電膜Ｃ２のように、選択する導電膜が横方向に並ぶように、そ
れぞれの信号線を選択しているが、本発明の一態様は、これに限定されない。選択する導
電膜が縦方向に並ぶように、それぞれの信号線を選択してもよい。
例えば、トランジスタを駆動回路７０３Ｃに用いることができる。
《検知回路ＤＣ２》
例えば、発振回路、パルス信号出力回路、電流値測定回路、ピーク電流測定回路、電流電
圧変換回路、積分回路、ＡＤ変換回路または増幅回路などを検知回路ＤＣ２に用いること
ができる。
例えば、矩形波、のこぎり波また三角波等を生成することができる発振回路やパルス信号
出力回路を、検知回路ＤＣ２に用いることができる。これにより、生成した信号を探索信
号に用いることができる。つまり、センサから信号を読み取るために必要となる信号を、
信号線が選択されたときにセンサに出力することができる。また、そのときに流れる電流
値などから、導電膜に、指またはペンなどが近接しているかどうかを検出することができ
る。そして検出した結果を、検知信号として外部の回路に供給することができる。なお、
センサ電極の状態を検出するために、電流値測定回路、ピーク電流測定回路、電流電圧変
換回路、積分回路またはＡＤ変換回路などが使用される場合もある。なお、信号線ＭＬが
選択されていない期間では、例えば、信号線ＭＬをフローティング状態にする、または、
一定電圧を信号線ＭＬに出力することができる。なお、この一定電圧は、例えば、表示素
子に供給されるコモン電圧に相当する場合がある。
例えば、電位を検出する場合には、接続された信号線ＭＬ（ｇ，ｈ）の電位の変化を増幅
することができる増幅回路を、検知回路ＤＣ２に用いることができる。これにより、信号
線ＭＬ（ｇ，ｈ）の電位の変化を増幅し、検知信号として供給することができる。
例えば、発振回路と電気的に接続される第１の端子と、増幅回路と電気的に接続される第
２の端子と、を検知回路ＤＣ２に用いることができる。これにより、生成した信号を第１
の端子に供給し、増幅する電位を第２の端子に供給されることができる。
次に、検知回路ＤＣ２の例を示す。図１８（Ａ）には、電流測定手段３１１とパルス信号
出力回路３１２とを用いた場合の検知回路ＤＣ２の例を示す。電流測定手段３１１とパル
ス信号出力回路３１２とは、一例としては、駆動回路７０３Ｃと接地線３１３との間に、
それぞれ、直列に接続されている。なお、接地線３１３に供給される電位は、０ボルトで
なくてもよい。また、電流測定手段３１１とパルス信号出力回路３１２とは、同じ配線、
例えば、接地線３１３に接続されていてもよいし、別の配線に接続されていてもよい。
パルス信号出力回路３１２から、パルス信号が出力される。パルス信号は、駆動回路７０
３を介して、導電膜Ｃ（ｇ，ｈ）、導電膜Ｃ１、導電膜Ｃ２などに供給される。そして、
その時に流れる電流の大きさを、電流測定手段３１１で検出する。
このとき、指またはペンなどの対象物が導電膜Ｃ（ｇ，ｈ）、導電膜Ｃ１、導電膜Ｃ２な
どに近接している場合には、導電膜Ｃ（ｇ，ｈ）、導電膜Ｃ１、導電膜Ｃ２などの相互容
量の容量値が小さくなる。そのため、指またはペンなどの対象物が近接している場合には
、電流測定手段３１１で検出される電流の大きさも小さくなる。つまり、電流測定手段３
１１で電流の大きさを検出することにより、タッチをセンシングすることができる。
なお、図１８（Ｂ）に示すように、図１８（Ａ）と図１８（Ｃ）の導通状態が切り替わる
ように、スイッチ３１８Ａ、スイッチ３１８Ｂ、スイッチ３１８Ｃ、スイッチ３１８Ｄな
どを用いて、駆動回路７０３Ｃと導通状態となる配線を切り替えるようにしてもよい。
また、電流測定手段３１１の具体例を図１８（Ｄ）に示す。ここでは、電流測定手段３１
１は、容量素子３１６、オペアンプ３１７を有している。オペアンプ３１７を用いること
により、積分回路を構成することができる。
なお、検知回路ＤＣ２において検知した情報は、次の回路に送られる。次の回路の例とし
ては、記憶回路または信号処理回路などがあげられる。そこにおいて、どの位置でタッチ
したかを判断することができる。なお、このような回路は、検知回路ＤＣ２の中に配置さ
れていてもよい。
本実施の形態は、他の実施の形態の一部または全部について、変更、追加、修正、削除、
応用、上位概念化、又は、下位概念化したものに相当する。したがって、本実施の形態の
一部または全部について、他の実施の形態の一部または全部と自由に組み合わせたり、適
用または置き換えて実施することができる。
（実施の形態４）
本実施の形態では、本発明の一態様の入出力装置の構成について、図１９を参照しながら
説明する。
図１９は本発明の一態様の入出力装置７００Ｃの構成を説明する図である。図１９（Ａ）
は本発明の一態様の入出力装置７００Ｃの構成を説明するブロック図であり、図１９（Ｂ
）は図１９（Ａ）に示す入出力装置７００Ｃの一部を詳細に説明するブロック図であり、
図１９（Ｃ）は図１９（Ｂ）に示す切断線Ｗ１－Ｗ２における入出力装置７００Ｃの断面
図である。また、図１９（Ｄ）は画素７０２（ｉ，ｊ）に用いることができる表示素子７
５０（ｉ，ｊ）および画素回路を説明する回路図である。
なお、入出力装置７００Ｃは、表示装置を有する点が、図１７を参照しながら説明する入
力装置７００ＴＣとは異なる。換言すれば、入出力装置７００Ｃは、入力装置７００ＴＣ
と同様な部分を有する。したがって、入力装置７００ＴＣについて述べた内容は、入出力
装置７００Ｃに対しても、同様に適用することが可能である。ここでは、上記の説明と同
様の構成を用いることができる部分について上記の説明を援用し、異なる部分について詳
細に説明する。
＜入出力装置の構成例１．＞
本実施の形態において説明する入出力装置７００Ｃは、表示装置と、上記の入力装置７０
０ＴＣと、を有する（図１９（Ａ）参照）。つまり、入出力装置７００Ｃは、表示装置に
、入力装置７００ＴＣが追加されており、入出力装置７００Ｃは、表示装置の一部に、入
力装置７００ＴＣの一部が組み込まれているような構成となっている。そのため、ある部
材が、表示装置の一部としての機能と、入力装置７００ＴＣの一部としての機能とを併せ
持つ構成となっている。
入力装置７００ＴＣは、表示装置の表示面側に近接するものを検知する機能を備える（図
１９（Ｃ）参照）。
表示装置（出力装置）は、導電膜Ｃ１が設けられている領域に配置されている画素７０２
（ｉ，ｊ）および導電膜Ｃ２が設けられている領域に配置されている画素７０２（ｉ，ｋ
）を備える（図１９（Ｂ）および図１９（Ｃ）参照）。
例えば、画素７０２（ｉ，ｊ）は、表示素子７５０（ｉ，ｊ）を備え、画素７０２（ｉ，
ｋ）は、表示素子７５０（ｉ，ｋ）を備える。図１９（Ｄ）では、画素７０２（ｉ，ｊ）
の回路の一例を示す。
上記本発明の一態様の入出力装置は、表示装置と、表示装置の表示面側に近接するものと
容量結合する機能を備える一の導電膜および一の導電膜との間に電界が形成されるように
配設された他の導電膜と、所定の順番で一の導電膜および他の導電膜を選択する駆動回路
と、一の導電膜に探索信号を供給する機能および他の導電膜の電位の変化に基づく検知信
号を供給する機能を備える検知回路と、を含んで構成される。これにより、表示装置の表
示面側に近接するものを、複数の導電膜の間において遮られる電界の大きさおよび探索信
号に基づいて変化する電位を用いて検知することができる。その結果、利便性または信頼
性に優れた新規な入出力装置を提供することができる。
また、入出力装置７００Ｃは、複数の画素を有する（図１９（Ｂ）参照）。例えば、横方
向にｎ個、縦方向にｍ個が並んだ行列状で、つまり、ｍ行ｎ列の配列状に画素７０２（ｉ
，ｊ）を有することができる。なお、ｉは１以上ｍ以下の整数であり、ｊおよびｋは１以
上ｎ以下の整数であり、ｍおよびｎは１以上の整数である。なお、ｋはｊとは異なる。
また、画素７０２（ｉ，ｊ）は、表示素子７５０（ｉ，ｊ）を駆動する画素回路を備え、
画素７０２（ｉ，ｋ）は、表示素子７５０（ｉ，ｋ）を駆動する画素回路を備えることが
できる。図１９（Ｄ）では、一例として、画素７０２（ｉ，ｊ）の画素回路を示す。なお
、画素７０２（ｉ，ｊ）または画素７０２（ｉ，ｋ）は、複数の表示素子を有していても
よい。
また、入出力装置７００Ｃは、同じ行に配設された画素７０２（ｉ，１）乃至画素７０２
（ｉ，ｎ）と電気的に接続される走査線Ｇ（ｉ）を有することができる。
また、入出力装置７００Ｃは、同じ列に配設された画素７０２（１，ｊ）乃至画素７０２
（ｍ，ｊ）と電気的に接続される信号線Ｓ（ｊ）を有することができる。
また、入出力装置７００Ｃは、走査線Ｇ（１）乃至走査線Ｇ（ｍ）と電気的に接続される
駆動回路ＧＤを備える。駆動回路ＧＤは、例えば、走査線Ｇ（１）乃至走査線Ｇ（ｍ）か
ら一を選択する機能を備え、選択信号を走査線Ｇ（１）乃至走査線Ｇ（ｍ）または画素７
０２（ｉ，ｊ）などへ供給する機能を備える。
また、入出力装置７００Ｃは、信号線Ｓ（１）乃至信号線Ｓ（ｎ）と電気的に接続される
駆動回路ＳＤを備える。駆動回路ＳＤは、映像信号を信号線Ｓ（１）乃至信号線Ｓ（ｎ）
または画素７０２（ｉ，ｊ）などへ供給する機能を備える。
《構成例》
本発明の一態様の入出力装置７００Ｃは、表示装置または入力装置７００ＴＣを有する。
また、本発明の一態様の入出力装置７００Ｃは、画素７０２（ｉ，ｊ）または画素７０２
（ｉ，ｋ）を備える。
また、本発明の一態様の入出力装置７００Ｃは、表示素子７５０（ｉ，ｊ）または表示素
子７５０（ｉ，ｋ）を備える。
また、本発明の一態様の入出力装置７００Ｃは、走査線Ｇ（ｉ）、信号線Ｓ（ｊ）、駆動
回路ＧＤまたは駆動回路ＳＤを備える。
《入力装置》
本発明の一態様の入出力装置７００Ｃは、表示装置の表示面側に近接するものと容量結合
する機能を備える導電膜Ｃ１または導電膜Ｃ２を有する入力装置を用いることができる。
例えば、透光性を備える導電膜を導電膜Ｃ１または導電膜Ｃ２に用いることができる。ま
たは、表示素子が設けられている領域に、開口部、スリット部、くし歯形状、格子形状な
どを備える導電膜を導電膜Ｃ１または導電膜Ｃ２に用いることができる。これにより、導
電膜Ｃ１または導電膜Ｃ２を、表示素子と使用者の間に配設することができる。
《表示装置》
例えば、アクティブマトリクス型の表示装置またはパッシブマトリクス型の表示装置を用
いることができる。または、表示装置ではなく、映像や画像を表示しないような照明装置
を用いてもよい。
《表示素子７５０（ｉ，ｊ）、表示素子７５０（ｉ，ｋ）》
例えば、実施の形態２において説明する表示素子７５０（ｉ，ｊ）、表示素子７５０（ｉ
，ｋ）に用いることができる構成を用いることができる。
《画素７０２（ｉ，ｊ）、画素７０２（ｉ，ｋ）》
例えば、スイッチング素子ＳＷ、容量Ｃｐ等を画素７０２（ｉ，ｊ）または画素７０２（
ｉ，ｋ）に用いることができる。図１９（Ｄ）は、画素７０２（ｉ，ｊ）の場合の例を示
す。
具体的には、トランジスタをスイッチング素子ＳＷに用いることができる。例えば、実施
の形態１において説明する駆動回路７０３に用いることができるトランジスタを、スイッ
チング素子ＳＷに用いることができる。
《走査線Ｇ（ｉ）、信号線Ｓ（ｊ）》
例えば、実施の形態２において説明する走査線Ｇ（ｉ）、信号線Ｓ（ｊ）に用いることが
できる構成を走査線Ｇ（ｉ）、信号線Ｓ（ｊ）に用いることができる。
《駆動回路ＧＤ》
例えば、実施の形態２において説明する駆動回路ＧＤに用いることができる構成を駆動回
路ＧＤに用いることができる。
《駆動回路ＳＤ》
例えば、実施の形態２において説明する駆動回路ＳＤに用いることができる構成を駆動回
路ＳＤに用いることができる。
＜入出力装置の構成例２．＞
本発明の一態様の入出力装置の構成について、図１４、図１９および図２０を参照しなが
ら説明する。
なお、ここでは、上記の説明と同様の構成を用いることができる部分について上記の説明
を援用し、配線ＣＯＭを用いる部分と、表示装置の画素７０２（ｉ，ｊ）および画素（ｉ
，ｋ）に液晶素子を用いる構成と、について詳細に説明する。
図２０および図２１は本発明の一態様の入出力装置７００Ｃに用いることができる駆動回
路の構成を説明する図である。図２０は駆動回路７０３Ｃの構成を説明する図であり、図
２１は駆動回路７０３Ｃを選択回路ＭＵＸと共に用いる構成の一例を説明する図である。
本実施の形態において説明する入出力装置７００Ｃは、配線ＣＯＭを有することができる
（図１９（Ａ）参照）。
配線ＣＯＭは、駆動回路７０３Ｃと電気的に接続され、所定の電位を供給する機能を備え
る。
例えば、駆動回路７０３Ｃは、信号線ＭＬ１および信号線ＭＬ２を選択している期間に、
他の信号線ＭＬと配線ＣＯＭとの間を導通状態にする機能を備える。
例えば、駆動回路７０３Ｃは、信号線ＭＬ１および信号線ＭＬ２を選択している期間に、
信号線ＭＬ１と配線ＣＯＭとの間を非導通状態にし、信号線ＭＬ２と配線ＣＯＭとの間を
非導通状態にする機能を備える。言い換えると、駆動回路７０３Ｃは、他の信号線ＭＬが
選択状態にある期間に、信号線ＭＬ１と配線ＣＯＭとの間を導通状態にし、信号線ＭＬ２
と配線ＣＯＭとの間を導通状態にする機能を備える。
例えば、駆動回路７０３Ｃは、他の信号線ＭＬを選択している期間に、信号線ＭＬ１と配
線ＣＯＭとの間を導通状態にし、信号線ＭＬ２と配線ＣＯＭとの間を導通状態にする機能
を備える。言い換えると、駆動回路７０３Ｃは、信号線ＭＬ１および信号線ＭＬ２が非選
択状態にある期間に、信号線ＭＬ１と配線ＣＯＭとの間を導通状態にし、信号線ＭＬ２と
配線ＣＯＭとの間を導通状態にする機能を備える。
例えば、図２０に示す駆動回路７０３Ｃは、信号線ＭＬ１および信号線ＭＬ２を選択し、
その後、信号線ＭＬ３および信号線ＭＬ４を選択し、その後、信号線ＭＬ５および信号線
ＭＬ６を選択して、信号線ＭＬ１から信号線ＭＬ６までの６本の信号線を選択する機能を
備える。
例えば、図２３に示す駆動回路７０３Ｃは、信号線ＭＬ１および信号線ＭＬ２を選択し、
その後、信号線ＭＬ２および信号線ＭＬ３を選択し、その後、信号線ＭＬ３および信号線
ＭＬ４を選択し、その後、信号線ＭＬ４および信号線ＭＬ５を選択し、その後、信号線Ｍ
Ｌ５および信号線ＭＬ６を選択する機能を備える。
なお、図２３に示す駆動回路７０３Ｃは、シフトレジスタ３０１を備える。例えば、シフ
トレジスタ３０１は各信号線に接続された複数のスイッチを制御する。なお、本発明の一
態様は、これに限定されない。例えば、複数のシフトレジスタを駆動回路７０３Ｃに用い
ることができる。例えば、信号線に接続されたスイッチを独立に制御するシフトレジスタ
を用いることができる。
表示素子７５０（ｉ，ｊ）は、液晶材料を含む層７５３と、導電膜Ｃ１と、液晶材料の配
向を制御する電界が、導電膜Ｃ１との間に形成されるように配設された画素電極７５１（
ｉ，ｊ）と、を備える（図１９（Ａ）および図１９（Ｂ）参照）。なお、図中の矢印ＢＬ
は、バックライトが射出する光が進む方向を一例として示す。
表示素子７５０（ｉ，ｋ）は、液晶材料を含む層７５３と、導電膜Ｃ２と、液晶材料の配
向を制御する電界が、導電膜Ｃ２との間に形成されるように配設された画素電極７５１（
ｉ，ｋ）と、を備える。
上記本発明の一態様の入出力装置は、液晶素子を備える表示装置と、液晶材料の配向を制
御する機能および表示装置の表示面側に近接するものと容量結合する機能を備える一の導
電膜および一の導電膜との間に電界が形成されるように配設された他の導電膜と、一の導
電膜に探索信号を供給する機能および他の導電膜の電位の変化に基づく検知信号を供給す
る機能を備える検知回路と、所定の順番で一の導電膜および他の導電膜を選択し、検知回
路または配線と電気的に接続する機能を備える駆動回路と、を含んで構成される。
これにより、所定の順番で画素を書き換えることができる。また、液晶素子を備える表示
装置の表示面側に近接するものを、探索信号および導電膜に結合する容量の大きさに基づ
いて変化する電位を用いて検知することができる。その結果、利便性または信頼性に優れ
た新規な入出力装置を提供することができる。
また、入出力装置７００Ｃは、基材７１０と、基材７１０と重なる領域を備える基材７７
０と、を有する（図１４（Ｂ）参照）。
また、入出力装置７００Ｃは、基材７７０および基材７１０を貼り合わせる図示されてい
ない封止材を有する。
なお、入出力装置７００Ｃは、基材７１０、基材７７０および封止材で囲まれた領域に液
晶材料を含む層７５３を有する。
以下に、入出力装置７００Ｃを構成する個々の要素について説明する。なお、これらの構
成は明確に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を含む場合
がある。
例えば、導電膜Ｃ２は、近接するものと容量結合する機能を備える導電膜であるとともに
、第１の導電膜との間に電界が形成されるように配設された他の導電膜でもある。また、
導電膜Ｃ２は、表示素子７５０（ｉ，ｊ＋１）の共通電極でもある。
《構成例》
本発明の一態様の入出力装置は、上記の構成に加えて、配線ＣＯＭを有する。
また、本発明の一態様の入出力装置は、液晶材料を含む層７５３、画素電極７５１（ｉ，
ｊ）または画素電極７５１（ｉ，ｋ）を備える。
《配線ＣＯＭ》
例えば、実施の形態２において説明する配線ＣＯＭに用いることができる構成を配線ＣＯ
Ｍに用いることができる。
《駆動回路７０３Ｃ》
例えば、選択信号を供給する機能を備えるシフトレジスタ３０１等を、駆動回路７０３Ｃ
は有することができる（図２０または図２１参照）。
例えば、選択信号に基づいて、検知回路ＤＣ２または配線ＣＯＭと、信号線との間を、導
通状態にする選択回路を駆動回路７０３Ｃに用いることができる。
これにより、シフトレジスタ３０１を用いて複数の選択回路から例えば２つの選択回路を
順番に選択することができる。その結果、選択信号が供給された一の選択回路に電気的に
接続された信号線ＭＬ１と、検知回路ＤＣ２の第１の端子との間を導通状態にすることが
できる。また、選択信号が供給された他の選択回路に電気的に接続された信号線ＭＬ２と
、検知回路ＤＣ２の第２の端子との間を導通状態にすることができる。また、選択信号が
供給されない選択回路に電気的に接続された信号線と、配線ＣＯＭとの間を導通状態にす
ることができる。つまり、シフトレジスタから出力された選択信号によって、信号線ＭＬ
（ｇ、ｈ）に接続されたスイッチの導通状態を制御することができる。その結果、信号線
ＭＬ（ｇ、ｈ）と配線ＣＯＭとの間の導通状態および信号線ＭＬ（ｇ、ｈ）と検知回路Ｄ
Ｃ２との間の導通状態を、制御することができる。
《表示素子７５０（ｉ，ｊ）、表示素子７５０（ｉ，ｋ）》
例えば、実施の形態２において説明する表示素子７５０（ｉ，ｊ）または表示素子７５０
（ｉ，ｋ）に用いることができる構成を表示素子７５０（ｉ，ｊ）または表示素子７５０
（ｉ，ｋ）に用いることができる。
＜入出力装置の構成例３．＞
本発明の一態様の入出力装置の構成について、図２１を参照しながら説明する。図２１は
、一例として、自己容量型のタッチセンサとして動作させる場合と、相互容量型のタッチ
センサとして動作させる場合とを、適宜、切り替えて動作させるようにする場合を説明す
る図である。これにより、より正確にセンシングを行うことができる。または、指などが
入力領域から離れている場合、または、指が入力領域に接触している場合などに応じて、
適宜、適切な方式でセンシングすることができる。
なお、駆動回路７０３Ｃと電気的に接続される選択回路ＭＵＸを有する点、選択回路ＭＵ
Ｘと電気的に接続される検知回路ＤＣ１１および検知回路ＤＣ１２を有する点、選択回路
ＭＵＸを介して、検知回路ＤＣ１１および検知回路ＤＣ１２または検知回路ＤＣ２、のい
ずれか一方が選択される点が、図２０を用いて説明する入出力装置とは異なる。ここでは
、上記の説明と同様の構成を用いることができる部分について上記の説明を援用し、異な
る部分について詳細に説明する。
《検知回路ＤＣ１１、検知回路ＤＣ１２》
例えば、実施の形態２において説明する検知回路ＤＣ１に用いることができる構成を、検
知回路ＤＣ１１および検知回路ＤＣ１２に用いることができる。
《選択回路ＭＵＸ》
選択回路ＭＵＸは、駆動回路７０３Ｃと導通状態にする回路を、制御信号に基づいて選択
する機能を備える。例えば、駆動回路７０３Ｃと導通状態にする回路を、制御線ＣＬ２が
供給する制御信号に基づいて選択する機能を備える。
具体的には、一の選択信号を供給された場合に、検知回路ＤＣ２を選択し、検知回路ＤＣ
２と駆動回路７０３Ｃとの間を導通状態にする機能を備える。他の選択信号を供給された
場合に、検知回路ＤＣ１１および検知回路ＤＣ１２を選択し、検知回路ＤＣ１１および検
知回路ＤＣ１２と駆動回路７０３Ｃとの間を導通状態にする機能を備える。例えば、検知
回路ＤＣ２が選択されている場合には、相互容量方式で動作し、検知回路ＤＣ１１および
検知回路ＤＣ１２が選択されている場合には、自己容量方式で動作することとなる。
これにより、一の選択信号を供給された場合に、検知回路ＤＣ２の第１の端子と、駆動回
路７０３Ｃが選択した信号線ＭＬ１との間が導通状態になり、検知回路ＤＣ２の第２の端
子と、信号線ＭＬ２との間が導通状態になることができる。または、他の選択信号を供給
された場合に、検知回路ＤＣ１１と、駆動回路７０３Ｃが選択した信号線ＭＬ１との間が
導通状態になり、検知回路ＤＣ１２と、駆動回路７０３Ｃが選択した信号線ＭＬ２との間
が導通状態になることができる。
一例として、選択回路ＭＵＸの構成を、図２２に示す。なお、図２１では、図２０に対し
て、選択回路ＭＵＸ、検知回路ＤＣ１１および検知回路ＤＣ１２を適用した場合の例を示
したが、本発明の一態様は、これに限定されない。例えば、図２３に対して、選択回路Ｍ
ＵＸ、検知回路ＤＣ１１および検知回路ＤＣ１２を適用してもよい。
または、自己容量型の場合と相互容量型の場合とを切り替えて動作させることができるよ
うな検知回路ＤＣ３を設けてもよい。このような検知回路ＤＣ３を設けることにより、検
知回路の回路規模や素子数を小さくすることができる。このような場合の例を、図２４お
よび図２５に示す。
図２４では、回路３０３によって、信号線ＭＬ１、信号線ＭＬ２および信号線ＭＬ３など
に接続されたスイッチのオンオフが制御される。センシングを行わない信号線ＭＬは、配
線ＣＯＭと導通状態になる。センシングを行う信号線ＭＬは、検知回路ＤＣ３と導通状態
になる。そのとき、少なくとも２本の信号線ＭＬが選択される。そして、それに合わせて
、検知回路ＤＣ３も動作することとなる。これらの動作は、信号線や画素がスキャンされ
ながら行われる。これにより、自己容量型の場合と相互容量型の場合とを切り替えて動作
させることができる。例えば、回路３０３は、複数のシフトレジスタ回路を有している。
また、図２５（Ａ）は、検知回路ＤＣ３の一例を示す。検知回路ＤＣ３が有するスイッチ
のオンオフが切り替わることにより、自己容量型の場合と相互容量型の場合とを切り替え
て動作させることができる。例えば、自己容量型の場合には、図２５（Ｂ）に示すような
回路構成となり、相互容量型の場合には、図２５（Ｃ）に示すような回路構成となる。こ
のように、それぞれの動作に合わせた回路構成になるようにスイッチを配置すればよいた
め、検知回路ＤＣ３の回路構成は、図２５（Ａ）の場合に限定されない。
その結果、制御線ＣＬ２が供給する制御信号に基づいて、本実施の形態の構成例２におい
て説明する入出力装置７００Ｃの構成と、実施の形態の構成例３において説明する入出力
装置７００の構成とを、切り替えることができる利便性または信頼性に優れた新規な入出
力装置を提供することができる。
本実施の形態は、他の実施の形態の一部または全部について、変更、追加、修正、削除、
応用、上位概念化、又は、下位概念化したものに相当する。したがって、本実施の形態の
一部または全部について、他の実施の形態の一部または全部と自由に組み合わせたり、適
用または置き換えて実施することができる。
（実施の形態５）
本実施の形態では、本発明の一態様の入出力装置の駆動方法について、図２６を参照しな
がら説明する。
図２６は本発明の一態様の入出力装置の駆動方法の一例を説明する図である。
図２６（Ａ１）は、入出力装置を模式的に示す上面図であり、図２６（Ａ２）は図２６（
Ａ１）に示す入出力装置の走査線Ｇ（１）乃至Ｇ（ｍ）を選択する方法と、導電膜Ｃ（１
，１）乃至導電膜Ｃ（ｐ，ｑ）を選択する方法を説明する図である。
図２６（Ｂ１）は、入出力装置を模式的に示す上面図であり、図２６（Ｂ２）は図２６（
Ａ２）を用いて説明する方法とは異なる方法で、図２６（Ｂ１）に示す入出力装置の走査
線Ｇ（１）乃至Ｇ（ｍ）を選択する方法と、導電膜Ｃ（１，１）乃至導電膜Ｃ（ｐ，ｑ）
を選択する方法を説明する図である。
＜駆動方法１．＞
本実施の形態において説明する入出力装置７００または入出力装置７００Ｃの駆動方法は
、表示装置の１フレーム期間において、例えば、以下の２つの期間を有する。なお、３以
上の期間を有していてもよい。
なお、入出力装置７００または入出力装置７００Ｃは、走査線Ｇ（１）乃至走査線Ｇ（ｍ
）を備える（図２６（Ａ１）参照）。また、１フレーム期間を時刻０に始まり時刻Ｔ０で
終わる期間とする。
第１の期間において、走査線Ｇ（１）乃至走査線Ｇ（ｍ）を順次選択する。したがって、
第１の期間は、いわゆる、映像信号入力期間または信号書き込み期間である、ということ
もできる。
例えば、時刻０から始まる期間Ｔ（Ｖ）において、走査線Ｇ（１）乃至走査線Ｇ（ｍ）を
順番に選択する。なお、走査線Ｇ（１）乃至走査線Ｇ（ｍ）を選択する様子を、直線ＬＶ
を用いて模式的に示す（図２６（Ａ２）参照）。これにより、各行の画素が選択されて、
１行ずつ、映像信号が画素へ入力されていく。
なお、例えば、図中に示す期間Ｔ１において、導電膜Ｃ（ｇ，１）乃至導電膜Ｃ（ｇ，ｑ
）と重なる領域を備える画素と電気的に接続される走査線Ｇ（ｉ）乃至走査線Ｇ（ｉ＋ｘ
）を順番に選択する。また、期間Ｔ１において、所定の電位、たとえば、共通電位を導電
膜Ｃ（ｇ，１）乃至導電膜Ｃ（ｇ，ｑ）に供給する。
第２の期間において、導電膜Ｃ（１，１）乃至導電膜Ｃ（ｐ，ｑ）、つまり、信号線ＭＬ
（１，１）から信号線ＭＬ（ｐ、ｑ）までを順次選択する。したがって、第２の期間は、
いわゆる、センシング期間または信号読み取り期間である、ということもできる。
例えば、１フレーム期間に含まれていて、かつ、期間Ｔ（Ｖ）より後の期間において、導
電膜Ｃ（１，１）乃至導電膜Ｃ（ｐ，ｑ）を、つまり、信号線ＭＬ（１，１）から信号線
ＭＬ（ｐ、ｑ）までを、順番に選択する。そして、選択された信号線ＭＬ（ｇ，ｈ）およ
び導電膜Ｃ（ｇ，ｈ）に対して、センシング動作を行う。なお、導電膜Ｃ（１，１）乃至
導電膜Ｃ（ｐ，ｑ）、つまり、信号線ＭＬ（１，１）から信号線ＭＬ（ｐ、ｑ）までを順
番に選択する様子を、直線ＬＳを用いて模式的に示す（図２６（Ａ２）参照）。
なお、導電膜Ｃ（１，１）から導電膜Ｃ（ｐ，ｑ）まで、つまり、信号線ＭＬ（１，１）
から信号線ＭＬ（ｐ、ｑ）までを選択する場合には、１本ずつ順に選択される場合につい
て述べたが、本発明の一態様は、これに限定されない。例えば、２本ずつ順に選択される
場合もある。
また、１回、導電膜Ｃまたは信号線ＭＬが選択されたときに、自己容量方式と相互容量方
式とで、両方の読み取り動作を連続的に行い、その後、次の導電膜Ｃまたは信号線ＭＬが
選択されるようにして、さらに、自己容量方式と相互容量方式の読み取り動作を連続的に
行ってもよい。
または、１フレーム目は、自己容量方式で読み取り、２フレーム目は、相互容量方式で読
み取ってもよい。あるいは、所定の期間の間は、数フレーム期間以上に渡って、自己容量
方式で読み取り、別の所定の期間の間は、数フレーム期間以上に渡って、相互容量方式で
読み取ってもよい。
なお、本方式の場合、１フレーム期間が少なくとも２つの期間に分かれている。つまり、
映像信号を画素に入力する第１の期間は、センシングを行う第２の期間とは分離されてい
る。そのため、第２の期間において、センシングを行っていても、表示動作には影響を与
えない。つまり、各画素は、１フレーム期間に渡って、表示動作を行い続けることができ
る。また、２つの期間に分かれているため、画素や信号線ＭＬなどをスキャンするスピー
ドは、第１の期間と第２の期間とで、一致させる必要はない。例えば、センシング動作を
より正確に行いたい場合には、第１の期間よりも第２の期間を長くすることができる。逆
に、映像信号の入力を正確に行いたい場合には、第２の期間よりも、第１の期間を長くす
ることができる。
上記本発明の一態様の入出力装置７００または入出力装置７００Ｃの駆動方法は、画像情
報を表示装置に書き込むステップと、入出力装置の導電膜に近接するものを検知するステ
ップと、を有する。これにより、所定の電位が供給された導電膜を用いて、近接する指な
どの影響を防いで、画像情報を表示装置に書き込むことができる。その結果、利便性また
は信頼性に優れた新規な入出力装置を提供することができる。
＜駆動方法２．＞
本実施の形態において説明する入出力装置７００または入出力装置７００Ｃの駆動方法は
、表示装置の１フレーム期間において、映像信号の入力動作を行う期間と、センシング動
作を行う期間とを、明確に分けるのではなく、両方を同時に行う方式である。ただし、各
画素単位で見た場合には、映像信号の入力動作と、センシング動作とは、別の期間に行わ
れている。
なお、入出力装置７００または入出力装置７００Ｃは、走査線Ｇ（１）乃至走査線Ｇ（ｍ
）を備える（図２６（Ｂ１）参照）。また、走査線Ｇ（ｉ）乃至走査線Ｇ（ｉ＋ｘ）と電
気的に接続される画素を、導電膜Ｃ（ｇ，１）乃至導電膜Ｃ（ｇ，ｑ）と重なる領域に備
えるものとする。
まず、映像信号の入力動作において、走査線Ｇ（１）乃至走査線Ｇ（ｍ）を順次選択する
動作が開始される。最初は、走査線Ｇ（１）から選択動作が開始される。
次に、所定の時間が経過した後で、つまり、全行の走査線の選択が終了する前に、導電膜
Ｃ（１，１）乃至導電膜Ｃ（ｐ，ｑ）、つまり、信号線ＭＬ（１，１）から信号線ＭＬ（
ｐ、ｑ）までを順次選択する動作が開始される（図２６（Ｂ２）参照）。
このとき、画素、つまり、走査線Ｇをスキャンするスピードと、信号線ＭＬまたは導電膜
Ｃ（ｇ，ｈ）をスキャンするスピードとは、同じスピードとなるようにする。つまり、あ
る画素に着目したときには、まず、走査線Ｇが選択されて、映像信号が入力される。そし
て、映像信号の入力が終わった後で、所定の期間が経過したあとで、信号線ＭＬが選択さ
れて、センシング動作が行われるようにする。このとき、導電膜Ｃ（ｇ，ｈ）は、複数の
画素にまたがって配置されている。そのため、複数の画素の配置に合わせて、信号線ＭＬ
が選択されるタイミングを後ろにずらす必要がある。
例えば、期間Ｔ２において、走査線Ｇ（ｉ）から走査線Ｇ（ｉ＋ｘ）までが選択されて、
画素に映像信号が入力されているとする。その場合、期間Ｔ２においては、導電膜Ｃ（ｇ
，１）乃至導電膜Ｃ（ｇ，ｑ）、つまり、信号線ＭＬ（ｇ，１）から信号線ＭＬ（ｇ，ｑ
）までは、選択されないようにする。あくまでも、期間Ｔ２が終了した後で、信号線ＭＬ
（ｇ，１）から信号線ＭＬ（ｇ，ｑ）までが選択されるようにする。このように、全ての
画素において、まず、走査線Ｇが選択されて、所定の期間が終了された後で、信号線ＭＬ
が選択される、という感じで動作することとなる。その結果、各画素単位で見た場合には
、映像信号の入力動作と、センシング動作とは、重ならず、別の期間に行われる。
このように、各画素単位では、動作が重ならないようになっているため、センシングを行
っていても、表示動作には影響を与えない。つまり、各画素は、１フレーム期間に渡って
、表示動作を行い続けることができる。また、１フレーム期間を複数の期間に分ける必要
がないため、各画素を選択するスキャンスピードを遅くすることができる。そのため、消
費電力を低減することができる。
上記本発明の一態様の入出力装置７００または入出力装置７００Ｃの駆動方法は、画像情
報を所定の導電膜と重なる領域を備える画素に書き込むステップと、当該所定の導電膜に
近接するものを検知するステップと、を有する。これにより、所定の電位が供給された導
電膜を用いて、近接する指などの影響を防いで、画像情報を表示装置に書き込むことがで
きる。その結果、利便性または信頼性に優れた新規な入出力装置を提供することができる
。
本実施の形態は、他の実施の形態の一部または全部について、変更、追加、修正、削除、
応用、上位概念化、又は、下位概念化したものに相当する。したがって、本実施の形態の
一部または全部について、他の実施の形態の一部または全部と自由に組み合わせたり、適
用または置き換えて実施することができる。
（実施の形態６）
本実施の形態では、本発明の一態様の入出力装置の構成について、図２７および図２８を
参照しながら説明する。
図２７は本発明の一態様の入出力装置７００Ｄの構成を説明する図である。図２７（Ａ）
は本発明の一態様の入出力装置７００Ｄの上面図であり、図２７（Ｂ）は本発明の一態様
の入出力装置７００Ｄの画素７０２（ｉ，ｊ）の上面図である。
図２８は本発明の一態様の入出力装置７００Ｄの構成を説明する図である。図２８（Ａ）
は図２７（Ａ）に示す切断線Ｘ１－Ｘ２、Ｘ３－Ｘ４、Ｘ５－Ｘ６における本発明の一態
様の入出力装置７００Ｄの断面図である。また、図２８（Ｂ）は図２８（Ａ）に示すトラ
ンジスタＭＤの詳細を説明する断面図であり、図２８（Ｃ）は図２８（Ａ）に示すトラン
ジスタＭＡの詳細を説明する断面図である。
＜入出力装置７００Ｄの構成例＞
本実施の形態において説明する入出力装置７００Ｄは、基材７１０と、基材７７０と、画
素７０２（ｉ，ｊ）と、封止材７３０と、導電膜ＣＤ（ｇ，ｈ）と、を有する（図２８参
照）。
基材７７０は、基材７１０と重なる領域を備える。封止材７３０は、基材７１０および基
材７７０を貼り合わせる機能を備える。
画素７０２（ｉ，ｊ）は、基材７１０および基材７７０の間に配設される。
導電膜ＣＤ（ｇ，ｈ）は、基材７１０および基材７７０の間にと配設される。
画素７０２（ｉ，ｊ）は、表示素子７５０を備える。
表示素子７５０は、液晶材料を含む層７５３と、画素電極７５１と、を備える。画素電極
７５１は、液晶材料の配向を制御する電界を導電膜ＣＤ（ｇ，ｈ）との間に形成するよう
に配設される。
液晶材料を含む層７５３は、基材７１０、基材７７０および封止材７３０に囲まれた領域
に配設される。
また、入出力装置７００Ｄは、表示素子７５０と電気的に接続されるトランジスタＭＡを
有する。そして、画素電極７５１は、トランジスタＭＡのソース電極またはドレイン電極
と電気的に接続される。
また、入出力装置７００Ｄは、トランジスタＭＡと電気的に接続される走査線Ｇ（ｉ）と
、トランジスタＭＡと電気的に接続される信号線Ｓ（ｊ）と、を有する（図２７（Ｂ）参
照）。また、走査線Ｇ（ｉ）と電気的に接続される複数のトランジスタと、信号線Ｓ（ｊ
）と電気的に接続される複数のトランジスタと、を有する（図２７（Ｂ）参照）。
具体的には、トランジスタＭＡのゲート電極として機能する導電膜７０４は走査線Ｇ（ｉ
）と電気的に接続され、ソース電極またはドレイン電極として機能する導電膜７１２Ｂは
信号線Ｓ（ｊ）と電気的に接続される（図２８（Ｃ）参照）。
また、入出力装置７００Ｄの半導体膜７１８は、インジウム、ガリウム、亜鉛および酸素
を含む。
また、入出力装置７００Ｄの導電膜ＣＤ（ｇ，ｈ）は、インジウム、ガリウム、亜鉛およ
び酸素を含む。
本実施の形態において説明する入出力装置７００Ｄは、インジウム、ガリウム、亜鉛およ
び酸素を含む半導体膜７１８を備えるトランジスタＭＡと、インジウム、ガリウム、亜鉛
および酸素を含む導電膜ＣＤ（ｇ，ｈ）、を含んで構成される。これにより、インジウム
、ガリウム、亜鉛および酸素を含む膜を、同一の工程で形成することができる。また、同
一の工程で形成されたインジウム、ガリウム、亜鉛および酸素を含む膜を、半導体膜また
は導電膜に用いることができる。その結果、利便性または信頼性に優れた新規な入出力装
置を提供することができる。
上記の構成のほか、入出力装置７００Ｄは、駆動回路ＧＤまたは駆動回路ＳＤを有するこ
とができる（図２７（Ａ）参照）。
駆動回路ＧＤは、走査線Ｇ（ｉ）と電気的に接続され、例えば選択信号を供給する機能を
備える。駆動回路ＳＤは、信号線Ｓ（ｊ）と電気的に接続され、例えば映像信号を供給す
る機能を備える。また、例えばトランジスタＭＤを駆動回路ＧＤに用いることができる。
トランジスタＭＡと同一の工程で形成することができる半導体膜をトランジスタＭＤに用
いることができる（図２８参照）。
また、入出力装置７００Ｄは、ｐ行ｑ列の行列状に導電膜ＣＤ（ｇ，ｈ）を有することが
できる。
また、入出力装置７００Ｄは、導電膜ＣＤ（ｇ，ｈ）に重なる領域を備える単数または複
数の画素７０２（ｉ，ｊ）を有することができる。
また、入出力装置７００Ｄは、液晶材料を含む層７５３の厚み方向と交差する方向に向か
う電界（横電界ともいう）を印加するように配設された画素電極７５１を用いることがで
きる。
以下に、本発明の一態様の入出力装置を構成する個々の要素について説明する。なお、こ
れらの構成は明確に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を
含む場合がある。
例えば、導電膜Ｃ（ｇ，ｈ）は、近接するものと容量結合する機能を備える導電膜である
とともに、表示素子７５０（ｉ，ｊ）の共通電極である。
また、入出力装置７００Ｄは、基材７１０および基材７７０の間に構造体ＫＢを有するこ
とができる。これにより、所定の間隔を基材７１０および基材７７０の間に設けることが
できる。
また、入出力装置７００Ｄは、表示素子７５０と重なる領域を備える着色膜ＣＦを有する
ことができる。また、表示素子７５０と重なる領域に開口部を備える遮光膜ＢＭを有する
ことができる。
また、入出力装置７００Ｄは、着色膜ＣＦおよび液晶材料を含む層７５３の間に絶縁膜７
７１を有することができる。また、遮光膜ＢＭおよび液晶材料を含む層７５３の間に絶縁
膜７７１を有することができる。これにより、着色膜ＣＦの厚さに由来して生じる凹凸を
平坦にすること、または、着色膜ＣＦまたは遮光膜ＢＭから液晶材料を含む層７５３への
不純物の拡散を抑制できる。
また、入出力装置７００Ｄは、液晶材料を含む層７５３および基材７１０の間に配向膜Ａ
Ｆ１を有することができる。また、液晶材料を含む層７５３および基材７７０の間に配向
膜ＡＦ２を有することができる。
また、入出力装置７００Ｄは、光学フィルム７１０Ｐまたは光学フィルム７７０Ｐを有す
ることができる。例えば、液晶材料を含む層７５３との間に基材７１０を挟むように、光
学フィルム７１０Ｐを配設することができる。または、液晶材料を含む層７５３との間に
基材７７０を挟むように、光学フィルム７７０Ｐを配設することができる。
例えば偏光板を光学フィルム７１０Ｐおよび光学フィルム７７０Ｐに用いることができる
。一方の偏光方向に対して他方の偏光方向が所定の方向になるように、偏光板を用いるこ
とができる。具体的には、２枚の直線偏光板をクロスニコルの関係になるように配置して
用いることができる。
また、入出力装置７００Ｄは、トランジスタＭＤの半導体膜７１８と重なる領域を備える
導電膜７２４を有することができる。例えば、導電膜ＣＤ（ｇ，ｈ）と同一の工程で形成
できる材料を導電膜７２４に用いることができる（図２８（Ｂ）参照）。
また、入出力装置７００Ｄは、トランジスタＭＡおよび基材７１０の間に絶縁膜７０１を
有することができる。また、液晶材料を含む層７５３および半導体膜７１８の間に絶縁膜
７２１Ｂまたは絶縁膜７２８を有することができる。また、絶縁膜７２１Ｂおよび半導体
膜７１８の間に絶縁膜７２１Ａを有することができる。
絶縁膜７０１は、例えば、基材７１０からトランジスタＭＡへの不純物の拡散を抑制する
機能を備える。また、絶縁膜７２１Ｂまたは絶縁膜７２１Ａは、半導体膜７１８への不純
物の拡散を抑制する機能を備える。
絶縁膜７２８は、例えば、絶縁膜７２８と重なるトランジスタＭＡ等の構造に由来する段
差を平坦化する機能を備える。
また、入出力装置７００Ｄは、導電膜７０４および半導体膜７１８の間に絶縁膜７０６を
有することができる。絶縁膜７０６は、例えば、ゲート絶縁膜の機能を備える。
また、入出力装置７００Ｄは、表示素子７５０または導電膜ＣＤ（ｇ，ｈ）と電気的に接
続する配線７１１を有することができる。
また、入出力装置７００Ｄは、配線７１１と電気的に接続する端子７１９を有することが
できる。例えば、フレキシブルプリント基板ＦＰＣを、導電部材ＡＣＦを用いて端子７１
９に電気的に接続できる。
《構成》
入出力装置７００Ｄは、基材７１０、表示素子７５０または導電膜ＣＤ（ｇ，ｈ）を有す
る。
また、入出力装置７００Ｄは、絶縁膜７２１Ｂ、液晶材料を含む層７５３または画素電極
７５１を備える。
また、入出力装置７００Ｄは、トランジスタＭＡ、半導体膜７１８、走査線Ｇ（ｉ）また
は信号線Ｓ（ｊ）を備える。
また、入出力装置７００Ｄは、駆動回路ＧＤまたは駆動回路ＳＤを有することができる。
《基材７１０、基材７７０》
例えば、実施の形態１に記載する基材７１０に用いることができる材料から選択された材
料を、基材７１０または基材７７０に用いることができる。
《導電膜７０４、導電膜７１２Ａ、導電膜７１２Ｂ、配線７１１、端子７１９》
導電性を備える材料を導電膜７０４、導電膜７１２Ａ、導電膜７１２Ｂ、配線７１１また
は端子７１９に用いることができる。
例えば、実施の形態１において説明する、導電膜Ｃ１、導電膜Ｃ２、導電膜Ｃ（ｇ，ｈ）
、信号線ＭＬ１、信号線ＭＬ２、信号線ＭＬ（ｇ，ｈ）または制御線ＣＬに用いることが
できる材料を、導電膜７０４、導電膜７１２Ａ、導電膜７１２Ｂ、配線７１１または端子
７１９に用いることができる。
《走査線Ｇ（ｉ）、信号線Ｓ（ｊ）》
導電性を備える材料を走査線Ｇ（ｉ）または信号線Ｓ（ｊ）に用いることができる。例え
ば、配線７１１に用いることができる材料を走査線Ｇ（ｉ）または信号線Ｓ（ｊ）に用い
ることができる。
《導電膜ＣＤ（ｇ，ｈ）》
導電性を備える材料を導電膜ＣＤ（ｇ，ｈ）に用いることができる。例えば、配線７１１
に用いることができる材料を導電膜ＣＤ（ｇ，ｈ）に用いることができる。
また、酸化物半導体を導電膜ＣＤ（ｇ，ｈ）に用いることができる。なお、本実施の形態
の最後において、酸化物半導体の抵抗率を制御する方法を詳細に説明する。
《絶縁膜７０１、絶縁膜７０６、絶縁膜７２１Ａ、絶縁膜７２１Ｂ、絶縁膜７２８、絶縁
膜７７１》
例えば、絶縁性の無機材料、絶縁性の有機材料または無機材料と有機材料を含む絶縁性の
複合材料を、絶縁膜７０１、絶縁膜７０６、絶縁膜７２１Ａ、絶縁膜７２１Ｂ、絶縁膜７
２８または絶縁膜７７１に用いることができる。
具体的には、無機酸化物膜、無機窒化物膜または無機酸化窒化物膜またはこれらから選ば
れた複数を積層した積層材料を、絶縁膜７０１、絶縁膜７０６、絶縁膜７２１Ａ、絶縁膜
７２１Ｂ、絶縁膜７２８または絶縁膜７７１に用いることができる。例えば、酸化珪素膜
、窒化珪素膜または酸化窒化珪素膜またはこれらから選ばれた複数を積層した積層材料を
用いることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネー
ト、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の積
層材料もしくは複合材料などを絶縁膜７２１Ａ、絶縁膜７２１Ｂ、絶縁膜７２８、絶縁膜
７７１に用いることができる。また、感光性を有する材料を用いて形成してもよい。
例えば、ポリイミド、エポキシ樹脂、アクリル樹脂等を絶縁膜７７１に用いることができ
る。
例えば、絶縁膜７２１Ｂに水素を含む絶縁膜を用いることができる。酸化物半導体に接す
る絶縁膜７２１Ｂに水素を含む絶縁膜を用いることにより、酸化物半導体の抵抗率を制御
することができる。
一例を挙げれば、半導体膜７１８と同一の工程で形成された酸化物半導体に接して絶縁膜
７２１Ｂを設けることにより、水素を拡散させる材料を絶縁膜７２１Ｂに用いることがで
きる。
なお、本実施の形態の最後において、酸化物半導体の抵抗率を制御する方法を詳細に説明
する。
《表示素子７５０》
例えば、光の反射または透過を制御する機能を備える表示素子を、表示素子７５０に用い
ることができる。例えば、液晶素子と偏光板を組み合わせた構成またはシャッター方式の
ＭＥＭＳ表示素子等を用いることができる。
具体的には、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＴＮ（Ｔｗｉｓ
ｔｅｄ Ｎｅｍａｔｉｃ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉ
ｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃ
ｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉ
ｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ
Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕ
ｉｄ Ｃｒｙｓｔａｌ）モードなどの駆動方法を用いて駆動することができる液晶素子を
用いることができる。
また、例えば垂直配向（ＶＡ）モード、具体的には、ＭＶＡ（Ｍｕｌｔｉ－Ｄｏｍａｉｎ
Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅ
ｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどの駆動方法を用いて駆動
することができる液晶素子を表示素子７５０に用いることができる。
例えば、液晶材料を含む層７５３に含まれる液晶材料の配向を制御する電界が形成される
ように配置された導電膜ＣＤ（ｇ，ｈ）および画素電極７５１を表示素子７５０に用いる
ことができる。
《液晶材料を含む層７５３》
例えば、実施の形態１において説明する液晶材料を含む層７５３に用いることができる液
晶材料を、液晶材料を含む層７５３に用いることができる。
《画素電極７５１》
導電性を備える材料を画素電極７５１に用いることができる。
例えば、配線７１１に用いることができる材料を画素電極７５１に用いることができる。
具体的には、導電性および透光性を有する材料を画素電極７５１に用いることができる。
例えば、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリ
ウムを添加した酸化亜鉛などの導電性酸化物を用いることができる。これにより、表示素
子７５０の表示を遮ることなく、均一な電界を供給できる。
例えば、櫛歯状または矩形の形状を画素電極７５１に用いることができる。
《トランジスタＭＡ》
例えば、ボトムゲート型またはトップゲート型等のトランジスタをトランジスタＭＡに用
いることができる。
一例を挙げれば、アモルファスシリコンを半導体膜に用いたトランジスタと比較して、オ
フ状態におけるリーク電流が小さいトランジスタをトランジスタＭＡに用いることができ
る。具体的には、酸化物半導体を半導体膜７１８に用いたトランジスタをトランジスタＭ
Ａに用いることができる。
これにより、アモルファスシリコンを半導体膜に用いたトランジスタを利用する画素回路
と比較して、画素回路が映像信号を保持することができる時間を長くすることができる。
具体的には、フリッカーの発生を抑制しながら、選択信号を３０Ｈｚ未満、好ましくは１
Ｈｚ未満より好ましくは一分に一回未満の頻度で供給することができる。その結果、入出
力装置の使用者に蓄積する疲労を低減することができる。また、駆動に伴う消費電力を低
減することができる。
トランジスタＭＡは、半導体膜７１８および半導体膜７１８と重なる領域を備える導電膜
７０４を備える（図２８（Ｂ）参照）。また、トランジスタＭＡは、導電膜７１２Ａおよ
び導電膜７１２Ｂを備える。
なお、導電膜７０４はゲート電極の機能を備え、絶縁膜７０６はゲート絶縁膜の機能を備
える。また、導電膜７１２Ａはソース電極の機能またはドレイン電極の機能の一方を備え
、導電膜７１２Ｂはソース電極の機能またはドレイン電極の機能の他方を備える。
《半導体膜７１８》
例えば、４族の元素を含む半導体を半導体膜７１８に用いることができる。具体的には、
シリコンを含む半導体を半導体膜７１８に用いることができる。例えば、単結晶シリコン
、ポリシリコン、微結晶シリコンまたはアモルファスシリコンなどを半導体膜７１８に用
いることができる。
例えば、酸化物半導体を半導体膜７１８に用いることができる。具体的には、インジウム
を含む酸化物半導体またはインジウムとガリウムと亜鉛を含む酸化物半導体を半導体膜に
用いることができる。
例えば、化合物半導体を半導体膜７１８に用いることができる。具体的には、ガリウムヒ
素を含む半導体を半導体膜７１８に用いることができる。
例えば、有機半導体を半導体膜７１８に用いることができる。具体的には、ポリアセン類
またはグラフェンを含む有機半導体を半導体膜７１８に用いることができる。
《駆動回路ＧＤ》
シフトレジスタ等のさまざまな順序回路等を駆動回路ＧＤに用いることができる。例えば
、トランジスタＭＤ、容量素子等を駆動回路ＧＤに用いることができる。
例えば、トランジスタＭＡが備える半導体膜７１８と同一の工程で形成することができる
半導体膜を備えるトランジスタを用いることができる。
具体的には、トランジスタＭＡとおなじ構成を備えるトランジスタをトランジスタＭＤに
用いることができる。または、トランジスタＭＡと異なる構成を備えるトランジスタをト
ランジスタＭＤに用いることができる。
具体的には、第１のゲート電極の機能を備える導電膜７０４と重なる領域を備える導電膜
７２４を有するトランジスタを、トランジスタＭＤに用いることができる。
トランジスタＭＤは、絶縁膜７２１Ａおよび絶縁膜７２１Ｂが積層された積層膜を導電膜
７２４および半導体膜７１８の間に有する。
例えば、導電膜７０４に供給する電位と同じ電位を供給する配線に導電膜７２４を電気的
に接続する。
《駆動回路ＳＤ》
例えば、集積回路を駆動回路ＳＤに用いることができる。具体的には、シリコン基板上に
形成された集積回路を用いることができる。
例えば、ＣＯＧ（Ｃｈｉｐ ｏｎ ｇｌａｓｓ）法を用いて駆動回路ＳＤを実装できる。
具体的には、異方性導電膜を用いて、信号線Ｓ（ｊ）と電気的に接続されたパッドに実装
できる。
《封止材７３０》
例えば、無機材料、有機材料または無機材料と有機材料の複合材料等を封止材７３０に用
いることができる。
例えば、熱溶融性の樹脂または硬化性の樹脂等の有機材料を、封止材７３０に用いること
ができる。
例えば、反応硬化型接着剤、光硬化型接着剤、熱硬化型接着剤または／および嫌気型接着
剤等の有機材料を封止材７３０に用いることができる。
具体的には、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミ
ド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラ
ル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等を含む接着剤を封止材７３０に用
いることができる。
《着色膜ＣＦ》
所定の色の光を透過する材料を着色膜ＣＦに用いることができる。これにより、例えば着
色膜ＣＦをカラーフィルターに用いることができる。
例えば、青色の光を透過する材料、緑色の光を透過する材料、赤色の光を透過する材料、
黄色の光を透過する材料または白色の光を透過する材料などを着色膜ＣＦに用いることが
できる。
《遮光膜ＢＭ》
光の透過を妨げる材料を遮光膜ＢＭに用いることができる。これにより、例えば遮光膜Ｂ
Ｍをブラックマトリクスに用いることができる。
《構造体ＫＢ》
例えば、有機材料、無機材料または有機材料と無機材料の複合材料を構造体ＫＢに用いる
ことができる。これにより、構造体ＫＢを挟む構成の間に所定の間隔を設けることができ
る。
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネー
ト、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の複
合材料などを構造体ＫＢに用いることができる。また、感光性を有する材料を用いて形成
してもよい。
《配向膜ＡＦ１、配向膜ＡＦ２》
例えば、ポリイミド等を配向膜ＡＦ１または配向膜ＡＦ２に用いることができる。具体的
には、液晶材料が所定の方向に配向するようにラビング処理または光配向技術を用いて形
成された配向膜を用いることができる。
《光学フィルム７１０Ｐ、光学フィルム７７０Ｐ》
例えば、偏光板、位相差板、拡散フィルム、反射防止膜または集光フィルム等を光学フィ
ルム７１０Ｐまたは光学フィルム７７０Ｐに用いることができる。または、２色性色素を
含む偏光板を光学フィルム７１０Ｐまたは光学フィルム７７０Ｐに用いることができる。
また、ゴミの付着を抑制する帯電防止膜、汚れの付着しにくくする撥水性の膜、使用に伴
う傷の発生を抑制するハードコート膜などを、光学フィルム７１０Ｐまたは光学フィルム
７７０Ｐに用いることができる。
＜入出力装置７００Ｅの構成例＞
本発明の一態様の入出力装置の別の構成について、図２９を参照しながら説明する。
図２９は本発明の一態様の入出力装置７００Ｅの構成を説明する図である。図２９（Ａ）
は図２７（Ａ）に示す切断線Ｘ１－Ｘ２、Ｘ３－Ｘ４、Ｘ５－Ｘ６における本発明の一態
様の入出力装置７００Ｅの断面図である。また、図２９（Ｂ）は図２９（Ａ）に示すトラ
ンジスタＭＤＢの詳細を説明する断面図である。
なお、入出力装置７００Ｅは、導電膜７２４Ｂを導電膜７２４に替えて有する点（図２９
（Ｂ）参照）、導電膜ＣＥ（ｇ，ｈ）を導電膜ＣＤ（ｇ，ｈ）に替えて有する点（図２９
（Ａ）参照）が、図２８を参照しながら説明する入出力装置７００Ｄとは異なる。ここで
は、上記の説明と同様の構成を用いることができる部分について上記の説明を援用し、異
なる部分について詳細に説明する。
本実施の形態において説明する入出力装置７００Ｅは、絶縁膜７２１Ａおよび絶縁膜７２
１Ｂの間に導電膜７２４Ｂを備え、絶縁膜７２１Ａおよび絶縁膜７２１Ｂの間に導電膜Ｃ
Ｅ（ｇ，ｈ）を備える。そして、導電膜７２４Ｂおよび導電膜ＣＥ（ｇ，ｈ）は、導電性
酸化物を含む（図２９（Ａ）または図２９（Ｂ）参照）。
《導電膜７２４Ｂ、導電膜ＣＥ（ｇ，ｈ）》
具体的には、酸化物半導体の抵抗率を制御する方法を用いて導電性が高められた酸化物半
導体を、導電膜７２４Ｂおよび導電膜ＣＥ（ｇ，ｈ）に用いることができる。
具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、インジウム
とガリウムと亜鉛を含む酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸
化物を、導電膜７２４Ｂおよび導電膜ＣＥ（ｇ，ｈ）に用いることができる。
一例を挙げれば、導電膜７２４Ｂおよび導電膜ＣＥ（ｇ，ｈ）に酸化物半導体を用い、水
素を拡散させる材料を、導電膜７２４Ｂおよび導電膜ＣＥ（ｇ，ｈ）に接する絶縁膜７２
１Ｂに用いることができる。これにより、導電膜７２４Ｂおよび導電膜ＣＥ（ｇ，ｈ）の
抵抗率を下げることができる。
なお、本実施の形態の最後において、酸化物半導体の抵抗率を制御する方法を詳細に説明
する。
＜入出力装置７００Ｆの構成例＞
本発明の一態様の入出力装置の別の構成について、図３０を参照しながら説明する。
図３０は本発明の一態様の入出力装置７００Ｆの構成を説明する図である。図３０（Ａ）
は図２７（Ａ）に示す切断線Ｘ１－Ｘ２、Ｘ３－Ｘ４、Ｘ５－Ｘ６における本発明の一態
様の入出力装置７００Ｆの断面図である。また、図３０（Ｂ）は図３０（Ａ）に示すトラ
ンジスタＭＤＣの詳細を説明する断面図である。
なお、入出力装置７００Ｆは、トップゲート型のトランジスタＭＣをボトムゲート型のト
ランジスタＭＡに替えて有する点、トップゲート型のトランジスタＭＤＣをボトムゲート
型のトランジスタＭＤに替えて有する点、導電膜ＣＦ（ｇ，ｈ）を導電膜ＣＤ（ｇ，ｈ）
に替えて有する点（図３０（Ａ）参照）が、図２８を参照しながら説明する入出力装置７
００Ｄとは異なる。ここでは、上記の説明と同様の構成を用いることができる部分につい
て上記の説明を援用し、異なる部分について詳細に説明する。
《トランジスタＭＣ、トランジスタＭＤＣ》
トランジスタＭＤＣは、絶縁膜７０１Ｃと重なる領域を備える導電膜７０４と、絶縁膜７
０１Ｃおよび導電膜７０４の間に配設される領域を備える半導体膜７１８と、を備える。
なお、導電膜７０４はゲート電極の機能を備える（図３０（Ｂ）参照）。
半導体膜７１８は、導電膜７０４と重ならない第１の領域７１８Ａおよび第２の領域７１
８Ｂと、第１の領域７１８Ａおよび第２の領域７１８Ｂの間に導電膜７０４と重なる第３
の領域７１８Ｃと、を備える。
トランジスタＭＤＣは絶縁膜７０６を、第３の領域７１８Ｃおよび導電膜７０４の間に備
える。なお、絶縁膜７０６はゲート絶縁膜の機能を備える。
第１の領域７１８Ａおよび第２の領域７１８Ｂは、第３の領域７１８Ｃに比べて抵抗率が
低く、ソース領域の機能またはドレイン領域の機能を備える。
なお、例えば本実施の形態の最後において詳細に説明する酸化物半導体の抵抗率を制御す
る方法を用いて、第１の領域７１８Ａおよび第２の領域７１８Ｂを半導体膜７１８に形成
することができる。具体的には、希ガスを含むガスを用いるプラズマ処理を適用すること
ができる。
また、例えば、導電膜７０４をマスクに用いることができる。これにより、第３の領域７
１８Ｃの一部の形状を、導電膜７０４の端部の形状に自己整合させることができる。
トランジスタＭＤＣは、第１の領域７１８Ａと接する導電膜７１２Ａと、第２の領域７１
８Ｂと接する導電膜７１２Ｂと、を備える。導電膜７１２Ａおよび導電膜７１２Ｂは、ソ
ース電極またはドレイン電極の機能を備える。
トランジスタＭＤＣと同一の工程で形成することができるトランジスタをトランジスタＭ
Ｃに用いることができる。
《導電膜ＣＦ（ｇ，ｈ）》
一例を挙げれば、半導体膜７１８の第１の領域７１８Ａおよび第２の領域７１８Ｂと同一
の工程で形成された酸化物半導体を、導電膜ＣＦ（ｇ，ｈ）に用いることができる。これ
により、導電膜ＣＦ（ｇ，ｈ）を作製する工程を、簡略化することができる。
＜入出力装置７００Ｇの構成例＞
本発明の一態様の入出力装置の別の構成について、図３１を参照しながら説明する。
図３１は本発明の一態様の入出力装置７００Ｇの構成を説明する図である。図３１（Ａ）
は図２７（Ａ）に示す切断線Ｘ１－Ｘ２、Ｘ３－Ｘ４、Ｘ５－Ｘ６における本発明の一態
様の入出力装置７００Ｇの断面図である。また、図３１（Ｂ）、図３１（Ｃ）、および図
３１（Ｄ）は、図３１（Ａ）に示す一部の構成の変形例を説明する断面図である。
なお、入出力装置７００Ｇは、液晶材料を含む層７５３および絶縁膜７２８Ａの間に絶縁
膜７２８Ｂを有する点、導電膜ＣＦ（ｇ，ｈ）に替えて絶縁膜７２８Ａおよび絶縁膜７２
８Ｂの間に導電膜ＣＧ（ｇ，ｈ）を有する点が、図３０を参照しながら説明する入出力装
置７００Ｆとは異なる。ここでは、上記の説明と同様の構成を用いることができる部分に
ついて上記の説明を援用し、異なる部分について詳細に説明する。
入出力装置７００Ｇは、液晶材料を含む層７５３および絶縁膜７２８Ａの間に絶縁膜７２
８Ｂを有する。また、入出力装置７００Ｇは、絶縁膜７２８Ａおよび絶縁膜７２８Ｂの間
に導電膜ＣＧ（ｇ，ｈ）を有する。
《絶縁膜７２８Ａ》
例えば、絶縁膜７２８に用いることができる材料を絶縁膜７２８Ａに用いることができる
。
《絶縁膜７２８Ｂ》
例えば、絶縁膜７２８に用いることができる材料を絶縁膜７２８Ｂに用いることができる
。
《導電膜ＣＧ（ｇ，ｈ）》
例えば、櫛歯状の形状を備える画素電極７５１と重なる領域に開口部を備える導電膜を、
導電膜ＣＧ（ｇ，ｈ）に用いることができる。
例えば、導電性を備える材料を導電膜ＣＧ（ｇ，ｈ）に用いることができる。例えば、配
線７１１に用いることができる材料を導電膜ＣＧ（ｇ，ｈ）に用いることができる。
具体的には、導電性および透光性を有する材料を導電膜ＣＧ（ｇ，ｈ）に用いることがで
きる。
例えば、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリ
ウムを添加した酸化亜鉛などの導電性酸化物を用いることができる。これにより、表示素
子７５０の表示を遮ることなく、均一な電界を供給できる。
ところで、画素電極７５１および画素電極７５１の開口部と重なる導電膜を、導電膜ＣＧ
（ｇ，ｈ）に用いることができる（図３１（Ｂ）参照）。
または、画素電極７５１の開口部に配設することができる導電膜を、導電膜ＣＧ（ｇ，ｈ
）に用いることができる（図３１（Ｃ）参照）。
または、開口部および非開口部を備え、開口部および非開口部が画素電極７５１の一部と
重なる導電膜を、導電膜ＣＧ（ｇ，ｈ）に用いることができる（図３１（Ｄ）参照）。
＜入出力装置７００Ｈの構成例＞
本発明の一態様の入出力装置の別の構成について、図３２を参照しながら説明する。
図３２は本発明の一態様の入出力装置７００Ｈの構成を説明する図である。図３２（Ａ）
は図２７（Ａ）に示す切断線Ｘ１－Ｘ２、Ｘ３－Ｘ４、Ｘ５－Ｘ６における本発明の一態
様の入出力装置７００Ｈの断面図である。また、図３２（Ｂ）は、図３２（Ａ）に示すト
ランジスタＭＤＥの詳細を説明する断面図である。
なお、入出力装置７００Ｈは、チャネル保護型のトランジスタＭＥをチャネルエッチ型の
トランジスタＭＡに替えて有する点、チャネル保護型のトランジスタＭＤＥをチャネルエ
ッチ型のトランジスタＭＤに替えて有する点、導電膜ＣＤ（ｇ，ｈ）および画素電極７５
１の間に着色膜ＣＦを備える点、液晶材料を含む層７５３および基材７１０の間に遮光膜
ＢＭを備える点（図３２（Ａ）参照）が、図２８を参照しながら説明する入出力装置７０
０Ｄとは異なる。ここでは、上記の説明と同様の構成を用いることができる部分について
上記の説明を援用し、異なる部分について詳細に説明する。
《トランジスタＭＥ、トランジスタＭＤＥ》
チャネル保護型のトランジスタをトランジスタＭＥおよびトランジスタＭＤＥに用いるこ
とができる。例えば、トランジスタＭＤＥは、ゲート絶縁膜として機能する絶縁膜７０６
との間に半導体膜７１８を挟むように配設された絶縁膜７２１Ａを備える（図３２（Ｂ）
参照）。
＜酸化物半導体の抵抗率を制御する方法＞
酸化物半導体を含む膜の抵抗率を制御する方法について説明する。
所定の抵抗率を備える酸化物半導体を含む膜を、導電膜ＣＤ（ｇ，ｈ）（図２８（Ａ）参
照）、導電膜ＣＥ（ｇ，ｈ）および導電膜７２４Ｂ（図２９（Ａ）および図２９（Ｂ）参
照）または導電膜ＣＦ（ｇ，ｈ）、第１の領域７１８Ａおよび第２の領域７１８Ｂ（図３
０（Ａ）および図３０（Ｂ）参照）に用いることができる。
例えば、酸化物半導体膜に含まれる水素、水等の不純物の濃度及び／又は膜中の酸素欠損
を制御する方法を、酸化物半導体の抵抗率を制御する方法に用いることができる。
具体的には、プラズマ処理を水素、水等の不純物濃度及び／又は膜中の酸素欠損を増加ま
たは低減する方法に用いることができる。
具体的には、希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ）、水素、ボロン、リン及び窒素の
中から選ばれた一種以上を含むガスを用いて行うプラズマ処理を適用できる。例えば、Ａ
ｒ雰囲気下でのプラズマ処理、Ａｒと水素の混合ガス雰囲気下でのプラズマ処理、アンモ
ニア雰囲気下でのプラズマ処理、Ａｒとアンモニアの混合ガス雰囲気下でのプラズマ処理
、または窒素雰囲気下でのプラズマ処理などを適用できる。これにより、キャリア密度が
高く、抵抗率が低い酸化物半導体膜にすることができる。
または、イオン注入法、イオンドーピング法またはプラズマイマージョンイオンインプラ
ンテーション法などを用いて、水素、ボロン、リンまたは窒素を酸化物半導体膜に注入し
て、抵抗率が低い酸化物半導体膜にすることができる。
または、水素を含む絶縁膜を酸化物半導体膜に接して形成し、絶縁膜から酸化物半導体膜
に水素を拡散させる方法を用いることができる。これにより、酸化物半導体膜のキャリア
密度を高め、抵抗率を低くすることができる。
例えば、膜中の含有水素濃度が１×１０２２ａｔｏｍｓ／ｃｍ３以上の絶縁膜を酸化物半
導体膜に接して形成することで、効果的に水素を酸化物半導体膜に含有させることができ
る。具体的には、窒化シリコン膜を酸化物半導体膜に接して形成する絶縁膜に用いること
ができる。
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、
酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損に
水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金
属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。こ
れにより、キャリア密度が高く、抵抗率が低い酸化物半導体膜にすることができる。
具体的には、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ
Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度が、８×１０１９ａｔｏｍｓ／ｃ
ｍ３以上、好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上、より好ましくは５×１０２
０ａｔｏｍｓ／ｃｍ３以上である酸化物半導体を導電膜ＣＤ（ｇ，ｈ）（図２８（Ａ）参
照）、導電膜ＣＥ（ｇ，ｈ）および導電膜７２４Ｂ（図２９（Ａ）および図２９（Ｂ）参
照）または導電膜ＣＦ（ｇ，ｈ）、第１の領域７１８Ａおよび第２の領域７１８Ｂ（図３
０（Ａ）および図３０（Ｂ）参照）に好適に用いることができる。
一方、抵抗率の高い酸化物半導体をトランジスタのチャネルが形成される半導体膜に用い
ることができる。
例えば、酸素を含む絶縁膜、別言すると、酸素を放出することが可能な絶縁膜を酸化物半
導体に接して形成し、絶縁膜から酸化物半導体膜に酸素を供給させて、膜中または界面の
酸素欠損を補填することができる。これにより、抵抗率が高い酸化物半導体膜にすること
ができる。
例えば、酸化シリコン膜または酸化窒化シリコン膜を、酸素を放出することが可能な絶縁
膜に用いることができる。
酸素欠損が補填され、水素濃度が低減された酸化物半導体膜は、高純度真性化、又は実質
的に高純度真性化された酸化物半導体膜といえる。ここで、実質的に真性とは、酸化物半
導体膜のキャリア密度が、８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３
未満、さらに好ましくは１×１０１０／ｃｍ３未満であることを指す。高純度真性または
実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密
度を低くすることができる。また、高純度真性または実質的に高純度真性である酸化物半
導体膜は、欠陥準位密度が低いため、トラップ準位密度を低減することができる。
また、高純度真性または実質的に高純度真性である酸化物半導体膜を備えるトランジスタ
は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの
素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖ
の範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１
×１０－１３Ａ以下という特性を備えることができる。
上述した高純度真性または実質的に高純度真性である酸化物半導体膜をチャネル領域に用
いるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
具体的には、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ
Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度が、２×１０２０ａｔｏｍｓ／ｃ
ｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１
９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０
１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さ
らに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下である酸化物半導体を、トランジス
タのチャネルが形成される半導体に好適に用いることができる。
なお、トランジスタＭＤＢは半導体膜７１８を備え、半導体膜７１８よりも水素濃度及び
／又は酸素欠損量が多く、抵抗率が低い酸化物半導体膜を、導電膜７２４Ｂに用いること
ができる（図２９（Ｂ）参照）。
または、導電膜７２４Ｂに含まれる水素濃度は、半導体膜７１８に含まれる水素濃度の２
倍以上、好ましくは１０倍以上である。
また、導電膜７２４Ｂの抵抗率は、半導体膜７１８の抵抗率の１×１０－８倍以上１×１
０－１倍未満である。
具体的には、導電膜７２４Ｂの抵抗率は、１×１０－３Ωｃｍ以上１×１０４Ωｃｍ未満
、好ましくは、１×１０－３Ωｃｍ以上１×１０－１Ωｃｍ未満である。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態７）
本実施の形態では、本発明の一態様の入力装置または入出力装置に用いることができるト
ランジスタの構成について、図３３を参照しながら説明する。
＜半導体装置の構成例＞
図３３（Ａ）は、トランジスタ１００の上面図であり、図３３（Ｃ）は、図３３（Ａ）に
示す切断線Ｘ１－Ｘ２間における切断面の断面図に相当し、図３３（Ｄ）は、図３３（Ａ
）に示す切断線Ｙ１－Ｙ２間における切断面の断面図に相当する。なお、図３３（Ａ）に
おいて、煩雑になることを避けるため、トランジスタ１００の構成要素の一部（ゲート絶
縁膜として機能する絶縁膜等）を省略して図示している。また、切断線Ｘ１－Ｘ２方向を
チャネル長方向、切断線Ｙ１－Ｙ２方向をチャネル幅方向と呼称する場合がある。なお、
トランジスタの上面図においては、以降の図面においても図３３（Ａ）と同様に、構成要
素の一部を省略して図示する場合がある。
なお、トランジスタ１００を実施の形態６において説明する入出力装置７００Ｄ等に用い
ることができる。
例えば、トランジスタ１００をトランジスタＭＡに用いる場合は、基板１０２を絶縁膜７
０１Ｃに、導電膜１０４を導電膜７０４に、絶縁膜１０６および絶縁膜１０７の積層膜を
絶縁膜７０６に、酸化物半導体膜１０８を半導体膜７０８に、導電膜１１２ａを導電膜７
１２Ａに、導電膜１１２ｂを導電膜７１２Ｂに、絶縁膜１１４および絶縁膜１１６の積層
膜を絶縁膜７１６に、絶縁膜１１８を絶縁膜７２１Ｂに、それぞれ読み替えることができ
る。
トランジスタ１００は、基板１０２上のゲート電極として機能する導電膜１０４と、基板
１０２及び導電膜１０４上の絶縁膜１０６と、絶縁膜１０６上の絶縁膜１０７と、絶縁膜
１０７上の酸化物半導体膜１０８と、酸化物半導体膜１０８に電気的に接続されるソース
電極として機能する導電膜１１２ａと、酸化物半導体膜１０８に電気的に接続されるドレ
イン電極として機能する導電膜１１２ｂと、を有する。また、トランジスタ１００上、よ
り詳しくは、導電膜１１２ａ、１１２ｂ及び酸化物半導体膜１０８上には絶縁膜１１４、
１１６、及び絶縁膜１１８が設けられる。絶縁膜１１４、１１６、１１８は、トランジス
タ１００の保護絶縁膜としての機能を有する。
また、酸化物半導体膜１０８は、ゲート電極として機能する導電膜１０４側の第１の酸化
物半導体膜１０８ａと、第１の酸化物半導体膜１０８ａ上の第２の酸化物半導体膜１０８
ｂと、を有する。また、絶縁膜１０６及び絶縁膜１０７は、トランジスタ１００のゲート
絶縁膜としての機能を有する。
酸化物半導体膜１０８としては、Ｉｎ－Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、
Ｃｅ、Ｎｄ、またはＨｆを表す）酸化物、Ｉｎ－Ｍ－Ｚｎ酸化物を用いることができる。
とくに、酸化物半導体膜１０８としては、Ｉｎ－Ｍ－Ｚｎ酸化物を用いると好ましい。
また、第１の酸化物半導体膜１０８ａは、Ｉｎの原子数比がＭの原子数比より多い第１の
領域を有する。また、第２の酸化物半導体膜１０８ｂは、第１の酸化物半導体膜１０８ａ
よりもＩｎの原子数比が少ない第２の領域を有する。また、第２の領域は、第１の領域よ
りも薄い部分を有する。
第１の酸化物半導体膜１０８ａにＩｎの原子数比がＭの原子数比より多い第１の領域を有
することで、トランジスタ１００の電界効果移動度（単に移動度、またはμＦＥという場
合がある）を高くすることができる。具体的には、トランジスタ１００の電界効果移動度
が１０ｃｍ２／Ｖｓを超えることが可能となる。
例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートドラ
イバ（とくに、ゲートドライバが有するシフトレジスタの出力端子に接続されるデマルチ
プレクサ）に用いることで、額縁幅の狭い（狭額縁ともいう）半導体装置または表示装置
を提供することができる。
一方で、Ｉｎの原子数比がＭの原子数比より多い第１の領域を有する第１の酸化物半導体
膜１０８ａとすることで、光照射時にトランジスタ１００の電気特性が変動しやすくなる
。しかしながら、本発明の一態様の半導体装置においては、第１の酸化物半導体膜１０８
ａ上に第２の酸化物半導体膜１０８ｂが形成されている。また、第２の酸化物半導体膜１
０８ｂのチャネル領域の膜厚が第１の酸化物半導体膜１０８ａの膜厚よりも小さい。
また、第２の酸化物半導体膜１０８ｂは、第１の酸化物半導体膜１０８ａよりもＩｎの原
子数比が少ない第２の領域を有するため、第１の酸化物半導体膜１０８ａよりもＥｇが大
きくなる。したがって、第１の酸化物半導体膜１０８ａと、第２の酸化物半導体膜１０８
ｂとの積層構造である酸化物半導体膜１０８は、光負バイアスストレス試験による耐性が
高くなる。
上記構成の酸化物半導体膜とすることで、光照射時における酸化物半導体膜１０８の光吸
収量を低減させることができる。したがって、光照射時におけるトランジスタ１００の電
気特性の変動を抑制することができる。また、本発明の一態様の半導体装置においては、
絶縁膜１１４または絶縁膜１１６中に過剰の酸素を含有する構成のため、光照射における
トランジスタ１００の電気特性の変動をさらに、抑制することができる。
ここで、酸化物半導体膜１０８について、図３３（Ｂ）を用いて詳細に説明する。
図３３（Ｂ）は、図３３（Ｃ）を用いて示すトランジスタ１００の断面の、酸化物半導体
膜１０８の近傍を拡大した断面図である。
図３３（Ｂ）において、第１の酸化物半導体膜１０８ａの膜厚をｔ１として、第２の酸化
物半導体膜１０８ｂの膜厚をｔ２－１、及びｔ２－２として、それぞれ示している。第１
の酸化物半導体膜１０８ａ上には、第２の酸化物半導体膜１０８ｂが設けられているため
、導電膜１１２ａ、１１２ｂの形成時において、第１の酸化物半導体膜１０８ａがエッチ
ングガスまたはエッチング溶液等に曝されることがない。したがって、第１の酸化物半導
体膜１０８ａにおいては、膜減りがない、または極めて少ない。一方で、第２の酸化物半
導体膜１０８ｂにおいては、導電膜１１２ａ、１１２ｂの形成時において、第２の酸化物
半導体膜１０８ｂの導電膜１１２ａ、１１２ｂと重ならない部分がエッチングされ、凹部
が形成される。すなわち、第２の酸化物半導体膜１０８ｂの導電膜１１２ａ、１１２ｂと
重なる領域の膜厚がｔ２－１となり、第２の酸化物半導体膜１０８ｂの導電膜１１２ａ、
１１２ｂと重ならない領域の膜厚がｔ２－２となる。
第１の酸化物半導体膜１０８ａと第２の酸化物半導体膜１０８ｂの膜厚の関係は、ｔ２－
１＞ｔ１＞ｔ２－２となると好ましい。このような膜厚の関係とすることによって、高い
電界効果移動度を有し、且つ光照射時における、しきい値電圧の変動量が少ないトランジ
スタとすることが可能となる。
また、トランジスタ１００が有する酸化物半導体膜１０８は、酸素欠損が形成されるとキ
ャリアである電子が生じ、ノーマリーオン特性になりやすい。したがって、酸化物半導体
膜１０８中の酸素欠損、とくに第１の酸化物半導体膜１０８ａ中の酸素欠損を減らすこと
が、安定したトランジスタ特性を得る上でも重要となる。そこで、本発明の一態様のトラ
ンジスタの構成においては、酸化物半導体膜１０８上の絶縁膜、ここでは、酸化物半導体
膜１０８上の絶縁膜１１４及び／又は絶縁膜１１６に過剰な酸素を導入することで、絶縁
膜１１４及び／又は絶縁膜１１６から酸化物半導体膜１０８中に酸素を移動させ、酸化物
半導体膜１０８中、とくに第１の酸化物半導体膜１０８ａ中の酸素欠損を補填することを
特徴とする。
なお、絶縁膜１１４、１１６としては、化学量論的組成よりも過剰に酸素を含有する領域
（酸素過剰領域）を有することがより好ましい。別言すると、絶縁膜１１４、１１６は、
酸素を放出することが可能な絶縁膜である。なお、絶縁膜１１４、１１６に酸素過剰領域
を設けるには、例えば、成膜後の絶縁膜１１４、１１６に酸素を導入して、酸素過剰領域
を形成する。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイ
マージョンイオン注入法、プラズマ処理等を用いることができる。
また、第１の酸化物半導体膜１０８ａ中の酸素欠損を補填するためには、第２の酸化物半
導体膜１０８ｂのチャネル領域近傍の膜厚を薄くした方が好適である。したがって、ｔ２
－２＜ｔ１の関係を満たせばよい。例えば、第２の酸化物半導体膜１０８ｂのチャネル領
域近傍の膜厚としては、好ましくは１ｎｍ以上２０ｎｍ以下、さらに好ましくは、３ｎｍ
以上１０ｎｍ以下である。
以下に、本実施の形態の半導体装置に含まれるその他の構成要素について、詳細に説明す
る。
《基板》
基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の
耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サフ
ァイア基板等を、基板１０２として用いてもよい。また、シリコンや炭化シリコンを材料
とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基
板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられ
たものを、基板１０２として用いてもよい。なお、基板１０２として、ガラス基板を用い
る場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００
ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００
ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大
型の表示装置を作製することができる。
また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１００
を形成してもよい。または、基板１０２とトランジスタ１００の間に剥離層を設けてもよ
い。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より分
離し、他の基板に転載するのに用いることができる。その際、トランジスタ１００は耐熱
性の劣る基板や可撓性の基板にも転載できる。
《ゲート電極、ソース電極、及びドレイン電極として機能する導電膜》
ゲート電極として機能する導電膜１０４、及びソース電極として機能する導電膜１１２ａ
、及びドレイン電極として機能する導電膜１１２ｂとしては、クロム（Ｃｒ）、銅（Ｃｕ
）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ
）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッ
ケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）から選ばれた金属元素、または上述した金
属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形
成することができる。
また、導電膜１０４、１１２ａ、１１２ｂは、単層構造でも、２層以上の積層構造として
もよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン
膜を積層する２層構造、窒化チタン膜上にチタン膜を積層する２層構造、窒化チタン膜上
にタングステン膜を積層する２層構造、窒化タンタル膜または窒化タングステン膜上にタ
ングステン膜を積層する２層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層
し、さらにその上にチタン膜を形成する３層構造等がある。また、アルミニウムに、チタ
ン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれ
た一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、導電膜１０４、１１２ａ、１１２ｂには、インジウム錫酸化物、酸化タングステン
を含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを
含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、
酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用するこ
ともできる。
また、導電膜１０４、１１２ａ、１１２ｂには、Ｃｕ－Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃ
ｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ－Ｘ合金膜を用いる
ことで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可
能となる。
《ゲート絶縁膜として機能する絶縁膜》
トランジスタ１００のゲート絶縁膜として機能する絶縁膜１０６、１０７としては、プラ
ズマ化学気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ
Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ））法、スパッタリング法等により、酸化シリコン
膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、
酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タ
ンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜
を一種以上含む絶縁膜を、それぞれ用いることができる。なお、絶縁膜１０６、１０７の
積層構造とせずに、上述の材料から選択された単層の絶縁膜、または３層以上の絶縁膜を
用いてもよい。
また、絶縁膜１０６は、酸素の透過を抑制するブロッキング膜としての機能を有する。例
えば、絶縁膜１０７、１１４、１１６及び／または酸化物半導体膜１０８中に過剰の酸素
を供給する場合において、絶縁膜１０６は酸素の透過を抑制することができる。
なお、トランジスタ１００のチャネル領域として機能する酸化物半導体膜１０８と接する
絶縁膜１０７は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素
を含有する領域（酸素過剰領域）を有することがより好ましい。別言すると、絶縁膜１０
７は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜１０７に酸素過剰領域を
設けるには、例えば、酸素雰囲気下にて絶縁膜１０７を形成すればよい。または、成膜後
の絶縁膜１０７に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法とし
ては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズ
マ処理等を用いることができる。
また、絶縁膜１０７として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハ
フニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸
化シリコンを用いる場合に比べて膜厚を大きくできるため、トンネル電流によるリーク電
流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現すること
ができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニ
ウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとする
ためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例とし
ては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定
されない。
なお、本実施の形態では、絶縁膜１０６として窒化シリコン膜を形成し、絶縁膜１０７と
して酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率
が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トランジ
スタ１００のゲート絶縁膜として、窒化シリコン膜を含むことで絶縁膜を物理的に厚膜化
することができる。よって、トランジスタ１００の絶縁耐圧の低下を抑制、さらには絶縁
耐圧を向上させて、トランジスタ１００の静電破壊を抑制することができる。
《酸化物半導体膜》
酸化物半導体膜１０８としては、先に示す材料を用いることができる。
酸化物半導体膜１０８がＩｎ－Ｍ－Ｚｎ酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を成膜する
ために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを
満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比とし
て、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝
２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１が好ましい
。
また、酸化物半導体膜１０８がＩｎ－Ｍ－Ｚｎ酸化物の場合、スパッタリングターゲット
としては、多結晶のＩｎ－Ｍ－Ｚｎ酸化物を含むターゲットを用いると好ましい。多結晶
のＩｎ－Ｍ－Ｚｎ酸化物を含むターゲットを用いることで、結晶性を有する酸化物半導体
膜１０８を形成しやすくなる。なお、成膜される酸化物半導体膜１０８の原子数比はそれ
ぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラ
スマイナス４０％の変動を含む。例えば、スパッタリングターゲットとして、原子数比が
Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１を用いる場合、成膜される酸化物半導体膜１０８の原
子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３近傍となる場合がある。
例えば、第１の酸化物半導体膜１０８ａとしては、上述のＩｎ：Ｍ：Ｚｎ＝２：１：３、
Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１等のスパッタリングター
ゲットを用いて形成すればよい。また、第２の酸化物半導体膜１０８ｂとしては、上述の
Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２等を用いて形成すればよ
い。なお、第２の酸化物半導体膜１０８ｂに用いるスパッタリングターゲットの金属元素
の原子数比としては、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たす必要はなく、Ｉｎ≧Ｍ、Ｚｎ＜Ｍを満
たす組成でもよい。具体的には、Ｉｎ：Ｍ：Ｚｎ＝１：３：２等が挙げられる。
また、酸化物半導体膜１０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅ
Ｖ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化
物半導体を用いることで、トランジスタ１００のオフ電流を低減することができる。とく
に、第１の酸化物半導体膜１０８ａには、エネルギーギャップが２ｅＶ以上、好ましくは
２ｅＶ以上３．０ｅＶ以下の酸化物半導体膜を用い、第２の酸化物半導体膜１０８ｂには
、エネルギーギャップが２．５ｅＶ以上３．５ｅＶ以下の酸化物半導体膜を用いると、好
適である。また、第１の酸化物半導体膜１０８ａよりも第２の酸化物半導体膜１０８ｂの
エネルギーギャップが大きい方が好ましい。
また、第１の酸化物半導体膜１０８ａ、及び第２の酸化物半導体膜１０８ｂの厚さは、そ
れぞれ３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好まし
くは３ｎｍ以上５０ｎｍ以下とする。なお、先に記載の膜厚の関係を満たすと好ましい。
また、第２の酸化物半導体膜１０８ｂとしては、キャリア密度の低い酸化物半導体膜を用
いる。例えば、第２の酸化物半導体膜１０８ｂは、キャリア密度が１×１０１７／ｃｍ３
以下、好ましくは１×１０１５／ｃｍ３以下、さらに好ましくは１×１０１３／ｃｍ３以
下、より好ましくは１×１０１１／ｃｍ３以下とする。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果
移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とする
トランジスタの半導体特性を得るために、第１の酸化物半導体膜１０８ａ、及び第２の酸
化物半導体膜１０８ｂのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数
比、原子間距離、密度等を適切なものとすることが好ましい。
なお、第１の酸化物半導体膜１０８ａ、及び第２の酸化物半導体膜１０８ｂとしては、そ
れぞれ不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優
れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃
度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高
純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリ
ア発生源が少ないため、キャリア密度を低くすることができる。従って、該酸化物半導体
膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性
（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高
純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くな
る場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オ
フ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子で
あっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲
において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０
－１３Ａ以下という特性を得ることができる。
したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体膜にチャネル領
域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタと
することができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失する
までに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、ト
ラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気
特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはア
ルカリ土類金属等がある。
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、
酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損に
水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金
属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、
水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりや
すい。このため、酸化物半導体膜１０８は水素ができる限り低減されていることが好まし
い。具体的には、酸化物半導体膜１０８において、ＳＩＭＳ分析により得られる水素濃度
を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３
以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１
８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より
好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏ
ｍｓ／ｃｍ３以下とする。
また、第１の酸化物半導体膜１０８ａは、第２の酸化物半導体膜１０８ｂよりも水素濃度
が少ない部分を有すると好ましい。第１の酸化物半導体膜１０８ａの方が、第２の酸化物
半導体膜１０８ｂよりも水素濃度が少ない部分を有すことにより、信頼性の高い半導体装
置とすることができる。
また、第１酸化物半導体膜１０８ａにおいて、第１４族元素の一つであるシリコンや炭素
が含まれると、第１の酸化物半導体膜１０８ａにおいて酸素欠損が増加し、ｎ型化してし
まう。このため、第１の酸化物半導体膜１０８ａにおけるシリコンや炭素の濃度と、第１
の酸化物半導体膜１０８ａとの界面近傍のシリコンや炭素の濃度（ＳＩＭＳ分析により得
られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏ
ｍｓ／ｃｍ３以下とする。
また、第１の酸化物半導体膜１０８ａにおいて、ＳＩＭＳ分析により得られるアルカリ金
属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは
２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸
化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大
してしまうことがある。このため、第１の酸化物半導体膜１０８ａのアルカリ金属または
アルカリ土類金属の濃度を低減することが好ましい。
また、第１の酸化物半導体膜１０８ａに窒素が含まれていると、キャリアである電子が生
じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導
体膜を用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体
膜において、窒素はできる限り低減されていることが好ましい、例えば、ＳＩＭＳ分析に
より得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
また、第１の酸化物半導体膜１０８ａ、及び第２の酸化物半導体膜１０８ｂは、それぞれ
非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ－ＯＳ（Ｃ Ａｘｉ
ｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏ
ｒ）、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶
質構造は最も欠陥準位密度が高く、ＣＡＡＣ－ＯＳは最も欠陥準位密度が低い。
《トランジスタの保護絶縁膜として機能する絶縁膜》
絶縁膜１１４、１１６は、酸化物半導体膜１０８に酸素を供給する機能を有する。また、
絶縁膜１１８は、トランジスタ１００の保護絶縁膜としての機能を有する。また、絶縁膜
１１４、１１６は、酸素を有する。また、絶縁膜１１４は、酸素を透過することのできる
絶縁膜である。なお、絶縁膜１１４は、後に形成する絶縁膜１１６を形成する際の、酸化
物半導体膜１０８へのダメージ緩和膜としても機能する。
絶縁膜１１４としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎ
ｍ以下の酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜１１４は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により
、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が
３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、絶縁膜１１４に含
まれる欠陥密度が多いと、該欠陥に酸素が結合してしまい、絶縁膜１１４における酸素の
透過量が減少してしまう。
なお、絶縁膜１１４においては、外部から絶縁膜１１４に入った酸素が全て絶縁膜１１４
の外部に移動せず、絶縁膜１１４にとどまる酸素もある。また、絶縁膜１１４に酸素が入
ると共に、絶縁膜１１４に含まれる酸素が絶縁膜１１４の外部へ移動することで、絶縁膜
１１４において酸素の移動が生じる場合もある。絶縁膜１１４として酸素を透過すること
ができる酸化物絶縁膜を形成すると、絶縁膜１１４上に設けられる、絶縁膜１１６から脱
離する酸素を、絶縁膜１１４を介して酸化物半導体膜１０８に移動させることができる。
また、絶縁膜１１４は、窒素酸化物に起因する準位密度が低い酸化物絶縁膜を用いて形成
することができる。なお、当該窒素酸化物に起因する準位密度は、酸化物半導体膜の価電
子帯の上端のエネルギー（Ｅｖ＿ｏｓ）と酸化物半導体膜の伝導帯の下端のエネルギー（
Ｅｃ＿ｏｓ）の間に形成され得る場合がある。上記酸化物絶縁膜として、窒素酸化物の放
出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミニ
ウム膜等を用いることができる。
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法において
、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの
放出量が１×１０１８／ｃｍ３以上５×１０１９／ｃｍ３以下である。なお、アンモニア
の放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃以
下の加熱処理による放出量とする。
窒素酸化物（ＮＯｘ、ｘは０より大きく２以下、好ましくは１以上２以下）、代表的には
ＮＯ２またはＮＯは、絶縁膜１１４などに準位を形成する。当該準位は、酸化物半導体膜
１０８のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁膜１１４及び
酸化物半導体膜１０８の界面に拡散すると、当該準位が絶縁膜１１４側において電子をト
ラップする場合がある。この結果、トラップされた電子が、絶縁膜１１４及び酸化物半導
体膜１０８界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさ
せてしまう。
また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁膜１１４に
含まれる窒素酸化物は、加熱処理において、絶縁膜１１６に含まれるアンモニアと反応す
るため、絶縁膜１１４に含まれる窒素酸化物が低減される。このため、絶縁膜１１４及び
酸化物半導体膜１０８の界面において、電子がトラップされにくい。
絶縁膜１１４として、上記酸化物絶縁膜を用いることで、トランジスタのしきい値電圧の
シフトを低減することが可能であり、トランジスタの電気特性の変動を低減することがで
きる。
なお、トランジスタの作製工程の加熱処理、代表的には３００℃以上３５０℃未満の加熱
処理により、絶縁膜１１４は、１００Ｋ以下のＥＳＲで測定して得られたスペクトルにお
いてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．
００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナ
ルが観測される。なお、第１のシグナル及び第２のシグナルのスプリット幅、並びに第２
のシグナル及び第３のシグナルのスプリット幅は、ＸバンドのＥＳＲ測定において約５ｍ
Ｔである。また、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．０
０１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下で
ある第３のシグナルのスピンの密度の合計が１×１０１８ｓｐｉｎｓ／ｃｍ３未満であり
、代表的には１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満
である。
なお、１００Ｋ以下のＥＳＲスペクトルにおいてｇ値が２．０３７以上２．０３９以下の
第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．
９６４以上１．９６６以下の第３のシグナルは、窒素酸化物（ＮＯｘ、ｘは０より大きく
２以下、好ましくは１以上２以下）起因のシグナルに相当する。窒素酸化物の代表例とし
ては、一酸化窒素、二酸化窒素等がある。即ち、ｇ値が２．０３７以上２．０３９以下の
第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１
．９６４以上１．９６６以下である第３のシグナルのスピンの密度の合計が少ないほど、
酸化物絶縁膜に含まれる窒素酸化物の含有量が少ないといえる。
また、上記酸化物絶縁膜は、ＳＩＭＳで測定される窒素濃度が６×１０２０ａｔｏｍｓ／
ｃｍ３以下である。
膜の表面温度が２２０℃以上３５０℃以下であり、シラン及び一酸化二窒素を用いたＰＥ
ＣＶＤ法を用いて、上記酸化物絶縁膜を形成することで、緻密であり、且つ硬度の高い膜
を形成することができる。
絶縁膜１１６は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用
いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加
熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸
化物絶縁膜は、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１９
ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸
化物絶縁膜である。なお、上記ＴＤＳにおける膜の表面温度としては１００℃以上７００
℃以下、または１００℃以上５００℃以下の範囲が好ましい。
絶縁膜１１６としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上４
００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜１１６は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により
、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が
１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、さらには１×１０１８ｓｐｉｎｓ／ｃｍ３以
下であることが好ましい。なお、絶縁膜１１６は、絶縁膜１１４と比較して酸化物半導体
膜１０８から離れているため、絶縁膜１１４より、欠陥密度が多くともよい。
また、絶縁膜１１４、１１６は、同種の材料の絶縁膜を用いることができるため、絶縁膜
１１４と絶縁膜１１６の界面が明確に確認できない場合がある。したがって、本実施の形
態においては、絶縁膜１１４と絶縁膜１１６の界面は、破線で図示している。なお、本実
施の形態においては、絶縁膜１１４と絶縁膜１１６の２層構造について説明したが、これ
に限定されず、例えば、絶縁膜１１４の単層構造としてもよい。
絶縁膜１１８は、窒素を有する。また、絶縁膜１１８は、窒素及びシリコンを有する。ま
た、絶縁膜１１８は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキン
グできる機能を有する。絶縁膜１１８を設けることで、酸化物半導体膜１０８からの酸素
の外部への拡散と、絶縁膜１１４、１１６に含まれる酸素の外部への拡散と、外部から酸
化物半導体膜１０８への水素、水等の入り込みを防ぐことができる。絶縁膜１１８として
は、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコ
ン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、酸素
、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁
膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよ
い。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニ
ウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸
化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
なお、上記記載の、導電膜、絶縁膜、酸化物半導体膜などの様々な膜は、スパッタリング
法やＰＥＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ（Ｃｈｅ
ｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成してもよい。熱ＣＶＤ法
の例としてＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ
）法を用いても良い。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成
されることが無いという利点を有する。
熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧ま
たは減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行
ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順
次チャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例
えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上の
原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料
ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２
の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャ
リアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい
。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、
第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を成
膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層されて
薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返す
ことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序
を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細
なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、上記実施形態の導電膜、絶縁膜、酸化物半
導体膜、金属酸化膜などの様々な膜を形成することができ、例えば、Ｉｎ－Ｇａ－ＺｎＯ
膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛
を用いる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３である。また、ト
リメチルガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜鉛の化学式は
、Ｚｎ（ＣＨ３）２である。また、これらの組み合わせに限定されず、トリメチルガリウ
ムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメ
チル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒と
ハフニウム前駆体化合物を含む液体（ハフニウムアルコキシドや、テトラキスジメチルア
ミドハフニウム（ＴＤＭＡＨ）などのハフニウムアミド）を気化させた原料ガスと、酸化
剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハフ
ニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テトラ
キス（エチルメチルアミド）ハフニウムなどがある。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒
とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウム（ＴＭＡ）など）を気
化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチルア
ルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（ジ
メチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，
２，６，６－テトラメチル－３，５－ヘプタンジオナート）などがある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサク
ロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ２
、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガ
スとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ６
ガスとＨ２ガスを用いてタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ
４ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ－Ｇａ－ＺｎＯ膜
を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎ－Ｏ
層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを用いてＧａＯ層を形成し、更に
その後Ｚｎ（ＣＨ３）２ガスとＯ３ガスを用いてＺｎＯ層を形成する。なお、これらの層
の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ－Ｇａ－Ｏ層やＩｎ－Ｚｎ
－Ｏ層、Ｇａ－Ｚｎ－Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスにかえ
てＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含ま
ないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２
Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）
３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用いても良い。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態８）
本実施の形態では、本発明の一態様の入力装置または入出力装置に用いることができるト
ランジスタの構成について、図３４を参照しながら説明する。
＜半導体装置の構成例＞
図３４（Ａ）は、トランジスタ１００の上面図であり、図３４（Ｂ）は、図３４（Ａ）に
示す切断線Ｘ１－Ｘ２間における切断面の断面図に相当し、図３４（Ｃ）は、図３４（Ａ
）に示す切断線Ｙ１－Ｙ２間における切断面の断面図に相当する。なお、図３４（Ａ）に
おいて、煩雑になることを避けるため、トランジスタ１００の構成要素の一部（ゲート絶
縁膜として機能する絶縁膜等）を省略して図示している。また、切断線Ｘ１－Ｘ２方向を
チャネル長方向、切断線Ｙ１－Ｙ２方向をチャネル幅方向と呼称する場合がある。なお、
トランジスタの上面図においては、以降の図面においても図３４（Ａ）と同様に、構成要
素の一部を省略して図示する場合がある。
なお、トランジスタ１００を実施の形態６において説明する入出力装置に用いることがで
きる。
例えば、トランジスタ１００をトランジスタＭＤに用いる場合は、基板１０２を絶縁膜７
０１Ｃに、導電膜１０４を導電膜７０４に、絶縁膜１０６および絶縁膜１０７の積層膜を
絶縁膜７０６に、酸化物半導体膜１０８を半導体膜７０８に、導電膜１１２ａを導電膜７
１２Ａに、導電膜１１２ｂを導電膜７１２Ｂに、絶縁膜１１４および絶縁膜１１６の積層
膜を絶縁膜７１６に、絶縁膜１１８を絶縁膜７２１Ｂに、導電膜１２０ｂを導電膜７２４
に、それぞれ読み替えることができる。
トランジスタ１００は、基板１０２上の第１のゲート電極として機能する導電膜１０４と
、基板１０２及び導電膜１０４上の絶縁膜１０６と、絶縁膜１０６上の絶縁膜１０７と、
絶縁膜１０７上の酸化物半導体膜１０８と、酸化物半導体膜１０８に電気的に接続される
ソース電極として機能する導電膜１１２ａと、酸化物半導体膜１０８に電気的に接続され
るドレイン電極として機能する導電膜１１２ｂと、酸化物半導体膜１０８、導電膜１１２
ａ、及び１１２ｂ上の絶縁膜１１４、１１６と、絶縁膜１１６上に設けられ、且つ導電膜
１１２ｂと電気的に接続される導電膜１２０ａと、絶縁膜１１６上の導電膜１２０ｂと、
絶縁膜１１６及び導電膜１２０ａ、１２０ｂ上の絶縁膜１１８と、を有する。
また、トランジスタ１００において、絶縁膜１０６、１０７は、トランジスタ１００の第
１のゲート絶縁膜としての機能を有し、絶縁膜１１４、１１６は、トランジスタ１００の
第２のゲート絶縁膜としての機能を有し、絶縁膜１１８は、トランジスタ１００の保護絶
縁膜としての機能を有する。なお、本明細書等において、絶縁膜１０６、１０７を第１の
絶縁膜と、絶縁膜１１４、１１６を第２の絶縁膜と、絶縁膜１１８を第３の絶縁膜と、そ
れぞれ呼称する場合がある。
なお、導電膜１２０ｂをトランジスタ１００の第２のゲート電極に用いることができる。
また、トランジスタ１００を表示パネルの画素部に用いる場合は、導電膜１２０ａを表示
素子の電極等に用いることができる。
また、酸化物半導体膜１０８は、第１のゲート電極として機能する導電膜１０４側の酸化
物半導体膜１０８ｂと、酸化物半導体膜１０８ｂ上の酸化物半導体膜１０８ｃと、を有す
る。また、酸化物半導体膜１０８ｂ及び酸化物半導体膜１０８ｃは、Ｉｎと、Ｍ（ＭはＡ
ｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有する。
例えば、酸化物半導体膜１０８ｂとしては、Ｉｎの原子数比がＭの原子数比より多い領域
を有すると好ましい。また、酸化物半導体膜１０８ｃとしては、酸化物半導体膜１０８ｂ
よりもＩｎの原子数が少ない領域を有すると好ましい。
酸化物半導体膜１０８ｂが、Ｉｎの原子数比がＭの原子数比より多い領域を有することで
、トランジスタ１００の電界効果移動度（単に移動度、またはμＦＥという場合がある）
を高くすることができる。具体的には、トランジスタ１００の電界効果移動度が１０ｃｍ
２／Ｖｓを超える、さらに好ましくはトランジスタ１００の電界効果移動度が３０ｃｍ２
／Ｖｓを超えることが可能となる。
例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートドラ
イバ（とくに、ゲートドライバが有するシフトレジスタの出力端子に接続されるデマルチ
プレクサ）に用いることで、額縁幅の狭い（狭額縁ともいう）半導体装置または表示装置
を提供することができる。
一方で、酸化物半導体膜１０８ｂが、Ｉｎの原子数比がＭの原子数比より多い領域を有す
る場合、光照射時にトランジスタ１００の電気特性が変動しやすくなる。しかしながら、
本発明の一態様の半導体装置においては、酸化物半導体膜１０８ｂ上に酸化物半導体膜１
０８ｃが形成されている。また、酸化物半導体膜１０８ｃは、酸化物半導体膜１０８ｂよ
りもＩｎの原子数比が少ない領域を有するため、酸化物半導体膜１０８ｂよりもＥｇが大
きくなる。したがって、酸化物半導体膜１０８ｂと、酸化物半導体膜１０８ｃとの積層構
造である酸化物半導体膜１０８は、光負バイアスストレス試験による耐性を高めることが
可能となる。
また、酸化物半導体膜１０８中、特に酸化物半導体膜１０８ｂのチャネル領域に混入する
水素または水分などの不純物は、トランジスタ特性に影響を与えるため問題となる。した
がって、酸化物半導体膜１０８ｂ中のチャネル領域においては、水素または水分などの不
純物が少ないほど好ましい。また、酸化物半導体膜１０８ｂ中のチャネル領域に形成され
る酸素欠損は、トランジスタ特性に影響を与えるため問題となる。例えば、酸化物半導体
膜１０８ｂのチャネル領域中に酸素欠損が形成されると、該酸素欠損に水素が結合し、キ
ャリア供給源となる。酸化物半導体膜１０８ｂのチャネル領域中にキャリア供給源が生成
されると、酸化物半導体膜１０８ｂを有するトランジスタ１００の電気特性の変動、代表
的にはしきい値電圧のシフトが生じる。したがって、酸化物半導体膜１０８ｂのチャネル
領域においては、酸素欠損が少ないほど好ましい。
そこで、本発明の一態様においては、酸化物半導体膜１０８に接する絶縁膜、具体的には
、酸化物半導体膜１０８の下方に形成される絶縁膜１０７、及び酸化物半導体膜１０８の
上方に形成される絶縁膜１１４、１１６が過剰酸素を含有する構成である。絶縁膜１０７
、及び絶縁膜１１４、１１６から酸化物半導体膜１０８へ酸素または過剰酸素を移動させ
ることで、酸化物半導体膜中の酸素欠損を低減することが可能となる。よって、トランジ
スタ１００の電気特性、特に光照射におけるトランジスタ１００の電気特性の変動を抑制
することが可能となる。
また、本発明の一態様においては、絶縁膜１０７、及び絶縁膜１１４、１１６に過剰酸素
を含有させるために、作製工程の増加がない、または作製工程の増加が極めて少ない作製
方法を用いる。よって、トランジスタ１００の歩留まりを高くすることが可能である。
具体的には、酸化物半導体膜１０８ｂを形成する工程において、スパッタリング法を用い
、酸素ガスを含む雰囲気にて酸化物半導体膜１０８ｂを形成することで、酸化物半導体膜
１０８ｂの被形成面となる、絶縁膜１０７に酸素または過剰酸素を添加する。
また、導電膜１２０ａ、１２０ｂを形成する工程において、スパッタリング法を用い、酸
素ガスを含む雰囲気にて導電膜１２０ａ、１２０ｂを形成することで、導電膜１２０ａ、
１２０ｂの被形成面となる、絶縁膜１１６に酸素または過剰酸素を添加する。なお、絶縁
膜１１６に酸素または過剰酸素を添加する際に、絶縁膜１１６の下方に位置する絶縁膜１
１４、及び酸化物半導体膜１０８にも酸素または過剰酸素が添加される場合がある。
＜酸化物導電体＞
次に、酸化物導電体について説明する。導電膜１２０ａ、１２０ｂを形成する工程におい
て、導電膜１２０ａ、１２０ｂは、絶縁膜１１４、１１６から酸素の放出を抑制する保護
膜として機能する。また、導電膜１２０ａ、１２０ｂは、絶縁膜１１８を形成する工程の
前においては、半導体としての機能を有し、絶縁膜１１８を形成する工程の後においては
、導電膜１２０ａ、１２０ｂは、導電体としての機能を有する。
導電膜１２０ａ、１２０ｂを導電体として機能させるためには、導電膜１２０ａ、１２０
ｂに酸素欠損を形成し、該酸素欠損に絶縁膜１１８から水素を添加すると、伝導帯近傍に
ドナー準位が形成される。この結果、導電膜１２０ａ、１２０ｂは、導電性が高くなり導
電体化する。導電体化された導電膜１２０ａ、１２０ｂを、それぞれ酸化物導電体という
ことができる。一般に、酸化物半導体は、エネルギーギャップが大きいため、可視光に対
して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する酸化物半
導体である。したがって、酸化物導電体は、ドナー準位による吸収の影響は小さく、可視
光に対して酸化物半導体と同程度の透光性を有する。
＜半導体装置の構成要素＞
以下に、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
なお、以下の材料については、実施の形態７において説明する材料と同様の材料を用いる
ことができる。
実施の形態７において説明する基板１０２に用いることができる材料を基板１０２に用い
ることができる。また、実施の形態７において説明する絶縁膜１０６、１０７に用いるこ
とができる材料を絶縁膜１０６、１０７に用いることができる。
また、実施の形態７において説明するゲート電極、ソース電極、及びドレイン電極として
機能する導電膜に用いることができる材料を、第１のゲート電極、ソース電極、及びドレ
イン電極として機能する導電膜に用いることができる。
《酸化物半導体膜》
酸化物半導体膜１０８としては、先に示す材料を用いることができる。
酸化物半導体膜１０８ｂがＩｎ－Ｍ－Ｚｎ酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を成膜す
るために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ＞Ｍを満たすこ
とが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ
：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．
１等が挙げられる。
また、酸化物半導体膜１０８ｃがＩｎ－Ｍ－Ｚｎ酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を
成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≦Ｍを満
たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として
、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝１
：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、等が挙げられる
。
また、酸化物半導体膜１０８ｂ及び酸化物半導体膜１０８ｃがＩｎ－Ｍ－Ｚｎ酸化物の場
合、スパッタリングターゲットとしては、多結晶のＩｎ－Ｍ－Ｚｎ酸化物を含むターゲッ
トを用いると好ましい。多結晶のＩｎ－Ｍ－Ｚｎ酸化物を含むターゲットを用いることで
、結晶性を有する酸化物半導体膜１０８ｂ及び酸化物半導体膜１０８ｃを形成しやすくな
る。なお、成膜される酸化物半導体膜１０８ｂ及び酸化物半導体膜１０８ｃの原子数比は
それぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比の
プラスマイナス４０％の変動を含む。例えば、酸化物半導体膜１０８ｂのスパッタリング
ターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１を用いる場合、成膜さ
れる酸化物半導体膜１０８ｂの原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３近傍となる場
合がある。
また、酸化物半導体膜１０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅ
Ｖ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化
物半導体を用いることで、トランジスタ１００のオフ電流を低減することができる。とく
に、酸化物半導体膜１０８ｂには、エネルギーギャップが２ｅＶ以上、好ましくは２ｅＶ
以上３．０ｅＶ以下の酸化物半導体膜を用い、酸化物半導体膜１０８ｃには、エネルギー
ギャップが２．５ｅＶ以上３．５ｅＶ以下の酸化物半導体膜を用いると、好適である。ま
た、酸化物半導体膜１０８ｂよりも酸化物半導体膜１０８ｃのエネルギーギャップが大き
い方が好ましい。
また、酸化物半導体膜１０８ｂ、及び酸化物半導体膜１０８ｃの厚さは、それぞれ３ｎｍ
以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以
上５０ｎｍ以下とする。
また、酸化物半導体膜１０８ｃとしては、キャリア密度の低い酸化物半導体膜を用いる。
例えば、酸化物半導体膜１０８ｃは、キャリア密度が１×１０１７／ｃｍ３以下、好まし
くは１×１０１５／ｃｍ３以下、さらに好ましくは１×１０１３／ｃｍ３以下、より好ま
しくは１×１０１１／ｃｍ３以下とする。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果
移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とする
トランジスタの半導体特性を得るために、酸化物半導体膜１０８ｂ、及び酸化物半導体膜
１０８ｃのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距
離、密度等を適切なものとすることが好ましい。
なお、酸化物半導体膜１０８ｂ、及び酸化物半導体膜１０８ｃとしては、それぞれ不純物
濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性
を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠
陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよ
ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少
ないため、キャリア密度を低くすることができる。従って、該酸化物半導体膜にチャネル
領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリー
オンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性であ
る酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある
。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著し
く小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソ
ース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オ
フ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０－１３Ａ以下
という特性を得ることができる。
したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体膜にチャネル領
域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタと
することができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失する
までに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、ト
ラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気
特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはア
ルカリ土類金属等がある。
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、
酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損に
水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金
属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、
水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりや
すい。このため、酸化物半導体膜１０８は水素ができる限り低減されていることが好まし
い。具体的には、酸化物半導体膜１０８において、ＳＩＭＳ分析により得られる水素濃度
を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３
以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１
８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より
好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏ
ｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜１０８ｂは、酸化物半導体膜１０８ｃよりも水素濃度が少ない領域
を有すると好ましい。酸化物半導体膜１０８ｂの方が、酸化物半導体膜１０８ｃよりも水
素濃度が少ない領域を有すことにより、信頼性の高い半導体装置とすることができる。
また、酸化物半導体膜１０８ｂにおいて、第１４族元素の一つであるシリコンや炭素が含
まれると、酸化物半導体膜１０８ｂにおいて酸素欠損が増加し、ｎ型化してしまう。この
ため、酸化物半導体膜１０８ｂにおけるシリコンや炭素の濃度と、酸化物半導体膜１０８
ｂとの界面近傍のシリコンや炭素の濃度（ＳＩＭＳ分析により得られる濃度）を、２×１
０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする
。
また、酸化物半導体膜１０８ｂにおいて、ＳＩＭＳ分析により得られるアルカリ金属また
はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１
０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半
導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してし
まうことがある。このため、酸化物半導体膜１０８ｂのアルカリ金属またはアルカリ土類
金属の濃度を低減することが好ましい。
また、酸化物半導体膜１０８ｂに窒素が含まれていると、キャリアである電子が生じ、キ
ャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体膜を
用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体膜にお
いて、窒素はできる限り低減されていることが好ましい、例えば、ＳＩＭＳ分析により得
られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
また、酸化物半導体膜１０８ｂ、及び酸化物半導体膜１０８ｃは、それぞれ非単結晶構造
でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇ
ｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶
構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も
欠陥準位密度が高く、ＣＡＡＣ－ＯＳは最も欠陥準位密度が低い。
《第２のゲート絶縁膜として機能する絶縁膜》
絶縁膜１１４、１１６は、トランジスタ１００の第２のゲート絶縁膜として機能する。ま
た、絶縁膜１１４、１１６は、酸化物半導体膜１０８に酸素を供給する機能を有する。す
なわち、絶縁膜１１４、１１６は、酸素を有する。また、絶縁膜１１４は、酸素を透過す
ることのできる絶縁膜である。なお、絶縁膜１１４は、後に形成する絶縁膜１１６を形成
する際の、酸化物半導体膜１０８へのダメージ緩和膜としても機能する。
例えば、実施の形態７において説明する絶縁膜１１４、１１６を絶縁膜１１４、１１６に
用いることができる。
《導電膜として機能する酸化物半導体膜、及び第２のゲート電極として機能する酸化物半
導体膜》
先に記載の酸化物半導体膜１０８と同様の材料を、導電膜として機能する導電膜１２０ａ
、及び第２のゲート電極として機能する導電膜１２０ｂに用いることができる。
すなわち、導電膜として機能する導電膜１２０ａ、及び第２のゲート電極として機能する
導電膜１２０ｂは、酸化物半導体膜１０８（酸化物半導体膜１０８ｂ及び酸化物半導体膜
１０８ｃ）に含まれる金属元素を有する。例えば、第２のゲート電極として機能する導電
膜１２０ｂと、酸化物半導体膜１０８（酸化物半導体膜１０８ｂ及び酸化物半導体膜１０
８ｃ）と、が同一の金属元素を有する構成とすることで、製造コストを抑制することが可
能となる。
例えば、導電膜として機能する導電膜１２０ａ、及び第２のゲート電極として機能する導
電膜１２０ｂとしては、Ｉｎ－Ｍ－Ｚｎ酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を成膜する
ために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍを満たすこと
が好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：
Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１
等が挙げられる。
また、導電膜として機能する導電膜１２０ａ、及び第２のゲート電極として機能する導電
膜１２０ｂの構造としては、単層構造または２層以上の積層構造とすることができる。な
お、導電膜１２０ａ、１２０ｂが積層構造の場合においては、上記のスパッタリングター
ゲットの組成に限定されない。
《トランジスタの保護絶縁膜として機能する絶縁膜》
絶縁膜１１８は、トランジスタ１００の保護絶縁膜として機能する。
絶縁膜１１８は、水素及び窒素のいずれか一方または双方を有する。または、絶縁膜１１
８は、窒素及びシリコンを有する。また、絶縁膜１１８は、酸素、水素、水、アルカリ金
属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜１１８を設けること
で、酸化物半導体膜１０８からの酸素の外部への拡散と、絶縁膜１１４、１１６に含まれ
る酸素の外部への拡散と、外部から酸化物半導体膜１０８への水素、水等の入り込みを防
ぐことができる。
また、絶縁膜１１８は、導電膜として機能する導電膜１２０ａ、及び第２のゲート電極と
して機能する導電膜１２０ｂに、水素及び窒素のいずれか一方または双方を供給する機能
を有する。特に絶縁膜１１８としては、水素を含み、当該水素を導電膜１２０ａ、１２０
ｂに供給する機能を有すると好ましい。絶縁膜１１８から導電膜１２０ａ、１２０ｂに水
素が供給されることで、導電膜１２０ａ、１２０ｂは、導電体としての機能を有する。
絶縁膜１１８としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜と
しては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等
がある。
なお、上記記載の、導電膜、絶縁膜、酸化物半導体膜などの様々な膜は、スパッタリング
法やＰＥＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ（Ｃｈｅ
ｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成してもよい。熱ＣＶＤ法
の例としてＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ
）法を用いても良い。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成
されることが無いという利点を有する。
熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧ま
たは減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行
ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順
次チャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例
えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上の
原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料
ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２
の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャ
リアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい
。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、
第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を成
膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層されて
薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返す
ことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序
を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細
なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、上記実施形態の導電膜、絶縁膜、酸化物半
導体膜、金属酸化膜などの様々な膜を形成することができ、例えば、Ｉｎ－Ｇａ－ＺｎＯ
膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛
を用いる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３である。また、ト
リメチルガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜鉛の化学式は
、Ｚｎ（ＣＨ３）２である。また、これらの組み合わせに限定されず、トリメチルガリウ
ムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメ
チル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒と
ハフニウム前駆体化合物を含む液体（ハフニウムアルコキシドや、テトラキスジメチルア
ミドハフニウム（ＴＤＭＡＨ）などのハフニウムアミド）を気化させた原料ガスと、酸化
剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハフ
ニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テトラ
キス（エチルメチルアミド）ハフニウムなどがある。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒
とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウム（ＴＭＡ）など）を気
化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチルア
ルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（ジ
メチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，
２，６，６－テトラメチル－３，５－ヘプタンジオナート）などがある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサク
ロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ２
、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガ
スとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ６
ガスとＨ２ガスを用いてタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ
４ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ－Ｇａ－ＺｎＯ膜
を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎ－Ｏ
層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを用いてＧａＯ層を形成し、更に
その後Ｚｎ（ＣＨ３）２ガスとＯ３ガスを用いてＺｎＯ層を形成する。なお、これらの層
の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ－Ｇａ－Ｏ層やＩｎ－Ｚｎ
－Ｏ層、Ｇａ－Ｚｎ－Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに代え
てＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含ま
ないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスに代えて、Ｉｎ（Ｃ２
Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスに代えて、Ｇａ（Ｃ２Ｈ５）
３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用いても良い。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態９）
本実施の形態では、本発明の一態様の情報処理装置の構成について、図３５乃至図３８を
参照しながら説明する。
図３５（Ａ）は、情報処理装置２００の構成を説明するブロック図である。図３５（Ｂ）
は、情報処理装置２００の外観の一例を説明する投影図である。
図３６（Ａ）は、表示部２３０の構成を説明する図である。図３６（Ｂ）は、表示部２３
０Ｂの構成を説明する図である。図３６（Ｃ）は、画素２３２（ｉ，ｊ）の構成を説明す
る回路図である。
＜情報処理装置の構成例＞
本実施の形態において説明する情報処理装置２００は、演算装置２１０と入出力装置２２
０と、を有する（図３５（Ａ）参照）。
演算装置２１０は、位置情報Ｐ１を供給され、画像情報Ｖおよび制御情報を供給する機能
を備える。
入出力装置２２０は、位置情報Ｐ１を供給する機能を備え、画像情報Ｖおよび制御情報を
供給される。
入出力装置２２０は、画像情報Ｖを表示する表示部２３０および位置情報Ｐ１を供給する
入力部２４０を備える。
また、表示部２３０は、表示素子と、表示素子を駆動する画素回路と、を備える。
入力部２４０は、ポインタの位置を検知して、検知された位置に基づく位置情報Ｐ１を供
給する機能を備える。
演算装置２１０は、位置情報Ｐ１に基づいてポインタの移動速度等を決定する機能を備え
る。
演算装置２１０は、画像情報Ｖのコントラストまたは明るさを移動速度等に基づいて決定
する機能を備える。
これにより、画像情報の表示位置を移動する際に使用者の目に与える負担を軽減すること
ができ、使用者の目にやさしい表示をすることができる。その結果、利便性または信頼性
に優れた新規な情報処理装置を提供することができる。
＜構成＞
本発明の一態様は、演算装置２１０または入出力装置２２０を備える。
《演算装置２１０》
演算装置２１０は、演算部２１１および記憶部２１２を備える。また、伝送路２１４およ
び入出力インターフェース２１５を備える（図３５（Ａ）参照）。
《演算部２１１》
演算部２１１は、例えばプログラムを実行する機能を備える。
例えば、実施の形態１０において説明するＣＰＵを演算部２１１に用いることができる。
これにより、消費電力を低減することができる。
《記憶部２１２》
記憶部２１２は、例えば演算部２１１が実行するプログラム、初期情報、設定情報または
画像等を記憶する機能を有する。
具体的には、ハードディスク、フラッシュメモリまたは酸化物半導体を含むトランジスタ
を用いたメモリ等を記憶部２１２に用いることができる。
《入出力インターフェース２１５、伝送路２１４》
入出力インターフェース２１５は端子または配線を備え、情報を供給し、情報を供給され
る機能を備える。例えば、伝送路２１４と電気的に接続することができる。また、入出力
装置２２０と電気的に接続することができる。
伝送路２１４は配線を備え、情報を供給し、情報を供給される機能を備える。例えば、入
出力インターフェース２１５と電気的に接続することができる。また、演算部２１１、記
憶部２１２または入出力インターフェース２１５と電気的に接続することができる。
《入出力装置２２０》
入出力装置２２０は、表示部２３０、入力部２４０、検知部２５０または通信部２９０を
備える。例えば、実施の形態２または実施の形態４等において説明する入出力装置を、入
出力装置２２０に用いることができる。
《表示部２３０》
表示部２３０は、表示領域２３１と、駆動回路ＧＤと、駆動回路ＳＤと、を有する（図３
６（Ａ）参照）。
表示領域２３１は、行方向に配設される複数の画素２３２（ｉ，１）乃至画素２３２（ｉ
，ｎ）と、列方向に配設される画素２３２（１，ｊ）乃至画素２３２（ｍ，ｊ）と、複数
の画素２３２（ｉ，１）乃至画素２３２（ｉ，ｎ）と電気的に接続される走査線Ｇ（ｉ）
と、行方向と交差する列方向に配設され画素２３２（１，ｊ）乃至画素２３２（ｍ，ｊ）
と電気的に接続される信号線Ｓ（ｊ）と、を備える。なお、ｉは１以上ｍ以下の整数であ
り、ｊは１以上ｎ以下の整数であり、ｍおよびｎは１以上の整数である。
なお、画素２３２（ｉ，ｊ）は、走査線Ｇ（ｉ）、信号線Ｓ（ｊ）および配線ＶＣＯＭと
電気的に接続される（図３６（Ｃ）参照）。
また、表示部２３０は、複数の駆動回路を有することができる。例えば、表示部２３０Ｂ
は、駆動回路ＧＤＡおよび駆動回路ＧＤＢを有することができる（図３６（Ｂ）参照）。
《駆動回路ＧＤ》
駆動回路ＧＤは、制御情報に基づいて選択信号を供給する機能を有する。
一例を挙げれば、制御情報に基づいて、３０Ｈｚ以上、好ましくは６０Ｈｚ以上の頻度で
一の走査線に選択信号を供給する機能を備える。これにより、動画像をなめらかに表示す
ることができる。
例えば、制御情報に基づいて、３０Ｈｚ未満、好ましくは１Ｈｚ未満より好ましくは一分
に一回未満の頻度で一の走査線に選択信号を供給する機能を備える。これにより、フリッ
カーが抑制された状態で静止画像を表示することができる。
また、例えば、複数の駆動回路を備える場合、駆動回路ＧＤＡが選択信号を供給する頻度
と、駆動回路ＧＤＢが選択信号を供給する頻度を、異ならせることができる。具体的には
、動画像を滑らかに表示する領域に、静止画像をフリッカーが抑制された状態で表示する
領域より高い頻度で選択信号を供給することができる。
《駆動回路ＳＤ》
駆動回路ＳＤは、画像情報Ｖに基づいて映像信号を供給する機能を有する。
《画素２３２（ｉ，ｊ）》
画素２３２（ｉ，ｊ）は、表示素子２３５ＬＣを備える。また、表示素子２３５ＬＣを駆
動する画素回路を備える（図３６（Ｃ）参照）。
《表示素子２３５ＬＣ》
例えば、光の透過を制御する機能を備える表示素子を、表示素子２３５ＬＣに用いること
ができる。具体的には、偏光板および液晶素子またはシャッター方式のＭＥＭＳ表示素子
等を表示素子２３５ＬＣに用いることができる。
例えば、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇ
ｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードなどの駆動方法を用いて駆動することがで
きる液晶素子を表示素子に用いることができる。
また、ＭＶＡ（Ｍｕｌｔｉ－Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モ
ード、ＥＶＡ（Ｅｌｅｃｔｒｉｃａｌｌｙ ｔｉｌｔｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇ
ｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅ
ｎｔ）モード、ＣＰＡ（Ｃｏｎｔｉｎｕｏｕｓ Ｐｉｎｗｈｅｅｌ Ａｌｉｇｎｍｅｎｔ
））モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ－Ｖｉｅｗ）モード、ＰＳＡ（Ｐｏ
ｌｙｍｅｒ Ｓｕｓｔａｉｎｅｄ Ａｌｉｇｎｍｅｎｔ）モード、ＵＶ２Ａ（Ｕｌｔｒａ
Ｖｉｏｌｅｔ ｉｎｄｕｃｅｄ Ｍｕｌｔｉ－ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌ
ｉｇｎｍｅｎｔ）モード、ＦＰＡ（Ｆｉｅｌｄ ｉｎｄｕｃｅｄ Ｐｈｏｔｏ－ｒｅａｃ
ｔｉｖｅ Ａｌｉｇｎｍｅｎｔ）モード、ＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａ
ｌｉｇｎｍｅｎｔ）モード、ＳＦＲ（Ｓｕｐｅｒ－Ｆａｓｔ Ｒｅｓｐｏｎｃｅ）モード
などの駆動方法を用いて駆動することができる液晶素子を表示素子に用いることができる
。
または、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃ
ｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌ
ｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙ
ｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃ
ａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モードなどの駆動方
法を用いて駆動することができる液晶素子を表示素子に用いることができる。
液晶素子は、液晶材料を含む層と、液晶材料の配向を制御する電界を印加することができ
るように配設された電極と、を有する。例えば、液晶材料を含む層の厚さ方向（縦方向と
もいう）と交差する方向の電界を、液晶材料の配向を制御する電界に用いることができる
。
例えば、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性
液晶または反強誘電性液晶等を、液晶材料を含む層に用いることができる。また、条件に
より、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等
方相等を示す液晶を、液晶材料を含む層に用いることができる。または、ブルー相を示す
液晶を、液晶材料を含む層に用いることができる。
《画素回路》
表示素子に応じた回路を画素回路に用いることができる。
例えば、走査線Ｇ（ｉ）、信号線Ｓ（ｊ）、および配線ＶＣＯＭと電気的に接続され、表
示素子２３５ＬＣを駆動する機能を備える画素回路について説明する（図３６（Ｃ）参照
）。
スイッチおよび容量素子等を画素回路に用いることができる。また、例えば、トランジス
タ、ダイオード、抵抗素子、容量素子またはインダクタなどを用いることができる。
例えば、単数または複数のトランジスタをスイッチに用いることができる。または、並列
に接続された複数のトランジスタ、直列に接続された複数のトランジスタ、直列と並列が
組み合わされて接続された複数のトランジスタを、一のスイッチに用いることができる。
例えば、表示素子２３５ＬＣの一の電極と、当該一の電極と重なる領域を備える導電膜と
を用いて、容量素子を形成してもよい。
例えば、画素回路は、ゲート電極が走査線Ｇ（ｉ）と電気的に接続され、第１の電極が信
号線Ｓ（ｊ）と電気的に接続され、スイッチＳＷとして機能するトランジスタを有する。
また、一の電極がトランジスタの第２の電極に電気的に接続され、他の電極が配線ＶＣＯ
Ｍと電気的に接続される表示素子２３５ＬＣを有する。また、第１の電極がトランジスタ
の第２の電極に電気的に接続され、第２の電極が配線ＶＣＯＭと電気的に接続される容量
素子Ｃを有する。
《トランジスタ》
例えば、同一の工程で形成することができる半導体膜を、駆動回路および画素回路のトラ
ンジスタに用いることができる。
例えば、ボトムゲート型のトランジスタまたはトップゲート型のトランジスタなどを用い
ることができる。
ところで、例えば、アモルファスシリコンを半導体に用いるボトムゲート型のトランジス
タの製造ラインは、酸化物半導体を半導体に用いるボトムゲート型のトランジスタの製造
ラインに容易に改造できる。また、例えばポリシリコンを半導体に用いるトップゲート型
の製造ラインは、酸化物半導体を半導体に用いるトップゲート型のトランジスタの製造ラ
インに容易に改造できる。
例えば、４族の元素を含む半導体を用いるトランジスタを利用することができる。具体的
には、シリコンを含む半導体を半導体膜に用いることができる。例えば、単結晶シリコン
、ポリシリコン、微結晶シリコンまたはアモルファスシリコンなどを半導体膜に用いたト
ランジスタを用いることができる。
なお、半導体にポリシリコンを用いるトランジスタの作製に要する温度は、半導体に単結
晶シリコンを用いるトランジスタに比べて低い。
また、ポリシリコンを半導体に用いるトランジスタの電界効果移動度は、アモルファスシ
リコンを半導体に用いるトランジスタに比べて高い。これにより、画素の開口率を向上す
ることができる。また、極めて高い精細度で設けられた画素と、ゲート駆動回路およびソ
ース駆動回路を同一の基板上に形成することができる。その結果、電子機器を構成する部
品数を低減することができる。
また、ポリシリコンを半導体に用いるトランジスタの信頼性は、アモルファスシリコンを
半導体に用いるトランジスタに比べて優れる。
例えば、酸化物半導体を用いるトランジスタを利用することができる。具体的には、イン
ジウムを含む酸化物半導体またはインジウムとガリウムと亜鉛を含む酸化物半導体を半導
体膜に用いることができる。
一例を挙げれば、オフ状態におけるリーク電流が、半導体膜にアモルファスシリコンを用
いたトランジスタより小さいトランジスタを用いることができる。具体的には、半導体膜
に酸化物半導体を用いたトランジスタを用いることができる。
これにより、画素回路が映像信号を保持することができる時間を、アモルファスシリコン
を半導体膜に用いたトランジスタを利用する画素回路が保持することができる時間より長
くすることができる。具体的には、フリッカーの発生を抑制しながら、選択信号を３０Ｈ
ｚ未満、好ましくは１Ｈｚ未満より好ましくは一分に一回未満の頻度で供給することがで
きる。その結果、情報処理装置の使用者に蓄積する疲労を低減することができる。また、
駆動に伴う消費電力を低減することができる。
また、例えば、化合物半導体を用いるトランジスタを利用することができる。具体的には
、ガリウムヒ素を含む半導体を半導体膜に用いることができる。
例えば、有機半導体を用いるトランジスタを利用することができる。具体的には、ポリア
セン類またはグラフェンを含む有機半導体を半導体膜に用いることができる。
《入力部２４０》
さまざまなヒューマンインターフェイス等を入力部２４０に用いることができる（図３５
（Ａ）参照）。
例えば、キーボード、マウス、タッチセンサ、マイクまたはカメラ等を入力部２４０に用
いることができる。なお、表示部２３０に重なる領域を備えるタッチセンサを用いること
ができる。表示部２３０と表示部２３０に重なる領域を備えるタッチセンサを備える入出
力装置を、タッチパネルということができる。
例えば、使用者は、タッチパネルに触れた指をポインタに用いて様々なジェスチャー（タ
ップ、ドラッグ、スワイプまたはピンチイン等）をすることができる。
例えば、演算装置２１０は、タッチパネルに接触する指の位置または軌跡等の情報を解析
し、解析結果が所定の条件を満たすとき、特定のジェスチャーが供給されたとすることが
できる。これにより、使用者は、所定のジェスチャーにあらかじめ関連付けられた所定の
操作命令を、当該ジェスチャーを用いて供給できる。
一例を挙げれば、使用者は、画像情報の表示位置を変更する「スクロール命令」を、タッ
チパネルに沿ってタッチパネルに接触する指を移動するジェスチャーを用いて供給できる
。
《検知部２５０》
検知部２５０は、周囲の状態を検知して情報Ｐ２を取得する機能を備える。
例えば、カメラ、加速度センサ、方位センサ、圧力センサ、温度センサ、湿度センサ、照
度センサまたはＧＰＳ（Ｇｌｏｂａｌ ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）信号受
信回路等を、検知部２５０に用いることができる。
《通信部２９０》
通信部２９０は、ネットワークに情報を供給し、ネットワークから情報を取得する機能を
備える。
《プログラム》
図３７および図３８を参照しながら、本発明の一態様を、本発明の一態様のプログラムを
用いて説明する。
図３７（Ａ）は、本発明の一態様のプログラムの主の処理を説明するフローチャートであ
り、図３７（Ｂ）は、割り込み処理を説明するフローチャートである。
図３８は、表示部２３０に画像情報を表示する方法を説明する模式図である。
本発明の一態様のプログラムは、下記のステップを有するプログラムである（図３７（Ａ
）参照）。
第１のステップにおいて、設定を初期化する（図３７（Ａ）（Ｓ１）参照）。
一例を挙げれば、所定の画像情報と第２のモードを初期設定に用いることができる。
例えば、静止画像を所定の画像情報に用いることができる。または、選択信号を３０Ｈｚ
未満、好ましくは１Ｈｚ未満より好ましくは一分に一回未満の頻度で供給するモードを第
２のモードに用いることができる。
第２のステップにおいて、割り込み処理を許可する（図３７（Ａ）（Ｓ２）参照）。なお
、割り込み処理が許可された演算装置は、主の処理と並行して割り込み処理を行うことが
できる。割り込み処理から主の処理に復帰した演算装置は、割り込み処理をして得た結果
を主の処理に反映することができる。
なお、カウンタの値が初期値であるとき、演算装置に割り込み処理をさせ、割り込み処理
から復帰する際に、カウンタを初期値以外の値としてもよい。これにより、プログラムを
起動した後に常に割り込み処理をさせることができる。
第３のステップにおいて、第１のステップまたは割り込み処理において選択された、所定
のモードで画像情報を表示する（図３７（Ａ）（Ｓ３）参照）。
一例を挙げれば、初期設定に基づいて、第２のモードで所定の画像情報を表示する。
具体的には、３０Ｈｚ未満、好ましくは１Ｈｚ未満より好ましくは一分に一回未満の頻度
で一の走査線に選択信号を供給するモードを用いて、所定の画像情報を表示する。
例えば、時刻ｔｉｍｅ１に選択信号を供給し、表示部２３０に第１の画像情報ＰＩＣ１を
表示する（図３８参照）。また、例えば１秒後の時刻ｔｉｍｅ２に選択信号を供給し所定
の画像情報を表示する。
または、割り込み処理において所定のイベントが供給されない場合において、第２のモー
ドで一の画像情報を表示する。
例えば、時刻ｔｉｍｅ５に選択信号を供給し、表示部２３０に第４の画像情報ＰＩＣ４を
表示する。また、例えば１秒後の時刻ｔｉｍｅ６に選択信号を供給し同一の画像情報を表
示する。なお、時刻ｔｉｍｅ５から時刻ｔｉｍｅ６までの期間は、時刻ｔｉｍｅ１から時
刻ｔｉｍｅ２までの期間と同じにすることができる。
一例を挙げれば、割り込み処理において、所定のイベントが供給された場合、第１のモー
ドで所定の画像情報を表示する。
具体的には、割り込み処理において、「ページめくり命令」と関連付けられたイベントが
供給された場合、３０Ｈｚ以上、好ましくは６０Ｈｚ以上の頻度で一の走査線に選択信号
を供給するモードを用いて、表示されている一の画像情報から他の画像情報に表示を切り
替える。
または、割り込み処理において、「スクロール命令」と関連付けられたイベントが供給さ
れた場合、３０Ｈｚ以上、好ましくは６０Ｈｚ以上の頻度で一の走査線に選択信号を供給
するモードを用いて、表示されていた第１の画像情報ＰＩＣ１の一部およびそれに連続す
る部分を含む第２の画像情報ＰＩＣ２を表示する。
これにより、例えば「ページめくり命令」に伴って画像が徐々に切り替わる動画像を滑ら
かに表示することができる。または、「スクロール命令」に伴って画像が徐々に移動する
動画像を滑らかに表示することができる。
具体的には、「スクロール命令」と関連付けられたイベントが供給された後の時刻ｔｉｍ
ｅ３に選択信号を供給し、表示位置等が変更された第２の画像情報ＰＩＣ２を表示する（
図３８参照）。また、時刻ｔｉｍｅ４に選択信号を供給し、さらに表示位置等が変更され
た第３の画像情報ＰＩＣ３を表示する。なお、時刻ｔｉｍｅ２から時刻ｔｉｍｅ３までの
期間、時刻ｔｉｍｅ３から時刻ｔｉｍｅ４までの期間および時刻ｔｉｍｅ４から時刻ｔｉ
ｍｅ５までの期間は、時刻ｔｉｍｅ１から時刻ｔｉｍｅ２までの期間より短い。
第４のステップにおいて、終了命令が供給された場合は第５のステップに進み、終了命令
が供給されなかった場合は第３のステップに進むように選択する（図３７（Ａ）（Ｓ４）
参照）。
なお、例えば、割り込み処理において、終了命令を供給することができる。
第５のステップにおいて、終了する（図３７（Ａ）（Ｓ５）参照）。
割り込み処理は以下の第６のステップ乃至第９のステップを備える（図３７（Ｂ）参照）
。
第６のステップにおいて、所定の期間の間に所定のイベントが供給された場合は、第７の
ステップに進み、所定のイベントが供給されなかった場合は、第８のステップに進む（図
３７（Ｂ）（Ｓ６）参照）。
例えば、所定の期間に所定のイベントが供給されたか否かを条件に用いることができる。
具体的には、５秒以下、１秒以下または０．５秒未満好ましくは０．１秒以下であって０
秒より長い期間を所定の期間とすることができる。
また、例えば終了命令を関連付けたイベントを所定のイベントに含めることができる。
第７のステップにおいて、モードを変更する（図３７（Ｂ）（Ｓ７）参照）。具体的には
、第１のモードを選択していた場合は、第２のモードを選択し、第２のモードを選択して
いた場合は、第１のモードを選択する。
第８のステップにおいて、割り込み処理を終了する（図３７（Ｂ）（Ｓ８）参照）。
《所定のイベント》
様々な命令に様々なイベントを関連付けることができる。
例えば、表示されている一の画像情報から他の画像情報に表示を切り替える「ページめく
り命令」、一の画像情報の表示されている一部分の表示位置を移動して、一部分に連続す
る他の部分を表示する「スクロール命令」などがある。
例えば、マウス等のポインティング装置を用いて供給する、「クリック」や「ドラッグ」
等のイベント、指等をポインタに用いてタッチパネルに供給する、「タップ」、「ドラッ
グ」または「スワイプ」等のイベントを用いることができる。
例えば、ポインタを用いて指し示すスライドバーの位置、スワイプの速度、ドラッグの速
度等を用いて、所定のイベントに関連付けられた命令の引数を与えることができる。
具体的には、「ページめくり命令」を実行する際に用いるページをめくる速度などを決定
する引数や、「スクロール命令」を実行する際に用いる表示位置を移動する速度などを決
定する引数を与えることができる。
また、例えば、ページをめくる速度または／およびスクロール速度に応じて、表示の明る
さ、コントラストまたは色味を変化してもよい。
具体的には、ページをめくる速度または／およびスクロール速度が所定の速度より速い場
合に、速度と同期して表示の明るさが暗くなるように表示してもよい。
または、ページをめくる速度または／およびスクロール速度が所定の速度より速い場合に
、速度と同期してコントラストが低下するように表示してもよい。
例えば、表示されている画像を目で追いかけ難い速度を、所定の速度に用いることができ
る。
また、画像情報に含まれる明るい階調の領域を暗い階調に近づけてコントラストを低下す
る方法を用いることができる。
また、画像情報に含まれる暗い階調の領域を明るい階調に近づけてコントラストを低下す
る方法を用いることができる。
具体的には、ページをめくる速度または／およびスクロール速度が所定の速度より速い場
合に、速度と同期して黄色味が強くなるように表示してもよい。または、青みが弱くなる
ように表示してもよい。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態１０）
本実施の形態では、本発明の一態様の情報処理装置の構成および情報処理システムの構成
について、図３９および図４０を参照しながら説明する。
図３９（Ａ）は、情報処理装置２００Ｂの構成を説明するブロック図である。図３９（Ｂ
）は、情報処理システム６０００の構成を説明する模式図である。
図４０（Ａ）は、本発明の一態様の情報処理装置２００Ｂが実行するプログラムの主の処
理を説明するフローチャートであり、図４０（Ｂ）は、割り込み処理を説明するフローチ
ャートである。
＜情報処理装置の構成例＞
本実施の形態において説明する情報処理装置２００Ｂは、演算装置２１０と入出力装置２
２０と、を有する（図３９（Ａ）参照）。
演算装置２１０は、位置情報Ｐ１を供給され、画像情報Ｖを供給する機能を備える。
入出力装置２２０は、位置情報Ｐ１を供給する機能を備え、画像情報Ｖを供給される。
入出力装置２２０は、画像情報Ｖを表示する表示部２３０および位置情報Ｐ１を供給する
入力部２４０を備える。
入力部２４０は、ポインタの位置を検知して、検知された位置に基づく位置情報Ｐ１を供
給する機能を備える。
また、情報処理装置２００Ｂは、リモートアクセス機能を備える。例えば、ネットワーク
から通信部２９０を用いて命令を取得して、動作することができる。具体的には、ネット
ワークから通信部２９０を用いて撮影命令を取得して、検知部２５０が備えるカメラを用
いて、撮影する機能を備える。
＜構成＞
本発明の一態様の情報処理装置は、演算装置２１０または入出力装置２２０を備える。
《演算装置２１０》
演算装置２１０は、演算部２１１および記憶部２１２を備える。また、伝送路２１４およ
び入出力インターフェース２１５を備える（図３９（Ａ）参照）。
《演算部２１１》
演算部２１１は、例えばプログラムを実行する機能を備える。
例えば、実施の形態１１において説明するＣＰＵを演算部２１１に用いることができる。
これにより、消費電力を低減することができる。
《記憶部２１２》
記憶部２１２は、例えば演算部２１１に実行させるプログラム、初期情報、設定情報また
は画像等を記憶する機能を有する。
具体的には、ハードディスク、フラッシュメモリまたは酸化物半導体を含むトランジスタ
を用いたメモリ等を記憶部２１２に用いることができる。
《入出力インターフェース２１５、伝送路２１４》
入出力インターフェース２１５は、端子または配線を備える。入出力インターフェース２
１５は、情報を供給し、情報を供給される機能を備える。例えば、伝送路２１４と電気的
に接続することができる。また、入出力装置２２０と電気的に接続することができる。
伝送路２１４は配線を備える。伝送路２１４は情報を供給し、情報を供給される機能を備
える。例えば、入出力インターフェース２１５と電気的に接続することができる。また、
演算部２１１、記憶部２１２または入出力インターフェース２１５と電気的に接続するこ
とができる。
《入出力装置２２０》
入出力装置２２０は、表示部２３０、入力部２４０、検知部２５０または通信部２９０を
備える。例えば、実施の形態２または実施の形態４等において説明する入出力装置を、入
出力装置２２０に用いることができる。
《表示部２３０》
表示部２３０は、画像情報Ｖを表示する機能を備える。
《入力部２４０》
ヒューマンインターフェイス等を入力部２４０に用いることができる（図３９（Ａ）参照
）。
例えば、キーボード、マウス、タッチセンサ、マイクまたはカメラ等を入力部２４０に用
いることができる。
表示部２３０に重なる領域を備えるタッチセンサを入力部２４０に用いることができる。
なお、表示部２３０と、表示部２３０に重なる領域を備えるタッチセンサと、を備える入
出力装置を、タッチパネルということができる。
例えば、使用者は、タッチセンサに触れた指をポインタに用いて様々なジェスチャー（タ
ップ、ドラッグ、スワイプまたはピンチイン等）をすることができる。
例えば、タッチパネルに接触する指の位置または軌跡等の情報を、演算装置２１０を用い
て解析し、解析結果が所定の条件を満たすとき、特定のジェスチャーが供給されたとする
ことができる。また、あらかじめ所定の操作命令を所定のジェスチャーに関連付けておく
ことができる。これにより、使用者は、所定の操作命令を、所定のジェスチャーを用いて
供給できる。
一例を挙げれば、使用者は、画像情報の表示位置を変更する「スクロール命令」を、タッ
チパネルに沿ってタッチパネルに接触する指を移動するジェスチャーを用いて供給できる
。
《検知部２５０》
検知部２５０は、周囲の状態を検知して情報Ｐ２を取得する機能を備える。
例えば、カメラ、加速度センサ、方位センサ、圧力センサ、温度センサ、湿度センサ、照
度センサまたはＧＰＳ（Ｇｌｏｂａｌ ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）信号受
信回路等を、検知部２５０に用いることができる。
《通信部２９０》
通信部２９０は、ネットワークまたは他の情報処理装置に情報を供給し、ネットワークま
たは他の情報処理装置から情報を取得する機能を備える。
《プログラム》
本発明の一態様のプログラムの構成について、図４０を参照しながら説明する。
本発明の一態様のプログラムは、演算部２１１に実行させることができ、下記のステップ
を有する。
《第１のステップ》
第１のステップにおいて、設定を初期化する（図４０（Ａ）（Ｓ１）参照）。
例えば、プログラムを以前実行した際に生成した情報が記憶されている場合、その情報を
消去する動作を初期化に用いることができる。また、カウンタを初期値にする動作を初期
化に用いることができる。
《第２のステップ》
第２のステップにおいて、割り込み処理を許可する（図４０（Ａ）（Ｓ２）参照）。なお
、割り込み処理が許可された演算装置は、主の処理と並行して割り込み処理を行うことが
できる。割り込み処理から主の処理に復帰した演算装置は、割り込み処理をして得た結果
を主の処理に反映することができる。
なお、カウンタの値が初期値であるとき、演算装置に割り込み処理をさせ、割り込み処理
から復帰する際に、カウンタを初期値以外の値にしてもよい。これにより、プログラムを
起動した後に常に割り込み処理をさせることができる。
《第３のステップ》
第３のステップにおいて、未送信情報がある場合は第４のステップに進み、未送信情報が
ない場合は第５のステップに進むように選択する（図４０（Ａ）（Ｓ３）参照）。
一例を挙げれば、割り込み処理において生成された情報が、未送信である場合は、第４の
ステップに進む。
また、割り込み処理において生成された情報が、すでに送信された情報である場合は、第
５のステップに進む。
《第４のステップ》
第４のステップにおいて、未送信情報を送信する（図４０（Ａ）（Ｓ４）参照）。なお、
セキュリティを高めるうえで、情報を暗号化して送信する方法が好ましい。
例えば、未送信情報を、ネットワークに接続された所定のサーバーに送信する。
これにより、割り込み処理において、所定の動作が行われた旨の情報を、所定のサーバー
に蓄積することができる。
《第５のステップ》
第５のステップにおいて、終了命令が供給されている場合は第６のステップに進み、終了
命令が供給されていない場合は第３のステップに進むように選択する（図４０（Ａ）（Ｓ
５）参照）。
なお、例えば、割り込み処理において、終了命令を供給することができる。
《第６のステップ》
第６のステップにおいて、終了する（図４０（Ａ）（Ｓ６）参照）。なお、主の処理を終
了する場合、割り込み処理も終了する。
割り込み処理は以下の第７のステップおよび第８のステップを備える（図４０（Ｂ）参照
）。
《第７のステップ》
第７のステップにおいて、所定の期間に演算部により行われた動作が、所定の動作に該当
する場合は、第８のステップに進み、所定の動作に該当しない場合は、第７のステップに
進む（図４０（Ｂ）（Ｓ７）参照）。
例えば、所定の期間に所定のイベントが供給されたか否かを条件に用いることができる。
具体的には、５秒以下、１秒以下または０．５秒未満好ましくは０．１秒以下であって０
秒より長い期間を所定の期間とすることができる。これにより、所定の動作に該当する動
作が、割り込み処理の動作期間中に行われるかどうかを監視することができる。
なお、後述する所定の動作を、監視する対象にすることができる。
《第８のステップ》
第８のステップにおいて、情報を生成する（図４０（Ｂ）（Ｓ８）参照）。
例えば、所定の期間に演算部により行われた所定の動作についての情報を、生成すること
ができる。
《所定の動作》
例えば、ネットワークから取得した情報の発信元を認識する動作を、所定の動作に含める
ことができる。具体的には、発信元の電話番号、発信元の電子メールのアカウント情報、
発信元のＳＮＳのアカウント情報またはＵＲＬアドレス情報等を認識する動作を、所定の
動作に含めることができる。また、情報処理装置２００Ｂの位置情報を、グローバル・ポ
ジショニング・システムを用いて取得する動作、リモートアクセスを用いて行う動作を、
所定の動作に含めることができる。
また、これらの発信元を特定する情報を、第８のステップにおいて生成する情報に含める
ことができる。
例えば、情報処理装置２００Ｂに実行させるアプリケーションの動作を、所定の動作に含
めることができる。具体的には、インターネット閲覧ソフトウエア、ＳＮＳのクライアン
トソフトウエアまたはゲーム等の動作を、所定の動作に含めることができる。
例えば、プログラムの終了命令を認識する動作を所定の動作に含めることができる。
これにより、情報処理装置２００Ｂの使用者の情報処理装置２００Ｂの使用状況または使
用履歴についての情報を、ネットワークに供給することができる。
＜情報処理システムの構成例＞
本発明の一態様の情報処理システム６０００の構成について、図３９（Ｂ）を参照しなが
ら説明する。
情報処理システム６０００は、情報を供給する情報処理装置２００Ｂと、情報を取得し、
表示する情報処理装置２００Ｃと、を有する（図３９（Ｂ）参照）。
なお、それぞれが識別情報を供給する複数の情報処理装置２００Ｂを用いることもできる
。これにより、一の情報処理装置２００Ｂを他の情報処理装置２００Ｂから識別し、それ
ぞれが供給する情報を、識別された状態で情報処理装置２００Ｃに表示することができる
なお、情報処理システム６０００は、ネットワークを利用する。ネットワークは、アクセ
スポイント６００１Ｂおよびアクセスポイント６００１Ｃを備える。また、ネットワーク
は、サーバーを備える。
アクセスポイント６００１Ｂは、情報処理装置２００Ｂが供給する情報を供給される機能
を備える。アクセスポイント６００１Ｃは、情報処理装置２００Ｃが供給する情報を供給
される機能を備える。
例えば、ルーターをアクセスポイント６００１Ｂまたはアクセスポイント６００１Ｃに用
いることができる。
《情報処理装置２００Ｂ》
情報処理装置２００Ｂは、上記で説明する構成を備える。また、所定のサーバーに所定の
情報を供給する機能を備える。
例えば、携帯電話またはスマートフォンを、情報処理装置２００Ｂに用いることができる
。
《情報処理装置２００Ｃ》
例えば情報処理装置２００Ｂと同様の構成を備える情報処理装置を、情報処理装置２００
Ｃに用いることができる。
また、スマートテレビ、コンピューター、携帯電話またはスマートフォンを情報処理装置
２００Ｃに用いることができる。
例えば、情報処理装置２００Ｃは、アクセスポイント６００１Ｃから情報を取得し、情報
を表示する機能を備える。
情報処理装置２００Ｃは、所定のサーバーを監視する機能を備える。これにより、情報処
理装置２００Ｂが所定のサーバーに供給した情報を、情報処理装置２００Ｃは取得するこ
とができる。
例えば、専用の通信ソフトウエア、インターネット閲覧ソフトウエア、ＳＮＳまたは電子
メールのクライアントソフトウエア等を用いて所定のサーバーを監視して、情報を取得す
ることができる。
情報処理装置２００Ｃは、取得した情報を表示することができる。例えば、情報処理装置
２００Ｂが供給する、発信元の電話番号、発信元の電子メールのアカウント情報、発信元
のＳＮＳのアカウント情報またはＵＲＬアドレス情報等を表示することができる。
また、グローバル・ポジショニング・システム用いて取得した情報処理装置２００Ｂの位
置情報を地図上に付して表示することができる。
具体的には、当該情報をポップアップして、表示することができる。
これにより、情報処理装置２００Ｃの使用者は、情報処理装置２００Ｂの使用状態を監視
することができる。
例えば、情報処理装置２００Ｃの使用者は、情報処理装置２００Ｂの使用者がする通話の
内容を傍受し、録音することができる。また、情報処理装置２００Ｂにリモートアクセス
し、カメラを用いて情報処理装置２００Ｂが使用されている環境を撮影することができる
。また、情報処理装置２００Ｂの位置情報を監視することができる。
これにより、例えば、保護者が被保護者を監視することができる。また、後見人が、被後
見人が監視することができる。また、保佐人が、被保佐人を監視することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態１１）
本実施の形態では、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込
み回数にも制限が無い半導体装置（記憶装置）、およびそれを含むＣＰＵについて説明す
る。本実施の形態において説明するＣＰＵは、例えば、実施の形態９または実施の形態１
０において説明する情報処理装置に用いることができる。
＜記憶装置＞
電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無
い半導体装置（記憶装置）の一例を図４１に示す。なお、図４１（Ｂ）は図４１（Ａ）を
回路図で表したものである。
図４１（Ａ）及び（Ｂ）に示す半導体装置は、第１の半導体材料を用いたトランジスタ３
２００と第２の半導体材料を用いたトランジスタ３３００、および容量素子３４００を有
している。
第１の半導体材料と第２の半導体材料は異なるエネルギーギャップを持つ材料とすること
が好ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコン（歪
シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、
アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体など）とし、第
２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料として単結
晶シリコンなどを用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体
を用いたトランジスタは、オフ電流が低い。
トランジスタ３３００は、酸化物半導体を有する半導体層にチャネルが形成されるトラン
ジスタである。トランジスタ３３００は、オフ電流が小さいため、これを用いることによ
り長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要
としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが
可能となるため、消費電力を十分に低減することができる。
図４１（Ｂ）において、第１の配線３００１はトランジスタ３２００のソース電極と電気
的に接続され、第２の配線３００２はトランジスタ３２００のドレイン電極と電気的に接
続されている。また、第３の配線３００３はトランジスタ３３００のソース電極またはド
レイン電極の一方と電気的に接続され、第４の配線３００４はトランジスタ３３００のゲ
ート電極と電気的に接続されている。そして、トランジスタ３２００のゲート電極、およ
びトランジスタ３３００のソース電極またはドレイン電極の他方は、容量素子３４００の
電極の一方と電気的に接続され、第５の配線３００５は容量素子３４００の電極の他方と
電気的に接続されている。
図４１（Ａ）に示す半導体装置では、トランジスタ３２００のゲート電極の電位が保持可
能という特徴を活かすことで、次のように、情報の書き込み、保持、読み出しが可能であ
る。
情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、トラ
ンジスタ３３００がオン状態となる電位にして、トランジスタ３３００をオン状態とする
。これにより、第３の配線３００３の電位が、トランジスタ３２００のゲート電極、およ
び容量素子３４００に与えられる。すなわち、トランジスタ３２００のゲート電極には、
所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷
（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとす
る。その後、第４の配線３００４の電位を、トランジスタ３３００がオフ状態となる電位
にして、トランジスタ３３００をオフ状態とすることにより、トランジスタ３２００のゲ
ート電極に与えられた電荷が保持される（保持）。
トランジスタ３３００のオフ電流は極めて小さいため、トランジスタ３２００のゲート電
極の電荷は長時間にわたって保持される。
次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を与
えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、トランジス
タ３２００のゲート電極に保持された電荷量に応じて、第２の配線３００２は異なる電位
をとる。一般に、トランジスタ３２００をｎチャネル型とすると、トランジスタ３２００
のゲート電極にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈ
は、トランジスタ３２００のゲート電極にＬｏｗレベル電荷が与えられている場合の見か
けのしきい値Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、
トランジスタ３２００を「オン状態」とするために必要な第５の配線３００５の電位をい
うものとする。したがって、第５の配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の
電位Ｖ０とすることにより、トランジスタ３２００のゲート電極に与えられた電荷を判別
できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第
５の配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３２００は「オ
ン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線３００５の電
位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３２００は「オフ状態」のままであ
る。このため、第２の配線３００２の電位を判別することで、保持されている情報を読み
出すことができる。
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み
出せることが必要になる。例えば、情報を読み出さないメモリセルにおいては、ゲート電
極に与えられている電位にかかわらずトランジスタ３２００が「オフ状態」となるような
電位、つまり、Ｖｔｈ＿Ｈより小さい電位を第５の配線３００５に与えることで所望のメ
モリセルの情報のみを読み出せる構造とすればよい。または、情報を読み出さないメモリ
セルにおいては、ゲート電極に与えられている電位にかかわらず、トランジスタ３２００
が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位を第５の配線３０
０５に与えることで所望のメモリセルの情報のみを読み出せる構成とすればよい。
図４１（Ｃ）に示す半導体装置は、トランジスタ３２００を設けていない点で図４１（Ａ
）と相違している。この場合も上記と同様の動作により情報の書き込みおよび保持動作が
可能である。
次に、図４１（Ｃ）に示す半導体装置の情報の読み出しについて説明する。トランジスタ
３３００がオン状態となると、浮遊状態である第３の配線３００３と容量素子３４００と
が導通し、第３の配線３００３と容量素子３４００の間で電荷が再分配される。その結果
、第３の配線３００３の電位が変化する。第３の配線３００３の電位の変化量は、容量素
子３４００の電極の一方の電位（または容量素子３４００に蓄積された電荷）によって、
異なる値をとる。
例えば、容量素子３４００の電極の一方の電位をＶ、容量素子３４００の容量をＣ、第３
の配線３００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３の
電位をＶＢ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ×
ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。従って、メモリセルの状態として、容量素子３
４００の電極の一方の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電位Ｖ
１を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（
ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線３００３の電位（＝（ＣＢ×
ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、第３の配線３００３の電位を所定の電位と比較することで、情報を読み出すこと
ができる。
この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体材料が適用された
トランジスタを用い、トランジスタ３３００として第２の半導体材料が適用されたトラン
ジスタを駆動回路上に積層して設ける構成とすればよい。
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流
の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持する
ことが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動
作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができ
る。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であ
っても、長期にわたって記憶内容を保持することが可能である。
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素
子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲート
への電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、
ゲート絶縁膜の劣化といった問題が全く生じない。すなわち、本実施の形態に示す半導体
装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信
頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の
書き込みが行われるため、高速な動作も容易に実現しうる。
なお、上記の記憶装置は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕ
ｎｉｔ）の他に、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カス
タムＬＳＩ、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）等のＬＳ
Ｉ、ＲＦ－ＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）に
も応用可能である。
＜ＣＰＵ＞
図４２に示す半導体装置１４００は、ＣＰＵコア１４０１、パワーマネージメントユニッ
ト１４２１および周辺回路１４２２を有する。パワーマネージメントユニット１４２１は
、パワーコントローラ１４０２、およびパワースイッチ１４０３を有する。周辺回路１４
２２は、キャッシュメモリを有するキャッシュ１４０４、バスインターフェース（ＢＵＳ
Ｉ／Ｆ）１４０５、及びデバッグインターフェース（Ｄｅｂｕｇ Ｉ／Ｆ）１４０６を
有する。ＣＰＵコア１４０１は、データバス１４２３、制御装置１４０７、ＰＣ（プログ
ラムカウンタ）１４０８、パイプラインレジスタ１４０９、パイプラインレジスタ１４１
０、ＡＬＵ（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ）１４１１、及びレジスタフ
ァイル１４１２を有する。ＣＰＵコア１４０１と、キャッシュ１４０４等の周辺回路１４
２２とのデータのやり取りは、データバス１４２３を介して行われる。
半導体装置（セル）は、パワーコントローラ１４０２、制御装置１４０７をはじめ、多く
の論理回路に適用することができる。特に、スタンダードセルを用いて構成することがで
きる全ての論理回路に適用することができる。その結果、小型の半導体装置１４００を提
供できる。また、消費電力低減することが可能な半導体装置１４００を提供できる。また
、動作速度を向上することが可能な半導体装置１４００を提供できる。また、電源電圧の
変動を低減することが可能な半導体装置１４００を提供できる。
半導体装置（セル）に、ｐチャネル型Ｓｉトランジスタと、先の実施の形態に記載の酸化
物半導体（好ましくはＩｎ、Ｇａ、及びＺｎを含む酸化物）をチャネル形成領域に含むト
ランジスタとを用い、該半導体装置（セル）を半導体装置１４００に適用することで、小
型の半導体装置１４００を提供できる。また、消費電力を低減することが可能な半導体装
置１４００を提供できる。また、動作速度を向上することが可能な半導体装置１４００を
提供できる。特に、Ｓｉトランジスタはｐチャネル型のみとすることで、製造コストを低
く抑えることができる。
制御装置１４０７は、ＰＣ１４０８、パイプラインレジスタ１４０９、パイプラインレジ
スタ１４１０、ＡＬＵ１４１１、レジスタファイル１４１２、キャッシュ１４０４、バス
インターフェース１４０５、デバッグインターフェース１４０６、及びパワーコントロー
ラ１４０２の動作を統括的に制御することで、入力されたアプリケーションなどのプログ
ラムに含まれる命令をデコードし、実行する機能を有する。
ＡＬＵ１４１１は、四則演算、論理演算などの各種演算処理を行う機能を有する。
キャッシュ１４０４は、使用頻度の高いデータを一時的に記憶しておく機能を有する。Ｐ
Ｃ１４０８は、次に実行する命令のアドレスを記憶する機能を有するレジスタである。な
お、図４２では図示していないが、キャッシュ１４０４には、キャッシュメモリの動作を
制御するキャッシュコントローラが設けられている。
パイプラインレジスタ１４０９は、命令データを一時的に記憶する機能を有するレジスタ
である。
レジスタファイル１４１２は、汎用レジスタを含む複数のレジスタを有しており、メイン
メモリから読み出されたデータ、またはＡＬＵ１４１１の演算処理の結果得られたデータ
、などを記憶することができる。
パイプラインレジスタ１４１０は、ＡＬＵ１４１１の演算処理に利用するデータ、または
ＡＬＵ１４１１の演算処理の結果得られたデータなどを一時的に記憶する機能を有するレ
ジスタである。
バスインターフェース１４０５は、半導体装置１４００と半導体装置１４００の外部にあ
る各種装置との間におけるデータの経路としての機能を有する。デバッグインターフェー
ス１４０６は、デバッグの制御を行うための命令を半導体装置１４００に入力するための
信号の経路としての機能を有する。
パワースイッチ１４０３は、半導体装置１４００が有する、パワーコントローラ１４０２
以外の各種回路への、電源電圧の供給を制御する機能を有する。上記各種回路は、幾つか
のパワードメインにそれぞれ属しており、同一のパワードメインに属する各種回路は、パ
ワースイッチ１４０３によって電源電圧の供給の有無が制御される。また、パワーコント
ローラ１４０２はパワースイッチ１４０３の動作を制御する機能を有する。
上記構成を有する半導体装置１４００は、パワーゲーティングを行うことが可能である。
パワーゲーティングの動作の流れについて、一例を挙げて説明する。
まず、ＣＰＵコア１４０１が、電源電圧の供給を停止するタイミングを、パワーコントロ
ーラ１４０２のレジスタに設定する。次いで、ＣＰＵコア１４０１からパワーコントロー
ラ１４０２へ、パワーゲーティングを開始する旨の命令を送る。次いで、半導体装置１４
００内に含まれる各種レジスタとキャッシュ１４０４が、データの退避を開始する。次い
で、半導体装置１４００が有するパワーコントローラ１４０２以外の各種回路への電源電
圧の供給が、パワースイッチ１４０３により停止される。次いで、割込み信号がパワーコ
ントローラ１４０２に入力されることで、半導体装置１４００が有する各種回路への電源
電圧の供給が開始される。なお、パワーコントローラ１４０２にカウンタを設けておき、
電源電圧の供給が開始されるタイミングを、割込み信号の入力に依らずに、当該カウンタ
を用いて決めるようにしてもよい。次いで、各種レジスタとキャッシュ１４０４が、デー
タの復帰を開始する。次いで、制御装置１４０７における命令の実行が再開される。
このようなパワーゲーティングは、プロセッサ全体、もしくはプロセッサを構成する一つ
、または複数の論理回路において行うことができる。また、短い時間でも電源の供給を停
止することができる。このため、空間的に、あるいは時間的に細かい粒度で消費電力の削
減を行うことができる。
パワーゲーティングを行う場合、ＣＰＵコア１４０１や周辺回路１４２２が保持する情報
を短期間に退避できることが好ましい。そうすることで、短期間に電源のオンオフが可能
となり、省電力の効果が大きくなる。
ＣＰＵコア１４０１や周辺回路１４２２が保持する情報を短期間に退避するためには、フ
リップフロップ回路がその回路内でデータ退避できることが好ましい（バックアップ可能
なフリップフロップ回路と呼ぶ）。また、ＳＲＡＭセルがセル内でデータ退避できること
が好ましい（バックアップ可能なＳＲＡＭセルと呼ぶ）。バックアップ可能なフリップフ
ロップ回路やＳＲＡＭセルは、酸化物半導体（好ましくはＩｎ、Ｇａ、及びＺｎを含む酸
化物）をチャネル形成領域に含むトランジスタを有することが好ましい。その結果、トラ
ンジスタが低いオフ電流を有することで、バックアップ可能なフリップフロップ回路やＳ
ＲＡＭセルは長期間電源供給なしに情報を保持することができる。また、トランジスタが
高速なスイッチング速度を有することで、バックアップ可能なフリップフロップ回路やＳ
ＲＡＭセルは短期間のデータ退避および復帰が可能となる場合がある。
バックアップ可能なフリップフロップ回路の例について、図４３を用いて説明する。
図４３に示す半導体装置１５００は、バックアップ可能なフリップフロップ回路の一例で
ある。半導体装置１５００は、第１の記憶回路１５０１と、第２の記憶回路１５０２と、
第３の記憶回路１５０３と、読み出し回路１５０４と、を有する。半導体装置１５００に
は、電位Ｖ１と電位Ｖ２の電位差が、電源電圧として供給される。電位Ｖ１と電位Ｖ２は
一方がハイレベルであり、他方がローレベルである。以下、電位Ｖ１がローレベル、電位
Ｖ２がハイレベルの場合を例に挙げて、半導体装置１５００の構成例について説明するも
のとする。
第１の記憶回路１５０１は、半導体装置１５００に電源電圧が供給されている期間におい
て、データを含む信号Ｄが入力されると、当該データを保持する機能を有する。そして、
半導体装置１５００に電源電圧が供給されている期間において、第１の記憶回路１５０１
からは、保持されているデータを含む信号Ｑが出力される。一方、第１の記憶回路１５０
１は、半導体装置１５００に電源電圧が供給されていない期間においては、データを保持
することができない。すなわち、第１の記憶回路１５０１は、揮発性の記憶回路と呼ぶこ
とができる。
第２の記憶回路１５０２は、第１の記憶回路１５０１に保持されているデータを読み込ん
で記憶する（あるいは退避する）機能を有する。第３の記憶回路１５０３は、第２の記憶
回路１５０２に保持されているデータを読み込記憶する（あるいは退避する）機能を有す
る。読み出し回路１５０４は、第２の記憶回路１５０２または第３の記憶回路１５０３に
保持されたデータを読み出して第１の記憶回路１５０１に記憶する（あるいは復帰する）
機能を有する。
特に、第３の記憶回路１５０３は、半導体装置１５００に電源電圧が供給されてない期間
においても、第２の記憶回路１５０２に保持されているデータを読み込記憶する（あるい
は退避する）機能を有する。
図４３に示すように、第２の記憶回路１５０２はトランジスタ１５１２と容量素子１５１
９とを有する。第３の記憶回路１５０３はトランジスタ１５１３と、トランジスタ１５１
５と、容量素子１５２０とを有する。読み出し回路１５０４はトランジスタ１５１０と、
トランジスタ１５１８と、トランジスタ１５０９と、トランジスタ１５１７と、を有する
。
トランジスタ１５１２は、第１の記憶回路１５０１に保持されているデータに応じた電荷
を、容量素子１５１９に充放電する機能を有する。トランジスタ１５１２は、第１の記憶
回路１５０１に保持されているデータに応じた電荷を容量素子１５１９に対して高速に充
放電できることが望ましい。具体的には、トランジスタ１５１２が、結晶性を有するシリ
コン（好ましくは多結晶シリコン、更に好ましくは単結晶シリコン）をチャネル形成領域
に含むことが望ましい。
トランジスタ１５１３は、容量素子１５１９に保持されている電荷に従って導通状態また
は非導通状態が選択される。トランジスタ１５１５は、トランジスタ１５１３が導通状態
であるときに、配線１５４４の電位に応じた電荷を容量素子１５２０に充放電する機能を
有する。トランジスタ１５１５は、オフ電流が著しく小さいことが望ましい。具体的には
、トランジスタ１５１５が、酸化物半導体（好ましくはＩｎ、Ｇａ、及びＺｎを含む酸化
物）をチャネル形成領域に含むことが望ましい。
各素子の接続関係を具体的に説明すると、トランジスタ１５１２のソース及びドレインの
一方は、第１の記憶回路１５０１に接続されている。トランジスタ１５１２のソース及び
ドレインの他方は、容量素子１５１９の一方の電極、トランジスタ１５１３のゲート、及
びトランジスタ１５１８のゲートに接続されている。容量素子１５１９の他方の電極は、
配線１５４２に接続されている。トランジスタ１５１３のソース及びドレインの一方は、
配線１５４４に接続されている。トランジスタ１５１３のソース及びドレインの他方は、
トランジスタ１５１５のソース及びドレインの一方に接続されている。トランジスタ１５
１５のソース及びドレインの他方は、容量素子１５２０の一方の電極、及びトランジスタ
１５１０のゲートに接続されている。容量素子１５２０の他方の電極は、配線１５４３に
接続されている。トランジスタ１５１０のソース及びドレインの一方は、配線１５４１に
接続されている。トランジスタ１５１０のソース及びドレインの他方は、トランジスタ１
５１８のソース及びドレインの一方に接続されている。トランジスタ１５１８のソース及
びドレインの他方は、トランジスタ１５０９のソース及びドレインの一方に接続されてい
る。トランジスタ１５０９のソース及びドレインの他方は、トランジスタ１５１７のソー
ス及びドレインの一方、及び第１の記憶回路１５０１に接続されている。トランジスタ１
５１７のソース及びドレインの他方は、配線１５４０に接続されている。また、図４３に
おいては、トランジスタ１５０９のゲートは、トランジスタ１５１７のゲートと接続され
ているが、トランジスタ１５０９のゲートは、必ずしもトランジスタ１５１７のゲートと
接続されていなくてもよい。
トランジスタ１５１５に先の実施の形態で例示したトランジスタを適用することができる
。トランジスタ１５１５のオフ電流が小さいために、半導体装置１５００は、長期間電源
供給なしに情報を保持することができる。トランジスタ１５１５のスイッチング特性が良
好であるために、半導体装置１５００は、高速のバックアップとリカバリを行うことがで
きる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み
合わせて実施することができる。
（実施の形態１２）
本実施の形態では、本発明の一態様の表示装置を有する電子機器について、図４４を用い
て説明を行う。
図４４（Ａ）乃至図４４（Ｇ）は、電子機器を示す図である。これらの電子機器は、筐体
５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５００
５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７（力
、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、
音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい
又は赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することがで
きる。
図４４（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、
赤外線ポート５０１０、等を有することができる。図４４（Ｂ）は記録媒体を備えた携帯
型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示
部５００２、記録媒体読込部５０１１、等を有することができる。図４４（Ｃ）はゴーグ
ル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２、
イヤホン５０１３、等を有することができる。図４４（Ｄ）は携帯型遊技機であり、上述
したものの他に、記録媒体読込部５０１１、等を有することができる。図４４（Ｅ）はテ
レビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シャ
ッターボタン５０１５、受像部５０１６、等を有することができる。図４４（Ｆ）は携帯
型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、
等を有することができる。図４４（Ｇ）は持ち運び型テレビ受像器であり、上述したもの
の他に、信号の送受信が可能な充電器５０１７、等を有することができる。
図４４（Ａ）乃至図４４（Ｇ）に示す電子機器は、様々な機能を有することができる。例
えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチ
パネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウエア（プロ
グラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコン
ピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受
信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表
示する機能、等を有することができる。さらに、複数の表示部を有する電子機器において
は、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を
表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画
像を表示する機能、等を有することができる。さらに、受像部を有する電子機器において
は、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正
する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した
画像を表示部に表示する機能、等を有することができる。なお、図４４（Ａ）乃至図４４
（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有
することができる。
図４４（Ｈ）は、スマートウオッチであり、筐体７３０２、表示パネル７３０４、操作ボ
タン７３１１、７３１２、接続端子７３１３、バンド７３２１、留め金７３２２、等を有
する。
ベゼル部分を兼ねる筐体７３０２に搭載された表示パネル７３０４は、非矩形状の表示領
域を有している。なお、表示パネル７３０４としては、矩形状の表示領域としてもよい。
表示パネル７３０４は、時刻を表すアイコン７３０５、その他のアイコン７３０６等を表
示することができる。
なお、図４４（Ｈ）に示すスマートウオッチは、様々な機能を有することができる。例え
ば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパ
ネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウエア（プログ
ラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピ
ュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信
を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示
する機能、等を有することができる。
また、筐体７３０２の内部に、スピーカ、センサ（力、変位、位置、速度、加速度、角速
度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電
圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むも
の）、マイクロフォン等を有することができる。なお、スマートウオッチは、発光素子を
その表示パネル７３０４に用いることにより作製することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場
合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場
合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする
。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず
、図または文章に示された接続関係以外のものも、図または文章に記載されているものと
する。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層
、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であ
り、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量
素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに
、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが
可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイ
ッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか
流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択し
て切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、Ｘと
Ｙとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能
とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変
換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電
源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）
、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る
回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成
回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能であ
る。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号
がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹ
とが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹ
とが電気的に接続されている場合とを含むものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹと
が電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで
接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの
間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている
場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）と
が、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示
的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合
と同様な内容が、本明細書等に開示されているものとする。
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介
さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ
２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース
（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接
的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的
に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現
することが出来る。
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２
の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第
１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に
接続されている。」と表現することができる。または、「トランジスタのソース（又は第
１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子な
ど）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トラ
ンジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている
」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子な
ど）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トラン
ジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など
）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様
な表現方法を用いて、回路構成における接続の順序について規定することにより、トラン
ジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別
して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）
は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は
、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トラ
ンジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子な
ど）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジス
タのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気
的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の
接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジ
スタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介
して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、
前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン
（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電
気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現
することができる。または、「トランジスタのソース（又は第１の端子など）は、少なく
とも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気
的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタの
ソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への
電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３
の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは
、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン
（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パ
スである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成
における接続経路について規定することにより、トランジスタのソース（又は第１の端子
など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定すること
ができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ
、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、
層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されてい
る場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もあ
る。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び
電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電
気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場
合も、その範疇に含める。
ＡＦ１ 配向膜
ＡＦ２ 配向膜
Ｃ 容量素子
Ｃ１ 導電膜
Ｃ２ 導電膜
ＣＡ 導電膜
ＣＢ 導電膜
Ｃ（ｇ，ｈ） 導電膜
ＣＤ（ｇ，ｈ） 導電膜
ＣＥ（ｇ，ｈ） 導電膜
ＣＦ（ｇ，ｈ） 導電膜
ＣＧ（ｇ，ｈ） 導電膜
ＣＬ 制御線
ＣＬ２ 制御線
ＣＯＭ 配線
ＣＦ 着色膜
ＤＣ１ 検知回路
ＤＣ１Ａ 検知回路
ＤＣ１Ｂ 検知回路
ＤＣ１１ 検知回路
ＤＣ１２ 検知回路
ＤＣ１３ 検知回路
ＤＣ１４ 検知回路
ＤＣ２ 検知回路
ＤＣ３ 検知回路
ＦＰＣ フレキシブルプリント基板
ＧＤ 駆動回路
ＧＤＡ 駆動回路
ＧＤＢ 駆動回路
ＬＳ 直線
ＬＶ 直線
ＭＡ トランジスタ
ＭＣ トランジスタ
ＭＤ トランジスタ
ＭＥ トランジスタ
ＭＤＢ トランジスタ
ＭＤＣ トランジスタ
ＭＤＥ トランジスタ
ＭＬ１ 信号線
ＭＬ２ 信号線
ＭＬ３ 信号線
ＭＬ４ 信号線
ＭＬ５ 信号線
ＭＬ６ 信号線
ＭＬＡ 信号線
ＭＬＢ 信号線
ＭＬＣ 信号線
ＭＬＤ 信号線
ＭＬ（ｇ，ｈ） 信号線
ＭＵＸ 選択回路
Ｓ（ｊ） 信号線
ＳＤ 駆動回路
ＳＷ スイッチ
ＰＩＣ１ 画像情報
ＰＩＣ２ 画像情報
ＰＩＣ３ 画像情報
ＰＩＣ４ 画像情報
Ｔ（Ｖ） 期間
Ｔ１ 期間
Ｔ２ 期間
Ｖ 画像情報
ＶＣＯＭ 配線
１００ トランジスタ
１０２ 基板
１０４ 導電膜
１０６ 絶縁膜
１０７ 絶縁膜
１０８ 酸化物半導体膜
１０８ａ 酸化物半導体膜
１０８ｂ 酸化物半導体膜
１０８ｃ 酸化物半導体膜
１１２ａ 導電膜
１１２ｂ 導電膜
１１４ 絶縁膜
１１６ 絶縁膜
１１８ 絶縁膜
１２０ａ 導電膜
１２０ｂ 導電膜
２００ 情報処理装置
２００Ｂ 情報処理装置
２００Ｃ 情報処理装置
２１０ 演算装置
２１１ 演算部
２１２ 記憶部
２１４ 伝送路
２１５ 入出力インターフェース
２２０ 入出力装置
２３０ 表示部
２３０Ｂ 表示部
２３１ 表示領域
２３２ 画素
２３５ＬＣ 表示素子
２４０ 入力部
２５０ 検知部
２９０ 通信部
３０１ シフトレジスタ
３０２ 選択回路
３０３ 回路
３１２ パルス信号出力回路
３１６ 容量素子
３１８Ａ スイッチ
３１８Ｂ スイッチ
３１８Ｃ スイッチ
３１８Ｄ スイッチ
７００ 入出力装置
７００Ｃ 入出力装置
７００Ｄ 入出力装置
７００Ｅ 入出力装置
７００Ｆ 入出力装置
７００Ｇ 入出力装置
７００Ｈ 入出力装置
７００Ｔ 入力装置
７００ＴＣ 入力装置
７０１ 絶縁膜
７０１Ｃ 絶縁膜
７０２ 画素
７０３ 駆動回路
７０３Ａ 駆動回路
７０３Ｂ 駆動回路
７０３Ｃ 駆動回路
７０４ 導電膜
７０６ 絶縁膜
７０８ 半導体膜
７１０ 基材
７１０Ｐ 光学フィルム
７１１ 配線
７１２Ａ 導電膜
７１２Ｂ 導電膜
７１６ 絶縁膜
７１８ 半導体膜
７１８Ａ 領域
７１８Ｂ 領域
７１８Ｃ 領域
７１９ 端子
７２１Ａ 絶縁膜
７２１Ｂ 絶縁膜
７２４ 導電膜
７２４Ｂ 導電膜
７２８ 絶縁膜
７２８Ａ 絶縁膜
７２８Ｂ 絶縁膜
７３０ 封止材
７５０ 表示素子
７５１ 画素電極
７５３ 液晶材料を含む層
７７０ 基材
７７０Ｐ 光学フィルム
７７１ 絶縁膜
７７５Ａ 領域
７７５Ｂ 領域
１４００ 半導体装置
１４０１ ＣＰＵコア
１４０２ パワーコントローラ
１４０３ パワースイッチ
１４０４ キャッシュ
１４０５ バスインターフェース
１４０６ デバッグインターフェース
１４０７ 制御装置
１４０８ ＰＣ
１４０９ パイプラインレジスタ
１４１０ パイプラインレジスタ
１４１１ ＡＬＵ
１４１２ レジスタファイル
１４２１ パワーマネージメントユニット
１４２２ 周辺回路
１４２３ データバス
１５００ 半導体装置
１５０１ 記憶回路
１５０２ 記憶回路
１５０３ 記憶回路
１５０４ 回路
１５０９ トランジスタ
１５１０ トランジスタ
１５１２ トランジスタ
１５１３ トランジスタ
１５１５ トランジスタ
１５１７ トランジスタ
１５１８ トランジスタ
１５１９ 容量素子
１５２０ 容量素子
１５４０ 配線
１５４１ 配線
１５４２ 配線
１５４３ 配線
１５４４ 配線
３００１ 配線
３００２ 配線
３００３ 配線
３００４ 配線
３００５ 配線
３２００ トランジスタ
３３００ トランジスタ
３４００ 容量素子
５０００ 筐体
５００１ 表示部
５００２ 表示部
５００３ スピーカ
５００４ ＬＥＤランプ
５００５ 操作キー
５００６ 接続端子
５００７ センサ
５００８ マイクロフォン
５００９ スイッチ
５０１０ 赤外線ポート
５０１１ 記録媒体読込部
５０１２ 支持部
５０１３ イヤホン
５０１４ アンテナ
５０１５ シャッターボタン
５０１６ 受像部
５０１７ 充電器
７３０２ 筐体
７３０４ 表示パネル
７３０５ アイコン
７３０６ アイコン
７３１１ 操作ボタン
７３１２ 操作ボタン
７３１３ 接続端子
７３２１ バンド
７３２２ 留め金

Claims (8)

  1. 基板上に設けられた、第１の信号線と、第２の信号線と、ゲート線と、
    前記第１の信号線上、前記第２の信号線上及び前記ゲート線上に設けられた、有機材料を有する第１の絶縁膜と、
    前記第１の絶縁膜の上面に接する領域を有し、且つ前記第１の信号線と電気的に接続された第１の導電膜と、
    前記第１の絶縁膜の上面に接する領域を有し、且つ前記第２の信号線と電気的に接続された第２の導電膜と、
    前記第１の導電膜上及び前記第２の導電膜上の第２の絶縁膜と、
    前記第２の絶縁膜上に設けられ、且つ前記第１の導電膜と重なる領域を有する第１の画素電極と、
    前記第２の絶縁膜上に設けられ、且つ前記第１の導電膜と重なる領域を有する第２の画素電極と、
    前記第１の画素電極上及び前記第２の画素電極上の液晶と、を有し、
    前記第１の導電膜及び前記第２の導電膜の各々は、タッチセンサの一方の電極としての機能と、のコモン電極としての機能とを有し、
    前記第１の導電膜は、前記第２の導電膜と同じ材料からなり、
    前記第１の画素電極及び前記第２の画素電極の各々は、スリットを有する、液晶表示装置。
  2. 基板上に設けられた、第１の信号線と、第２の信号線と、ゲート線と、
    前記第１の信号線上、前記第２の信号線上及び前記ゲート線上に設けられた、有機材料を有する第１の絶縁膜と、
    前記第１の絶縁膜の上面に接する領域を有し、且つ前記第１の信号線と電気的に接続される第１の導電膜と、
    前記第１の絶縁膜の上面に接する領域を有し、且つ前記第２の信号線と電気的に接続される第２の導電膜と、
    前記第１の導電膜上及び前記第２の導電膜上の第２の絶縁膜と、
    前記第２の絶縁膜上に設けられ、且つ前記第１の導電膜と重なる領域を有する第１の画素電極と、
    前記第２の絶縁膜上に設けられ、且つ前記第１の導電膜と重なる領域を有する第２の画素電極と、
    前記第１の画素電極上及び前記第２の画素電極上の液晶と、を有し、
    前記第１の画素電極及び前記第２の画素電極の各々は、スリットを有し、
    前記第１の導電膜及び前記第２の導電膜の各々は、タッチセンサの一方の電極としての機能と、コモン電極としての機能とを有し、
    前記第１の導電膜は、前記第２の導電膜と同じ材料からなり、
    前記第１の導電膜及び前記第２の導電膜の各々は、前記タッチセンサの他方の電極として機能を有する近接物と容量結合する機能を有する、液晶表示装置。
  3. 請求項１又は２において、
    前記第１の信号線及び前記第２の信号線の各々は、アルミニウム、金、白金、銀、銅、クロム、タンタル、チタン、モリブデン、タングステン、ニッケル、鉄、コバルト、パラジウム又はマンガンから選ばれた金属元素を有する、液晶表示装置。
  4. 第１乃至第４の画素と、タッチセンサと、を有し、
    前記第１の画素は、第１の信号線及び第１のゲート線と電気的に接続される第１のトランジスタと、前記第１のトランジスタと電気的に接続される第１の画素電極と、を有し、
    前記第２の画素は、前記第１の信号線及び第２のゲート線と電気的に接続される第２のトランジスタと、前記第２のトランジスタと電気的に接続される第２の画素電極と、を有し、
    前記第３の画素は、第２の信号線及び前記第１のゲート線と電気的に接続される第３のトランジスタと、前記第３のトランジスタと電気的に接続される第３の画素電極と、を有し、
    前記第４の画素は、前記第２の信号線及び前記第２のゲート線と電気的に接続される第４のトランジスタと、前記第４のトランジスタと電気的に接続される第４の画素電極と、を有し、
    前記タッチセンサは、第３の信号線と、第４の信号線と、前記第３の信号線と電気的に接続される第１の導電膜と、前記第４の信号線と電気的に接続される第２の導電膜と、を有し、
    前記第１の画素電極及び前記第２の画素電極の各々は、スリットを有し、且つ前記第１の導電膜の上方において前記第１の導電膜と重なるように設けられ、
    前記第３の画素電極及び前記第４の画素電極の各々は、スリットを有し、且つ前記第２の導電膜の上方において前記第２の導電膜と重なるように設けられ、
    前記第１の導電膜及び前記第２の導電膜の各々は、有機材料を有する絶縁膜の上面に接して設けられ、且つ前記タッチセンサの一方の電極としての機能と、コモン電極としての機能とを有し、
    前記第１の導電膜は、前記第２の導電膜と同じ材料からなり、
    前記第１の導電膜及び前記第２の導電膜の各々は、前記タッチセンサの他方の電極として機能を有する近接物と容量結合する、液晶表示装置。
  5. 請求項４において、
    前記第１乃至前記第４の信号線の各々は、アルミニウム、金、白金、銀、銅、クロム、タンタル、チタン、モリブデン、タングステン、ニッケル、鉄、コバルト、パラジウム又はマンガンから選ばれた金属元素を有する、液晶表示装置。
  6. 請求項４又は５において、
    前記第１乃至前記第４のトランジスタの各々は、ポリシリコンを有するチャネル形成領域を有する、液晶表示装置。
  7. 請求項１乃至６のいずれか一において、
    前記第１の導電膜及び前記第２の導電膜の各々は、透光性を有する、液晶表示装置。
  8. 請求項１乃至７のいずれか一において、
    前記第１の導電膜及び前記第２の導電膜を、それぞれ個別に制御することができる機能を有する、液晶表示装置。
JP2022070709A 2016-01-20 2022-04-22 液晶表示装置 Active JP7394913B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023200829A JP2024009288A (ja) 2016-01-20 2023-11-28 入力装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016008612 2016-01-20
JP2016008612 2016-01-20
JP2020218683A JP7064565B2 (ja) 2016-01-20 2020-12-28 入出力装置、及び情報処理装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020218683A Division JP7064565B2 (ja) 2016-01-20 2020-12-28 入出力装置、及び情報処理装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023200829A Division JP2024009288A (ja) 2016-01-20 2023-11-28 入力装置

Publications (2)

Publication Number Publication Date
JP2022122863A JP2022122863A (ja) 2022-08-23
JP7394913B2 true JP7394913B2 (ja) 2023-12-08

Family

ID=59314503

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2017003095A Active JP6818560B2 (ja) 2016-01-20 2017-01-12 入出力装置および情報処理装置
JP2020218683A Active JP7064565B2 (ja) 2016-01-20 2020-12-28 入出力装置、及び情報処理装置
JP2022070709A Active JP7394913B2 (ja) 2016-01-20 2022-04-22 液晶表示装置
JP2023200829A Pending JP2024009288A (ja) 2016-01-20 2023-11-28 入力装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2017003095A Active JP6818560B2 (ja) 2016-01-20 2017-01-12 入出力装置および情報処理装置
JP2020218683A Active JP7064565B2 (ja) 2016-01-20 2020-12-28 入出力装置、及び情報処理装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023200829A Pending JP2024009288A (ja) 2016-01-20 2023-11-28 入力装置

Country Status (5)

Country Link
US (4) US10324570B2 (ja)
JP (4) JP6818560B2 (ja)
KR (1) KR20180103107A (ja)
CN (2) CN115185395A (ja)
WO (1) WO2017125828A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102365490B1 (ko) 2016-07-13 2022-02-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 입출력 패널, 입출력 장치, 반도체 장치
WO2018073690A1 (en) 2016-10-21 2018-04-26 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, display device, display module, and electronic device
CN109997102B (zh) * 2016-11-24 2022-03-22 夏普株式会社 触摸面板内置显示器
KR102566717B1 (ko) * 2016-12-12 2023-08-14 삼성전자 주식회사 생체 센서를 구비한 전자 장치
DE102017201665A1 (de) * 2017-02-02 2018-08-02 Robert Bosch Gmbh Verfahren zur Einbindung eines dynamischen Objektes in eine digitale Karte eines hochautomatisierten Fahrzeugs (HAF)
TWI622911B (zh) * 2017-02-14 2018-05-01 宏碁股份有限公司 觸控裝置
CN107422511B (zh) * 2017-07-04 2020-04-07 京东方科技集团股份有限公司 显示面板、显示装置和显示面板的制造方法
CN109388263B (zh) * 2017-08-04 2022-01-18 鸿富锦精密工业（深圳）有限公司 触控显示装置
KR102526215B1 (ko) * 2017-10-27 2023-04-26 엘지디스플레이 주식회사 터치패널 및 이를 포함하는 터치표시장치
CN108389508B (zh) * 2018-03-05 2020-10-20 云谷（固安）科技有限公司 显示模组以及电子设备
KR102582836B1 (ko) * 2019-06-07 2023-09-27 삼성디스플레이 주식회사 터치 패널 및 이를 포함하는 표시 장치
CN112446236B (zh) * 2019-08-29 2023-04-07 天津大学青岛海洋技术研究院 一种基于脉冲式图像传感器的转化事件直线探测方法
TWI719636B (zh) * 2019-09-16 2021-02-21 友達光電股份有限公司 穿戴式裝置及其操作方法
TWI710838B (zh) * 2019-10-02 2020-11-21 友達光電股份有限公司 畫素陣列基板
CN110688034A (zh) * 2019-10-10 2020-01-14 业成科技（成都）有限公司 触控结构、触控装置及触控结构的驱动方法
JP2021068206A (ja) * 2019-10-24 2021-04-30 株式会社ジャパンディスプレイ 表示装置
EP4080224A4 (en) * 2019-12-20 2024-01-10 Resonac Corp ACCELERATION SENSOR, ACCELERATION EVALUATION METHOD USING THE SAME AND LOAD PROVIDED WITH ACCELERATION SENSOR
CN111352566B (zh) * 2020-02-27 2022-02-22 维沃移动通信有限公司 一种参数调节方法及电子设备
US11922887B1 (en) 2020-08-28 2024-03-05 Apple Inc. Displays with reduced data line crosstalk
CN112117320B (zh) * 2020-09-30 2022-08-09 武汉天马微电子有限公司 一种显示面板和显示装置
US11573653B2 (en) * 2020-10-21 2023-02-07 Novatek Microelectronics Corp. Touch display apparatus, driver integrated circuit and touch display panel

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009003916A (ja) 2007-05-18 2009-01-08 Seiko Epson Corp センシング回路、その駆動方法、表示装置および電子機器
JP2011013760A (ja) 2009-06-30 2011-01-20 Sony Corp 表示装置およびその駆動方法
JP2014095892A (ja) 2012-10-12 2014-05-22 Semiconductor Energy Lab Co Ltd 液晶表示装置及びその作製方法
JP2014142908A (ja) 2013-01-23 2014-08-07 Samsung Display Co Ltd 表示装置
JP2015106412A (ja) 2013-12-02 2015-06-08 エルジー ディスプレイ カンパニー リミテッド タッチセンサ一体型表示装置

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8800595A (nl) * 1988-03-10 1989-10-02 Philips Nv Weergeef- en opneeminrichting voor stereoscopische beeldweergave.
JP5408829B2 (ja) * 1999-12-28 2014-02-05 ゲットナー・ファンデーション・エルエルシー アクティブマトリックス基板の製造方法
JP2003099171A (ja) * 2001-09-21 2003-04-04 Sony Corp 情報処理装置および情報処理方法、記録媒体、並びにプログラム
JP4687259B2 (ja) * 2005-06-10 2011-05-25 カシオ計算機株式会社 液晶表示装置
JP2007235222A (ja) * 2006-02-27 2007-09-13 Kyocera Corp 携帯端末及びその表示方法
US10041188B2 (en) * 2006-04-18 2018-08-07 Hills, Inc. Method and apparatus for production of meltblown nanofibers
CN104965621B (zh) * 2006-06-09 2018-06-12 苹果公司 触摸屏液晶显示器及其操作方法
JP4884912B2 (ja) * 2006-10-10 2012-02-29 三菱電機株式会社 電子機器
JP2008225821A (ja) * 2007-03-13 2008-09-25 Alps Electric Co Ltd 入力装置
JP2008250804A (ja) * 2007-03-30 2008-10-16 Kyocera Corp 画像表示装置、画像変更制御装置及び画像変更プログラム
US8040278B2 (en) * 2007-11-09 2011-10-18 Intel Corporation Adaptive antenna beamforming
JP4816668B2 (ja) 2008-03-28 2011-11-16 ソニー株式会社 タッチセンサ付き表示装置
KR101525802B1 (ko) * 2008-12-11 2015-06-11 삼성디스플레이 주식회사 액정 표시 장치
US8217913B2 (en) 2009-02-02 2012-07-10 Apple Inc. Integrated touch screen
US7995041B2 (en) 2009-02-02 2011-08-09 Apple Inc. Integrated touch screen
KR101727469B1 (ko) * 2009-11-06 2017-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
EP2492784B1 (en) 2011-02-25 2021-02-24 LG Display Co., Ltd. Touch sensor integrated display device
KR101503103B1 (ko) 2011-03-25 2015-03-17 엘지디스플레이 주식회사 터치 센서 내장형 표시장치와 그 구동 방법
DE102011017383A1 (de) 2011-04-18 2012-10-18 Ident Technology Ag OLED-Interface
US9861017B2 (en) * 2012-01-16 2018-01-02 Nokia Technologies Oy Method and shielding units for inductive energy coils
KR101667079B1 (ko) 2012-12-24 2016-10-17 엘지디스플레이 주식회사 터치 센싱 장치
KR101606874B1 (ko) * 2012-12-28 2016-03-28 엘지디스플레이 주식회사 터치스크린 일체형 표시장치 및 그 구동 방법
JP6375223B2 (ja) * 2014-01-31 2018-08-15 株式会社ジャパンディスプレイ センサ付表示装置及びその駆動方法
JP2015143933A (ja) 2014-01-31 2015-08-06 株式会社ジャパンディスプレイ 静電容量型センサ付き表示装置及びその駆動方法
US9024913B1 (en) * 2014-04-28 2015-05-05 Lg Display Co., Ltd. Touch sensing device and driving method thereof
KR102272952B1 (ko) 2014-04-29 2021-07-06 엘지디스플레이 주식회사 터치 센싱 장치와 그 구동 방법
KR101633174B1 (ko) 2014-04-28 2016-06-24 엘지디스플레이 주식회사 터치 센싱 장치와 그 구동 방법
WO2016002300A1 (ja) * 2014-06-30 2016-01-07 シャープ株式会社 タッチパネルシステム及び電子機器
TWI723984B (zh) 2015-03-27 2021-04-11 日商半導體能源研究所股份有限公司 觸控面板
US10372274B2 (en) 2015-04-13 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and touch panel
JP6034442B2 (ja) * 2015-04-30 2016-11-30 シナプティクス・ジャパン合同会社 半導体装置
KR102392683B1 (ko) * 2015-11-30 2022-05-02 엘지디스플레이 주식회사 터치스크린 내장형 표시장치
US10025410B2 (en) * 2015-12-28 2018-07-17 Lg Display Co., Ltd. Display device with touch sensor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009003916A (ja) 2007-05-18 2009-01-08 Seiko Epson Corp センシング回路、その駆動方法、表示装置および電子機器
JP2011013760A (ja) 2009-06-30 2011-01-20 Sony Corp 表示装置およびその駆動方法
JP2014095892A (ja) 2012-10-12 2014-05-22 Semiconductor Energy Lab Co Ltd 液晶表示装置及びその作製方法
JP2014142908A (ja) 2013-01-23 2014-08-07 Samsung Display Co Ltd 表示装置
JP2015106412A (ja) 2013-12-02 2015-06-08 エルジー ディスプレイ カンパニー リミテッド タッチセンサ一体型表示装置

Also Published As

Publication number Publication date
US10802659B2 (en) 2020-10-13
CN108475144A (zh) 2018-08-31
US11720190B2 (en) 2023-08-08
US20210117030A1 (en) 2021-04-22
CN115185395A (zh) 2022-10-14
WO2017125828A1 (en) 2017-07-27
CN108475144B (zh) 2022-04-15
JP2017130200A (ja) 2017-07-27
JP6818560B2 (ja) 2021-01-20
KR20180103107A (ko) 2018-09-18
JP2022122863A (ja) 2022-08-23
JP2021073557A (ja) 2021-05-13
US20170205913A1 (en) 2017-07-20
JP7064565B2 (ja) 2022-05-10
US20230367411A1 (en) 2023-11-16
US20190369773A1 (en) 2019-12-05
US10324570B2 (en) 2019-06-18
JP2024009288A (ja) 2024-01-19

Similar Documents

Publication Publication Date Title
JP7394913B2 (ja) 液晶表示装置
JP7003185B2 (ja) 表示装置
JP6055572B2 (ja) 装置及び装置の作製方法
JP7044921B2 (ja) 表示パネル
TWI729015B (zh) 顯示面板、輸入/輸出裝置及資料處理裝置
JP6739274B2 (ja) 表示装置
JP7083594B2 (ja) 表示装置
JP2017059239A (ja) 入出力装置、情報処理装置
JP2023118912A (ja) タッチパネル
JP6983989B2 (ja) 入出力パネル
JP2017097342A (ja) 表示装置、入出力装置、情報処理装置
JP2017182804A (ja) 表示パネル、入出力装置、情報処理装置
JP2017138980A (ja) 情報処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231128

R150 Certificate of patent or registration of utility model

Ref document number: 7394913

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150