JP6055572B2 - 装置及び装置の作製方法 - Google Patents

装置及び装置の作製方法 Download PDF

Info

Publication number
JP6055572B2
JP6055572B2 JP2016122475A JP2016122475A JP6055572B2 JP 6055572 B2 JP6055572 B2 JP 6055572B2 JP 2016122475 A JP2016122475 A JP 2016122475A JP 2016122475 A JP2016122475 A JP 2016122475A JP 6055572 B2 JP6055572 B2 JP 6055572B2
Authority
JP
Japan
Prior art keywords
transistor
film
oxide semiconductor
display
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016122475A
Other languages
English (en)
Other versions
JP2016218452A (ja
Inventor
山崎　舜平
舜平 山崎
平形　吉晴
吉晴 平形
石谷　哲二
哲二 石谷
岡崎　健一
健一 岡崎
木村　肇
肇 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016218452A publication Critical patent/JP2016218452A/ja
Application granted granted Critical
Publication of JP6055572B2 publication Critical patent/JP6055572B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/50—OLEDs integrated with light modulating elements, e.g. with electrochromic elements, photochromic elements or liquid crystal elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133626—Illuminating devices providing two modes of illumination, e.g. day-night
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/44—Arrangements combining different electro-active layers, e.g. electrochromic, liquid crystal or electroluminescent layers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明の一態様は、表示パネル、情報処理装置または半導体装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の
一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明
の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・
オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明
の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、
それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
基板の同一面側に集光手段と画素電極を設け、集光手段の光軸上に画素電極の可視光を透
過する領域を重ねて設ける構成を有する液晶表示装置や、集光方向Ｘと非集光方向Ｙを有
する異方性の集光手段を用い、非集光方向Ｙと画素電極の可視光を透過する領域の長軸方
向を一致して設ける構成を有する液晶表示装置が、知られている（特許文献１）。
特開２０１１−１９１７５０号公報
本発明の一態様は、利便性または信頼性に優れた新規な表示パネルを提供することを課題
の一とする。または、利便性または信頼性に優れた新規な情報処理装置を提供することを
課題の一とする。または、新規な表示パネル、新規な情報処理装置または新規な半導体装
置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
（１）本発明の一態様は、画素と、基板と、を有する表示パネルである。
そして、基板は、画素を支持する機能を備える。
画素は、第１の表示素子と、第１の表示素子と重なる領域を備える第２の表示素子と、を
備える。
第１の表示素子は、外光を反射する反射膜および外光の透過を制御する機能を備える。
反射膜は、開口部を備える。
第２の表示素子は、開口部と重なる領域および開口部に向けて光を射出する機能を備える
。
（２）また、本発明の一態様は、第１の表示素子が、液晶層、第１の導電膜および第２の
導電膜を備える上記の表示パネルである。
そして、第２の表示素子は、発光性の材料を含む層、第３の導電膜および第４の導電膜を
備える。
反射膜は、第１の導電膜の機能を備える。
開口部は、第１の導電膜の面積の５％以上２０％以下の面積を備える。
第２の表示素子は、開口部と重なる形状の領域に光を射出する機能を備える。
上記本発明の一態様の表示パネルは、画素と画素を支持する基板とを有し、画素は、開口
部を備える反射膜を第１の導電膜に用いる第１の表示素子（例えば、反射型の液晶素子）
と、開口部に向けて光を射出する第２の表示素子（例えば、有機ＥＬ素子）と、を含んで
構成される。
これにより、例えば、外光の強い環境において反射型の表示パネルとして使用することが
でき、具体的には、外光が明るい環境下において、高いコントラストで画像を良好に表示
することができる。または、例えば、薄暗い環境において自発光型の表示パネルとして使
用して良好な画像を表示することができる。その結果、消費電力が低減された、利便性ま
たは信頼性に優れた新規な表示パネルを提供することができる。
（３）また、本発明の一態様は、第１の走査線と、第１の走査線と交差する第１の信号線
と、を有する上記の表示パネルである。
そして、画素は、第１の画素回路を備える。
第１の画素回路は、第１の走査線および第１の信号線と電気的に接続される。
第１の画素回路は、第１の表示素子を駆動する機能を備える。
（４）また、本発明の一態様は、第２の走査線と、第２の走査線と交差する第２の信号線
と、を有する上記の表示パネルである。
そして、画素は、第２の画素回路を備える。
第２の画素回路は、第２の走査線および第２の信号線と電気的に接続される。
第２の画素回路は、第２の表示素子を駆動する機能を備える。
上記本発明の一態様の表示パネルは、第１の表示素子を駆動する機能を備える第１の画素
回路または第２の表示素子を駆動する機能を備える第２の画素回路を含んで構成される。
これにより、第１の表示素子または第２の表示素子を選択して表示に用いることができる
。その結果、消費電力が低減された、利便性または信頼性に優れた新規な表示パネルを提
供することができる。
（５）また、本発明の一態様は、第１の画素回路が、トランジスタを備える上記の表示パ
ネルである。
そして、トランジスタは、オフ状態において流れる電流を、アモルファスシリコンを半導
体に用いるトランジスタより抑制することができる機能を備える。
上記本発明の一態様の表示パネルは、第１の表示素子を駆動する第１の画素回路に、オフ
状態において流れる電流を抑制できるトランジスタを含んで構成される。これにより、表
示に伴うちらつきを抑制しながら、第１の画素回路に選択信号を供給する頻度を低減する
ことができる。または、消費電力を低減することができる。その結果、利便性または信頼
性に優れた新規な表示パネルを提供することができる。
（６）また、本発明の一態様は、演算装置と、入出力装置と、を有する情報処理装置であ
る。
そして、演算装置は、位置情報を供給され、画像情報および制御情報を供給する機能を備
える。
入出力装置は、位置情報を供給する機能を備え、画像情報および制御情報を供給される機
能を備える。
また、入出力装置は、画像情報を表示する表示部および位置情報を供給する入力部を備え
る。
表示部は、上記の表示パネルを備える。
入力部は、ポインタの位置を検知して、ポインタの位置に基づいて決定された位置情報を
供給する機能を備える。
演算装置は、位置情報に基づいてポインタの移動速度を決定する機能を備える。
また、演算装置は、画像情報のコントラストまたは明るさをポインタの移動速度に基づい
て決定する機能を備える。
上記本発明の一態様の情報処理装置は、位置情報を供給し、画像情報を供給される入出力
装置と、位置情報を供給され、画像情報を供給する演算装置と、を含んで構成され、演算
装置はポインタの移動速度に基づいて画像情報のコントラストまたは明るさを決定する。
これにより、画像情報の表示位置を移動する際に、使用者の目に与える負担を軽減するこ
とができ、使用者の目にやさしい表示をすることができる。その結果、利便性または信頼
性に優れた新規な情報処理装置を提供することができる。
（７）また、本発明の一態様は、入力部が、キーボード、ハードウェアボタン、ポインテ
ィングデバイス、タッチセンサ、照度センサ、撮像装置、音声入力装置、視点入力装置、
姿勢検出装置、のうち一以上を含む、上記の情報処理装置である。
これにより、消費電力を低減し、明るい場所でも優れた視認性を確保することができる。
その結果、利便性または信頼性に優れた新規な情報処理装置を提供することができる。
本明細書に添付した図面では、構成要素を機能ごとに分類し、互いに独立したブロックと
してブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分けることが難
しく、一つの構成要素が複数の機能に係わることもあり得る。
本明細書においてトランジスタが有するソースとドレインは、トランジスタの極性及び各
端子に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル
型トランジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられ
る端子がドレインと呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えら
れる端子がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書
では、便宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接
続関係を説明する場合があるが、実際には上記電位の関係に従ってソースとドレインの呼
び方が入れ替わる。
本明細書においてトランジスタのソースとは、活性層として機能する半導体膜の一部であ
るソース領域、或いは上記半導体膜に接続されたソース電極を意味する。同様に、トラン
ジスタのドレインとは、上記半導体膜の一部であるドレイン領域、或いは上記半導体膜に
接続されたドレイン電極を意味する。また、ゲートはゲート電極を意味する。
本明細書においてトランジスタが直列に接続されている状態とは、例えば、第１のトラン
ジスタのソースまたはドレインの一方のみが、第２のトランジスタのソースまたはドレイ
ンの一方のみに接続されている状態を意味する。また、トランジスタが並列に接続されて
いる状態とは、第１のトランジスタのソースまたはドレインの一方が第２のトランジスタ
のソースまたはドレインの一方に接続され、第１のトランジスタのソースまたはドレイン
の他方が第２のトランジスタのソースまたはドレインの他方に接続されている状態を意味
する。
本明細書において接続とは、電気的な接続を意味しており、電流、電圧または電位が、供
給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続し
ている状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或いは伝
送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介して間
接的に接続している状態も、その範疇に含む。
本明細書において回路図上は独立している構成要素どうしが接続されている場合であって
も、実際には、例えば配線の一部が電極として機能する場合など、一の導電膜が、複数の
構成要素の機能を併せ持っている場合もある。本明細書において接続とは、このような、
一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
また、本明細書中において、トランジスタの第１の電極または第２の電極の一方がソース
電極を、他方がドレイン電極を指す。
本発明の一態様によれば、利便性または信頼性に優れた新規な表示パネルを提供できる。
または、利便性または信頼性に優れた新規な情報処理装置を提供できる。または、新規な
表示パネル、新規な情報処理装置または新規な半導体装置を提供できる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は
、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面
、請求項などの記載から、これら以外の効果を抽出することが可能である。
実施の形態に係る表示パネルの構成を説明する上面図。 実施の形態に係る表示パネルに配置される画素の構成を説明する上面図。 実施の形態に係る表示パネルの構成を説明する断面図。 実施の形態に係る表示パネルの第１の表示部の構成を説明する断面図。 実施の形態に係る表示パネルの第２の表示部の構成を説明する断面図。 実施の形態に係る表示パネルの構成を説明する断面図。 実施の形態に係る表示パネルの第１の表示部の構成を説明する断面図。 実施の形態に係る表示パネルの第２の表示部の構成を説明する断面図。 実施の形態に係るトランジスタの構成を説明する図。 実施の形態に係るトランジスタの構成を説明する図。 実施の形態に係る入出力装置の構成を説明する図。 実施の形態に係る情報処理装置の構成を説明するブロック図および投影図。 実施の形態に係る表示部の構成を説明するブロック図および回路図。 実施の形態に係るプログラムを説明するフローチャート。 実施の形態に係る画像情報を説明する模式図。 実施の形態に係る半導体装置の構成を説明する断面図および回路図。 実施の形態に係るＣＰＵの構成を説明するブロック図。 実施の形態に係る記憶素子の構成を説明する回路図。 実施の形態に係る電子機器の構成を説明する図。 実施の形態に係る表示パネルの構成を説明する断面図。 実施例に係る表示パネルの表示方法および構成を説明する模式図。 実施例に係る表示パネルの画素の構成を説明する上面図。 実施例に係る表示パネルの作製方法を説明する図。 実施例に係る表示パネルの表示状態を説明する写真。 実施例に係る表示パネルの表示状態を説明する写真。
本発明の一態様の表示パネルは、画素と画素を支持する基板とを有し、画素は、開口部を
備える反射膜を第１の導電膜に用いる第１の表示素子（例えば、反射型の液晶素子）と、
開口部に向けて光を射出する第２の表示素子（例えば、有機ＥＬ素子）と、を含んで構成
される。
これにより、例えば、外光の強い環境において反射型の表示パネルとして使用することが
でき、例えば、薄暗い環境において自発光型の表示パネルとして使用することができる。
その結果、消費電力が低減された、利便性または信頼性に優れた新規な表示パネルを提供
することができる。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し
得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の
記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において
、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、
その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、本発明の一態様の表示パネルの構成について、図１乃至図８を参照し
ながら説明する。
＜表示パネルの構成例１．＞
図１は本発明の一態様の表示パネルの構成を説明する上面図である。
図２は本発明の一態様の表示パネルが備える画素の構成を説明する上面図である。
図３は、図１に示す切断線Ｘ１−Ｘ２、切断線Ｘ３−Ｘ４、切断線Ｘ５−Ｘ６における本
発明の一態様の表示パネルの構成を説明する断面図である。
図４（Ａ）は、図１に示す切断線Ｘ１−Ｘ２、切断線Ｘ３−Ｘ４、切断線Ｘ５−Ｘ６にお
ける本発明の一態様の表示パネルの第１の表示部７００Ｅの構成を説明する断面図であり
、図４（Ｂ）は、トランジスタの構成を説明する断面図である。
図５は、図１に示す切断線Ｘ１−Ｘ２、切断線Ｘ３−Ｘ４、切断線Ｘ５−Ｘ６における本
発明の一態様の表示パネルの第２の表示部５００Ｅの構成を説明する断面図である。
本実施の形態で説明する表示パネルは、画素７０２Ｅと、基板７１０と、を有する（図１
、図２および図３参照）。なお、副画素７０２ＥＢ、副画素７０２ＥＧまたは副画素７０
２ＥＲを、画素７０２Ｅに用いることができる。
基板７１０は、画素７０２Ｅを支持する機能を備える（図３参照）。また、基板７１０は
、画素７０２Ｅと重なる領域を備える。
画素７０２Ｅは、第１の表示素子７５０ＥＢと、第１の表示素子７５０ＥＢと重なる領域
を備える第２の表示素子５５０ＥＢと、を備える（図２および図３参照）。
第１の表示素子７５０ＥＢは、外光を反射する反射膜（第１の導電膜７５１Ｅ）および外
光の透過を制御する機能を備える。反射膜（第１の導電膜７５１Ｅ）は、開口部７５１Ｈ
を備える。
第２の表示素子５５０ＥＢは、開口部７５１Ｈと重なる領域および開口部７５１Ｈに向け
て光を射出する機能を備える。
また、第１の表示素子７５０ＥＢは、液晶層７５３、第１の導電膜７５１Ｅおよび第２の
導電膜７５２を備える（図４参照）。
第２の表示素子５５０ＥＢは、発光性の材料を含む層５５３Ｅ、第３の導電膜５５１ＥＢ
および第４の導電膜５５２を備える（図５参照）。
反射膜は、第１の導電膜７５１Ｅの機能を備え、開口部７５１Ｈは、第１の導電膜７５１
Ｅの面積の、例えば５％以上２０％以下好ましくは１０％の面積を備える。
第２の表示素子５５０ＥＢは、開口部７５１Ｈと概略重なる形状の領域に光を射出する機
能を備える。なお、開口部７５１Ｈと概略重なる形状の領域は、開口部７５１Ｈと重なる
領域と重ならない領域を有する。そして、開口部７５１Ｈと重ならない領域の面積は、重
なる領域の面積に対して２０％以下好ましくは１０％以下である。
具体的には、第２の表示素子５５０ＥＢの光を射出する領域は、開口部７５１Ｈの面積の
０．５倍以上１．５倍未満の面積、好ましくは０．８倍以上１．２倍未満の面積、より好
ましくは０．９倍以上１．１倍未満の面積を備える。
上記の表示パネルは、副画素７０２ＥＢと副画素７０２ＥＢを支持する基板７１０とを有
し、副画素７０２ＥＢは、開口部７５１Ｈを備える反射膜を第１の導電膜７５１Ｅに用い
る第１の表示素子７５０ＥＢ（例えば、反射型の液晶素子）と、開口部７５１Ｈに向けて
光を射出する第２の表示素子５５０ＥＢ（例えば、有機ＥＬ素子）と、を含んで構成され
る。
これにより、反射型の表示パネルとして、例えば、外光の強い環境において使用すること
ができ、具体的には、外光が明るい環境下において、高いコントラストで画像を良好に表
示することができる。または、自発光型の表示パネルとして、例えば、薄暗い環境におい
て使用して良好な画像を表示することができる。その結果、消費電力が低減された、利便
性または信頼性に優れた新規な表示パネルを提供することができる。
＜構成＞
本発明の一態様の表示パネルは、第１の表示部７００Ｅ、第２の表示部５００Ｅまたは接
着層５３５を有する（図１および図３参照）。
《第１の表示部７００Ｅ》
第１の表示部７００Ｅは、画素部、配線部、ソースドライバ回路部ＳＤ１、ゲートドライ
バ回路部ＧＤ１および端子部を有する（図１および図４参照）。
また、第１の表示部７００Ｅは、基板７１０、基板７７０、構造体ＫＢ１、液晶層７５３
、シール材７３０および光学フィルム７７０Ｐを有する。
基板７７０は、基板７１０と重なる領域を備える。
シール材７３０は、基板７１０および基板７７０を貼り合せる機能を備える。
液晶層７５３は、基板７１０、基板７７０およびシール材７３０で囲まれた領域に配設さ
れる。
構造体ＫＢ１は、基板７１０および基板７７０の間に配置される。構造体ＫＢ１は、所定
の距離の間隙を基板７１０および基板７７０の間に形成する機能を備える。
《画素部》
画素部は画素７０２Ｅ、遮光膜ＢＭ、絶縁膜７７１、絶縁膜７２１Ａ、絶縁膜７２１Ｂお
よび絶縁膜７２８を備える。
例えば、複数の副画素を画素７０２Ｅに用いることができる。具体的には、青色の表示を
する副画素７０２ＥＢ、緑色の表示をする副画素７０２ＥＧ、赤色の表示をする副画素７
０２ＥＲ等を用いることができる。また、白色の表示をする副画素または黄色の表示をす
る副画素等を用いることができる。
例えば、青色の表示をする画素の面積を、他の色の表示をする画素の面積より大きくする
。これにより、白色の表示を好適にすることができる。
《画素》
画素７０２Ｅは、第１の表示素子７５０ＥＢ、着色膜ＣＦ１および画素回路を有する。
《第１の表示素子７５０ＥＢ》
例えば、光の反射または透過を制御する機能を備える表示素子を、第１の表示素子７５０
ＥＢに用いることができる。例えば、液晶素子と偏光板を組み合わせた構成またはシャッ
ター方式のＭＥＭＳ表示素子等を用いることができる。
具体的には、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＴＮ（Ｔｗｉｓ
ｔｅｄ Ｎｅｍａｔｉｃ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉ
ｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃ
ｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉ
ｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ
Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕ
ｉｄ Ｃｒｙｓｔａｌ）モードなどの駆動方法を用いて駆動することができる液晶素子を
用いることができる。
また、例えば垂直配向（ＶＡ）モード、具体的には、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ
Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅ
ｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどの駆動方法を用いて駆動
することができる液晶素子を用いることができる。
例えば、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性
液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレ
ステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示
す液晶材料を用いることができる。または、ブルー相を示す液晶材料を用いることができ
る。
例えば、液晶材料を含む液晶層７５３、液晶材料の配向を制御する電界を印加できるよう
に配置された第１の導電膜７５１Ｅおよび第２の導電膜７５２を備える。
導電性を備える材料を第１の導電膜７５１Ｅに用いることができる。
例えば、配線部に用いる材料を第１の導電膜７５１Ｅまたは第２の導電膜７５２に用いる
ことができる。
例えば、液晶層７５３側から入射する光を反射する材料を第１の導電膜７５１Ｅに用いる
ことができる。これにより、第１の表示素子７５０ＥＢを反射型の液晶素子にすることが
できる。
また、例えば、表面に凹凸を備える導電膜を、第１の導電膜７５１Ｅに用いることができ
る。これにより、入射する光をさまざまな方向に反射して、白色の表示をすることができ
る。
例えば、可視光について透光性を有し且つ導電性を備える材料を、第２の導電膜７５２に
用いることができる。
例えば、導電性酸化物またはインジウムを含む導電性酸化物を第２の導電膜７５２に用い
ることができる。または、光が透過する程度に薄い金属膜を第２の導電膜７５２に用いる
ことができる。
具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、
ガリウムを添加した酸化亜鉛などを、第２の導電膜７５２に用いることができる。
《開口部７５１Ｈ》
第１の表示部７００Ｆは、開口部７５１Ｈを第１の導電膜７５１Ｅに備える。基板７１０
から入射した光の一部は開口部７５１Ｈを透過して、基板７７０から射出することができ
る。
第１の導電膜７５１Ｅの面積の５％以上２０％以下、好ましくは１０％が、開口部７５１
Ｈの面積に好ましい。
多角形、四角形、楕円形、円形または十字等の形状を開口部７５１Ｈの形状に用いること
ができる。
《着色膜ＣＦ１》
着色膜ＣＦ１は、第１の表示素子７５０ＥＢと重なる領域を備え、所定の色の光を透過す
る機能を備える。着色膜ＣＦ１は、例えばカラーフィルターとして用いることができる。
例えば、青色の光を透過する着色膜ＣＦ１を副画素７０２ＥＢに用いることができる。緑
色の光を透過する着色膜を副画素７０２ＥＧに用いることができる。赤色の光を透過する
着色膜を副画素７０２ＥＲに用いることができる。また、白色の光を透過する着色膜や黄
色の光を透過する着色膜をさまざまな色の表示をするための副画素に用いることができる
。
《遮光膜ＢＭ》
遮光膜ＢＭは、副画素７０２ＥＢと重なる領域に開口部を備える。
光の透過を妨げる材料を遮光膜ＢＭに用いることができる。これにより、遮光膜ＢＭは、
例えばブラックマトリクスとして機能する。
《画素回路》
トランジスタＭＥ１または容量素子Ｃ１等を画素回路に用いることができる。
トランジスタＭＥ１は、半導体膜７１８および半導体膜７１８と重なる領域を備える導電
膜７０４を備える（図４（Ｂ）参照）。また、トランジスタＭＥ１は、導電膜７１２Ａお
よび導電膜７１２Ｂを備える。
なお、導電膜７１２Ａはソース電極の機能またはドレイン電極の機能の一方を備え、導電
膜７１２Ｂはソース電極の機能またはドレイン電極の機能の他方を備える。また、導電膜
７０４はゲート電極として機能し、絶縁膜７０６はゲート絶縁膜として機能する。
例えば、オフ状態において流れる電流を、アモルファスシリコンを半導体に用いるトラン
ジスタより抑制することができる機能を備えるトランジスタをトランジスタＭＥ１に用い
ることができる。これにより、表示に伴うちらつきを抑制しながら、第１の画素回路に選
択信号を供給する頻度を低減することができる。または、消費電力を低減することができ
る。具体的には、実施の形態２または実施の形態３において説明するトランジスタをトラ
ンジスタＭＥ１に用いることができる。
容量素子Ｃ１は、導電膜７１２Ａおよび導電膜７１２Ａと重なる領域を備える導電膜を備
える（図４（Ａ）参照）。
なお、導電膜７１２Ａは、第１の導電膜７５１Ｅと電気的に接続する。
《絶縁膜》
絶縁膜７７１は、液晶層７５３および遮光膜ＢＭの間に配設される。または、絶縁膜７７
１は、液晶層７５３および着色膜ＣＦ１の間に配設される。
遮光膜ＢＭまたは着色膜ＣＦ１等から液晶層７５３への不純物の拡散を、抑制する機能を
備える材料を絶縁膜７７１に用いることができる。
絶縁膜７２１Ｂは、導電膜７０４と重なる領域および半導体膜７１８と重なる領域を備え
る。
絶縁膜７２１Ａは、半導体膜７１８および絶縁膜７２１Ｂの間に配設される（図４（Ａ）
および図４（Ｂ）参照）。
《絶縁膜７２８》
絶縁膜７２８は、絶縁膜７２１Ｂおよび液晶層７５３の間に配設される。
絶縁膜７２８は、絶縁膜７２８と重なるさまざまな構造に由来する段差を平坦化すること
ができる。これにより、液晶層７５３の厚さを均一にすることができる。
例えば、絶縁性の無機材料、絶縁性の有機材料または無機材料と有機材料を含む絶縁性の
複合材料を、絶縁膜７２８に用いることができる（図４（Ａ）参照）。
具体的には、無機酸化物膜、無機窒化物膜もしくは無機酸化窒化物膜またはこれらから選
ばれた複数を積層した積層材料を、絶縁膜７２８に用いることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネー
ト、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の積
層材料もしくは複合材料などを絶縁膜７２８に用いることができる。また、感光性を有す
る材料を用いて形成してもよい。
《ソースドライバ回路部ＳＤ１》
例えば、集積回路をソースドライバ回路部ＳＤ１に用いることができる。具体的には、シ
リコン基板上に形成された集積回路を用いることができる（図１参照）。
例えば、ＣＯＧ（Ｃｈｉｐ ｏｎ ｇｌａｓｓ）法を用いて、基板７１０に設けられたパ
ッドにソースドライバ回路部ＳＤ１を実装できる。具体的には、異方性導電膜を用いて、
パッドに集積回路を実装できる。なお、パッドは、画素回路と電気的に接続される。
《ゲートドライバ回路部ＧＤ１》
例えば、トランジスタＭＥ２をゲートドライバ回路部ＧＤ１に用いることができる（図４
（Ａ）および図４（Ｂ）参照）。
例えば、実施の形態２または実施の形態３において説明するトランジスタをトランジスタ
ＭＥ２に用いることができる。
例えば、トランジスタＭＥ１が備える半導体膜７１８と同一の工程で形成することができ
る半導体膜をトランジスタＭＥ２に用いることができる。
なお、トランジスタＭＥ１と同一の構成を、トランジスタＭＥ２に用いることができる。
また、異なる構成をトランジスタＭＥ２に用いることができる。
《導電膜７２０》
導電膜７２０は、半導体膜７１８と重なる領域を備える。言い換えると、半導体膜７１８
を導電膜７２０および導電膜７０４の間に配置する。これにより、トランジスタＭＥ１ま
たはトランジスタＭＥ２の特性または信頼性を高めることができる。
導電膜７２０をトランジスタＭＥ２の第２のゲート電極に用いることができる。導電膜７
２０をトランジスタＭＥ１またはトランジスタＭＥ２の一部ということもできる。
例えば、導電膜７０４と同じ電位を供給することができる配線と導電膜７２０を電気的に
接続することができる。
例えば、配線部に用いる材料を導電膜７２０に用いることができる。具体的には、導電性
酸化物またはインジウムを含む導電性酸化物、酸化インジウム、インジウム錫酸化物、イ
ンジウム亜鉛酸化物、インジウム亜鉛ガリウム酸化物、酸化亜鉛、ガリウムを添加した酸
化亜鉛などを、導電膜７２０に用いることができる。
《配線部、端子部》
配線部は信号線７１１を備える。また、端子部は接続電極７１９を備える（図４（Ａ）参
照）。
信号線７１１は、接続電極７１９と電気的に接続される。また、信号線７１１の一部を接
続電極７１９に用いることができる。
接続電極７１９は、例えば、導電部材ＡＣＦ１を用いてフレキシブルプリント基板ＦＰＣ
１と電気的に接続される。
導電性を備える材料を信号線７１１および接続電極７１９に用いることができる。
例えば、無機導電性材料、有機導電性材料、金属または導電性セラミックスなどを信号線
７１１または接続電極７１９に用いることができる。
具体的には、アルミニウム、金、白金、銀、銅、クロム、タンタル、チタン、モリブデン
、タングステン、ニッケル、鉄、コバルト、パラジウムまたはマンガンから選ばれた金属
元素などを、信号線７１１または接続電極７１９に用いることができる。または、上述し
た金属元素を含む合金などを、信号線７１１または接続電極７１９に用いることができる
。特に、銅とマンガンの合金がウエットエッチング法を用いた微細加工に好適である。
具体的には、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン
膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タン
タル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、
そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造
等を信号線７１１または接続電極７１９に用いることができる。
具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、
ガリウムを添加した酸化亜鉛などの導電性酸化物を、信号線７１１または接続電極７１９
に用いることができる。
具体的には、グラフェンまたはグラファイトを含む膜を信号線７１１または接続電極７１
９に用いることができる。
例えば、酸化グラフェンを含む膜を形成し、酸化グラフェンを含む膜を還元することによ
り、グラフェンを含む膜を形成することができる。還元する方法としては、熱を加える方
法や還元剤を用いる方法等を挙げることができる。
具体的には、導電性高分子を信号線７１１または接続電極７１９に用いることができる。
《導電部材ＡＣＦ１》
例えば、はんだ、導電性ペーストまたは異方性導電膜等を、導電部材ＡＣＦ１に用いるこ
とができる。
具体的には、導電性を備える粒子と、粒子を分散する材料等を導電部材ＡＣＦ１に用いる
ことができる。
例えば、１μｍ以上２００μｍ以下好ましくは３μｍ以上１５０μｍ以下の大きさの球状
、柱状またはフィラー状等の形状を備える粒子を用いることができる。
例えば、ニッケルまたは金等を含む導電性の材料で被覆された粒子を用いることができる
。
具体的には、ポリスチレン、アクリル樹脂または酸化チタン等を含む粒子を用いることが
できる。
例えば、合成ゴム、熱硬化性樹脂、熱可塑性樹脂等を、粒子を分散する材料に用いること
ができる。
これにより、粒子を用いてフレキシブルプリント基板ＦＰＣ１と接続電極７１９を電気的
に接続することができる。
《基板７１０》
透光性を備える材料を基板７１０に用いることができる。また、研磨法を用いて厚さを薄
くした材料を基板７１０に用いることができる。
例えば、基材７１０Ａと絶縁膜７１０Ｂの積層材料を基板７１０に用いる。絶縁膜７１０
Ｂは、基材７１０Ａに含まれる不純物または外部からの不純物の拡散を抑制する機能を備
える。
作製工程中の熱処理に耐えうる程度の耐熱性を有する材料を基板７１０に用いることがで
きる。
例えば、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００
ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００
ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の面積が大きなガラス基板を基板
７１０に用いることができる。これにより、大型の表示装置を作製することができる。
有機材料、無機材料または有機材料と無機材料等の複合材料等を基板７１０に用いること
ができる。例えば、ガラス、セラミックス、金属等の無機材料を基板７１０に用いること
ができる。
具体的には、無アルカリガラス、ソーダ石灰ガラス、カリガラス、クリスタルガラス、石
英またはサファイア等を、基板７１０に用いることができる。具体的には、無機酸化物膜
、無機窒化物膜または無機酸窒化物膜等を、基板７１０に用いることができる。例えば、
酸化シリコン、窒化シリコン、酸化窒化シリコン、アルミナ膜等を、基板７１０に用いる
ことができる。ＳＵＳまたはアルミニウム等を、基板７１０に用いることができる。
例えば、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコ
ンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を基板７１０に用いることができる
。これにより、半導体素子を基板７１０に形成することができる。
例えば、樹脂、樹脂フィルムまたはプラスチック等の有機材料を基板７１０に用いること
ができる。具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリ
カーボネートまたはアクリル樹脂等の樹脂フィルムまたは樹脂板を、基板７１０に用いる
ことができる。
例えば、金属板、薄板状のガラス板または無機材料等の膜を樹脂フィルム等に貼り合わせ
た複合材料を基板７１０に用いることができる。例えば、繊維状または粒子状の金属、ガ
ラスもしくは無機材料等を樹脂フィルムに分散した複合材料を、基板７１０に用いること
ができる。例えば、繊維状または粒子状の樹脂もしくは有機材料等を無機材料に分散した
複合材料を、基板７１０に用いることができる。
また、単層の材料または複数の層が積層された材料を、基板７１０に用いることができる
。例えば、基材と基材に含まれる不純物の拡散を防ぐ絶縁膜等が積層された材料を、基板
７１０に用いることができる。具体的には、ガラスとガラスに含まれる不純物の拡散を防
ぐ酸化シリコン層、窒化シリコン層または酸化窒化シリコン層等から選ばれた一または複
数の膜が積層された材料を、基板７１０に用いることができる。または、樹脂と樹脂を透
過する不純物の拡散を防ぐ酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜等
が積層された材料を、基板７１０に用いることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネー
ト若しくはアクリル樹脂等の樹脂フィルム、樹脂板または積層体等を基板７１０に用いる
ことができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミド等）、ポ
リイミド、ポリカーボネート、ポリウレタン、アクリル樹脂、エポキシ樹脂、もしくはシ
リコーンなどのシロキサン結合を有する樹脂を含む材料を基板７１０に用いることができ
る。
具体的には、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥ
Ｎ）、ポリエーテルサルフォン（ＰＥＳ）またはアクリル等を基板７１０に用いることが
できる。
また、紙または木材などを基板７１０に用いることができる。
例えば、可撓性を有する基板を基板７１０に用いることができる。
なお、可撓性を有する基板にトランジスタまたは容量素子等を直接形成する方法を用いる
ことができる。また、耐熱性を備える工程用の基板にトランジスタまたは容量素子等を形
成し、可撓性を有する基板に形成されたトランジスタまたは容量素子等を転置する方法を
用いることができる。
《基板７７０》
透光性を備える材料を基板７７０に用いることができる。
例えば、基板７１０に用いることができる材料を基板７７０に用いることができる。
《シール材７３０》
無機材料、有機材料または無機材料と有機材料の複合材料等をシール材７３０に用いるこ
とができる。
例えば、熱溶融性の樹脂または硬化性の樹脂等の有機材料を、シール材７３０に用いるこ
とができる。
例えば、反応硬化型接着剤、光硬化型接着剤、熱硬化型接着剤または／および嫌気型接着
剤等の有機材料をシール材７３０に用いることができる。
具体的には、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミ
ド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラ
ル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等を含む接着剤をシール材７３０に
用いることができる。
《光学フィルム７７０Ｐ》
基板７７０は、光学フィルム７７０Ｐと液晶層７５３の間に挟まれる。光学フィルム７７
０Ｐは、第１の表示素子７５０ＥＢと重なる領域を備える。
例えば、偏光板、位相差板、拡散フィルムまたは集光フィルム等を光学フィルム７７０Ｐ
に用いることができる。
また、傷の発生を防ぐハードコート層などを光学フィルムに用いることができる。
《第２の表示部５００Ｅ》
第２の表示部５００Ｅは、画素部、配線部、ソースドライバ回路部ＳＤ２、ゲートドライ
バ回路部ＧＤ２または端子部を有する（図１および図５参照）。
また、第２の表示部５００Ｅは、基板５１０、絶縁膜５７０、構造体ＫＢ２または接合層
５３０を有する。
また、着色膜ＣＦ２または絶縁膜５７１を有する。
また、絶縁膜５２１Ａ、絶縁膜５２１Ｂ、隔壁５２８Ａまたは絶縁膜５２８Ｂを備える。
絶縁膜５７０は、基板５１０と重なる領域を備える。
接合層５３０は、基板５１０と絶縁膜５７０を貼り合わせる機能を備える。
構造体ＫＢ２は、基板５１０および絶縁膜５７０の間に配設される。構造体ＫＢ２は、所
定の距離の間隙を基板５１０および絶縁膜５７０の間に形成する機能を備える。
《画素部》
画素部は、画素を備える。
例えば、複数の副画素を画素に用いることができる。具体的には、青色の表示をする副画
素、緑色の表示をする副画素、赤色の表示をする副画素等を用いることができる。また、
白色の表示をする副画素または黄色の表示をする副画素等を用いることができる。
例えば、青色の表示をする画素の面積を、他の色の表示をする画素の面積より大きくする
。これにより、白色の表示を好適にすることができる。
《画素》
画素は、第２の表示素子５５０ＥＢ、着色膜ＣＦ２および画素回路を有する。
《第２の表示素子５５０ＥＢ》
第２の表示素子５５０ＥＢは、開口部７５１Ｈと重なる領域および開口部７５１Ｈに向け
て光を射出する機能を備える。
第２の表示素子５５０ＥＢは、光を射出する機能を開口部７５１Ｈと概略重なる形状の領
域に備える（図２参照）。
さまざまな発光素子を第２の表示素子５５０ＥＢに用いることができる。例えば、有機エ
レクトロルミネッセンス素子、無機エレクトロルミネッセンス素子または発光ダイオード
などを、第２の表示素子５５０ＥＢに用いることができる。
例えば、第３の導電膜５５１ＥＢと、第３の導電膜５５１ＥＢと重なる領域を備える第４
の導電膜５５２と、第３の導電膜５５１ＥＢおよび第４の導電膜５５２の間に配置される
発光性の材料を含む層５５３Ｅと、を、第２の表示素子５５０ＥＢに用いることができる
（図５参照）。
例えば、発光性の有機化合物を発光性の材料を含む層５５３Ｅに用いることができる。ま
たは、量子ドットを発光性の材料を含む層５５３Ｅに用いることができる。白色の光を射
出するように積層された積層体を、発光性の材料を含む層５５３Ｅに用いることができる
。具体的には、青色の光を射出する蛍光材料を含む発光性の材料を含む層と、緑色または
／および赤色の光を射出する蛍光材料以外の材料を含む層と、を積層した積層体を、発光
性の材料を含む層５５３Ｅに用いることができる。
例えば、配線部に用いる材料を第３の導電膜５５１ＥＢまたは第４の導電膜５５２に用い
ることができる。
例えば、可視光について反射性を有し且つ導電性を備える材料を、第３の導電膜５５１Ｅ
Ｂに用いることができる。
例えば、可視光について透光性を有し且つ導電性を備える材料を、第４の導電膜５５２に
用いることができる。
具体的には、導電性酸化物またはインジウムを含む導電性酸化物、酸化インジウム、イン
ジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などを
、第４の導電膜５５２に用いることができる。
または、光が透過する程度に薄い金属膜を第４の導電膜５５２に用いることができる。
《着色膜ＣＦ２》
着色膜ＣＦ２は、第１の導電膜７５１Ｅの開口部７５１Ｈおよび第２の表示素子５５０Ｅ
Ｂの間に配設される。
着色膜ＣＦ２は、開口部７５１Ｈおよび第２の表示素子５５０ＥＢと重なる領域を備え、
所定の色の光を透過する機能を備える。例えば、着色膜ＣＦ１を透過する光を透過する着
色膜を着色膜ＣＦ２に用いることができる。これにより、第２の表示素子５５０ＥＢが射
出する光の一部を、着色膜ＣＦ２、開口部７５１Ｈおよび着色膜ＣＦ１を透過して、表示
パネルの外側に取り出すことができる。なお、照射された光を所定の色の光に変換する機
能を備える材料を着色膜ＣＦ２に用いることができる。具体的には、量子ドットを着色膜
ＣＦ２に用いることができる。これにより、色純度の高い表示をすることができる。
例えば、着色膜ＣＦ１に用いることができる材料を着色膜ＣＦ２に用いることができる。
《画素回路》
トランジスタＭＥ３等を画素回路に用いることができる。
例えば、トランジスタＭＥ１に用いることができる構成を、トランジスタＭＥ３に用いる
ことができる。
例えば、実施の形態２または実施の形態３において説明するトランジスタをトランジスタ
ＭＥ３に用いることができる。
《絶縁膜》
着色膜ＣＦ２および接合層５３０の間に、絶縁膜５７１を備える。
絶縁膜５２１Ｂは、導電膜５０４と重なる領域および半導体膜と重なる領域を備える。
絶縁膜５２１Ａは、半導体膜および絶縁膜５２１Ｂの間に配設される（図５参照）。
《絶縁膜５２８Ｂ》
絶縁膜５２８Ｂは、絶縁膜５２８Ｂと重なるさまざまな構造に由来する段差を平坦化する
ことができる。
例えば、絶縁膜７２８に用いることができる材料を絶縁膜５２８Ｂに用いることができる
。
《隔壁５２８Ａ》
隔壁５２８Ａは、開口部を第２の表示素子５５０ＥＢと重なる領域に備える。例えば、絶
縁性を備える材料を隔壁５２８Ａに用いることができる。これにより、第２の表示素子５
５０ＥＢを隣接する他の構成から分離することができる。または、隔壁５２８Ａに設ける
開口部の形状を用いて、第２の表示素子の形状を決定することができる。
例えば、絶縁膜５２８Ｂに用いることができる材料を隔壁５２８Ａに用いることができる
。
《ソースドライバ回路部ＳＤ２》
例えば、集積回路をソースドライバ回路部ＳＤ２に用いることができる。具体的には、シ
リコン基板上に形成された集積回路を用いることができる（図１参照）。
例えば、ＣＯＧ（Ｃｈｉｐ ｏｎ ｇｌａｓｓ）法を用いて、基板５１０に設けられたパ
ッドにソースドライバ回路部ＳＤ２を実装できる。具体的には、異方性導電膜を用いて、
パッドに集積回路を実装できる。なお、パッドは、画素回路と電気的に接続される。
《ゲートドライバ回路部ＧＤ２》
例えば、トランジスタＭＥ４をゲートドライバ回路部ＧＤ２に用いることができる（図５
参照）。
例えば、実施の形態２または実施の形態３において説明するトランジスタをトランジスタ
ＭＥ４に用いることができる。
例えば、トランジスタＭＥ３が備える半導体膜と同一の工程で形成することができる半導
体膜をトランジスタＭＥ４に用いることができる。
なお、トランジスタＭＥ３と同一の構成を、トランジスタＭＥ４に用いることができる。
また、異なる構成をトランジスタＭＥ４に用いることができる。
《導電膜５２０》
導電膜５２０は、半導体膜と重なる領域を備える。言い換えると、半導体膜を導電膜５２
０および導電膜５０４の間に配置する。これにより、トランジスタＭＥ３またはトランジ
スタＭＥ４の信頼性を高めることができる。
導電膜５２０をトランジスタＭＥ４の第２のゲート電極に用いることができる。導電膜５
２０をトランジスタＭＥ３またはトランジスタＭＥ４の一部ということもできる。
例えば、導電膜５０４と同じ電位を供給することができる配線と導電膜５２０を電気的に
接続することができる。
例えば、配線部に用いる材料を導電膜５２０に用いることができる。具体的には、導電性
酸化物またはインジウムを含む導電性酸化物、酸化インジウム、インジウム錫酸化物、イ
ンジウム亜鉛酸化物、インジウム亜鉛ガリウム酸化物、酸化亜鉛、ガリウムを添加した酸
化亜鉛などを、導電膜５２０に用いることができる。
《配線部、端子部》
配線部は信号線を備える。また、端子部は接続電極５１９を備える（図５参照）。
信号線は、接続電極５１９と電気的に接続される。また、信号線の一部を接続電極５１９
に用いることができる。
接続電極５１９は、例えば、導電部材ＡＣＦ２を用いてフレキシブルプリント基板ＦＰＣ
２と電気的に接続される。
信号線７１１または接続電極７１９に用いることができる材料を、信号線または接続電極
５１９に用いることができる。
《導電部材ＡＣＦ２》
導電部材ＡＣＦ１に用いることができる材料を、導電部材ＡＣＦ２に用いることができる
。
《基板５１０》
作製工程中の熱処理に耐えうる程度の耐熱性を有する材料を基板５１０に用いることがで
きる。
例えば、基材５１０Ａと絶縁膜５１０Ｂの積層材料を基板５１０に用いる。絶縁膜５１０
Ｂは、基材５１０Ａに含まれる不純物または外部からの不純物の拡散を抑制する機能を備
える。
例えば、基板７１０に用いることができる材料を基板５１０に用いることができる。なお
、遮光性を備える材料も基板５１０に用いることができる。
《絶縁膜５７０》
例えば、単層の材料または複数の層が積層された材料を、絶縁膜５７０に用いることがで
きる。例えば、不純物の拡散を防ぐ絶縁膜等が積層された材料を、絶縁膜５７０に用いる
ことができる。具体的には、樹脂と樹脂等を透過する不純物の拡散を防ぐ酸化シリコン層
、窒化シリコン層または酸化窒化シリコン層等から選ばれた一または複数の膜が積層され
た材料を、絶縁膜５７０に用いることができる。
《接合層５３０》
無機材料、有機材料または無機材料と有機材料の複合材料等を接合層５３０に用いること
ができる。
例えば、シール材７３０に用いることができる材料を接合層５３０に用いることができる
。
《接着層５３５》
無機材料、有機材料または無機材料と有機材料の複合材料等を接着層５３５に用いること
ができる。
例えば、接合層５３０に用いることができる材料を接着層５３５に用いることができる。
＜表示パネルの構成例２．＞
本発明の一態様の表示パネルの別の構成について、図１、図２または図６乃至図８を参照
しながら説明する。
図６は、図１に示す切断線Ｘ１−Ｘ２、切断線Ｘ３−Ｘ４、切断線Ｘ５−Ｘ６における本
発明の一態様の表示パネルの構成を説明する断面図である。
図７（Ａ）は、図１に示す切断線Ｘ１−Ｘ２、切断線Ｘ３−Ｘ４、切断線Ｘ５−Ｘ６にお
ける本発明の一態様の表示パネルの第１の表示部７００Ｆの構成を説明する断面図であり
、図７（Ｂ）は、トランジスタの構成を説明する断面図である。
図８は、図１に示す切断線Ｘ１−Ｘ２、切断線Ｘ３−Ｘ４、切断線Ｘ５−Ｘ６における本
発明の一態様の表示パネルの第２の表示部５００Ｆの構成を説明する断面図である。
ここでは、上記で説明した表示パネルと異なる構成について詳細に説明し、同様の構成を
用いることができる部分は、上記の説明を援用する。
《第１の表示部７００Ｆ》
第１の表示部７００Ｆにおいて、平坦な第１の導電膜７５１Ｆを備える点、光学フィルム
７７０ＰＦを備える点および構造体ＫＢ１が基板７７０に設けられている点、トップゲー
ト型のトランジスタＭＦ１およびトランジスタＭＦ２を備える点が、図４を参照しながら
説明する第１の表示部７００Ｅと異なる。
例えば、２色性色素を含む偏光板を光学フィルム７７０ＰＦに用いることができる。
《第２の表示部５００Ｆ》
第２の表示部５００Ｆにおいて、着色膜ＣＦ２を備えない点および青色、緑色または赤色
等の光を射出する第２の表示素子５５０ＦＢを備える点、トップゲート型のトランジスタ
ＭＦ１およびトランジスタＭＦ２を備える点が、図３を参照しながら説明する第２の表示
部５００Ｅとは異なる。
他の副画素に配置された第２の表示素子とは異なる色を射出する第２の表示素子５００Ｆ
Ｂを、一の副画素に用いる。例えば、青色の光を射出する第２の表示素子５００ＦＢを一
の副画素に用い、他の副画素に緑色または赤色の光を射出する第２の表示素子を用いる。
具体的には、青色の光を射出する発光性の材料を含む層５５３Ｆを備える第２の表示素子
を、第２の表示素子５００ＦＢに用いる。また、緑色の光を射出する発光性の材料を含む
層または赤色の光を射出する発光性の材料を含む層を備える第２の表示素子を、他の副画
素に用いる。
なお、発光性の材料を含む層を形成する方法にシャドーマスクを用いる蒸着法またはイン
クジェット法を用いることができる。これにより、他の副画素に配置された第２の表示素
子とは異なる色を射出する第２の表示素子５００ＦＢを、一の副画素に用いることができ
る。
なお、第２の表示素子５５０ＦＢの形状を凹面鏡状にして、射出する光を開口部７５１Ｈ
に集光してもよい（図２０参照）。これにより、第２の表示素子５５０ＦＢの光を射出す
る機能を有する領域を、開口部７５１Ｈと重ならない領域に広げることができる。例えば
、開口部７５１Ｈと重ならない領域の面積を、重なる領域の面積に対して２０％より大き
くすることができる。これにより、第２の表示素子５５０ＦＢを流れる電流密度を低減し
、例えば発熱を抑制することができる。または、信頼性を向上することができる。または
、開口部７５１Ｈの大きさを小さくできる。
《トランジスタＭＦ１》
トランジスタＭＦ１は、絶縁膜７１０Ｂと重なる領域を備える導電膜７０４と、絶縁膜７
１０Ｂおよび導電膜７０４の間に配設される領域を備える半導体膜７１８と、を備える。
なお、導電膜７０４はゲート電極の機能を備える（図７（Ｂ）参照）。
半導体膜７１８は、導電膜７０４と重ならない第１の領域７１８Ａおよび第２の領域７１
８Ｂと、第１の領域７１８Ａおよび第２の領域７１８Ｂの間に導電膜７０４と重なる第３
の領域７１８Ｃを備える。
トランジスタＭＦ１は、第３の領域７１８Ｃおよび導電膜７０４の間に絶縁膜７０６を備
える。なお、絶縁膜７０６はゲート絶縁膜の機能を備える。
第１の領域７１８Ａおよび第２の領域７１８Ｂは、第３の領域７１８Ｃに比べて低抵抗化
され、ソース領域の機能またはドレイン領域の機能を備える。
なお、例えば後述する酸化物半導体膜の抵抗率の制御方法を、半導体膜７１８に第１の領
域７１８Ａおよび第２の領域７１８Ｂを形成する方法に用いることができる。具体的には
、希ガスを含むガスを用いるプラズマ処理を適用することができる。例えば、導電膜７０
４をマスクに用いると、第３の領域７１８Ｃの形状の一部を導電膜７０４の端部の形状と
自己整合することができる。
トランジスタＭＦ１は、第１の領域７１８Ａと接する導電膜７１２Ａと、第２の領域７１
８Ｂと接する導電膜７１２Ｂと、を備える。導電膜７１２Ａおよび導電膜７１２Ｂは、ソ
ース電極またはドレイン電極の機能を備える。
トランジスタＭＦ１と同一の工程で形成できるトランジスタをトランジスタＭＦ２に用い
ることができる。
＜酸化物半導体膜の抵抗率の制御方法＞
酸化物半導体膜の抵抗率を制御する方法について説明する。
所定の抵抗率を備える酸化物半導体膜を、導電膜７２０、第１の領域７１８Ａまたは第２
の領域７１８Ｂに用いることができる。
例えば、酸化物半導体膜に含まれる水素、水等の不純物の濃度及び／又は膜中の酸素欠損
を制御する方法を、酸化物半導体膜の抵抗率を制御する方法に用いることができる。
具体的には、水素、水等の不純物濃度及び／又は膜中の酸素欠損を増加または低減する方
法にプラズマ処理を用いることができる。
具体的には、希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ）、水素、ボロン、リン及び窒素の
中から選ばれた一種以上を含むガスを用いて行うプラズマ処理を適用できる。例えば、Ａ
ｒ雰囲気下でのプラズマ処理、Ａｒと水素の混合ガス雰囲気下でのプラズマ処理、アンモ
ニア雰囲気下でのプラズマ処理、Ａｒとアンモニアの混合ガス雰囲気下でのプラズマ処理
、または窒素雰囲気下でのプラズマ処理などを適用できる。これにより、キャリア密度が
高く、抵抗率が低い酸化物半導体膜にすることができる。
または、イオン注入法、イオンドーピング法またはプラズマイマージョンイオンインプラ
ンテーション法などを用いて、水素、ボロン、リンまたは窒素を酸化物半導体膜に注入し
て、抵抗率が低い酸化物半導体膜にすることができる。
または、水素を含む絶縁膜を酸化物半導体膜に接して形成し、絶縁膜から酸化物半導体膜
に水素を拡散させて、キャリア密度が高く、抵抗率が低い酸化物半導体膜にすることがで
きる。
例えば、膜中の含有水素濃度が１×１０２２ａｔｏｍｓ／ｃｍ３以上の絶縁膜を酸化物半
導体膜に接して形成することで、効果的に水素を酸化物半導体膜に含有させることができ
る。具体的には、窒化シリコン膜を酸化物半導体膜に接して形成する絶縁膜に用いること
ができる。
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、
酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損に
水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金
属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。こ
れにより、キャリア密度が高く、抵抗率が低い酸化物半導体膜にすることができる。
具体的には、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ
Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度が、８×１０１９ａｔｏｍｓ／ｃ
ｍ３以上、好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上、より好ましくは５×１０２
０ａｔｏｍｓ／ｃｍ３以上である酸化物半導体を導電膜７２０に好適に用いることができ
る。
一方、抵抗率の高い酸化物半導体をトランジスタのチャネルが形成される半導体膜に用い
ることができる。
例えば、酸素を含む絶縁膜、別言すると、酸素を放出することが可能な絶縁膜を酸化物半
導体に接して形成し、絶縁膜から酸化物半導体膜に酸素を供給させて、膜中または界面の
酸素欠損を補填することができる。これにより、抵抗率が高い酸化物半導体膜にすること
ができる。
例えば、酸化シリコン膜または酸化窒化シリコン膜を、酸素を放出することが可能な絶縁
膜に用いることができる。
酸素欠損が補填され、水素濃度が低減された酸化物半導体膜は、高純度真性化、又は実質
的に高純度真性化された酸化物半導体膜といえる。ここで、実質的に真性とは、酸化物半
導体膜のキャリア密度が、８×１０１１個／ｃｍ３未満、好ましくは１×１０１１／ｃｍ
３未満、さらに好ましくは１×１０１０個／ｃｍ３未満であることを指す。高純度真性ま
たは実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリ
ア密度を低くすることができる。また、高純度真性または実質的に高純度真性である酸化
物半導体膜は、欠陥準位密度が低いため、トラップ準位密度を低減することができる。
また、高純度真性または実質的に高純度真性である酸化物半導体膜を備えるトランジスタ
は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長が１０μｍの素
子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの
範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×
１０−１３Ａ以下という特性を備えることができる。
上述した高純度真性または実質的に高純度真性である酸化物半導体膜をチャネル領域に用
いるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
具体的には、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ
Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度が、２×１０２０ａｔｏｍｓ／ｃ
ｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１
９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０
１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さ
らに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下である酸化物半導体を、トランジス
タのチャネルが形成される半導体に好適に用いることができる。
なお、半導体膜７１８よりも水素濃度及び／又は酸素欠損量が多く、抵抗率が低い酸化物
半導体膜を、導電膜７２０に用いる。
また、導電膜７２０に含まれる水素濃度は、半導体膜７１８に含まれる水素濃度の２倍以
上、好ましくは１０倍以上である。
また、導電膜７２０の抵抗率は、半導体膜７１８の抵抗率の１×１０−８倍以上１×１０
−１倍未満である。
具体的には、導電膜７２０の抵抗率は、１×１０−３Ωｃｍ以上１×１０４Ωｃｍ未満、
好ましくは、１×１０−３Ωｃｍ以上１×１０−１Ωｃｍ未満である。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態２）
本実施の形態では、本発明の一態様の表示パネルに用いることができるトランジスタの構
成について、図９を参照しながら説明する。
＜半導体装置の構成例＞
図９（Ａ）は、トランジスタ１００の上面図であり、図９（Ｃ）は、図９（Ａ）に示す切
断線Ｘ１−Ｘ２間における切断面の断面図に相当し、図９（Ｄ）は、図９（Ａ）に示す切
断線Ｙ１−Ｙ２間における切断面の断面図に相当する。なお、図９（Ａ）において、煩雑
になることを避けるため、トランジスタ１００の構成要素の一部（ゲート絶縁膜として機
能する絶縁膜等）を省略して図示している。また、切断線Ｘ１−Ｘ２方向をチャネル長方
向、切断線Ｙ１−Ｙ２方向をチャネル幅方向と呼称する場合がある。なお、トランジスタ
の上面図においては、以降の図面においても図９（Ａ）と同様に、構成要素の一部を省略
して図示する場合がある。
なお、トランジスタ１００を実施の形態１において説明する表示パネルに用いることがで
きる。
例えば、トランジスタ１００をトランジスタＭＥ１に用いる場合は、基板１０２を基板７
１０に、導電膜１０４を導電膜７０４に、絶縁膜１０６および絶縁膜１０７が積層された
積層膜を絶縁膜７０６に、酸化物半導体膜１０８を半導体膜７１８に、導電膜１１２ａを
導電膜７１２Ａに、導電膜１１２ｂを導電膜７１２Ｂに、絶縁膜１１４および絶縁膜１１
６の積層膜を絶縁膜７２１Ａに、絶縁膜１１８を絶縁膜７２１Ｂに、それぞれ読み替える
ことができる。
トランジスタ１００は、基板１０２上のゲート電極として機能する導電膜１０４と、基板
１０２及び導電膜１０４上の絶縁膜１０６と、絶縁膜１０６上の絶縁膜１０７と、絶縁膜
１０７上の酸化物半導体膜１０８と、酸化物半導体膜１０８と電気的に接続されるソース
電極として機能する導電膜１１２ａと、酸化物半導体膜１０８と電気的に接続されるドレ
イン電極として機能する導電膜１１２ｂと、を有する。また、トランジスタ１００上、よ
り詳しくは、導電膜１１２ａ、１１２ｂ及び酸化物半導体膜１０８上には絶縁膜１１４、
１１６、及び絶縁膜１１８が設けられる。絶縁膜１１４、１１６、１１８は、トランジス
タ１００の保護絶縁膜としての機能を有する。
また、酸化物半導体膜１０８は、ゲート電極として機能する導電膜１０４側の酸化物半導
体膜１０８ａと、酸化物半導体膜１０８ａ上の酸化物半導体膜１０８ｂと、を有する。ま
た、絶縁膜１０６及び絶縁膜１０７は、トランジスタ１００のゲート絶縁膜としての機能
を有する。
酸化物半導体膜１０８としては、Ｉｎ−Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、
Ｃｅ、Ｎｄ、またはＨｆを表す）酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物を用いることができる。
とくに、酸化物半導体膜１０８としては、Ｉｎ−Ｍ−Ｚｎ酸化物を用いると好ましい。
また、酸化物半導体膜１０８ａは、Ｉｎの原子数比がＭの原子数比より多い第１の領域を
有する。また、酸化物半導体膜１０８ｂは、酸化物半導体膜１０８ａよりもＩｎの原子数
比が少ない第２の領域を有する。また、第２の領域は、第１の領域よりも薄い部分を有す
る。
酸化物半導体膜１０８ａにＩｎの原子数比がＭの原子数比より多い第１の領域を有するこ
とで、トランジスタ１００の電界効果移動度（単に移動度、またはμＦＥという場合があ
る）を高くすることができる。具体的には、トランジスタ１００の電界効果移動度が１０
ｃｍ２／Ｖｓを超えることが可能となる。
例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートドラ
イバ（とくに、ゲートドライバが有するシフトレジスタの出力端子に接続されるデマルチ
プレクサ）に用いることで、額縁幅の狭い（狭額縁ともいう）半導体装置または表示装置
を提供することができる。
一方で、Ｉｎの原子数比がＭの原子数比より多い第１の領域を有する酸化物半導体膜１０
８ａとすることで、光照射時にトランジスタ１００の電気特性が変動しやすくなる。しか
しながら、本発明の一態様の半導体装置においては、酸化物半導体膜１０８ａ上に酸化物
半導体膜１０８ｂが形成されている。また、酸化物半導体膜１０８ｂのチャネル領域の膜
厚が酸化物半導体膜１０８ａの膜厚よりも小さい。
また、酸化物半導体膜１０８ｂは、酸化物半導体膜１０８ａよりもＩｎの原子数比が少な
い第２の領域を有するため、酸化物半導体膜１０８ａよりもＥｇが大きくなる。したがっ
て、酸化物半導体膜１０８ａと、酸化物半導体膜１０８ｂとの積層構造である酸化物半導
体膜１０８は、光負バイアスストレス試験による耐性が高くなる。
上記構成の酸化物半導体膜とすることで、光照射時における酸化物半導体膜１０８の光吸
収量を低減させることができる。したがって、光照射時におけるトランジスタ１００の電
気特性の変動を抑制することができる。また、本発明の一態様の半導体装置においては、
絶縁膜１１４または絶縁膜１１６中に過剰の酸素を含有する構成のため、光照射における
トランジスタ１００の電気特性の変動をさらに、抑制することができる。
ここで、酸化物半導体膜１０８について、図９（Ｂ）を用いて詳細に説明する。
図９（Ｂ）は、図９（Ｃ）を用いて示すトランジスタ１００の断面の、酸化物半導体膜１
０８の近傍を拡大した断面図である。
図９（Ｂ）において、酸化物半導体膜１０８ａの膜厚をｔ１として、酸化物半導体膜１０
８ｂの膜厚をｔ２−１、及びｔ２−２として、それぞれ示している。酸化物半導体膜１０
８ａ上には、酸化物半導体膜１０８ｂが設けられているため、導電膜１１２ａ、１１２ｂ
の形成時において、酸化物半導体膜１０８ａがエッチングガスまたはエッチング溶液等に
曝されることがない。したがって、酸化物半導体膜１０８ａにおいては、膜減りがない、
または極めて少ない。一方で、酸化物半導体膜１０８ｂにおいては、導電膜１１２ａ、１
１２ｂの形成時において、酸化物半導体膜１０８ｂの導電膜１１２ａ、１１２ｂと重なら
ない部分がエッチングされ、凹部が形成される。すなわち、酸化物半導体膜１０８ｂの導
電膜１１２ａ、１１２ｂと重なる領域の膜厚がｔ２−１となり、酸化物半導体膜１０８ｂ
の導電膜１１２ａ、１１２ｂと重ならない領域の膜厚がｔ２−２となる。
酸化物半導体膜１０８ａと酸化物半導体膜１０８ｂの膜厚の関係は、ｔ２−１＞ｔ１＞ｔ
２−２となると好ましい。このような膜厚の関係とすることによって、高い電界効果移動
度を有し、且つ光照射時における、しきい値電圧の変動量が少ないトランジスタとするこ
とが可能となる。
また、トランジスタ１００が有する酸化物半導体膜１０８は、酸素欠損が形成されるとキ
ャリアである電子が生じ、ノーマリーオン特性になりやすい。したがって、酸化物半導体
膜１０８中の酸素欠損、とくに酸化物半導体膜１０８ａ中の酸素欠損を減らすことが、安
定したトランジスタ特性を得る上でも重要となる。そこで、本発明の一態様のトランジス
タの構成においては、酸化物半導体膜１０８上の絶縁膜、ここでは、酸化物半導体膜１０
８上の絶縁膜１１４及び／又は絶縁膜１１６に過剰な酸素を導入することで、絶縁膜１１
４及び／又は絶縁膜１１６から酸化物半導体膜１０８中に酸素を移動させ、酸化物半導体
膜１０８中、とくに酸化物半導体膜１０８ａ中の酸素欠損を補填することを特徴とする。
なお、絶縁膜１１４、１１６としては、化学量論的組成よりも過剰に酸素を含有する領域
（酸素過剰領域）を有することがより好ましい。別言すると、絶縁膜１１４、１１６は、
酸素を放出することが可能な絶縁膜である。なお、絶縁膜１１４、１１６に酸素過剰領域
を設けるには、例えば、成膜後の絶縁膜１１４、１１６に酸素を導入して、酸素過剰領域
を形成する。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイ
マージョンイオン注入法、プラズマ処理等を用いることができる。
また、酸化物半導体膜１０８ａ中の酸素欠損を補填するためには、酸化物半導体膜１０８
ｂのチャネル領域近傍の膜厚を薄くした方が好適である。したがって、ｔ２−２＜ｔ１の
関係を満たせばよい。例えば、酸化物半導体膜１０８ｂのチャネル領域近傍の膜厚として
は、好ましくは１ｎｍ以上２０ｎｍ以下、さらに好ましくは、３ｎｍ以上１０ｎｍ以下で
ある。
以下に、本実施の形態の半導体装置に含まれるその他の構成要素について、詳細に説明す
る。
《基板》
基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の
耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サフ
ァイア基板等を、基板１０２として用いてもよい。また、シリコンや炭化シリコンを材料
とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基
板、ＳＯＩ基板等を適用することも可能である。
また、これらの基板上に半導体素子が設けられたものを、基板１０２として用いてもよい
。
なお、基板１０２として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０
ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００
ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４０
０ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。
また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１００
を形成してもよい。または、基板１０２とトランジスタ１００の間に剥離層を設けてもよ
い。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より分
離し、他の基板に転載するのに用いることができる。その際、トランジスタ１００は耐熱
性の劣る基板や可撓性の基板にも転載できる。
《ゲート電極、ソース電極、及びドレイン電極として機能する導電膜》
ゲート電極として機能する導電膜１０４、及びソース電極として機能する導電膜１１２ａ
、及びドレイン電極として機能する導電膜１１２ｂとしては、クロム（Ｃｒ）、銅（Ｃｕ
）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ
）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッ
ケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）から選ばれた金属元素、または上述した金
属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形
成することができる。
また、導電膜１０４、１１２ａ、１１２ｂは、単層構造でも、二層以上の積層構造として
もよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン
膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上
にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタ
ングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層
し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタ
ン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれ
た一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、導電膜１０４、１１２ａ、１１２ｂには、インジウム錫酸化物、酸化タングステン
を含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを
含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、
酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用するこ
ともできる。
また、導電膜１０４、１１２ａ、１１２ｂには、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃ
ｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ−Ｘ合金膜を用いる
ことで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可
能となる。
《ゲート絶縁膜として機能する絶縁膜》
トランジスタ１００のゲート絶縁膜として機能する絶縁膜１０６、１０７としては、プラ
ズマ化学気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ
Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ））法、スパッタリング法等により、酸化シリコン
膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、
酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タ
ンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜
を一種以上含む絶縁膜を、それぞれ用いることができる。なお、絶縁膜１０６、１０７の
積層構造とせずに、上述の材料から選択された単層の絶縁膜、または３層以上の絶縁膜を
用いてもよい。
また、絶縁膜１０６は、酸素の透過を抑制するブロッキング膜としての機能を有する。例
えば、絶縁膜１０７、１１４、１１６及び／または酸化物半導体膜１０８中に過剰の酸素
を供給する場合において、絶縁膜１０６は酸素の透過を抑制することができる。
なお、トランジスタ１００のチャネル領域として機能する酸化物半導体膜１０８と接する
絶縁膜１０７は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素
を含有する領域（酸素過剰領域）を有することがより好ましい。別言すると、絶縁膜１０
７は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜１０７に酸素過剰領域を
設けるには、例えば、酸素雰囲気下にて絶縁膜１０７を形成すればよい。または、成膜後
の絶縁膜１０７に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法とし
ては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズ
マ処理等を用いることができる。
また、絶縁膜１０７として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハ
フニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸
化シリコンを用いる場合に比べて膜厚を大きくできるため、トンネル電流によるリーク電
流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現すること
ができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニ
ウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとする
ためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例とし
ては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定
されない。
なお、本実施の形態では、絶縁膜１０６として窒化シリコン膜を形成し、絶縁膜１０７と
して酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率
が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トランジ
スタ１００のゲート絶縁膜として、窒化シリコン膜を含むことで絶縁膜を物理的に厚膜化
することができる。よって、トランジスタ１００の絶縁耐圧の低下を抑制、さらには絶縁
耐圧を向上させて、トランジスタ１００の静電破壊を抑制することができる。
《酸化物半導体膜》
酸化物半導体膜１０８としては、先に示す材料を用いることができる。
酸化物半導体膜１０８がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜する
ために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを
満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比とし
て、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝
２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１が好ましい
。
また、酸化物半導体膜１０８がＩｎ−Ｍ−Ｚｎ酸化物の場合、スパッタリングターゲット
としては、多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用いると好ましい。多結晶
のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用いることで、結晶性を有する酸化物半導体
膜１０８を形成しやすくなる。なお、成膜される酸化物半導体膜１０８の原子数比はそれ
ぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラ
スマイナス４０％の変動を含む。例えば、スパッタリングターゲットとして、原子数比が
Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１を用いる場合、成膜される酸化物半導体膜１０８の原
子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３近傍となる場合がある。
例えば、酸化物半導体膜１０８ａとしては、上述のＩｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：
Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１等のスパッタリングターゲット
を用いて形成すればよい。また、酸化物半導体膜１０８ｂとしては、上述のＩｎ：Ｍ：Ｚ
ｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２等を用いて形成すればよい。なお、酸
化物半導体膜１０８ｂに用いるスパッタリングターゲットの金属元素の原子数比としては
、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たす必要はなく、Ｉｎ≧Ｍ、Ｚｎ＜Ｍを満たす組成でもよい。
具体的には、Ｉｎ：Ｍ：Ｚｎ＝３：２：１等が挙げられる。
また、酸化物半導体膜１０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅ
Ｖ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化
物半導体を用いることで、トランジスタ１００のオフ電流を低減することができる。とく
に、酸化物半導体膜１０８ａには、エネルギーギャップが２ｅＶ以上、好ましくは２ｅＶ
以上３．０ｅＶ以下の酸化物半導体膜を用い、酸化物半導体膜１０８ｂには、エネルギー
ギャップが２．５ｅＶ以上３．５ｅＶ以下の酸化物半導体膜を用いると、好適である。ま
た、酸化物半導体膜１０８ａよりも酸化物半導体膜１０８ｂのエネルギーギャップが大き
い方が好ましい。
また、酸化物半導体膜１０８ａ、及び酸化物半導体膜１０８ｂの厚さは、それぞれ３ｎｍ
以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以
上５０ｎｍ以下とする。なお、先に記載の膜厚の関係を満たすと好ましい。
また、酸化物半導体膜１０８ｂとしては、キャリア密度の低い酸化物半導体膜を用いる。
例えば、酸化物半導体膜１０８ｂは、キャリア密度が１×１０１７個／ｃｍ３以下、好ま
しくは１×１０１５個／ｃｍ３以下、さらに好ましくは１×１０１３個／ｃｍ３以下、よ
り好ましくは１×１０１１個／ｃｍ３以下とする。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果
移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とする
トランジスタの半導体特性を得るために、酸化物半導体膜１０８ａ、及び酸化物半導体膜
１０８ｂのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距
離、密度等を適切なものとすることが好ましい。
なお、酸化物半導体膜１０８ａ、及び酸化物半導体膜１０８ｂとしては、それぞれ不純物
濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性
を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠
陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよ
ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少
ないため、キャリア密度を低くすることができる。従って、該酸化物半導体膜にチャネル
領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリー
オンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性であ
る酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある
。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著し
く小さく、チャネル幅が１×１０６μｍでチャネル長が１０μｍの素子であっても、ソー
ス電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ
電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下と
いう特性を得ることができる。
したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体膜にチャネル領
域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタと
することができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失する
までに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、ト
ラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気
特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはア
ルカリ土類金属等がある。
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、
酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損に
水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金
属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、
水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりや
すい。このため、酸化物半導体膜１０８は水素ができる限り低減されていることが好まし
い。具体的には、酸化物半導体膜１０８において、ＳＩＭＳ分析により得られる水素濃度
を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３
以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／
ｃｍ３以下、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０
１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下と
する。
また、酸化物半導体膜１０８ａにおいて、第１４族元素の一つであるシリコンや炭素が含
まれると、酸化物半導体膜１０８ａにおいて酸素欠損が増加し、ｎ型化してしまう。この
ため、酸化物半導体膜１０８ａにおけるシリコンや炭素の濃度と、酸化物半導体膜１０８
ａとの界面近傍のシリコンや炭素の濃度（ＳＩＭＳ分析により得られる濃度）を、２×１
０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする
。
また、酸化物半導体膜１０８ａにおいて、ＳＩＭＳ分析により得られるアルカリ金属また
はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１
０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半
導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してし
まうことがある。このため、酸化物半導体膜１０８ａのアルカリ金属またはアルカリ土類
金属の濃度を低減することが好ましい。
また、酸化物半導体膜１０８ａに窒素が含まれていると、キャリアである電子が生じ、キ
ャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体膜を
用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体膜にお
いて、窒素はできる限り低減されていることが好ましい、例えば、ＳＩＭＳ分析により得
られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
また、酸化物半導体膜１０８ａ、及び酸化物半導体膜１０８ｂは、それぞれ非単結晶構造
でもよい。非単結晶構造は、例えば、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ
Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微
結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位
密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
《トランジスタの保護絶縁膜として機能する絶縁膜》
絶縁膜１１４、１１６は、酸化物半導体膜１０８に酸素を供給する機能を有する。また、
絶縁膜１１８は、トランジスタ１００の保護絶縁膜としての機能を有する。また、絶縁膜
１１４、１１６は、酸素を有する。また、絶縁膜１１４は、酸素を透過することのできる
絶縁膜である。なお、絶縁膜１１４は、後に形成する絶縁膜１１６を形成する際の、酸化
物半導体膜１０８へのダメージ緩和膜としても機能する。
絶縁膜１１４としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎ
ｍ以下の酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜１１４は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により
、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が
３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、絶縁膜１１４に含
まれる欠陥密度が多いと、該欠陥に酸素が結合してしまい、絶縁膜１１４における酸素の
透過量が減少してしまう。
なお、絶縁膜１１４においては、外部から絶縁膜１１４に入った酸素が全て絶縁膜１１４
の外部に移動せず、絶縁膜１１４にとどまる酸素もある。また、絶縁膜１１４に酸素が入
ると共に、絶縁膜１１４に含まれる酸素が絶縁膜１１４の外部へ移動することで、絶縁膜
１１４において酸素の移動が生じる場合もある。絶縁膜１１４として酸素を透過すること
ができる酸化物絶縁膜を形成すると、絶縁膜１１４上に設けられる、絶縁膜１１６から脱
離する酸素を、絶縁膜１１４を介して酸化物半導体膜１０８に移動させることができる。
また、絶縁膜１１４は、窒素酸化物に起因する準位密度が低い酸化物絶縁膜を用いて形成
することができる。なお、当該窒素酸化物に起因する準位密度は、酸化物半導体膜の価電
子帯の上端のエネルギー（Ｅｖ＿ｏｓ）と酸化物半導体膜の伝導帯の下端のエネルギー（
Ｅｃ＿ｏｓ）の間に形成され得る場合がある。上記酸化物絶縁膜として、窒素酸化物の放
出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミニ
ウム膜等を用いることができる。
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法において
、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの
放出量が１×１０１８個／ｃｍ３以上５×１０１９個／ｃｍ３以下である。なお、アンモ
ニアの放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０
℃以下の加熱処理による放出量とする。
窒素酸化物（ＮＯｘ、ｘは０より大きく２以下、好ましくは１以上２以下）、代表的には
ＮＯ２またはＮＯは、絶縁膜１１４などに準位を形成する。当該準位は、酸化物半導体膜
１０８のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁膜１１４及び
酸化物半導体膜１０８の界面に拡散すると、当該準位が絶縁膜１１４側において電子をト
ラップする場合がある。この結果、トラップされた電子が、絶縁膜１１４及び酸化物半導
体膜１０８界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさ
せてしまう。
また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁膜１１４に
含まれる窒素酸化物は、加熱処理において、絶縁膜１１６に含まれるアンモニアと反応す
るため、絶縁膜１１４に含まれる窒素酸化物が低減される。このため、絶縁膜１１４及び
酸化物半導体膜１０８の界面において、電子がトラップされにくい。
絶縁膜１１４として、上記酸化物絶縁膜を用いることで、トランジスタのしきい値電圧の
シフトを低減することが可能であり、トランジスタの電気特性の変動を低減することがで
きる。
なお、トランジスタの作製工程の加熱処理、代表的には３００℃以上３５０℃未満の加熱
処理により、絶縁膜１１４は、１００Ｋ以下のＥＳＲで測定して得られたスペクトルにお
いてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．
００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナ
ルが観測される。なお、第１のシグナル及び第２のシグナルのスプリット幅、並びに第２
のシグナル及び第３のシグナルのスプリット幅は、ＸバンドのＥＳＲ測定において約５ｍ
Ｔである。また、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．０
０１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下で
ある第３のシグナルのスピンの密度の合計が１×１０１８ｓｐｉｎｓ／ｃｍ３未満であり
、代表的には１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満
である。
なお、１００Ｋ以下のＥＳＲスペクトルにおいてｇ値が２．０３７以上２．０３９以下の
第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．
９６４以上１．９６６以下の第３のシグナルは、窒素酸化物（ＮＯｘ、ｘは０より大きく
２以下、好ましくは１以上２以下）起因のシグナルに相当する。窒素酸化物の代表例とし
ては、一酸化窒素、二酸化窒素等がある。即ち、ｇ値が２．０３７以上２．０３９以下の
第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１
．９６４以上１．９６６以下である第３のシグナルのスピンの密度の合計が少ないほど、
酸化物絶縁膜に含まれる窒素酸化物の含有量が少ないといえる。
また、上記酸化物絶縁膜は、ＳＩＭＳで測定される窒素濃度が６×１０２０ａｔｏｍｓ／
ｃｍ３以下である。
膜の表面温度が２２０℃以上３５０℃以下であり、シラン及び一酸化二窒素を用いたＰＥ
ＣＶＤ法を用いて、上記酸化物絶縁膜を形成することで、緻密であり、且つ硬度の高い膜
を形成することができる。
絶縁膜１１６は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用
いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加
熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸
化物絶縁膜は、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１９
ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸
化物絶縁膜である。なお、上記ＴＤＳにおける膜の表面温度としては１００℃以上７００
℃以下、または１００℃以上５００℃以下の範囲が好ましい。
絶縁膜１１６としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上４
００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜１１６は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により
、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が
１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、さらには１×１０１８ｓｐｉｎｓ／ｃｍ３以
下であることが好ましい。なお、絶縁膜１１６は、絶縁膜１１４と比較して酸化物半導体
膜１０８から離れているため、絶縁膜１１４より、欠陥密度が多くともよい。
また、絶縁膜１１４、１１６は、同種の材料の絶縁膜を用いることができるため、絶縁膜
１１４と絶縁膜１１６の界面が明確に確認できない場合がある。したがって、本実施の形
態においては、絶縁膜１１４と絶縁膜１１６の界面は、破線で図示している。なお、本実
施の形態においては、絶縁膜１１４と絶縁膜１１６の２層構造について説明したが、これ
に限定されず、例えば、絶縁膜１１４の単層構造としてもよい。
絶縁膜１１８は、窒素を有する。また、絶縁膜１１８は、窒素及びシリコンを有する。ま
た、絶縁膜１１８は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキン
グできる機能を有する。絶縁膜１１８を設けることで、酸化物半導体膜１０８からの酸素
の外部への拡散と、絶縁膜１１４、１１６に含まれる酸素の外部への拡散と、外部から酸
化物半導体膜１０８への水素、水等の入り込みを防ぐことができる。絶縁膜１１８として
は、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコ
ン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、酸素
、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁
膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよ
い。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニ
ウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸
化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
なお、上記記載の、導電膜、絶縁膜、酸化物半導体膜などの様々な膜は、スパッタリング
法やＰＥＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ（Ｃｈｅ
ｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成してもよい。熱ＣＶＤ法
の例としてＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ
）法を用いても良い。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成
されることが無いという利点を有する。
熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧ま
たは減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行
ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順
次チャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例
えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上の
原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料
ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２
の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャ
リアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい
。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、
第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を成
膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層されて
薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返す
ことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序
を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細
なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、上記実施形態の導電膜、絶縁膜、酸化物半
導体膜、金属酸化膜などの様々な膜を形成することができ、例えば、Ｉｎ−Ｇａ−Ｚｎ−
Ｏ膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜
鉛を用いる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３である。また、
トリメチルガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜鉛の化学式
は、Ｚｎ（ＣＨ３）２である。また、これらの組み合わせに限定されず、トリメチルガリ
ウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジ
メチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒と
ハフニウム前駆体化合物を含む液体（ハフニウムアルコキシドや、テトラキスジメチルア
ミドハフニウム（ＴＤＭＡＨ）などのハフニウムアミド）を気化させた原料ガスと、酸化
剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハフ
ニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テトラ
キス（エチルメチルアミド）ハフニウムなどがある。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒
とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウム（ＴＭＡ）など）を気
化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチルア
ルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（ジ
メチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，
２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサク
ロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ２
、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガ
スとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ６
ガスとＨ２ガスを用いてタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ
４ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ
膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎ−
Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを用いてＧａＯ層を形成し、更
にその後Ｚｎ（ＣＨ３）２ガスとＯ３ガスを用いてＺｎＯ層を形成する。なお、これらの
層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚ
ｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変
えてＡｒ等の不活性ガスで水をバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈ
を含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ
（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２
Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用いても良い。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態３）
本実施の形態では、本発明の一態様の表示パネルに用いることができるトランジスタの構
成について、図１０を参照しながら説明する。
＜半導体装置の構成例＞
図１０（Ａ）は、トランジスタ１００の上面図であり、図１０（Ｂ）は、図１０（Ａ）に
示す切断線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１０（Ｃ）は、図１０（Ａ
）に示す切断線Ｙ１−Ｙ２間における切断面の断面図に相当する。なお、図１０（Ａ）に
おいて、煩雑になることを避けるため、トランジスタ１００の構成要素の一部（ゲート絶
縁膜として機能する絶縁膜等）を省略して図示している。また、切断線Ｘ１−Ｘ２方向を
チャネル長方向、切断線Ｙ１−Ｙ２方向をチャネル幅方向と呼称する場合がある。なお、
トランジスタの上面図においては、以降の図面においても図１０（Ａ）と同様に、構成要
素の一部を省略して図示する場合がある。
なお、トランジスタ１００を実施の形態１において説明する表示パネル等に用いることが
できる。
例えば、トランジスタ１００をトランジスタＭＥ１に用いる場合は、基板１０２を基板７
１０に、導電膜１０４を導電膜７０４に、絶縁膜１０６および絶縁膜１０７の積層膜を絶
縁膜７０６に、酸化物半導体膜１０８を半導体膜７１８に、導電膜１１２ａを導電膜７１
２Ａに、導電膜１１２ｂを導電膜７１２Ｂに、絶縁膜１１４および絶縁膜１１６の積層膜
を絶縁膜７２１Ａに、絶縁膜１１８を絶縁膜７２１Ｂに、導電膜１２０ｂを導電膜７２０
に、それぞれ読み替えることができる。
トランジスタ１００は、基板１０２上の第１のゲート電極として機能する導電膜１０４と
、基板１０２及び導電膜１０４上の絶縁膜１０６と、絶縁膜１０６上の絶縁膜１０７と、
絶縁膜１０７上の酸化物半導体膜１０８と、酸化物半導体膜１０８と電気的に接続される
ソース電極として機能する導電膜１１２ａと、酸化物半導体膜１０８と電気的に接続され
るドレイン電極として機能する導電膜１１２ｂと、酸化物半導体膜１０８、導電膜１１２
ａ、及び１１２ｂ上の絶縁膜１１４、１１６と、絶縁膜１１６上に設けられ、且つ導電膜
１１２ｂと電気的に接続される導電膜１２０ａと、絶縁膜１１６上の導電膜１２０ｂと、
絶縁膜１１６及び導電膜１２０ａ、１２０ｂ上の絶縁膜１１８と、を有する。
また、トランジスタ１００において、絶縁膜１０６、１０７は、トランジスタ１００の第
１のゲート絶縁膜としての機能を有し、絶縁膜１１４、１１６は、トランジスタ１００の
第２のゲート絶縁膜としての機能を有し、絶縁膜１１８は、トランジスタ１００の保護絶
縁膜としての機能を有する。なお、本明細書等において、絶縁膜１０６、１０７を第１の
絶縁膜と、絶縁膜１１４、１１６を第２の絶縁膜と、絶縁膜１１８を第３の絶縁膜と、そ
れぞれ呼称する場合がある。
なお、導電膜１２０ｂをトランジスタ１００の第２のゲート電極に用いることができる。
また、トランジスタ１００を表示パネルに用いる場合は、導電膜１２０ａを表示素子の電
極等に用いることができる。
また、酸化物半導体膜１０８は、第１のゲート電極として機能する導電膜１０４側の酸化
物半導体膜１０８ｂと、酸化物半導体膜１０８ｂ上の酸化物半導体膜１０８ｃと、を有す
る。また、酸化物半導体膜１０８ｂ及び酸化物半導体膜１０８ｃは、Ｉｎと、Ｍ（ＭはＡ
ｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有する。
例えば、酸化物半導体膜１０８ｂとしては、Ｉｎの原子数比がＭの原子数比より多い領域
を有すると好ましい。また、酸化物半導体膜１０８ｃとしては、酸化物半導体膜１０８ｂ
よりもＩｎの原子数が少ない領域を有すると好ましい。
酸化物半導体膜１０８ｂが、Ｉｎの原子数比がＭの原子数比より多い領域を有することで
、トランジスタ１００の電界効果移動度（単に移動度、またはμＦＥという場合がある）
を高くすることができる。具体的には、トランジスタ１００の電界効果移動度が１０ｃｍ
２／Ｖｓを超える、さらに好ましくはトランジスタ１００の電界効果移動度が３０ｃｍ２
／Ｖｓを超えることが可能となる。
例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートドラ
イバ（とくに、ゲートドライバが有するシフトレジスタの出力端子に接続されるデマルチ
プレクサ）に用いることで、額縁幅の狭い（狭額縁ともいう）半導体装置または表示装置
を提供することができる。
一方で、酸化物半導体膜１０８ｂが、Ｉｎの原子数比がＭの原子数比より多い領域を有す
る場合、光照射時にトランジスタ１００の電気特性が変動しやすくなる。しかしながら、
本発明の一態様の半導体装置においては、酸化物半導体膜１０８ｂ上に酸化物半導体膜１
０８ｃが形成されている。また、酸化物半導体膜１０８ｃは、酸化物半導体膜１０８ｂよ
りもＩｎの原子数比が少ない領域を有するため、酸化物半導体膜１０８ｂよりもＥｇが大
きくなる。したがって、酸化物半導体膜１０８ｂと、酸化物半導体膜１０８ｃとの積層構
造である酸化物半導体膜１０８は、光負バイアスストレス試験による耐性を高めることが
可能となる。
また、酸化物半導体膜１０８中、特に酸化物半導体膜１０８ｂのチャネル領域に混入する
水素または水分などの不純物は、トランジスタ特性に影響を与えるため問題となる。した
がって、酸化物半導体膜１０８ｂ中のチャネル領域においては、水素または水分などの不
純物が少ないほど好ましい。また、酸化物半導体膜１０８ｂ中のチャネル領域に形成され
る酸素欠損は、トランジスタ特性に影響を与えるため問題となる。例えば、酸化物半導体
膜１０８ｂのチャネル領域中に酸素欠損が形成されると、該酸素欠損に水素が結合し、キ
ャリア供給源となる。酸化物半導体膜１０８ｂのチャネル領域中にキャリア供給源が生成
されると、酸化物半導体膜１０８ｂを有するトランジスタ１００の電気特性の変動、代表
的にはしきい値電圧のシフトが生じる。したがって、酸化物半導体膜１０８ｂのチャネル
領域においては、酸素欠損が少ないほど好ましい。
そこで、本発明の一態様においては、酸化物半導体膜１０８に接する絶縁膜、具体的には
、酸化物半導体膜１０８の下方に形成される絶縁膜１０７、及び酸化物半導体膜１０８の
上方に形成される絶縁膜１１４、１１６が過剰酸素を含有する構成である。絶縁膜１０７
、及び絶縁膜１１４、１１６から酸化物半導体膜１０８へ酸素または過剰酸素を移動させ
ることで、酸化物半導体膜中の酸素欠損を低減することが可能となる。よって、トランジ
スタ１００の電気特性、特に光照射におけるトランジスタ１００の変動を抑制することが
可能となる。
また、本発明の一態様においては、絶縁膜１０７、及び絶縁膜１１４、１１６に過剰酸素
を含有させるために、作製工程の増加がない、または作製工程の増加が極めて少ない作製
方法を用いる。よって、トランジスタ１００の歩留まりを高くすることが可能である。
具体的には、酸化物半導体膜１０８ｂを形成する工程において、スパッタリング法を用い
、酸素ガスを含む雰囲気にて酸化物半導体膜１０８ｂを形成することで、酸化物半導体膜
１０８ｂの被形成面となる、絶縁膜１０７に酸素または過剰酸素を添加する。
また、導電膜１２０ａ、１２０ｂを形成する工程において、スパッタリング法を用い、酸
素ガスを含む雰囲気にて導電膜１２０ａ、１２０ｂを形成することで、導電膜１２０ａ、
１２０ｂの被形成面となる、絶縁膜１１６に酸素または過剰酸素を添加する。なお、絶縁
膜１１６に酸素または過剰酸素を添加する際に、絶縁膜１１６の下方に位置する絶縁膜１
１４、及び酸化物半導体膜１０８にも酸素または過剰酸素が添加される場合がある。
＜酸化物導電体＞
次に、酸化物導電体について説明する。導電膜１２０ａ、１２０ｂを形成する工程におい
て、導電膜１２０ａ、１２０ｂは、絶縁膜１１４、１１６から酸素の放出を抑制する保護
膜として機能する。また、導電膜１２０ａ、１２０ｂは、絶縁膜１１８を形成する工程の
前においては、半導体としての機能を有し、絶縁膜１１８を形成する工程の後においては
、導電膜１２０ａ、１２０ｂは、導電体としての機能を有する。
導電膜１２０ａ、１２０ｂを導電体として機能させるためには、導電膜１２０ａ、１２０
ｂに酸素欠損を形成し、該酸素欠損に絶縁膜１１８から水素を添加すると、伝導帯近傍に
ドナー準位が形成される。この結果、導電膜１２０ａ、１２０ｂは、導電性が高くなり導
電体化する。導電体化された導電膜１２０ａ、１２０ｂを、それぞれ酸化物導電体という
ことができる。一般に、酸化物半導体は、エネルギーギャップが大きいため、可視光に対
して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する酸化物半
導体である。したがって、酸化物導電体は、ドナー準位による吸収の影響は小さく、可視
光に対して酸化物半導体と同程度の透光性を有する。
＜半導体装置の構成要素＞
以下に、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
なお、以下の材料については、実施の形態２において説明する材料と同様の材料を用いる
ことができる。
実施の形態２において説明する基板１０２に用いることができる材料を基板１０２に用い
ることができる。また、実施の形態２において説明する絶縁膜１０６、１０７に用いるこ
とができる材料を絶縁膜１０６、１０７に用いることができる。
また、実施の形態２において説明するゲート電極、ソース電極、及びドレイン電極として
機能する導電膜に用いることができる材料を、第１のゲート電極、ソース電極、及びドレ
イン電極として機能する導電膜に用いることができる。
《酸化物半導体膜》
酸化物半導体膜１０８としては、先に示す材料を用いることができる。
酸化物半導体膜１０８ｂがＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜す
るために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ＞Ｍを満たすこ
とが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ
：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．
１等が挙げられる。
また、酸化物半導体膜１０８ｃがＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を
成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≦Ｍを満
たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として
、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝１
：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ
＝１：４：５等が挙げられる。
また、酸化物半導体膜１０８ｂ及び酸化物半導体膜１０８ｃがＩｎ−Ｍ−Ｚｎ酸化物の場
合、スパッタリングターゲットとしては、多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲッ
トを用いると好ましい。多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用いることで
、結晶性を有する酸化物半導体膜１０８ｂ及び酸化物半導体膜１０８ｃを形成しやすくな
る。なお、成膜される酸化物半導体膜１０８ｂ及び酸化物半導体膜１０８ｃの原子数比は
それぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比の
プラスマイナス４０％の変動を含む。例えば、酸化物半導体膜１０８ｂのスパッタリング
ターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１を用いる場合、成膜さ
れる酸化物半導体膜１０８ｂの原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３近傍となる場
合がある。
また、酸化物半導体膜１０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅ
Ｖ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化
物半導体を用いることで、トランジスタ１００のオフ電流を低減することができる。とく
に、酸化物半導体膜１０８ｂには、エネルギーギャップが２ｅＶ以上、好ましくは２ｅＶ
以上３．０ｅＶ以下の酸化物半導体膜を用い、酸化物半導体膜１０８ｃには、エネルギー
ギャップが２．５ｅＶ以上３．５ｅＶ以下の酸化物半導体膜を用いると、好適である。ま
た、酸化物半導体膜１０８ｂよりも酸化物半導体膜１０８ｃのエネルギーギャップが大き
い方が好ましい。
また、酸化物半導体膜１０８ｂ、及び酸化物半導体膜１０８ｃの厚さは、それぞれ３ｎｍ
以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以
上５０ｎｍ以下とする。
また、酸化物半導体膜１０８ｃとしては、キャリア密度の低い酸化物半導体膜を用いる。
例えば、酸化物半導体膜１０８ｃは、キャリア密度が１×１０１７個／ｃｍ３以下、好ま
しくは１×１０１５個／ｃｍ３以下、さらに好ましくは１×１０１３個／ｃｍ３以下、よ
り好ましくは１×１０１１個／ｃｍ３以下とする。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果
移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とする
トランジスタの半導体特性を得るために、酸化物半導体膜１０８ｂ、及び酸化物半導体膜
１０８ｃのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距
離、密度等を適切なものとすることが好ましい。
なお、酸化物半導体膜１０８ｂ、及び酸化物半導体膜１０８ｃとしては、それぞれ不純物
濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性
を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠
陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよ
ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少
ないため、キャリア密度を低くすることができる。従って、該酸化物半導体膜にチャネル
領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリー
オンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性であ
る酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある
。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著し
く小さく、チャネル幅が１×１０６μｍでチャネル長が１０μｍの素子であっても、ソー
ス電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ
電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下と
いう特性を得ることができる。
したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体膜にチャネル領
域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタと
することができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失する
までに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、ト
ラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気
特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはア
ルカリ土類金属等がある。
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、
酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損に
水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金
属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、
水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりや
すい。このため、酸化物半導体膜１０８は水素ができる限り低減されていることが好まし
い。具体的には、酸化物半導体膜１０８において、ＳＩＭＳ分析により得られる水素濃度
を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３
以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／
ｃｍ３以下、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０
１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下と
する。
また、酸化物半導体膜１０８ｂは、酸化物半導体膜１０８ｃよりも水素濃度が少ない領域
を有すると好ましい。酸化物半導体膜１０８ｂの方が、酸化物半導体膜１０８ｃよりも水
素濃度が少ない領域を有すことにより、信頼性の高い半導体装置とすることができる。
また、酸化物半導体膜１０８ｂにおいて、第１４族元素の一つであるシリコンや炭素が含
まれると、酸化物半導体膜１０８ｂにおいて酸素欠損が増加し、ｎ型化してしまう。この
ため、酸化物半導体膜１０８ｂにおけるシリコンや炭素の濃度と、酸化物半導体膜１０８
ｂとの界面近傍のシリコンや炭素の濃度（ＳＩＭＳ分析により得られる濃度）を、２×１
０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする
。
また、酸化物半導体膜１０８ｂにおいて、ＳＩＭＳ分析により得られるアルカリ金属また
はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１
０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半
導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してし
まうことがある。このため、酸化物半導体膜１０８ｂのアルカリ金属またはアルカリ土類
金属の濃度を低減することが好ましい。
また、酸化物半導体膜１０８ｂに窒素が含まれていると、キャリアである電子が生じ、キ
ャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体膜を
用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体膜にお
いて、窒素はできる限り低減されていることが好ましい、例えば、ＳＩＭＳ分析により得
られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
また、酸化物半導体膜１０８ｂ、及び酸化物半導体膜１０８ｃは、それぞれ非単結晶構造
でもよい。非単結晶構造は、例えば、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ
Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微
結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位
密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
《第２のゲート絶縁膜として機能する絶縁膜》
絶縁膜１１４、１１６は、トランジスタ１００の第２のゲート絶縁膜として機能する。ま
た、絶縁膜１１４、１１６は、酸化物半導体膜１０８に酸素を供給する機能を有する。す
なわち、絶縁膜１１４、１１６は、酸素を有する。また、絶縁膜１１４は、酸素を透過す
ることのできる絶縁膜である。なお、絶縁膜１１４は、後に形成する絶縁膜１１６を形成
する際の、酸化物半導体膜１０８へのダメージ緩和膜としても機能する。
例えば、実施の形態２において説明する絶縁膜１１４、１１６を絶縁膜１１４、１１６に
用いることができる。
《導電膜として機能する酸化物半導体膜、及び第２のゲート電極として機能する酸化物半
導体膜》
先に記載の酸化物半導体膜１０８と同様の材料を、導電膜１２０ａ、及び第２のゲート電
極として機能する導電膜１２０ｂに用いることができる。
すなわち、導電膜１２０ａ、及び第２のゲート電極として機能する導電膜１２０ｂは、酸
化物半導体膜１０８（酸化物半導体膜１０８ｂ及び酸化物半導体膜１０８ｃ）に含まれる
金属元素を有する。例えば、第２のゲート電極として機能する導電膜１２０ｂと、酸化物
半導体膜１０８（酸化物半導体膜１０８ｂ及び酸化物半導体膜１０８ｃ）と、が同一の金
属元素を有する構成とすることで、製造コストを抑制することが可能となる。
例えば、導電膜１２０ａ、及び第２のゲート電極として機能する導電膜１２０ｂとしては
、Ｉｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタ
リングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍを満たすことが好ましい。このよう
なスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝２：１：３
、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１等が挙げられる。
また、導電膜１２０ａ、及び第２のゲート電極として機能する導電膜１２０ｂの構造とし
ては、単層構造または２層以上の積層構造とすることができる。なお、導電膜１２０ａ、
１２０ｂが積層構造の場合においては、上記のスパッタリングターゲットの組成に限定さ
れない。
《トランジスタの保護絶縁膜として機能する絶縁膜》
絶縁膜１１８は、トランジスタ１００の保護絶縁膜として機能する。
絶縁膜１１８は、水素及び窒素のいずれか一方または双方を有する。または、絶縁膜１１
８は、窒素及びシリコンを有する。また、絶縁膜１１８は、酸素、水素、水、アルカリ金
属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜１１８を設けること
で、酸化物半導体膜１０８からの酸素の外部への拡散と、絶縁膜１１４、１１６に含まれ
る酸素の外部への拡散と、外部から酸化物半導体膜１０８への水素、水等の入り込みを防
ぐことができる。
また、絶縁膜１１８は、導電膜１２０ａ、及び第２のゲート電極として機能する導電膜１
２０ｂに、水素及び窒素のいずれか一方または双方を供給する機能を有する。特に絶縁膜
１１８としては、水素を含み、当該水素を導電膜１２０ａ、１２０ｂに供給する機能を有
すると好ましい。絶縁膜１１８から導電膜１２０ａ、１２０ｂに水素が供給されることで
、導電膜１２０ａ、１２０ｂは、導電体としての機能を有する。
絶縁膜１１８としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜と
しては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等
がある。
なお、上記記載の、導電膜、絶縁膜、酸化物半導体膜などの様々な膜は、スパッタリング
法やＰＥＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ（Ｃｈｅ
ｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成してもよい。熱ＣＶＤ法
の例としてＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ
）法を用いても良い。具体的には、実施の形態２において説明する方法により形成するこ
とができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態４）
本実施の形態では、本発明の一態様の入出力装置の構成について、図１１を参照しながら
説明する。
図１１は、入出力装置８００の構成を説明する分解図である。
入出力装置８００は、表示パネル８０６および表示パネル８０６と重なる領域を備えるタ
ッチセンサ８０４を有する。なお、入出力装置８００は、タッチパネルということができ
る。
入出力装置８００は、タッチセンサ８０４および表示パネル８０６を駆動する駆動回路８
１０と、駆動回路８１０に電力を供給するバッテリ８１１と、タッチセンサ８０４、表示
パネル８０６、駆動回路８１０およびバッテリ８１１を収納する筐体部を有する。
《タッチセンサ８０４》
タッチセンサ８０４は、表示パネル８０６と重なる領域を備える。なお、ＦＰＣ８０３は
タッチセンサ８０４と電気的に接続される。
例えば、抵抗膜方式、静電容量方式または光電変換素子を用いる方式等をタッチセンサ８
０４に用いることができる。
なお、タッチセンサ８０４を表示パネル８０６の一部に用いてもよい。
《表示パネル８０６》
例えば、実施の形態１において説明する表示パネルを表示パネル８０６に用いることがで
きる。なお、ＦＰＣ８０５は、表示パネル８０６と電気的に接続される。
《駆動回路８１０》
例えば、電源回路または信号処理回路等を駆動回路８１０に用いることができる。なお、
バッテリまたは外部の商用電源に供給される電力を利用することができる。
信号処理回路は、ビデオ信号及びクロック信号を出力する機能を備える。
電源回路は、所定の電力を供給する機能を備える。
《筐体部》
例えば、上部カバー８０１と、上部カバー８０１と嵌めあわせられる下部カバー８０２と
、上部カバー８０１および下部カバー８０２で囲まれる領域に収納されるフレーム８０９
と、を筐体部に用いることができる。
フレーム８０９は、表示パネル８０６を保護する機能、駆動回路８１０の動作に伴い発生
する電磁波を遮断する機能または放熱板としての機能を有する。
金属、樹脂またはエラストマー等を、上部カバー８０１、下部カバー８０２またはフレー
ム８０９に用いることができる。
《バッテリ８１１》
バッテリ８１１は、電力を供給する機能を備える。
なお、偏光板、位相差板、プリズムシートなどの部材を入出力装置８００に用いることが
できる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態５）
本実施の形態では、本発明の一態様の情報処理装置の構成について、図１２乃至図１５を
参照しながら説明する。
図１２（Ａ）は、情報処理装置２００の構成を説明するブロック図である。図１２（Ｂ）
は、情報処理装置２００の外観の一例を説明する投影図である。
図１３（Ａ）は、表示部２３０の構成を説明するブロック図である。図１３（Ｂ）は、表
示部２３０Ｂの構成を説明するブロック図である。図１３（Ｃ）および図１３（Ｄ）は、
画素２３２（ｉ，ｊ）の構成を説明する回路図である。
＜情報処理装置の構成例＞
本実施の形態で説明する情報処理装置２００は、演算装置２１０と入出力装置２２０と、
を有する（図１２（Ａ）参照）。
そして、演算装置２１０は、位置情報Ｐ１を供給され、画像情報Ｖおよび制御情報を供給
する機能を備える。
入出力装置２２０は、位置情報Ｐ１を供給する機能を備え、画像情報Ｖおよび制御情報を
供給される。
入出力装置２２０は、画像情報Ｖを表示する表示部２３０および位置情報Ｐ１を供給する
入力部２４０を備える。
また、表示部２３０は、第１の表示素子および第１の表示素子と重なる第２の表示素子を
備える。また、第１の表示素子を駆動する第１の画素回路および第２の表示素子を駆動す
る第２の画素回路を備える。
入力部２４０は、ポインタの位置を検知して、位置に基づいて決定された位置情報Ｐ１を
供給する機能を備える。
演算装置２１０は、位置情報Ｐ１に基づいてポインタの移動速度を決定する機能を備える
。
演算装置２１０は、画像情報Ｖのコントラストまたは明るさを移動速度に基づいて決定す
る機能を備える。
本実施の形態で説明する情報処理装置２００は、位置情報Ｐ１を供給し、画像情報Ｖを供
給される入出力装置２２０と、位置情報Ｐ１を供給され画像情報Ｖを供給する演算装置２
１０と、を含んで構成され、演算装置２１０は、位置情報Ｐ１の移動速度に基づいて画像
情報Ｖのコントラストまたは明るさを決定する機能を備える。
これにより、画像情報の表示位置を移動する際に、使用者の目に与える負担を軽減するこ
とができ、使用者の目にやさしい表示をすることができる。また、消費電力を低減し、直
射日光等の明るい場所においても優れた視認性を提供できる。その結果、利便性または信
頼性に優れた新規な情報処理装置を提供することができる。
＜構成＞
本発明の一態様の情報処理装置は、演算装置２１０または入出力装置２２０を備える。
《演算装置２１０》
演算装置２１０は、演算部２１１および記憶部２１２を備える。また、伝送路２１４およ
び入出力インターフェース２１５を備える（図１２（Ａ）参照）。
《演算部２１１》
演算部２１１は、例えばプログラムを実行する機能を備える。例えば、実施の形態６にお
いて説明するＣＰＵを用いることができる。これにより、消費電力を十分に低減すること
ができる。
《記憶部２１２》
記憶部２１２は、例えば演算部２１１が実行するプログラム、初期情報、設定情報または
画像等を記憶する機能を有する。
具体的には、ハードディスク、フラッシュメモリまたは酸化物半導体を含むトランジスタ
を用いたメモリ等を用いることができる。
《入出力インターフェース２１５、伝送路２１４》
入出力インターフェース２１５は端子または配線を備え、情報を供給し、情報を供給され
る機能を備える。例えば、伝送路２１４と電気的に接続することができる。また、入出力
装置２２０と電気的に接続することができる。
伝送路２１４は配線を備え、情報を供給し、情報を供給される機能を備える。例えば、入
出力インターフェース２１５と電気的に接続することができる。また、演算部２１１また
は記憶部２１２と電気的に接続することができる。
《入出力装置２２０》
入出力装置２２０は、表示部２３０、入力部２４０、検知部２５０または通信部２９０を
備える。
《表示部２３０》
表示部２３０は、表示領域２３１と、駆動回路ＧＤと、駆動回路ＳＤと、を有する（図１
３（Ａ）参照）。例えば、実施の形態１において説明する表示パネルを用いることができ
る。これにより、消費電力を低減することができる。
表示領域２３１は、行方向に配設される複数の画素２３２（ｉ，１）乃至２３２（ｉ，ｎ
）と、列方向に配設される複数の画素２３２（１，ｊ）乃至２３２（ｍ，ｊ）と、複数の
画素２３２（ｉ，１）乃至２３２（ｉ，ｎ）と電気的に接続される走査線Ｇ（ｉ）と、複
数の画素２３２（１，ｊ）乃至２３２（ｍ，ｊ）と電気的に接続される信号線Ｓ（ｊ）と
、配線ＶＣＯＭを備える。なお、ｉは１以上ｍ以下の整数であり、ｊは１以上ｎ以下の整
数であり、ｍおよびｎは１以上の整数である。
なお、画素２３２（ｉ，ｊ）は、第１の表示部に配設される部分２３２（ｉ，ｊ）１と、
第２の表示部に配設される部分２３２（ｉ，ｊ）２と、を有する（図１３（Ｃ）および図
１３（Ｄ）参照）。第１の表示部に配設される部分２３２（ｉ，ｊ）１は、走査線Ｇ（ｉ
）１、信号線Ｓ（ｊ）１および配線ＶＣＯＭ１と電気的に接続される。第２の表示部に配
設される部分２３２（ｉ，ｊ）２は、走査線Ｇ（ｉ）２、信号線Ｓ（ｊ）２、配線ＶＣＯ
Ｍ２および配線ＡＮＯと電気的に接続される。走査線Ｇ（ｉ）は、走査線Ｇ（ｉ）１およ
び走査線Ｇ（ｉ）２を含み、信号線Ｓ（ｊ）は、信号線Ｓ（ｊ）１および信号線Ｓ（ｊ）
２を含む。
また、表示部は、複数の駆動回路を有することができる。例えば、表示部２３０Ｂは、駆
動回路ＧＤＡおよび駆動回路ＧＤＢを有することができる（図１３（Ｂ）参照）。
《駆動回路ＧＤ》
駆動回路ＧＤは、制御情報に基づいて選択信号を供給する機能を有する。
一例を挙げれば、制御情報に基づいて、３０Ｈｚ以上、好ましくは６０Ｈｚ以上の頻度で
一の走査線に選択信号を供給する機能を備える。これにより、動画像をなめらかに表示す
ることができる。
例えば、制御情報に基づいて、３０Ｈｚ未満、好ましくは１Ｈｚ未満より好ましくは一分
に一回未満の頻度で一の走査線に選択信号を供給する機能を備える。これにより、フリッ
カーが抑制された状態で静止画像を表示することができる。
また、例えば、複数の駆動回路を備える場合、駆動回路ＧＤＡが選択信号を供給する頻度
と、駆動回路ＧＤＢが選択信号を供給する頻度を、異ならせることができる。具体的には
、動画像を滑らかに表示する領域に、静止画像をフリッカーが抑制された状態で表示する
領域より高い頻度で選択信号を供給することができる。
《駆動回路ＳＤ》
駆動回路ＳＤは、画像情報Ｖに基づいて画像信号を供給する機能を有する。
《画素２３２（ｉ，ｊ）》
画素２３２（ｉ，ｊ）は、第１の表示素子２３５ＬＣおよび第１の表示素子２３５ＬＣと
重なる第２の表示素子２３５ＥＬを備える。また、第１の表示素子２３５ＬＣを駆動する
第１の画素回路および第２の表示素子２３５ＥＬを駆動する第２の画素回路を備える（図
１３（Ｃ）および図１３（Ｄ））。
《第１の表示素子２３５ＬＣ》
例えば、光の透過を制御する機能を備える表示素子を、第１の表示素子２３５ＬＣに用い
ることができる。具体的には、偏光板および液晶素子またはシャッター方式のＭＥＭＳ表
示素子等を用いることができる。
具体的には、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＴＮ（Ｔｗｉｓ
ｔｅｄ Ｎｅｍａｔｉｃ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉ
ｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃ
ｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉ
ｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ
Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕ
ｉｄ Ｃｒｙｓｔａｌ）モードなどの駆動方法を用いて駆動することができる液晶素子を
用いることができる。
また、例えば垂直配向（ＶＡ）モード、具体的には、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ
Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅ
ｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏ
ｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＣＰＡ（Ｃｏｎｔｉｎｕｏｕ
ｓ Ｐｉｎｗｈｅｅｌ Ａｌｉｇｎｍｅｎｔ））モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓ
ｕｐｅｒ−Ｖｉｅｗ）モードなどの駆動方法を用いて駆動することができる液晶素子を用
いることができる。
第１の表示素子２３５ＬＣは、第１の電極と、第２の電極と、液晶層と、を有する。液晶
層は、第１の電極および第２の電極の間の電圧を用いて配向を制御することができる液晶
材料を含む。例えば、液晶層の厚さ方向（縦方向ともいう）、横方向または斜め方向の電
界を、液晶材料の配向を制御する電界に用いることができる。
例えば、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性
液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレ
ステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示
す。または、ブルー相を示す液晶材料を用いることができる。
《第２の表示素子２３５ＥＬ》
例えば、光を射出する機能を備える表示素子を第２の表示素子２３５ＥＬに用いることが
できる。具体的には、有機ＥＬ素子を用いることができる。
具体的には、白色の光を射出する有機ＥＬ素子を第２の表示素子２３５ＥＬに用いること
ができる。または、青色の光、緑色の光または赤色の光を射出する有機ＥＬ素子を第２の
表示素子２３５ＥＬに用いることができる。
《画素回路》
表示素子に応じた回路を画素回路に用いることができる。
例えば、走査線Ｇ（ｉ）１、信号線Ｓ（ｊ）１および配線ＶＣＯＭ１と電気的に接続し、
液晶素子を駆動する駆動回路について説明する（図１３（Ｃ）参照）。
スイッチおよび容量素子Ｃ１等を画素回路に用いることができる。または、例えば、トラ
ンジスタ、ダイオード、抵抗素子、またはインダクタなどを画素回路に用いることができ
る。
例えば、複数のトランジスタをスイッチに用いることができる。または、並列に接続され
た複数のトランジスタ、直列に接続された複数のトランジスタ、直列と並列が組み合わさ
れて接続された複数のトランジスタを、一のスイッチに用いることができる。
例えば、第１の表示素子２３５ＬＣの第１の電極と、第１の電極と重なる領域を備える導
電膜を用いて、容量素子を形成してもよい。
例えば、画素回路は、ゲート電極が走査線Ｇ（ｉ）１と電気的に接続され、第１の電極が
信号線Ｓ（ｊ）１と電気的に接続され、スイッチとして機能するトランジスタＳＷを有す
る。また、第１の電極がトランジスタＳＷの第２の電極と電気的に接続され、第２の電極
が配線ＶＣＯＭ１と電気的に接続された第１の表示素子２３５ＬＣを有する。また、第１
の電極がトランジスタＳＷの第２の電極と電気的に接続され、第２の電極が配線ＶＣＯＭ
１と電気的に接続された容量素子Ｃ１を有する。
また、例えば、走査線Ｇ（ｉ）２、信号線Ｓ（ｊ）２、配線ＶＣＯＭ２および配線ＡＮＯ
と電気的に接続し、有機ＥＬ素子を駆動する駆動回路について説明する（図１３（Ｄ）参
照）。
例えば、画素回路は、ゲート電極が走査線Ｇ（ｉ）２と電気的に接続され、第１の電極が
信号線Ｓ（ｊ）２と電気的に接続され、スイッチとして機能するトランジスタＳＷ２を有
する。また、第１の電極がトランジスタＳＷ２の第２の電極と電気的に接続され、第２の
電極が配線ＡＮＯと電気的に接続される容量素子Ｃ２を有する。また、ゲート電極がトラ
ンジスタＳＷ２と電気的に接続され、第１の電極が配線ＡＮＯと電気的に接続されるトラ
ンジスタＭを有する。また、第１の電極がトランジスタＭの第２の電極と電気的に接続さ
れ、第２の電極が配線ＶＣＯＭ２と電気的に接続される第２の表示素子２３５ＥＬを有す
る（図１３（Ｄ）参照）。
《トランジスタ》
例えば、同一の工程で形成することができる半導体膜を駆動回路および画素回路のトラン
ジスタに用いることができる。
例えば、ボトムゲート型のトランジスタまたはトップゲート型のトランジスタなどを用い
ることができる。
ところで、例えば、アモルファスシリコンを半導体に用いるボトムゲート型のトランジス
タの製造ラインは、酸化物半導体を半導体に用いるボトムゲート型のトランジスタの製造
ラインに容易に改造できる。また、例えばポリシリコンを半導体に用いるトップゲート型
の製造ラインは、酸化物半導体を半導体に用いるトップゲート型のトランジスタの製造ラ
インに容易に改造できる。
例えば、４族の元素を含む半導体を用いるトランジスタを利用することができる。具体的
には、シリコンを含む半導体を半導体膜に用いることができる。例えば、単結晶シリコン
、ポリシリコン、微結晶シリコンまたはアモルファスシリコンなどを半導体膜に用いたト
ランジスタを用いることができる。
なお、半導体膜にポリシリコンを用いるトランジスタの作製に要する温度は、半導体膜に
単結晶シリコンを用いるトランジスタに比べて低い。
また、ポリシリコンを半導体膜に用いるトランジスタの電界効果移動度は、アモルファス
シリコンを半導体膜に用いるトランジスタに比べて高い。これにより、画素の開口率を向
上することができる。また、極めて高い精細度で設けられた画素と、ゲート駆動回路およ
びソース駆動回路を同一の基板上に形成することができる。その結果、電子機器を構成す
る部品数を低減することができる。
また、ポリシリコンを半導体膜に用いるトランジスタの信頼性は、アモルファスシリコン
を半導体膜に用いるトランジスタに比べて優れる。
例えば、酸化物半導体を用いるトランジスタを利用することができる。具体的には、イン
ジウムを含む酸化物半導体またはインジウムとガリウムと亜鉛を含む酸化物半導体を半導
体膜に用いることができる。
一例を挙げれば、オフ状態におけるリーク電流が、半導体膜にアモルファスシリコンを用
いたトランジスタより小さいトランジスタを用いることができる。具体的には、半導体膜
に酸化物半導体を用いたトランジスタを用いることができる。
これにより、画素回路が画像信号を保持することができる時間を、アモルファスシリコン
を半導体膜に用いたトランジスタを利用する画素回路が保持することができる時間より長
くすることができる。具体的には、フリッカーの発生を抑制しながら、選択信号を３０Ｈ
ｚ未満、好ましくは１Ｈｚ未満より好ましくは一分に一回未満の頻度で供給することがで
きる。その結果、情報処理装置の使用者に蓄積する疲労を低減することができる。また、
駆動に伴う消費電力を低減することができる。
または、例えば、化合物半導体を用いるトランジスタを利用することができる。具体的に
は、ガリウムヒ素を含む半導体を半導体膜に用いることができる。
例えば、有機半導体を用いるトランジスタを利用することができる。具体的には、ポリア
セン類またはグラフェンを含む有機半導体を半導体膜に用いることができる。
《入力部２４０》
さまざまなヒューマンインターフェイス等を入力部２４０に用いることができる（図１２
（Ａ）参照）。
例えば、キーボード、マウス、タッチセンサ、マイクまたはカメラ等を入力部２４０に用
いることができる。なお、表示部２３０に重なる領域を備えるタッチセンサを用いること
ができる。表示部２３０と表示部２３０に重なる領域を備えるタッチセンサを備える入出
力装置を、タッチパネルということができる。
例えば、使用者は、タッチパネルに触れた指をポインタに用いて様々なジェスチャー（タ
ップ、ドラッグ、スワイプまたはピンチイン等）をすることができる。
例えば、演算装置２１０は、タッチパネルに接触する指の位置または軌跡等の情報を解析
し、解析結果が所定の条件を満たすとき、特定のジェスチャーが供給されたと判断するこ
とができる。これにより、使用者は、所定のジェスチャーにあらかじめ関連付けられた所
定の操作命令を、当該ジェスチャーを用いて供給できる。
一例を挙げれば、使用者は、画像情報の表示位置を変更する「スクロール命令」を、タッ
チパネルに沿ってタッチパネルに接触する指を移動するジェスチャーを用いて供給できる
。
《検知部２５０》
検知部２５０は、周囲の状態を検知して情報Ｐ２を取得する機能を備える。
例えば、カメラ、加速度センサ、方位センサ、圧力センサ、温度センサ、湿度センサ、照
度センサまたはＧＰＳ（Ｇｌｏｂａｌ ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）信号受
信回路等を、検知部２５０に用いることができる。
例えば、検知部２５０の照度センサが検知した周囲の明るさを、演算装置２１０が、所定
の照度と比較して十分に明るいと判断した場合、画像情報を第１の表示部を使用して表示
する。または、薄暗いと判断した場合、画像情報を第２の表示部を使用して表示する。ま
たは、薄暗いと判断した場合、画像情報を第１の表示部および第２の表示部を使用して表
示する。
具体的には、演算装置２１０が周囲の明るさを十分に明るいと判断した場合は、反射型の
液晶素子を用いて画像を表示し、薄暗いと判断した場合は、有機ＥＬ素子を用いて画像を
表示する。
これにより、例えば、外光の強い環境において反射型の表示素子を用い、薄暗い環境にお
いて自発光型の表示素子を用いて画像情報を表示することができる。その結果、消費電力
が低減された、利便性または信頼性に優れた新規な情報処理装置を提供することができる
。
《通信部２９０》
通信部２９０は、ネットワークに情報を供給し、ネットワークから情報を取得する機能を
備える。
《プログラム》
図１４および図１５を参照しながら、本発明の一態様のプログラムを説明する。
図１４（Ａ）は、本発明の一態様のプログラムの主の処理を説明するフローチャートであ
り、図１４（Ｂ）は、割り込み処理を説明するフローチャートである。
図１５は、表示部２３０に画像情報を表示する方法を説明する模式図である。
本発明の一態様のプログラムは、下記のステップを有するプログラムである（図１４（Ａ
）参照）。
第１のステップにおいて、設定を初期化する（図１４（Ａ）（Ｓ１）参照）。
一例を挙げれば、所定の画像情報と第２のモードを初期設定に用いることができる。
例えば、静止画像を所定の画像情報に用いることができる。または、選択信号を３０Ｈｚ
未満、好ましくは１Ｈｚ未満より好ましくは一分に一回未満の頻度で供給するモードを第
２のモードに用いることができる。例えば、情報処理装置に時刻を秒単位で表示する場合
は、１Ｈｚの頻度で選択信号を供給するモードを第２のモードに用いることができる。ま
たは、情報処理装置に時刻を分単位で表示する場合は、一分に一回の頻度で供給するモー
ドを第２のモードに用いることができる。
第２のステップにおいて、割り込み処理を許可する（図１４（Ａ）（Ｓ２）参照）。なお
、割り込み処理が許可された演算装置は、主の処理と並行して割り込み処理を行うことが
できる。割り込み処理から主の処理に復帰した演算装置は、割り込み処理をして得た結果
を主の処理に反映することができる。
なお、カウンタの値が初期値であるとき、演算装置に割り込み処理をさせ、割り込み処理
から復帰する際に、カウンタを初期値以外の値としてもよい。これにより、プログラムを
起動した後に常に割り込み処理をさせることができる。
第３のステップにおいて、第１のステップまたは割り込み処理において選択された、所定
のモードで画像情報を表示する（図１４（Ａ）（Ｓ３）参照）。
一例を挙げれば、初期設定に基づいて、第２のモードで所定の画像情報を表示する。
具体的には、３０Ｈｚ未満、好ましくは１Ｈｚ未満より好ましくは一分に一回未満の頻度
で一の走査線に選択信号を供給するモードを用いて、所定の画像情報を表示する。
例えば、時刻Ｔ１に選択信号を供給し、表示部２３０に第１の画像情報ＰＩＣ１を表示す
る（図１５参照）。また、例えば１秒後の時刻Ｔ２に選択信号を供給し所定の画像情報を
表示する。
または、割り込み処理において所定のイベントが供給されない場合において、第２のモー
ドで一の画像情報を表示する。
例えば、時刻Ｔ５に選択信号を供給し、表示部２３０に第４の画像情報ＰＩＣ４を表示す
る。また、例えば１秒後の時刻Ｔ６に選択信号を供給し同一の画像情報を表示する。なお
、時刻Ｔ５から時刻Ｔ６までの期間は、時刻Ｔ１から時刻Ｔ２までの期間と同じにするこ
とができる。
一例を挙げれば、割り込み処理において、所定のイベントが供給された場合、第１のモー
ドで所定の画像情報を表示する。
具体的には、割り込み処理において、「ページめくり命令」と関連付けられたイベントが
供給された場合、３０Ｈｚ以上、好ましくは６０Ｈｚ以上の頻度で一の走査線に選択信号
を供給するモードを用いて、表示されている一の画像情報から他の画像情報に表示を切り
替える。
または、割り込み処理において、「スクロール命令」と関連付けられたイベントが供給さ
れた場合、３０Ｈｚ以上、好ましくは６０Ｈｚ以上の頻度で一の走査線に選択信号を供給
するモードを用いて、表示されていた第１の画像情報ＰＩＣ１の一部およびそれに連続す
る部分を含む第２の画像情報ＰＩＣ２を表示する。
これにより、例えば「ページめくり命令」に伴って画像が徐々に切り替わる動画像を滑ら
かに表示することができる。または、「スクロール命令」に伴って画像が徐々に移動する
動画像を滑らかに表示することができる。
具体的には、「スクロール命令」と関連付けられたイベントが供給された後の時刻Ｔ３に
選択信号を供給し、表示位置等が変更された第２の画像情報ＰＩＣ２を表示する（図１５
参照）。また、時刻Ｔ４に選択信号を供給し、さらに表示位置等が変更された第３の画像
情報ＰＩＣ３を表示する。なお、時刻Ｔ２から時刻Ｔ３までの期間、時刻Ｔ３から時刻Ｔ
４までの期間および時刻Ｔ４から時刻Ｔ５までの期間は、時刻Ｔ１から時刻Ｔ２までの期
間より短い。
第４のステップにおいて、終了命令が供給された場合は第５のステップに進み、終了命令
が供給されなかった場合は第３のステップに進むように選択する（図１４（Ａ）（Ｓ４）
参照）。
なお、例えば、割り込み処理において、終了命令を供給することができる。
第５のステップにおいて、終了する（図１４（Ａ）（Ｓ５）参照）。
割り込み処理は以下の第６のステップ乃至第８のステップを備える（図１４（Ｂ）参照）
。
第６のステップにおいて、所定のイベントが供給された場合は、第７のステップに進み、
所定のイベントが供給されなかった場合は、第８のステップに進むように決定する（図１
４（Ｂ）（Ｓ６）参照）。
例えば、所定の期間に所定のイベントが供給されたか否かを分岐の条件に用いることがで
きる。具体的には、５秒以下、好ましくは１秒以下、より好ましくは０．５秒以下、更に
好ましくは０．１秒以下であって０秒より長い期間を所定の期間とすることができる。
また、例えば終了命令を関連付けたイベントを所定のイベントに含めることができる。
第７のステップにおいて、モードを変更する（図１４（Ｂ）（Ｓ７）参照）。具体的には
、第１のモードを選択していた場合は、第２のモードを選択し、第２のモードを選択して
いた場合は、第１のモードを選択する。
第８のステップにおいて、割り込み処理を終了する（図１４（Ｂ）（Ｓ８）参照）。
《所定のイベント》
様々な命令に様々なイベントを関連付けることができる。
例えば、表示されている一の画像情報から他の画像情報に表示を切り替える「ページめく
り命令」、一の画像情報の表示されている一部分の表示位置を移動して、一部分に連続す
る他の部分を表示する「スクロール命令」などがある。
例えば、マウス等のポインティング装置を用いて供給する、「クリック」や「ドラッグ」
等のイベント、指等をポインタに用いてタッチパネルに供給する、「タップ」、「ドラッ
グ」または「スワイプ」等のイベントを用いることができる。
例えば、ポインタが指し示すスライドバーの位置、スワイプの速度、ドラッグの速度等を
用いて、所定のイベントに関連付けられた命令の引数を与えることができる。
具体的には、「ページめくり命令」を実行する際に用いるページをめくる速度などを決定
する引数や、「スクロール命令」を実行する際に用いる表示位置を移動する速度などを決
定する引数を与えることができる。
また、例えば、ページをめくる速度または／およびスクロール速度に応じて、表示の明る
さ、コントラストまたは色味を変化してもよい。
具体的には、ページをめくる速度または／およびスクロール速度が所定の速度より速い場
合に、速度と同期して表示の明るさが暗くなるように表示してもよい。
または、ページをめくる速度または／およびスクロール速度が所定の速度より速い場合に
、速度と同期してコントラストが低下するように表示してもよい。
例えば、表示されている画像を目で追いかけ難い速度を、所定の速度に用いることができ
る。
また、画像情報に含まれる明るい階調の領域を暗い階調に近づけてコントラストを低下す
る方法を用いることができる。
また、画像情報に含まれる暗い階調の領域を明るい階調に近づけてコントラストを低下す
る方法を用いることができる。
具体的には、ページをめくる速度または／およびスクロール速度が所定の速度より速い場
合に、速度と同期して黄色味が強くなるように表示してもよい。または、速度と同期して
青みが弱くなるように表示してもよい。
ところで、検知部２５０を用いて情報処理装置の使用環境を検知して、検知された情報に
基づいて、画像情報を生成してもよい。例えば、使用者が選択した一群の色の中から、検
知した環境の明るさ等に基づいて色を選択し、画像情報の背景に用いることができる（図
１２（Ｂ）参照）。
これにより、情報処理装置２００を使用する使用者に好適な環境を提供することができる
。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態６）
本実施の形態では、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込
み回数にも制限が無い半導体装置（記憶装置）、およびそれを含むＣＰＵについて説明す
る。本実施の形態で説明するＣＰＵは、例えば、実施の形態５において説明する情報処理
装置に用いる事が出来る。
＜記憶装置＞
電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無
い半導体装置（記憶装置）の一例を図１６に示す。なお、図１６（Ｂ）は図１６（Ａ）を
回路図で表したものである。
図１６（Ａ）及び（Ｂ）に示す半導体装置は、第１の半導体材料を用いたトランジスタ３
２００と第２の半導体材料を用いたトランジスタ３３００、および容量素子３４００を有
している。
第１の半導体材料と第２の半導体材料は異なるエネルギーギャップを持つ材料とすること
が好ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコン（歪
シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、
アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体など）とし、第
２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料として単結
晶シリコンなどを用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体
を用いたトランジスタは、オフ電流が低い。
トランジスタ３３００は、酸化物半導体を有する半導体層にチャネルが形成されるトラン
ジスタである。トランジスタ３３００は、オフ電流が小さいため、これを用いることによ
り長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要
としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが
可能となるため、消費電力を十分に低減することができる。
図１６（Ｂ）において、第１の配線３００１はトランジスタ３２００のソース電極と電気
的に接続され、第２の配線３００２はトランジスタ３２００のドレイン電極と電気的に接
続されている。また、第３の配線３００３はトランジスタ３３００のソース電極またはド
レイン電極の一方と電気的に接続され、第４の配線３００４はトランジスタ３３００のゲ
ート電極と電気的に接続されている。そして、トランジスタ３２００のゲート電極、およ
びトランジスタ３３００のソース電極またはドレイン電極の他方は、容量素子３４００の
電極の一方と電気的に接続され、第５の配線３００５は容量素子３４００の電極の他方と
電気的に接続されている。
図１６（Ａ）に示す半導体装置では、トランジスタ３２００のゲート電極の電位が保持可
能という特徴を活かすことで、次のように、情報の書き込み、保持、読み出しが可能であ
る。
情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、トラ
ンジスタ３３００がオン状態となる電位にして、トランジスタ３３００をオン状態とする
。これにより、第３の配線３００３の電位が、トランジスタ３２００のゲート電極、およ
び容量素子３４００に与えられる。すなわち、トランジスタ３２００のゲート電極には、
所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷
（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとす
る。その後、第４の配線３００４の電位を、トランジスタ３３００がオフ状態となる電位
にして、トランジスタ３３００をオフ状態とすることにより、トランジスタ３２００のゲ
ート電極に与えられた電荷が保持される（保持）。
トランジスタ３３００のオフ電流は極めて小さいため、トランジスタ３２００のゲート電
極の電荷は長時間にわたって保持される。
次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を与
えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、トランジス
タ３２００のゲート電極に保持された電荷量に応じて、第２の配線３００２は異なる電位
をとる。一般に、トランジスタ３２００をｎチャネル型とすると、トランジスタ３２００
のゲート電極にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈ
は、トランジスタ３２００のゲート電極にＬｏｗレベル電荷が与えられている場合の見か
けのしきい値Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、
トランジスタ３２００を「オン状態」とするために必要な第５の配線３００５の電位をい
うものとする。したがって、第５の配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の
電位Ｖ０とすることにより、トランジスタ３２００のゲート電極に与えられた電荷を判別
できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第
５の配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３２００は「オ
ン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線３００５の電
位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３２００は「オフ状態」のままであ
る。このため、第２の配線３００２の電位を判別することで、保持されている情報を読み
出すことができる。
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み
出せることが必要になる。例えば、情報を読み出さないメモリセルにおいては、ゲート電
極に与えられている電位にかかわらずトランジスタ３２００が「オフ状態」となるような
電位、つまり、Ｖｔｈ＿Ｈより小さい電位を第５の配線３００５に与えることで所望のメ
モリセルの情報のみを読み出せる構成とすればよい。または、情報を読み出さないメモリ
セルにおいては、ゲート電極に与えられている電位にかかわらず、トランジスタ３２００
が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位を第５の配線３０
０５に与えることで所望のメモリセルの情報のみを読み出せる構成とすればよい。
図１６（Ｃ）に示す半導体装置は、トランジスタ３２００を設けていない点で図１６（Ａ
）と相違している。この場合も上記と同様の動作により情報の書き込みおよび保持動作が
可能である。
次に、図１６（Ｃ）に示す半導体装置の情報の読み出しについて説明する。トランジスタ
３３００がオン状態となると、浮遊状態である第３の配線３００３と容量素子３４００と
が導通し、第３の配線３００３と容量素子３４００の間で電荷が再分配される。その結果
、第３の配線３００３の電位が変化する。第３の配線３００３の電位の変化量は、容量素
子３４００の電極の一方の電位（または容量素子３４００に蓄積された電荷）によって、
異なる値をとる。
例えば、容量素子３４００の電極の一方の電位をＶ、容量素子３４００の容量をＣ、第３
の配線３００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３の
電位をＶＢ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ×
ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。従って、メモリセルの状態として、容量素子３
４００の電極の一方の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電位Ｖ
１を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（
ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線３００３の電位（＝（ＣＢ×
ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、第３の配線３００３の電位を所定の電位と比較することで、情報を読み出すこと
ができる。
この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体材料が適用された
トランジスタを用い、トランジスタ３３００として第２の半導体材料が適用されたトラン
ジスタを駆動回路上に積層して設ける構成とすればよい。
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流
の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持する
ことが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動
作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができ
る。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であ
っても、長期にわたって記憶内容を保持することが可能である。
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素
子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲート
への電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、
ゲート絶縁膜の劣化といった問題が全く生じない。すなわち、本実施の形態に示す半導体
装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信
頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の
書き込みが行われるため、高速な動作も容易に実現しうる。
なお、上記の記憶装置は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕ
ｎｉｔ）の他に、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カス
タムＬＳＩ、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）等のＬＳ
Ｉ、ＲＦ−ＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）に
も応用可能である。
＜ＣＰＵ＞
以下で、上記の記憶装置を含むＣＰＵについて説明する。
図１７は、上記の記憶装置を含むＣＰＵの一例の構成を示すブロック図である。
図１７に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔ
ｉｃ ｌｏｇｉｃ ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラク
ションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ
１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１
１９８（Ｂｕｓ Ｉ／Ｆ）、書き換え可能なＲＯＭ１１９９、及びＲＯＭインターフェー
ス１１８９（ＲＯＭ Ｉ／Ｆ）を有している。基板１１９０は、半導体基板、ＳＯＩ基板
、ガラス基板などを用いる。ＲＯＭ１１９９及びＲＯＭインターフェース１１８９は、別
チップに設けてもよい。もちろん、図１７に示すＣＰＵは、その構成を簡略化して示した
一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。例えば、
図１７に示すＣＰＵまたは演算回路を含む構成を一つのコアとし、当該コアを複数含み、
それぞれのコアが並列で動作するような構成としてもよい。また、ＣＰＵが内部演算回路
やデータバスで扱えるビット数は、例えば８ビット、１６ビット、３２ビット、６４ビッ
トなどとすることができる。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクション
デコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタ
ラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ
１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントロー
ラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制
御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御する
ための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラ
ム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク
状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアド
レスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９
２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、及びレ
ジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイ
ミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号Ｃ
ＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記各
種回路に供給する。
図１７に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。
図１７に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの
指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１１
９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量
素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が
選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる
。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換え
が行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる
。
図１８は、レジスタ１１９６として用いることのできる記憶素子の回路図の一例である。
記憶素子１２００は、電源遮断で記憶データが揮発する回路１２０１と、電源遮断で記憶
データが揮発しない回路１２０２と、スイッチ１２０３と、スイッチ１２０４と、論理素
子１２０６と、容量素子１２０７と、選択機能を有する回路１２２０と、を有する。回路
１２０２は、容量素子１２０８と、トランジスタ１２０９と、トランジスタ１２１０と、
を有する。なお、記憶素子１２００は、必要に応じて、ダイオード、抵抗素子、インダク
タなどのその他の素子をさらに有していても良い。
ここで、回路１２０２には、上述した記憶装置を用いることができる。記憶素子１２００
への電源電圧の供給が停止した際、回路１２０２のトランジスタ１２０９のゲートには接
地電位（０Ｖ）、またはトランジスタ１２０９がオフする電位が入力され続ける構成とす
る。例えば、トランジスタ１２０９のゲートが抵抗等の負荷を介して接地される構成とす
る。
スイッチ１２０３は、一導電型（例えば、ｎチャネル型）のトランジスタ１２１３を用い
て構成され、スイッチ１２０４は、一導電型とは逆の導電型（例えば、ｐチャネル型）の
トランジスタ１２１４を用いて構成した例を示す。ここで、スイッチ１２０３の第１の端
子はトランジスタ１２１３のソースとドレインの一方に対応し、スイッチ１２０３の第２
の端子はトランジスタ１２１３のソースとドレインの他方に対応し、スイッチ１２０３は
トランジスタ１２１３のゲートに入力される制御信号ＲＤによって、第１の端子と第２の
端子の間の導通または非導通（つまり、トランジスタ１２１３のオン状態またはオフ状態
）が選択される。スイッチ１２０４の第１の端子はトランジスタ１２１４のソースとドレ
インの一方に対応し、スイッチ１２０４の第２の端子はトランジスタ１２１４のソースと
ドレインの他方に対応し、スイッチ１２０４はトランジスタ１２１４のゲートに入力され
る制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、ト
ランジスタ１２１４のオン状態またはオフ状態）が選択される。
トランジスタ１２０９のソースとドレインの一方は、容量素子１２０８の一対の電極のう
ちの一方、及びトランジスタ１２１０のゲートと電気的に接続される。ここで、接続部分
をノードＭ２とする。トランジスタ１２１０のソースとドレインの一方は、低電源電位を
供給することのできる配線（例えばＧＮＤ線）と電気的に接続され、他方は、スイッチ１
２０３の第１の端子（トランジスタ１２１３のソースとドレインの一方）と電気的に接続
される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他
方）はスイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方
）と電気的に接続される。スイッチ１２０４の第２の端子（トランジスタ１２１４のソー
スとドレインの他方）は電源電位ＶＤＤを供給することのできる配線と電気的に接続され
る。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）
と、スイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方）
と、論理素子１２０６の入力端子と、容量素子１２０７の一対の電極のうちの一方と、は
電気的に接続される。ここで、接続部分をノードＭ１とする。容量素子１２０７の一対の
電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源
電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。
容量素子１２０７の一対の電極のうちの他方は、低電源電位を供給することのできる配線
（例えばＧＮＤ線）と電気的に接続される。容量素子１２０８の一対の電極のうちの他方
は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等）
または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０８
の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ線
）と電気的に接続される。
なお、容量素子１２０７及び容量素子１２０８は、トランジスタや配線の寄生容量等を積
極的に利用することによって省略することも可能である。
トランジスタ１２０９の第１ゲート（第１のゲート電極）には、制御信号ＷＥが入力され
る。スイッチ１２０３及びスイッチ１２０４は、制御信号ＷＥとは異なる制御信号ＲＤに
よって第１の端子と第２の端子の間の導通状態または非導通状態を選択され、一方のスイ
ッチの第１の端子と第２の端子の間が導通状態のとき他方のスイッチの第１の端子と第２
の端子の間は非導通状態となる。
トランジスタ１２０９のソースとドレインの他方には、回路１２０１に保持されたデータ
に対応する信号が入力される。図１８では、回路１２０１から出力された信号が、トラン
ジスタ１２０９のソースとドレインの他方に入力される例を示した。スイッチ１２０３の
第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、
論理素子１２０６によってその論理値が反転された反転信号となり、回路１２２０を介し
て回路１２０１に入力される。
なお、図１８では、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとド
レインの他方）から出力される信号は、論理素子１２０６及び回路１２２０を介して回路
１２０１に入力する例を示したがこれに限定されない。スイッチ１２０３の第２の端子（
トランジスタ１２１３のソースとドレインの他方）から出力される信号が、論理値を反転
させられることなく、回路１２０１に入力されてもよい。例えば、回路１２０１内に、入
力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場合に
、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）か
ら出力される信号を当該ノードに入力することができる。
また、図１８において、記憶素子１２００に用いられるトランジスタのうち、トランジス
タ１２０９以外のトランジスタは、酸化物半導体以外の半導体でなる層または基板１１９
０にチャネルが形成されるトランジスタとすることができる。例えば、シリコン層または
シリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素子
１２００に用いられるトランジスタ全てを、チャネルが酸化物半導体膜で形成されるトラ
ンジスタとすることもできる。または、記憶素子１２００は、トランジスタ１２０９以外
にも、チャネルが酸化物半導体膜で形成されるトランジスタを含んでいてもよく、残りの
トランジスタは酸化物半導体以外の半導体でなる層または基板１１９０にチャネルが形成
されるトランジスタとすることもできる。
図１８における回路１２０１には、例えばフリップフロップ回路を用いることができる。
また、論理素子１２０６としては、例えばインバータやクロックドインバータ等を用いる
ことができる。
本実施の形態に示す半導体装置では、記憶素子１２００に電源電圧が供給されない間は、
回路１２０１に記憶されていたデータを、回路１２０２に設けられた容量素子１２０８に
よって保持することができる。
また、酸化物半導体膜にチャネルが形成されるトランジスタはオフ電流が極めて小さい。
例えば、酸化物半導体膜にチャネルが形成されるトランジスタのオフ電流は、結晶性を有
するシリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。その
ため、酸化物半導体膜にチャネルが形成されるトランジスタをトランジスタ１２０９とし
て用いることによって、記憶素子１２００に電源電圧が供給されない間も容量素子１２０
８に保持された信号は長期間にわたり保たれる。こうして、記憶素子１２００は電源電圧
の供給が停止した間も記憶内容（データ）を保持することが可能である。
また、スイッチ１２０３及びスイッチ１２０４を設けることによって、プリチャージ動作
を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路１２０１が元
のデータを保持しなおすまでの時間を短くすることができる。
また、回路１２０２において、容量素子１２０８によって保持された信号はトランジスタ
１２１０のゲートに入力される。そのため、記憶素子１２００への電源電圧の供給が再開
された後、容量素子１２０８によって保持された信号を、トランジスタ１２１０の状態（
オン状態、またはオフ状態）に変換して、回路１２０２から読み出すことができる。それ
故、容量素子１２０８に保持された信号に対応する電位が多少変動していても、元の信号
を正確に読み出すことが可能である。
このような記憶素子１２００を、プロセッサが有するレジスタやキャッシュメモリなどの
記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐこ
とができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰
することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、また
は複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力を
抑えることができる。
なお、本実施の形態では、記憶素子１２００をＣＰＵに用いる例として説明したが、記憶
素子１２００は、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カス
タムＬＳＩ、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）等のＬＳ
Ｉ、ＲＦ−ＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）に
も応用可能である。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み
合わせて実施することができる。
（実施の形態７）
本実施の形態では、本発明の一態様の反射型の表示装置を有する表示モジュール及び電子
機器について、図１９を用いて説明を行う。
図１９（Ａ）乃至図１９（Ｇ）は、電子機器を示す図である。これらの電子機器は、筐体
５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５００
５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７（力
、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、
音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい
又は赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することがで
きる。
図１９（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、
赤外線ポート５０１０、等を有することができる。図１９（Ｂ）は記録媒体を備えた携帯
型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示
部５００２、記録媒体読込部５０１１、等を有することができる。図１９（Ｃ）はゴーグ
ル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２、
イヤホン５０１３、等を有することができる。図１９（Ｄ）は携帯型遊技機であり、上述
したものの他に、記録媒体読込部５０１１、等を有することができる。図１９（Ｅ）はテ
レビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シャ
ッターボタン５０１５、受像部５０１６、等を有することができる。図１９（Ｆ）は携帯
型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、
等を有することができる。図１９（Ｇ）は持ち運び型テレビ受像器であり、上述したもの
の他に、信号の送受信が可能な充電器５０１７、等を有することができる。
図１９（Ａ）乃至図１９（Ｇ）に示す電子機器は、様々な機能を有することができる。例
えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチ
パネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プロ
グラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコン
ピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受
信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表
示する機能、等を有することができる。さらに、複数の表示部を有する電子機器において
は、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を
表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画
像を表示する機能、等を有することができる。さらに、受像部を有する電子機器において
は、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正
する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した
画像を表示部に表示する機能、等を有することができる。なお、図１９（Ａ）乃至図１９
（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有
することができる。
図１９（Ｈ）は、スマートウオッチであり、筐体７３０２、表示パネル７３０４、操作ボ
タン７３１１、７３１２、接続端子７３１３、バンド７３２１、留め金７３２２、等を有
する。
ベゼル部分を兼ねる筐体７３０２に搭載された表示パネル７３０４は、非矩形状の表示領
域を有している。なお、表示パネル７３０４としては、矩形状の表示領域としてもよい。
表示パネル７３０４は、時刻を表すアイコン７３０５、その他のアイコン７３０６等を表
示することができる。
なお、図１９（Ｈ）に示すスマートウオッチは、様々な機能を有することができる。例え
ば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパ
ネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログ
ラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピ
ュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信
を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示
する機能、等を有することができる。
また、筐体７３０２の内部に、スピーカ、センサ（力、変位、位置、速度、加速度、角速
度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電
圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むも
の）、マイクロフォン等を有することができる。なお、スマートウオッチは、発光素子を
その表示パネル７３０４に用いることにより作製することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場
合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場
合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする
。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず
、図または文章に示された接続関係以外のものも、図または文章に記載されているものと
する。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層
、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であ
り、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量
素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに
、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが
可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイ
ッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか
流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択し
て切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、Ｘと
Ｙとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能
とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変
換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電
源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）
、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る
回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成
回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能であ
る。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号
がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹ
とが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹ
とが電気的に接続されている場合とを含むものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹと
が電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで
接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの
間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている
場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）と
が、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示
的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合
と同様な内容が、本明細書等に開示されているものとする。
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介
さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ
２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース
（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接
的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的
に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現
することが出来る。
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２
の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第
１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に
接続されている。」と表現することができる。または、「トランジスタのソース（又は第
１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子な
ど）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トラ
ンジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている
」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子な
ど）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トラン
ジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など
）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様
な表現方法を用いて、回路構成における接続の順序について規定することにより、トラン
ジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別
して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）
は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は
、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トラ
ンジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子な
ど）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジス
タのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気
的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の
接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジ
スタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介
して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、
前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン
（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電
気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現
することができる。または、「トランジスタのソース（又は第１の端子など）は、少なく
とも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気
的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタの
ソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への
電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３
の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは
、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン
（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パ
スである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成
における接続経路について規定することにより、トランジスタのソース（又は第１の端子
など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定すること
ができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ
、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、
層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されてい
る場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もあ
る。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び
電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電
気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場
合も、その範疇に含める。
本実施例では、作製した本発明の一態様の表示パネルの構成と評価結果について、図２１
乃至図２５を参照しながら説明する。
図２１は、作製した表示パネルの表示方法および構成を説明する模式図である。図２１（
Ａ）は、第１の表示部２７００Ｅを用いる表示方法を説明する図であり、図２１（Ｂ）は
、第２の表示部２５００Ｅを用いる表示方法を説明する図である。
図２２は、作製した表示パネルの画素の構成を説明する上面図である。
図２３は、表示パネルの作製方法を説明する図である。図２３（Ａ）は、作製方法を説明
するフロー図であり、図２３（Ｂ）は、作製方法を説明する模式図である。
図２４は、作製した表示パネルの表示状態を説明する写真である。図２４（Ａ）は、第１
の表示部２７００Ｅを用いて表示を行った結果を説明する光学顕微鏡写真であり、図２４
（Ｂ）は、第２の表示部２５００Ｅを用いて表示を行った結果を説明する光学顕微鏡写真
であり、図２４（Ｃ）は、第１の表示部２７００Ｅおよび第２の表示部２５００Ｅを用い
て表示を行った結果を説明する光学顕微鏡写真である。図２４（Ｄ）は、作製した表示パ
ネルの表示状態を説明する写真である。
図２５は、作製した表示パネルの表示状態を説明する写真である。図２５（Ａ）は、屋外
における表示品位を説明する写真であり、図２５（Ｂ）は、屋内における表示品位を説明
する写真である。
＜表示方法＞
本実施例で説明する表示パネルは、第１の表示部２７００Ｅを用いて、表示パネルに入射
する外光に対する反射率を制御して、画像を表示できる（図２１（Ａ）参照）。これによ
り、日中の屋外等の明るい環境下において、良好に画像を表示できる。
また、第２の表示部２５００Ｅを用いて、射出する光の強度を制御して、画像を表示でき
る（図２１（Ｂ）参照）。これにより、夜間等の暗い環境下において、良好に表示をする
ことができる。
＜構成＞
作製した表示パネルは、第１の表示部２７００Ｅと、第２の表示部２５００Ｅを有する（
図２１（Ａ）参照）。
第１の表示部２７００Ｅは、第２の表示部２５００Ｅと重なる領域を有する。
《第１の表示部２７００Ｅ》
第１の表示部２７００Ｅは、第１の表示素子と、着色膜ＣＦ１と、を有する。第１の表示
素子は、第１の導電膜２７５１Ｅ、液晶材料を含む層ＬＣおよび第２の導電膜を含む。
第１の表示素子は、回路と電気的に接続され、回路はフレキシブルプリント基板ＦＰＣ１
と電気的に接続される。
《第２の表示部２５００Ｅ》
第２の表示部２５００Ｅは、絶縁膜２５７０と、第２の表示素子７５５０ＥＢと、着色膜
ＣＦ２と、を有する。第２の表示素子は、第３の導電膜、発光性の材料を含む層および第
４の導電膜を含む。第２の表示素子および着色膜ＣＦ２は、接合層２５３０を用いて貼り
合わされている。なお、本実施例では、白色の光を射出する有機ＥＬ素子（ＯＬＥＤとも
いう）を第２の表示素子に用いた。
第２の表示素子は、回路と電気的に接続され、回路はフレキシブルプリント基板ＦＰＣ２
と電気的に接続される。
《画素》
画素は、第１の表示素子と、第１の表示素子の重なる領域を備える第２の表示素子を備え
る（図２２参照）。
第１の表示素子は、外光を反射する反射膜（第１の導電膜２７５１Ｅ）を備える。第１の
導電膜２７５１Ｅは、複数の開口部２７５１Ｈを備える。なお、本実施例では、およそ縦
３μｍ横３μｍの正方形の形状を開口部２７５１Ｈの形状に用いた。なお、１つの画素の
面積に対する、１つの画素が備える複数の開口部２７５１Ｈの面積を合計した面積の割合
は、８％であった。
第２の表示素子の光を射出する領域は１６μｍの幅を備え、開口部２７５１Ｈと重なる領
域を備える。
なお、第１の表示部２７００Ｅおよび第２の表示部２５００Ｅの構成の詳細を表１に示す
。
＜作製方法＞
以下の４つのステップを有する方法を用いて、表示パネルを作製した（図２３（Ａ）およ
び図２３（Ｂ）参照）。
《第１のステップ》
第１のステップにおいて、開口部を反射膜に備える反射型液晶素子を表示素子に用いる反
射型液晶パネルを、第１の表示部２７００Ｅに用いた（図２３（Ａ）（Ｕ１）参照）。な
お、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅ
ｎｃｅ）モードで動作する液晶素子を第１の表示素子に用いた。
《第２のステップ》
第２のステップにおいて、工程用基板上に形成された絶縁膜２５７０と接合層２５３０を
用いて貼り合わされた有機ＥＬ素子を表示素子に用いる有機ＥＬパネルを、第２の表示部
２５００Ｅに用いた。これにより、絶縁膜２５７０は封止膜として機能する（図２３（Ａ
）（Ｕ２）参照）。
《第３のステップ》
第３のステップにおいて、工程用基板を絶縁膜２５７０から分離する（図２３（Ａ）（Ｕ
３）参照）。
《第４のステップ》
第４のステップにおいて、第１の表示部２７００Ｅと第２の表示部２５００Ｅを貼り合わ
せる。具体的には、反射型液晶素子の開口部に有機ＥＬ素子が重なるように位置を合わせ
て、接合層を用いて貼り合わせる（図２３（Ａ）（Ｕ４）参照）。
＜評価結果＞
作製した表示パネルに画像情報を表示した結果を図２４に示す。
第１の表示部２７００Ｅを用いて、表示パネルに入射する外光に対する反射率を制御した
結果を示す（図２４（Ａ）参照）。
第２の表示部２５００Ｅを用いて、射出する光の強度を制御した結果を示す（図２４（Ｂ
）参照）。
第１の表示部２７００Ｅおよび第２の表示部２５００Ｅを用いて、表示パネルに入射する
外光に対する反射率と射出する光の強度を制御した結果を示す（図２４（Ｃ）参照）。
作製した表示パネルを用いて、画像情報を表示した結果を示す（図２４（Ｄ）参照）。
作製した表示パネルを用いて、屋外の明るい環境下において画像情報を表示した結果を示
す（図２５（Ａ）Ａ２参照）。また、作製した表示パネルを用いて、室内の環境下におい
て画像情報を表示した結果を示す（図２５（Ｂ）Ｂ２参照）。
作製した表示パネルは、屋外の明るい環境下においても、室内の環境下においても、画像
情報を良好に表示できた。
なお、透過型の液晶パネル（図２５（Ａ）Ａ１および図２５（Ｂ）Ｂ１参照）または有機
ＥＬパネル（図２５（Ａ）Ａ３および図２５（Ｂ）Ｂ３参照）を用いて、画像情報を表示
した結果を比較のために示す。このように、屋外の明るい環境下においては、画像情報を
良好に表示することができなかった。
ＡＣＦ１ 導電部材
ＡＣＦ２ 導電部材
ＡＮＯ 配線
Ｃ１ 容量素子
Ｃ２ 容量素子
ＣＦ１ 着色膜
ＣＦ２ 着色膜
ＣＬＫ１ 基準クロック信号
ＣＬＫ２ 内部クロック信号
Ｇ（ｉ） 走査線
ＧＤ 駆動回路
ＧＤＡ 駆動回路
ＧＤＢ 駆動回路
ＧＤ１ ゲートドライバ回路部
ＧＤ２ ゲートドライバ回路部
ＫＢ１ 構造体
ＫＢ２ 構造体
Ｍ トランジスタ
Ｍ１ ノード
Ｍ２ ノード
ＭＥ１ トランジスタ
ＭＥ２ トランジスタ
ＭＥ３ トランジスタ
ＭＥ４ トランジスタ
ＭＦ１ トランジスタ
ＭＦ２ トランジスタ
Ｐ１ 位置情報
Ｐ２ 情報
Ｓ（ｊ） 信号線
ＳＤ 駆動回路
ＳＤ１ ソースドライバ回路部
ＳＤ２ ソースドライバ回路部
ＳＷ トランジスタ
ＳＷ２ トランジスタ
Ｔ１ 時刻
Ｔ２ 時刻
Ｔ３ 時刻
Ｔ４ 時刻
Ｔ５ 時刻
Ｔ６ 時刻
Ｖ 画像情報
Ｖ０ 電位
Ｖ１ 電位
ＶＣＯＭ１ 配線
ＶＣＯＭ２ 配線
ＶＤＤ 電源電位
ＦＰＣ１ フレキシブルプリント基板
ＦＰＣ２ フレキシブルプリント基板
ＰＩＣ１ 画像情報
ＰＩＣ２ 画像情報
ＰＩＣ３ 画像情報
ＰＩＣ４ 画像情報
１００ トランジスタ
１０２ 基板
１０４ 導電膜
１０６ 絶縁膜
１０７ 絶縁膜
１０８ 酸化物半導体膜
１０８ａ 酸化物半導体膜
１０８ｂ 酸化物半導体膜
１０８ｃ 酸化物半導体膜
１１２ａ 導電膜
１１２ｂ 導電膜
１１４ 絶縁膜
１１６ 絶縁膜
１１８ 絶縁膜
１２０ａ 導電膜
１２０ｂ 導電膜
２００ 情報処理装置
２１０ 演算装置
２１１ 演算部
２１２ 記憶部
２１４ 伝送路
２１５ 入出力インターフェース
２２０ 入出力装置
２３０ 表示部
２３０Ｂ 表示部
２３１ 表示領域
２３２（ｉ，ｊ） 画素
２３２（ｉ，ｊ）１ 部分
２３２（ｉ，ｊ）２ 部分
２３５ＥＬ 表示素子
２３５ＬＣ 表示素子
２４０ 入力部
２５０ 検知部
２９０ 通信部
５００Ｅ 第２の表示部
５００Ｆ 第２の表示部
５００ＦＢ 表示素子
５０４ 導電膜
５１０ 基板
５１０Ａ 基材
５１０Ｂ 絶縁膜
５１９ 接続電極
５２０ 導電膜
５２１Ａ 絶縁膜
５２１Ｂ 絶縁膜
５２８Ａ 隔壁
５２８Ｂ 絶縁膜
５３０ 接合層
５３５ 接着層
５５０ＥＢ 表示素子
５５０ＦＢ 表示素子
５５１ＥＢ 導電膜
５５２ 導電膜
５５３Ｅ 発光性の材料を含む層
５５３Ｆ 発光性の材料を含む層
５７０ 絶縁膜
５７１ 絶縁膜
７００Ｅ 第１の表示部
７００Ｆ 第１の表示部
７０２Ｅ 画素
７０２ＥＢ 副画素
７０２ＥＧ 副画素
７０２ＥＲ 副画素
７０４ 導電膜
７０６ 絶縁膜
７１０ 基板
７１０Ａ 基材
７１０Ｂ 絶縁膜
７１１ 信号線
７１２Ａ 導電膜
７１２Ｂ 導電膜
７１８ 半導体膜
７１８Ａ 領域
７１８Ｂ 領域
７１８Ｃ 領域
７１９ 接続電極
７２０ 導電膜
７２１Ａ 絶縁膜
７２１Ｂ 絶縁膜
７２８ 絶縁膜
７３０ シール材
７５０ＥＢ 表示素子
７５１Ｅ 導電膜
７５１Ｆ 導電膜
７５１Ｈ 開口部
７５２ 導電膜
７５３ 液晶層
７７０ 基板
７７０Ｐ 光学フィルム
７７０ＰＦ 光学フィルム
７７１ 絶縁膜
８００ 入出力装置
８０１ 上部カバー
８０２ 下部カバー
８０３ ＦＰＣ
８０４ タッチセンサ
８０５ ＦＰＣ
８０６ 表示パネル
８０９ フレーム
８１０ 駆動回路
８１１ バッテリ
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
１２００ 記憶素子
１２０１ 回路
１２０２ 回路
１２０３ スイッチ
１２０４ スイッチ
１２０６ 論理素子
１２０７ 容量素子
１２０８ 容量素子
１２０９ トランジスタ
１２１０ トランジスタ
１２１３ トランジスタ
１２１４ トランジスタ
１２２０ 回路
２５００Ｅ 第２の表示部
２５３０ 接合層
２５７０ 絶縁膜
２７００Ｅ 第１の表示部
２７５１Ｅ 導電膜
２７５１Ｈ 開口部
３００１ 配線
３００２ 配線
３００３ 配線
３００４ 配線
３００５ 配線
３２００ トランジスタ
３３００ トランジスタ
３４００ 容量素子
５０００ 筐体
５００１ 表示部
５００２ 表示部
５００３ スピーカ
５００４ ＬＥＤランプ
５００５ 操作キー
５００６ 接続端子
５００７ センサ
５００８ マイクロフォン
５００９ スイッチ
５０１０ 赤外線ポート
５０１１ 記録媒体読込部
５０１２ 支持部
５０１３ イヤホン
５０１４ アンテナ
５０１５ シャッターボタン
５０１６ 受像部
５０１７ 充電器
７３０２ 筐体
７３０４ 表示パネル
７３０５ アイコン
７３０６ アイコン
７３１１ 操作ボタン
７３１２ 操作ボタン
７３１３ 接続端子
７３２１ バンド
７３２２ 留め金

Claims (8)

  1. 表示パネルと、前記表示パネルと重なる領域を有するタッチセンサと、を有し、
    前記表示パネルは、
    第１の絶縁膜上方の第１のトランジスタと、
    前記第１のトランジスタと電気的に接続されている第１の表示素子と、
    第２の絶縁膜上方の第２のトランジスタと、
    前記第２のトランジスタと電気的に接続されている第２の表示素子と、
    前記第２の表示素子上方の第３の絶縁膜と、を画素に有し、
    前記第１の表示素子は、開口部を含む反射膜と、液晶層と、を有し、
    前記第２の表示素子は、発光性の材料を含む層を有し、
    前記第１の表示素子と前記第２の表示素子とは、有機材料を含む接着層を介して互いに貼り合わされており、
    前記接着層は、前記第１のトランジスタと前記第２のトランジスタとの間に位置しているとともに、前記第３の絶縁膜と接しており、
    前記画素は、前記反射膜の前記開口部を介して、前記第２の表示素子からの光を射出する機能を有し、
    前記第１のトランジスタ及び前記第２のトランジスタは、チャネル形成領域に酸化物半導体を有することを特徴とする装置。
  2. タッチセンサを有する装置の作製方法であって、
    液晶素子と、前記液晶素子と電気的に接続されている第１のトランジスタと、を有する、第１の表示パネルを準備する第１のステップと、
    発光素子と、前記発光素子と電気的に接続されている第２のトランジスタと、前記発光素子上方の絶縁膜と、前記絶縁膜上方の基板と、を有する、第２の表示パネルを準備する第２のステップと、
    前記基板を前記絶縁膜から分離する第３のステップと、
    前記液晶素子と前記発光素子とが重なるように、前記第１の表示パネルと前記第２の表示パネルとを貼り合わせる第４のステップと、を有し、
    前記タッチセンサは、前記第１の表示パネル及び前記第２の表示パネルと重なる領域を有し、
    前記第１のトランジスタ及び前記第２のトランジスタは、チャネル形成領域に酸化物半導体を有することを特徴とする装置の作製方法。
  3. 表示パネルと、前記表示パネルと重なる領域を有するタッチセンサと、を有し、
    前記表示パネルは、
    第１の絶縁膜上方の第１のトランジスタと、
    前記第１のトランジスタと電気的に接続されている第１の表示素子と、
    第２の絶縁膜上方の第２のトランジスタと、
    前記第２のトランジスタと電気的に接続されている第２の表示素子と、
    前記第２の表示素子上方の第３の絶縁膜と、を画素に有し、
    前記第１の表示素子は、開口部を含む反射膜と、液晶層と、を有し、
    前記第２の表示素子は、発光性の材料を含む層を有し、
    前記第１の表示素子と前記第２の表示素子とは、有機材料を含む接着層を介して互いに貼り合わされており、
    前記接着層は、前記第１のトランジスタと前記第２のトランジスタとの間に位置しているとともに、前記第３の絶縁膜と接しており、
    前記画素は、前記反射膜の前記開口部を介して、前記第２の表示素子からの光を射出する機能を有することを特徴とする装置。
  4. タッチセンサを有する装置の作製方法であって、
    液晶素子と、前記液晶素子と電気的に接続されている第１のトランジスタと、を有する、第１の表示パネルを準備する第１のステップと、
    発光素子と、前記発光素子と電気的に接続されている第２のトランジスタと、前記発光素子上方の絶縁膜と、前記絶縁膜上方の基板と、を有する、第２の表示パネルを準備する第２のステップと、
    前記基板を前記絶縁膜から分離する第３のステップと、
    前記液晶素子と前記発光素子とが重なるように、前記第１の表示パネルと前記第２の表示パネルとを貼り合わせる第４のステップと、を有し、
    前記タッチセンサは、前記第１の表示パネル及び前記第２の表示パネルと重なる領域を有することを特徴とする装置の作製方法。
  5. 表示パネルと、前記表示パネルと重なる領域を有するタッチセンサと、を有し、
    前記表示パネルは、
    第１のトランジスタと、
    前記第１のトランジスタと電気的に接続されている第１の表示素子と、
    第２のトランジスタと、
    前記第２のトランジスタと電気的に接続されている第２の表示素子と、を画素に有し、
    前記第１の表示素子は、開口部を含む反射膜と、液晶層と、を有し、
    前記第２の表示素子は、発光性の材料を含む層を有し、
    前記第１の表示素子と前記第２の表示素子とは、有機材料を含む接着層を介して互いに貼り合わされており、
    前記接着層は、前記第１のトランジスタと前記第２のトランジスタとの間に位置しており、
    前記画素は、前記反射膜の前記開口部を介して、前記第２の表示素子からの光を射出する機能を有することを特徴とする装置。
  6. タッチセンサを有する装置の作製方法であって、
    液晶素子と、前記液晶素子と電気的に接続されている第１のトランジスタと、を有する、第１の表示パネルを準備する第１のステップと、
    発光素子と、前記発光素子と電気的に接続されている第２のトランジスタと、前記発光素子上方の基板と、を有する、第２の表示パネルを準備する第２のステップと、
    前記基板を前記発光素子から分離する第３のステップと、
    前記液晶素子と前記発光素子とが重なるように、前記第１の表示パネルと前記第２の表示パネルとを貼り合わせる第４のステップと、を有し、
    前記タッチセンサは、前記第１の表示パネル及び前記第２の表示パネルと重なる領域を有することを特徴とする装置の作製方法。
  7. 表示パネルと、前記表示パネルと重なる領域を有するタッチセンサと、を有し、
    前記表示パネルは、
    第１のトランジスタと、
    前記第１のトランジスタと電気的に接続されている第１の表示素子と、
    第２のトランジスタと、
    前記第２のトランジスタと電気的に接続されている第２の表示素子と、を画素に有し、
    前記第１の表示素子は、開口部を含む反射膜と、液晶層と、を有し、
    前記第２の表示素子は、発光性の材料を含む層を有し、
    前記第１の表示素子と前記第２の表示素子とは、有機材料を含む接着層を介して互いに貼り合わされており、
    前記接着層は、前記第１のトランジスタと前記第２のトランジスタとの間に位置しており、
    前記画素は、前記反射膜の前記開口部を介して、前記第２の表示素子からの光を射出する機能を有し、
    前記第１のトランジスタ及び前記第２のトランジスタは、チャネル形成領域に酸化物半導体を有することを特徴とする装置。
  8. タッチセンサを有する装置の作製方法であって、
    液晶素子と、前記液晶素子と電気的に接続されている第１のトランジスタと、を有する、第１の表示パネルを準備する第１のステップと、
    発光素子と、前記発光素子と電気的に接続されている第２のトランジスタと、前記発光素子上方の基板と、を有する、第２の表示パネルを準備する第２のステップと、
    前記基板を前記発光素子から分離する第３のステップと、
    前記液晶素子と前記発光素子とが重なるように、前記第１の表示パネルと前記第２の表示パネルとを貼り合わせる第４のステップと、を有し、
    前記タッチセンサは、前記第１の表示パネル及び前記第２の表示パネルと重なる領域を有し、
    前記第１のトランジスタ及び前記第２のトランジスタは、チャネル形成領域に酸化物半導体を有することを特徴とする装置の作製方法。
JP2016122475A 2015-03-23 2016-06-21 装置及び装置の作製方法 Expired - Fee Related JP6055572B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015060000 2015-03-23
JP2015060000 2015-03-23
JP2015115556 2015-06-08
JP2015115556 2015-06-08

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016056790A Division JP6700079B2 (ja) 2015-03-23 2016-03-22 表示パネル

Publications (2)

Publication Number Publication Date
JP2016218452A JP2016218452A (ja) 2016-12-22
JP6055572B2 true JP6055572B2 (ja) 2016-12-27

Family

ID=56975278

Family Applications (6)

Application Number Title Priority Date Filing Date
JP2016056790A Expired - Fee Related JP6700079B2 (ja) 2015-03-23 2016-03-22 表示パネル
JP2016122474A Expired - Fee Related JP6055571B2 (ja) 2015-03-23 2016-06-21 表示装置及び表示装置の作製方法
JP2016122475A Expired - Fee Related JP6055572B2 (ja) 2015-03-23 2016-06-21 装置及び装置の作製方法
JP2020079952A Active JP6856802B2 (ja) 2015-03-23 2020-04-30 表示パネル
JP2021044269A Withdrawn JP2021105728A (ja) 2015-03-23 2021-03-18 情報処理装置
JP2023022129A Withdrawn JP2023076429A (ja) 2015-03-23 2023-02-16 表示パネル

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2016056790A Expired - Fee Related JP6700079B2 (ja) 2015-03-23 2016-03-22 表示パネル
JP2016122474A Expired - Fee Related JP6055571B2 (ja) 2015-03-23 2016-06-21 表示装置及び表示装置の作製方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2020079952A Active JP6856802B2 (ja) 2015-03-23 2020-04-30 表示パネル
JP2021044269A Withdrawn JP2021105728A (ja) 2015-03-23 2021-03-18 情報処理装置
JP2023022129A Withdrawn JP2023076429A (ja) 2015-03-23 2023-02-16 表示パネル

Country Status (3)

Country Link
US (3) US10516008B2 (ja)
JP (6) JP6700079B2 (ja)
WO (1) WO2016151429A1 (ja)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113419386A (zh) 2015-04-13 2021-09-21 株式会社半导体能源研究所 显示面板、数据处理器及显示面板的制造方法
US11024725B2 (en) 2015-07-24 2021-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including metal oxide film
JP6791661B2 (ja) 2015-08-07 2020-11-25 株式会社半導体エネルギー研究所 表示パネル
WO2017025835A1 (en) 2015-08-07 2017-02-16 Semiconductor Energy Laboratory Co., Ltd. Display panel, information processing device, and driving method of display panel
JP6815122B2 (ja) 2015-08-07 2021-01-20 株式会社半導体エネルギー研究所 表示パネル
TWI730975B (zh) 2015-08-19 2021-06-21 日商半導體能源研究所股份有限公司 資訊處理裝置
WO2017055971A1 (en) 2015-10-01 2017-04-06 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
WO2017064593A1 (en) 2015-10-12 2017-04-20 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
WO2017064587A1 (en) 2015-10-12 2017-04-20 Semiconductor Energy Laboratory Co., Ltd. Display panel, input/output device, data processor, and method for manufacturing display panel
WO2017081575A1 (en) 2015-11-11 2017-05-18 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
WO2017125834A1 (en) 2016-01-18 2017-07-27 Semiconductor Energy Laboratory Co., Ltd. Input/output device and data processor
JP6921575B2 (ja) 2016-03-30 2021-08-18 株式会社半導体エネルギー研究所 表示パネル
JP6863803B2 (ja) 2016-04-07 2021-04-21 株式会社半導体エネルギー研究所 表示装置
TWI743115B (zh) 2016-05-17 2021-10-21 日商半導體能源硏究所股份有限公司 顯示裝置及其工作方法
KR102378976B1 (ko) 2016-05-18 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 모듈, 및 전자 기기
US10078243B2 (en) 2016-06-03 2018-09-18 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI792916B (zh) 2016-06-24 2023-02-11 日商半導體能源研究所股份有限公司 顯示裝置、電子裝置
TWI709952B (zh) 2016-07-01 2020-11-11 日商半導體能源研究所股份有限公司 電子裝置、電子裝置的驅動方法
US10504204B2 (en) 2016-07-13 2019-12-10 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US10180605B2 (en) 2016-07-27 2019-01-15 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US10678078B2 (en) 2016-08-05 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the display device
TWI840104B (zh) 2016-08-29 2024-04-21 日商半導體能源研究所股份有限公司 顯示裝置及控制程式
CN116775543A (zh) 2016-09-06 2023-09-19 株式会社半导体能源研究所 电子设备
JP2018049267A (ja) 2016-09-16 2018-03-29 株式会社半導体エネルギー研究所 表示システム、電子機器および表示方法
WO2018051212A1 (en) 2016-09-16 2018-03-22 Semiconductor Energy Laboratory Co., Ltd. Display panel, display device, input/output device, data processing device, and method for manufacturing the display panel
TWI713003B (zh) 2016-09-20 2020-12-11 日商半導體能源研究所股份有限公司 顯示裝置及電子機器
KR20230107411A (ko) 2016-10-07 2023-07-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 유리 기판의 세정 방법, 반도체 장치의 제작 방법,및 유리 기판
WO2018073690A1 (en) 2016-10-21 2018-04-26 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, display device, display module, and electronic device
KR102384624B1 (ko) * 2016-10-21 2022-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20180052089A (ko) 2016-11-09 2018-05-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자 기기의 동작 방법
US10928665B2 (en) * 2016-12-16 2021-02-23 Sharp Kabushiki Kaisha Display device
KR20180079081A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 액정 표시 장치
KR20180083253A (ko) 2017-01-12 2018-07-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2018180842A1 (ja) 2017-03-29 2018-10-04 シャープ株式会社 Ｔｆｔ基板、ｔｆｔ基板の製造方法、表示装置
CN107168508B (zh) * 2017-04-26 2021-05-04 上海掌门科技有限公司 一种低功耗常显信息实现方法及装置
CN109102758B (zh) * 2017-06-20 2021-08-17 天马微电子股份有限公司 显示装置
CN109192755B (zh) * 2018-08-20 2020-12-11 云谷（固安）科技有限公司 显示面板及显示装置
WO2020152556A1 (ja) * 2019-01-25 2020-07-30 株式会社半導体エネルギー研究所 機能パネル、表示装置、入出力装置、情報処理装置、情報処理装置の駆動方法
US11210048B2 (en) 2019-10-04 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
JP7331614B2 (ja) * 2019-10-16 2023-08-23 凸版印刷株式会社 液晶表示装置
CN111312767B (zh) * 2020-02-21 2023-07-18 京东方科技集团股份有限公司 显示基板及显示装置
EP3995883A1 (en) * 2020-11-06 2022-05-11 The Swatch Group Research and Development Ltd Enhanced reflective liquid crystal display
KR20230095439A (ko) * 2021-12-22 2023-06-29 엘지디스플레이 주식회사 표시 패널
JP2023112406A (ja) * 2022-02-01 2023-08-14 シャープディスプレイテクノロジー株式会社 表示装置

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04161574A (ja) 1990-10-22 1992-06-04 Taisei Corp 構造物の振動制御装置の姿勢制御方法
US6025894A (en) 1996-09-04 2000-02-15 Casio Computer Co., Ltd. Scatter control member for organic electroluminescent light source for passing light with or without scattering depending upon an incident angle
JP3487782B2 (ja) 1999-03-17 2004-01-19 株式会社日立製作所 液晶表示装置
JP3767264B2 (ja) * 1999-08-25 2006-04-19 セイコーエプソン株式会社 液晶表示装置および電子機器
JP2001092390A (ja) * 1999-09-21 2001-04-06 Minolta Co Ltd 表示装置
TWI252592B (en) 2000-01-17 2006-04-01 Semiconductor Energy Lab EL display device
WO2001091098A1 (fr) 2000-05-24 2001-11-29 Hitachi, Ltd. Terminal portable et afficheur commutable entre couleur et noir-et-blanc
JP2002196688A (ja) 2000-12-25 2002-07-12 Sony Corp 画像表示装置
JP2002196702A (ja) * 2000-12-25 2002-07-12 Sony Corp 画像表示装置
US6912021B2 (en) 2001-01-22 2005-06-28 Seiko Epson Corporation Electro-optical device, method for driving electro-optical device, electronic apparatus, and method for driving electronic apparatus
JP4202030B2 (ja) 2001-02-20 2008-12-24 シャープ株式会社 表示装置
JP4789369B2 (ja) * 2001-08-08 2011-10-12 株式会社半導体エネルギー研究所 表示装置及び電子機器
JP3898012B2 (ja) * 2001-09-06 2007-03-28 シャープ株式会社 表示装置
JP4043864B2 (ja) 2001-09-06 2008-02-06 シャープ株式会社 表示装置及びその駆動方法
JP4176400B2 (ja) 2001-09-06 2008-11-05 シャープ株式会社 表示装置
US7248235B2 (en) 2001-09-14 2007-07-24 Sharp Kabushiki Kaisha Display, method of manufacturing the same, and method of driving the same
JP4479140B2 (ja) 2001-09-21 2010-06-09 セイコーエプソン株式会社 電子機器
JP3933915B2 (ja) 2001-11-09 2007-06-20 セイコーインスツル株式会社 反射層付き照明装置及び液晶表示装置
JP2003228304A (ja) 2002-01-31 2003-08-15 Toyota Industries Corp 表示装置
TW544944B (en) 2002-04-16 2003-08-01 Ind Tech Res Inst Pixel element structure of sunlight-readable display
JP4122828B2 (ja) 2002-04-30 2008-07-23 日本電気株式会社 表示装置及びその駆動方法
US20060072047A1 (en) 2002-12-06 2006-04-06 Kanetaka Sekiguchi Liquid crystal display
TWI351566B (en) 2003-01-15 2011-11-01 Semiconductor Energy Lab Liquid crystal display device
JP3852931B2 (ja) 2003-03-26 2006-12-06 株式会社東芝 発光表示装置
US7732349B2 (en) * 2004-11-30 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of insulating film and semiconductor device
TWI326372B (en) * 2005-08-08 2010-06-21 Ind Tech Res Inst Emireflective display and method thereof
US20070131944A1 (en) * 2005-12-08 2007-06-14 Au Optronics Corporation Dual organic electroluminescent display and method of making same
TWI294749B (en) * 2005-12-29 2008-03-11 Ind Tech Res Inst Display device and method for fabricating display device
JP2007232882A (ja) 2006-02-28 2007-09-13 Casio Comput Co Ltd 表示装置及び電子機器
EP1845514B1 (en) 2006-04-14 2013-10-02 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving the same
KR101409286B1 (ko) * 2007-05-21 2014-06-25 엘지디스플레이 주식회사 표시장치
JP4917582B2 (ja) * 2008-07-25 2012-04-18 住友化学株式会社 アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法
JP2010066537A (ja) * 2008-09-11 2010-03-25 Seiko Epson Corp 電気光学装置及び電子機器
TWI393950B (zh) * 2009-01-08 2013-04-21 Au Optronics Corp 半穿反型顯示面板
CN102713735B (zh) * 2010-01-20 2015-07-01 株式会社半导体能源研究所 显示设备及其驱动方法
US8830424B2 (en) 2010-02-19 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having light-condensing means
KR20110110590A (ko) 2010-04-01 2011-10-07 삼성모바일디스플레이주식회사 유기 발광 표시 장치
JP5940252B2 (ja) 2010-04-16 2016-06-29 株式会社半導体エネルギー研究所 表示装置
US8836906B2 (en) 2010-04-23 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Display device with light receiving element under transparent spacer and manufacturing method therefor
US8547503B2 (en) 2010-05-20 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a pixel electrode layer positioned between first and second common electrode layers
KR102095382B1 (ko) 2011-02-11 2020-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 표시 장치
US9036099B2 (en) 2011-02-14 2015-05-19 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
JP2012221308A (ja) * 2011-04-11 2012-11-12 Sharp Corp 表示装置、プロセッサ、表示方法、及び表示プログラム
JP2014199267A (ja) * 2011-08-05 2014-10-23 シャープ株式会社 蛍光体基板、表示装置および電子機器
JP5451944B2 (ja) * 2011-10-07 2014-03-26 パナソニック株式会社 撮影装置及び撮影方法
JP2013142804A (ja) 2012-01-11 2013-07-22 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の駆動方法。
JP2013221965A (ja) * 2012-04-13 2013-10-28 Seiko Epson Corp 電気光学装置
JP2013250637A (ja) * 2012-05-30 2013-12-12 Toshiba Corp 認識装置
KR101923725B1 (ko) * 2012-07-12 2018-11-29 한국전자통신연구원 듀얼 모드 디스플레이 장치 및 그의 제조방법
JP2015187620A (ja) 2012-08-10 2015-10-29 シャープ株式会社 表示装置
KR102161078B1 (ko) * 2012-08-28 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제작 방법
WO2014077295A1 (en) 2012-11-15 2014-05-22 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR102148549B1 (ko) 2012-11-28 2020-08-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP2014164389A (ja) * 2013-02-22 2014-09-08 Kyocera Corp 携帯端末、及び携帯端末制御方法
KR102060627B1 (ko) * 2013-04-22 2019-12-31 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
JP6183744B2 (ja) * 2013-06-05 2017-08-23 株式会社Ｊｏｌｅｄ 表示装置および電子機器
JP2015025968A (ja) 2013-07-26 2015-02-05 ソニー株式会社 表示媒体及び表示装置
US9269915B2 (en) * 2013-09-18 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2016038581A (ja) 2014-08-08 2016-03-22 株式会社半導体エネルギー研究所 表示パネル、表示装置および表示装置の駆動方法
JP6791661B2 (ja) * 2015-08-07 2020-11-25 株式会社半導体エネルギー研究所 表示パネル
JP6815122B2 (ja) * 2015-08-07 2021-01-20 株式会社半導体エネルギー研究所 表示パネル
WO2017072634A1 (en) * 2015-10-30 2017-05-04 Semiconductor Energy Laboratory Co., Ltd. Display device, electronic device, and method for manufacturing display device and electronic device

Also Published As

Publication number Publication date
JP2016218452A (ja) 2016-12-22
US10516008B2 (en) 2019-12-24
US20160283028A1 (en) 2016-09-29
JP2023076429A (ja) 2023-06-01
JP6700079B2 (ja) 2020-05-27
US11018206B2 (en) 2021-05-25
US10020350B2 (en) 2018-07-10
US20160358986A1 (en) 2016-12-08
JP2016218432A (ja) 2016-12-22
JP2016218451A (ja) 2016-12-22
WO2016151429A1 (en) 2016-09-29
JP6856802B2 (ja) 2021-04-14
JP6055571B2 (ja) 2016-12-27
JP2021105728A (ja) 2021-07-26
US20200111850A1 (en) 2020-04-09
JP2020129133A (ja) 2020-08-27

Similar Documents

Publication Publication Date Title
JP6055572B2 (ja) 装置及び装置の作製方法
JP7003185B2 (ja) 表示装置
JP6739274B2 (ja) 表示装置
JP2017059239A (ja) 入出力装置、情報処理装置
JP2017083829A (ja) 表示パネル、入出力装置、情報処理装置
JP6869039B2 (ja) 情報処理装置
JP2017076125A (ja) 表示パネル、入出力装置、情報処理装置および表示パネルの作製方法
JP2017107194A (ja) 表示装置、入出力装置、情報処理装置、情報処理装置の駆動方法
JP2023118912A (ja) タッチパネル
JP2017097342A (ja) 表示装置、入出力装置、情報処理装置
JP6725226B2 (ja) 表示パネル
JP2024149681A (ja) 表示パネル

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161202

R150 Certificate of patent or registration of utility model

Ref document number: 6055572

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees