TWI535026B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI535026B
TWI535026B TW104127325A TW104127325A TWI535026B TW I535026 B TWI535026 B TW I535026B TW 104127325 A TW104127325 A TW 104127325A TW 104127325 A TW104127325 A TW 104127325A TW I535026 B TWI535026 B TW I535026B
Authority
TW
Taiwan
Prior art keywords
insulating layer
layer
oxide semiconductor
oxide
hydrogen
Prior art date
Application number
TW104127325A
Other languages
English (en)
Other versions
TW201545354A (zh
Inventor
遠藤佑太
佐佐木俊成
野田耕生
佐藤瑞穗
一條充弘
遠藤俊彌
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201545354A publication Critical patent/TW201545354A/zh
Application granted granted Critical
Publication of TWI535026B publication Critical patent/TWI535026B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Description

半導體裝置
本發明關於包括氧化物半導體之半導體裝置及其製造方法。
在本說明書中，半導體裝置通常表示一種裝置，其可藉由利用半導體特性而作動，且電光裝置、半導體電路、及電子設備均為半導體裝置。
近年來，用於以平板顯示器為代表之許多液晶顯示裝置及發光顯示裝置之電晶體包括矽半導體，諸如非結晶矽或多晶矽，並形成於玻璃基板之上。
除了矽半導體以外，氧化物半導體用於電晶體之技術已吸引關注。
例如，揭露一種技術，藉此使用單一成分金屬氧化物之氧化鋅或與氧化物半導體為同源化合物之In-Ca-Zn-O基氧化物製造電晶體，並用作顯示裝置之像素的切換元件等(詳專利文獻1至專利文獻3)。
[參考文獻] [專利文獻]
[專利文獻1]日本公開專利申請案No. 2006-165528
[專利文獻2]日本公開專利申請案No. 2007-96055
[專利文獻3]日本公開專利申請案No. 2007-123861
存在一問題，其中甚至在電壓未施加於其通道區域包括氧化物半導體之電晶體中之閘極電極的狀態下(Vg=0V)，因為臨限電壓(Vth)沿負方向偏移，汲極電流流動。
鑒於上述問題，本說明書中所揭露之本發明之實施例的目標為設置具有利電氣特性之半導體裝置。
為達成目標，具低氫含量之絕緣層用作接觸形成通道區域之氧化物半導體層的絕緣層，藉此可避免氫擴散進入氧化物半導體層。具體地，其中氫之濃度為小於6 x 1020原子/cm3，較佳地為小於或等於5 x 1020原子/cm3，更佳地為小於或等於5 x 1019原子/cm3之絕緣層用作接觸氧化物半導體層之絕緣層。
本發明之實施例為半導體裝置，其包含閘極電極層、形成通道區域之氧化物半導體層、接觸氧化物半導體層之源極電極層及汲極電極層、設置於閘極電極層與氧化物半導體層間之閘極絕緣層、及面對閘極絕緣層且氧化物半導體層插於其間並接觸氧化物半導體層之絕緣層，其中氫之 濃度為小於6 x 1020原子/cm3，較佳地為小於或等於5 x 1020原子/cm3，更佳地為小於或等於5 x 1019原子/cm3。
具有頂閘結構之電晶體，其中閘極電極層與氧化物半導體層重疊且閘極絕緣層插於其間，具有頂部接觸型及底部接觸型。頂部接觸電晶體包括源極及汲極電極層與絕緣層間之氧化物半導體層，及底部接觸電晶體包括氧化物半導體層與絕緣層間之源極及汲極電極層。
本發明之另一實施例為包括頂閘/頂部接觸電晶體及頂閘/底部接觸電晶體之半導體裝置，其中接觸氧化物半導體層之絕緣層中氫之濃度為小於6 x 1020原子/cm3，較佳地為小於或等於5 x 1020原子/cm3，更佳地為小於或等於5 x 1019原子/cm3。
此外，在本發明之另一實施例中，包含氧化矽、氧氮化矽、氮氧化矽、氧化鉿、氧化鋁、或氧化鉭之氧化物絕緣層可用作絕緣層。
此外，具低氫含量之閘極絕緣層用作閘極絕緣層，設置用於頂閘/頂部接觸電晶體及頂閘/底部接觸電晶體，藉此可獲得具有有利電氣特性之半導體裝置。
本發明之另一實施例為半導體裝置，其中與氧化物半導體層接觸之閘極絕緣層中氫之濃度為小於6 x 1020原子/cm3，較佳地為小於或等於5 x 1020原子/cm3，更佳地為小於或等於5 x 1019原子/cm3。
根據本發明之一實施例，可提供具有有利電氣特性之半導體裝置。
100、200‧‧‧電晶體
102‧‧‧基板
104‧‧‧絕緣層
106a、206a‧‧‧源極電極層
106b、206b‧‧‧汲極電極層
107、108、207、208‧‧‧氧化物半導體層
110、210‧‧‧閘極絕緣層
112、212‧‧‧閘極電極層
2700‧‧‧電子書閱讀器
2701、2703、9601、9701‧‧‧外殼
2705、2707、9303、9307、9603、9607、9703‧‧‧顯示部
2706、2708‧‧‧光電轉換裝置
2711‧‧‧鉸鏈
2721‧‧‧電力開關
2723、9609‧‧‧作業鍵
2725‧‧‧揚聲器
9301‧‧‧頂部外殼
9302‧‧‧底部外殼
9304‧‧‧鍵盤
9305‧‧‧外部連接埠
9306‧‧‧指向裝置
9600‧‧‧電視機
9605‧‧‧支架
9610‧‧‧遙控器
9700‧‧‧數位相框
圖1A及1B分別描繪電晶體之俯視圖及截面圖。
圖2A至2D為截面圖，描繪電晶體之製造方法。
圖3A及3B分別描繪電晶體俯視圖及截面圖。
圖4A至4D為截面圖，描繪電晶體之製造方法。
圖5為外部圖，描繪電子書閱讀器之範例。
圖6A及6B為外部圖，描繪電視裝置及數位相框之各個範例。
圖7為透視圖，描繪可攜式電腦之範例。
圖8顯示絕緣層中所包含之氫的濃度。
圖9顯示電晶體之電氣特性的測量結果。
以下，將參照附圖詳細說明本發明之實施例。然而，本發明不侷限於下列說明，且熟悉本技藝之人士輕易理解可在不偏離本發明之範圍及精神下進行模式及細節之各種改變。因此，本發明不應解譯為侷限於以下實施例之說明。在參照圖式之本發明的結構說明中，不同圖式中相同部分係使用相同代號。相同陰影形式施加於類似零件，且類似零件有時並未特別標示代號。此外，有時俯視圖中未描繪絕緣層。請注意，有時每一圖式中所描繪之各結構之尺寸、層厚度、或區域為求清晰而予誇大。因此，本發明不一定侷限於圖式中所描繪之該等比例尺。
請注意，當說明「A及B彼此連接」時，其中包括A 及B彼此電連接之狀況，及A及B彼此直接連接之狀況。此處，A及B之每一者對應於一物件(例如裝置、元件、電路、佈線、電極、端子、導電膜、或層)。
請注意，例如在電流流動之方向於電路作業期間改變之狀況下，有時「源極」及「汲極」之功能變成可切換。因此，在本說明書中，用詞「源極」及「汲極」可分別用於標示汲極及源極。
(實施例1)
在本實施例中，參照圖1A及1B說明本發明之一實施例的半導體裝置。
圖1A為半導體裝置中所包括之電晶體100的俯視圖。圖1B為沿圖1A之線A1-B1的截面圖。電晶體100於基板102之上包括絕緣層104、源極電極層106a及汲極電極層106b、包括通道區域之氧化物半導體層108、閘極絕緣層110、及閘極電極層112。
電晶體100為具有頂閘結構之電晶體，其中形成閘極電極層112以便與氧化物半導體層108重疊，且閘極絕緣層110插於其間。此外，電晶體100為底部接觸電晶體，其中源極電極層106a及汲極電極層106b係設置於氧化物半導體層108與絕緣層104之間。
電晶體100為頂閘/底部接觸電晶體，使得絕緣層104之部分頂面及氧化物半導體層108之部分較低表面彼此接觸。因此，在電晶體100之製造步驟中，當大量氫存在於 絕緣層104中時，氫擴散進入氧化物半導體層108。氫擴散進入氧化物半導體層108，使得氧化物半導體層108中產生過度載子。因而，電晶體100之臨限電壓(Vth)沿負方向偏移，且甚至在電壓未施加於閘極電極(正常開啟)之狀態下(Vg=0V)汲極電流流動。因此，當大量氫存在於絕緣層104中時，電晶體100之電氣特性降低。
存在一種方法，其中氧化物半導體層108歷經熱處理，以便移除從氧化物半導體層108擴散之氫。然而，隨著電晶體之製造步驟增加，製造成本增加及產量降低。
因而，絕緣層其中氫之濃度為小於6 x 1020原子/cm3，較佳地為小於或等於5 x 1020原子/cm3，更佳的為小於或等於5 x 1019原子/cm3，可用作接觸氧化物半導體層108之絕緣層104，藉此可避免氧化物半導體層108中氫之擴散，及可提供具有有利電氣特性之電晶體。因此，可提供具有有利電氣特性之電晶體而未增加電晶體之製造步驟數量。
此外，閘極絕緣層110中氫之濃度為小於6 x 1020原子/cm3，較佳地為小於或等於5 x 1020原子/cm3，更佳地為小於或等於5 x 1019原子/cm3。換言之，絕緣層104及閘極絕緣層110之每一者中氫之濃度為小於6 x 1020原子/cm3，較佳地為小於或等於5 x 1020原子/cm3，更佳地為小於或等於5 x 1019原子/cm3，藉此可抑制氧化物半導體層108中氫之擴散。
對於基板102並無特別限制，只要其具有之後執行之 製造步驟的耐受性。例如，可使用諸如玻璃基板、陶瓷基板、石英基板、或藍寶石基板之絕緣基板；使用諸如矽之半導體材料形成之半導體基板；使用諸如金屬或不鏽鋼之導體形成導電基板；或以絕緣材料覆蓋之半導體基板表面或導電基板表面之基板。進一步另一方面，塑料基板可適當用作基板102。
此外，若於電晶體之製造步驟中以高溫執行熱處理，較佳地使用其應變點大於或等於730℃之玻璃基板。例如，使用諸如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、或鋇硼矽酸鹽玻璃之玻璃材料。通常，藉由包含較氧化硼大量之氧化鋇(BaO)，可獲得更實用之耐熱玻璃。因此，較佳地使用包含較B2O3大量之BaO的玻璃基板。
絕緣層104充當基底以避免雜質元件從基板102擴散，亦充當基底以避免基板被電晶體之製造步驟的蝕刻所蝕刻。對於絕緣層104之厚度並無限制；然而，絕緣層104之厚度較佳地為大於或等於50nm。
絕緣層104經形成而具使用氧化矽、氧氮化矽、氮氧化矽、氧化鉿、氧化鋁、氧化鉭等之任一氧化物絕緣層的單層結構；或包括選自該些層之二或更多層的堆疊結構。若採取堆疊結構，使用氮化矽形成接觸基板102之絕緣層，及使用上述氧化物絕緣層形成接觸氧化物半導體層108之絕緣層104。氫之濃度降低之氧化物絕緣層用作接觸氧化物半導體層108之絕緣層104，藉此避免氧化物半導體層108中氫之擴散，並因為氧從絕緣層104供應於氧 化物半導體層108中缺陷，而可提供具有有利電氣特性之電晶體。此時，如以上說明，必要的是絕緣層104中氫之濃度為小於6 x 1020原子/cm3，較佳地為小於或等於5 x 1020原子/cm3，更佳地為小於或等於5 x 1019原子/cm3。
此處，氧氮化矽表示包含較氮多之氧者，例如，氧氮化矽包括氧、氮、及矽之濃度範圍分別為大於或等於50原子%及小於或等於70原子%、大於或等於0.5原子%及小於或等於15原子%、及大於或等於25原子%及小於或等於35原子%。此外，氮氧化矽表示包含較氧多之氮者，例如，氮氧化矽包括氧、氮、及矽之濃度範圍分別為大於或等於5原子%及小於或等於30原子%、大於或等於20原子%及小於或等於55原子%、及大於或等於25原子%及小於或等於35原子%。請注意，若使用盧瑟福背散射能譜(RBS)或氫前向散射(HFS)執行量測，氧、氮、及矽之比例落於上述範圍內。此外，構成元素之總百分比未超過100原子%。
在本實施例中，係在藉由濺鍍形成之氧化矽層用作絕緣層104及藉由電漿增強化學蒸氣沈積(電漿CVD)形成之氧化矽層用作絕緣層104之狀況下進行說明。
若藉由濺鍍形成絕緣層104，較佳地使用包含矽元素之靶材。意即，可使用Si靶材或SiO2靶材。較佳地，使用SiO2靶材以便降低所獲得之氧化矽層中氫之濃度，更佳地使用SiO2靶材其中SiO2靶材中所包含之羥基的濃度為小於或等於1000ppm，或使用二次離子質譜(SIMS) 測量之氫之濃度為小於或等於3.5 x 1019原子/cm3。有關供應用以形成絕緣層104之氣體，使用諸如氬及氧之稀有氣體。此外，較佳的是使用高純度氣體，其中諸如氫、水、羥基、或氫化物之雜質降低至「ppm」程度或「ppb」程度之濃度，作為將供應之氣體。
濺鍍之範例包括高頻電源用於濺鍍電源之RF濺鍍、DC濺鍍、及以脈衝方式施加偏壓之脈衝DC濺鍍。
可配置複數不同材料靶材之多源濺鍍設備可用於形成絕緣層104。基於多源濺鍍設備，可形成不同材料之膜而堆疊於相同室中，或可藉由於相同室中同時放電而形成複數種材料之膜。
此外，存在於室內設置磁體系統之濺鍍設備，其用於磁控管濺鍍；以及用於ECR濺鍍之濺鍍設備，其中使用微波且未使用輝光放電而產生電漿。
此外，有關濺鍍，可使用反應式濺鍍，其中靶材物質及濺鍍氣體成分彼此化學反應以形成其薄化合物膜；或偏壓濺鍍，其中電壓亦施加於基板。
在本說明書中，可使用上述濺鍍設備並適當濺鍍而執行濺鍍同時加熱基板。
因而，所獲得之氧化矽層中氫之濃度可為小於6 x 1020原子/cm3，較佳地為小於或等於5 x 1020原子/cm3，更佳地為小於或等於5 x 1019原子/cm3。
除了濺鍍以外，電漿CVD可用於形成絕緣層104。電漿CVD為形成膜之方法，藉由供應作為原料之沈積氣 體至電漿CVD設備之反應室以採用電漿能。
有關電漿CVD設備，可提供使用高頻電源之電容式耦合高頻電漿CVD設備、電感式耦合高頻電漿CVD設備、具有微波產生源之磁控管並使用微波產生電漿之微波電漿CVD設備(電子迴旋共振電漿CVD設備)、及螺旋波電漿CVD設備。在本說明書之電漿CVD中，可適當使用輝光放電電漿用於形成膜之CVD設備。此外，亦可執行電漿CVD同時加熱基板。
當藉由電漿CVD形成氫之濃度降低之絕緣層104時，分子結構中未包含氫之氣體需選作沈積氣體。
換言之，有關沈積氣體，並非使用SiH4而是使用SiF4。此外，亦使用具低氫含量及水之N2O或O2的氧化氣體，使得將沈積之膜為氧化物絕緣膜。此外，考量電漿CVD設備中所產生之電漿的延展，亦使用具低氫含量及水之氣體作為將添加之其他氣體(諸如氬之稀有氣體)。
當藉由電漿CVD形成成為絕緣層104之氧化矽層時，移除電漿CVD設備之反應室中剩餘或吸附於反應室之內壁的諸如氫及水之雜質，接著使用上述氣體形成氧化矽層。以此方式，藉由電漿CVD形成之絕緣層104中氫之濃度可為小於6 x 1020原子/cm3，較佳地為小於或等於5 x 1020原子/cm3，更佳地為小於或等於5 x 1019原子/cm3。
可於絕緣層104之上形成源極電極層106a及汲極電極層106b。源極電極層106a及汲極電極層106b可使用 諸如鉬、鈦、鉻、鉭、鎢、釹、或鈧之金屬材料的導電膜、或包含任一該些金屬材料作為主要成分之合金材料、或任一該些金屬之氮化物，而形成單層或堆疊層。請注意，若可耐受之後程序中將執行之熱處理的溫度，鋁或銅亦可用作該等金屬材料。鋁或銅較佳地組合使用耐火金屬材料，以避免耐熱及腐蝕之問題。有關耐火金屬材料，可使用鉬、鈦、鉻、鉭、鎢、釹、鈧等。
例如，下列結構較佳地作為源極電極層106a及汲極電極層106b之二層結構：鉬膜堆疊於鋁膜之上的二層結構；鉬膜堆疊於銅膜之上的二層結構；氮化鈦膜或氮化鉭膜堆疊於銅膜之上的二層結構；氮化鈦膜及鉬膜堆疊之二層結構；銅膜堆疊於銅-鎂-鋁合金膜之上的二層結構。有關源極電極層106a及汲極電極層106b之三層結構，下列結構較佳：堆疊結構，包括中間層中鋁膜、鋁及矽之合金膜、鋁及鈦之合金膜、或鋁及釹合金膜，以及頂層及底層中鎢膜、氮化鎢膜、氮化鈦膜及鈦膜。
此外，氧化銦之透光氧化物導電膜、氧化銦及氧化錫之合金、氧化銦及氧化鋅之合金、氧化鋅、氧化鋁鋅、氧氮化鋁鋅、氧化鎵鋅等可用於源極電極層106a及汲極電極層106b。
源極電極層106a及汲極電極層106b之厚度未特別侷限，可考量充當源極電極層106a及汲極電極層106b之導電膜的電阻及製造程序所需時間而適當決定。例如，可形成源極電極層106a及汲極電極層106b而具10nm至500 nm厚度。
形成形成通道區域之氧化物半導體層108以便接觸源極電極層106a及汲極電極層106b之部分頂面及絕緣層104之部分頂面。因為絕緣層104中氫之濃度如以上說明為小於6 x 1020原子/cm3，較佳地為小於或等於5 x 1020原子/cm3，更佳地為小於或等於5 x 1019原子/cm3，當形成氧化物半導體層108時，可避免氧化物半導體層108中氫之擴散。氧化物半導體層108之厚度設定為10nm至300nm，較佳地為20nm至100nm。
氧化物半導體層108係使用In-Ga-Zn-O基非單晶膜形成，其包含In、Ga、及Zn並具有以InMO3(ZnO)m(m>0)代表之結構。請注意，M標示選自鎵(Ga)、鐵(Fe)、鎳(Ni)、錳(Mn)、及鈷(Co)之一或更多金屬元素。例如，M有時標示Ga；同時，除了Ga以外，在其他時候，M標示諸如Ni或Fe之上述金屬元素。此外，除了包含M之金屬元素以外，上述氧化物半導體可包含Fe或Ni、另一過渡金屬元素、或作為雜質元素之過渡金屬的氧化物。此外，使用具有高於或等於80%，較佳地為高於或等於95%，更佳地為高於或等於99.9%之相對密度的金屬氧化物靶材中所包含的金屬氧化物。
具體地，氧化物半導體層108可使用任一下列氧化物半導體予以形成：四金屬元素之氧化物，諸如In-Sn-Ga-Zn-O基氧化物半導體；三金屬元素之氧化物，諸如In-Ga-Zn-O基氧化物半導體、In-Sn-Zn-O基氧化物半導體、 In-Al-Zn-O基氧化物半導體、Sn-Ga-Zn-O基氧化物半導體、Al-Ga-Zn-O基氧化物半導體、及Sn-Al-Zn-O基氧化物半導體；二金屬元素之氧化物，諸如In-Zn-O基氧化物半導體、Sn-Zn-O基氧化物半導體、Al-Zn-O基氧化物半導體、Zn-Mg-O基氧化物半導體、Sn-Mg-O基氧化物半導體、及In-Mg-O基氧化物半導體；以及一金屬元件之氧化物，諸如In-O基氧化物半導體、Sn-O基氧化物半導體、及Zn-O基氧化物半導體。此處，例如In-Ga-Zn-O基氧化物半導體為包含至少In、Ga、及Zn之氧化物半導體，且對於其組成比並無特別限制。In-Ga-Zn-O基氧化物半導體可包含非In、Ga、及Zn之元素。再者，氧化矽可包括於上述氧化物半導體層中。
形成閘極絕緣層110以便覆蓋源極電極層106a、汲極電極層106b、及氧化物半導體層108。類似於絕緣層104，閘極絕緣層110係使用氧化物絕緣層予以形成。閘極絕緣層110經形成而具低氫含量，藉此可獲得具有有利電氣特性之半導體裝置。因而，較佳的是接觸氧化物半導體層之閘極絕緣層中氫之濃度為小於6 x 1020原子/cm3，較佳地為小於或等於5 x 1020原子/cm3，更佳地為小於或等於5 x 1019原子/cm3。
形成閘極電極112以便與氧化物半導體層108重疊，且閘極絕緣層110插於其間。閘極電極112可具有類似於源極電極層106a及汲極電極層106b之結構。
儘管圖1A及1B中未描繪，充當鈍化層或層際絕緣 層之絕緣層較佳地形成於電晶體之上。
如以上說明，絕緣層104及閘極絕緣層110之一或二者中氫之濃度為小於6 x 1020原子/cm3，較佳地為小於或等於5 x 1020原子/cm3，更佳地為小於或等於5 x 1019原子/cm3；因而，可避免氧化物半導體層108中氫之擴散，並可獲得具有有利電氣特性之半導體裝置。
請注意，本實施例中所說明之結構可與本說明書中其他實施例中所說明之任一結構適當組合。
(實施例2)
請注意，本實施例中參照圖2A至2D說明實施例1中所說明之半導體裝置的製造方法。
如圖2A中所描繪，絕緣層104係形成於基板102之上。實施例1中所說明之材料可用於基板102及絕緣層104。在本實施例中，玻璃基板用於基板102。有關絕緣層104，藉由使用SiO2作為靶材之RF濺鍍，且諸如氬及氧之稀有氣體作為當絕緣層104形成時將供應之氣體，而形成具有200nm厚度之氧化矽層。
如實施例1中所說明，當藉由電漿CVD形成絕緣層104時，電漿CVD設備中反應室之內壁加熱以從反應室之內壁釋放雜質，並移除反應室中剩餘或吸附於反應室之內壁的雜質。接著，作為沈積氣體之SiF4、作為氧化氣體之N2O、及將添加氣體之氬供應於反應室，藉此使用電漿能形成絕緣層104。在本實施例中，使用使用高頻電源之 電漿CVD設備。
有關移除反應室中剩餘或吸附於反應室之內壁的雜質，較佳地執行排氣程序、使用諸如三氟化氮之氟化合物的電漿清潔等。
其次，形成充當源極電極層106a及汲極電極層106b之導電膜。有關導電膜，在本實施例中，藉由DC濺鍍並使用鈦靶材而形成具150nm厚度之鈦膜。接著，藉由執行第一光刻步驟及蝕刻步驟而形成各具有150nm厚度之源極電極層106a及汲極電極層106b。
濕式蝕刻或乾式蝕刻可用於蝕刻導電膜。請注意，在元件之微細加工方面，較佳地使用乾式蝕刻。可根據將蝕刻之層的材料而適當選擇蝕刻氣體及蝕刻劑。
請注意，源極電極層106a及汲極電極層106b之側面經形成而具有錐形形狀。這是因為氧化物半導體膜及將為閘極電極之導電膜於之後步驟形成於源極電極層106a及汲極電極層106b之上，而避免於步驟部分脫離。為將源極電極層106a及汲極電極層106b之側面形成為錐形，可執行蝕刻同時抗蝕罩凹入。
其次，藉由DC濺鍍形成具50nm厚度之氧化物半導體膜。因為氧化物半導體膜經形成而接觸絕緣層104，氧從絕緣層104供應於氧化物半導體層中缺陷。接著，藉由執行光刻步驟或蝕刻步驟形成被處理為島形之氧化物半導體層107。在本實施例中，使用DC濺鍍；然而，可使用真空蒸發、脈衝雷射沈積、CVD等。
有關氧化物半導體膜，可使用實施例1中所說明之氧化物半導體。在本實施例中，有關氧化物半導體膜，藉由濺鍍並使用包括銦(In)、鎵(Ga)、及鋅(Zn)之氧化物半導體靶材(摩爾比In2O3：Ga2O3：ZnO=1：1：1及In2O3：Ga2O3：ZnO=1：1：2)而形成具50nm厚度之In-Ga-Zn-O基非單晶膜。此外，在本實施例中，採用DC濺鍍，氬之流率為30sccm，氧之流率為15sccm，及基板溫度為室溫(15℃至35℃)。
若In-Zn-O基氧化物半導體膜用作氧化物半導體膜，使用之靶材具有原子比In：Zn=50：1至1：2之組成比(摩爾比In2O3：ZnO=25：1至1：4)，較佳地為原子比In：Zn=20：1至1：1(摩爾比In2O3：ZnO=10：1至1：2)，進一步較佳地In：Zn=15：1至3：2(摩爾比In2O3：ZnO=15：2至3：4)。例如，在用於形成具有原子比In：Zn：O=X：Y：Z之In-Zn-O基氧化物半導體的靶材中，滿足Z>1.5X+Y。
在藉由濺鍍形成氧化物半導體膜之前，較佳地執行藉由導入氬氣而產生電漿之反向濺鍍。反向濺鍍係指一種方法，其中RF電源用於在氬氣中施加電壓於基板，並於基板周圍產生電漿以修改表面。請注意，除了氬氣之外，可使用氮氣、氦氣等。另一方面，可使用添加氧、氧化亞氮等之氬氣。另一方面，可使用添加氯、四氟化碳等之氬氣。
在形成氧化物半導體膜中，基板保持於維持減壓之處 理室中，並加熱使得基板溫度高於或等於100℃及低於550℃，較佳地為高於或等於200℃及低於或等於400℃。另一方面，在形成氧化物半導體膜中基板溫度可為室溫(15℃至35℃)。接著，移除處理室中濕氣，導入氫、水等移除之濺鍍氣體，並使用氧化物半導體靶材；因而，形成氧化物半導體膜。形成氧化物半導體膜同時加熱基板，使得可降低氧化物半導體膜中所包含之雜質。再者，可降低因濺鍍之損害。為移除處理室中濕氣，較佳地使用截留真空泵。例如，可使用低溫泵、離子泵、鈦昇華泵等。可使用設置冷阱之渦輪泵。由於藉由以低溫泵等排空處理室，可從處理室移除氫、水等，可降低氧化物半導體膜中雜質之濃度。
圖2B中描繪經由直至此處之步驟所設置之結構。
接著，氧化物半導體層107可於大氣、惰性氣體(氮、氦、氖、氬等)、或在大氣壓力下露點小於或等於-60℃及濕氣含量小之大氣中歷經熱處理。具體地，氧化物半導體層107於高於或等於100℃及低於或等於400℃之大氣中歷經熱處理達10分鐘或更久，較佳地為以350℃達60分鐘。在本實施例中，氧化物半導體層107歷經熱處理，藉此形成濕氣及氫排除之氧化物半導體層108。此時，氧從絕緣層104供應於氧化物半導體層108中缺陷。
此外，可於惰性氣體(諸如氮、氦、氖、或氬)中以高於或等於500℃及低於或等於750℃之溫度(或低於 或等於玻璃基板之應變點的溫度)執行快速熱退火(RTA)處理達約1分鐘至10分鐘，較佳地為以600℃達約3分鐘至6分鐘。由於可於短時間內以RTA處理執行脫水或脫氫，可以甚至高於玻璃基板之應變點的溫度執行熱處理。請注意，在熱處理中，較佳的是惰性氣體(氮或諸如氦、氖、或氬之稀有氣體)或氧氣中未包含水、氫等。較佳的是導入熱處理設備之氮或諸如氦、氖、或氬之稀有氣體的純度設定為6N(99.9999%)或更高，較佳地為7N(99.99999%)或更高(即，雜質濃度為1ppm或更低，較佳地為0.1ppm或更低)。
請注意，上述熱處理之時機不侷限於島形氧化物半導體層108形成之後，且在被處理為島形氧化物半導體層108之前，氧化物半導體膜可歷經熱處理。在氧化物半導體膜107形成之後，熱處理可執行一次以上。
在本實施例中，熱處理係於基板溫度達到350℃之狀態下於大氣中執行達60分鐘。此外，使用電熔爐之加熱、諸如使用加熱氣體之氣體快速熱退火(GRTA)之快速加熱、或使用燈光之燈快速熱退火(LRTA)等可用於熱處理。例如，在使用電熔爐執行熱處理之狀況下，溫度上升特性較佳地設定為高於或等於0.1℃/min及低於或等於20℃/min，及溫度下降特性較佳地設定為高於或等於0.1℃/min及低於或等於15℃/min。
於惰性氣體中歷經熱處理之島形氧化物半導體層108較佳地處於非結晶狀態，但可為局部結晶。
此處，可於氧化物半導體層108之暴露表面上執行使用氧、臭氧、或一氧化二氮之電漿處理。藉由執行電漿處理，氧可供應於氧化物半導體層108之缺陷。
其次，形成閘極絕緣層110。請注意，可以類似於絕緣層104之方式形成閘極絕緣層110。在本實施例中，藉由使用SiO2作為靶材之RF濺鍍，且諸如氬及氧之稀有氣體作為當閘極絕緣層110形成時將供應之氣體，而形成具200nm厚度之氧化矽層。
圖2C中描繪經由直至此處之步驟所獲得之結構。
在閘極絕緣層110形成之後，可執行熱處理。熱處理係在大氣或惰性氣體(氮、氦、氖、氬等)中執行。熱處理較佳地係以大於或等於200℃及小於或等於400℃之溫度執行。在本實施例中，熱處理較佳地於大氣中以350℃執行達一小時。另一方面，可以類似於在形成閘極絕緣層110之前執行熱處理的方式以高溫於短時間執行RTA處理。熱處理之時機未特別限制，只要係於閘極絕緣層110形成之後即可，並可藉由兼作另一步驟，諸如用於降低透明導電膜之電阻的熱處理，便可執行而不增加製造步驟之數量。
充當閘極電極層112之導電膜係形成於閘極絕緣層110之上，並執行第三光刻步驟及蝕刻步驟，藉此形成閘極電極層112。導電膜可具有類似於源極電極層106a及汲極電極層106b之結構。在本實施例中，藉由DC濺鍍並使用鈦靶材而形成具150nm厚度之鈦膜。接著，藉由 執行第三光刻步驟及蝕刻步驟而形成閘極電極層112。
圖2D中描繪經由直至此處之步驟所獲得之結構。
以上述方式，可製造實施例1之半導體裝置。
(實施例3)
在本實施例中，參照圖3A及3B說明本發明之另一實施例的半導體裝置。
圖3A為半導體裝置中所包括之電晶體200之俯視圖。圖3B為沿圖3A之線A2-B2之截面圖。電晶體200於基板102之上包括絕緣層104、形成通道區域之氧化物半導體層208、源極電極層206a及汲極電極層206b、閘極絕緣層210、及閘極電極層212。
電晶體200為具有頂閘結構之電晶體，其中閘極電極層212與氧化物半導體層208重疊，且閘極絕緣層210插於其間。此外，電晶體200為包括源極及汲極電極層206a及206b與絕緣層104間之氧化物半導體層208的頂部接觸電晶體。
電晶體200為頂閘/底部接觸電晶體，使得絕緣層104之部分頂面及氧化物半導體層208之部分較低表面彼此接觸。因此，在電晶體200之製造步驟中，當大量氫存在於絕緣層104中時，氫擴散進入氧化物半導體層208。氫擴散進入氧化物半導體層208，使得氧化物半導體層208中產生過度載子。因而，電晶體200之臨限電壓沿負方向偏移，且甚至在電壓未施加於閘極電極(正常開啟)之狀況 下(Vg=0V)汲極電流流動。因此，電晶體200之電氣特性降低。
存在一種方法，其中氧化物半導體層208歷經熱處理以便從氧化物半導體層208移除擴散之氫。然而，隨著電晶體之製造步驟增加，製造成本增加，並可降低產量。
因而，氫之濃度為小於6 x 1020原子/cm3，較佳地為小於或等於5 x 1020原子/cm3，更佳地為小於或等於5 x 1019原子/cm3之絕緣層用作接觸氧化物半導體層208之絕緣層104，藉此可避免氧化物半導體層208中氫之擴散，並可提供具有有利電氣特性之電晶體。因此，可提供具有有利電氣特性之電晶體而未增加電晶體之製造步驟數量。
此外，閘極絕緣層210中氫之濃度可為小於6 x 1020原子/cm3，較佳地為小於或等於5 x 1020原子/cm3，更佳地為小於或等於5 x 1019原子/cm3。換言之，絕緣層104及閘極絕緣層210之每一者中氫之濃度可為小於6 x 1020原子/cm3，較佳地為小於或等於5 x 1020原子/cm3，更佳地為小於或等於5 x 1019原子/cm3，藉此可抑制氧化物半導體層208中氫之擴散。
本實施例中基板102類似於實施例1中所說明之基板102。
絕緣層104具有類似於實施例1中所說明之結構。絕緣層104充當基底以避免雜質元素從基板102擴散，亦充當基底以避免基板被電晶體之製造步驟的蝕刻所蝕刻。對於絕緣層104之厚度並無限制；然而，絕緣層104之厚度 較佳地為大於或等於50nm。
絕緣層104經形成而具使用氧化矽、氧氮化矽、氮化矽、氮氧化矽、氧化鉿、氧化鋁、氧化鉭等之任一氧化物絕緣層的單層結構；或包括選自該些層之二或更多層的堆疊結構。若採取包括二或更多層之堆疊結構，使用氮化矽形成接觸基板102之絕緣層，及使用上述氧化物絕緣層形成接觸氧化物半導體層108之絕緣層104。氫之濃度降低之氧化物絕緣層用作接觸氧化物半導體層208之絕緣層104，藉此氧從絕緣層104供應於氧化物半導體層208中缺陷。因而，可提供具有有利電氣特性之電晶體。此時，如以上說明，必要的是絕緣層104中氫之濃度為小於6 x 1020原子/cm3，較佳地為小於或等於5 x 1020原子/cm3，更佳地為小於或等於5 x 1019原子/cm3。
有關本實施例中之絕緣層104，如實施例1中所說明可使用藉由濺鍍形成之氧化矽層或藉由電漿CVD形成之氧化矽層。
若藉由濺鍍形成絕緣層104，較佳地使用包含矽元素之靶材。意即，可使用Si靶材或SiO2靶材。較佳地，使用SiO2靶材以便降低所獲得之氧化矽層中氫之濃度；更佳地使用SiO2靶材其中SiO2靶材中所包含之羥基的濃度為小於或等於1000ppm，或使用二次離子質譜(SIMS)測量之氫之濃度為小於或等於3.5 x 1019原子/cm3。有關供應用以形成絕緣層104之氣體，使用諸如氬及氧之稀有氣體。此外，較佳的是使用高純度氣體，其中諸如氫、 水、羥基、或氫化物之雜質降低至「ppm」程度或「ppb」程度之濃度，作為將供應之氣體。
除了濺鍍以外，可藉由電漿CVD形成絕緣層104。電漿CVD為形成膜之方法，藉由供應作為原料之沈積氣體至電漿CVD設備之反應室以採用電漿能。
當藉由電漿CVD形成氧化矽層時，分子結構中未包含氫之氣體需選作沈積氣體。
有關沈積氣體，並非使用SiH4而是使用SiF4。此外，亦使用具低氫含量及水之N2O或O2的氧化氣體。此外，考量電漿的延展，亦使用具低氫含量及水之氣體作為將添加之其他氣體(諸如氬之稀有氣體)。
此外，於移除反應室中剩餘或吸附於反應室之內壁的雜質之後，藉由使用具有上述結構之氣體的電漿CVD而形成氧化矽層。以此方式，藉由電漿CVD形成之絕緣層104中氫之濃度可為小於6 x 1020原子/cm3，較佳地為小於或等於5 x 1020原子/cm3，更佳地為小於或等於5 x 1019原子/cm3。
形成通道區域之氧化物半導體層208係形成於絕緣層104之上。氧化物半導體層208類似於實施例1中氧化物半導體層108。如實施例1中所說明，絕緣層104中氫之濃度為小於6 x 1020原子/cm3，較佳地為小於或等於5 x 1020原子/cm3，更佳地為小於或等於5 x 1019原子/cm3，藉此當形成氧化物半導體層208時，避免氧化物半導體層208中氫之擴散。
形成閘極絕緣層210以便覆蓋源極電極層206a、汲極電極層206b、及氧化物半導體層208。閘極絕緣層210類似於實施例1中閘極絕緣層110。此外，類似於絕緣層104之具低氫含量的氧化物絕緣層用作閘極絕緣層210，藉此可獲得具有有利電氣特性之半導體裝置。因而，較佳的是接觸氧化物半導體層之閘極絕緣層中氫之濃度為小於6 x 1020原子/cm3，較佳地為小於或等於5 x 1020原子/cm3，更佳地為小於或等於5 x 1019原子/cm3。
源極電極層206a及汲極電極層206b係形成於絕緣層104之部分頂面及氧化物半導體層208之部分頂面之上。 源極電極層206a及汲極電極層206b類似於實施例1中源極電極層106a及汲極電極層106b。
形成閘極電極212以便與氧化物半導體層208重疊，且閘極絕緣層210插於其間。閘極電極212類似於實施例1中閘極電極112。
儘管圖3A及3B中未描繪，充當鈍化層或層際絕緣層之絕緣層較佳地形成於電晶體200之上。
如以上說明，絕緣層104及閘極絕緣層210中氫之濃度為小於6 x 1020原子/cm3，較佳地為小於或等於5 x 1020原子/cm3，更佳地為小於或等於5 x 1019原子/cm3，藉此可避免氧化物半導體層208中氫之擴散，並可獲得具有有利電氣特性之半導體裝置。
請注意，本實施例中所說明之結構可與本說明書中其他實施例中所說明之任一結構適當組合。
(實施例4)
在本實施例中，參照圖4A至4D說明實施例3中所描繪之半導體裝置的製造方法。
如圖4A中所示，絕緣層104係形成於基板102之上。可使用實施例3中所描繪之基板102及絕緣層104。 在本實施例中，玻璃基板用於基板102。有關絕緣層104，藉由使用SiO2作為靶材之RF濺鍍，且諸如氬及氧之稀有氣體作為當絕緣層104形成時將供應之氣體，而形成具有200nm厚度之氧化矽層。
如實施例2中所說明，可藉由電漿CVD而形成絕緣層104。
接著，藉由濺鍍形成具50nm厚度之氧化物半導體膜。因為氧化物半導體膜經形成而接觸絕緣層104，氧從絕緣層104供應於氧化物半導體層中缺陷。之後，藉由執行第一光刻步驟或蝕刻步驟形成被處理為島形之氧化物半導體層207。
如實施例2中所說明可形成氧化物半導體膜。
圖4A中描繪經由包括直至此處之步驟所獲得之結構。
其次，形成充當源極電極層206a及汲極電極層206b之導電膜。有關導電膜，在本實施例中，如實施例2中藉由DC濺鍍並使用鈦靶材而形成具150nm厚度之鈦膜。接著，藉由執行第二光刻步驟及蝕刻步驟而形成各具有150nm厚度之源極電極層206a及汲極電極層206b。
可以類似於實施例2中所說明之方式執行導電膜之蝕刻。
接著，氧化物半導體層207可於大氣、惰性氣體(氮、氦、氖、氬等)、或在大氣壓力下露點小於或等於-60℃及濕氣含量小之大氣中歷經熱處理。具體地，氧化物半導體層207於高於或等於100℃及低於或等於400℃之大氣中歷經熱處理達10分鐘或更久，較佳地為以350℃達60分鐘。在本實施例中，氧化物半導體層207歷經熱處理，藉此形成濕氣及氫排除之氧化物半導體層208。此時，氧從絕緣層104供應於氧化物半導體層208中缺陷。
請注意，熱處理不一定於源極電極層206a及汲極電極層206b形成之後執行，並可於形成源極電極層206a及汲極電極層206b之前藉由執行第一光刻步驟及蝕刻步驟所形成之島形氧化物半導體膜207上執行熱處理。在形成氧化物半導體層207之後，亦可執行複數次熱處理。
在本實施例中，熱處理係於基板溫度達到350℃之狀態下於大氣中執行達60分鐘。
此處，可於氧化物半導體層208之暴露表面上執行使用氧、臭氧、或一氧化二氮之電漿處理。藉由執行電漿處理，氧可供應於氧化物半導體層208之缺陷。
其次，形成閘極絕緣層210。請注意，可以類似於絕緣層104之方式形成閘極絕緣層210。在本實施例中，藉由使用SiO2作為靶材之RF濺鍍，且諸如氬及氧之稀有氣 體作為當閘極絕緣層210形成時將供應之氣體，而形成具200nm厚度之氧化矽層。
圖4C中描繪經由包括直至此處之步驟所獲得之結構。
在閘極絕緣層210形成之後，可執行熱處理。熱處理可藉由類似於實施例2之方法執行，且熱處理亦可於與實施例2中所說明之時機相同的時機執行。
充當閘極電極層212之導電膜係形成於閘極絕緣層210之上。接著，藉由執行第三光刻步驟及蝕刻步驟而形成閘極電極層212。導電膜可具有類似於源極電極層206a及汲極電極層206b之結構。在本實施例中，如實施例2，藉由DC濺鍍並使用鈦靶材而形成具150nm厚度之鈦膜。接著，藉由執行第三光刻步驟及蝕刻步驟而形成閘極電極層212。
圖4D中描繪經由包括直至此處之步驟所獲得之結構。
如以上說明，可製造實施例3中所描繪之半導體裝置。
請注意，本實施例中所說明之結構可與本說明書中其他實施例中所說明之任一結構適當組合。
(實施例5)
製造上述實施例中所說明之電晶體，可使用用於像素部及進一步用於驅動器電路之電晶體製造具有顯示功能之 半導體裝置(亦稱為顯示裝置)。此外，包括電晶體之部分或整個驅動器電路可形成於形成像素部之基板之上；因而，可獲得面板上系統。此外，可使用電晶體，其中使用上述實施例中所說明之氧化物半導體，製造包括記憶格之半導體裝置。
顯示裝置包括顯示元件。有關顯示元件，可使用液晶元件(亦稱為液晶顯示元件)或發光元件(亦稱為發光顯示元件)。發光元件以其分類包括其亮度係藉由電流或電壓控制之元件，具體地以其分類包括無機電致發光(EL)元件、有機EL元件等。此外，可使用其對比係藉由電氣效應而改變之顯示媒體，諸如電子墨水。
此外，顯示裝置包括其中顯示元件密封之面板，以及模組其中包括控制器之IC等係安裝於面板上。此外，對應於顯示裝置之製造程序中顯示元件完成之前一實施例的元件基板經設置而具供應電流至複數像素之每一者中顯示元件的裝置。具體地，元件基板可處於一種狀態，其中僅形成顯示元件之像素電極；一種狀態，其中形成成為像素電極之導電膜，但尚未蝕刻以形成像素電極；以及任何其他狀態。
請注意，本說明書中顯示裝置意即影像顯示裝置、顯示裝置、或光源(包括照明裝置)。此外，「顯示裝置」以其分類包括下列模組：包括連接器之模組，諸如軟性印刷電路(FPC)、磁帶自動黏接(TAB)磁帶、或附屬之磁帶載子分封(TCP)；具有TAB磁帶或TCP之模組， 其於末端設置印刷佈線板；及具有積體電路(IC)之模組，其藉由將晶片安裝於玻璃(COG)方法而直接安裝於顯示元件上。
(實施例6)
上述實施例中所說明之使用電晶體的顯示裝置可用於電子紙，其中電子墨水經驅動以執行顯示。電子紙可用於各領域之電子設備，只要其可顯示資料。例如，電子紙可應用於電子書閱讀器(電子書)、海報、數位標籤、公共資訊顯示器(PID)、諸如火車之車廂廣告、諸如信用卡之各種卡之顯示等。圖5中描繪電子設備之範例。
圖5描繪電子書閱讀器2700作為電子設備之範例。例如，電子書閱讀器2700包括二外殼，外殼2701及外殼2703。外殼2701及外殼2703以鉸鏈2711相結合，使得電子書閱讀器2700可以鉸鏈2711為軸而開啟及關閉。基此結構，電子書閱讀器2700可如紙本書般操作。
顯示部2705及光電轉換裝置2706併入外殼2701。顯示部2707及光電轉換裝置2708併入外殼2703。顯示部2705及顯示部2707可顯示一影像或不同影像。若顯示部2705及顯示部2707顯示不同影像，例如於右側顯示部(圖5中顯示部2705)上顯示正文，及於左側顯示部(圖5中顯示部2707)上顯示圖形。
圖5描繪設置作業部等之外殼2701範例。例如，外殼2701設置電力開關2721、作業鍵2723、揚聲器2725 等。基於作業鍵2723，可翻頁。請注意，鍵盤、指向裝置等亦可設置於外殼表面，其上設置顯示部。此外，外部連接端子(耳機端子、USB端子、可連接至諸如AC適配器及USB電纜之各種電纜之端子等)、記錄媒體嵌入部等可設置於外殼之背面或側面。再者，電子書閱讀器2700可具有電子字典之功能。
電子書閱讀器2700可具有可無線傳送及接收資料之組態。經由無線通訊，可從電子書伺服器購買及下載所欲書籍資料等。
(實施例7)
本說明書中所揭露之半導體裝置可應用於各種電子設備(包括遊戲機)。電子設備之範例為電視裝置(亦稱為電視或電視接收器)、電腦等之螢幕、電子紙、諸如數位相機或數位攝影機之攝像器、數位相框、行動電話(亦稱為行動電話機或行動電話裝置)、可攜式遊戲機、可攜式資訊終端機、音頻再生裝置、諸如彈珠台之大型遊戲機等。
圖6A描繪電視機9600作為電子設備之範例。在電視機9600中，顯示部9603併入外殼9601。顯示部9603可顯示影像。此處，外殼9601係藉由支架9605支撐。
電視機9600可以外殼9601之作業開關或個別遙控器9610操作。以遙控器9610之作業鍵9609可控制頻道及音量，使得可控制顯示於顯示部9603上之影像。此外， 遙控器9610可設置顯示部9607，以顯示從遙控器9610輸出之資料。
請注意，電視機9600設置接收器、數據機等。使用接收器，可接收一般電視廣播。再者，當顯示裝置經由數據機而有線或無線連接至通訊網路時，可執行單向(從發送端至接收器)或雙向(發送端與接收器之間或接收器之間)資訊通訊。
圖6B描繪數位相框9700作為電子設備之範例。例如，在數位相框9700中，顯示部9703併入外殼9701。顯示部9703可顯示各種影像。例如，顯示部9703可顯示以數位相機等拍攝之影像的資料，並作為正常相框。
請注意，數位相框9700設置作業部、外部連接埠(USB端子、可連接至諸如USB電纜之各式電纜之端子等)、記錄媒體嵌入部等。儘管該些組件可設置於其上設置顯示部之表面上，較佳的是為了數位相框9700之設計而將其設置於側面或背面。例如，以數位相機拍攝之影像的記憶體儲存資料係嵌於數位相框之記錄媒體嵌入部中，藉此影像資料可轉移及接著顯示於顯示部9703上。
數位相框9700可經組配而無線傳送及接收資料。可採用一種結構其中將顯示之所欲影像資料係無線轉移。
圖7為透視圖，描繪可攜式電腦之範例。
在圖7之可攜式電腦中，藉由關閉連接頂部外殼9301及底部外殼9302的鉸鏈單元，具有顯示部9303之頂部外殼9301及具有鍵盤9304之底部外殼9302可彼此 重疊。因而，可方便地實施圖7中所描繪之可攜式電腦。再者，若使用輸入資料之鍵盤，鉸鏈單元開啟使得使用者可注視顯示部9303而輸入資料。
除了鍵盤9304以外，底部外殼9302包括指向裝置9306，基此而可執行輸入。此外，當顯示部9303為觸控輸入面板時，可藉由碰觸部分顯示部而執行輸入。底部外殼9302包括算術功能部，諸如CPU或硬碟。此外，底部外殼9302包括外部連接埠9305，其內插入另一裝置，諸如符合USB之通訊標準的通訊電纜。
頂部外殼9301包括顯示部9307，並可藉由將其朝向頂部外殼9301內部滑動而可置放顯示部9307；因而，頂部外殼9301可具有大型顯示幕。此外，使用者可調整置放於頂部外殼9301中之顯示部9307的螢幕方位。當置放於頂部外殼9301中之顯示部9307為觸控輸入面板時，可藉由碰觸置放於頂部外殼9301中之部分顯示部9307而執行輸入。
可置放於頂部外殼9301中之顯示部9303或顯示部9307經形成而具液晶顯示面板之影像顯示裝置、諸如有機發光元件或無機發光元件之發光顯示面板等。
此外，圖7中可攜式電腦可設置接收器等，其可接收電視廣播而於顯示部9303或顯示部9307上顯示影像。當顯示部9307的整個螢幕藉由滑動顯示部9307而暴露時，同時連接頂部外殼9301及底部外殼9302之鉸鏈單元保持關閉時，使用者可觀看電視廣播。在此狀況下，鉸鏈單元 未開啟且顯示部9303上未執行顯示。此外，僅執行顯示電視廣播之電路的啟動。因此，電力消耗可最少，此有助於電池容量有限之可攜式電腦。
[範例1]
在上述實施例中所說明之絕緣層中，參照圖8描繪下列絕緣層A及B中所包括之氫的濃度。絕緣層A係藉由濺鍍並使用SiO2作為靶材而予形成，及絕緣層B係藉由電漿CVD並使用SiH4作為沈積氣體而予形成。
首先，說明製造方法範例。有關絕緣層A，具200nm厚度之氧化矽層係於下列狀況下藉由RF濺鍍而於矽基板之上形成：SiO2用作靶材；氬及氧分別以40sccm及10sccm之流率供應；及電力及壓力分別調整為1.5kW及0.4Pa。此時，基板溫度為100℃，及濺鍍設備中電極間之距離為60mm。
有關絕緣層B，具100nm厚度之氧氮化矽層層係於下列狀況下藉由其中執行電漿釋放之電漿CVD而於矽基板之上形成：作為沈積氣體之SiH4及作為氧氮化物氣體之N2O分別以4sccm及800sccm之流率供應以獲得穩定性；處理室中壓力為40Pa；RF電源頻率為27MHz；及RF電源之電力為50W。此時，基板溫度為400℃，及電漿CVD設備中電極間之距離為15mm。
其次，圖8中顯示絕緣層A及B之SIMS測量結果。在圖8中，垂直軸代表絕緣層A及B中氫之濃度，及水 平軸代表從絕緣層A及B之表面的基板方向之深度。此外，實線顯示絕緣層A之濃度側面圖，虛線顯示絕緣層B之濃度側面圖。在絕緣層A中，對應於70nm至120nm之水平軸代表定量範圍及對應於200nm或更多之水平軸代表矽基板。在絕緣層B中，對應於10nm至60nm之水平軸代表定量範圍及對應於100nm或更多之水平軸代表矽基板。請注意，本範例中定量範圍意即以SIMS測量結果(氫之濃度)所獲得之高可靠度的範圍。換言之，在絕緣層A及B之每一定量範圍中測量結果(氫之濃度)代表絕緣層A及B之每一者中所包括之氫之濃度。
當絕緣層A及絕緣層B之定量範圍相較於圖8時，絕緣層A中氫之濃度為大於或等於4.9 x 1019原子/cm3及小於或等於5.2 x 1019原子/cm3，同時絕緣層B中氫之濃度為大於或等於6.4 x 1020原子/cm3及小於或等於9.6 x 1020原子/cm3。
發現因為藉由濺鍍並使用SiO2作為靶材同時供應有氬及氧而形成絕緣層A，抑制氫之擴散之氧化矽層形成。而且，發現因為使用SiH4作為沈積氣體而形成絕緣層B，氧氮化矽層中之氫擴散。
[範例2]
在本範例中，在實施例1中所說明之頂閘/頂部接觸電晶體中，說明範例1中所描繪之下列電晶體(樣本A及樣本B)之電氣特性。電晶體(樣本A)係使用範例1中 所說明之絕緣層A的氧化矽而予形成，及電晶體(樣本B)係使用範例1中所說明之絕緣層B的氧氮化矽而予形成。電晶體的其他結構與樣本A及樣本B中相同。
參照圖2A至2D描繪樣本A及樣本B之製造步驟。玻璃基板(Corning Incorporated製造之EAGLE XG-2000)用作基板102。
如圖2A中所示，絕緣層104係形成於基板102之上。
樣本A及B之每一者中絕緣層104經形成而具有200nm之厚度，其係藉由範例1中所說明之方法形成。
接著，形成充當源極電極層106a及汲極電極層106b之導電膜。具150nm之厚度的鈦膜係藉由DC濺鍍而形成，如下：使用鈦靶材；供應具20sccm流率之氬；及電力及壓力分別調整為12kW及0.1Pa。此時，基板溫度為室溫(15℃至35℃)，及濺鍍設備中電極間之距離為400mm。
在抗蝕劑施加於鈦膜之上後，使用第一光罩執行曝光。之後，執行顯影，使得形成抗蝕罩。接著，使用抗蝕罩執行蝕刻，藉此形成源極電極層106a及汲極電極層106b。此處，使用電感式耦合電漿(ICP)蝕刻設備。第一蝕刻係以下列狀況執行：ICP電力為450W，偏壓電力為100W，壓力為1.9Pa，及三氯化硼以60sccm流率及氯以20sccm流率用於蝕刻氣體。之後，移除抗蝕罩。
接著，於絕緣層104、源極電極層106a、及汲極電極 層106b之上形成具50nm厚度之氧化物半導體膜。此處，藉由DC濺鍍且未加熱基板而形成包含銦(In)、鎵(Ga)、鋅(Zn)、及氧原子之氧化物半導體膜。請注意，DC濺鍍係於下列狀況下執行：氧化物半導體中靶材組成為In2O3：Ga2O3：ZnO=1：1：1(In：Ga：Zn=1：1：0.5)；供應30sccm流率之氬及15sccm流率之氧；及電力及壓力分別調整為0.5kW及0.4Pa。
在抗蝕劑施加於氧化物半導體膜之上後，使用第二光罩執行曝光。之後，執行顯影，使得形成抗蝕罩。接著，使用抗蝕罩執行蝕刻，藉此形成島形氧化物半導體層107。此處，使用Wako Pure Chemical Industries Co.，Ltd.製造之Al-蝕刻劑(包含2.0重量%硝酸、9.8重量%乙酸、及72.3重量%磷酸之水溶液)執行濕式蝕刻。之後，移除抗蝕罩。圖2B中描繪經由包括直至此處之步驟所獲得之結構。
接著，以350℃於大氣中執行熱處理達60分鐘，藉此獲得島形氧化物半導體層108。閘極絕緣層110係形成於島形氧化物半導體層108之上。有關閘極絕緣層110，藉由RF濺鍍在下列狀況下形成具200nm厚度之氧化矽層：SiO2用作靶材；供應25sccm流率之氬及25sccm流率之氧；及電力及壓力分別調整為1.5kW及0.4Pa。此時，基板溫度為100℃，及濺鍍設備中電極間之距離為60mm。圖2C中描繪經由包括直至此處之步驟所獲得之結構。
接著，在以350℃於大氣中執行熱處理達60分鐘之後，形成充當閘極電極層112之導電膜。此處，藉由DC濺鍍形成具150nm厚度之鈦膜，如下：使用鈦靶材；供應具20sccm流率之氬；及電力及壓力分別調整為12kW及0.1Pa。此時，基板溫度為室溫(15℃至35℃)，及濺鍍設備中電極間之距離為400mm。
在抗蝕劑施加於鈦膜之上後，使用第三光罩執行曝光。之後，執行顯影，使得形成抗蝕罩。接著，使用抗蝕罩執行蝕刻，藉此形成閘極電極層112。此處，使用ICP設備，並以下列狀況執行第一蝕刻：ICP電力為450W，偏壓電力為100W，壓力為1.9Pa，及蝕刻氣體包括60sccm流率之三氯化硼及20sccm流率之氯。之後，移除抗蝕罩。經由上述步驟，製造電晶體(詳圖2D)。
圖9中顯示樣本A及B之測量結果。實線顯示當汲極電壓為10V時，樣本A之電流-電壓特性及場效移動性；及虛線顯示當汲極電壓為10V時，樣本B之電流-電壓特性及場效移動性。請注意，本範例之電晶體形成以便具有3.0μm之通道長度及10μm之通道寬度。
圖9顯示樣本A中所獲得之有利電氣特性，其中絕緣層中氫之濃度小於6 x 1020原子/cm3，同時因為臨限電壓沿負方向偏移，樣本B中電氣特性降低，其中絕緣層中氫之濃度大於或等於6 x 1020原子/cm3，且汲極電流於電壓未施加於閘極電極之狀態(Vg=0V)下流動。
從上述，可見到因為電晶體之製造步驟中氫擴散進入 包括通道區域之氧化物半導體層，樣本B中造成缺陷，其中絕緣層中氫之濃度大於或等於6 x 1020原子/cm3。
從上述，可見到因為避免電晶體之製造步驟中包括通道區域之氧化物半導體層中氫之擴散，絕緣層中氫之濃度小於6 x 1020原子/cm3之樣本A具有有利電氣特性。
因此，藉由將絕緣層中氫之濃度設定為小於6 x 1020原子/cm3，可提供具有有利電氣特性之電晶體。
本申請案係依據2010年5月21日向日本專利處提出申請之序號2010-117086日本專利申請案，其整個內容係以提及方式併入本文。
100‧‧‧電晶體
102‧‧‧基板
104‧‧‧絕緣層
106a‧‧‧源極電極層
106b‧‧‧汲極電極層
108‧‧‧氧化物半導體層
110‧‧‧閘極絕緣層
112‧‧‧閘極電極層

Claims (14)

  1. 一種半導體裝置，包含：絕緣層，其包括第一區域；該絕緣層上之氧化物半導體層，該氧化物半導體層包括第二區域及第三區域；電連接到該氧化物半導體層之源極電極層；電連接到該氧化物半導體層之汲極電極層；以及該源極電極層及該汲極電極層上之閘極絕緣層，該閘極絕緣層包括第四區域，其中：該氧化物半導體層包含銦、鋅以及除了銦和鋅以外的金屬；該第一區域直接接觸該第二區域；該第三區域直接接觸該第四區域；以及該絕緣層之一部分中之氫的濃度為大於零且小於6 x 1020原子/cm3。
  2. 如申請專利範圍第1項之半導體裝置，其中，該金屬為鎵。
  3. 一種半導體裝置，包含：絕緣層，其包括第一區域；該絕緣層上之氧化物半導體層，該氧化物半導體層包括第二區域及第三區域；電連接到該氧化物半導體層之源極電極層；電連接到該氧化物半導體層之汲極電極層；以及 該源極電極層及該汲極電極層上之閘極絕緣層，該閘極絕緣層包括第四區域，其中：該氧化物半導體層包括結晶部；該第一區域直接接觸該第二區域；該第三區域直接接觸該第四區域；以及該絕緣層之一部分中之氫的濃度為大於零且小於6 x 1020原子/cm3。
  4. 如申請專利範圍第1或3項之半導體裝置，其中，該絕緣層及該閘極絕緣層為氧化物絕緣層。
  5. 如申請專利範圍第4項之半導體裝置，其中，該絕緣層之該一部分中之氫的該濃度為小於或等於5 x 1019原子/cm3。
  6. 如申請專利範圍第1或3項之半導體裝置，其中，該絕緣層之該一部分中之氫的該濃度為小於或等於5 x 1019原子/cm3。
  7. 如申請專利範圍第6項之半導體裝置，其中，該閘極絕緣層之一部分中之氫的濃度為小於或等於5 x 1019原子/cm3。
  8. 一種半導體裝置，包含：第一絕緣層；該第一絕緣層上之第二絕緣層，該第二絕緣層包括第一區域；該第二絕緣層上之氧化物半導體層，該氧化物半導體 層包括第二區域及第三區域；電連接到該氧化物半導體層之源極電極層；電連接到該氧化物半導體層之汲極電極層；以及該源極電極層及該汲極電極層上之閘極絕緣層，該閘極絕緣層包括第四區域，其中：該第一絕緣層包含矽及氮；該第二絕緣層包含矽及氧；該第一區域直接接觸該第二區域；該第三區域直接接觸該第四區域；以及該第二絕緣層之一部分中之氫的濃度為大於零且小於6 x 1020原子/cm3。
  9. 如申請專利範圍第8項之半導體裝置，其中，該第二絕緣層及該閘極絕緣層為氧化物絕緣層。
  10. 如申請專利範圍第9項之半導體裝置，其中，該氧化物絕緣層為氧化矽、氧氮化矽、氮氧化矽、氧化鉿、氧化鋁、或氧化鉭。
  11. 如申請專利範圍第1、3或8項之半導體裝置，還包含該閘極絕緣層上之閘極電極層，其中，該閘極電極層與該氧化物半導體層重疊，該閘極絕緣層插於其間，且該閘極電極層係設置於該源極電極層與該汲極電極層之間。
  12. 如申請專利範圍第1、3或8項之半導體裝置，其中，該閘極絕緣層之一部分中之氫的濃度為小於6 x 1020原子/cm3。
  13. 如申請專利範圍第8項之半導體裝置，其中，該第二絕緣層之該一部分中之氫的該濃度為小於或等於5x 1019原子/cm3。
  14. 如申請專利範圍第13項之半導體裝置，其中，該閘極絕緣層之一部分中之氫的濃度為小於或等於5x 1019原子/cm3。
TW104127325A 2010-05-21 2011-05-18 半導體裝置 TWI535026B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010117086 2010-05-21

Publications (2)

Publication Number Publication Date
TW201545354A TW201545354A (zh) 2015-12-01
TWI535026B true TWI535026B (zh) 2016-05-21

Family

ID=44971763

Family Applications (4)

Application Number Title Priority Date Filing Date
TW105106499A TWI603474B (zh) 2010-05-21 2011-05-18 半導體裝置
TW100117408A TWI508292B (zh) 2010-05-21 2011-05-18 半導體裝置
TW106103299A TWI612675B (zh) 2010-05-21 2011-05-18 半導體裝置
TW104127325A TWI535026B (zh) 2010-05-21 2011-05-18 半導體裝置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
TW105106499A TWI603474B (zh) 2010-05-21 2011-05-18 半導體裝置
TW100117408A TWI508292B (zh) 2010-05-21 2011-05-18 半導體裝置
TW106103299A TWI612675B (zh) 2010-05-21 2011-05-18 半導體裝置

Country Status (4)

Country Link
US (3) US8853684B2 (zh)
JP (3) JP2012009845A (zh)
TW (4) TWI603474B (zh)
WO (1) WO2011145484A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10644167B2 (en) 2017-11-06 2020-05-05 Industrial Technology Research Institute Thin film transistor and manufacturing method thereof

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011145484A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101778224B1 (ko) 2010-10-12 2017-09-15 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US8969867B2 (en) 2012-01-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8860023B2 (en) 2012-05-01 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6134230B2 (ja) * 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP2014225626A (ja) 2012-08-31 2014-12-04 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP6152729B2 (ja) * 2013-03-26 2017-06-28 ソニー株式会社 撮像装置および撮像表示システム
CN103236441B (zh) * 2013-04-22 2015-11-25 深圳市华星光电技术有限公司 开关管及其制备方法、显示面板
JP2015005672A (ja) * 2013-06-21 2015-01-08 出光興産株式会社 酸化物トランジスタ
CN103487982A (zh) * 2013-08-19 2014-01-01 京东方科技集团股份有限公司 显示装置、阵列基板、像素结构及制作方法
JP6142300B2 (ja) * 2013-12-02 2017-06-07 株式会社Ｊｏｌｅｄ 薄膜トランジスタの製造方法
JP6252904B2 (ja) * 2014-01-31 2017-12-27 国立研究開発法人物質・材料研究機構 酸化物半導体およびその製法
TWI669761B (zh) * 2014-05-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、包括該半導體裝置的顯示裝置
TWI666776B (zh) 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
US10008611B2 (en) 2014-06-26 2018-06-26 Joled Inc. Thin film transistor and organic EL display device
CN107408579B (zh) * 2015-03-03 2021-04-02 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
US10192995B2 (en) 2015-04-28 2019-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102374537B1 (ko) 2015-08-21 2022-03-15 삼성디스플레이 주식회사 표시 장치
KR102627305B1 (ko) * 2016-12-30 2024-01-18 한양대학교 산학협력단 박막 트랜지스터 기판 및 표시 장치
JP6753450B2 (ja) 2018-11-12 2020-09-09 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置、電子機器
CN111403425B (zh) * 2020-03-31 2023-04-14 成都京东方显示科技有限公司 阵列基板及其制作方法、显示面板
US12009432B2 (en) 2021-03-05 2024-06-11 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device

Family Cites Families (143)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US4987102A (en) * 1989-12-04 1991-01-22 Motorola, Inc. Process for forming high purity thin films
US5210050A (en) * 1990-10-15 1993-05-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a semiconductor film
JPH0529301A (ja) * 1991-07-23 1993-02-05 Seiko Epson Corp Ｃｖｄ法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3451380B2 (ja) * 1992-11-24 2003-09-29 東京エレクトロン株式会社 半導体装置の製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2002075987A (ja) 2000-08-25 2002-03-15 Toyota Central Res & Dev Lab Inc 半導体装置の製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
TWI247182B (en) * 2000-09-29 2006-01-11 Toshiba Corp Flat panel display device and method for manufacturing the same
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US6852997B2 (en) * 2001-10-30 2005-02-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
TWI288443B (en) * 2002-05-17 2007-10-11 Semiconductor Energy Lab SiN film, semiconductor device, and the manufacturing method thereof
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP2005285975A (ja) * 2004-03-29 2005-10-13 Seiko Epson Corp 半導体装置及びその製造方法、電気光学装置並びに電子機器
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
US7989694B2 (en) 2004-12-06 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion element, solar battery, and photo sensor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP5084169B2 (ja) * 2005-04-28 2012-11-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI408734B (zh) 2005-04-28 2013-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
CN101454892B (zh) 2006-05-26 2011-12-14 株式会社半导体能源研究所 半导体器件及其制造方法
JP5235333B2 (ja) * 2006-05-26 2013-07-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JPWO2007148601A1 (ja) 2006-06-19 2009-11-19 パナソニック株式会社 薄膜トランジスタおよびその製造方法ならびにそれを用いた電子機器
US7642114B2 (en) 2006-07-19 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Micro electro mechanical device and manufacturing method thereof
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5105842B2 (ja) 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101440930B1 (ko) 2007-04-20 2014-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제작방법
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US20080296567A1 (en) * 2007-06-04 2008-12-04 Irving Lyn M Method of making thin film transistors comprising zinc-oxide-based semiconductor materials
US8809203B2 (en) * 2007-06-05 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device using a microwave plasma CVD apparatus
US8049253B2 (en) * 2007-07-11 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
TWI470797B (zh) 2008-01-14 2015-01-21 Volterra Semiconductor Corp 具保護通道的功率電晶體
JP5467728B2 (ja) * 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
KR101497425B1 (ko) * 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5537787B2 (ja) * 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
WO2010047077A1 (ja) 2008-10-23 2010-04-29 出光興産株式会社 薄膜トランジスタ及びその製造方法
CN101464892A (zh) 2008-12-31 2009-06-24 中兴通讯股份有限公司 一种动态数据库的登录方法及装置
KR101906751B1 (ko) 2009-03-12 2018-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101732859B1 (ko) 2009-06-30 2017-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101809759B1 (ko) 2009-09-24 2018-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자 및 그 제조 방법
KR20170024130A (ko) 2009-10-21 2017-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011145484A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10644167B2 (en) 2017-11-06 2020-05-05 Industrial Technology Research Institute Thin film transistor and manufacturing method thereof

Also Published As

Publication number Publication date
US20110284854A1 (en) 2011-11-24
WO2011145484A1 (en) 2011-11-24
TWI508292B (zh) 2015-11-11
TW201721874A (zh) 2017-06-16
US8853684B2 (en) 2014-10-07
US20160380106A1 (en) 2016-12-29
JP2016034046A (ja) 2016-03-10
JP6469797B2 (ja) 2019-02-13
US9443988B2 (en) 2016-09-13
US9842939B2 (en) 2017-12-12
TW201622153A (zh) 2016-06-16
JP2017228806A (ja) 2017-12-28
TWI603474B (zh) 2017-10-21
TW201210024A (en) 2012-03-01
TWI612675B (zh) 2018-01-21
TW201545354A (zh) 2015-12-01
US20150053975A1 (en) 2015-02-26
JP2012009845A (ja) 2012-01-12

Similar Documents

Publication Publication Date Title
TWI535026B (zh) 半導體裝置
KR102153011B1 (ko) 반도체 장치의 제조 방법
JP6630779B2 (ja) 半導体装置の作製方法
JP6240703B2 (ja) 半導体装置の作製方法