TWI521616B - 具有半導體基板的封裝組裝 - Google Patents

具有半導體基板的封裝組裝 Download PDF

Info

Publication number
TWI521616B
TWI521616B TW100101828A TW100101828A TWI521616B TW I521616 B TWI521616 B TW I521616B TW 100101828 A TW100101828 A TW 100101828A TW 100101828 A TW100101828 A TW 100101828A TW I521616 B TWI521616 B TW I521616B
Authority
TW
Taiwan
Prior art keywords
semiconductor
semiconductor substrate
semiconductor die
die
package assembly
Prior art date
Application number
TW100101828A
Other languages
English (en)
Other versions
TW201140717A (en
Inventor
劉憲明
秀文 周
吳亞伯
鄭全成
衛健群
Original Assignee
馬維爾國際貿易有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 馬維爾國際貿易有限公司 filed Critical 馬維爾國際貿易有限公司
Publication of TW201140717A publication Critical patent/TW201140717A/zh
Application granted granted Critical
Publication of TWI521616B publication Critical patent/TWI521616B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

具有半導體基板的封裝組裝 【相關申請案的交叉引用】
本公開要求2010年1月18日申請的第61/295,925號美國臨時專利申請案、2010年4月27日申請的第61/328,556號美國臨時專利申請案、2010年5月11日申請的第61/333,542號美國臨時專利申請案、2010年5月21日申請的第61/347,156號美國臨時專利申請案以及2010年6月2日申請的第61/350,852號美國臨時專利申請案的優先權，如果這些專利申請案有與本說明書不一致的部分，那麼除了這些部分，這些專利申請案的整個說明書特此藉由引用完整地併入以用於所有目的。
本公開的實施方式涉及積體電路的領域，具體地說，本發明的實施方式涉及用於封裝組裝(package assembly)的半導體基板的技術、結構和配置。
這裡提供的背景描述用於概括地給出公開的背景的目的。既不明顯地也不隱含地認為在背景部分中所述的範圍內的當前稱作發明者的著作以及在申請時可能未當作習知技術的描述的各個方面相對於本公開為習知技術。
積體電路設備，例如電晶體，形成在繼續改變大小以達到更小尺寸的半導體晶粒上。半導體晶粒尺寸的縮小挑戰著目前用於將電信號路由到半導體晶粒以及從半導體晶粒路由電信號的傳統基板製造及/或封裝組裝技術和配置。例如，層壓基板技術可能不能在基板上產生足夠小的特徵(feature)以符合互連的更精細的間距或者在半導體晶粒上形成的其它信號路由特徵。
在一個實施方式中，本發明提供了一種方法，該方法包括：提供包括半導體材料的半導體基板，在該半導體基板上形成電介質層，在該電介質層上形成互連層，將半導體晶粒連接到該半導體基板上，以及將該半導體晶粒的活性面電耦合到該互連層，該互連層配置為路由該半導體晶粒的電信號。
在另一個實施方式中，本公開提供了一種裝置，該裝置包括：包括半導體材料的半導體基板，形成於該半導體基板上的電介質層，形成於該電介質層上的互連層，以及連接到該半導體基板上的半導體晶粒，其中，該半導體晶粒的活性面被電耦合到該互連層，該互連層路由該半導體晶粒的電信號。
本公開的實施方式描述了用於使用半導體基板的積體電路(IC)封裝組裝(在本申請案中稱為“封裝組裝”)的技術、結構和配置。在下面的詳細描述中，將參照形成其一部分的圖式，其中，同樣的數字始終指同樣的部分。可以使用其它實施方式，並且可以進行結構改變或邏輯改變而不偏離本公開的範圍。因此，下面的詳細描述不應從限制性的意義上去理解，並且實施方式的範圍是由附加申請專利範圍及其等價形式界定的。
描述可使用基於全景的描述，例如，上/下、在……上面/在……下面及/或頂部/底部。這些描述僅用於幫助討論，而不旨在將本申請案所述的實施方式的應用限制於特定方向。
為了本公開的目的，詞語“A/B”意味著A或B。為了本公開的目的，詞語“A及/或B”意味著“(A)、(B)或(A和B)”。為了本公開的目的，詞語“A、B和C中的至少一個”意味著“(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)”。為了本公開的目的，詞語“(A)B”意味著“(B)或(AB)”，即，A是可選的元素。
各個操作以對要求保護的主體的理解最有說明的方式被依次描述為多個分離的操作。然而，描述的順序不應該解釋為暗示這些操作必須依賴於順序。具體地，可以不按照提供的循序執行這些操作。可以按照與所述的實施方式不同的循序執行所述的操作。可以執行各種附加的操作，及/或在附加的實施方式中可以省略所描述的操作。
描述使用詞語“在一個實施方式中”、“在實施方式中”或相似的語言，它們中的每一個可以指代相同的或不同的實施方式中的一個或多個。此外，關於本公開的實施方式所使用的術語“包括”、“包含”、“具有”等是同義的。
圖1示意性地示出了使用半導體基板102的示例性封裝組裝100。如本申請案使用的，半導體基板102是指基本上包括如矽(Si)等半導體材料的基板或中介層。即，半導體基板的材料的主體是半導體材料。半導體材料可包括晶體型材料及/或非晶體型材料。在例如矽的情況下，矽可以包括單晶類型及/或多晶矽類型。在其它實施方式中，半導體基板102可以包括其它半導體材料，例如，鍺、III-V族材料或II-VI族材料，它們也可從本申請案所述的原則獲益。
通常，半導體基板102是使用與用於在半導體晶粒或積體電路片(例如，一個或多個半導體晶粒108)上製造IC結構的那些技術相似的技術製造的。例如，眾所周知的用於在半導體晶粒上製造IC設備的圖案化過程(patterning process)(例如，光刻及/或蝕刻)和沉積過程可以用於在半導體基板102上形成結構。藉由使用半導體製造技術，半導體基板102可以包括比例如層壓(例如，有機)基板等其它類型的基板更小的特徵。半導體基板102可以幫助路由當前尺寸繼續縮小的半導體晶粒的電信號。例如，在一些實施方式中，半導體基板102允許精細間距的矽與矽互連以及半導體基板102與一個或多個半導體晶粒108之間的最終線路路由。
半導體基板102包括第一側面A1和與第一側面A1相對放置的第二側面A2。第一側面A1和第二側面A2通常是指半導體基板102的對立面，以便幫助描述本申請案所述的各個配置，並且不期望限於半導體基板102的特定結構。
電介質層104形成在半導體基板102的至少第一側面A1上，並且還可形成在半導體基板102的第二側面A2上。可以藉由沉積電絕緣材料例如二氧化矽(SiO2)、氮化矽(SiN)或氮氧化矽(SiOxNy)形成電介質層104，其中，x和y表示適當的化學計量值，以基本上覆蓋半導體基板102的一個或多個表面，如圖所示。可以在其它實施方式中使用其它適當的電絕緣材料。電介質層104可以藉由使用沉積技術形成，該沉積技術包括例如物理氣相沉積(PVD)、化學氣相沉積(CVD)及/或原子層沉積(ALD)。可以在其它實施方式中使用其它適當的沉積技術。
電介質層104可以給形成於半導體基板102上的特徵提供電隔離。例如，電介質層104可以用於防止形成於電介質層104上的導電特徵(例如，一個或多個互連層106)與半導體基板102的半導體材料(例如，矽)之間的短路。當在半導體基板102上形成一個或多個設備(例如，圖2C的電容器222)時，電介質層104可以進一步用作閘極電介質。
一個或多個互連層106形成於電介質層104上，以將電信號例如輸入/輸出(I/O)信號及/或功率/接地信號路由到耦合於半導體基板102的一個或多個半導體晶粒108，或者從耦合於半導體基板102的一個或多個半導體晶粒108路由電信號例如輸入/輸出(I/O)信號及/或功率/接地信號。可以藉由沉積及/或圖案化導電材料例如金屬(例如，銅或鋁)或摻雜的半導體材料(例如，摻雜的多晶矽)形成一個或多個互連層106。可以在其它實施方式中使用其它適當的導電材料。一個或多個互連層106可以包括路由電信號的多種結構，例如墊、凸面(land)或軌跡(trace)。儘管未示出，但是包括電絕緣材料例如聚醯亞胺的鈍化層可以沉積在一個或多個互連層106上並且被圖案化以在鈍化層中提供開口，從而幫助將一個或多個半導體晶粒108電耦合到一個或多個互連層106。
藉由使用包括例如如圖所示的覆晶配置的任意適當的配置將一個或多個半導體晶粒108連接到半導體基板102的第一側面A1。可以在其它實施方式中使用其它適當的粘晶(die-attach)配置例如線接合(wire-bonding)配置。
在所述的實施方式中，一個或多個凸塊110形成於一個或多個半導體晶粒108上，並且連接到一個或多個互連層106。一個或多個凸塊110通常包括導電材料例如焊料或其它金屬以路由一個或多個半導體晶粒108的電信號。根據各個實施方式，一個或多個凸塊110包括鉛、金、錫、銅或無鉛材料或者它們的組合。一個或多個凸塊110可以具有包括球形、圓柱形、方形或其它形狀的各種形狀，並且可以藉由使用凸塊製程(bumping process)例如可控崩潰晶片連接(C4)過程、柱-凸塊製造或其它適當的凸塊製程形成。
當一個或多個半導體晶粒108是晶片(wafer)形式或單片(singulated)形式時，一個或多個凸塊110可以形成於一個或多個半導體晶粒108上。當半導體基板102是晶片形式或單片形式時，一個或多個半導體晶粒108可以連接到半導體基板102。
一個或多個半導體晶粒108通常具有活性面以及非活性面，活性面包括在其上形成了多個積體電路(IC)設備(未示出)例如用於邏輯及/或記憶體的電晶體的表面，非活性面設置在活性面的反面。一個或多個半導體晶粒108的活性面被電耦合到一個或多個互連層106。在所描示的實施方式中，使用一個或多個凸塊110將一個或多個半導體晶粒108的活性面耦合到一個或多個互連層106。在其它實施方式中，使用其它結構例如一個或多個接合線(例如，圖9的一個或多個接合線934)，將一個或多個半導體晶粒108的活性面電耦合到一個或多個互連層106。
一個或多個封裝互連結構，例如一個或多個錫球112或凸塊(例如，圖5A的一個或多個凸塊520)可以形成於一個或多個互連層106上，以進一步路由一個或多個半導體晶粒108的電信號。一個或多個封裝互連結構通常包括導電材料。在一些實施方式中，一個或多個封裝互連結構放置在與半導體基板102的週邊部分相鄰的位置處，並且一個或多個半導體晶粒108放置在與半導體基板102的中心部分相鄰的位置處，如圖所示。一個或多個封裝互連結構可以多種形狀形成，這些形狀包括球形、平面、多邊形或其組合。
根據各種實施方式，一個或多個半導體晶粒108和半導體基板102被耦合在一起以形成封裝組裝。可以藉由使用一個或多個封裝互連結構將封裝組裝100電耦合到其它電氣設備例如印刷電路板(PCB)150(例如，主機板)或模組，以進一步路由一個或多個半導體晶粒108的電信號。在一些實施方式中，一個或多個封裝互連結構(例如，一個或多個錫球112)可以被規定尺寸，以在一個或多個半導體晶粒108和印刷電路板150之間提供間隙，如圖所示。
圖2A至圖2C示意性地示出了經過各種處理操作之後的半導體基板102。參照圖2A，該圖描繪了包括半導體材料的半導體基板102。半導體基板102可以包括例如第一側面A1和第二側面A2上的相對的平面表面。半導體基板102可以從例如單晶或多晶半導體材料的鑄錠切割。在結合圖2A至圖2C所述的處理過程中，半導體基板102通常是晶片形式，但是可以是單片形式。
參照圖2B，描繪了在半導體基板102的至少第一側面A1上形成電介質層104以後的半導體基板102。在一些實施方式中，除了第一側面A1，電介質層104可以形成在第二側面A2上。
參照圖2C，描繪了在位於半導體基板102的第一側面A1上的電介質層104上形成一個或多個互連層106以後的半導體基板102。鈍化層(未示出)可以沉積在一個或多個互連層106上，並且被圖案化以提供開口用於將一個或多個半導體晶粒(例如，圖1的一個或多個半導體晶粒108)耦合到一個或多個互連層106。
根據各種實施方式，包括IC設備及/或被動設備的一個或多個設備可以形成於半導體基板102的第一側面A1上。例如，示例性的電容器222和示例性的靜電放電(ESD)保護設備224可以形成於在半導體基板102上，如在半導體基板102的區域275中所示的。在圖277中描繪了區域275的放大圖，它更詳細地示出了電容器222和ESD保護設備224。
電容器222可以例如是去耦合電容器，以減少與電信號例如一個或多個半導體晶粒的功率/接地信號相關聯的雜訊。電容器222可以包括例如具有形成於半導體基板102中的源極區S和汲極區D的金屬氧化物半導體(MOS)結構。例如可以藉由使用摻雜或植入製程來改變半導體基板102的半導體材料的電導率，形成源極區S和汲極區D。在一些實施方式中，源極區S及/或汲極區D被植入摻雜物以在P型基板中形成N型接面。可以在其它實施方式中使用N型基板中的P型接面。根據各種實施方式，在形成圖2B的電介質層104以前，形成源極區S和汲極區D。電介質層104可以用作具有一個或多個互連層106的MOS結構的閘極電介質，該互連層用作MOS結構的閘電極。閘電極可以包括例如摻雜的多晶矽或金屬。在其它實施方式中，可以使用其它適當的技術在半導體基板102中形成電容器222。
ESD保護設備224可以包括例如二極體，以防止靜電放電。可以例如藉由摻雜或植入製程，以在一些實施方式中可能是P型基板的半導體基板102中形成N型區，來形成ESD保護設備224。在其它實施方式中，可以在N型基板中形成P型區。例如可以藉由使用與形成MOS或雙極設備相關聯的技術來形成ESD保護設備224。根據各種實施方式，ESD保護設備224包括互補MOS(CMOS)、雙極的、暫態電壓抑制(TVS)及/或齊納二極體或金屬氧化物變阻器(MOV)。在其它實施方式中，ESD保護設備224可以包括防止靜電放電的其它適當的設備。
圖3A至圖3D示意性地示出了經過各種處理操作之後的使用半導體基板102的封裝組裝。參照圖3A，描繪了當將一個或多個半導體晶粒108以覆晶配置連接到半導體基板102的第一側面A1之後的封裝組裝300A。在一些實施方式中，一個或多個凸塊110形成於一個或多個半導體晶粒108的活性面上，並且接著連接到一個或多個互連層106以給一個或多個半導體晶粒108的電信號提供電通路。當半導體基板102是晶片形式或單片形式時，一個或多個半導體晶粒108可以連接到半導體基板102。
參照圖3B，描繪了沉積底部填充材料314以基本上填充一個或多個半導體晶粒108與半導體基板102之間的區域以後的封裝組裝300B。根據各種實施方式，藉由液體分配或植入過程以液體的形式沉積底部填充材料314。底部填充材料314可以包括例如環氧樹脂或其它適當的電絕緣材料。底部填充材料314通常提高了一個或多個半導體晶粒108與半導體基板102之間的粘合力，提供了一個或多個半導體凸塊之間的附加電絕緣，及/或防止一個或多個凸塊110潮濕和氧化。
參照圖3C，描繪了沉積模料316以基本上封裝一個或多個半導體晶粒108之後的封裝組裝300C。模料316通常防止一個或多個半導體晶粒108與處理相關聯的潮濕、氧化或破裂。在用於模料316的材料未容易地填充區域(例如，由於一個或多個凸塊110的小間距)的情況下，模料316可以與底部填充材料314結合使用，如圖所示。根據各種實施方式，藉由將固體(例如粉末)形式的樹脂(例如，熱固性樹脂)沉積在鑄模中並且應用熱及/或壓力以熔化樹脂形成模料316。在一些實施方式中，模料316與底部填充材料314是不同的材料。
參照圖3D，描繪了在互連層106上形成一個或多個封裝互連結構例如錫球112或凸塊以後的封裝組裝300D，以進一步路由一個或多個半導體晶粒108的電信號。例如，錫球112可以印刷、電鍍或放置在指定的位置上，該指定的位置是例如一個或多個互連層106的焊墊。一個或多個封裝互連結構可以放置在例如單行或多行中，並且可以形成在多個位置處，這些位置包括封裝組裝300D的中心部分或週邊部分。在一些實施方式中，封裝組裝300D是最終的封裝組裝。最終的封裝組裝是即將安裝在另一個元件例如印刷電路板(例如，圖1的印刷電路板150)上的裝備。
當在晶片形式的半導體基板102上執行結合圖3B至圖3D所述的操作時，半導體基板102藉由適當的單片化(singulation)過程被形成單片。根據各種實施方式，半導體基板102可以在結合圖3A、圖3B、圖3C和圖3D所述操作以後被形成單片。
在一些實施方式中，一個或多個封裝互連結構(例如，一個或多個錫球112)可以形成在封裝組裝300A的半導體基板102上，以形成最終的封裝組裝。使用封裝組裝300A的最終封裝組裝可以節省與使用底部填充材料及/或模料相關聯的成本。在一些實施方式中，半導體基板102包括熱膨脹係數(CTE)與一個或多個半導體晶粒108的材料基本上相同的材料。例如，半導體基板102和一個或多個半導體晶粒108都可以包括矽。在這種情況下，通常由底部填充材料314及/或模料316減輕的熱膨脹應力被減小，這是因為半導體基板102和一個或多個半導體晶粒108具有相同的CTE。因此，當對於半導體基板102和一個或多個半導體晶粒108來說CTE是相近的或相同的時，底部填充材料314及/或模料316可能根本不使用。
在一些實施方式中，一個和多個封裝互連結構(例如，一個或多個錫球112)可以形成在封裝組裝300B的半導體基板102上，以形成最終的封裝組裝。使用底部填充材料314的最終封裝組裝可能增加接頭的可靠性，該接頭是例如與封裝組裝300B的一個或多個凸塊110相關聯的焊點。
圖4A至圖4B示意性地示出了經過各種處理操作之後的圖3B的封裝組裝300B。儘管封裝組裝300B用作實施例以便示出這些實施方式的原理，但是這些原理可以適當地應用於這裡所述的其它封裝組裝，包括例如封裝組裝300A。
參照圖4A，描繪了在一個或多個互連層106上形成一個或多個封裝互連結構(例如，錫球112)並且在一個或多個半導體晶粒108的非活性面上形成一個或多個散熱結構(例如，錫球418)以後的封裝組裝400A，如圖所示。一個或多個封裝互連結構和一個或多個散熱結構可以包括其它類型的結構，例如，其它實施方式中的凸塊。一個或多個散熱結構通常包括導熱材料，例如金屬以提供用於散熱的熱通路。一個或多個封裝互連結構和一個或多個散熱結構可被規定尺寸以具有基本上共面的相應表面。例如，錫球112和錫球418可以被規定尺寸以具有基本上位於相同平面419中的表面，從而幫助與基本上平面的表面例如印刷電路板(例如，圖4B的印刷電路板150)的連接。在一些實施方式中，錫球112的尺寸大於錫球418的尺寸，如圖所示。
當半導體基板102是晶片形式或單片形式時，可以執行結合圖4A所述的操作。如果半導體基板102是晶片形式，那麼半導體基板102在將封裝組裝400A安裝在印刷電路板上之前被形成單片。
參照圖4B，描繪了將一個或多個封裝互連結構(例如，一個或多個錫球112)以及一個或多個散熱結構(例如，一個或多個錫球418)連接到印刷電路板150以後的封裝組裝400B。根據各種實施方式，使用表面安裝技術(SMT)將封裝組裝400B安裝到印刷電路板150上。
圖5A至圖5G示意性地示出了經過各種處理操作之後的圖3A的封裝組裝300A。儘管封裝組裝300A用作實施例以便示出這些實施方式的原則，但是這些原則可以適當地應用於這裡所述的其它封裝組裝。
參照圖5A，描繪了在一個或多個互連層106上形成一個或多個封裝互連結構(例如，一個或多個凸塊520)之後的封裝組裝500A。例如藉由在半導體基板102的一個或多個互連層106上印刷、電鍍或放置一個或多個凸塊520，可以形成一個或多個凸塊520。一個或多個凸塊520可以回流以形成圓形形狀，但是不限於圓形形狀。在其它實施方式中，一個或多個凸塊520可以具有其它形狀例如平面形狀。可以使用任何適當的導電材料例如鉛、金、錫、銅或無鉛材料或者它們的組合形成一個或多個凸塊520。
一個或多個封裝互連結構可以包括與圖5A中描繪的一個或多個凸塊520不同的其它類型的結構。例如，在其它實施方式中，一個或多個封裝互連結構可以包括錫球(例如，圖1的錫球112)。
參照圖5B，描繪了沉積模料316以便基本上填充一個或多個半導體晶粒108與半導體基板102之間的區域之後的封裝組裝500B。使用模料316填充該區域可以節省與製造半導體基板102相關聯的成本和製程步驟。通常，底部填充材料(例如，圖3C的底部填充材料314)比模料316更貴。
還沉積模料316以便封裝一個或多個半導體晶粒108。在一些實施方式中，沉積模料316以便基本上覆蓋晶片形式或單片形式的半導體基板102的第一側面A1的表面。當半導體基板102是晶片形式時，可以沉積模料316以便將與半導體基板102的第一側面A1對應的晶片的整個表面注塑成型(overmold)。還可以將沉積的模料316劃分為更小的塊或區域以進行應力/彎曲控制。例如，模料316的部分可以使用眾所周知的蝕刻及/或光刻製程圖案化，或者在晶片上的每個半導體基板單元的週邊邊緣處以其它的方式移除。
參照圖5C，描繪了在模料316中形成一個或多個開口526之後的封裝組裝500C。根據各種實施方式，形成一個或多個開口526以便暴露一個或多個封裝互連結構(例如，一個或多個凸塊520)。可以使用雷射燒蝕或蝕刻製程形成一個或多個開口526。在這些實施方式中，在形成一個或多個開口526期間，一個或多個封裝互連結構提供蝕刻阻擋層材料或雷射阻擋層材料。
參照圖5D，描繪了沉積導電材料(例如，一個或多個錫球112)以便基本上填充一個或多個開口(例如，圖5C的一個或多個開口526)之後的封裝組裝500D。在所述的實施方式中，一個或多個錫球112被電耦合到一個或多個凸塊520，這些凸塊被電耦合到一個或多個互連層106。例如可以放置或回流一個或多個錫球112以便給封裝組裝500D提供封裝互連結構。即，封裝互連結構可以包括如圖式所耦合的一個或多個錫球112和一個或多個凸塊520。
在其它實施方式中，直接在一個或多個互連層106上形成一個或多個錫球112。即，在一些實施方式中，一個或多個凸塊520根本未形成，而藉由一個或多個開口將一個或多個錫球112直接接合到一個或多個互連層106。
如所示出的，當一個或多個凸塊520與一個或多個錫球112結合使用時，一個或多個錫球112可以比在未使用一個或多個凸塊520的封裝組裝中使用的錫球更小。由一個或多個凸塊520提供的附加高度有助於使用更小尺寸的一個或多個錫球112，這是因為需要較少的錫球材料來填充一個或多個開口。
一個或多個錫球112可以包括配置成進一步路由一個或多個半導體晶粒108的電信號的多行的錫球。封裝互連結構可以包括其它類型的結構。例如，在一些實施方式中，在一個或多個開口中形成一個或多個柱結構，以便路由一個或多個半導體晶粒108的電信號。
在一些實施方式中，將封裝互連結構(例如，一個或多個錫球112)連接到印刷電路板(例如，圖1的印刷電路板150)。根據各種實施方式，封裝組裝500D是最終的封裝組裝。
在一些實施方式中，半導體基板102是晶片形式，並且使晶片的背面(例如，半導體基板102的第二側面A2)變薄以便提供更小的封裝組裝。可以使用例如眾所周知的機械及/或化學晶片-薄化處理過程例如碾磨或蝕刻，從晶片的背面移除材料。
參照圖5E，描繪了在形成模料316以基本上覆蓋半導體基板102的第二側面A2以後的封裝組裝500E。例如可以使用沉積在第二側面A2上的模料316，以便平衡與設置在半導體基板102的第一側面A1上的模料316相關聯的應力，並且因此減小封裝組裝500E的應力及/或彎曲。在一些實施方式中，當半導體基板102在單片化之前是晶片形式時，模料316被沉積在半導體基板102的第二側面A2上。在一些實施方式中，封裝組裝500E是最終的封裝組裝。
參照圖5F，描繪了封裝組裝500F，以顯示在一些實施方式中，模料316形成在半導體基板102的第一側面A1上，從而具有與一個或多個半導體晶粒108的非活性面基本上共面或比該非活性面更低的表面。在一個實施方式中，藉由移除圖5B的封裝組裝500B的模料316的材料以便暴露一個或多個半導體晶粒108，形成了封裝組裝500F。例如可以藉由拋光製程移除材料。在另一個實施方式中，藉由使用配置為提供與一個或多個半導體晶粒108的非活性面基本上共面或比該非活性面更低的模料316的表面的鑄模，形成封裝組裝500F的模料316。在一些實施方式中，封裝組裝500F是最終的封裝組裝。
參照圖5G，描繪了在一個或多個半導體晶粒108的非活性面上形成一個或多個散熱結構(例如，錫球518)之後的封裝組裝500G，如圖所示。一個或多個散熱結構通常包括導熱材料例如金屬(例如，焊料)，以便提供用於散熱的熱路徑。一個或多個封裝互連結構(例如，一個或多個錫球112)以及一個或多個散熱結構(例如，錫球518)可以被規定尺寸以具有如圖所示的基本上共面的表面。例如，錫球112和錫球518可以被規定尺寸以具有基本上位於相同平面519的表面，從而有助於連接到基本上平面的表面例如印刷電路板(例如，圖4B的印刷電路板150)。在一些實施方式中，如圖所示，錫球112的尺寸大於錫球518的尺寸。在其它實施方式中，錫球112和錫球518可以形成以使它們具有未位於相同平面519的表面。
例如可以藉由在圖5B的封裝組裝500B或圖5D的封裝組裝500D的模料316中形成一個或多個開口以暴露一個或多個半導體晶粒108的非活性面，而形成一個或多個錫球518。可以使用雷射燒蝕或蝕刻製程形成一個或多個開口。一個或多個半導體晶粒108的非活性面可以用作蝕刻阻擋層材料或雷射阻擋層材料。形成一個或多個開口之後，可以沉積一個或多個錫球518，以便基本上填充一個或多個半導體晶粒108上的一個或多個開口。在一些實施方式中，封裝組裝500G是最終的封裝組裝。
圖6至圖11示意性地示出了使用半導體基板102的各種封裝組裝配置。參照圖6，描繪了在半導體基板102的第二側面A2上形成模料316之後的封裝組裝600。可以沉積模料316以便基本上覆蓋半導體基板102的第二側面A2。可以形成模料316以便保護或加強半導體基板102。例如，可以在將一個或多個半導體晶粒108連接到半導體基板102之前形成模料316，以防止半導體基板102發生破裂或其它可在本申請案所述的封裝組裝操作期間處理半導體基板102時發生的損壞。在一些實施方式中，當半導體基板102在單片化之前是晶片形式時，模料316被沉積在半導體基板102的第二側面A2上。
參照圖7，描繪了散熱器730連接到半導體基板102的第二側面A2之後的封裝組裝700。散熱器730包括有助於散熱的結構例如金屬板。藉由使用導熱粘合劑，散熱器730可以熱耦合到半導體基板102的第二側面A2。當半導體基板102是晶片形式或單片形式時，可以連接散熱器730。在其它實施方式中，可以藉由使用與用於形成一個或多個互連層106的那些沉積過程相似的沉積過程形成散熱器703。
參照圖8，描繪了從半導體基板102的第二側面A2移除了半導體材料的部分以增加表面區域從而改進散熱之後的封裝組裝800。根據各種實施方式，在半導體基板102的第二側面A2上的表面中形成一個或多個凹槽區域832例如孔或通道。可以根據任何適當的技術，包括例如蝕刻製程來形成一個或多個凹槽區域832。一個或多個凹槽區域832的輪廓可以具有與實施方式所示的形狀不同的其它形狀。導熱層(未示出)例如金屬層可以沉積在具有一個或多個凹槽區域832的表面上以增加散熱。
參照圖9A，封裝組裝900A包括連接到線接合配置中的半導體基板102的一個或多個半導體晶粒108。使用粘合劑將一個或多個半導體晶粒108的非活性面連接到半導體基板102的第一側面A1，並且使用一個或多個接合線934將一個或多個半導體晶粒的活性面耦合到一個或多個互連層106。粘合劑可以包括任何適當的晶粒連接材料例如環氧樹脂。一個或多個接合線934通常包括導電材料例如金屬，以便路由一個或多個半導體晶粒108的電信號。可以使用例如球形接合處理或楔形接合製程形成一個或多個接合線934。
在一個實施方式中，形成接合線934a以便將第一半導體晶粒的活性面電耦合到第二半導體晶粒的活性面，如圖所示。一個或多個接合線934還可包括接合線934b，接合線934b將半導體晶粒的活性面電耦合到位於第一半導體晶粒和第二半導體晶粒之間的一個或多個互連層106。形成模料316以基本上封裝一個或多個半導體晶粒108以及一個或多個接合線934，如圖所示。
圖9B示出了與圖9A所示的封裝組裝900A相似的封裝組裝900B。在封裝組裝900B中，用導電材料填充的孔938例如矽通孔被用於提供從半導體晶粒108至外部元件的電連接。這些孔938可以用於提供功率連接和接地連接。
參照圖10A，封裝組裝1000A包括連接到混合的覆晶和線接合配置中的半導體基板102的一個或多個半導體晶粒108A、108B。例如，使用一個或多個凸塊110將一個或多個半導體晶粒108A、108B的第一半導體晶粒連接到覆晶配置中的半導體基板102，並且使用一個或多個接合線934將一個或多個半導體晶粒108A、108B的第二半導體晶粒連接到線接合配置中的半導體基板102。形成模料316以基本上封裝一個或多個半導體晶粒108A、108B以及一個或多個接合線934，如圖所示。
圖10B示出了與圖10A所示的封裝組裝1000A相似的封裝組裝1000B。在封裝組裝1000B中，用傳導材料填充的孔938例如矽通孔用於提供從半導體晶粒108B至外部元件的電連接。這些孔938可以用於提供功率連接和接地連接。
參照圖11，封裝組裝1100包括連接到堆疊的覆晶和線接合配置中的半導體基板102的一個或多個半導體晶粒108。一個或多個半導體晶粒108的第一半導體晶粒被連接到覆晶配置中的半導體基板102。使用一個或多個凸塊110將第一半導體晶粒的活性面電耦合到一個或多個互連層106，如圖所示。使用粘合劑936將一個或多個半導體晶粒108的第二半導體晶粒的非活性面連接到第一半導體晶粒，如圖所示。在一些實施方式中，墊片(未示出)例如隔離矽(dummy silicon)可以放置在第一半導體晶粒和第二半導體晶粒之間。使用一個或多個接合線934將第二半導體晶粒的活性面電耦合到一個或多個互連層106。在其它實施方式中，用傳導材料填充的孔(未示出)例如矽通孔可以用於藉由模料316將第二半導體晶粒的活性面耦合到外部元件。這些孔可以用於提供功率連接和接地連接。
在一些實施方式中，藉由使用接合線934c將第二半導體晶粒的活性面電耦合到第一半導體晶粒的非活性面並且使用接合線934d以將第一接合線634c電耦合到一個或多個互連層106，將第二半導體晶粒的活性面電耦合到一個或多個互連層106。形成模料316以基本上封裝一個或多個半導體晶粒108以及一個或多個接合線934，如圖所示。儘管未示出，但在其他實施方式中，一個或多個半導體晶粒108的底部半導體晶粒可以耦合到線接合配置中的半導體基板102，並且一個或多個半導體晶粒108的頂部半導體晶粒可以耦合到覆晶配置中的底部半導體晶粒。
結合圖6至圖11描述的技術和配置可以與本申請案中所述的其它實施方式適當地結合。例如，在一些實施方式中，針對圖6至圖8的封裝組裝所述的技術和配置可以在圖1、圖3A至圖3D、圖4A至圖4B、圖5A至圖5G或圖9至圖11的封裝組裝上實現。在一些實施方式中，針對圖9至圖11的封裝組裝所述的技術和配置可以在例如圖1、圖3A至圖3D、圖4A至圖4B、圖5A至圖5G或圖6至圖8的封裝組裝上實現。本申請案所述的技術和配置的其它適當的組合可以在其它實施方式中使用。
圖12是使用半導體基板(例如，圖1的半導體基板102)製造封裝組裝(例如，圖1的封裝組裝100)的方法1200的製程流程圖。在1202處，方法1200包括提供包括半導體材料的半導體基板。半導體基板通常具有第一側面(例如，圖2A的第一側面A1)和設置在第一側面對面的第二側面(例如，圖2A的第二側面A2)。在一些實施方式中，在將半導體晶粒連接到半導體基板之前，在半導體基板的第一側面(例如，圖1的第一側面A1)上形成一個或多個設備。例如，電容器(例如，圖2C的電容器222)或ESD保護設備(例如，圖2C的ESD保護設備224)可以形成在半導體基板的第一側面上。可以使用結合圖2C所述的並且結合方法1200的1204和1206進一步描述的技術形成一個或多個設備。
在1204處，方法1200還包括在半導體基板的至少一個側面(例如，第一側面A1)上形成電介質層(例如，圖1的電介質層104)。在一些實施方式中，電介質層還可形成在半導體基板的對側(例如，第二側面A2)上。
可以藉由沉積電絕緣材料例如二氧化矽(SiO2)、氮化矽(SiN)以及氮氧化矽(SiOxNy)以基本上覆蓋半導體基板102的一個或多個表面來形成電介質層104，如圖所示。在其它的實施方式中，可以使用其它適當的電絕緣材料。
電介質層104可以藉由使用適當的沉積技術形成，所述適當的沉積技術包括例如物理氣相沉積(PVD)、化學氣相沉積(CVD)及/或原子層沉積(ALD)。在其它實施方式中可以使用其它適當的沉積技術。當在半導體基板102上形成一個或多個設備(例如，圖2C的電容器222或ESD保護設備224)時，電介質層104可以用作電介質(例如，閘極電介質)。
在1206處，方法1200還包括在半導體基板的第一側面上的電介質層上形成一個或多個互連層(例如，圖1的一個或多個互連層106)。一個或多個互連層可以用於將電信號例如輸入/輸出(I/O)信號及/或功率/接地信號路由到一個或多個半導體晶粒(例如，圖1的一個或多個半導體晶粒108)或者從一個或多個半導體晶粒路由電信號例如輸入/輸出(I/O)信號及/或功率/接地信號。
可以藉由沉積及/或圖案化導電材料例如金屬(例如，銅或鋁)或摻雜的半導體材料(例如，摻雜的多晶矽)形成一個或多個互連層。在其它實施方式中可以使用其它適當的導電材料。
一個或多個互連層可以包括路由電信號的多種結構，例如墊、凸面或軌跡。包括電絕緣材料例如聚醯亞胺的鈍化層可以沉積在一個或多個互連層上並且被圖案化以在鈍化層中提供開口，從而幫助將一個或多個半導體晶粒電耦合到一個或多個互連層。
當在半導體基板上形成一個或多個設備時，一個或多個互連層可以用作電極材料。例如，電極材料可以用作用於一個或多個設備的閘電極。
在1208處，方法1200還包括將半導體晶粒(例如，圖1的一個或多個半導體晶粒108)連接到半導體基板。如本申請案所描述的，一個或多個半導體晶粒可以連接到各種配置中的半導體基板的第一側面。
在一個實施方式中，半導體晶粒連接到覆晶配置(例如，如圖1的封裝組裝100所示)中的半導體基板的第一側面。在覆晶配置中，通常使用一個或多個凸塊(例如，圖1的一個或多個凸塊110)將半導體晶粒的活性面連接到半導體基板的第一側面。
在另一實施方式中，半導體晶粒連接到線接合配置(例如，如圖9的封裝組裝900所示)中的半導體基板的第一側面。線上接合配置中，使用粘合劑將半導體晶粒的非活性面連接到半導體的第一側面。
在又一實施方式中，一個半導體晶粒被連接到覆晶配置中的半導體基板，而另一半導體晶粒被連接到線接合配置中的半導體基板(例如，如圖10的封裝組裝1000所示)。在另外一個實施方式中，將半導體晶粒的活性面連接到覆晶配置中的半導體基板的第一側面，並使用粘合劑將半導體晶粒的非活性面連接到半導體晶粒(例如，如圖11的封裝組裝1100所示)。
在1210處，方法1200還包括將半導體晶粒的活性面電耦合到一個或多個互連層。在一個實施方式中，使用一個或多個凸塊將半導體晶粒的活性面電耦合到一個或多個互連層。在另一個實施方式中，使用一個或多個接合線(例如，圖9的一個或多個接合線934)將半導體晶粒的活性面電耦合到一個或多個互連層。在其它實施方式中可以使用這些技術的組合。
在1212處，方法1200還包括沉積頂部填充材料(例如，圖3B的底部填充材料314)及/或模料(例如，圖3C、圖5B或圖9的模料316)。通常沉積底部填充材料以基本上填充半導體晶粒與半導體基板之間的區域。根據各種實施方式，藉由液體分配或植入過程以液體的形式沉積底部填充材料。底部填充材料可以包括例如環氧樹脂或其它適當的電絕緣材料。
通常沉積模料以基本上封裝半導體晶粒。線上接合配置中，沉積模料以基本上封裝一個或多個接合線。根據各種實施方式，藉由將固體形式的樹脂(例如，熱固性樹脂)沉積在鑄模中並且應用熱及/或壓力以熔化樹脂形成模料。在一些實施方式中，模料與底部填充材料是不同的材料。
在覆晶配置中，模料可以與底部填充材料結合使用(例如，如圖3C所示)。在覆晶配置的其它實施方式中，可以沉積模料以填充底部填充區域。即，在一些實施方式中，未使用底部填充材料，並且沉積模料以基本上填充半導體晶粒與半導體基板之間的區域(如圖5B所示)。在一些實施方式中，形成模料以僅覆蓋半導體基板的第一側面的一部分(例如，如圖3C所示)。在其它實施方式中，形成模料以基本上覆蓋半導體基板的整個第一側面(例如，如圖5B所示)。
在1214處，方法1200還包括在一個或多個互連層上形成一個或多個封裝互連結構，以便將半導體晶粒的電信號路由到半導體基板或者從半導體基板路由半導體晶粒的電信號。在一些實施方式中，一個或多個封裝互連結構包括一個或多個錫球(例如，圖3D或圖5D的一個或多個錫球112)。例如藉由在半導體基板的一個或多個互連層上印刷、電鍍或放置一個或多個錫球可以形成一個或多個錫球。回流過程可以用於在一個或多個錫球以及一個或多個互連層之間形成連接。在一些實施方式中，可以藉由在本申請案所述的模料中形成的一個或多個開口(例如，圖5C的一個或多個開口526)將一個或多個錫球連接或電耦合到一個或多個互連層。
在一些實施方式中，一個或多個封裝互連結構包括一個或多個凸塊(例如，圖5A的一個或多個凸塊520)。例如藉由在半導體基板的一個或多個互連層上印刷、電鍍或放置一個或多個凸塊可以形成一個或多個凸塊。可以回流一個或多個凸塊以形成圓形形狀。一個或多個凸塊可以具有其它形狀例如平面形狀。可以使用任何適當的導電材料例如鉛、金、錫、銅或無鉛材料或者它們的組合形成一個或多個凸塊。一個或多個封裝互連結構可以包括一個或多個凸塊以及一個或多個錫球的組合(例如，如圖5D所示)。一個或多個封裝互連結構可以電耦合到印刷電路板(例如，圖1的印刷電路板150)。
在1216處，方法1200還包括執行附加的操作以增加散熱、保護/加強、抗衡及/或減少半導體基板的彎曲。在一些實施方式中，在半導體晶粒的非活性面上形成一個或多個散熱結構(例如，相應的圖4A或圖5G的一個或多個錫球418或518)，以提供遠離半導體晶粒的散熱的熱路徑，如本申請案所描述的。用於散熱的一個或多個散熱結構可以同時形成為一個或多個封裝互連，並且在表面安裝過程期間可接著連接到印刷電路板(例如，圖4B的印刷電路板150)，以將一個或多個封裝互連耦合到印刷電路板。
在一些實施方式中，散熱器(例如，圖7的散熱器730)被熱耦合到基板的第二側面。例如可以藉由使用導熱化合物來連接散熱器。在其它實施方式中，藉由從半導體基板的第二側面移除半導體材料的部分以增加第二側面的表面區域，形成了一個或多個凹槽區域(例如，圖8的一個或多個凹槽區域832)。增加的表面區域有助於從半導體基板的第二側面散熱。
在一個實施方式中，形成模料以基本上覆蓋半導體基板的第二側面(例如，如圖6所示)。模料可以用於加強及/或防止半導體基板以防破裂或其它環境損壞。在一些實施方式中，在半導體基板的第二側面上形成模料以抗衡及/或防止與形成在半導體基板的第一側面上的模料相關聯的彎曲(例如，如圖5E所示)。結合方法1200所述的操作可以包括用於在本說明的其它地方所述的技術的其它適當的實施方式。
圖13是用於製造使用半導體基板(例如，圖4B的半導體基板102)的封裝組裝(例如，圖4B的封裝組裝400B)的另一種方法1300的製程流程圖。在1302、1304和1306處，方法1300分別包括提供包括半導體材料的半導體基板、在半導體基板的至少一個側面上形成電介質層，以及在電介質層上形成一個或多個互連層，這可以與結合方法1200的1202、1204和1206已經描述的實施方式一致。
在1308處，方法1300還包括使用一個或多個凸塊(例如，圖3A的一個或多個凸塊110)將一個或多個半導體晶粒(例如，圖3A的半導體晶粒108)耦合到互連層。可以在例如覆晶配置中配置一個或多個半導體晶粒，其中，使用一個或多個凸塊將半導體晶粒的活性面耦合到半導體基板。
在1310處，方法1300還包括沉積底部填充材料(例如，圖3B的底部填充材料314)以基本上填充半導體晶粒與半導體基板之間的區域。根據各種實施方式，藉由液體分配或植入過程以液體的形式沉積底部填充材料。還可以形成模料(例如，圖3C的模料316)以基本上封裝一個或多個半導體晶粒。底部填充材料和模料通常與本申請案所述的實施方式一致。
在1312處，方法1300還包括形成一個或多個封裝互連結構(例如，圖3D的錫球112)及/或一個或多個散熱結構(例如，圖4A的一個或多個錫球418)。一個或多個封裝互連結構被電耦合到一個或多個互連層。在一些實施方式中，一個或多個封裝互連結構被形成在一個或多個互連層上。一個或多個散熱結構通常形成在一個或多個半導體晶粒的非活性面上，以提供用於散熱的熱通路。一個或多個封裝互連結構和一個或多個散熱結構可以被規定尺寸以具有基本上共面的相應表面(例如，圖4A的平面419)。
在1314處，方法1300還包括將一個或多個封裝互連結構及/或一個或多個散熱結構耦合到印刷電路板(例如，圖4B的印刷電路板150)。在一些實施方式中，印刷電路板可以是主機板。在其它實施方式中，一個或多個封裝互連結構及/或一個或多個散熱結構可以耦合到其它電子設備例如另一個封裝組裝。
圖14是用於製造使用半導體基板(例如，圖5G的半導體基板102)的封裝組裝(例如，圖5G的封裝組裝500G)的又一個方法1400的製程流程圖。在1402、1404和1406處，方法1400分別包括提供包括半導體材料的半導體基板，在半導體基板的至少一個側面上形成電介質層，以及在電介質層上形成一個或多個互連層，這可以與結合方法1200的1202、1204和1206已經描述的實施方式一致。
在1408處，方法1400還包括使用一個或多個凸塊(例如，圖5A的一個或多個凸塊110)將一個或多個半導體晶粒(例如，圖5A的半導體晶粒108)耦合到互連層。可以在例如覆晶配置中配置一個或多個半導體晶粒，其中，使用一個或多個凸塊將半導體晶粒的活性面耦合到半導體基板。
在1410處，方法1400還包括在一些實施方式中在一個或多個互連層上形成一個或多個附加的凸塊(例如，圖5A的一個或多個凸塊520)。一個或多個附加的凸塊通常是在沉積模料之前形成的。
在1412處，方法1400還包括沉積模料(例如，圖5B的模料316)以填充半導體晶粒與半導體基板之間的區域。在一些實施方式中，沉積模料以基本上封裝一個或多個半導體晶粒。可以藉由眾所周知的機械及/或化學過程來使模料的一部分凹進，以暴露一個或多個半導體晶粒的表面。
藉由將固體形式的樹脂沉積在鑄模中並且接著應用熱及/或壓力以熔化樹脂來形成模料。根據各種實施方式，當半導體基板是晶片形式時，沉積模料以便將晶片的整個表面注塑成型。還可以將沉積的模料劃分為更小的塊或區域，以減小模料與晶片之間的應力。
在半導體晶粒被耦合到半導體基板的第一側面的實施方式中，形成模料以基本上覆蓋半導體基板的第二側面，該第二側面設置在半導體基板的第一側面的對面。可以藉由這種方式使用模料以減少與設置在半導體基板的第一側面上的模料相關聯的應力及/或彎曲。
在1414處，方法1400還包括形成一個或多個封裝互連結構(例如，圖5G的錫球112)及/或一個或多個散熱結構(例如，圖5G的一個或多個錫球518)。一個或多個封裝互連結構被電耦合到一個或多個互連層。在一些實施方式中，一個或多個封裝互連結構形成在一個或多個互連層上。在形成了一個或多個附加的凸塊(例如，圖5D的一個或多個凸塊520)的其它實施方式中，在一個或多個附加的凸塊上形成一個或多個封裝互連結構。例如，可以使用蝕刻或雷射過程在模料中形成一個或多個開口(例如，圖5C的一個或多個開口526)以暴露一個或多個附加的凸塊。一個或多個附加凸塊可以用作雷射阻擋層材料或蝕刻阻擋層材料。接下來，一個或多個封裝互連結構可以形成於一個或多個開口中的暴露的一個或多個附加的凸塊上。
一個或多個散熱結構通常形成於一個或多個半導體晶粒的非活性面上，以便提供用於散熱的熱通路。一個或多個開口可以形成於模料中以便暴露一個或多個半導體晶粒的非活性面，從而允許在一個或多個半導體晶粒上形成一個或多個散熱結構。一個或多個封裝互連結構以及一個或多個散熱結構可以被規定尺寸以具有基本上共面的相應表面(例如，圖5G的平面519)。接著可以藉由碾磨或蝕刻過程使半導體基板變薄。
在1416處，方法1400還包括將一個或多個封裝互連結構及/或一個或多個散熱結構耦合到印刷電路板(例如，圖4B的印刷電路板150)。在一些實施方式中，印刷電路板可以是主機板。在其它實施方式中，一個或多個封裝互連結構及/或一個或多個散熱結構可以耦合到其它電子設備例如另一個封裝組裝。
儘管在本申請案中已經示出和描述了某些實施方式，但是被計算以實現相同目的的各種改變及/或等價的實施方式或實現可以替代所示的和所述的實施方式，而不偏離本公開的範圍。該公開旨在覆蓋本申請案所討論的實施方式的任何改寫或變化。因此，明顯期望的是，本申請案所述的實施方式是由申請專利範圍及其等價形式限制。
100．．．封裝組裝
102．．．半導體基板
104．．．電介質層
106．．．互連層
108．．．半導體晶粒
108A．．．半導體晶粒
108B．．．半導體晶粒
110．．．凸塊
112．．．錫球
150．．．印刷電路板
222．．．電容器
224．．．靜電放電保護設備
275．．．區域
277．．．圖
300A．．．封裝組裝
300B．．．封裝組裝
300C．．．封裝組裝
300D．．．封裝組裝
314．．．底部填充材料
316．．．模料
418．．．錫球
419．．．平面
500A．．．封裝組裝
500B．．．封裝組裝
500C．．．封裝組裝
500D．．．封裝組裝
500E．．．封裝組裝
500F．．．封裝組裝
500G．．．封裝組裝
518．．．錫球
519．．．平面
520．．．凸塊
526．．．開口
600．．．封裝組裝
634c．．．第一接合線
700．．．封裝組裝
730．．．散熱器
800．．．封裝組裝
832．．．凹槽區域
900A．．．封裝組裝
900B．．．封裝組裝
934．．．接合線
934a．．．接合線
934b．．．接合線
934c．．．接合線
934d．．．接合線
936．．．粘合劑
938．．．孔
1000A．．．封裝組裝
1000B．．．封裝組裝
1100．．．封裝組裝
1200．．．方法
1202．．．步驟
1204．．．步驟
1206．．．步驟
1208．．．步驟
1210．．．步驟
1212．．．步驟
1214．．．步驟
1216．．．步驟
1300．．．方法
1302．．．步驟
1304．．．步驟
1306．．．步驟
1308．．．步驟
1310．．．步驟
1312．．．步驟
1314．．．步驟
1400．．．方法
1402．．．步驟
1404．．．步驟
1406．．．步驟
1408．．．步驟
1410．．．步驟
1412．．．步驟
1414．．．步驟
A1．．．第一側面
A2．．．第二側面
D．．．汲極區
S．．．源極區
藉由下面結合附圖的詳細描述將容易理解本公開的實施方式。為了說明描述，相似的參考數字指示相似的結構元件。在附圖的圖式中，示實施例而非限制的方式示出了本申請案的實施方式。
圖1示意性地示出了使用半導體基板的示例性封裝組裝。
圖2A至圖2C示意性地示出了經過各種處理操作之後的半導體基板。
圖3A至圖3D示意性地示出了經過各種處理操作之後的使用半導體基板的封裝組裝。
圖4A至圖4B示意性地示出了經過各種處理操作之後的圖3B的封裝組裝。
圖5A至圖5G示意性地示出了經過各種處理操作之後的圖3A的封裝組裝。
圖6至圖11示意性地示出了使用半導體基板的各種封裝組裝配置。
圖12是用於製造使用半導體基板的封裝組裝的方法的製程流程圖。
圖13是用於製造使用半導體基板的封裝組裝的另一種方法的製程流程圖。
圖14是用於製造使用半導體基板的封裝組裝的又一種方法的製程流程圖。
100．．．封裝組裝
102．．．半導體基板
104．．．電介質層
106．．．互連層
108．．．半導體晶粒
110．．．凸塊
112．．．錫球
150．．．印刷電路板
A1．．．第一側面
A2．．．第二側面

Claims (12)

  1. 一種方法，包括：提供包括半導體材料的半導體基板在該半導體基板之表面上直接形成電介質層；在該電介質層之表面上形成互連層；將半導體晶粒連接到該半導體基板，在該半導體晶粒及該半導體基板間不形成底部填充材料的中介層，其中至少一部份的該電介質層以及至少一部份的該互連層插入在(i)該半導體晶粒及(ii)該半導體基板之間；以及將該半導體晶粒的活性面電耦合到該互連層，該互連層路由該半導體晶粒的電信號。
  2. 如申請專利範圍第1項所述的方法，其中：該半導體晶粒被連接到覆晶配置中的該半導體基板；以及該半導體晶粒的該活性面藉由使用一個或多個凸塊而電耦合到該互連層。
  3. 如申請專利範圍第1項所述的方法，更包括：形成模料以基本上封裝該半導體晶粒。
  4. 如申請專利範圍第1項所述的方法，更包括：在該半導體基板上形成去耦合電容器；以及在該半導體基板上形成靜電放電(ESD)保護設備，以便防止靜電放電，其中在將該半導體晶粒連接到該半導體基板之前形成該去耦合電容器和該ESD保護設備。
  5. 一種裝置，包括：半導體基板，其包括半導體材料；電介質層，其直接形成於該半導體基板之表面上；互連層，其形成於該電介質層之表面上；以及半導體晶粒，其連接到該半導體基板，在該半導體晶粒及該半導體基板間不形成底部填充材料的中介層，其中至少一部份的該電介質層以及至少一部份的該互連層插入在(i)該半導體晶粒及(ii)該半導體基板之間；以及其中該半導體晶粒的活性面被電耦合到該互連層，該互連層路由該半導體晶粒的電信號。
  6. 如申請專利範圍第5項所述的裝置，其中：該半導體晶粒被連接到覆晶配置中的該半導體基板；以及該半導體晶粒的該活性面藉由使用一個或多個凸塊而被電耦合到該互連層。
  7. 如申請專利範圍第5項所述的裝置，更包括：模料，其被設置成基本上封裝該半導體晶粒。
  8. 如申請專利範圍第5項所述的裝置，其中，該半導體基板包括：去耦合電容器，其形成於該半導體基板上，以便減少與該電信號相關聯的雜訊；以及靜電放電(ESD)保護設備，其形成於該半導體基板上，以便防止靜電放電。
  9. 如申請專利範圍第5項所述的裝置，其中： 該半導體基板之第一半導體材料實質包括矽；該半導體晶粒之第二半導體材料實質包括矽；該電介質層包括二氧化矽(SiO2)、氮化矽(SiN)以及氮氧化矽(SiOxNy)中的至少一個；以及該互連層包括金屬。
  10. 如申請專利範圍第1項所述的方法，其中：該半導體基板之第一半導體材料實質包括矽；該半導體晶粒之第二半導體材料實質包括矽；該電介質層包括二氧化矽(SiO2)、氮化矽(SiN)以及氮氧化矽(SiOxNy)中的至少一個；以及該互連層包括金屬。
  11. 如申請專利範圍第1項所述的方法，其中：第一半導體材料包括第一熱膨脹係數；半導體晶粒包含第二半導體材料其包括第二熱膨脹係數；以及第二熱膨脹係數實質相同於第一熱膨脹係數。
  12. 如申請專利範圍第5項所述的裝置，其中：第一半導體材料包括第一熱膨脹係數；半導體晶粒包含第二半導體材料其包括第二熱膨脹係數；以及第二熱膨脹係數實質相同於第一熱膨脹係數。
TW100101828A 2010-01-18 2011-01-18 具有半導體基板的封裝組裝 TWI521616B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US29592510P 2010-01-18 2010-01-18
US32855610P 2010-04-27 2010-04-27
US33354210P 2010-05-11 2010-05-11
US34715610P 2010-05-21 2010-05-21
US35085210P 2010-06-02 2010-06-02
US12/973,249 US20110175218A1 (en) 2010-01-18 2010-12-20 Package assembly having a semiconductor substrate

Publications (2)

Publication Number Publication Date
TW201140717A TW201140717A (en) 2011-11-16
TWI521616B true TWI521616B (zh) 2016-02-11

Family

ID=44276983

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100101828A TWI521616B (zh) 2010-01-18 2011-01-18 具有半導體基板的封裝組裝

Country Status (5)

Country Link
US (2) US20110175218A1 (zh)
KR (1) KR20120127460A (zh)
CN (1) CN102714190B (zh)
TW (1) TWI521616B (zh)
WO (1) WO2011087798A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130026609A1 (en) * 2010-01-18 2013-01-31 Marvell World Trade Ltd. Package assembly including a semiconductor substrate with stress relief structure
US20110186960A1 (en) 2010-02-03 2011-08-04 Albert Wu Techniques and configurations for recessed semiconductor substrates
US10163877B2 (en) * 2011-11-07 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. System in package process flow
US8835976B2 (en) 2012-03-14 2014-09-16 General Electric Company Method and system for ultra miniaturized packages for transient voltage suppressors
US9559077B2 (en) * 2014-10-22 2017-01-31 Nxp Usa, Inc. Die attachment for packaged semiconductor device
KR101640076B1 (ko) 2014-11-05 2016-07-15 앰코 테크놀로지 코리아 주식회사 웨이퍼 레벨의 칩 적층형 패키지 및 이의 제조 방법
CN104882419B (zh) * 2015-05-08 2017-11-24 无锡中感微电子股份有限公司 芯片封装
KR101942141B1 (ko) * 2015-05-12 2019-01-24 앰코테크놀로지코리아(주) 지문센서 패키지
US10078098B2 (en) 2015-06-23 2018-09-18 Analog Devices, Inc. Z axis accelerometer design with offset compensation
US9673148B2 (en) * 2015-11-03 2017-06-06 Dyi-chung Hu System in package
US9666539B1 (en) * 2015-12-03 2017-05-30 International Business Machines Corporation Packaging for high speed chip to chip communication
CN117393441A (zh) 2016-04-29 2024-01-12 库利克和索夫工业公司 将电子组件连接至基板
KR102044408B1 (ko) * 2017-06-08 2019-11-14 주식회사 아모텍 전기적 과부하 보호소자
US10510741B2 (en) * 2016-10-06 2019-12-17 Semtech Corporation Transient voltage suppression diodes with reduced harmonics, and methods of making and using
KR102647175B1 (ko) * 2016-12-13 2024-03-14 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US10199356B2 (en) 2017-02-24 2019-02-05 Micron Technology, Inc. Semiconductor device assembles with electrically functional heat transfer structures
US10014218B1 (en) * 2017-04-20 2018-07-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor device structure with bumps
US10096576B1 (en) * 2017-06-13 2018-10-09 Micron Technology, Inc. Semiconductor device assemblies with annular interposers
US10090282B1 (en) 2017-06-13 2018-10-02 Micron Technology, Inc. Semiconductor device assemblies with lids including circuit elements
US11328969B2 (en) 2017-11-16 2022-05-10 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and manufacturing method thereof
KR102073956B1 (ko) * 2017-11-29 2020-02-05 삼성전자주식회사 팬-아웃 반도체 패키지
US10699980B2 (en) 2018-03-28 2020-06-30 Intel IP Corporation Fan out package with integrated peripheral devices and methods
US10998302B2 (en) * 2019-09-27 2021-05-04 Intel Corporation Packaged device with a chiplet comprising memory resources
US11205630B2 (en) 2019-09-27 2021-12-21 Intel Corporation Vias in composite IC chip structures
US11094672B2 (en) 2019-09-27 2021-08-17 Intel Corporation Composite IC chips including a chiplet embedded within metallization layers of a host IC chip
US12014868B2 (en) * 2020-08-14 2024-06-18 Cyntec Co., Ltd. Electrode structure
WO2023163223A1 (ja) * 2022-02-28 2023-08-31 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
KR20240086333A (ko) * 2022-12-09 2024-06-18 (주)포인트엔지니어링 커패시터 부품, 이의 제조 방법 및 이를 구비하는 집적회로 칩 패키지
KR20240086344A (ko) * 2022-12-09 2024-06-18 (주)포인트엔지니어링 커패시터 부품 및 이를 구비하는 집적회로 칩 패키지

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200362A (en) 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5291062A (en) * 1993-03-01 1994-03-01 Motorola, Inc. Area array semiconductor device having a lid with functional contacts
US5659203A (en) * 1995-06-07 1997-08-19 International Business Machines Corporation Reworkable polymer chip encapsulant
JP2830903B2 (ja) 1995-07-21 1998-12-02 日本電気株式会社 半導体デバイスの製造方法
US6833613B1 (en) 1997-12-18 2004-12-21 Micron Technology, Inc. Stacked semiconductor package having laser machined contacts
JP3109477B2 (ja) * 1998-05-26 2000-11-13 日本電気株式会社 マルチチップモジュール
US5977640A (en) * 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
US6222246B1 (en) * 1999-01-08 2001-04-24 Intel Corporation Flip-chip having an on-chip decoupling capacitor
DE19930308B4 (de) 1999-07-01 2006-01-12 Infineon Technologies Ag Multichipmodul mit Silicium-Trägersubstrat
DE10004647C1 (de) 2000-02-03 2001-07-26 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelementes mit einem Multichipmodul und einem Silizium-Trägersubstrat
US6356453B1 (en) * 2000-06-29 2002-03-12 Amkor Technology, Inc. Electronic package having flip chip integrated circuit and passive chip component
US6525413B1 (en) * 2000-07-12 2003-02-25 Micron Technology, Inc. Die to die connection method and assemblies and packages including dice so connected
US6787916B2 (en) * 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
JP4044769B2 (ja) * 2002-02-22 2008-02-06 富士通株式会社 半導体装置用基板及びその製造方法及び半導体パッケージ
US7010854B2 (en) 2002-04-10 2006-03-14 Formfactor, Inc. Re-assembly process for MEMS structures
JP4115326B2 (ja) * 2003-04-15 2008-07-09 新光電気工業株式会社 半導体パッケージの製造方法
US7518158B2 (en) * 2003-12-09 2009-04-14 Cree, Inc. Semiconductor light emitting devices and submounts
US7268012B2 (en) * 2004-08-31 2007-09-11 Micron Technology, Inc. Methods for fabrication of thin semiconductor assemblies including redistribution layers and packages and assemblies formed thereby
TWI249231B (en) 2004-12-10 2006-02-11 Phoenix Prec Technology Corp Flip-chip package structure with embedded chip in substrate
TWI241697B (en) 2005-01-06 2005-10-11 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof
DE102005014049B4 (de) 2005-03-23 2010-11-25 Diana Diehl Haltevorrichtung sowie Tasche unter Verwendung derselbigen
JP2009500820A (ja) * 2005-06-29 2009-01-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ アセンブリを製造する方法及びアセンブリ
TW200707676A (en) * 2005-08-09 2007-02-16 Chipmos Technologies Inc Thin IC package for improving heat dissipation from chip backside
US7327029B2 (en) 2005-09-27 2008-02-05 Agere Systems, Inc. Integrated circuit device incorporating metallurigical bond to enhance thermal conduction to a heat sink
US8044412B2 (en) * 2006-01-20 2011-10-25 Taiwan Semiconductor Manufacturing Company, Ltd Package for a light emitting element
US7808075B1 (en) * 2006-02-07 2010-10-05 Marvell International Ltd. Integrated circuit devices with ESD and I/O protection
WO2007115371A1 (en) * 2006-04-10 2007-10-18 Epitactix Pty Ltd Method, apparatus and resulting structures in the manufacture of semiconductors
KR100800478B1 (ko) * 2006-07-18 2008-02-04 삼성전자주식회사 적층형 반도체 패키지 및 그의 제조방법
JP5064768B2 (ja) * 2006-11-22 2012-10-31 新光電気工業株式会社 電子部品および電子部品の製造方法
JP2008166373A (ja) * 2006-12-27 2008-07-17 Nec Electronics Corp 半導体装置およびその製造方法
JP4970979B2 (ja) * 2007-02-20 2012-07-11 ルネサスエレクトロニクス株式会社 半導体装置
TWI345823B (en) 2007-03-21 2011-07-21 Powertech Technology Inc Semiconductor package with wire-bonding connections
TWI351751B (en) 2007-06-22 2011-11-01 Ind Tech Res Inst Self-aligned wafer or chip structure, self-aligned
KR101329355B1 (ko) * 2007-08-31 2013-11-20 삼성전자주식회사 적층형 반도체 패키지, 그 형성방법 및 이를 구비하는전자장치
US7777351B1 (en) * 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
CN101878527B (zh) 2007-11-30 2012-09-26 斯盖沃克斯瑟路申斯公司 使用倒装芯片安装的晶片级封装
US7741194B2 (en) * 2008-01-04 2010-06-22 Freescale Semiconductor, Inc. Removable layer manufacturing method
JP2009231584A (ja) 2008-03-24 2009-10-08 Japan Gore Tex Inc Ｌｅｄ基板の製造方法およびｌｅｄ基板
US20090243100A1 (en) * 2008-03-27 2009-10-01 Jotaro Akiyama Methods to Form a Three-Dimensionally Curved Pad in a Substrate and Integrated Circuits Incorporating such a Substrate
US8093696B2 (en) * 2008-05-16 2012-01-10 Qimonda Ag Semiconductor device
US7919851B2 (en) * 2008-06-05 2011-04-05 Powertech Technology Inc. Laminate substrate and semiconductor package utilizing the substrate
US8030780B2 (en) 2008-10-16 2011-10-04 Micron Technology, Inc. Semiconductor substrates with unitary vias and via terminals, and associated systems and methods
US8704350B2 (en) * 2008-11-13 2014-04-22 Samsung Electro-Mechanics Co., Ltd. Stacked wafer level package and method of manufacturing the same
US7858441B2 (en) * 2008-12-08 2010-12-28 Stats Chippac, Ltd. Semiconductor package with semiconductor core structure and method of forming same
US7786008B2 (en) * 2008-12-12 2010-08-31 Stats Chippac Ltd. Integrated circuit packaging system having through silicon vias with partial depth metal fill regions and method of manufacture thereof
TWI499024B (zh) * 2009-01-07 2015-09-01 Advanced Semiconductor Eng 堆疊式多封裝構造裝置、半導體封裝構造及其製造方法
US20110186960A1 (en) 2010-02-03 2011-08-04 Albert Wu Techniques and configurations for recessed semiconductor substrates

Also Published As

Publication number Publication date
KR20120127460A (ko) 2012-11-21
US9275929B2 (en) 2016-03-01
TW201140717A (en) 2011-11-16
CN102714190B (zh) 2016-11-30
CN102714190A (zh) 2012-10-03
US20110175218A1 (en) 2011-07-21
US20150221577A1 (en) 2015-08-06
WO2011087798A1 (en) 2011-07-21

Similar Documents

Publication Publication Date Title
TWI521616B (zh) 具有半導體基板的封裝組裝
KR102103531B1 (ko) 패키지 구조와 그 형성 방법
CN107871718B (zh) 半导体封装件及其形成方法
TWI425581B (zh) 用於凹陷的半導體基底的技術和配置
TW201322418A (zh) 包括具有應力消除結構的半導體基板的封裝組裝
KR101978020B1 (ko) 칩 패키지에 대한 구조물 및 형성 방법
US9735129B2 (en) Semiconductor packages and methods of forming the same
TWI730879B (zh) 封裝結構及其製作方法
US20160056057A1 (en) Semiconductor packages and methods of forming the same
TWI717813B (zh) 半導體封裝及其製造方法
TW201409641A (zh) 半導體封裝及形成一半導體封裝之方法
KR20160036655A (ko) 패키지 온 패키지 구조물 및 방법
US9576888B2 (en) Package on-package joint structure with molding open bumps
CN113658944A (zh) 半导体封装件及其形成方法
CN113838840B (zh) 半导体封装及制造半导体封装的方法
US11676826B2 (en) Semiconductor die package with ring structure for controlling warpage of a package substrate
US20240312974A1 (en) Semiconductor package
TW202401695A (zh) 半導體封裝及方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees