TWI512996B - Semiconductor devices and thin film transistors, and the like - Google Patents

Semiconductor devices and thin film transistors, and the like Download PDF

Info

Publication number
TWI512996B
TWI512996B TW097116821A TW97116821A TWI512996B TW I512996 B TWI512996 B TW I512996B TW 097116821 A TW097116821 A TW 097116821A TW 97116821 A TW97116821 A TW 97116821A TW I512996 B TWI512996 B TW I512996B
Authority
TW
Taiwan
Prior art keywords
electrode
thin film
semiconductor
film transistor
oxide
Prior art date
Application number
TW097116821A
Other languages
English (en)
Other versions
TW200901482A (en
Inventor
Koki Yano
Kazuyoshi Inoue
Futoshi Utsuno
Masashi Kasami
Katsunori Honda
Original Assignee
Idemitsu Kosan Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co filed Critical Idemitsu Kosan Co
Publication of TW200901482A publication Critical patent/TW200901482A/zh
Application granted granted Critical
Publication of TWI512996B publication Critical patent/TWI512996B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Description

半導體裝置及薄膜電晶體，以及該等的製造方法
本發明是有關半導體裝置及薄膜電晶體、以及該等的製造方法。特別是有關具備：由所定的材料構成的氧化物半導體、及與該氧化物半導體一起形成，由與上述所定的材料同組成的材料構成的導電體，藉此可削減製造工程而謀求製造原價的成本降低之半導體裝置及薄膜電晶體、以及該等的製造方法。又，特別是有關具備由所定的材料構成的導電體之半導體裝置，亦即具備藉由對上述所定的材料進行電漿處理而半導體化的半導體，藉此可削減製造工程而謀求製造原價的成本降低之半導體裝置及薄膜電晶體、以及該等的製造方法。
LCD(液晶顯示裝置)或有機EL(Electro Luminescence)顯示裝置等的主動矩陣型的畫像顯示裝置是基於顯示性能及省能源等的理由而廣泛被利用。特別是作為行動電話或PDA(個人攜帶資訊終端機)、個人電腦或膝上型個人電腦、電視等的顯示裝置，大致成主流。該等的顯示裝置，一般為使用TFT(場效型薄膜電晶體)基板。
例如，液晶顯示裝置是在TFT基板與對向基板之間充填有液晶等的顯示材料，且對此顯示材料依各畫素選擇性施加電壓。在此，所謂TFT基板是意指配置有將非晶質矽 薄膜或多結晶矽薄膜等的半導體薄膜(亦稱為半導體膜)使用於活性層的TFT之基板。上述畫像顯示裝置係藉由TFT的主動矩陣電路來驅動。一般，TFT基板是陣列狀配置TFT，因此亦被稱為「TFT陣列基板」。
<TFT基板的以往製造方法>就此TFT基板的製造法而言，通常有使用5片光罩的5片光罩製程、或藉由半色調曝光(halftone exposure)技術，使用4片光罩的4片光罩製程等。
但，如此的TFT基板的製造法，由於使用5片或4片的光罩，因此其製程須眾多的步驟。例如，4片光罩製程必須超過35步驟(工程)、5片光罩製程必須超過40步驟(工程)。若一旦如此地工程數變多，則製造良品率恐會有降低之虞。又，一旦工程數多，則工程會變複雜，製造成本會有增大之虞。
(使用5片光罩的製造方法)
圖41是用以說明以往例之TFT基板的製造方法的概略圖，(a)是表示形成閘極電極的剖面圖。(b)是表示形成蝕刻阻擋層的剖面圖。(c)是表示形成源極電極及汲極電極的剖面圖。(d)是表示形成層間絕緣膜的剖面圖。(e)是表示形成畫素電極的剖面圖。
在圖41(a)中，於玻璃基板210上，利用第一光罩(未圖示)來形成閘極電極212。亦即，首先，在玻璃基 板210上，藉由濺射來堆積金屬(例如、Al(鋁)等)。然後，利用第一光罩，藉由光蝕刻微影法來形成阻絕層，藉由蝕刻成所定的形狀來形成閘極電極212，使阻絕層灰化。
其次，如圖41(b)所示，在玻璃基板210及閘極電極212上，依序積層由SiN膜(氮化矽膜)所構成的閘極絕緣膜213，及α－Si：H(i)膜214。接著，使通道保護層的SiN膜(氮化矽膜)堆積。更利用第二光罩(未圖示)，藉由光蝕刻微影法來形成阻絕層，且利用CHF氣體來將SiN膜乾蝕刻成所望的形狀，形成蝕刻阻擋層215，使阻絕層灰化。
其次，如圖41(c)所示，在α－Si：H(i)膜214及蝕刻阻擋層215上，使α－Si：H(n)膜216堆積，更在其上，利用真空蒸著或濺射法來使Cr/Al二層膜堆積。接著，利用第三光罩(未圖示)，藉由光蝕刻微影法來形成阻絕層，且蝕刻Cr(鉻)/Al二層膜，形成所望的形狀之源極電極217a及汲極電極217b。此蝕刻，對Al是藉由使用H3 PO4 －CH3 COOH－HNO3 的光蝕刻(photoetching)來進行，且對Cr是藉由使用硝酸鈰銨水溶液的光蝕刻來進行。又，對α－Si：H膜(216及214)是一併使用CHF氣體的乾蝕刻、及使用肼水溶液(NH2 NH2 ．H2 O)的溼蝕刻，形成所望的形狀之α－Si：H(n)膜216及α－Si：H(i)膜214，使阻絕層灰化。
其次，如圖41(d)所示，形成透明電極219之前， 在閘極絕緣膜213，蝕刻阻擋層215，源極電極217a及汲極電極217b上，使層間絕緣膜218堆積。接著，利用第四光罩(未圖示)，藉由光蝕刻微影法來形成阻絕層，蝕刻層間絕緣膜218，形成用以電性連接源極電極217a與後述透明電極219的貫通孔218a，使阻絕層灰化。
其次，如圖41(e)所示，在形成有源極電極217a及汲極電極217b的圖案之區域的層間絕緣膜218上，藉由濺射法來使以氧化銦及氧化鋅為主成分的非晶質透明導電膜堆積。接著，利用第五光罩(未圖示)，藉由光蝕刻微影法來形成阻絕層，對非晶質透明導電膜，使用草酸約4重量%的水溶液作為蝕刻劑來進行光蝕刻，圖案化成與源極電極217a電性連接那樣的形狀，使阻絕層灰化。藉此，形成透明電極219。
如此一來，若根據該以往例的TFT基板的製造方法，則需要5片的光罩。
(使用3片光罩的製造方法)
就改良上述以往技術的技術而言，有各種減少光罩數(例如從5片減少至3片)，以更為減少製造步驟的方法來製造TFT基板的技術被提案。例如，在下記專利文獻1~7中記載有使用3片光罩的TFT基板的製造方法。
並且，在專利文獻8~14中揭示有半導體層為使用含In、Zn及Sn的其中之一的非晶質氧化物之技術。
〔專利文獻1〕特開2004－317685號公報 〔專利文獻2〕特開2004－319655號公報〔專利文獻3〕特開2005－017669號公報〔專利文獻4〕特開2005－019664號公報〔專利文獻5〕特開2005－049667號公報〔專利文獻6〕特開2005－106881號公報〔專利文獻7〕特開2005－108912號公報〔專利文獻8〕特開2006－165527號公報〔專利文獻9〕特開2006－165528號公報〔專利文獻10〕特開2006－165529號公報〔專利文獻11〕特開2006－165530號公報〔專利文獻12〕特開2006－165531號公報〔專利文獻13〕特開2006－165532號公報〔專利文獻14〕特開2006－173580號公報
然而，以往的半導體裝置(包含薄膜電晶體等)，當然可想像半導體與導電體的材料組成相異。因此，有關謀求半導體與導電體的材料共用化，降低管理成本方面未思及。又，當然可想像分別形成半導體層及導電體層。因此，有關藉由一同成膜(一起成膜)、一同蝕刻(一起形成)半導體層與導電體層，來使生產性提升，亦即削減製造工程而謀求製造原價的成本降低方面未思及。
又，上述專利文獻1~7所記載之使用3片光罩的 TFT基板的製造方法，是被附加閘極絕緣膜的陽極氧化工程等，為非常繁雜的製程，有難以供以實用的技術等的問題。
又，上述專利文獻8~14所記載之由非晶質氧化物構成的半導體的技術，無法像上述般使生產性提升。
本發明是有鑑於該等課題而研發者，其目的是在於提供一種可藉由謀求半導體與導電體的材料共用化，來降低管理成本，更藉由半導體與導電體的一起成膜或一起形成，來削減製造工程而謀求製造原價的成本降低之半導體裝置及薄膜電晶體、以及該等的製造方法。
為了達成上述目的，本發明的半導體裝置，係具備由所定的材料構成的半導體之半導體裝置，其特徵係具備：由與上述所定的材料同組成的材料構成之導電體。
如此一來，可謀求材料的共用化，而能夠降低管理成本。
另外，所謂半導體裝置是意指半導體元件、半導體零件、半導體裝置、積體電路等。
又，最好上述半導體係由結晶質的上述所定的材料構成，且上述導電體係由非晶質的上述所定的材料構成為佳。
或，上述半導體係由結晶質的上述所定材料構成，且上述導電體係由非晶質的上述所定材料構成。
如此一來，結晶質的所定材料具有半導體特性，非晶質的所定材料可具有導電性。又，由於半導體為結晶質，因此可安定作動。
又，最好上述所定的材料係以氧化銦為主成份。
更理想是上述所定的材料含有正二價的金屬氧化物及/或正三價的金屬氧化物為佳。
如此一來，可依所定材料的狀態、例如非晶質或結晶質，來具有作為導電體的機能，或具有半導體的機能。
為了達成上述目的，本發明之半導體裝置的製造方法，係具備：由所定的材料構成的半導體、及由與上述所定的材料同組成的材料構成的導電體之半導體裝置的製造方法，其特徵係具有：形成結晶質的上述半導體，在之後工程，形成非晶質的上述導電體之工程，或形成非晶質的上述導電體，在之後工程，形成結晶質的上述半導體之工程。
如此一來，可謀求材料的共用化，而能夠降低管理成本。
為了達成上述目的，本發明之半導體裝置的製造方法，係具備：由所定的材料構成的半導體、及由與上述所定的材料同組成的材料構成的導電體之半導體裝置的製造方法，其特徵係具有：一起成膜，甚至一起形成由非晶質的上述所定的材料構成的被處理體及上述導電體之工程；及使所被形成的上述被處理體結晶化而成為上述半導體 之工程。
如此一來，藉由一同成膜(一起成膜)、一同蝕刻(一起形成)半導體層及導電體層，來使生產性提升。亦即，可削減製造工程來謀求製造原價的成本降低。
又，最好具有形成連接上述半導體與上述導電體的金屬層之工程。
如此一來，可使半導體與導電體確實電性連接。
又，最好上述所定的材料係以氧化銦為主成份。
更理想是上述所定的材料含有正二價的金屬氧化物及/或正三價的金屬氧化物為佳。
如此一來，可依所定材料的狀態、例如非晶質或結晶質，來具有作為導電體的機能，或具有半導體的機能。
為了達成上述目的，本發明的薄膜電晶體，係具備閘極電極、閘極絕緣膜、活性層、源極電極、汲極電極、及、畫素電極之薄膜電晶體，其特徵係具備：半導體，其係由所定的材料構成，形成上述活性層；及導電體，其係由與上述所定的材料同組成的材料構成，形成上述源極電極、汲極電極及畫素電極的至少一個。
如此一來，可謀求材料的共用化，而能夠降低管理成本。
又，最好上述半導體係由結晶質的上述所定的材料構成，且上述導電體係由非晶質的上述所定的材料構成。
如此一來，結晶質的所定材料具有半導體特性，非晶 質的所定材料可具有導電性。又，由於半導體為結晶質，因此可安定作動。
又，最好上述所定的材料係以氧化銦為主成份。
更理想是上述所定的材料含有正二價的金屬氧化物及/或正三價的金屬氧化物。
如此一來，可依所定材料的狀態、例如非晶質或結晶質，來具有作為導電體的機能，或具有半導體的機能。
為了達成上述目的，本發明之薄膜電晶體的製造方法，係具備：由所定的材料構成，形成活性層的半導體，及由與上述所定的材料同組成的材料構成，形成源極電極、汲極電極及畫素電極的至少一個的導電體，之薄膜電晶體的製造方法，其特徵係具有：形成結晶質的上述半導體，在之後工程，形成非晶質的上述導電體之工程，或形成非晶質的上述導電體，在之後工程，形成結晶質的上述半導體之工程。
如此一來，可謀求材料的共用化，而能夠降低管理成本。並且，可將本發明適用於各種的薄膜電晶體。
為了達成上述目的，本發明之薄膜電晶體的製造方法，係具備：由所定的材料構成，形成活性層的半導體，及由與上述所定的材料同組成的材料構成，形成源極電極、汲極電極及畫素電極的至少一個的導電體，之薄膜電晶體的製造方法，其特徵係具有： 一起成膜，甚至一起形成由非晶質的上述所定的材料構成的被處理體及上述導電體之工程；及使所被形成的上述被處理體結晶化而成為上述半導體之工程。
如此一來，藉由半導體層與導電體層的一起成膜及一起形成，可使生產性提升。亦即，可削減製造工程來謀求製造原價的成本降低。並且，可將本發明適用於各種的薄膜電晶體。
為了達成上述目的，本發明之薄膜電晶體的製造方法，係具備：由所定的材料構成，形成活性層的半導體，及由與上述所定的材料同組成的材料構成，形成源極電極、汲極電極及畫素電的導電體，之薄膜電晶體的製造方法，其特徵係具有：在基板的上方形成閘極電極之工程；在上述基板及閘極電極的上方形成閘極絕緣膜之工程；及在上述閘極絕緣膜的上方形成結晶質的上述半導體，在之後工程，形成非晶質的上述導電體之工程、或形成非晶質的上述導電體，在之後工程，形成結晶質的上述半導體之工程。
如此一來，在底閘極型的薄膜電晶體的製造方法中，可謀求材料的共用化，而能夠降低管理成本。並且，藉由源極電極、汲極電極及畫素電極的一起成膜及一起形成，可削減製造工程來謀求製造原價的成本降低。
為了達成上述目的，本發明之薄膜電晶體的製造方法，係具備：由所定的材料構成，形成活性層的半導體，及由與上述所定的材料同組成的材料構成，形成源極電極、汲極電極及畫素電的導電體，之薄膜電晶體的製造方法，其特徵係具有：在基板的上方形成閘極電極之工程；在上述基板及閘極電極的上方形成閘極絕緣膜之工程；在上述閘極絕緣膜的上方，一起成膜，甚至一起形成由非晶質的上述所定的材料構成，成為上述活性層的被處理體、及上述導電體之工程；及使所被形成的上述被處理體結晶化而成為上述半導體之工程。
如此一來，在底閘極型的薄膜電晶體的製造方法中，可藉由半導體與導電體的一起成膜及一起形成，使生產提升，亦即可削減製造工程來謀求製造原價的成本降低。
為了達成上述目的，本發明之薄膜電晶體的製造方法，係具備：由所定的材料構成，形成活性層的半導體，及由與上述所定的材料同組成的材料構成，形成源極電極、汲極電極及畫素電的導電體，之薄膜電晶體的製造方法，其特徵係具有：在基板的上方形成結晶質的上述半導體，在之後工程，形成非晶質的上述導電體之工程、或形成非晶質的上述導電體，在之後工程，形成結晶質的上述半導體之工程； 在上述基板、半導體及導電體的上方形成閘極絕緣膜之工程；及在上述半導體的上方之上述閘極絕緣膜的上方形成閘極電極之工程。
如此一來，在頂閘極型的薄膜電晶體的製造方法中，可謀求材料的共用化，而能夠降低管理成本。並且，可藉由源極電極、汲極電極及畫素電極的一起成膜及一起形成，削減製造工程來謀求製造原價的成本降低。
為了達成上述目的，本發明之薄膜電晶體的製造方法，係具備：由所定的材料構成，形成活性層的半導體，及由與上述所定的材料同組成的材料構成，形成源極電極、汲極電極及畫素電的導電體，之薄膜電晶體的製造方法，其特徵係具有：在基板的上方，一起成膜，甚至一起形成由非晶質的上述所定的材料構成，成為上述活性層的被處理體、及上述導電體之工程；使所被形成的上述被處理體結晶化而成為上述半導體之工程；在上述基板、半導體及導電體的上方形成閘極絕緣膜之工程；及在上述半導體的上方之上述閘極絕緣膜的上方形成閘極電極之工程。
如此一來，在頂閘極型的薄膜電晶體的製造方法中，可藉由半導體層與導電體層的一起成膜及一起形成，使生 產性提升。亦即，可削減製造工程來謀求製造原價的成本降低。
又，最好具有形成連接上述半導體與上述導電體的金屬層之工程。
如此一來，可使半導體與導電體確實地電性連接。
又，最好具有形成保護層之工程。
如此一來，可作為使用於液晶顯示裝置等的薄膜電晶體。
又，最好上述所定的材料係以氧化銦為主成份。
更理想是上述所定的材料含有正二價的金屬氧化物及/或正三價的金屬氧化物為佳。
如此一來，可依所定材料的狀態、例如非晶質或結晶質，來具有作為導電體的機能，或具有半導體的機能。
為了達成上述目的，本發明的半導體裝置，係具備由所定的材料構成的導電體之半導體裝置，其特徵係具備：藉由對上述所定的材料進行電漿處理而被半導體化的半導體。
如此一來，可謀求材料的共用化，而能夠降低管理成本。並且，半導體可為藉由對所定材料構成的導電體的一部份進行電漿處理來取得的半導體，而且，可藉由對由與導電體另外形成之所定的材料構成的薄膜進行電漿處理來取得的半導體。另外，所謂半導體裝置是意指半導體元件、半導體零件、半導體裝置、積體電路等。
又，最好上述所定的材料為非晶質金屬氧化物。
非晶質金屬氧化物會因缺氧而發生載流子。因此，可藉由電漿處理來控制缺氧，藉此可容易控制載流子濃度。亦即，可自由控制使用所定材料的薄膜的性質，例如，可使用所定的材料來設置導電體及半導體，或容易設定導電體的導電性或半導體的特性等。
又，最好上述非晶質金屬氧化物含有氧化銦、氧化鋅及氧化錫的其中至少一個。
如此一來，可兼顧安定的導電性及安定的半導體特性。
更理想是上述非晶質金屬氧化物含有正二價的金屬氧化物、正三價的金屬氧化物及正四價的金屬氧化物的其中至少一個。
如此一來，可有效地使薄膜電晶體的特性安定化。
為了達成上述目的，本發明之半導體裝置的製造方法，係具備：由所定的材料構成的導電體、及以上述所定的材料作為基材的半導體之半導體裝置的製造方法，其特徵係具有：藉由電漿處理來使上述所定的材料半導體化，成為上述半導體之工程。
如此一來，可謀求材料的共用化，而能夠降低管理成本。
為了達成上述目的，本發明之半導體裝置的製造方法，係具備：由所定的材料構成的導電體、及以上述所定的材料作為基材的半導體之半導體裝置的製造方法，其特徵 係具有：使上述所定的材料成膜，形成被處理體及上述導電體之工程；及藉由電漿處理來使上述被處理體半導體化，成為上述半導體之工程。
如此一來，可藉由一同成膜(一起成膜)成為半導體的被處理體與導電體，一同蝕刻(一起形成)被處理體與導電體，使生產性提升。亦即，可削減製造工程來謀求製造原價的成本降低。
為了達成上述目的，本發明之半導體裝置的製造方法，係具備：由所定的材料構成的導電體、及以上述所定的材料作為基材的半導體之半導體裝置的製造方法，其特徵係具有：使上述所定的材料成膜之工程；藉由電漿處理來使所被成膜的上述所定的材料的一部份半導體化之工程；及蝕刻所被成膜之上述所定的材料，而形成上述導電體及半導體之工程。
如此一來，可藉由一同成膜(一起成膜)成為半導體的被處理體與導電體，一同蝕刻(一起形成)半導體與導電體，使生產性提升。亦即，可削減製造工程來謀求製造原價的成本降低。
又，最好藉由上述電漿處理來半導體化時，使用遮蔽層，其係覆蓋作為上述導電體的區域，且具有用以使電漿 接觸於被半導體化的區域之開口部。
如此一來，可任意形成半導體的形狀或配置等。
另外，開口部的形狀、數量、配置等並非特別限定者。
為了達成上述目的，本發明的薄膜電晶體，係具備閘極電極、閘極絕緣膜、活性層、源極電極、汲極電極、及、畫素電極之薄膜電晶體，其特徵係具備：導電體，其係由所定的材料構成，形成上述源極電極、汲極電極及畫素電極的至少一個；及上述活性層，其係藉由對上述所定的材料進行電漿處理來半導體化。
如此一來，可謀求材料的共用化，而能夠降低管理成本。
為了達成上述目的，本發明之薄膜電晶體的製造方法，係具備：由所定的材料構成，形成源極電極、汲極電極及畫素電極的至少一個的導電體、及以上述所定的材料作為基材，形成活性層的半導體之薄膜電晶體的製造方法，其特徵係具有：藉由電漿處理來使上述所定的材料半導體化，成為上述半導體之工程。
如此一來，可謀求材料的共用化，而能夠降低管理成本。
為了達成上述目的，本發明之薄膜電晶體的製造方法，係具備：由所定的材料構成，形成源極電極、汲極電極 及畫素電極的至少一個的導電體、及以上述所定的材料作為基材，形成活性層的半導體之薄膜電晶體的製造方法，其特徵係具有：使上述所定的材料成膜，形成被處理體及上述導電體之工程；及藉由電漿處理來使上述被處理體半導體化，成為上述半導體之工程。
如此一來，可藉由一同成膜(一起成膜)成為半導體的被處理體與導電體，一同蝕刻(一起形成)半導體與導電體，使生產性提升。亦即，可削減製造工程來謀求製造原價的成本降低。
為了達成上述目的，本發明之薄膜電晶體的製造方法，係具備：由所定的材料構成，形成源極電極、汲極電極及畫素電極的至少一個的導電體、及以上述所定的材料作為基材，形成活性層的半導體之薄膜電晶體的製造方法，其特徵係具有：使上述所定的材料成膜之工程；藉由電漿處理來使所被成膜之上述所定的材料的一部份半導體化之工程；及蝕刻所被成膜之上述所定的材料，而形成上述導電體及半導體之工程。
如此一來，可藉由一同成膜(一起成膜)成為半導體的被處理體與導電體，一同蝕刻(一起形成)半導體與導電體，使生產性提升。亦即，可削減製造工程來謀求製造 原價的成本降低。
又，最好具有形成保護層的工程為佳。
如此一來，可作為使用於液晶顯示裝置等的薄膜電晶體。
 〔薄膜電晶體的製造方法的第一實施形態〕
圖1是用以說明本發明的第一實施形態的薄膜電晶體的製造方法的概略流程圖。
又，圖2是用以說明本發明的第一實施形態的薄膜電晶體的製造方法的要部概略圖，(a)是表示形成閘極電極及閘極配線的平面圖，(b)是表示(a)的剖面圖，(c)是表示形成閘極絕緣膜、活性層、源極配線、源極電極、汲極電極、汲極配線及畫素電極的平面圖，(d)是表示(c)的剖面圖。
在圖1、圖2(a)及圖2(b)中，首先，準備透明的玻璃基板1010，在該玻璃基板1010上，藉由使用第一光罩(未圖示)的光蝕刻微影法，形成由金屬薄膜構成之所望形狀的閘極電極1021及閘極配線1022(步驟S1001)。
另外，基板並非限於玻璃基板1010，可對應於薄膜電晶體1001的用途來使用由各種材料所構成的基板。例如，亦可使用具有可撓性的樹脂製薄膜基板等。
上述金屬薄膜的材料，可使用Al、Cu、Ti、Mo或Ag 、或該等的合金等。薄膜的厚度，通常是50~500nm，最好是100~400nm。其理由是因為若比50nm更薄，則閘極配線1022的電阻會變大，恐有引起信號延遲的問題之虞。又，若比500nm更厚，則其階差會變大，恐有因為形成於上部的薄膜亦即閘極絕緣膜1030、源極配線1052、汲極配線1054等的斷線或線細而發生不良之虞。又，有關合金，亦可添加不使原本金屬的電阻值變化大之各種的金屬。例如，就Al合金而言，較理想是添加Ni、Nd、La、Mo、W等的金屬之合金。另外，上述金屬薄膜為透明的薄膜。
其次，如圖1、圖2(c)及圖2(d)所示，在玻璃基板1010、閘極電極1021及閘極配線1022上，藉由CVD(化學氣相成長法)來形成作為閘極絕緣膜1030的SiNx膜(步驟S1002)。此膜的厚度通常是100~500nm，最好為200~400nm。又，一般，閘極絕緣膜1030的厚度最好是比閘極配線1022的厚度更厚。若如此加厚，則可縮小從閘極配線1022往位於其上部的源極配線1052或汲極配線1054的洩漏電流。
接著，在閘極電極1021的上方的閘極絕緣膜1030上形成活性層1041(步驟S1003)。
此活性層1041是由所定的材料構成，藉由成為結晶質，而具有作為半導體的特性。另外，有關活性層1041的材料組成等會在往後敘述。
在此，活性層1041是藉由濺射法等，以結晶質的狀 態成膜，藉由使用第二光罩(未圖示)的光蝕刻微影法來形成。但，並非限於此，例如亦可以非晶質的狀態成膜，然後結晶化。
另外，結晶化的條件是依結晶化方法或裝置等而有所不同，但最好是在X線繞射裝置出現結晶峰值的條件下進行。
又，活性層1041之電子載流子濃度的下限值，只要是可適用作為電晶體的活性層，並無特別加以限定。因此，在本發明中是控制形成活性層1041的結晶質氧化物的材料、組成比、製造條件、後處理條件等，而例如使電子載流子濃度成為1010 /cm3 以上1018 /cm3 未満。又，最好是1011 /cm3 以上1017 /cm3 以下，更理想是1012 /cm3 以上1016 /cm3 以下的範圍。如此一來，可具有所定大小的電子移動度，充分擴大on－off比。並且，常關型(normally off)的薄膜電晶體可良品率佳取得。
另外，本發明之結晶質氧化物的電子載流子濃度是在室温下測定時的值。所謂室温是例如25℃，具體而言是由約0~40℃程度的範圍來適當選擇的温度。
又，薄膜電晶體1的活性層1041(半導體薄膜)是作為含結晶質的薄膜(亦即，結晶質氧化物)。此結晶質氧化物是藉由使半導體薄膜的至少一部份或全部成為結晶質，而使載流子濃度的低減或控制能夠容易，更在構成電晶體時動作安定化。因此，可使電晶體的電氣特性、安定性、均一性、再現性、耐熱性及耐久性等的性能提升。
另外，使含於薄膜的結晶質，可為單結晶或多結晶(包含磊晶膜)的其中之一，但最好是工業上製造容易，且可大面積化的多結晶膜。又，由於單結晶恐有在製程或使用時的彎曲或衝擊下發生裂縫之虞，因此最好為多結晶。
並且，在本發明中，所謂結晶質氧化物是意指在X線繞射光譜中，顯示特定的繞射線之氧化物。另一方面，所謂非晶質是意指在X線繞射光譜中，被觀測出暈狀圖案，未顯示特定的繞射線之氧化物。
又，最好是將本發明的半導體薄膜的傳導帶與價電子帶的能帶間隙(Energy Bandgap)設為約2.8eV以上為佳，藉此，可藉由可視光的照射，有效迴避價電子帶的電子被激勵而恐有洩漏電流容易流動之虞的不良情況。
又，最好是結晶質氧化物為非縮退半導體。
如此一來，可縮小off電流，可擴大on/off比。
接著，在閘極絕緣膜1030及活性層1041上，形成源極配線1052、源極電極1051、汲極電極1053、汲極配線1054及畫素電極1055(步驟S1004)。
此源極配線1052、源極電極1051、汲極電極1053、汲極配線1054及畫素電極1055是由與活性層1041的所定材料同組成的材料來構成，藉由成為結晶質，而具有作為導電體的特性。另外，有關該導電體的特性等會在往後敘述。
在此，源極電極1051、源極配線1052、汲極電極1053、汲極配線1054及畫素電極1055是藉由濺射法等， 以非晶質的狀態一起成膜，藉由使用第三光罩(未圖示)的光蝕刻微影法來一起蝕刻形成。藉此，可削減製造工程而謀求製造原價的成本降低。
並且，此時，活性層1041是被結晶化，通常，具有PAN耐性(不溶解於由磷酸、醋酸及硝酸所構成的混酸之性質)，因此可藉由PAN系蝕刻液來選擇蝕刻。亦即，可不對活性層1041造成損傷，來形成源極電極1051或汲極電極1053等。
圖3是用以說明本發明的第一實施形態之薄膜電晶體的製造方法的要部概略圖，(a)是表示形成保護層的平面圖，(b)是表示(a)的剖面圖。
其次，如圖3所示，在閘極絕緣膜1030、源極配線1052、源極電極1051、活性層1041、汲極電極1053、汲極配線1054及畫素電極1055上，藉由CVD來形成作為保護層1060的SiNx膜(步驟S1005)。
在此，被成膜的保護層1060是藉由使用第四光罩(未圖示)的光蝕刻微影法來乾蝕刻，露出畫素電極1055。並且，形成開口部1023及開口部1056，分別露出閘極配線1022及源極配線1052的一部份。
如此，若根據本實施形態，則可藉由使用4片光罩的製程來製造具備保護層1060的薄膜電晶體1001。
另外，雖未圖示，但實際在源極配線1052、汲極配線1054及畫素電極1055與閘極絕緣膜1030之間亦形成活性層1041時，可利用1片的半色調光罩來形成活性層1041 、源極電極1051、源極配線1052、汲極電極1053、汲極配線1054及畫素電極1055。
其次，說明有關由結晶質的所定材料構成的活性層1041、及與活性層1041的所定材料同組成，且由非晶質的材料構成之源極電極1051、源極配線1052、汲極電極1053、汲極配線1054及畫素電極1055。
上述所定的材料是以氧化銦為主成份的材料。此材料是為結晶質，而具有作為半導體的特性，作為活性層1041使用。又，此材料是以非晶質的狀態，具有作為透明的導電體之特性，作為源極電極1051、源極配線1052、汲極電極1053、汲極配線1054及畫素電極1055使用。
亦即，非晶質的上述材料是隨著非晶質的缺氧而發生載流子(電子)，具有作為導電性佳的透明電極等之機能。另一方面，結晶化的上述材料是可抑止隨著缺氧之載流子(電子)的發生，有效具有作為薄膜電晶體的活性層之機能。
另外，所謂「以氧化銦為主成份」是意指其材料的全金屬氧化物中的金屬成份(金屬的總原子數)中，銦的原子數為50原子%以上。
又，最好是以上述氧化銦為主成份的材料含有正二價的金屬氧化物為佳。
藉由含有正二價的金屬氧化物，在結晶化時，可效率佳抑止以氧化銦為主成份的薄膜電晶體的活性層的載流子發生，即使長期驅動也能安定作動。作為正二價的金屬氧 化物是氧化鋅、氧化鎂、氧化鈣、氧化鎳、氧化銅等為有效。該等是可有效抑止因缺氧而發生的載流子，即使薄膜電晶體的活性層長期驅動也能安定作動。
又，非晶質時，可藉由使非晶質安定化的效果(在製程中之結晶化的阻礙、或利用與氧的反應所產生缺氧的減少之載流子的降低下等)來使載流子的發生安定化，且即使在長期的驅動下也可安定作動。
又，最好是以上述氧化銦為主成份的材料含有正三價的金屬氧化物為佳。
藉由含有正三價的金屬氧化物，在結晶化時，可效率佳抑止以氧化銦為主成份之薄膜電晶體的活性層的載流子發生，即使長期的驅動也能安定作動。作為正三價的金屬氧化物是氧化硼、氧化鋁、氧化鎵、氧化鈧、氧化釔、氧化鑭系氧化物等為有效。氧化鑭系氧化物是La、Nd、Sm、Eu、Gd、Dy、Ho、Er、Tm、Yb、Lu等的氧化物有用。該等是與氧的結合力強，在結晶化時，壓制缺氧的發生，可有效抑止載流子的發生。
又，非晶質時，可藉由使非晶質安定化的效果(在製程中之結晶化的阻礙、或利用與氧的反應所產生缺氧的減少之載流子的降低下等)來使載流子的發生安定化，且即使在長期的驅動下也可安定作動。
又，最好是以上述氧化銦為主成份的材料含有正二價的金屬氧化物及正三價的金屬氧化物。
藉由含有正二價的金屬氧化物及正三價的金屬氧化物 ，在結晶化時，可效率佳抑止以氧化銦為主成份之薄膜電晶體的活性層的載流子發生，即使長期的驅動也能安定作動。作為正二價的金屬氧化物是氧化鋅、氧化鎂、氧化鈣、氧化鎳、氧化銅等為有效。作為正三價的金屬氧化物是氧化硼、氧化鋁、氧化鎵、氧化鈧、氧化釔、氧化鑭系氧化物等為有效。氧化鑭系氧化物是La、Nd、Sm、Eu、Gd、Dy、Ho、Er、Tm、Yb、Lu等的氧化物有用。正二價的金屬氧化物可有效抑止因缺氧而發生的載流子，即使薄膜電晶體的活性層長期的驅動也能安定作動。又，正三價的金屬氧化物是與氧的結合力強，在結晶化時，可有效抑止因缺氧而造成載流子的發生。如此，藉由含有正二價的金屬氧化物及正三價的金屬氧化物，可有效地使薄膜電晶體的活性安定化。
又，非晶質時，可藉由使非晶質安定化的效果(在製程中之結晶化的阻礙、或利用與氧的反應所產生缺氧的減少之載流子的降低下等)來使載流子的發生安定化，且即使在長期的驅動下也可安定作動。
另外，正二價的金屬氧化物及正三價的金屬氧化物的添加量是構成薄膜的階段為非晶質，可藉由之後的熱處理(例如，雷射退火、電漿處理、燈加熱)等在不阻礙結晶化的範圍添加。
如以上說明，若根據本實施形態的薄膜電晶體的製造方法，則可形成由結晶質的所定材料構成的活性層1041，可一起成膜甚至一起蝕刻與活性層1041的所定材料同組 成，且由非晶質的材料構成之源極電極1051、源極配線1052、汲極電極1053、汲極配線1054及畫素電極1055。
亦即，本發明是藉由使同組成的所定材料結晶化來作為活性層1041(半導體)，藉由維持非晶質的狀態使用來作為導電體，因此可謀求材料的共用化，而能夠降低管理成本。
並且，源極電極1051、源極配線1052、汲極電極1053、汲極配線1054及畫素電極1055是以非晶質的狀態一起被成膜，甚至一起被蝕刻而形成，因此可削減製造工程而謀求製造原價的成本降低。
〔薄膜電晶體的第一實施形態〕
又，上述實施形態的薄膜電晶體1001作為薄膜電晶體的發明亦有效。
薄膜電晶體1001是具備：由上述所定的材料構成，作為半導體的活性層1041、及由與上述所定的材料同組成的材料構成，作為導電體的源極電極1051、源極配線1052、汲極電極1053、汲極配線1054及畫素電極1055(參照圖3)。
如此，本實施形態的薄膜電晶體1001可謀求材料的共用化，而能夠降低管理成本。並且，源極電極1051、源極配線1052、汲極電極1053、汲極配線1054及畫素電極1055是以非晶質的狀態一起被成膜，甚至一起被蝕刻而形成，因此可削減製造工程而謀求製造原價的成本降低。
〔薄膜電晶體的製造方法的第二實施形態〕
圖4是用以說明本發明的第二實施形態之薄膜電晶體的製造方法的概略流程圖。
又，圖5是用以說明本發明的第二實施形態之薄膜電晶體的製造方法的要部概略圖，(a)是表示形成閘極電極、閘極配線、閘極絕緣膜、活性層、源極配線、源極電極、汲極電極、汲極配線及畫素電極的平面圖，(b)是表示(a)的剖面圖，(c)是表示形成保護層的平面圖，(d)是表示(c)的剖面圖。
在圖4及圖5中，本實施形態的薄膜電晶體的製造方法，相較於上述第一實施形態，是取代步驟S1003、S1004(參照圖1)，形成成為活性層1041的被處理體、源極電極1051、源極配線1052、汲極電極1053、汲極配線1054及畫素電極1055(步驟S1013)，接著使被處理體結晶化作為活性層1041(步驟S1014)的點不同。其他的方法則是與第一實施形態大致同樣。
首先，與第一實施形態大致同樣地，在玻璃基板1010上，形成閘極電極1021及閘極配線1022(步驟S1011)，接著，形成閘極絕緣膜1030(步驟S1012)。
其次，在閘極絕緣膜1030上，形成成為活性層1041的被處理體、源極電極1051、源極配線1052、汲極電極1053、汲極配線1054及畫素電極1055(步驟S1013)。
亦即，如圖5(a)及圖5(b)所示，成為活性層 1041的被處理體、源極電極1051、源極配線1052、汲極電極1053、汲極配線1054及畫素電極1055是由上述所定的材料構成，藉由濺射法等以非晶質的狀態一起被成膜，藉由使用第二光罩(未圖示)的光蝕刻微影法來一起被蝕刻而形成。藉此，可削減製造工程而謀求製造原價的成本降低。
接著，使位於閘極電極1021上方的被處理體局部結晶化而作為活性層1041(步驟S1014)。亦即，相較於第一實施形態，不必用以形成活性層1041的專用光罩，因此可削減製造工程而謀求製造原價的成本降低。
在此，成為活性層1041(薄膜電晶體)的部份是藉由雷射退火法或利用電漿的快速熱退火(Rapid.Thermal Annealing：RTA)法等來結晶化。並且，使局部結晶化，而使半導體化的形狀，如圖6所示，是閘極長比閘極電極長短，且閘極寬比閘極電極寬小即可。如此一來，活性層1041可有效接受電壓被施加於閘極電極1021的影響，可使電晶體特性提升。
另外，結晶化的條件是依使用於雷射退火法或利用電漿的快速熱退火法等的裝置而有所不同，但最好是在X線繞射裝置出現結晶峰值的條件下進行。
又，活性層1041的電子載流子濃度的下限值，只要是可適用作為電晶體的活性層，並無特別加以限定。因此，在本發明中是控制結晶氧化物的材料、組成比、製造條件、後處理條件等，而例如使電子載流子濃度成為 1010 /cm3 以上1018 /cm3 未満。又，最好是1011 /cm3 以上1017 /cm3 以下，更理想是1012 /cm3 以上1016 /cm3 以下的範圍。如此一來，可具有所定大小的電子移動度，充分擴大on－off比。並且，常關型(normally off)的薄膜電晶體可良品率佳取得。
並且，電子載流子濃度的測定是藉由霍爾效應(Hall effect)測定來求取。約1017 /cm3 未満的電子載流子濃度的測定，最好是在AC霍爾測定下進行。其理由是因為在DC霍爾測定下會有測定值的不均大，測定的可靠度低之虞。
並且，在形成成為活性層1041的被處理體、源極電極1051、源極配線1052、汲極電極1053、汲極配線1054及成為畫素電極1055的薄膜(適當簡稱非晶質氧化物層)時，濺射法有用。
此時的濺射用氣體，最好是氬氣體。如此一來，可降低源極電極1051、源極配線1052、汲極電極1053、汲極配線1054及畫素電極1055的電阻。又，上述非晶質氧化物層是在基板温度為室温的狀態下成膜。藉由如此低温下成膜，可形成非晶質的氧化物層。此非晶質氧化物層是藉由非晶質構造所產生的缺氧而發生載流子，導電性及透明性佳。載流子濃度雖無限制，但以1019 /cm3 以上1021 /cm3 未満為佳，最好是1020 /cm3 以上1021 /cm3 未満。
又，濺射用氣體並非限於100%的氬氣體，例如亦可為含有微量氧、氮等的氬氣體。藉由在如此含有氧、氮等 的氬氣體的氣氛中成膜，可在非晶質狀態下作為安定的透明電極作動，且若結晶化，則對於減低缺氧，作為半導體的性能(載流子濃度)的安定化有效。
其次，在圖4、圖5(c)及圖5(d)中，與第一實施形態大致同樣地，在閘極絕緣膜1030、活性層1041、源極電極1051、源極配線1052、汲極電極1053、汲極配線1054及畫素電極1055上，藉由CVD來形成作為保護層1060的SiNx膜(步驟S1015)。
在此，所被成膜的保護層1060是藉由使用第三光罩(未圖示)的光蝕刻微影法來乾蝕刻，露出畫素電極1055。並且，形成開口部1023及開口部1056，分別露出閘極配線1022及源極配線1052的一部份，成於各配線焊墊。
如此，若根據本實施形態，則可藉由使用3片光罩的製程來製造具備保護層1060的薄膜電晶體1002。
如以上說明，若根據本實施形態的薄膜電晶體的製造方法，則可一起成膜甚至一起蝕刻由非晶質的所定材料構成之成為活性層1041的被處理體、源極電極1051、源極配線1052、汲極電極1053、汲極配線1054及畫素電極1055。
亦即，將由非晶質的所定材料構成的薄膜予以一起成膜甚至一起蝕刻，使該薄膜的一部份局部結晶化作為活性層1041(半導體)，維持非晶質的狀態使用剩下的部份作為導電體，因此可削減製造工程而謀求製造原價的成本降低。
並且，因為可謀求材料的共用化，所以可降低管理成本。
另外，例如在以往的液晶面板驅動用的矽系TFT，因為電晶體的材料與液晶驅動用的透明電極(畫素電極)的材料相異，所以無法同一層構成活性層或畫素電極。本發明是將構成液晶驅動用的透明電極及薄膜電晶體(活性層)的材料設為相同，將電極部份設為非晶質構造，將活性層部份設為結晶質構造，藉此可大幅度削減製造工程。
〔薄膜電晶體的第二實施形態〕
又，上述實施形態的薄膜電晶體1002作為薄膜電晶體的發明亦有效。
薄膜電晶體1002是具備：由上述所定的材料構成，作為半導體的活性層1041、及由與上述所定的材料同組成的材料構成，作為導電體的源極電極1051、源極配線1052、汲極電極1053、汲極配線1054及畫素電極1055(參照圖5)。
如此，本實施形態的薄膜電晶體1002可謀求材料的共用化，降低管理成本。並且，成為活性層1041的被處理體、源極電極1051、源極配線1052、汲極電極1053、汲極配線1054及畫素電極1055是以非晶質的狀態一起被成膜，甚至一起被蝕刻而形成，因此可削減製造工程而謀求製造原價的成本降低。
(第一應用例)
又，上述薄膜電晶體的製造方法的第二實施形態及薄膜電晶體的第二實施形態是具有各種的應用例。
其次，參照圖面說明有關第一應用例。
圖7是用以說明本發明的第二實施形態的薄膜電晶體的製造方法的第一應用例的概略流程圖。
又，圖8是用以說明本發明的第二實施形態的薄膜電晶體的製造方法的第一應用例的要部概略圖，(a)是表示形成閘極電極、閘極配線、閘極絕緣膜、活性層、源極配線、源極電極、汲極電極、汲極配線、畫素電極及金屬層的平面圖，(b)是表示(a)的剖面圖，(c)是形成保護層的平面圖，(d)是表示(c)的剖面圖。
在圖7及圖8中，本應用例的薄膜電晶體1002a的製造方法，相較於上述第二實施形態，是在步驟S1013與S1014(參照圖4)之間，形成成為金屬層之源極電極1051a、源極配線1052a、汲極電極1053a及汲極配線1054a(步驟S1024)的點不同。其他的方法則是與第二實施形態大致同樣。
首先，與第二實施形態大致同樣，在玻璃基板1010上形成閘極電極1021及閘極配線1022(步驟S1021)，接著形成閘極絕緣膜1030(步驟S1022)。
其次，與第二實施形態大致同樣，在閘極絕緣膜1030上，為了形成成為活性層1041的被處理體、源極電極1051、源極配線1052、汲極電極1053、汲極配線1054及 畫素電極1055，而形成非晶質氧化物層，接著，藉由濺射法等來形成金屬層。
然後，使用第二半色調光罩(未圖示)藉由光蝕刻微影法，在閘極絕緣膜1030上，形成成為活性層1041的被處理體、源極電極1051、源極配線1052、汲極電極1053、汲極配線1054及畫素電極1055(步驟S1023)。
其次，再形成藉由第二半色調光罩所形成的阻絕層，利用此再形成的阻絕層(未圖示)藉由光蝕刻微影法來形成由金屬層構成的源極電極1051a、源極配線1052a、汲極電極153a及汲極配線1054a(步驟S1024)。藉此，露出活性層1041及畫素電極1055的表面。亦即，薄膜電晶體1002a的源極電極、源極配線、汲極電極及汲極配線是形成非晶質氧化物層與金屬層的積層構造，活性層1041(薄膜電晶體部)及畫素電極1055是形成只由非晶質氧化物層構成的構造。
接著，如圖8(b)所示，與第二實施形態大致同樣，使位於閘極電極1021上方的被處理體局部結晶化而作為活性層1041(步驟S1025)。
其次，如圖8(c)及圖8(d)所示，與第二實施形態大致同樣，在閘極絕緣膜1030、活性層1041、源極電極1051a、源極配線1052a、汲極電極1053a、汲極配線1054a及畫素電極1055上，藉由CVD來形成作為保護層1060的SiNx膜(步驟S1026)。
在此，所被成膜的保護層1060是藉由使用第三光罩 (未圖示)的光蝕刻微影法來乾蝕刻，露出畫素電極1055。並且，形成開口部1023及開口部1056，分別露出閘極配線1022及源極配線1052a的一部份，成為各配線焊墊。
如此，若根據本應用例，則可藉由使用3片光罩的製程來製造具備保護層1060的薄膜電晶體1002a。
如以上說明，若根據本應用例的薄膜電晶體1002a的製造方法，則可一起成膜甚至一起蝕刻由非晶質的所定材料構成之成為活性層1041的被處理體、源極電極1051、源極配線1052、汲極電極1053、汲極配線1054及畫素電極1055。並且，藉由形成由金屬層構成的源極電極1051a、源極配線1052a、汲極電極1053a及汲極配線1054a，可與活性層1041確實連接。
又，本應用例的薄膜電晶體1002a作為薄膜電晶體的發明亦有效。
另外，上述應用例是在形成保護層1060之前進行活性層1041的結晶化，但並非限於此，例如亦可在保護層1060的形成後，從玻璃面側藉由雷射退火法等來進行結晶化。
又，上述應用例是利用再形成的阻絕層(未圖示)來使金屬層圖案化後，進行活性層1041的結晶化，但並非限於此，例如亦可在使非晶質氧化物層圖案化後，進行活性層1041的結晶化，然後，使金屬層圖案化。
(第二應用例)
其次，參照圖面說明有關第二應用例。
圖9是用以說明本發明的第二實施形態的薄膜電晶體的製造方法的第二應用例的概略流程圖。
又，圖10是用以說明本發明的第二實施形態的薄膜電晶體的製造方法的第二應用例的要部概略圖，(a)是表示形成閘極電極、閘極配線、閘極絕緣膜、金屬層及開口部的平面圖，(b)是表示(a)的剖面圖，(c)是表示形成源極電極、源極配線、活性層、汲極電極、汲極配線、畫素電極及閘極配線焊墊的平面圖，(d)是表示(c )的剖面圖。
在圖9及圖10中，本應用例的薄膜電晶體1002b的製造方法，相較於上述的第二實施形態，是在步驟S1012與S1013(參照圖4)之間，形成由金屬層構成之源極電極1051a、源極配線1052a、汲極電極1053a及汲極配線1054a(步驟S1033)的點、及未形成保護層1060的點等不同。其他的方法則是與第二實施形態大致同樣。
首先，與第二實施形態大致同樣，在玻璃基板1010上，形成閘極電極1021及閘極配線1022(步驟S1031)，接著，形成閘極絕緣膜1030(步驟S1032)。
其次，藉由濺射法等來形成金屬層，藉由使用第二光罩(未圖示)的光蝕刻微影法來形成由金屬層構成的源極電極1051a、源極配線1052a、汲極電極1053a及汲極配線1054a(步驟S1033)。接著，如圖10(b)所示，藉由 使用第三光罩(未圖示)的光蝕刻微影法在閘極配線1022的一部份上方形成開口部1023。
其次，在閘極絕緣膜1030、源極電極1051a、源極配線1052a、汲極電極1053a、汲極配線1054a及露出的閘極配線1022的一部份上，藉由濺射法等，一起形成由非晶質的上述所定材料構成的薄膜(非晶質氧化物層)。接著，藉由使用第四光罩(未圖示)的光蝕刻微影法來一起形成成為活性層1041的被處理體、源極電極1051、源極配線1052、汲極電極1053、汲極配線1054、畫素電極1055及閘極配線焊墊1024(步驟S1034)。
其次，與第二實施形態大致同樣，使位於閘極電極1021上方的被處理體局部結晶化而成為活性層1041(步驟S1035)。
在此，源極電極1051a及汲極電極1053a是與活性層1041良好地連接。
如此，若根據本應用例，則可藉由使用4片光罩的製程來製造薄膜電晶體1002b。
如以上說明，若根據本應用例的薄膜電晶體1002b的製造方法，則可一起成膜甚至一起蝕刻由非晶質的所定材料構成之成為活性層1041的被處理體、源極電極1051、源極配線1052、汲極電極1053、汲極配線1054、畫素電極1055及閘極配線焊墊1024。又，可藉由形成由金屬層所構成的源極電極1051a、源極配線1052a、汲極電極1053a及汲極配線1054a來與活性層1041確實地連接。
又，本應用例的薄膜電晶體1002b作為薄膜電晶體的發明亦有效。
〔薄膜電晶體的製造方法的第三實施形態〕
圖11是用以說明本發明的第三實施形態的薄膜電晶體的製造方法的概略流程圖。
又，圖12是用以說明本發明的第三實施形態的薄膜電晶體的製造方法的要部概略圖，(a)是表示形成活性層的平面圖，(b)是表示(a)的剖面圖，(c)是表示形成源極配線、源極電極、汲極電極、汲極配線及畫素電極的平面圖，(d)是表示(c)的剖面圖。
在圖11、圖12(a)及圖12(b)中，首先，準備透明的玻璃基板1010，在該玻璃基板1010上，藉由使用第一光罩(未圖示)的光蝕刻微影法來形成活性層1041(步驟S1041)。此活性層1041是由上述所定的材料構成，藉由成為結晶質，而具有作為半導體的特性。
在此，活性層1041是藉由濺射法等以結晶質的狀態成膜，藉由使用第一光罩(未圖示)的光蝕刻微影法來形成。但，並非限於此，例如亦可以非晶質的狀態成膜，藉由使用第一光罩(未圖示)的光蝕刻微影法來形成後，結晶化。
其次，在玻璃基板1010及活性層1041上，形成源極電極1051、源極配線1052、汲極電極1053、汲極配線1054及畫素電極1055(步驟S1042)。
此源極電極1051、源極配線1052、汲極電極1053、汲極配線1054及畫素電極1055是由與活性層1041的所定材料同組成的材料構成，藉由成為非晶質，而具有作為導電體的特性。
在此，源極電極1051、源極配線1052、汲極電極1053、汲極配線1054及畫素電極1055是藉由濺射法等以非晶質的狀態一起成膜，藉由使用第二光罩(未圖示)的光蝕刻微影法來一起蝕刻而形成。藉此，可削減製造工程而謀求製造原價的成本降低。
又，此時，活性層1041是被結晶化，通常具有PAN耐性，因此可藉由PAN系蝕刻液來選擇蝕刻。亦即，可不對活性層1041造成損傷，來形成源極電極1051或汲極電極1053等。
圖13是用以說明本發明的第三實施形態的薄膜電晶體的製造方法的要部概略圖，(a)是表示形成閘極絕緣膜、閘極電極及閘極配線的平面圖，(b)是表示(a)的剖面圖，(c)是表示形成保護層的平面圖，(d)是表示(c)的剖面圖。
其次，如圖11、圖13(a)及圖13(b)所示，在玻璃基板1010、源極配線1052、源極電極1051、活性層1041、汲極電極1053、汲極配線1054及畫素電極1055上，藉由CVD(化學氣相成長法)來形成作為閘極絕緣膜1030的SiNx膜(步驟S1043)。
接著，在閘極絕緣膜1030上，形成由金屬薄膜構成 之所望形狀的閘極電極1021及閘極配線1022(步驟S1044)。
其次，如圖13(c)及圖13(d)所示，在閘極絕緣膜1030、閘極電極1021及閘極配線1022上，藉由CVD來形成作為保護層1060的SiNx膜(步驟S1045)。
在此，所被成膜的保護層1060是藉由使用第四光罩(未圖示)的光蝕刻微影法來乾蝕刻，露出畫素電極1055。並且，形成開口部1023及開口部1056，分別露出閘極配線1022及源極配線1052的一部份，成為各配線焊墊。
如此，若根據本實施形態，則可藉由使用4片光罩的製程來製造具備保護層1060的頂閘極型的薄膜電晶體1003。
如以上說明，若根據本實施形態的薄膜電晶體1003的製造方法，則可形成由結晶質的所定材料構成的活性層1041，可一起成膜甚至一起蝕刻與活性層1041的所定材料同組成，且由非晶質的材料構成之源極電極1051、源極配線1052、汲極電極1053、汲極配線1054及畫素電極1055。
亦即，本發明是藉由使同組成的所定材料結晶化來作為活性層1041(半導體)，藉由維持非晶質的狀態使用來作為導電體，因此可謀求材料的共用化，而能夠降低管理成本。
並且，源極電極1051、源極配線1052、汲極電極1053、汲極配線1054及畫素電極1055是以非晶質的狀態 一起被成膜，甚至一起被蝕刻而形成，因此可削減製造工程而謀求製造原價的成本降低。
〔薄膜電晶體的第三實施形態〕
又，上述實施形態的薄膜電晶體1003作為薄膜電晶體的發明亦有效。
薄膜電晶體1003是具備：由上述所定的材料構成，作為半導體的活性層1041、及由與上述所定的材料同組成的材料構成，作為導電體的源極電極1051、源極配線1052、汲極電極1053、汲極配線1054及畫素電極1055(參照圖13)。
如此，本實施形態的薄膜電晶體1003可謀求材料的共用化，而能夠降低管理成本。又，由於源極電極1051、源極配線1052、汲極電極1053、汲極配線1054及畫素電極1055是以非晶質的狀態來一起被成膜，甚至一起被蝕刻而形成，因此可削減製造工程而謀求製造原價的成本降低。
〔薄膜電晶體的製造方法的第四實施形態〕
圖14是用以說明本發明的第四實施形態的薄膜電晶體的製造方法的概略流程圖。
又，圖15是用以說明本發明的第四實施形態的薄膜電晶體的製造方法的要部概略圖，(a)是表示形成活性層、源極配線、源極電極、汲極電極、汲極配線及畫素電 極的平面圖，(b)是表示(a)的剖面圖，(c)是表示形成閘極絕緣膜、閘極電極、閘極配線及保護層的平面圖，(d)是表示(c)的剖面圖。
在圖14及圖15中，本實施形態的薄膜電晶體的製造方法，相較於上述第三實施形態，是取代步驟S1041及S1042(參照圖11)，形成成為活性層1041的被處理體、源極電極1051、源極配線1052、汲極電極1053、汲極配線1054及畫素電極1055(步驟S1051)，接著，使被處理體結晶化成為活性層1041(步驟S1052)的點不同。其他的方法則是與第三實施形態大致同樣。
首先，在玻璃基板1010上，形成成為活性層1041的被處理體、源極電極1051、源極配線1052、汲極電極1053、汲極配線1054及畫素電極1055(步驟S1051)。
亦即，如圖15(b)所示，成為活性層1041的被處理體、源極電極1051、源極配線1052、汲極電極1053、汲極配線1054及畫素電極1055是由上述所定的材料構成，藉由濺射法等以非晶質的狀態來一起被成膜，藉由使用第一光罩(未圖示)的蝕刻微影法來一起被蝕刻而形成。藉此，可削減製造工程而謀求製造原價的成本降低。
接著，使被處理體局部地結晶化而成為活性層1041(步驟S1052)。亦即，相較於第三實施形態，因為不必用以形成活性層1041的專用光罩，所以可削減製造工程而謀求製造原價的成本降低。
又，與第二實施形態大致同樣，可藉由雷射退火法或 利用電漿的快速熱退火法等來使成為活性層1041(薄膜電晶體)的部份結晶化。
其次，如圖15(c)及圖15(d)所示，與第三實施形態大致同樣，在玻璃基板1010、源極配線1052、源極電極1051、活性層1041、汲極電極1053、汲極配線1054及畫素電極1055上，藉由CVD(化學氣相成長法)來形成作為閘極絕緣膜1030的SiNx膜(步驟S1053)。
接著，藉由使用第二光罩(未圖示)的光蝕刻微影法，在閘極絕緣膜1030上，形成由金屬薄膜構成之所望形狀的閘極電極1021及閘極配線1022(步驟S1054)。
其次，在閘極絕緣膜1030、閘極電極1021及閘極配線1022上，藉由CVD來形成作為保護層1060的SiNx膜(步驟S1055)。
在此，所被成膜的保護層1060是藉由使用第三光罩(未圖示)的光蝕刻微影法來乾蝕刻，露出畫素電極1055。並且，形成開口部1023及開口部1056，分別露出閘極配線1022及源極配線1052的一部份，成為各配線焊墊。
如此，若根據本實施形態，則可藉由使用3片光罩的製程來製造具備保護層1060的頂閘極型的薄膜電晶體1004。
如以上說明，若根據本實施形態的薄膜電晶體的製造方法，則可一起成膜甚至一起蝕刻由非晶質的所定材料構成之成為活性層1041的被處理體、源極電極1051、源極配線1052、汲極電極1053、汲極配線1054及畫素電極 1055。
亦即，將由非晶質的所定材料構成的薄膜予以一起成膜甚至一起蝕刻，使該薄膜的一部份局部結晶化作為活性層1041(半導體)，維持非晶質的狀態使用剩下的部份作為導電體，因此可削減製造工程而謀求製造原價的成本降低。並且，因為可謀求材料的共用化，所以可降低管理成本。
〔薄膜電晶體的第四實施形態〕
又，上述實施形態的薄膜電晶體1004作為薄膜電晶體的發明有效。
薄膜電晶體1004是具備：由上述所定的材料構成，作為半導體的活性層1041、及由與上述所定的材料同組成的材料構成，作為導電體的源極電極1051、源極配線1052、汲極電極1053、汲極配線1054及畫素電極1055(參照圖15)。
如此，本實施形態的薄膜電晶體1004可謀求材料的共用化，而能夠降低管理成本。並且，成為活性層1041的被處理體、源極電極1051、源極配線1052、汲極電極1053、汲極配線1054及畫素電極1055是以非晶質的狀態被一起成膜，甚至一起蝕刻而形成，因此可削減製造工程而謀求製造原價的成本降低。
(第三應用例)
又，上述薄膜電晶體的製造方法的第四實施形態及薄膜電晶體的第四實施形態具有各種的應用例。
其次，參照圖面來說明有關第三應用例。
圖16是用以說明本發明的第四實施形態的薄膜電晶體的製造方法的第三應用例的概略流程圖。
又，圖17是用以說明本發明的第四實施形態的薄膜電晶體的製造方法的第三應用例的要部概略圖，(a)是表示形成閘極電極、閘極配線、閘極絕緣膜、活性層、源極配線、源極電極、汲極電極、汲極配線、畫素電極及金屬層的平面圖，(b)是表示(a)的剖面圖，(c)是表示形成保護層的平面圖，(d)是表示(c)的剖面圖。
在圖16及圖17中，本應用例的薄膜電晶體1004a的製造方法，相較於上述第四實施形態，是在步驟S1051與S1052(參照圖14)之間，形成成為金屬層之源極電極1051a、源極配線1052a、汲極電極1053a及汲極配線1054a(步驟S1062)的點不同。其他的方法是與第四實施形態大致同樣。
首先，與第四實施形態大致同樣，在玻璃基板1010上，為了形成成為活性層1041的被處理體、源極電極1051、源極配線1052、汲極電極1053、汲極配線1054及畫素電極1055，而形成非晶質金屬氧化物層，接著，藉由濺射法等來形成金屬層。
然後，使用第一半色調光罩(未圖示)，藉由光蝕刻微影法，在玻璃基板1010上，形成成為活性層1041的被 處理體、源極電極1051、源極配線1052、汲極電極1053、汲極配線1054及畫素電極1055(步驟S1061)。
其次，再形成藉由第一半色調光罩來形成的阻絕層，利用此再形成的阻絕層(未圖示)，藉由光蝕刻微影法，來形成由金屬層構成的源極電極1051a、源極配線1052a、汲極電極1053a及汲極配線1054a(步驟S1062)。藉此，活性層1041及畫素電極1055的表面會露出。亦即，薄膜電晶體1004a的源極電極、源極配線、汲極電極及汲極配線是形成非晶質氧化物層與金屬層的積層構造，活性層1041(薄膜電晶體部)及畫素電極1055是形成僅由非晶質氧化物層構成的構造。
接著，如圖17(b)所示，與第四實施形態大致同樣，使被處理體局部地結晶化而成為活性層1041(步驟S1063)。
其次，如圖17(c)及圖17(d)所示，與第四實施形態大致同樣，在玻璃基板1010、源極配線1052a、源極電極1051a、活性層1041、汲極電極1053a、汲極配線1054a及畫素電極1055上，藉由CVD(化學氣相成長法)來形成作為閘極絕緣膜1030的SiNx膜(步驟S1064)。
接著，使用第二光罩(未圖示)，藉由光蝕刻微影法，在閘極絕緣膜1030上，形成由金屬薄膜構成之所望形狀的閘極電極1021及閘極配線1022(步驟S1065)。
其次，在閘極絕緣膜1030、閘極電極1021及閘極配 線1022上，藉由CVD來形成作為保護層1060的SiNx膜(步驟S1066)。
在此，所被成膜的保護層1060是藉由使用第三光罩(未圖示)的光蝕刻微影法來乾蝕刻，露出畫素電極1055。並且，形成開口部1023及開口部1056，分別露出閘極配線1022及源極配線1052a的一部份，成為各配線焊墊。
如此，若根據本應用例，則可藉由使用3片光罩的製程來製造具備保護層1060的頂閘極型的薄膜電晶體1004a。
如以上說明，若根據本應用例的薄膜電晶體1004a的製造方法，則可一起成膜甚至一起蝕刻由非晶質的所定的材料構成之成為活性層1041的被處理體、源極電極1051、源極配線1052、汲極電極1053、汲極配線1054及畫素電極1055。並且，藉由形成由金屬層構成的源極電極1051a、源極配線1052a、汲極電極1053a及汲極配線1054a，可與活性層1041確實連接。
又，本應用例的薄膜電晶體1004a作為薄膜電晶體的發明亦有效。
另外，上述應用例是在形成保護層1060之前進行活性層1041的結晶化，但並非限於此，例如亦可在保護層1060的形成後，從玻璃面側藉由雷射退火法等來進行結晶化。
又，上述應用例是利用再形成的阻絕層(未圖示)來 使金屬層圖案化後，進行活性層1041的結晶化，但並非限於此，例如亦可在使非晶質氧化物層圖案化後，進行活性層1041的結晶化，然後，使金屬層圖案化。
(第一實施例)
其次，說明有關上述實施形態或應用例的實施例。本實施例是對應於上述第二實施形態的第二應用例的實施例。
首先，如圖9、圖2(a)及圖2(b)所示，在透明的玻璃基板1010上，藉由濺射法來將鉬形成200nm的厚度，使用第一光罩(未圖示)，藉由光蝕刻微影法，來形成閘極電極1021及閘極配線1022(步驟S1031)。
其次，如圖10(a)及圖10(b)所示，藉由CVD法來將SiNx膜形成250nm的厚度，作為閘極絕緣膜(步驟S1032)。
接著，將鉬成膜成100nm的厚度，使用第二光罩(未圖示)，藉由光蝕刻微影法來形成源極電極1051a、源極配線1052a、汲極電極1053a及汲極配線1054a(步驟S1033)。
又，藉由使用第三光罩(未圖示)的光蝕刻微影法，在閘極配線1022的一部份的上方形成開口部1023。亦即，藉由使用CHF3 氣體等的乾蝕刻來除去對應於開口部1023的閘極絕緣膜1030(SiNx膜)。
其次，如圖10(c)及圖10(d)所示，使用後述氧 化銦－氧化鋅的靶，將基板温度設為室温，藉由濺射法來形成厚度50nm之非晶質的薄膜，藉由光蝕刻微影法來形成成為電晶體的活性層1041之被處理體、源極配線1052、源極電極1051、汲極電極1053、汲極配線1054及畫素電極1055(步驟S1034)。
接著，對成為活性層1041的被處理體集中照射雷射光，使結晶化而成為活性層1041(步驟S1035)。如此，藉由使用雷射光，可只使應形成薄膜半導體的部份結晶化。
〔非晶質氧化物及結晶質氧化物的製作例〕
其次，說明有關形成上述源極配線1052、源極電極1051、汲極電極1053、汲極配線1054及畫素電極1055的非晶質氧化物、以及形成活性層41的結晶質氧化物。
(1)濺射靶的製造及評價 1.靶的製造 就原料而言，是以銦的原子%(＝〔In〕/(〔In〕＋〔Zn〕)，在此，〔In〕是銦的原子數，〔Zn〕是鋅的原子數)能夠形成0.95，鋅的原子%(＝〔Zn〕/(〔In〕＋〔Zn〕))能夠形成0.05的方式來混合平均粒徑約為3.4μm的氧化銦與平均粒徑約為0.6μm的氧化鋅，且予以供給至球磨機，約72小時混合粉碎而取得原料微粉末。
將所取得的原料微粉末造粒之後，壓製成形直徑約 10cm、厚度約5mm的尺寸，然後予以放入燒成爐，以約1400℃，約48小時的條件來燒成，取得燒結體(靶)。此時，昇温速度約為3℃/分。
2.靶的評價 針對所取得的靶，測定密度、體(bulk)電阻值。其結果，理論相對密度約為99%，藉由四端子法測定的體電阻值約為80mΩ。
(2)非晶質氧化物的成膜 將上述(1)取得的濺射靶安裝於DC濺射法之一的DC磁控管(magnetron)濺射法的成膜裝置，在玻璃基板10(細粒透鏡(Corning)1737)的閘極絕緣膜30上形成氧化物。
在此的濺射條件是基板温度；約25℃、到達壓力；約1×10－3 Pa、氣氛氣體；Ar約100%、濺射壓力(全壓)；約4×10－1 Pa、投入電力約100W、成膜時間約10分鐘、S－T距離約95mm。
其結果，在玻璃基板上形成膜厚約為50nm的氧化物的薄膜。
另外，以ICP法來分析所取得的膜組成時，銦的原子%約為0.95，鋅的原子%約為0.05。
又，以上述製作條件來製作的氧化物的特性是藉由X線結晶構造解析來確認為非晶質。
藉由霍爾測定裝置來測定上述非晶質氧化物的載流子濃度(電子載流子濃度)、及霍爾移動度(電子移動度)。載流子濃度約為3×1020 cm－3 、霍爾移動度約為35cm2 /Vs。藉由四端子法所測定的比電阻的值約為0.0006Ωcm。並且，進行薄膜的組成份析時，Li及Na的濃度是1ppm以下。
霍爾測定裝置、及其測定條件是如下記般。
〔霍爾測定裝置〕 TOYO Corporation製：Resi Test8310
〔測定條件〕 室温(約25℃)、約0.5〔T〕、約10－4 ~10－12 A、AC磁場霍爾測定。
又，此非晶質氧化物是根據分光光度計有關波長約500nm的光線之光線透過率約為82%，薄膜的折射率(波長約500nm)約為2.1。亦即，在透明性亦優。並且，能帶間隙充分擴大成約4.2eV。
〔PAN耐性〕 將PAN的蝕刻速度約為10nm/分以上者設為×，將除此以外者設為。PAN耐性為×。
在此，PAN耐性的評價是使用約45℃的PAN蝕刻液(磷酸(phosphoric acid)約91.4wt%、硝酸約3.3wt%、 醋酸(acetic acid)約5.3wt%)。另外，一般PAN蝕刻液(含磷酸、硝酸、醋酸的蝕刻液)通常是使用磷酸約為20~95wt%、硝酸約0.5~5wt%、醋酸約3~50wt%的範圍者。
亦即，上述非晶質氧化物是透明的導電體。
(3)非晶質氧化物的結晶化處理 在大氣中(氧存在下)，對上述(2)所取得的非晶質氧化物的一部份(形成活性層1041的被處理體)，集中照射雷射光，使結晶化而成為活性層1041。亦即，藉由X線結晶構造解析確認為多結晶，根據XFAS測定確認，In與Zn是取同樣的局部構造(至少一部份的鋅Zn置換氧化銦的方鐵錳礦型結晶的銦側)。
(4)結晶質氧化物的物性評價 藉由霍爾測定裝置來測定在上述(3)所取得的結晶質氧化物的載流子濃度(電子載流子濃度)、及霍爾移動度(電子移動度)。載流子濃度是約6×1014 cm－3 ，霍爾移動度是約5cm2 /Vs。並且，藉由四端子法所測定的比電阻的值是約2100Ωcm。而且，在進行薄膜的組成份析時，Li及Na的濃度是1ppm以下。
又，此晶質氧化物是根據分光光度計有關波長約500nm的光線之光線透過率約為85%，折射率(波長約500nm)約為1.9。亦即，在透明性亦優。並且，能帶間隙 充分擴大成約3.6eV。
又，PAN耐性是良好()。
亦即，上述結晶質氧化物是具有作為良好的透明半導體薄膜的特性。
另外，形成活性層1041、源極電極1051、源極配線1052、汲極電極1053、汲極配線1054及畫素電極1055的材料，為使用上述氧化銦－氧化鋅靶，但亦可單獨使用氧化銦。此情況，為了藉由提升結晶性來發揮作為半導體的性能，而於利用雷射光的結晶化時，可藉由提高雷射光的功率，或將光的照射次數進行複數次等的方法來進行。並且，在含氧的氣氛下照射雷射光的方法亦有效。
又，氧化鋅以外的正二價的金屬氧化物，可使用氧化鎂、氧化鈣、氧化鎳、氧化銅、氧化鈷。藉由該等的金屬氧化物的添加，可有效抑止因缺氧而發生的載流子。然而，氧化白金、氧化亞鐵、氧化銀等的金屬氧化物，無載流子的抑制效果。雖添加的量無限制，但在阻礙雷射光等的結晶化之金屬氧化物時，到活性化的區域為止，必須限制添加量。藉由該結晶化出現的結晶是氧化銦的方鐵錳礦構造。即使含有其他的結晶相，只要無影響載流子的抑制，便無問題。結晶構造的決定可藉由X線繞射來進行。
正二價的金屬氧化物的添加量，例如全金屬元素中所佔的正二價的金屬的含有量是15原子%以下，最好是10原子%以下。其理由是因為超過15原子%，則結晶化温度會上昇，有時結晶化工程會形成高價。
(第二實施例)
本實施例是對應於上述第四實施形態的第三應用例之實施例。
首先，如圖16、圖17(a)及圖17(b)所示，在透明的玻璃基板1010上，使用氧化銦－氧化鐿的靶，將基板温度設為室温，藉由濺射法來形成厚度40nm的非晶質的薄膜(非晶質氧化物層)，其次，藉由濺射法來將作為金屬層的鈦成膜成200nm的厚度。
另外，氧化銦－氧化鐿的靶是與上述非晶質氧化物及結晶質氧化物的製作例大致同樣製作，以銦的原子%(＝〔In〕/(〔In〕＋〔Yb〕)，在此，〔In〕是銦的原子數，〔Yb〕是鐿的原子數)能夠形成0.95，鐿的原子%(＝〔Yb〕/(〔In〕＋〔Yb〕))能夠形成0.05之方式混合。
其次，藉由使用第一半色調光罩(未圖示)的光蝕刻微影法，形成成為電晶體的活性層1041之被處理體、源極配線1052、源極電極1051、汲極電極1053、汲極配線1054及畫素電極1055(步驟S1061)。
接著，再形成藉由第一半色調光罩所形成的阻絕層，使用此再形成的阻絕層(未圖示)，藉由光蝕刻微影法來形成由金屬層構成的源極電極1051a、源極配線1052a、汲極電極1053a及汲極配線1054a(步驟S1062)。亦即，使用SF6 氣體等來除去被處理體及畫素電極1055上的金屬層(鈦)。藉此，活性層1041及畫素電極1055的表 面會露出。亦即，薄膜電晶體1004a的源極電極、源極配線、汲極電極及汲極配線是形成非晶質氧化物層與金屬層的積層構造，活性層1041(薄膜電晶體部)及畫素電極1055是只由非晶質氧化物層構成的構造。
接著，如圖17(b)所示，對成為活性層1041的被處理體集中照射雷射光，而使結晶化作為活性層1041(步驟S1063)。如此，藉由使用雷射光，可只使應成為薄膜半導體的部份結晶化。此情況，雷射光可照射於金屬面、玻璃面的其中之一，但由金屬面照射時，雷射光是僅射於活性層1041的部份，在金屬面雷射光會被反射，或熱會被擴散，與金屬接觸的部份不結晶化，僅光射到的部份結晶化，可更均一地使活性層1041的部份結晶化。
其次，藉由化學氣相沉積(Chemical Vapor Deposition；CVD)法來將SiNx膜形成250nm的厚度，作為閘極絕緣膜1030(步驟S1064)。接著，將鈦成膜成200nm的厚度，藉由第二光罩(未圖示)及光蝕刻微影法，形成所望的閘極電極1021及閘極配線1022(步驟S1065)。
其次，將成為保護膜的SiNx膜形成100nm的厚度，接著，藉由使用第三光罩(未圖示)的光蝕刻微影法，利用CHF3 氣體等的乾蝕刻來除去，使畫素電極1055露出。並且，形成開口部1023及開口部1056，分別露出閘極配線1022及源極配線1052a的一部份，成為各配線焊墊。
另外，形成活性層1041、源極電極1051、源極配線 1052、汲極電極1053、汲極配線1054及畫素電極1055的材料，為使用上述氧化銦－氧化鐿的靶，但可與氧化鋅等一起使用。此情況，為了藉由提升結晶性來發揮作為半導體的性能，而於利用雷射光的結晶化時，可藉由提高雷射光的功率，或將光的照射次數進行複數次等的方法來進行。並且，在含氧的氣氛下照射雷射光的方法亦有效。
氧化鐿以外的正三價的金屬氧化物，可使用氧化硼、氧化鋁、氧化鎵、氧化鈧、氧化釔、氧化鑭、氧化釹、氧化釤、氧化銪、氧化釓、氧化鋱、氧化鏑、氧化鈥、氧化鉺、氧化銩、氧化鎰、氧化鎦等。藉由該等的金屬氧化物的添加，可抑止缺氧的發生，藉此可有效抑止因缺氧而發生的載流子。然而，氧化鉈等的金屬氧化物，無載流子的抑制效果。雖添加的量無限制，但在阻礙雷射光等的結晶化之金屬氧化物時，到活性化的區域為止，必須限制添加量。藉由該結晶化出現的結晶是氧化銦的方鐵錳礦構造。即使含有其他的結晶相，只要無影響載流子的抑制，便無問題。結晶構造的決定可藉由X線繞射來進行。
正三價的金屬氧化物的添加量，例如全金屬元素中所佔的正三價的金屬的含有量是20原子%以下，最好是10原子%以下，更理想是5原子%以下。其理由是因為超過20原子%，則結晶化温度會上昇，有時結晶化工程會形成高價。並且，亦可與正二價的金屬氧化物一起添加。
(第三實施例)
本實施例是對應於上述第二實施形態的第一應用例的實施例。
首先，如圖7、圖8(a)及圖8(b)所示，在透明的玻璃基板1010上，藉由濺射法來使鋁合金(Al－Nd－Ni(98：1：1wt%))成膜成200nm的厚度，藉由使用第一光罩(未圖示)的光蝕刻微影法來形成所望的閘極電極1021及閘極配線1022(步驟S1021)。接著，藉由CVD(化學氣相成長法)來將SiNx膜形成250nm的厚度，作為閘極絕緣膜1030(步驟S1022)。
其次，使用氧化銦－氧化鎵－氧化鋅膜的靶，藉由濺射法在室溫下形成厚度50nm的薄膜，接著，將作為金屬層的鈦成膜成100nm的厚度。
另外，氧化銦－氧化鎵－氧化鋅膜的靶是與上述非晶質氧化物及結晶質氧化物的製作例大致同樣製作，以銦的原子%(＝〔In〕/(〔In〕＋〔Ga〕＋〔Zn〕)在此，〔In〕是銦的原子數，〔Ga〕是鎵的原子數，〔Zn〕是鋅的原子數)能夠形成0.94，鎵的原子%(＝〔Ga〕/(〔In〕＋〔Ga〕＋〔Zn〕))能夠形成0.03，鋅的原子%(＝〔Zn〕/(〔In〕＋〔Ga〕＋〔Zn〕))能夠形成0.03的方式混合。
其次，藉由使用第二半色調光罩(未圖示)的光蝕刻微影法，來形成源極電極1051、源極配線1052、汲極電極1053、汲極配線1054、畫素電極1055、及成為活性層1041的被處理體(步驟S1023)。
接著，再形成藉由第二半色調光罩所形成的阻絕層，使用此再形成的阻絕層(未圖示)，藉由光蝕刻微影法，來除去活性層1041及畫素電極1055上方的鈦，形成由鈦構成的源極配線1052a、源極電極1051a、汲極電極1053a及汲極配線1054a(步驟S1024)。另外，鈦的蝕刻是使用SF6 或CF4 等的反應性離子蝕刻，氧化銦－氧化鎵－氧化鋅層是藉由草酸水溶液來蝕刻。
其次，對形成薄膜電晶體的活性層1041的部份(被處理體)集中照射雷射光，僅使成為薄膜半導體的部份結晶化，作為活性層1041(步驟S1025)。如此，藉由使用雷射光，可僅使應成為薄膜半導體的部份結晶化。
另外，本實施例中，形成薄膜電晶體的活性層1041、源極電極1051、源極配線1052、汲極電極1053、汲極配線1054及畫素電極1055的材料，是使用氧化銦－氧化鎵－氧化鋅的靶，藉由提升結晶性來使作為半導體的性能提高。因此，在利用雷射光的結晶化時，提高雷射光的功率，或將光的照射次數進行複數次，且在含氧的氣氛下照射雷射光的方法亦有效。
又，氧化鋅以外的正二價的金屬氧化物，可使用氧化鎂、氧化鈣、氧化鎳、氧化銅、氧化鈷。藉由該等的金屬氧化物的添加，可有效抑止因缺氧而發生的載流子。然而，氧化白金、氧化亞鐵、氧化銀等的金屬氧化物，無載流子的抑制效果。雖添加的量無限制，但在阻礙雷射光等的結晶化之金屬氧化物時，到活性化的區域為止，必須限制 添加量。藉由該結晶化出現的結晶是氧化銦的方鐵錳礦構造。即使含有其他的結晶相，只要無影響載流子的抑制，便無問題。結晶構造的決定可藉由X線繞射來進行。
正二價的金屬氧化物的添加量，例如全金屬元素中所佔的正二價的金屬的含有量是15原子%以下，最好是10原子%以下。其理由是因為超過15原子%，則結晶化温度會上昇，有時結晶化工程會形成高價。
又，氧化鎵以外的正三價的金屬氧化物，可使用氧化硼、氧化鋁、氧化鈧、氧化釔、氧化鑭、氧化釹、氧化釤、氧化銪、氧化釓、氧化鋱、氧化鏑、氧化鈥、氧化鉺、氧化銩、氧化鎰、氧化鎦等。藉由該等的金屬氧化物的添加，可抑止缺氧的發生，藉此可有效抑止因缺氧而發生的載流子。然而，氧化鉈等的金屬氧化物，載流子的抑制效果少。
雖添加的量無限制，但在阻礙雷射光等的結晶化之金屬氧化物時，到活性化的區域為止，必須限制添加量。藉由該結晶化出現的結晶是氧化銦的方鐵錳礦構造。即使含有其他的結晶相，只要無影響載流子的抑制，便無問題。結晶構造的決定可藉由X線繞射來進行。
正三價的金屬氧化物的添加量，例如全金屬元素中所佔的正三價的金屬的含有量是20原子%以下，最好是10原子%，更理想是5原子%以下。其理由是因為超過20原子%，則結晶化温度會上昇，有時結晶化工程會形成高價。
另外，上述各實施例的薄膜電晶體的on－off比是105 以上。並且，在由輸出特性算出場效移動度時，在飽和區域中可取得約7cm2 /V．sec的場效移動度。又，臨界值電壓(Vth)約為＋2.0V，顯示常關型的特性，且輸出特性是顯示明瞭的夾止(pinch－off)。又，未施加閘極電壓時，在源極電極1051與汲極電極1053之間施加約5V的電壓時，可將源極電極1051與汲極電極1053間的電流設成約10－7 安培(ampere)。
又，對製作的薄膜電晶體照射可視光來進行同樣的測定，電晶體特性的變化未被認出。亦即，若根據各實施例，則可實現具有電子載流子濃度小，因此電氣電阻率高，且電子移動度大的活性層之薄膜電晶體。
又，各實施例是在玻璃基板1010上製作薄膜電晶體，但成膜本身是在室温下進行，然後，藉由低温電漿結晶化法等在低温下使結晶化，因此可使用塑膠板或薄膜等的基板。又，各實施例所取得的結晶質氧化物是幾乎無可視光的光吸収，可實現透明的可撓性TFT。
又，本發明並非限於上述薄膜電晶體及其製造方法的發明，亦有效作為半導體裝置及其製造方法的發明。
其次，參照圖面說明有關半導體裝置及其製造方法的各實施形態。
〔半導體裝置及其製造方法的第一實施形態〕
圖18是表示本發明的第一實施形態的半導體裝置之 蕭特基二極體(Schottky Diode)的要部概略剖面圖。
在圖18中，蕭特基二極體1005是具備：玻璃基板1010、及形成於玻璃基板1010上的N型半導體1042、及分別形成於N型半導體1042的上面兩端部的電極1043及電極1044。
本實施形態的半導體裝置為蕭特基二極體1005，與上述活性層1041同結晶質氧化物為使用電子傳導體(N型半導體1042)。
本實施形態的N型半導體1042是在被成膜時，以結晶化的狀態成膜。
並且，電極1043是由與N型半導體1042的材料同組成的材料構成，為非晶質，具有作為導電體的機能。而且，此電極1043是與N型半導體1042歐姆接觸。
又，電極1044的材料，為使用比N型半導體1042的費米準位的絕對值更大的功函數之材料、例如Pt。依此功函數的不同，在N型半導體1042形成載流子少的障壁層。
如以上說明，若根據本實施形態的蕭特基二極體1005，則因為藉由使同組成的所定材料結晶化來作為N型半導體1042，藉由維持非晶質的狀態不動使用來作為電極1043，所以可謀求材料的共用化，而能夠降低管理成本。
又，本實施形態作為蕭特基二極體1005的製造方法的發明亦有效，為具備：由所定的材料構成的N型半導體1042、及由與所定的材料同組成的材料構成的導電體(電 極1043)之蕭特基二極體1005a的製造方法，其特徵係具有：形成結晶質的N型半導體1042，在之後工程，形成非晶質的導電體(電極1043)之工程。如此一來，可削減製造工程而謀求製造原價的成本降低，且可謀求材料的共用化，而能夠降低管理成本。
〔半導體裝置及其製造方法的第二實施形態〕
圖19是表示本發明的第二實施形態的半導體裝置之蕭特基二極體的要部概略剖面圖。
在圖19中，蕭特基二極體1005a是具備：玻璃基板1010、及形成於玻璃基板1010上的N型半導體1042、及形成於N型半導體1042的上面兩端部的電極1043及電極1044。
並且，本實施形態的半導體裝置為蕭特基二極體1005a，相較於上述蕭特基二極體1005，是成為N型半導體1042的被處理體與電極1043會一起被成膜，一起形成，然後，被處理體會被結晶化成為N型半導體1042的點不同。另外，其他的構成是與蕭特基二極體1005大致同樣。
如以上說明，若根據本實施形態的蕭特基二極體1005a，則可一起成膜甚至一起蝕刻由非晶質的所定材料構成之成為N型半導體1042的被處理體、及、電極1043。
亦即，將由非晶質的所定材料構成的薄膜予以一起成 膜甚至一起蝕刻，使該薄膜的一部份局部結晶化作為N型半導體1042，維持非晶質的狀態使用剩下的部份作為導電體(電極1043)，因此可削減製造工程而謀求製造原價的成本降低。
並且，因為可謀求材料的共用化，所以可降低管理成本。
又，本實施形態作為蕭特基二極體1005a的製造方法的發明有效，為具備：由所定的材料構成的N型半導體1042、及由與所定的材料同組成的材料構成的導電體(電極1043)之蕭特基二極體1005a的製造方法，其特徵係具有：一起成膜甚至一起形成由非晶質的所定材料構成的被處理體及導電體(電極1043)之工程、及使所被形成的被處理體結晶化而成為N型半導體1042之工程。如此一來，可削減製造工程而謀求製造原價的成本降低，且可謀求材料的共用化，而能夠降低管理成本。
〔半導體裝置及其製造方法的第三實施形態〕
圖20是表示本發明的第三實施形態的半導體裝置之蕭特基二極體的要部概略剖面圖。
在圖20中，蕭特基二極體1005b是具備：玻璃基板1010、及形成於玻璃基板1010上的N型半導體1042、及形成於N型半導體1042的上面兩端部的電極1043及電極1044，更具備：連接N型半導體1042與電極1043之由金屬層構成的電極1043a、及連接N型半導體1042與電極 1044之由金屬層構成的電極1044a。
又，本實施形態的半導體裝置為蕭特基二極體1005b，相較於上述蕭特基二極體1005a，具備電極1043a、1044a的點不同。另外，其他的構成則是與蕭特基二極體1005a大致同樣。
如以上說明，若根據本實施形態的蕭特基二極體1005b，則可藉由形成由金屬層構成的電極1043a、1044a，來確實連接N型半導體1042與電極1043、1044。
又，本實施形態作為蕭特基二極體1005b的製造方法的發明有效，為具有形成連接N型半導體1042與導電體(電極1043)的金屬層(電極1043a)之工程。如此一來，可確實連接N型半導體1042與電極1043。
另外，本發明的半導體裝置並非限於薄膜電晶體或蕭特基二極體，可為半導體元件、半導體零件、半導體裝置、積體電路等。因此，例如半導體裝置含積體電路(邏輯電路、記憶體電路、差動放大電路等)等，邏輯電路可舉反相器、NOR、NAND、觸發器、位移暫存器等。又，記憶體電路可舉SRAM(Static Random Access Memory)、ROM(Read Only Memory)等。又，差動放大電路可舉差動放大器等。又，亦可為ID標籤會IC標籤的無線通信電路等。
〔薄膜電晶體的製造方法的第五實施形態〕
圖21是用以說明本發明的第五實施形態的薄膜電晶 體的製造方法的概略流程圖。
又，圖22是用以說明本發明的第五實施形態的薄膜電晶體的製造方法的要部概略圖，(a)是表示形成閘極電極及閘極配線的平面圖，(b)是表示(a)的剖面圖，(c)是表示形成閘極絕緣膜、活性層、源極配線、源極電極、汲極電極、汲極配線及畫素電極的平面圖，(d)是表示(c)的剖面圖。
在圖21、圖22(a)及圖22(b)中，首先，準備透明的玻璃基板2010，在該玻璃基板2010上，藉由使用第一光罩(未圖示)的光蝕刻微影法，形成由金屬薄膜構成之所望形狀的閘極電極2021及閘極配線2022(步驟S2001)。
另外，基板並非限於玻璃基板2010，亦可對應於薄膜電晶體2001的用途使用由各種的材料構成的基板。例如，亦可使用具有可撓性的樹脂製薄膜基板等。
上述金屬薄膜的材料，可使用Al、Cu、Ti、Mo或Ag、或該等的合金等。薄膜的厚度，通常是50~500nm，最好是100~400nm。其理由是因為若比50nm更薄，則閘極配線1022的電阻會變大，恐有引起信號延遲的問題之虞。又，若比500nm更厚，則其階差會變大，恐有因為形成於上部的薄膜亦即閘極絕緣膜2030、源極配線2052、汲極配線2054等的斷線或線細而發生不良之虞。又，有關合金，亦可添加不使原本金屬的電阻值變化大之各種的金屬。例如，就Al合金而言，較理想是添加Ni、Nd、La、 Mo、W等的金屬之合金。另外，上述金屬薄膜為透明的薄膜。
其次，如圖21、圖22(c)及圖22(d)所示，在玻璃基板2010、閘極電極2021及閘極配線2022上，藉由CVD(化學氣相成長法)來形成作為閘極絕緣膜2030的SiNx膜(步驟S2002)。此膜的厚度通常是100~500nm，最好為200~400nm。又，一般，閘極絕緣膜2030的厚度最好是比閘極配線2022的厚度更厚。若如此加厚，則可縮小從閘極配線2022往位於其上部的源極配線2052或汲極配線2054的洩漏電流。
接著，在閘極電極2021的上方的閘極絕緣膜2030上形成藉由電漿處理而被半導體化的活性層2041(步驟S2003)。
此活性層2041是由所定的材料構成，藉由電漿處理而具有作為半導體的特性。另外，有關活性層2041的材料組成等會在往後敘述。
在此，活性層2041，首先，藉由濺射法等以非晶質的狀態成膜，其次，藉由使用第二光罩(未圖示)的光蝕刻微影法來形成。接著，藉由電漿處理來半導體化。但，並非限於此，例如亦可以非晶質的狀態來成膜，其次，進行電漿處理，接著，形成所定的形狀。
另外，在本發明中，所謂非晶質的狀態是意指在X線繞射光譜中，被觀測出暈狀圖案，未顯示特定的繞射線之狀態。另一方面，所謂結晶質的狀態是意指顯示特定的繞 射線之狀態。
本發明是藉由對上述所定的材料實施電漿處理，使該所定的材料活性化作為半導體。活性化的條件是依電漿處理裝置或電漿氣體的種類而有所不同。電漿氣體的種類可選擇各種，通常為使用氧、氮、氬、及該等的混合氣體等。在氧電漿中有在薄膜電晶體的活性層中被活性化的氧原子飛入，具有降低缺氧的效果。在氮電漿中有在薄膜電晶體的活性層中被活性化的氮原子插入，具有降低缺氧的效果。在氬電漿時，使薄膜電晶體的活性層中含的遊離氧原子活性化，而具有降低缺氧的效果。又，電漿的種類，可使用大氣壓電漿、噴射式電漿、或真空中發生之藉由電漿槍所產生的電漿、或低温電漿等。
另外，在含氧的氣氛照射電漿的方法最有效的是可使薄膜電晶體的活性層2041活性化。
在本發明中是控制形成活性層2041的基材的材料、組成比、製造條件、電漿處理條件等，而例如使電子載流子濃度成為1010 /cm3 以上1018 /cm3 未満。又，最好是1011 /cm3 以上1017 /cm3 以下，更理想是1012 /cm3 以上1016 /cm3 以下的範圍。如此一來，可具有所定大小的電子移動度，充分擴大on－off比。並且，常關型(normally off)的薄膜電晶體可良品率佳取得。
另外，本發明的電子載流子濃度是在室温測定時的值。所謂室温是例如25℃，具體而言約從0~40℃程度的範圍適當選擇的温度。並且，電子載流子濃度的測定是藉由 霍爾效應測定來求取。約1017 /cm3 未満的電子載流子濃度的測定，最好是在AC霍爾測定下進行。其理由是因為在DC霍爾測定下會有測定值的不均大，測定的可靠度低之虞。
又，電漿處理通常是以XRD(X線繞射)在未出現結晶峰值的條件下進行。但，並非限於此，例如亦可藉由電漿處理出現結晶峰值。
又，最好是將活性層2041(半導體薄膜)的傳導帶與價電子帶的能帶間隙設為約2.8eV以上為佳，藉此，可藉由可視光的照射，有效迴避價電子帶的電子被激勵而恐有洩漏電流容易流動之虞的不良情況。
又，最好是活性層2041為非縮退半導體。
如此一來，可縮小off電流，擴大on/off比。
接著，在閘極絕緣膜2030及活性層2041上，形成源極配線2052、源極電極2051、汲極電極2053、汲極配線2054及畫素電極2055(步驟S2004)。
此源極配線2052、源極電極2051、汲極電極2053、汲極配線2054及畫素電極2055是由與形成活性層2041的基材(所定的材料)同組成的材料構成，成為非晶質，藉此具有作為導電體的特性。另外，有關作為此導電體的特性等會在往後敘述。
在此，源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及畫素電極2055是藉由濺射法等以非晶質的狀態來整合成膜，藉由使用第三光罩(未圖示) 的光蝕刻微影法來整合蝕刻而形成。藉此，可削減製造工程來謀求製造原價的成本降低。
圖23是用以說明本發明的第五實施形態的薄膜電晶體的製造方法的要部概略圖，(a)是表示形成保護層的平面圖，(b)是表示(a)的剖面圖。
其次，如圖23所示，在閘極絕緣膜2030、源極配線2052、源極電極2051、活性層2041、汲極電極2053、汲極配線2054及畫素電極2055上，藉由CVD來形成作為保護層2060的SiNx膜(步驟S2005)。
在此，所被成膜的保護層2060是藉由使用第四光罩(未圖示)的光蝕刻微影法來乾蝕刻，露出畫素電極2055。並且，形成開口部2023及開口部2056，分別露出閘極配線2022及源極配線2052的一部份。
如此，若根據本實施形態，則可藉由使用4片光罩的製程來製造具備保護層2060的薄膜電晶體2001。
另外，雖未圖示，但在源極配線2052、汲極配線2054及畫素電極2055與閘極絕緣膜2030之間，亦於形成活性層2041時，可使用1片的半色調光罩來形成活性層2041、源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及畫素電極2055。亦即，首先，將形成活性層2041的基材予以成膜，其次，實施電漿處理，接著，將形成導電體的薄膜予以成膜。其次，使用1片的半色調光罩來形成活性層2041、源極配線2052、汲極配線2054及畫素電極2055，接著，形成源極電極2051及汲極 電極2053。如此一來，可藉由使用3片光罩的製程來製造具備保護層2060的薄膜電晶體。
其次，說明有關使用於源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及畫素電極2055的所定材料、以及作為活性層2041的基材使用之上述所定的材料。
首先，使用於源極電極2051等的所定材料、及作為活性層2041的基材使用的所定材料是相同。藉此，可謀求材料的共用化，而能夠降低管理成本。
上述所定的材料是非晶質金屬氧化物。此非晶質金屬氧化物會因缺氧而產生載流子。因此，可藉由電漿處理來控制缺氧，藉此容易控制載流子濃度。亦即，可自由控制使用所定材料的薄膜的性質，例如可使用所定的材料來設置導電體及半導體，或容易設定導電體的導電性或半導體的特性等。
又，最好上述非晶質金屬氧化物含有氧化銦、氧化鋅及氧化錫的其中至少一個為佳。
例如，非晶質金屬氧化物為使用由氧化銦及氧化鋅構成的非晶質薄膜，藉此可兼顧安定的導電性及安定的半導體特性。
氧化銦與氧化鋅的組成比為〔In〕/(〔In〕＋〔Zn〕)＝0.2~1.0(0.2以上1.0以下)。最好是〔In〕/(〔In〕＋〔Zn〕)＝0.5~0.95(0.5以上0.95以下)，更理想是〔In〕/(〔In〕＋〔Zn〕)＝0.6~0.9(0.6以上0.9以下 )。在此，〔In〕是銦的原子數，〔Zn〕是鋅的原子數。
又，例如，非晶質金屬氧化物可藉由使用由氧化錫及氧化鋅構成的非晶質薄膜，來兼顧安定的導電性及安定的半導體特性。氧化錫與氧化鋅的組成比為〔Sn〕/(〔Sn〕＋〔Zn〕)＝0.2~0.95(0.2以上0.95以下)。最好是〔Sn〕/(〔Sn〕＋〔Zn〕)＝0.4~0.90(0.4以上0.90以下)，更理想是〔Sn〕/(〔Sn〕＋〔Zn〕)＝0.5~0.6(0.5以上0.6以下)。在此，〔Sn〕是錫的原子數。
又，最好是上述非晶質金屬氧化物含有正二價的金屬氧化物、正三價的金屬氧化物及正四價的金屬氧化物的其中至少一個為佳。
例如，上述非晶質金屬氧化物是含有正二價的金屬氧化物為佳。如此藉由含有正二價的金屬氧化物，可藉由電漿處理來效率佳地控制活性層2041的載流子發生，即使是長期驅動也能夠安定作動。正二價的金屬氧化物是氧化鎂、氧化鈣、氧化鎳、氧化銅等有用。該等是與氧的結合力強，可有效抑止因缺氧而造成載流子的發生。如此，藉由含有正二價的金屬氧化物，可有效地使薄膜電晶體的特性安定化。
又，藉由含有正二價的金屬氧化物，使非晶質安定化的效果(在製程中的結晶化的阻礙等)，可使載流子的發生安定化，且即使長期的驅動也可安定地作動。
正二價的金屬氧化物的添加量是以不影響透明導電膜(源極電極2051等)的導電性的程度為佳。若添加量過 多，則恐會有損透明導電膜的導電性之虞。添加量是對全金屬元素而言為40原子%以下、最好是20原子%以下為佳。
又，例如，上述非晶質金屬氧化物含有正三價的金屬氧化物為佳。如此，藉由含有正三價的金屬氧化物，可藉由電漿處理來效率佳地抑止活性層2041的載流子發生，即使長期的驅動也可安定地作動。正三價的金屬氧化物，是氧化硼、氧化鋁、氧化鎵、氧化鈧、氧化釔、氧化鑭、氧化釹、氧化釤、氧化銪、氧化釓、氧化鋱、氧化鏑、氧化鈥、氧化鉺、氧化銩、氧化鎰、氧化鎦等為有用。該等是與氧的結合力強，可有效抑止因缺氧而造成載流子的發生。如此，可藉由含有正三價的金屬氧化物，來有效於地使薄膜電晶體的特性安定化。
又，藉由含有正三價的金屬氧化物，使非晶質安定化的效果(在製程中的結晶化的阻礙等)，可使載流子的發生安定化，且即使長期的驅動也可安定地作動。
正三價的金屬氧化物的添加量是以不影響透明導電膜的導電性的程度為佳。若添加量過多，則恐會有損透明導電膜的導電性之虞。添加量是對全金屬元素而言為40原子%以下、最好是20原子%以下為佳。
又，例如，上述非晶質金屬氧化物含有正二價的金屬氧化物及正三價的金屬氧化物為佳。如此，藉由含有正二價的金屬氧化物及正三價的金屬氧化物，可藉由電漿處理來效率佳地抑止活性層2041的載流子發生，即使長期的 驅動也可安定地作動。正二價的金屬氧化物，是氧化鎂、氧化鈣、氧化鎳、氧化銅等有用。又，正三價的金屬氧化物，是氧化硼、氧化鋁、氧化鎵、氧化鈧、氧化釔、氧化鑭、氧化釹、氧化釤、氧化銪、氧化釓、氧化鋱、氧化鏑、氧化鈥、氧化鉺、氧化銩、氧化鎰、氧化鎦等有用。正二價的金屬氧化物或正三價的金屬氧化物，該等是與氧的結合力強，可有效抑止因缺氧而造成載流子的發生。如此，藉由含有正二價的金屬氧化物及正三價的金屬氧化物，可有效地使薄膜電晶體的特性安定化。
又，藉由含有正二價的金屬氧化物及正三價的金屬氧化物，使非晶質安定化的效果(在製程中的結晶化的阻礙等)，可使載流子的發生安定化，且即使長期的驅動也可安定地作動。
正二價的金屬氧化物及正三價的金屬氧化物的添加量是以不影響透明導電膜的導電性的程度為佳。若添加量過多，則恐會有損透明導電膜的導電性之虞。添加量是對全金屬元素而言為40原子%以下、最好是20原子%以下為佳。
又，例如，上述非晶質金屬氧化物含有正四價的金屬氧化物為佳。如此，藉由含有正四價的金屬氧化物，可取得價數的平衡，因此可期待狀態安定化可靠度會變高。正四價的金屬氧化物，是氧化鍺、氧化矽、氧化鈦、氧化鋯、氧化鉿等有用。
另外，所謂正二價的金屬氧化物是意指離子狀態下的 價數為可取正二價的金屬氧化物，且所謂正三價的金屬氧化物是意指離子狀態下的價數為可取正三價的金屬氧化物，又所謂正四價的金屬氧化物是意指離子狀態下的價數為可取正四價的金屬氧化物。
如以上說明，若根據本實施形態的薄膜電晶體的製造方法，則可藉由對所定材料構成的基材實施電漿處理來形成活性層2041，將與上述基材同所定材料構成的非晶質之源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及畫素電極2055予以整合成膜甚至蝕刻。
亦即，本發明是藉由將同組成的所定材料予以電漿處理來作為活性層2041(半導體)，維持非晶質的狀態使用作為導電體，因此可謀求材料的共用化，而能夠降低管理成本。
又，由於源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及畫素電極2055是以非晶質的狀態被整合成膜，甚至被整合蝕刻而形成，因此可削減製造工程而謀求製造原價的成本降低。
〔薄膜電晶體的第五實施形態〕
又，上述實施形態的薄膜電晶體2001作為薄膜電晶體的發明亦有效。
薄膜電晶體2001是具備：由上述所定的材料構成，源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及成為畫素電極2055的導電體、以及藉由對該所 定的材料進行電漿處理來半導體化之活性層2041(參照圖23)。
如此，本實施形態的薄膜電晶體2001可謀求材料的共用化，而能夠降低管理成本。並且，源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及畫素電極2055是以非晶質的狀態被整合成膜，甚至被整合蝕刻而形成，因此可削減製造工程而謀求製造原價的成本降低。
〔薄膜電晶體的製造方法的第六實施形態〕
圖24是用以說明本發明的第六實施形態的薄膜電晶體的製造方法的概略流程圖。
又，圖25是用以說明本發明的第六實施形態的薄膜電晶體的製造方法的要部概略圖，(a)是表示形成閘極電極、閘極配線、閘極絕緣膜、活性層、源極配線、源極電極、汲極電極、汲極配線及畫素電極的平面圖，(b)是表示(a)的剖面圖，(c)是表示形成保護層的平面圖，(d)是表示(c)的剖面圖。
在圖24及圖25中，本實施形態的薄膜電晶體的製造方法，相較於上述第五實施形態，是取代步驟S2003、S2004(參照圖21)，形成成為活性層2041的被處理體、源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及畫素電極2055(步驟S2013)，接著，藉由電漿處理來使被處理體成為活性層2041(步驟S2014)的點不同。其他的方法則與第五實施形態大致同樣。
首先，與第五實施形態大致同樣，在玻璃基板2010上，形成閘極電極2021及閘極配線2022(步驟S2011)，接著，形成閘極絕緣膜2030(步驟S2012)。
其次，在閘極絕緣膜2030上，形成成為活性層2041的被處理體、源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及畫素電極2055(步驟S2013)。
亦即，如圖25(a)及圖25(b)所示，成為活性層2041的被處理體、源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及畫素電極2055是由上述所定的材料構成，藉由濺射法等以非晶質的狀態整合成膜，藉由使用第二半色調光罩(未圖示)的光蝕刻微影法來整合蝕刻而形成。藉此，可削減製造工程而謀求製造原價的成本降低。
並且，藉由上述第二半色調光罩來形成的阻絕層是形成覆蓋源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及畫素電極2055的部份要比覆蓋成為活性層2041的被處理體的部份更厚之形狀。
其次，若再形成藉由第二半色調光罩來形成的阻絕層，則成為活性層2041的被處理體會露出，且形成覆蓋源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及畫素電極2055的形狀之阻絕層。
接著，若使用此再形成的阻絕層(未圖示)來進行電漿處理，則被處理體會被半導體化形成活性層2041(步驟S2014)。亦即，再形成的阻絕層會覆蓋作為源極電極 2051等的導電體之區域，且具有用以使電漿接觸於半導體化的區域(被處理體)的開口部之遮蔽層的機能。藉此，可任意形成活性層2041的形狀或配置等。並且，相較於第五實施形態，因為不必用以形成活性層2041的專用光罩，所以可削減製造工程而謀求製造原價的成本降低。
又，局部進行電漿處理成為活性層2041的形狀，如圖26所示，是閘極長比閘極電極長短，且閘極寬比閘極電極寬小即可。如此一來，活性層2041可有效接受電壓被施加於閘極電極1021的影響，可使電晶體特性提升。
而且，在形成成為活性層2041的被處理體、源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及成為畫素電極2055的薄膜(適當簡稱為非晶質金屬氧化物層)時，濺射法有用。
此時的濺射用氣體，最好是氬氣體。如此一來，可降低源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及畫素電極2055的電阻。又，上述非晶質氧化物層是在基板温度為室温的狀態下成膜。藉由如此低温下成膜，可形成非晶質的氧化物層。此非晶質氧化物層是藉由非晶質構造所產生的缺氧而發生載流子，導電性及透明性佳。
又，濺射用氣體並非限於100%的氬氣體，例如亦可為含有微量氧、氮等的氬氣體。藉由在如此含有氧、氮等的氬氣體的氣氛中成膜，可在非晶質狀態下作為安定的透明電極作動，且若電漿處理，則對於減低缺氧，作為半導 體的性能(載流子濃度)的安定化有效。
如此，本實施形態可由一個的薄膜來取得透明導電膜及半導體膜，可使生產性大幅度提升。
其次，在圖24、圖25(c)及圖25(d)中，與第五實施形態大致同樣，在閘極絕緣膜2030、活性層2041、源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及畫素電極2055上，藉由CVD來形成作為保護層2060的SiNx膜(步驟S2015)。
在此，所被成膜的保護層2060是藉由使用第三光罩(未圖示)的光蝕刻微影法來乾蝕刻，露出畫素電極2055。並且，形成開口部2023及開口部2056，分別露出閘極配線2022及源極配線2052的一部份，成為各配線焊墊。
如此，若根據本應用例，則可藉由使用3片光罩的製程來製造具備保護層2060的薄膜電晶體2002。
如以上說明，若根據本實施形態的薄膜電晶體的製造方法，則整合成膜甚至整合形成由非晶質的所定材料構成之成為活性層2041的被處理體、源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及畫素電極2055。接著，以再形成的阻絕層作為遮蔽層使用進行電漿處理，將被處理體成為活性層2041。亦即，將由非晶質的所定材料構成的薄膜予以一起成膜甚至一起形成，使該薄膜的一部份局部地進行電漿處理而作為活性層2041(半導體)，維持非晶質的狀態使用剩下的部份作為導電體，因此可削減製造工程而謀求製造原價的成本降低。
又，因為可謀求材料的共用化，所以可降低管理成本。
另外，例如以往的液晶面板驅動用的矽系TFT，因為電晶體的材料與液晶驅動用的透明電極(畫素電極)的材料相異，所以同一層無法構成活性層或畫素電極。本發明是將構成液晶驅動用的透明電極及薄膜電晶體(活性層)的材料設為相同，將電極部份設為非晶質構造，對活性層部份進行電漿處理，藉此可大幅度削減製造工程。
〔薄膜電晶體的第六實施形態〕
又，上述實施形態的薄膜電晶體2002作為薄膜電晶體的發明亦有效。
薄膜電晶體2002是由上述所定的材料構成，具備源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及成為畫素電極2055的導電體，及與該導電體同層，且藉由對該所定的材料進行電漿處理來半導體化的活性層2041(參照圖26)。
如此，本實施形態的薄膜電晶體2002可謀求材料的共用化，而能夠降低管理成本。並且，成為活性層2041的被處理體、源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及畫素電極2055是以非晶質的狀態被整合成膜，甚至被整合蝕刻而形成，因此可削減製造工程，謀求製造原價的成本降低。
(第四應用例)
又，上述薄膜電晶體的製造方法的第六實施形態及薄膜電晶體的第六實施形態具有各種的應用例。
其次，參照圖面來說明有關第四應用例。
圖27是用以說明本發明的第六實施形態的薄膜電晶體的製造方法的第四應用例的概略流程圖。
又，圖28是用以說明本發明的第六實施形態的薄膜電晶體的製造方法的第四應用例的要部概略圖，(a)是表示形成閘極電極、閘極配線、閘極絕緣膜、活性層、源極配線、源極電極、汲極電極、汲極配線、畫素電極及金屬層的平面圖，(b)是表示(a)的剖面圖，(c)是形成保護層的平面圖，(d)是表示(c)的剖面圖。
在圖27及圖28中，本應用例的薄膜電晶體2002a的製造方法，相較於上述第六實施形態，是在步驟S2013與S2014(參照圖24)之間，形成由金屬層構成之源極電極2051a、源極配線2052a、汲極電極2053a、汲極配線2054a及畫素電極2055a(步驟S2024)的點不同。其他的方法則是與第六實施形態大致同樣。
首先，與第六實施形態大致同樣，在玻璃基板2010上，形成閘極電極2021及閘極配線2022(步驟S2021)，接著，形成閘極絕緣膜2030(步驟S2022)。
其次，與第六實施形態大致同樣，在閘極絕緣膜2030上，為了形成成為活性層2041的被處理體、源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及 畫素電極2055，而形成非晶質金屬氧化物層，接著，藉由濺射法等來形成金屬層。
然後，使用第二半色調光罩(未圖示)藉由光蝕刻微影法，在閘極絕緣膜2030上，形成成為活性層2041的被處理體、源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及畫素電極2055(步驟S2023)。此時，成為金屬層的源極配線2052a、汲極配線2054a及畫素電極2055a亦被形成。
並且，藉由上述第二半色調光罩來形成的阻絕層是形成覆蓋源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及畫素電極2055上方的部份要比成為活性層2041的被處理體上方的部份更厚之形狀。
其次，再形成藉由第二半色調光罩來形成的阻絕層，利用此再形成的阻絕層(未圖示)藉由光蝕刻微影法，形成由金屬層構成的源極電極2051a及汲極電極2053a(步驟S2024)。藉此，活性層2041的表面會露出。亦即，薄膜電晶體2002a的源極電極、源極配線、汲極電極、汲極配線及畫素電極是形成非晶質金屬氧化物層與金屬層的積層構造，活性層2041(薄膜電晶體部)是形成僅由非晶質金屬氧化物層構成的構造。並且，再形成的阻絕層會被除去。
其次，一旦進行電漿處理，則被處理體會被半導體化形成活性層2041(步驟S2025)。亦即，由金屬層構成的源極電極2051a、源極配線2052a、汲極電極2053a、汲極 配線2054a及畫素電極2055a會覆蓋源極電極2051等的導電體之區域，且具有用以使電漿接觸於半導體化的區域(被處理體)的開口部之遮蔽層的機能。藉此，可任意形成活性層2041的形狀或配置等。並且，相較於第一實施形態，因為不必用以形成活性層2041的專用光罩，所以可削減製造工程而謀求製造原價的成本降低。
另外，本應用例是在進行電漿處理前，再形成的阻絕層會被除去，但並非限於此。例如，以電漿灰化裝置來除去再形成的阻絕層時，可利用此電漿灰化裝置來使被處理體半導體化，作為活性層2041。如此一來，可用一個工程來除去再形成的阻絕層的同時，將被處理體作為活性層2041，而使生產性能夠提升。
並且，遮蔽層並非限於阻絕層或金屬層(導電體層)，例如亦可為絕緣層等，可使用能夠遮蔽電漿的材料。
其次，如圖28(c)及圖28(d)所示，與第六實施形態大致同樣，在閘極絕緣膜2030、活性層2041、源極電極2051a、源極配線2052a、汲極電極2053a、汲極配線2054a及畫素電極2055a上，藉由CVD來形成作為保護層2060的SiNx膜(步驟S2026)。
在此，所被成膜的保護層2060是藉由使用第三光罩(未圖示)的光蝕刻微影法來乾蝕刻，露出畫素電極2055a。並且，形成開口部2023及開口部2056，分別露出閘極配線2022及源極配線2052a的一部份，成為各配線焊墊。
如此，若根據本應用例，則可藉由使用3片光罩的製程來製造具備保護層2060的薄膜電晶體2002。
另外，雖未圖示，但可取代上述第三光罩，藉由使用第三半色調光罩的光蝕刻微影法來除去畫素電極2055a，使畫素電極2055露出。亦即，藉由使用第三半色調光罩的光蝕刻微影法，乾蝕刻畫素電極2055a上的保護層2060(蝕刻氣體為CHF3 等)，更乾蝕刻畫素電極2055a(蝕刻氣體為SF6 等)。其次，利用再形成的阻絕層來乾蝕刻保護層2060或閘極絕緣膜2030(蝕刻氣體為CHF3 等)。藉此，形成開口部2023及開口部2056，分別露出閘極配線2022及源極配線2052a的一部份。成為各配線焊墊。如此一來，可取得僅由非晶質金屬氧化物構成的畫素電極2055，可使透光性提升。
如以上說明，若根據本應用例的薄膜電晶體2002a的製造方法，則可一起成膜甚至一起形成由非晶質的所定材料構成之成為活性層2041的被處理體、源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及畫素電極2055。並且，可效率佳地形成由金屬層構成之源極電極2051a、源極配線2052a、汲極電極2053a、汲極配線2054a及畫素電極2055a。
又，本應用例的薄膜電晶體2002a作為薄膜電晶體的發明亦有效。
(第五應用例)
其次，參照圖面來說明有關第五應用例。
圖29是用以說明本發明的第六實施形態的薄膜電晶體的製造方法的第五應用例的概略流程圖。
又，圖30是用以說明本發明的第六實施形態的薄膜電晶體的製造方法的第五應用例的要部概略圖，(a)是表示形成閘極電極、閘極配線、閘極絕緣膜、金屬層及開口部的平面圖，(b)是表示(a)的剖面圖，(c)是表示形成源極電極、源極配線、活性層、汲極電極、汲極配線、畫素電極及閘極配線焊墊的平面圖，(d)是表示(c)的剖面圖。
在圖29及圖30中，本應用例的薄膜電晶體2002b的製造方法，相較於上述第六實施形態，是在步驟S2012與S2013(圖24參照)之間形成由金屬層構成之源極電極2051a、源極配線2052a、汲極電極2053a及汲極配線2054a(步驟S2033)的點、及未形成保護層2060的點等不同。其他的方法則是與第六實施形態大致同樣。
首先，與第六實施形態大致同樣，在玻璃基板2010上，形成閘極電極2021及閘極配線2022(步驟S2031)，接著，形成閘極絕緣膜2030(步驟S2032)。
其次，藉由濺射法等來形成金屬層，藉由使用第二光罩(未圖示)的光蝕刻微影法來形成由金屬層構成的源極電極2051a、源極配線2052a、汲極電極2053a及汲極配線2054a(步驟S2033)。接著，如圖30(b)所示，藉由使用第三光罩(未圖示)的光蝕刻微影法，在閘極配線 2022的一部份上方形成開口部2023。
其次，在閘極絕緣膜2030、源極電極2051a、源極配線2052a、汲極電極2053a、汲極配線2054a及露出的閘極配線2022的一部份上，藉由濺射法等，形成由非晶質的上述所定材料構成的薄膜(非晶質金屬氧化物層)。
接著，藉由使用第四半色調光罩(未圖示)的蝕刻微影法，整合形成成為活性層2041的被處理體、源極電極2051、源極配線2052、汲極電極2053、汲極配線2054、畫素電極2055及閘極配線焊墊2024(步驟S2034)。
並且，藉由上述第四半色調光罩來形成的阻絕層是形成覆蓋源極電極2051、源極配線2052、汲極電極2053、汲極配線2054、畫素電極2055及閘極配線焊墊2024的部份要比覆蓋成為活性層2041的被處理體的部份更厚之形狀。
其次，若再形成藉由第四半色調光罩所形成的阻絕層，則成為活性層2041的被處理體會露出，且形成覆蓋源極電極2051、源極配線2052、汲極電極2053、汲極配線2054、畫素電極2055及閘極配線焊墊2024的形狀之阻絕層。
接著，若利用此再形成的阻絕層(未圖示)來進行電漿處理，則被處理體會形成半導體化的活性層2041(步驟S2035)。亦即，再形成的阻絕層會覆蓋作為源極電極2051等的導電體之區域，且具有用以使電漿接觸於半導體化的區域(被處理體)的開口部之遮蔽層的機能。藉此， 可任意形成活性層2041的形狀或配置等。
如此，若根據本應用例，則可藉由使用4片光罩的製程來製造薄膜電晶體2002b。
如以上說明，若根據本應用例的薄膜電晶體2002b的製造方法，則可整合成膜甚至整合蝕刻由非晶質的所定材料構成之成為活性層2041的被處理體、源極電極2051、源極配線2052、汲極電極2053、汲極配線2054、畫素電極2055及閘極配線焊墊2024。並且，藉由形成由金屬層構成的源極電極2051a、源極配線2052a、汲極電極2053a及汲極配線2054a，可使導電性提升。
又，本應用例的薄膜電晶體2002b作為薄膜電晶體的發明有效。
〔薄膜電晶體的製造方法的第七實施形態〕
圖31是用以說明本發明的第七實施形態的薄膜電晶體的製造方法的概略流程圖。
又，圖32是用以說明本發明的第七實施形態的薄膜電晶體的製造方法的要部概略圖，(a)是形成活性層的平面圖，(b)是表示(a)的剖面圖，(c)是表示形成源極配線、源極電極、汲極電極、汲極配線及畫素電極的平面圖，(d)是表示(c)的剖面圖。
在圖31、圖32(a)及圖32(b)中，首先，準備透明的玻璃基板2010，在該玻璃基板2010上，藉由使用第一光罩(未圖示)的光蝕刻微影法，形成活性層2041(步 驟S2041)。此活性層2041是以上述所定的材料作為基材，藉由電漿處理而具有作為半導體的特性。
在此，活性層2041是首先藉由濺射法等以非晶質的狀態成膜，其次藉由使用第一光罩(未圖示)的光蝕刻微影法來形成，接著藉由電漿處理來半導體化。但，並非限於此，例如亦可首先以非晶質的狀態成膜，其次藉由電漿處理來半導體化，接著藉由使用第一光罩(未圖示)的光蝕刻微影法來形成。
其次，在玻璃基板2010及活性層2041上，形成源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及畫素電極2055(步驟S2042)。
此源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及畫素電極2055是由與成為活性層2041的所定材料相同的材料構成，藉由成為非晶質，而具有作為導電體的特性。
在此，源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及畫素電極2055是藉由濺射法等以非晶質的狀態整合成膜，藉由使用第二光罩(未圖示)的光蝕刻微影法來整合蝕刻而形成。藉此，可削減製造工程而謀求製造原價的成本降低。
圖33是用以說明本發明的第七實施形態的薄膜電晶體的製造方法的要部概略圖，(a)是表示形成閘極絕緣膜、閘極電極及閘極配線的平面圖，(b)是表示(a)的剖面圖，(c)是表示形成保護層的平面圖，(d)是表示 (c)的剖面圖。
其次，如圖31、圖33(a)及圖33(b)所示，在玻璃基板2010、源極配線2052、源極電極2051、活性層2041、汲極電極2053、汲極配線2054及畫素電極2055上，藉由CVD(化學氣相成長法)來形成作為閘極絕緣膜2030的SiNx膜(步驟S2043)。
接著，在閘極絕緣膜2030上，形成由金屬薄膜構成之所望形狀的閘極電極2021及閘極配線2022(步驟S2044)。
其次，如圖33(c)及圖33(d)所示，在閘極絕緣膜2030、閘極電極2021及閘極配線2022上，藉由CVD來形成作為保護層2060的SiNx膜(步驟S2045)。
在此，所被成膜的保護層2060是藉由使用第四光罩(未圖示)的光蝕刻微影法來乾蝕刻，露出畫素電極2055。並且，形成開口部2023及開口部2056，分別露出閘極配線2022及源極配線2052的一部份，成為各配線焊墊。
如此，若根據本實施形態，則可藉由使用4片光罩的製程來製造具備保護層2060的頂閘極型的薄膜電晶體2003。
如以上說明，若根據本實施形態的薄膜電晶體2003的製造方法，則可藉由對所定材料構成的基材實施電漿處理來形成活性層2041，且一起成膜甚至一起蝕刻由與上述基材同所定材料構成的非晶質之源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及畫素電極2055。
亦即，本發明是藉由電漿處理同組成的所定材料來作為活性層2041(半導體)，藉由維持非晶質的狀態使用來作為導電體，因此可謀求材料的共用化，而能夠降低管理成本。
又，源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及畫素電極2055是以非晶質的狀態一起被成膜，甚至一起被蝕刻而形成，因此可削減製造工程而謀求製造原價的成本降低。
〔薄膜電晶體的第七實施形態〕
又，上述實施形態的薄膜電晶體2003作為薄膜電晶體的發明亦有效。
薄膜電晶體2003是具備：由上述所定的材料構成，作為半導體的活性層2041、及由與上述所定的材料同組成的材料構成，作為導電體的源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及畫素電極2055(參照圖33)。
如此，本實施形態的薄膜電晶體2003可謀求材料的共用化，而能夠降低管理成本。又，由於源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及畫素電極2055是以非晶質的狀態被整合成膜，甚至被整合蝕刻而形成，因此可削減製造工程而謀求製造原價的成本降低 。
〔薄膜電晶體的製造方法的第八實施形態〕
圖34是用以說明本發明的第八實施形態的薄膜電晶體的製造方法的概略流程圖。
又，圖35是用以說明本發明的第八實施形態的薄膜電晶體的製造方法的要部概略圖，(a)是表示形成活性層、源極配線、源極電極、汲極電極、汲極配線及畫素電極的平面圖，(b)是表示(a)的剖面圖，(c)是表示形成閘極絕緣膜、閘極電極、閘極配線及保護層的平面圖，(d)是表示(c)的剖面圖。
在圖34及圖35中，本實施形態的薄膜電晶體的製造方法，相較於上述第七實施形態，是取代步驟S2041及S2042(參照圖31)，形成成為活性層2041的被處理體、源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及畫素電極2055(步驟S2051)，接著，藉由電漿處理來使被處理體成為活性層2041(步驟S2052)的點不同。其他的方法則是與第七實施形態大致同樣。
其次，在閘極絕緣膜2030上，形成成為活性層2041的被處理體、源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及畫素電極2055(步驟52051)。
亦即，如圖35(a)及圖35(b)所示，成為活性層2041的被處理體、源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及畫素電極2055是由上述所定的材料構成，藉由濺射法等以非晶質的狀態整合成膜，藉由使用第一半色調光罩(未圖示)的光蝕刻微影法來整合 形成。藉此，可削減製造工程而謀求製造原價的成本降低。
並且，藉由上述第一半色調光罩來形成的阻絕層是形成覆蓋源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及畫素電極2055的部份要比覆蓋成為活性層2041的被處理體的部份更厚之形狀。
其次，若再形成藉由第二半色調光罩來形成的阻絕層，則成為活性層2041的被處理體會露出，且形成覆蓋源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及畫素電極2055的形狀之阻絕層。
接著，若利用此再形成的阻絕層(未圖示)來進行電漿處理，則被處理體會形成半導體化的活性層2041(步驟S2052)。亦即，再形成的阻絕層會覆蓋作為源極電極2051等的導電體之區域，且具有用以使電漿接觸於半導體化的區域(被處理體)的開口部之遮蔽層的機能。藉此，可任意形成活性層2041的形狀或配置等。並且，相較於第七實施形態，由於不需要用以形成活性層2041的專用光罩，因此可削減製造工程來謀求製造原價的成本降低。
而且，在形成成為活性層2041的被處理體、源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及成為畫素電極2055的薄膜(適當簡稱為非晶質金屬氧化物層)時，濺射法有用。
此時的濺射用氣體，最好是氬氣體。如此一來，可降低源極電極2051、源極配線2052、汲極電極2053、汲極 配線2054及畫素電極2055的電阻。又，上述非晶質氧化物層是在基板温度為室温的狀態下成膜。藉由如此低温下成膜，可形成非晶質的氧化物層。此非晶質氧化物層是藉由非晶質構造所產生的缺氧而發生載流子，導電性及透明性佳。
又，濺射用氣體並非限於100%的氬氣體，例如亦可為含有微量氧、氮等的氬氣體。藉由在如此含有氧、氮等的氬氣體的氣氛中成膜，可在非晶質狀態下作為安定的透明電極作動，且若電漿處理，則對於減低缺氧，作為半導體的性能(載流子濃度)的安定化有效。
如此，本實施形態可由一個的薄膜來取得透明導電膜及半導體膜，可使生產性大幅度提升。
其次，如圖35(c)及圖35(d)所示，與第七實施形態大致同樣，在玻璃基板2010、源極配線2052、源極電極2051、活性層2041、汲極電極2053、汲極配線2054及畫素電極2055上，藉由CVD(化學氣相成長法)來形成作為閘極絕緣膜2030的SiNx膜(步驟S2053)。
接著，藉由使用第二光罩(未圖示)的光蝕刻微影法，在閘極絕緣膜2030上，形成由金屬薄膜構成之所望形狀的閘極電極2021及閘極配線2022(步驟S2054)。
其次，在閘極絕緣膜2030、閘極電極2021及閘極配線2022上，藉由CVD來形成作為保護層2060的SiNx膜(步驟S2055)。
在此，所被成膜的保護層2060是藉由使用第三光罩 (未圖示)的光蝕刻微影法來乾蝕刻，露出畫素電極2055。並且，形成開口部2023及開口部2056，分別露出閘極配線2022及源極配線2052的一部份，成為各配線焊墊。
如此，若根據本實施形態，則可藉由使用3片光罩的製程來製造具備保護層2060的頂閘極型的薄膜電晶體2004。
如以上說明，若根據本實施形態的薄膜電晶體的製造方法，則整合成膜甚至整合形成由非晶質的所定材料構成之成為活性層2041的被處理體、源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及畫素電極2055。接著，以再形成的阻絕層作為遮蔽層使用進行電漿處理，將被處理體成為活性層2041。
亦即，將由非晶質的所定材料構成的薄膜予以一起成膜甚至一起形成，使該薄膜的一部份局部地進行電漿處理而作為活性層2041(半導體)，維持非晶質的狀態使用剩下的部份作為導電體，因此可削減製造工程而謀求製造原價的成本降低。
又，因為可謀求材料的共用化，所以可降低管理成本。
另外，例如以往的液晶面板驅動用的矽系TFT，因為電晶體的材料與液晶驅動用的透明電極(畫素電極)的材料相異，所以同一層無法構成活性層或畫素電極。本發明是將構成液晶驅動用的透明電極及薄膜電晶體(活性層)的材料設為相同，將電極部份設為非晶質構造，對活性層 部份進行電漿處理，藉此可大幅度削減製造工程。
〔薄膜電晶體的第八實施形態〕
又，上述實施形態的薄膜電晶體2004作為薄膜電晶體的發明亦有效。
薄膜電晶體2004是具備：由上述所定的材料構成，作為半導體的活性層2041、及由與上述所定的材料同組成的材料構成，作為導電體的源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及畫素電極2055(參照圖35)。
如此，本實施形態的薄膜電晶體2004可謀求材料的共用化，而能夠降低管理成本。並且，成為活性層2041的被處理體、源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及畫素電極2055是以非晶質的狀態整合成膜，甚至整合蝕刻而形成，因此可削減製造工程而謀求製造原價的成本降低。
(第六應用例)
又，上述薄膜電晶體的製造方法的第八實施形態及薄膜電晶體的第八實施形態具有各種的應用例。
其次，參照圖面說明有關第六應用例。
圖36是用以說明本發明的第八實施形態的薄膜電晶體的製造方法的第六應用例的概略流程圖。
又，圖37是用以說明本發明的第八實施形態的薄膜 電晶體的製造方法的第六應用例的要部概略圖，(a)是表示形成活性層、源極配線、源極電極、汲極電極、汲極配線、畫素電極及金屬層的平面圖，(b)是表示(a)的剖面圖，(c)是表示形成閘極絕緣膜、閘極電極、閘極配線及保護層的平面圖、(d)是表示(c)的剖面圖。
在圖36及圖37中，本應用例的薄膜電晶體2004a的製造方法，相較於上述第八實施形態，是在步驟S2051與S2052(參照圖34)之間，形成由金屬層構成之源極電極2051a、源極配線2052a、汲極電極2053a、汲極配線2054a及畫素電極2055a(步驟S2062)的點不同。其他的方法則是與第八實施形態大致同樣。
首先，與第八實施形態大致同樣，在玻璃基板2010上，為了形成成為活性層2041的被處理體、源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及畫素電極2055，而形成非晶質金屬氧化物層，接著，藉由濺射法等來形成金屬層。
然後，使用第一半色調光罩(未圖示)藉由光蝕刻微影法，在玻璃基板2010上，形成成為活性層2041的被處理體、源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及畫素電極2055(步驟S2061)。此時，由金屬層構成的源極配線2052a、汲極配線2054a及畫素電極2055a亦被形成。
並且，藉由上述第一半色調光罩來形成的阻絕層是形成源極電極2051、源極配線2052、汲極電極2053、汲極 配線2054及畫素電極2055的上方的部份要比成為活性層2041的被處理體的上方的部份更厚之形狀。
其次，再形成藉由第一半色調光罩來形成的阻絕層，使用此再形成的阻絕層(未圖示)，藉由光蝕刻微影法，來形成由金屬層構成的源極電極2051a及汲極電極2053a(步驟S2062)。藉此，活性層2041的表面會露出。亦即，薄膜電晶體2004a的源極電極、源極配線、汲極電極、汲極配線及畫素電極是形成非晶質金屬氧化物層與金屬層的積層構造，活性層2041(薄膜電晶體部)是形成僅由非晶質金屬氧化物層構成的構造。另外，再形成的阻絕層會被除去。
其次，一旦進行電漿處理，則被處理體會被半導體化形成活性層2041(步驟S2063)。亦即，由金屬層構成的源極電極2051a、源極配線2052a、汲極電極2053a、汲極配線2054a及畫素電極2055a會覆蓋源極電極2051等的導電體之區域，且具有用以使電漿接觸於半導體化的區域(被處理體)的開口部之遮蔽層的機能。藉此，可任意形成活性層2041的形狀或配置等。並且，相較於第七實施形態，因為不必用以形成活性層2041的專用光罩，所以可削減製造工程而謀求製造原價的成本降低。
其次，如圖37(c)及圖37(d)所示，與第八實施形態大致同樣，在玻璃基板2010、活性層2041、源極電極2051a、源極配線2052a、汲極電極2053a、汲極配線2054a及畫素電極2055a上，藉由CVD來形成作為閘極絕 緣膜2030的SiNx膜(步驟S2064)。
接著，使用第二光罩(未圖示)，藉由光蝕刻微影法，在閘極絕緣膜2030上，形成由金屬薄膜構成之所望形狀的閘極電極2021及閘極配線2022(步驟S2065)。其次，在閘極絕緣膜2030、閘極電極2021及閘極配線2022上，藉由CVD來形成作為保護層2060的SiNx膜(步驟S2066)。
在此，所被成膜的保護層2060是藉由使用第三光罩(未圖示)的光蝕刻微影法來乾蝕刻，露出畫素電極2055a。並且，形成開口部2023及開口部2056，分別露出閘極配線2022及源極配線2052a的一部份，成為各配線焊墊。
如此，若根據本應用例，則可藉由使用3片光罩的製程來製造具備保護層2060的頂閘極型的薄膜電晶體2004。
如以上說明，若根據本應用例的薄膜電晶體2004a的製造方法，則可整合成膜甚至整合形成由非晶質的所定材料構成之成為活性層2041的被處理體、源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及畫素電極2055。並且，可效率佳地形成由金屬層構成之源極電極2051a、源極配線2052a、汲極電極2053a、汲極配線2054a及畫素電極2055a。
又，本應用例的薄膜電晶體2004a作為薄膜電晶體的發明亦有效。
又，上述應用例是在除去再形成的阻絕層(未圖示)之後，進行電漿處理，但並非限於此。例如，亦可將再形成的阻絕層作為遮蔽層，進行電漿處理之後，除去再形成的阻絕層。
(第七應用例)
其次，參照圖面說明有關第七應用例。
圖38是用以說明本發明的第八實施形態的薄膜電晶體的製造方法的第七應用例的概略流程圖。
又，圖39是用以說明本發明的第八實施形態的薄膜電晶體的製造方法的第七應用例的要部概略圖，(a)是表示形成活性層、源極配線、源極電極、汲極電極、汲極配線、畫素電極、金屬層、閘極絕緣膜、閘極電極及閘極配線的平面圖，(b)是表示(a)的剖面圖，(c)是表示形成保護層，蝕刻金屬層的一部份之平面圖，(d)是表示(c)的剖面圖。
在圖38及圖39中，本應用例的薄膜電晶體2004b的製造方法，相較於上述第六應用例，是取代步驟S2066(參照圖36)，蝕刻金屬層的一部份(畫素電極2055a及開口部2056內的源極配線2052a)，形成保護層2060(步驟S2067)的點不同。其他的方法則是與第六應用例大致同樣。
首先，與第六應用例大致同樣，在玻璃基板2010上，形成成為活性層2041的被處理體、源極電極2051、源 極配線2052、汲極電極2053、汲極配線2054及畫素電極2055(步驟S2061)。此時，由金屬層構成的源極配線2052a、汲極配線2054a及畫素電極2055a亦被形成。接著，形成由金屬層構成的源極電極2051a及汲極電極2053a(步驟S2062)。其次，若進行電漿處理，則露出的被處理體會被半導體化而成為活性層2041(步驟S2063)。
其次，如圖39(a)及圖39(b)所示，與第六應用例大致同樣，在玻璃基板2010、活性層2041、源極電極2051a、源極配線2052a、汲極電極2053a、汲極配線2054a及畫素電極2055a上，藉由CVD來形成作為閘極絕緣膜2030的SiNx膜(步驟S2064)。
接著，使用第二光罩(未圖示)，藉由光蝕刻微影法，在閘極絕緣膜2030上，形成由金屬薄膜構成之所望形狀的閘極電極2021及閘極配線2022(步驟S2065)。
其次，如圖39(c)及圖39(d)所示，與第六應用例大致同樣，在閘極絕緣膜2030、閘極電極2021及閘極配線2022上，藉由CVD來形成作為保護層2060的SiNx膜。接著，藉由使用第三半色調光罩(未圖示)的光蝕刻微影法，來蝕刻金屬層的一部份(畫素電極2055a及開口部2056內的源極配線2052a)，形成保護層2060(步驟S2067)。
亦即，首先，藉由使用第三半色調光罩(未圖示)的光蝕刻微影法，來乾蝕刻畫素電極2055a上的保護層2060 及閘極絕緣膜2030、以及成為開口部2056的區域的保護層2060及閘極絕緣膜2030(蝕刻氣體為CHF3 等)，接著，乾蝕刻畫素電極2055a及開口部2056內的源極配線2052a(蝕刻氣體為SF6 等)。其次，使用再形成的阻絕層，來乾蝕刻保護層2060(蝕刻氣體為CHF3 等)，形成開口部2023。如此一來，閘極配線2022及源極配線2052的一部會露出，可成為各配線焊墊。並且，可取得僅由非晶質金屬氧化物構成的畫素電極2055，可使透光性提升。
如此，若根據本應用例，則可藉由使用3片光罩的製程來製造具備保護層2060的頂閘極型的薄膜電晶體2004。
如以上說明，若根據本應用例的薄膜電晶體2004b的製造方法，則畫素電極2055會露出，因此可使透光性提升。
又，本應用例的薄膜電晶體2004b作為薄膜電晶體的發明亦有效。
(第四實施例)
其次，說明有關上述實施形態或應用例的實施例。
本實施例是對應於上述第七應用例的實施例。
首先，如圖38、圖39(a)及圖39(b)所示，在透明的玻璃基板2010上，利用氧化銦－氧化鎵－氧化鋅的靶，將基板温度設為室温，藉由濺射法來形成厚度40nm之非晶質的薄膜。在此，上述靶是由氧化銦、氧化鎵及氧化鋅 所構成。銦的原子%(＝〔In〕/(〔In〕＋〔Ga〕＋〔Zn〕)，在此，〔In〕是銦的原子數，〔Ga〕是鎵的原子數，〔Zn〕是鋅的原子數)為45%。又，鎵的原子%(＝〔Ga〕/(〔In〕＋〔Ga〕＋〔Zn〕))為30%。又，鋅的原子%(＝〔Zn〕/(〔In〕＋〔Ga〕＋〔Zn〕))為25%。
接著，藉由濺射法來將鈦成膜成200nm的厚度。
其次，使用第一半色調光罩(未圖示)，藉由光蝕刻微影法，在玻璃基板2010上，形成成為活性層2041的被處理體、源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及畫素電極2055(步驟S2061)。此時，由鈦層構成的源極配線2052a、汲極配線2054a及畫素電極2055a亦被形成。
又，藉由上述第一半色調光罩來形成的阻絕層是源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及畫素電極2055上方的部份要比成為活性層2041的被處理體上方的部份更厚之形狀。
其次，再形成藉由第一半色調光罩來形成的阻絕層，使用此再形成的阻絕層(未圖示)，藉由光蝕刻微影法，來形成由鈦層構成的源極電極2051a及汲極電極2053a(步驟S2062)。藉此，成為活性層2041的被處理體上方的鈦會藉由使用SF6 氣體等的乾蝕刻來除去，露出被處理體的表面。
接著，使用除去阻絕層的電漿灰化裝置，除去再形成的阻絕層，且藉由電漿處理來使被處理體活性化，成為活 性層2041(步驟S2063)。
通常，電漿灰化裝置所能使用的氣體，是使用氧、氮、氬、及該等的混合氣體，氧氣體最有效。
氧電漿時，氣壓是100Pa以上、2000Pa以下為佳。最好是300Pa以上、1000Pa以下。又，處理時間為0.1~10分鐘，最好是0.5~5分鐘。又，電漿的輸出是50~1000W，最好是100~800W，更理想是300~500W。
又，使用氮、氬氣體、及與氧的混合氣體時，大致能以上述條件來使被處理體活性化。
又，所謂使被處理體活性化，是意指控制薄膜電晶體的活性層2041的電子載流子濃度。電子載流子濃度的下限雖無限制，但較理想是將電子載流子濃度設為1010 /cm3 以上1018 /cm3 未満。又，最好是1011 /cm3 以上1017 /cm3 以下，更理想是1012 /cm3 以上1016 /cm3 以下的範圍。藉此，本實施例的薄膜電晶體是常關型，且可充分擴大on－off比。
其次，如圖39(a)及圖39(b)所示，與第七應用例大致同樣，在玻璃基板2010、活性層2041、源極電極2051a、源極配線2052a、汲極電極2053a、汲極配線2054a及畫素電極2055a上，藉由CVD來將作為閘極絕緣膜2030的SiNx膜形成250nm的厚度(步驟S2064)。
接著，在閘極絕緣膜2030上，將鈦形成200nm的厚度，使用第二光罩(未圖示)，藉由光蝕刻微影法，來形成由鈦薄膜構成之所望形狀的閘極電極2021及閘極配線 2022(步驟S2065)。
其次，在閘極絕緣膜2030、閘極電極2021及閘極配線2022上，藉由CVD來將作為保護層2060的SiNx膜形成100nm的厚度，蝕刻金屬層的一部份，且形成保護層2060(步驟S2067)。
亦即，首先，藉由使用第三半色調光罩(未圖示)的光蝕刻微影法來使畫素電極2055a上的保護層2060及閘極絕緣膜2030、以及成為開口部2056的區域的保護層2060及閘極絕緣膜2030藉由使用CHF3 氣體等的乾蝕刻而除去。接著，藉由使用SF6 氣體等的乾蝕刻，來除去畫素電極2055a及開口部2056內的源極配線2052a。其次，利用再形成的阻絕層，來乾蝕刻保護層2060(蝕刻氣體為CHF3 等)，形成開口部2023。如此一來，閘極配線2022及源極配線2052的一部份會露出，可成為各配線焊墊。並且，可取得僅由非晶質金屬氧化物構成的畫素電極2055，可使透光性提升。
如以上說明，若根據本實施例的薄膜電晶體的製造方法，則可整合成膜甚至整合形成由非晶質的所定材料構成之成為活性層2041的被處理體、源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及畫素電極2055。並且，可效率佳地形成由金屬層構成之源極電極2051a、源極配線2052a、汲極電極2053a、汲極配線2054a及畫素電極2055a。
又，本實施例的薄膜電晶體是常關型，且可充分擴大 on－off比。
另外，本實施例是使用由上述氧化銦、氧化鎵及氧化鋅構成的材料作為非晶質的所定材料，但亦可取代氧化鋅而使用氧化鎂等。正二價的金屬氧化物，可使用氧化鋅、氧化鎂、氧化鈣或該等的混合物等。藉由該等的金屬氧化物的添加，可隨著活性層2041的活性化，有效抑止因缺氧而發生的載流子。然而，就氧化鎳、氧化銅、氧化鈷、氧化白金、氧化亞鐵、氧化銀等的金屬氧化物而言，載流子的抑止效果少。此情況，以能夠發揮作為半導體的特性之方式，藉由電漿處理的活性化時，提高電漿處理裝置的輸出，或進行複數次電漿的照射次數等的方法會被使用。
又，上述非晶質的所定材料之氧化銦與氧化鋅的比率可適當選擇。但，為了在非晶質狀態下形成半導體的活性層及透明導電膜部，最好是將銦的原子%(＝〔In〕/(〔In〕＋〔Zn〕)，在此〔In〕是銦的原子數，〔Zn〕是鋅的原子數)設成20%~95%，且更理想是設成50%~90%。其理由是因為若氧化銦的含有量過多，則有時氧化物薄膜會結晶化，有時在蝕刻時發生殘渣。又，若過少，則即使藉由電漿處理，有時形成半導體的活性層2041也不會活性化。
又，可將氧化鋅的一部份置換成其他正二價的金屬氧化物。此情況，氧化鋅與正二價的金屬氧化物的比是以氧化鋅為主成份。所謂主成份是氧化鋅的含有量要比所添加的正二價的金屬氧化物更多。無論如何，重要的是以氧化 銦或氧化鋅為主成份。
又，氧化鎵以外的正三價的金屬氧化物，可使用氧化硼、氧化鋁、氧化鈧、氧化釔、氧化鑭、氧化釹、氧化釤、氧化銪、氧化釓、氧化鋱、氧化鏑、氧化鈥、氧化鉺、氧化銩、氧化鎰、氧化鎦等。藉由該等的金屬氧化物的添加，可抑止缺氧的發生，藉此可有效抑止因缺氧而發生的載流子。然而，氧化鉈等的金屬氧化物，無載流子的抑制效果。
另外，雖添加的量無限制，但在阻礙電漿處理等的活性化之金屬氧化物時，到活性化的區域為止，必須限制添加量。根據此活性化，只要無影響載流子的抑制，便沒有特別問題。非晶質構造的決定可根據無藉由X線繞射來觀察到峰值的情況進行。
又，正三價的金屬氧化物的添加量，例如全金屬元素中所佔的正三價的金屬的含有量是40原子%以下，最好是20原子%以下為佳。其理由是因為若超過40原子%，則透明導電膜(畫素電極55)的導電性會過度下降，有時液晶的驅動或EL的驅動會變得困難。又，亦可與正二價的金屬氧化物一起添加。
又，成膜時的濺射用氣體，使用氬氣體為佳。如此一來，可降低源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及畫素電極2055的電阻。並且，在非晶質金屬氧化物層的形成時，是基板温度在室温(未基板加熱)下成膜為佳。藉由如此低温下成膜，可形成非晶 質的氧化物層。該等的非晶質膜是由非晶質構造因缺氧而發生載流子，導電性及透明性佳。雖無電子載流子濃度的限制，但以1019 /cm3 以上1021 /cm3 以下為佳，更理想是1020 /cm3 以上1021 /cm3 以下。
又，濺射用氣體可使用含有微量氧或氮的氬氣體。藉由如此含有氧、氮的氬下成膜，一旦在非晶質狀態下作為安定的透明電極作動，進行電漿處理，則有時可減少缺氧，使作為半導體的性能(電子載流子濃度)的安定化具有效果。
(第五實施例)
本實施例是對應於上述第七應用例的實施例。
並且，相較於第四實施例，是取代氧化銦－氧化鎵－氧化鋅的靶，而使用氧化錫－氧化鋅－氧化鎵的靶的點有所不同。其他則是大致同樣。
首先，如圖38、圖39(a)及圖39(b)所示，在透明的玻璃基板2010上，使用氧化錫－氧化鋅－氧化鎵的靶，將基板温度設為室温，藉由濺射法來形成厚度40nm之非晶質的薄膜。在此，上述靶是由氧化錫、氧化鋅及氧化鎵構成。錫的原子%(＝〔Sn〕/(〔Sn〕＋〔Zn〕＋〔Ga〕)，在此，〔Sn〕是錫的原子數，〔Zn〕是鋅的原子數，〔Ga〕是鎵的子數)為40%。又，鋅的原子%(＝〔Zn〕/(〔In〕＋〔Zn〕＋〔Ga〕))為50%。又，鎵的原子%(＝〔Ga〕/(〔In〕＋〔Zn〕＋〔Ga〕))為10%。
接著，藉由濺射法來使鈦成膜成200nm的厚度。
其次，使用第一半色調光罩(未圖示)，藉由光蝕刻微影法，在玻璃基板2010上，形成成為活性層2041的被處理體、源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及畫素電極2055(步驟S2061)。此時，由鈦層構成的源極配線2052a、汲極配線2054a及畫素電極2055a亦被形成。
又，藉由上述第一半色調光罩來形成的阻絕層是源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及畫素電極2055上方的部份要比成為活性層2041的被處理體上方的部份更厚之形狀。
其次，再形成藉由第一半色調光罩來形成的阻絕層，使用此再形成的阻絕層(未圖示)，藉由光蝕刻微影法來形成由鈦層構成的源極電極2051a及汲極電極2053a(步驟S2062)。藉此，成為活性層2041的被處理體的上方的鈦會藉由使用SF6 氣體等的乾蝕刻來除去，露出被處理體的表面。
接著，使用除去阻絕層的電漿灰化裝置，來除去再形成的阻絕層，且藉由電漿處理來使被處理體活性化，作為活性層2041(步驟S2063)。並且，與第四實施例同樣，本實施例的薄膜電晶體是常關型，且on－off比可充分擴大。
其次，如圖39(a)及圖39(b)所示，與第四實施例大致同樣，在玻璃基板2010、活性層2041、源極電極 2051a、源極配線2052a、汲極電極2053a、汲極配線2054a及畫素電極2055a上，藉由CVD來將作為閘極絕緣膜2030的SiNx膜形成250nm的厚度(步驟S2064)。
接著，在閘極絕緣膜2030上，將鈦成膜成200nm的厚度，使用第二光罩(未圖示)，藉由光蝕刻微影法，形成由鈦薄膜構成之所望形狀的閘極電極2021及閘極配線2022(步驟S2065)。
其次，在閘極絕緣膜2030、閘極電極2021及閘極配線2022上，藉由CVD來將作為保護層2060的SiNx膜成膜成100nm的厚度，蝕刻金屬層的一部份，且形成保護層2060(步驟S2067)。
如以上說明，若根據本實施例的薄膜電晶體的製造方法，則可一起成膜甚至一起形成由非晶質的所定材料構成之成為活性層2041的被處理體、源極電極2051、源極配線2052、汲極電極2053、汲極配線2054及畫素電極2055。並且，可效率佳形成由金屬層構成之源極電極2051a、源極配線2052a、汲極電極2053a、汲極配線2054a及畫素電極2055a。
又，本實施例的薄膜電晶體是常關型，且可充分擴大on－off比。
另外，本實施例是使用由上述氧化錫、氧化鋅及氧化鎵構成的材料作為非晶質的所定材料，但亦可一起使用氧化鎂等。此情況，以能夠發揮作為半導體的特性之方式，藉由電漿處理的活性化時，提高電漿處理裝置的輸出，或 進行複數次電漿的照射次數等的方法會被使用。
又，上述非晶質的所定材料之氧化錫與氧化鋅的比率，可適當選擇。但，在非晶質狀態下，為了形成半導體的活性層及透明導電膜部，可將鋅的原子%(＝〔Zn〕/(〔Sn〕＋〔Zn〕)，在此，〔Sn〕是錫的原子數，〔Zn〕是鋅的原子數)設成5%~95%，最好是50%~90%。其理由是因為在該等的範圍外，有時半導體的活性層2041即使藉由電漿處理也不活性化。
又，亦可將氧化鋅的一部份置換成其他的正二價的金屬氧化物。此情況，氧化鋅與正二價的金屬氧化物的比是以氧化鋅為主成份。所謂主成份是意指氧化鋅的含有量比所添加的正二價的金屬氧化物更多。無論如何，重要的是以氧化錫或氧化鋅為主成份。
又，藉由適當選擇氧化錫與氧化鋅的含有量，可在草酸下蝕刻，或可藉由磷酸、醋酸及硝酸的混合酸來蝕刻，或可賦予選擇蝕刻性(例如可用草酸蝕刻，對於磷酸、醋酸及硝酸的混合酸則是具有耐性)。
正三價的金屬氧化物的添加量，例如全金屬元素中所佔的正三價的金屬的含有量是20原子%以下為佳，最好是10原子%以下，更理想是5原子%以下。其理由是因為若超過20原子%，則透明導電膜的導電性會過度下降，有時液晶的驅動或EL的驅動會變得困難。
又，亦可在不影響透明導電膜(畫素電極2055)的性能的範圍，與正二價的金屬氧化物一起添加。
氧化物層的形成，可將基板温度設成室温(未基板加熱)來進行成膜，但亦可一邊加熱基板一邊進行。但，在基板的耐熱性低的樹脂基板等時，以在室温(無基板加熱)下成膜為佳。藉由如此以低温成膜，可形成非晶質的氧化物層。該等的非晶質膜是從非晶質構造因缺氧而發生載流子，導電性及透明性佳。雖無電子載流子濃度的限制，但以1019 /cm3 以上1021 /cm3 以下為佳，更理想是1020 /cm3 以上1021 /cm3 以下。
又，本發明並非限於上述薄膜電晶體及其製造方法的發明，作為半導體裝置及其製造方法的發明亦有效。
其次，參照圖面來說明有關半導體裝置及其製造方法的各實施形態。
〔半導體裝置及其製造方法的第四實施形態〕
圖40是表示本發明的第四實施形態的半導體裝置之蕭特基二極體的要部概略剖面圖。
在圖40中，蕭特基二極體2005是具備玻璃基板2010、N型半導體2042、電極2043、及電極2044。
在圖40中，本實施形態的半導體裝置是蕭特基二極體2005，與上述活性層2041相同，使用被電漿處理的非晶質金屬氧化物作為電子傳導體(N型半導體2042)。
首先，準備透明的玻璃基板2010，在該玻璃基板2010上，藉由使用第一光罩(未圖示)的光蝕刻微影法，形成由金屬薄膜構成之所望形狀的電極2044。又，電極 2044的材料是使用比N型半導體2042的費米準位的絕對值更大的功函數之材料，例如使用白金。依該功函數的不同，對N型半導體2042形成載流子少的障壁層。
其次，在玻璃基板2010及電極2044上，形成成為N型半導體2042的被處理體及電極2043。亦即，如圖40所示，成為N型半導體2042的被處理體及電極2043是由上述所定的材料構成，藉由濺射法等以非晶質的狀態來整合成膜，藉由使用第二半色調光罩(未圖示)的光蝕刻微影法來整合蝕刻，而形成。藉此，可削減製造工程而謀求製造原價的成本降低。
又，藉由上述第二半色調光罩所形成的阻絕層是形成覆蓋電極2043的部份要比覆蓋成為N型半導體2042的被處理體的部份更厚之形狀。
其次，若再形成藉由第二半色調光罩所形成的阻絕層，則成為N型半導體2042的被處理體會露出，且覆蓋電極2043的形狀之阻絕層。
接著，若使用此再形成的阻絕層(未圖示)來進行電漿處理，則被處理體會被半導體化成為N型半導體2042。亦即，再形成的阻絕層會覆蓋作為電極2043的導電體之區域，且具有用以使電漿接觸於半導體化的區域(被處理體)的開口部之遮蔽層的機能。藉此，可任意形成N型半導體2042的形狀或配置等。
又，電極2043是由與N型半導體2042的基材同材料構成，作為非晶質，具有作為導電體的機能。又，此電極 2043是與N型半導體2042歐姆接觸(Omic contact)
如以上說明，若根據本實施形態的蕭特基二極體2005，則將所定的材料藉由電漿處理來成為N型半導體2042，將同所定的材料予以維持非晶質的狀態不動使用作為電極2043，因此謀求材料的共用化，而能夠降低管理成本。
又，本實施形態是作為蕭特基二極體2005的製造方法的發明亦有效，為具備．由所定的材料構成的導電體(電極2043)、及以所定的材料作為基材的半導體(N型半導體2042)之蕭特基二極體2005的製造方法，其特徵係具有：將所定的材料予以成膜，形成N型半導體2042的被處理體及導電體(電極2043)之工程、及使被處理體藉由電漿處理來半導體化，作為半導體(N型半導體2042)之工程。如此一來，可謀求材料的共用化，而能夠降低管理成本。
又，雖未圖示，但實際相較於分別形成電極2043及N型半導體2042時，可削減光罩數，因此可削減製造工程而謀求製造原價的成本降低。
又，上述實施形態的蕭特基二極體2005是將所定的材料予以成膜，形成被處理體及電極2043，接著，使被處理體藉由電漿處理來半導體化，成為N型半導體2042的製造方法，但並非限於此。
例如，雖未圖示，但可將所定的材料予以成膜，接著，使用第二半色調光罩(未圖示)來形成阻絕層。此阻絕層是具有成為N型半導體2042的被處理體會露出的開口 部，覆蓋電極2043的部份要比其他的部份更厚之形狀。以此阻絕層作為遮蔽層，進行電漿處理，使被處理體半導體化而成為N型半導體2042。其次，若再形成藉由第二半色調光罩來形成的阻絕層，則會形成覆蓋電極2043的形狀之阻絕層。接著，亦可使用此再形成的阻絕層(未圖示)來形成電極2043及N型半導體2042。如此一來，可謀求材料的共用化，而能夠降低管理成本。並且，可削減製造工程來謀求製造原價的成本降低。
另外，本發明的半導體裝置並非限於薄膜電晶體或蕭特基二極體，可為半導體元件、半導體零件、半導體裝置、積體電路等。因此，例如半導體裝置含積體電路(邏輯電路、記憶體電路、差動放大電路等)等，邏輯電路可舉反相器、NOR、NAND、觸發器、位移暫存器等。又，記憶體電路可舉SRAM(Static Random Access Memory)、ROM(Read Only Memory)等。又，差動放大電路可舉差動放大器等。又，亦可為ID標籤會IC標籤的無線通信電路等。
以上，有關本發明的半導體裝置及薄膜電晶體、以及該等的製造方法，是顯示較佳的實施形態來進行說明，但本發明的半導體裝置及薄膜電晶體、以及該等的製造方法並非限於上述實施形態，只要在本發明的範圍內當然可實施各種的變更。
例如，使非晶質氧化物層局部結晶化的方法，並非限於上述雷射退火、電漿處理、燈加熱等的方法，亦可使用 各種的結晶化方法。
又，本發明的薄膜電晶體及薄膜電晶體的製造方法作為TFT基板(薄膜電晶體基板)的發明亦有效。
〔產業上的利用可能性〕
本發明的半導體裝置及薄膜電晶體、以及該等的製造方法，可作為LCD或有機EL顯示器的開關元件的製造方法利用。又，可廣泛應用於對以塑膠薄膜為首的可撓性素材形成半導體的薄膜，以可撓性顯示器為首，IC卡或ID標籤等的製造方法。
1001‧‧‧薄膜電晶體
1002a‧‧‧薄膜電晶體
1002b‧‧‧薄膜電晶體
1004a‧‧‧薄膜電晶體
1005‧‧‧蕭特基二極體
1005a‧‧‧蕭特基二極體
1010‧‧‧玻璃基板
1021‧‧‧閘極電極
1022‧‧‧閘極配線
1023‧‧‧開口部
1030‧‧‧閘極絕緣膜
1041‧‧‧活性層
1042‧‧‧N型半導體
1043‧‧‧電極
1043a‧‧‧電極
1044‧‧‧電極
1044a‧‧‧電極
1051‧‧‧源極電極
1052‧‧‧源極配線
1053‧‧‧汲極電極
1054‧‧‧汲極配線
1055‧‧‧畫素電極
1056‧‧‧開口部
1051a‧‧‧源極電極
1052a‧‧‧源極配線
1053a‧‧‧汲極電極
1054a‧‧‧汲極配線
1060‧‧‧保護層
2001‧‧‧薄膜電晶體
2002a‧‧‧薄膜電晶體
2004a‧‧‧薄膜電晶體
2005‧‧‧蕭特基二極體
2010‧‧‧玻璃基板
2021‧‧‧閘極電極
2022‧‧‧閘極配線
2023‧‧‧開口部
2030‧‧‧閘極絕緣膜
2041‧‧‧活性層
2042‧‧‧N型半導體
2043‧‧‧電極
2044‧‧‧電極
2051‧‧‧源極電極
2052‧‧‧源極配線
2053‧‧‧汲極電極
2054‧‧‧汲極配線
2055‧‧‧畫素電極
2056‧‧‧開口部
2051a‧‧‧源極電極
2052a‧‧‧源極配線
2053a‧‧‧汲極電極
2054a‧‧‧汲極配線
2055a‧‧‧畫素電極
2060‧‧‧保護層
圖1是用以說明本發明的第一實施形態的薄膜電晶體的製造方法的概略流程圖。
圖2是用以說明本發明的第一實施形態的薄膜電晶體的製造方法的要部概略圖，(a)是表示形成閘極電極及閘極配線的平面圖，(b)是表示(a)的剖面圖，(c)是表示形成閘極絕緣膜、活性層、源極配線、源極電極、汲極電極、汲極配線及畫素電極的平面圖，(d)是表示(c)的剖面圖。
圖3是用以說明本發明的第一實施形態的薄膜電晶體的製造方法的要部概略圖，(a)是表示形成保護層的平面圖，(b)是表示(a)的剖面圖。
圖4是用以說明本發明的第二實施形態的薄膜電晶體 的製造方法的概略流程圖。
圖5是用以說明本發明的第二實施形態的薄膜電晶體的製造方法的要部概略圖，(a)是表示形成閘極電極、閘極配線、閘極絕緣膜、活性層、源極配線、源極電極、汲極電極、汲極配線及畫素電極的平面圖，(b)是表示(a)的剖面圖，(c)是表示形成保護層的平面圖，(d)是表示(c)的剖面圖。
圖6是用以說明閘極長度及閘極寬的概略擴大圖，(a)是表示平面圖，(b)是表示(a)的剖面圖。
圖7是用以說明本發明的第二實施形態的薄膜電晶體的製造方法的第一應用例的概略流程圖。
圖8是用以說明本發明的第二實施形態的薄膜電晶體的製造方法的第一應用例的要部概略圖，(a)是表示形成閘極電極、閘極配線、閘極絕緣膜、活性層、源極配線、源極電極、汲極電極、汲極配線、畫素電極及金屬層的平面圖，(b)是表示(a)的剖面圖，(c)是表示形成保護層的平面圖，(d)是表示(c)的剖面圖。
圖9是用以說明本發明的第二實施形態的薄膜電晶體的製造方法的第二應用例的概略流程圖。
圖10是用以說明本發明的第二實施形態的薄膜電晶體的製造方法的第二應用例的要部概略圖，(a)是表示形成閘極電極、閘極配線、閘極絕緣膜、金屬層及開口部的平面圖，(b)是表示(a)的剖面圖，(c)是表示形成源極電極、源極配線、活性層、汲極電極、汲極配線、 畫素電極及閘極配線焊墊的平面圖，(d)是表示(c)的剖面圖。
圖11是用以說明本發明的第三實施形態的薄膜電晶體的製造方法的概略流程圖。
圖12用以說明本發明的第三實施形態的薄膜電晶體的製造方法的要部概略圖，(a)是表示形成活性層的平面圖，(b)是表示(a)的剖面圖，(c)是表示形成源極配線、源極電極、汲極電極、汲極配線及畫素電極的平面圖，(d)是表示(c)的剖面圖。
圖13是用以說明本發明的第三實施形態的薄膜電晶體的製造方法的要部概略圖，(a)是表示形成閘極絕緣膜、閘極電極及閘極配線的平面圖，(b)是表示(a)的剖面圖，(c)是表示形成保護層的平面圖，(d)是表示(c)的剖面圖。
圖14是用以說明本發明的第四實施形態的薄膜電晶體的製造方法的概略流程圖。
圖15是用以說明本發明的第四實施形態的薄膜電晶體的製造方法的要部概略圖，(a)是表示形成活性層、源極配線、源極電極、汲極電極、汲極配線及畫素電極的平面圖，(b)是表示(a)的剖面圖，(c)是表示形成閘極絕緣膜、閘極電極、閘極配線及保護層的平面圖，(d)是表示(c)的剖面圖。
圖16是用以說明本發明的第四實施形態的薄膜電晶體的製造方法的第三應用例的概略流程圖。
圖17是用以說明本發明的第四實施形態的薄膜電晶體的製造方法的第三應用例的要部概略圖，(a)是表示形成閘極電極、閘極配線、閘極絕緣膜、活性層、源極配線、源極電極、汲極電極、汲極配線、畫素電極及金屬層的平面圖，(b)是表示(a)的剖面圖，(c)是表示形成保護層的平面圖，(d)是表示(c)的剖面圖。
圖18是表示本發明的第一實施形態的半導體裝置之蕭特基二極體的要部概略剖面圖。
圖19是表示本發明的第二實施形態的半導體裝置之蕭特基二極體的要部概略剖面圖。
圖20是表示本發明的第三實施形態的半導體裝置之蕭特基二極體的要部概略剖面圖。
圖21是用以說明本發明的第五實施形態的薄膜電晶體的製造方法的概略流程圖。
圖22是用以說明本發明的第五實施形態的薄膜電晶體的製造方法的要部概略圖，(a)是表示形成閘極電極及閘極配線的平面圖，(b)是表示(a)的剖面圖，(c)是表示形成閘極絕緣膜、活性層、源極配線、源極電極、汲極電極、汲極配線及畫素電極的平面圖，(d)是表示(c)的剖面圖。
圖23是用以說明本發明的第五實施形態的薄膜電晶體的製造方法的要部概略圖，(a)是表示形成保護層的平面圖，(b)是表示(a)的剖面圖。
圖24是用以說明本發明的第六實施形態的薄膜電晶 體的製造方法的概略流程圖。
圖25是用以說明本發明的第六實施形態的薄膜電晶體的製造方法的要部概略圖，(a)是表示形成閘極電極、閘極配線、閘極絕緣膜、活性層、源極配線、源極電極、汲極電極、汲極配線及畫素電極的平面圖，(b)是表示(a)的剖面圖，(c)是表示形成保護層的平面圖，(d)是表示(c)的剖面圖。
圖26是用以說明閘極長度及閘極寬的概略擴大圖，(a)是表示平面圖，(b)是表示(a)的剖面圖。
圖27是用以說明本發明的第六實施形態的薄膜電晶體的製造方法的第四應用例的概略流程圖。
圖28是用以說明本發明的第六實施形態的薄膜電晶體的製造方法的第四應用例的要部概略圖，(a)是表示形成閘極電極、閘極配線、閘極絕緣膜、活性層、源極配線、源極電極、汲極電極、汲極配線、畫素電極及金屬層的平面圖，(b)是表示(a)的剖面圖，(c)是表示形成保護層的平面圖，(d)是表示(c)的剖面圖。
圖29是用以說明本發明的第六實施形態的薄膜電晶體的製造方法的第五應用例的概略流程圖。
圖30是用以說明本發明的第六實施形態的薄膜電晶體的製造方法的第五應用例的要部概略圖，(a)是表示形成閘極電極、閘極配線、閘極絕緣膜、金屬層及開口部的平面圖，(b)是表示(a)的剖面圖，(c)是表示形成源極電極、源極配線、活性層、汲極電極、汲極配線、 畫素電極及閘極配線焊墊的平面圖，(d)是表示(c)的剖面圖。
圖31是用以說明本發明的第七實施形態的薄膜電晶體的製造方法的概略流程圖。
圖32是用以說明本發明的第七實施形態的薄膜電晶體的製造方法的要部概略圖，(a)是表示形成活性層的平面圖，(b)是表示(a)的剖面圖，(c)是表示形成源極配線、源極電極、汲極電極、汲極配線及畫素電極的平面圖，(d)是表示(c)的剖面圖。
圖33是用以說明本發明的第七實施形態的薄膜電晶體的製造方法的要部概略圖，(a)是表示形成閘極絕緣膜、閘極電極及閘極配線的平面圖，(b)是表示(a)的剖面圖，(c)是表示形成保護層的平面圖，(d)是表示(c)的剖面圖。
圖34是用以說明本發明的第八實施形態的薄膜電晶體的製造方法的概略流程圖。
圖35是用以說明本發明的第八實施形態的薄膜電晶體的製造方法的要部概略圖，(a)是表示形成活性層、源極配線、源極電極、汲極電極、汲極配線及畫素電極的平面圖，(b)是表示(a)的剖面圖，(c)是表示形成閘極絕緣膜、閘極電極、閘極配線及保護層的平面圖，(d)是表示(c)的剖面圖。
圖36是用以說明本發明的第八實施形態的薄膜電晶體的製造方法的第六應用例的概略流程圖。
圖37是用以說明本發明的第八實施形態的薄膜電晶體的製造方法的第六應用例的要部概略圖，(a)是表示形成活性層、源極配線、源極電極、汲極電極、汲極配線、畫素電極及金屬層的平面圖，(b)是表示(a)的剖面圖，(c)是表示形成閘極絕緣膜、閘極電極、閘極配線及保護層的平面圖，(d)是表示(c)的剖面圖。
圖38是表示本發明的第八實施形態的薄膜電晶體的製造方法的第七應用例的概略流程圖。
圖39是用以說明本發明的第八實施形態的薄膜電晶體的製造方法的第七應用例的要部概略圖，(a)是表示形成活性層、源極配線、源極電極、汲極電極、汲極配線、畫素電極、金屬層、閘極絕緣膜、閘極電極及閘極配線的平面圖，(b)是表示(a)的剖面圖，(c)是表示形成保護層，蝕刻金屬層的一部份之平面圖，(d)是表示(c)的剖面圖。
圖40是表示本發明的第四實施形態的半導體裝置之蕭特基二極體的要部概略剖面圖。
圖41是用以說明以往例的TFT基板的製造方法的概略圖，(a)是表示形成閘極電極的剖面圖，(b)是表示形成蝕刻阻擋層的剖面圖，(c)是表示形成源極電極及汲極電極的剖面圖，(d)是表示形成層間絕緣膜的剖面圖，(e)是表示形成透明電極的剖面圖。
1002‧‧‧薄膜電晶體
1010‧‧‧玻璃基板
1021‧‧‧閘極電極
1022‧‧‧閘極配線
1023‧‧‧開口部
1030‧‧‧閘極絕緣膜
1041‧‧‧活性層
1051‧‧‧源極電極
1052‧‧‧源極配線
1053‧‧‧汲極電極
1054‧‧‧汲極配線
1055‧‧‧畫素電極
1056‧‧‧開口部
1060‧‧‧保護層

Claims (41)

  1. 一種半導體裝置，係具備由所定的材料構成的半導體之半導體裝置，其特徵係具備：由與上述所定的材料同組成的材料構成之導電體、及連接上述半導體與上述導電體之金屬層。
  2. 如申請專利範圍第1項之半導體裝置，其中，上述半導體係由結晶質的上述所定的材料構成，且上述導電體係由非晶質的上述所定的材料構成。
  3. 如申請專利範圍第1或2項之半導體裝置，其中，上述所定的材料係以氧化銦為主成份。
  4. 如申請專利範圍第3項之半導體裝置，其中，上述所定的材料含有正二價的金屬氧化物及/或正三價的金屬氧化物。
  5. 一種半導體裝置的製造方法，係具備：由所定的材料構成的半導體、及由與上述所定的材料同組成的材料構成的導電體之半導體裝置的製造方法，其特徵係具有：一起成膜，甚至一起形成由非晶質的上述所定的材料構成的被處理體及上述導電體之工程；使所被形成的上述被處理體結晶化而成為上述半導體之工程；形成連接上述半導體與上述導電體的金屬層之工程。
  6. 如申請專利範圍第5項之半導體裝置的製造方法，其中，上述所定的材料係以氧化銦為主成份。
  7. 如申請專利範圍第6項之半導體裝置的製造方 法，其中，上述所定的材料含有正二價的金屬氧化物及/或正三價的金屬氧化物。
  8. 一種薄膜電晶體，係具備閘極電極、閘極絕緣膜、活性層、源極電極、汲極電極、及畫素電極之薄膜電晶體，其特徵係具備：半導體，其係由所定的材料構成，形成上述活性層；導電體，其係由與上述所定的材料同組成的材料構成，形成上述源極電極、汲極電極及畫素電極的至少一個；及金屬層，其係連接上述半導體與上述導電體。
  9. 如申請專利範圍第8項之薄膜電晶體，其中，上述半導體係由結晶質的上述所定的材料構成，且上述導電體係由非晶質的上述所定的材料構成。
  10. 如申請專利範圍第8或9項之薄膜電晶體，其中，上述所定的材料係以氧化銦為主成份。
  11. 如申請專利範圍第10項之薄膜電晶體，其中，上述所定的材料含有正二價的金屬氧化物及/或正三價的金屬氧化物。
  12. 一種薄膜電晶體的製造方法，係具備：由所定的材料構成，形成活性層的半導體，及由與上述所定的材料同組成的材料構成，形成源極電極、汲極電極及畫素電極的導電體，之薄膜電晶體的製造方法，其特徵係具有：在基板的上方形成閘極電極之工程； 在上述基板及閘極電極的上方形成閘極絕緣膜之工程；在上述閘極絕緣膜的上方，一起成膜，甚至一起形成由非晶質的上述所定的材料構成，成為上述活性層的被處理體、及上述導電體之工程；使所被形成的上述被處理體結晶化而成為上述半導體之工程；及形成連接上述半導體與上述導電體的金屬層之工程。
  13. 一種薄膜電晶體的製造方法，係具備：由所定的材料構成，形成活性層的半導體，及由與上述所定的材料同組成的材料構成，形成源極電極、汲極電極及畫素電極的導電體，之薄膜電晶體的製造方法，其特徵係具有：在基板的上方，一起成膜，甚至一起形成由非晶質的上述所定的材料構成，成為上述活性層的被處理體、及上述導電體之工程；使所被形成的上述被處理體結晶化而成為上述半導體之工程；在上述基板、半導體及導電體的上方形成閘極絕緣膜之工程；在上述半導體的上方之上述閘極絕緣膜的上方形成閘極電極之工程；形成連接上述半導體與上述導電體的金屬層之工程。
  14. 如申請專利範圍第12或13項之薄膜電晶體的製 造方法，其中，具有形成保護層之工程。
  15. 如申請專利範圍第12或13項之薄膜電晶體的製造方法，其中，上述所定的材料係以氧化銦為主成份。
  16. 如申請專利範圍第15項之薄膜電晶體的製造方法，其中，上述所定的材料含有正二價的金屬氧化物及/或正三價的金屬氧化物。
  17. 一種半導體裝置，係具備由所定的材料構成的導電體之半導體裝置，其特徵係具備：藉由對上述所定的材料進行電漿處理而被半導體化的半導體。
  18. 如申請專利範圍第17項之半導體裝置，其中，上述所定的材料為非晶質金屬氧化物。
  19. 如申請專利範圍第18項之半導體裝置，其中，上述非晶質金屬氧化物含有氧化銦、氧化鋅及氧化錫的其中至少一個。
  20. 如申請專利範圍第19項之半導體裝置，其中，上述非晶質金屬氧化物含有正二價的金屬氧化物、正三價的金屬氧化物及正四價的金屬氧化物的其中至少一個。
  21. 一種半導體裝置的製造方法，係具備：由所定的材料構成的導電體、及以上述所定的材料作為基材的半導體之半導體裝置的製造方法，其特徵係具有：藉由電漿處理來使上述所定的材料半導體化，成為上述半導體之工程。
  22. 一種半導體裝置的製造方法，係具備：由所定的材料構成的導電體、及以上述所定的材料作為基材的半導 體之半導體裝置的製造方法，其特徵係具有：使上述所定的材料成膜，形成被處理體及上述導電體之工程；及藉由電漿處理來使上述被處理體半導體化，成為上述半導體之工程。
  23. 一種半導體裝置的製造方法，係具備：由所定的材料構成的導電體、及以上述所定的材料作為基材的半導體之半導體裝置的製造方法，其特徵係具有：使上述所定的材料成膜之工程；藉由電漿處理來使所被成膜的上述所定的材料的一部份半導體化之工程；及蝕刻所被成膜之上述所定的材料，而形成上述導電體及半導體之工程。
  24. 如申請專利範圍第22或23項之半導體裝置的製造方法，其中，藉由上述電漿處理來半導體化時，使用遮蔽層，其係覆蓋作為上述導電體的區域，且具有用以使電漿接觸於被半導體化的區域之開口部。
  25. 如申請專利範圍第21~23項中的任一項所記載之半導體裝置的製造方法，其中，上述所定的材料為非晶質金屬氧化物。
  26. 如申請專利範圍第25項之半導體裝置的製造方法，其中，上述非晶質金屬氧化物含有氧化銦、氧化鋅及氧化錫的其中至少一個。
  27. 如申請專利範圍第26項之半導體裝置的製造方 法，其中，上述非晶質金屬氧化物含有正二價的金屬氧化物、正三價的金屬氧化物及正四價的金屬氧化物的其中至少一個。
  28. 一種薄膜電晶體，係具備閘極電極、閘極絕緣膜、活性層、源極電極、汲極電極、及、畫素電極之薄膜電晶體，其特徵係具備：導電體，其係由所定的材料構成，形成上述源極電極、汲極電極及畫素電極的至少一個；及上述活性層，其係藉由對上述所定的材料進行電漿處理來半導體化。
  29. 如申請專利範圍第28項之薄膜電晶體，其中，上述所定的材料為非晶質金屬氧化物。
  30. 如申請專利範圍第29項之薄膜電晶體，其中，上述非晶質金屬氧化物含有氧化銦、氧化鋅及氧化錫的其中至少一個。
  31. 如申請專利範圍第30項之薄膜電晶體，其中，上述非晶質金屬氧化物含有正二價的金屬氧化物、正三價的金屬氧化物及正四價的金屬氧化物的其中至少一個。
  32. 一種薄膜電晶體的製造方法，係具備：由所定的材料構成，形成源極電極、汲極電極及畫素電極的至少一個的導電體、及以上述所定的材料作為基材，形成活性層的半導體之薄膜電晶體的製造方法，其特徵係具有：藉由電漿處理來使上述所定的材料半導體化，成為上述半導體之工程。
  33. 一種薄膜電晶體的製造方法，係具備：由所定的材料構成，形成源極電極、汲極電極及畫素電極的至少一個的導電體、及以上述所定的材料作為基材，形成活性層的半導體之薄膜電晶體的製造方法，其特徵係具有：使上述所定的材料成膜，形成被處理體及上述導電體之工程；及藉由電漿處理來使上述被處理體半導體化，成為上述半導體之工程。
  34. 一種薄膜電晶體的製造方法，係具備：由所定的材料構成，形成源極電極、汲極電極及畫素電極的至少一個的導電體、及以上述所定的材料作為基材，形成活性層的半導體之薄膜電晶體的製造方法，其特徵係具有：使上述所定的材料成膜之工程；藉由電漿處理來使所被成膜之上述所定的材料的一部份半導體化之工程；及蝕刻所被成膜之上述所定的材料，而形成上述導電體及半導體之工程。
  35. 如申請專利範圍第33或34項之薄膜電晶體的製造方法，其中，藉由上述電漿處理來半導體化時，使用遮蔽層，其係覆蓋作為上述導電體的區域，且具有用以使電漿接觸於被半導體化的區域之開口部。
  36. 如申請專利範圍第32~34項中的任一項所記載之薄膜電晶體的製造方法，其中，具有形成保護層的工程。
  37. 如申請專利範圍第32~34項中的任一項所記載之薄膜電晶體的製造方法，其中，上述所定的材料為非晶質金屬氧化物。
  38. 如申請專利範圍第37項之薄膜電晶體的製造方法，其中，上述非晶質金屬氧化物含有氧化銦、氧化鋅及氧化錫的其中至少一個。
  39. 如申請專利範圍第38項之薄膜電晶體的製造方法，其中，上述非晶質金屬氧化物含有正二價的金屬氧化物、正三價的金屬氧化物及正四價的金屬氧化物的其中至少一個。
  40. 一種半導體裝置，係具備結晶質的半導體之半導體裝置，該結晶質的半導體係包含：主成分的氧化銦、及正二價的金屬氧化物及/或正三價的金屬氧化物，其特徵為：上述半導體為IYbO(氧化銦-氧化鐿)或IGZO(氧化銦-氧化鎵-氧化鋅)，具備具有與上述半導體同組成的材料之非晶質的導電體。
  41. 一種薄膜電晶體，係具備閘極電極、閘極絕緣膜、活性層、源極電極、汲極電極、及畫素電極之薄膜電晶體，其特徵係具備：結晶質的半導體，其係包含主成分的氧化銦、及正二價的金屬氧化物及/或正三價的金屬氧化物，成為上述活性層；及 非晶質的導電體，其係具有與上述半導體同組成的材料，成為上述源極電極、汲極電極及畫素電極，上述半導體為IYbO(氧化銦-氧化鐿)或IGZO(氧化銦-氧化鎵-氧化鋅)。
TW097116821A 2007-05-08 2008-05-07 Semiconductor devices and thin film transistors, and the like TWI512996B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007123776 2007-05-08
JP2007135831 2007-05-22

Publications (2)

Publication Number Publication Date
TW200901482A TW200901482A (en) 2009-01-01
TWI512996B true TWI512996B (zh) 2015-12-11

Family

ID=39943610

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097116821A TWI512996B (zh) 2007-05-08 2008-05-07 Semiconductor devices and thin film transistors, and the like

Country Status (4)

Country Link
US (1) US8748879B2 (zh)
JP (2) JPWO2008136505A1 (zh)
TW (1) TWI512996B (zh)
WO (1) WO2008136505A1 (zh)

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101612130B1 (ko) * 2007-03-20 2016-04-12 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 산화물 반도체막 및 반도체 디바이스
JP5319961B2 (ja) * 2008-05-30 2013-10-16 富士フイルム株式会社 半導体素子の製造方法
JP2010123758A (ja) * 2008-11-19 2010-06-03 Nec Corp 薄膜デバイス及びその製造方法
JP5123141B2 (ja) * 2008-11-19 2013-01-16 株式会社東芝 表示装置
TWI529949B (zh) * 2008-11-28 2016-04-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
US8174021B2 (en) * 2009-02-06 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
JP5617174B2 (ja) * 2009-02-27 2014-11-05 大日本印刷株式会社 トランジスタ素子の製造方法
JP2010276829A (ja) * 2009-05-28 2010-12-09 Sumitomo Chemical Co Ltd 表示装置
WO2011010545A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20190141791A (ko) 2009-07-31 2019-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
EP2544237B1 (en) * 2009-09-16 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
CN102576677B (zh) 2009-09-24 2015-07-22 株式会社半导体能源研究所 半导体元件及其制造方法
KR102054650B1 (ko) 2009-09-24 2019-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101680047B1 (ko) * 2009-10-14 2016-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101745747B1 (ko) 2009-10-16 2017-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
KR101962603B1 (ko) 2009-10-16 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함한 전자 기기
SG188112A1 (en) 2009-10-30 2013-03-28 Semiconductor Energy Lab Logic circuit and semiconductor device
EP2494595A4 (en) * 2009-10-30 2015-08-26 Semiconductor Energy Lab SEMICONDUCTOR DEVICE
WO2011052411A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor
US8187929B2 (en) * 2009-11-04 2012-05-29 Cbrite, Inc. Mask level reduction for MOSFET
KR101747158B1 (ko) * 2009-11-06 2017-06-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
EP2497115A4 (en) 2009-11-06 2015-09-02 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
KR101787353B1 (ko) 2009-11-13 2017-10-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011058913A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101700154B1 (ko) 2009-11-20 2017-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 래치 회로와 회로
KR101752212B1 (ko) * 2009-11-20 2017-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102640293B (zh) * 2009-11-27 2015-07-22 株式会社半导体能源研究所 半导体器件
KR101506304B1 (ko) 2009-11-27 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
WO2011068025A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Dc converter circuit and power supply circuit
WO2011068028A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same
WO2011068021A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device
KR102333270B1 (ko) 2009-12-04 2021-12-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101777643B1 (ko) 2009-12-11 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 논리 회로, 및 cpu
WO2011070928A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5185357B2 (ja) * 2009-12-17 2013-04-17 株式会社半導体エネルギー研究所 半導体装置
KR102275522B1 (ko) 2009-12-18 2021-07-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 기기
WO2011096277A1 (en) * 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
WO2011099343A1 (en) * 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
WO2011102183A1 (en) * 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN107045235A (zh) * 2010-02-26 2017-08-15 株式会社半导体能源研究所 液晶显示装置
KR101878206B1 (ko) * 2010-03-05 2018-07-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막의 제작 방법 및 트랜지스터의 제작 방법
KR101812467B1 (ko) * 2010-03-08 2017-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
DE112011101069B4 (de) * 2010-03-26 2018-05-03 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
US9196739B2 (en) * 2010-04-02 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor film and metal oxide film
WO2011122363A1 (en) 2010-04-02 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011132625A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2011135987A1 (en) 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9496405B2 (en) 2010-05-20 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including step of adding cation to oxide semiconductor layer
CN105957802A (zh) * 2010-05-21 2016-09-21 株式会社半导体能源研究所 半导体装置及其制造方法
KR101894897B1 (ko) * 2010-06-04 2018-09-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2012002236A1 (en) * 2010-06-29 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Wiring board, semiconductor device, and manufacturing methods thereof
JP5763474B2 (ja) * 2010-08-27 2015-08-12 株式会社半導体エネルギー研究所 光センサ
WO2012029612A1 (en) * 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and method for manufacturing semiconductor device
US9546416B2 (en) * 2010-09-13 2017-01-17 Semiconductor Energy Laboratory Co., Ltd. Method of forming crystalline oxide semiconductor film
JP5275524B2 (ja) * 2010-11-17 2013-08-28 シャープ株式会社 薄膜トランジスタ基板及びそれを備えた表示装置並びに薄膜トランジスタ基板の製造方法
WO2012090799A1 (en) * 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20190007525A (ko) * 2011-01-27 2019-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6091083B2 (ja) 2011-05-20 2017-03-08 株式会社半導体エネルギー研究所 記憶装置
SG11201504734VA (en) 2011-06-17 2015-07-30 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
JP6023994B2 (ja) 2011-08-15 2016-11-09 Ｎｌｔテクノロジー株式会社 薄膜デバイス及びその製造方法
CN102629585B (zh) * 2011-11-17 2014-07-23 京东方科技集团股份有限公司 一种显示装置、薄膜晶体管、阵列基板及其制造方法
TWI605597B (zh) * 2012-01-26 2017-11-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
CN102629590B (zh) * 2012-02-23 2014-10-22 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制作方法
CN102709237B (zh) * 2012-03-05 2014-06-25 京东方科技集团股份有限公司 薄膜场效应晶体管阵列基板及其制造方法、电子器件
KR101389911B1 (ko) * 2012-06-29 2014-04-29 삼성디스플레이 주식회사 박막트랜지스터 및 이를 위한 산화아연계 스퍼터링 타겟
JP5330585B2 (ja) * 2012-10-19 2013-10-30 株式会社東芝 表示装置
US9093335B2 (en) * 2012-11-29 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Calculating carrier concentrations in semiconductor Fins using probed resistance
JP6141777B2 (ja) 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20160043142A1 (en) * 2013-03-21 2016-02-11 Industry-University Cooperation Foundation Hanyang University Two-terminal switching element having bidirectional switching characteristic, resistive memory cross-point array including same, and method for manufacturing two-terminal switching element and cross-point resistive memory array
JP5632510B2 (ja) * 2013-06-11 2014-11-26 株式会社東芝 表示装置
US9691910B2 (en) 2013-08-19 2017-06-27 Idemitsu Kosan Co., Ltd. Oxide semiconductor substrate and schottky barrier diode
CN103456742B (zh) * 2013-08-27 2017-02-15 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
JP6367655B2 (ja) * 2013-09-13 2018-08-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6424892B2 (ja) * 2014-06-26 2018-11-21 住友金属鉱山株式会社 酸化物焼結体、スパッタリング用ターゲット、及びそれを用いて得られる酸化物半導体薄膜
WO2016056206A1 (ja) * 2014-10-10 2016-04-14 株式会社Ｊｏｌｅｄ 薄膜トランジスタの製造方法
JP6851166B2 (ja) 2015-10-12 2021-03-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2017168572A (ja) * 2016-03-15 2017-09-21 住友金属鉱山株式会社 酸化物半導体薄膜、酸化物焼結体、薄膜トランジスタ及び表示装置
WO2017187486A1 (ja) * 2016-04-25 2017-11-02 堺ディスプレイプロダクト株式会社 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
US10205008B2 (en) 2016-08-03 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2019536284A (ja) * 2016-11-23 2019-12-12 シェンジェン ロイオル テクノロジーズ カンパニー リミテッドＳｈｅｎｚｈｅｎ Ｒｏｙｏｌｅ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．， Ｌｔｄ． アレイ基板及びアレイ基板の製造方法
JP2018098313A (ja) * 2016-12-12 2018-06-21 株式会社ブイ・テクノロジー 酸化物半導体装置の製造方法
JP7126823B2 (ja) 2016-12-23 2022-08-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN110767745A (zh) * 2019-09-18 2020-02-07 华南理工大学 复合金属氧化物半导体及薄膜晶体管与应用

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268724A (ja) * 2004-03-22 2005-09-29 Sony Corp 電子素子およびその製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP4988087B2 (ja) * 2000-12-28 2012-08-01 株式会社ビスティ パチンコ類遊技機の賞球払出経路
KR100688372B1 (ko) * 2002-04-16 2007-03-02 샤프 가부시키가이샤 기판, 그 기판을 구비한 액정 표시 장치 및 기판을제조하는 방법
TWI227529B (en) * 2002-05-22 2005-02-01 Kawasaki Masashi Semiconductor device and display device using the same
JP2004235180A (ja) 2003-01-28 2004-08-19 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2004319655A (ja) 2003-04-15 2004-11-11 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2004317685A (ja) 2003-04-15 2004-11-11 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2005017669A (ja) 2003-06-26 2005-01-20 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2005019664A (ja) 2003-06-26 2005-01-20 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2005106881A (ja) 2003-09-29 2005-04-21 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2005108912A (ja) 2003-09-29 2005-04-21 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2006019479A (ja) * 2004-07-01 2006-01-19 Fuji Photo Film Co Ltd 光電変換要素、その製造方法、カラーセンサー及びカラー撮像システム
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
JP5126730B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
JP2006165530A (ja) 2004-11-10 2006-06-22 Canon Inc センサ及び非平面撮像装置
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998374A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5328083B2 (ja) * 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268724A (ja) * 2004-03-22 2005-09-29 Sony Corp 電子素子およびその製造方法

Also Published As

Publication number Publication date
US8748879B2 (en) 2014-06-10
JP2012216863A (ja) 2012-11-08
TW200901482A (en) 2009-01-01
WO2008136505A1 (ja) 2008-11-13
JPWO2008136505A1 (ja) 2010-07-29
US20110260157A1 (en) 2011-10-27

Similar Documents

Publication Publication Date Title
TWI512996B (zh) Semiconductor devices and thin film transistors, and the like
JP6363761B2 (ja) 半導体装置
KR102113427B1 (ko) 반도체 장치
TWI484640B (zh) 氧化物半導體層和半導體裝置
JP5698431B2 (ja) 薄膜トランジスタ及びその製造方法
KR102655144B1 (ko) 반도체 장치 및 그 제작 방법
TWI478346B (zh) 半導體裝置及其製造方法
US8389996B2 (en) Method for forming semiconductor film, method for forming semiconductor device and semiconductor device
WO2012063588A1 (ja) 配線構造
TW200845399A (en) Non-crystalline oxide semiconductor thin film, process for producing the same, process for producing thin-film transistor, field-effect transistor, light emitting device, display device, and sputtering target
KR20090118395A (ko) 반도체 장치 및 이의 제조 방법
JP5552440B2 (ja) トランジスタの製造方法
TW201138026A (en) Semiconductor device
JP2008311342A (ja) 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
TW201937744A (zh) 裝置及方法
CN105575803B (zh) 场效应晶体管的制造方法
TW201023357A (en) Thin film transistor having high-purity crystalline indium oxide semiconductor film, and method for manufacturing the thin film transistor
JP6613314B2 (ja) 薄膜トランジスタ、酸化物半導体膜及びスパッタリングターゲット
JP2014222690A (ja) 半導体装置
CN117116952A (zh) 薄膜晶体管阵列驱动背板及其制备方法
CN117199083A (zh) 薄膜晶体管阵列驱动背板及其制备方法
CN107749422A (zh) 氧化物半导体薄膜晶体管

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees