TWI442536B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI442536B
TWI442536B TW097127968A TW97127968A TWI442536B TW I442536 B TWI442536 B TW I442536B TW 097127968 A TW097127968 A TW 097127968A TW 97127968 A TW97127968 A TW 97127968A TW I442536 B TWI442536 B TW I442536B
Authority
TW
Taiwan
Prior art keywords
antenna
structures
semiconductor device
pair
conductive layer
Prior art date
Application number
TW097127968A
Other languages
English (en)
Other versions
TW200924154A (en
Inventor
Shunpei Yamazaki
Jun Koyama
Kiyoshi Kato
Takaaki Koen
Yuto Yakubo
Makoto Yanagisawa
Hisashi Ohtani
Eiji Sugiyama
Nozomi Horikoshi
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200924154A publication Critical patent/TW200924154A/zh
Application granted granted Critical
Publication of TWI442536B publication Critical patent/TWI442536B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07735—Physical layout of the record carrier the record carrier comprising means for protecting against electrostatic discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07722—Physical layout of the record carrier the record carrier being multilayered, e.g. laminated sheets
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07794—Antenna details the record carrier comprising a booster or auxiliary antenna in addition to the antenna connected directly to the integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

半導體裝置及其製造方法
本發明涉及能夠進行無線通信的半導體裝置及其製造方法。
用於藉由無線發送和接收信號(RFID：射頻識別)識別個體物件的技術已經在各種領域中得到實際應用，而且作為新的資訊通信模式這種技術的市場有望進一步擴張。RF標簽也稱為ID晶片、無線標簽、或IC標簽，且典型包括天線和用半導體基板形成的積體電路(IC晶片)。在RFID中，信號通常在也稱為讀取器或讀寫器的詢問器與RF標簽之間無線發送和接收。RF標簽常常採用卡、或比卡小的晶片的形式。但是，它們可以根據預期的用途採用各種形式。
更進一步地，RF標簽本身具有撓性時，RF標簽可以附著於具有撓性的材料(撓性材料)，例如紙或塑膠。使用撓性基板的RF標簽的結構在專利文件1(日本公開專利申請No. 2005-229098)中公開。具有撓性的RF標簽可以更廣泛地使用，並且RF標簽有望應用於更廣闊的領域。
由於RF標簽有望在多種領域中使用，在實際應用中在任何環境下都保證可靠性是重要的目標。
一個示例是在對外力的抵抗力方面的可靠性。RF標簽被分成以下類型：具有外部天線的標簽，其中積體電路和天線被單獨形成並連接；和具有晶片上天線的標簽，其中積體電路和天線在一個基板上形成(集成)。具有外部天線的標簽的優點是對天線的尺寸或形狀沒有限制並且可以增大通信範圍，與具有晶片上天線的標簽不同。但是，在使用撓性基板的RF標簽的情形中，積體電路與天線之間的連接在有外力施加於基板時容易被切斷，而且在對外力的抵抗力方面的可靠性與具有晶片上天線的標簽相比不是很充分。此外，與具有晶片上天線的標簽相比，積體電路與天線之間的連接部分的初始缺陷導致成品率的下降。
為了向RF標簽添加功能，積體電路的尺寸和記憶體容量不可避免地增大。但是，隨著電路尺寸的增加和記憶體容量的增大，積體電路佔有的面積也趨於增大，並且從而減小了RF標簽在對外力的抵抗力方面的可靠性。因此，出現了這樣的問題，有望用於多種應用的RF標簽的上述優點沒有得到充分利用。更進一步地，即使積體電路佔有的面積沒有改變，仍然存在用於提高使用撓性基板的標簽在對從外部局部施加的壓力(壓緊力)的抵抗力方面的可靠性的空間。
另外，在積體電路中，容易發生靜電放電(ESD)，其中半導體元件退化或被藉由充電積聚的電荷的釋放損壞。特別在諸如塑膠的絕緣基板中容易發生充電。因此，不僅必須在積體電路中提供用於保證放電路徑的保護電路，而且還要為支撐積體電路的基板採取針對ESD的措施。RF標簽上覆蓋能防止充電的導電基板以便防止ESD時，電波可能被阻塞，這可能影響來自詢問器的信號或功率的接收。
鑒於上述問題，本發明的目的是提供在對外力、特別是壓緊力的抵抗力方面的高可靠性，和在不妨礙能夠進行無線通信的半導體裝置中的電波接收的情況下防止積體電路中的靜電放電。
本發明的半導體裝置包括連接到積體電路的晶片上天線(第一天線)和在無接觸的情況下將包含在接收的電波中的信號或功率發送到晶片上天線的增益天線(booster antenna)(第二天線)。在本發明的半導體裝置中，積體電路和晶片上天線插在藉由用樹脂填充纖維體形成的一對結構體之間。結構體中的一個設置在晶片上天線與增益天線之間。具有約為106 至1014 Ω/cm2 的表面電阻值的導電抗靜電膜在每個結構體的至少一個表面上形成。抗靜電膜可以在與積體電路和晶片上天線相對的一側、或不與積體電路和晶片上天線相對的一側上形成。更進一步地，抗靜電膜可以在結構體的任何一個表面上或結構體的兩個表面上都形成。
具體地，結構體可以藉由用有機樹脂填充有機化合物或無機化合物的纖維體形成。包括積體電路的層(元件層)和結構體可以藉由熱壓黏結相互固定。或者，可以提供用於固定元件層和結構體的層。又或者，將纖維體放在元件層上，然後用有機樹脂填充纖維體，從而形成固定於元件層的結構體。
元件層的厚度為1至10μm，最好為1至5μm。結構體對的總厚度最好為20至100μm。用這樣的厚度，可以製造能被彎曲的半導體裝置。
作為纖維體，可以使用採用了有機化合物或無機化合物的高強度纖維的紡織物或無紡織物。高強度纖維具體地說是具有高拉伸彈性模量或高楊氏模量的纖維。藉由使用高強度纖維作為纖維體，即使壓緊力局部施加於半導體裝置，壓力也會被散佈於整個纖維體，並且可以防止半導體裝置的一部分被伸長。也就是說，可以防止因半導體裝置的一部分的伸長而導致的佈線、半導體元件等的破壞。更進一步地，作為有機樹脂，可以使用熱塑性樹脂或熱固性樹脂。
根據本發明，在能夠進行無線通信的半導體裝置中，可以提供在對外力、特別是壓緊力的抵抗力方面的高可靠性並且可以在不妨礙電波接收的情況下防止積體電路中的靜電放電。
在下文中，將參照附圖詳細描述本發明的實施模式和實施例。請注意本領域的技術人員容易理解可以在不脫離本發明的目的和範圍的情況下以各種方式修改模式和細節。因此，本發明不應理解為局限於實施模式和實施例的說明。
(實施模式1)
圖1A是圖解本發明的半導體裝置的疊層結構的立體圖。本發明的半導體裝置包括積體電路101和連接到積體電路101的晶片上天線102。積體電路101和晶片上天線102以集成方式形成。也就是說，晶片上天線102直接在積體電路101上形成並以連接到積體電路101的方式形成。積體電路101和晶片上天線102設置在藉由用樹脂填充纖維體形成的結構體103和104之間。此外，本發明的半導體裝置包括增益天線105。結構體104插在晶片上天線102與增益天線105之間。請注意圖1A圖解其中增益天線105在支撐基板106上形成的示例。
圖4A是圖1A所示的晶片上天線102和積體電路101的放大圖。雖然在圖1A和4A中晶片上天線102是具有一個線圈的矩形環路天線，但本發明不限於這種結構。環路天線的形狀不限於矩形而是可以是具有曲線的形狀，例如圓形。線圈的數目不限於一個而是可以是多個。請注意當晶片上天線102具有一個線圈時，積體電路101與晶片上天線102之間產生的寄生電容可以減小。
更進一步地，在圖1A和4A中，晶片上天線102經佈置以致圍繞積體電路101的週邊。晶片上天線102設置在沒有設置積體電路101的區域中，與虛線所示的饋電部分108相應的部分除外。請注意本發明不限於這種結構，並且如圖4B所示，晶片上天線202可以經佈置以致至少部分地與積體電路101重疊，與虛線所示的饋電部分108相應的部分除外。請注意當如圖1A和4A所示晶片上天線102佈置在沒有設置積體電路101的區域中時，積體電路101與晶片上天線102之間產生的寄生電容可以減小。
另外，增益天線105為矩形環狀，在被虛線107圍繞的區域中具有一個線圈，但是本發明不限於這種結構。增益天線105的環狀部分不限於矩形，而是可以是具有曲線的形狀，例如圓形。線圈的數目不限於一個，而是可以是多個。
增益天線105可以藉由主要在虛線107圍繞的環路形區域中的電磁感應向/從晶片上天線102發送和接收信號或供電。此外，增益天線105可以藉由主要在除虛線107圍繞的部分之外的區域中的電波向/從詢問器發送和接收信號或供電。在詢問器與半導體裝置之間，用作載體的電波(載波)的頻率最好約為30MHz至5GHz，並且例如可以使用950MHz或2.45GHz的頻帶。
接下來，描述結構體103和104的結構和佈置。圖1B是本發明的半導體裝置的立體圖，其中在圖1A中示出的積體電路101、晶片上天線102、結構體103和104、以及在支撐基板106上形成的增益天線105被堆疊在一起。圖1C是圖1B中虛線A-A’的橫斷面圖。
結構體103包括有機化合物或無機化合物的纖維體103a和填充纖維體103a的有機樹脂103b。以類似方式，結構體104包括有機化合物或無機化合物的纖維體104a和填充纖維體104a的有機樹脂104b。
請注意本實施模式圖解結構體103和104中使用單層纖維體的情形；但是本發明不限於這種結構。在每個結構體中，可以堆疊兩層或更多層纖維體。特別是當每個結構體中使用三層或更多層纖維體時，半導體裝置在對外力、尤其是壓緊力的抵抗力方面的可靠性得到提高。
積體電路101和晶片上天線102設置在結構體103和104之間。結構體104設置在晶片上天線102和增益天線105之間。請注意在圖1C中，與晶片上天線102相比積體電路101設置得距離增益天線105更近；但是本發明不限於這種結構。與積體電路101相比晶片上天線102可以設置得距離增益天線105更近。
更進一步地，在本發明中，具有導電性和約為106 至1014 Ω/cm2 的表面電阻值的抗靜電膜109和抗靜電膜110分別在結構體103和104的至少一個表面上形成。具體地，在圖1C中，抗靜電膜109在積體電路101和晶片上天線102上方的一側形成，有結構體103插在它們之間。請注意本發明不限於這種結構。抗靜電膜109可以設置在結構體103與積體電路101和晶片上天線102之間，或者兩個抗靜電膜109可以以結構體103插在兩個抗靜電膜109之間的形式形成。以類似方式，在圖1C中，抗靜電膜110在積體電路101和晶片上天線102下方的一側形成，有結構體104插在它們之間。請注意本發明不限於這種結構。抗靜電膜110可以設置在結構體104與積體電路101和晶片上天線102之間，或者兩個抗靜電膜110可以以結構體104插在兩個抗靜電膜110之間的形式形成。
圖3A是沿虛線A-A’的橫斷面圖，其中抗靜電膜109設置在結構體103與積體電路101和晶片上天線102之間；且抗靜電膜110設置在結構體104與積體電路101和晶片上天線102之間。圖3B是沿虛線A-A’的橫斷面圖，其中抗靜電膜109在結構體103的兩個表面上形成；且抗靜電膜110在結構體104的兩個表面上形成。圖3C是沿虛線A-A’的橫斷面圖，其中兩個抗靜電膜109以結構體103插在它們之間的形式形成，兩個抗靜電膜110以結構體104插在它們之間的形式形成，並且抗靜電膜109或抗靜電膜110中使用的材料分散在包含在結構體103中的有機樹脂103b中和包含在結構體104中的有機樹脂104b中。
對於抗靜電膜109和110，可以使用表面活性劑、導電聚合物、其中分散有諸如炭黑或銀的導電顆粒的樹脂、矽氧烷基樹脂、矽氧烷基材料等等。表面活性劑的具體例子包括非離子表面活性劑，諸如甘油脂肪酸酯、聚氧乙烯烷基醚、聚氧乙烯烷基苯基醚、N,N-雙(2-羥基乙基)烷基胺、N-2-羥基乙基-N-2-羥烷基胺、聚氧乙烯烷基胺、聚氧乙烯烷基胺脂肪酸酯、和烷基二乙醇醯胺；陰離子表面活性劑，諸如烷基磺酸鹽、烷基苯磺酸鹽和磷酸烷基酯；陽離子表面活性劑，諸如四烷基銨鹽和三烷基苯甲基銨鹽；和兩性表面活性劑，諸如烷基甜菜堿和烷基咪唑甜菜堿。使用表面活性劑時，抗靜電膜109和110中的每一個的厚度最好約為0.01至1μm。導電聚合物的例子包括聚吡咯基和聚噻吩基聚合物。請注意矽氧烷基樹脂是由作為原料的矽氧烷基材料形成的並具有Si-O-Si鍵的樹脂。除作為取代基的氫之外，矽氧烷基樹脂還可以包含氟、烷基和芳烴中的至少一個。低聚物也包含在矽氧烷基樹脂中。
積體電路101和晶片上天線102可以直接地或用充當黏合劑的黏合層固定於結構體103和104。
結構體103的厚度和結構體104的厚度可以製成近似相同的，具體地，一個結構體的厚度與另一個結構體的厚度的比為1:0.8至1:1.2，並且有機樹脂103b和104b使用相同的材料，由此可以減少半導體裝置的翹曲。此外，藉由使結構體103的厚度與結構體104的厚度近似相同，具體地，藉由使一個結構體的厚度與另一個結構體的厚度的比為1:0.8至1:1.2，當半導體裝置因應力的施加而彎曲時，可以防止壓力局部施加於設置在結構體103和104之間的積體電路101和晶片上天線102。因此，可以提高半導體裝置的可靠性。
具體地，結構體103和104合起來的厚度最好為20至100μm。能被彎曲的薄半導體裝置可以用具有上述厚度的結構體形成。
作為有機樹脂103b和104b，可以使用熱固性樹脂，諸如環氧樹脂、不飽和聚酯樹脂、聚醯亞胺樹脂、雙馬來醯亞胺三嗪樹脂、或氰酸鹽樹脂；熱塑性樹脂，諸如聚苯氧基樹脂、聚醚醯亞胺樹脂、或氟樹脂；多種上述熱固性樹脂和熱塑性樹脂。藉由使用上述有機樹脂，纖維體可以藉由熱處理固定於積體電路101和晶片上天線102。請注意有機樹脂103b和104b的玻璃化轉變溫度越高，最好，積體電路101和晶片上天線102受到局部施加壓力的損壞越少。
高導熱性填料可以分散在有機樹脂103b和104b中或纖維束中。高導熱性填料的例子包括鋁氮化物、硼氮化物、矽氮化物、氧化鋁、和銀、銅的金屬顆粒等。有機樹脂或纖維束中包括高導熱性填料時，積體電路101和晶片上天線102中產生的熱可以被輕易地釋放到外面。因此，可以抑制半導體裝置中的蓄熱，且可以降低半導體裝置的破壞。
纖維體103a和104a中的每一個都是使用有機化合物或無機化合物的高強度纖維的紡織物或無紡織物。纖維體103a和104a這樣佈置以致與積體電路101和晶片上天線102的整個表面重疊。高強度纖維具體地說是具有高拉伸彈性模量或高楊氏模量的纖維。高強度纖維的典型例子包括聚乙烯醇纖維、聚酯纖維、聚醯胺纖維、聚乙烯纖維、芳族聚醯胺纖維、聚對苯撐苯並二噁唑纖維、玻璃纖維、和碳纖維。玻璃纖維的例子包括使用E玻璃、S玻璃、D玻璃、Q玻璃等的玻璃纖維。請注意纖維體103a和104a可以由上述高強度纖維中的一種或多種形成。
或者，纖維體103a和104a可以是使用用於經紗和緯紗的纖維束(單紗)(在下文中，纖維束稱為紗束)形成的紡織物，或藉由以隨機方式或在一個方向上堆疊多種纖維的紗束獲得的無紡織物。在紡織物的情形中，可以酌情使用平紋織物、斜紋織物、緞紋織物等等。
紗束可以具有圓形或橢圓形橫截面。作為纖維紗束，可以使用已經經歷過用高壓水流、用液體作為介質的高頻率振動、連續超聲振動進行的纖維開松、用滾筒進行的壓緊等的纖維紗束。經過纖維開松的纖維紗束具有大的寬度，具有在厚度方向上數目更少的單紗，並具有橢圓形或扁平形的橫截面。更進一步地，用鬆散的加撚紗作為纖維紗束時，紗束被輕易地打平並具有橢圓形或扁平形的橫截面。藉由使用如上所述具有橢圓形或扁平形橫截面的紗束，製成薄的纖維體103a和104a是可能的。因此，結構體103和104可以製成薄的，並且因此可以製造薄的半導體裝置。紗束的直徑為4至200μm以及4至400μm時本發明的效果得到證實。理論上，紗束的直徑甚至可以更小。此外，纖維的厚度為4至20μm時，本發明的效果得到證實。理論上，纖維的厚度甚至可以更小，並且纖維的厚度視纖維的材料而定。
請注意在本說明書的附圖中，纖維體103a和104a作為紡織物示出，其中該紡織物為使用每個均具有橢圓形橫截面的紗束的平紋織物。
圖5A和5B均是纖維體103a和104a的俯視平面圖，其中該纖維體103a和104a是用用於經紗和緯紗的纖維紗束形成的紡織物。
如圖5A所示，纖維體103a和104a是用以固定距離間隔的經紗150和以固定距離間隔的緯紗151紡織的。這種用經紗150和緯紗151形成的纖維體具有沒有經紗150和緯紗151的區域(籃孔(basket holes)152)。有機樹脂103b和104b進一步填充這樣的纖維體103a和104a；因此可以進一步增加纖維體103a和104a與積體電路101和晶片上天線102之間的黏結。
如圖5B所示，在纖維體103a和104a的每一個中，經紗150和緯紗151的密度可以高並且籃孔152的比例可以低。典型地，籃孔152的尺寸最好小於局部壓緊部分的面積，並且最好具有一邊長度為0.01至0.2mm的矩形形狀。纖維體103a和104a的每一個中的籃孔152具有這樣小的面積時，即使纖維體103a和104a受到具有尖銳末端的構件(典型地為諸如鋼筆或鉛筆的書寫材料)的壓緊，壓力也能被整個纖維體103a和104a吸收。
更進一步地，為了提高有機樹脂到纖維紗束內的滲透性，纖維可以經過表面處理。表面處理的例子包括用於使纖維表面活性化的電暈放電、電漿放電等以及使用矽烷偶聯劑或鈦酸鹽偶聯劑的表面處理。
積體電路101的厚度最好為1至10μm，更最好為1至5μm。用具有這樣厚度的積體電路101，可以製造能被彎曲的半導體裝置。
纖維體103a和104a為使用經紗和緯紗的紡織物時，不同纖維體中經紗和緯紗的方向可以不同。纖維體103a和104a具有不同的經紗和緯紗方向時，可以保證半導體裝置在對任何方向上的撓曲的抵抗力方面的可靠性。更進一步地，由於施加壓緊力時結構體103和104具有不同的拉伸方向，所以由局部壓緊引起的伸展變成各向同性的。因此，可以進一步降低由壓緊引起的半導體裝置的破壞。纖維體的經紗和緯紗的方向的變化最好為30°至60°，尤其是40°至50°。請注意每個纖維體包括多個堆疊的纖維體時，在一個結構體中經紗和緯紗的方向可以相互不同。
在本發明中使用的結構體103和104中，用具有高拉伸彈性模量或高楊氏模量的高強度纖維作為纖維體。這樣，即使施加諸如點壓力或線壓力的局部施加壓力，壓緊力也被散佈於整個纖維體。因此，包括在積體電路101中的半導體元件、佈線等不被折斷，並且因此可以防止半導體裝置被毀壞。更進一步地，由於使用薄的半導體膜，可以製造薄的積體電路101。因此，與使用體半導體元件的情形不同，半導體裝置即使在半導體裝置彎曲時也不容易毀壞。
接下來，描述本發明的半導體裝置的運行。圖2圖解方塊圖的示例，其中該方塊圖圖解本發明的半導體裝置的結構。圖2中所示的半導體裝置120包括增益天線122、積體電路123、和晶片上天線124。電波從詢問器121發出時，增益天線122接收該電波，因此，增益天線122中產生交流電，而且增益天線122周圍產生磁場。然後，包括在增益天線122中的環狀部分和具有環形形狀的晶片上天線124相互電磁耦合，使得晶片上天線124中產生感應電動勢。積體電路123藉由使用該感應電動勢接收來自詢問器121的信號或功率。相反，當電流依照積體電路123中產生的信號流過晶片上天線124使得增益天線122中產生感應電動勢時，信號可以在從詢問器121發出的電波的反射波上被發送到詢問器121。
請注意增益天線122可以分成主要電磁耦合到晶片上天線124的環狀部分和主要接收來自詢問器121的電波的部分。只要主要接收來自詢問器121的電波的部分中的增益天線122具有使接收電波成為可能的形狀(諸如偶極天線、折疊偶極天線、槽縫天線、彎折線天線、微帶天線等的形狀)就是可接受的。
接下來，描述本發明的半導體裝置中包含的積體電路的結構。圖6是圖解連接到晶片上天線901的積體電路902的一種模式的方塊圖。積體電路902包括電源電路903、解調電路904、調變電路905、調節器906、控制電路907、和記憶體909。
交流電流過增益天線時，在晶片上天線901中由感應電動勢產生交流電壓。在電源電路903中，來自晶片上天線901的交流電壓被整流，並產生電源電壓。在電源電路903中產生的電源電壓被施加於控制電路907和調節器906。調節器906使來自電源電路903的電源電壓穩定或調節電壓的水平，其後，將形成的電壓供應給積體電路902中的各種電路，諸如解調電路904、調變電路905、控制電路907、或記憶體909。
解調電路904解調由晶片上天線901接收的交流電信號並將形成的信號輸出到隨後的控制電路907。控制電路907依照來自解調電路904的信號輸入進行算術處理，並獨立地生成信號。控制電路907進行算術處理時，記憶體909可以用作一級高速緩衝記憶體或二級高速緩衝記憶體。此外，控制電路907分析來自解調電路904的信號輸入，並將資訊的輸出保存在記憶體909中或依照從詢問器發出的指令的內容將指令的內容保存在記憶體909中。來自控制電路907的信號輸出被編碼並發送到調變電路905。調變電路905依照該信號向晶片上天線901施加交流電壓，由此調變增益天線正在接收的電波。晶片上天線901調變的電波被詢問器接收。請注意根據標準存在多種調變方法，例如調幅、調頻、和調相，並且可以使用任何調變方法，只要它符合標準即可。
記憶體909可以是非易失性記憶體或易失性記憶體。作為記憶體909，可以使用例如DRAM(動態隨機存取記憶體)、SRAM(靜態隨機存取記憶體)、FeRAM，光罩ROM(唯讀記憶體)、EPROM(電可編程唯讀記憶體)、快閃記憶體、有機記憶體等等。
在本發明中，圖6所示的半導體裝置可以設有振盪電路或二次電池。
雖然圖6描述只包括一個晶片上天線的半導體裝置的結構，但是本發明不限於這種結構。半導體裝置可以包括兩個晶片上天線，其中一個晶片上天線用於接收功率且另一個晶片上天線用於接收信號。設有兩個晶片上天線時，用於供電的電波的頻率和用於發送信號的電波的頻率可以獨立使用。
在本發明的半導體裝置中，使用晶片上天線，並且信號或功率可以在無接觸的情況下在增益天線與晶片上天線之間發送和接收。因此，與外部天線連接到積體電路的情形不同，積體電路與天線之間的連接可能不會被外力切斷，並且可以抑制連接的初始缺陷的出現。更進一步地，由於本發明中使用增益天線，與只使用晶片上天線的情形不同，可以獲得外部天線的下列優點。例如，天線的尺寸或形狀較少受到積體電路的面積的限制，天線能接收的電波的頻帶不特別受到限制，而且可以增大通信範圍。
另外，在本發明中，使用藉由用樹脂填充纖維體形成的一對結構體，由此可以提高半導體裝置在對外力、尤其是壓緊力的抵抗力方面的可靠性。此外，具有約為106 至1014 Ω/cm2 的表面電阻值的導電抗靜電膜在每個結構體的至少一個表面上形成時，可以在結構體具有絕緣性時防止結構體被充電而同時允許電波的傳送。更進一步地，由於在本發明中增益天線沒有連接到積體電路和晶片上天線，積體電路和晶片上天線可以完全被一對結構體包圍。因此，不僅可以提高半導體裝置在對外力的抵抗力方面的可靠性，而且可以藉由防止對半導體元件的特性產生負面影響的諸如諸如Na的鹼金屬、鹼土金屬、或濕氣的雜質進入積體電路來提高半導體裝置的可靠性。
由於本發明的半導體裝置具有在對外力的抵抗力方面的高可靠性，所以可以擴大可以使用半導體裝置的環境的條件，並且可以擴展半導體裝置的應用範圍。
(實施模式2)
發明人用ESD檢測器檢驗了施加電壓時本發明的半導體裝置的運行率。
在對半導體裝置的運行率的測試中，所有樣品都具有其中晶片上天線和積體電路插在一對結構體之間的結構，所述一對結構體中的每一個都包括單層纖維體。半導體裝置的面積為0.5mm×12.0mm。纖維體是使用經紗和緯紗的平紋織物。樣品A是其中沒有形成抗靜電膜的樣品。樣品B是其中抗靜電膜在每個結構體的側面形成的樣品，其中該抗靜電膜如在圖1C中一樣不與晶片上天線和積體電路相面對，並且陽離子表面活性劑(產品名稱：Staticide(註冊商標)，由ACL Staticide公司生產)被用於抗靜電膜。樣品C是其中抗靜電膜在每個結構體的側面形成的樣品，其中該抗靜電膜如在圖3A中一樣與晶片上天線和積體電路相面對，並且聚噻吩基導電聚合物(產品名稱：CONISOL(註冊商標)，由InsCon技術有限公司生產)被用於抗靜電膜。
在測試中，所有電壓都藉由接觸放電穿過結構體被施加於積體電路的中心部分。測試的步驟如下。首先，第一次施加+1kV的電壓並隨後用離子產生器除電約10秒鐘。其次，再一次施加-1kV的電壓並隨後用離子產生器除電約10秒鐘。然後，藉由用詢問器讀取資料來檢查半導體裝置的運行。至於其運行已經過檢查的樣品，把第一次要施加的電壓增加+1kV，把第二次要施加的電壓增加-1kV，並用相似的步驟檢查運行。
圖7圖解相對於施加的電壓沒有運行的樣品的數目。其中沒有形成抗靜電膜的所有樣品A在施加±2kV的電壓時都處於不運行狀態。相反，其中形成抗靜電膜的樣品B和樣品C的運行可以在施加多於±2kV的電壓時被檢查到。特別是在樣品B中，存在施加±8kV的電壓時可以檢查到其運行的樣品。因此，在本發明的半導體裝置中，可以防止由靜電放電引起的可靠性的下降。
(實施模式3)
發明人檢驗了進行摩擦處理時本發明的半導體裝置中的充電量。
在對充電量的測試中，所有樣品都具有其中晶片上天線和積體電路插在每個均包括單層纖維體的一對結構體之間的結構。結構體中包括的纖維體是使用經紗和緯紗的平紋織物。樣品A是其中沒有形成抗靜電膜的樣品。樣品B是其中抗靜電膜在每個結構體的側面形成的樣品，其中該抗靜電膜如在圖1C中一樣不與晶片上天線和積體電路相面對，並且矽氧烷基低聚物(產品名稱：COLCOAT，由COLCOAT有限公司生產)被用於抗靜電膜。樣品C是其中抗靜電膜在每個結構體的側面形成的樣品，其中該抗靜電膜如在圖3A中一樣與晶片上天線和積體電路相面對，並且矽氧烷基低聚物(產品名稱：COLCOAT，由COLCOAT有限公司生產)被用於抗靜電膜。樣品D是其中結構體像在圖3C中一樣插在兩個抗靜電膜之間的樣品，其中用於抗靜電膜的材料分散在結構體中包含的有機樹脂中，並且矽氧烷基低聚物(產品名稱：COLCOAT，由COLCOAT有限公司生產)被用於抗靜電膜。
摩擦處理藉由用纖維素無紡織物(產品名稱：BEMCOT(註冊商標)，由OZU公司生產和配銷；由Asahi Kasei Fibers公司提供的材料)摩擦半導體裝置的表面執行。
在本實施模式中的充電量測試中，樣品A的充電量為-582V；樣品B，-1V；樣品C，-455V；以及樣品D，-650V。因此，將矽氧烷基低聚物用於抗靜電膜時，抗靜電膜在每個結構體的側面形成，其中該抗靜電膜如在樣品B中一樣不與晶片上天線和積體電路相面對，並且因此達到了降低充電量的效果。
(實施模式4)
發明人檢驗了進行摩擦處理時本發明的半導體裝置中的充電量。
在對充電量的測試中，所有樣品都具有其中晶片上天線和積體電路插在每個均包括單層纖維體的一對結構體之間的結構。結構體中包括的纖維體是使用經紗和緯紗的平紋織物。樣品A是其中沒有形成抗靜電膜的樣品。樣品B是其中抗靜電膜在每個結構體的側面形成的樣品，其中該抗靜電膜如在圖1C中一樣不與晶片上天線和積體電路相面對，並且聚噻吩基導電聚合物(產品名稱：CONISOL(註冊商標)，由InsCon技術有限公司生產)被用於抗靜電膜。樣品C是其中抗靜電膜在每個結構體的側面形成的樣品，其中該抗靜電膜如在圖3A中一樣與晶片上天線和積體電路相面對，並且聚噻吩基導電聚合物(產品名稱：CONISOL(註冊商標)，由InsCon技術有限公司生產)被用於抗靜電膜。樣品D是其中結構體如在圖3C中一樣插在兩個抗靜電膜之間的樣品，其中用於抗靜電膜的材料分散在包括在結構體中的有機樹脂中，並且聚噻吩基導電聚合物(產品名稱：CONISOL(註冊商標)，由InsCon技術有限公司生產)被用於抗靜電膜。
摩擦處理藉由用纖維素無紡織物(產品名稱：BEMCOT(註冊商標)，由OZU公司生產和配銷；由Asahi Kasei Fibers公司提供的材料)摩擦半導體裝置的表面執行。
在本實施模式中的充電量測試中，樣品A的充電量為-685V；樣品B，+259V；樣品C，-32V；以及樣品D，-40V。因此，將聚噻吩基導電聚合物用於抗靜電膜時，抗靜電膜在每個結構體的側面形成，其中該抗靜電膜如在樣品C中一樣與晶片上天線和積體電路相面對，並且因此達到了降低充電量的效果。此外，將聚噻吩基導電聚合物用於抗靜電膜時，如在樣品D中一樣，結構體插在兩個抗靜電膜之間並且用於抗靜電膜的材料分散在包括在結構體中的有機樹脂中；因此，達到了降低充電量的效果。
(實施模式5)
發明人檢驗了進行摩擦處理時本發明的半導體裝置中的充電量。
在對充電量的測試中，所有樣品都具有其中晶片上天線和積體電路插在每個均包括單層纖維體的一對結構體之間的結構。結構體中包括的纖維體是使用經紗和緯紗的平紋織物。樣品A是其中沒有形成抗靜電膜的樣品。樣品B是其中抗靜電膜在每個結構體的側面形成的樣品，其中該抗靜電膜如在圖1C中一樣不與晶片上天線和積體電路相面對，並且陽離子表面活性劑(產品名稱：Staticide(註冊商標)，由ACL Staticide公司生產)被用於抗靜電膜。樣品C是其中抗靜電膜在每個結構體的側面形成的樣品，其中該抗靜電膜如在圖3A中一樣與晶片上天線和積體電路相面對，並且陽離子表面活性劑(產品名稱：Staticide(註冊商標)，由ACL Staticide公司生產)被用於抗靜電膜。樣品D是其中結構體如在圖3C中一樣插在兩個抗靜電膜之間的樣品，其中用於抗靜電膜的材料分散在包括在結構體中的有機樹脂中，並且陽離子表面活性劑(產品名稱：Staticide(註冊商標)，由ACL Staticide公司生產)被用於抗靜電膜。
摩擦處理藉由用纖維素無紡織物(產品名稱：BEMCOT(註冊商標)，由OZU公司生產和配銷；由Asahi Kasei Fibers公司提供的材料)摩擦半導體裝置的表面執行。
在本實施模式中的充電量測試中，樣品A的充電量為-426V；樣品B，-2V；樣品C，+283V；以及樣品D，-491V。因此，將陽離子表面活性劑用於抗靜電膜時，抗靜電膜在每個結構體的側面形成，其中該抗靜電膜如在樣品B中一樣不與晶片上天線和積體電路相面對，並且因此達到了降低充電量的效果。
(實施模式6)
在本實施模式中，描述了製造本發明的半導體裝置的方法。雖然本實施模式描述作為半導體元件示例的薄膜電晶體(TFT)，但用於本發明的半導體裝置的半導體元件不限於此。例如，可以使用記憶元件、二極體、電阻器、電容器、電感器等等以及TFT。
首先，如圖8A中所示，絕緣膜701、分離層702、絕緣膜703、和半導體膜704依次在具有耐熱性的基板700上形成。絕緣膜701、分離層702、絕緣膜703、和半導體膜704可以接連形成。
作為基板700，可以使用由鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃等製成的玻璃基板、石英基板、陶瓷基板等等。或者，可以使用包括不銹鋼基板的金屬基板或諸如矽基板的半導體基板。由具有撓性的合成樹脂製成的基板(諸如塑膠)通常趨於具有比以上基板低的允許溫度極限；但是，可以使用該基板，只要它能夠耐受住製造工藝中的加工溫度即可。
塑膠基板的示例包括以聚對苯二甲酸乙二醇酯(PET)、聚醚碸(PES)、聚萘二甲酸乙二醇酯(PEN)、聚碳酸酯(PC)、聚醯胺合成纖維、聚醚醚酮(PEEK)、聚碸(PSF)、聚醚醯亞胺(PEI)、聚芳酯(PAR)、聚對苯二甲酸丁二醇酯(PBT)、聚醯亞胺、丙烯腈-丁二烯-苯乙烯樹脂、聚氯乙烯、聚丙烯、聚醋酸乙烯酯、和丙烯酸樹脂為代表的聚酯。
雖然在本實施模式中分離層702設置在基板700的整個表面上，但本發明不限於這種結構。例如，分離層702可以藉由光刻法等部分地在基板700上形成。
絕緣膜701和703中的每一個均是藉由CVD法、濺射法等用諸如矽氧化物、矽氮化物(例如SiNx 或Si3 N4 )、矽氧氮化物(SiOx Ny ，其中x>y>0)、或矽氮氧化物(SiNx Oy ，其中x>y>0)的絕緣材料形成的。
提供絕緣膜701和703以便防止基板700中包含的諸如Na的鹼金屬和鹼土金屬擴散到半導體膜704中並對諸如TFT的半導體元件的特性產生負面影響。此外，絕緣膜703用於防止分離層702中包含的雜質元素擴散到半導體膜704中，而且還用於在稍後分離半導體元件的步驟中保護半導體元件。更進一步地，絕緣膜703促進分離層702中的分離或者能防止半導體元件和佈線在稍後分離半導體元件的步驟中被折斷或損壞。
絕緣膜701和703中的每一個均可以是單層絕緣膜或多個絕緣膜的疊層。在本實施模式中，絕緣膜703是藉由依次堆疊厚度為100nm的矽氧氮化物膜、厚度為50nm的矽氮氧化物膜、和厚度為100nm的矽氧氮化物膜形成的。但是，每個膜的材料和厚度以及堆疊的膜的數量不限於此例。例如，下層中矽氧氮化物膜可以用藉由旋塗法、狹縫式塗布法、液滴釋放法(droplet discharging method)、印刷法等形成的厚度為0.5至3μm的矽氧烷基樹脂代替。此外，中間層中的矽氮氧化物膜可以用矽氮化物膜代替。更進一步地，上層中的矽氧氮化物膜可以用矽氧化物膜代替。每個膜的厚度最好在0.05至3μm的範圍內，並且可以在此範圍內自由選擇。
或者，最靠近分離層702的絕緣膜703的下層可以用矽氧氮化物膜或矽氧化物膜形成，該絕緣膜703的中間層可以用矽氧烷基樹脂形成，該絕緣膜703的上層可以用矽氧化物膜形成。
請注意矽氧烷基樹脂是由矽氧烷基材料作為原料形成的並具有Si-O-Si鍵的樹脂。除作為取代基的氫之外，矽氧烷基樹脂還可以包含氟、烷基、和芳烴中的至少一種。
矽氧化物膜可以藉由熱CVD法、電漿CVD法、大氣壓CVD法、偏壓ECR-CVD法等用諸如SiH4 /O2 或TEOS(四乙氧基矽烷)/O2 的混合氣體形成。矽氮化物膜典型地可以藉由電漿CVD法用SiH4 和NH3 的混合氣體形成。矽氧氮化物膜和矽氮氧化物膜典型地可以藉由電漿CVD法用SiH4 和N2 O的混合氣體形成。
作為分離層702，可以使用金屬膜、金屬氧化物膜、或金屬膜與金屬氧化物膜的疊層膜。金屬膜和金屬氧化物膜中的每一個均可以具有單層結構或其中堆疊多個層的疊層結構。更進一步地，除金屬膜和金屬氧化物膜之外，還可以使用金屬氮化物或金屬氧氮化物。分離層702可以藉由濺射法或諸如電漿CVD法的各種CVD法形成。
用於分離層702的金屬的例子包括鎢(W)、鉬(Mo )、鈦(Ti)、鉭(Ta)、鈮(Nb)、鎳(Ni)、鈷(Co)、鋯(Zr)、鋅(Zn)、釕(Ru)、銠(Rh)、鈀(Pd)、鋨(Os)、和銥(Ir)。除由上述金屬中的任何一種形成的膜之外，分離層702還可以是由包含上述金屬中的任何一種作為主要成分的合金製成的膜或由包含上述金屬中的任何一種的化合物製成的膜。
或者，分離層702可以用單矽(Si)膜或由包含矽(Si)作為主要成分的化合物製成的膜形成。又或者，分離層702可以用由矽(Si)和任何上述金屬的合金製成的膜形成。包含矽的膜可以具有無定形、微晶、和多晶結構中的任何一種。
分離層702可以是單層上述膜或多個上述膜的疊層。其中有金屬膜和金屬氧化物膜堆疊的分離層702可以藉由形成底層金屬膜並隨後氧化或氮化該金屬膜的表面形成。具體地，可以在氧氣氛或N2 O氣氛中對底層金屬膜進行電漿處理，或者可以在氧氣氛或N2 O氣氛中對該金屬膜進行熱處理。或者，可以藉由直接在底層金屬膜上形成矽氧化物膜或矽氧氮化物膜來氧化該金屬膜。以類似方式，可以藉由直接在底層金屬膜上形成矽氮氧化物膜或矽氮化物膜進行氮化。
作為用於金屬膜氧化或氮化的電漿處理，可以用1×1011 cm-3 或以上、最好為1×1011 至9×1015 cm-3 的電漿密度並且用諸如微波的高頻率(例如2.45GHz的頻率)進行高密度電漿處理。
雖然其中有金屬膜和金屬氧化物膜堆疊的分離層702可以藉由氧化底層金屬膜的表面形成，但是也可以在形成金屬膜之後獨立形成金屬氧化物膜。例如，用鎢作為金屬時，藉由濺射法、CVD法等形成鎢膜作為底層金屬膜，並隨後對鎢膜進行電漿處理。因此，可以形成作為金屬膜的鎢膜和與該金屬膜接觸並由鎢的氧化物形成的金屬氧化物膜。
半導體膜704最好在絕緣膜703形成之後在不暴露於空氣的情況下形成。半導體膜704的厚度為20至200nm(最好為40至170nm，更最好為50至150nm)。請注意半導體膜704可以是無定形半導體、半無定形半導體(微晶半導體)、或多晶半導體。更進一步地，不僅是矽、而且鍺矽也可以用於半導體。使用鍺矽時，鍺的濃度最好約為0.01至4.5at.%。
請注意半無定形半導體膜是包含帶有無定形半導體與具有晶體結構(包括單晶結構和多晶結構)的半導體之間的中間結構的半導體的膜。半無定形半導體相當於具有在自由能方面穩定的第三狀態的半導體並且相當於具有短程有序和晶格畸變的晶體物質。晶粒大小為0.5至20nm的半無定形半導體可以分散在非單晶半導體中。關於半無定形半導體，其拉曼光譜轉移到低於520cm-1 的波數側，並且在X射線繞射中觀察到據說由Si晶格引起的繞射峰(111)和(220)。此外，半無定形半導體膜包含至少1at.%或更多的氫或鹵素以便終止懸掛鍵。這裏，為方便起見，這種半導體被稱為半無定形半導體(SAS)。更進一步地，當包括諸如氦、氬、氪、或氖的稀有氣體元素以便進一步促進晶格畸變時，提高了穩定性並且因此可以獲得優良的半無定形半導體。
另外，可以藉由包含矽的氣體的輝光放電分解獲得SAS。包含矽的氣體的典型例子是SiH4 ，並且也可以使用Si2 H6 、SiH2 Cl2 、SiHCl3 、SiCl4 、SiF4 等等。用氫、或其中向氫添加諸如氦、氬、氪和氖的一種或多種稀有氣體元素的氣體稀釋包含矽的氣體時，可以輕易地形成SAS。最好使用2至1000倍的稀釋比稀釋包含矽的氣體。更進一步地，諸如CH4 或C2 H6 的碳化物氣體、諸如GeH4 或GeF4 的鍺氣體、F2 等可以混入包含矽的氣體中以便調節能帶寬度為1.5至2.4eV或0.9至1.1eV。
例如，在使用其中向SiH4 添加H2 的氣體或其中向SiH4 添加F2 的氣體的情形中，用半無定形半導體製造TFT時，TFT的次臨限值係數(次臨限值擺幅)可以為0.35V/dec或以下，典型地為0.25至0.09V/dec，並且遷移率可以為10cm2 /Vsec。
請注意半導體膜704可以藉由已知技術結晶。作為已知的結晶方法，有用雷射的雷射結晶法和用催化元件的結晶法。或者，將用催化元件的結晶法與雷射結晶法結合也是可能的。將諸如石英的耐熱性基板用於基板700時，可以將任何下列結晶法結合：用電加熱爐的熱結晶法、用紅外光的燈退火結晶法、用催化元件的結晶法、和約950℃下的高溫退火。
例如，使用雷射結晶時，在雷射結晶之前對半導體膜704應用550℃下的熱處理四小時，以便提高半導體膜704對雷射的抵抗力。然後，使用達續波固態雷射器並用基波的第二至第四諧波進行照射，由此可以獲得具有大結晶粒度的晶體。典型地，例如最好使用Nd:YVO4 雷射器(1064nm的基波)的第二諧波(532nm)或第三諧波(355nm)。具體地，用非線性光學元件將從連續波YVO4 雷射器發出的雷射轉變成諧波，以便獲得具有10W的輸出功率的雷射。接著，最好用照射表面上的光學系統將雷射光束定形為矩形形狀或橢圓形形狀，以便用雷射照射半導體膜704。在這種情形中，需要約為0.01至100MW/cm2 (最好為0.1至10MW/cm2 )的雷射功率密度，並且用約為10至2000cm/sec的掃描速率進行照射。
作為連續波氣體電射器，可以使用Ar雷射器、Kr雷射器等等。作為連續波固態雷射器，可以使用：YAG雷射器、YVO4 雷射器、YLF雷射器、YAlO3 雷射器、鎂橄欖石(Mg2 SiO4 )雷射器、GdVO4 雷射器、Y2 O3 雷射器、玻璃雷射器、紅寶石雷射器、紫翠玉雷射器，Ti：藍寶石雷射器，等等。
或者，可以使用下列脈衝雷射器，例如：Ar雷射器、Kr雷射器、受激準分子雷射器、CO2 雷射器、YAG雷射器、Y2 O3 雷射器、YVO4 雷射器、YLF雷射器、YAlO3 雷射器、玻璃雷射器、紅寶石雷射器、紫翠玉雷射器，Ti：藍寶石雷射器、銅蒸氣雷射器、和金蒸氣雷射器。
脈衝雷射的重復頻率可以設為10MHz或以上，以便可以用比通常使用的幾十至幾百Hz的頻帶高得多的頻帶進行雷射結晶。據說在藉由用脈衝雷射照射熔化半導體膜704之後使半導體膜704完全凝固要用幾十至幾百納秒的時間。因此，藉由使用上述頻率，可以在半導體膜704被脈衝雷射光束熔化之後及半導體膜704變成凝固的之前用下一個脈衝雷射照射半導體膜704。這樣，可以連續地移動半導體膜704的固-液介面，以便形成具有已在掃描方向上連續生長的晶粒的半導體膜704。具體地，形成晶粒的聚集是可能的，其中該晶粒中的每一個均具有在掃描方向上約為10至30μm的寬度和在與掃描方向垂直的方向上約為1至5μm的寬度。藉由形成已在掃描方向上連續生長的單個晶粒，形成至少在TFT的溝道方向上具有幾個晶粒邊界的半導體膜704是可能的。
請注意可以藉由平行地用連續波雷射的基波和連續波雷射的諧波照射進行雷射結晶。或者，可以藉由平行地用連續波雷射的基波和脈衝雷射的諧波照射進行雷射結晶。
另外，可以在諸如稀有氣體或氮的惰性氣體氣氛中進行雷射照射。因此，可以抑制由雷射照射導致的半導體表面粗糙，並且可以抑制由介面態密度的變化引起的臨限值的變化。
藉由上述雷射照射，可以形成具有提高的結晶度的半導體膜704。請注意藉由濺射法、電漿CVD法、熱CVD法等形成的多晶半導體可以用於半導體膜704。
雖然在本實施模式中半導體膜704被結晶化，但它可以仍然作為未被結晶化的無定形矽膜或微晶半導體膜並進入後面的工藝。用無定形半導體或微晶半導體形成的TFT涉及的製造步驟比使用多晶半導體形成的TFT少；因此，它具有成本低和成品率高的優點。
無定形半導體可以藉由包含矽的氣體的輝光放電分解獲得。包含矽的氣體的例子包括SiH4 和Si2 H6 。可以使用用氫、或氫和氦稀釋的包含矽的氣體。
接下來，進行溝道摻雜以便向半導體膜704添加低濃度的賦予p型導電性的雜質元素或賦予n型導電性的雜質元素。溝道摻雜可以根據選擇在整個半導體膜704上或半導體膜704的一部分上進行。作為賦予p型導電性的雜質元素，可以使用硼(B)、鋁(Al)、鎵(Ga)等等。作為賦予n型導電性的雜質元素，可以使用磷(P)、砷(As)等等。這裏，用硼(B)作為雜質元素並以包含的硼的濃度為1×1016 至5×1017 /cm3 的方式添加。
接下來，如圖8B所示，對半導體膜704進行處理(圖案化)以具有預定的形狀，以便形成島形半導體膜705和706。然後，如圖8C所示，形成使用島形半導體膜705和706的半導體元件和作為晶片上天線的導體714。在本實施模式中，描述一個示例，其中形成TFT 710和711作為在積體電路中使用的半導體元件。包括在絕緣膜703上形成的半導體元件、佈線等的積體電路相當於元件層715。元件層715可以包括絕緣膜703。用作晶片上天線的導體714在元件層715上形成。
用作晶片上天線的導體714可以用諸如銀(Ag)、金(Au)、銅(Cu)、鈀(Pd)、鉻(Cr)、鉑(Pt)、鉬(Mo)、鈦(Ti)、鉭(Ta)、鎢(W)、鋁(Al)、鐵(Fe)、鈷(Co)、鋅(Zn)、錫(Sn)、或鎳(Ni)的金屬形成。作為用作晶片上天線的導體714，可以使用由包含上述金屬作為主要成分的合金或包含上述金屬的化合物製成的膜以及由上述金屬形成的膜。用作晶片上天線的導體714可以由單層的上述膜或多個上述膜的疊層形成。
用作晶片上天線的導體714可以藉由CVD法、濺射法、諸如絲網印刷或凹版印刷的印刷法、液滴釋放法、分佈法(dispensing method)、電鍍法、光刻法、蒸發法、濺射法等形成。
使用濺射法時，可以在靶與基板700之間沉積光罩以便形成導體714。或者，可以形成導電膜並隨後藉由刻蝕進行圖案化以便形成導體714。進行刻蝕時，用由抗蝕劑等形成的光罩進行濕法刻蝕或乾法刻蝕。藉由使用濺射法，導體714的厚度可以為0.3至5μm，最好為0.5至2μm。
例如，使用絲網印刷法時，用作晶片上天線的導體714可以藉由選擇性地印刷導電漿料形成，其中每個均具有幾奈米至幾十微米的粒度的導電顆粒在有機樹脂中分散到絕緣膜上。導電顆粒可以用銀(Ag)、金(Au)、銅(Cu)、鎳(Ni)、鉑(Pt)、鈀(Pd)、鉭(Ta)、鉬(Mo)、錫(Sn)、鉛(Pb)、鋅(Zn)、鉻(Cr)、鈦(Ti)等形成。除這樣的金屬之外，導電顆粒可以用包含上述金屬作為主要成分的合金或包含上述金屬的化合物形成。或者，可以使用鹵化銀微粒或可分散奈米粒。更進一步地，作為導電漿料中包含的有機樹脂，可以使用聚醯亞胺、矽氧烷基樹脂、環氧樹脂、矽樹脂等等。
作為上述金屬的合金的例子，可以給出以下組合：銀(Ag)和鈀(Pd)、銀(Ag)和鉑(Pt)、金(Au)和鉑(Pt)、金(Au)和鈀(Pd)、以及銀(Ag)和銅(Cu)。或者，例如可以使用用銀(Ag)覆蓋的銅(Cu)的導電顆粒。
請注意形成用作晶片上天線的導體714時，最好的是藉由印刷法或液滴釋放法塗敷導電漿料，然後烘焙。例如，將包含銀作為主要成分的導電顆粒(例如粒度為1至100nm)用於導電漿料時，可以藉由在150至300℃的溫度下烘焙導電漿料形成充當天線的抗靜電膜。烘焙可以藉由用紅外燈、氙氣燈、鹵素燈等的燈退火或藉由用電爐的爐退火執行。或者，可以使用用受激準分子雷射器或Nd：YAG雷射器的雷射退火法。又或者，可以使用包含焊料或無鉛焊料作為主要成分的微粒；在那種情形中，最好使用每個的粒度均為20μm或以下的微粒。焊料和無鉛焊料具有成本低的優點。
使用印刷法或液滴釋放法時，用作晶片上天線的導體714可以在不使用用於曝光的光罩的情況下形成。此外，使用液滴釋放法或印刷法時，與光刻法的情形中不同的是可以避免可能被刻蝕除去的材料的浪費。更進一步地，由於不必使用用於曝光的昂貴光罩，所以可以降低製造半導體裝置的成本。
接下來，如圖9A所示，將其中用有機樹脂724填充纖維體723的結構體725疊加在元件層715的側面上，其中該結構體725不與基板700相面對。這樣的結構體725也稱為預浸料坯。預浸料坯具體地以下列方式形成：用其中用有機溶劑稀釋基質樹脂的清漆填充纖維體，並且其後進行乾燥以便使有機溶劑揮發並使基質樹脂半固化。結構體725的厚度最好為10至100μm，更最好為10至30μm。使用具有這樣的厚度的結構體時，可以製造能被彎曲的薄半導體裝置。
在本實施模式中，使用其中用有機樹脂填充單層纖維體的結構體725；但是，本發明不限於這種結構。可以使用其中用有機樹脂填充多個堆疊的纖維體的結構體。更進一步地，當堆疊多個結構體，其中在每個結構體中用有機樹脂填充單層纖維體時，另一個層可以插在結構體之間。
接下來，將結構體725加熱並進行壓力黏結使得結構體725的有機樹脂724被塑化或固化。有機樹脂724是有機塑膠樹脂時，隨後藉由將有機樹脂冷卻至室溫將塑化的有機樹脂固化。藉由加熱和壓力黏結，有機樹脂724被均勻地展開以致與元件層715緊密接觸，並被固化。其中對結構體725進行壓力黏結的步驟在大氣壓力或降低的壓力下執行。
然後，如圖9B所示，使元件層715、導體714、和結構體725與基板700分離。在本實施模式中，藉由用物理力使元件層715、導體714、和結構體725與基板700分離。分離層702可以部分保留而不是完全除去。分離可以藉由用手或夾緊工具拉來執行，或者在滾動滾筒時分離。
雖然在本實施模式中使用這樣的方法，其中將金屬氧化物膜用於分離層並用物理手段使元件層715以及導體714分離，但用於本發明的分離方法不限於此。例如，可以使用這樣的方法，其中使用透光基板700，將包含氫的無定形矽用於分離層702，並用雷射光束從基板700側照射分離層702以便使包含在無定形矽中的氫蒸發，使得基板700與元件層715分離。
或者，分離可以藉由使用刻蝕分離層702的方法執行。在這種情形中，形成溝槽以致使分離層702部分地暴露。溝槽是藉由切割、劃刻、使用包括UV光的雷射光束的工藝過程、光刻法等形成的。溝槽可以足夠深以便使分離層702暴露。更進一步地，用鹵素氟化物作為刻蝕氣體，並且藉由溝槽引入氣體。在本實施模式中，在例如使用ClF3 (三氟化氯)、350℃的溫度、300sccm的流量、800Pa的氣壓、和三小時的時間段的條件下執行刻蝕。或者，可以將氮混入ClF3 氣體。使用諸如ClF3 的鹵素氟化物時，可以選擇性地刻蝕分離層702，而且可以使基板700與元件層715分離。請注意鹵素氟化物可以是氣體或者是液體。
或者，藉由用機械拋光除去基板的方法或用諸如HF的溶液溶解基板來除去基板的方法，可以使元件層715與基板700分離。在這種情形中，不一定使用分離層702。
接下來，如圖10A所示，將其中用有機樹脂721填充纖維體720的結構體722疊加在元件層715的側面上，其中該元件層715藉由上述分離被暴露。這樣的結構體722也稱為預浸料坯。預浸料坯具體地以下列方式形成：用其中用有機溶劑稀釋基質樹脂的清漆填充纖維體，並且其後進行乾燥以便使有機溶劑蒸發並使基質樹脂半固化。結構體722的厚度最好為10至100μm，更最好為10至30μm。使用具有這樣的厚度的結構體時，可以製造能被彎曲的薄半導體裝置。
在本實施模式中，使用其中用有機樹脂填充單層纖維體的結構體722；但是，本發明不限於這種結構。可以使用其中用有機樹脂填充多個堆疊的纖維體的結構體722。更進一步地，當堆疊多個結構體，其中在每個結構體中用有機樹脂填充單層纖維體時，另一個層可以插在結構體之間。
接下來，將結構體722加熱並進行壓力黏結使得結構體722的有機樹脂721被塑化或固化。有機樹脂721是有機塑膠樹脂時，隨後藉由將有機樹脂冷卻至室溫將塑化的有機樹脂固化。藉由加熱和壓力黏結，有機樹脂721被均勻地展開以致與元件層715緊密接觸，並被固化。其中對結構體722進行壓力黏結的步驟在大氣壓力或降低的壓力下執行。
接下來，如圖10B所示，抗靜電膜730和抗靜電膜731分別在結構體722和結構體725的表面上形成，其中該兩個抗靜電膜不與元件層715相面對。抗靜電膜730和731中的每一個均具有導電性和約為106 至1014 Ω/cm2 的表面電阻值。對於抗靜電膜730和731，可以使用表面活性劑、導電聚合物、其中分散有諸如炭黑或銀的導電顆粒的樹脂、矽氧烷基樹脂、矽氧烷基材料等等。表面活性劑的具體例子包括非離子表面活性劑，諸如甘油脂肪酸酯、聚氧乙烯烷基醚、聚氧乙烯烷基苯基醚、N,N-雙(2-羥基乙基)烷基胺、N-2-羥基乙基-N-2-羥烷基胺、聚氧乙烯烷基胺、聚氧乙烯烷基胺脂肪酸酯、和烷基二乙醇醯胺；陰離子表面活性劑，諸如烷基磺酸鹽、烷基苯磺酸鹽和磷酸烷基酯；陽離子表面活性劑，諸如四烷基銨鹽和三烷基苯甲基銨鹽；和兩性表面活性劑，諸如烷基甜菜堿和烷基咪唑甜菜堿。使用表面活性劑時，抗靜電膜730和731中的每一個的厚度最好約為0.01至1μm。導電聚合物的例子包括聚吡咯基和聚噻吩基聚合物。
使用矽氧烷基樹脂時，抗靜電膜730和731可以以下列方式形成。把藉由將矽氧烷基樹脂或矽氧烷基材料溶解或分散在諸如異丙醇、乙醇、丙醇、或丁醇的醇中獲得的液體藉由諸如浸漬、噴塗、用布擦拭、凹版塗布、輥塗、或印刷的方法塗敷於結構體722和725，並乾燥或在乾燥之後烘焙。
請注意本實施模式中描述這樣的例子，其中抗靜電膜730和731分別在結構體722和725的表面上形成且不與元件層715相面對；但是，本發明不限於這種結構。在元件層715側面上的抗靜電膜730和731分別在結構體722和725的表面上形成時，抗靜電膜730和731最好在結構體722和725附著於元件層715之前形成。而且在這種情形中，本發明中使用具有約為106 至1014 Ω/cm2 的表面電阻值的導電抗靜電膜731；因此，即使用作晶片上天線的導體714和抗靜電膜731直接相互接觸，也不會損害晶片上天線的功能。
構成多個半導體裝置的半導體元件在結構體722和725之間形成時，切割元件層715以便使每個半導體裝置分離。元件層715可以用雷射照射裝置、切片裝置、劃刻裝置、諸如剪刀或刀具的具有利刃的切割裝置等切割。使用雷射照射裝置時，可以使用下列雷射器中的任何一種：諸如KrF、ArF或XeCl雷射器的受激準分子雷射器；諸如He、He-Cd、Ar、He-Ne、HF、或CO2 雷射器的氣體雷射器；固態雷射器，諸如使用摻雜有Cr、Nd、Er、Ho、Ce、Co、Ti或Tm的諸如YAG、GdVO4 、YVO4 、YLF或YAlO3 的晶體的晶體雷射器、玻璃雷射器、或紅寶石雷射器；或諸如GaN、GaAs、GaAlAs或InGaAsP雷射器的半導體雷射器。請注意最好在固態雷射器中酌情使用基波至第五諧波。
接下來，如圖11所示，增益天線740附著在與用作晶片上天線的導體714相對的一側，有結構體725插在增益天線740和導體714之間。在圖11中，在支撐基板750上形成的增益天線740用黏合劑751附著於結構體725，有抗靜電膜731插在增益天線740和結構體725之間。請注意雖然圖11中使用支撐基板750，但增益天線740可以在不使用支撐基板750的情況下附著在結構體725上。
更進一步地，在圖11中增益天線740附著在與用作晶片上天線的導體714相對的一側，有結構體725插在增益天線740和導體714之間；但是本發明不限於這種結構。如圖12所示，增益天線740可以附著在與用作晶片上天線的導體714相對的一側，有結構體722插在增益天線740和導體714之間。
請注意本實施模式中描述了薄膜電晶體的例子；但是，本發明不限於這種結構。可以使用用SOI等形成的電晶體以及薄膜電晶體。此外，使用有機半導體或碳奈米管的電晶體也可以使用。
根據本發明，能提供可能不被外力、特別是壓緊力損壞而且能防止靜電放電的高可靠的半導體裝置。
本實施模式可以的情與其他實施模式和實施例結合實現。
(實施模式7)
在本實施模式中，描述了製造本發明的半導體裝置的方法，其中用從半導體基板(黏結基板)轉移到支撐基板(基礎基板)的半導體膜形成半導體元件並將該半導體元件轉移到結構體。
首先，如圖13A所示，絕緣膜201在黏結基板200上形成。作為黏結基板200，可以使用下列基板中的任何一種：矽、鍺等的單晶半導體基板或多晶半導體基板；或用諸如砷化鎵或磷化銦的化合物半導體形成的單晶半導體基板或多晶半導體基板。或者，作為黏結基板200，可以使用由具有晶格畸變的矽、其中將鍺添加到矽的鍺矽等形成的基板。具有晶格畸變的矽可以藉由在鍺矽或矽氮化物上形成膜來形成，其中該具有晶格畸變的矽具有比矽更大的晶格常數。
絕緣膜201是用諸如矽氧化物、矽氮氧化物、矽氧氮化物或矽氮化物的絕緣材料形成的。絕緣膜201可以是單個絕緣膜或多個絕緣膜的疊層。例如，在本實施模式中，絕緣膜201是這樣形成的，其中包含氧的量比氮多的矽氧氮化物和包含氮的量比氧多的矽氮氧化物按照從靠近黏結基板200的一側的次序堆疊。
例如，將矽氧化物用於絕緣膜201時，絕緣膜201可以藉由諸如熱CVD法、電漿CVD法、大氣壓CVD法或偏壓ECR-CVD法的氣相沉積法用矽烷和氧氣的混合氣體、TEOS(四乙氧基矽烷)和氧氣的混合氣體等形成。在這種情形中，絕緣膜201的表面可以用氧電漿處理緻密化。更進一步地，將矽氮化物用於絕緣膜201時，絕緣膜201可以藉由諸如電漿CVD法的氣相沉積法用矽烷和氨的混合氣體形成。將矽氮氧化物或矽氧氮化物用於絕緣膜201時，絕緣膜201可以藉由諸如電漿CVD法的氣相沉積法用矽烷和氨的混合氣體或矽烷和矽氧化物的混合氣體形成。
或者，絕緣膜201可以藉由化學氣相沉積法用使用有機矽烷氣體形成的矽氧化物形成。作為有機矽烷氣體，可以使用包含矽的化合物，諸如矽酸乙酯(TEOS：Si(OC2 H5 )4 )、四甲基矽烷(TMS：Si(CH3 )4 )、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基矽烷(SiH(OC2 H5 )3 )、或三二甲基氨基矽烷(trisdimethyaminosilane)(SiH(N(CH3 )2 )3 )。
接下來，如圖13A所示，將氫或稀有氣體、或氫離子或稀有氣體離子按照箭頭的指示添加到黏結基板200，由此在距黏結基板200的表面的某個深度處的區域中形成具有微孔的弱層202。形成弱層202的位置根據添加時的加速電壓確定。從黏結基板200轉移到基礎基板204的半導體膜208的厚度根據弱層202的位置確定。因此，鑒於半導體膜208的厚度確定添加時的加速電壓。半導體膜208的厚度為10至200nm，最好為10至50nm。例如，將氫添加到黏結基板200時，劑量最好為1×1016 至1×1017 /cm2 。
請注意在上述形成弱層202的步驟中，以高濃度將氫或稀有氣體、或氫離子或稀有氣體離子添加到黏結基板200，因此，黏結基板200的表面變粗糙並且在某些情況下不能獲得用於與基礎基板204黏結的足夠強度。藉由提供絕緣膜201，黏結基板200的表面在添加氫或稀有氣體、或氫離子或稀有氣體離子時受到保護，從而基礎基板204和黏結基板200可以很好地相互黏結。
接下來，如圖13B所示，絕緣膜203在絕緣膜201上形成。絕緣膜203是用諸如矽氧化物、矽氮氧化物、矽氧氮化物、或矽氮化物的絕緣材料以與絕緣膜201類似的方式形成的。絕緣膜203可以用單層絕緣膜或多個絕緣膜的疊層形成，或者，可以將藉由化學氣相沉積法用有機矽烷氣體形成的矽氧化物用於絕緣膜203。在本實施模式中，將藉由化學氣相沉積法用有機矽烷氣體形成的矽氧化物用於絕緣膜203。
將諸如矽氮化物或矽氮氧化物的具有高阻擋性的絕緣膜用於絕緣膜201或絕緣膜203時，可以防止諸如鹼金屬或鹼土金屬的雜質從基礎基板204進入隨後形成的半導體膜209。
請注意，雖然在本實施模式中絕緣膜203在弱層202形成之後形成，但不一定提供絕緣膜203。但是，絕緣膜203在弱層202形成之後形成，這樣，絕緣膜203的表面具有比在弱層202形成之前形成的絕緣膜201更高的平面性。因此，在稍後的步驟中執行的黏結的強度能夠因絕緣膜203的形成而增加。
同時，如圖13C所示，絕緣膜205、分離層206、和絕緣膜207依次在基礎基板204上形成。
絕緣膜205和207均是藉由CVD法、濺射法等用諸如矽氧化物、矽氮化物(例如SiNx 或Si3 N4 )、矽氧氮化物(SiOx Ny ，其中x>y>0)、或矽氮氧化物(SiNx Oy ，其中x>y>0)的絕緣材料形成的。
提供絕緣膜205和207是以便防止基礎基板204中包含的諸如Na的鹼金屬和鹼土金屬擴散到在稍後的步驟中形成的半導體膜209中並對半導體元件的特性產生負面影響。此外，絕緣膜207能防止分離層206中包含的雜質元素擴散到半導體元件中，並能防止半導體元件和佈線在稍後分離半導體元件的步驟中被折斷或損壞。
絕緣膜205和207中的每一個均可以是單個絕緣膜或多個絕緣膜的疊層。在本實施模式中，絕緣膜207是藉由依次堆疊厚度為100nm的矽氧氮化物膜、厚度為50nm的矽氮氧化物膜、和厚度為100nm的矽氧氮化物膜形成的。但是，每個膜的材料和厚度以及堆疊的膜的數目不限於本例中的那些。例如，下層中矽氧氮化物膜可以用藉由旋塗法、狹縫式塗布法、液滴釋放法、印刷法等形成的厚度為0.5至3μm的矽氧烷基樹脂代替。此外，中間層中的矽氮氧化物膜可以用矽氮化物膜代替。更進一步地，上層中的矽氧氮化物膜可以用矽氧化物膜代替。每個膜的厚度最好為0.05至3μm，並且可以在此範圍內自由選擇。
或者，最靠近分離層206的絕緣膜207的下層可以用矽氧氮化物膜或矽氧化物膜形成，該絕緣膜207的中間層可以用矽氧烷基樹脂形成，該絕緣膜207的上層可以用矽氧化物膜形成。
請注意矽氧烷基樹脂是由矽氧烷基材料作為原料形成的並具有Si-O-Si鍵的樹脂。除作為取代基的氫之外，矽氧烷基樹脂還可以包含氟、烷基、和芳烴中的至少一種。
矽氧化物膜可以藉由熱CVD法、電漿CVD法、大氣壓CVD法、偏壓ECR-CVD法等用諸如SiH4 /O2 或TEOS(四乙氧基矽烷)/O2 的混合氣體形成。矽氮化物膜典型地可以藉由電漿CVD法用SiH4 和NH3 的混合氣體形成。矽氧氮化物膜和矽氮氧化物膜典型地可以藉由電漿CVD法用SiH4 和N2 O的混合氣體形成。
作為分離層206，可以使用金屬膜、金屬氧化物膜、或金屬膜與金屬氧化物膜的疊層膜。金屬膜和金屬氧化物膜中的每一個均可以具有單層結構或其中堆疊多個層的疊層結構。更進一步地，除金屬膜和金屬氧化物膜之外，還可以使用金屬氮化物或金屬氧氮化物。分離層206可以藉由濺射法或諸如電漿CVD法的各種CVD法形成。
用於分離層206的金屬的例子包括鎢(W)、鉬(Mo)、鈦(Ti)、鉭(Ta)、鈮(Nb)、鎳(Ni)、鈷(Co)、鋯(Zr)、鋅(Zn)、釕(Ru)、銠(Rh)、鈀(Pd)、鋨(Os)、和銥(Ir)。除由上述金屬中的任何一種形成的膜之外，分離層206還可以是由包含上述金屬中的任何一種作為主要成分的合金製成的膜或由包含上述金屬中的任何一種的化合物製成的膜。
或者，分離層206可以用單矽(Si)膜或由包含矽(Si)作為主要成分的化合物製成的膜形成。又或者，分離層206可以用由矽(Si)和任何上述金屬的合金製成的膜形成。包含矽的膜可以具有無定形、微晶、和多晶結構中的任何一種。
分離層206可以是單層上述膜或多個上述膜的疊層。其中有金屬膜和金屬氧化物膜堆疊的分離層206可以藉由形成底層金屬膜並隨後氧化或氮化該金屬膜的表面形成。具體地，可以在氧氣氛或N2 O氣氛中對底層金屬膜進行電漿處理，或者可以在氧氣氛或N2 O氣氛中對該金屬膜進行熱處理。或者，可以藉由直接在底層金屬膜上形成矽氧化物膜或矽氧氮化物膜來氧化該金屬膜。以類似方式，可以藉由直接在底層金屬膜上形成矽氮氧化物膜或矽氮化物膜進行氮化。
作為用於金屬膜氧化或氮化的電漿處理，可以用1×1011 cm-3 或以上、最好為1×1011 至9×1015 cm-3 的電漿密度並且用諸如微波的高頻率(例如2.45GHz的頻率)進行高密度電漿處理。
雖然其中有金屬膜和金屬氧化物膜堆疊的分離層206可以藉由氧化底層金屬膜的表面形成，但是也可以在形成金屬膜之後獨立形成金屬氧化物膜。例如，用鎢作為金屬時，藉由濺射法、CVD法等形成鎢膜作為底層金屬膜，並隨後對鎢膜進行電漿處理。因此，可以形成作為金屬膜的鎢膜和與該金屬膜接觸並由鎢的氧化物形成的金屬氧化膜。
接下來，可以在黏結基板200和基礎基板204藉由黏結相互附著之前使黏結基板200氫化。例如，氫化處理在氫氣氛中在350℃下執行約兩小時。
隨後，如圖13D所示，黏結基板200和基礎基板204相互附著使得絕緣膜203和207插在它們之間。絕緣膜203和絕緣膜207相互黏結，由此黏結基板200和基礎基板204可以相互附著。
黏結是藉由範德瓦爾斯力形成的，因此即使在室溫下也形成牢固的黏結。請注意由於上述黏結可以在低溫下進行，所以可以使用多種基板作為基礎基板204。作為基礎基板204，可以使用例如由鋁矽酸鹽玻璃、鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃等製成的玻璃基板；諸如石英基板或藍寶石基板的基板；由矽、砷化鎵、磷化銦等形成的半導體基板，等等。或者，可以用包括不銹鋼基板的金屬基板作為基礎基板204。
請注意可以在基礎基板204和黏結基板200相互附著之後進行熱處理或壓力處理。可以用熱處理或壓力處理增加黏結強度。
熱處理在黏結基板200與基礎基板204之間的絕緣膜203和絕緣膜207相互黏結之後執行，由此使弱層202中的相鄰微孔相互耦合，並增大微孔的體積。結果，如圖14A所示，黏結基板200沿著弱層202裂開或在弱層202內部分離；因此，曾經是黏結基板200的一部分的半導體膜208在基礎基板204上形成。熱處理最好在等於或低於基礎基板204的允許溫度極限的溫度下執行。例如，熱處理可以在400至600℃範圍內的溫度下執行。分離之後，與絕緣膜201和203一起，半導體膜208被轉移到基礎基板204。其後，最好執行400至600℃範圍內的溫度下的熱處理以便使絕緣膜203與絕緣膜207之間的黏結更堅固。
半導體膜208的晶面取向可以用黏結基板200的晶面取向控制。可以酌情選擇具有適合於將形成的半導體元件的晶面取向的黏結基板200。電晶體的遷移率取決於半導體膜208的晶面取向。為了獲得具有更高遷移率的電晶體，鑒於溝道的方向和晶面取向設置黏結基板200的黏結方向。
接下來，將轉移的半導體膜208的表面平面化。雖然平面化不一定是必須的，但平面化使改善半導體膜208與稍後要形成的電晶體中的閘極絕緣膜之間的介面特性成為可能。具體地，平面化可以藉由化學機械拋光(CMP)或液體射流拋光執行。半導體膜208的厚度藉由平面化而減小。
請注意雖然本實施模式描述使用Smart Cut(註冊商標)的方法的情形，其中半導體膜208藉由弱層202的形成與黏結基板200分離，但是半導體膜208可以藉由諸如ELTRAN(外延層轉移)、電介質隔離法或PACE(電漿輔助化學刻蝕)法的任何其他黏結方法黏結到基礎基板204。
接下來，如圖14B所示，對半導體膜208進行處理(圖案化)以便具有預定形狀，由此形成島形半導體膜209。
在本發明中，可以在使用藉由上述步驟形成的半導體膜209的情況下形成諸如電晶體的各種半導體元件。圖14C圖解用半導體膜209形成的電晶體210。
然後，在積體電路中使用的電晶體210上形成充當晶片上天線的導體223。
用作晶片上天線的導體223可以用諸如銀(Ag)、金(Au)、銅(Cu)、鈀(Pd)、鉻(Cr)、鉑(Pt)、鉬(Mo)、鈦(Ti)、鉭(Ta)、鎢(W)、鋁(Al)、鐵(Fe)、鈷(Co)、鋅(Zn)、錫(Sn)、或鎳(Ni)的金屬形成。作為用作晶片上天線的導體223，可以使用由包含上述金屬作為主要成分的合金或包含上述金屬的化合物製成的膜以及由上述金屬形成的膜。用作晶片上天線的導體223可以由單層的上述膜或多個上述膜的疊層形成。
用作晶片上天線的導體223可以藉由CVD法、濺射法、諸如絲網印刷或凹版印刷的印刷法、液滴釋放法、分佈法、電鍍法、光刻法、蒸發法、濺射法等形成。
例如，使用絲網印刷法時，用作晶片上天線的導體223可以藉由選擇性地印刷導電漿料形成，其中每個均具有幾奈米至幾十微米的粒度的導電顆粒在有機樹脂中分散到絕緣膜上。導電顆粒可以用銀(Ag)、金(Au)、銅(Cu)、鎳(Ni)、鉑(Pt)、鈀(Pd)、鉭(Ta)、鉬(Mo)、錫(Sn)、鉛(Pb)、鋅(Zn)、鉻(Cr)、鈦(Ti)等形成。除這樣的金屬之外，導電顆粒可以用包含上述金屬作為主要成分的合金或包含上述金屬的化合物形成。或者，可以使用鹵化銀微粒或可分散奈米粒。更進一步地，作為導電漿料中包含的有機樹脂，可以使用聚醯亞胺、矽氧烷基樹脂、環氧樹脂、矽樹脂等等。
作為上述金屬的合金的例子，可以給出以下組合：銀(Ag)和鈀(Pd)、銀(Ag)和鉑(Pt)、金(Au)和鉑(Pt)、金(Au)和鈀(Pd)、以及銀(Ag)和銅(Cu)。或者，例如可以使用用銀(Ag)覆蓋的銅(Cu)的導電顆粒。
請注意形成用作晶片上天線的導體223時，最好的是藉由印刷法或液滴釋放法塗敷導電漿料，然後烘焙。例如，將包含銀作為主要成分的導電顆粒(例如粒度為1至100nm)用於導電漿料時，可以藉由在150至300℃的溫度下烘焙導電漿料形成充當天線的抗靜電膜。烘焙可以藉由用紅外燈、氙氣燈、鹵素燈等的燈退火或藉由用電爐的爐退火執行。或者，可以使用用受激準分子雷射器或Nd:YAG雷射器的雷射退火法。又或者，可以使用包含焊料或無鉛焊料作為主要成分的微粒；在那種情形中，最好使用每個的粒度均為20μm或以下的微粒。焊料或無鉛焊料具有成本低的優點。
使用印刷法或液滴釋放法時，用作晶片上天線的導體223可以在不使用用於曝光的光罩的情況下形成。此外，使用液滴釋放法或印刷法時，與光刻法的情形中不同的是可以避免可能被刻蝕除去的材料的浪費。更進一步地，由於不必使用用於曝光的昂貴光罩，可以降低製造半導體裝置的成本。
接下來，如圖15A所示，結構體212藉由熱壓黏結而黏結在導體223上。然後，元件層211、導體223、和結構體212與基礎基板204分離。
作為結構體212，使用其中用有機樹脂214填充纖維體213的物體。這樣的結構體212也稱為預浸料坯。預浸料坯具體地以下列方式形成：用其中用有機溶劑稀釋基質樹脂的清漆填充纖維體，並且其後進行乾燥以便使有機溶劑揮發並使基質樹脂半固化。結構體212的厚度最好為10至100μm，更最好為10至30μm。使用具有這樣的厚度的結構體時，可以製造能被彎曲的薄半導體裝置。
請注意在本實施模式中，使用其中用有機樹脂填充單層纖維體的結構體212；但是，本發明不限於這種結構。可以使用其中用有機樹脂填充多個堆疊的纖維體的結構體。更進一步地，當堆疊多個結構體，其中在每個結構體中用有機樹脂填充單層纖維體時，另一個層可以插在結構體之間。
在結構體212中，有機樹脂214藉由熱壓黏結被塑化或固化。有機樹脂214是有機塑膠樹脂時，隨後藉由將有機樹脂冷卻至室溫將塑化的有機樹脂固化。藉由加熱和壓力黏結，有機樹脂214被均勻地展開以致與元件層211緊密接觸，並被固化。其中對結構體212進行壓力黏結的步驟在大氣壓力或降低的壓力下執行。
分離發生在分離層206中。分離可以用物理力執行，例如藉由用人的手或夾緊工具拉，或在滾動滾筒的同時分離。分離層206可以部分保留而不是完全除去。
請注意本實施模式中使用這樣的方法，其中將金屬氧化物膜用於分離層並用物理手段使元件層211分離；但是，本發明中使用的分離方法不限於此。例如，可以使用這樣的方法，其中使用透光基礎基板204，將包含氫的無定形矽用於分離層206，並用雷射光束從基礎基板204側照射分離層206以便使包含在無定形矽中的氫蒸發，使得基礎基板204與元件層211分離。
或者，分離可以藉由刻蝕分離層206的方法執行。在這種情形中，形成溝槽以致使分離層206部分地暴露。溝槽是藉由切割、劃刻、使用包括UV光的雷射光束的工藝過程、光刻法等形成的。溝槽可以足夠深以便使分離層206暴露。然後，用鹵素氟化物作為刻蝕氣體，並且藉由溝槽引入氣體。在本實施模式中，刻蝕是在例如使用ClF3 (三氟化氯)、350℃的溫度、300sccm的流量、800Pa的氣壓、和三小時的時間段的條件下執行的。或者，可以將氮混入ClF3 氣體。使用諸如ClF3 的鹵素氟化物時，可以選擇性地刻蝕分離層206，而且可以使基礎基板204與元件層211分離。請注意鹵素氟化物可以是氣體或者是液體。
或者，藉由用機械拋光除去基礎基板204的方法或用諸如HF的溶液溶解基板來除去基礎基板204的方法，可以使元件層211與基礎基板204分離。在這種情形中，不一定使用分離層206。
接下來，如圖15B所示，將其中用有機樹脂216填充纖維體215的結構體217疊加元件層211的側面上，其中該元件層211藉由上述分離被暴露。結構體217的厚度最好為10至100μm，更最好為10至30μm。使用具有這樣的厚度的結構體時，可以製造能被彎曲的薄半導體裝置。
請注意本實施模式中使用其中用有機樹脂填充單層纖維體的結構體217；但是，本發明不限於這種結構。可以使用其中用有機樹脂填充多個堆疊的纖維體的結構體。更進一步地，當堆疊多個結構體，其中在每個結構體中用有機樹脂填充單層纖維體時，另一個層可以插在結構體之間。
接下來，將結構體217加熱並進行壓力黏結使得結構體217的有機樹脂216被塑化或固化。有機樹脂216是有機塑膠樹脂時，隨後藉由將有機樹脂冷卻至室溫將塑化的有機樹脂固化。藉由熱壓黏結，有機樹脂216被均勻地展開以致與元件層211緊密接觸，並被固化。其中對結構體217進行壓力黏結的步驟在大氣壓力或降低的壓力下執行。
接下來，抗靜電膜220和抗靜電膜221分別在結構體212和結構體217的表面上形成，其中該兩個抗靜電膜不與元件層211相面對。抗靜電膜220和221中的每一個均具有導電性和約為106 至1014 Ω/cm2 的表面電阻值。對於抗靜電膜220和221，可以使用表面活性劑、導電聚合物、其中分散有諸如炭黑或銀的導電顆粒的樹脂、矽氧烷基樹脂、矽氧烷基材料等等。表面活性劑的具體例子包括非離子表面活性劑，諸如甘油脂肪酸酯、聚氧乙烯烷基醚、聚氧乙烯烷基苯基醚、N,N-雙(2-羥基乙基)烷基胺、N-2-羥基乙基-N-2-羥烷基胺、聚氧乙烯烷基胺、聚氧乙烯烷基胺脂肪酸酯、和烷基二乙醇醯胺；陰離子表面活性劑，諸如烷基磺酸鹽、烷基苯磺酸鹽和磷酸烷基酯；陽離子表面活性劑，諸如四烷基銨鹽和三烷基苯甲基銨鹽；和兩性表面活性劑，諸如烷基甜菜堿和烷基咪唑甜菜堿。使用表面活性劑時，抗靜電膜220和221中的每一個的厚度最好約為0.01至1μm。導電聚合物的例子包括聚吡咯基和聚噻吩基聚合物。
使用矽氧烷基樹脂時，抗靜電膜220和221可以以下列方式形成。把藉由將矽氧烷基樹脂或矽氧烷基材料溶解或分散在諸如異丙醇、乙醇、丙醇、或丁醇的醇中獲得的液體藉由諸如浸漬、噴塗、用布擦拭、凹版塗布、輥塗、或印刷的方法塗敷於結構體212和217，並乾燥或在乾燥之後烘焙。
請注意本實施模式中描述這樣的例子，其中抗靜電膜220和221分別在結構體212和217的表面上形成且不與元件層211相面對；但是，本發明不限於這種結構。在元件層211側面上的抗靜電膜220和221分別在結構體212和217的表面上形成時，抗靜電膜220和221最好在結構體212和217附著於元件層211之前形成。而且在這種情形中，本發明中使用具有約為106 至1014 Ω/cm2 的表面電阻值的導電抗靜電膜220；因此，即使用作晶片上天線的導體223和抗靜電膜220直接相互接觸，也不會損害晶片上天線的功能。
構成多個半導體裝置的半導體元件在結構體212和217之間形成時，切割元件層211以便使每個半導體裝置分離。元件層211可以用雷射照射裝置、切片裝置、劃刻裝置、諸如剪刀或刀具的具有利刃的切割裝置等切割。使用雷射照射裝置時，可以使用下列雷射器中的任何一種：諸如KrF、ArF或XeCl雷射器的受激準分子雷射器；諸如He、He-Cd、Ar、He-Ne、HF、或CO2 雷射器的氣體雷射器；固態雷射器，諸如使用摻雜有Cr、Nd、Er、Ho、Ce、Co、Ti或Tm的諸如YAG、GdVO4 、YVO4 、YLF或YAlO3 的晶體的晶體雷射器、玻璃雷射器、或紅寶石雷射器；或諸如GaN、GaAS、GaAlAS或InGaASP雷射器的半導體雷射器。請注意最好在固態雷射器中的情使用基波至第五諧波。
根據本發明，能提供可能不被外力、特別是壓緊力損壞而且能防止靜電放電的高可靠的半導體裝置。
本實施模式可以酌情與其他實施模式和實施例結合實現。
(實施模式8)
在本實施模式中，描述一個示例，其中佈置纖維體以致與元件層重疊並且用有機樹脂填充纖維體，由此形成與元件層附著的結構體。
首先，如圖16A所示，元件層401和充當晶片上天線的導體407在基板400上形成。在圖16A中，分離層402在元件層401與基板400之間形成以便促進稍後元件層401與基板400的分離；但是，本發明不限於這種結構。不一定提供分離層402，或者可以根據分離方法在必要時添加另一個層。
然後，纖維體403堆疊在元件層401上以致與元件層401和導體407重疊。纖維體403是使用有機化合物或無機化合物的高強度纖維的紡織物或無紡織物，並且纖維體403覆蓋元件層401和導體407的整個表面。高強度纖維具體地說是具有高拉伸彈性模量或高楊氏模量的纖維。高強度纖維的典型例子包括聚乙烯醇纖維、聚酯纖維、聚醯胺纖維、聚乙烯纖維、芳族聚醯胺纖維、聚對苯撐苯並二噁唑纖維、玻璃纖維、和碳纖維。玻璃纖維的例子包括使用E玻璃、S玻璃、D玻璃、Q玻璃等的玻璃纖維。請注意纖維體403可以由上述高強度纖維中的一種或多種形成。
或者，纖維體403可以是使用用於經紗和緯紗的纖維束(單紗)(在下文中，纖維束稱為紗束)形成的紡織物，或藉由以隨機方式或在一個方向上堆疊多種纖維的紗束獲得的無紡織物。在紡織物的情形中，可以酌情使用平紋織物、斜紋織物、緞紋織物等等。
紗束可以具有圓形或橢圓形橫截面。作為纖維紗束，可以使用已經經歷過用高壓水流、用液體作為介質的高頻率振動、連續超聲振動進行的纖維開松、用滾筒進行的壓緊等的纖維紗束。經過纖維開松的纖維紗束具有大的寬度，具有在厚度方向上數目更少的單紗，並具有橢圓形或扁平形的橫截面。更進一步地，用鬆散的加撚紗作為纖維紗束時，紗束被輕易地打平並具有橢圓形或扁平形的橫截面。藉由使用如上所述具有橢圓形或扁平形橫截面的紗束，可以製成薄的結構體403。因此可以製造薄的半導體裝置。紗束的直徑為4至200μm以及4至400μm時本發明的效果得到證實。理論上，紗束的直徑甚至可以更小。此外，纖維的厚度為4至20μm時，本發明的效果得到證實。理論上，纖維的厚度甚至可以更小，並且纖維的厚度視纖維的材料而定。
接下來，如圖16B所示，用有機樹脂404填充纖維體403。有機樹脂404藉由加熱被塑化或固化，由此形成固定到元件層401和導體407上的結構體405。有機樹脂是有機塑膠樹脂時，隨後藉由將有機樹脂冷卻至室溫使塑化的有機樹脂固化。
對於有機樹脂404，可以使用熱固性樹脂，諸如環氧樹脂、不飽和聚酯樹脂、聚醯亞胺樹脂、雙馬來醯亞胺三嗪樹脂、或氰酸鹽樹脂；熱塑性樹脂，諸如聚苯氧基樹脂、聚醚醯亞胺樹脂、或氟樹脂；或選自上述熱固性樹脂和熱塑性樹脂的多種樹脂。使用上述有機樹脂時，纖維體可以藉由熱處理固定於元件層。有機樹脂404的玻璃化轉變溫度越高，最好，有機樹脂404受到局部施加壓力的損壞越少。
作為用有機樹脂404填充的方法，可以使用印刷法、鑄造法、液滴釋放法、浸漬塗布法，等等。
高導熱性填料可以分散在有機樹脂404中或纖維體403的紗束中。高導熱性填料的例子包括鋁氮化物、硼氮化物、矽氮化物、氧化鋁、和銀、銅的金屬顆粒等。有機樹脂或纖維紗束中包括傳導性填料時，元件層中產生的熱可以輕易地釋放到外面。因此，可以抑制半導體裝置中的蓄熱，並且可以減少半導體裝置的缺陷。
請注意本實施模式中描述這樣一個示例，其中結構體405包括單層纖維體403；但是本發明不限於這種結構。結構體405可以包括兩層或更多層纖維體403。更進一步地，在本實施模式中結構體405和導體407直接相互固定；但是，可以在結構體405和導體407之間提供諸如絕緣膜的另一個層。
接下來，如圖16C所示，基板400與元件層401分離。分離可以在分離層402內執行。作為分離元件層401的方法，可以使用如實施模式6或7中描述的下列方法中的任何一種：這樣的方法，其中藉由用物理力使元件層401和基板400在分離層中裂開；這樣的方法，其中將包含氫的無定形矽用於分離層402並用雷射光束從基板400一側照射分離層402以便使包含在無定形矽中的氫蒸發，使得基板400與元件層401分離；刻蝕分離層402的方法；藉由機械拋光除去基板400的方法；和藉由用諸如HF的溶液溶解基板400除去基板400的方法。
接下來，疊加纖維體411以致其與基板400的表面重疊，如圖17A中所示，該纖維體411藉由分離被暴露，並且其後，如圖17B所示用有機樹脂412填充纖維體411。然後，有機樹脂412藉由加熱被塑化或固化，由此形成固定於元件層401的結構體413。結構體413與結構體405重疊，其中有元件層401插在它們之間。有機樹脂是有機塑膠樹脂時，隨後藉由將樹脂冷卻至室溫將塑化的有機樹脂固化。
請注意在本實施模式中結構體413包括單層結構體411；但是，本發明不限於這種結構。結構體413可以包括兩層或更多層的纖維體411。
接下來，如圖17C所示，抗靜電膜430和抗靜電膜431分別在結構體405和結構體413的表面上形成，其中該兩個抗靜電膜不與元件層401相面對。抗靜電膜430和431中的每一個均具有導電性和約為106 至1014 Ω/cm2 的表面電阻值。對於抗靜電膜430和431，可以使用表面活性劑、導電聚合物、其中分散有諸如炭黑或銀的導電顆粒的樹脂、矽氧烷基樹脂、矽氧烷基材料等等。表面活性劑的具體例子包括非離子表面活性劑，諸如甘油脂肪酸酯、聚氧乙烯烷基醚、聚氧乙烯烷基苯基醚、N,N-雙(2-羥基乙基)烷基胺、N-2-羥基乙基-N-2-羥烷基胺、聚氧乙烯烷基胺、聚氧乙烯烷基胺脂肪酸酯、和烷基二乙醇醯胺；陰離子表面活性劑，諸如烷基磺酸鹽、烷基苯磺酸鹽和磷酸烷基酯；陽離子表面活性劑，諸如四烷基銨鹽和三烷基苯甲基銨鹽；和兩性表面活性劑，諸如烷基甜菜堿和烷基咪唑甜菜堿。使用表面活性劑時，抗靜電膜430和431中的每一個的厚度最好約為0.01至1μm。導電聚合物的例子包括聚吡咯基和聚噻吩基聚合物。
使用矽氧烷基樹脂時，抗靜電膜430和431可以以下列方式形成。把藉由將矽氧烷基樹脂或矽氧烷基材料溶解或分散在諸如異丙醇、乙醇、丙醇、或丁醇的醇中獲得的液體藉由諸如浸漬、噴塗、用布擦拭、凹版塗布、輥塗、或印刷的方法塗敷於結構體405和413，並乾燥或在乾燥之後烘焙。
請注意結構體405和結構體413被設置為具有幾乎相同的厚度。因此，半導體裝置因應力的施加而彎曲時，可以防止壓力被局部施加於在結構體405和413之間提供的元件層401和導體407。因此，可以增加半導體裝置的可靠性。
根據本發明，能提供可能不被外力、特別是壓緊力損壞而且能防止靜電放電的高可靠的半導體裝置。
本實施模式可以酌情與其他實施模式和實施例結合實現。
[實施例1]
在本實施例中，描述本發明的半導體裝置中包括的增益天線的形狀。
本發明的半導體裝置中包括的增益天線可以分成主要電磁耦合到晶片上天線的環狀部分和主要接收來自詢問器的電波的部分。只要主要接收來自詢問器的電波的部分中的增益天線具有使接收電波成為可能的形狀就是可接受的。
圖18A圖解增益天線的示例，其中該增益天線中主要接收電波的部分1801構成折疊偶極天線。圖18B圖解增益天線的示例，其中該增益天線中主要接收電波的部分1802是環狀的。圖18C圖解增益天線的示例，其中該增益天線中主要接收電波的部分1803構成彎折線天線。圖18D圖解增益天線的示例，其中該增益天線中主要接收電波的部分1804具有這樣的形狀以致連接多個貼片元件(patch element)。
請注意在本發明中，主要從詢問器接收電波的部分的形狀不限於上述的那些。
本實施例可以的情與其他實施模式和實施例結合實現。
[實施例2]
在本實施例中，描述晶片上天線與增益天線之間的位置關係。
交流電流過增益天線時，增益天線中包括的環狀部分與晶片上天線相互電磁耦合，因此，晶片上天線中產生感應電動勢。晶片上天線和增益天線中包括的環狀部分可以相互部分地重疊，有結構體插在它們之間，或者可以佈置在不同區域中以致沒有相互重疊。請注意晶片上天線佈置在包括在增益天線中的環狀部分中產生的磁通量最集中的位置，由此可以增大晶片上天線中產生的感應電動勢。
更進一步地，增益天線與晶片上天線和積體電路之間的阻抗匹配，由此可以降低因反射產生的功率損失。請注意由於與阻抗的虛數部分相對應的電抗根據增益天線與晶片上天線之間產生的電容的值而改變，所以在設計階段應考慮增益天線與晶片上天線重疊的部分的面積以便阻抗匹配。但是，可以假定，增益天線與晶片上天線在有結構體插在它們之間的情況下附著時，在給定位置處不精確執行附著，並且因此增益天線與晶片上天線相互移位元。此外，在最壞的情形中，由於電容值的改變，阻抗不能匹配。
因此，在本實施例中，如圖19A所示，包括在增益天線中的環狀部分1901的寬度用dA 表示並且晶片上天線1902的寬度用dB 表示時，dA 和dB 的值經設置以致滿足dA >dB 。晶片上天線1902的內緣和外緣與包括在增益天線中的環狀部分1901重疊，晶片上天線1902的環路被中斷的區域和包括在增益天線中的環狀部分1901的環路被中斷的區域除外。
用上述結構，例如，即使圖19A中所示的包括在增益天線中的環狀部分1901和晶片上天線1902被附著時在圖19B中箭頭的方向上有偏差，包括在增益天線中的環狀部分1901和晶片上天線1902相互重疊的部分的面積也可以幾乎保持恒定。因此，即使附著中的對準精度不高，也可以防止電容值的改變，並且可以在沒有阻抗不匹配的情況下製造半導體裝置。
本實施例可以酌情與其他實施模式和實施例結合實現。
[實施例3]
由於本發明的半導體裝置具有撓性，它最好附著於具有撓性的物體或具有曲形表面的物體。更進一步地，由於本發明的半導體裝置不僅具有高的抗衝擊性和抗振動性而且具有在對局部施加的壓力的抵抗力方面的高可靠性，所以該半導體裝置的應用範圍廣泛。
本發明的半導體裝置中的積體電路包括其中資料不能被重寫的諸如ROM的記憶體時，防止偽造與該半導體裝置附著的物體是可能的。更進一步地，例如，將本發明的半導體裝置用於其市場價值決定性地取決於生產區域、生產者等的食品時，可以防止偽造該生產區域、生產者等。
具體地，本發明的半導體裝置可以附著於具有物體資訊的標簽，諸如貨運標簽、價格標簽、和名稱標簽。此外，本發明的半導體裝置本身可以用作標簽。或者，例如，本發明的半導體裝置可以附著於相當於聲明事實為真的文件的證書，諸如戶口名簿、居民卡、護照、駕駛執照、身份證、會員卡、調查報告、信用卡、現金卡、預付卡、病人登記卡、和月票、年票。又或者，例如，本發明的半導體裝置可以附著於證券，其相當於聲明私有財產權的證券，諸如匯票、支票、收據、提貨單、倉庫收據、股票、債權、禮券、和抵押證明。
例如，本發明的半導體裝置可以附著於物品的標記以便用該半導體裝置進行物品的分配管理。
如圖20A所示，本發明的半導體裝置1302附著於諸如產品標記1301的背面具有黏性的支撐物。半導體裝置1302所附著的標記1301放在物品1303上。物品1303的識別資料可以從附著於標記1301的半導體裝置1302被無線地讀取。因此，半導體裝置1302促進分配過程中的物品管理。本發明的半導體裝置具有即使附著於具有撓性的標記1301也不會輕易被應力毀壞的優點。因此，最好的是將使用本發明的半導體裝置的標記1301附著於具有曲形表面的物體。更進一步地，由於本發明的半導體裝置1302具有在對壓緊力的抵抗力方面的高可靠性，所以半導體裝置1302可能不被壓緊力或分配過程中的摩擦產生的靜電毀壞。
例如，在半導體裝置1302中將可重寫非易失性記憶體用作積體電路中包括的記憶體時，物品1303的分配過程可以被記錄。此外，產品的生產過程被記錄時，批發商、零售商、和消費者可以輕易地找出生產區域、生產者、製造日期、加工方法、等等。
在具有關於它們所包含資訊的價值的製品中，例如書籍、DVD、和CD，存在這樣的問題，即製品中包含的全部資訊的公開降低了它們作為製品的價值；另一方面，完全隱藏資訊使得難以欣賞它們作為製品的價值。用本發明的半導體裝置與之附著的包裝材料包裝以上製品，並隨後將製品中包含的部分資訊存儲在半導體裝置中使顧客能夠在不會降低製品價值的情況下欣賞製品的價值。圖20B圖解用本發明的半導體裝置1313與之附著的包裝材料1312包裝的書籍1311。
然後，例如，將作為詢問器的功能添加於諸如移動電話的攜帶型資訊終端時，客戶可以掌握書籍1311的一部分內容。
用以上結構，即使沒有公開製品中包含的全部資訊，顧客也可以瞭解製品的內容。
圖20C圖解本發明的半導體裝置1320與之附著的無記名債券1321的示例。無記名債券1321包括但不限於郵票、車票、入場票、禮券、售書證、文具券、啤酒券、米券、各種贈券、各種服務券、等諸如此類。請注意半導體裝置1320在無記名債券1321內部形成或在無記名債券1321的表面上形成以致被暴露。本發明的半導體裝置具有這樣的優點：即使附著於具有撓性的無記名債券1321也可能不會被應力損壞，也可能不會被由摩擦產生的靜電損壞。
本實施例可以酌情與其他實施模式和實施例結合實現。
本申請案是基於2007年7月27日向日本專利局申請的日本專利申請No.2007-195497，這裏藉由引用將其全部內容並入此處。
101．．．積體電路
102．．．晶片上天線
103．．．結構體
103a．．．纖維體
103b．．．有機樹脂
104．．．結構體
104a．．．纖維體
104b．．．有機樹脂
105．．．增益天線
106．．．支撐基板
108．．．饋電部分
109．．．抗靜電膜
110．．．抗靜電膜
120．．．半導體裝置
121．．．詢問器
122．．．增益天線
123．．．積體電路
124．．．晶片上天線
150．．．經紗
151．．．緯紗
152．．．籃孔
200．．．黏結基板
201．．．絕緣膜
202．．．弱層
203．．．絕緣膜
204．．．基礎基板
205．．．絕緣膜
206．．．分離層
207．．．絕緣膜
208．．．半導體膜
209．．．半導體膜
210．．．電晶體
211．．．元件層
212．．．結構體
213．．．纖維體
214．．．有機樹脂
215．．．纖維體
216．．．有機樹脂
217．．．結構體
220．．．抗靜電膜
221．．．抗靜電膜
223．．．導體
400．．．基板
401．．．元件層
402．．．分離層
403．．．纖維體
404．．．有機樹脂
405．．．結構體
407．．．導體
411．．．有機樹脂
412．．．纖維體
413．．．結構體
430．．．抗靜電膜
431．．．抗靜電膜
700．．．基板
701．．．絕緣膜
702．．．分離層
703．．．絕緣膜
704．．．半導體膜
705．．．半導體膜
706．．．半導體膜
710．．．TFT
711．．．TFT
714．．．導體
715．．．元件層
720．．．纖維體
721．．．有機樹脂
722．．．結構體
723．．．纖維體
724．．．有機樹脂
725．．．結構體
730．．．抗靜電膜
731．．．抗靜電膜
740．．．增益天線
750．．．支撐基板
751．．．黏合劑
901．．．晶片上天線
902．．．積體電路
903．．．電源電路
904．．．解調電路
905．．．調變電路
906．．．調節器
907．．．控制電路
909．．．記憶體
1301．．．標記
1302．．．半導體裝置
1303．．．物品
1311．．．書籍
1312．．．包裝材料
1313．．．半導體裝置
1320．．．半導體裝置
1321．．．無記名債券
1801．．．部分
1802．．．部分
1803．．．部分
1804．．．部分
1901．．．環狀部分
1902．．．晶片上天線
圖1A和1B均是圖解本發明的半導體裝置的結構的立體圖，圖1C是圖1B的橫斷面圖。
圖2是圖解本發明的半導體裝置的結構的方塊圖。
圖3A至3C均是本發明的半導體裝置的橫斷面圖。
圖4A和4B均圖解積體電路與晶片上天線的位置關係。
圖5A和5B均是纖維體的俯視平面圖。
圖6是圖解積體電路的結構的方塊圖。
圖7圖解相對於施加電壓的不運行的樣品的數目。
圖8A至8C圖解製造本發明的半導體裝置的方法。
圖9A和9B圖解製造本發明的半導體裝置的方法。
圖10A和10B圖解製造本發明的半導體裝置的方法。
圖11圖解製造本發明的半導體裝置的方法。
圖12圖解製造本發明的半導體裝置的方法。
圖13A至13D圖解製造本發明的半導體裝置的方法。
圖14A至14C圖解製造本發明的半導體裝置的方法。
圖15A和15B圖解製造本發明的半導體裝置的方法。
圖16A至16C圖解製造本發明的半導體裝置的方法。
圖17A至17C圖解製造本發明的半導體裝置的方法。
圖18A至18D均圖解增益天線的形狀。
圖19A和19B均圖解增益天線與晶片上天線之間的位置關係。
圖20A至20C均圖解本發明的半導體裝置的應用模式。
101．．．積體電路
102．．．晶片上天線
103．．．結構體
104．．．結構體
105．．．增益天線
106．．．支撐基板

Claims (38)

  1. 一種半導體裝置，其包括：積體電路；連接到該積體電路的第一天線；一對結構體，其中該積體電路和該第一天線插在該對結構體之間，其中至少一個第一抗靜電膜在該對結構體中的一個的至少一個表面上被形成，以及其中至少一個第二抗靜電膜在該對結構體中的另一個的至少一個表面上被形成；第二天線，經設置使得該對結構體中的一個插在該第一天線與該第二天線之間，其中該對結構體中的每一個均是藉由用樹脂填充纖維體形成的。
  2. 一種半導體裝置，其包括：積體電路；連接到該積體電路的第一天線；一對結構體，其中該積體電路和該第一天線插在該對結構體之間；第二天線，經設置使得該對結構體中的一個插在該第一天線與該第二天線之間，其中該對結構體中的每一個均是藉由用樹脂填充纖維 體形成的，以及其中當交流電流過該第一天線和該第二天線中的一個時，在該第一天線和該第二天線中的另一個中由電磁感應產生感應電動勢。
  3. 如申請專利範圍第1項之半導體裝置，其中該對結構體中的一個的一個表面不與該積體電路和該第一天線相面對，以及其中該對結構體中的另一個的一個表面不與該積體電路和該第一天線相面對。
  4. 如申請專利範圍第1項之半導體裝置，其中該對結構體中的一個的一個表面與該積體電路和該第一天線相面對，以及其中該對結構體中的另一個的一個表面與該積體電路和該第一天線相面對。
  5. 如申請專利範圍第1項之半導體裝置，其中該第一抗靜電膜在該對結構體中的一個的相對側上被形成，以及其中該第二抗靜電膜在該對結構體中的另一個的相對側上被形成。
  6. 如申請專利範圍第1項或第2項之半導體裝置，其中該對結構體具有絕緣性。
  7. 如申請專利範圍第1項之半導體裝置，其中該抗靜電膜是表面活性劑、導電聚合物、其中分散有導電顆粒的樹脂、和矽氧烷基樹脂中的一個。
  8. 如申請專利範圍第1項之半導體裝置，其中該抗靜電膜具有106 至1014 Ω/cm2 的表面電阻值。
  9. 如申請專利範圍第1項或第2項之半導體裝置，其中該第一天線為環狀，其中該第二天線的一部分為環狀，其中該第一天線的寬度比該第二天線的一部分的寬度小，以及其中該第一天線的內緣和外緣與該第二天線重疊。
  10. 如申請專利範圍第1項或第2項之半導體裝置，其中該第一天線為具有一個線圈的環狀，其中該第二天線的一部分為具有一個線圈的環狀，其中該第一天線的寬度比該第二天線的一部分的寬度小，以及其中該第一天線的內緣和外緣與該第二天線重疊。
  11. 如申請專利範圍第1項或第2項之半導體裝置，其中於該積體電路中使用薄膜電晶體。
  12. 如申請專利範圍第1項之半導體裝置，其中當交流電流過該第一天線和該第二天線中的一個時，在該第一天線和該第二天線中的另一個中由電磁感應產生感應電動勢。
  13. 如申請專利範圍第1項或第2項之半導體裝置，其中該纖維體包括經紗和緯紗，在該經紗和該緯紗中的每一個中多個有機化合物或無機化合物的單紗被捆在一 起，以及其中在該對結構體中該經紗和該緯紗的方向不同。
  14. 如申請專利範圍第1或2項之半導體裝置，其中聚乙烯醇纖維、聚酯纖維、聚醯胺纖維、聚乙烯纖維、芳族聚醯胺纖維、聚對苯撐苯並二噁唑纖維、玻璃纖維、和碳纖維中的一個被用於該纖維體。
  15. 如申請專利範圍第1項或2項之半導體裝置，其中該樹脂包括熱固性樹脂或熱塑性樹脂中的一個。
  16. 如申請專利範圍第15項之半導體裝置，其中該熱固性樹脂是環氧樹脂、不飽和聚酯樹脂、聚醯亞胺樹脂、雙馬來醯亞胺三嗪樹脂、和氰酸鹽樹脂中的一個。
  17. 如申請專利範圍第15項之半導體裝置，其中熱塑性樹脂是聚苯氧基樹脂、聚醚醯亞胺樹脂、和氟樹脂中的一個。
  18. 一種製造半導體裝置的方法，包括步驟：將積體電路和連接到該積體電路的第一天線插在一對結構體之間，其中至少一個第一抗靜電膜在該對結構體中的一個的至少一個表面上被形成，以及其中至少一個第二抗靜電膜在該對結構體中的另一個的至少一個表面上被形成；以及將該第二天線附著於該對結構體中的一個，使得該對結構體中的一個插在該第一天線與該第二天線之間， 其中該對結構體中的每一個均是藉由用樹脂填充纖維體形成的。
  19. 如申請專利範圍第18項之方法，其中該對結構體中的一個的一個表面不與該積體電路和該第一天線相面對，以及其中該對結構體中的另一個的一個表面不與該積體電路和該第一天線相面對。
  20. 如申請專利範圍第18項之方法，其中該對結構體中的一個的一個表面與該積體電路和該第一天線相面對，以及其中該對結構體中的另一個的一個表面與該積體電路和該第一天線相面對。
  21. 如申請專利範圍第18項之方法，其中該第一抗靜電膜在該對結構體中的一個的相對側上被形成，以及其中該第二抗靜電膜在該對結構體中的另一個的相對側上被形成。
  22. 如申請專利範圍第18項之方法，其中該對結構體具有絕緣性。
  23. 如申請專利範圍第18項之方法，其中該抗靜電膜是表面活性劑、導電聚合物、其中分散有導電顆粒的樹脂、和矽氧烷基樹脂中的一個。
  24. 如申請專利範圍第18項之方法，其中該抗靜電膜具有106 至1014 Ω/cm2 的表面電阻值 。
  25. 一種半導體裝置，包括：第一導電層；第二導電層，無線地連接到該第一導電層；調節器電路，電連接到該第二導電層；以及電路，電連接到該調節器電路，其中在該第二導電層中產生之第一電壓被施加至該調節器電路，以及其中根據該第一電壓，該調節器電路供應第二電壓至該電路。
  26. 一種半導體裝置，包括：第一導電層；第二導電層，無線地連接到該第一導電層；調節器電路，電連接到該第二導電層；電路，電連接到該調節器電路；以及一對結構體，其中該第二導電層、該調節器電路以及該電路插在該對結構體之間，其中至少一個第一抗靜電膜在該對結構體中的一個的至少一個表面上被形成，其中至少一個第二抗靜電膜在該對結構體中的另一個的至少一個表面上被形成，其中在該第二導電層中產生之第一電壓被施加至該調節器電路，以及 其中根據該第一電壓，該調節器電路供應第二電壓至該電路。
  27. 如申請專利範圍第26項之半導體裝置，其中該對結構體中的每一個均是藉由用樹脂填充纖維體形成的。
  28. 如申請專利範圍第26項之半導體裝置，其中該對結構體中的一個的一個表面不與該電路和該第一導電層相面對，以及其中該對結構體中的另一個的一個表面不與該電路和該第一導電層相面對。
  29. 如申請專利範圍第26項之半導體裝置，其中該對結構體中的一個的一個表面與該電路和該第一導電層相面對，以及其中該對結構體中的另一個的一個表面與該電路和該第一導電層相面對。
  30. 如申請專利範圍第26項之半導體裝置，其中該第一抗靜電膜在該對結構體中的一個的相對側上被形成，以及其中該第二抗靜電膜在該對結構體中的另一個的相對側上被形成。
  31. 如申請專利範圍第26項之半導體裝置，其中該對結構體具有絕緣性。
  32. 如申請專利範圍第26項之半導體裝置，其中該第一抗靜電膜及該第二抗靜電膜是表面活性劑 、導電聚合物、其中分散有導電顆粒的樹脂、和矽氧烷基樹脂中的一個。
  33. 如申請專利範圍第26項之半導體裝置，其中該第一抗靜電膜及該第二抗靜電膜具有106 至1014 Ω/cm2 的表面電阻值。
  34. 如申請專利範圍第26項之半導體裝置，其中當交流電流過該第一導電層和該第二導電層中的一個時，在該第一導電層和該第二導電層中的另一個中由電磁感應產生感應電動勢。
  35. 一種半導體裝置，包括：第一導電層；第二導電層，無線地連接到該第一導電層；調節器電路，電連接到該第二導電層；以及電路，電連接到該調節器電路，其中在該第二導電層中產生之第一電壓被施加至該調節器電路，其中根據該第一電壓，該調節器電路供應第二電壓至該電路，以及其中當交流電流過該第一導電層和該第二導電層中的一個時，在該第一導電層和該第二導電層中的另一個中由電磁感應產生感應電動勢。
  36. 如申請專利範圍第25、26及35項中任一項之半導體裝置，該電路是選自解調電路、調變電路、控制電路及記憶 體所組成之群組中之一個。
  37. 如申請專利範圍第25、26及35項中任一項之半導體裝置，其中該第一導電層為環狀，其中該第二導電層的一部分為環狀，其中該第一導電層的寬度比該第二導電層的一部分的寬度小，以及其中該第一導電層的內緣和外緣與該第二導電層重疊。
  38. 如申請專利範圍第25、26及35項中任一項之半導體裝置，其中於該電路中使用薄膜電晶體。
TW097127968A 2007-07-27 2008-07-23 半導體裝置及其製造方法 TWI442536B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007195497 2007-07-27

Publications (2)

Publication Number Publication Date
TW200924154A TW200924154A (en) 2009-06-01
TWI442536B true TWI442536B (zh) 2014-06-21

Family

ID=39929604

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097127968A TWI442536B (zh) 2007-07-27 2008-07-23 半導體裝置及其製造方法

Country Status (6)

Country Link
US (3) US7932589B2 (zh)
EP (1) EP2019425A1 (zh)
JP (1) JP5189429B2 (zh)
KR (2) KR101489167B1 (zh)
CN (1) CN101354755B (zh)
TW (1) TWI442536B (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2019425A1 (en) 2007-07-27 2009-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8284557B2 (en) * 2007-10-18 2012-10-09 Kyocera Corporation Circuit board, mounting structure, and method for manufacturing circuit board
CN103500700B (zh) * 2008-06-06 2016-06-08 株式会社半导体能源研究所 半导体装置的制造方法
JP2010041040A (ja) * 2008-07-10 2010-02-18 Semiconductor Energy Lab Co Ltd 光電変換装置および光電変換装置の製造方法
CN102160179B (zh) 2008-09-19 2014-05-14 株式会社半导体能源研究所 半导体装置及其制造方法
WO2010035625A1 (en) 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semi conductor device
KR101611643B1 (ko) * 2008-10-01 2016-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2011003522A (ja) * 2008-10-16 2011-01-06 Semiconductor Energy Lab Co Ltd フレキシブル発光装置、電子機器及びフレキシブル発光装置の作製方法
US8089418B2 (en) * 2008-12-04 2012-01-03 Intel Corporation Antenna structure
KR101677076B1 (ko) * 2009-06-05 2016-11-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광전 변환 디바이스 및 그 제조 방법
WO2010140522A1 (en) * 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
WO2010140539A1 (en) * 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for manufacturing the same
TWI517268B (zh) * 2009-08-07 2016-01-11 半導體能源研究所股份有限公司 端子構造的製造方法和電子裝置的製造方法
JP5501174B2 (ja) * 2009-09-17 2014-05-21 株式会社半導体エネルギー研究所 半導体装置
JP5719560B2 (ja) * 2009-10-21 2015-05-20 株式会社半導体エネルギー研究所 端子構造の作製方法
US8895950B2 (en) 2009-10-23 2014-11-25 Nantero Inc. Methods for passivating a carbonic nanolayer
WO2011093151A1 (en) 2010-01-29 2011-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the same
CN102236815A (zh) * 2010-04-26 2011-11-09 永奕科技股份有限公司 射频识别标签模组、容置体与堆叠容置体结构
CN102236814A (zh) * 2010-04-26 2011-11-09 永奕科技股份有限公司 射频识别标签模组
KR101678055B1 (ko) * 2010-06-15 2016-11-22 삼성전자 주식회사 전자파 간섭 제거 장치 및 이를 포함하는 반도체 패키지
CN101937885B (zh) * 2010-08-12 2013-03-20 日月光半导体制造股份有限公司 半导体封装件及其制造方法
KR20120077473A (ko) * 2010-12-30 2012-07-10 삼성모바일디스플레이주식회사 플렉서블 기판 및 상기 플렉서블 기판을 포함하는 표시 장치
DE102011056323A1 (de) * 2011-12-13 2013-06-13 Infineon Technologies Ag Booster-Antennenstruktur für eine Chipkarte
JP5850784B2 (ja) * 2012-03-29 2016-02-03 Ｄｏｗａエレクトロニクス株式会社 ブースターアンテナおよびその製造方法
EP2866298B1 (en) * 2012-06-26 2020-05-06 Toyo Seikan Group Holdings, Ltd. Rf tag
JP5929549B2 (ja) * 2012-06-26 2016-06-08 東洋製罐株式会社 Ｒｆタグ
US9324020B2 (en) * 2012-08-30 2016-04-26 Nxp B.V. Antenna structures and methods for omni directional radiation patterns
KR102084288B1 (ko) 2012-11-05 2020-03-03 유니버시티 오브 플로리다 리서치 파운데이션, 아이엔씨. 디스플레이의 휘도 보상
KR102010113B1 (ko) * 2012-11-30 2019-08-12 유니버시티 오브 플로리다 리서치 파운데이션, 아이엔씨. 양극성 수직 전계 효과 트랜지스터
JP2014119784A (ja) * 2012-12-13 2014-06-30 Toppan Printing Co Ltd Ｉｃ付冊子及びその製造方法
US20140203912A1 (en) * 2013-01-23 2014-07-24 King's Metal Fiber Technologies Co., Ltd. Radio frequency identification tag
JP6119325B2 (ja) * 2013-03-14 2017-04-26 セイコーエプソン株式会社 干渉フィルター、干渉フィルターの製造方法、光学モジュール、電子機器、及び接合基板
KR102068093B1 (ko) * 2013-11-04 2020-01-20 엘지디스플레이 주식회사 플렉서블 표시장치 제조 방법
US10839975B2 (en) * 2014-03-10 2020-11-17 The Boeing Company Graphene coated electronic components
JP2015216072A (ja) 2014-05-13 2015-12-03 株式会社ジャパンディスプレイ 有機ｅｌ装置及びその製造方法
WO2016132654A1 (ja) * 2015-02-16 2016-08-25 株式会社村田製作所 アンテナ装置および通信端末装置
EP3267504A4 (en) * 2015-03-06 2018-10-31 FUJIFILM Corporation Photoelectric conversion element, solar cell and composition
FR3042296B1 (fr) * 2015-10-09 2018-11-30 Fenotag Produit, procede et outil industriel permettant la fabrication de tags rfid dans le domaine de la tracabilite de produits textiles comme par exemple dans les blanchisseries industrielles
US10371129B2 (en) * 2016-02-26 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and sensor system
GB2562043B (en) * 2017-04-28 2020-04-29 Drayson Tech Europe Ltd Loop RF Power Harvester
CN111247695B (zh) * 2017-10-18 2022-08-19 康普技术有限责任公司 宽带堆叠贴片辐射元件及相关的相控阵列天线
JP6360611B1 (ja) * 2017-12-05 2018-07-18 ユニチカ株式会社 不燃性シート、該不燃性シートを含む防煙垂壁
US11259443B1 (en) * 2019-03-11 2022-02-22 Smartrac Investment B.V. Heat resistant RFID tags
US20240118327A1 (en) * 2021-01-27 2024-04-11 Sumitomo Electric Industries, Ltd. Diamond sensor unit

Family Cites Families (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4602051A (en) * 1983-09-07 1986-07-22 Denki Kagaku Kogyo Kabushiki Kaisha Resin composition having electromagnetic wave shielding effort
CA2026113C (en) 1989-01-25 1998-12-01 Tsunoe Igarashi Prepreg, composite molded body, and method of manufacture of the composite molded body
DE3907757A1 (de) 1989-03-10 1990-09-13 Mtu Muenchen Gmbh Schutzfolie
JPH05190582A (ja) 1992-01-08 1993-07-30 Oki Electric Ind Co Ltd 樹脂封止半導体装置及びその製造方法
JP3024399B2 (ja) 1992-11-13 2000-03-21 松下電器産業株式会社 半導体集積回路
JP3523718B2 (ja) 1995-02-06 2004-04-26 株式会社ルネサステクノロジ 半導体装置
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5757456A (en) 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
US6223990B1 (en) 1995-06-16 2001-05-01 Rohm Co., Ltd. Communication system including a dual passive antenna configuration
JPH1092980A (ja) 1996-09-13 1998-04-10 Toshiba Corp 無線カードおよびその製造方法
JPH10307898A (ja) 1997-05-09 1998-11-17 Toppan Printing Co Ltd 充電式非接触ｉｃカードシステム
JP3646472B2 (ja) 1997-05-19 2005-05-11 株式会社日立製作所 非接触型ｉｃカードおよび送受信回路
JP3566056B2 (ja) 1997-12-26 2004-09-15 セイコーインスツルメンツ株式会社 電子機器
US6414318B1 (en) 1998-11-06 2002-07-02 Bridge Semiconductor Corporation Electronic circuit
TW484101B (en) 1998-12-17 2002-04-21 Hitachi Ltd Semiconductor device and its manufacturing method
US6224965B1 (en) 1999-06-25 2001-05-01 Honeywell International Inc. Microfiber dielectrics which facilitate laser via drilling
JP4423779B2 (ja) 1999-10-13 2010-03-03 味の素株式会社 エポキシ樹脂組成物並びに該組成物を用いた接着フィルム及びプリプレグ、及びこれらを用いた多層プリント配線板及びその製造法
US6509217B1 (en) 1999-10-22 2003-01-21 Damoder Reddy Inexpensive, reliable, planar RFID tag structure and method for making same
DE10004922A1 (de) 2000-02-04 2001-08-09 Giesecke & Devrient Gmbh Transponder, insbesondere für eine kontaktlose Chipkarte
JP2001229355A (ja) * 2000-02-17 2001-08-24 Tamura Electric Works Ltd 非接触ｉｃカード
JP3835968B2 (ja) 2000-03-06 2006-10-18 松下電器産業株式会社 半導体集積回路
JP3614747B2 (ja) 2000-03-07 2005-01-26 Ｎｅｃエレクトロニクス株式会社 昇圧回路、それを搭載したｉｃカード及びそれを搭載した電子機器
US20020049714A1 (en) 2000-05-11 2002-04-25 Shunpei Yamazaki Communication system
JP2002231545A (ja) 2001-02-02 2002-08-16 Matsushita Electric Ind Co Ltd 非接触電源装置
US6870516B2 (en) * 2001-02-16 2005-03-22 Integral Technologies, Inc. Low cost antennas using conductive plastics or conductive composites
JP3905418B2 (ja) 2001-05-18 2007-04-18 セイコーインスツル株式会社 電源装置および電子機器
JP2003006592A (ja) 2001-06-21 2003-01-10 Matsushita Electric Ind Co Ltd 情報送受信装置
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP2003070187A (ja) 2001-08-27 2003-03-07 Toshiba Eng Co Ltd 非接触データキャリア装置並びに内蔵二次電池の充電方法
JP2003123033A (ja) 2001-10-12 2003-04-25 Nec Eng Ltd Ｉｃチップ及びそれを用いる商品管理システム並びに商品管理方法
US6737302B2 (en) 2001-10-31 2004-05-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for field-effect transistor
KR100430001B1 (ko) 2001-12-18 2004-05-03 엘지전자 주식회사 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
JP3915092B2 (ja) 2002-01-21 2007-05-16 株式会社エフ・イー・シー Ｉｃカード用のブースタアンテナ
JP4007932B2 (ja) 2002-03-19 2007-11-14 株式会社タキオン マイクロ波送電法、マイクロ波受電装置及びｉｄタグシステム
JP2003299255A (ja) 2002-04-02 2003-10-17 Nippon Telegr & Teleph Corp <Ntt> 携帯型充電装置
JP2003317058A (ja) * 2002-04-19 2003-11-07 Oji Paper Co Ltd Ｉｃチップ実装体
US7485489B2 (en) 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
WO2004001848A1 (en) 2002-06-19 2003-12-31 Sten Bjorsell Electronics circuit manufacture
JP2004023765A (ja) 2002-06-20 2004-01-22 Sanyo Electric Co Ltd 無線型データ伝送装置
JP2004064937A (ja) 2002-07-31 2004-02-26 Nec Corp チャージポンプ型昇圧回路
KR101148653B1 (ko) 2002-10-18 2012-05-23 심볼테크놀로지스,인코포레이티드 수동 ｒｆｉｄ 태그의 원치않는 재교섭을 최소화시키는시스템 및 방법
JP4015008B2 (ja) 2002-11-21 2007-11-28 株式会社ルネサステクノロジ 通信用半導体集積回路および無線通信システム
US7652359B2 (en) 2002-12-27 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Article having display device
JP2004343410A (ja) 2003-05-15 2004-12-02 Hitachi Maxell Ltd 非接触通信式情報担体
JP4828088B2 (ja) 2003-06-05 2011-11-30 凸版印刷株式会社 Ｉｃタグ
JP3902769B2 (ja) 2003-08-29 2007-04-11 松下電器産業株式会社 降圧電圧出力回路
US7737658B2 (en) 2003-10-27 2010-06-15 Sony Corporation Battery packs having a charging mode and a discharging mode
US7768405B2 (en) * 2003-12-12 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
JP2005229098A (ja) 2003-12-12 2005-08-25 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US7494066B2 (en) * 2003-12-19 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2005210843A (ja) 2004-01-23 2005-08-04 Toyota Motor Corp 電力供給システム、車載電源装置及び路側電源装置
US7994617B2 (en) * 2004-02-06 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2005235615A (ja) 2004-02-20 2005-09-02 Hitachi Maxell Ltd アダプタパネル、電子機器、及びケーブルコネクタ認識システム
JP2005252853A (ja) 2004-03-05 2005-09-15 Fec Inc Ｒｆ−ｉｄ用アンテナ
EP1589797A3 (en) 2004-04-19 2008-07-30 Matsushita Electric Industrial Co., Ltd. Manufacturing method of laminated substrate, and manufacturing apparatus of semiconductor device for module and laminated substrate for use therein
JP2005316724A (ja) 2004-04-28 2005-11-10 Matsushita Electric Works Ltd アクティブ型ｒｆｉｄタグ
JP2005321911A (ja) 2004-05-07 2005-11-17 Dainippon Printing Co Ltd 発光素子付き透明ｉｃカード
JP2005352434A (ja) 2004-05-11 2005-12-22 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法および電子機器
JP4611093B2 (ja) 2004-05-12 2011-01-12 セイコーインスツル株式会社 電波発電回路
JP2006004015A (ja) 2004-06-15 2006-01-05 Ts Photon:Kk バッテリーレス型プログラム制御可能な論理回路付きｒｆｉｄ応答器
JP2006024087A (ja) 2004-07-09 2006-01-26 Nec Corp 無線デバイス、その製造方法、その検査方法及び検査装置並びに無線装置及びその製造方法
KR101254277B1 (ko) 2004-07-30 2013-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 라미네이팅 시스템, ｉｃ 시트, ｉｃ 시트 두루마리, 및ｉｃ 칩의 제조방법
JP4749074B2 (ja) * 2004-07-30 2011-08-17 株式会社半導体エネルギー研究所 Ｉｃチップの作製方法及び装置
WO2006028258A1 (en) 2004-09-09 2006-03-16 Semiconductor Energy Laboratory Co., Ltd. Wireless chip
US8178958B2 (en) 2004-10-19 2012-05-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having antenna and method for manufacturing thereof
JP2006180073A (ja) 2004-12-21 2006-07-06 Okayama Prefecture 無線ｉｃタグ
JP4541246B2 (ja) 2004-12-24 2010-09-08 トッパン・フォームズ株式会社 非接触ｉｃモジュール
JP2006293690A (ja) 2005-04-11 2006-10-26 Sanyo Electric Co Ltd 集積回路及び無線ｉｃタグ
CN100412881C (zh) * 2005-04-30 2008-08-20 仁宝电脑工业股份有限公司 无线射频识别系统
US7863188B2 (en) * 2005-07-29 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7776656B2 (en) 2005-07-29 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2007016642A2 (en) * 2005-07-29 2007-02-08 Foster-Miller, Inc. Dual function composite system and method of making same
EP1758439A1 (en) 2005-08-23 2007-02-28 THOMSON Licensing Peripheral skirt intended to be attached underneath the bottom panel of a device, and corresponding device
JP2007059821A (ja) 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
EP1977481B1 (en) * 2006-01-24 2013-08-21 NDS Limited Chip attack protection
KR101299932B1 (ko) 2006-03-10 2013-08-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN101385039B (zh) 2006-03-15 2012-03-21 株式会社半导体能源研究所 半导体器件
TWI431726B (zh) 2006-06-01 2014-03-21 Semiconductor Energy Lab 非揮發性半導體記憶體裝置
KR101350207B1 (ko) 2006-06-26 2014-01-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 포함하는 용지 및 그 제조 방법
JP4382783B2 (ja) * 2006-08-09 2009-12-16 富士通株式会社 Ｒｆｉｄタグ
EP2070019A4 (en) 2006-10-02 2015-07-01 Semiconductor Energy Lab SEMICONDUCTOR DEVICE
EP2019425A1 (en) * 2007-07-27 2009-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
KR101489173B1 (ko) 2015-02-05
KR101489167B1 (ko) 2015-02-03
US8872331B2 (en) 2014-10-28
KR20090012173A (ko) 2009-02-02
US20110186949A1 (en) 2011-08-04
US9412060B2 (en) 2016-08-09
TW200924154A (en) 2009-06-01
CN101354755A (zh) 2009-01-28
JP5189429B2 (ja) 2013-04-24
EP2019425A1 (en) 2009-01-28
US20090085182A1 (en) 2009-04-02
US20150014419A1 (en) 2015-01-15
JP2009054145A (ja) 2009-03-12
CN101354755B (zh) 2013-07-31
KR20130090392A (ko) 2013-08-13
US7932589B2 (en) 2011-04-26

Similar Documents

Publication Publication Date Title
TWI442536B (zh) 半導體裝置及其製造方法
US7906847B2 (en) Semiconductor device
US8546912B2 (en) Semiconductor device
KR101098777B1 (ko) Ｉｄ 칩 및 ｉｃ 카드
US7994617B2 (en) Semiconductor device
TWI489534B (zh) 半導體裝置的製造方法
US7791153B2 (en) Method for manufacturing semiconductor device
TWI430180B (zh) 半導體裝置
US20070176845A1 (en) Semiconductor device
JP5675939B2 (ja) 構造体の作製方法
TW200903720A (en) Method for manufacturing semiconductor device
JP5089033B2 (ja) 半導体装置の作製方法
US7776656B2 (en) Method for manufacturing semiconductor device
US7465596B2 (en) Manufacturing method of semiconductor device
US20090269886A1 (en) Manufacturing Method of Semiconductor Device
JP5222628B2 (ja) 半導体装置
JP4908936B2 (ja) 半導体装置の作製方法
JP5159178B2 (ja) 半導体装置
JP2007043101A (ja) 半導体装置の作製方法
JP4789696B2 (ja) 半導体装置