TWI440042B - 半導體儲存裝置及儲存控制方法 - Google Patents

半導體儲存裝置及儲存控制方法 Download PDF

Info

Publication number
TWI440042B
TWI440042B TW098130427A TW98130427A TWI440042B TW I440042 B TWI440042 B TW I440042B TW 098130427 A TW098130427 A TW 098130427A TW 98130427 A TW98130427 A TW 98130427A TW I440042 B TWI440042 B TW I440042B
Authority
TW
Taiwan
Prior art keywords
data
block
unit
blocks
storage unit
Prior art date
Application number
TW098130427A
Other languages
English (en)
Other versions
TW201027555A (en
Inventor
Shinichi Kanno
Shigehiro Asano
Kazuya Kitsunai
Hirokuni Yano
Toshikatsu Hida
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201027555A publication Critical patent/TW201027555A/zh
Application granted granted Critical
Publication of TWI440042B publication Critical patent/TWI440042B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G11C16/105—Circuits or methods for updating contents of nonvolatile memory, especially with 'security' features to ensure reliable replacement, i.e. preventing that old data is lost before new data is reliably written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/14—Circuits or methods to write a page or sector of information simultaneously into a nonvolatile memory, typically a complete row or word line in flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Description

半導體儲存裝置及儲存控制方法
本發明係關於一種半導體儲存裝置之儲存控制。
本申請案係基於且主張於2008年12月22日申請之先前日本專利申請案第2008-325632號之優先權的權利，該案之全部內容以引用的方式併入本文中。
在併有NAND快閃ROM或其類似物之半導體儲存裝置中，先前儲存之資料需要加以安全地保護，使得其在電源供應器在資料寫入操作期間突然被切斷且導致寫入失敗時將不會惡化。根據不同電壓將多個位元儲存於其中之多位準單元(MLC)類型之NAND快閃ROM具有藉由執行若干次寫入以一次一個位元之方式將資訊寫入至記憶體單元中之模式。在此寫入模式中存在如下問題：若在正將資訊添加至其中具有資訊之記憶體單元中時電源供應器被切斷，則先前所儲存之資訊可丟失。
為解決此問題，JP-A 2006-221743(KOKAI)提出一種管理共用記憶體單元之區塊中之頁的關係及控制寫入操作以單次將資料寫入至每一區塊之記憶體單元中之技術。以此方式，可臨時儲存外部供應之資料，且在特定定時將臨時儲存之資料複製至另一區塊。可藉此避免資料惡化。
更具體言之，MLC NAND快閃ROM臨時用作SLC(雙態)NAND快閃ROM，使得保護資料(針對其完成寫入操作)使其免於惡化。接著，藉由規則寫入方法將臨時儲存之資料複製至另一區塊。此實現MLC NAND快閃ROM之安全資料寫入操作。藉由此方法，即使在正將臨時儲存之資料複製至另一區塊時電源供應器突然被切斷，所儲存之最初資料亦將不會惡化且因此可易於尋回資料。
然而，根據JP-A 2006-221743(KOKAI)之技術，在一抹除之後可寫入區塊中之資料的量減少至「1/記憶體單元中之可寫入位元的數目」。此意謂，為將特定量之資料寫入至MLC NAND快閃ROM中，必須抹除待寫入之資料的量乘以記憶體單元中之可寫入位元的數目。此外，根據此技術，始終將臨時儲存之資料複製至另一區塊。此意謂，在結束時，需要抹除資料之量乘以「(記憶體單元中之可寫入位元之數目)+1」。
舉例而言，當在此系統中採用兩個位元可寫入每個記憶體單元之MLC NAND快閃ROM時，需要抹除係待寫入之資料的量之2+1=3倍的資料，其為高度不必要之量。此外，考慮到重寫入之數目有限，應最小化資料抹除之數目。
根據本發明之一態樣，一種半導體儲存裝置包括一第一儲存單元，其具有係資料寫入區之複數個第一區塊；一指令單元，其發出一將資料寫入至該等第一區塊中之寫入指令；一轉換單元，其參考一轉換表將輸入資料之一外部位址轉換為該第一區塊中之一記憶體位置，在該轉換表中，該資料之外部位址與該等第一區塊中之該資料之該等記憶體位置相關聯；及一判斷單元，其基於該輸入資料之該等記憶體位置判斷該等第一區塊中之任一者是否儲存有效資料，該有效資料為與該外部位址相關聯之該資料，其中該指令單元在該等第一區塊中之任一者未儲存該有效資料時發出將該資料寫入至未儲存該有效資料之該第一區塊中的該寫入指令。
根據本發明之另一態樣，一種半導體儲存裝置包括一第一儲存單元，其具有係資料寫入區之複數個第一區塊；一指令單元，其發出一將資料寫入至該等第一區塊中之寫入指令；一轉換單元，其參考一轉換表將輸入資料之一外部位址轉換為該第一區塊中之一記憶體位置，在該轉換表中，該資料之外部位址與該等區塊中之該資料之記憶體位置相關聯；一管理單元，其管理該等第一區塊中之該資料之一記憶體狀態；及一判斷單元，其基於該輸入資料之該等記憶體位置及該資料之該記憶體狀態判斷該等第一區塊是否包括資料寫入不會造成該有效資料之丟失之任何第一區塊，該有效資料為與該外部位址相關聯之資料，其中該指令單元在該等第一區塊包括該資料寫入不會造成有效資料之丟失之該第一區塊時發出將該資料寫入至該資料寫入不會造成該有效資料之丟失之該第一區塊中的該寫入指令。
根據本發明之又一態樣，(提供)一種實施於一半導體儲存裝置中之儲存控制方法，該方法包含：發出一將資料寫入至為一儲存單元中之資料寫入區之區塊中的寫入指令；參考一轉換表將輸入資料之一外部位址轉換為該區塊中之一記憶體位置，在該轉換表中，該資料之外部位址與該等區塊中之該資料的該等記憶體位置相關聯；及基於該輸入資料之該等記憶體位置判斷該等區塊中之任一者是否儲存有效資料，該有效資料為與該外部位址相關聯的該資料，其中該發出在該等區塊中之任一者未儲存該有效資料時發出將該資料寫入至未儲存該有效資料之該區塊中的該寫入指令。
以下參看隨附圖式詳細解釋根據本發明之半導體儲存裝置及控制半導體儲存裝置之方法的例示性實例。
(第一實施例)
如圖1中所說明，根據第一實施例之半導體儲存裝置1將資料儲存於其中，且包括一主機介面2、一動態隨機存取記憶體(DRAM) 3、一NAND快閃唯讀記憶體(ROM) 4及一控制器5。主機介面2執行與諸如個人電腦之主機裝置6之資料通信以傳輸及接收資料。
DRAM 3為將在操作期間由主機裝置6供應之所寫入之資料及自NAND快閃ROM 4讀取之寫入/讀出資料7臨時儲存於其中之記憶體。DRAM 3亦將在操作期間自NAND快閃ROM 4讀取之位址轉換表8儲存於其中。稍後在解釋NAND快閃ROM 4時將詳細論述位址轉換表8。
NAND快閃ROM 4為MLC類型且將由主機裝置6供應且臨時儲存於DRAM 3中之資料儲存於其中。NAND快閃ROM 4包括位址轉換表8、第一儲存單元9、第二儲存單元10及區塊管理清單11。
參看圖2解釋普通MLC NAND快閃ROM之結構及駐留於該結構中之問題。在圖2中假設NAND快閃ROM在每個記憶體單元中儲存兩個位元。
NAND快閃ROM經劃分為多個區塊，該等區塊為用於抹除操作之單位區域。每一區塊進一步經劃分為多個頁，該等頁為用於寫入/讀取操作之單位區域，且每一頁按次序與記憶體單元之位元中的一者相關聯。在圖2之實例中，區塊包括8個頁，頁0至頁7。資料寫入至頁中之次序定義為頁0、1、2、...7。在此圖式中，資料現儲存達頁4。
大體而言，對應於記憶體單元中之第一經寫入位元的頁被稱為下部頁，且對應於同一記憶體單元中之第二經寫入位元的頁被稱為上部頁。由此，在共用NAND快閃ROM之同一記憶體單元之下部頁及上部頁中，除非至下部頁之寫入完成，否則不可將資料寫入至上部頁中。在此實例中，頁0與1、頁2與3、頁4與5及頁6與7中之每一對共用一記憶體單元。
在具有此結構之NAND快閃ROM中，若在至上部頁之資料寫入期間斷開電源供應器，則已寫入至同一記憶體單元中之下部頁中的資料亦惡化。另一方面，若在至下部頁之資料寫入期間斷開電源供應器，則寫入不同單元(其下部頁及上部頁)中之資料不會惡化。
換言之，僅在資料正寫入至上部頁中時出現經寫入同一記憶體單元之下部頁中之資料惡化並丟失的問題。在圖2之實例中，若在至頁5(上部頁)之資料寫入期間斷開電源供應器，則儲存於同一記憶體單元之頁4(下部頁)中之資料同時惡化。
若記憶體單元之下部頁及上部頁包括更多頁，則對於記憶體單元之所有頁類似地發生此問題。
相同問題可在根據本實施例之NAND快閃ROM 4中出現。位址轉換表8、第一儲存單元9、第二儲存單元10及區塊管理清單11基本上具有相同結構。本實施例旨在防止此問題出現。
位址轉換表8指示NAND快閃ROM 4之區塊的儲存由主機裝置6供應之資料的頁位置(位址)。位址轉換表8因此將NAND快閃ROM 4之針對每一頁儲存由主機裝置6供應之資料的位置(位址)儲存於其中。此處，其位址儲存於位址轉換表8中之頁中之資料或換言之由位址轉換表8所指定的資料被稱為有效資料。另一方面，其位址未儲存於位址轉換表8中之頁中之資料或換言之經儲存但未由位址轉換表8所指定的資料被稱為無效資料。
當半導體儲存裝置1未操作時，位址轉換表8僅存在於NAND快閃ROM 4中。然而，當主機裝置6向半導體儲存裝置1發出資料寫入/讀取指令時，自NAND快閃ROM 4讀取位址轉換表8且將其臨時儲存於DRAM 3中。接著，稍後描述之控制器5之位址轉換單元14在臨時儲存於DRAM 3中的位址轉換表8上執行位址更新過程。用於NAND快閃ROM 4中之位址轉換表8之位址更新過程係在諸如在半導體儲存裝置1停止其操作時的任何給定定時執行。
第一儲存單元9及第二儲存單元10各自包括多個區塊，如先前所提及。在每一區塊中，寫入由主機裝置6供應且臨時儲存於DRAM 3中之資料。當實際寫入該資料時，稍後描述之控制器5之寫入/讀取指令單元13自第一儲存單元9及第二儲存單元10的該等區塊選擇一區塊。在圖1中，第一儲存單元9包括四個區塊A至D，且第二儲存單元10包括兩個區塊E及F。
首先將由主機裝置6供應且臨時儲存於DRAM 3中之所有資料寫入第一儲存單元9之區塊(第一區塊)中。另一方面，當在第一儲存單元9中不存在可寫入區塊時，僅將由稍後描述之控制器5之移動單元16指定的資料自第一儲存單元9之區塊移動且寫入第二儲存單元10之區塊(第二區塊)中。
應注意，第一儲存單元9之區塊及第二儲存單元10之彼等區塊並不固定，而是可由稍後描述之控制器5之區塊管理單元17動態地改變。
區塊管理清單11管理第一儲存單元9之區塊及第二儲存單元10之區塊，如圖3中所說明。在此圖式中，四個區塊A至D屬於第一儲存單元9，且兩個區塊E及F屬於第二儲存單元10。
區塊管理清單11僅存在於NAND快閃ROM 4中。然而，該結構可經組態使得當主機裝置6向半導體儲存裝置1發出資料寫入/讀取指令時自NAND快閃ROM 4讀取區塊管理清單11且將其臨時儲存於DRAM 3中。在此結構中，臨時儲存於DRAM 3中之區塊管理清單11應由控制器5之稍後描述的區塊管理單元17更新，而NAND快閃ROM 4中之區塊管理清單11應在諸如關閉半導體儲存裝置1時的任何給定定時更新。
控制器5控制半導體儲存裝置1之操作。控制器5包括CPU 12，且根據由CPU 12執行之指令控制半導體儲存裝置1。CPU 12包括寫入/讀取指令單元13、位址轉換單元14、判斷單元15、移動單元16及區塊管理單元17。實際上，由CPU 12執行之程式具有包括寫入/讀取指令單元13、位址轉換單元14、判斷單元15、移動單元16及區塊管理單元17之模組結構。當CPU 12自ROM或其類似物(未圖示)讀取程式且執行該程式時，寫入/讀取指令單元13、位址轉換單元14、判斷單元15、移動單元16及區塊管理單元17在CPU 12上產生。
回應於來自主機裝置6之請求，寫入/讀取指令單元13發出將DRAM 3之資料寫入至NAND快閃ROM 4(由判斷單元15指定之第一儲存單元9之區塊)的資料寫入指令或將來自NAND快閃ROM 4(第一儲存單元9或第二儲存單元10之區塊)之資料讀取至DRAM 3的資料讀取指令。
位址轉換單元14將由主機裝置6供應之資料之外部位址轉換為NAND快閃ROM 4的區塊之實際儲存資料之頁。更具體言之，當由主機裝置6供應之資料儲存於NAND快閃ROM 4中時，位址轉換單元14將資料之外部位址與區塊之儲存資料的頁相關聯，且將其儲存於位址轉換表8中。當自主機裝置6接收到讀取請求時，位址轉換單元14將外部位址轉換為區塊之相應頁。換言之，針對個別頁執行位址轉換。
如圖4中所說明，位址轉換單元14參考位址轉換表8將由主機裝置6供應之資料之外部位址轉換為NAND快閃ROM 4中的區塊之頁。詳言之，在由位址轉換單元14進行之轉換過程中，由主機裝置6供應之外部位址之一些最高位元經轉換為NAND快閃ROM 4的區塊之頁，且剩餘較低位元轉換為頁內之資料位置。
根據圖4，自外部位址供應之位址具有48個位元。外部位址之較高37個位元用於轉換為區塊之頁，而外部位址之較低11個位元用於轉換為頁的資料位置。位元之數目根據頁之容量而變化。儲存於位址轉換表8中之NAND快閃ROM 4中之區塊的頁位置上之資料為與個別外部位址相關聯儲存之有效資料，且因此不允許此資料惡化。
在併有NAND快閃ROM之半導體儲存裝置中，在寫入至NAND快閃ROM中之前需要抹除操作。此外，僅在NAND快閃ROM之特定區域中之頻繁重寫入將縮短ROM之壽命。出於此等原因，位址轉換單元通常提供於此裝置中以將由主機裝置供應之外部位址之資料儲存於任意區塊及頁中。
當自主機裝置6接收到資料寫入請求時，判斷單元15判斷第一儲存單元9中是否存在其中未儲存有效資料之任何區塊，且識別此區塊。更具體言之，判斷單元15自第一儲存單元9之該等區塊識別其中未儲存由位址轉換表8指定之資料(有效資料)的區塊。接著，寫入/讀取指令單元13將自主機裝置6接收之資料寫入至所識別之區塊中。
以下參看圖5解釋由判斷單元15採用之判斷方法。在此圖式中，區塊A至D屬於第一儲存單元9。在區塊A至D中，區塊A為其中未儲存任何有效資料或換言之由位址轉換表8指定之資料的唯一區塊。判斷單元15因此識別區塊A。
當自主機裝置6接收到資料寫入請求時且當第一儲存單元9不包括其中未儲存有效資料之區塊時，或換言之，當第一儲存單元9之所有區塊在其中儲存有效資料之至少一項時，移動單元16將儲存於第一儲存單元9之該等區塊中之有效資料移動至第二儲存單元10的一區塊。更具體言之，移動單元16將儲存於第一儲存單元9之該等區塊中之有效資料讀取至DRAM 3，且將資料一次寫入至第二儲存單元10的一區塊中。
以下參看圖6及圖7解釋由移動單元16採用之資料移動方法。圖6為用於展示在由移動單元16移動之前之資料的圖，且圖7為用於展示由移動單元16移動之後之資料的圖。在圖6中，至少一有效資料項儲存於第一儲存單元9之區塊A至D中之每一者中。因此，移動單元16將儲存於區塊A至D中之有效資料移動至第二儲存單元10之區塊E，如圖7中所說明。在移動單元16移動資料之後，位址轉換單元14更新位址轉換表8中之資料項之位置以指示資料項所移動至的位置。因此，儲存於區塊A至區塊D中之所有有效資料項改變為無效資料項。
區塊管理單元17管理區塊管理清單11，或換言之，第一儲存單元9及第二儲存單元10之區塊。如之前所描述，第一儲存單元9之區塊用於寫入由主機裝置6供應之資料，而第二儲存單元10之區塊僅在資料由移動單元16移動時使用。
在移動單元16將儲存於第一儲存單元9之該等區塊中之資料移動至第二儲存單元10的一區塊中之後，區塊管理單元17更新區塊管理清單11，使得在儲存於第一儲存單元9之該等區塊中之資料移動至第二儲存單元10的該區塊之後，第二儲存單元10之資料自第一儲存單元9之該等區塊所移動至的此區塊移動至第一儲存單元9，且第一儲存單元9之區塊中之一者移動至第二儲存單元10。此處假設第一儲存單元9之移動至第二儲存單元10之區塊在資料移動至第二儲存單元10之後未在其中儲存有效資料。
自圖6及圖7，可見在圖6中於資料移動之前在區塊管理清單11中屬於第二儲存單元10的區塊E在圖7中於資料移動之後移動至第一儲存單元9，且在資料移動之前屬於第一儲存單元9之區塊A移動至第二儲存單元10。在此實例中，區塊A至區塊D中具有當前未儲存有效資料之最少未使用頁的區塊A移動至第二儲存單元10。此係因為抹除過程係在第二儲存單元10中對每一區塊之所有頁執行(不管該等頁經使用或未經使用)，且因此可藉由將具有最少未使用頁之區塊移動至第二儲存單元10來消除不必要的操作。
接著，移動單元16及區塊管理單元17將第一儲存單元9之區塊A至區塊D中之所有有效資料移動至區塊E使得資料可寫入至區塊B至區塊D中，但不可寫入至已移動至第二儲存單元10的區塊A中。
接下來，參看圖8解釋根據本實施例之將新資料寫入至半導體儲存裝置1之NAND快閃ROM 4中的方法。當半導體儲存裝置1接收到來自主機裝置6之資料寫入指令時，由主機裝置6供應之待寫入的資料臨時儲存於DRAM 3中。
接著，判斷單元15判斷第一儲存單元9是否包括其中未儲存有效資料之任何區塊(步驟S11)。更具體言之，判斷單元15判斷第一儲存單元9之區塊中是否存在其中未儲存由位址轉換表8指定之資料(有效資料)的任何區塊。
當判斷單元15判斷第一儲存單元9包括其中未儲存有效資料之區塊(步驟S11處之是)時，判斷單元15識別此區塊。寫入/讀取指令單元13發出將資料寫入至第一儲存單元9之其中未儲存有效資料之該區塊中的指令(步驟S12)。資料藉此寫入至區塊中。
另一方面，當判斷單元15判斷第一儲存單元9中不存在其中未儲存有效資料之區塊(步驟S11處之否)時，移動單元16將第一儲存單元9中之一些區塊中的有效資料移動至第二儲存單元10之一區塊(步驟S13)。較佳移動該等區塊中之所有有效資料使得在移動之後此等區塊中不保留有效資料。當第二儲存單元10包括一個以上區塊時，可將有效資料一次移動至多個區塊。然而，較佳針對每一區塊一次處理該等有效資料項。
如之前所提及，移動單元16首先將儲存於NAND快閃ROM 4之區塊中之有效資料讀取至DRAM 3，且接著將其寫入至NAND快閃ROM 4的另一區塊。然而，若有效資料在當前寫入指令之前已回應於先前自主機裝置6發出之讀取指令而自NAND快閃ROM 4讀取且臨時儲存於DRAM 3中，則此資料可直接寫入。在此情形下，可節省將NAND快閃ROM 4之區塊中之有效資料讀取至DRAM 3中所需的時間。
接下來，位址轉換單元14更新關於移動至第二儲存單元10之區塊之有效資料的位址轉換表8，使得其指示有效資料所移動至的位置(第二儲存單元10之區塊/頁位置)(步驟S14)。
接著，區塊管理單元17將第二儲存單元10之有效資料所移動至的區塊移動至第一儲存單元9之清單，且將第一儲存單元9之自其移動有效資料之無有效資料區塊移動至第二儲存單元10的清單(步驟S15)。可在此步驟移動任何數目之區塊。
此後，在步驟S12，寫入/讀取指令單元13發出將資料寫入至第一儲存單元9之未儲存有效資料之區塊(自其移動有效資料之區塊)中的指令，且藉此將資料寫入至該區塊中。
最後，位址轉換單元14以關於寫入至區塊中之資料的位址轉換表8指示資料所移動至的位置(第一儲存單元9之區塊/頁位置)之方式更新該表(步驟S16)。在以上步驟之後，將新資料寫入至NAND快閃ROM 4中之操作完成。
在步驟S12，當第一儲存單元9包括其中未儲存有效資料之一個以上區塊時，寫入/讀取指令單元13需要選擇該等區塊中之一者。若選擇具有未寫入資料之最少未使用頁之區塊，或換言之，若選擇具有最大量之經寫入資料的區塊，則保留具有最多未使用頁之區塊。接著，即使在此後接收到寫入具有跨越若干頁之大的大小之資料的請求時，可在不執行抹除操作之情形下寫入資料。因此，可減少抹除之數目，此情形增加半導體儲存裝置1(NAND快閃ROM 4)之壽命。應注意，選擇方法不限於以上方法，而是可任意地選擇一區塊。
在根據第一實施例之半導體儲存裝置中，當判斷單元判斷第一儲存單元中之區塊中之任一者在其中未儲存與外部位址相關聯的資料時，可將外部供應之新資料寫入其中未儲存與外部位址相關聯之任何資料的區塊中。因此，可減少資料抹除之數目，同時可防止先前儲存於新資料待寫入之同一區塊中的有效資料惡化及變得不可讀取。亦可改良資料寫入速度。
此外，在根據第一實施例之半導體儲存裝置中，當判斷單元判斷第一儲存單元之所有區塊在其中儲存與外部位址相關聯的一些資料時，移動單元將與外部位址相關聯且儲存於第一儲存單元之區塊中之資料移動至第二儲存單元的區塊中，使得可將外部供應之資料新寫入自其移動與外部位址相關聯之資料的區塊中。由此，在減少資料抹除之數目時，防止先前儲存於新資料待寫入至之區塊中之有效資料惡化及變得不可讀取，且增加資料寫入速度。
在根據本實施例之半導體儲存裝置1中，當接收到來自主機裝置6之資料寫入請求時，判斷單元15判斷第一儲存單元9是否包括未儲存有效資料之任何區塊，且若存在，則識別此種區塊。然而，移動單元16將不移動任何有效資料直至第一儲存單元9中不再存在其中未儲存有效資料之區塊為止。出於此原因，一旦判斷單元15判斷不存在其中未儲存有效資料之區塊時，自資料寫入請求之開始至結束之過程即花費極長時間。
相比之下，修改實例以如下之此種方式經組態：在接收到來自主機裝置6之資料寫入請求後，判斷單元15即判斷儲存於第一儲存單元9之區塊中之有效資料的總量是否超過對應於一個區塊之資料量，且識別此等區塊。接著，每次有效資料之總量變為對應於一個區塊之量，移動單元16便將儲存於第一儲存單元9之該等區塊中之有效資料移動至第二儲存單元10的一區塊。可藉此使自資料寫入請求之開始至結束所需之時間達到平均(可改良需要最長時間之情形)。
在此修改實例中，當主機裝置6向半導體儲存裝置1發出資料寫入指令時，判斷單元15判斷儲存於第一儲存單元9之區塊中之有效資料之總量是否等於或大於對應於一個區塊的資料量(步驟S21)，如圖9中所說明。更具體言之，判斷單元15判斷第一儲存單元9之區塊中之由位址轉換表8指定的資料(有效資料)之總量是否等於或大於對應於一個區塊之資料量。
當判斷單元15判斷儲存於第一儲存單元9之區塊中之有效資料的總量不大於對應於一個區塊之資料量(步驟S21處之否)時，判斷單元15識別第一儲存單元9中之其中未儲存任何有效資料一之區塊。接著，寫入/讀取指令單元13發出將資料寫入至第一儲存單元9之其中未儲存有效資料的該區塊中之指令(步驟S22)，且資料經寫入至此區塊中。此處假設，當儲存於第一儲存單元9之區塊中之有效資料的總量未達到對應於一個區塊之資料量時，第一儲存單元9始終包括其中未儲存有效資料之區塊。
另一方面，當判斷單元15判斷儲存於第一儲存單元9之區塊中之有效資料的總量等於或大於對應於一個區塊之資料量(步驟S21處之是)時，移動單元16將儲存於第一儲存單元9之一些區塊中的等同於一個區塊之有效資料移動至第二儲存單元10之一區塊(步驟S23)。以下步驟S24至S26處之操作與圖8之步驟S14至S16相同，且因此省略其解釋。
在此修改實例中，基於關於儲存於第一儲存單元9之區塊中之有效資料的總量是否等於或大於等同於一區塊之資料量的判斷來判定移動單元16是否移動資料。然而，判斷可基於關於有效資料是否等於或大於等同於n個區塊之資料量(其中n為正整數)。
在根據第一實施例之修改實例的半導體儲存裝置中，當判斷單元判斷與外部位址相關聯且儲存於第一儲存單元之區塊中之資料的總量未達到特定資料量時，可將外部供應之資料新寫入至其中未儲存與外部位址相關聯之任何資料的區塊中。因此，在減少資料抹除之數目時，防止先前儲存於新資料經寫入其中之區塊中的有效資料惡化及變得不可讀取。可改良資料寫入速度，且可使自資料寫入請求之開始至結束之時間達到平均。
(第二實施例)
根據第一實施例，當第一儲存單元無其中未儲存任何有效資料之區塊時，將第一儲存單元之區塊之有效資料移動至第二儲存單元的區塊。相比之下，根據第二實施例，當第一儲存單元無其中未儲存可變為丟失之任何有效資料之區塊時，將儲存於第一儲存單元之區塊中之有效資料移動至第二儲存單元的區塊。解釋根據本實施例之半導體儲存裝置結構，集中於第一實施例與第二實施例之間的不同處上。該結構之剩餘部分與第一實施例相同，且因此將相同數字給予此等部分。該結構之剩餘部分的解釋應參考以上描述且在此處被省略。
如以上針對第一實施例參看圖2所解釋，當資料寫入至上部頁中時，可出現已寫入至同一記憶體單元之下部頁中之資料惡化及丟失的問題。在圖2之實例中，若在資料寫入至頁5(上部頁)中時斷開電源供應器，則儲存於共用同一記憶體單元之頁4(下部頁)中的資料可惡化。
當儲存於下部頁(頁4)中之資料為無效資料時，寫入操作即使失敗亦不會造成任何問題，因為可變為丟失的資料並非有效資料。類似地，當寫入操作自下部頁開始時，寫入之失敗將不會造成有效資料之丟失。此點構成根據本實施例之半導體儲存裝置之特徵。
如圖10中所說明，根據第二實施例之半導體儲存裝置21包括主機介面2、DRAM 3、NAND快閃ROM 22及控制器23。NAND快閃ROM 22包括位址轉換表8、第一儲存單元9、第二儲存單元10、區塊管理清單11及區塊記憶體管理清單24。
區塊記憶體管理清單24指示區塊中之那些頁在其中儲存有資料，如圖11中所說明。在此圖式中，資料已儲存達區塊之頁4，且未使用頁5及隨後頁。區塊記憶體管理清單24儲存第一儲存單元9及第二儲存單元10之所有區塊之記憶體狀態。
區塊記憶體管理清單24僅存在於NAND快閃ROM 22中。然而，區塊記憶體管理清單24可經組態以當主機裝置6向半導體儲存裝置21發出資料寫入/讀取指令時自NAND快閃ROM 22讀取且臨時儲存於DRAM 3中。在此組態中，控制器23之稍後描述之區塊記憶體管理單元27更新臨時儲存於DRAM 3中的區塊記憶體管理清單24。NAND快閃ROM 22中之區塊記憶體管理清單24係在諸如當半導體儲存裝置21停止其操作時之任何給定定時更新。
控制器23包括CPU 25，且根據由CPU 25執行之指令控制半導體儲存裝置21。CPU 25包括寫入/讀取指令單元13、位址轉換單元14、判斷單元26、移動單元16、區塊管理單元17及區塊記憶體管理單元27。
當自主機裝置6接收到資料寫入請求時，判斷單元26判斷第一儲存單元9之區塊中是否存在新資料寫入將不會造成有效資料之丟失的區塊，且若存在，則識別此區塊。更具體言之，判斷單元26藉由使用位址轉換表8及區塊記憶體管理清單24判斷是否存在新資料寫入自上部頁開始且對應於此上部頁之下部頁在其中儲存無效資料的任何區塊，或是否存在其中新資料寫入自下部頁開始之任何區塊。若存在，則判斷單元26識別此區塊。
現參看圖12解釋由判斷單元26採用之判斷方法。在此圖式中，包括於每一區塊中之「L」指定下部頁，而包括於每一區塊中之「U」指定上部頁。圖12之第一儲存單元9包括區塊A至D。在區塊A至D中，新資料寫入自區塊A中之下部頁開始，且因此此區塊可用作寫入新資料之區塊。類似地，新資料寫入自區塊D中之上部頁開始，且儲存於相應下部頁中之資料為無效的。因此，該區塊可用作寫入新資料之區塊。在圖12中，判斷單元26指定區塊D，但其可替代指定區塊A。
接著，當自主機裝置6接收到資料寫入請求時，但當第一儲存單元9之區塊不包括新資料寫入將不會造成有效資料之丟失的任何區塊時，移動單元16將儲存於第一儲存單元9之區塊中之有效資料移動至第二儲存單元10的區塊。
區塊記憶體管理單元27管理區塊記憶體管理清單24，或換言之，第一儲存單元9及第二儲存單元10之區塊中之每一頁的記憶體狀態。
接下來，在根據本實施例之半導體儲存裝置21中，以下參看圖13解釋將新資料寫入至NAND快閃ROM 22中的方法。當主機裝置6向半導體儲存裝置21發出資料寫入指令時，由主機裝置6供應之待寫入的資料臨時儲存於DRAM 3中。
接著，判斷單元26判斷第一儲存單元9之區塊是否包括新資料寫入將不會造成有效資料之丟失的任何區塊(步驟S31)。更具體言之，判斷單元26判斷是否存在新資料寫入自上部頁開始且儲存於相應下部頁中之資料為無效資料的任何區塊，或是否存在新資料寫入自下部頁開始之任何區塊。
當判斷單元26判斷第一儲存單元9之區塊包括新資料寫入將不會造成有效資料之丟失的區塊(步驟S31處之是)時，判斷單元26識別此區塊。寫入/讀取指令單元13發出將資料寫入至第一儲存單元9之未儲存有效資料之該區塊中的資料寫入指令(步驟S32)使得資料寫入操作在此區塊上執行。
另一方面，當判斷單元26判斷第一儲存單元9之區塊不包括新資料寫入將不會造成有效資料之丟失的任何區塊(步驟S31處之否)時，移動單元16將第一儲存單元9之一些區塊中的有效資料移動至第二儲存單元10的一區塊(步驟S33)。在此步驟，較佳移動此等區塊中之所有有效資料使得在移動之後區塊中不保留有效資料。若第二儲存單元10包括一個以上區塊，則可將有效資料一次移動至多個區塊。然而，較佳針對每一區塊一次處理待移動之有效資料的項。
接著，位址轉換單元14更新關於移動至第二儲存單元10之區塊之有效資料的位址轉換表8，使得位址轉換表8指示有效資料所移動至的位置(第二儲存單元10中之區塊/頁位置)(步驟S34)。
接下來，區塊管理單元17將第二儲存單元10之有效資料已移動至的區塊移動至第一儲存單元9之清單，且將第一儲存單元9之已自其移動有效資料且當前未儲存有效資料之區塊移動至第二儲存單元10之清單(步驟S35)。此處移動之區塊之數目不受限制。
此後，在步驟S32，寫入/讀取指令單元13發出將資料寫入至第一儲存單元9之未儲存有效資料之區塊(亦即，自其移動有效資料之區塊)中的資料寫入指令，且藉此在此區塊上執行資料寫入操作。
接下來，區塊記憶體管理單元27更新區塊記憶體管理清單24，或換言之，第一儲存單元9及第二儲存單元10之區塊中之每一頁的記憶體狀態(步驟S36)。
最後，位址轉換單元14更新關於經寫入至區塊中之資料之位址轉換表8使得位址轉換表8指示資料所移動至的位置(第一儲存單元9之區塊/頁位置)(步驟S37)。經由以上步驟，將新資料寫入至NAND快閃ROM 22中之過程完成。
在根據第二實施例之半導體儲存裝置中，當判斷單元判斷第一儲存單元不包括其中與外部位址相關聯之資料不會因寫入新資料而丟失的任何區塊時，可將外部供應之資料新寫入至其中與外部位址相關聯之資料將不會丟失之區塊。因此，在減少資料抹除之數目時，防止先前儲存於新資料待寫入至之區塊中的有效資料惡化及變得不可讀取。此外，可增加資料寫入速度。
另外，在根據第二實施例之半導體儲存裝置中，判斷單元識別其中即使寫入操作失敗有效資料亦不會丟失之區塊作為用於新寫入外部供應的資料之區塊。此增加資料寫入至之區塊之選擇，同時可減少由移動單元進行之資料移動之數目，藉此增加重寫入的壽命。
熟習此項技術者將易於想到額外優勢及修改。因此，本發明就其較廣泛態樣而言不限於本文中所展示並描述之特定細節及代表性實施例。因此，可在不脫離如由隨附申請專利範圍及其等效物界定之一般發明性概念之精神或範疇的情況下進行各種修改。
1．．．半導體儲存裝置
2．．．主機介面
3．．．動態隨機存取記憶體(DRAM)
4．．．NAND快閃唯讀記憶體(ROM)
5．．．控制器
6．．．主機裝置
7．．．寫入/讀出資料
8．．．位址轉換表
9．．．第一儲存單元
10．．．第二儲存單元
11．．．區塊管理清單
12．．．CPU
13．．．寫入/讀取指令單元
14．．．位址轉換單元
15．．．判斷單元
16．．．移動單元
17．．．區塊管理單元
21．．．半導體儲存裝置
22．．．NAND快閃ROM
23．．．控制器
24．．．區塊記憶體管理清單
25．．．CPU
26．．．判斷單元
27．．．區塊記憶體管理單元
圖1為根據第一實施例之半導體儲存裝置之方塊圖；
圖2為用於解釋MLC NAND快閃ROM之結構之圖；
圖3為說明區塊管理清單之圖；
圖4為用於解釋位址轉換方法之圖；
圖5為用於解釋根據第一實施例之判斷方法之圖；
圖6為用於解釋根據第一實施例之資料移動方法的圖；
圖7為用於亦解釋根據第一實施例之資料移動方法的圖；
圖8為根據第一實施例之將新資料寫入至NAND快閃ROM中之程序的流程圖；
圖9為根據修改實例之將新資料寫入至NAND快閃ROM中之程序的流程圖；
圖10為根據第二實施例之半導體儲存裝置之方塊圖；
圖11為說明根據第二實施例之區塊記憶體管理清單的圖；
圖12為用於解釋根據第二實施例之判斷方法之圖；及
圖13為根據第二實施例之將新資料寫入至NAND快閃ROM中之程序的流程圖。
1．．．半導體儲存裝置
2．．．主機介面
3．．．動態隨機存取記憶體(DRAM)
4．．．NAND快閃唯讀記憶體(ROM)
5．．．控制器
6．．．主機裝置
7．．．寫入/讀出資料
8．．．位址轉換表
9．．．第一儲存單元
10．．．第二儲存單元
11．．．區塊管理清單
12．．．CPU
13．．．寫入/讀取指令單元
14．．．位址轉換單元
15．．．判斷單元
16．．．移動單元
17．．．區塊管理單元

Claims (14)

  1. 一種半導體儲存裝置，其包含：一第一儲存單元，其具有係資料寫入區之複數個第一區塊；一指令單元，其發出一將資料寫入至該等第一區塊中之寫入指令；一轉換單元，其參考一轉換表，將輸入資料之一外部位址轉換為該第一區塊中之一記憶體位置，在該轉換表中，該資料之外部位址與該等第一區塊中之該資料的該等記憶體位置相關聯；一判斷單元，其基於該輸入資料之該等記憶體位置，判斷該等第一區塊中之任一者是否儲存有效資料，該有效資料為與該外部位址相關聯的該資料；一第二儲存單元，其具有係資料寫入區之複數個第二區塊；及一移動單元，其將儲存於該等第一區塊中之該有效資料移動至該等第二區塊；其中該指令單元在該等第一區塊中之任一者未儲存該有效資料時，發出將該資料寫入至未儲存該有效資料之該第一區塊中的該寫入指令；該移動單元在所有該等第一區塊儲存該有效資料時，將儲存於該等第一區塊中之該有效資料移動至該等第二區塊；該指令單元發出將該資料寫入至已自其移除該有效資 料之該等第一區塊中之該寫入指令。
  2. 如請求項1之裝置，其進一步包含一管理單元，該管理單元將該有效資料所移動至之該等第二區塊自該第二儲存單元移動至該第一儲存單元，且將該等第一區塊自該第一儲存單元移動至該第二儲存單元。
  3. 如請求項1之裝置，其中：該判斷單元進一步基於該輸入資料之該等記憶體位置，判斷儲存於該等第一區塊中之該有效資料的項之一總數；且該指令單元在該總數小於一預定數目時，發出將該資料寫入至未儲存有效資料之該第一區塊中之該寫入指令；該移動單元在該總數等於或大於該預定數目時，將儲存於該等第一區塊中之有效資料移動至該等第二區塊；該指令單元發出將該資料寫入至已自其移除該有效資料之該等第一區塊中之該寫入指令。
  4. 如請求項3之裝置，其進一步包含一管理單元，該管理單元將該有效資料所移動至之該等第二區塊自該第二儲存單元移動至該第一儲存單元，且將該等第一區塊自該第一儲存單元移動至該第二儲存單元。
  5. 如請求項3之裝置，其中該預定數目為等同於該等第一區塊中之一區塊的一資料量。
  6. 如請求項3之裝置，其中該預定數目為等同於該等第一區塊中之複數個區塊的一資料量。
  7. 如請求項3之裝置，其中該指令單元發出將該資料寫入至未儲存有效資料之該等第一區塊中已寫入最大資料量之該第一區塊中的該寫入指令。
  8. 一種半導體儲存裝置，其包含：一第一儲存單元，其具有係資料寫入區之複數個第一區塊；一指令單元，其發出一將資料寫入至該等第一區塊中之寫入指令；一轉換單元，其參考一轉換表，將輸入資料之一外部位址轉換為該第一區塊中之一記憶體位置，在該轉換表中，該資料之外部位址與該等第一區塊中之該資料之記憶體位置相關聯；一管理單元，其管理該等第一區塊中之該資料之一記憶體狀態；及一判斷單元，其基於該輸入資料之該等記憶體位置及該資料之該記憶體狀態，判斷該等第一區塊是否包括資料寫入將不會造成有效資料的丟失之任何第一區塊，該有效資料為與該外部位址相關聯之該資料；其中該指令單元在該等第一區塊包括該資料寫入將不會造成該有效資料之丟失之該第一區塊時，發出將該資料寫入至該資料寫入將不會造成該有效資料之丟失之該第一區塊中的該寫入指令。
  9. 如請求項8之裝置，其進一步包含：一第二儲存單元，其具有係資料寫入區之複數個第二 區塊；及一移動單元，其在該等第一區塊不包括該資料寫入將不會造成該有效資料之丟失之任何第一區塊時，將儲存於該等第一區塊中之該有效資料移動至該等第二區塊；其中該指令單元發出將該資料寫入至已自其移除該有效資料之該等第一區塊之該寫入指令。
  10. 如請求項9之裝置，其進一步包含一管理單元，該管理單元將該有效資料所移動至之該等第二區塊自該第二儲存單元移動至該第一儲存單元，且將該等第一區塊自該第一儲存單元移動至該第二儲存單元。
  11. 如請求項8之裝置，其中該指令單元發出將該資料寫入至未儲存有效資料之該等第一區塊中已寫入最大資料量之該第一區塊中的該寫入指令。
  12. 一種實施於一半導體儲存裝置中之儲存控制方法，該方法包含：發出一將資料寫入至為一第一儲存單元中之資料寫入區之第一區塊中的寫入指令；參考一轉換表，將輸入資料之一外部位址轉換為該第一區塊中之一記憶體位置，在該轉換表中，該資料之外部位址與該等第一區塊中之該資料的該等記憶體位置相關聯；基於該輸入資料之該等記憶體位置，判斷該等第一區塊中之任一者是否儲存有效資料，該有效資料為與該外 部位址相關聯的該資料；將儲存於該等第一區塊中之該有效資料移動至為一第二儲存單元中之資料寫入區之複數個第二區塊；該發出在該等第一區塊中之任一者未儲存該有效資料時，發出將該資料寫入至未儲存該有效資料之該第一區塊中的該寫入指令；該移動在所有該等第一區塊儲存該有效資料時，將儲存於該等第一區塊中之該有效資料移動至該等第二區塊；及該發出在將該資料寫入至已自其移除該有效資料之該等第一區塊中之該寫入指令。
  13. 一種半導體儲存裝置，其包含：一第一儲存單元，其具有係資料寫入區之複數個第一區塊；一指令單元，其發出一將資料寫入至該等第一區塊中之寫入指令；一轉換單元，其參考一轉換表，將輸入資料之一外部位址轉換為該第一區塊中之一記憶體位置，在該轉換表中，該資料之外部位址與該等第一區塊中之該資料的該等記憶體位置相關聯；及一判斷單元，其基於該等記憶體位置，判斷該等第一區塊中之任一者是否儲存有效資料，該有效資料為與該外部位址相關聯的該資料；其中該指令單元在該等第一區塊中之任一者未儲存該有效 資料時，發出將該輸入資料寫入至未儲存該有效資料之該等第一區塊中已寫入最大資料量之該第一區塊中的該寫入指令。
  14. 一種半導體儲存裝置，其包含：一第一儲存單元，其具有係資料寫入區之複數個第一區塊；一指令單元，其發出一將資料寫入至該等第一區塊中之寫入指令；一轉換單元，其參考一轉換表，將輸入資料之一外部位址轉換為該第一區塊中之一記憶體位置，在該轉換表中，該資料之外部位址與該等第一區塊中之該資料的該等記憶體位置相關聯；及一判斷單元，其基於該等記憶體位置，判斷儲存於該等第一區塊中之該有效資料的項之一總數，該有效資料為與該外部位址相關聯的該資料；其中該指令單元在該總數小於一預定數目時，發出將該資料寫入至未儲存有效資料之該第一區塊中之該寫入指令。
TW098130427A 2008-12-22 2009-09-09 半導體儲存裝置及儲存控制方法 TWI440042B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008325632A JP4551958B2 (ja) 2008-12-22 2008-12-22 半導体記憶装置および半導体記憶装置の制御方法

Publications (2)

Publication Number Publication Date
TW201027555A TW201027555A (en) 2010-07-16
TWI440042B true TWI440042B (zh) 2014-06-01

Family

ID=41343350

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098130427A TWI440042B (zh) 2008-12-22 2009-09-09 半導體儲存裝置及儲存控制方法

Country Status (7)

Country Link
US (1) US20100161885A1 (zh)
EP (2) EP2200045B1 (zh)
JP (1) JP4551958B2 (zh)
KR (1) KR101121698B1 (zh)
CN (2) CN101763894B (zh)
AT (1) ATE533159T1 (zh)
TW (1) TWI440042B (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4564520B2 (ja) 2007-08-31 2010-10-20 株式会社東芝 半導体記憶装置およびその制御方法
CN101632068B (zh) 2007-12-28 2015-01-14 株式会社东芝 半导体存储装置
JP4461170B2 (ja) 2007-12-28 2010-05-12 株式会社東芝 メモリシステム
JP4439569B2 (ja) * 2008-04-24 2010-03-24 株式会社東芝 メモリシステム
US8261158B2 (en) * 2009-03-13 2012-09-04 Fusion-Io, Inc. Apparatus, system, and method for using multi-level cell solid-state storage as single level cell solid-state storage
US8266503B2 (en) 2009-03-13 2012-09-11 Fusion-Io Apparatus, system, and method for using multi-level cell storage in a single-level cell mode
US8489804B1 (en) 2009-09-14 2013-07-16 Marvell International Ltd. System for using dynamic random access memory to reduce the effect of write amplification in flash memory
JP5397167B2 (ja) * 2009-11-05 2014-01-22 富士通株式会社 タイムスロット割り当て方法、プログラム及び装置
JP2011128998A (ja) 2009-12-18 2011-06-30 Toshiba Corp 半導体記憶装置
US8661184B2 (en) 2010-01-27 2014-02-25 Fusion-Io, Inc. Managing non-volatile media
US8854882B2 (en) 2010-01-27 2014-10-07 Intelligent Intellectual Property Holdings 2 Llc Configuring storage cells
TWI446349B (zh) * 2010-03-04 2014-07-21 Phison Electronics Corp 非揮發性記憶體存取方法、系統，與非揮發性記憶體控制器
US9245653B2 (en) 2010-03-15 2016-01-26 Intelligent Intellectual Property Holdings 2 Llc Reduced level cell mode for non-volatile memory
JP5404483B2 (ja) 2010-03-17 2014-01-29 株式会社東芝 メモリシステム
JP5066209B2 (ja) * 2010-03-18 2012-11-07 株式会社東芝 コントローラ、データ記憶装置、及びプログラム
JP2012008651A (ja) 2010-06-22 2012-01-12 Toshiba Corp 半導体記憶装置、その制御方法および情報処理装置
US8417877B2 (en) 2010-08-31 2013-04-09 Micron Technology, Inc Stripe-based non-volatile multilevel memory operation
JP5651457B2 (ja) * 2010-12-15 2015-01-14 株式会社東芝 半導体記憶装置
JP2012128645A (ja) 2010-12-15 2012-07-05 Toshiba Corp メモリシステム
JP2012128643A (ja) 2010-12-15 2012-07-05 Toshiba Corp メモリシステム
JP2012128644A (ja) 2010-12-15 2012-07-05 Toshiba Corp メモリシステム
JP5535128B2 (ja) 2010-12-16 2014-07-02 株式会社東芝 メモリシステム
JP2012128816A (ja) * 2010-12-17 2012-07-05 Toshiba Corp メモリシステム
JP2012221251A (ja) 2011-04-08 2012-11-12 Toshiba Corp メモリシステムの制御方法、情報処理装置、及びプログラム
US8924636B2 (en) 2012-02-23 2014-12-30 Kabushiki Kaisha Toshiba Management information generating method, logical block constructing method, and semiconductor memory device
US9251055B2 (en) 2012-02-23 2016-02-02 Kabushiki Kaisha Toshiba Memory system and control method of memory system
JP5687648B2 (ja) 2012-03-15 2015-03-18 株式会社東芝 半導体記憶装置およびプログラム
JP5813589B2 (ja) * 2012-07-13 2015-11-17 株式会社東芝 メモリシステムおよびその制御方法
US9117530B2 (en) 2013-03-14 2015-08-25 Sandisk Technologies Inc. Preserving data from adjacent word lines while programming binary non-volatile storage elements
US9009568B2 (en) 2013-08-09 2015-04-14 Sandisk Technologies Inc. Sensing parameter management in non-volatile memory storage system to compensate for broken word lines
JP6121857B2 (ja) 2013-09-20 2017-04-26 株式会社東芝 メモリシステム
JP6517549B2 (ja) * 2015-03-13 2019-05-22 東芝メモリ株式会社 メモリコントローラ、記憶装置、データ転送システム、データ転送方法、及びデータ転送プログラム
JP2018041204A (ja) 2016-09-06 2018-03-15 東芝メモリ株式会社 メモリ装置及び情報処理システム
JP7030463B2 (ja) 2017-09-22 2022-03-07 キオクシア株式会社 メモリシステム
KR102492033B1 (ko) * 2018-03-26 2023-01-26 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
CN111949199B (zh) * 2019-05-16 2024-04-26 兆易创新科技集团股份有限公司 一种存储设备的数据写入方法、装置及存储设备

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US82878A (en) * 1868-10-06 David m
US186065A (en) * 1877-01-09 Improvement in cultivators
US5937425A (en) * 1997-10-16 1999-08-10 M-Systems Flash Disk Pioneers Ltd. Flash file system optimized for page-mode flash technologies
JP2003233993A (ja) * 2002-02-08 2003-08-22 Matsushita Electric Ind Co Ltd 不揮発性記憶装置の書き換え方法
US6988175B2 (en) * 2003-06-30 2006-01-17 M-Systems Flash Disk Pioneers Ltd. Flash memory management method that is resistant to data corruption by power loss
US7012835B2 (en) * 2003-10-03 2006-03-14 Sandisk Corporation Flash memory data correction and scrub techniques
JP2006221743A (ja) * 2005-02-10 2006-08-24 Toshiba Corp 記憶システムと半導体記憶装置の書き込み方法
US7275140B2 (en) * 2005-05-12 2007-09-25 Sandisk Il Ltd. Flash memory management method that is resistant to data corruption by power loss
JP5130646B2 (ja) * 2005-06-06 2013-01-30 ソニー株式会社 記憶装置
JP4584782B2 (ja) * 2005-06-21 2010-11-24 旭化成エレクトロニクス株式会社 ポインティングデバイスおよびポインティングデバイス用キーシート
WO2007000862A1 (ja) * 2005-06-24 2007-01-04 Matsushita Electric Industrial Co., Ltd. メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、及びデータ書き込み方法
US7409489B2 (en) * 2005-08-03 2008-08-05 Sandisk Corporation Scheduling of reclaim operations in non-volatile memory
JP4413840B2 (ja) * 2005-09-20 2010-02-10 株式会社東芝 記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム
JP4660353B2 (ja) * 2005-11-01 2011-03-30 株式会社東芝 記憶媒体再生装置
JP4575288B2 (ja) * 2005-12-05 2010-11-04 株式会社東芝 記憶媒体、記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム
US20070143561A1 (en) * 2005-12-21 2007-06-21 Gorobets Sergey A Methods for adaptive file data handling in non-volatile memories with a directly mapped file storage system
KR100706808B1 (ko) * 2006-02-03 2007-04-12 삼성전자주식회사 쓰기 버퍼로서 동작하는 불 휘발성 메모리를 구비한 데이터저장 장치 및 그것의 블록 회수 방법
JP2008217857A (ja) * 2007-02-28 2008-09-18 Toshiba Corp メモリコントローラ及び半導体装置
JP4564520B2 (ja) * 2007-08-31 2010-10-20 株式会社東芝 半導体記憶装置およびその制御方法
JP4538034B2 (ja) * 2007-09-26 2010-09-08 株式会社東芝 半導体記憶装置、及びその制御方法
JP4653817B2 (ja) * 2008-03-01 2011-03-16 株式会社東芝 メモリシステム

Also Published As

Publication number Publication date
CN101763894B (zh) 2013-05-01
EP2200045B1 (en) 2011-11-09
KR20100073971A (ko) 2010-07-01
EP2309517A1 (en) 2011-04-13
JP4551958B2 (ja) 2010-09-29
CN103151073A (zh) 2013-06-12
TW201027555A (en) 2010-07-16
JP2010146469A (ja) 2010-07-01
ATE533159T1 (de) 2011-11-15
CN101763894A (zh) 2010-06-30
US20100161885A1 (en) 2010-06-24
KR101121698B1 (ko) 2012-02-28
EP2200045A1 (en) 2010-06-23

Similar Documents

Publication Publication Date Title
TWI440042B (zh) 半導體儲存裝置及儲存控制方法
JP4844639B2 (ja) メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法
JP4884382B2 (ja) メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム及びメモリ制御方法
US8327068B2 (en) Memory module, memory controller, nonvolatile storage, nonvolatile storage system, and memory read/write method
US8250286B2 (en) Block management method, and storage system and controller using the same
KR20060090087A (ko) 복수의 사상 기법들을 채용한 적응형 플래시 메모리 제어장치 및 그것을 포함한 플래시 메모리 시스템
US8200892B2 (en) Memory controller, memory system with memory controller, and method of controlling flash memory
KR20090077538A (ko) 반도체 메모리 장치 및 그것의 마모도 관리 방법
JPWO2007013372A1 (ja) メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム及び不揮発性メモリのアドレス管理方法
JPH1185609A (ja) 半導体記憶装置及びそのデータ管理方法
US20090210612A1 (en) Memory controller, nonvolatile memory device, and nonvolatile memory system
JP4829202B2 (ja) 記憶装置及びメモリ制御方法
JP5100789B2 (ja) 半導体記憶装置および半導体記憶装置の制御方法
JP4952742B2 (ja) メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法
JP3934659B1 (ja) メモリコントローラ及びフラッシュメモリシステム
JP4661809B2 (ja) メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法
JP2005174468A (ja) フラッシュメモリのアクセス制御方法
JP2008117003A (ja) 不揮発性半導体記憶装置およびその制御方法
JP2005250831A (ja) 半導体メモリ装置
JP4227989B2 (ja) メモリコントローラ及びフラッシュメモリシステム
JP2005216042A (ja) 半導体メモリ装置
JP2008009636A (ja) 記憶装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees