JP4884382B2 - メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム及びメモリ制御方法 - Google Patents
メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム及びメモリ制御方法 Download PDFInfo
- Publication number
- JP4884382B2 JP4884382B2 JP2007517793A JP2007517793A JP4884382B2 JP 4884382 B2 JP4884382 B2 JP 4884382B2 JP 2007517793 A JP2007517793 A JP 2007517793A JP 2007517793 A JP2007517793 A JP 2007517793A JP 4884382 B2 JP4884382 B2 JP 4884382B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- memory
- address range
- management table
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7201—Logical to physical mapping or translation of blocks or pages
Description
図1に、本実施形態における不揮発性記憶システムの構成を示す。本実施形態の不揮発性記憶システムは、アクセス装置100と、アクセス装置100から送信されたユーザデータ(以下、単に「データ」という)の読み書き命令に基づいて動作する不揮発性記憶装置123とを有する。
メモリコントローラ114は、ホストインターフェース部(以下、「ホストI/F部」と呼ぶ)101、ワーク用RAM103、プログラムを格納したROM104、及びワーク用RAM103とROM104に格納されたプログラムを用いてメモリコントローラ114内全体を制御するCPU102、を有する。
図2に、本実施形態の不揮発性メモリ115の記憶領域の構成を具体的に示す。図2において、不揮発性メモリ115は1GBであり、1Gビットのフラッシュメモリを8チップ実装している。不揮発性メモリ115は、複数の物理ブロック211により構成されている。ここで、物理ブロック211とは、選択的に消去できる最小単位のイレーズブロックのことであり、本実施形態では約4kBの大きさを持つ。
図4に、本実施形態におけるアクセス装置100が不揮発性記憶装置123に送信する論理アドレス400のフォーマットを示す。図4の論理アドレス400のフォーマットにおいて、ビット0〜ビット1(b0〜b1)がセクタナンバー401、ビット2〜ビット3(b2〜b3)がバンクナンバー402、ビット4(b4)がページナンバー403である。ビット5〜ビット14(b5〜b14)のナンバー404とバンクナンバー402を併せた12ビット分が論理ブロックナンバー411、ビット15〜ビット17(b15〜b17)がアドレス範囲ナンバー405である。3ビットのアドレス範囲ナンバー405により、不揮発性メモリ115のアドレス範囲0〜7が指定される。また、論理ブロックナンバー411に対応する12ビット分が物理ブロックナンバー412へのアドレス変換の対象となる。
図1に戻り、アドレス管理テーブル112は、アドレス変換テーブル110と物理領域管理テーブル111とを含む。
図1に示すアドレス管理テーブル生成部107は、電源ON等による初期化時に、ユーザデータ領域116に格納されている分散管理情報214に基づいてアドレス管理テーブル112を生成し、読み書きメモリ113上に記憶させる。本実施形態においては、カレントアドレス範囲ナンバー記憶領域118から読み出したアドレス範囲のユーザデータ領域116に記憶された分散管理情報214だけを読み出す。すなわち、初期化時に、アドレス範囲0〜7の中のいずれか1つのアドレス範囲についてのアドレス管理テーブル112が生成される。
アドレス範囲特定情報801とは、切り替わり先のアドレス範囲を特定するための情報である。図8に、本実施形態におけるアドレス範囲特定情報801を示す。アドレス範囲特定情報801は、時間的な前後関係を識別する時刻情報711とアドレス範囲切り替え時における切り替え後のアドレス範囲ナンバー712を含む。下位側の27ビット分が時刻情報711を示し、上位3ビット分がアドレス範囲ナンバー712を示す。
(4kブロック個×4kB)÷16kB=1k (1)
17+10=27 (2)
以上のように構成された不揮発性記憶システムにおける、不揮発性記憶装置123の初期化処理について説明する。アクセス装置100により不揮発性記憶装置123の電源がONされると、CPU102はROM104に記憶されたプログラムに基づいて初期化処理を行う。初期化処理は、電源ON時の他に、不揮発性記憶装置123のリセット時も行われる。
メモリコントローラ114は、アクセス装置100から任意のアドレス範囲内への書き込み指示、例えば「0」のアドレス範囲ナンバー405を指定する論理アドレス400を受信すると、アドレス範囲切替部105は、アクセス装置100が転送したアドレス範囲ナンバー405が、初期化処理時に特定したアドレス範囲ナンバー712と同一かどうかを判断する。同一であれば、アドレス管理テーブル112に基づいて、論理アドレス400に含まれる論理ブロックナンバー411を物理ブロックナンバー412に変換し、物理ブロックナンバー412で指定される物理ブロック211にデータを書き込む。
次に、アクセス装置100が転送したアドレス範囲ナンバーが切り替わった時の不揮発性記憶装置123の動作について説明する。図10に、アドレス範囲の切り替えが発生した場合の書き込みシーケンスを示す。アドレス範囲切替部105が、比較器703により、アドレス範囲が切り替わることを検知すると、メモリ制御部123は、アドレス管理テーブルライト期間(以下、「ATライト期間」と呼ぶ。)TB、アドレス管理テーブルリード期間(以下、「ATリード期間」と呼ぶ。)TC、及びアドレス範囲特定情報ライト期間TDの順に処理を行う。アクセス装置100の指定するアドレス範囲が0から1に切り替わった場合を例として以下に説明する。
本実施形態において、アドレス管理テーブル生成部107が不揮発性メモリアクセス部109を介して読み込む分散管理情報214は、1つのアドレス範囲内に限られる。例えば、不揮発性メモリ115がマルチバンクページリード機能を備え、各マルチバンクページリードの所要時間が100μ秒とすると、式(3)により、約100m秒で分散管理情報214の読み出しが完了する。
100μ秒×1k=100m秒 (3)
100m秒×8枚=800m秒 (4)
800m秒×8=6400m秒 (5)
次に、本実施形態による書き込み速度の向上に関して、定量的に説明する。図9に示したデータライト期間TA0及びTA1と図10に示したATライト期間TB及びデータライト期間TA0を各々1.5m秒とする。
1.5m秒×3=4.5m秒 (6)
1.5m秒×2=3m秒 (7)
16MB÷16kB=1k回 (8)
16MB÷(1k回×4.5m秒)≒3.6MB/秒 (9)
16MB÷{(1k回×3m秒)+(2回×1.5m秒)}≒5.5MB/秒 (10)
図11に、本発明の第2の実施形態における不揮発性記憶システムを示す。第2の実施形態の不揮発性記憶システムは、不揮発性メモリ1115のアドレス範囲の大きさと、アドレス管理テーブル1112の初期化時の生成方法が第1の実施形態と異なる。
メモリコントローラ114は、ホストI/F部101、ワーク用RAM103、プログラムを格納したROM104、及びワーク用RAM103とROM104に格納されたプログラムを用いてメモリコントローラ114内全体の制御を行うCPU102を有する。
本実施形態において、不揮発性メモリ1115の記憶領域は、データを記憶するためのユーザデータ領域1116、アドレス管理テーブル1112を記憶するためのアドレス管理テーブル領域1117、及び図18に示すアドレス範囲特定情報1801を格納するためのカレントアドレス範囲ナンバー記憶領域118を有する。
図14に、本実施形態におけるアクセス装置100が不揮発性記憶装置123に送信する論理アドレス1400のフォーマットを示す。論理アドレス1400は、下位ビットから順に、セクタナンバー401、バンクナンバー402、ページナンバー403、及びアドレス範囲ナンバー1405を有する。本実施形態において、アドレス範囲ナンバー1405は、論理ブロックナンバー1411である。論理ブロックナンバー1411に対応する13ビット分が物理ブロックナンバー1412へのアドレス変換の対象となる。
図11に示すように、本実施形態のアドレス管理テーブル1112は、アドレス変換テーブル1110と物理領域管理テーブル1111と書き込み管理テーブル1121とを含む。
図11に示すアドレス管理テーブル制御部108は、初期化時に、アドレス変換テーブル1110と物理領域管理テーブル1111とを、不揮発性メモリ1115のアドレス管理テーブル領域1117から読み込む。
アドレス範囲特定情報1801とは、切り替わり先のアドレス範囲を特定するための情報である。図18に、本実施形態におけるアドレス範囲特定情報1801を示す。アドレス範囲特定情報1801は、時刻情報711と、切り替わり後のアドレス範囲を特定するためのアドレス範囲ナンバー1712を有する。アドレス範囲ナンバー1712のビット数は、第1の実施形態のアドレス範囲ナンバー712のビット数と異なる。
以上のように構成された本実施形態の不揮発性記憶システムの初期化処理について説明する。電源ON後、CPU102はROM104に記憶されたプログラムに基づいて、不揮発性メモリアクセス部109にアドレス管理テーブル領域1117内のアドレス変換テーブル1110と物理領域管理テーブル1111の読み込み指示を発行する。初期化処理は、電源ON時の他に、不揮発性記憶装置123のリセット時も行われる。不揮発性メモリアクセス部109は、不揮発性メモリ1115のアドレス管理テーブル領域1117からアドレス変換テーブル1110と物理領域管理テーブル1111を読み出す。アドレス管理テーブル制御部108は、アドレス変換テーブル1110と物理領域管理テーブル1111を読み書きメモリ113に書き込む。
図19に、アドレス範囲の切り替えが無い場合の書き込み処理を示す。なお、第1の実施形態においては不揮発性メモリ115へのアクセスは16kB単位であったが、第2の実施形態においては2kB単位である。図19においては、データライト期間TA0において、アドレス範囲0内の論理アドレス0_a0で示される物理ブロック211のページ0に2kBのデータが書き込まれ、次のデータライト期間TB1において、アドレス範囲0内の論理アドレス0_b0で示される物理ブロック211のページ0に2kB分のデータが書き込まれる。ライトコマンド及びアドレス/データ転送期間Ta1、イレーズビジー期間Ta2、及びプログラムビジー期間Ta3については、第1の実施形態の図9と同じである。
図20に、アドレス範囲の切り替えがある場合の書き込み処理を示す。図20は、アドレス範囲1201が「3」から「4」に切り替わる場合を例としている。データライト期間TA3とデータライト期間TA0との間が、アドレス範囲切替時点TSである。
アドレス管理テーブル生成部107が不揮発性メモリアクセス部109を介して読み込むデータ量は、アドレス範囲内の分散管理情報214に限るので、比較的少ない時間で読み込むことができる。例えば不揮発性メモリ1115がマルチバンクページリード機能を備え、各ページ毎のマルチバンクページリードの所要時間が100μ秒とすると、式(11)により、約0.8m秒で読み出しが完了する。
100μ秒×8=0.8m秒 (11)
0.8m秒×8枚=6.4m秒 (12)
100μ秒×8k×8=6400m秒 (13)
次に、書き込み速度の向上に関して、以下定量的に説明する。図19に示したデータライト期間TA0、TA1及び図20に示したデータライト期間TA3、TA0、ATライト期間TB、アドレス範囲特定情報ライト期間TDを各々1.5m秒とする。
1.5m秒×3=4.5m秒 (14)
1.5m秒×2=3m秒 (15)
16kB÷2kB=8回 (16)
16kB÷(8回×4.5m秒)≒444kB/秒 (17)
16kB÷{(8回×3m秒)+(2回×1.5m秒)}≒593kB/秒 (18)
101 ホストI/F部
102 CPU
103 RAM
104 ROM
105 アドレス範囲切替部
106 アドレス範囲特定部
107 アドレス管理テーブル生成部
108 アドレス管理テーブル制御部
109 不揮発性メモリアクセス部
110 アドレス変換テーブル
111 物理領域管理テーブル
112 アドレス管理テーブル
113 読み書きメモリ
114 メモリコントローラ
115 不揮発性メモリ
116 ユーザデータ領域
117 アドレス管理テーブル領域
118 カレントアドレス範囲ナンバー記憶領域
122 メモリ制御部
123 不揮発性記憶装置
124 アドレス範囲制御部
1110 アドレス変換テーブル
1111 物理領域管理テーブル
1112 アドレス管理テーブル
1115 不揮発性メモリ
1116 ユーザデータ領域
1117 アドレス管理テーブル領域
1121 書き込み管理テーブル
Claims (10)
- 1以上の物理ブロックにより構成されるアドレス範囲を複数個有する不揮発性メモリに、データを書き込む又は読み出すメモリコントローラであって、
前記メモリコントローラは、
前記物理ブロックの状態を管理するアドレス管理テーブルを一時記憶する読み書きメモリと、
データの書き込み時に、データと、前記アドレス管理テーブルを生成するための分散管理情報とを前記物理ブロックに書き込んで、前記読み書きメモリの前記アドレス管理テーブルを更新し、データの書き込み先があるアドレス範囲から他のアドレス範囲へ切り替わる時に、前記読み書きメモリに一時記憶されている前記アドレス管理テーブルを前記不揮発性メモリに書き込む、メモリ制御部と、
初期化時に、初期化前にアクセスしていた前記アドレス範囲内から前記分散管理情報を読み出して、読み出した前記分散管理情報に基づいて前記読み書きメモリ上に前記アドレス管理テーブルを生成する、アドレス管理テーブル生成部と、
を有することを特徴とするメモリコントローラ。 - 前記アドレス範囲は、前記不揮発性メモリの記憶領域を所定サイズ毎に区分けした領域であり、アクセス装置により指定される複数の論理単位に対応した複数の物理ブロックを含み、
前記アドレス管理テーブルは、前記アドレス範囲内に含まれる複数の論理単位をまとめて管理するテーブルである、ことを特徴とする請求項1に記載のメモリコントローラ。 - 前記アドレス範囲は、アクセス装置から指定される論理単位毎に設けられた領域であり、前記アドレス管理テーブルが複数の前記アドレス範囲をまとめて管理するテーブルである、ことを特徴とする請求項1に記載のメモリコントローラ。
- 前記メモリ制御部は、データの書き込み先の物理ブロックがあるアドレス範囲から他のアドレス範囲へ切り替わる時に、切り替わり先のアドレス範囲を特定するためのアドレス範囲特定情報を前記不揮発性メモリに書き込む、ことを特徴とする請求項1に記載のメモリコントローラ。
- 前記メモリ制御部は、前記アドレス範囲特定情報を前記アドレス管理テーブルに組み込んだ形で前記不揮発性メモリに書き込むことを特徴とする請求項4に記載のメモリコントローラ。
- 前記メモリ制御部は、初期化時に、前記アドレス範囲特定情報に基づいて、初期化前にアクセスしていた前記アドレス範囲を特定する、ことを特徴とする請求項4に記載のメモリコントローラ。
- 1以上の物理ブロックにより構成されるアドレス範囲を複数個有する不揮発性メモリに、データを書き込む又は読み出すメモリコントローラであって、
前記メモリコントローラは、
1つの前記アドレス範囲内の物理ブロックの書き込み状態を管理する第1のテーブルと複数の前記アドレス範囲内の物理ブロックの状態を管理する第2のテーブルとを含むアドレス管理テーブルを一時記憶する読み書きメモリと、
データの書き込み時に、データと、前記アドレス管理テーブルを生成するための分散管理情報とを前記不揮発性メモリに書き込んで、前記読み書きメモリの前記アドレス管理テーブルを更新し、データの書き込み先があるアドレス範囲から他のアドレス範囲へ切り替わる時に、前記読み書きメモリに一時記憶されている前記アドレス管理テーブルを前記不揮発性メモリに書き込み、初期化時に、前記第2のテーブルを前記不揮発性メモリから読み出して、前記読み書きメモリに格納する、メモリ制御部と、
初期化時に、初期化前にアクセスしていた前記アドレス範囲内から前記分散管理情報を読み出して、読み出した前記分散管理情報に基づいて前記第1のテーブルを生成して、前記読み書きメモリに格納する、アドレス管理テーブル生成部と、
を有することを特徴とするメモリコントローラ。 - 1以上の物理ブロックにより構成されるアドレス範囲を複数個有する不揮発性メモリと、
前記不揮発性メモリへのデータの書き込み又は読み出しを制御する、請求項1に記載のメモリコントローラと、
を有することを特徴とする不揮発性記憶装置。 - 1以上の物理ブロックにより構成されるアドレス範囲を複数個有する不揮発性メモリを含む、請求項8に記載の不揮発性記憶装置と、
前記アドレス範囲を指定して前記不揮発性メモリに対するデータの書き込み又は読み出しを制御するアクセス装置と、
を有することを特徴とする不揮発性記憶システム。 - 1以上の物理ブロックにより構成されるアドレス範囲を複数個有する不揮発性メモリと、前記物理ブロックの状態を管理するアドレス管理テーブルを一時記憶するための読み書きメモリと、を有する不揮発性記憶装置を制御するメモリ制御方法であって、
前記メモリ制御方法は、
データの書き込み時に、データと、前記アドレス管理テーブルを生成するための分散管理情報とを前記物理ブロックに書き込んで、前記読み書きメモリの前記アドレス管理テーブルを更新し、データの書き込み先があるアドレス範囲から他のアドレス範囲へ切り替わる時に、前記読み書きメモリに一時記憶されている前記アドレス管理テーブルを前記不揮発性メモリに書き込むステップと、
初期化時に、初期化前にアクセスしていた前記アドレス範囲内から前記分散管理情報を読み出して、読み出した前記分散管理情報に基づいて前記読み書きメモリ上に前記アドレス管理テーブルを生成するステップと、
を有することを特徴とするメモリ制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007517793A JP4884382B2 (ja) | 2005-05-23 | 2006-05-18 | メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム及びメモリ制御方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005149047 | 2005-05-23 | ||
JP2005149047 | 2005-05-23 | ||
JP2007517793A JP4884382B2 (ja) | 2005-05-23 | 2006-05-18 | メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム及びメモリ制御方法 |
PCT/JP2006/309933 WO2006126445A1 (ja) | 2005-05-23 | 2006-05-18 | メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム及びメモリ制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2006126445A1 JPWO2006126445A1 (ja) | 2008-12-25 |
JP4884382B2 true JP4884382B2 (ja) | 2012-02-29 |
Family
ID=37451870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007517793A Expired - Fee Related JP4884382B2 (ja) | 2005-05-23 | 2006-05-18 | メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム及びメモリ制御方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8051270B2 (ja) |
JP (1) | JP4884382B2 (ja) |
CN (1) | CN100590608C (ja) |
WO (1) | WO2006126445A1 (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7921340B2 (en) * | 2006-01-20 | 2011-04-05 | Panasonic Corporation | Nonvolatile memory device, nonvolatile memory system, and defect management method for nonvolatile memory device |
JPWO2007105688A1 (ja) * | 2006-03-16 | 2009-07-30 | パナソニック株式会社 | メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム |
WO2008013229A1 (fr) * | 2006-07-26 | 2008-01-31 | Panasonic Corporation | dispositif de stockage non volatil, système de stockage non volatil et unité d'hôte |
US20100017557A1 (en) * | 2006-07-26 | 2010-01-21 | Panasonic Corporation | Memory controller, nonvolatile memory device,access device, and nonvolatile memory system |
WO2008013230A1 (fr) * | 2006-07-26 | 2008-01-31 | Panasonic Corporation | dispositif de stockage non volatil, système de stockage non volatil et dispositif d'hôte |
JP4551940B2 (ja) * | 2008-03-01 | 2010-09-29 | 株式会社東芝 | メモリシステム |
JP2010152517A (ja) * | 2008-12-24 | 2010-07-08 | Toshiba Corp | 不揮発性半導体メモリドライブ装置および不揮発性半導体メモリドライブ装置のアドレス管理方法 |
US8554987B2 (en) * | 2009-06-18 | 2013-10-08 | Panasonic Corporation | Nonvolatile memory system for improving stream data writing |
JP5525605B2 (ja) * | 2009-11-04 | 2014-06-18 | 株式会社日立製作所 | フラッシュメモリモジュール |
JP5592293B2 (ja) * | 2010-03-12 | 2014-09-17 | パナソニック株式会社 | 不揮発性記憶装置、アクセス装置及び不揮発性記憶システム |
JP5391153B2 (ja) * | 2010-06-01 | 2014-01-15 | 株式会社バッファロー | ファイル管理装置およびファイル管理方法 |
JP5295286B2 (ja) * | 2011-02-23 | 2013-09-18 | 株式会社日立製作所 | 記憶装置およびそれを搭載した計算機 |
US20130254463A1 (en) * | 2012-03-23 | 2013-09-26 | Kabushiki Kaisha Toshiba | Memory system |
US9411983B2 (en) * | 2013-03-15 | 2016-08-09 | Intel Corporation | Apparatus and method to protect digital content |
US8838936B1 (en) * | 2013-11-27 | 2014-09-16 | NXGN Data, Inc. | System and method for efficient flash translation layer |
US9772781B2 (en) | 2013-11-27 | 2017-09-26 | Ngd Systems, Inc. | System and method for supporting atomic writes in a flash translation layer |
WO2015145932A1 (ja) * | 2014-03-28 | 2015-10-01 | パナソニックIpマネジメント株式会社 | 不揮発性メモリ装置 |
CN105094689B (zh) * | 2014-05-16 | 2018-06-15 | 华为技术有限公司 | 非易失性存储器nvm页框初始化方法、装置和系统 |
JP6119682B2 (ja) * | 2014-06-27 | 2017-04-26 | 株式会社デンソー | 電子制御装置 |
KR102504763B1 (ko) * | 2016-02-05 | 2023-03-02 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 |
US9936019B2 (en) * | 2016-03-16 | 2018-04-03 | Google Llc | Efficient live-migration of remotely accessed data |
KR20180042488A (ko) * | 2016-10-17 | 2018-04-26 | 에스케이하이닉스 주식회사 | 메모리 장치 |
US10372351B2 (en) * | 2017-02-23 | 2019-08-06 | Western Digital Technologies, Inc. | Techniques for non-blocking control information and data synchronization by a data storage device |
US20180239532A1 (en) * | 2017-02-23 | 2018-08-23 | Western Digital Technologies, Inc. | Techniques for performing a non-blocking control sync operation |
JP6890238B2 (ja) * | 2017-04-07 | 2021-06-18 | パナソニックIpマネジメント株式会社 | 使用回数を増大させた不揮発性メモリ |
US10732896B2 (en) * | 2017-06-12 | 2020-08-04 | Western Digital Technologies, Inc. | Method and system for reading data during control sync operations |
JP6708762B1 (ja) * | 2019-01-29 | 2020-06-10 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
US11294579B2 (en) * | 2020-06-18 | 2022-04-05 | Western Digital Technologies, Inc. | Mode handling in multi-protocol devices |
US11816349B2 (en) | 2021-11-03 | 2023-11-14 | Western Digital Technologies, Inc. | Reduce command latency using block pre-erase |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1173379A (ja) * | 1997-06-20 | 1999-03-16 | Sony Corp | データ管理装置及びデータ管理方法並びに記憶媒体 |
JP2001142774A (ja) * | 1999-11-11 | 2001-05-25 | Toshiba Corp | メモリカード及び同カードに適用されるアドレス変換方法 |
JP2003296188A (ja) * | 2002-03-18 | 2003-10-17 | Samsung Electro Mech Co Ltd | 高容量フラッシュメモリカードシステムにおけるデータ運営方法 |
JP2006509304A (ja) * | 2002-12-09 | 2006-03-16 | サンディスク コーポレイション | 不揮発性メモリにおける欠陥のためのゾーン境界調整 |
JP2007517333A (ja) * | 2003-12-30 | 2007-06-28 | サンディスク コーポレイション | 不揮発性メモリおよび制御データ管理を伴う方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6377500B1 (en) * | 1999-11-11 | 2002-04-23 | Kabushiki Kaisha Toshiba | Memory system with a non-volatile memory, having address translating function |
JP3912355B2 (ja) * | 2003-10-14 | 2007-05-09 | ソニー株式会社 | データ管理装置、データ管理方法、不揮発性メモリ、不揮発性メモリを有する記憶装置及びデータ処理システム |
-
2006
- 2006-05-18 WO PCT/JP2006/309933 patent/WO2006126445A1/ja active Application Filing
- 2006-05-18 JP JP2007517793A patent/JP4884382B2/ja not_active Expired - Fee Related
- 2006-05-18 US US11/914,989 patent/US8051270B2/en not_active Expired - Fee Related
- 2006-05-18 CN CN200680017750A patent/CN100590608C/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1173379A (ja) * | 1997-06-20 | 1999-03-16 | Sony Corp | データ管理装置及びデータ管理方法並びに記憶媒体 |
JP2001142774A (ja) * | 1999-11-11 | 2001-05-25 | Toshiba Corp | メモリカード及び同カードに適用されるアドレス変換方法 |
JP2003296188A (ja) * | 2002-03-18 | 2003-10-17 | Samsung Electro Mech Co Ltd | 高容量フラッシュメモリカードシステムにおけるデータ運営方法 |
JP2006509304A (ja) * | 2002-12-09 | 2006-03-16 | サンディスク コーポレイション | 不揮発性メモリにおける欠陥のためのゾーン境界調整 |
JP2007517333A (ja) * | 2003-12-30 | 2007-06-28 | サンディスク コーポレイション | 不揮発性メモリおよび制御データ管理を伴う方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101185067A (zh) | 2008-05-21 |
JPWO2006126445A1 (ja) | 2008-12-25 |
CN100590608C (zh) | 2010-02-17 |
US20080168252A1 (en) | 2008-07-10 |
US8051270B2 (en) | 2011-11-01 |
WO2006126445A1 (ja) | 2006-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4884382B2 (ja) | メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム及びメモリ制御方法 | |
JP4948793B2 (ja) | バッドブロック管理部を含むフラッシュメモリシステム | |
US8386698B2 (en) | Data accessing method for flash memory and storage system and controller using the same | |
US8327068B2 (en) | Memory module, memory controller, nonvolatile storage, nonvolatile storage system, and memory read/write method | |
JP5612514B2 (ja) | 不揮発性メモリコントローラ及び不揮発性記憶装置 | |
US8131911B2 (en) | Data writing method, and flash storage system and controller using the same | |
US8055873B2 (en) | Data writing method for flash memory, and controller and system using the same | |
US20100161885A1 (en) | Semiconductor storage device and storage controlling method | |
JP4828816B2 (ja) | メモリカード、半導体装置、及びメモリカードの制御方法 | |
JPH1185609A (ja) | 半導体記憶装置及びそのデータ管理方法 | |
US20100042774A1 (en) | Block management method for flash memory, and storage system and controller using the same | |
US20100057979A1 (en) | Data transmission method for flash memory and flash memory storage system and controller using the same | |
JPWO2006067923A1 (ja) | メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム及びメモリ制御方法 | |
WO2009096180A1 (ja) | メモリコントローラ、不揮発性記憶装置、及び、不揮発性記憶システム | |
US9619380B2 (en) | Data writing method, memory control circuit unit and memory storage apparatus | |
JP4666081B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4177360B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
US20090210612A1 (en) | Memory controller, nonvolatile memory device, and nonvolatile memory system | |
JPH11282765A (ja) | フラッシュメモリを使用した外部記憶装置 | |
JP4177292B2 (ja) | メモリンコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP3934659B1 (ja) | メモリコントローラ及びフラッシュメモリシステム | |
TW202038100A (zh) | 用於快閃記憶體的寫入管理機制 | |
JP2005216042A (ja) | 半導体メモリ装置 | |
US20100217923A1 (en) | Storage device with flash memory | |
JP4177301B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111122 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111206 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141216 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4884382 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |