JP4952742B2 - メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 - Google Patents
メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 Download PDFInfo
- Publication number
- JP4952742B2 JP4952742B2 JP2009098879A JP2009098879A JP4952742B2 JP 4952742 B2 JP4952742 B2 JP 4952742B2 JP 2009098879 A JP2009098879 A JP 2009098879A JP 2009098879 A JP2009098879 A JP 2009098879A JP 4952742 B2 JP4952742 B2 JP 4952742B2
- Authority
- JP
- Japan
- Prior art keywords
- block
- logical
- empty
- physical
- blocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Description
呼ばれている制御方式であり、以下、ダイナミック・ウェアー・レベリングと言う)である。もう一つは、書き換えが行われないデータが記憶されている物理ブロックを含めて、全ての物理ブロックの消去回数又は書き換え回数が平均化されるように制御するウェアー・レベリング制御(スタティック・ウェアー・レベリング(Static-wear-leveling)制御方式又はアクティブ・ウェアー・レベリング(Active-wear-leveling)制御方式と呼ばれている制御方式であり、以下、スタティック・ウェアー・レベリングと言う)である。
フラッシュメモリを構成するそれぞれの物理ブロックの消去回数を管理する消去回数管理手段と、
有効なデータが格納されていない物理ブロックである空きブロックのうちで消去回数が最小のものを特定する第1の空きブロック特定手段と、
前記空きブロックのうちで消去回数が最大のものを特定する第2の空きブロック特定手段と、
前記アクセス指示として与えられる論理アドレスが割り当てられているセクタ単位の領域を複数個集めた複数セクタの領域を論理ブロックとして管理し、フラッシュメモリを構成する物理ブロックを前記論理ブロックに割り当てるブロック管理手段と、
所定の前記論理ブロックに割り当てられている物理ブロックを特定する物理ブロック特定手段と、
前記所定の前記論理ブロックを特定するための情報を保持する情報保持手段と、
前記所定の前記論理ブロックに割り当てられている物理ブロックのうちで最も先に前記論理ブロックに割り当てられた物理ブロックである最先ブロックを特定する最先ブロック特定手段と、
前記アクセス指示に基づいてアクセス対象の領域が属する前記論理ブロックを特定し、特定した前記論理ブロックに割り当てられている物理ブロックにホストシステムから与えられるデータを格納するデータ格納手段と、
前記第1の空きブロック特定手段により特定された前記空きブロックの消去回数が前記最先ブロック特定手段により特定された前記最先ブロックの消去回数よりも所定回数以上多いか否かを判断する判断手段と、
前記最先ブロック特定手段により特定された前記最先ブロックに格納されているデータを前記第2の空きブロック特定手段により特定された前記空きブロックに転送するデータ転送手段とを備え、
前記判断手段が否定的な判断をしたときに、前記ブロック管理手段は前記第1の空きブロック特定手段により特定された前記空きブロックを前記論理ブロックに割り当て、
前記判断手段が肯定的な判断をしたときに、前記データ転送手段は前記最先ブロックから前記空きブロックへのデータ転送を行い、前記ブロック管理手段は前記データ転送の転送元になった前記最先ブロックを前記論理ブロックに割り当てる。
フラッシュメモリを構成する物理ブロックを複数個集めた仮想ブロックを複数個形成する仮想ブロック形成手段と、
それぞれの前記仮想ブロックの消去回数を管理する消去回数管理手段と、
有効なデータが格納されていない前記仮想ブロックである空きブロックのうちで消去回数が最小のものを特定する第1の空きブロック特定手段と、
前記空きブロックのうちで消去回数が最大のものを特定する第2の空きブロック特定手段と、
前記アクセス指示として与えられる論理アドレスが割り当てられているセクタ単位の領域を複数個集めた複数セクタの領域を論理ブロックとして管理し、前記仮想ブロックを前記論理ブロックに割り当てるブロック管理手段と、
所定の前記論理ブロックに割り当てられている前記仮想ブロックを特定する仮想ブロック特定手段と、
前記所定の前記論理ブロックを特定するための情報を保持する情報保持手段と、
前記所定の前記論理ブロックに割り当てられている前記仮想ブロックのうちで最も先に前記論理ブロックに割り当てられた前記仮想ブロックである最先ブロックを特定する最先ブロック特定手段と、
前記アクセス指示に基づいてアクセス対象の領域が属する前記論理ブロックを特定し、特定した前記論理ブロックに割り当てられている前記仮想ブロックにホストシステムから与えられるデータを格納するデータ格納手段と、
前記第1の空きブロック特定手段により特定された前記空きブロックの消去回数が前記最先ブロック特定手段により特定された前記最先ブロックの消去回数よりも所定回数以上多いか否かを判断する判断手段と、
前記最先ブロック特定手段により特定された前記最先ブロックに格納されているデータを前記第2の空きブロック特定手段により特定された前記空きブロックに転送するデータ転送手段とを備え、
前記判断手段が否定的な判断をしたときに、前記ブロック管理手段は前記第1の空きブロック特定手段により特定された前記空きブロックを前記論理ブロックに割り当て、
前記判断手段が肯定的な判断をしたときに、前記データ転送手段は前記最先ブロックから前記空きブロックへのデータ転送を行い、前記ブロック管理手段は前記データ転送の転送元になった前記最先ブロックを前記論理ブロックに割り当てる。
フラッシュメモリを構成するそれぞれの物理ブロックの消去回数を管理する消去回数管理ステップと、
有効なデータが格納されていない物理ブロックである空きブロックのうちで消去回数が最小のものを特定する第1の空きブロック特定ステップと、
前記空きブロックのうちで消去回数が最大のものを特定する第2の空きブロック特定ステップと、
前記アクセス指示として与えられる論理アドレスが割り当てられているセクタ単位の領域を複数個集めた複数セクタの領域を論理ブロックとして管理し、フラッシュメモリを構成する物理ブロックを前記論理ブロックに割り当てるブロック管理ステップと、
所定の前記論理ブロックに割り当てられている物理ブロックを特定する物理ブロック特定ステップと、
前記所定の前記論理ブロックに割り当てられている物理ブロックのうちで最も先に前記論理ブロックに割り当てられた物理ブロックである最先ブロックを特定する最先ブロック特定ステップと、
前記アクセス指示に基づいてアクセス対象の領域が属する前記論理ブロックを特定し、特定した前記論理ブロックに割り当てられている物理ブロックにホストシステムから与えられるデータを格納するデータ格納ステップと、
前記第1の空きブロック特定ステップにより特定された前記空きブロックの消去回数が前記最先ブロック特定ステップにより特定された前記最先ブロックの消去回数よりも所定回数以上多いか否かを判断する判断ステップと、
前記最先ブロック特定ステップにより特定された前記最先ブロックに格納されているデータを前記第2の空きブロック特定ステップにより特定された前記空きブロックに転送するデータ転送ステップとを備え、
前記判断ステップにより否定的な判断がなされたときに、前記ブロック管理ステップでは前記第1の空きブロック特定ステップにより特定された前記空きブロックが前記論理ブロックに割り当てられ、
前記判断ステップにより肯定的な判断がなされたときに、前記データ転送ステップにおける前記最先ブロックから前記空きブロックへのデータ転送が行われ、前記ブロック管理ステップでは前記データ転送の転送元になった前記最先ブロックが前記論理ブロックに割り当てられる。
フラッシュメモリを構成する物理ブロックを複数個集めた仮想ブロックを複数個形成する仮想ブロック形成ステップと
それぞれの前記仮想ブロックの消去回数を管理する消去回数管理ステップと、
有効なデータが格納されていない前記仮想ブロックである空きブロックのうちで消去回数が最小のものを特定する第1の空きブロック特定ステップと、
前記空きブロックのうちで消去回数が最大のものを特定する第2の空きブロック特定ステップと、
前記アクセス指示として与えられる論理アドレスが割り当てられているセクタ単位の領域を複数個集めた複数セクタの領域を論理ブロックとして管理し、前記仮想ブロックを前記論理ブロックに割り当てるブロック管理ステップと、
所定の前記論理ブロックに割り当てられている前記仮想ブロックを特定する仮想ブロック特定ステップと、
前記所定の前記論理ブロックに割り当てられている前記仮想ブロックのうちで最も先に前記論理ブロックに割り当てられた前記仮想ブロックである最先ブロックを特定する最先ブロック特定ステップと、
前記アクセス指示に基づいてアクセス対象の領域が属する前記論理ブロックを特定し、特定した前記論理ブロックに割り当てられている前記仮想ブロックにホストシステムから与えられるデータを格納するデータ格納ステップと、
前記第1の空きブロック特定ステップにより特定された前記空きブロックの消去回数が前記最先ブロック特定ステップにより特定された前記最先ブロックの消去回数よりも所定回数以上多いか否かを判断する判断ステップと、
前記最先ブロック特定ステップにより特定された前記最先ブロックに格納されているデータを前記第2の空きブロック特定ステップにより特定された前記空きブロックに転送するデータ転送ステップとを備え、
前記判断ステップにより否定的な判断がなされたときに、前記ブロック管理ステップでは前記第1の空きブロック特定ステップにより特定された前記空きブロックが前記論理ブロックに割り当てられ、
前記判断ステップにより肯定的な判断がなされたときに、前記データ転送ステップにおける前記最先ブロックから前記空きブロックへのデータ転送が行われ、前記ブロック管理ステップでは前記データ転送の転送元になった前記最先ブロックが前記論理ブロックに割り当てられる。
の領域である。
Claims (5)
- ホストシステムから与えられるアクセス指示に基づいて、物理ブロック単位で消去が行われるフラッシュメモリに対するアクセスを制御するメモリコントローラであって、
フラッシュメモリを構成するそれぞれの物理ブロックの消去回数を管理する消去回数管理手段と、
有効なデータが格納されていない物理ブロックである空きブロックのうちで消去回数が最小のものを特定する第1の空きブロック特定手段と、
前記空きブロックのうちで消去回数が最大のものを特定する第2の空きブロック特定手段と、
前記アクセス指示として与えられる論理アドレスが割り当てられているセクタ単位の領域を複数個集めた複数セクタの領域を論理ブロックとして管理し、フラッシュメモリを構成する物理ブロックを前記論理ブロックに割り当てるブロック管理手段と、
前記ホストシステムから指定された対象論理アドレス範囲又は対象外論理アドレス範囲を表す情報を保持する情報保持手段と、
複数の前記論理ブロックのうちの一部の前記論理ブロックであって前記対象論理アドレス範囲に属する前記論理ブロック又は前記対象外論理アドレス範囲に属さない前記論理ブロックに割り当てられている物理ブロックを特定する物理ブロック特定手段と、
前記対象論理アドレス範囲に属する前記論理ブロック又は前記対象外論理アドレス範囲に属さない前記論理ブロックに割り当てられている物理ブロックのうちで最も先に前記論理ブロックに割り当てられた物理ブロックである最先ブロックを特定する最先ブロック特定手段と、
前記アクセス指示に基づいてアクセス対象の領域が属する前記論理ブロックを特定し、特定した前記論理ブロックに割り当てられている物理ブロックにホストシステムから与えられるデータを格納するデータ格納手段と、
前記第1の空きブロック特定手段により特定された前記空きブロックの消去回数が前記最先ブロック特定手段により特定された前記最先ブロックの消去回数よりも所定回数以上多いか否かを判断する判断手段と、
前記最先ブロック特定手段により特定された前記最先ブロックに格納されているデータを前記第2の空きブロック特定手段により特定された前記空きブロックに転送するデータ転送手段と
を備え、
前記判断手段が否定的な判断をしたときに、前記ブロック管理手段は前記第1の空きブロック特定手段により特定された前記空きブロックを前記論理ブロックに割り当て、
前記判断手段が肯定的な判断をしたときに、前記データ転送手段は前記最先ブロックから前記空きブロックへのデータ転送を行い、前記ブロック管理手段は前記データ転送の転送元になった前記最先ブロックを前記論理ブロックに割り当てる
メモリコントローラ。 - ホストシステムから与えられるアクセス指示に基づいて、物理ブロック単位で消去が行われるフラッシュメモリに対するアクセスを制御するメモリコントローラであって、
フラッシュメモリを構成する物理ブロックを複数個集めた仮想ブロックを複数個形成する仮想ブロック形成手段と、
それぞれの前記仮想ブロックの消去回数を管理する消去回数管理手段と、
有効なデータが格納されていない前記仮想ブロックである空きブロックのうちで消去回数が最小のものを特定する第1の空きブロック特定手段と、
前記空きブロックのうちで消去回数が最大のものを特定する第2の空きブロック特定手段と、
前記アクセス指示として与えられる論理アドレスが割り当てられているセクタ単位の領域を複数個集めた複数セクタの領域を論理ブロックとして管理し、前記仮想ブロックを前記論理ブロックに割り当てるブロック管理手段と、
前記ホストシステムから指定された対象論理アドレス範囲又は対象外論理アドレス範囲を表す情報を保持する情報保持手段と、
複数の前記論理ブロックのうちの一部の前記論理ブロックであって前記対象論理アドレス範囲に属する前記論理ブロック又は前記対象外論理アドレス範囲に属さない前記論理ブロックに割り当てられている前記仮想ブロックを特定する仮想ブロック特定手段と、
前記対象論理アドレス範囲に属する前記論理ブロック又は前記対象外論理アドレス範囲に属さない前記論理ブロックに割り当てられている前記仮想ブロックのうちで最も先に前記論理ブロックに割り当てられた前記仮想ブロックである最先ブロックを特定する最先ブロック特定手段と、
前記アクセス指示に基づいてアクセス対象の領域が属する前記論理ブロックを特定し、特定した前記論理ブロックに割り当てられている前記仮想ブロックにホストシステムから与えられるデータを格納するデータ格納手段と、
前記第1の空きブロック特定手段により特定された前記空きブロックの消去回数が前記最先ブロック特定手段により特定された前記最先ブロックの消去回数よりも所定回数以上多いか否かを判断する判断手段と、
前記最先ブロック特定手段により特定された前記最先ブロックに格納されているデータを前記第2の空きブロック特定手段により特定された前記空きブロックに転送するデータ転送手段とを備え、
前記判断手段が否定的な判断をしたときに、前記ブロック管理手段は前記第1の空きブロック特定手段により特定された前記空きブロックを前記論理ブロックに割り当て、
前記判断手段が肯定的な判断をしたときに、前記データ転送手段は前記最先ブロックから前記空きブロックへのデータ転送を行い、前記ブロック管理手段は前記データ転送の転送元になった前記最先ブロックを前記論理ブロックに割り当てる
メモリコントローラ。 - 請求項1又は2に記載のメモリコントローラと、このメモリコントローラにより制御される複数個のフラッシュメモリとを備えるフラッシュメモリシステム。
- ホストシステムから与えられるアクセス指示に基づいて、物理ブロック単位で消去が行われるフラッシュメモリに対するアクセスを制御するフラッシュメモリの制御方法であって、
フラッシュメモリを構成するそれぞれの物理ブロックの消去回数を管理する消去回数管理ステップと、
有効なデータが格納されていない物理ブロックである空きブロックのうちで消去回数が最小のものを特定する第1の空きブロック特定ステップと、
前記空きブロックのうちで消去回数が最大のものを特定する第2の空きブロック特定ステップと、
前記アクセス指示として与えられる論理アドレスが割り当てられているセクタ単位の領域を複数個集めた複数セクタの領域を論理ブロックとして管理し、フラッシュメモリを構成する物理ブロックを前記論理ブロックに割り当てるブロック管理ステップと、
前記ホストシステムから指定された対象論理アドレス範囲又は対象外論理アドレス範囲を表す情報を保持する情報保持ステップと、
複数の前記論理ブロックのうちの一部の前記論理ブロックであって前記対象論理アドレス範囲に属する前記論理ブロック又は前記対象外論理アドレス範囲に属さない前記論理ブロックに割り当てられている物理ブロックを特定する物理ブロック特定ステップと、
前記対象論理アドレス範囲に属する前記論理ブロック又は前記対象外論理アドレス範囲に属さない前記論理ブロックに割り当てられている物理ブロックのうちで最も先に前記論理ブロックに割り当てられた物理ブロックである最先ブロックを特定する最先ブロック特定ステップと、
前記アクセス指示に基づいてアクセス対象の領域が属する前記論理ブロックを特定し、特定した前記論理ブロックに割り当てられている物理ブロックにホストシステムから与えられるデータを格納するデータ格納ステップと、
前記第1の空きブロック特定ステップにより特定された前記空きブロックの消去回数が前記最先ブロック特定ステップにより特定された前記最先ブロックの消去回数よりも所定回数以上多いか否かを判断する判断ステップと、
前記最先ブロック特定ステップにより特定された前記最先ブロックに格納されているデータを前記第2の空きブロック特定ステップにより特定された前記空きブロックに転送するデータ転送ステップと
を備え、
前記判断ステップにより否定的な判断がなされたときに、前記ブロック管理ステップでは前記第1の空きブロック特定ステップにより特定された前記空きブロックが前記論理ブロックに割り当てられ、
前記判断ステップにより肯定的な判断がなされたときに、前記データ転送ステップにおける前記最先ブロックから前記空きブロックへのデータ転送が行われ、前記ブロック管理ステップでは前記データ転送の転送元になった前記最先ブロックが前記論理ブロックに割り当てられる
フラッシュメモリの制御方法。 - ホストシステムから与えられるアクセス指示に基づいて、物理ブロック単位で消去が行われるフラッシュメモリに対するアクセスを制御するフラッシュメモリの制御方法であって、
フラッシュメモリを構成する物理ブロックを複数個集めた仮想ブロックを複数個形成する仮想ブロック形成ステップと
それぞれの前記仮想ブロックの消去回数を管理する消去回数管理ステップと、
有効なデータが格納されていない前記仮想ブロックである空きブロックのうちで消去回数が最小のものを特定する第1の空きブロック特定ステップと、
前記空きブロックのうちで消去回数が最大のものを特定する第2の空きブロック特定ステップと、
前記アクセス指示として与えられる論理アドレスが割り当てられているセクタ単位の領域を複数個集めた複数セクタの領域を論理ブロックとして管理し、前記仮想ブロックを前記論理ブロックに割り当てるブロック管理ステップと、
前記ホストシステムから指定された対象論理アドレス範囲又は対象外論理アドレス範囲を表す情報を保持する情報保持ステップと、
複数の前記論理ブロックのうちの一部の前記論理ブロックであって前記対象論理アドレス範囲に属する前記論理ブロック又は前記対象外論理アドレス範囲に属さない前記論理ブロックに割り当てられている前記仮想ブロックを特定する仮想ブロック特定ステップと、
前記対象論理アドレス範囲に属する前記論理ブロック又は前記対象外論理アドレス範囲に属さない前記論理ブロックに割り当てられている前記仮想ブロックのうちで最も先に前記論理ブロックに割り当てられた前記仮想ブロックである最先ブロックを特定する最先ブロック特定ステップと、
前記アクセス指示に基づいてアクセス対象の領域が属する前記論理ブロックを特定し、特定した前記論理ブロックに割り当てられている前記仮想ブロックにホストシステムから与えられるデータを格納するデータ格納ステップと、
前記第1の空きブロック特定ステップにより特定された前記空きブロックの消去回数が前記最先ブロック特定ステップにより特定された前記最先ブロックの消去回数よりも所定回数以上多いか否かを判断する判断ステップと、
前記最先ブロック特定ステップにより特定された前記最先ブロックに格納されているデータを前記第2の空きブロック特定ステップにより特定された前記空きブロックに転送するデータ転送ステップと
を備え、
前記判断ステップにより否定的な判断がなされたときに、前記ブロック管理ステップでは前記第1の空きブロック特定ステップにより特定された前記空きブロックが前記論理ブロックに割り当てられ、
前記判断ステップにより肯定的な判断がなされたときに、前記データ転送ステップにおける前記最先ブロックから前記空きブロックへのデータ転送が行われ、前記ブロック管理ステップでは前記データ転送の転送元になった前記最先ブロックが前記論理ブロックに割り当てられる
フラッシュメモリの制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009098879A JP4952742B2 (ja) | 2009-04-15 | 2009-04-15 | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009098879A JP4952742B2 (ja) | 2009-04-15 | 2009-04-15 | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010250534A JP2010250534A (ja) | 2010-11-04 |
JP4952742B2 true JP4952742B2 (ja) | 2012-06-13 |
Family
ID=43312791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009098879A Active JP4952742B2 (ja) | 2009-04-15 | 2009-04-15 | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4952742B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5722685B2 (ja) | 2011-04-12 | 2015-05-27 | 株式会社日立製作所 | 半導体装置、不揮発性メモリ装置の制御方法 |
US9612773B2 (en) | 2013-11-21 | 2017-04-04 | Samsung Electronics Co., Ltd. | User device having a host flash translation layer (FTL), a method for transferring an erase count thereof, a method for transferring reprogram information thereof, and a method for transferring a page offset of an open block thereof |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3507132B2 (ja) * | 1994-06-29 | 2004-03-15 | 株式会社日立製作所 | フラッシュメモリを用いた記憶装置およびその記憶制御方法 |
JP3219699B2 (ja) * | 1996-09-17 | 2001-10-15 | 三洋電機株式会社 | 半導体メモリ装置 |
JP4316824B2 (ja) * | 2001-05-31 | 2009-08-19 | Tdk株式会社 | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム及びフラッシュメモリの制御方法 |
JP2004310650A (ja) * | 2003-04-10 | 2004-11-04 | Renesas Technology Corp | メモリ装置 |
JP2008123314A (ja) * | 2006-11-14 | 2008-05-29 | Nec Electronics Corp | 半導体記憶装置への情報記録方法及び情報記録システム |
JP2008146255A (ja) * | 2006-12-07 | 2008-06-26 | Sony Corp | 記憶装置およびコンピュータシステム、並びに記憶装置のデータ処理方法 |
CN100504814C (zh) * | 2007-01-17 | 2009-06-24 | 忆正存储技术(深圳)有限公司 | 闪存的区块管理方法 |
JP2009003784A (ja) * | 2007-06-22 | 2009-01-08 | Toshiba Corp | 不揮発性メモリの制御装置及び制御方法及び記憶装置 |
JP4666081B2 (ja) * | 2009-02-09 | 2011-04-06 | Tdk株式会社 | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
-
2009
- 2009-04-15 JP JP2009098879A patent/JP4952742B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010250534A (ja) | 2010-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4844639B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4666080B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4666081B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
US8214579B2 (en) | Memory controller, flash memory system with memory controller, and method of controlling flash memory | |
US20080313505A1 (en) | Flash memory wear-leveling | |
US8219742B2 (en) | Memory controller, flash memory system with memory controller, and method of controlling flash memory | |
JP5093294B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP2009245163A (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4952740B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4488048B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP5858081B2 (ja) | メモリコントローラ、メモリシステム及びメモリ制御方法 | |
JP4821845B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4366420B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4952742B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4153535B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 | |
JP4952741B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
US8200890B2 (en) | Memory controller, flash memory system with memory controller, and method of controlling flash memory | |
JP4821844B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP2010086106A (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
WO2023100212A1 (ja) | メモリコントローラおよびフラッシュメモリシステム | |
JP4569554B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20111206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4952742 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |