TWI415265B - 薄膜電晶體及其製造方法 - Google Patents

薄膜電晶體及其製造方法 Download PDF

Info

Publication number
TWI415265B
TWI415265B TW097149127A TW97149127A TWI415265B TW I415265 B TWI415265 B TW I415265B TW 097149127 A TW097149127 A TW 097149127A TW 97149127 A TW97149127 A TW 97149127A TW I415265 B TWI415265 B TW I415265B
Authority
TW
Taiwan
Prior art keywords
layer
source
doping
electrode
drain
Prior art date
Application number
TW097149127A
Other languages
English (en)
Other versions
TW201003920A (en
Inventor
Park Jae-Bum
Original Assignee
Lg Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lg Display Co Ltd filed Critical Lg Display Co Ltd
Publication of TW201003920A publication Critical patent/TW201003920A/zh
Application granted granted Critical
Publication of TWI415265B publication Critical patent/TWI415265B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Description

薄膜電晶體及其製造方法
本發明涉及一種薄膜電晶體，尤其涉及一種具有多晶矽為活性層的薄膜電晶體及其製造方法。
最近，隨著人們對資訊顯示的興趣以及對可攜式媒體需求的不斷增加，已開發出替代陰極射線管(cathode ray tubes,CRT)的平面顯示器(flat panel display,FPD)裝置，其具有的優點是厚度薄、重量輕和低功耗。在這些FPD裝置中，已在筆記型電腦和個人電腦顯示器中廣泛應用重量輕、剖面薄和低功耗的主動矩陣液晶顯示(active matrix liquid crystal display,AM-LCD)裝置，因為這種顯示裝置在顯示品質上表現卓越。所述AM-LCD裝置包括複數個像素區域和薄膜電晶體，每個薄膜電晶體用作控制施加於每個像素區域的液晶層的電壓之切換元件，以改變對應像素區域的透射率。
液晶顯示(liquid crystal display,LCD)裝置包括顯示影像的液晶面板和為液晶面板提供信號的驅動單元。液晶面板包括彼此面對且分離的二個基板以及二個基板之間的液晶層。二個基板可分別代表作為陣列基板和彩色濾光片基板。陣列基板包括複數個彼此分離的閘極線、複數個與閘極線相交的資料線，以界定複數個像素區域，複數個薄膜電晶體(thin film transistor,TFT)，連接至每個閘極線和每個資料線，以及複數個像素電極，分別連接至複數個TFT。
TFT用作LCD裝置的切換元件，可依據活性層的相位狀態分類為非晶矽型和多晶矽型。由於使用多晶矽作為活性層的TFT具有載子遷移率較使用非晶矽作為活性層的TFT大了十倍至百倍，包括多晶矽TFT的驅動電路可形成在陣列基板上。結果，多晶矽TFT可以用作下一代具有高解析度顯示面板的切換元件和驅動元件。
除此之外，多晶矽TFT可應用於有機電發光顯示(organic electroluminescent display,OLED)裝置，其可代表有機發光二極體(organic light emitting diode,OLED)裝置作為切換元件。OLED裝置包括第一電極和第二電極，以及第一電極和第二電極之間的發射層。電子和孔穴分別從第一電極和第二電極注入發射層，然後當電子和孔穴結合所產生的激子從激發態轉變為基態時，發射層發出光線。由於OLED裝置為自發光式，並不需要附加光源，所以OLED裝置的體積和重量可降低。
以下文中，包括依據先前技術的多晶矽薄膜電晶體的陣列基板的製造方法將參考所附圖式來描述。
第1A圖至第1D圖為剖面圖，示意說明了依據先前技術多晶矽薄膜電晶體的製造方法。
在第1A圖中，半導體區BA，切換區SA和像素區域PA，界定在基板10上。半導體層將形成在半導體區BA中，薄膜電晶體將形成在切換區SA中。像素區域PA可經由相交的閘極線和資料線來界定。半導體區BA包括源極區S、汲極區D和通道區C。
緩衝層20形成在基板10上，該基板10上界定了區域BA、SA和PA。緩衝層20由包括二氧化矽(SiO2 )和氮化矽(SiNx)的無機絕緣材料群組的其中之一所形成。
然後，非晶矽層(圖中未示)以電漿化學氣相沉積(plasma chemical vapor deposition,PCVD)方法透過沉積非晶矽(a-Si：H)而形成在緩衝層20上。非晶矽層經結晶然後圖案化從而形成切換區SA中的活性層40。在此時，緩衝層20防止非晶矽層在以PCVD方法沉積非晶矽和結晶非晶矽層時被基板10中所包括的雜質污染。
非晶矽層可在準分子雷射退火(excimer laser annealing,ELA)方法、固相結晶(solid phase crystallization,SPC)方法、連續橫向固化(sequential lateral solidification,SLS)方法、金屬誘發結晶(metal induced crystallization,MIC)方法、金屬誘發橫向結晶(metal induced lateral crystallization,MILC)方法和替代磁性橫向結晶(alternative magnetic lateral crystallization,AMLC)方法的其中之一的方法來結晶。
在第1B圖中，閘極絕緣層45形成在第1A圖的活性層40上。閘極絕緣層45由包括二氧化矽和氮化矽的無機絕緣材料群組的其中之一所形成。
其次，閘極線(圖中未示)和閘極電極25透過形成閘極金屬層(圖中未示)然後將其圖案化來在閘極絕緣層45上形成。閘極線沿一個方向提供了掃描信號。閘極電極25從閘極線延伸並與通道區C重疊。閘極線和閘極電極25由包括銅(Cu)、鉬(Mo)、鋁(Al)和如鋁釹(AlNd)的鋁合金的導電金屬材料群組的其中之一所形成。
閘極電極25用作離子阻止層，並且進行將n型或p型離子高度摻雜進第1A圖中的活性層40的步驟，藉此形成包括通道部42a、第一摻雜部42b和第二摻雜部42c的半導體層42。通道部42a配置在閘極電極25下面且沒有包括雜質。第一摻雜部42b和第二摻雜部42c分別對應於源極區S和汲極區D，並包括n型離子或p型離子。
其次，鈍化層55形成在包括閘極線和閘極電極25的基板10的大致整個表面上。鈍化層55由包括二氧化矽和氮化矽的無機絕緣材料群組的其中之一或由包括光壓克力和苯環丁烯(benzocyclobutene,BCB)的有機絕緣材料群組的其中之一所形成。
在第1C圖中，為了曝露出第一摻雜部42b和第二摻雜部42c，對應於源極區S和汲極區D的鈍化層55和閘極絕緣層45相繼圖案化，並且因此形成源極孔SH和汲極孔DH。源極孔SH曝露出源極區S中的第一摻雜部42b，汲極孔DH曝露出汲極區D中的第二摻雜部42c。
在第1D圖中，資料線(圖中未示)、源極電極32和汲極電極34形成在包括源極孔SH和汲極孔DH的鈍化層55上。資料線垂直地與閘極線相交以界定出像素區域PA。源極電極32從資料線延伸並經由源極孔SH接觸第一摻雜部42b。汲極電極34從源極電極32分離並經由汲極孔DH接觸第二摻雜部42c。
層間絕緣層65形成在包括源極電極32和汲極電極34的基板10上。層間絕緣層65包括曝露出汲極電極34的汲極接觸孔DCH。層間絕緣層65由包括二氧化矽和氮化矽的無機絕緣材料群組的其中之一或由包括光壓克力和苯環丁烯的有機絕緣材料群組的其中之一所形成。
像素電極70形成在層間絕緣層65上的像素區域PA中，並經由汲極接觸孔DCH連接至汲極電極34。
如此，可製造出先前技術中的多晶矽薄膜電晶體。
在上述過程中，分別曝露出對應於源極區S和汲極區D的第一摻雜部42b和第二摻雜部42c的源極孔SH和汲極孔DH，以乾式蝕刻方法利用電漿乾式蝕刻裝置所形成。這個內容將參考所附圖式在以下文中詳細描述。
第2圖為剖面圖，示意說明了依據先前技術電漿乾式蝕刻裝置。
在第2圖中，先前技術的乾式蝕刻裝置71包括腔室72、基座80和上電極90。腔室72維持在真空條件下。反應氣體供應單元84形成在腔室72之下部的一側並與基座80分隔。排氣單元88形成在腔室72之下部的另一側並與反應氣體供應單元84分隔。基座80配置在腔室72中並用作下電極。基板10配置在基座80的上表面上。上電極90與腔室72中的基座80分隔並面對。陶瓷板92附接在上電極90的下表面之處。
基座80和上電極90之間的空間界定為電漿狀態下的反應區域A。儘管沒有表示出來，反應氣體均勻地透過反應氣體供應單元84而注入反應區域A之中，且反應之後的餘留物透過排氣單元88排出腔室72外面。
通常，由於離子衝擊基板10的表面，乾式蝕刻方法使用物理反應，且可利用電漿中所產生的反應材料之間的化學反應或物理和化學反應。化學乾式蝕刻方法透過將電漿中所產生的反應性自由基提供給材料表面來執行蝕刻，然後由於反應性自由基和表面處的原子之間發生的化學反應而形成揮發性氣體。由於化學乾式蝕刻方法為等向性蝕刻方法並且反應物在真空下，所以優點是揮發性氣體可輕易地在表面處移動。
第3A圖和第3B圖為剖面圖，說明了依據先前技術形成源極孔和汲極孔的步驟，並且形成源極孔和汲極孔的步驟將參考第2圖來更詳細地解釋。
在第2圖和第3A圖中，緩衝層20、半導體層42、閘極絕緣層45、閘極電極25和鈍化層55依次形成在基板10上，並且曝露出第一摻雜部42b和第二摻雜部42c的源極孔SH和汲極孔DH透過去除鈍化層55和閘極絕緣層25所形成。源極孔SH和汲極孔DH可以乾式蝕刻方法或濕式蝕刻方法來形成。由於利用濕式蝕刻方法形成精細微小圖案有所限制，源極孔SH和汲極孔DH大多由乾式蝕刻方法來形成。
此處，光阻劑施加於鈍化層55以形成光阻層(圖中未示)，然後光阻層經由光罩(圖中未示)而曝露，該光罩在基板10上面配置並包括透光部和阻光部。然後，光阻層顯影並選擇性地圖案化以對應於源極區S和汲極區D，並且光阻圖案62形成。經光阻圖案62而曝露的鈍化層55利用第2圖的乾式蝕刻裝置來進行乾式蝕刻。
在乾式蝕刻方法中依次圖案化鈍化層55和其下的閘極絕緣層45來形成源極孔SH和汲極孔DH的步驟，分為利用第一反應氣體的第一蝕刻步驟和利用第二反應氣體的第二蝕刻步驟。
第一反應氣體可包括六氟化硫(SF6 )和氬氣(Ar)。第一反應氣體與鈍化層55、閘極絕緣層45和半導體層42即氮化矽、二氧化矽和矽(Si)反應良好。
第二反應氣體可包括氟碳化合物(Cx FY )、氬氣(Ar)和氫氣(H2 )，尤其可包括六氟丁二烯(C4 F6 )。第二反應氣體與鈍化層55和閘極絕緣層45即氮化矽和二氧化矽反應良好，並幾乎不與半導體層42的矽反應。
例如，當鈍化層55的厚度t1為4300而閘極絕緣層45的厚度t2為300，對應於源極區S和汲極區D的鈍化層55透過第一反應氣體來完全圖案化，然後，在第3B圖中，鈍化層55下面具有厚度t2 300的閘極絕緣層45經過第二反映氣體來選擇性地圖案化，並且曝露出對應於源極區S和汲極區D的半導體層42。在此時，閘極絕緣層45可透過第一反應氣體來局部蝕刻。在乾式蝕刻之後，可利用蝕刻劑在剝離過程中去除餘留的光阻圖案62。
利用第一反應氣體和第二反應氣體的二次圖案化是為了防止半導體層受損。特別是，如果鈍化層55和閘極絕緣層45僅透過第一反應氣體來圖案化，則由於第一反應氣體的特性，閘極絕緣層45下面的半導體層42可一同去除。由於第一反應氣體去除半導體層42導致半導體層42的可靠性降低，所以鈍化層55經第一反應氣體而圖案化，然後閘極絕緣層45利用第二反應氣體來圖案化而不與半導體層42反應，藉此防止半導體層42受損。
然而，透過第一反應氣體和第二反應氣體來形成源極孔SH和汲極孔DH的步驟增加了製造時間和成本，從而降低了產量。
除此之外，用於選擇性曝露半導體層42的第二反應氣體與腔室72中的聚合物材料主動反應，然後產生了副產品BP。副產品BP可黏附於腔室72的內壁74。當閘極絕緣層45經第二反應氣體乾式蝕刻時，由於高頻電壓，黏附於腔室72的內壁74之副產品BP或粒子可能掉落在基板10之上並阻擋源極孔SH和汲極孔DH。即是，可能導致半導體層42由於副產品或粒子而無法曝露的接觸問題。因此，需要週期性地清潔和更換腔室72的內壁74。
清潔和更換的工作非常昂貴並使操作效率變差。因此，產量迅速下滑。
第4圖為說明依據基板數量，副產品或粒子增加的圖表。
在第4圖中，表示了依據提供用於形成源極孔和汲極孔的基板數量的粒子變化。
第一步驟為初始灰化步驟，第二步驟為使用第一反應氣體的乾式蝕刻步驟，而第三步驟為使用第二反應氣體的乾式蝕刻步驟。
在此時，在第一步驟和第二步驟中，副產品和粒子隨著基板數量的增加而輕微變化，但在第三步驟中，副產品和粒子迅速增加。
從實驗資料中，可注意到當形成源極孔和汲極孔時，腔室的內壁被利用第二反應氣體的乾式蝕刻所污染。
因此，本發明係針對一種薄膜電晶體及其製造方法，其完全避免了先前技術中的限制和缺點所導致的一個或多個問題。
本發明的優點是提供一種薄膜電晶體及其製造方法，透過防止由於腔室內表面處的副產品或粒子的接觸問題而提高產量。
對於本發明額外的優點、目的和特點將在隨後的描述中闡明，以及部分內容將從描述中顯而易見，或者可透過實施本發明而瞭解到。本發明的目的和其他優點將透過特別在描述中所指出的結構和此處的申請專利範圍以及所附圖式說明來實現和獲得。
為了達成這些和其他優點，依照本發明實際例的目的，如此處具體而廣泛描述的，一薄膜電晶體，包括一基板；一緩衝層，位在基板上；一半導體層，位在緩衝層上並包括一通道部和分別位在通道部兩側的第一摻雜部和第二摻雜部，其中第一摻雜部和第二摻雜部包括具有第一寬度的開口；一閘極絕緣層，位在半導體層上；一閘極電極，位在通道部上面的閘極絕緣層上；一鈍化層，位在閘極電極上並包括具有閘極絕緣層的源極孔和汲極孔，其中源極孔和汲極孔分別曝露出第一摻雜部和第二摻雜部，並具有較第一寬度為寬的第二寬度；以及源極電極和汲極電極，位在鈍化層上，該源極電極透過源極孔連接至第一摻雜部，以及該汲極電極透過汲極孔連接至第二摻雜部。
在另一特點中，一薄膜電晶體的製造方法，包括：在基板上形成緩衝層；在緩衝層上形成非晶矽層；結晶非晶矽層以形成多晶矽層；圖案化多晶矽層以形成活性層；在活性層上形成閘極絕緣層；在活性層上面的閘極絕緣層上形成閘極電極；在活性層摻雜雜質以形成包括對應於閘極電極之通道部和分別位於通道部兩側的第一摻雜部和第二摻雜部的半導體層；在半導體層上形成鈍化層；透過圖案化鈍化層、閘極絕緣層和第一摻雜部和第二摻雜部而形成源極孔和汲極孔以及第一摻雜部和第二摻雜部的開口，其中第一摻雜部和第二摻雜部的開口具有第一寬度，且源極孔和汲極孔分別曝露出第一摻雜部和第二摻雜部，並具有較第一寬度為寬的第二寬度；以及在鈍化層上形成源極電極和汲極電極，源極電極透過源極孔連接至第一摻雜部，而汲極電極透過汲極孔連接至第二摻雜部。
在另一特點中，一用於液晶顯示裝置之陣列基板的製造方法，包括：在基板上形成緩衝層；在緩衝層上形成非晶矽層；結晶非晶矽層以形成多晶矽層；圖案化多晶矽層以形成活性層；在活性層上形成閘極絕緣層；在閘極絕緣層上形成閘極線和閘極電極，閘極電極連接至閘極線並且配置在活性層上面；在活性層摻雜雜質以形成包括對應於閘極電極之通道部和分別位於通道部兩側的第一摻雜部和第二摻雜部的半導體層；在半導體層上形成鈍化層；透過圖案化鈍化層、閘極絕緣層和第一摻雜部和第二摻雜部來形成源極孔和汲極孔以及第一摻雜部和第二摻雜部的開口，其中第一摻雜部和第二摻雜部的開口具有第一寬度，源極孔和汲極孔分別曝露出第一摻雜部和第二摻雜部，並具有較第一寬度為寬的第二寬度；在鈍化層上形成資料線和源極電極和汲極電極，資料線與閘極線相交以界定像素區域，源極電極從資料線延伸並透過源極孔連接至第一摻雜部，並且汲極電極與源極電極分離並透過汲極孔而連接至第二摻雜部；在資料線、源極電極和汲極電極上形成層間絕緣層，層間絕緣層包括曝露汲極電極的汲極接觸孔；以及在層間絕緣層上形成像素電極，像素電極透過汲極接觸孔連接至汲極電極。
可理解的是，前面概述和後面詳細描述都具有示例性和解釋性，並意圖對本發明實施例提供進一步的解釋說明。
現在將參考本發明的實施例，其示例以所附圖式來說明。
在本發明中，項部閘極式的多晶矽薄膜電晶體具有側接觸結構，因此操作效率得以提高。另外，減少產生黏附於腔室內壁的副產品或粒子，並且防止半導體層和源極電極和汲極電極之間的接觸問題。
第5圖為剖面圖，說明了依據本發明實施例的薄膜電晶體。該薄膜電晶體可包括多晶矽作為活性層。
在第5圖中，緩衝層120形成在包括半導體區BA、切換區SA和像素區域PA的基板110上。半導體區BA包括源極區S、汲極區D和通道區C。半導體層142形成在半導體區BA中的緩衝層120上。半導體層142包括通道部142a，其不具有雜質並對應於通道區C，以及具有負型雜質和正型雜質其中一種的第一摻雜部142b和第二摻雜部142c分別對應於源極區S和汲極區D。第一摻雜部142b和第二摻雜部142c配置在通道部142a的兩側。第一摻雜部142b和第二摻雜部142c包括具有第一寬度W1的開口。閘極絕緣層145形成在半導體層142上並覆蓋半導體層142。閘極電極125形成在半導體層142的通道部142a上面的閘極絕緣層145上。鈍化層155形成在閘極電極125上並覆蓋閘極電極125。對應於源極區S和汲極區D的源極孔SH和汲極孔DH分別形成在鈍化層155和閘極絕緣層145中。源極孔SH和汲極孔DH分別曝露出第一摻雜部142b和第二摻雜部142c並具有較第一寬度W1為寬的第二寬度W2。源極電極132和汲極電極134形成在鈍化層155上。源極電極132和汲極電極134彼此分離。源極電極132透過源極孔SH連接至第一摻雜部142b，而汲極電極134透過汲極孔DH連接至第二摻雜部142c。源極電極132與第一摻雜部142b的三表面接觸，即第一摻雜部142b的上、下和側表面，並且汲極電極134與第二摻雜部142c的三表面接觸，即第二摻雜部142c的上、下和側表面。層間絕緣層165形成在源極電極132和汲極電極134上。層間絕緣層165包括曝露汲極電極134的汲極接觸孔DCH。像素電極170形成在層間絕緣層165上。像素電極170透過汲極接觸孔DCH連接至汲極電極134。
半導體層142可透過沉積非晶矽層(圖中未示)所形成，結晶非晶矽層以形成多晶矽層，並且摻雜該多晶矽層。非晶矽層可利用SPC方法、SLS方法、MIC方法、MILC方法以及AMLC方法的其中之一來結晶。
此外，緩衝層120防止非晶矽層的沉積和結晶步驟期間基板110由於雜質而對半導體層142的污染。半導體層142、閘極電極125、源極電極132和汲極電極134組成TFT。
在本發明中，具有較第一寬度W1為寬的第二寬度W2的源極孔SH和汲極孔DH形成在對應於源極區S和汲極區D的鈍化層155和閘極絕緣層145中，並曝露半導體層142的第一摻雜部142b和第二摻雜部142c。
特別是，第一摻雜部142b和第二摻雜部142c具有超出鈍化層155和閘極絕緣層145並由具有較第一寬度W1為寬的第二寬度W2之源極孔SH和汲極孔DH曝露的突起F。突起F增加了第一摻雜部142b和源極電極132之間的接觸面積以及第二摻雜部142c和汲極電極134之間的接觸面積。因此，儘管源極電極132和汲極電極134使半導體層142的第一摻雜部142b和第二摻雜部142c側接觸，但不會影響薄膜電晶體的驅動特性。突起F的形成隨後將更詳細描述。
第6A圖至第6I圖為剖面圖，說明了依據本發明實施例薄膜電晶體的製造方法。
在第6A圖中，透過沉積包括二氧化矽和氮化矽的無機絕緣材料群組中的其中之一，緩衝層120形成在具有半導體區BA、切換區SA和像素區PA的基板110上。像素區域PA，其為用於顯示影像的單元，可包括用於TFT的切換區SA。切換區SA可包括用於活性層的半導體區BA。半導體區BA包括源極區S、汲極區D和通道區C。然後，非晶矽層140a以PCVD方法透過沉積非晶矽而形成在緩衝層120上。
在第6B圖中，第6A圖的非晶矽層140a經結晶後圖案化以形成活性層140。非晶矽層140a可利用SPC方法、SLS方法、MIC方法、MILC方法以及AMLC方法的其中之一方法來結晶。緩衝層120防止由PCVD方法沉積非晶矽和結晶非晶矽層140a時基板110中所包括的雜質對非晶矽層140的污染。
在第6C圖中，閘極絕緣層145形成在第6B圖中的活性層140上。閘極絕緣層145由包括二氧化矽和氮化矽的無機絕緣材料群組中的其中之一所形成。
然後，金屬層(圖中未示)形成在閘極絕緣層145上並經圖案化，藉此形成閘極線(圖中未示)和閘極電極125。閘極線沿一個方向提供掃描信號。閘極電極125從閘極線延伸並配置在通道區C中。閘極線和閘極電極125可由包括銅、鉬、鋁，以及如鋁釹的鋁合金的導電金屬材料群組的其中之一所形成。
對應於源極區S和汲極區D的第6B圖中的活性層140利用作為摻雜光罩的閘極電極125來摻雜負型或正型雜質，藉此形成半導體層142。半導體層142包括不具有雜質的通道部142a和具有雜質的第一摻雜部142b和第二摻雜部142c。通道部142a對應於閘極電極125，並且第一摻雜部142b和第二摻雜部142c配置在通道部142a的兩側。
然後，鈍化層155形成在包括閘極線和閘極電極125的基板110的大致整個表面上。鈍化層155由包括二氧化矽和氮化矽的無機絕緣材料群組的其中之一或包括光壓克力和BCB的有機絕緣材料群組的其中之一所形成。鈍化層155可為依次沉積氮化矽和氧化矽的雙層。
在第6D圖中，光阻層160形成在包括藉施加光阻劑的鈍化層155的基板110上。包括光阻部t1和透光部t2的光罩M配置在光阻層160上面。光阻部t1完全遮蔽光線，而透光部t2傳送光線，從而曝露的光阻層160即化學改變。此處，透光部t2對應於部分源極區S和汲極區D，並且光阻部t1對應於除了源極區S和汲極區D的其他區。
在第6E圖中，第6D圖中的光阻層160透過第6D圖中的光罩M曝光，並顯影以去除第6D圖中對應於部分源極區S和汲極區D的光阻層160。然後，形成光阻圖案162，然後在光阻圖案162之間曝露鈍化層155。
在第6F圖中，在使用作為蝕刻光罩的光阻圖案162同時，透過電漿乾式蝕刻裝置來去除對應於源極區S和汲極區D的鈍化層155、閘極絕緣層145和半導體層142，進而形成具有第一寬度W1的源極孔SH和汲極孔DH。此時，六氟化硫和氬氣可用作反應氣體，並且處理時間可在90秒至110秒的範圍之內。包括六氟化硫和氬氣的反應氣體與氮化矽和二氧化矽以及矽反應良好。
在此時，對應於源極區S和汲極區D的第一摻雜部142b和第二摻雜部142c也去除了第一寬度W1，然後第一摻雜部142b和第二摻雜部142c下面的緩衝層120局部去除。
然後，在第6G圖中，第6F圖具有第一寬度W1的源極孔SH和汲極孔DH以蝕刻液(buffer oxide etchant,BOE)處理，然後源極孔SH和汲極孔DH具有較W1為寬的第二寬度W2。BOE處理為利用蝕刻劑的濕式蝕刻，並且BOE處理可執行20秒或40秒，且最佳為30秒，因為長時間的BOE處理可去除半導體層142。當BOE與鈍化層155、閘極絕緣層145和緩衝層120主動反應時幾乎不與矽起反應。因此，源極孔SH和汲極孔DH具有第二寬度W2，並且第一摻雜部142b和第二摻雜部142c仍具有第一寬度W1。
因此，第一摻雜部142b和第二摻雜部142c的每一個都曝露出上表面、下表面和側表面，並且第一摻雜部142b和第二摻雜部142c具有突起F。
在第6H圖中，透過形成源極和汲極金屬層(圖中未示)和圖案化源極和汲極金屬層，資料線(圖中未示)、源極電極132和汲極電極134形成在包括源極孔SH和汲極孔DH的鈍化層155上。資料線垂直相交於閘極線，以界定像素區域PA。源極電極132從資料線延伸並透過源極孔SH接觸第一摻雜部142b。汲極電極134與源極電極132分離並透過汲極孔DH接觸第二摻雜部142c。源極和汲極金屬層可由包括Mo、如AlNd或p-Al的鋁合金、鈦(Ti)、鉭(Ta)、如TiN的鈦合金、銦錫氧化物(indium tin oxide,ITO)和銦鋅氧化物(indium zinc oxide,IZO)的導電金屬材料群組的其中之一所形成。
第6I圖中，層間絕緣層165形成在包括源極電極132和汲極電極134的基板110上。層間絕緣層165包括曝露汲極電極134的汲極接觸孔DCH。層間絕緣層165可由包括二氧化矽和氮化矽的無機絕緣材料群組的其中之一或包括光壓克力和BCB的有機絕緣材料群組的其中之一所形成。
像素電極170形成在層間絕緣層165上的像素區域PA中並透過汲極接觸孔DCH連接至汲極電極134。像素電極170可由包括ITO和IZO的透明導電材料群組中的其中之一所形成。
如此，可製造出依據本發明的薄膜電晶體。
第7圖為第6I圖中放大區域B的剖面照片。第7圖顯示了依次形成緩衝層120，第一摻雜部142b，閘極絕緣層145，鈍化層155和源極電極132的源極區S。
第7圖說明第6I圖中放大區域B的剖面照片，表示緩衝層120、第一摻雜部142b、閘極絕緣層145、鈍化層155和源極電極132依序形成在其中的源極區域S。
在第7圖中，表示了超出緩衝層120、閘極絕緣層145和鈍化層155的突起F，且位於第一摻雜部142b的面內側之處。
第一摻雜部142b和源極電極132之間的接觸面積由於突起F而增加，但不影響薄膜電晶體的可靠性，即使源極電極132與第一摻雜部142側接觸。
除此之外，由於在乾式蝕刻方法僅使用六氟化硫和氬氣形成源極孔和汲極孔，所以將副產品或粒子減至最少。因此，減少了接觸問題，且提高了產量。
依據本發明的薄膜電晶體及其製造方法可應用於包括薄膜電晶體的半導體裝置中，如液晶顯示裝置和有機電發光顯示裝置。此外，依據本發明的薄膜電晶體及其製造方法可應用於包括非晶矽以及多晶矽作為活性層的薄膜電晶體。
由於本發明可在不脫離其特點的情況下具體化為各種形式，所以可理解的是，以上所述僅為用以解釋本發明之較佳實施例，並非企圖據以對本發明作任何形式上之限制，是以，凡有在相同之發明精神下所作有關本發明之任何修飾或變更，皆仍應包括在本發明意圖保護之範疇。
10．．．基板
20．．．緩衝層
25．．．閘極電極
32．．．源極電極
34．．．汲極電極
40．．．活性層
42．．．半導體層
42a．．．通道部
42b．．．第一摻雜部
42c．．．第二摻雜部
45．．．閘極絕緣層
55．．．鈍化層
62．．．光阻圖案
65．．．層間絕緣層
70．．．像素電極
71．．．乾式蝕刻裝置
72．．．腔室
74．．．內壁
80．．．基座
84．．．反應氣體供應單元
88．．．排氣單元
90．．．上電極
92．．．陶瓷板
110．．．基板
120．．．緩衝層
125．．．閘極電極
132．．．源極電極
134．．．汲極電極
140．．．活性層
140a．．．非晶矽層
142．．．半導體層
142a．．．通道部
142b．．．第一摻雜部
142c．．．第二摻雜部
145．．．閘極絕緣層
155．．．鈍化層
160．．．光阻層
162．．．光阻圖案
165．．．層間絕緣層
170．．．像素電極
A．．．反應區域
BA．．．半導體區
BP．．．副產品
C．．．通道區
D．．．汲極區
DCH．．．汲極接觸孔
DH．．．汲極孔
F．．．突起
M．．．光罩
PA．．．像素區域
S．．．源極區
SA．．．切換區
SH．．．源極孔
t1．．．鈍化層55的厚度(第3B圖)
t1．．．光阻部(第6D圖)
t2．．．閘極絕緣層45的厚度(第3B圖)
t2．．．透光部(第6D圖)
W1．．．第一寬度
W2．．．第二寬度
所附圖式其中提供關於本發明實施例的進一步理解並且結合與構成本說明書的一部份，說明本發明的實施例並且描述一同提供對於本發明實施例之原則的解釋。
圖式中：
第1A圖至第1D圖為剖面圖，示意說明了依據先前技術多晶矽薄膜電晶體的製造方法；
第2圖為剖面圖，示意說明了依據先前技術電漿乾式蝕刻裝置；
第3A圖和第3B圖為剖面圖，說明了依據先前技術形成源極孔和汲極孔的步驟；
第4圖為說明依據基板數量，副產品或粒子增加的圖表；
第5圖為剖面圖，說明了依據本發明實施例的薄膜電晶體；
第6A圖至第6I圖為剖面圖，說明了依據本發明實施例薄膜電晶體的製造方法；以及
第7圖說明第6I圖中放大區域B的剖面照片。
110．．．基板
120．．．緩衝層
125．．．閘極電極
132．．．源極電極
134．．．汲極電極
142．．．半導體層
142a．．．通道部
142b．．．第一摻雜部
142c．．．第二摻雜部
145．．．閘極絕緣層
155．．．鈍化層
165．．．層間絕緣層
170．．．像素電極
BA．．．半導體區
C．．．通道區
D．．．汲極區
DCH．．．汲極接觸孔
DH．．．汲極孔
F．．．突起
PA．．．像素區域
S．．．源極區
SA．．．切換區
SH．．．源極孔
W1．．．第一寬度
W2．．．第二寬度

Claims (14)

  1. 一種薄膜電晶體，包括：一基板；一緩衝層，位在該基板上；一半導體層，位在該緩衝層上，並包括一通道部以及分別位在該通道部兩側的第一摻雜部和第二摻雜部，其中該等第一摻雜部和第二摻雜部包括具有一第一寬度的開口；一閘極絕緣層，位在該半導體層上；一閘極電極，位在該通道部上面的該閘極絕緣層上；一鈍化層，位在該閘極電極上並包括具有該閘極絕緣層的源極孔和汲極孔，其中該等源極孔和汲極孔分別曝露出該等第一摻雜部和第二摻雜部，並具有較該第一寬度為寬的一第二寬度；以及一源極電極和一汲極電極，在該鈍化層上，該源極電極透過該源極孔連接至該第一摻雜部，而該汲極電極透過該汲極孔連接至該第二摻雜部。
  2. 依據申請專利範圍第1項所述的薄膜電晶體，其中該緩衝層局部去除以對應於該等源極孔和汲極孔。
  3. 依據申請專利範圍第2項所述的薄膜電晶體，其中該等第一摻雜部和第二摻雜部具有複數個突起，位於該等第一摻雜部和第二摻雜部中每一個的面內側，並且該等突起經由該等源極孔和汲極孔而曝露。
  4. 依據申請專利範圍第3項所述的薄膜電晶體，其中該源極電極和該汲極電極分別接觸該第一摻雜部和該第二摻雜部的該等突起的上、下和側表面。
  5. 依據申請專利範圍第1項所述的薄膜電晶體，其中該第一摻雜部和該第二摻雜部包括n型雜質或p型雜質的其中之一。
  6. 一種薄膜電晶體的製造方法，包括：在一基板上形成一緩衝層；在該緩衝層上形成一非晶矽層；結晶該非晶矽層以形成一多晶矽層；圖案化該多晶矽層以形成一活性層；在該活性層上形成一閘極絕緣層；在該活性層上面的該閘極絕緣層上形成一閘極電極；在該活性層摻雜雜質以形成一半導體層，該半導體層包括一通道部，對應於該閘極電極，以及一第一摻雜部和一第二摻雜部，分別配置於該通道部的兩側；在該半導體層上形成一鈍化層；藉由圖案化該鈍化層、該閘極絕緣層和該第一摻雜部和該第二摻雜部，以形成源極孔和汲極孔以及該第一摻雜部和該第二摻雜部的開口，其中該第一摻雜部和該第二摻雜部的該等開口具有一第一寬度，並且該源極孔和該汲極孔分別曝露出該第一摻雜部和該第二摻雜部，並具有較該第一寬度為寬的一第二寬度；以及在該鈍化層上形成一源極電極和一汲極電極，該源極電極透過該源極孔連接至該第一摻雜部，並且該汲極電極透過該汲極孔連接至該第二摻雜部。
  7. 依據申請專利範圍第6項所述的方法，其中，形成源極孔和汲極孔以及該第一摻雜部和該第二摻雜部的開口包括局部去除對應於該源極孔和該汲極孔的該緩衝層。
  8. 依據申請專利範圍第7項所述的方法，其中該第一摻雜部和該第二摻雜部具有複數個突起，位於該第一摻雜部和該第二摻雜部中每一個的面內側，並且該突起經由該源極孔和該汲極孔而曝露。
  9. 依據申請專利範圍第6項所述的方法，其中該第一摻雜部和該第二摻雜部包括n型雜質或p型雜質的其中之一。
  10. 依據申請專利範圍第6項所述的方法，其中該非晶矽層利用一固相結晶(solid phase crystallization,SPC)方法、一連續橫向固化(sequential lateral solidification,SLS)方法、一金屬誘發結晶(metal induced crystallization,MIC)方法和一替代磁性橫向結晶(alternative magnetic lateral crystallization,AMLC)方法的其中之一來進行結晶。
  11. 依據申請專利範圍第6項所述的方法，其中形成源極孔和汲極孔以及該第一摻雜部和該第二摻雜部的開口包括一第一圖案步驟，蝕刻該鈍化層、該閘極絕緣層和該第一摻雜部和該第二摻雜部為第一寬度，以及一第二圖案步驟，蝕刻該鈍化層和該閘極絕緣層，從而該源極孔和該汲極孔具有該第二寬度。
  12. 依據申請專利範圍第11項所述的方法，其中該第一圖案步驟利用六氟化硫(SF6 )和氬氣(Ar)執行90秒至110秒。
  13. 依據申請專利範圍第11項所述的方法，其中該第二圖形步驟利用一二氧化矽蝕刻液(buffer oxide etchant,BOE)執行20秒至40秒。
  14. 一種用於液晶顯示裝置之陣列基板的製造方法，包括：在一基板上形成一緩衝層；在該緩衝層上形成一非晶矽層；結晶該非晶矽層以形成一多晶矽層；圖案化該多晶矽層以形成一活性層；在該活性層上形成一閘極絕緣層；在該閘極絕緣層上形成一閘極線和一閘極電極，該閘極電極連接至該閘極線並配置在該活性層上面；在該活性層摻雜雜質以形成一半導體層，該半導體層包括一通道部，對應於該閘極電極，和第一摻雜部和第二摻雜部分別位於該通道部的兩側；在該半導體層上形成一鈍化層；透過圖案化該鈍化層、該閘極絕緣層和該第一摻雜部和該第二摻雜部以形成源極孔和汲極孔以及該第一摻雜部和該第二摻雜部的開口，其中該第一摻雜部和該第二摻雜部的開口具有一第一寬度，並且該源極孔和該汲極孔分別曝露出該第一摻雜部和該第二摻雜部，並具有較該第一寬度為寬的一第二寬度；在該鈍化層上形成一資料線和源極電極和汲極電極，該資料線與該閘極線相交以界定一像素區域，該源極電極從該資料線延伸並經由該源極孔連接至該第一摻雜部，並且該汲極電極從該源極電極分離並經由該汲極孔連接至該第二摻雜部；在該資料線、該源極電極和該汲極電極上形成一層間絕緣層，該層間絕緣層包括一汲極接觸孔，曝露出該汲極電極；以及在該層間絕緣層上形成一像素電極，該像素電極經由該汲極接觸孔連接至該汲極電極。
TW097149127A 2008-07-08 2008-12-16 薄膜電晶體及其製造方法 TWI415265B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080065817A KR101213707B1 (ko) 2008-07-08 2008-07-08 폴리실리콘 박막트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
TW201003920A TW201003920A (en) 2010-01-16
TWI415265B true TWI415265B (zh) 2013-11-11

Family

ID=40326134

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097149127A TWI415265B (zh) 2008-07-08 2008-12-16 薄膜電晶體及其製造方法

Country Status (6)

Country Link
US (2) US7888682B2 (zh)
KR (1) KR101213707B1 (zh)
CN (1) CN101626035B (zh)
DE (1) DE102008062482B4 (zh)
GB (1) GB2461761B (zh)
TW (1) TWI415265B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI402593B (zh) * 2010-12-30 2013-07-21 Ind Tech Res Inst 畫素陣列的製作方法
US8946066B2 (en) * 2011-05-11 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
CN102983175A (zh) * 2011-09-05 2013-03-20 广东中显科技有限公司 用原子层沉积的氧化铝作为栅介质的多晶硅薄膜晶体管
KR102006273B1 (ko) * 2012-11-19 2019-08-02 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
WO2015108842A1 (en) * 2014-01-14 2015-07-23 Sachem, Inc. Selective metal/metal oxide etch process
CN104157695B (zh) * 2014-07-14 2017-02-15 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
KR102316102B1 (ko) * 2014-12-02 2021-10-26 엘지디스플레이 주식회사 산화물 반도체 박막 트랜지스터 기판
CN104900709B (zh) * 2015-06-04 2017-11-17 福州大学 一种高性能底栅型tft器件结构及其制备方法
KR102567715B1 (ko) * 2016-04-29 2023-08-17 삼성디스플레이 주식회사 트랜지스터 패널 및 그 제조 방법
CN106169485B (zh) * 2016-08-31 2019-06-14 深圳市华星光电技术有限公司 Tft阵列基板及其制作方法、显示装置
CN107393828A (zh) * 2017-07-12 2017-11-24 武汉华星光电技术有限公司 薄膜晶体管的制作方法及薄膜晶体管
US10529749B2 (en) * 2017-09-30 2020-01-07 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method for thin film transistor array substrate
KR102553881B1 (ko) * 2018-06-01 2023-07-07 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 이를 포함하는 박막 트랜지스터 표시판 및 전자 장치
KR20210043774A (ko) * 2019-10-11 2021-04-22 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치
KR20210130899A (ko) * 2020-04-22 2021-11-02 삼성디스플레이 주식회사 디스플레이 장치
CN112670301A (zh) * 2020-12-24 2021-04-16 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6340830B1 (en) * 1992-06-09 2002-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US20070241334A1 (en) * 2006-04-12 2007-10-18 Mitsubishi Electric Corporation Thin film transistor, method of manufacturing the thin film transistor, and display device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6979840B1 (en) * 1991-09-25 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having anodized metal film between the gate wiring and drain wiring
JPH0992716A (ja) * 1995-09-21 1997-04-04 Toshiba Corp 非単結晶半導体装置及びその製造方法
TW334582B (en) * 1996-06-18 1998-06-21 Handotai Energy Kenkyusho Kk Semiconductor device and method of fabtricating same
KR100459482B1 (ko) * 1998-10-02 2005-06-10 엘지.필립스 엘시디 주식회사 박막트랜지스터및그제조방법
US7038239B2 (en) * 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
CN1536416A (zh) * 2003-04-11 2004-10-13 广辉电子股份有限公司 制作薄膜晶体管液晶显示器的方法
JP5111802B2 (ja) * 2006-07-20 2013-01-09 三菱電機株式会社 薄膜トランジスタ基板、及びその製造方法
CN100452304C (zh) * 2007-01-17 2009-01-14 友达光电股份有限公司 薄膜晶体管的制造方法及液晶显示器用的下基板
JP4798094B2 (ja) * 2007-07-31 2011-10-19 ソニー株式会社 電気光学装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6340830B1 (en) * 1992-06-09 2002-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US20070241334A1 (en) * 2006-04-12 2007-10-18 Mitsubishi Electric Corporation Thin film transistor, method of manufacturing the thin film transistor, and display device

Also Published As

Publication number Publication date
GB0822838D0 (en) 2009-01-21
DE102008062482A1 (de) 2010-01-14
GB2461761B (en) 2010-09-01
TW201003920A (en) 2010-01-16
US8263448B2 (en) 2012-09-11
KR20100005778A (ko) 2010-01-18
DE102008062482B4 (de) 2014-10-23
GB2461761A (en) 2010-01-20
US20100006851A1 (en) 2010-01-14
US7888682B2 (en) 2011-02-15
CN101626035B (zh) 2011-06-15
US20110129968A1 (en) 2011-06-02
KR101213707B1 (ko) 2012-12-18
CN101626035A (zh) 2010-01-13

Similar Documents

Publication Publication Date Title
TWI415265B (zh) 薄膜電晶體及其製造方法
KR101233348B1 (ko) 표시 장치 및 그 제조 방법
JP6129206B2 (ja) Ｔｆｔアレイ基板の製造方法
US9324774B2 (en) Organic light emitting diode display and method for manufacturing the same
US8273615B2 (en) Thin film transistor and method of fabricating the same
KR100579182B1 (ko) 유기 전계 발광 표시 장치의 제조 방법
JP2008140984A (ja) 半導体素子、半導体素子の製造方法、及び表示装置
WO2019114834A1 (zh) 阵列基板及其制造方法和显示装置
JP2010135384A (ja) 薄膜トランジスタアレイ基板、その製造方法及び液晶表示装置
WO2013118233A1 (ja) 薄膜半導体装置の製造方法及び薄膜半導体装置
WO2009093410A1 (ja) 半導体素子およびその製造方法
WO2015188594A1 (zh) 多晶硅层及显示基板的制备方法、显示基板
WO2015100859A1 (zh) 阵列基板及其制造方法和显示装置
KR100946560B1 (ko) 박막트랜지스터의 제조방법
KR20100123535A (ko) 어레이 기판의 제조방법
KR101599280B1 (ko) 어레이 기판의 제조방법
WO2013118234A1 (ja) 薄膜半導体装置の製造方法及び薄膜半導体装置
KR100611751B1 (ko) 박막트랜지스터의 제조 방법
KR102142476B1 (ko) 어레이 기판 및 이의 제조방법
JP2010278165A (ja) 薄膜トランジスタ及びその製造方法
CN108321122B (zh) Cmos薄膜晶体管及其制备方法和显示装置
KR101201719B1 (ko) 박막 트랜지스터의 제조 방법
CN103681349A (zh) 形成多晶硅膜的方法、薄膜晶体管和显示装置
JP2008124340A (ja) 薄膜トランジスタ及びその製造方法
KR20060007186A (ko) 박막트랜지스터 기판의 제조방법