TWI414077B - Light emitting element and manufacturing method thereof - Google Patents

Light emitting element and manufacturing method thereof Download PDF

Info

Publication number
TWI414077B
TWI414077B TW096119096A TW96119096A TWI414077B TW I414077 B TWI414077 B TW I414077B TW 096119096 A TW096119096 A TW 096119096A TW 96119096 A TW96119096 A TW 96119096A TW I414077 B TWI414077 B TW I414077B
Authority
TW
Taiwan
Prior art keywords
layer
bonding
concentration
light
ingap
Prior art date
Application number
TW096119096A
Other languages
English (en)
Other versions
TW200816520A (en
Inventor
Yukari Suzuki
Jun Ikeda
Jun-Ya Ishizaki
Shunichi Ikeda
Original Assignee
Shinetsu Handotai Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinetsu Handotai Kk filed Critical Shinetsu Handotai Kk
Publication of TW200816520A publication Critical patent/TW200816520A/zh
Application granted granted Critical
Publication of TWI414077B publication Critical patent/TWI414077B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities

Description

發光元件及其製造方法
本發明關於一種發光元件及其製造方法。
專利文獻1：日本特開2002－203987號公報
以(Alx Ga1－x )y In1－y P混晶(其中，0≦x≦1，0≦y≦1；以下亦記載為AlGaInP混晶，或僅為AlGaInP)形成發光層部之發光元件，係藉由採用以能帶間隙(band GaP)大於AlGaInP活性層之n型AlGaInP包覆層與p型AlGaInP包覆層夾持薄AlGaInP活性層成三明治狀之雙異質結構，而可實現高亮度之元件。
AlGaInP發光元件之情形，係使用GaAs基板作為發光層部之成長基板，惟GaAs在AlGaInP發光層部之發光波長區域之光吸收大。因此，在專利文獻1中，揭示了一種將GaAs基板剝離，重新貼合GaP基板之方法。又，在專利文獻1中，貼合GaP基板之側為p型，為了降低貼合界面之串聯電阻，故在發光層部之貼合面側成長由InGaP(高濃度地添加了作為p型摻雜物之Zn)所構成之中間層，使該中間層貼合於GaP基板。
如上述之直接接合型發光元件，貼合所使用之中間層為p型，且可使用即使作為摻雜物，抗氧化性亦高的Zn。然而，用以磊晶成長AlGaInP發光層之GaAs單結晶基板難以得到p型者，在實際生產時只能使用n型者，如是說亦不為過。此時，貼合GaP基板者係已去除GaAs單結晶基板之發光層部為n型的第二主表面，必須將貼合所使用之InGaP中間層與GaP基板一起置換成n型者。
然而，在Ⅲ－V族化合物半導體中，多使用Si作為n型之摻雜物，而必須以Si對InGaP中間層進行高濃度摻雜。經過本發明人等進行研究後，發現難以將Si均勻摻雜於InGaP中間層之整體，除了在作為貼合面之表面容易產生Si濃度不均的現象外，且由於因在貼合環境氣氛中所混入之氧氣使表面之Si氧化而造成不活性化，故較p型InGaP中間層不易降低貼合界面之串聯電阻。
再者，以高濃度將Si摻雜於InGaP中間層時，藉由貼合所得之發光元件之串聯電阻不只僅是增加，且隨著繼續通電，串聯電阻亦容易隨時間漸減等，可知其缺乏安定性。當串聯電阻無法在短時間內降低至安定程度時，在以高速切換(PWM控制等)對發光元件進行調光驅動時，會發生對其切換反應性造成巨大影響的問題。
本發明之課題，在於提供一種發光元件及其製造方法，其中，發光層部與透明導電性半導體基板之貼合面側為n型，即使形成於貼合面側之InGaP中間層係利用Si摻雜成為n型時，亦可充分降低在貼合界面之元件串聯電阻，且可謀求其切換反應性。
為了解決上述課題，本發明之光學元件，其特徵在於：具有發光層部，其具有依序積層AlGaInP(由Ⅲ－V族化合物半導體所構成，具有與GaAs晶格匹配之組成)所分別構成之n型包覆層、活性層及p型包覆層的雙異質結構；且具有下述結構，係以部分覆蓋第一主表面側為p型、第二主表面側為n型之貼合對象層第一主表面的形式，形成光取出側電極，另一方面在該貼合對象層之第二主表面，貼合由Ⅲ-V族化合物半導體所構成之n型透明元件基板(能帶間隙能量大於活性層)；並且在透明元件基板與貼合對象層中之一者，形成與另一者之貼合面，且形成貼合面側形成有n型摻雜物Si濃化之高濃度Si摻雜層的InGaP中間層。
又，本發明之發光元件之製造方法，係用以製造上述本發明之發光元件，其特徵在於，依序實施以下步驟：貼合對象層成長步驟，係在由GaAs構成之成長用單結晶基板的第一主表面上，磊晶成長貼合對象層以得到中間積層體；基板去除步驟，係從中間積層體將成長用單結晶基板去除；貼合連接層成長步驟，係在n型透明元件基板之第一主表面或經去除成長用單結晶基板之貼合對象層的第二主表面，磊晶成長貼合連接層，且在該貼合連接層之貼合面側形成高濃度Si摻雜層；及貼合步驟，係在形成有該高濃度Si摻雜層之貼合連接層的貼合面，將n型透明元件基板與貼合對象層加以貼合。
在上述本發明中，將n型透明元件基板貼合於貼合對象層之n型第二主表面時，在其至少一貼合面側形成摻雜有Si之n型InGaP中間層並進行貼合，且在InGaP層之貼合面側於厚度方向，局部形成n型摻雜物Si濃化之高濃度Si摻雜層。藉此，即使是使用易於氧化之Si作為摻雜物，亦可充分降低貼合界面之串聯電阻，又，在通電開始後之串聯電阻之變化量亦小且安定，例如，即使在對發光元件以高速切換進行調光驅動之用途等，亦可大幅改善其切換反應性。
再者，所謂「與GaAs晶格匹配之AlGaInP」，係指以未產生因應力所導致之晶格位移的體結晶狀態來估計，將該化合物半導體之晶格常數定為a1，GaAs之晶格常數定為a0，將{| a1－a0 |/a0}×100(%)所表示之晶格不匹配率控制在1%以內之化合物半導體。又，活性層可構成為AlGaInP之單一層，亦可構成為由組成彼此不同之AlGaInP所構成之障壁層與井層交互積層之量子井層(將量子井層整體視為一層之活性層)。
n型透明元件基板，例如n型GaP單結晶基板之製造既容易且價格便宜，又，由於透明性亦高，故可適合採用於本發明(其他，亦可採用GaAsP或GaAlAs等之單結晶基板)。
形成於InGaP中間層之高濃度Si摻雜層，Si濃度較佳為調整至2×1019 /cm3 以上、6×1019 /cm3 以下。若高濃度Si摻雜層之Si濃度未滿2×1019 /cm3 ，則貼合界面之串聯電阻降低效果易不充分。另一方面，若高濃度Si摻雜層之Si濃度超過6×1019 /cm3 ，則難以確保InGaP中間層與貼合對象層之貼合強度，例如，於實施貼合步驟後，在InGaP中間層與貼合對象層之間容易產生剝離。此時，InGaP中間層之貼合面的Si濃度，在同樣的觀點下，較佳係在實施貼合步驟前調整至未滿3×1019 /cm3 。對應於此，高濃度Si摻雜層，更佳為將Si濃度調整至3×1019 /cm3 以上、6×1019 /cm3 以下。
在貼合步驟實施前，InGaP中間層之高濃度Si摻雜層，較佳為以Si濃度低於該高濃度Si摻雜層之InGaP間隔層覆蓋。此時，貼合面形成於該InGaP間隔層。藉由以InGaP間隔層覆蓋高濃度Si摻雜層，可降低InGaP中間層之貼合面上的Si濃度，可有效地防止在貼合步驟中貼合面之Si氧化等所引起的串聯電阻增大、貼合強度的低下。
如前所述，若InGaP間隔層表面之Si濃度過高時，則InGaP中間層與貼合對象層之貼合強度將不足，在實施貼合步驟後，在InGaP中間層與貼合對象層間會產生剝離等。在此觀點下，貼合步驟前之InGaP間隔層的Si濃度較佳為未滿3×1019 /cm3 (以未滿2×1019 /cm3 較理想)。又，若將InGaP間隔層之厚度調整至10nm以上、25nm以下之範圍，則抑制上述剝離產生的效果將更為顯著。
可在n型透明單結晶基板之第一主表面，磊晶成長InGaP中間層。若以此方式進行，則由於係將InGaP中間層形成於易於確保必要之厚度的n型透明單結晶基板側，故可使得製造時的處理容易。此時，可在InGaP中間層之第一主表面側形成高濃度Si摻雜層。
接著，高濃度Si摻雜層具體地可依如下所述方式來形成。亦即，在InGaP中間層成長步驟中，藉由在反應容器內流通用以形成該InGaP中間層之化合物半導體的原料氣體與Si源摻雜物，以MOVPE(Metal－Organic Vapor Phase Epitaxy：有機金屬氣相磊晶)法來成長InGaP中間層，且在使該形成為InGaP中間層之化合物半導體層成長至事先既定之厚度的階段，可藉由減少供給至反應容器之原料氣體相對於Si源摻雜物氣體的相對流量，在InGaP中間層之表層部形成高濃度Si摻雜層。若以此方式進行，則可在以MOVPE成長InGaP中間層的氣相成長步驟中，藉由調整原料氣體之流量，簡單地加入高濃度Si摻雜層之形成步驟，可有效率地形成高濃度Si摻雜層。
此時，於InGaP中間層成長步驟中，在形成高濃度Si摻雜層時，若繼續保持朝反應容器之Si源摻雜物氣體之供給而停止原料氣體之供給，則可在InGaP中間層之表層部的狹窄厚度範圍急速地形成高濃度Si摻雜層(亦即,δ摻雜)，可進一步提高本發明之效果。又，於InGaP中間層成長步驟中，在形成高濃度Si摻雜層時，若使朝反應容器之Si源摻雜物氣體的絕對供給流量增加，則可得到更急峻之高濃度Si摻雜層。再者，在形成高濃度Si摻雜層時，若僅停止原料氣體中成為Ⅲ族元素源之有機金屬氣體的供給，而V族元素氣體(P源氣體，如膦)繼續供給時，則由於可抑制P成份由已成長完畢之InGaP中間層脫離，故較佳。
又，InGaP中間層成長步驟中，只要在形成高濃度Si摻雜層後再度開始原料氣體之供給，即可簡單地形成覆蓋高濃度Si摻雜層之InGaP間隔層。具體而言，在InGaP中間層成長步驟中，以在InGaP中間層中原料氣體之供給中斷前所成長之部分作為第二層，以在原料氣體之供給再度開始後所成長之部分作為第一層(亦即，InGaP中間層具有位於貼合面側之第一層，以及位於其相反側之第二層(例如，較第一層厚))。高濃度Si摻雜層之Si濃度為2×l019 /cm3 以上、6×1019 /cm3 以下(較佳在3×1019 /cm3 以上、6×1019 /cm3 以下)，跨越該等第一層與第二層而形成為在第一層與第二層之交界位置Si濃度為最大。接著，第一層之貼合面側之表層部為Si濃度較高濃度Si摻雜層低之InGaP間隔層。在貼合步驟中，可在該InGaP間隔層之表面進行貼合。再者，在本發明中，所謂「停止原料氣體之供給」，係指將原料氣體之流量減少至1/10以下。亦即，即使為「停止期間中」，只要為停止前之流量的1/10以下之微量，就可繼續原料氣體之供給。此時，即使在停止期間中，InGaP中間層為低速而繼續成長，惟，此停止期間中之成長部分亦包含在第二層者。
以下，參照附加圖式說明本發明之實施形態。
圖1係顯示本發明一實施形態之發光元件100的概念圖。發光元件100具有發光層部24，且以部份覆蓋貼合對象層50(第一主表面側為p型，第二主表面側為n型)之第一主表面之形式形成光取出側電極9。發光層部24，係由Ⅲ－V族化合物半導體所構成，具有依序積層n型包覆層4、活性層5及p型包覆層6(係分別由具有與GaAs晶格匹配之組成的AlGaInP構成)之雙異質結構。在貼合對象層50之第二主表面，貼合有能帶間隙能量大於活性層5之由Ⅲ－V族化合物半導體所構成的n型透明元件基板90。接著，n型透明元件基板90與貼合對象層50之一側，在本實施形態中，於n型透明元件基板90的第一主表面形成有InGaP中間層3，在該InGaP中間層3之第一主表面，將n型摻雜物Si濃化之高濃度Si摻雜層3d形成於該貼合面側。
具體而言，InGaP中間層3，例如組成式以InA Ga1－A P表示時，係將InP混晶比A調整為0.05以上、0.1以下，具有位於貼合面側之第一層3a以及位於其相反側之第二層3b(例如，較第一層3a厚)。高濃度Si摻雜層3d，在第一層3a與第二層3b之交界位置，Si濃度為最大，Si濃度以從該位置向各層厚度方向減少之形式，跨越該等第一層3a與第二層3b而形成。高濃度Si摻雜層3d之Si濃度係在2×1019 /cm3 以上、6×1019 /cm3 以下(較佳在3×1019 /cm3 以上、6×1019 /cm3 以下)之範圍。InGaP中間層3之厚度例如在20nm以上、100nm以下。
再者，貼合步驟結束後之元件狀態，在第一層3a之貼合面側的表層部，亦可形成Si濃度未滿3×1019 /cm3 (較佳為未滿2×1019 /cm3 )之後述的InGaP間隔層3c。惟，如後述，因為擴散，即使在該區域Si濃度亦在3×1019 /cm3 以上(或2×1019 /cm3 以上)，而導致最後的InGaP間隔層3c消滅，亦無所謂。
透明元件基板90係n型GaP單結晶基板(以下，稱為n型GaP單結晶基板90)，其第二主表面整面以背面電極20覆蓋。光取出側電極9形成於電流擴散層7之第一主表面的略中央處，該光取出側電極9周圍之區域為自發光層部24射出的光取出區域。又，在光取出側電極9之中央部，設置有用以接合電極電線17之以Au等所構成的接合墊16。
發光層部24係以MOVPE法成長者，由組成式(Alx Ga1－x )y In1－y P(其中，0≦x≦1，0≦y≦1)所表示之化合物半導體中，以具有與GaAs晶格匹配之組成的化合物半導體來構成。具體而言，發光層部24具有以p型(Alz Ga1－z )y In1－y P(其中，x<z≦1)所構成之p型包覆層6與n型(Alz Ga1－z )y In1－y P(其中，x<z≦1)所構成之n型包覆層4，夾持非摻雜(Alx Ga1－x )y In1－y P(其中，0≦x≦0.55，0.45≦y≦0.55)混晶所構成之活性層5的結構。在圖1之發光元件100中，於光取出側電極9側設置有p型AlGaInP包覆層6，於背面電極20側設置有n型AlGaInP包覆層4。因此，通電極性係光取出側電極側9為正。再者，在此，所謂「非摻雜」係指「未積極添加摻雜物」，並非將一般製造步驟上含有無法避免所混入之摻雜物成分(例如以1013 ~1016 /cm3 左右為上限)亦加以排除者。
另一方面，電流擴散層7係形成為以Zn(亦可為Mn，或亦可併用Zn與Mg)作為摻雜物之p型GaP層。電流擴散層7係以氫化物氣相磊晶(Hydride Vapor Phase Epitaxial Growth Method：HVPE)法形成，其形成厚度例如在5 μm以上、200 μm以下(舉一例：150 μm)。又，在電流擴散層7與發光層部24之間，以與發光層部24接續之形式形成以MOVPE法成長的p型GaP連接層7p。亦即，貼合對象層50中，發光層部24與p型GaP連接層7p係以MOVPE法成長，而電流擴散層7則以HVPE法成長。
以下，說明圖1之發光元件100之製造方法。
首先，如圖2所示，準備作為成長用單結晶基板之n型GaAs單結晶基板1(對於自發光層部24之發光光束為不透明(能帶間隙能量小於活性層5))。接著，在步驟1中，在該基板1之第一主表面，依序磊晶成長例如0.5 μm的n型GaAs緩衝層1b、0.5 μm之AlInP所構成的蝕刻停止層2、以及作為發光層部24之由各(Alx Ga1－x )y In1－y P所構成之1 μm的n型包覆層4(n型摻雜物為Si)、0.6 μm的活性層(非摻雜)5與1 μm的p型包覆層6(p型摻雜物為Mg：有機金屬分子之C亦可作為p型摻雜物)。接著，在步驟2中，在發光層部24上以MOVPE法異質磊晶成長由p型GaP所構成之連接層7p。
該等各層之磊晶成長係以公知之MOVPE法進行。Al、Ga、In(銦)、P(磷)各成分源之原料氣體係使用如下所述者；．Al源氣體：三甲基鋁(TMAl)、三乙基鋁(TEAl)等；．Ga源氣體：三甲基鎵(TMGa)、三乙基鎵(TEGa)等；．In源氣體：三甲基銦(TMIn)、三乙基銦(TEIn)等；．P源氣體：三甲基磷(TMP)、三乙基磷(TEP)、膦(PH3 )等。
接著，前進至圖3之步驟3，以HVPE法在連接層7p上同質磊晶成長由p型GaP所構成之電流擴散層7。具體而言，HVPE法係藉由在容器內一邊將Ⅲ族元素Ga加熱保持在既定溫度，一邊在該Ga上導入氯化氫，以下式(1)之反應生成GaCl，與載體氣體之H2 氣體一起供給至基板上。
Ga(液體)＋HCl(氣體) → GaCl(氣體)＋1/2H2 (氣體)………(1)
成長溫度設定在640℃以上、860℃以下。又，V族元素P，係將PH3 與載體氣體H2 一起供給至基板上。並且，p型摻雜物Zn，係以DMZn(二甲基鋅)之形式供給。GaCl與PH3 之反應性佳，可利用下式(2)之反應，有效率地成長電流擴散層7：GaCl(氣體)＋PH3 (氣體) → GaP(固體)＋HCl(氣體)＋H2 (氣體)………(2)
到此為止之步驟，係在GaAs單結晶基板1上以2種氣相磊晶法，磊晶成長化合物半導體成長層60，形成中間積層體200。中間積層體200中，發光層部24、連接層7p以及電流擴散層7係貼合對象層50，除此之外的部份(蝕刻停止層2、緩衝層1b以及GaAs單結晶基板1)為非元件化部份70。另一方面，在MOVPE成長步驟中，係成長上述貼合對象層50之發光層部24及連接層7p，與在此之前的蝕刻停止層2及緩衝層1b。
接著，前進至圖4之步驟4，去除GaAs單結晶基板1。該去除係從GaAs單結晶基板1之第二主表面側進行研磨將基板厚度減少某種程度後，使用對GaAs具選擇蝕刻性之第一蝕刻液(如氨/過氧化氫混合液)將GaAs單結晶基板1與緩衝層1b一起蝕刻去除，接著如步驟5所示，使用對蝕刻停止層2之AlInP具有選擇蝕刻性之第二蝕刻液(如鹽酸：亦可添加氟酸以去除Al氧化層)，將該蝕刻停止層2加以蝕刻去除。又，亦可形成AlAs剝離層取代蝕刻停止層2，藉由對其進行選擇蝕刻，以從貼合對象層50剝離該GaAs單結晶基板1之形式去除GaAs單結晶基板1。
接著，如圖5之步驟6所示，在n型GaP單結晶基板90(厚度例如為280 μm)之第一主表面磊晶成長InGaP中間層3例如為20nm以上、100nm以下。接著，在該InGaP中間層3之貼合面側形成高濃度Si摻雜層3d。InGaP中間層3之磊晶成長，與發光層部24相同，係以MOVPE法來實施。
圖6顯示InGaP中間層3之成長步驟之細節。反應容器內係利用加熱源(在本實施形態為紅外線燈)升溫至成長溫度(例如900℃以上、1100℃以下)。原料氣體為Ⅲ族金屬源之有機金屬(MO)氣體與V族元素源氣體(在此為膦(PH3 ))。MO氣體係收容於金屬製之MO儲存器203內，藉由將氫氣所構成之載體氣體導入MO儲存器203內，以藉由載體氣體稀釋內部之有機金屬之形式壓出至供給配管內，利用質量流調節器(MFC)進行流量調節並供給至反應容器內。又，載體氣體可利用旁路閥202之操作以繞過MO儲存器203之形式供給至反應容器。又，V族元素源氣體與Si摻雜物氣體(在此為甲矽烷(SH4 ))亦可分別以質量流調節器(MFC)進行流量調節，供給至反應容器內。圖7係顯示在各步驟之氣體供給與升溫之示意時間圖。
首先，如圖6之步驟61所示，在反應容器內設置n型GaP單結晶基板90，僅開始供給V族元素源氣體，利用該V族元素源氣體將反應容器內進行沖洗(purge)，並開始升溫至成長溫度T1(圖7：期間P0 )。接著在到達成長溫度T1後，如步驟62所示，藉由流通原料氣體之MO氣體、V族元素源氣體以及Si源摻雜物氣體，開始進行利用MOVPE法之InGaP中間層3(第二層3b)的成長(圖7：期間P1 )。
在該第二層3b成長至事先既定之厚度(如30nm)的階段，減少供給至反應容器之原料氣體相對於Si源摻雜物氣體的相對流量。在本實施形態中，僅Si源摻雜物氣體以同一流量繼續供給，僅MO氣體停止供給。藉此，可在成長停止之InGaP中間層3之表面，形成濃化吸附有Si源摻雜物氣體所提供之Si之層(圖7：期間P2 )。期間P2 之長度亦考量Si源摻雜物氣體之流量，將後述之高濃度Si摻雜層3d中之Si濃度設定為2×1019 /cm3 以上、6×1019 /cm3 以下(較佳為3×1019 /cm3 以上、6×1019 /cm3 以下)。再者，期間P2 中，係繼續V族元素源氣體(PH3 )之供給，以抑制成長之InGaP之分解。又，在圖7中，如虛線所示，期間P2 中之Si源摻雜物氣體之流量，亦可較期間P1 中之流量增加。
若高濃度Si摻雜層3d結束，使Si源摻雜物氣體之流通繼續進行，並再度開始MO氣體之供給，成長第一層3a(圖7：期間P3 ，厚度如20nm)。
此時，如圖5之步驟6所示，在成長停止中形成於第二層3b表面之Si濃化吸附層的Si，將從該界面位置分別向新成長之第一層3a與成長結束之第二層3b擴散。其結果，高濃度Si摻雜層3d之Si濃度在2×1019 /cm3 以上、6×1019 /cm3 以下(較佳為3×1019 /cm3 以上、6×1019 /cm3 以下)，跨越該等第一層3a與第二層3b而形成為在第一層與第二層之交界位置Si濃度為最大。又，Si濃度，呈現分別從Si濃度最大之兩層交界位置向各厚度方向減少之曲線圖。又，在貼合側Si濃度未滿3×1019 /cm3 (較佳為未滿2×1019 /cm3 )之區域為InGaP間隔層3c，在該InGaP間隔層3c形成貼合面。InGaP間隔層3c之厚度在10nm以上、25nm以下(惟，當然小於第一層3a之厚度)。
由於在第一層3a側InGaP之成長與Si之擴散係並列地進行，因此高濃度Si摻雜層3d之厚度有在第一層3a側變厚的傾向。又，在本實施形態中，係將第一層3a之厚度設定成小於第二層3b之厚度，在貼合步驟中有助於進一步提升貼合強度。再者，在實施貼合步驟前，調整其厚度使第一層3a表面(亦即，貼合面)之Si濃度未滿3×1019 /cm3 (較佳為未滿2×1019 /cm3 )(亦即，形成InGaP間隔層3c)。
若必要厚度之第一層3a的成長結束，停止MO氣體與Si源摻雜物氣體之供給，僅繼續供給經由旁通路徑之載體氣體，並停止紅外線燈之加熱，冷卻至室溫。即使在此冷卻時，V族元素源氣體(PH3 )之供給亦可繼續進行，以抑制成長之InGaP的分解。
回到圖5，接著如步驟7所示，形成有具高濃度Si摻雜層3d之InGaP中間層3的n型GaP單結晶基板90，以該InGaP中間層3的第一主表面作為貼合面，與貼合對象層50的第二主表面彼此疊合緊壓，並且升溫至400℃以上、700℃以下，進行貼合熱處理(亦可在貼合熱處理中繼續加壓)。
在此貼合熱處理時，高濃度Si摻雜層3d之Si向貼合面擴散，如圖1所示，貼合面附近之Si濃度升高。此有助於降低貼合界面之串聯電阻，或可縮小在開始通電後串聯電阻的變化量等。再者，在貼合後，於貼合面之Si濃度即使超過2×1019 /cm3 (或3×1019 /cm3 )亦無所謂(亦即，在貼合步驟結束之最後的發光元件，Si濃度未滿3×1019 /cm3 (或未滿2×1019 /cm3 )之InGaP間隔層3c可消失)。
藉由上述步驟，可完成發光元件製造用半導體晶圓。然後，在此發光元件製造用半導體晶圓之各晶片區域，以真空蒸鍍法形成光取出側電極9以及背面電極20，並且再於光取出側電極9上設置接合墊16，以適當溫度施以電極固定用之烘烤。接著，將此晶圓切成各晶片，使用Ag膠等導電性膠將背面電極20固定在兼作為支持體的端子電極(未圖示)，另一方面以跨越接合墊16與其他端子電極之形態接合Au製之電線17，並且形成樹脂塑模，藉此得到發光元件100。
為了確認本發明之效果，分別製成如上述形成高濃度Si摻雜層3d並進行貼合之實施例發光元件試樣，以及藉由省略圖7之期間P2而未形成高濃度Si摻雜層3d之比較用發光元件試樣，藉20mA通電以剛開始通電後之順向電壓Vf為初始值，之後，令繼續通電時漸減之Vf其至安定值之順向電壓Vf的減少量為△Vf來進行測量。其結果，相對於比較例之發光元件試樣，實施例之發光元件試樣之Vf與△Vf分別降低1~4%與10~40%，可知明顯獲得改善。
1．．．n型GaAs單結晶基板
1b．．．GaAs緩衝層
2．．．蝕刻停止層
3．．．InGaP中間層
3a．．．第一層
3b．．．第二層
3c．．．InGaP間隔層
3d．．．高濃度Si摻雜層
4．．．n型包覆層
5．．．活性層
6．．．p型包覆層
7．．．電流擴散層
7p．．．p型GaP連接層
9．．．光取出側電極
16．．．接合墊
17．．．電極電線
20．．．背面電極
24．．．發光層部
50．．．貼合對象層
60．．．化合物半導體成長層
70．．．非元件化部份
90．．．n型透明元件基板
100．．．發光元件
200．．．中間積層體
202．．．旁路閥
203．．．MO儲存器
圖1係以積層結構顯示本發明之適用對象之發光元件一例的示意圖。
圖2係顯示圖1之發光元件之製造步驟的說明圖。
圖3係接續圖2之說明圖。
圖4係接續圖3之說明圖。
圖5係接續圖4之說明圖。
圖6係顯示步驟6細節之說明圖。
圖7係顯示對應步驟6之時間圖一例的示意圖。
3．．．InGaP中間層
3a．．．第一層
3b．．．第二層
3c．．．InGaP間隔層
3d．．．高濃度Si摻雜層
4．．．n型包覆層
5．．．活性層
6．．．p型包覆層
7．．．電流擴散層
7p．．．p型GaP連接層
24．．．發光層部
50．．．貼合對象層
90．．．n型透明元件基板

Claims (13)

  1. 一種發光元件，其特徵在於：具有發光層部，其具有依序積層AlGaInP所分別構成之n型包覆層、活性層及p型包覆層的雙異質結構，其中該AlGaInP係由Ⅲ-V族化合物半導體所構成，具有與GaAs晶格匹配之組成；且具有下述結構，係以部分覆蓋第一主表面側為p型、第二主表面側為n型之貼合對象層第一主表面的形式，形成光取出側電極，另一方面在該貼合對象層之第二主表面，貼合能帶間隙能量大於活性層之Ⅲ-V族化合物半導體所構成的n型透明元件基板；並且該發光層部係包含於該貼合對象層，在該n型透明元件基板與該貼合對象層中之一者，形成與另一者之貼合面，且形成該貼合面側形成有n型摻雜物Si濃化之高濃度Si摻雜層的InGaP中間層。
  2. 如申請專利範圍第1項之發光元件，其中，該n型透明元件基板係由n型GaP單結晶基板所構成。
  3. 如申請專利範圍第2項之發光元件，其中，該高濃度Si摻雜層之Si濃度在2×1019 /cm3 以上、6×1019 /cm3 以下。
  4. 如申請專利範圍第1~3項中任一項之發光元件，其中，該InGaP中間層具有位於該貼合面側之第一層以及位於第一層相反側之第二層，該高濃度Si摻雜層，在該第一層與該第二層之交界位置的Si濃度最大，Si濃度以從該位置向各層厚度方向減少的形式，跨越該等該第一層與該第二層而形成。
  5. 如申請專利範圍第1~3項中任一項之發光元件，其中，係在該n型透明元件基板之第一主表面磊晶成長該InGaP中間層，在該InGaP中間層之貼合面側形成該高濃度Si摻雜層。
  6. 如申請專利範圍第4項之發光元件，其中，係在該n型透明元件基板之第一主表面磊晶成長該InGaP中間層，在該InGaP中間層之貼合面側形成該高濃度Si摻雜層。
  7. 一種發光元件之製造方法，用以製造如申請專利範圍第1~3項中任一項之發光元件，依序實施以下步驟：貼合對象層成長步驟，係在由GaAs構成之成長用單結晶基板的第一主表面上，磊晶成長貼合對象層以得到中間積層體；基板去除步驟，係從該中間積層體將該成長用單結晶基板去除；InGaP中間層成長步驟，係在該n型透明元件基板之第一主表面或經去除該成長用單結晶基板之該貼合對象層的第二主表面，磊晶成長該InGaP中間層，且在該InGaP中間層之貼合面側形成該高濃度Si摻雜層；及貼合步驟，係在形成有該高濃度Si摻雜層之該InGaP中間層的貼合面，將該n型透明元件基板與該貼合對象層加以貼合。
  8. 如申請專利範圍第7項之發光元件之製造方法，其中，該InGaP中間層之貼合面之Si濃度，在貼合步驟實施前調整成未滿3×1019 /cm3 。
  9. 如申請專利範圍第7項之發光元件之製造方法，其中，在該InGaP中間層成長步驟中，藉由在反應容器內流通用以形成該InGaP中間層之化合物半導體的原料氣體與Si源摻雜物氣體，以MOVPE法成長該InGaP中間層，且在使該形成為InGaP中間層之化合物半導體層成長至事先既定之厚度的階段，藉由減少供給至該反應容器之該原料氣體相對於該Si源摻雜物氣體的相對流量，於該InGaP中間層之表層部形成該高濃度Si摻雜層。
  10. 如申請專利範圍第9項之發光元件之製造方法，其中，在該InGaP中間層成長步驟中，在形成該高濃度Si摻雜層時，係維持繼續朝該反應容器供給該Si源摻雜物氣體，而停止該原料氣體之供給。
  11. 如申請專利範圍第10項之發光元件之製造方法，其中，在形成該高濃度Si摻雜層時，僅停止供給該原料氣體中成為Ⅲ族元素源之有機金屬氣體，V族元素源氣體則繼續供給。
  12. 如申請專利範圍第10項之發光元件之製造方法，其中，在該InGaP中間層成長步驟中，在形成該高濃度Si摻雜層時，增加朝該反應容器之該Si源摻雜物氣體的絕對供給流量。
  13. 如申請專利範圍第7項之發光元件之製造方法，其中，在該InGaP中間層成長步驟中，以該InGaP中間層中該原料氣體之供給中斷前所成長之部分為第二層，該原料氣體之供給再度開始後所成長之部分為第一層，跨越該等 該第一層與該第二層形成該高濃度Si摻雜層，以使得Si濃度在2×1019 /cm3 以上、6×1019 /cm3 以下且在該第一層與該第二層的交界位置Si濃度最大，並且使該第一層之該貼合面側的表層部成為Si濃度低於該高濃度Si摻雜層的InGaP間隔層，在該貼合步驟中，在該InGaP間隔層之表面進行該貼合。
TW096119096A 2006-06-05 2007-05-29 Light emitting element and manufacturing method thereof TWI414077B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006156723A JP4962840B2 (ja) 2006-06-05 2006-06-05 発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
TW200816520A TW200816520A (en) 2008-04-01
TWI414077B true TWI414077B (zh) 2013-11-01

Family

ID=38801329

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096119096A TWI414077B (zh) 2006-06-05 2007-05-29 Light emitting element and manufacturing method thereof

Country Status (7)

Country Link
US (1) US7960745B2 (zh)
EP (1) EP2034527A1 (zh)
JP (1) JP4962840B2 (zh)
KR (1) KR101321985B1 (zh)
CN (1) CN101454908B (zh)
TW (1) TWI414077B (zh)
WO (1) WO2007142071A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8692286B2 (en) * 2007-12-14 2014-04-08 Philips Lumileds Lighing Company LLC Light emitting device with bonded interface
US8299480B2 (en) * 2008-03-10 2012-10-30 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same, and epitaxial wafer
RU2550771C2 (ru) 2010-05-31 2015-05-10 Нития Корпорейшн Светоизлучающее устройство и способ изготовления светоизлучающего устройства
EP2628183A4 (en) * 2010-10-12 2014-04-02 Alliance Sustainable Energy III-V BAND WEAPONS IMPORTANT FOR OPTOELECTRONIC COMPONENTS OF HIGH EFFICIENCY
US9425351B2 (en) * 2014-10-06 2016-08-23 Wisconsin Alumni Research Foundation Hybrid heterostructure light emitting devices
DE102017104719A1 (de) * 2017-03-07 2018-09-13 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterkörper und Halbleiterchip
CN108010996B (zh) * 2017-11-29 2019-05-03 扬州乾照光电有限公司 一种AlGaInP发光二极管及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000200924A (ja) * 1999-01-05 2000-07-18 Rohm Co Ltd 半導体発光素子およびその製法
JP2005259912A (ja) * 2004-03-10 2005-09-22 Shin Etsu Handotai Co Ltd 発光素子の製造方法
JP2005317664A (ja) * 2004-04-27 2005-11-10 Shin Etsu Handotai Co Ltd 発光素子の製造方法及び発光素子

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10214993A (ja) * 1997-01-29 1998-08-11 Hitachi Cable Ltd エピタキシャルウエハおよびその製造方法並びに発光ダイオード
JP2002111052A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 半導体発光素子及びその製造方法
JP4091261B2 (ja) 2000-10-31 2008-05-28 株式会社東芝 半導体発光素子及びその製造方法
JP2004266039A (ja) * 2003-02-28 2004-09-24 Shin Etsu Handotai Co Ltd 発光素子及び発光素子の製造方法
JP4689153B2 (ja) * 2003-07-18 2011-05-25 株式会社リコー 積層基体および半導体デバイス
JP2006156723A (ja) 2004-11-30 2006-06-15 Matsushita Electric Ind Co Ltd 熱伝導性基板の製造方法
US8692286B2 (en) * 2007-12-14 2014-04-08 Philips Lumileds Lighing Company LLC Light emitting device with bonded interface

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000200924A (ja) * 1999-01-05 2000-07-18 Rohm Co Ltd 半導体発光素子およびその製法
JP2005259912A (ja) * 2004-03-10 2005-09-22 Shin Etsu Handotai Co Ltd 発光素子の製造方法
JP2005317664A (ja) * 2004-04-27 2005-11-10 Shin Etsu Handotai Co Ltd 発光素子の製造方法及び発光素子

Also Published As

Publication number Publication date
KR101321985B1 (ko) 2013-10-25
US7960745B2 (en) 2011-06-14
US20100270568A1 (en) 2010-10-28
EP2034527A1 (en) 2009-03-11
JP4962840B2 (ja) 2012-06-27
CN101454908B (zh) 2012-05-09
WO2007142071A1 (ja) 2007-12-13
KR20090016495A (ko) 2009-02-13
JP2007324551A (ja) 2007-12-13
TW200816520A (en) 2008-04-01
CN101454908A (zh) 2009-06-10

Similar Documents

Publication Publication Date Title
JP4908381B2 (ja) Ｉｉｉ族窒化物半導体層の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
KR100752007B1 (ko) 3족 질화물계 화합물 반도체 발광 소자 및 그 제조 방법
EP1670106A1 (en) Nitride semiconductor device and method for manufacturing same
TWI414077B (zh) Light emitting element and manufacturing method thereof
WO2002089223A1 (fr) Procede de production d&#39;element luminescent
WO2004086521A1 (ja) 発光素子および発光素子の製造方法
JP4310708B2 (ja) 半導体発光素子
JP2006261219A (ja) 半導体発光素子
JP2005277401A (ja) 窒化ガリウム系化合物半導体積層物およびその製造方法
JP4232363B2 (ja) ＺｎＯ系半導体発光素子
JP4705384B2 (ja) 窒化ガリウム系半導体素子
JP2005340762A (ja) Ｉｉｉ族窒化物半導体発光素子
US8299480B2 (en) Semiconductor light emitting device and method for manufacturing same, and epitaxial wafer
JP2003008058A (ja) ＡｌＧａＩｎＰエピタキシャルウエーハ及びそれを製造する方法並びにそれを用いた半導体発光素子
JP3763303B2 (ja) 半導体発光素子
JP3788444B2 (ja) 発光ダイオード及びその製造方法
JP4591111B2 (ja) Ｉｉｉ族窒化物系化合物半導体素子又は発光素子の製造方法
JP2005340789A (ja) Ｉｉｉ族窒化物半導体発光素子
JPH0945959A (ja) 発光素子
JP4594993B2 (ja) 半導体発光素子及びその製造方法
JP4123235B2 (ja) 半導体発光素子の製造方法
JP2005235801A (ja) 半導体発光素子の製造方法
JP2005235797A (ja) 半導体発光素子
JP2004096129A (ja) 窒化物半導体素子
JP2003347232A (ja) 半導体の製造方法及びそれを用いて形成した半導体素子