CN101454908A - 发光元件及其制造方法 - Google Patents

发光元件及其制造方法 Download PDF

Info

Publication number
CN101454908A
CN101454908A CNA2007800194414A CN200780019441A CN101454908A CN 101454908 A CN101454908 A CN 101454908A CN A2007800194414 A CNA2007800194414 A CN A2007800194414A CN 200780019441 A CN200780019441 A CN 200780019441A CN 101454908 A CN101454908 A CN 101454908A
Authority
CN
China
Prior art keywords
layer
type
intermediate layer
ingap
high concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800194414A
Other languages
English (en)
Other versions
CN101454908B (zh
Inventor
铃木由佳里
池田淳
石崎顺也
池田俊一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN101454908A publication Critical patent/CN101454908A/zh
Application granted granted Critical
Publication of CN101454908B publication Critical patent/CN101454908B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)

Abstract

本发明的发光元件(100)具有发光层部(24)，其具有依次积层AlGaInP所分别构成之n型包覆层(4)、有源层(5)及p型包覆层(6)的双异质结构；且以部分覆盖第一主表面侧为p型、第二主表面侧为n型之贴合对象层(50)第一主表面的形式，形成光取出侧电极(9)。又，在该贴合对象层(50)的第二主表面贴合由III－V族化合物半导体所构成之n型透明元件基板(90)(能带间隙能量大于有源层)。接着，在透明元件基板与贴合对象层(50)之一侧，形成与另一侧之贴合面，且形成贴合面侧形成有n型掺杂物Si浓化之高浓度Si掺杂层3d的InGaP中间层(3)。由此，本发明提供一种即使是在发光层部与透明导电性半导体基板之贴合面侧为n型，形成于贴合面侧之InGaP中间层以Si掺杂成n型时，可充分降低在贴合界面之元件串联电阻，也可谋求该切换反应性的发光元件。

Description

发光元件及其制造方法
技术领域
本发明关于一种发光元件及其制造方法。
背景技术
专利文献1：日本特开2002—203987号公报
以(AlxGa1-x)yIn1-yP混晶(其中，0≦x≦1，0≦y≦1；以下亦记载为AlGaInP混晶，或仅为AlGaInP)形成发光层部的发光元件，是通过采用以能带间隙(band GaP)大于AlGaInP有源层的n型AlGaInP包覆层与p型AlGaInP包覆层夹持薄AlGaInP有源层成三明治状之双异质结构，而可实现高亮度之元件。
AlGaInP发光元件之情形，是使用GaAs基板作为发光层部之生长基板，惟GaAs在AlGaInP发光层部之发光波长区域之光吸收大。因此，在专利文献1中，揭示了一种将GaAs基板剥离，重新贴合GaP基板之方法。又，在专利文献1中，贴合GaP基板之侧为p型，为了降低贴合界面之串联电阻，故在发光层部之贴合面侧生长由InGaP(高浓度地添加了作为p型掺杂物之Zn)所构成之中间层，使该中间层贴合于GaP基板。
发明内容
发明所解决的技术课题
如上所述的直接接合型发光元件，贴合所使用的中间层为p型，作为掺杂物，可以使用抗氧化性高的Zn。然而，用以外延生长AlGaInP发光层之GaAs单结晶基板难以得到p型者，在实际生产时只能使用n型者，如是说亦不为过。此时，贴合GaP基板者是已去除GaAs单结晶基板之发光层部为n型的第二主表面，必须将贴合所使用的InGaP中间层与GaP基板一起置换成n型者。
然而，在III—V族化合物半导体中，多使用Si作为n型的掺杂物，而必须以Si对InGaP中间层进行高浓度掺杂。经过本发明人等进行研究后，发现难以将Si均匀掺杂于InGaP中间层之整体，除了在作为贴合面之表面容易产生Si浓度不均的现象外，且由于因在贴合环境气氛中所混入的氧气使表面之Si氧化而造成不活性化，故较p型InGaP中间层不易降低贴合界面之串联电阻。
再者，以高浓度将Si掺杂于InGaP中间层时，通过贴合所得之发光元件之串联电阻不只仅是增加，且随着继续通电，串联电阻亦容易随时间渐减等，可知其缺乏安定性。当串联电阻无法在短时间内降低至安定程度时，在以高速切换(PWM控制等)对发光元件进行调光驱动时，会发生对其切换反应性造成巨大影响的问题。
本发明之课题，在于提供一种发光元件及其制造方法，其中，发光层部与透明导电性半导体基板之贴合面侧为n型，即使形成于贴合面侧之InGaP中间层是利用Si掺杂成为n型时，亦可充分降低在贴合界面之元件串联电阻，且可谋求其切换反应性。
解决课题的方法及发明效果
为了解决上述课题，本发明的发光元件，其特征在于：具有发光层部，其具有依次积层AlGaInP(由III—V族化合物半导体所构成，具有与GaAs晶格匹配之组成)所分别构成之n型包覆层、有源层及p型包覆层的双异质结构；且具有下述结构，是以部分覆盖第一主表面侧为p型、第二主表面侧为n型之贴合对象层第一主表面的形式，形成光取出侧电极，另一方面在该贴合对象层之第二主表面，贴合由III—V族化合物半导体所构成之n型透明元件基板(能带间隙能量大于有源层)；并且在透明元件基板与贴合对象层之一侧，形成与另一侧之贴合面，且形成贴合面侧形成有n型掺杂物Si浓化之高浓度Si掺杂层的InGaP中间层。
又，本发明的发光元件的制造方法，是用以制造上述本发明的发光元件，其特征在于，依次实施以下步骤：
贴合对象层生长步骤，是在由GaAs构成的生长用单结晶基板的第一主表面上，外延生长贴合对象层以得到中间积层体；
基板去除步骤，是从中间积层体将生长用单结晶基板去除；
贴合连接层生长步骤，是在n型透明元件基板的第一主表面或经去除生长用单结晶基板的贴合对象层的第二主表面，外延生长贴合连接层，且在该贴合连接层之贴合面侧形成高浓度Si掺杂层；
贴合步骤，是在形成有该高浓度Si掺杂层的贴合连接层的贴合面，将n型透明元件基板与贴合对象层加以贴合。
在上述本发明中，将n型透明元件基板贴合于贴合对象层之n型第二主表面时，在其至少一贴合面侧形成掺杂有Si之n型InGaP中间层并进行贴合，且在InGaP层之贴合面侧于厚度方向，局部形成n型掺杂物Si浓化之高浓度Si掺杂层。由此，即使是使用易于氧化的Si作为掺杂物，也可充分降低贴合界面之串联电阻，又，在通电开始后的串联电阻的变化量也小而且安定，例如，即使在对发光元件以高速切换进行调光驱动的用途等，也可大幅改善其切换反应性。
再者，所谓“与GaAs晶格匹配之AlGaInP”，是指以未产生因应力所导致的晶格位移的体结晶状态来估计，将该化合物半导体的晶格常数定为a1，GaAs之晶格常数定为a0，将{|a1—a0|/a0}×100(％)所表示的晶格不匹配率控制在1％以内的化合物半导体。又，有源层可构成为AlGaInP的单一层，也可构成为由组成彼此不同的AlGaInP所构成的障壁层与井层交互积层的量子井层(将量子井层整体视为一层之有源层)。
n型透明元件基板，例如n型GaP单结晶基板的制造既容易且价格便宜，又，由于透明性也高，故可用于本发明(其它，也可采用GaAsP或GaAlAs等之单结晶基板)。
形成于InGaP中间层的高浓度Si掺杂层，Si浓度较佳为调整至2×1019/cm3以上、6×1019/cm3以下。若高浓度Si掺杂层之Si浓度未满2×1019/cm3，则贴合界面之串联电阻降低效果易不充分。另一方面，若高浓度Si掺杂层之Si浓度超过6×1019/cm3，则难以确保InGaP中间层与贴合对象层之贴合强度，例如，于实施贴合步骤后，在InGaP中间层与贴合对象层之间容易产生剥离。此时，InGaP中间层之贴合面的Si浓度，在同样的观点下，较佳是在实施贴合步骤前调整至未满3×1019/cm3。对应于此，高浓度Si掺杂层，更佳为将Si浓度调整至3×1019/cm3以上、6×1019/cm3以下。
在贴合步骤实施前，InGaP中间层的高浓度Si掺杂层，较佳为以Si浓度低于该高浓度Si掺杂层的InGaP间隔层覆盖。此时，贴合面形成于该InGaP间隔层。通过以InGaP间隔层覆盖高浓度Si掺杂层，可降低InGaP中间层的贴合面上的Si浓度，可有效地防止在贴合步骤中贴合面之Si氧化等所引起的串联电阻增大、贴合强度的低下。
如上所述，若InGaP间隔层表面的Si浓度过高时，则InGaP中间层与贴合对象层的贴合强度将不足，在实施贴合步骤后，在InGaP中间层与贴合对象层间会产生剥离等。在此观点下，贴合步骤前的InGaP间隔层的Si浓度较佳为未满3×1019/cm3(以未满2×1019/cm3较理想)。又，若将InGaP间隔层的厚度调整至10nm以上、25nm以下之范围，则抑制上述剥离产生的效果将更为显著。
可在n型透明单结晶基板的第一主表面，外延生长InGaP中间层。若以此方式进行，则由于是将InGaP中间层形成于易于确保必要之厚度的n型透明单结晶基板侧，故可使得制造时的处理容易。此时，可在InGaP中间层的第一主表面侧形成高浓度Si掺杂层。
接着，高浓度Si掺杂层具体地可按照如下所述方式来形成。即，在InGaP中间层生长步骤中，通过在反应容器内流通用以形成该InGaP中间层的化合物半导体的原料气体与Si源掺杂物，以MOVPE(Metal—Organic VaporPhase Epitaxy：有机金属气相外延)法来生长InGaP中间层，且在使该形成为InGaP中间层之化合物半导体层生长至事先既定的厚度的阶段，可通过减少供给至反应容器之原料气体相对于该Si源掺杂物气体的相对流量，在InGaP中间层之表层部形成高浓度Si掺杂层。若以此方式进行，则可在以MOVPE生长InGaP中间层的气相生长步骤中，通过调整原料气体之流量，简单地加入高浓度Si掺杂层之形成步骤，可有效率地形成高浓度Si掺杂层。
此时，于InGaP中间层生长步骤中，在形成高浓度Si掺杂层时，若继续保持朝反应容器之Si源掺杂物气体之供给，而停止原料气体之供给，则可在InGaP中间层之表层部的狭窄厚度范围急速地形成高浓度Si掺杂层(亦即，δ掺杂)，可进一步提高本发明之效果。又，于InGaP中间层生长步骤中，在形成高浓度Si掺杂层时，若使朝反应容器之Si源掺杂物气体的绝对供给流量增加，则可得到更急峻之高浓度Si掺杂层。再者，在形成高浓度Si掺杂层时，若仅停止原料气体中成为III族元素源之有机金属气体的供给，而V族元素气体(P源气体，如膦)继续供给时，则由于可抑制P成份由已生长完毕之InGaP中间层脱离，故较佳。
又，InGaP中间层生长步骤中，只要在形成高浓度Si掺杂层后再度开始原料气体之供给，即可简单地形成覆盖高浓度Si掺杂层的InGaP间隔层。具体而言，在InGaP中间层生长步骤中，以在InGaP中间层中原料气体之供给中断前所生长之部分作为第二层，以在原料气体之供给再度开始后所生长之部分作为第一层(即，InGaP中间层具有位于贴合面侧之第一层，以及位于其相反侧之第二层(例如，较第一层厚))。高浓度Si掺杂层的Si浓度为2×1019/cm3以上、6×1019/cm3以下(较佳在3×1019/cm3以上、6×1019/cm3以下)，跨越该第一层与第二层而形成为在第一层与第二层之交界位置Si浓度为最大。接着，第一层之贴合面侧之表层部为Si浓度较高浓度Si掺杂层低之InGaP间隔层。在贴合步骤中，可在该InGaP间隔层之表面进行贴合。再者，在本发明中，所谓“停止原料气体之供给”，是指将原料气体的流量减少至]/10以下。即，即使为“停止期间中”，只要为停止前之流量的1/10以下之微量，就可继续原料气体之供给。此时，即使在停止期间中，InGaP中间层为低速而继续生长，但是，此停止期间中的生长部分也包含在第二层者。
附图说明
图1是以积层结构显示本发明的适用对象之发光元件一例的示意图。
图2是显示图1的发光元件之制造步骤的说明图。
图3是接续图2的说明图。
图4是接续图3的说明图。
图5是接续图4的说明图。
图6是显示步骤6细节之说明图。
图7是显示对应步骤6之时间图一例的示意图。
附图标记说明
1：GaAs单结晶基板                     2：n型GaAs缓冲层
4：n型AlGaInP包覆层                   5：AlGaInP有源层
6：p型AlGaInP包覆层                   7：电流扩散层
7a：GaP低速成长层                     7b：GaP高速成长层
7p：GaP接续层                         8：高浓度掺杂层
9：第一电极                           16：接合垫
17：电线                              20：第二电极
24：发光层部                          100：发光元件
200：化合物半导体晶圆
具体实施方式
以下，参照附加图式说明本发明之实施形态。
图1是显示本发明一实施形态的发光元件100的概念图。发光元件100具有发光层部24，且以部份覆盖贴合对象层50(第一主表面侧为p型，第二主表面侧为n型)之第一主表面之形式形成光取出侧电极9。发光层部24，是由III—V族化合物半导体所构成，具有依次积层n型包覆层4、有源层5及p型包覆层6的双异质结构，上述n型包覆层4、有源层5及p型包覆层6分别由具有与GaAs晶格匹配之组成的AlGaInP构成。在贴合对象层50之第二主表面，贴合有能带间隙能量大于有源层5之由III—V族化合物半导体所构成的n型透明元件基板90。接着，n型透明元件基板90与贴合对象层50之一侧，在本实施形态中，于n型透明元件基板90的第一主表面形成有InGaP中间层3，在该InGaP中间层3之第一主表面，将n型掺杂物Si浓化之高浓度Si掺杂层3d形成于该贴合面侧。
具体而言，InGaP中间层3，例如组成式以InAGa1-AP表示时，是将InP混晶比A调整为0.05以上、0.1以下，具有位于贴合面侧之第一层3a以及位于其相反侧之第二层3b(例如，较第一层3a厚)。高浓度Si掺杂层3d，在第一层3a与第二层3b之交界位置，Si浓度为最大，Si浓度以从该位置向各层厚度方向减少之形式，跨越该第一层3a与第二层3b而形成。高浓度Si掺杂层3d之Si浓度是在2×1019/cm3以上、6×1019/cm3以下(较佳在3×1019/cm3以上、6×1019/cm3以下)之范围。InGaP中间层3之厚度例如在20nm以上、100nm以下。
再者，贴合步骤结束后之元件状态，在第一层3a之贴合面侧的表层部，也可形成Si浓度未满3×1019/cm3(较佳为未满2×1019/cm3)之后述的InGaP间隔层3c。但是，如后述，因为扩散，即使在该区域Si浓度亦在3×1019/cm3以上(或2×1019/cm3以上)，而导致最后的InGaP间隔层3c消灭，亦无所谓。
透明元件基板90是n型GaP单结晶基板(以下，称为n型GaP单结晶基板90)，其第二主表面整面以背面电极20覆盖。光取出侧电极9形成于电流扩散层7之第一主表面的略中央处，该光取出侧电极9周围之区域为自发光层部24射出的光取出区域。又，在光取出侧电极9之中央部，设置有用以接合电极电线17之以Au等所构成的接合垫16。
发光层部24是以MOVPE法生长者，由组成式(AlxGa1-x)yIn1-yP(其中，0≦x≦1，0≦y≦1)所表示之化合物半导体中，以具有与GaAs晶格匹配之组成的化合物半导体来构成。具体而言，发光层部24具有以p型(AlzGa1-z)yIn1-yP(其中，x<z≦1)所构成之p型包覆层6与n型(AlzGa1-z)yIn1-yP(其中，x<z≦1)所构成之n型包覆层4，夹持非掺杂(AlxGa1-x)yIn1-yP(其中，0≦x≦0.55，0.45≦y≦0.55)混晶所构成之有源层5的结构。在图1之发光元件100中，于光取出侧电极9侧设置有p型AlGaInP包覆层6，于背面电极20侧设置有n型AlGaInP包覆层4。因此，通电极性是光取出侧电极侧9为正。再者，在此，所谓“非掺杂”是指“未积极添加掺杂物”，并不是将一般制造步骤上含有无法避免所混入的掺杂物成分(例如以1013～1016/cm3左右为上限)排除在外。
另一方面，电流扩散层7是形成为以Zn(亦可为Mn，或亦可并用Zn与Mg)作为掺杂物之p型GaP层。电流扩散层7是以氢化物气相外延(Hydride Vapor Phase Epitaxial Growth Method：HVPE)法形成，其形成厚度例如在5μm以上、200μm以下(例如：150μm)。又，在电流扩散层7与发光层部24之间，以与发光层部24接续之形式形成以MOVPE法生长的p型GaP连接层7p。即，贴合对象层50中，发光层部24与p型GaP连接层7p是以MOVPE法生长，而电流扩散层7则以HVPE法生长。
以下，说明附图1的发光元件100的制造方法。
首先，如附图2所示，准备作为生长用单结晶基板的n型GaAs单结晶基板1(对于自发光层部24之发光光束为不透明(能带间隙能量小于有源层5))。接着，在步骤1中，在该基板1之第一主表面，依次外延生长例如0.5μm的n型GaAs缓冲层1b、0.5μm的AlInP所构成的蚀刻停止层2、以及作为发光层部24的由各(AlxGa1-x)yIn1-yP所构成之1μm的n型包覆层4(n型掺杂物为Si)、0.6μm的有源层(非掺杂)5与1μm的p型包覆层6(p型掺杂物为Mg：有机金属分子之C亦可作为p型掺杂物)。接着，在步骤2中，在发光层部24上以MOVPE法异质外延生长由p型GaP所构成之连接层7p。
该各层的外延生长是以公知的MOVPE法进行。Al、Ga、In(铟)、P(磷)各成分源的原料气体是使用如下所述者；
·Al源气体：三甲基铝(TMAl)、三乙基铝(TEAl)等；
·Ga源气体：三甲基镓(TMGa)、三乙基镓(TEGa)等；
·In源气体：三甲基铟(TMIn)、三乙基铟(TEIn)等；
·P源气体：三甲基磷(TMP)、三乙基磷(TEP)、膦(PH3)等。
接着，前进至附图3的步骤3，以HVPE法在连接层7p上同质外延生长由p型GaP所构成之电流扩散层7。具体而言，HVPE法是通过在容器内一边将III族元素Ga加热保持在既定温度，一边在该Ga上导入氯化氢，以下式(1)之反应生成GaCl，与载体气体之H2气体一起供给至基板上。
Ga(液体)+HCl(气体)→GaCl(气体)+1/2H2(气体)…(1)
生长温度设定在640℃以上、860℃以下。又，V族元素P，是将PH3与载体气体H2一起供给至基板上。并且，p型掺杂物Zn，是以DMZn(二甲基锌)的形式供给。GaCl有利于与PH3的反应性，可利用下式(2)之反应，有效率地生长电流扩散层7：
GaCl(气体)+PH3(气体)
→GaP(固体)+HCl(气体)+H2(气体)…(2)
到此为止之步骤，是在GaAs单结晶基板1上以2种气相外延法，外延生长化合物半导体生长层60，形成中间积层体200。中间积层体200中，发光层部24、连接层7p以及电流扩散层7是贴合对象层50，除此之外的部份(蚀刻停止层2、缓冲层1b以及GaAs单结晶基板1)为非元件化部份70。另一方面，在MOVPE生长步骤中，是生长上述贴合对象层50之发光层部24及连接层7p，与在此之前的蚀刻停止层2及缓冲层1b。
接着，前进至附图4的步骤4，去除GaAs单结晶基板1。该去除是从GaAs单结晶基板1的第二主表面侧进行研磨将基板厚度减少某种程度后，使用对GaAs具选择蚀刻性的第一蚀刻液(如氨/过氧化氢混合液)将GaAs单结晶基板1与缓冲层1b一起蚀刻去除，接着如步骤5所示，使用对蚀刻停止层2之AlInP具有选择蚀刻性之第二蚀刻液(如盐酸：也可添加氟酸以去除Al氧化层)，将该蚀刻停止层2加以蚀刻去除。又，也可形成AlAs剥离层取代蚀刻停止层2，通过对其进行选择蚀刻，以从贴合对象层50剥离该GaAs单结晶基板1的形式去除GaAs单结晶基板1。
接着，如附图5的步骤6所示，在n型GaP单结晶基板90(厚度例如为280μm)的第一主表面外延生长InGaP中间层3例如为20nm以上、100nm以下。接着，在该InGaP中间层3之贴合面侧形成高浓度Si掺杂层3d。InGaP中间层3之外延生长，与发光层部24相同，是以MOVPE法来实施。
附图6显示InGaP中间层3的生长步骤之细节。反应容器内是利用加热源(在本实施形态为红外线灯)升温至生长温度(例如900℃以上、1100℃以下)。原料气体为III族金属源之有机金属(MO)气体与V族元素源气体(在此为膦(PH3))。MO气体是收容于金属制之MO储存器203内，通过将氢气所构成之载体气体导入MO储存器203内，以通过载体气体稀释内部之有机金属之形式压出至供给配管内，利用质量流调节器(MFC)进行流量调节并供给至反应容器内。又，载体气体可利用旁路阀202之操作以绕过MO储存器203之形式供给至反应容器。又，V族元素源气体与Si掺杂物气体(在此为甲硅烷(SH4))也可分别以质量流调节器(MFC)进行流量调节，供给至反应容器内。附图7是显示在各步骤之气体供给与升温之示意时间图。
首先，如附图6的步骤61所示，在反应容器内设置n型GaP单结晶基板90，仅开始供给V族元素源气体，利用该V族元素源气体将反应容器内进行冲洗(purge)，并开始升温至生长温度T1(图7：期间P0)。接着在到达生长温度T1后，如步骤62所示，通过流通原料气体的MO气体、V族元素源气体以及Si源掺杂物气体，开始进行利用MOVPE法的InGaP中间层3(第二层3b)的生长(图7：期间P1)。
在该第二层3b生长至事先既定之厚度(如30nm)的阶段，减少供给至反应容器的原料气体相对于Si源掺杂物气体的相对流量。在本实施形态中，仅Si源掺杂物气体以同一流量继续供给，仅MO气体停止供给。由此，可在生长停止之InGaP中间层3之表面，形成浓化吸附有Si源掺杂物气体所提供之Si之层(图7：期间P2)。期间P2之长度亦考量Si源掺杂物气体之流量，将后述之高浓度Si掺杂层3d中之Si浓度设定为2×1019/cm3以上、6×1019/cm3以下(较佳为3×1019/cm3以上、6×1019/cm3以下)。再者，期间P2中，是继续V族元素源气体(PH3)之供给，以抑制生长之InGaP之分解。又，在附图7中，如虚线所示，期间P2中之Si源掺杂物气体之流量，也可较期间P1中之流量增加。
若高浓度Si掺杂层3d结束，使Si源掺杂物气体之流通继续进行，并再度开始MO气体之供给，生长第一层3a(图7：期间P3，厚度如20nm)。
此时，如附图5的步骤6所示，在生长停止中形成于第二层3b表面的Si浓化吸附层的Si，将从该界面位置分别向新生长之第一层3a与生长结束之第二层3b扩散。其结果，高浓度Si掺杂层3d之Si浓度在2×1019/cm3以上、6×1019/cm3以下(较佳为3×1019/cm3以上、6×1019/cm3以下)，跨越该等第一层3a与第二层3b而形成为在第一层与第二层之交界位置Si浓度为最大。又，Si浓度，呈现分别从Si浓度最大之两层交界位置向各厚度方向减少之曲线图。又，在贴合侧Si浓度未满3×1019/cm3(较佳为未满2×1019/cm3)之区域为InGaP间隔层3c，在该InGaP间隔层3c形成贴合面。InGaP间隔层3c之厚度在10nm以上、25nm以下(但是，当然小于第一层3a的厚度)。
由于在第一层3a侧InGaP的生长与Si之扩散是并列地进行，因此高浓度Si掺杂层3d之厚度有在第一层3a侧变厚的倾向。又，在本实施形态中，是将第一层3a之厚度设定成小于第二层3b之厚度，在贴合步骤中有助于进一步提升贴合强度。再者，在实施贴合步骤前，调整其厚度使第一层3a表面(即，贴合面)之Si浓度未满3×1019/cm3(较佳为未满2×1019/cm3)(即，形成InGaP间隔层3c)。
若必要厚度的第一层3a的生长结束，停止MO气体与Si源掺杂物气体之供给，仅继续供给经由旁通路径之载体气体，并停止红外线灯之加热，冷却至室温。即使在此冷却时，V族元素源气体(PH3)之供给也可继续进行，以抑制生长的InGaP的分解。
回到附图5，接着如步骤7所示，形成有具高浓度Si掺杂层3d之InGaP中间层3的n型GaP单结晶基板90，以该InGaP中间层3的第一主表面作为贴合面，与贴合对象层50的第二主表面彼此叠合紧压，并且升温至400℃以上、700℃以下，进行贴合热处理(也可在贴合热处理中继续加压)。
在此贴合热处理时，高浓度Si掺杂层3d之Si向贴合面扩散，如附图1所示，贴合面附近之Si浓度升高。此有助于降低贴合界面之串联电阻，或可缩小在开始通电后串联电阻的变化量等。再者，在贴合后，于贴合面之Si浓度即使超过2×1019/cm3(或3×1019/cm3)亦无所谓(即，在贴合步骤结束之最后的发光元件，Si浓度未满3×1019/cm3(或未满2×1019/cm3)之InGaP间隔层3c可消失)。
通过上述步骤，可完成发光元件制造用半导体晶圆。然后，在此发光元件制造用半导体晶圆之各芯片区域，以真空蒸镀法形成光取出侧电极9以及背面电极20，并且再于光取出侧电极9上设置接合垫16，以适当温度施以电极固定用之烘烤。接着，将此晶圆切成各芯片，使用Ag胶等导电性胶将背面电极20固定在兼作为支持体的端子电极(未图标)，另一方面以跨越接合垫16与其它端子电极之形态接合Au制之电线17，并且形成树脂塑模，由此得到发光元件100。
为了确认本发明之效果，分别制成如上述形成高浓度Si掺杂层3d并进行贴合之实施例发光元件试样，以及通过省略图7之期间P2而未形成高浓度Si掺杂层3d之比较用发光元件试样，通过20mA通电以刚开始通电后的顺向电压Vf为初始值，之后，令继续通电时渐减之Vf其至安定值之顺向电压Vf的减少量为ΔVf来进行测量。其结果，相对于比较例之发光元件试样，实施例之发光元件试样之Vf与ΔVf分别降低1～4％与10～40％，可知明显获得改善。

Claims (12)

1、一种发光元件，其特征在于：
具有发光层部，其具有依次积层AlGaInP所分别构成的n型包覆层、有源层及p型包覆层的双异质结构，其中该AlGaInP是由III—V族化合物半导体所构成，具有与GaAs晶格匹配的组成；且具有下述结构，以部分覆盖第一主表面侧为p型、第二主表面侧为n型之贴合对象层的第一主表面的形式，形成光取出侧电极，另一方面在该贴合对象层之第二主表面，贴合能带间隙能量大于有源层的III—V族化合物半导体所构成的n型透明元件基板；并且在该透明元件基板与该贴合对象层之一侧，形成与另一侧之贴合面，且形成该贴合面侧形成有n型掺杂物Si浓化之高浓度Si掺杂层的InGaP中间层。
2、根据权利要求1所述的发光元件，其中该n型透明元件基板是由n型GaP单结晶基板所构成。
3、根据权利要求2所述的发光元件，其中该高浓度Si掺杂层的Si浓度在2×1019/cm3以上、6×1019/cm3以下。
4、根据权利要求1～3项中任一项所述的发光元件，其中，该InGaP中间层具有位于该贴合面侧的第一层以及位于第一层相反侧的第二层，该高浓度Si掺杂层，在该第一层与该第二层之交界位置的Si浓度最大，Si浓度以从该位置向各层厚度方向减少的形式，跨越该第一层与该第二层而形成。
5、根据权利要求1～4的任一项所述的发光元件，其中，在该n型透明单结晶基板的第一主表面外延生长该InGaP中间层，在该InGaP中间层的第一主表面侧形成该高浓度Si掺杂层。
6、一种发光元件的制造方法，用以制造权利要求1～5的任一项所述的发光元件，其特征在于，依次实施以下步骤：
贴合对象层生长步骤，是在由GaAs构成的生长用单结晶基板的第一主表面上，外延生长贴合对象层以得到中间积层体；
基板去除步骤，是从该中间积层体将该生长用单结晶基板去除；
InGaP中间层生长步骤，是在该n型透明元件基板的第一主表面或经去除该生长用单结晶基板的该贴合对象层的第二主表面，外延生长该InGaP中间层，且在该InGaP中间层的贴合面侧形成该高浓度Si掺杂层；
贴合步骤，是在形成有该高浓度Si掺杂层的该InGaP中间层的贴合面，将该n型透明元件基板与该贴合对象层加以贴合。
7、根据权利要求6所述的发光元件的制造方法，其中，该InGaP中间层的贴合面之Si浓度，在贴合步骤实施前调整成未满3×1019/cm3。
8、根据权利要求6或7所述的发光元件的制造方法，其中，在该InGaP中间层生长步骤中，通过在反应容器内流通用以形成该InGaP中间层的化合物半导体的原料气体与Si源掺杂物气体，以MOVPE法生长该InGaP中间层，且在使该形成为InGaP中间层的化合物半导体层生长至事先既定之厚度的阶段，通过减少供给至该反应容器之该原料气体相对于该Si源掺杂物气体的相对流量，于该InGaP中间层的表层部形成该高浓度Si掺杂层。
9、根据权利要求8所述的发光元件的制造方法，其中，在该InGaP中间层生长步骤中，在形成该高浓度Si掺杂层时，在维持继续朝该反应容器供给该Si源掺杂物气体的同时停止该原料气体之供给。
10、根据权利要求9所述的发光元件的制造方法，其中，在形成该高浓度Si掺杂层时，仅停止供给该原料气体中成为III族元素源之有机金属气体，V族元素源气体则继续供给。
11、根据权利要求9或10所述的发光元件的制造方法，其中，在该InGaP中间层生长步骤中，在形成该高浓度Si掺杂层时，增加朝该反应容器之该Si源掺杂物气体的绝对供给流量。
12、根据权利要求6～11的任一项所述的发光元件的制造方法，其中，在该InGaP中间层生长步骤中，以该InGaP中间层中该原料气体之供给中断前所生长的部分为第二层，该原料气体之供给再度开始后所生长的部分为第一层，跨越该第一层与该第二层而形成该高浓度Si掺杂层，以使得Si浓度在2×1019/cm3以上、6×1019/cm3以下且在该第一层与该第二层的交界位置Si浓度最大，并且使该第一层之该贴合面侧的表层部成为Si浓度低于该高浓度Si掺杂层的InGaP间隔层，
在该贴合步骤中，于该InGaP间隔层的表面进行该贴合。
CN2007800194414A 2006-06-05 2007-05-29 发光元件及其制造方法 Active CN101454908B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP156723/2006 2006-06-05
JP2006156723A JP4962840B2 (ja) 2006-06-05 2006-06-05 発光素子及びその製造方法
PCT/JP2007/060852 WO2007142071A1 (ja) 2006-06-05 2007-05-29 発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
CN101454908A true CN101454908A (zh) 2009-06-10
CN101454908B CN101454908B (zh) 2012-05-09

Family

ID=38801329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800194414A Active CN101454908B (zh) 2006-06-05 2007-05-29 发光元件及其制造方法

Country Status (7)

Country Link
US (1) US7960745B2 (zh)
EP (1) EP2034527A1 (zh)
JP (1) JP4962840B2 (zh)
KR (1) KR101321985B1 (zh)
CN (1) CN101454908B (zh)
TW (1) TWI414077B (zh)
WO (1) WO2007142071A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108010996A (zh) * 2017-11-29 2018-05-08 扬州乾照光电有限公司 一种AlGaInP发光二极管及其制作方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8692286B2 (en) 2007-12-14 2014-04-08 Philips Lumileds Lighing Company LLC Light emitting device with bonded interface
US8299480B2 (en) * 2008-03-10 2012-10-30 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same, and epitaxial wafer
EP2579338B1 (en) 2010-05-31 2019-08-07 Nichia Corporation Light-emitting device and manufacturing method therefor
EP2628183A4 (en) * 2010-10-12 2014-04-02 Alliance Sustainable Energy III-V BAND WEAPONS IMPORTANT FOR OPTOELECTRONIC COMPONENTS OF HIGH EFFICIENCY
US9425351B2 (en) * 2014-10-06 2016-08-23 Wisconsin Alumni Research Foundation Hybrid heterostructure light emitting devices
DE102017104719A1 (de) * 2017-03-07 2018-09-13 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterkörper und Halbleiterchip

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10214993A (ja) * 1997-01-29 1998-08-11 Hitachi Cable Ltd エピタキシャルウエハおよびその製造方法並びに発光ダイオード
JP2000200924A (ja) * 1999-01-05 2000-07-18 Rohm Co Ltd 半導体発光素子およびその製法
JP2002111052A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 半導体発光素子及びその製造方法
JP4091261B2 (ja) 2000-10-31 2008-05-28 株式会社東芝 半導体発光素子及びその製造方法
JP2004266039A (ja) * 2003-02-28 2004-09-24 Shin Etsu Handotai Co Ltd 発光素子及び発光素子の製造方法
JP4689153B2 (ja) * 2003-07-18 2011-05-25 株式会社リコー 積層基体および半導体デバイス
JP2005259912A (ja) * 2004-03-10 2005-09-22 Shin Etsu Handotai Co Ltd 発光素子の製造方法
JP4154731B2 (ja) * 2004-04-27 2008-09-24 信越半導体株式会社 発光素子の製造方法及び発光素子
JP2006156723A (ja) 2004-11-30 2006-06-15 Matsushita Electric Ind Co Ltd 熱伝導性基板の製造方法
US8692286B2 (en) * 2007-12-14 2014-04-08 Philips Lumileds Lighing Company LLC Light emitting device with bonded interface

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108010996A (zh) * 2017-11-29 2018-05-08 扬州乾照光电有限公司 一种AlGaInP发光二极管及其制作方法

Also Published As

Publication number Publication date
TWI414077B (zh) 2013-11-01
EP2034527A1 (en) 2009-03-11
TW200816520A (en) 2008-04-01
US20100270568A1 (en) 2010-10-28
JP4962840B2 (ja) 2012-06-27
KR20090016495A (ko) 2009-02-13
US7960745B2 (en) 2011-06-14
CN101454908B (zh) 2012-05-09
JP2007324551A (ja) 2007-12-13
KR101321985B1 (ko) 2013-10-25
WO2007142071A1 (ja) 2007-12-13

Similar Documents

Publication Publication Date Title
CN101454908B (zh) 发光元件及其制造方法
KR100875396B1 (ko) 발광소자
JP4431925B2 (ja) 発光素子の製造方法
WO2007119822A1 (ja) 半導体発光素子の製造方法及び半導体発光素子とそれを備えたランプ
JP4974043B2 (ja) 発光素子およびその製造方法
JPH0936426A (ja) ３−５族化合物半導体の製造方法
JP2005277401A (ja) 窒化ガリウム系化合物半導体積層物およびその製造方法
JP4705384B2 (ja) 窒化ガリウム系半導体素子
JP2005277218A (ja) 発光素子及びその製造方法
JP4144191B2 (ja) 発光素子の製造方法
JP2003115609A (ja) 発光素子及びその製造方法
JP4978577B2 (ja) 発光素子の製造方法
JP4297884B2 (ja) ＩＩＩ族窒化物ｐ型半導体およびその製造方法
US7195991B2 (en) Method for producing an electromagnetic radiation-emitting semiconductor chip and a corresponding electromagnetic radiation-emitting semiconductor chip
JP2008252142A (ja) 発光素子及びその製造方法、可視光発光装置
TWI398021B (zh) A method for producing a compound semiconductor substrate, a compound semiconductor substrate, and a light-emitting element
JP5251185B2 (ja) 化合物半導体基板及びそれを用いた発光素子並びに化合物半導体基板の製造方法
JPH07254751A (ja) 化合物半導体素子
JP5387509B2 (ja) エピタキシャルウエーハの製造方法
JP2006229219A (ja) ＩＩＩ族窒化物ｐ型半導体およびその製造方法
JP2007173745A (ja) ＩＩＩ族窒化物ｐ型半導体の製造方法
JP2005347497A (ja) 化合物半導体の製造方法
JP2011251877A (ja) エピタキシャルウエーハの製造方法
JP2005235799A (ja) 半導体発光素子用エピタキシャルウェハの製造方法
TW200541121A (en) P-type group Ⅲ nitride semiconductor and production method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant