KR20090016495A - 발광소자 및 그 제조방법 - Google Patents
발광소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR20090016495A KR20090016495A KR1020087031664A KR20087031664A KR20090016495A KR 20090016495 A KR20090016495 A KR 20090016495A KR 1020087031664 A KR1020087031664 A KR 1020087031664A KR 20087031664 A KR20087031664 A KR 20087031664A KR 20090016495 A KR20090016495 A KR 20090016495A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- bonding
- light emitting
- ingap
- type
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 48
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 239000002019 doping agent Substances 0.000 claims abstract description 33
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 150000001875 compounds Chemical class 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims description 299
- 239000013078 crystal Substances 0.000 claims description 29
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 23
- 230000008569 process Effects 0.000 claims description 23
- 238000006243 chemical reaction Methods 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 238000005253 cladding Methods 0.000 claims description 14
- 238000005304 joining Methods 0.000 claims description 14
- 239000000203 mixture Substances 0.000 claims description 6
- 239000002344 surface layer Substances 0.000 claims description 6
- 230000007423 decrease Effects 0.000 claims description 5
- 229910021478 group 5 element Inorganic materials 0.000 claims description 4
- 125000005842 heteroatom Chemical group 0.000 claims description 4
- 239000011229 interlayer Substances 0.000 claims description 3
- 125000002524 organometallic group Chemical group 0.000 claims description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims 1
- 239000007789 gas Substances 0.000 description 59
- 238000010586 diagram Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 7
- 239000012159 carrier gas Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 238000000605 extraction Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- XOYLJNJLGBYDTH-UHFFFAOYSA-M chlorogallium Chemical compound [Ga]Cl XOYLJNJLGBYDTH-UHFFFAOYSA-M 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000003892 spreading Methods 0.000 description 4
- 230000007480 spreading Effects 0.000 description 4
- YWWDBCBWQNCYNR-UHFFFAOYSA-N trimethylphosphine Chemical compound CP(C)C YWWDBCBWQNCYNR-UHFFFAOYSA-N 0.000 description 4
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 3
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- VOITXYVAKOUIBA-UHFFFAOYSA-N triethylaluminium Chemical compound CC[Al](CC)CC VOITXYVAKOUIBA-UHFFFAOYSA-N 0.000 description 2
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 2
- OTRPZROOJRIMKW-UHFFFAOYSA-N triethylindigane Chemical compound CC[In](CC)CC OTRPZROOJRIMKW-UHFFFAOYSA-N 0.000 description 2
- RXJKFRMDXUJTEX-UHFFFAOYSA-N triethylphosphine Chemical compound CCP(CC)CC RXJKFRMDXUJTEX-UHFFFAOYSA-N 0.000 description 2
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 125000000118 dimethyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 238000004299 exfoliation Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- CUPFNGOKRMWUOO-UHFFFAOYSA-N hydron;difluoride Chemical compound F.F CUPFNGOKRMWUOO-UHFFFAOYSA-N 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02392—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02395—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02461—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02543—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Led Devices (AREA)
Abstract
발광소자(100)는 AlGaInP로 각각 구성된 n형 클래드층(4), 활성층(5) 및 p형 클래드층(6)이 상기 기재순서로 적층된 더블헤테로 구조를 가지는 발광층부(24)를 가짐과 동시에, 제1주표면측이 p형이 되고, 제2주표면측이 n형이 되도록 정해진 접합대상층(50)의 제1주표면을 부분적으로 덮는 형태로 광인출측 전극(9)이 형성된다. 또, 상기 접합대상층(50)의 제2주표면에 활성층(5) 보다도 밴드갭 에너지가 큰
Ⅲ-Ⅴ족 화합물 반도체로 되는 n형 투명소자기판(90)이 부합된다. 그리고, 투명소자기판과 접합대상층(50)의 일측에, 상대측의 접합면을 형성함과 동시에, n형 도펀트가 되는 Si를 농화시킨 고농도 Si 도핑층(3d)이 접합면측에 형성된 InGaP 중간층(3)이 형성되어 있다. 따라서, 발광층부와 투명도전성 반도체 기판과의 접합면측이 n형이 되고, 접합면측에 형성하는 InGaP 중간층이 Si 도핑에 의해 n형이 되는 경우에 있어서도, 접합 계면에 대한 소자직렬저항을 충분히 저감시킬 수 있고, 또한 그 스위칭 응답성도 도모할 수 있는 발광소자를 제공한다.
발광소자
Description
본 발명은 발광소자 및 그 제조방법에 관한 것이다.
특허문헌1: 특개2002-203987호 공보
AlGaInP 발광소자의 경우, 발광층부의 성장기판으로서 GaAs 기판이 사용되지만, GaAs는 AlGaInP 발광층부의 발광파장 영역에 있어서, 광흡수가 크다, 그래서, 특허문헌1에서는 일단, GaAs 기판을 박리하고, GaP 기판을 새롭게 서로 접합시키는 방법이 개시되어 있다. 그리고, 특허문헌1에 있어서는 GaP 기판을 접합시키는 쪽이 p형이고, 접합계면의 직렬저항 저감을 위해서, 발광층부의 접합면 측에 p형 도펀트로서 Zn을 고농도로 첨가시킨 InGaP로 이루어지는 중간층을 성장시키고, 그 중간층 을 GaP 기판에 접합시키도록 하고 있다.
발명의 개시
발명이 해결하고자 하는 과제
상기와 같은 직접접합형 발광소자는 접합에 사용하는 중간층이 p형이고, 도펀트로서도 산화에 대한 내성이 비교적 높은 Zn이 사용가능하다. 그러나 AlGaInP 발광층을 에피탁셜 성장시키기 위한 GaAs 단결정기판은 p형의 것이 얻기 어렵고, 실생산에 있어서는 n형의 것밖에는 사용되고 있지 않았다고 해도 과언이 아니다. 이 경우, GaP 기판을 접합시키는 것은, GaAs 단결정기판이 제거된 발광층부의 n형이 되는 제2주표면이고, 접합에 사용하는 InGaP 중간층을 GaP 기판과 함께 n형의 것으로 치환할 필요가 있다.
그러나, Ⅲ-Ⅴ족 화합물 반도체에 있어서, n형의 도펀트로서 많이 사용되고 있는 것은 Si이고, InGaP 중간층을 Si에 의해 고농도 도핑할 필요가 생긴다. 본 발명자가 검토한 결과, InGaP 중간층의 전체에 Si를 균일하게 도핑하는 것은 곤란하고, 접합면이 되는 표면에 Si 농도가 고르지 못한 현상이 발생하기 쉬울 뿐만 아니라, 접합 분위기 중에 혼입하는 산소에 의해 표면의 Si가 산화하여 불활성화되기 때문에, p형 InGaP 중간층 보다도 접합계면의 직렬저항을 저감시키기 어려운 것을 알았다.
또한, InGaP 중간층에 Si를 고농도로 도핑한 경우, 접합에 의해 얻어지는 발광소자의 직렬저항이 단지 증가할 뿐아니라, 계속적인 통전에 수반되는 직렬저항이 시간이 경과함에 따라 점차 감소하기 쉬운 등, 안정성에 문제가 있는 점도 판명되었다. 직렬저항이 단시간에 안정레벨까지 저감되지 않는 경우, 발광소자를 고속 스위칭(PWM 제어 등)에 의해 조광(調光)구동할 때에는 스위칭 응답성에 큰 영향을 미치는 문제가 있다.
본 발명의 과제는 발광층부와 투명 도전성 반도체 기판과의 접합면 측이 n형이 되고, 접합면 측에 형성하는 InGaP 중간층이 Si 도핑에 의해 n형이 되는 경우에 있어서도, 접합계면에 대한 소자직렬저항이 충분히 저감되고, 또 스위칭 응답성도 도모할 수 있는 발광소자와 그 제조방법을 제공하는 것에 있다.
과제를 해결하기 위한 수단 및 발명의 효과
상기 과제를 해결하기 위해, 본 발명의 발명소자는,
Ⅲ-Ⅴ족 화합물 반도체로 이루어지고, GaAs와 격자정합하는 조성을 가지는 AlGaInP로 각각 구성된 n형 클래드층, 활성층 및 p형 클래드층이 상기 기재 순서로 적층된 더블 헤테로 구조를 가지는 발광층부를 가짐과 동시에, 제1주표면 측이 p형이 되고, 제2주표면 측이 n형이 되도록 정해진 접합 대상층의, 제1주표면을 부분적으로 덮는 형상으로 광인출측 전극이 형성되는 한편, 상기 접합 대상층의 제2주표면에 활성층 보다도 밴드 갭 에너지가 큰 Ⅲ-Ⅴ족 화합물 반도체로 구성되는 n형 투명소자 기판이 접합된 구성을 가지고, 투명소자 기판과 접합 대상층 중 일측에, 상대측과의 접합면을 형성함과 동시에, n형 도펀트가 되는 Si를 농화시킨 고농도 Si 도핑층이 접합면 측에 형성된 InGaP 중간층이 형성되어 구성되는 것을 특징으로 한다.
또, 본 발명의 발광소자의 제조방법은 상기 본 발명의 발광소자의 제조방법에 있어서,
GaAs로 이루어지는 성장용 단결정 기판의 제1주표면 상에 접합 대상층을 에피탁셜 성장하여 중간 적층체를 얻는 접합대상층 성장공정과,
중간 적층체로부터 성장용 단결정 기판을 제거하는 기판 제거공정과,
n형 투명소자기판의 제1주표면 또는 성장용 단결정 기판이 제거된 접합대상층의 제2주표면에 접합 접속층을 에피탁셜 성장시킴과 동시에 상기 접합 접속층의 접합면 측에 고농도 Si 도핑층을 형성하는 접합 접속층 성장공정과,
상기 고농도 Si 도핑층이 형성된 접합 접속층의 접합면에 n형 투명소자기판과 접합 대상층을 접합시키는 접합공정을 기재 순서대로 실시하는 것을 특징으로 한다.
상기 본 발명에 있어서는, n형 투명소자 기판을 접합 대상층의 n형이 되는 제2주표면에 접합할 때, 적어도 어느 쪽의 접합면 측에 Si를 도핑한 n형의 InGaP 중간층을 형성하여 접합을 실행함과 동시에, n형 도펀트가 되는 Si를 농화시킨 고농도 Si 도핑층을 InGaP층의 접합면 측에, 두께 방향으로 국소적으로 형성한다. 이것에 의해, 산화하기 쉬운 Si가 도펀트로서 사용되고 있음에도 불구하고, 접합계면의 직렬저항이 충분히 저감되고, 또, 통전개시 후에 대한 직렬저항의 변화대도 작게 안정되는데, 예를 들면, 발광소자를 고속 스위칭에 의해 조광구동하는 용도 등에 있어서도, 그 스위칭 응답성을 대폭으로 개선시킬 수 있다.
또한, 「GaAs와 격자정합하는 AlGaInP」라고 하는 것은, 응력에 의한 격자변위를 발생하지 않는 발크결정 상태로 내다볼 수 있는 것으로서, 당해 화합물 반도체의 격자정수를 a1, 동일하게 GaAs의 격자정수를 a0로서, ｛｜a1―a0｜／a0｝×100(%)로 표현되는 격자부정합률이 1% 이내가 되는 화합물 반도체인 것을 일컫는다. 또, 활성층은 AlGaInP의 단일층으로서 구성하여도 되고, 상호 조성이 다른 AlGaInP로 이루어지는 장벽층과 우물층을 교호로 적층시킨 양자(量子) 우물층으로서 구성하여도 된다(양자 우물층 전체를, 일층의 활성층으로 간주한다).
n형 투명소자 기판은 예를 들면, n형 GaP 단결정 기판이 제조도 용이하고 저가이며, 투명성도 높으므로 본 발명에 가장 적당하게 사용될 수 있다(이외, GaAsP와 GaAlAs 등의 단결정 기판도 사용 가능하다).
InGaP 중간층에 형성하는 고농도 Si 도핑층은 Si 농도가 
이상 
이하로 조정되는 것이 바람직하다. 고농도 Si 도핑층의 Si 농도가 
미만이면, 접합계면의 직렬저항 저감효과가 불충분하기 쉽다. 다른 한편, 고농도 Si 도핑층의 Si 농도가 
을 초과하면, InGaP 중간층과 접합 대상층과의 접합 강도를 확보하는 것이 곤란한 경우가 되는 데, 예를 들면, 접합 공정의 실시 후에, InGaP 중간층과 접합 대상층과의 사이에서 박리 현상 등이 발생하기 쉽게 된다. 이 경우, InGaP 중간층의 접합면의 Si 농도는 접합공정의 실시 전에 있어서, 
미만으로 조정되어 있는 것이 동일한 관점에 있어서 바람직하다. 이것에 대응해서, 고농도 Si 도핑층은 Si 농도가 
이상 
이하로 조정되어 있는 것이 보다 바람직하다.
접합공정 실시 전에 있어서는, InGaP 중간층의 고농도 Si 도핑층은 상기 고농도 Si 도핑층 보다도 Si 농도가 낮은 InGaP 캡층으로 덮여져 있는 것이 바람직하다. 이 경우, 상기 InGaP 캡층에 접합면이 형성된다. 고농도 Si 도핑층이 InGaP 캡층으로 덮여 있는 것으로, InGaP 중간층의 접합면 상의 Si 농도를 저감시키고, 접합공정에 대한 접합면의 Si 산화 등에 기인된 직렬저항증대와 접합강도의 저하를 효과적으로 방지할 수 있다.
전술한 것처럼, InGaP 캡층 표면의 Si 농도가 과도하게 높게 되면, InGaP 중간층과 접합 대상층과의 접합 강도가 부족하고, 접합공정의 실시 후에, InGaP 중간층과 접합 대상층과의 사이에서 박리현상 등이 발생하는 경우가 있다. 이 관점에 있어서, 접합공정 전의 InGaP 캡층의 Si 농도는 
미만(바람직하게는 
미만)으로 하는 것이 바람직하다. 또, InGaP 캡의 두께를 10nm 이상 25nm 이하의 범위로 조정하면, 상기 박리현상 발생을 억제하는 효과는 더욱 현저하게 된다.
InGaP 중간층은 n형 투명 단결정 기판의 제1주표면에 에피탁셜 성장할 수 있다. 이렇게 하면, 필요한 두께를 확보하기 쉬운 n형 투명 단결정 기판 측에 InGaP 중간층이 형성되므로, 제조 시의 핸드링이 용이하다. 이 경우, InGaP 중간층의 제1주표면 측에 고농도 Si 도핑층을 형성하면 된다.
다음으로, 고농도 Si 도핑층은 구체적으로는 다음처럼 함으로써 형성이 가능하다. 즉, InGaP 중간층 성장 공정에 있어서, InGaP 중간층을 반응용기 내에서 상기 InGaP 중간층을 형성하는 화합물 반도체의 원료가스와 Si원 도펀트 가스를 유통시키는 것에 의해 MOVPE(Metal-Organic Vapor Phase Epitaxy: 유기금속기상성장)법에 의해 성장함과 동시에, 상기 InGaP 중간층을 이루는 화합물 반도체를 미리 정해진 두께로 성장시킨 단계에서, 반응용기에 공급하는 원료가스의 Si원 도펀트 가스에 대한 상대유량을 감소시키는 것에 의해 고농도 Si 도핑층을 InGaP 중간층의 표층부에 형성할 수 있다. 이렇게 하면, MOVPE에 의한 InGaP 중간층의 기상성장공정에 있어서 원료가스의 유량조정에 의해 고농도 Si 도핑층의 형성공정을 간단하게 넣을 수 있고, 고농도 Si 도핑층을 효율적으로 형성할 수 있다.
이 경우, InGaP 중간층 성장공정에 있어서, 고농도 Si 도핑층을 형성할 때, 반응용기로 Si원 도펀트 가스의 공급을 계속한 채, 원료가스의 공급을 정지하도록 하면, InGaP 중간층의 표층부의 좁은 두께 범위에 고농도 Si 도핑층을 급준(急埈, 가파르고 험준)하게 형성할 수 있고(이른바, δ도핑), 본 발명의 효과를 더욱 높일 수 있다. 또, InGaP 중간층 성장공정에 있어서, 고농도 Si 도핑층을 형성할 때에, 반응용기로 Si원 도펀트 가스의 절대 공급 유량을 증가시키면, 또한 급준한 고농도 Si도핑층을 얻을 수 있다. 그리고, 고농도 Si 도핑층을 형성할 때에는 원료가스 중 Ⅲ족원소원을 이루는 유기금속 가스의 공급만 정지하고, Ⅴ족원소원 가스(P원가스:예를 들면 호스핀)는 공급을 계속하면, 이미 성장이 끝난 InGaP 중간층에서 P성분이 이탈하는 것을 억제하는 것이 바람직하다.
또, InGaP 중간층 성장공정에 있어서, 고농도 Si 도핑층을 형성 후 원료가스의 공급을 재개하면, 고농도 Si 도핑층을 덮는 InGaP 캡층을 간단하게 형성할 수 있다. 구체적으로는 InGaP 중간층 성장공정에 있어서, InGaP 중간층 중 원료가스의 공급 중단 전까지 성장된 부분을 제2층으로 하고, 원료가스의 공급을 재개 후에 성장된 부분을 제1층으로 한다(결국, InGaP 중간층은 접합면 측에 위치하는 제1층과, 이것과 반대측에 위치하는 제2층(예를 들면, 제1층보다도 두껍다)을 가진다). 고농도 Si 도핑층은 Si농도가 
이상 
이하(바람직하게는 
이상 
이하)이어서, 제1층과 제2층의 경계위치에 Si농도가 최대가 되도록, 상기 제1층과 제2층에 걸쳐서 형성된다. 그리고, 제1층의 접합면측의 표층부가 고농도 Si 도핑층 보다도 Si 농도가 낮은 InGaP 캡층이 된다. 접합공정에 있어서는, 상기 InGaP 캡층의 표면에 접합을 실시하면 된다. 또한, 본 발명에 있어서, 「원료가스의 공급을 정지한다 」라고 하는 것은, 원료가스의 유량을 1/10 이하로 감소시키는 것을 이른다. 즉, 「정지기간 중」이어도, 정지 전의 유량인 1/10 이하의 미량이면 원료가스의 공급을 계속하는 것이 가능하다. 이 경우, 정지기간 중에도 InGaP 중간층은 저속이지만, 성장을 계속하는 것이 되지만, 이 정지기간 중의 성장부분은 제2층에 포함되는 것으로 한다.
도1은 본 발명의 적용대상이 되는 발광소자의 일례를 적층구조로 도시한 모식도.
도2는 도1의 발광소자의 제조공정을 도시한 설명도.
도3은 도2에 이어지는 설명도.
도4는 도3에 이어지는 설명도.
도5는 도4에 이어지는 설명도.
도6은 공정6을 상세하게 도시한 설명도.
도7은 공정6에 대응하는 타이밍 챠트의 일례를 도시한 모식도.
발명을 실시하기 위한 최적의 형태
이하, 본 발명의 실시 형태를 첨부되는 도면을 참조하여 설명한다.
도1은 본 발명의 일실시 형태인 발광소자(100)를 도시한 개념도이다. 발광소자(100)는 발광층부(24)를 구비함과 동시에, 제1주표면측이 p형이 되고, 제2주표면측이 n형이 되도록 정해진 접합 대상층(50)인 제1주표면을 부분적으로 덮는 형상이고 광인출측전극(9)이 형성된다. 발광층부(24)는 Ⅲ-Ⅴ족 화합물 반도체로 이루어지고, GaAs와 격자정합하는 조성을 가지는 AlGaInP로 각각 구성된 n형 클래드층(4), 활성층(5) 및 p형 클래드층(6)이 상기 기재 순서로 적층된 더블 헤테로 구조를 가진다. 접합 대상층(50)의 제2주표면에는 활성층(5) 보다도 밴드갭 에너지가 큰 Ⅲ-Ⅴ족 화합물 반도체로 구성되는 n형 투명소자 기판(90)이 접합되어 있다. 그리고, n형 투명소자 기판(90)과 접합 대상층(50)의 일측, 본 실시형태에서는 n형 투명소자 기판(90)의 제1주표면에 InGaP 중간층(3)이 형성되고, 상기 InGaP 중간층(3)의 제1주표면에 n형 도펀트가 되는 Si를 농화시킨 고농도 Si 도핑층(3d)이 상기 접합면측에 형성되어 있다.
구체적으로 InGaP 중간층(3)은 예를 들면, 
로 나타난 경우, InP 혼정비 A가 0.05 이상 0.1 이하로 조정되고, 접합면 측에 위치하는 제1층(3a)과, 이것과 반대측에 위치하는 제2층(3b, 예를 들면, 제1층(3a) 보다도 두껍다)을 가진다. 고농도 Si 도핑층(3d)은, 제1층(3a)과 제2층(3b)의 경계위치에서 Si 농도가 최대가 되고, 상기 위치에서 각층 두께 방향으로 Si 농도가 단조롭게 감소하는 형상이고, 이들 제1층(3a)과 제2층(3b)에 걸쳐서 형성되고 있다. 고농도 Si 도핑층(3d)은 Si 농도가 
이상 
이상(바람직하게는 
이상 
이하)로 되어 있는 영역이다. InGaP 중간층(3)의 두께는 예로써 20nm 이상 100nm 이하이다.
또한, 접합 공정 완료 후의 소자 상태에 있어서, 제1층(3a)의 접합면측의 표층부에는 Si 농도가 
미만(바람직하게는 
미만)이 되는, 후술하는 InGaP 캡층(3c)이 형성되어 있어도 된다. 단, 후술하는 것처럼, 확산에 의해 상기 영역에서도 Si 농도가 
이상(또는 
이상)이 되고, 결과로서 InGaP 캡층(3c)가 소멸되어 있어도 지장이 없다.
투명소자기판(90)은 n형 GaP 단결정기판(이하, n형 GaP 단결정기판(90)이라고 한다)이고, 상기 제2주표면의 전체면이 이면전극(20)에 의해 덮여져 있다. 광인출측 전극(9)은 전류확산층(7)의 제1주표면의 대략 중앙에 형성되고, 상기 광인출측전극(9)의 주위의 영역이 발광층부(24)에서 광인출영역으로 되어 있다. 또, 광인 출측 전극(9)의 중앙부에 전극 와이어(17)를 접합하기 위한 Au 등으로 구성된 본딩패드(16)가 배치되어 있다.
발광층부(24)는 MOVPE법으로 성장된 것이고, 조성식 
(단, 0
x
1, 0
y
1)로 표현되는 화합물 반도체 중, GaAs와 격자정합하는 조성을 가지는 화합물 반도체로 구성되어 있다. 구체적으로는 발광층부(24)는 논도프
(단, 0
x
0.55, 0.45
y
0.55)혼정으로 되는 활성층(5)을, p형
(단, x＜z
1)로 되는 p형 클래드층(6)과 n형
(단, x＜z
1)로 되는 n형 클래드층(4) 사이에 끼운 구조를 가진다. 도1의 발광소자(100)에서는 광인출측 전극(9)측에 p형 AlGaInP 클래드층(6)이 배치되어 있고, 이면전극(20) 측에 n형 AlGaIn 클래드층(4)이 배치되어 있다. 따라서, 통전극성은 광인출측 전극(9) 측이 주가 된다. 또한 여기에서 말하는 「논도프」라고 하는 것은, 「도펀트의 적극첨가를 실행하지 않음」이란 의미이고, 통상의 제조공정 상, 불가피하게 혼입하는 도펀트 성분의 함유(예를 들면, 
/
정도를 상한으로 한다)를 배제하는 것은 아니다.
한편, 전류확산층(7)은 도펀트를 Zn(Mg이라도 좋고, Zn과 Mg를 병용해도 좋다)로 한 p형 GaP층으로서 형성되어 있다. 전류확산층(7)은 하이드라이드 기상성장(Hydride Vapor Phase Epitaxial Growth Method: HVPE)법에 의해 형성된 것이고, 그 형성 두께는 예를 들면, 5㎛ 이상 200㎛ 이하(일례로서, 150㎛)이다. 또, 전류 확산층(7)과 발광층부(24)의 사이에는 발광층부(24)에 이어지는 형태로 MOVPE 법에 의해 성장된 p형 GaP 접속층(7p)이 형성되어 있다. 결국, 접합 대상층(50) 중, 발광층부(24)와 p형 GaP 접속층(7p)이 MOVPE법에 의해 성장되고, 전류확산층(7)이 HVPE법에 의해 성장된 것이다.
이하, 도1의 발광소자(100)의 제조방법에 대해서 설명한다.
먼저, 도2에 도시한 것처럼, 성장용 단결정 기판으로서의 n형 GaAs 단결정 기판(1, 발광층부(24)에서 발광광속에 대하여 불투명임(활성층(5) 보다도 밴드갭 에너지가 작다))을 준비한다. 그리고, 공정 1에 있어서, 상기 기판(1)의 제1주표면에, n형 GaAs 버프층(1b)을 예를 들면, 0.5㎛, 계속해서, AlInP로 되는 에치스톱층(2)을 0.5㎛, 그리고, 발광층부(24)로서, 각각 
로 되는, 1㎛인 n형 클래드층(4, n형 도펀트는 Si), 0.6㎛인 활성층(5, 논도프), 및 1㎛인 p형 클래드층(6, p형 도펀트는 Mg: 유기금속분자로부터의 C도 p형 도펀트로서 기여할 수 있다.)을 상기 기재 순서대로 에피탁셜 성장시킨다. 다음으로 공정2에서는 발광층부(24)의 상에 p형 GaP로 되는 접속층(7p)을 MOVPE 법에 의해 헤테로에피탁셜 성장한다.
이들 각 층의 에티탁셜 성장은 공지된 MOVPE법에 의해 실행된다. Al, Ga, In(인듐), P(인)의 각 성분원이 되는 원료가스로서는 다음과 같은 것을 사용할 수 있다;
ㆍAl원가스; 트리메틸 알루미늄(TMAl), 트리에틸 알루미늄(TEAl)등;
ㆍGa원가스; 트리메틸 갈륨(TMGa), 트리에틸 갈륨(TEGa) 등;
ㆍIn원가스; 트리메틸 인듐(TMIn), 트리에틸 인듐(TEIn)등;
ㆍP원가스; 트리메틸 인(TMP), 트리에틸 인(TEP), 호스핀(
)등.
다음으로, 도 3의 공정3에 나아가, p형 GaP로 되는 전류확산층(7)을, HVPE 법에 의해 접속층(7p)상에 호모에피탁셜 성장시킨다. HVPE법은 구체적으로는, 용기 내에 Ⅲ족 원소인 Ga를 소정의 온도로 가열유지하면서, 상기 Ga 상에 염화수소를 도입함으로써, 하기 (1)식의 반응에 의해 GaCl을 생성시키고, 캐리어 가스인 
가스와 함께 기판 상에 공급한다.
Ga(액체) ＋ HCl(기체) → GaCl(기체) ＋ 
(기체) … (1)
성장온도는 예를 들면, 640℃ 이상 860℃ 이하로 설정한다. 또, Ⅴ족 원소인 P는, 
를 캐리어 가스인 
와 함께 기판 상에 공급한다. 또한, p형 도펀트인 Zn은 DMZn(디메틸 Zn)의 형태로 공급한다. GaCl은 
와의 반응성이 우수하고, 하기 (2)식의 반응에 의해, 효율 좋게 전류확산층(7)을 성장시킬 수 있다.
GaCl(기체) ＋ 
(기체)
→ GaP(고체) ＋ HCl(기체) ＋ 
(기체) … (2)
여기까지의 공정에서, GaAs 단결정기판(1) 상에는 화합물 반도체 성장층(60)이 2종의 기상성장법에 의해 에피탁셜 성장되고, 중간적층체(200)가 형성되어 있다. 중간적층체(200) 중에서, 발광층부(24), 접속층(7p) 및 전류확산층(7)이 접합 대상층(50)이고, 이외의 부분(에치스톱층(2), 버프층(1b) 및 GaAs 단결정 기판(1))이 비소자화 부분(70)이다, 다른 한편, MOVPE 성장 공정에 있어서는, 상기 접합 대상층(50)의 발광층부(24) 및 접속층(7p)과, 이것에 앞서는 에치스톱층(2) 및 버프층(1b)이 성장된다.
다음으로, 도4의 공정4에서 GaAs 단결정 기판(1)을 제거한다. 상기 제거는 GaAs 단결정 기판(1)의 제2주표면 측에서 연삭을 실행하여 기판 두께를 어느 정도 줄이고 나서, GaAs에 대하여 선택 에칭성(性)을 가지는 제1에칭액(예를 들면, 암모니아/과산화수소 혼합액)을 사용하여 GaAs 단결정기판(1)을 버프층(1b)과 함께 에칭 제거하고, 다음으로 공정5에서처럼, 에치스톱층(2)을 이루는 AlInP에 대하여 선택 에칭성을 가지는 제2에칭액(예를 들면, 염산:Al 산화층 제거용에 불산(불화수소산)을 첨가하여도 된다)을 사용하여 상기 에치스톱층(2)을 에칭 제거하는 것에 의해 실시할 수 있다. 또한, 에치스톱층(2)을 대신하여 AlAs 박리층을 형성하고, 이것을 선택 에칭함으로써, 상기 GaAs 단결정 기판(1)을 접합 대상층(50)으로부터 박리하는 형태로 GaAs 단결정 기판(1)을 제거하도록 하여도 된다.
다음으로, 도5의 공정 6에서처럼, n형 GaP 단결정 기판(90)(두께, 일례로 280㎛)인 제1주표면에 InGaP 중간층(3)을, 예를 들면 20nm 이상 100nm 이하로 에피탁셜 성장시킨다. 그리고, 상기 InGaP 중간층(3)의 접합면측에 고농도 Si 도핑층(3d)을 형성한다. InGaP 중간층(3)의 에피탁셜 성장은, 발광층부(24)와 마찬가지로 MOVPE 법으로 실시된다.
도 6은 InGaP 중간층(3)의 성장공정의 상세를 도시한 것이다. 반응용기 내부 는 가열원(본 실시형태에서는 적외선 램프)에 의해 성장온도(예를 들면, 900℃ 이상 1100℃ 이하)로 승온 즉, 온도가 올라간다. 원료가스는 Ⅲ족 금속원이 되는 유기금속(MO)가스와 Ⅴ족 원소원가스(여기서는 호스핀(
))이다. MO가스는 금속제인 MO 리저버(203) 내에 수용되고, 수소 가스로 되는 캐리어 가스를 MO 리저버(203) 내에 도입하는 것으로, 내부의 유기금속이 캐리어 가스로 희석되는 형태로 공급 배관 안으로 압출되고, 매스플로컨트롤러(MFC)로써 유량조정되면서 반응용기 안으로 공급된다. 또한, 캐리어 가스는 바이패스밸브(202)의 조작에 의해 MO 리저버(203)를 바이패스하는 형태로 반응용기에 공급할 수 있도록 되어 있다. 그리고, Ⅴ족 원소원가스와 Si원도펀트가스(여기에서는 모노실란(
))도 각각 매스플로콘트롤러(MFC)로 유량조정되면서 반응용기 안으로 공급된다. 도 7에 각 공정에서의 가스 공급 및 승온(온도를 올림)의 모식적인 타이밍 챠트를 도시하고 있다.
우선, 도 6의 공정 61에 도시한 것처럼, 반응용기 내에 n형 GaP 단결정기판(90)을 배치하고, Ⅴ족 원소원가스만 공급을 개시하여 반응용기 내부를 상기 Ⅴ족원소원가스로 퍼지하면서, 성장온도 T1까지의 승온을 개시한다(도 7: 기간 
). 그리고, 성장온도 T1에 도달하면, 공정 62에 도시한 것처럼, 원료가스인 MO가스, Ⅴ족 원소원가스 및 Si원도펀트 가스를 유통시키는 것에 의해, MOVPE법에 의한 InGaP 중간층(3)(제2층(3b))의 성장을 개시한다(도7: 기간 
).
상기 제2층(3b)이 미리 정해진 두께(예를 들면, 30nm)로 성장한 단계에서, 반응용기로 공급하는 원료가스의 Si원도펀트가스에 대한 상대유량을 감소시킨다. 본 실시형태에서는 Si원도펀트가스만 동일한 유량으로 공급을 계속하면서, MO가스만 공급을 정지한다. 이것에 의해, 성장이 정지된 InGaP 중간층(3)의 표면에, Si원 도펀트 가스로부터의 Si가 농화흡착된 층이 형성된다(도 7: 기간 
). 기간
의 길이는 Si원 도펀트 가스의 유량도 감안하여, 후술하는 고농도 Si 도핑층(3d) 중의 Si 농도가 
이상 
이하(바람직하기는 
이상 
이하)가 되도록 설정된다. 또한, 기간 
에 있어서, Ⅴ족 원소원가스(
)의 공급은 계속되고, 성장된 InGaP의 분석억제가 도모되고 있다. 또, 도 7에 있어서, 일점쇄선으로 도시한 것처럼, 기간
에 있어서의 Si원 도펀트 가스의 유량을 기간
에 있어서의 유량 보다도 증가시키는 것도 가능하다.
고농도 Si 도핑층(3d)이 끝나면, Si 도펀트 가스의 유통을 계속하면서, MO 가스의 공급을 재개하고, 제1층(3a)을 성장시킨다(도 7: 기간
, 두께를 예를 들면 20nm).
이때, 도 5의 공정 6에 도시한 것처럼, 성장 정지 중에 있어서 제2층(3b) 표면에 형성된 Si 농화흡착층인 Si가, 그 계면위치에서 새롭게 성장되는 제1층(3a)과 성장 종료된 제2층(3b)으로 각각 확산된다. 그 결과, 고농도 Si 도핑층(3d)이 Si농도가 
이상 
이하(바람직하게는 
이상 
이하)이어서 제1층(3a)과 제2층(3b)의 경계위치에서 Si농도가 최대가 되도록, 이들 제1층(3a)과 제2층(3b)에 걸쳐서 형성된다. 또, Si 농도는 Si 농도가 최대가 되는 양층경계위치에서 각 두께 방향으로, 각각 단조롭게 감소하는 프로파일이 된다. 또, 접합면측에 있어서 Si 농도가 
미만(바람직하게는
제1층(3a) 측에서는 InGaP의 성장과 Si 확산이 병렬적으로 진행하므로, 고농도 Si도핑층(3d)의 두께는 제1층(3a) 측에서 두껍게 되는 경향이 있다. 또, 본 실시형태에서는 제1층(3a)의 두께를 제2층(3b) 보다도 작게 설정하고 있고, 접합 공정에 있어서 접합 강도를 더욱 향상시키는 데 기여하고 있다. 또한, 접합 공정의 실시 전에 있어서, 제1층(3a) 표면(즉, 접합면)의 Si농도는 
미만(바람직하게는 
미만)에 머무르도록(즉, InGaP캡층(3c)가 형성되도록) 그 두께를 조정한다.
필요한 두께의 제1층(3a)의 성장이 끝나면, MO 가스 및 Si원 도펀트가스의 공급을 정지하고, 바이패스로(路)를 경유한 캐리어가스의 공급만 계속하면서, 적외선 램프에 의한 가열을 정지하여 실온(室溫)까지 냉각한다. 이 냉각 시에 있어서도 V족 원소원가스(
)의 공급은 계속되고, 성장한 InGaP의 분해억제가 도모되고 있다.
도 5로 되돌아가, 계속해서 공정 7에 도시한 것처럼, 고농도 Si도핑층(3d)을 가지는 InGaP 중간층(3)이 형성된 n형GaP 단결정기판(90)의, 상기 InGaP 중간층(3)의 제1주표면을 접합면으로서, 접합 대상층(50)의 제2주표면을 중첩하여 압박하고, 또한 400℃ 이상 700℃ 이하로 승온하여 접합 열처리를 한다(접합 열처리에서도 가압을 계속하도록 해도 괜찮다).
상기 접합 열처리 시에 있어서, 고농도 Si 도핑층(3d)의 Si는 접합면을 향하여 확산하고, 도 1에 도시한 것처럼, 접합면 근방의 Si농도가 높아진다. 이것이 접합 계면의 직렬저항저감, 또는 통전 개시 후에 있어서의 직렬저항의 변화대의 축소 등에 기여한다고 생각된다. 또한, 접합 후에 있어서는 접합면의 Si 농도가 
(또는 
)을 초과해도 지장없다(즉, 접합 공정이 완료된 최종적인 발광소자에 있어서는, Si농도가 
미만(또는
미만)이 되는 InGaP캡층(3c)이 소멸하는 경우가 있을 수 있다).
이상의 공정에 의해, 발광소자 제조용 반도체 웨이퍼가 완성된다. 그리고, 상기 발광소자 제조용 반도체 웨이퍼의 각 칩 영역에 진공증착법에 의해 광인출측 전극(9) 및 이면전극(20)을 형성하고, 또한 광인출측 전극(9) 상에 본딩패드(16)을 배치하고, 적당한 온도로 전극정착용의 베이킹을 실시한다. 그리고, 이 웨이퍼를 각 칩에 다이싱하고, 이면전극(20)을 Ag 페이스트 등의 도전성 페이스트를 사용하여 지지체를 겸한, 도시하지 않은 단자전극에 고착하는 한편, 본딩패드(16)와 별도로 단자전극에 걸쳐지는 형태로 Au제인 와이어(17)를 본딩하고, 또한 수지 몰드를 형성함으로써, 발광소자(100)가 얻어진다.
본 발명의 효과를 확인하기 위해, 고농도 Si 도핑층(3d)을 상기와 같이 형성하여 접합한 실시예의 발광소자 샘플과, 도 7의 기간(P2)을 생략하므로, 고농도 Si 도핑층(3d)을 형성하지 않았던 비교용인 발광소자 샘플을 각각 작성하고, 20mA 통전에 의해 통전개시된 직후의 순방향 전압(Vf)을 초기값으로 하고, 이 후, 통전을 계속한 때에 점점 감소해가는 Vf의 안정값까지의 순방향 전압 Vf의 감소대를 ΔVf로 하여 측정하였다. 그 결과, 비교예의 발광소자 샘플에 대하여 실시예의 발광소자 샘플은 Vf가 1∼4%, ΔVf가 10∼40% 로 각각 작게 되어 있고, 현저하게 개선되어 있는 것을 알았다.
Claims (12)
- Ⅲ-Ⅴ족 화합물 반도체로 되고,GaAs와 격자정합하는 조성을 가지는 AlGaInP로 각각 구성된 n형 클래드층, 활성층 및 p형 클래드층이 상기 기재 순서로 적층된 더블헤테로 구조를 가지는 발광층부를 가짐과 동시에, 제1주표면 측이 p형이 되고, 제2주표면 측이 n형이 되도록 정해진 접합 대상층의, 상기 제1주표면을 부분적으로 덮는 형상으로 광인출측 전극이 형성되는 한편, 상기 접합 대상층의 제2주표면에 상기 활성층 보다도 밴드갭 에너지가 큰 Ⅲ-Ⅴ족 화합물 반도체로 되는 n형 투명소자기판이 접합된 구조를 가지고,상기 투명소자기판과 상기 접합대상층의 일측에, 상대측과의 접합면을 형성함과 동시에, n형 도펀트가 되는 Si를 농화시킨 고농도 Si 도핑층이 상기 접합면 측에 형성된 InGaP 중간층이 형성되는 것을 특징으로 하는 발광소자.
- 제1항에 있어서,상기 n형 투명소자기판이 n형 GaP 단결정기판으로 구성되는 것을 특징으로 하는 발광소자.
- 제2항에 있어서,상기 고농도 Si 도핑층은 Si 농도가이상
이하인 것을 특징으로 하는 발광소자.
- 제1항 내지 제3항 중 어느 한 항에 있어서,상기 InGaP 중간층은 상기 접합면 측에 위치하는 제1층과, 상기 제1층과 반대측에 위치하는 제2층을 가지고,상기 고농도 Si 도핑층은 상기 제1층과 상기 제2층의 경계 위치에 Si 농도가 최대로 되고, 상기 위치에서 각 층 두께 방향으로 SI 농도가 단조롭게 단조롭게 감소하는 형태이고,상기 제1층과 제2층에 걸쳐서 형성되는 것을 특징으로 하는 발광소자.
- 제1항 내지 제4항 중 어느 한 항에 있어서,상기 InGaP 중간층은 상기 n형 투명결정기판의 제1주표면에 에피탁셜 성장되고,상기 InGaP 중간층의 제1주표면 측에 상기 고농도 Si 도핑층이 형성되어 있는 것을 특징으로 하는 발광소자.
- 제1항 내지 제5항 중 어느 한 항에 기재된 발광소자의 제조방법에 있어서,GaAs로 되는 성장용 단결정 기판의 제1주표면 상에 상기 접합 대상층을 에피 탁셜 성장하여 중간 적층체를 얻는 접합 대상층 성장공정과,상기 중간적층체로부터 상기 성장용 단결정 기판을 제거하는 기판제거공정과,상기 n형 투명소자기판의 제1주표면 또는 상기 성장용 단결정기판이 제거된 상기 접합 대상층의 제2주표면에 상기 InGaP 중간층을 에피탁셜 성장시킴과 동시에,상기 InGaP 중간층의 접합면 측에 상기 고농도 Si 도핑층을 형성하는 InGaP 중간층 성장공정과,상기 고농도 Si도핑층이 형성된 상기 InGaP 중간층의 접합면에서 상기 n형 투명소자기판과 상기 접합 대상층을 접합시키는 접합공정과,상기 공정 순서로 실시하는 것을 특징으로 하는 발광소자의 제조방법.
- 제6항에 있어서,상기 InGaP 중간층의 접합면의 Si농도는, 접합공정의 실시 전에 있어서미만으로 조정되어 이루어지는 것을 것을 특징으로 하는 발광소자의 제조방법.
- 제6항 또는 제7항에 있어서,상기 InGaP 중간층 성장공정에 있어서,상기 InGaP 중간층을 반응용기 내에서 상기 InGaP 중간층을 형성하는 화합물 반도체의 원료가스와 Si원도펀트가스를 유통시키는 것에 의해 MOVPE법으로 성장시킴과 동시에, 상기 InGaP 중간층을 이루는 화합물 반도체층을 미리 정해진 두께로 성장시킨 단계에서, 상기 반응용기에 공급하는 상기 원료가스의 상기 Si원도펀트 가스에 대한 상대유량을 감소시키는 것에 의해 상기 고농도 Si 도핑층을 상기 InGaP 중간층의 표층부에 형성하는 것을 특징으로 하는 발광소자의 제조방법.
- 제8항에 있어서,상기 InGaP 중간층 성장공정에 있어서,상기 고농도 Si 도핑층을 형성할 때에, 상기 반응용기에 상기 Si원도펀트가스의 공급을 계속한 채, 상기 원료가스의 공급을 정지하는 것을 특징으로 하는 발광소자의 제조방법.
- 제9항에 있어서,상기 고농도 Si 도핑층을 형성할 때, 상기 원료 가스 중 Ⅲ족원소원을 이루는 유기금속가스의 공급만 정지시키고, Ⅴ족원소원가스는 공급을 계속하는 것을 특징으로 하는 발광소자의 제조방법.
- 제9항 또는 제10항에 있어서,상기 InGaP 중간층 성장공정에 있어서,상기 고농도 Si 도핑층을 형성할 때, 상기 반응용기에 상기 Si원 도펀트 가 스의 절대공급유량을 증가시키는 것을 특징으로 하는 발광소자의 제조방법.
- 제6항 내지 제11항의 어느 한 항에 있어서,상기 InGaP 중간층 성장공정에 있어서,상기 InGaP 중간층 중 상기 원료가스의 공급 중단 전까지 성장된 부분을 제2층으로 하고,상기 원료가스의 공급을 재개 후에 성장된 부분을 제1층으로 하여, 상기 고농도 Si 도핑층을, Si 농도가이상
이하이어서 상기 제1층과 상기 제2층의 경계위치에 Si 농도가 최대가 되도록, 상기 제1층과 상기 제2층에 걸쳐서 형성함과 동시에, 상기 제1층의 상기 접합면측의 표층부를 상기 고농도 Si 도핑층보다도 Si 농도가 낮은 InGaP 캡층으로 이루어지고,
상기 접합공정에 있어서 상기 InGaP캡층의 표면에 상기 접합을 실시하는 것을 특징으로 하는 발광소자의 제조방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2006-156723 | 2006-06-05 | ||
| JP2006156723A JP4962840B2 (ja) | 2006-06-05 | 2006-06-05 | 発光素子及びその製造方法 |
| PCT/JP2007/060852 WO2007142071A1 (ja) | 2006-06-05 | 2007-05-29 | 発光素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090016495A true KR20090016495A (ko) | 2009-02-13 |
| KR101321985B1 KR101321985B1 (ko) | 2013-10-25 |
Family
ID=38801329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020087031664A KR101321985B1 (ko) | 2006-06-05 | 2007-05-29 | 발광소자 및 그 제조방법 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7960745B2 (ko) |
| EP (1) | EP2034527A1 (ko) |
| JP (1) | JP4962840B2 (ko) |
| KR (1) | KR101321985B1 (ko) |
| CN (1) | CN101454908B (ko) |
| TW (1) | TWI414077B (ko) |
| WO (1) | WO2007142071A1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170066352A (ko) * | 2014-10-06 | 2017-06-14 | 위스콘신 얼럼나이 리서어치 화운데이션 | 하이브리드 헤테로구조 발광 소자 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8692286B2 (en) | 2007-12-14 | 2014-04-08 | Philips Lumileds Lighing Company LLC | Light emitting device with bonded interface |
| US8299480B2 (en) * | 2008-03-10 | 2012-10-30 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device and method for manufacturing same, and epitaxial wafer |
| EP2579338B1 (en) | 2010-05-31 | 2019-08-07 | Nichia Corporation | Light-emitting device and manufacturing method therefor |
| EP2628183A4 (en) * | 2010-10-12 | 2014-04-02 | Alliance Sustainable Energy | III-V BAND WEAPONS IMPORTANT FOR OPTOELECTRONIC COMPONENTS OF HIGH EFFICIENCY |
| DE102017104719A1 (de) * | 2017-03-07 | 2018-09-13 | Osram Opto Semiconductors Gmbh | Strahlungsemittierender Halbleiterkörper und Halbleiterchip |
| CN108010996B (zh) * | 2017-11-29 | 2019-05-03 | 扬州乾照光电有限公司 | 一种AlGaInP发光二极管及其制作方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10214993A (ja) * | 1997-01-29 | 1998-08-11 | Hitachi Cable Ltd | エピタキシャルウエハおよびその製造方法並びに発光ダイオード |
| JP2000200924A (ja) * | 1999-01-05 | 2000-07-18 | Rohm Co Ltd | 半導体発光素子およびその製法 |
| JP2002111052A (ja) * | 2000-09-28 | 2002-04-12 | Toshiba Corp | 半導体発光素子及びその製造方法 |
| JP4091261B2 (ja) | 2000-10-31 | 2008-05-28 | 株式会社東芝 | 半導体発光素子及びその製造方法 |
| JP2004266039A (ja) * | 2003-02-28 | 2004-09-24 | Shin Etsu Handotai Co Ltd | 発光素子及び発光素子の製造方法 |
| JP4689153B2 (ja) * | 2003-07-18 | 2011-05-25 | 株式会社リコー | 積層基体および半導体デバイス |
| JP2005259912A (ja) * | 2004-03-10 | 2005-09-22 | Shin Etsu Handotai Co Ltd | 発光素子の製造方法 |
| JP4154731B2 (ja) * | 2004-04-27 | 2008-09-24 | 信越半導体株式会社 | 発光素子の製造方法及び発光素子 |
| JP2006156723A (ja) | 2004-11-30 | 2006-06-15 | Matsushita Electric Ind Co Ltd | 熱伝導性基板の製造方法 |
| US8692286B2 (en) * | 2007-12-14 | 2014-04-08 | Philips Lumileds Lighing Company LLC | Light emitting device with bonded interface |
-
2006
- 2006-06-05 JP JP2006156723A patent/JP4962840B2/ja active Active
-
2007
- 2007-05-29 TW TW096119096A patent/TWI414077B/zh active
- 2007-05-29 US US12/303,662 patent/US7960745B2/en active Active
- 2007-05-29 KR KR1020087031664A patent/KR101321985B1/ko active IP Right Grant
- 2007-05-29 WO PCT/JP2007/060852 patent/WO2007142071A1/ja active Application Filing
- 2007-05-29 EP EP07744286A patent/EP2034527A1/en not_active Withdrawn
- 2007-05-29 CN CN2007800194414A patent/CN101454908B/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170066352A (ko) * | 2014-10-06 | 2017-06-14 | 위스콘신 얼럼나이 리서어치 화운데이션 | 하이브리드 헤테로구조 발광 소자 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI414077B (zh) | 2013-11-01 |
| EP2034527A1 (en) | 2009-03-11 |
| TW200816520A (en) | 2008-04-01 |
| US20100270568A1 (en) | 2010-10-28 |
| JP4962840B2 (ja) | 2012-06-27 |
| US7960745B2 (en) | 2011-06-14 |
| CN101454908B (zh) | 2012-05-09 |
| JP2007324551A (ja) | 2007-12-13 |
| KR101321985B1 (ko) | 2013-10-25 |
| WO2007142071A1 (ja) | 2007-12-13 |
| CN101454908A (zh) | 2009-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100875396B1 (ko) | 발광소자 | |
| KR101321985B1 (ko) | 발광소자 및 그 제조방법 | |
| WO2020255976A1 (ja) | 半導体光デバイスの製造方法及び半導体光デバイス | |
| JP4974043B2 (ja) | 発光素子およびその製造方法 | |
| TWI389338B (zh) | A light-emitting element manufacturing method, a compound semiconductor wafer, and a light-emitting element | |
| JP5190411B2 (ja) | 半導体発光装置及び半導体発光装置の製造方法 | |
| JP2781097B2 (ja) | 半導体装置およびその製造方法 | |
| KR101476143B1 (ko) | 화합물 반도체 에피택셜 웨이퍼 및 그 제조방법 | |
| JP2004296707A (ja) | 発光素子の製造方法、複合透光性基板及び発光素子 | |
| TWI398021B (zh) | A method for producing a compound semiconductor substrate, a compound semiconductor substrate, and a light-emitting element | |
| TWI446574B (zh) | A compound semiconductor substrate, a light-emitting element using the same, and a method for producing a compound semiconductor substrate | |
| JP2004260109A (ja) | 発光素子の製造方法、複合透光性基板及び発光素子 | |
| JPH09172198A (ja) | 発光ダイオードおよびその製造方法 | |
| CN111433919B (zh) | 用于制造光电子半导体芯片的方法和光电子半导体芯片 | |
| JPH0945959A (ja) | 発光素子 | |
| JP4594993B2 (ja) | 半導体発光素子及びその製造方法 | |
| JP2005235801A (ja) | 半導体発光素子の製造方法 | |
| JP2010219320A (ja) | 発光素子の製造方法及び発光素子 | |
| JP2005235799A (ja) | 半導体発光素子用エピタキシャルウェハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160921 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170920 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20181004 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20191001 Year of fee payment: 7 |