TWI353026B - - Google Patents
Download PDFInfo
- Publication number
- TWI353026B TWI353026B TW097102041A TW97102041A TWI353026B TW I353026 B TWI353026 B TW I353026B TW 097102041 A TW097102041 A TW 097102041A TW 97102041 A TW97102041 A TW 97102041A TW I353026 B TWI353026 B TW I353026B
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- semiconductor
- impurity region
- impurity
- semiconductor device
- Prior art date
Links
- 239000012535 impurity Substances 0.000 claims description 368
- 239000004065 semiconductor Substances 0.000 claims description 364
- 238000000034 method Methods 0.000 claims description 94
- 239000007789 gas Substances 0.000 claims description 80
- 239000000758 substrate Substances 0.000 claims description 61
- 238000004519 manufacturing process Methods 0.000 claims description 49
- 239000007943 implant Substances 0.000 claims description 44
- 230000008569 process Effects 0.000 claims description 44
- 125000006850 spacer group Chemical group 0.000 claims description 20
- 239000004020 conductor Substances 0.000 claims description 18
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 11
- 229910052796 boron Inorganic materials 0.000 claims description 10
- 229910052732 germanium Inorganic materials 0.000 claims description 9
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 9
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 claims description 3
- 229910000070 arsenic hydride Inorganic materials 0.000 claims description 3
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 2
- 238000010790 dilution Methods 0.000 claims 1
- 239000012895 dilution Substances 0.000 claims 1
- 238000009396 hybridization Methods 0.000 claims 1
- 239000002002 slurry Substances 0.000 claims 1
- 238000002513 implantation Methods 0.000 description 45
- 150000002500 ions Chemical class 0.000 description 27
- 239000002994 raw material Substances 0.000 description 18
- 241000894007 species Species 0.000 description 15
- 230000000694 effects Effects 0.000 description 12
- 230000004048 modification Effects 0.000 description 12
- 238000012986 modification Methods 0.000 description 12
- 230000008859 change Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 11
- 239000000463 material Substances 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 10
- 150000003254 radicals Chemical class 0.000 description 8
- 230000007246 mechanism Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 230000007935 neutral effect Effects 0.000 description 5
- 239000000523 sample Substances 0.000 description 5
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 238000012937 correction Methods 0.000 description 3
- 230000000875 corresponding effect Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000001307 helium Substances 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000001179 sorption measurement Methods 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 2
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 2
- 210000000746 body region Anatomy 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 241000251468 Actinopterygii Species 0.000 description 1
- 241000218645 Cedrus Species 0.000 description 1
- 241000196324 Embryophyta Species 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 241001494479 Pecora Species 0.000 description 1
- 235000006040 Prunus persica var persica Nutrition 0.000 description 1
- 240000006413 Prunus persica var. persica Species 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052792 caesium Inorganic materials 0.000 description 1
- TVFDJXOCXUVLDH-UHFFFAOYSA-N caesium atom Chemical compound [Cs] TVFDJXOCXUVLDH-UHFFFAOYSA-N 0.000 description 1
- 210000000078 claw Anatomy 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000010828 elution Methods 0.000 description 1
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000002496 gastric effect Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000003032 molecular docking Methods 0.000 description 1
- 230000000877 morphologic effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000008433 xiaoji Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
1353026 __ 月Θ曰修(Η)正替換頁
九、發明說明： -—-J 【發明所屬之技術領域】 本發明係關於半導體裝置及其製造方法。特別是，關於 基板上具有鰭形狀半導體區域之三維結構的半導體裝置及 其製造方法。 【先前技術】 近年來，伴隨著半導體裝置的高積體化、高功能化以及 高速化，對半導體裝置的微細化要求越來越高。於是，為 了減少電晶體在基板上的佔有面積而提出了各種各樣的元 件結構。其中，具有鰭式結構的場效電晶體倍受關注。該 具有縛式結構的場效電晶體一般被稱為縛式FET(fieid effect transistor)，具有由垂直於基板主面之薄壁（fin)狀半 導體區域構成的活性區域。在該鰭式FET中，因為能夠用 半導體區域的側面作通道面用，所以能夠使電晶體在基板 上的佔，有面積減少（參考例如專利文獻1，非專利文獻〇。 圖16(a)〜圖16(d)是顯示習知之鰭式FET的結構的圖，圖 16(a)是要部平面圖’圖i6(b)是圖i6(a)之a_a線的要部剖 面圖’圖16(c)是圖16(a)之B-B線的要部剖面圖，圖16(d)是 圖16(a)之C-C線的要部剖面圖。 如圖16(a)〜圖16(d)所示，習知之鰭式FET具有：由矽構 成的支持基板101、由形成在支持基板101上的氧化矽構成 的絕緣層102、在絕緣層1〇2上形成為鰭形狀的半導體區域 (以下稱其為"鰭式半導體區域"）l〇3a〜i〇3d、在鰭式半導體 區域103a〜l〇3d上夾著閘極絕緣膜i〇4a〜l〇4d形成的閘電極 128345-1000518.doc K53026 105、 形成在閘電極105的側面上的絕緣性側壁間隔物 106、 形成在鰭式半導體區域103a〜103d之夾著閘電極1〇5 的兩側區域的延伸區域1〇7、以及形成在鰭式半導體區域 103a〜103d之夾著閘電極105與絕緣性側壁間隔物1〇6的兩 側區域的源極·汲極區域117。鰭式半導體區域i〇h〜1们d 係配置在絕緣層102上且在閘極寬度方向上以—定間隔排 列著。閘電極105形成為在閘極寬度方向上跨越鰭式半導 體區域103a〜l〇3d。延伸區域107，係由形成在各個鰭式半 導體區域103a〜103d之上部的第一雜質區域1〇7&與形成在 各個鰭式半導體區域103a〜1〇3d之侧部的第二雜質區域 107b構成。源極•汲極區域117，係由形成在各個鰭式半 導體區域103a〜l〇3d之上部的第三雜質區域117&與形成在 各個鰭式半導體區域1〇3a〜1〇3d之側部的第四雜質區域 117b構成。值得一提的是，省略了 口袋區域的說明及圖 圖17(a)〜圖17(d)是按製程順序顯示習知之半導體裝置之 製造方法的要部剖面圖。補充說明一下，圖i7(a)〜圖17(d) 對應於圖16(a)中之C-C線的剖面結構。而且，圖17(a)〜圖 17⑷中，用κ固符號來表示與圖16⑷〜圖16⑷所示的結 構相同的構成要素，重複說明省略不提。 首先，如圖17(a)所示，準備絕緣層上覆石夕（SOI : Silicon on Insuiator)基板，該基板在由石夕構成的支持基板上形 成有由氧化石夕構成的絕緣層1〇2，且在絕緣層102上且備由 石夕構成的半導體層。之後’將該半導體層圖案化來形成將 128345-991210.doc 1353026 會成為活性區域的鰭式半導體區域103b。 接著，如圖17(b)所示，在鰭式半導體區域1〇3b的表面 形成閘極絕緣膜104之後，再跨越支持基板1〇2上的整個上 表面形成多晶矽膜105A。 接著’如圖17(c)所示，依序對多晶矽膜丨〇5八與閘極絕 緣膜104進行蝕刻’在鰭式半導體區域1〇3b上夾著閘極絕 緣膜104b形成閘電極105。之後，再以閘電極1 〇5為屏蔽 (mask)將雜質離子植入半導體區域1〇3b，形成延伸區域 107及口袋區域（省略圖示）。 接著’如圖17(d)所示’跨越支持基板102上的整個上表 面形成絕緣膜之後’再以非等向性乾姓刻對該絕緣膜進行 回# (etch back)以在閘電極1 〇5的側面上形成絕緣性側壁間 隔物106。之後，再以閘電極1〇5與絕緣性側壁間隔物1〇6 為屏蔽將雜質離子植入半導體區域l〇3b，形成源極·汲極 區域117。 藉助以上製程，便能夠獲得具有在鰭式半導體區域1〇3]3 上夹著閘極絕緣膜104b形成的閘電極1〇5的鰭式 MISFET(金屬絕緣物半導體場效電晶體：metal insulator semiconductor field effect transistor)。 [專利文獻1 ]
曰本公開特許公報特開2006-196821號公報 [非專利文獻 D.Lenoble等、Enhanced performance of PMOS MUGFET via integration of conformal plasma-doped source/drain extensions 、 2006 Symposium on VLSI 128345-991210.doc Γ353026 、 第097102041號專利申請案 • 中文說明書替換頁(1〇〇年5月）
Technology Digest of Technical Papers ' p.212 【發明内容】 . [解決問題] ， 然而’問題疋’根據則述的專利文獻1或者非專利文獻1 等所公開的習知半導體裝置之製造方法，無法獲得所希望 的電晶體特性。 本發明正是為解決所述問題而研究開發者，其目的係在 於：在具有鰭式半導體區域的半導體裝置中獲得所希望之 胃特性。 [解決手段] 為達成前述目的，本案發明人對為什麼根據習知之鰭式 FET的製造方法不能獲得所希望的電晶體特性進行了研究 探討，得到了以下的見解。 圖18(a)是顯示專利文獻丨中的形成鰭式FET的延伸區域 之製程的要部剖面圖；圖18(b)是顯示非專利文獻i中的形 Φ 成鰭式FET的延伸區域之製程的要部剖面圖。補充說明一 下，圖18(a)與圖18(b)對應於圖16(3)中的BB線的剖面結構 (形成絕緣性側壁間隔物1〇6之前）。而且，圖18(a)〜圖i8(b) 中，用同一個符號來表示與圖16(a)〜圖16(d)所示的結構相 同的構成要素’重複說明省略不提。 如圖18(a)所示，在專利文獻丨所公開的方法中，為了不僅 在鰭式半導體區域103a〜103d的上表面導入雜質，在鰭式半 導體區域1〇33〜1〇3(1的側面也導入雜質係藉助離子植入以 相對鉛直方向朝著不同的一側傾斜的植入角度將離子 128345-1000518.doc 1353026 月ί 8日修(^)正替換頁 l〇8a與l〇8b植入鰭式半導體區域1〇3a〜1〇3d，來形成延伸 區域107。此情形下，在鰭式半導體區域i〇3a〜1〇3d之上部 形成離子108a與l〇8b皆植入而構成的第一雜質區域1〇7&。 然而，在鰭式半導體區域1〇3a〜1〇3d的各個側部卻形成僅 植入離子108a或者l〇8b而構成的第二雜質區域1〇7b ^也就 是說，在離子l〇8a的摻雜量與離子1〇813的摻雜量相等之情 形，第一雜質區域l〇7a的植入摻雜量成為第二雜質區域 l〇7b的植入摻雜量的2倍。 如圖l8(b)所示，在非專利文獻1中所公開的方法中，利 用電漿摻雜法在鰭式半導體區域〇3d形成延伸區域 107。在利用電漿摻雜法進行雜質植入的情形下，在鰭式 半導體區域103a〜l〇3d之上部，形成植入摻雜量由植入離 子l〇9a、吸附種（氣體分子、游離基等中性種）1〇9b以及藉 助濺鍍而脫離鰭式半導體區域1〇33〜1〇3(1的雜質1〇%之平 衡決定的植入摻雜量的第一雜質區域1〇7&。然而，鰭式半 導體區域103a〜l〇3d的各個侧部的植入摻雜量受植入離子 l〇9a、濺鍍帶來的脫離雜質1〇9(；的影響很小形成的是植 入摻雜量主要由吸附種1〇913決定的第二雜質區域1〇7b。結 果是，第一雜質區域1〇73的植入摻雜量比第二雜質區域 107b的植入摻雜量高出例如25%。 综上所述，根據習知之鰭式FET的延伸區域的形成方 法，形成在鰭式半導體區域103a〜103d之上部的第一雜質 區域107a的植入摻雜量比形成在鰭式半導體區域 103a〜103d之側部的第二雜質區域1〇7b的植入摻雜量高； 128345-1000518.doc 1.353026
第二雜質區域107b的接合深度比第一雜質區域1〇7&的接合 深度淺。是以，第一雜質區域1〇7a的薄片電阻（sheet resistance)、比電阻或者擴展電阻（spreading 第二雜質區域107b的薄片電阻、比電阻或者擴展電阻低。
補充說明一下，若假定對象物的薄片電阻是以、電阻率 (比電阻）是P、厚度（接合深度）是t、擴展電阻是pw，則 Rs=p/t。而且，如廣為人知之測量擴展電阻時的關係式 pW=CFxkxP/2t所表示的一樣，因為電阻率（比電阻一與擴 展電阻pw基本上是1對1的關係，所以能夠表示為 Rsocpw/t’即RS與pw/t成正比。前述關係式中，cf是考慮 了擴展電阻Pw之體積效果後的補正項（無補正時CF=1)，k 疋考慮了探針與試料之間的蕭基障壁的極性依賴性後的補 正項（例如在試料是p型矽之情形，k=1 :在試料是n型矽之 情形’ k=l〜3)，r是探針頂端的曲率半徑。
在使具有這樣的延伸結構的鰭式FET動作之情形，因為 流過延伸區域107之電流集中在植入摻雜量比第二雜質區 域107b高，亦即薄片電阻較低的第一雜質區域1〇7a，無法 獲得所希望的電晶體特性，此乃問題。 在習知之鰭式FET中，係利用與延伸區域相同的離子植 入法、電漿摻雜法來形成源極•汲極區域。因此，源極· 沒極區域117中’亦係形成在鰭式半導體區域i〇3a〜1〇3d之 上部的第三雜質區域117a的植入摻雜量比形成在鰭式半導 體區域103a〜103d之側部的第四雜質區域117b的植入摻雜 量高；第四雜質區域117b的接合深度比第三雜質區域117a 128345-1000518.doc 1353026 k年S"月/ ?曰修正替換頁 第097102041號專利申請案 中文說明書替換頁(100年5月） 的接合深度淺。在使具有這樣的源極•汲極結構的鰭式 FET動作之情形’流過源極•汲極區域I〗？的電流隼中在植 入摻雜量比第四雜質區域117b高，亦即薄片電阻較低的第 二雜質區域117a，所以無法獲得所希望的電晶體特性，此 乃問題。 根據前述見解，本案發明人發明的半導體裝置及其製造 方法是這樣的，該半導體裝置所具備的雜質區域在鰭式半 導體區域之側部的植入摻雜量大於或等於在韓式半導體區 域之上部的植入摻雜量。特別是，在鰭式FET中因為有 時候，形成在鰭式半導體區域之側部的雜質區域的寬度在 延伸區域與源極•汲極區域的閘極寬度方向上的寬度令所 佔有的百分比大於或等於鳩，所以非常重要的就是：使 形成在鰭式半導體區域之側部的雜質區域的植入摻雜量大 於或等於形成在韓式半導體區域之上部的雜質區域的植入 推雜量。換句話說，非常重要的就是：使形成在韓式半導 體區域之側部的#質區域的比電⑯、擴展電阻或者薄片電 阻小於或者等於形成在韓式半導體區域之上部的雜質區域 的比電阻、擴展電阻或者薄片電阻。 換句話說，本發明所關係之第一半導體裝置，其具備·· 形成在支持基板上且具有上表面與側面的第一半導體區 域、形成在前述第-半導體區域之上部的第一導電型之第 D -雜質區域、以及形成在前述第一半導體區域之側 -導電型之第二雜質區域。前述第二雜質區域的比電阻小 於或等於前述第一雜質區域的比電阻。 128345-1000518.doc Γ353026 如年亡月/<?曰修^正替換頁 ^ 第097102041號專利申請案 中文說明書替換頁(1〇〇年5月） 補充說明一下，若形成在具有上表面及側面的第一半導 體區域亦即鰭式半導體區域之側部的第二雜質區域的植入 • 換雜量是形成在藉式半導體區域之上部的第一雜質區域的 . 植入摻雜量的80%左右以上（更好的是90。/。），則與習知技 術相比’能夠使電晶體特性有一個顯著的改善。 若"鰭式半導體區域之側面高度鰭式半導體區域之上 表面在閘極寬度方向上的寬度"(以下稱其為縱橫比)小則 即使第二雜質區域的植入摻雜量比第一雜質區域的植入摻 雜量小-些’ t晶體特性也不會惡化。另一方面，隨著該 縱橫比增大，使第二雜質區域的植入摻雜量大於或等於第 一雜質區域的植入摻雜量的必要性便增加。 可以如此，本發明之第一半導體裝置中，前述第二雜質 區域之接合深度大於或等於前述第一#質區肖的接合深 度。 可以如此，本發明之第一半導體裝置中，前述第一半導 體區域具有鰭形狀。 可以如此，本發明之第一半導體裝置十，前述第一半導 體區域形成在形成在前述支持基板上的絕緣層上。 本發明之第一半導體裝置中，進—步具備··形成在前述 第一半導體區域之規定部分的至少側面上的間極絕緣膜、 以及形成在前述閘極絕緣膜上的閉電極。前述第一雜質區 域及前述第二雜質區域，形成在前述第__半導體區域的前 述規定部分以外之其它部分。若如此，便能夠構成·鰭式 而。此情形下可以如此，在前述第一半導體區域的前述 128345-1000518.doc •13- 1353026 第09Ή02041號專利申請案 Γ. . 7^--- 中文說明書替換頁(100年5月）日修(^)正替換頁 規定部分之上表面上也形成有前述閘極絕緣冑；前述第一 雜質區域及前述第二雜質區域可以是p型延伸區域。還可 以如此，進一步具備：形成在前述閘電極之側面上的絕緣 性側壁間隔物、形成在前述第一半導體區域之上部的第一 導電型的第三雜質區域、以及形成在前述第一半導體區域 之側部的第-導電型的第四雜質區域。前述第三雜質區域 及前述第四雜質區域，係形成在前述第一半導體區域之前 述其它部分中位於前述絕緣性側壁間隔物外側的部分；前 述第四雜質區域的比電阻小於或等於前述第三雜質區域的 比電阻。此時，可以如此’前述第三雜質區域及前述第四 雜質區域是P型源極•汲極區域。還可以進一步具備形成 在前述閘電極之側面上的絕緣性側壁間隔物；前述第一雜 質區域及前述第二雜質區域，係形成在前述第一半導體區 域之前述其它部分中位於前述絕緣性側壁間隔物外側的部 刀。此時，可以如此，前述第一雜質區域及前述第二雜質 區域是P型源極•汲極區域。以上之情形，若前述第一半 導體區域之側面高度比前述第一半導體區域之上表面在閘 極寬度方向上的寬度大，便能夠獲得本發明所帶來的顯著 效果》 本發明所關係之第二半導體裝置，其具備：形成在支持 基板上且分別具有上表面與側面的複數半導體區域、形成 在前述複數半導體區域中之各個半導體區域之上部的第— 導電型的第一雜質區域、以及形成在前述複數半導體區域 中之各個半導體區域之側部的第一導電型的第二雜質區 128345.1000518.doc -14· B53026 月/?日修(<)正替換頁 、 第097102041號專利申請案 中文說明書替換頁(1〇〇年5月） 域。所述第二雜質區域的比電阻小於或等於前述第一雜質 區域的比電阻。 可以如此，本發明之第二半導體裝置中，進一步具備： 夾著閘極絕緣膜形成在前述複數半導體區域中之各個半導 體區域上的閘電極，前述閘電極在閘極寬度方向上跨越前 述複數半導體區域。若如此，則能夠構成鰭式FET。此時 ° 此則述第一雜質區域及前述第二雜質區域是p型
延伸區域或者是p型源極·汲極區域。 〇 此本發明之第二半導體裝置中，進一步具備連 接刚逃複數羊導體區域中之各個半導體區域在間極長度方 向上的兩端部的第三半導體區域。 ▲本發明所關係之半導體裝置之製造方法，是一用以製造 =本發明的第1者第二半導體裝置的方法，其具備： 體區试，I支持基板上形成具有上表面與側面的第一半導 質：入二程(b)’利用電漿摻雜法將第-導電型的雜 域“—半導體區域’藉此’在前述第-半導體區 二=成:一雜質區域，並在前述第-半導體區域之 為第一摻噹曰’質£域。在前述製程(b)，在植入摻雜量成 掺雜量二條件τ實施電漿摻雜法後，再在植入 下實施電襞摻雜法。 《第-掺雜！的第二條件 俠刁話說 電 實 想撿桃 I導體裝置之製造方法具肩 漿摻雜法來控制植入播 ..π _ 饺雑里的特徵。能夠藉由在杉 施回火，控制植入摻雜 里以使將潯片電阻控制為期 128345-10005] 8 d〇c -15- 1353026 ㈣年ί月丨如修(&正替換頁 第0ST7102041號專利申請案 中文說明書替換頁(100年5月） 具體而言’若在進行電漿摻雜時，將原料氣體提供至電 漿中，電漿中便會存在游離基，離子，或者原料氣體的構 成分子、該分子分解後所獲得的分子或原子。本發明是本 案發明人將以下四個性質應用到鰭式FET等三維元件中所 得到的方法。具體而言， (1) 電漿中的離子基本上垂直於基板主面入射。 (2) 電漿中的氣體分子、游離基等令性種自相對於基板 主面隨機的方向入射 (3) 在半f體區域側面幾乎不《濺鐘導致之脫離雜質的 影響 以上三個特性是這些離子、氣體分子以及游離基等本來所 具有的性質’以下的性質（4)是本案發明人新發現的、複數 不同的條件下電漿摻雜所特有的性質， (4)實施複數不同的複數條件下的電衆摻雜之際，在半 導體區域上表面摻雜的影響錢㈣影響達到平衡所決定 的植入摻㈣’也就是說’薄片電阻的水準僅僅依賴於最 終階段的電轉雜條件，不依賴㈣途的條件。本發明的 在植入摻雜量成為第一摻雜量的第-條 電轉雜法後’再在植入推雜量成為比前述第一 摻雜里小之第二摻雜量的第二 β IV 怵仟下實知電漿摻雜法"。 疋 半導體區域上部的植入摻雜吾宜 盆m 量基本上由低摻雜量的 第一條件決定，另一方面， 等體區域側部的植入摻雜量 基本上由鬲摻雜量的第一條件 、，·°果疋，能夠獲得具 備在半導體區域側部的植入摻 里大於或等於半導體區域 128345-1000518.doc Γ353026 ___ 、ί=2ί44;ί^月)修知㊉ 上部的植入摻雜量之雜質區域的半導體裝置，換句話說， 能夠獲得具備在半導體區域側部具有較低的薄片電阻的雜 . 質區域的半導體裝置。因此，即使例如形成在鰭式半導體 . 區域側部的雜質區域的寬度在鰭式FET的延伸區域及源 極•汲極區域的閘極寬度方向的寬度中所佔有的百分比變 大’也能夠獲得所希望的電晶體特性。 本發明的半導體裝置之製造方法中，前述製程（b)，係 φ 使用由含有前述雜質的氣體構成的電漿進行，前述第一條 件下之前述氣體的濃度比前述第二條件下之前述氣體的濃 度高。若如此，則能夠可靠地使第二條件的植入摻雜量小 於第一條件下的植入掺雜量。 本發明的半導體裝置之製造方法中，前述製程（b)之 後，則述第二雜質區域的植入摻雜量大於或等於前述第一 雜質區域的植入摻雜量》若如此，則能夠很好地收到前述 效果。 # 可以如此，本發明的半導體裝置之製造方法中，進一步 具備：在前述製程⑷之前，在前述支持基板上形成絕緣層 的製程。在前述製程（a)’在前述絕緣層上形成前述第一半 導體區域。 可以如此，本發明的半導體裝置之製造方法中，前述第 一半導體區域的㈣面是垂直於前述第-帛導體區域之上表 面的面。 可以如此，本發明的半導體裝置之製造方法中，在前述 第-雜質區域，與在前述第一條件下實施電聚捧雜法時的 128345-1000518.doc •17- 1353026 丨碑S月丨細繚正替換頁 植入換雜量相比’在前述第：條件下實施電聚摻雜法時的 植入掺雜量減少。 可以如此，本發明的半導體裝置之製造方法中，前述製 程（b)，係使用由含有前述雜質的氣體構成的電漿進行， 含有前述雜質的氣體含有由硼原子與氫原子構成的分子 BmHn(m、η是自然數）。 可以如此，本發明的半導體裝置之製造方法中前述製 程（b)’係使用由含有前述雜質的氣體構成的電漿進行，含 有前述雜質的氣體是用稀有氣體將含有硼原子的分子稀釋 後獲得的氣體。 可以如此，本發明的半導體裝置之製造方法中，前述製 程（b)’係使用由含有前述雜質的氣體構成的電漿進行， 含有前述雜質的氣體是用氦將含有前述雜質的分子稀釋 後所獲得的氣體。 可以如此’本發明的半導體裝置之製造方法中，前述製 程（b)，係使用由含有前述雜質的氣體構成的電漿進行，含 有前述雜質的氣體是B2H6與He之混合氣體。此情形下，若 前述混合氣體中的B2H6的質量濃度在0.01 %以上且1%以 下，則能夠很容易地將硼導入第一半導體區域中。相反， B2H6的氣體濃度不足〇.〇1 α/β之情形，難以導入足夠量的 硼；B2H6的氣體濃度大於1 %之情形，則含有硼的沈積物 容易附著在基板表面。 可以如此，本發明的半導體裝置之製造方法中，前述製 程（b)，係使用由含有前述雜質的氣體構成的電漿進行’含 12834S-1000518.doc 18 · Γ353026
' 第097102041號專利申請案 . 中文說明書替換頁(1〇〇年5'月） 有前述雜質的氣體含有BF3、AsH3或者pH3 可以如此，本發明的半導體裝置之製造方法中，進一步 •具備以下製程，即在前述製程⑻之前，在各種條件下用電 • ㈣雜法將前述雜質植入設有與前述第-半導體區域同樣 的=導體區域之複數虛擬基板中的每一個虛擬基板中的該 半導體區域，將形成在該半導體區域之側部的雜質區域的 薄片電阻成為期待值時的條件決定為前述第一條件並將 _ =成在該半導體區域之上部的雜質區域的薄片電阻成為期 待值時的條件決定為前述第二條件。 本發明所關係之其它半導體裝置之製造方法，其具備： 利用電紫摻雜法將第一導電型的雜質植入半導體區域，藉 2，在前料導體區域形成雜質區域的製程，形成前述雜 之製程具借：製程⑷，在植人摻雜量成為第一換雜 :的第了條件τ實施電轉雜法，以及製程⑻，在前述製 °之後在植入摻雜量成為比前述第一摻雜量小的第二 摻雜量的第二條件下實施電漿摻雜法。 - 依照本發明所關係之其它半導體裝置之製造方法，在形 ^具：第二擦雜量的雜質區域之情形，在植入摻雜量成為 雜旦广的第一條件下實施電漿換雜法後，再在植入摻 雜里成為比前述第一娘独曰 第推雜置小之第二摻雜量的第二條件下 貫施電漿摻雜法。藉此，鱼僅 ^ 货一 ’、僅利用成為刖述第二摻雜量的 =条：實施電浆摻雜法形成雜質區域的情形相比，能夠 使電漿摻雜時間更短。 本發明所關係之第三半導體裝置，其具備：形成在支持 128345-1000518.doc -19· 1353026 丨ee年ξ月ίδ cj修(^)正替換頁 第097102041號專利申請案 中文說明書替換頁(100年5月）_ 基板上且具有上表面與側面的第一半導體區域形成在前 述第一半導體區域之上部的第一導電型的第一質區域、 以及形成在前述第一半導體區域之側部的第一導電型的第 二雜質區域。前述第二雜質區域的薄片電阻小於或等於前 述第一雜質區域的薄片電阻。 本發明所關係之第四半導體裝置，其具備：形成在支持 基板上且具有上表面與側面的第一半導體區域、形成在前 述第一半導體區域之上部的第一導電型的第一雜質區域、 以及形成在前述第一半導體區域之側部的第一導電型的第 二雜質區域。前述第二雜質區域的擴展電阻小於或等於前 述第一雜質區域的擴展電阻。 [發明之效果] 根據本發明，因為能夠獲得具備在鰭式半導體區域之側 部的植入摻雜量大於或等於在鰭式半導體區域之上部的植 入摻雜量的雜質區域的半導體裝置，亦即，能夠獲得具備 在鰭式半導體區域之侧部薄片電阻較低的雜質區域的半導 體裝置，所以能夠防止鰭式FET等三維元件的特性惡化。 【實施方式】 以下，參考附圖對本發明第一實施形態所關係之半導體 裝置之結構加以說明。 — 圖1(a)〜圖1(d)是本發明第一實施形態所關係之半導體襞 置，具體而言，具有鰭式FET之半導體裝置的結構的圖^ 圖1⑷是要部平面®，圖Ub)是目1⑷之A_A線的要部剖面 圖，圖1(c)是圖i(a)之B_B線的要部剖面圖，圖1(句是圖 128345-10005J8.doc -20· 1*353026 月日修φ正替換頁 . 第097102041號專利申請案 中文說明書替換頁(100年5月） 1(a)之C-C線的要部刮面圖 如圖1(a)到圖1(d)所示，該實施形態之鰭式FET具備：由 . 例如矽構成的支持基板11、由形成在支持基板11上的例如 氧化矽構成的絕緣層12、形成在絕緣層12上的鰭式半導體 區域13a〜13d、在鰭式半導體區域13a〜13d上夹著由例如氮 化氧化矽構成的閘極絕緣膜14a〜14d形成的閘電極15、形 成在閘電極15的侧面上的絕緣性側壁間隔物16、形成在韓 • 式半導體區域13a~13d之夾著閘電極15的兩側區域的延伸 區域17、以及形成在鰭式半導體區域13a〜13d之夾著閘電 極1 5與絕緣性侧壁間隔物16的兩側區域的源極•没極區域 27。各個韓式半導體區域13a〜13d ’在閘極寬度方向上的 寬度a是例如30 nm左右，在閘極長度方向上的寬度b是例 如200 nm左右’高度（厚度）c是例如5〇 nm左右，各個鰭式 半導體區域13a〜13d，係配置在絕緣層12上且在閘極寬度 方向上以間隔d(例如60 nm左右）排列著。補充說明一下， # 鰭式半導體區域13a〜13d之上表面與側面可以相互垂直， 也可以相互不垂直。閘電極15形成為在閘極寬度方向上跨 越鰭式半導體區域13a〜13d。延伸區域17，係由形成在各 個鰭式半導體區域13a〜13d之上部的第—雜質區域Ha與形 成在各個鰭式半導體區域13a〜13d之側部的第二雜質區域 17b構成。源極•汲極區域27，係由形成在各個鰭式半導 體區域13a〜13d之上部的第三雜質區域^與形成在各個韓 f半導體區域13a〜13d之侧部的第四雜質區域m構成。值 得一提的是，省略了口袋區域的說明及圖示。 128345-1000518.doc -21 · 1353026 ___ 《月$日修(^)正替換頁 該實施形態的特徵如下。換句話說，形成在鰭式半導體 C域側部的第一雜質區域17b的植入摻·雜量被設定為大於 或等於形成在鰭式半導趙區域上部的第一雜質區域的 植入摻雜量◊是以’能夠將構成延伸區域17的第二雜質區 域17b的薄片電阻設定得小於或等於第一雜質區域【π的薄 片電阻。因此，即使形成在鰭式半導體區域側部的第二雜 質區域17b的寬度在延伸區域17的閘極寬度方向的寬度中 所佔有的百分比變大，也能夠獲得所希望的電晶體特性。 同樣，形成在鰭式半導體區域側部的第四雜質區域27b的 植入摻雜量被設定為大於或等於形成在鰭式半導體區域上 部的第三雜質區域27a的植入摻雜量。是以，能夠將構成 源極•汲極區域27的第四雜質區域27b的薄片電阻設定得 小於或等於第三雜質區域27a的薄片電阻。因此，即使形 成在縛式半導體區域側部的第四雜質區域27b的寬度在源 極•汲極區域27的閘極寬度方向的寬度中所佔有的百分比 變大，也能夠獲得所希望的電晶體特性。 如上所述，第二雜質區域17b(第四雜質區域27b)的薄片 電阻設定得小於或等於第一雜質區域17a(第三雜質區域 27a)的薄片電阻，但將第二雜質區域17b(第四雜質區域 27b)的比電阻或者擴展電阻設定得小於或等於第一雜質區 域17a(第三雜質區域27a)的比電阻或者擴展電阻，也能夠 收到同樣的效果。此處，若假定對象物的薄片電阻是Rs、 電阻率（比電阻）是p、厚度（接合深度）*t、擴展電阻是 pw，則Rs=p/t。而且，因為電阻率（比電阻）p與擴展電阻 128345-1000518.doc •22- Γ353026
、 第097102041號專利申請案 中文說明書替換頁(100年5月) PW基本上是1對1的關係，所以能夠表示為Rs〇cpw/t，即Rs 與pw/t成正比。以下說明中，主要使用"薄片電阻"來加以 說明，有關電阻大小關係之時，可以將"薄片電阻，，理解為 ••比電阻"或者"擴展電阻"。 補充說明一下，該實施形態中，若形成在鰭式半導體區 域側部的第二雜質區域17b的植入摻雜量是形成在籍式半 導體區域上部的第一雜質區域17&的植入摻雜量的8〇%左右 以上（更好的是90%)，則與習知技術相比，能夠使電晶體 特性有一個顯著的改善。同樣，若形成在鰭式半導體區域 側部的第四雜質區域27b的植入掺雜量是形成在鰭式半導 體區域上部的第三雜質區域27&的植入摻雜量的8〇%左右以 上（更好的是90%)，則與習知技術相比，能夠使電晶體特 性有一個顯著的改善。 該實施形態中，若"鰭式半導體區域之側面高度,7"韓式 半導體區域之上表面的閘極寬度方向的寬度"（以下稱其為
縱橫比）小，則即使第二雜質區域17b的植入摻雜量比第一 雜質區域17a的植入摻雜量小一些，電晶體特性也不會惡 化。也就是說，即使第二雜質區域17b的薄片電阻、比電 阻或者擴展電阻比第一雜質區域17a薄片電阻、比電阻或 者擴展電阻大一些（例如10%左右以下），電晶體特性也不 會惡化。另一方面，隨著該縱橫比增大，使第二雜質區域 17b的植人摻雜量大於或等於第―雜質區域17&的植入換雜 量的必要性便增加’也就是說’使第二雜質區域m的薄片 電阻、比電阻或者擴展電阻小於或等於第_雜質區域 128345-10005i8.doc •23· 1353026
17a的薄片電阻、比電阻或者擴展電阻的必要性增加。同 樣，若該縱橫比小，則即使第四雜質區域27b的植入摻雜 量比第三雜質區域27a的植入摻雜量小一些，電晶體特性 也不會惡化。也就是說，即使第四雜質區域271>的薄片電 阻、比電阻或者擴展電阻比第三雜質區域27a薄片電阻、 比電阻或者擴展電阻大一些（例如1〇%左右以下），電晶體 特性也不會惡化。另一方面，隨著該縱橫比增大，使第四 雜質區域27b的植入摻雜量大於或等於第三雜質區域27&的 植入摻雜量的必要性便增加，也就是說，使第四雜質區域 27b的薄片電阻、比電阻或者擴展電阻小於或等於第三雜 質區域27a的薄片電阻、比電阻或者擴展電阻的必要性增 加。 以下，參考附圖對本發明第一實施形態所關係之半導體 裝置之製造方法加以說明。 圖2(a)〜圖2(e)是按製程順序顯示第一實施形態之半導體 裝置之製造方法的要部剖面圖。補充說明一下，圖2(a)〜圖 2(e)對應於圖1(a)中之C_C線的剖面結構。而且，圖2(a)〜圖 2(e)中’關一個符號來表示與圖i⑷〜圖i⑷所示的結構 相同的構成要素’重複說明省略不提。 首先，如圖2(a)所示，準備絕緣層上覆矽（s〇i)基板該 SOI基板係如此，在由例如矽構成且厚度8〇〇 ^爪的支持基 板丨丨上形成有由例如氧化矽構成且厚度15011111的絕緣層 12,且在絕緣層12上具備由例如矽構成且厚度50 nm的半 導體層。之後，將該半導體層圖案化來形成將會成為活性 128345-1000518.doc -24· Γ353Ό26 區域的η型鰭式半導體區域13b。此處，鰭式半導體區域 13b，在閘極寬度方向上的寬度&是例如3〇打爪左右，在閘 • 極長度方向上的寬度b是例如200 nm左右，高度（厚度）c是 . 例如50 nm左右，與相鄰其它鰭式半導體區域以間隔d(例 如60 nm左右）排列著。 接著，如圖2(b)所示，在鰭式半導體區域13b的表面形 成由例如氮化氧化矽膜構成且厚度3 n m的閘極絕緣膜丨4之 φ 後，再跨越支持基板12上的整個上表面形成例如厚度6〇 nm的多晶矽膜15A。 接著，如圖2(c)所示，依序對多晶矽膜丨5A與閘極絕緣 膜14進行蝕刻，在鰭式半導體區域nb上夾著閘極絕緣膜 14b形成例如閘極長度方向上的寬度是6〇 11加的閘電極Η。 之後，再以閘電極15為屏蔽以第一電漿摻雜條件（第一條 件）對鰭式半導體區域13b摻雜p型雜質。是以，形成了由 形成在鰭式半導體區域13b之上部的卩型第一雜質區域乃與 _ 形成在鰭式半導體區域13b之側部的p型第二雜質區域几構 成的P型延伸區域7。此時，第一雜質區域化形成為其植入 摻雜量大於第二雜質區域7b。此處，第一電漿摻雜條件係 如此’例如’原料氣體是被氦稀釋的扔沁，扔出在原料氣 ，中的濃度是以質量百分比計〇·〇5%，原料氣體的總流： 是420 cm3/分（標準狀態），反應室（chamber)内壓力是〇 9 Pa，源電力（source power)(用於產生電漿的高頻電力）2〇〇〇 W，偏電力（bias power)(施加於基板載置台的高頻電力）是 135 w，基板溫度是20°C。 128345-991210.doc •25· 3〇26 雜:=繼::!雜條件下進行例™的電漿摻 '· ^ ^•一邊在第二電漿摻雜條件（第二停件） 下將p型雜質摻雜至 中午（弟條件） ^ θ 飞牛導组£域13b進行例如680秒 =以上’：圖2⑷所示，形成了由形成在鰭式半導體區 ^ σ的?型第一雜質區域17a與形成在鰭式半導體 “=側邛的口型第二雜質區域17b構成的p型延伸區域 17換句㈣，在圖2(c)所示之製程形成的延伸區域7在圖 2⑷所不的製程再形成為延伸區域17。此時，第二雜質區 域m形成，其植人摻雜量大於或等於第—雜質區域^的 植入換雜量。於；I：，能約f二、松 疋此夠形成第二雜質區域i7b，使得第 二雜質區域m的薄片電阻、比電阻或者擴展電阻小於或 等於第-雜質區域17a的薄片電阻、比電阻或者擴展電 阻。此處’第二電槳摻雜條件係如此，例如，原料氣體是 被氦稀釋的祕’ B2H6在原料氣體中的濃度是以質量百分 比計〇纖，原料氣體的總流量是3〇〇咖3/分(標準狀態" 反應室内壓力是0.9 Pa ’源電力是2〇〇〇 w，偏電力是⑴ W’基板溫度是2(TC。之後，以閘電極15為屏蔽，向韓式 半導體區域13b離子植入雜質來形成n型口袋（省略圖示）。 接下來，如圖2(e)所示，跨越支持基板^上的整個上表 面形成例如厚度60 ntn的絕緣膜之後，再以非等向性乾蝕 刻對該絕緣膜進行回蝕以在閘電極15的側面上形成絕緣性 側壁間隔物16。之後，再以閘電極15與絕緣性側壁間隔物 16為屏蔽以第三電漿摻雜條件（第三條件）對鰭式半導體區 域13b摻雜例如120秒鐘的p型雜質後，再一邊繼續放電， 128345-991210.doc •26-
一邊以第四雷懸换i A 型雜質。是以(、件（第四條件）摻雜例如680秒鐘的p 部的p型第三雜質试浴成在鰭式半導體區域13b之上 侧部的p型第四雜°質區：與形成在韓式半導體區域13b之 27。此處，以第三電聚摻：b構成的P型源極·汲極區域 域W形成為其植：換雜;=實施摻雜時，第三雜質區 是，藉由以植入摻雜量比第，f_b的大。但 掺雜條件進行摻雜摻雜條件小的第四電漿 沒極區域便再形成為由第嘴:==形成的源極. 極區域27。此時，當 电聚摻雜條件獲得的源極•汲 Λ ^ # -四雜f 11域27b形成為其植人摻雜量 矿二、—雜質區域273的植入摻雜量。是以，能夠 ^弟四雜質區域27b使得第四雜質區域m的薄片電阻、 或者擴展電阻小於或等於第三雜質區域27a的薄片 電阻、比電阻或者擴展電阻。補充說明—下，為了使第三 條^的植入摻雜量大於第四條件下的植入摻雜量就要 使弟三條件下B2H6在原料氣體中的濃度以及原料氣體的總 流量比第四條件下的大。 該實施形態的特徵如下。換句話說，.利用電聚摻雜法形 成籍式FET的延伸區域17之際，利用的是植人摻雜量較多 的第一條件與植入摻雜量較少的第二條件。是以，所獲得 的鰭式MISFET所具備的延伸區域17，便具有：形成在鰭 式半導體區域13b之側部的第二雜質區域〗7b的植入摻雜量 大於或專於形成在錯式半導體區域13b之上部的第一雜質 區域17a的植入摻雜量。於是，因為能夠將第二雜質區域 I28345-991210.doc -27- 1353026 =的薄片電阻設定得小於或等於第一雜質區域”a的薄片 電卜所以即使形成在鰭式半導體區域側部的第二區 域】7b的寬度在延伸區域^ ^ ^ ^ ^ °° J闸蚀覓度方向的寬度中所佔 有的百分比變大，也能夠獲得所希望的電晶體特性。同 樣，利用電漿摻雜法形成韓式FET的源極•沒極區域”之 際，利用的是植入捧雜量較多的第三條件與植入推雜量較 少的第四條件。是以’所獲得的趙式㈣附所具備的源 極.及極區域仏便具有：形成在趟式半導體區域出之 ㈣㈣㈣㈣域27b的植入#雜量大於或等於形成在 鰭式半導體區域i3b之上部的第三雜質區域仏的植入摻雜 量。於是’因為能夠將第四雜質區域27b的薄片電阻設定 付小於或等於第三雜質區域27a的薄片電阻’所以即使形 成在鰭式半導體區域側部的第四雜質區域2 7 b的寬度在源 極•没極區域27的閘極寬度方向的寬度中所佔有的百分比 變大，也能夠獲得所希望的電晶體特性。 補充說明一下，該實施形態中，將p型雜f電浆捧雜至打 型.鰭式半導體區域13b來形成7ρ型延伸區域17以及源極· 汲極區域27 ’換句話說，形成了 Ρ型MISFET，但可代替 此，將η型雜質電t摻雜至ρ型鰭式半導體區域來形成〇型 延伸區域以及源極.汲極區域’換句話說，形成η型 MISFET 〇 而且，該實施形態中，為了增大第一條件（第三條件）下 的植入摻雜量，使第一條件（第三條件）下B^6在原料氣體 中的濃度以及原料氣體的總流量比第二條件（第四條件）下 128345-991210.doc •28· Γ353026 的大。但還可以代替此，僅增大其中之一。當然，為了增 士第：條件(第三條件)下的植入摻雜量，還可以控制反應 至内壓力、源電力或者偏電力等其它參數。 該實施形態中’為了使第二雜質區域m的薄片電阻減 =好是將第二雜質區域17b的接合深度設定為大於或 寻於第-雜質區域17a的接合深度。例如，實施電漿摻雜 之後再進行適當的教，使得形成在料半導龍域側部 的第二雜質區域17b的植入摻雜量大於形成在鰭式半導體 區域上部的第—雜質區域17a的植入摻雜量便能夠實現 如此之結構。同樣，為了使第四雜質區域27b的薄片電阻 減^，最好是將第四雜質區域27b的接合深度設定為大於 或等於第三雜質區域27a的接合深度。例#，實施電漿摻 雜之㈣進行適當相火，使得形成在_式半導體區域侧 部的第四雜質區域27b的植入摻雜量大於形成在鰭式半導 體區域上部的第三雜質區域27a的植人換雜量，便能夠實 現如此之結構。 X貫把开^ L中’係、使用被氦稀釋的b2H6作為電毁換雜的 原料氣體’但原料氣體只要是含有被植人鰭式半導體區域 的雜質即可’沒有特別的限定。例如，可以使用含有硼原 子的其它分子（例如B F 3)或使用由棚原子與氫原子構成的 其它分子來代替B2H6。或者，使用AsH3或者pH3等來代替 B2H6。而且’含有雜質的氣體可以被氦等稀有氣體稀釋， 也可以不被氦等稀有氣體稀釋。補充說明一下，如該實施 形悲一樣，使用由氦稀釋的B2H6作為電漿摻雜的原料氣體 128345-99l210.doc -29- 1353026 之情形，最好是’ Β2Ηδ在原料氣體中的質量濃度是〇 〇ι% 以上且1%以下。是以，便很容易將硼導入鰭式半導體區 域中。相反’ B2H6的氣體濃度不足〇·〇 P/。之情形，難以導 入足夠量的硼；B2H6的氣體濃度大於ι%之情形，則含有 硼的沈積物容易附著在基板表面。 以下，參考附圖，以延伸區域17為例，分成鰭式半導體 區域的上部與侧部’對本發明的機理加以說明。 (本發明之機理） 圖3(a)是用以說明圖2(c)所示之第i電漿摻雜條件下的摻 雜方法的要部剖面圖；圖3(b)是用以說明圖2(d)所示之第2 電漿摻雜條件下的摻雜方法的要部剖面圖。補充說明一 下，圖3(a)及圖3(b)與圖1(a)中的B_B線的剖面結構（形成絕 緣性側壁間隔物16以前）相對應。圖3(幻及圖3(b)中，用同 一個符唬來表示與圖1(a)〜圖1(d)所示的結構相同的構成要 素’重複說明省略不提。 圖4是顯示形成在韓式半導體區域之上部的第一雜質區 域的薄片電阻與電漿摻雜時間之關聯的圖。 圖^是顯示形成在韓式半導體區域之側部的第二雜質區 域的薄片電阻與電漿摻雜時間之關聯的圖。 圖6疋形成在鰭式半導體區域之上部的第一雜質區域與 形成在鰭式半導體區域之側部的第二雜質區域各自的薄片 電阻與電漿摻雜時間之關聯的圖。 ▲補充說明—下，圖4〜圖6(後述的圖7〜圖9也一樣）所示的 薄片電阻’係電轉雜後㈣75t的溫度下進行2()秒鐘的 J28345-991210.doc Γ353026 快速熱回火（RTA: rapid thermal annealing)後所獲得的。 若如此進行摻雜後再實施回火’則能夠使植入摻雜量與薄 片電阻具有一定的對應關係。 (鰭式半導體區域之上部本發明的機理） 首先，如圖3(a)所示，以第一電漿摻雜條件（第一條件） • 對鰭式半導體區域13 a~ 13 d摻雜p型雜質。是以，便在嗜气 半導體區域13a〜13d之上部形成了植入摻雜量由植入離子
Ua、吸附種（氣體分子、游離基等中性種）18b以及由於濺 鍍而脫離鰭式半導體區域13 a〜13d的雜質igc之平衡決定的 第一雜質區域7a。 如圖4中的虛線所示，在僅利用第一條件加長電漿摻雜 ¥間之情形，在電漿摻雜初期，因為由被導入半導體區域 13a〜13d的注入離子18a與吸附種18b帶來的雜質導入量比 由於濺鍍從鰭式半導體區域13a〜13d脫離的雜質i8c =量 多，所以第一雜質區域73的薄片電阻單調地減少。之後， • 不斷地減少對半導體區域13a〜13d之每單位時間的雜質導 入量，伴隨於此’第一雜質區域薄片電阻減少的程度 也開始變得緩慢，該減少的程度最終成為極其緩慢。這是 因為由於注人離子18a與吸附種18b帶來的雜質導入量愈由 濺鑛帶來的雜質脫離量達到了平衡，每單位時間的雜質導 入量的增加量逐漸變小所致。因此，在僅利用第一條件導 入雜質之情形，第一雜質區域、的最終薄片電阻，係成為 對應於至第一條件下雜質導入量與雜質脫離量平衡時（圖4 的"第—條件T的平衡位置"）為止被注人第-雜質區域7a之 128345-991210.doc -31 · 1353026 摻雜量的薄片電阻（圖4的"第一條件下的平衡位置"的薄片 電阻）。 接著，如圖3(b)所示，利用第一條件進行電漿摻雜後’ 切換為氣體濃度比第一條件低的第二電漿摻雜條件（第二 條件）’向.鰭式半導體區域13 a〜13d摻雜p型雜質。是以， 在鰭式半導體區域13a〜13d之上部形成了植入摻雜量由植 入離子19a、吸附種（氣體分子、游離基等中性種）丨处以及 由於濺鍍而脫離鰭式半導體區域13a〜13d的雜質l9c之平衡 決定的第一雜質區域17a。換句話說，如圖3(b)所示，圖 3(a)所示的第一雜質區域乃再形成為第一雜質區域丨。此 時，因為第二條件下的氣體濃度比第一條件下的低，所以 如後所述，第一雜質區域17a的植入摻雜量比最初形成的 第一雜質區域7a的植入摻雜量減少了。換句話說第一雜 質區域17a的薄片電阻比第一雜質區域化的薄片電阻提高 了。 间 如圖4中之實線所示，若在電漿摻雜中途切換至氣體濃 度比第-條件低的第二條件，則在該第二條件下，雜質由 ㈣鍍從鰭式半導體區域脫離的現象比第一條件下更加顯 者。因此，在第二條件下實施電漿摻雜法之際，第—條件 下藉由電栽摻雜法被導入轉式半導體區域的雜質中比直至 第二條件下雜質導人量與雜f脫離量達到平衡為止被植入 的摻雜量（也就是說’對應於圖4的"第：條件下的平衡位 置"的薄片電阻的摻雜量）的水準還要多導入的雜質，由於 賤鍍從韓式半導體區域脫離出來。換句話說，若在電聚捧 128345-991210.doc -32- Γ353026 ^途從第-條件切換為第二條件 導體區域的摻雜量便會成為在第二條件縛式丰 …：減鍍帶來的雜質脫離量之平衡 所決《的摻雜量。結果是，植入捧雜 2 雜質導入量與雜質脫離量之平衡，僅依二雜下的 雜铬株t m伋賴於取終階段的摻 雜條件（该貫施形態中第二條件）而 為止的你姓/ 、疋不依賴於到那時 $止的條件（該實施形態中第一條件）。因此，第一 域的W電阻成為第二條件下最終穩定的薄片電阻水: (圖4的'，第二條件下的平衡位置，，的薄片電阻)。 的卢線)二僅利用第一條件實施電漿摻雜的情形(圖4中 (圖4中&每妗、 ”牛只轭黾漿摻雜的情形 中的“”之不同’與由第_條件下雜質 脫離量之平衡決定的薄片電 ，、雜貝 __ τ田第—條件下雜質導_ A畺 舁雜質脫離量之平衡決定的薄 m㈣片電阻之不同相對應。換句 第J件實施電漿摻雜，薄片電阻則在由 第條件下雜質導入量盘雜曾舱 ^ 1之平衡衫的水準上 =另一方面’若從第-條件切換為第二條件來實施電 漿“准’薄片電阻則在由第二條件下 離量之平衡決定的水準μ '、雜貝脫 曰.. 平上穩疋在弟一條件與第二條件之 間的薄片電阻之差異起因於^ ^ ^ ^ ^ ^ & 條件之間摻雜與濺鍍各自的 衫警之差。 (鰭式半導體區域之側部本發明的機理） 、先如圖3⑷所不’以第__電毁推雜條件（第—條件） 128345-9912J0.doc -33- 對鰭式半導體區域13a〜13d摻雜p型雜質。是以，便在鰭式 半導體區域13a〜13d之側部形成了主要由吸附種（氣體分 子、游離基等中性種）18b決定的植入捧雜量的第二雜質區 域7b。此時’因為也存在相對續式半導體區域…〜⑶的 側面傾斜著入射的離子，所以也存在植入離子…、由於 減鍍而脫離韓式半導體區域13a〜13d的雜質心，作盘吸附 種m相比其影響非常小，由吸附種⑽的摻雜處於支配地 位。換句話說，與摻雜至，鳍式半導體區域⑴〜⑶之上部 的植入離子18a以及由於_從鰭式半導體區域⑴〜⑶之 上。P脫離的雜質i 8c的數量相比，換雜至歸式半導體區域 。a 13d之側。卩的植入離子18a以及由於濺鍍從鰭式半導體 區域13a〜13d之側部脫離的雜質18c的數量絕對少。 如圖5的點鏈線所示’僅在第—條件下加長電㈣雜時 間的It形，在電漿摻雜初期，第二雜質區域几的薄片電阻 :調地減少。之後，不斷地減少對半導體區域13a〜13d之 :早位時間的雜f導人量，伴隨於此，第二雜質區域7b的 薄片電阻減少的程度也開始變得缓慢，該減少的程度最終 成為極其緩慢。這是因為由於注入離子18a與吸附種18b帶 ，的雜質導人量與由減鍍帶來的雜f脫離量達到了平衡， 母單位時間的雜質導入量的增加量逐漸變小所致。然而， 口為摻雜至鰭式半導體區域13a〜13d之側部的植入離子18a 的摻雜量比摻雜至鰭式半導體區域⑴〜nd之上部的植入 離子183的摻雜量少，所以第二雜質區域7b的薄片電阻在 比第-雜質區域7a的薄片電阻高的水準穩定。 128345-99I2J0.doc •34· 1353026 接著，如圖3⑻所示，利用第—條件進行電轉雜後， 切換為氣體濃度比第一條件低的第二雷 书漿摻雜條件（第二 條件）’向鰭式半導體區域13a〜13d摻雜p型雜質。於是， 在鯖式半導體區域13a〜13d之側部形成·f 、； |々攻了第二雜質區域 m…，因為在錯式半導體區域⑴〜⑸之側部由於滅 錢脫離的雜質19C的量很少，所以與第二雜質區域㈣ 少少：7雜“域17 b的植入摻雜量沒有變化或者是僅減 因此，如圖5的雙點鏈線所示，即 ^在電榮·摻雜中途切 換至氣體浪度比第一條件低的 ^ u ^ 惊件弟二雜質區域 17b的溥片電阻也成為接近 阻之值，亦即，第二条件之前的薄片電 第-雜貝區域17b的薄片 由第-條件決定的薄片電阻之值。 也成為接近 如上所述，在鰭式半導體 一 &域13'〜13(1之側部，因為由 於濺鍍導致的植入摻雜量之減 " my 所以，在僅刹用笛 一條件實施電漿摻雜的情形 弟 件m★ 、口n點鏈線)和利用第一條 件與第一條件貫施電聚播 锋ρ雨 ^ 月圖5中的雙點鏈線）之間 潯片電阻之差幾乎沒有，哎者 π ^ a者疋即使有也非常小。 (鰭式半導體區域之上 本發明機理的對比） 以下’麥考圖6，對接暮铱 % - # # i# - φ 一條件再利用氣體濃度低的 第一條件進订電聚摻雜的 部所產生的結果1說明。3/ +導體£域之上部及側 θ I兄明。補充說明一下，圖 疋圖4的實線，雙點鏈線 只、，· 硬深疋圖5中的雙點鏈線。 如圖6的實線所示，因為將 仃电水摻雜之過程中濺鍍對 128345-991210.doc • 35 - 1353026 第一雜質區域（半導體區域上部）的影響比對第二雜質區域 (半導體區域側部)的大’所以’在從第一條件切換到第二 條件之際，所導入的比對應於由第二條件決定的薄片電阻 之水準的植入摻雜量還多的雜質，便在第二條件下實 漿摻雜之際藉由_跑到半導體區域之外。因此，即使利 用複數電漿摻雜條件，由於離子植人及中性種（氣體分 :、游離基等)之吸附所導入的摻雜量與由於減鍍而從： 導體區域脫離的雜質量達到平衡的水準，也僅僅依賴於最 後所使用的電浆摻雜條件，不依賴於到那時為止的電聚換 :條件。結果是’第一雜質區域(半導體區域上部)的薄： 電阻之值成為在第二條件下薄片電阻最終穩定時的水準。 另：方面’如圖6的雙點鏈線所示，因為進行電漿摻雜 第二雜質區域(半導體區域側部)的影響比 對第-雜質區域（半導體區域上部）的小，所以， 條件切換到第二條件之際，在第一條件下導入的摻雜量不 ”為第二條件τ之濺鍍而減少，或者即使摻 ♦是微量的。因此’第二雜質區域(半導體區域側;):;片也 电阻之值成為接近切換至第二條件以前的薄片電阻 亦即，第二雜質區域(半導體區域側部)的薄片電 成 為接近由第一條件決定的薄片電阻之值。 因此，藉由從植入摻雜量較多的第一條件 雜量較少的第二條件進行電漿摻雜，便能夠1植入摻 使第一雜質區域（半導體區域上 阿的精度 貝區域（半導體區域側部）的植人摻雜量㈣ 128345-99I210.doc •36· uy3〇26 夠使第二雜質區域(半導體區域側部)的植入摻雜量比第一 ::區域(半導體區域上部)的植入穆雜量多。圖6顯示能夠 使第-雜質區域（半導體區域上部）的植入摻雜量與第二雜 質區域（半導體區域側部） ’、 植入摻雜罝相等的製程範圍 (process window)。 =明一下，形成源極·沒極區域27之際，也能夠利 用』成延伸區域17 一樣的機理，使第三雜質區域(半導 體區域上部)27a的楂入摻雜量與第四雜質 IT的植入推雜量相等。而且，還能夠使第四雜質ί 域（+導體區域側部）27b的植入摻雜量比第三雜質區域（半 導體區域上部）27a的植入摻雜量多。 一 以下’利用具體的實施例說明第-雜質區域(半導體區 1上部）的薄片電阻之值成為在第二條件下薄片電阻最终 穩定時的水準^ (第1實施例） 首先參考圖7對第1實施例加以說明。圖7中的曲線a， 相當於對圖4的說明中僅條件進行電_雜的情 况’電漿摻雜條件如此，例如’原料氣體是被氦稀釋的 Β2Η6，Β2Ηό在原料氣體中的濃度是以質量百分比計 ”原料氣體的總流量是42〇 cm3/分（標準狀態），反應 至内壓力是0.9 Pa ’源電力（用於產生電漿的高頻電 力）2_ W，偏電力（施加於基板載置台的高頻電力）是135 W ’基板溫度是2〇°C。圖7中的曲線B’相當於對圖4的說 苐二條件進行電漿摻雜的情況，電漿摻雜條件如 l2S345-991210.doc •37· 1353026 此，例如’原料氣體是被氦稀釋的ΒζΗό，BaH6在原料氣體 中的濃度是以質量百分比計0.02%，原料氣體的總流量是 300cm3/分（標準狀態），反應室内壓力是〇·9 pa，源電力是 2000 W ’偏電力是135 W，基板溫度是20。(：。 補充說明一下，第1實施例中，為了減少由第一條件決 定的第一雜貝區域（半導體區域側部）的薄片電阻，將第— 條件下的B2H6濃度設定為以質量百分比計0.05%，原料氣 體的總流S s又疋為420 cm3/分（標準狀態），都比第二條件 下的大。 第1實施例中，將從第一條件切換為第二條件的時間點 設定為自電漿摻雜開始經過1 20秒以後。 圖7的曲線C1顯示的是，自電漿摻雜開始經過12〇秒以後 利用第一條件，之後，一邊繼續進行用以生成電漿的放電 一邊由第二條件實施電漿摻雜時第一雜質區域（半導體區 域上部）的薄片電阻之變化（亦即，第1實施例的薄片電阻之 變化）。由圖7的曲線Cl可知：直至電漿摻雜開始後經過 120秒左右後為止薄片電阻單調地減少後，其斜率從負轉 換為正，在電漿摻雜開始後200秒左右至8〇〇秒左右為止的 期間内，薄片電阻明顯增加。 補充說明-下，第1實施例中，在薄片電阻成為最小的 電漿摻雜開始後200秒左右時，薄片電阻之值是ι47Ω/ □;電漿摻雜開始後800秒左右時薄片電阻之值是ΐ7ΐΩ/ □ ’二者之差是24Ω/□。該薄片電阻之增加量相當於僅 用第二條件進行摻雜時最終穩定的薄片電阻之值（ι7〇ω/ 128345-991210.doc •38· 口)的大約15%。此處’需要注意的是，第1實施例的電衆 摻雜開始後800秒左右時的薄片電阻幻加/□，非常接 近僅利用第二條件實施摻雜時最終穩定的薄片電阻之值 (170Ω/。)。這被認為意味著以下所說明的自我整合性。 換句話說，即使藉由將㈣—條件切換為第二條件的時間 點設定為較晚的自電漿摻雜開始後12〇秒以後，故意地使 溥片電阻減少至比所猫準的值（該實施例中是ι7〇ω/口）還 要小的值為止，最終的薄片電阻之值也會自我整合地増加 到成為由之後的電歸雜條件即第二條件衫㈣片電阻 之值（該實施例中是17川/口），已確認出這1。這是本 發明所特有的極其㈣的現象。補純明—下，為明確地 顯示該現象’糾實施例中，使從第一條件切換為第二條 件的時間點極端地晚。最好是，纟由第—條件決定的第二 :質區域(半導體區域側部)的薄片電阻(切換為第二條件之 月’J的極；值的水準）成為期待值的時間點從第一條件 為第二條件》 ' (第2實施例） 接著’參考圖8對第2實施例加以說明。 第1實施例中，將從第一條件切換為第二條件的時間點 設定在自電t摻雜開始經過120秒以後。第2實施例中，變 更了該時間點，在自電漿摻雜開始經過60秒之後從第 件切換為第二條件。補充說明—下條件及第二條件 各自的電漿摻雜條件與第丨實施例相同，圖8中的曲線A與 曲線B和圖7中的曲線a與曲線B相同。 I2S345-99l210.doc -39· 1353026 圖8中的曲線C2顯示的是，自電 後利用第-條件，之後，—邊經過60秒以 電-邊利用第二條件實施電浆推雜時;用以生成電聚的放 體區域上部）的薄片電阻之變化：第一雜質區域（半導 片電阻之變化）。需要注意的是圓& ’第2實施例的薄 第2實施例也與第i實施例__樣 ★的曲線C2所不， 翻習知之電漿摻雜常識的傾向。电阻的推移顯示出推 =話說，進行習知之電漿摻雜時，薄片電阻隨 離基、氣體分子等繼續被:附來且電聚之離子被植入，游 氣體分子等被離子從上方撞擊而進:半==基、 此被摻雜的摻雜量增加，但二：專，由 時間之增加植入換雜量會增加之故推雜 摻雜量的增加量由於電聚摻雜條件 立日、間的 量會逐漸地變少，即使如此後的穆雜量的增加 隨著讓雜時間之增加植入捧:量…二電轉雜時， 心雜里一定會增加。 相對於此，第2實施例中，儘管電聚推雜開始後_秒瘦 過以前’溥片電阻與通常的電聚推雜—樣單調地減少，伸 ^衆摻雜開始後經過2〇0秒左右的時間後，薄片電阻的 :化斜率便從負轉變為正。令人驚奇的是，電漿摻雜開始 後經過2〇0秒以後的時間内’薄片電阻開始朝著僅利用第 二條件實施摻雜時最終穩定的薄片電阻之值（Η，⑶增 加。之後，自電漿摻雜開始過了 4〇〇秒左右時薄片心 128345-991210.doc •40· Γ353026 一達到僅湘第二條件實施摻雜時最終穩定的薄片電阻之值 (ΠΟΩ /□) ’ &之後4片電阻的増加比即變小。具體而言， 自電漿摻雜開始過了 200秒時，薄片電阻是163Ω/口；自 電漿摻雜開始過了 400秒時，薄片電阻是刪自電 浆換雜開始過了刚秒時，薄片電阻是172Ω/□。參考這 些結果’則會認為：自電漿摻雜開始後從200秒到400秒這 τ時間内薄片電阻之增加，是因為朝著僅制第二條件實 把摻雜時最終穩定的薄片電 心n ^电阻之值（170Ω/Ε])努力的自然 的作用。而且，如圖8所示，獲得作為目標 (包含偏差允許範圍))時，藉由： 條^:後再利用第二條件進行掺雜，便能夠比僅利 一：件：施摻雜(曲線Β)進-步縮短電聚摻雜時間。 ,.7Λ 中，在從薄片電阻成為最小的電 摻雜開始後200秒左右時的薄片電阻之值163Ω/Π〜 所瞄準的值（該實 □曰加到 料的值的大約4%二:增加的部分相當於所 量小。如此，藉由調例所示的約⑽的增加 點，便能夠獲得能夠 、第—條件的時間 值開始的増加量。4片電阻從成為最小的薄片電阻 (第3實施例） 其次，參考圖9說明第3實施例。 第2實施例中， 設定為電裂摻雜開始後經:二:::。-:二的時心 變更了該時間點，摻—過7:::=二 I28345-9932J0.doc 条件切換為第二條件。補充說明一下 件各自的電漿找*4 /立M 條件及第二條 叼电漿摻雜條件與第丨實施 與曲線B和圖例相同，圖9t的曲線A 子口 /宁的曲線A與曲線B相同。 圖9中的曲線。辟+ 後利用第條‘、疋電漿摻雜開始經過20秒以 電一邊利用當放 邊繼、戈進仃用以生成電漿的放 J用第一條件實施電聚 體區域上部)的薄月電…：”時弟-雜質區域(半導 片電阻之〜h 情形（亦即，第3實施例的薄 片電阻之變化）。如圖9中的曲線 換為笛-政从α + 將從第一條件切 的第= 設定為編雜開始後經過了肩 ㈣後經過侧秒至刪秒 利用第二條件實施換 雜k攻〜穩疋的薄片雷Ρ且 η 一 之值（170Ω/□搶微高ϋ -點， 但仍然落在偏差容許範圍内。 由上述的第〗〜第3實施 y _ 卞 在利用歿數不同條件推 行電漿摻雜時的半導體孱B 進 干等體£域上面’由換雜之影響與錢 影響達到平衡所決定的植 曰 & 神 入摻雜1 ’亦即薄片電阻之水準 僅依賴於最終階段的電漿 电浆4雜條件，不依賴於中途的 件。換句έ舌S兒，即使是曾妙祐道λμ 、 ”二破導入半導體區域中的雜質， 也會在濺鍍成為優勢的停件下…* t邮 卜 力7悚件下從丰導體區域跑到外面去。 (弟一貫施形態的第1變形例） 以下，參考附圖，對本發明第一實施形態的第1變形例 所關係之半導體裝置的結構進行說明。 圖1 〇是顯示該變形例所關a 心例所關係之半導體裝置，具體而今是 具有鰭式FET的半導體奘罟° 等溫裝置的要部平面圖。補充說明一 128345-99I2IO.doc •42. :10中’用同-個符號來表示與圖1⑷〜圖1(d)所示的 θ κ &形態的結構相$的構成要t，重才复說明省略不 提。
1如圖10所不’該變形例與1(a)〜圖1(d)所示的第一實施形 “之不同點疋，各個鰭式半導體區域〜Ud在閘極長度 方向的兩端部由其它_式半導體區域⑴與⑶相連接。X 5 1據該變形例’能夠獲得與第-實施形態-樣的效果， 冋時’還能夠由鰭式半導體區域13a〜13f構成一個 FET。 (第一實施形態的第2變形例） 以下，參考附圖，對本發明第一實施形態的第2變形例 所關係之半導體装置的結構進行說明。 顯示該變形例的半導體裝置，具體而言是具有轉式fet 的半V體裝置的結構的平面圖，就是第一實施形態的要部 平面圖即圖1(a)。而且’ _⑷〜圖u⑷是顯示該變形例 之半導體裝置的剖面結構的圖，圖u(a)是圖1(a)之A_A線 的要部剖面圖，圖11(b)是圖1(a)之B_B線的要部剖面圖， 圖l〗（c)是圖l(a)之C-C線的要部剖面圖。 如圖11(a)〜圖11(c)所示，該變形例與圖1(a)至圖1(幻所 示的第一實施形態之不同點如下。換句話說，第一實施形 怨中，疋在鰭式半導體區域13a〜13d的上面及側面上形成 了由例如氮化氧化矽膜構成且厚度3nm的閘極絕緣膜 14a〜14d。相對於此，該變形例中，閘極絕緣膜〜i4d僅 形成在鰭式半導體區域13a〜13(1的側面上，鰭式半導體區 128345-9912IO.doc •43· 1353026 域13a〜13d的上面上形成有由例如氧化矽膜構成且厚度汕 nm的絕緣膜24a〜24d。 換句話說，該變形例令，僅以鰭式半導體區域i3a〜Ud 之側部作為通道區域使用。即使是如此之結構，只要縱橫 比(”鰭式半導體區域之侧面高度鰭式半導體區域之上面 在閘極寬度方向上的寬度"）大，也能故到與第一實施形態 相同之效果。 (第二實施形態） 以下，參考附圖，對本發明第：實施形態所關係之半導 體裝置之製造方法加以說明。具體而言，對決定前述第一 實施形態所關係之半導體裝置之製造方法中的第一及第二 電漿摻雜條件之方法加以說明。 圖12是顯示決定該實施形態的電聚摻雜條件決定方法的 流程圖。圖B⑷是顯示該實施形態中電漿摻雜條件決定方 法中所用的虛擬基板的概略剖面結構的圖；圖i3(b)是顯示 在步驟S1〇2中電漿摻雜時間與薄片電阻間之關係的圓。圖 14是顯示步驟S103中電浆換雜時間與薄片電阻間之關聯的 圖。圖是顯示在步驟Si〇5_〇6中電衆推雜時間 電阻間之關聯的圖。 ，先在JSIOI，如圖13⑷所示，準備複數相同的 虛擬基板51作為設定電漿摻雜條件的虛擬基板，在各個虛 擬基板上形錢格與料製造對象的元 ^ 格基本相同）的韓式半導體 （一飞者規 项（以下無其為Fin)52，例如 在各個虛擬基板51上形成與例如圖叫〜圖1(d)所示的第一 J28345-99I2I0.doc •44- 1353026 貫施形態的鰭式半導體區域l3a〜13cl一樣的Fin52。此處， 如圖13(a)所示’各個Fin52具有平行於基板主面的第一面 (以薄片電阻測量處為點a)以及垂直於基板主面的第二面 (以薄片電阻測量處為點b)。 接著’在步驟S102，利用已形成有Fin52的複數虛擬基 板5 1以各種各樣的條件對Fin52實施p型雜質之電漿摻雜（以 下稱為第一 PD)。之後’為將注入雜質活化而實施熱處理 後，再測量Fin52的點a與點b的薄片電阻。將點薄片電 阻成為期待值時的條件決定為"第一 pD條件,^圖13(b)顯 示步驟S102中點b的薄片電阻成為期待值時的情形。此 k ’點a的薄片電阻是例如點b的薄片電阻的一半。 補充說明一下，在點b的薄片電阻與期待值不同之情 ^ 利用已开> 成有Fin52的未處理虛擬基板51變更電漿摻 雜條件再次實施步驟S102,直至點b的薄片電阻與期待值 相等為止。而且，已形成有Fin52的未處理虛擬基板“用 元以後’再重複進行步驟S1 〇 1與步驟s 1 〇2。 接著，在步驟SU)3，利用已形成有加2的未處理虛擬 基板5 1以各種各樣的條件對F丨n 5 2實施p型雜質之電漿摻雜 (以下稱為第二PD)。之後，為將注人雜質活化而實施熱處 理後，再測量Fin52的點a與點b的薄片電阻。將點&的薄片 電阻成為期待值時的條件決定為”第二PD條件"。圖Μ顯示 在步驟S1G3點a的薄片電阻成為期待值時的情形。此時不 點b的薄片電阻比點a的薄片電阻高。 補充說明-下，在點a的薄片電阻與期待值不同之情 128345-991210.doc •45· 1353026 形’利用已形成有Fin52的未處理虛擬基板51變更電漿摻 雜條件再次實施步驟Sl〇3，直至點a的薄片電阻與期待值 相等為止。而且，已形成有Fin52的未處理虛擬基板51用 70以後’再重複進行步驟S 1 01與步驟s 1 03。 接著，在步驟S104，形成已完成了 PD處理之前的製程 的元件製造用基板，該基板具有例如圖2(c)所示的第一實 施形態的結構。該基板’除了形成Fin以外，還完成了 pD 處理的前製程（清洗等）。 接著，在步驟S105，利用在步驟S1〇2決定的第—pD條 件（點b的薄片電阻成為期待值時的條件）對前述元件製造用 基板實施電漿摻雜。 接著，在步驟S106，利用在步驟S1〇3決定的第二1>1)條 件（點a的薄片電阻成為期待值時的條件）對前述元件製造用 基板實施電毀掺雜。此時，可以在與步驟81()5相同的反應 室内不停止放電地繼續實施步驟sl〇6e圖15是顯示在步驟 S 1 〇5與S 1 〇6中Fin上部（點a)及Fin側部（點b)各自的薄片電阻 成為期待值時的情況。補充說明一下，圖⑼員示的是，將
Fin上部（點3)及Fin側部（點b)各自的薄片電阻設定為相同值 的情形。 最後’在步驟Sl07’實施PD處理的後製程例如清洗、 光阻剝離以及為活化的熱處理等，來結束元件之製造。 如上所示，根據該實施形態’能夠可靠地製造二=第一 實施形態的結構的半導體裝置’也就是說，能夠可靠地製 造具有趙式半導體區域且能夠發揮出所希望之特性的半導 128345-991210.doc • 46 - 1.353026 體裝置。 [產業實用性;1 本發明’係關料導體裝置及其製造方法，尤宜是，對 想要在基板上具㈣形狀的半導體區域的三維結構的半導 體裝置中獲得所希望之特性，是非常有用的。 【圖式簡單說明】
圖1(a)〜圖1⑷是顯示本發明第一實施形態所關係之 體裝置的結構的圖，叫)是要部平面圖，叫)是圖⑼ 之A-A線的要部剖面圖，圖1(c)是圖丄⑷之n線的要部剖 面圖，圖1(d)是圖1(a)之c_c線的要部剖面圖。 圖2(a)〜圖2(e)是按製程順序顯示本發明第一實施形態所 關係之半導體裝置之製造方法的要部剖面圖。 一 圖3⑷是用以說明圖2⑷所示之第1電漿摻雜條件下的摻 雜方法的要部剖面圖；圖3(b)是用以說明圖2⑷所示之第2 電漿摻雜條件下的摻雜方法的要部剖面圖。
制^是顯示本發明第—實施形態所關係之半導體裝置之 衣:方去中形成在鰭式半導體區域之上部的第—雜質區域 的溥片電(J且與電漿摻雜時間之關聯的圖。 ，圖是肩不本發明第一實施形態所關係之半導體裝置之 衣=方法中形成在鯖式半導體區域之側部的第二雜質區域 的薄片電阻與電漿摻雜時間之關聯的圖。 制圖6疋顯不本發明第一實施形態所關係之半導體裝置之 衣 务中形成在鰭式半導體區域之上部的第一雜質區域 Ά成在韓式半導體區域之側部的第二雜質區域各自的薄 128345-991210.doc •47· 功〇26 片電阻與電漿摻雜時間之關聯的圖。 圖7是顯示本發明第一實施形態所關 的製第造方法的第1實施例中，形成在鰭式半導體 的弟-雜質區域的薄,電阻與嶋雜時：之“ 圖8是顯示本發明第一實施形態所關 ：的圖。 =方法的第2實施例中’形成在鰭式半導體區 、圖9疋=本㈣第—實施形態所關係之半導體裝置之 例中，形成在籍式半導體區域之上部 的區域的“電阻與電漿摻雜時間之關聯的圖。 半導體裝置的要部平面圖貫〜的第例所關係之 圖11(a)圖11(说顯示本發明第_實施形態的第2變形 例所關係之半導體# # μ # μ 夕a “ 構的圓，圖11⑷是圖Ua) 之A-A線的要部剖面圖，圖u⑻是叫)之B姆的要部剖 面圖’圖U(C)是圖【（a)之C-C線的要部剖面圖。 圖12是顯示決定本發明第二實施形態所關係之半導體裝 置之製造方法中電漿摻雜條件決定方法的流程圖。 圖13⑷是顯示本發明第二實施形態所關係之半導體裝置 之製造方法十電浆摻雜條件決定方法所用的虛擬基板的概 略剖面結構的圖；圖13(b)是顯示圖12的步鄉S102中的電 聚擦雜時間與薄片電阻間之關聯的圖》 圖14是顯示圖12的步驟_中的電槳摻雜時間與薄片電 阻間之關聯的圖。 128345-991210.doc •48· Γ353026 圖15是顯不圖12的步驟81〇5與31〇6中的電漿摻雜時間與 薄片電阻間之關聯的圖。 圖16(a)〜圖16(d)是顯示習知之鰭sFET的結構的圖，圖 16(a)是要部平面圖，圖16(b)是圖16(幻之八_八線的要部剖 面圖圖16(c)疋圖之B-B線的要部剖面圖，圖16(d)是 圖16(a)之C-C線的要部剖面圖。 圖17(a)〜圖17(d)是按製程順序顯示習知之半導體裝置之 製造方法的要部剖面圖。 圖U⑷是顯示專利文獻i令形成錄式FET的源極•沒極 區域之製程的要部剖面圖；圖18⑻顯示非專利文獻i中形 成鰭式FET的源極•汲極區域之製程的要部剖面圖。 【主要元件符號說明】 7 延伸區域 7a 第一雜質區域 7b 第二雜質區域 11 支持基板 12 絕緣層 13a〜13f 鰭式半導體區域 14(14a〜14d) 閘極絕緣膜 15 閘電極 15A 多晶石夕膜 16 絕緣性側壁間隔物 17 延伸區域 17a 第一雜質區域 128345-991210.doc -49- 1353026 17b 第二雜質區域 18a' 19a 植入離子 18b 、 19b 吸附種 18c' 19c 脫離雜質 24a~24d 絕緣膜 27 源極•汲極區域 27a 第三雜質區域 27b 第四雜質區域 51 虛擬基板 52 鰭式半導體區域 128345-991210.doc ·50·
Claims (1)
- 第097102041號專利申請案 中文申請專利範圍替換本(100年9月） f⑽年？月7曰修正本 十、申請專利範圍： 1'—種半導體裝置，其具備： 形成在基板上且具有上表面與側面之第一導電型的第 —半導體區域； 形成在前述第一半導體區域之上部之第二導電型的第 雜質區域’且前述第一雜質區域包含半導體；及 成在刖述第一半導體區域之側部之第二導電型的第 二：質區域’且前述第二雜質區域包含半導體； 。别述第-雜質區域的比電阻小於或等於前述第一雜質 區域的比電阻。 申。青專利範圍第1項所記載之半導體裝置， J述第一雜貝區域之相對前述第一半導體區域之前述 側面的垂直方向的寬 見！大於或等於前述第一雜質區域之 相對前述第一半導於P ^ 守遐&域之前述上表面的垂直方向的寬 度。 3·如申請專利範圍第 弟1項所圮載之半導體裝置， 前述第一半導體區域具有韓形狀。 • 2請專利範圍第1項所記載之半導體裝置，其進-步 層：：前述基板與前述第-半導體區域之間之絕緣 5. 如導體區域形成於前述絕緣層上。 進圍第1項所記載之半導體裝置， 進一步具備：形忐 ‘ 月’J述第—半導體區域之規定部 128345-1000907.doc 的至少側面上的閘極絕緣膜；及 Z成在前述閉極絕緣膜上的間電極； :述第#質區域及前述第二雜質區域，形成在前述 丰導體區域的前述規定部分以外之其它部分。 6·如申請專利範圍第5項所記載之半導體裝置， ，在前述第-半導體區域的前述規定部分之上表面上也 形成有前述閘極絕緣膜。 7·如:請專利範圍第5項所記载之半導體裝置， 前述第一雜質區域；5治*、+ 、 域及則述第二雜質區域是P型延伸區 域。 8.如申請專利範圍第5項所記载之半導體裝置， 進一步具備： 形成在前述閘電極之側面上的絕緣性側壁間隔物、 形成在前述第-半導體區域之上部之第二導電型的第 三雜質區域，且前述第三雜質區域包含半導體、及 形成在刖述苐一半導體區域之側部之第二導電型的第 四雜質區域，且前述第四雜質區域包含半導體； /述第-雜質區域及前述第二雜質區域係形成於前述 第一半導體區域之前述盆交 ，、匕。P分中位於前述絕緣性側壁 間隔物下側的部分，· 别述第三雜質區域及前述第四雜質區域，係形成在前 述第=半導體區域之前述其它部分t位於前述絕緣性側 壁間隔物外側的部分； 前述第四雜質區域的比電阻小於或等於前述第三雜質 128345-I000907.doc 區域的比電阻β 9’如:範？8項所記戴之半導體裝置， 汲極區域「雜貝區域及前述第四雜質區域是㈣源極· 10·如申料利範圍第5項所記載之半導體裝置， 間二步具備形成在前述閉電極之側面上的絕緣性側壁 雜質區域及前述第二雜質區域，係形成在前 丰導體區域之前述其它部分中位於 壁間隔物外側的部分。 w 11 ·如申5月專利範圍第5項所記載之半導體裝置， 月·J述第一雜質區域及前述第二雜質區域是P型源極· 〉及極區域。 12. 如申請專利範圍第5至第〗 示主弟il項中之任思—項所記載之半 導體裝置， 則述第一半導體區域之側面高度比前述第一半導體區 域之上表面的閘極寬度方向的寬度大。 13. —種半導體裝置，其具備： 形成在基板上且分別具有上表面與側面之第一導電型 的複數半導體區域、 形成在前述複數半導體區域中之各個半導體區域之上 部之第二導電型的第一雜質區域，且前述第一雜質區域 包含半導體、及 形成在前述複數半導體區域中之各個半導體區域之側 128345-I000907.doc 4之第一導電型的第二雜質區域，且前述苐 包含半導體； 〜雜質區域 所述第二雜質區域的比電阻小於或等於 區域的比電阻。 』述第—雜質 如申响專利範圍第13項所記載之半導體裝置’ 進-步具備：夾著閘極絕緣膜形成在前述 區域中之各個半導體區域上的閘電極； 導體 域前述閘電極在閘極寬度方向上跨越前述複數半導體區 申明專利範圍第14項所記載之半導體裝置， 别述第一雜質區域及前述第-晳 域0 引迚第-雜貝£域是P型延伸區 如申吻專利範圍第14項所記載之半導體裝置， 前述第一雜質區域及前述第-雜晳 沒極區域。 4第一雜質£域是P型源極· 17.如申請專利範圍第13至 導體裝置， 項中之任思項所記载之半 進-步具備連接前述複數半導體區域中之各個半導體 區域在閘極長度方向上的兩端部的第三半導體區域。 .一種半導體裝置之製造方法，其具備： 製程⑷’在基板上形成具有上表面與側面之 型的第一半導體區域，以及 、製程⑻’利用電漿摻雜法將第二導電型的雜質植入前 述第帛導體區域，藉此，在前述第一半導體區域之上 I28345-I000907.doc •4- 1-353026 .部形成第一雜質區域， 形成第二雜質區域； 述第一半導體區域之側部 :前述製程（b)，在植人摻雜量成為第—掺雜量 條件下實施電漿摻雜法後， 第-摻雜量小之第二摻雜量的第_=雜里成為比前述 、外 菫的弟—條件下實施電漿摻雜 法’藉此使前述第二雜皙p祕沾心兩 ’、 黛一雜… 電阻小於或等於前述 弟雜質區域的比電阻。 19. 如申請專利範圍第18項所記載之半導體裝置之製造方 法， 前述製程(b)，係使用由含有前述雜質的氣體構成的電 漿進行； € 前述第一條件下之前述氣體的濃度比前述第二條件下 之前述氣體的濃度高。 20. 如申請專利範圍第18項所記載之半導體裝置之製造方 法， 前述製程（b)之後，前述第二雜質區域的植入摻雜量大 於或等於前述第一雜質區域的植入摻雜量。 21. 如申請專利範圍第18項所記載之半導體裝置之製造方 法， 進一步具備在前述製程（a)之前，在前述基板上形成絕 緣層的製程； 在前述製程（a)，在前述絕緣層上形成前述第一半導體 區域。 22.如申凊專利範圍第18項所記載之半導體裝置之製造方 128345-1000907.doc 1353026 法， 月，j述第一半導體區域 F ^ 珥的側面疋垂直於前述第一半導體 ^域之上表面的面。 23.如申請專利範圍第18項 法 所記载之半導體裝置之製造方 在前述第-雜質區域，與在前述第一 摻雜法時的植入摻雜量相比 條件下實施電漿 ’在前述第二條件下實施電 漿摻雜法時的植入摻雜量減少。 24.如申請專利範圍第18 喝所5己載之丰導體裝置之製造方 法， 引述製(b) ’係使用由含有前述雜質的氣體構成的電 漿進行； 含有前述雜質的氣體含有由硼原子與氫原子構成的分 子BmHn(m ' η是自然數）。 Α如申請專利範圍第18項所記載之半導體裝置之製造方 法， 則述製程（b)，係使用由含有前述雜質的氣體構成的電 漿進行； 含有則述雜質的氣體是用稀有氣體將含有硼原子的分 子稀釋後獲得的氣體。 26·如申請專利範圍第18項所記載之半導體裝置之製造方 法， 則述製程（b)，係使用由含有前述雜質的氣體構成的電 漿進行； 128345-I000907.doc 用氦將含有前述雜質的分子稀 含有前述雜質的氣體是 釋後所獲得的氣體。 法 申月專利範圍第18項所記载之半導體裝置之製造方 前述雜質的氣體構成的電 刖述製程（b)，係使用由含有 漿進行； 3有則述雜質的氣體是hH6與He之混合氣體。 8.如申專利範圍第27項所記載之半導體裝置之製造方 且1% 前述混合氣體中的邮的冑量濃度在0.01%以 以下 29·如中專利範圍第18項所記载之半導體裝置之製造方 法， 前述製程（b)，係使用由含有前述雜質的氣體構成的電 漿進行； 含有前述雜質的氣體含有Eh、AsH3或者pH3。 3〇.如申請專利範圍第18至29項中之任—項所記載之半導體 裝置之製造方法， 進-步具備以下製程，即在前述製程⑻之前，在各種 條件下用電歸雜法將前述雜質植人設有與前述第一半 導體區域同樣的半導體區域之複數虛擬基板中的每一個 虛擬基板中的該半導體區域’將形成在該半導體區域之 側部的雜質區域的薄片電阻成為期待值時的條件決定為 前述第-條件’並將形成在該半導體區域之上部的雜質 128345-1000907.doc 1353026 區域的薄片電阻成為期待值時的條件決定為前述第二條 件。 ’、 31· —種半導體裝置，其具備： I成在基板上且具有上表面與側面之第—導電型的第 一半導體區域、 形成在前述第一半導體區域之上部之第二導電型的第 一雜質區域，且前述第一雜質區域包含半導體、及 形成在前述第一半導體區域之側部之第二導電型的第 二雜質區域’且前述第二雜質區域包含半導體； 别述第一雜質區域的薄片電阻小於或等於前述第一雜 質區域的薄片電阻。 32_ —種半導體裝置，其具備： ' 形成在基板上且具有上表面與側面之第一導電型的第 一半導體區域、 形成在前述第一半導體區域之上部之第二導電型的第 一雜質區域’且前述第一雜質區域包含半導體、及 形成在前述第一半導體區域之側部之第二導電型的第 二雜質區域，且前述第二雜質區域包含半導體； 前述第二雜質區域的擴展電阻小於或等於前述第一雜 質區域的擴展電阻。 128345-1000907.doc
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007011572 | 2007-01-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200832567A TW200832567A (en) | 2008-08-01 |
| TWI353026B true TWI353026B (zh) | 2011-11-21 |
Family
ID=39644346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW097102041A TW200832567A (en) | 2007-01-22 | 2008-01-18 | Semiconductor device and production method thereof |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US7800165B2 (zh) |
| JP (2) | JP4866918B2 (zh) |
| CN (1) | CN101601138B (zh) |
| TW (1) | TW200832567A (zh) |
| WO (1) | WO2008090771A1 (zh) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090035878A1 (en) * | 2005-03-31 | 2009-02-05 | Yuichiro Sasaki | Plasma Doping Method and Apparatus |
| CN101601138B (zh) * | 2007-01-22 | 2012-07-25 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| US8063437B2 (en) * | 2007-07-27 | 2011-11-22 | Panasonic Corporation | Semiconductor device and method for producing the same |
| US8004045B2 (en) * | 2007-07-27 | 2011-08-23 | Panasonic Corporation | Semiconductor device and method for producing the same |
| JP5179511B2 (ja) * | 2007-11-22 | 2013-04-10 | パナソニック株式会社 | 半導体装置の製造方法 |
| CN102272905B (zh) * | 2009-02-12 | 2014-01-29 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| JP5457045B2 (ja) | 2009-02-12 | 2014-04-02 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| JP4794692B2 (ja) * | 2009-06-24 | 2011-10-19 | パナソニック株式会社 | 半導体装置の製造方法 |
| JP4598886B1 (ja) * | 2009-07-27 | 2010-12-15 | パナソニック株式会社 | 半導体装置の製造方法及びプラズマドーピング装置 |
| US8193080B2 (en) | 2009-07-27 | 2012-06-05 | Panasonic Corporation | Method for fabricating semiconductor device and plasma doping system |
| JP2013051221A (ja) | 2009-12-28 | 2013-03-14 | Panasonic Corp | 半導体装置の製造方法及びプラズマドーピング装置 |
| CN103515205B (zh) * | 2012-06-28 | 2016-03-23 | 中芯国际集成电路制造(上海)有限公司 | 一种FinFET沟道掺杂方法 |
| US9240352B2 (en) | 2012-10-24 | 2016-01-19 | Globalfoundries Inc. | Bulk finFET well contacts with fin pattern uniformity |
| US9299564B2 (en) * | 2012-12-12 | 2016-03-29 | Varian Semiconductor Equipment Associates, Inc. | Ion implant for defect control |
| KR102175854B1 (ko) * | 2013-11-14 | 2020-11-09 | 삼성전자주식회사 | 반도체 소자 및 이를 제조하는 방법 |
| KR101972365B1 (ko) * | 2015-01-08 | 2019-04-25 | 상하이 킹스톤 세미컨덕터 코포레이션 | 핀펫의 도핑 방법 |
| KR102427596B1 (ko) | 2015-09-03 | 2022-07-29 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| WO2018125179A1 (en) * | 2016-12-30 | 2018-07-05 | Intel Corporation | Semiconductor fin design to mitigate fin collapse |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6461020A (en) * | 1987-09-01 | 1989-03-08 | Matsushita Electric Ind Co Ltd | Plasma ion doping method |
| KR0155785B1 (ko) * | 1994-12-15 | 1998-10-15 | 김광호 | 핀형 커패시터 및 그 제조방법 |
| KR100238615B1 (ko) * | 1996-06-04 | 2000-01-15 | 가네꼬 히사시 | 스택된 캐패시터를 갖는 반도체 기억장치의 제조 방법 |
| JP3923141B2 (ja) * | 1996-07-11 | 2007-05-30 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| TW548686B (en) | 1996-07-11 | 2003-08-21 | Semiconductor Energy Lab | CMOS semiconductor device and apparatus using the same |
| EP1031873A3 (en) * | 1999-02-23 | 2005-02-23 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| US7023021B2 (en) | 2000-02-22 | 2006-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US7163864B1 (en) * | 2000-10-18 | 2007-01-16 | International Business Machines Corporation | Method of fabricating semiconductor side wall fin |
| US20040129986A1 (en) * | 2002-11-28 | 2004-07-08 | Renesas Technology Corp. | Nonvolatile semiconductor memory device and manufacturing method thereof |
| US7074656B2 (en) | 2003-04-29 | 2006-07-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Doping of semiconductor fin devices |
| US6970373B2 (en) | 2003-10-02 | 2005-11-29 | Intel Corporation | Method and apparatus for improving stability of a 6T CMOS SRAM cell |
| KR100574340B1 (ko) * | 2004-02-02 | 2006-04-26 | 삼성전자주식회사 | 반도체 장치 및 이의 형성 방법 |
| KR100577565B1 (ko) * | 2004-02-23 | 2006-05-08 | 삼성전자주식회사 | 핀 전계효과 트랜지스터의 제조방법 |
| KR100605104B1 (ko) * | 2004-05-04 | 2006-07-26 | 삼성전자주식회사 | 핀-펫 소자 및 그 제조 방법 |
| US7238601B2 (en) | 2004-09-10 | 2007-07-03 | Freescale Semiconductor, Inc. | Semiconductor device having conductive spacers in sidewall regions and method for forming |
| KR100682892B1 (ko) * | 2004-09-25 | 2007-02-15 | 삼성전자주식회사 | 박막 트랜지스터의 제조방법 |
| JP2006164997A (ja) * | 2004-12-02 | 2006-06-22 | Toyota Motor Corp | 半導体装置の製造方法 |
| EP1826814B8 (en) * | 2004-12-13 | 2011-04-13 | Panasonic Corporation | Plasma doping method |
| JP2006196821A (ja) | 2005-01-17 | 2006-07-27 | Fujitsu Ltd | 半導体装置とその製造方法 |
| KR100702011B1 (ko) * | 2005-03-16 | 2007-03-30 | 삼성전자주식회사 | 다중 게이트 트랜지스터들을 채택하는 씨모스 에스램 셀들및 그 제조방법들 |
| KR100706249B1 (ko) * | 2005-06-23 | 2007-04-12 | 삼성전자주식회사 | 핀형 활성영역이 구비된 비휘발성 기억 장치 및 그제조방법 |
| US7879701B2 (en) * | 2005-06-30 | 2011-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| TWI401802B (zh) * | 2005-06-30 | 2013-07-11 | Samsung Display Co Ltd | 薄膜電晶體板及其製造方法 |
| US20070029576A1 (en) * | 2005-08-03 | 2007-02-08 | International Business Machines Corporation | Programmable semiconductor device containing a vertically notched fusible link region and methods of making and using same |
| KR100683867B1 (ko) * | 2006-02-09 | 2007-02-15 | 삼성전자주식회사 | 반도체 소자 및 그 형성 방법 |
| JP2007329295A (ja) * | 2006-06-08 | 2007-12-20 | Hitachi Ltd | 半導体及びその製造方法 |
| CN101601138B (zh) * | 2007-01-22 | 2012-07-25 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| US8063437B2 (en) * | 2007-07-27 | 2011-11-22 | Panasonic Corporation | Semiconductor device and method for producing the same |
-
2008
- 2008-01-11 CN CN2008800023839A patent/CN101601138B/zh active Active
- 2008-01-11 JP JP2008555016A patent/JP4866918B2/ja active Active
- 2008-01-11 WO PCT/JP2008/050253 patent/WO2008090771A1/ja active Application Filing
- 2008-01-18 TW TW097102041A patent/TW200832567A/zh unknown
- 2008-02-04 US US12/025,504 patent/US7800165B2/en active Active
- 2008-07-07 US US12/168,686 patent/US20080308871A1/en not_active Abandoned
-
2010
- 2010-08-10 US US12/853,840 patent/US8105926B2/en active Active
-
2011
- 2011-04-20 JP JP2011094042A patent/JP5280479B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011181945A (ja) | 2011-09-15 |
| US8105926B2 (en) | 2012-01-31 |
| US20100330782A1 (en) | 2010-12-30 |
| CN101601138A (zh) | 2009-12-09 |
| CN101601138B (zh) | 2012-07-25 |
| WO2008090771A1 (ja) | 2008-07-31 |
| US20080308871A1 (en) | 2008-12-18 |
| US7800165B2 (en) | 2010-09-21 |
| JP4866918B2 (ja) | 2012-02-01 |
| JP5280479B2 (ja) | 2013-09-04 |
| TW200832567A (en) | 2008-08-01 |
| JPWO2008090771A1 (ja) | 2010-05-20 |
| US20080179683A1 (en) | 2008-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI353026B (zh) | ||
| TWI242841B (en) | Doping of semiconductor fin device | |
| TWI241620B (en) | Manufacturing method of semiconductor device | |
| TW201236086A (en) | A fin-transistor formed on a patterned STI region by late fin etch | |
| TWI588902B (zh) | 形成包含矽化及非矽化電路元件之半導體結構的方法 | |
| TW200843109A (en) | Fin field-effect transistor | |
| TW399330B (en) | Semiconductor device, memory cell, and processes for forming them | |
| TWI267118B (en) | Enhancing strained device performance by use of multi-narrow section layout | |
| TW200905882A (en) | Semiconductor device and method for manufacturing the same | |
| TW200300571A (en) | Semiconductor device having a low-resistance gate electrode | |
| TW200525749A (en) | Methods and structures for planar and multiple-gate transistors formed on SOI | |
| TW200414374A (en) | Drain/source extension structure of a field effect transistor including doped high-k sidewall spacers | |
| TW201030820A (en) | Multiple gate transistor having homogenously silicided Fin end portions | |
| CN104051251B (zh) | 具有与晶体管长度脱钩的栅极硅长度的器件及其形成方法 | |
| TW200407947A (en) | Method of manufacturing semiconductor device | |
| TW201027675A (en) | CMOS device comprising NMOS transistors and PMOS transistors having increased strain-inducing sources and closely spaced metal silicide regions | |
| CN101635262A (zh) | 一种锗基肖特基晶体管的制备方法 | |
| TW201214709A (en) | Polysilicon resistors formed in a semiconductor device comprising high-k metal gate electrode structures | |
| TW201013788A (en) | Manufacturing method for semiconductor device and semiconductor device | |
| TW200539457A (en) | Structure and method for low vss resistance and reduced dibl in a floating gate memory cell | |
| TWI287856B (en) | Method of manufacturing a semiconductor device and semiconductor device obtainable with such a method | |
| TWI283004B (en) | Semiconductor device and method for manufacturing the same | |
| TW200527586A (en) | Spacer for a split gate flash memory cell and a memory cell employing the same | |
| CN101447421B (zh) | 一种制备金属栅电极的方法 | |
| TW200527649A (en) | Low stress sidewall spacer in integrated circuit technology |