TWI317430B - Semiconductor testing apparatus and controlling method thereof - Google Patents

Description

1317430 六、發明說明： 【發明所屬之技術領域】 本發明是有關於一種半導體測試裝置及其控制方法 的發明。且特別是有關於一種同時對於複數的半導體元件 進行測試的半導體測試裝置及其控制方法的發明。本申請 與下述的日本申請案相關聯。關於已確可參照文獻的併入 ，指定國家，要參照下述㈣請案中記載的内容併入本申 請中，作為本申請的一部分。 1 ·曰本專利申請案特願2003-174477申請日期 2003年〇6月19日 °月 2 ·曰本專利申請案特願2003-185679申_曰# 2003年〇6月27日 咕’ 【先前技術】 件等作於出廠前的邏輯1C或者半導體記憶元 各種測試的裝置，我們已知可以使用 置==行的測試的 功能，對於複數4:=== 且可 數的半導體㈨了利則、規模的資源測定多 以降ζ ϋ犧不會太大， 在部分料_記㈣种 )’根據測試_出的包含不良記憶胞㈣=域 1317430 (例如：記憶塊）的至少一部分中，由製造業者寫入可識 ' 娜該記憶區域為不良的不良區域資訊，藉此來屏蔽此不 ^區域。當使用該半導體記憶元件的儀ϋ從某記憶區域中 讀出不良區域的資訊時，就不會使用該記憶區域。 、由於對複數的半導體記憶元件進行測試後，向各個半 導體。己隐元件的不良§己憶區域寫入不良區域資訊時，需要 把指定不良記憶區域的位址等作為個別資訊，個別輸入至 • 各自的半導體記憶元件巾，所以，存在著以下問題：與上 述的快閃記憶體等進行測試時一樣，不能同時對於複^的 半，體記憶元件進行不良區域資訊的寫入，在寫入不良區 f資訊的挽救操作方面，需要花費很多的時間。而且，以 前，有時此挽救工作還需要使用專用的修復裝置進行，由 ，需要把檢測出不良記憶胞时導體記憶元件從半導體測 °式裝置移至修復裝置’挽救操作需要的時間會更長。 【發明内容】 所以，本發明的目的在於提供可以解決上述課題的半 體测試裝置及其控制方法。此目的是通過巾請範圍中的 獨f項目中記载的特徵的組合實現的。而且，從屬項目中 規定了本發明更加有利的具體事例。 根據本發明的第丨形態，提供一種半導體測試裝置包 、*次/波形生成單元（生成與複數的半導體元件共通的丘 應的共通圖案波形）、第2波形生成單元（生“ 眘二拟#半導體元件分別對應，與個別準備的複數個別 貧訊對應的個別圖案波形）、以及波形切換單元（選擇性地 1317430 進行共通輸入利用上述的第1波形生成單元生成的上述共 通圖案波形的操作、與個別輸入利用上述各個複數的第2 波形生成單元生成的上述個別圖案波形的操作 > 其中個別 圖案波形或共通圖案波形的任一個，同時並列輸入到複數 的半導體元件。 上述各個複數的半導體元件是半導體記憶元件，上 述波形切換單元可以選擇性地進行向上述複數的半導體記 憶元件輸人上述第丨波形生成單元所生成的上述共^ ，案波形賴作、與把_上述各個複數的第2波形生成 單元生成的上述個別圖案波形作為應該寫入資料的寫入位 址進行個別輸入的操作。 … 狀單元（根據與上述共通圖 茶波形或者上述個別的圖案波形相對應的，從上述 =憶元件中輸出的輸出波形，進行上述半導體記憶元件内 的測試對象部位的合格/失效的判定）與失效記憶體（儲存 使用上述合格/失效的判定單元判定的結果）。 开^ 攻 fjCt Aj —y - ~ ^ ’上述第2波 乂生，早7〇也可以讀出上述記麵巾儲存的上述個別 訊，並生成上述個別圖案波形。 ^述各倾數的半導體記憶元件包括_時 =寫人位址及寫人資料的介面。上述波形切換單元在靡 各個複數的半導體記憶71件中輸人寫人位址3 _輸::2么=:=各個複數的半導體記憶元 疋各個複數的個別圖案波形，在應該向上述 1317430 各個複數的半物域 各個複數的 上达第1波形生成單元生成的上述共通圖輸入利用 上述各倾數的轉體記憶元射的_^ 上述波形切換單元在射2入位址以及上述寫入資料。 件分別輪入指令的期G個魏的半導體記憶元 數的半導體紀介面向上述複 生成的上述共;圖案;:輸二 成單元

:==、元件分別輸入寫入位址的期間中，個：J 诚各個魏的轉體記憶元件輸人複數的上 導體二形，還可以在應該向上述各個複數的半 導體⑽7G件中輸人寫人資料軸財，共通經過上 面，向上^各倾數科導體雜元件情人细上述第 波形生成早元生成的上述共通圖案波形。 此外，還包括複數的合格/失效判定單元（以與利用上 述第、1波形生成單元生成的第i上述共通圖案波形或者利 用上述複數的第2波形生成單元生成的上述複數的個別圖 案波形相對應’從上述各個複數的半導體記憶設備分別輸 出的波形為基礎’進行該半導體記憶元件内的測試對象的 記憶領域的合格/失效的判定）、失效記憶體（儲存利用上 述複數的合格/，效判定單元判定的複數判定結果），不良 記憶領域選擇單(根據上述失效記憶體中儲存的複數的 上述判定結果’把上述複數的半導體城元件的識別不良 J317430 訊作為上述各個複數的個別資訊輸出)，上述 各個^數的第2波形生成單元會生成顯示上述各個複數= H立=獅、上述複數的半導體巾的上料良記憶區 域，位址的上義糊錄形。上述第1波形生成單元合 2顯不識·憶區域不良的寫人資料的第2上述共通; f皮^上毅形切換單元會向該半導體練元件中個別 輸入作為顯不上述各個複數的半導體記憶元件的上述不良 記憶區域的上述寫人位址的上述個別圖案波形，也可以妓 通輸入作為顯示與场寫人健職的記龍域不良的上 述寫入資料的上述第2共通_波形，並使其向上述寫入 位址中寫入上述寫入資料。 上述不良記憶區域選擇單元，把與上述各個複數的半 導體記憶元件的丨個或者識職數的不良記舰域的資訊 作為上述各f複數的_#誠輸出。上述各錬數的第 波幵/气成單元會生成利用上述各個複數的個別資訊識別 的、顯示在上述各個複數的半導體記憶元件中的1個或者 複數的上述不良δ己憶區域的位A的上述個別圖案波形。上 述第1波形生成單元會生成會顯示朗記憶區域不良的寫 入資料的第2的上述共通圖案波形。上述波形切換單元向 士述的各贿數的半導體記憶元件_輸出作為該半導體 記憶元件的1個或者顯示複數的上料良記舰域的i個 或者複數的上述寫入位址的上述個別圖案波形，共通輸入 作為1或者與複數的上述寫人位址制的丨個或者顯示複 數的記憶區域不良的上述寫人資料的上述第2共通圖案波

1317430 在向上述複㈣半導體記憶元件巾，已經完成了向所 有的上述不良記舰射寫人上述寫 禁止寫入的狀態下，可以使其向== 上^‘^財，未完成向财的上述^記髓域寫入 的的上述半導體記憶元件中寫入尚未完成寫入 ，據本發明的第2形態，提供—種半導體測試裝置的 =制方法，職複數的半導體元件，它提供了 __種控制方 塞特=為包括:第i波形生成階段（生成與各個複數的半 導體70件共通的共通資訊相對應的共通圖案波形）、第2 波形生成階段（生成與上述各個複數的半導體元件相對 應’與個群制複數的侧資訊相對應_別圖案波 形）、以及波形切換階段（選擇性地進行向上述各個複數的 半導體70件共同輸人上述第丨波形生成隨生成的上述共 通圖案波形的操作、與個別輸人上述複數㈣2波形生成 階段生成的上述個顧案波形的操作）β其中個删案波形 或共通圖案波形的任一個，同時並列輸入到複數的半導體 元件。 根據本發明的第3形態，提供一種半導體測試裝置， 對於，數半導體記憶元件進行職，它包括:不良記憶區域 選擇單元（根據各個複數的半導體記憶元件的測試結果， 輸出識別上述複數的半導體記憶元件的不良記憶區域的個 別資訊）、與波形輸出單元（與上述複數的半導體記憶元件 並行，共通輸入與寫入資料的指令相對應的圖案波形，把 J317430 二”的半導體記憶元件的上述個別資訊識別的 個域的位址蝴應的_波形作為寫入位址 示與上述寫入位址相對應的記憶區域不良 的資料相對應的圖案波形作為寫入資料共同輸入）。 =本發明的第4形態’提供一種半導體測試裝置的 =方法’對於複數的半導體記憶元件進行測試，它包括 不2憶區域選擇階段（根據上述各個複數的半導體記情 關的不良記憶區域的個別資訊)、波形 上述各個複數的半導體記憶元件並行，共通輸 二 =的指令相對應的圖案波形，把上述各個複數的半導體Ϊ 述個別資訊識別的上述不良記憶區 對應的_波形作為寫人位址烟輸人 域不良的資料相對應的圖案波形作 需特：事二=概群=為：_發明的所 發明的縣 並也屬於本發明的範脅。 根據本發明，可以分別對於複數的半導體 :此不同的複數的個別資訊’同時進行輸入的操二= 還:以縮短需要輸人各個複數的半導體記憶元件的 訊的2址時的測試以及/或者挽救操作所需的時間。資 if 本1 ㈣之上述特徵和優點能更明顯驗，下文特 舉實施例，並配合所附圖式作詳細說明如下。 寺 1317430 【實施方式】 以下通過發明的實施形態來說明本發明，但是，以下 的實施形態並不是限制申請專利範圍的發明的形態，而且 本發明的解決手段也不需限定為實施形態中說明的所有 特徵的組合。 '

圖1表示的是本實施形態的半導體測試裝置的結構 圖。圖1中所示的半導體測試装置在對於複數的DUT (Device Under Test) 9進行測試的同時，採取了對於這查 複數的DUT9的挽救操4乍。因此，本實施形態的半導體琪 試裝置，包括ALPG (系統.圖案.振蕩器）卜AFM (位址 失效·記鍾）3、10接腳處理部5、1〇頻道7、測試控帝 =10°而且’ DUT9雖然廣義上包括半導體記憶元件、竭 ° 1C等半導體元件，但是，在町說明巾，主要是把半導 體記憶元件作為測試對象的。 為了進行測試和挽救操作，ALpG1會 =接腳輸入的圖案資料。_會按照Duf的咖 於DUT9進行的測試得到的蚊結果的身 相g DUT9的任何—觸輯位址x、Y 的憶記憶胞的合格、失效的測試結果會以AFM3 的位址Χ、γ的形式記憶於特定的區域中。 進行的資料的同時， 接腳處理心: 枓的合格、失效的判定，Κ 比較器/匕括TG/主要％部5〇、記憶體54、邏輯 拉59。在這裏，“1〇接腳，，是指向半導體記憶設備 11 1317430 及/或者位址的半導體域元件的接腳、或者像 ϊίΓΓ憶元件之間輸入輸出記憶體的資料的接腳等 的輸入、輸出圖案波形的接腳。 寺 闲* 1〇/主要1^部5G會產生作為生成在測試操作的Α太 i二Ξί有的各種時間界限的時間振蕩器的功能，和根 =9 =的實際的資料（共賴案波形）。此資料被輸入 子及(AND)”電路51的-端的輸入端 別寫入模式k號會反向輸入至“及，，電路51的 1的輸入端子。“個別寫人模式，，是指對於每-個作為同 對象的各個複數的DUT9 ’並行寫入個別資訊的操 ^個別寫入模式的指定是通過例如根據ALPG1高 準位設定此個別寫入模式信號來進行的。由於向“及，，電 ^的另-端的輸入端子反向輸入此高準位的個別寫入模式 4號，結果，指定個別寫入模式時，TG/主要1?(：部5〇的 輸出資料在“及”電路被阻斷。並且，此模式信號是一種 利用ALPG1可以控制的信號，通過利用此模式信號，可 以實時切換共通圖案波形與個別寫入圖案波形。 記憶體54儲存任意的圖案資料。例如：10接腳處理 4 5 由 ASIC (Application Specific Integrated Circuit)構成 的。從此記憶體54中的讀取資料是利用位址指向控制器 (C0NT) 55的控制進行的。 輔助FC部58根據從記憶體54輸入的資料，在個別 寫入模式中生成向各個DUT9輸入的實際的資料（個別圖 12 1317430 端輸八· 端，個 電路 案波=)。此輔助FC部58的輸出資料被輸入至一 個別寫入模式信號（M0DE)的“及”電路的另一 別寫入信號在高準位時，會被輸入至後段的“或” m的it在上述的TG/主要FC部5G中與保持的波形養

在辅助FC部58中保持的波形資訊（只自 衫，同時測定功能所㈣波訊）的數量被設定的相 >'。因此，輔助FC部5 8也可以利用在個別寫入模式中只 保持所需的最小限度的波形f訊的波形整㈣構成。而 且，在各個辅助FC部58中，TG/主要FC部50具有的時 間振蕩器的功能成為個別具備的功能。 “，，或電路52輸出由TG/主要FC部50生成的、經 過及”電路51輸入的資料，或者輸出由辅助FC部58 生成的 '經過“及”電路151輸入的資料。此“或，，電路 52，輸出的資料通過生成向1〇頻道施加的資料圖案的正 反器’向IO頻道7輸出。 邏輯比較器59會比較從DUT9的IO接腳輸出的資料 與規定的期待值資料，兩者一致時，判定為合格，不一致 時判定為失效。此判定結果會記憶在AFM3中。而且，關 於10接腳5的内部結構，相對於TG/主要FC部50以及 及電路51，共通設定了 tg/主要FC部50及“及，，電 ，51 ’其他的輔助FC部58、記憶體54、邏輯比較器59 等與各個複數的DUT9相對應個別設置。而且，與各個 DUT9的複數接腳相對應，個別設置了 IO接腳處理部。 13 1317430 10頻道7在生成向DUT9的I〇接腳施加的實際的圖 案波形的同時，會把從1〇接腳中實際輸出的波形轉換為 邏輯資料。因此，10頻道7具備驅動器（DR) 7〇與比較 器（CP) 71。驅動器70根據向對應的接腳處理部5中 的正反器53中輸人的資料生成通常波形。比較器71通過 比較在DUT9的IO接腳（I/O)中顯示的波形的電壓與規 定的標準電壓，來決定邏輯資料的值。 、 測試控制部10是不良記憶區域選擇單元的一例，是 為了控制利用半導體測試裝置進行的測試而設置的。在這 裏，測試控制部10根據AFM3中儲存的判定結果，生成^ 複數的DUT9關試猶或者挽救操作所用的複數的侧 身訊’輸出至記憶體54。為了實現從判定結果生成個別資 訊的處理的高速化，測試控制部1〇，也可以利用丨或者複 數的EWS (工程工作站engineering w〇rkstad〇n)進行並 列處理。 如此，ALPG卜AFM3、以及1〇接腳處理部5作為向 複數的DUT9並行輸人圖案波形的波形輸出單元而工作。 而且’ TG/主要FC部50作為生成從ALpG中供給的、與 複數的DUT9共通的共通資訊相誠的共案波形的第 1波形生成單元而工作。複數的輔助Fc部58作為與複數 的贿9相對應’在記，_ 54中生成與_準備的複數

=個別資訊相對應的個別圖案波形的複數的第2波形 單元而工作。 V 而且，“及”電路51、⑸、“或，’電路52把選擇性 1317430

?進行向各個複數的DUT9巾共同輸人根據第丨波形生成 單元生成的共通圖案波形的操作與個別輸入根據各種複數 的f j波形生成單元生成的個別圖案波形的操作的波形切 換f疋進行操作。在這裏，例如向各個減的DUT9的不 良區域中寫人*良區域資訊等情瞒，波形切換單元也可 以選，性地騎向複數的DUT9分別酬輸人侧圖案波 形的操作。更加具體地說，波形切換單元也可以把個別圖 案波形作為應該寫人不㈣域資訊等的寫入位址個 別輸入至各個複數的DUT9。 而且，邏輯比較器59根據與共通圖案波形或者個別 圖案波形相對應從DUT9中輸出的輸出波形，作為判定 DUT9中的測試對象部位的合格/失效的合格/ ，工作。而且，麵作為儲存根據上述合格/失]效;定 单元的判定結果的失效記憶體而工作。 本實施形態中的半導體測試裝置具有此類結構，以下 關於對於DUT9的測試操作與挽救操作進行說明。 (1)測試操作 (11)向複數的DUT9中寫入相同的資料時 =成為此圖㈣料的輸人對象的與1〇接腳對應的w 處理部5供給從ALPG1輸出的圖案資料。 在1〇接腳處理部5中，TG/主要FC部5〇根據輸入 資料，製作符合實際輸人時_測試#料。此時，因為個 模式信Ϊ保持了低準位，所峨“及，，電路直接輸 出了向一端的輸入端子輸入的TG/主要1^部5〇的輸出資 15 1317430 料。此“及”電路51的輪出端子與各個複數的DUT9對 應設置的“或”電路52的一端的輸出端子分路連接。所 以’向複數的“或”電路52輸入從TG/主要FC部50輸 出的共通資料，同時，向正反器53輸入。 在10頻道7中’驅動器70根據向10接腳處理部5 中的正反器53輸入的資料，生成通常波形。此通常波形被 輸入至對應的10接腳（I/O)。 如此，由10接腳處理部5以及1〇頻道7生成的通常 波形被輸入至10接腳。在與此1〇接腳相對應的1〇頻道7 中，比較器71會比較從此1〇接腳中輸出的波形的電壓與 規定的標準電壓，生成邏輯資料。而且，在與此1〇接腳 對應的10接腳處理部5中，在邏輯比較器59中，會進行 使用從10頻道7中輸入的資料的合格/失效的判定。此判 定結果會記憶在AFM3中。 (1-2)向各個複數的DUT9中輸入個別資料時 指定個別寫入模式’輸出個別寫入模式信號（M〇DE)時， 在“及，’電路中，TG/主要FC部50的輸出資料會被屏蔽， 代替它的是開始使用記鐘54中儲存的個別圖案的個 寫入操作。 在使用記憶體54的個職人操作中，會讀取儲存在 記憶體54中的=各個DUT9的與各個1〇接腳相對應的圖 案資料，輸入至輔助Fc部58。輔助Fc部 的圖案=合實際輸人時間的與各個 別資對應的Μ試貝料。而且’會經過“或，，電路％，根 !31743〇 據向正反器輸入的資料生成通常波形。在1〇頻道中驅 ，器70會根據向Κ)接腳處理部5中的正反器輸入的資料 成通常波形。在侧寫人模式巾，會生成與每個dut9 相异的通常波形，輸人至對應的DUT9的1〇㈣⑻）。

圖2是表示根據需要進行個別寫入操作的測試操作的 :、體事例的時關’表示的是作為複數的DUT9，測試複 ，的快閃記憶體時的時_-例。在本例中，複數的 如T9為10接腳（10)準備了寫入操作時 入指令、寫入位址以及寫入資料的介面。 ^刀物 如圖2所示，測試快閃記憶體時，首先，向1〇接腳 ^與“指令”賴的魏㈣（程朴輯人操作通過 根據ALPG1中記憶的圖案資料，利用1〇接腳處理部5中 的TG/主要FC部50生成共通資料來實現的。 然後’需要向（AL、AM、AH)指定的特定的位址中 =入作為個別資訊的資料。此資料設定了每個快閃記憶體 肀不同的内容。例如，與DUT#a對應設定資料D〇、 〇1.......’與DUT#b對應設定資料D0’ 、Dl，.................... 與DUT#n對應設定資料D〇”、Di” .......。具體來說， ，於特疋的位址（al、am、ah )的輸入操作是根據ALPG1 記憶的圖案資料，通過利用1〇接腳處理部5中的tg/主要 FC 4生成共同負料來實現的。而且，資料d〇、d〇，、d〇” 等的個別資訊的輸入操作是根據AFM3或者 l 儲存的個別資訊，通過10接腳處理部5中的:^部中生 成個別資料來實現的。 17 -1317430 即’進行向各個複數的DUT9的同一個寫入位址寫入 不同資料的測試時，波形切換單元在向各個複數的DUT9 中輸入指令以及共通的寫入位址的期間中’共通經過每個 DUT9的介面向複數的DUT9中分別輸入第i波形生成單 元生成的共通圖案。而且，波形切換單元在應該向各個複 數的DUT9輸入不同的寫入資料的期間中，個別經過每個 DUT9的介面，向每個DUT9輸入第2波形成單元生成的 各個複數的個別圖案波形。 如此，如果輸入共通的指令、位址以及個別的資料， 會在各個DUT9 (DUT#a〜#n)中進行程序設計。而且， 從10接腳中輸入根據ALPG1中記憶的圖案資料，指示向 各個複數的DUT9輸出程序設計結果的指令’並使其以轉 態的形式輸妹序設計的結果。此㈣設計的結果會輸入 至1〇頻道7中的比較器71中，而且，會在1〇接腳處理 部5中的邏輯比較器中進行合格/失效的判定。

在以上的處理中，半導體測試裝置可以通過在測試立 程中把個別寫人模式信驗低準仙換至高準位，在任5 T把使用ALPG1的測試操作變更為使用記憶體54的4 =入模式❹】試操作。而且，紐根據需要，可以心 別寫人模式^號從高準位恢復至鮮位來 的T操作。特狀，彻ALpGl生成的圖案養 測』=寫入杈式信號與切換時間時，可以在-系列· ."，利用所需的時間切換至個別寫入模式，也ά 相反恢復财的通㈣式，不需要城時_複雜的相 18 1317430 制。根據這樣的控制’半導體測試裝置 励供給㈣令、錄、叹謝絲少！^數^ 給共通的指令、位址、以及/或者資料 :二 個別的指令、位址、以及/或者資料。再他4刀供給 (2)挽救操作 關於挽救操作，把特定複數的贿9 址作為個別資訊向各個贿9輸入，同時，== 資料共通輸入不良區域資訊。即，向特為寫 個別資訊的操作與上述職操作中的個m入 相同。而且，向各個贿9的10接腳輸入共通資^^ 述的職操作中的個職人模式以外的情況下的 所以，挽救操作時的1〇接腳處理部5的各部的設定 =本上與上述的測試操作中的個別寫人模式時的這=設 定是相同的，會根據1〇接腳處理部5 t的辅助fc部i 生成顯示各個DUT9的挽救部位的個別寫入位址，並從工〇 頻道7向各個DUT9的1〇接腳輸入。 圖3是表示挽救操作的具體事例的時間圖。挽救包括 不良記憶胞的DUT9時，半導體測試裝置首先會進行測試 操作，根據測試結果AFM3中記憶的測試判定結果，在記 憶體54中寫入識別不良記憶區域的個別資訊。 更加具體地說明，複數的邏輯比較器59會根據與第j 波形生成單元生成的第丨共通圖案波形或者複數的第2波 形生成單元生成的複數的個別圖案波形對應的，從各個複 •1317430 數的：二：輸出的輪出波形’進行該DUT9中的測試對 象的記憶區域的合格/失效的判定。然後 ：二 的邏輯比較器59判定的各種結果作為各個複數的DUi = 且’測試控制部1〇會根據AFM3中 結果，把識別的各個複數的D㈣的不 良存取區域的資訊作為各個複 數的記憶體54中，並使其記憶。财訊輸出至各個複 (程I) ::土:::會生成與“指令”對應的共通資料 (程序）的，、通圖案波形。波形切換單 數的DUT9輸人指令的_中，共同經過幻:腳的介面 向各個複數的DUT9輸人與指令對應的共通圖案波形。 然後’各個複數的第2波形生成單元會生成記憶體^ 數的_分別對應的各個複數的個別資 甙所識別的、顯示各個複數的DUT9 址的個別®案波形。波形娜單元處“憶區域位 ΠΤΤΤΟ ^ X , 、早兀會在應該向各個複數的 ❿ 的細巾，__1〇接_介面向 各個複數的mm中輸入複數的個別圖案波形。,门 不咨二f形生成單70會生成顯示識別記憶區域

:各個複數的_輸入寫入資料的期間== 接腳的介面向各個複數的DUT9中輪入第 生成的共通®案波形。 H成早7G 經過以上的處理，波形輸出單元 的_並行、與寫入資料的指令對應的圖 20 1317430 1317430

與有關各個複數的DUT9的個別資訊所識別的不良記憶區 域對應的圖案波形作為寫入位址個別輸入，把顯示與寫入 位址對應的記憶區域不良的資料對應的圖案波形作為寫入 資料共通輸入。更加具體地說明，波形切換單元可以向各 個複數的DUT9，個別輸入作為顯示該DUT9的上述不良 記憶區域的寫入位址的個別圖案波形，共通輸入作為顯示 寫入位址對應的§己憶區域不良的寫入資料的共通圖案波 升>，並使其在寫入位址中寫入資料。結果，半導體測試裝 置可以與複數的DUT9的不同位址的不良記憶區域並行， 寫入不良區域資訊，並可以縮短挽救操作所需的時間。 在這裏，各個複數的DUT9具有1或者複數的不良記 憶區域時’半導體職裝置會進行如下所示的挽救操作。 測試控制部10會根據AFM3中記憶的複數的判定結 果，把識，各個複數的DUT9的丨個或者複數的不“

憶區域的貢訊作為各個複數的個別資訊輸出並使之 在各個複數的記憶體54。 第1波形生成單元與各個複數的DUT9中的丨個或 記憶區域相對應，生成與“指令，，對應的共通 程序）的共賴案波形。各個複數㈣2波形生成

生成被儲存在記舰54中的各個複數的個別 貝訊識別#、辭杨複㈣DUT 不良記憶區域健_則毅形。而且，第j複^ 複數的不良記憶區域相對應，过ί ^ %、區域不良的寫入貧料的共通圖案波形。 21 1317430 波形切換單元向各個複數的DUT9政 :::,不良記憶區域對應的指令的共通: 而且，向各個複數的DUT9個別輸 H皮开/ 的個別圖案波形。而且，共同輸入 複數的寫入位址對應的！個或者顯示複橋二者與 的寫入資料生成的寫入資料的共通圖案波形憶區域不良 量的―各種不同數 換單元’在向上述複數的半導體記 =入=的上述半導體記憶元件中禁止寫入 ::的;;r·區域寫入上述寫入資二上= 减兀件中寫入尚未完成寫入的上述資料。 等 存的體得說明’波形切換單元根據記憶體54中儲 ΐ=τΓ Γ未完成向所有的不良記憶區域的資料 7二二於復該_的寫入恢復信號接腳 寫人資料°另—方面，對於已經完成向 =的不良記憶區域的資料寫人的DUT9,通過使該丽9 的寫=恢復信號接腳（/WE)失效。來禁止資料的寫入。 在这裏，波形切換單元會代替寫入恢復信號接腳，可 復末端恢復信號接腳（/CE)或者使其失效，來 選擇或者不卿該DUT9,允許或麵止寫人㈣的寫入。 22 1317430 如此，在本實施形態的半導體測試裝置中，由於對於 各個複數的DUT9，可以相互並行的生成、輸入不同的複 數的個別資訊，所以，可以縮短需要輸入各個個別資訊時 的測試所需的時間。 、 而且，在TG/主要FC部中，與可以選擇的波形的種 類相比，通過在輔助FC部58中設定少數的可以選擇的波 形的種類，可以把裝置規模的擴大限制在最小限度。 • 由於在10接腳5中具備了儲存個別資訊的記憶體 54，所以，不需要在ASIC的包裝外部包圍的配線可以 將配線簡略化。而且，由於去除了不需要的配線，不易產 生切片時的偏差等問題，可以高速地進行個別資訊的讀取。

除了其不同點以外，省略說明。 具有與各個複數的 頻道7與測試 與本變形實例的半導體測試裝置， DUT9對應設置的複數的測試模組、 控制部210。 23 1317430 複數的測試模組202是波形輸出單元的一例，經過I〇 頻道7，向複數的DUT9並行輸入Alpg1或者PG (圖案 振蕩器）201生成的圖案資料。測試模組2〇2具有ALpG1、 PG2(H、1或者複數的1〇接腳處理部2〇5以及AFM3。pG2〇i 包含儲存應該向DUT9輸出的測試圖案的圖案記憶體，向 1〇接腳處理部205順次供給圖案記憶體中儲存的測試圖 案。 與該測試模組202連接的DUT9的各個複數的1〇接 腳相對應，複數設置了 ίο接腳處理部205，根據從ALPG1 或者PG201供給的圖案資料，生成向DUT9輸入的資料， 同時，進行從對應的10接腳中輸出的資料的合格、失效 的判定。10接腳處理部205包括TG/主要FC部205、正 反器53、以及邏輯比較器59。 TG/主要FC部205生成向與包含該tg/主要FC部250 的測試模組205連接的DUT9輸入的圖案波形，並供給至 正反器。由於TG/主要FC部250具有與圖1所示的TG/ 主要FC部50相同的功能與結構，所以除了不同點以外， 省略說明。 測試控制部210是不良記憶區域選擇單元的一例，為 了控制利用半導體測試裝置的測試而設置的。在這裏測 試控制部210，根據作為各個複數的DUT9的測試結果記 憶在AFM3中的判定結果，生成複數的DUT9的測試操作 或者挽救操作中所使用的複數的個別資訊，輸出至測試控 制部210。 24 1317430 以下，關於利用與本變形實例的半導體測試褒置的 DUT9的測試操作與挽救操作，進行說明。 (1)測試操作 (1-1)向複數的DUT9寫入相同的資料時 分別與複數的DUT9對應設置的複數的ALPG1根據同 一系統輸出同一圖案資料。從ALPG1中輸出的圖案資料

被供給至作為此圖案資料的輸入對象的與1〇接腳對應的 10接腳處理部205。 〜 次在10接腳處理部中，TG/主要FC部5〇根據輸入的圖 案資料，製作符合實際輸入時間的測試資料。 在10頻道7中，驅動器70根據向IO接腳處理部2〇5 中的正反器53輸人的資料生成通常波形。此通常波形被輪 入至對應的10接腳（I/O)中。 如此 , 1〇接腳處理部205以及10頻道7生成的通々 波形巧輸入至1〇接腳。在與此1〇接腳對應的1〇頻道中 比較器71會比較從此1〇接腳中輸出的波形的電壓與規^ 的標準電壓’並生賴輯資料。而且，在與此1〇接腳對 應的1〇接腳處理部5中，在邏輯比較器59中，進行使月 從1〇頻道7中的比較H 71輸人的㈣的合格/失效的判 定。此判定結果會記憶於AFM3中。 (1-2)向各個複數的DUT9中寫入個別資訊時 /、各個複數的DUT9並行寫入個別資訊時，測試控制 邰21〇，與複數的測試模組202中的PG2〇1中設置的圖 記憶體相對，會記憶與個射訊對應各不相同的測試圖… 25 1317430 案。PG201會讀取個別的測試圖案，向TG/主要FC部25〇 供給個別的圖案資料。TG/主要FC部250會根據輸入的圖 案資料’製作與符合實際的輸入時間的各個DUT9的個別 資訊對應的測試資料。正反器會根據輸入的資料生成通常 波形。在10頻道7中，驅動器70會根據輸入至1〇接腳 處理部205⑽正反器53的資料，生成通常波形。在個別 寫入模式中’會生成與各個DUT9相异的通常波形， 入至對應的DUT9的1〇接腳（1〇)。 · 在與本變形實例的半導體測試襄置中，進行個別寫入 操作的測試操作的時間，例如，朗2中的除去個別寫入 模式信號鱗_同。在本變形實财，會在分別與複數 的DUT9對應的複數的PG2〇1中，記憶順次輸出的與“指 T對應的U圖案資料、與“位址，，對應的共通圖案資 料以及肖：貝料對應的個別圖案資料的測試圖案:、、 試模組202根據記憶在該測試模組 中的職圖案，向複數的贿9並行寫人不3 料^更加具體地說明，10接腳處理部205通過向DUT9 1 通輸入在所有的PG2G1中共通記憶㈣人指令以及與寫、 應的圖案波形’向贿9共通輸入各pm中個別 寫入貧：對應的圖案波形’向各個複數的翻的 f寫入位址中並行寫入不同的寫入資料。如此，本變形 =例的半導體職裝置可以供給向複數的dut9供給的指 厂位址、以及/或者資料，向其他部分 址、以及/或者資料。 位 26 1317430 (2)挽救操作 ▲在挽救操作中，把特殊規定各個複數的DUT9的不良 η己憶區域的位址作為特殊資訊向各個加乃中輸入的同 ^，需要作為寫入資料共通輸人不良區域資訊。即，向特

倾域職操作中 二料。而且，向各個DUT =，也與上述測試操作中的個別寫入操相 部：基處理部的各個 設定相同。即，顯作中的_寫人操作中的 址作為與該_對應的二的中=二：：l入: 项k /輸入至各個DUT9 在與本變形實例的半導 。 操作的賴操作的時間裝置中，進行個別挽救 式信號的時間相同。'與圖3中的除了個別寫入模 更加具體地說明，：目丨丨句ί 的DUT9❹m結果的%據作為各個複數 果，生成與包含識別各個複i的DUT的複數的判定結 資訊的測試圖案。此測試的不良區域的個別 令”對應的共通圖案資料、二輸出與“指 料、以及與“資料，， 一 4址對應的個別圖案資 制部21G向各個複數的^ j圖案時的圖案。測試控 文的測試模組202個別傳送與各個 27 .1317430 DUT9對應生成的測試圖案，並記憶於PG2〇1中。 複數的測試模組202根據在該測試模組202内的 PG201中記憶的測試圖案，向與複數的DUT9並行，不同 的不良記憶區域寫入不良記憶資訊。更加具體地說明，根 據PG201中記憶的測試圖案，1〇接腳處理部2〇5會向複 數的DUT9輸入與寫入指令對應的圖案波形，把與各個複 數的DUT9的個別資訊所識別的不良記憶區域位址相對應 的圖案波形作為寫入位址個別輸入至複數的DUT9 ’把顯 示寫入位址對應的記憶區域不良的資料對應的圖案波形作 為寫入資料共通輸入至複數的DUT9。結果，與本變形實 例的半導體測試裝置可以與複數的DUT9的不同位址的不 良記憶區域並行’寫人不良區域資訊，縮短挽救操作所需 要的時間。 並且，本發明並不只是限定於上述的實施形態，在本 發明的要闕範圍内可以進行各種變形。例如，在上述的 實施形態卜料臟9主要考慮铸體記㈣來進行說 明’即狀邏輯IC，也可以在多_時進行測試時，適用 於本發明。 以上利用了本發明的實施形態進行了說明，伸是 明的技術方面的範圍並不只歧定於上述實施形離 的範圍。對於上述實施雜可以進行多樣的變^者改载 良，适-點同行業者是明瞭的。進行這些變化 形態也包含在本發明的技術範圍内， ^ 又、 記載中可以明瞭。 W點從申請範圍的 28 1317430 產業方面利用的可能性 半導根據本發明，對於各個複數的 的個別資訊的;仃進仃相互生成、輸人不同的複數 件輸入根二;、丨’驗需要向各倾數的半導體記憶元 操別魏的位址時_試^或者挽救 本發日η，已以實施例揭露如上’财鱗用以限定 本發明之:=領 ==】當視後附之"專利範圍所“二本 結構 圖1表示本發明實施形態的—種半導體測試裝置的 圖 具體事例。2麵根據需要進行個職人操作_試操作的 具體事I1表示根據需要騎個別寫人操作钱救操作的 測試裝

圖4表示與本實施形態的變形實例的半 置的結構。 W 【主要元件符號說明】

1 ALPG 1 AFM (位址·失效.記憶體） 5 1〇接腳處理部 1317430

7 10頻道 9DUT 10測試控制部 50TG/主要FC部 51 “及(AND)，，電路 52 “或”電路 53正反器 54記憶體 55 位址指向控制器（address pointer controller) 58輔助FC部 59邏輯比較器 70驅動器（DR) 71比較器（CP)

151 “及(AND)” 電路 201 PG 202測試模組 205 10接腳處理部 210測試控制部 250 TG/主要FC部

Claims (1)

1317430 七、申請專利範圍： 1.一種半導體測試裝置，其特徵在於包括： 一第1波形生成單元，生成與各個複數的半導體元件 共通的共通資訊相對應的共通圖案波形； 複數個第2波形生成單元，生成與上述各個複數的半 導體το件對應而與個別準備的複數個別資訊對應的個別圖 案波形;以及 一波形切換單元，向上述各個複數的半導體元件，選 擇性地進行一共通輸入動作，與一個別輸入動作，其中該 共通輸入動作是共通地輸入上述的第丨波形生成單元所生 成的上述共通圖案波形，且該個別輸入動作是個別地輸入 上述各個複數的第2波形生成單元所生成的上述個別圖案 波形， 其中該個別圖案波形或該共通圖案波形的任一個，同 時並列輸入到該複數的半導體元件。 2. 如申請專利範圍第1項所述的半導體測試裝置，其 中上述的各個複數的半導體元件是半導體記憶元件， 上述波形切換單元是向上述各個複數的半導體元 件，選擇性地進行一共通輸入動作，與一個別輸入動作， 其中該共通輸入動作是共通地輸入上述的第1波形生成單 元所生成的上述共通圖案波形，且該個別輸入動作是把上 述各個複數的第2波形生成單元所生成的上述個別圖案波 形作為應該寫入資料的寫入位址而個別輸入。 3. 如申請專利範圍第2項所述的半導體測試裝置，更 31 1317430 包括： -合格/失效判定單元，根據與上述共通圖案波形或者 =述個別®案波形相對應的從上料導體域元件輸出的 ^出波形’進彳τ上料導體記憶元件巾關試對象部位的 5格/失效的判定;以及 一失效記憶體’記憶上述合格/失效判定單元的判定結 4·如申請專利範圍第2項所述的半導體測試裝置更 包括： 記憶上述個別資訊的記憶體， 其中上述第2絲生成單元讀取上述記憶體中儲存的 述個別資訊，生成上述個別圖案波形。 5·如申請專利範圍第2項所述的半導體測試裝置，其 個複數的半導體記憶元件具備—介面，按照時間 刀以輸入寫入位址及寫入資料， 上述波形切換單元在應該向上述各個複數的半導體 中輸入寫人位址的期間中，個別經過上述介 數的半導體記憶元件中輸人各個複數的上述個 在應該向上述各個複數的半導體記憶元件 mr經過上述介面，向上述各個複數的 述輪入上述第1波形生成單元所生成的上 6.如申請專利範圍第5項所述的半導體測試裝置，其 1317430 間 中上述各倾數料導航憶元件的 劃分以輸端令、上述寫场址及上述寫人^按=時 上述波形蝴單元在顧向±述各倾數的半導 讀兀件巾輸人指令的_巾，共通_上述介面 述各個複數解導體記憶元件巾輸人上述第： 元所生成的上述共通圖案波形， 心生成早

在應該向上述各個複數的半導體記航件 入位址的顧中，個別經過上述介面，向數 半導體記憶科中輸人錢複數的上述共通圖2=數的 在應該向上述各個複數的半導體記航件 的：間中’共通經過上述介面，向上述各個複數的 +導體讀70件巾輸人上述第丨波形生成單 的上述共通圖案波形。 成 更 包括: 7.如申請專鄕圍第2項所賴半導制試裝置， 一 合格/失效判定單元，根據與上述第1波形生成 早疋所生Ϊ的第1上述共顧案波形或者上述複數的第2 波形生成早7L所生成的上述複數的侧圖案波形相對應的 從上述各倾數的半導體記憶元件輸出的輸出波形，進行 該半導體記航件巾的顺縣的記龍域的合格/失效 的判定； 一失效記ft體，料上频錢合格/失效欺單元所 判定的複數的判定結果； 一不良記髓域卿單元，根據上述失效記憶體中儲 33 1317430 資訊 其中上述各個複數的第2波形生成單元生成顧示屮 ===憶元件中的上述不良存儲區域的位 各個複識:—^ 第2 2生成單元生成第2上述共通圖案波形， :述，、通圖案波形顯示出識別存儲區域不良的寫入資 元侔個形切換單元向上述各個複數的半導體記憶 ，個別輸出作為顯示該半導體記憶元件的上述不良記 作、:顯的位址的上述個別圖案波形，並共通輸入 共通圖案波形，使其在上述寫人位址中 罵入上述的寫入資料。 8:如申請專利範圍第7項所述的半導體測試裝置，其 中上述不良記憶區域選擇單元把識別出上述各個複數的/半 導體記憶元件的1個或者複數的不良記舰域的資訊作為 上述各個複數的個別資訊而輸出， ‘、、、 上述各個複數的第2波形生成單元生成顯示出上 個複數的半導體記憶元件中的丨個或者複數的上 儲區，的位址的上述個別圖案波形，上述不良二J 位址疋利用各個複數的個別資訊而識別，

34

1317430 的寫入上; 件細tit 3各個複數的半導趙記憶元 1個赤去、⑽為顯出述各個複數的半導體記憶元件的 個或者魏的上述不良記舰域的i個或者複數的上述 寫入位址的上述個別圖案波形， 把第2共通圖案波形作為與1個或者複數的上述寫入 位^對應的顯示幻個或者複數的記㈣域不良的上述寫 入為料而共通輸入， ^經完成了向所有的上述不良記憶區域中寫入上述 寫入貝料的上述半導體記憶元件中禁止寫人的狀態下，使 ’、向上述複數的半導體記憶元件巾，未完成向所有的上述 不良记憶區域寫入上述寫入資料的上述半導體記憶元件中 寫入尚未完成寫入的上述資料。 9.一種半導體測試裝置的控制方法，測試複數的半導 體元件，該半導體測試裝置的控制方法包括： 第1波形生成階段，生成與各個複數的半導體元件共 通的共通資訊相對應的共通圖案波形； 第2波形生成階段’生成與上述複數的半導體元 件相對應，與個別準備的複數的個別資訊相對應的個別圖 案波形;以及 波形切換階段’向上述各個複數的半導體元件，選擇 性地進行一共通輸入動作，與一個別輸入動作，其中該共 通輸入動作是共通地輸入上述第1波形生成階段所生成的 35 .1317430 上述共通圖案波形，且該個別輸入動作是個別地輸入上述 各個複數的第2波形生成階段所生成的上述個別圖宰波 形， 其中該個別圖案波形或該共通圖案波形的任一個，同 時並列輸入到該複數的半導體元件。 10.—種半導體測試裝置，測試複數的半導體記憶元 件，該半導體測試裝置包括： 一不良記憶區域選擇單元，根據複數的半導體記憶元 件的各自的測試結果，輸出識別上述各個複數的半導體記 憶元件的不良記憶區域的個別資訊;以及 一波形輸出單元，與上述複數的半導體記憶元件並 行，共通輸入與寫入資料的指令相對應的圖案波形，把與 上述各個魏的半導體記航件的上述侧資訊識別的上 述不良記憶區域的位址相對應的圖案波形作為寫入位址而 個別輸人，把顯示與上述寫人紐㈣應的記憶區域不良 的資料相對應的圖案波形作為寫入資料而共同輸入。 11. 禋牛導體測試裝置的控制方法，測試複數的半導 體記憶兀件’該半導體測試裝置的控制方法包括： 一不良記憶區域選擇階段，根據上述各個複數的半導 體，憶⑽❹m結果，輸㈣耻述複㈣半導體記憶 凡件的不良s己憶區域的個別資訊;以及 > # ^輸出階段’與上述複數的半導體記憶元件並 Τ':.::與寫入資料的指令相對應的圖案波形，把與 L 7 ^導體記憶树的上述侧資訊識別的上 1317430 述不良記憶區域的位址相對應的圖案波形作為寫入位址而 個別輸入，把與顯示上述寫入位址相對應的記憶區域不良 的資料相對應的圖案波形作為寫入資料而共同輸入。

37 1317430 四、 指定代表圖： (一） 本案之指定代表圖：圖（1 )。 (二） 本代表圖之元件符號簡單說明： 1 ALPG 3 AFM (位址·失效·記憶體） 5 I◦接腳處理部 7 10頻道 9DUT 10測試控制部 50TG/主要FC部 51 “及(AND)”電路 52 “或”電路 53正反器 54記憶體 55 位址指向控制器（address pointer controller) 58辅助FC部 59邏輯比較器 70驅動器（DR) 71比較器（CP) 151 “及(AND)” 電路 五、 本案若有化學式時，請揭示最能顯示發明特徵的化 學式： 無