KR0140176B1 - 반도체 메모리장치의 동작모드 제어장치 및 방법 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야

반도체 메모리장치의 동작 모드 제어

2. 발명이 해결하려고 하는 기술적 과제

반도체 메모리 장치에서 테스트모드 수행 종료 후, 사용자모드에서 테스트모드로 진입하는 것을 방지함

3. 발명의 해결 방법의 요지

커맨드데이타를 입력하여 해당하는 동작모드를 수행하는 반도체 메모리장치에서, 입력되는 커맨드를 디코딩하여 테스트해제커맨드일 시 스위칭되어 테스트모드를 비활성화시키기 위한 테스트종료신호를 발생하고, 이외의 상태에서는 테스트모드를 활성화시킨다. 그리고 테스트모드가 활성화상태일 시 입력되는 테스트 커맨드를 디코딩하여 해당하는 테스트모드의 디코딩신호를 발생하며, 테스트종료신호 수신시에는 테스트모드를 비활성화시킨다. 그리고 입력되는 커맨드가 사용자커맨드인 경우에는 테스트모드의 상태에 무관하게 해당하는 사용자모드의 디코딩신호를 발생시킨다. 그러면 제어부가 디코딩신호의 종류에 따라 해당하는 동작모드의 수행을 제어한다. 따라서 테스트모드가 비활성화 상태일 시 사용자모드에서 테스트모드로 진입되지 않는다.

4. 발명의 중요한 용도

반도체 메모리장치에서 사용자모드 수행시 테스트모드로 진입되는 것을 원천적으로 봉쇄할 수 있음

Description

반도체 메모리장치의 동작모드 제어장치 및 방법

제1도는 종래의 반도체 메모리장치에서 테스트모드를 수행하는 제1구성도

제2도는 종래의 반도체 메모리장치에서 테스트모드를 수행하는 제2구성도

제3도는 본 발명에 따라 반도체 메모리장치에서 동작모드를 제어하는 장치의 구성도

제4도는 제3도중 테스트모드디코더200의 구성도

제5도는 제3도중 테스트해제모드디코더의 구성도

제6도는 제3도중 테스트모드제어회로의 구성도

제7도는 제3도중 사용자모드디코더의 구성도

제8도는 상기 제3도-제7도에서 테스트모드를 해제하기 전에 본 발명에 따라 동작모드를 제어하는 각부의 동작 특성을 도시하는 타이밍도

제9도는 상기 제3도-제7도에서 테스트모드를 해제한 후 본 발명에 따라 동작모드를 제어하는 각부의 동작 특성을 도시하는 타이밍도

* 도면의 주요 부분에 대한 부호의 설명

100:입력버퍼 200:테스트모드디코더200

300:테스트해제모드디코더 400:테스트모드제어회로

500:사용자모드디코더 600:커맨드레지스터

본 발명은 반도체 메모리장치의 동작 모드 제어장치 및 방법에 관한 것으로, 특히 사용자 모드에서 다른 동작모드로의 진입을 방지할 수 있는 제어장치 및 방법에 관한 것이다.

일반적으로 집적회로 장치나 반도체 메모리장치에서 지원되는 동작모드에는 사용자에게 지원되는 모드(user mode)와 칩 제조자가 칩의 동작 특성을 분석하기 위한 테스트모드(test mode)등이 있다. 반도체 메모리장치에서 사용자모드는 칩의 하드웨어적인 특성에는 영향을 미치지 않는 동작들을 수행하는데, 여기에는 데이터의 리드, 라이트, 소거 등의 동작(이이피롬의 경우 data loading, program, chip erase, prozgram verify, erase verify, staus read 등)이 수행된다. 또한 테스트모드는 하드웨어적인 특성에 영향을 미칠 수 있는 모드(이이피롬의 경우 redundant repair, stress test, leakage test, program margin test, chip promgram test 등)가 있다. 이때 상기 테스트모드는 사용자 지원을 목적으로 하는 것이 아니므로, 사용자가 테스트모드를 수행하게 되는 경우에는 칩에 치명적인 영향을 끼칠 수 있다. 그러므로 사용자가 테스트모드를 원천적으로 수행할 수 없도록 하는 기술이 필요하게 되었다. 상기와 같은 종래의 기술로는 테스트모드 수행시 계속적으로 고전압을 사용하는 방법과, 고전압 사용 후 래치 방법을 이용하여 테스트모드로 진입하는 방법이 있다.

제1도는 전자의 방법으로 테스트모드로 진입하는 구성을 도시하고 있다. 상기 테스트모드로 진입하기 위해서, 먼저 검출회로10은 입력단자CS와 접속노드N1 사이에 다이오드 타입의 구성으로 직렬 연결되는 엔모오스트랜지스터Q1-Q3들과, 상기 접속노드N1과 접지전압 사이에 연결되며 게이트전극이 제어회로20의 출력신호에 연결되는 엔모오스트랜지스터Q4와, 상기 접속노드N1과 제어회로20 사이에 연결되는 인버터I1으로 구성된다. 여기서 상기 엔모오스트랜지스터Q1-Q3은 3개의 형태로 도시되었지만 필요에 따라 다단으로 구성될 수 있으며, 각각 소정의 채널저항을 가진다. 그리고 상기 단자CS로 인가되는 전압은 테스트모드시 고전압이 인가되며, 일반모드시에는 동작전압 레벨의 전원전압이 인가된다. 따라서 일반모드시 동작전원 레벨의 전압이 상기 단자CS로 인가되면, 상기 엔모오스트랜지스터Q1-Q3의 채널 저항에 의해 접속노드N1에는 로우 레벨의 전압이 발생되며, 이로인해 인버터G1은 하이논리 신호를 발생하여 제어회로20으로 인가한다. 그러면 상기 제어회로20은 일반동작모드로 판단한다. 그러나 상기 단자CS로 고전압이 인가되면, 상기 접속노드N1의 전위는 높아지며, 상기 접속노드N1의 전위가 상기 인버터I1의 레벨보다 높아지는 순간, 상기 인버터I1은 로우 논리의 고전압검출신호HV를 발생한다. 그러면 상기 제어회로20은 상기 고전압검출신호HV에 의해 테스트모드임을 감지하여 이후의 테스트모드를 수행하게 된다. 이때 상기 제어회로20은 상기 고전압검출신호HV에 의해 테스트모드의 수행을 제어하므로, 상기 고전압은 테스트모드가 수행되는 동안 계속 하여 공급하여야 한다. 그러나 상기와 같은 테스트모드 수행 방법은 하기와 같은 많은 문제점을 가지고 있다. 먼저 엔모오스트랜지스터Q1-Q3들의 공정 변화에 따라 드레시홀드전압값이 변할 수 있으며, 이로인해 검출회로10의 고전압 검출레벨이 변할 수 있다. 두 번째로, 전원전압의 바운싱(bouncing)에 의해 인버터I1의 트립전압(trip voltage)이 낮아져 역시 테스트모드로 진입할 가능성이 있다. 세 번째로 전원전압의 변화에 대한 칩의 특성 테스트시 단자CS에 인가해야 할 바이어스 전압이 달라져야 한다. 즉, 고전압을 사용하여 테스트모드를 수행하는 경우, 테스트모드로 진입하기 위해서는 입력단자CS에 더 높은 고전압을 사용하여야 하며, 이로인해 테스트의 불편함을 초래하고, 이런 고전압에 의해 칩의 손상을 입힐 수 있다. 네 번째로 테스트모드시 계속하여 고전압을 인가하여야 하므로 테스트모드의 수가 한정되고, 칩에 스트레스(stress)가 가해져 칩에 손상을 가할 수 있다.

따라서 상기와 같은 문제점을 해소하기 위하여 고전압을 계속 공급하지 않고 테스트모드를 수행할 수 있는 테스트 방법으로서 Miyawaki 등에 의해 발명된 미합중국 특허 제4,970,727호의 구성이 제2도로 도시되어 있다. 상기 제2도의 구성을 살펴보면, 입력단자CS에 고전압의 테스트모드신호를 인가하면, 검출회로10은 상기한 바와 같은 동작으로 고전압검출신호HV를 발생한다. 그리고 테스트모드회로40은 상기 고전압검출신호HV가 입력되면, 상기 테스트모드회로40은 입출력버퍼70으로부터 출력되는 테스트코드가 래치회로50에서 래치할 수 있도록 스위칭회로80을 제어한다. 그러면 상기 래치회로50에 저장되는 테스트모드가 테스트모드디코더60으로 인가되어 디코딩되고, 제어회로90이 상기 테스트 디코딩 신호를 수신하여 해당하는 테스트모드를 수행한다. 그러나 상기와 같이 고전압에 의해 테스트모드를 래치하여 사용하는 방법을 사용하는 경우에도 동일한 고전압검출회로10을 사용하므로, 상기한 전자의 방법에서와 같은 첫째, 두 번째 및 세 번째 문제점을 가지게 된다.

따라서 상기한 바와 같은 테스트모드 방법들을 사용하는 경우, 테스트모드나 특정 동작모드를 선택할 경우, 반도체 제조시에만 사용하고 출하후 사용자에 의해 절대로 선택되어서는 안되는 테스트모드나 특정모드(예를 들면, redundant repair)가 선택되어 칩의 하드웨어 상에 치명적인 결함을 야기시킬 수 있는 문제점을 가지게 된다.

따라서 본 발명의 목적은 반도체 메모리장치에서 사용자모드에서 타 동작모드로 진입하지 않도록 제어할 수 있는 장치 및 방법을 제공함에 있다

본 발명의 다른 목적은 사용자모드와 테스트모드를 구비하는 반도체 메모리장치에서 사용자 모드시 테스트모드로 진입되는 통로를 차단하여 안정된 동작모드를 수행할 수 있는 장치 및 방법을 제공함에 있다.

본 발명의 또 다른 목적은 사용자모드와 테스트모드를 구비하는 반도체 메모리장치에서 다수개의 모드디코더를 구비하고 테스트모드 수행시 대응되는 테스트모드디코더200가 입력되는 커맨드를 디코딩하여 대응하는 테스트모드를 수행하며, 테스트해제모드 수행시 상기 테스트모드디코더200를 디스에이블시켜 사용자모드시 테스트모드의 수행을 방지시킬 수 있는 제어장치 및 방법을 제공함에 있다.

이러한 본 발명의 목적들을 달성하기 위하여 본 발명의 반도체 메모리장치에서 동작모드를 제어하는 장치는, 입력되는 커맨드를 디코딩하여 테스트해제커맨드일 시 스위칭되어 테스트모드를 디스에이블시키는 테스트종료신호DIST를 발생하는 수단과; 상기 테스트종료신호DIST에 의해 제어되며, 테스트모드시 입력되는 커맨드를 디코딩하여 테스트모드디코딩신호TMS를 발생하며, 상기 테스트모드를 디스에이블시키는 테스트종료신호DIST수신시 상기 테스트모드디코딩신호TMS의 통로를 차단하는 수단과; 상기 입력되는 커맨드를 수신하여 사용자모드디코딩신호를 발생하는 수단으로 구성되어, 상기 테스트모드 해제시 사용자모드에서 테스트모드로 진입되는 것을 방지하는 것을 구성되는 것을 특징으로 한다. 또한 상기 본 발명의 목적들을 달성하기 위한 본 발명의 반도체 메모리장치에서 동작모드를 제어하는 방법은; 커맨드 데이터를 입력하는 과정과; 상기 커맨드데이타를 디코딩하는 과정과; 상기 디코딩 과정에서 사용자모드의 커맨드데이타일 시 해당하는 사용자모드를 실행하는 과정과; 상기 디코딩과정에서 테스트모드의 커맨드데이타일 시 테스트모드의 상태를 검사하는 과정과; 상기 테스트모드 상태 검사과정에서 활성화상태일 시 해당하는 테스트모드를 실행하고, 비활성화상태일 시 테스트모드의 실행을 차단하는 과정과; 상기 디코딩과정에서 테스트모드의 해제 커맨드데이타일 시 상기 테스트모드를 비활성화상태로 영구 천이시키는 과정으로 이루어짐을 특징으로 한다.

이하 본 발명의 바람직한 실시예가 첨부된 도면의 참조와 함께 상세히 설명될 것이다.. 도면들중 동일한 부품들은 가능한한 어느곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다.

여기에서 사용되는 사용자모드디코딩신호UMS라는 용어는 사용자모드를 실행하기 위한 커맨드 수신시 사용자모드디코더500에서 디코딩한 사용자모드의 실행신호를 나타낸다. 테스트모드디코딩신호TMS라는 용어는 테스트모드를 실행하기 위한 커맨드 수신시 테스트모드디코더200에서 디코딩한 테스트모드의 실행신호를 나타낸다. 테스트모드해제신호TMD는 테스트모드에서 테스트 기능을 종료한 후 발생되는 테스트해제커맨드 수신시 테스트모드해제디코더에서 디코딩한 신호를 의미한다. 테스트제어신호DIST는 상기 테스트모드해제신호TMD 수신시 테스트모드제어회로의 내부 스위칭소자가 스위칭되어 상기 테스트모드디코더200의 동작을 영구적으로 비활성화 시키는 신호를 의미한다.

제3도는 본 발명에 따라 반도체 메모리장치에서 동작모드를 제어하는 장치를 도시하는 도면으로서, 입력버퍼(input buffer)100은 외부 패드(pad)로부터 입력되는 데이터를 커맨드데이타CMD로 발생하는 기능을 수행한다. 상기 커맨드데이타CMD는 다수 비트들로 구성되며, 본 발명에서는 8비트의 데이터라고 가정한다. 사용자모드디코더500은 반도체 메모리장치에서 수행할 수 있는 사용자모드의 수만큼 구비되며, 상기 커맨드데이타CMD들을 디코딩하여 사용자커맨드일 시 해당하는 사용자디코더가 인에이블 되어 사용자모드디코딩신호UMS를 발생한다. 테스트모드디코더200은 반도체 메모리장치에서 수행할 수 있는 테스트모드의 수만큼 구비되며, 테스트종료신호DIST에 의해 동작이 활성화 또는 비활성화 된다. 상기 테스트모드디코더200은 상기 테스트모드의 커맨드데이타CMD들을 디코딩하여 테스트커맨드일 시 해당하는 테스트디코더가 인에이블되어 테스트모드디코딩신호TMS를 발생한다. 테스트모드해제디코더300은 상기 입력되는 커맨드데이타CMD에서 테스트해제커맨드를 디코딩하여 테스트모드해제신호TMD를 발생한다. 테스트모드제어회로400은 상기 테스트모드해제디코더300의 출력을 수신하며, 내부에 스위칭소자를 구비한다. 상기 테스트모드제어회로400은 상기 테스트모드해제디코더300으로부터 테스트모드해제신호TMD 수신시 내부의 스위칭소자가 스위칭되어 테스트종료신호DIST를 발생한다. 따라서 상기 테스트종료신호DIST는 한번 발생되면 그 상태를 계속 유지하는 신호로서, 상기 테스트모드디코더200으로 인가되어 200을 영구적으로 비활성화시킨다. 커맨드레지스터600은 상기 사용자모드디코더500으로부터 사용자모드디코딩신호UMS를 수신하고 상기 테스트모드디코더200으로부터 테스트모드디코딩신호TMS를 수신하며, 수신되는 디코딩신호를 저장한 후 대응되는 모드를 수행하기 위한 블록의 제어신호로 출력한다. 따라서 8비트의 커맨드데이타를 사용하는 경우, 총 255종류의 테스모드 및 사용자모드를 사용할 수 있다.

상기 제3도의 동작은 크게 3가지로 대별된다. 먼저 테스트모드는 테스트모드,디코더200에 의해 분석되는데, 상기 테스트모드디코더200은 상기 테스트모드제어회로400으로부터 출력되는 테스트종료신호DIST의 논리에 따라 동작이 제어된다. 따라서 상기 테스트종료신호DIST가 발생되지 않는한 상기 테스트모드디코더200은 수신되는 테스트 커맨드데이타CMD를 디코딩하여 대응되는 테스트모드를 수행하기 위한 테스트모드디코딩신호TMS를 발생한다. 여기서 상기 테스트모드디코더200은 테스트모드를 수행하는 종류의 수만큼 구비되며, 따라서 상기 테스트모드의 커맨드는 각각 다른 데이터 값을 가진다. 즉, 상기 테스트모드디코더200은 상기 테스트종료신호DIST가 발생되지 않으면 인에이블 상태에 있게되며, 인에이블 상태에서는 상기 입력버퍼100으로부터 출력되는 커맨드데이타CMD를 수신하고, 테스트커맨드일 시 해당되는 테스트디코더가 동작되어 해당하는 테스트모드를 수행하기 위한 테스트모드디코딩신호TMSj를 발생한다.

제4도는 상기 테스트모드디코더200에서 하나의 테스트디코더 구성을 도시하고 있다. 여기서 상기 입력버퍼100은 8비트의 커맨드데이타CMD를 출력하는 것으로 도시되어 있다. 따라서 4비트 낸드게이트210 및 220은 디코더로서, 특정 테스트모드를 수행하기 위한 값으로 입력단을 구성하면 된다. 따라서 상기 제4도와 같은 구성을 갖는 테스트디코더는 테스트모드의 수만큼 구비되며, 각각 대응되는 테스트 커맨드데이타CMD 값으로 입력단을 설정하면 된다. 본 발명에서는 5가지의 테스트모드 TMS0-TMS4를 실행할 수 있다고 가정한다. 상기 낸드게이트210 및 220은 각각 입력되는 4비트의 커맨드데이타CMD가 미리 설정된 테스트모드의 특정 커맨드데이타CMD로 수신될 시 각각 로우 논리신호를 출력한다. 노아게이트230은 상기 낸드게이트210 및 220을 출력하는 디코딩신호 및 테스트종료신호DIST를 수신한다. 이때 상기 테스트종료신호DIST는 테스트모드 수행시 로우 논리신호를 발생하며, 테스트모드를 해제하면 하이 논리신호를 천이되는 신호이다. 따라서 설정된 특정 테스트모드의 커맨드가 수신되고 테스트모드가 인에이블된 상태에서, 상기 노아게이트230은 로우논리의 3입력을 입력하므로 하이 논리신호를 발생한다. 이는 특정 테스트디코더가 해당하는 테스트모드를 인에이블시키는 테스트모드디코딩신호(j=0∼4)이다. 그러나 상기 테스트종료신호DIST가 하이 논리신호로 수신되거나 또는 설정된 특정 테스트모드의 커맨드데이타CMD가 입력되지 않으면 상기 테스트디코더의 노아게이트230은 로우 논리신호를 출력하게 되어 테스트모드는 비활성화 된다.

상기와 같은 과정으로 테스트모드를 실행하는 상태에서 상기 입력버퍼100이 테스트모드를 해제하기 위한 커맨드데이타CMD를 출력하면, 테스트모드해제디코더300이 이를 감지한다. 즉, 테스트모드를 종료한 후 테스트모드의 해제 커맨드데이타CMD를 발생하면, 상기 테스트모드해제디코더300이 이를 디코딩하여 테스트모드해제신호TMD를 발생한다. 그러면 상기 테스트모드제어회로400의 내부의 스위칭소자가 스위칭되어 상기 테스트종료신호DIST를 발생한다. 이때 상기 스위치소자는 퓨즈로 구현할 수 있다. 따라서 상기 테스트종료신호DIST는 일단 한번 발생되면, 계속하여 그 상태를 유지하게 된다. 따라서 테스트모드디코더200은 디스에이블되어 테스트커맨드가 수신되더라도 이를 출력할 수 없게 되어, 반도체 메모리장치는 테스트모드로 진입하지 못한다.

제5도는 상기 테스트모드해제디코더300의 구성도로서, 낸드게이트310 및 320은 테스트모드를 해제시키기 위한 커맨드데이타CMD를 디코딩하는 기능을 수행한다. 즉, 상기 낸드게이트310 및 320은 수신되는 커맨드데이타CMD 중 테스트모드를 해제하기 위한 커맨드 수신시 각각 로우 논리신호를 발생하며, 그 이외의 상태에서는 하이 논리신호를 발생한다. 그러면 노아게이트330은 상기 낸드게이트310 및 320 두 출력이 각각 로우 논리신호를 출력할 시 하이 논리신호를 출력하고, 그 이외의 상태에서는 로우 논리신호를 출력한다. 따라서 상기 노아게이트330에서 하이 논리로 출력되는 신호가 상기 테스트모드해제신호TMD가 되며, 그 이외의 상태에서는 테스트모드를 활성화시키는 신호가 된다.

제6도는 상기 테스트모드제어회로400의 구성도로서, 스위칭소자인 퓨즈410은 전원전압과 접속노드N2 사이에 연결된다. 상기 제6도의 휴즈는 일렉트리컬 폴리 퓨즈(electrical poly fuse)로 구현된 예를 도시하였지만, 레이저에 의해 저어되는 퓨즈나 또는 비휘발성 메모리셀(Non Volatile Memory cell)등으로도 구현할 수 있다. 상기 접속노드N2와 접지전원 사이에는 칩인에이블신호/CE를 반전하는 인버터의 출력단이 게이트전극에 연결되는 엔모오스트랜지스터430과 전지전압이 게이트전극에 연결되는 디플리션엔모오스트랜지스터440이 직렬 연결된다. 또한 상기 엔모오스트랜지스터430과 디플리션엔모오스트랜지스터440과 병렬로, 상기 접속노드N2와 접지전압 사이에 연결되는 엔모오스트랜지스터450은 게이트전극이 테스트모드해제신호TMD와 연결된다. 노아게이트460은 상기 접속노드N2와 칩인에이블신호/CE와 연결되며, 상기 두 입력신호가 모두 로우 논리신호일 시 테스트모드를 비활성화시키는 하이 논리의 테스트종료신호DIST를 발생하며, 그렇지 않으면 테스트모드를 비활성화시키는 로우 논리신호를 발생한다. 먼저 테스트모드가 활성화 상태이면, 상기한 바와 같이 상기 테스트모드해제신호TMD를 로우 논리신호로 발생된다. 그러면 상기 엔모오스트랜지스터450이 턴오프상태가 된다. 여기서 상기 엔모오스트랜지스터450은 큰 사이즈를 갖도록 설계되어, 턴온 상태시 형성된 채널로 큰 전류를 흘려 상기 퓨즈를 커팅시킨다. 따라서 상기 엔모오스트랜지스터450이 턴오프 상태이므로 상기퓨즈410은 커팅되지 않은 상태를 유지하게 되며, 이로인해 접속노드N2에는 상기 전원전압에 의한 전류의 통로가 형성된다. 이때 상기 엔모오스트랜지스터450 및 디플리션엔모오스트랜지스터440의 사이즈는 턴온 상태에서 상기 노아게이트460이 하이 논리로 감지할 수 있는 크기의 전압을 발생할 수 있는 채널 저항을 갖도록 설계한다. 따라서 상기 엔모오스트랜지스터430의 게이트전극으로는 인버터를 통해 하이논리로 반전되는 칩인에이블신호/CE가 입력되어 온 상태를 유지하고 피모오스트랜지스터440의 게이트전극으로는 접지전압이 인가되어 온 상태를 하지만, 상기 접속노드N2에는 항상 하이 논리의 전위가 발생된다. 따라서 상기 노아게이트460은 테스트모드가 활성화된 상태, 즉, 테스트모드해제신호TMD가 발생되지 않는 상태에서는 로우 논리신호를 발생한다. 그러나 상기 테스트모드를 수행 완료한 후, 상기 테스트모드해제신호TMD가 하이 논리신호로 발생되면 엔모오스트랜지스터450인 턴온된다. 그러면 상기 접속노드N2의 전하가 상기 엔모오스트랜지스터450을 통해 접지단으로 급속하게 이동된다. 따라서 상기 엔모오스트랜지스터450을 통해 큰 전류가 흐르게 되므로 상기 퓨즈410이 커팅되며, 이로인해 상기 접속노드N2는 로우 전위로 천이된다. 그러면 상기 노아게이트460의 두 입력이 모두 로우 논리가 되어, 상기 노아게이트460은 테스트모드를 비활성화시키는 하이 논리의 테스트종료신호DIST를 발생한다. 이때 상기 하이 논리의 테스트종료신호DIST는 상기 제4도와 같은 구성을 갖는 테스트모드디코더200의 노아게이트230이 로우 논리신호를 출력하게 된다. 즉, 상기 테스트종료신호DIST가 발생되면, 상기 테스트모드디코더200은 동작이 디스에이블되어 테스트모드를 수행할 수 없게 된다.

이렇게 테스트모드의 동작이 종료되면 이후 수신되는 커맨드데이타CMD들은 모두 사용자의 커맨드데이타CMD가 되며, 따라서 상기 사용자모드디코더500이 구동되어 해당하는 사용자디코더가 사용자모드디코딩신호UMS를 발생한다.

제7도는 상기 사용자모드디코더500에서 하나의 사용자디코더 구성을 도시하고 있다. 여기서 상기 입력버퍼100은 8비트의 커맨드데이타CMD를 출력하는 것으로 도시되어 있다. 따라서 4비트 낸드게이트510 및 520은 디코더로서, 특정 사용자모드를 수행하기 위한 값으로 입력단을 구성하면 된다. 따라서 상기 제7도와 같은 구성을 갖는 사용자디코더는 사용자모드의 수만큼 구비되며, 각각 대응되는 사용자 커맨드 값으로 입력단을 설정하면 된다. 본 발명에서 8가지의 사용자모드 UMS0-UMS-7을 구비한다고 가정한다. 상기 낸드게이트510 및 520은 각각 입력되는 4비트의 커맨드데이타CMD가 미리 설정된 사용자모드의 특정 커맨드데이타CMD로 수신될 시 각각 로우 논리신호를 출력한다. 노아게이트530은 상기 낸드게이트510 및 520을 출력하는 디코딩신호를 수신한다. 따라서 설정된 특정 사용자모드의 커맨드가 수신되고 있는 상태에서, 상기 노아게이트530은 로우 논리의 2입력을 입력하므로 하이 논리신호를 발생한다. 이는 특정 사용자디코더가 해당하는 사용자모드를 인에이블시키는 사용자모드디코딩신호UMSi(i=0-7)이다. 그러나 설정된 특정 사용자모드의 테스트모드가 입력되지 않으면 상기 사용자디코더의 노아게이트530은 로우 논리신호를 출력하게 되어 사용자모드를 수행하지 않는다.

상기와 같은 동작 실행 과정을 정리하면, 하기 표1과 같다.

상기 모드들 중에서 테스트모드는 리던던트 리페어 등과 같이 반도체 메모리장치에서 칩의 하드웨어적인 변경을 초래할 수 있는 동작모드를 총칭하며, 사용자모드는 데이터의 리드, 라이트 및 소거 등과 같이 반도체 메모리장치에서 칩의 하드웨어적인 구성을 변경하지 않는 모드를 총칭한다.

상기 제8도는 본 발명에 따라 테스트모드가 인에이블된 상태에서 상기 제3도-제7도의 각부 구성에 대한 동작파형도로서, 칩인에이블신호는 811과 같이 로우 논리신호로 출력된다. 그러면 제6도와 같은 구성을 갖는 테스트모드제어회로400에서 엔모오스트랜지스터430은 인버터430은 통해 하이 논리신호로 반전된 칩인에이블신호에 의해 턴온 상태를 유지하며, 노아게이트460도 일측단으로 로우 논리를 갖는 상기 칩인에이블신호를 수신한다. 이때 테스트모드해제커맨드는 발생되지 않은 상태이므로 상기 제5도와 같은 구성을 갖는 테스트모드해제디코더300은 817과 같이 로우 논리의 테스트모드해제신호TMD를 발생한다. 따라서 상기 테스트모드제어회로400은 818과 같이 로우 논리의 테스트종료신호DIST를 발생한다. 상기와 같은 상태에서 제4도와 같은 구성을 갖는 테스트모드디코더200 및 제7도와 같은 구성을 갖는 사용자모드디코더500은 각각 수신되는 커맨드데이타CMD를 디코딩하여 테스트모드 또는 사용자모드를 수행할 수 있게 된다. 여기서 사용자모드0, 사용자모드5 및 테스트모드3을 순차적으로 수행한다고 가정한다. 먼저 사용자모드0의 커맨드데이타CMD가 출력되면, 상기 사용자모드디코더500 중 사용자모드0로 설정된 사용자디코더는 813과 같이 사용자모드디코딩신호UMS0를 하이 논리신호를 출력한다. 그러면 커맨드레지스터커맨드레지스터600은 상기 사용자모드디코딩신호UMS0를 저장한 후 사용자모드디코딩신호UMS0를 제어부로 인가한다. 그러면 도시하지 않은 상기 제어부는 상기 사용자모드디코딩신호UMS0에 의해 사용자모드0를 인에이블시킨다. 이후 사용자모드5를 수행시키기 위한 커맨드데이타CMD가 발생되면, 상기 사용자모드디코더500의 해당하는 사용자디코더는 814와 같이 상기 사용자모드디코딩신호UMS5를 발생하며, 이후의 동작은 상기한 바와 같이 수행된다. 또한 테스트모드3의 커맨드데이타CMD가 출력되면, 상기 테스트모드디코더200 중 테스트모드3으로 설정된 테스트디코더는 815와 같이 테스트모드디코딩신호TMS3을 하이 논리신호로 출력한다. 그러면 커맨드레지스터600은 상기한 바와 같이 테스트모드디코딩신호TMS3을 저장한 후 제어부로 인가한다. 그러면 상기 제어부는 상기 테스트모드디코딩신호TMS3에 해당하는 테스트모드를 수행한다. 이때 나머지 사용자모드 및 테스트모드의 디코딩신호는 816과 같이 모두 로우 논리상태를 유지하게 된다. 따라서 상기 제8도에 도시된 바와같이 테스트모드가 인에이블된 상태에서는 테스트모드 및 사용자모드가 모두 실행됨을 알 수 있다. 이때 칩의 특성을 변경하거나 또는 결함을 구제하고자 하는 경우에는 테스트모드에서 해당 기능들을 구현하며, 메모리의 리드, 라이트 및 소거등의 기능을 점검하고자하는 경우에는 사용자모드에서 해당 기능들을 구현하면 된다.

이때 테스트모드의 수행을 종료한 후 더 이상의 테스트모드를 수행할 필요가 없는 경우에는 테스트모드해제커맨드를 발생하여 테스트모드로의 진입을 차단한다. 제9도는 테스트모드해제커맨드가 발생된 후의 동작 특성을 도시하고 있다. 먼저 상기 테스트모드해제커맨드가 발생되면, 제5도와 같은 구성을 갖는 테스트모드해제디코더300은 913과 같이 하이 논리를 갖는 테스트모드해제신호TMD를 발생한다. 그러면 상기 제6도와 같은 구성을 갖는 테스트모드제어회로400의 엔모오스트랜지스터450이 턴온 상태가 되며, 이로인해 퓨즈410이 커팅된다. 상기 퓨즈410이 커팅되면 상기한 바와같이 접속노드N2의 전위가 로우 레벨이 되므로, 테스트종료신호DIST는 914와 같이 하이 논리신호로 천이된다. 그리고 상기 테스트종료신호DIST가 하이 논리신호로 발생되면, 상기 제4도와 같은 구성을 갖는 테스트모드디코더200의 모든 테스트디코더의 노아게이트230 모두 로우 논리신호를 출력하게 된다. 즉, 상기 914와 같이 하이 논리를 갖는 테스트종료신호DIST가 발생되면, 상기 테스트모드디코더200의 모든 테스트디코더들이 917과 같이 로우 논리신호를 출력하게 모든 테스트모드의 실행 중지된다. 따라서 이후 테스트모드는 실행할 수 없는 상태가 된다. 즉, 제9도에 도시된 바와 같이 테스트모드2를 수행하기 위한 테스트커맨드가 발생되더라도, 제3도와 같은 구성을 갖는 테스트디코더200는 916과 같이 로우 논리를 갖는 테스트모드디코딩신호TMS2를 출력하게 되어 테스트모드2를 실행시킬 수 없게 된다. 이때 사용자모드는 제9도에 도시된 바와 같이 실행된다. 즉, 상기 테스트모드가 디스에이블되면, 이후 실행될 수 있는 동작모드는 사용자모드 뿐이다.

상술한 바와 같이 집적회로 장치나 반도체 메모리장치에서 일반 사용자가 테스트모드 또는 특정 모드로의 진입할 가능성을 원천적으로 봉쇄할 수 있어 테스트모드의 신뢰성을 향상시킬 수 있다. 또한 테스트모드시 고전압을 사용하지 않고 커맨드를 사용하므로서, 테스트모드 또는 특정 모드의 선택을 용이하게 실행할 수 있는 효과가 있다.

Claims (8)

1. 커맨드데이타를 입력하며, 디코딩신호에 해당하는 동작모드를 수행하는 반도체 메모리장치에 있어서, 입력되는 커맨드를 디코딩하여 테스트해제커맨드일 시 스위칭되어 테스트모드를 디스에이블시키는 테스트종료신호를 발생하는 수단과; 적어도 두 개의 디코딩수단을 구비하며, 테스트모드시 입력되는 커맨드를 디코딩하여 해당하는 테스트모드의 디코딩신호를 발생하고, 상기 테스트모드를 발생하고, 상기 테스트모드를 디스에이블시키는 테스트종료신호 수신시 디스에이블되는 수단과, 적어도 두 개의 디코딩수단을 구비하며, 상기 입력되는 커맨드를 수신하여 대응되는 사용자모드의 디코딩신호를 발생하는 수단으로 구성되어, 상기 테스트모드 해제시 사용자모드에서 테스트모드로 진입되는 것을 방지하는 것을 구성되는 것을 특징으로 하는 반도체 메모리장치.
2. 제1항에 있어서, 상기 테스트종료신호를 발생하는 수단이, 입력되는 커맨드를 디코딩하여 테스트모드의 해제커맨드일 시 테스트모드해제신호를 발생하는 디코딩수단과, 스위칭소자를 구비하며, 상기 테스트모드해제신호 수신시 상기 스위칭소자를 제어하여 상기 테스트종료신호를 발생하는 것을 특징으로 하는 반도체 메모리장치.
3. 제2항에 있어서, 상기 테스트종료신호를 발생하는 수단이, 전원전압과 접속노드 사이에 연결되는 상기 스위칭소자인 퓨즈와, 상기 접속노드와 접지전원 사이에 연결되고 상기 테스트모드해제신호를 게이트전극에 연결하는 트랜지스터와, 상기 접속노드에 연결되어 상기 접속노드의 레벨에 따라 상기 테스트종료신호를 발생하는 수단을 구비하여, 상기 테스트모드해제신호 입력시 상기 퓨즈를 커팅하여 상기 테스트종료신호를 발생하는 것을 특징으로 하는 반도체 메모리장치.
4. 모드제어신호에 따라 해당하는 동작모드를 수행하는 반도체 메모리장치에 있어서, 외부 패드와 연결되며, 상기 패드로부터 입력데이타를 완충하여 커맨드데이타로 출력하는 수단과, 커맨드데이타를 디코딩하여 테스트해제커맨드일 시 스위칭되어 테스트모드를 디스에이블시키는 테스트종료신호를 발생하는 수단과, 상기 커맨드데이타를 디코딩하여 테스트모드의 커맨드일 시 해당하는 테스트모드의 디코딩신호를 발생하고, 상기 테스트모드를 디스에이블시키는 상기 테스트종료신호 수신시 비활성화되는 수단과, 상기 커맨드데이타를 디코딩하여 사용자모드의 커맨드일 시 대응되는 사용자모드의 디코딩신호를 발생하는 수단과, 상기 테스트모드디코딩신호 및 사용자모드디코딩신호를 입력하며, 입력된 디코딩신호에 의해 해당하는 동작모드를 제어하는 수단으로 구성되어, 상기 테스트모드 해제시 사용자모드에서 테스트모드로 진입되는 것을 방지하는 것을 특징으로 하는 반도체 메모리 장치.
5. 제4항에 있어서, 상기 테스트종료신호를 발생하는 수단이, 입력되는 커맨드를 디코딩하여 테스트모드의 해제커맨드일 시 테스트모드해제신호를 발생하는 디코딩수단과, 스위칭소자를 구비하며, 상기 테스트모드해제신호 수신시 상기 스위칭소자를 제어하여 상기 테스트종료신호를 발생하는 것을 방지하는 것을 특징으로 하는 반도체 메모리 장치.
6. 제5항에 있어서, 상기 테스트종료신호를 발생하는 수단이, 전원전압과 접속노드 사이에 연결되는 상기 스위칭소자인 퓨즈와, 상기 접속노드와 전지전원 사이에 연결되고 상기 테스트모드해제신호를 게이트전극에 연결하는 트랜지스터와, 상기 접속노드에 연결되어 상기 접속노드의 레벨에 따라 상기 테스트종료신호를 발생하는 수단을 구비하여, 상기 테스트모드해제신호 입력시 상기 퓨즈를 커팅하여 상기 테스트종료신호를 발생하는 것을 특징으로 하는 반도체 메모리 장치.
7. 커맨드데이타를 사용하여 반도체 메모리장치의 동작모드를 제어하는 방법에 있어서, 커맨드데이타를 입력하는 과정과, 상기 커맨드데이타를 디코딩하는 과정과, 상기 디코딩과정에서 사용자모드의 커맨드데이타일 시 해당하는 사용자모드를 실행하는 과정과, 상기 디코딩과정에서 테스트모드의 커맨드데이타일 시 테스트모드의 상태를 검사하는 과정과, 상기 테스트모드 상태 검사과정에서 활성화상태일 시 해당하는 테스트모드를 실행하고, 비활성화상태일 시 테스트모드의 실행을 차단하는 과정과, 상기 디코딩과정에서 테스트모드의 해제 커맨드데이타일 시 상기 테스트모드를 비활성화상태로 영구 천이시키는 과정으로 이루어짐을 특징으로 하는 반도체 메모리장치의 동작모드 제어방법.
8. 제7항에 있어서, 상기 테스트해제커맨드를 처리하는 과정이, 상기 테스트모드 해제커맨드의 입력 유무를 검사하는 과정과, 상기 검사과정에서 테스트모드 해제커맨드가 수신되지 않을 시 상기 테스트모드를 활성화상태로 유지하는 과정과, 상기 검사과정에서 테스트모드 해제커맨드 수신시 상기 테스트모드를 영구적으로 비활성시키는 과정으로 이루어짐을 특징으로 하는 반도체 메모리장치의 동작모드 제어방법.