KR20220052780A - 테스트회로를 포함하는 전자장치 및 그의 동작 방법 - Google Patents

테스트회로를 포함하는 전자장치 및 그의 동작 방법 Download PDF

Info

Publication number
KR20220052780A
KR20220052780A KR1020200137106A KR20200137106A KR20220052780A KR 20220052780 A KR20220052780 A KR 20220052780A KR 1020200137106 A KR1020200137106 A KR 1020200137106A KR 20200137106 A KR20200137106 A KR 20200137106A KR 20220052780 A KR20220052780 A KR 20220052780A
Authority
KR
South Korea
Prior art keywords
data
write
test
command
internal
Prior art date
Application number
KR1020200137106A
Other languages
English (en)
Inventor
김현승
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200137106A priority Critical patent/KR20220052780A/ko
Priority to US17/193,777 priority patent/US11417409B2/en
Priority to CN202110348592.6A priority patent/CN114388046A/zh
Publication of KR20220052780A publication Critical patent/KR20220052780A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56004—Pattern generation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/34—Accessing multiple bits simultaneously
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G11C2029/3602—Pattern generator

Abstract

전자장치는 커맨드어드레스를 토대로 직렬적 패턴을 가지는 패턴데이터를 생성하는 패턴데이터생성회로 및 테스트모드에서 내부커맨드 및 리드동작을 위한 리드커맨드를 토대로 상기 패턴데이터 및 리드데이터 중 하나를 내부데이터로 출력하고, 출력된 상기 내부데이터를 재입력받아 라이트동작을 위한 라이트데이터로 저장하는 데이터입출력회로를 포함한다.

Description

테스트회로를 포함하는 전자장치 및 그의 동작 방법{ELECTRONIC DEVICE INCLUDING TEST CIRCUIT AND OPERATION METHOD OF THEREOF}
본 발명은 테스트회로를 포함하는 전자장치 및 테스트동작을 수행하는 방법에 관한 것이다.
전자장치 중 반도체장치는 데이터입출력경로의 결함 여부를 테스트하기 위해 압축병렬테스트를 수행할 수 있다. 압축병렬테스트는 데이터를 수신하여 라이트동작을 수행한 다음, 리드동작을 수행할 때 라이트된 데이터를 압축하여 데이터입출력경로의 결함 여부를 감지하는 테스트이다. 압축병렬테스트는 라이트된 데이터가 모두 동일한 레벨을 가지는 지를 판단하는 데이터 압축 기법을 사용하므로 일정한 시퀀스를 가진 데이터를 수신하여야 한다. 그러나, 반도체장치가 일정한 시퀀스를 가진 데이터로 압축병렬테스트를 수행할 때, 데이터입출력경로의 결함을 제대로 감지할 수 없는 문제가 발생할 수 있다.
본 발명은 테스트회로를 포함하는 전자장치 및 테스트동작을 수행하는 방법을 제공한다.
본 발명은 커맨드어드레스를 토대로 직렬적 패턴을 가지는 패턴데이터를 생성하는 패턴데이터생성회로 및 테스트모드에서 내부커맨드 및 리드동작을 위한 리드커맨드를 토대로 상기 패턴데이터 및 리드데이터 중 하나를 내부데이터로 출력하고, 출력된 상기 내부데이터를 재입력받아 라이트동작을 위한 라이트데이터로 저장하는 데이터입출력회로를 포함하되, 상기 내부데이터는 외부데이터가 송수신되는 데이터패드어레이를 포함한 경로를 통해 전송되는 전자장치를 제공한다.
또한, 본 발명은 커맨드어드레스를 토대로 직렬적 패턴을 가지는 패턴데이터를 생성하는 패턴데이터생성회로, 테스트모드에서 내부커맨드를 토대로 상기 패턴데이터를 입력받아 내부데이터로 출력하고, 출력된 상기 내부데이터를 재입력받아 라이트동작을 위한 라이트데이터로 저장하는 데이터입출력회로 및 상기 테스트모드에서 상기 라이트동작을 수행할 때 상기 패턴데이터와 상기 라이트데이터를 비교하여 테스트플래그신호를 생성하는 결함감지회로를 포함하되, 상기 내부데이터는 외부데이터가 송수신되는 데이터패드어레이를 포함한 경로를 통해 전송되는 전자장치를 제공한다.
또한, 본 발명은 커맨드어드레스를 토대로 직렬적 패턴을 가지는 패턴데이터를 생성하는 단계 및 내부커맨드를 토대로 상기 패턴데이터를 데이터패드어레이를 포함한 경로를 통해 전송하여 라이트동작을 위한 라이트데이터로 저장하고, 테스트커맨드 및 상기 라이트동작을 위한 라이트커맨드를 토대로 상기 패턴데이터와 상기 라이트데이터를 비교하여 테스트플래그신호를 생성하는 제1 테스트동작을 수행하는 단계를 포함하는 테스트동작을 수행하는 방법을 제공한다.
본 발명에 의하면 테스트모드에서 직렬적 패턴을 가지는 패턴데이터를 데이터패드어레이를 포함한 경로로 전송하여 라이트데이터로 저장하고, 라이트동작을 수행할 때 패턴데이터와 라이트데이터를 비교함으로써, 데이터패드어레이를 포함한 데이터입출력경로에서 발생되는 결함을 검출하는 능력을 개선시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 전자시스템의 구성을 도시한 블록도이다.
도 2는 도 1에 도시된 전자시스템에 포함된 제2 전자장치의 일 실시예에 따른 구성을 도시한 블록도이다.
도 3은 도 2에 도시된 제2 전자장치에 포함된 데이터출력회로의 일 실시예에 따른 구성을 도시한 블록도이다.
도 4는 도 3에 도시된 데이터출력회로에 포함된 데이터선택회로의 일 실시예에 따른 회로도이다,
도 5는 도 2에 도시된 제2 전자장치에 포함된 데이터입력회로의 일 실시예에 따른 구성을 도시한 블록도이다.
도 6은 도 2에 도시된 제2 전자장치에 포함된 결함감지회로의 일 실시예에 따른 구성을 도시한 블록도이다.
도 7은 도 6에 도시된 결함감지회로에 포함된 감지신호생성회로의 일 실시예에 따른 도면이다.
도 8은 도 7에 도시된 감지신호생성회로에 포함된 제1 데이터비교회로의 일 실시예에 따른 회로도이다.
도 9는 도 6에 도시된 결함감지회로에 포함된 테스트플래그생성회로의 일 실시예에 따른 도면이다.
도 10은 도 2에 도시된 제2 전자장치에서 테스트플래그신호가 생성되는 동작을 설명하기 위한 타이밍도이다.
도 11은 도 2에 도시된 제2 전자장치의 노멀모드 및 테스트모드에서 수행되는 동작들을 설명하기 위한 표이다.
도 12는 도 2에 도시된 제2 전자장치에서 테스트동작을 수행하는 방법을 설명하기 위한 플로우차트이다.
다음의 실시예들의 기재에 있어서, "기 설정된"이라는 용어는 프로세스나 알고리즘에서 매개변수를 사용할 때 매개변수의 수치가 미리 결정되어 있음을 의미한다. 매개변수의 수치는 실시예에 따라서 프로세스나 알고리즘이 시작할 때 설정되거나 프로세스나 알고리즘이 수행되는 구간 동안 설정될 수 있다.
다양한 구성요소들을 구별하는데 사용되는 "제1" 및 "제2" 등의 용어는 구성요소들에 의해 한정되지 않는다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 반대로 제2 구성요소는 제1 구성요소로 명명될 수 있다.
하나의 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 할 때 직접적으로 연결되거나 중간에 다른 구성요소를 매개로 연결될 수도 있다고 이해되어야 한다. 반면 "직접 연결되어" 및 "직접 접속되어"라는 기재는 하나의 구성요소가 다른 구성요소에 또 다른 구성요소를 사이에 두지 않고 직접 연결된다고 이해되어야 한다.
"로직하이레벨" 및 "로직로우레벨"은 신호들의 로직레벨들을 설명하기 위해 사용된다. "로직하이레벨"을 갖는 신호는 "로직로우레벨"을 갖는 신호와 구별된다. 예를 들어, 제1 전압을 갖는 신호가 "로직하이레벨"을 갖는 신호에 대응할 때 제2 전압을 갖는 신호는 "로직로우레벨"을 갖는 신호에 대응할 수 있다. 일 실시예에 따라 "로직하이레벨"은 "로직로우레벨"보다 큰 전압으로 설정될 수 있다. 한편, 신호들의 로직레벨들은 실시예에 따라서 다른 로직레벨 또는 반대의 로직레벨로 설정될 수 있다. 예를 들어, 로직하이레벨을 갖는 신호는 실시예에 따라서 로직로우레벨을 갖도록 설정될 수 있고, 로직로우레벨을 갖는 신호는 실시예에 따라서 로직하이레벨을 갖도록 설정될 수 있다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 전자시스템(100)의 구성을 도시한 블록도이다. 도 1에 도시된 바와 같이, 전자시스템(100)은 제1 전자장치(ELECTORNIC DEVICE)(110) 및 제2 전자장치(120)를 포함할 수 있다.
제1 전자장치(110)는 제1 장치핀(110_1), 제2 장치핀(110_2) 및 제3 장치핀(110_3)을 포함할 수 있다. 제1 전자장치(110)는 컨트롤러 또는 테스트장치로 구현될 수 있다. 제2 전자장치(120)는 제4 장치핀(120_1), 제5 장치핀(120_2) 및 제6 장치핀(120_3)을 포함할 수 있다. 제2 전자장치(120)는 반도체장치로 구현될 수 있다.
제1 전자장치(110)는 제1 장치핀(110_1) 및 제4 장치핀(120_1) 사이에 연결된 제1 전송라인(130_1)을 통해 커맨드어드레스(CA)를 제2 전자장치(120)로 전송할 수 있다. 커맨드어드레스(CA)의 비트 수는 실시예에 따라 다양하게 설정될 수 있다. 제1 전자장치(110)는 제2 장치핀(110_2) 및 제5 장치핀(120_2) 사이에 연결된 제2 전송라인(130_2)을 통해 데이터스트로브신호(DQS)를 제2 전자장치(120)로 전송할 수 있다. 제1 전자장치(110)는 제3 장치핀(110_3) 및 제6 장치핀(120_3) 사이에 연결된 제3 전송라인(130_3)을 통해 외부데이터(DQ)를 제2 전자장치(120)로 전송할 수 있다. 제1 전자장치(110)는 제3 장치핀(110_3) 및 제6 장치핀(120_3) 사이에 연결된 제3 전송라인(130_3)을 통해 외부데이터(DQ)를 제2 전자장치(120)로부터 수신할 수 있다. 외부데이터(DQ)의 비트 수는 실시예에 따라 다양하게 설정될 수 있다.
제2 전자장치(120)는 내부커맨드생성회로(ICMD GEN)(201), 패턴데이터생성회로(PD GEN)(203), 데이터입출력회로(DATA I/O CIRCUIT)(205), 결함감지회로(DEFECT DETECTION CIRCUIT)(211) 및 코어회로(CORE CIRCUIT)(215)를 포함할 수 있다. 제2 전자장치(120)는 제1 전자장치(110)로부터 커맨드어드레스(CA), 데이터스트로브신호(DQS) 및 외부데이터(DQ)를 입력받아 노멀모드 및 테스트모드에서 리드동작, 라이트동작 및 리드트레이닝동작 등 다양한 동작들을 수행할 수 있다. 데이터스트로브신호(DQS)는 제2 전자장치(120)가 노멀모드 및 테스트모드에서 리드동작을 수행할 때 리드레이턴시구간이 종료된 후 일정 구간 동안 토글링될 수 있다. 데이터스트로브신호(DQS)는 제2 전자장치(120)가 노멀모드 및 테스트모드에서 리드트레이닝동작을 수행할 때 리드레이턴시구간이 종료된 후 일정 구간 동안 토글링될 수 있다. 데이터스트로브신호(DQS)는 제2 전자장치(120)가 노멀모드에서 라이트동작을 수행할 때 일정 구간 동안 토글링될 수 있다. 데이터스트로브신호(DQS)는 제2 전자장치(120)가 테스트모드에서 라이트동작을 수행할 때 논토글링될 수 있다.
제2 전자장치(120)는 커맨드어드레스(CA)를 입력받아 리드동작을 위한 리드커맨드(도 2의 RD), 라이트동작을 위한 라이트커맨드(도 2의 WT), 테스트모드를 위한 테스트커맨드(도 2의 TCMD1) 및 내부커맨드(도 2의 ICMD)를 생성하는 내부커맨드생성회로(201)를 포함할 수 있다.
제2 전자장치(120)는 커맨드어드레스(CA)를 토대로 직렬적 패턴을 가지는 패턴데이터(도 2의 PD)를 생성하는 패턴데이터생성회로(203)를 포함할 수 있다.
제2 전자장치(120)는 테스트모드에서 데이터스트로브신호(DQS) 및 내부커맨드(도 2의 ICMD)를 토대로 패턴데이터(PD)를 데이터패드어레이(도 2의 213)를 포함한 경로로 전송하여 라이트데이터(도 2의 DIN)로 저장하고, 라이트커맨드(도 2의 WT)를 토대로 저장된 라이트데이터(도 2의 DIN)를 출력하는 데이터입출력회로(205)를 포함할 수 있다. 제2 전자장치(120)에 포함된 데이터입출력회로(205)는 테스트모드에서 데이터스트로브신호(DQS) 및 리드커맨드(도 2의 RD)를 토대로 리드데이터(도 2의 DOUT)를 데이터패드어레이(도 2의 213)를 포함한 경로를 통해 전송하여 라이트데이터(도 2의 DIN)로 저장하고, 라이트커맨드(도 2의 WT)를 토대로 저장된 라이트데이터(도 2의 DIN)를 출력할 수 있다.
제2 전자장치(120)는 테스트모드에서 라이트동작을 수행할 때 패턴데이터(도 2의 PD) 및 라이트데이터(도 2의 DIN)를 비교하여 테스트플래그신호(TD)를 생성하는 결함감지회로(211)를 포함할 수 있다. 이에 따라, 제2 전자장치(120)는 테스트모드에서 직렬적 패턴을 가진 패턴데이터(도 2의 PD)와 패턴데이터(도 2의 PD)를 토대로 생성되는 라이트데이터(도 2의 DIN)를 비교함으로써, 데이터패드어레이(도 2의 213)를 포함한 데이터입출력경로에서 발생되는 결함을 검출하는 능력을 개선시킬 수 있다.
제2 전자장치(120)는 라이트동작을 수행할 때 라이트데이터(도 2의 DIN)를 저장데이터로 저장하고, 리드동작을 수행할 때 저장데이터를 리드데이터(도 2의 DOUT)로 출력하는 메모리셀어레이를 포함한 코어회로(215)를 포함할 수 있다.
도 2는 제2 전자장치(120)의 일 실시예에 따른 구성을 도시한 블록도이다. 도 2에 도시된 바와 같이, 제2 전자장치(120)는 내부커맨드생성회로(ICMD GEN)(201), 패턴데이터생성회로(PD GEN)(203), 데이터입출력회로(205), 결함감지회로(DEFECT DETECTION CIRCUIT)(211), 데이터패드어레이(PAD ARRAY)(213) 및 코어회로(CORE CIRCUIT)(215)를 포함할 수 있다.
내부커맨드생성회로(201)는 커맨드어드레스(CA)를 토대로 리드커맨드(RD), 내부커맨드(ICMD), 라이트커맨드(WT), 모드레지스터커맨드(MRW), 테스트커맨드(TCMD1), 테스트리드커맨드(TCMD2)를 생성할 수 있다. 내부커맨드생성회로(201)는 리드동작을 수행하기 위한 로직레벨조합을 가지는 커맨드어드레스(CA)를 토대로 리드커맨드(RD)를 생성할 수 있다. 리드커맨드(RD)는 리드동작을 수행할 때 활성화될 수 있다. 내부커맨드생성회로(201)는 리드트레이닝동작을 수행하기 위한 로직레벨조합을 가지는 커맨드어드레스(CA)를 토대로 내부커맨드(ICMD)를 생성할 수 있다. 내부커맨드(ICMD)는 리드트레이닝동작을 수행할 때 활성화될 수 있다. 내부커맨드생성회로(201)는 라이트동작을 수행하기 위한 로직레벨조합을 가지는 커맨드어드레스(CA)를 토대로 라이트커맨드(WT)를 생성할 수 있다. 라이트커맨드(WT)는 라이트동작을 수행할 때 활성화될 수 있다. 내부커맨드생성회로(201)는 모드레지스터라이트동작을 수행하기 위한 로직레벨조합을 가지는 커맨드어드레스(CA)를 토대로 모드레지스터커맨드(MRW)를 생성할 수 있다. 모드레지스터커맨드(MRW)는 모드레지스터라이트동작을 수행할 때 활성화될 수 있다. 내부커맨드생성회로(201)는 테스트모드를 수행하기 위한 로직레벨조합을 가지는 커맨드어드레스(CA)를 토대로 테스트커맨드(TCMD1)를 생성할 수 있다. 테스트커맨드(TCMD1)는 테스트모드를 수행할 때 활성화될 수 있다. 테스트커맨드(TCMD1)는 노멀모드를 수행할 때 비활성화될 수 있다. 내부커맨드생성회로(201)는 테스트플래그신호(TD)를 출력하기 위한 로직레벨조합을 가지는 커맨드어드레스(CA)를 토대로 테스트리드커맨드(TCMD2)를 생성할 수 있다. 테스트리드커맨드(TCMD2)는 테스트플래그신호(TD)를 출력하기 위해 활성화될 수 있다.
패턴데이터생성회로(203)는 커맨드어드레스(CA) 및 모드레지스터커맨드(MRW)를 토대로 직렬적 패턴을 가지는 패턴데이터(PD)를 생성할 수 있다. 패턴데이터생성회로(203)는 모드레지스터라이트동작을 수행할 때 커맨드어드레스(CA)를 추출하여 패턴데이터(PD)를 생성할 수 있다. 패턴데이터(PD) 는 직렬적 순서를 가지는 비트들을 포함할 수 있다. 패턴데이터(PD)는 패턴데이터의 제1 비트(PD<1>) 및 패턴데이터의 제2 비트(PD<2>)를 포함할 수 있다. 패턴데이터(PD)의 비트 수는 실시예에 따라 다양하게 설정될 수 있다. 패턴데이터(PD)의 직렬적 패턴은 패턴데이터(PD)에 포함된 비트들 중 적어도 하나의 비트가 다른 비트의 로직레벨과 다른 로직레벨을 가지는 패턴으로 설정될 수 있다. 즉, 패턴데이터의 제1 비트(PD<1>)는 패턴데이터의 제2 비트(PD<2>)의 로직레벨과 다른 로직레벨을 가질 수 있다. 예를 들어, 패턴데이터(PD)의 직렬적 패턴은 로직레벨조합 'L, H, L, L, L, L, L, L'로 설정될 수 있다. 패턴데이터(PD)의 직렬적 패턴은 실시예에 따라 다양하게 설정될 수 있다.
데이터입출력회로(205)는 데이터출력회로(DATA OUTPUT CIRCUIT)(207) 및 데이터입력회로(DATA INPUT CIRCUIT)(209)를 포함할 수 있다. 데이터입출력회로(205)는 테스트모드에서 데이터스트로브신호(DQS), 내부커맨드(ICMD) 및 리드커맨드(RD)를 토대로 패턴데이터(PD) 및 리드데이터(DOUT) 중 하나를 내부데이터(ID)로 출력하고, 출력된 내부데이터(ID)를 재입력받아 라이트동작을 위한 라이트데이터(DIN)로 저장할 수 있다. 데이터입출력회로(205)는 테스트모드에서 데이터스트로브신호(DQS), 내부커맨드(ICMD) 및 리드커맨드(RD)를 토대로 내부데이터(ID)를 외부데이터(DQ)가 송수신되는 데이터패드어레이(213)를 포함한 경로를 통해 전송하여 라이트데이터(DIN)로 저장할 수 있다. 데이터입출력회로(205)는 라이트동작에서 라이트커맨드(WT)가 활성화될 때 저장된 라이트데이터(DIN)를 출력할 수 있다.
데이터스트로브신호(DQS)는 노멀모드 및 테스트모드에서 내부커맨드(ICMD) 및 리드커맨드(RD) 중 하나가 활성화될 때 리드레이턴시구간이 종료된 후 일정 구간 동안 토글링될 수 있다. 즉, 데이터스트로브신호(DQS)는 테스트모드에서 내부커맨드(ICMD)가 활성화될 때 리드레이턴시구간이 종료된 후 일정 구간 동안 토글링될 수 있다. 데이터스트로브신호(DQS)는 테스트모드에서 리드커맨드(RD)가 활성화될 때 리드레이턴시구간이 종료된 후 일정 구간 동안 토글링될 수 있다. 데이터스트로브신호(DQS)는 노멀모드에서 라이트커맨드(WT)가 활성화될 때 일정 구간 동안 토글링될 수 있다. 데이터스트로브신호(DQS)는 테스트모드에서 라이트커맨드(WT)가 활성화될 때 논토글링될 수 있다.
데이터입출력회로(205)는 테스트모드에서 데이터스트로브신호(DQS) 및 내부커맨드(ICMD)를 토대로 패턴데이터(PD)를 내부데이터(ID)로 출력하고, 출력된 내부데이터(ID)를 재입력받아 라이트동작을 위한 라이트데이터(DIN)로 저장할 수 있다. 데이터입출력회로(205)는 테스트모드에서 내부커맨드(ICMD)가 활성화될 때 리드레이턴시구간이 종료된 후 일정 구간 동안 토글링되는 데이터스트로브신호(DQS)에 동기하여 패턴데이터(PD)를 내부데이터(ID)로 출력하고, 출력된 내부데이터(ID)를 재입력받아 라이트동작을 위한 라이트데이터(DIN)로 저장할 수 있다. 데이터입출력회로(205)는 테스트모드에서 내부커맨드(ICMD)가 활성화될 때 리드레이턴시구간이 종료된 후 일정 구간 동안 토글링되는 데이터스트로브신호(DQS)에 동기하여 내부데이터(ID)를 외부데이터(DQ)가 송수신되는 데이터패드어레이(213)를 포함한 경로를 통해 전송하여 라이트데이터(DIN)로 저장할 수 있다.
데이터입출력회로(205)는 테스트모드에서 데이터스트로브신호(DQS) 및 리드커맨드(RD)를 토대로 리드데이터(DOUT)를 내부데이터(ID)로 출력하고, 출력된 내부데이터(ID)를 재입력받아 라이트동작을 위한 라이트데이터(DIN)로 저장할 수 있다. 데이터입출력회로(205)는 테스트모드에서 리드커맨드(RD)가 활성화될 때 리드레이턴시구간이 종료된 후 일정 구간 동안 토글링되는 데이터스트로브신호(DQS)에 동기하여 리드데이터(DOUT)를 내부데이터(ID)로 출력하고, 출력된 내부데이터(ID)를 재입력받아 라이트동작을 위한 라이트데이터(DIN)로 저장할 수 있다. 데이터입출력회로(205)는 테스트모드에서 리드커맨드(RD)가 활성화될 때 리드레이턴시구간이 종료된 후 일정 구간 동안 토글링되는 데이터스트로브신호(DQS)에 동기하여 리드데이터(DOUT)를 외부데이터(DQ)가 송수신되는 데이터패드어레이(213)를 포함한 경로를 통해 전송하여 라이트데이터(DIN)로 저장할 수 있다.
데이터입출력회로(205)는 노멀모드에서 라이트커맨드(WT)가 활성화될 때 일정 구간 동안 토글링되는 데이터스트로브신호(DQS)를 토대로 내부데이터(ID)를 입력받아 라이트데이터(DIN)를 생성 및 출력할 수 있다. 데이터입출력회로(205)는 테스트모드에서 라이트커맨드(WT)가 활성화될 때 논토글링되는 데이터스트로브신호(DQS)를 토대로 내부데이터(ID)의 입력을 차단할 수 있다.
데이터출력회로(207)는 내부커맨드(ICMD) 및 리드커맨드(RD)를 토대로 패턴데이터(PD) 및 리드데이터(DOUT) 중 하나를 데이터스트로브신호(DQS)에 동기하여 데이터패드어레이(213)에 내부데이터(ID)로 출력할 수 있다. 데이터출력회로(207)는 리드트레이닝동작에서 내부커맨드(ICMD)가 활성화될 때 패턴데이터(PD)를 리드레이턴시구간이 종료된 후 일정 구간 동안 토글링되는 데이터스트로브신호(DQS)에 동기하여 데이터패드어레이(213)에 내부데이터(ID)로 출력할 수 있다. 데이터출력회로(207)는 리드동작에서 리드커맨드(RD)가 활성화될 때 리드데이터(DOUT)를 리드레이턴시구간이 종료된 후 일정 구간 동안 토글링되는 데이터스트로브신호(DQS)에 동기하여 데이터패드어레이(213)에 내부데이터(ID)로 출력할 수 있다. 데이터출력회로(207)의 보다 구체적인 구성 및 동작에 대한 설명은 도 3을 참고하여 후술한다.
데이터입력회로(209)는 데이터스트로브신호(DQS) 및 라이트커맨드(WT)를 토대로 내부데이터(ID)를 데이터패드어레이(213)로부터 입력받아 라이트데이터(DIN)를 생성할 수 있다. 데이터입력회로(209)는 데이터스트로브신호(DQS)를 토대로 내부데이터(ID)를 데이터패드어레이(213)로부터 입력받아 라이트데이터(DIN)로 저장할 수 있다. 데이터입력회로(209)는 테스트모드에서 내부커맨드(ICMD) 및 리드커맨드(RD) 중 하나가 활성화될 때 리드레이턴시구간이 종료된 후 일정 구간 동안 토글링되는 데이터스트로브신호(DQS)에 동기하여 내부데이터(ID)로부터 내부라이트데이터(도 5 IDIN)를 생성할 수 있다. 데이터입력회로(209)는 노멀모드에서 라이트커맨드(WT)가 활성화될 때 일정 구간 동안 토글링되는 데이터스트로브신호(DQS)에 동기하여 내부데이터(ID)로부터 내부라이트데이터(도 5 IDIN)를 생성할 수 있다. 데이터입력회로(209)는 내부라이트데이터(도 5 IDIN)를 라이트데이터(DIN)로 저장할 수 있다. 데이터입력회로(209)는 라이트동작에서 라이트커맨드(WT)가 활성화될 때 저장된 라이트데이터(DIN)를 출력할 수 있다. 데이터입력회로(209)는 테스트모드에서 라이트커맨드(WT)가 활성화될 때 논토글링되는 데이터스트로브신호(DQS)를 토대로 내부데이터(ID)의 입력을 차단할 수 있다. 데이터입력회로(209)의 보다 구체적인 구성 및 동작에 대한 설명은 도 5를 참고하여 후술한다.
결함감지회로(211)는 테스트커맨드(TCMD1), 테스트리드커맨드(TCMD2) 및 라이트커맨드(WT)를 토대로 패턴데이터(PD)와 라이트데이터(DIN)를 비교하여 테스트플래그신호(TD)를 생성할 수 있다. 라이트데이터(DIN)는 제1 라이트데이터(DIN1) 및 제2 라이트데이터(DIN2)를 포함할 수 있다. 제1 라이트데이터(DIN1) 및 제2 라이트데이터(DIN2)는 각각 직렬적 순서를 가지는 비트들을 포함할 수 있다. 결함감지회로(211)는 테스트커맨드(TCMD1) 및 라이트커맨드(WT)를 토대로 테스트모드에서 라이트동작을 수행할 때, 패턴데이터(PD)와 라이트데이터(DIN)를 비교하여 테스트플래그신호(TD)를 생성하여 저장할 수 있다. 결함감지회로(211)는 테스트커맨드(TCMD1) 및 라이트커맨드(WT)를 토대로 테스트모드에서 라이트동작을 수행할 때, 패턴데이터(PD)의 로직레벨조합과 라이트데이터(DIN)의 로직레벨조합을 비교하여 테스트플래그신호(TD)를 생성하여 저장할 수 있다. 예를 들어, 결함감지회로(211)는 테스트모드에서 라이트동작을 수행할 때 패턴데이터(PD)의 로직레벨조합과 제1 라이트데이터(DIN1)의 로직레벨조합을 비교할 수 있다. 결함감지회로(211)는 테스트모드에서 라이트동작을 수행할 때 패턴데이터(PD)의 로직레벨조합과 제2 라이트데이터(DIN2)의 로직레벨조합을 비교할 수 있다. 테스트플래그신호(TD)는 패턴데이터(PD)의 로직레벨조합과 라이트데이터(DIN)의 로직레벨조합이 동일할 때 제1 로직레벨을 가질 수 있다. 테스트플래그신호(TD)는 패턴데이터(PD)의 로직레벨조합과 라이트데이터(DIN)의 로직레벨조합이 상이할 때 제2 로직레벨을 가질 수 있다. 즉, 테스트플래그신호(TD)는 제1 로직레벨을 가질 때 데이터입출력경로에 결함이 없음을 나타낼 수 있다. 테스트플래그신호(TD)는 제2 로직레벨을 가질 때 데이터입출력경로에 결함이 있음을 나타낼 수 있다. 실시예에 따라, 제1 로직레벨은 로직로우레벨로 설정되고, 제2 로직레벨은 로직하이레벨로 설정될 수 있다. 결함감지회로(211)는 테스트리드커맨드(TCMD2)를 토대로 저장된 테스트플래그신호(TD)를 출력할 수 있다. 결함감지회로(211)는 테스트리드커맨드(TCMD2)가 활성화될 때 저장된 테스트플래그신호(TD)를 출력할 수 있다. 테스트플래그신호(TD)의 비트 수는 실시예에 따라 다양하게 설정될 수 있다. 이에 따라, 결함감지회로(211)는 테스트모드에서 직렬적 패턴을 가지는 패턴데이터(PD)와 패턴데이터(PD)를 토대로 생성되는 라이트데이터(DIN)를 비교함으로써, 데이터패드어레이(213)를 포함한 데이터입출력경로에서 발생되는 결함을 검출하는 능력을 개선시킬 수 있다. 결함감지회로(211)의 보다 구체적인 구성 및 동작에 대한 설명은 도 6을 참고하여 후술한다.
데이터패드어레이(213)는 제1 전자장치(도 1의 110)와 외부데이터(DQ)를 송수신할 수 있다. 외부데이터(DQ)는 제1 외부데이터(DQ1) 및 제2 외부데이터(DQ2)를 포함할 수 있다. 제1 외부데이터(DQ1) 및 제2 외부데이터(DQ2)는 각각 직렬적 순서를 가지는 비트들을 포함할 수 있다. 데이터패드어레이(213)는 다수의 데이터패드를 포함할 수 있다. 제1 데이터패드는 제1 전자장치(도 1의 110)와 제1 외부데이터(DQ1)를 송수신할 수 있다. 제2 데이터패드는 제1 전자장치(도 1의 110)와 제2 외부데이터(DQ2)를 송수신할 수 있다. 외부데이터(DQ)의 비트 수는 실시예에 따라 다양하게 설정될 수 있다. 데이터패드어레이(213)는 데이터입출력회로(205)와 내부데이터(ID)를 송수신할 수 있다. 내부데이터(ID)는 제1 내부데이터(ID1) 및 제2 내부데이터(ID2)를 포함할 수 있다. 제1 내부데이터(ID1) 및 제2 내부데이터(ID2)는 각각 직렬적 순서를 가지는 비트들을 포함할 수 있다. 제1 데이터패드는 데이터입출력회로(205)와 제1 내부데이터(ID1)를 송수신할 수 있다. 제2 데이터패드는 데이터입출력회로(205)와 제2 내부데이터(ID2)를 송수신할 수 있다. 내부데이터(ID)의 비트 수는 실시예에 따라 다양하게 설정될 수 있다. 데이터패드어레이(213)는 테스트리드커맨드(TCMD2)가 활성화될 때 출력되는 테스트플래그신호(TD)를 입력받아 외부데이터(DQ)로 출력할 수 있다. 예를 들어, 제1 데이터패드는 테스트리드커맨드(TCMD2)가 활성화될 때 출력되는 테스트플래그신호(TD)를 입력받아 제1 외부데이터(DQ1)로 출력할 수 있다. 데이터패드어레이(213)는 전원패드(미도시)로부터 전원전압(VDD) 및 접지전압(VSS)을 인가받을 수 있다. 데이터패드어레이(213)는 공정상의 결함으로 인해 전원전압(VDD) 또는 접지전압(VSS)으로 쇼트될 수 있다. 예를 들어, 데이터패드어레이(213)가 전원전압(VDD)으로 쇼트되고 로직레벨조합 'H, H, H, H, H, H, H, H'를 가지는 내부데이터(ID)를 입력받을 때, 데이터패드어레이(213)는 로직레벨조합 'H, H, H, H, H, H, H, H'를 가지는 내부데이터(ID)를 그대로 출력할 수 있다. 반면, 데이터패드어레이(213)가 전원전압(VDD)으로 쇼트되고 로직레벨조합 'L, H, L, H, L, H, L, H'를 가지는 내부데이터(ID)를 입력받을 때, 데이터패드어레이(213)는 로직레벨조합 'H, H, H, H, H, H, H, H'를 가지는 내부데이터(ID)를 출력할 수 있다. 즉, 전자장치가 일정한 시퀀스를 가진 데이터로 데이터입출력경로를 테스트할 때, 데이터입출력경로의 결함을 제대로 감지할 수 없는 문제가 발생할 수 있다.
코어회로(215)는 메모리셀어레이를 포함할 수 있다. 코어회로(215)는 라이트커맨드(WT)를 토대로 라이트동작을 수행할 때 라이트데이터(DIN)를 입력받아 메모리셀어레이에 저장데이터로 저장할 수 있다. 코어회로(215)는 리드커맨드(RD)를 토대로 리드동작을 수행할 때 메모리셀어레이에 저장된 저장데이터를 리드데이터(DOUT)로 출력할 수 있다.
도 3은 데이터출력회로(207)의 일 실시예에 따른 구성을 도시한 블록도이다. 도 3에 도시된 바와 같이, 데이터출력회로(207)는 데이터선택회로(DATA SELECTION CIRCUIT)(221) 및 내부데이터출력회로(ID OUTPUT CIRCUIT)(223)를 포함할 수 있다.
데이터선택회로(221)는 리드커맨드(RD) 및 내부커맨드(ICMD)를 토대로 리드데이터(DOUT) 및 패턴데이터(PD) 중 하나를 선택데이터(D_SEL)로 출력할 수 있다. 데이터선택회로(221)는 리드동작에서 리드커맨드(RD)가 활성화될 때 리드데이터(DOUT)를 선택데이터(D_SEL)로 출력할 수 있다. 데이터선택회로(221)는 리드트레이닝동작에서 내부커맨드(ICMD)가 활성화될 때 패턴데이터(PD)를 선택데이터(D_SEL)로 출력할 수 있다. 패턴데이터(PD)는 리드데이터(DOUT)의 비트 수와 동일한 비트 수를 가질 수 있다. 데이터선택회로(221)의 보다 구체적인 구성 및 동작에 대한 설명은 도 4를 참고하여 후술한다.
내부데이터출력회로(223)는 선택데이터(D_SEL)를 내부커맨드(ICMD) 및 리드커맨드(RD) 중 하나가 활성화될 때 리드레이턴시구간이 종료된 후 일정 구간 동안 토글링되는 데이터스트로브신호(DQS)에 동기하여 내부데이터(ID)로 출력할 수 있다. 내부데이터출력회로(223)는 병렬적으로 입력되는 선택데이터(D_SEL)를 직렬화하여 내부데이터(ID)로 출력할 수 있다.
도 4는 데이터선택회로(221)의 일 실시예에 따른 회로도이다. 도 4에 도시된 바와 같이, 데이터선택회로(221)는 리드데이터입력회로(231), 패턴데이터입력회로(233) 및 버퍼회로(235)를 포함할 수 있다.
리드데이터입력회로(231)는 리드동작에서 리드커맨드(RD)가 활성화될 때 리드데이터(DOUT)를 반전버퍼링하여 출력할 수 있다. 리드데이터입력회로(231)는 낸드게이트(231_1), 인버터(231_2) 및 전달게이트(231_3)를 포함할 수 있다. 낸드게이트(231_1)는 리드커맨드(RD)가 로직하이레벨로 활성화될 때 리드데이터(DOUT)를 반전버퍼링할 수 있다. 인버터(231_2)는 리드커맨드(RD)를 반전버퍼링하여 반전리드커맨드(RDB)를 생성할 수 있다. 전달게이트(231_3)는 리드커맨드(RD)가 로직하이레벨로 활성화되고 반전리드커맨드(RDB)가 로직로우레벨로 비활성화될 때, 낸드게이트(231_1)의 출력신호를 출력할 수 있다.
패턴데이터입력회로(233)는 리드트레이닝동작에서 내부커맨드(ICMD)가 활성화될 때 패턴데이터(PD)를 반전버퍼링하여 출력할 수 있다. 패턴데이터입력회로(233)는 인버터들(233_1, 233_2)을 포함할 수 있다. 인버터(233_1)는 내부커맨드(ICMD)를 반전버퍼링하여 반전내부커맨드(ICMDB)를 생성할 수 있다. 인버터(233_2)는 내부커맨드(ICMD)가 로직하이레벨로 활성화되고 반전내부커맨드(ICMDB)가 로직로우레벨로 비활성화될 때, 패턴데이터(PD)를 반전버퍼링하여 출력할 수 있다.
버퍼회로(235)는 리드데이터입력회로(231)의 출력신호를 입력받아 반전버퍼링하여 선택데이터(D_SEL)를 생성할 수 있다. 버퍼회로(235)는 패턴데이터입력회로(233)의 출력신호를 입력받아 반전버퍼링하여 선택데이터(D_SEL)를 생성할 수 있다. 버퍼회로(235)는 인버터(235_1)를 포함할 수 있다.
도 5는 데이터입력회로(209)의 일 실시예에 따른 구성을 도시한 블록도이다. 도 5에 도시된 바와 같이, 데이터입력회로(209)는 내부데이터입력회로(ID INPUT CIRCUIT)(241) 및 라이트데이터저장회로(DIN STORAGE CIRCUIT)(243)를 포함할 수 있다.
내부데이터입력회로(241)는 데이터스트로브신호(DQS)를 토대로 내부데이터(ID)로부터 내부라이트데이터(IDIN)를 생성할 수 있다. 내부라이트데이터(IDIN)는 제1 내부라이트데이터(IDIN1) 및 제2 내부라이트데이터(IDIN2)를 포함할 수 있다. 제1 내부라이트데이터(IDIN1)는 제1 내부데이터(ID1)로부터 생성될 수 있다. 제2 내부라이트데이터(IDIN2)는 제2 내부데이터(ID2)로부터 생성될 수 있다. 내부데이터입력회로(241)는 테스트모드에서 리드커맨드(RD) 및 내부커맨드(ICMD) 중 하나가 활성화될 때 리드레이턴시구간이 종료된 후 일정 구간 동안 토글링되는 데이터스트로브신호(DQS)에 동기하여 내부데이터(ID)를 내부라이트데이터(IDIN)로 출력할 수 있다. 즉, 내부데이터입력회로(241)는 테스트모드에서 내부커맨드(ICMD)가 활성화될 때 리드레이턴시구간이 종료된 후 일정 구간 동안 토글링되는 데이터스트로브신호(DQS)에 동기하여 내부데이터(ID)를 내부라이트데이터(IDIN)로 출력할 수 있다. 내부데이터입력회로(241)는 테스트모드에서 리드커맨드(RD)가 활성화될 때 리드레이턴시구간이 종료된 후 일정 구간 동안 토글링되는 데이터스트로브신호(DQS)에 동기하여 내부데이터(ID)를 내부라이트데이터(IDIN)로 출력할 수 있다. 내부데이터입력회로(241)는 노멀모드에서 라이트커맨드(WT)가 활성화될 때 일정 구간 동안 토글링되는 데이터스트로브신호(DQS)에 동기하여 내부데이터(ID)를 내부라이트데이터(IDIN)로 출력할 수 있다. 내부데이터입력회로(241)는 내부라이트데이터(IDIN)를 라이트데이터(DIN)로 저장할 수 있다. 내부데이터입력회로(241)는 테스트모드에서 라이트커맨드(WT)가 활성화될 때 논토글링되는 데이터스트로브신호(DQS)를 토대로 내부데이터(ID)의 입력을 차단할 수 있다. 내부데이터입력회로(241)는 직렬적으로 입력되는 내부데이터(ID)를 병렬화하여 내부라이트데이터(IDIN)를 출력할 수 있다.
라이트데이터저장회로(243)는 내부라이트데이터(IDIN)를 입력받아 라이트데이터(DIN)로 저장할 수 있다. 라이트데이터저장회로(243)는 라이트커맨드(WT)를 토대로 저장된 라이트데이터(DIN)를 출력할 수 있다. 라이트데이터저장회로(243)는 라이트동작에서 라이트커맨드(WT)가 활성화될 때 저장된 라이트데이터(DIN)를 출력할 수 있다.
도 6은 결함감지회로(211)의 일 실시예에 따른 구성을 도시한 블록도이다. 도 6에 도시된 바와 같이, 결함감지회로(211)는 감지신호생성회로(DET GEN)(251) 및 테스트플래그생성회로(TD GEN)(253)를 포함할 수 있다.
감지신호생성회로(251)는 라이트커맨드(WT)를 토대로 패턴데이터(PD)와 라이트데이터(DIN)를 비교하여 감지신호(DET)를 생성할 수 있다. 감지신호생성회로(253)는 라이트동작을 수행할 때 패턴데이터(PD)의 로직레벨조합과 라이트데이터(DIN)의 로직레벨조합을 비교하여 감지신호(DET)를 생성할 수 있다. 감지신호생성회로(251)는 라이트동작을 수행할 때 패턴데이터(PD)의 로직레벨조합과 라이트데이터(DIN)의 로직레벨조합이 상이할 때 감지신호(DET)를 활성화시킬 수 있다. 감지신호생성회로(251)는 라이트동작을 수행할 때 패턴데이터(PD)의 로직레벨조합과 라이트데이터(DIN)의 로직레벨조합이 동일할 때 감지신호(DET)를 비활성화시킬 수 있다. 감지신호생성회로(251)의 보다 구체적인 구성 및 동작에 대한 설명은 도 7을 참고하여 후술한다.
테스트플래그생성회로(253)는 테스트커맨드(TCMD1) 및 테스트리드커맨드(TCMD2)를 토대로 감지신호(DET)로부터 테스트플래그신호(TD)를 생성할 수 있다. 테스트플래그생성회로(253)는 테스트모드에서 테스트커맨드(TCMD1)가 활성화되고 감지신호(DET)가 비활성화될 때, 제1 로직레벨을 가지는 테스트플래그신호(TD)를 생성하여 저장할 수 있다. 테스트플래그생성회로(253)는 테스트모드에서 테스트커맨드(TCMD1)가 활성화되고 감지신호(DET)가 활성화될 때, 제2 로직레벨을 가지는 테스트플래그신호(TD)를 생성하여 저장할 수 있다. 테스트플래그생성회로(253)는 노멀모드에서 테스트커맨드(TCMD1)가 비활성화될 때, 제1 로직레벨을 가지는 테스트플래그신호(TD)를 생성하여 저장할 수 있다. 테스트플래그생성회로(253)는 테스트리드커맨드(TCMD2)가 활성화될 때 저장된 테스트플래그신호(TD)를 출력할 수 있다. 테스트플래그생성회로(253)의 보다 구체적인 구성 및 동작에 대한 설명은 도 9를 참고하여 후술한다.
도 7은 감지신호생성회로(251)의 일 실시예에 따른 도면이다. 도 7에 도시된 바와 같이, 감지신호생성회로(251)은 다수의 데이터비교회로(DATA COM)(261_1~261_16), 신호합성회로(263), 합성신호래치회로(265) 및 펄스생성회로(267)를 포함할 수 있다.
제1 데이터비교회로(261_1)는 패턴데이터(PD)의 로직레벨조합과 제1 라이트데이터(DIN1)의 로직레벨조합을 비교하여 제1 내부감지신호(IDET1)를 생성할 수 있다. 제1 데이터비교회로(261_1)는 패턴데이터(PD)의 로직레벨조합과 제1 라이트데이터(DIN1)의 로직레벨조합이 상이할 때 제1 내부감지신호(IDET1)를 로직로우레벨로 활성화시킬 수 있다. 제1 데이터비교회로(261_1)는 패턴데이터(PD)의 로직레벨조합과 라이트데이터의 제1 비트(DIN1)의 로직레벨조합이 동일할 때 제1 내부감지신호(IDET1)를 로직하이레벨로 비활성화시킬 수 있다. 제2 내지 제16 데이터비교회로(261_2~261_16)의 동작은 제1 데이터비교회로(261_1)의 동작과 동일하게 구현되므로 구체적인 설명은 생략한다. 제1 데이터비교회로(261_1)의 보다 구체적인 구성 및 동작에 대한 설명은 도 8을 참고하여 후술한다.
신호합성회로(263)는 다수의 내부감지신호(IDET1~IDET16)를 합성하여 합성신호(SUM)를 생성할 수 있다. 합성회로(263)는 다수의 내부감지신호(IDET1~IDET16)가 모두 로직하이레벨로 비활성화될 때 로직하이레벨로 비활성화된 합성신호(SUM)를 생성할 수 있다. 신호합성회로(263)는 다수의 내부감지신호(IDET1~IDET16) 중 적어도 하나가 로직로우레벨로 활성화될 때 로직로우레벨로 활성화된 합성신호(SUM)를 생성할 수 있다. 신호합성회로(263)는 앤드게이트(263_1)를 포함할 수 있다.
합성신호래치회로(265)는 라이트커맨드(WT)를 토대로 합성신호(SUM)를 래치하여 래치합성신호(SUM_LAT)를 생성할 수 있다. 합성신호래치회로(265)는 라이트커맨드(WT)의 폴링에지에 동기하여 합성신호(SUM)를 래치하여 래치된 합성신호(SUM)를 래치합성신호(SUM_LAT)로 출력할 수 있다. 합성신호래치회로(265)는 래치회로(265_1)를 포함할 수 있다.
펄스생성회로(267)는 래치합성신호(SUM_LAT)를 토대로 감지신호(DET)를 생성할 수 있다. 펄스생성회로(267)는 래치합성신호(SUM_LAT)가 로직로우레벨로 활성화될 때 감지신호(DET)를 로직하이레벨로 활성화시킬 수 있다. 펄스생성회로(267)는래치합성신호(SUM_LAT)를 일정 지연구간만큼 지연시켜 지연래치합성신호(SUM_LATd)를 생성할 수 있다. 펄스생성회로(267)는 래치합성신호(SUM_LAT) 및 지연래치합성신호(SUM_LATd)를 토대로 감지신호(DET)를 생성할 수 있다. 펄스생성회로(267)는 래치합성신호(SUM_LAT)가 로직로우레벨로 활성화될 때, 지연래치합성신호(SUM_LATd)가 로직하이레벨로 비활성화되는 구간 동안 로직하이레벨로 활성화되는 감지신호(DET)를 생성할 수 있다. 펄스생성회로(267)는 지연회로(267_1), 인버터(267_2) 및 앤드게이트(267_3)를 포함할 수 있다. 지연회로(267_1)는 래치합성신호(SUM_LAT)를 일정 지연구간만큼 지연시켜 지연래치합성신호(SUM_LATd)를 생성할 수 있다. 인버터(267_2)는 래치합성신호(SUM_LAT)를 입력받아 반전버퍼링할 수 있다. 앤드게이트(267_3)는 지연래치합성신호(SUM_LATd) 및 인버터(267_2)의 출력신호를 입력받아 논리곱연산을 수행하여 감지신호(DET)를 출력할 수 있다.
도 8은 제1 데이터비교회로(261_1)의 일 실시예에 따른 회로도이다. 도 8에 도시된 바와 같이, 제1 데이터비교회로(261_1)는 내부비교회로(261_1_1) 및 내부감지신호생성회로(261_1_2)를 포함할 수 있다.
내부비교회로(261_1_1)는 패턴데이터(PD)의 로직레벨조합과 제1 라이트데이터(DIN1)의 로직레벨조합을 비교하여 비교결과에 대한 신호를 출력할 수 있다. 예를 들어, 내부비교회로(261_1_1)는 패턴데이터의 제1 비트(PD<1>)의 로직레벨과 제1 라이트데이터의 제1 비트(DIN1<1>)의 로직레벨이 동일할 때 로직하이레벨을 가지는 신호를 출력할 수 있다. 내부비교회로(261_1_1)는 패턴데이터의 제1 비트(PD<1>)의 로직레벨과 제1 라이트데이터의 제1 비트(DIN1<1>)의 로직레벨이 상이할 때 로직로우레벨을 가지는 신호를 출력할 수 있다. 내부비교회로(261_1_1)는 다수의 엑스노어게이트들을 포함할 수 있다.
내부감지신호생성회로(261_1_2)는 내부비교회로(261_1_1)에서 출력되는 신호들을 합성하여 제1 내부감지신호(IDET1)를 생성할 수 있다. 예를 들어, 내부감지신호생성회로(261_1_2)는 내부비교회로(261_1_1)에서 출력되는 신호들이 모두 로직하이레벨일 때, 로직하이레벨을 가지는 제1 내부감지신호(IDET1)를 생성할 수 있다. 내부감지신호생성회로(261_1_2)는 내부비교회로(261_1_1)에서 출력되는 신호들 중 적어도 하나가 로직로우레벨일 때, 로직로우레벨을 가지는 제1 내부감지신호(IDET1)를 생성할 수 있다. 내부감지신호생성회로(261_1_2)는 다수의 앤드게이트들을 포함할 수 있다.
도 9는 테스트플래그생성회로(255)의 일 실시예에 따른 도면이다. 도 9에 도시된 바와 같이, 테스트플래그생성회로(255)는 내부테스트플래그생성회로(271), 내부테스트플래그래치회로(273) 및 테스트플래그저장회로(TD STORAGE CIRCUIT)(275)를 포함할 수 있다.
내부테스트플래그생성회로(271)는 테스트커맨드(TCMD1) 및 감지신호(DET)를 토대로 내부테스트플래그신호(ITD)를 생성할 수 있다. 내부테스트플래그생성회로(271)는 테스트모드에서 테스트커맨드(TCMD1)가 로직하이레벨로 활성화되는 구간 동안 감지신호(DET)가 로직하이레벨로 활성화될 때, 내부테스트플래그신호(ITD)를 로직로우레벨로 활성화시킬 수 있다. 내부테스트플래그생성회로(271)는 노멀모드에서 테스트커맨드(TCMD1)가 로직로우레벨로 비활성화될 때, 내부테스트플래그신호(ITD)를 로직하이레벨로 비활성화시킬 수 있다. 내부테스트플래그생성회로(271)는 노멀모드에서 테스트커맨드(TCMD1)가 로직로우레벨로 비활성화될 때, 감지신호(DET)의 입력을 차단할 수 있다. 내부테스트플래그생성회로(271)는 PMOS 트랜지스터(271_1) 및 NMOS 트랜지스터들(271_2, 271_3)을 포함할 수 있다. PMOS 트랜지스터(271_1)는 테스트커맨드(TCMD1)가 로직로우레벨로 비활성화될 때 내부테스트플래그신호(ITD)를 전원전압(VDD)으로 풀업 구동시킬 수 있다. NMOS 트랜지스터(271_2)는 테스트커맨드가(TCMD1)가 로직하이레벨로 활성화될 때 턴온될 수 있다. NMOS 트랜지스터(271_3)는 NMOS 트랜지스터(271_2)가 턴온되고 감지신호(DET)가 로직하이레벨로 활성화될 때, 내부테스트플래그신호(ITD)를 접지전압(VSS)으로 풀다운 구동시킬 수 있다.
내부테스트플래그래치회로(273)는 내부테스트플래그신호(ITD)를 래치하여 내부래치테스트플래그신호(ITD_LAT)를 생성할 수 있다. 내부테스트플래그래치회로(273)는 내부테스트플래그신호(ITD)를 래치하여 래치된 내부테스트플래그신호(ITD)를 내부래치테스트플래그신호(ITD_LAT)로 출력할 수 있다. 내부테스트플래그래치회로(273)는 인버터들(273_1, 273_2, 273_3)을 포함할 수 있다. 인버터(273_1)는 내부테스트플래그신호(ITD)를 반전버퍼링할 수 있다. 인버터(273_2)는 인버터(273_1)의 출력신호를 반전버퍼링하여 인버터(273_1)의 입력단으로 출력할 수 있다. 인버터(273_3)는 인버터(273_1)의 출력신호를 반전버퍼링하여 내부래치테스트플래그신호(ITD_LAT)를 생성할 수 있다.
테스트플래그저장회로(275)는 내부래치테스트플래그신호(ITD_LAT)를 토대로 테스트플래그신호(TD)를 생성하여 저장할 수 있다. 테스트플래그저장회로(275)는 내부래치테스트플래그신호(ITD_LAT)의 로직레벨을 반전시켜 테스트플래그신호(TD)를 생성할 수 있다. 테스트플래그저장회로(275)는 테스트리드커맨드(TCMD2)를 토대로 저장된 테스트플래그신호(TD)를 출력할 수 있다. 테스트플래그저장회로(275)는 테스트리드커맨드(TCMD2)가 활성화될 때 저장된 테스트플래그신호(TD)를 출력할 수 있다.
도 10은 도 2에 도시된 제2 전자장치(120)에서 테스트플래그신호(TD)가 생성되는 동작을 설명하기 위한 타이밍도이다.
T11 시점에서, 내부커맨드생성회로(201)는 테스트모드를 수행하기 위한 로직레벨조합을 가지는 커맨드어드레스(CA)를 토대로 테스트커맨드(TCMD1)를 활성화시킬 수 있다.
T13 시점에서, 내부커맨드생성회로(201)는 모드레지스터라이트동작을 수행하기 위한 로직레벨조합을 가지는 커맨드어드레스(CA)를 토대로 모드레지스터커맨드(MRW)를 활성화시킬 수 있다.
T13 시점에서, 패턴데이터생성회로(203)는 활성화된 모드레지스터커맨드(MRW)를 토대로 커맨드어드레스(CA)로부터 직렬적 패턴을 가지는 패턴데이터(PD)를 생성할 수 있다.
T15 시점에서, 내부커맨드생성회로(201)는 리드트레이닝동작을 수행하기 위한 로직레벨조합을 가지는 커맨드어드레스(CA)를 토대로 내부커맨드(ICMD)를 활성화시킬 수 있다.
T17 시점에서, 데이터입출력회로(205)는 활성화된 내부커맨드(ICMD)를 토대로 패턴데이터(PD)를 데이터스트로브신호(DQS)에 동기하여 내부데이터(ID)로 출력하고, 출력된 내부데이터(ID)를 재입력받아 제1 내부라이트데이터(도 5의 IDIN1)를 생성할 수 있다. T17 시점에서, 데이터스트로브신호(DQS)는 리드레이턴시구간이 종료된 후 일정 구간 동안 토글링될 수 있다. T17 시점에서, 데이터입출력회로(205)는 제1 내부라이트데이터(IDIN1)를 제1 라이트데이터(DIN1)로 저장할 수 있다.
T19 시점에서, 내부커맨드생성회로(201)는 라이트동작을 수행하기 위한 로직레벨조합을 가지는 커맨드어드레스(CA)를 토대로 라이트커맨드(WT)를 활성화시킬 수 있다.
T19 시점에서, 데이터입출력회로(205)는 활성화된 라이트커맨드(WT)를 토대로 저장된 제1 라이트데이터(DIN1)를 출력할 수 있다. T19 시점에서, 데이터입출력회로(205)는 논토글링되는 데이터스트로브신호(DQS)를 토대로 내부데이터(ID)의 입력을 차단할 수 있다.
T19 시점에서, 결함감지회로(211)는 패턴데이터(PD)의 로직레벨조합과 제1 라이트데이터(DIN1)의 로직레벨조합을 비교할 수 있다. 결함감지회로(211)는 패턴데이터(PD)의 로직레벨조합과 제1 라이트데이터(DIN1)의 로직레벨조합이 동일할 때 감지신호(DET)를 비활성화시킬 수 있다.
T19 시점에서, 코어회로(215)는 활성화된 라이트커맨드(WT)를 토대로 출력된 제1 라이트데이터(DIN1)를 메모리셀어레이에 저장데이터로 저장할 수 있다.
T21 시점에서, 내부커맨드생성회로(201)는 리드동작을 수행하기 위한 로직레벨조합을 가지는 커맨드어드레스(CA)를 토대로 리드커맨드(RD)를 활성화시킬 수 있다.
T21 시점에서, 코어회로(215)는 활성화된 리드커맨드(RD)를 토대로 메모리셀어레이에 저장된 저장데이터를 리드데이터(DOUT)로 출력할 수 있다.
T23 시점에서, 데이터입출력회로(205)는 활성화된 리드커맨드(RD)를 토대로 리드데이터(DOUT)를 데이터스트로브신호(DQS)에 동기하여 내부데이터(ID)로 출력하고, 출력된 내부데이터(ID)를 재입력받아 제1 내부라이트데이터(IDIN1)를 생성할 수 있다. T23 시점에서, 데이터스트로브신호(DQS)는 리드레이턴시구간이 종료된 후 일정 구간 동안 토글링될 수 있다. T23 시점에서, 데이터입출력회로(205)는 제1 내부라이트데이터(IDIN1)를 제1 라이트데이터(DIN1)로 저장할 수 있다.
T25 시점에서, 내부커맨드생성회로(201)는 라이트동작을 수행하기 위한 로직레벨조합을 가지는 커맨드어드레스(CA)를 토대로 라이트커맨드(WT)를 활성화시킬 수 있다.
T25 시점에서, 데이터입출력회로(205)는 활성화된 라이트커맨드(WT)를 토대로 저장된 제1 라이트데이터(DIN1)를 출력할 수 있다. T25 시점에서, 데이터입출력회로(205)는 논토글링되는 데이터스트로브신호(DQS)를 토대로 내부데이터(ID)의 입력을 차단할 수 있다.
T25 시점에서, 결함감지회로(211)는 패턴데이터(PD)의 로직레벨조합과 제1 라이트데이터(DIN1)의 로직레벨조합을 비교할 수 있다.
T27 시점에서, 결함감지회로(211)는 패턴데이터(PD)의 로직레벨조합과 제1 라이트데이터(DIN1)의 로직레벨조합이 상이할 때 감지신호(DET)를 활성화시킬 수 있다.
T29 시점에서, 내부커맨드생성회로(201)는 테스트플래그신호(TD)를 출력하기 위한 로직레벨조합을 가지는 커맨드어드레스(CA)를 토대로 테스트리드커맨드(TCMD2)를 활성화시킬 수 있다.
T29 시점에서, 결함감지회로(211)는 활성화된 테스트리드커맨드(TCMD2) 및 감지신호(DET)를 토대로 테스트플래그신호(TD)를 활성화시킬 수 있다.
도 11은 도 2에 도시된 제2 전자장치(120)의 노멀모드 및 테스트모드에서 수행되는 동작들을 설명하기 위한 표이다. 도 11을 참고하면, 제2 전자장치(120)는 테스트커맨드(TCMD1)가 로직로우레벨('L')로 비활성화될 때, 노멀모드에서 다양한 내부동작을 수행할 수 있다. 제2 전자장치(120)는 노멀모드에서 내부커맨드(ICMD)가 로직하이레벨('H')로 활성화될 때 리드트레이닝동작을 수행할 수 있다. 제2 전자장치(120)는 노멀모드에서 리드커맨드(RD)가 로직하이레벨('H')로 활성화될 때 리드동작을 수행할 수 있다. 제2 전자장치(120)는 노멀모드에서 라이트커맨드(WT)가 로직하이레벨('H')로 활성화될 때 라이트동작을 수행할 수 있다.
제2 전자장치(120)는 테스트커맨드(TCMD1)가 로직하이레벨('H')로 활성화될 때, 테스트모드에서 제1 테스트동작 및 제2 테스트동작을 수행할 수 있다. 제2 테스트동작은 제1 테스트동작이 수행된 다음 연속적으로 수행될 수 있다.
제2 전자장치(120)는 테스트모드에서 내부커맨드(ICMD)가 로직하이레벨('H')로 활성화될 때, 패턴데이터(PD)를 데이터패드어레이(213)를 포함한 경로를 통해 전송하여 라이트데이터(DIN)로 저장하는 제1 테스트동작에 진입할 수 있다. 그 후, 제2 전자장치(120)는 라이트커맨드(WT)가 로직하이레벨('H')로 활성화될 때, 라이트데이터(DIN)를 메모리셀어레이에 저장데이터로 저장할 수 있다. 제2 전자장치(120)는 테스트모드에서 라이트커맨드(WT)가 로직하이레벨('H')로 활성화될 때, 패턴데이터(PD)와 라이트데이터(DIN)를 비교하여 테스트플래그신호(TD)를 생성하여 저장할 수 있다. 제2 전자장치(120)는 제1 테스트동작이 수행되는 구간 동안 리드커맨드(RD)를 로직로우레벨('L')로 비활성화된 상태를 유지시킬 수 있다. 이에 따라, 제2 전자장치(120)는 제1 테스트동작을 수행할 때 데이터패드어레이(213)부터 데이터입출력회로(207)까지 데이터가 입출력되는 경로의 결함을 감지할 수 있다.
제2 전자장치(120)는 테스트모드에서 리드커맨드(RD)가 로직하이레벨('H')일 때 제1 테스트동작에서 메모리셀어레이에 저장된 저장데이터를 리드데이터(DOUT)로 출력하고, 리드데이터(DOUT)를 데이터패드어레이(213)를 포함한 경로를 통해 전송하여 라이트데이터(DIN)로 재저장하는 제2 테스트동작에 진입할 수 있다. 그 후, 제2 전자장치(120)는 테스트모드에서 라이트커맨드(WT)가 로직하이레벨('H')로 활성화될 때, 패턴데이터(PD)와 라이트데이터(DIN)를 비교하여 테스트플래그신호(TD)를 생성하여 저장할 수 있다. 제2 전자장치(120)는 제2 테스트동작이 수행되는 구간 동안 내부커맨드(ICMD)를 로직로우레벨('L')로 비활성화된 상태를 유지시킬 수 있다. 이에 따라, 제2 전자장치(120)는 제2 테스트동작을 수행할 때 데이터패드어레이(213)부터 메모리셀어레이까지 데이터가 입출력되는 경로의 결함을 감지할 수 있다.
도 12는 도 2에 도시된 제2 전자장치(120)에서 테스트동작을 수행하는 방법을 설명하기 위한 플로우차트이다. 도 12에 도시된 바와 같이, 제2 전자장치(120)에서 테스트동작을 수행하는 방법은 테스트모드에 진입하는 단계(S10), 패턴데이터(PD)를 생성하는 단계(S101), 제1 테스트동작을 수행하는 단계(S20), 제2 테스트동작을 수행하는 단계(S30), 반복 수행 여부를 판단하는 단계(S103), 및 테스트플래그신호(TD)를 출력하는 단계(S105)를 포함할 수 있다.
테스트모드에 진입하는 단계(S10)에서, 내부커맨드생성회로(201)는 커맨드어드레스(CA)를 토대로 테스트모드를 수행하기 위한 테스트커맨드(TCMD1)를 활성화시킬 수 있다.
패턴데이터(PD)를 생성하는 단계(S101)에서, 패턴데이터생성회로(203)는 커맨드어드레스(CA)를 토대로 직렬적 패턴을 가지는 패턴데이터(PD)를 생성할 수 있다.
제1 테스트동작을 수행하는 단계(S20)는 제1 테스트동작에 진입하는 단계(S201) 및 라이트동작을 수행하는 단계(S203)를 포함할 수 있다. 제1 테스트동작을 수행하는 단계(S20)에서, 제2 전자장치(120)는 데이터스트로브신호(DQS) 및 내부커맨드(ICMD)를 토대로 패턴데이터(PD)를 데이터패드어레이(213)를 포함한 경로를 통해 전송하여 라이트동작을 위한 라이트데이터(DIN)로 저장할 수 있다. 제2 전자장치(120)는 라이트동작을 위한 라이트커맨드(WT)를 토대로 저장된 라이트데이터(DIN)를 출력할 수 있다. 제2 전자장치(120)는 라이트동작을 위한 라이트커맨드(WT)를 토대로 출력된 라이트데이터(DIN)를 메모리셀어레이에 저장데이터로 저장할 수 있다. 제2 전자장치(120)는 테스트커맨드(TCMD1) 및 라이트커맨드(WT)를 토대로 패턴데이터(PD)와 라이트데이터(DIN)를 비교하여 테스트플래그신호(TD)를 생성하여 저장할 수 있다.
제1 테스트동작에 진입하는 단계(S201)에서, 내부커맨드생성회로(201)는 커맨드어드레스(CA)를 토대로 내부커맨드(ICMD)를 활성화시킬 수 있다. 데이터입출력회로(205)는 데이터스트로브신호(DQS) 및 내부커맨드(ICMD)를 토대로 패턴데이터(PD)를 데이터패드어레이(213)에 내부데이터(ID)로 출력하고, 출력된 내부데이터(ID)를 데이터패드어레이(213)로부터 재입력받아 라이트데이터(DIN)로 저장할 수 있다.
라이트동작을 수행하는 단계(S203)에서, 내부커맨드생성회로(201)는 커맨드어드레스(CA)를 토대로 라이트커맨드(WT)를 활성화시킬 수 있다. 데이터입출력회로(205)는 라이트커맨드(WT)를 토대로 제1 테스트동작에 진입하는 단계(S201)에서 저장된 라이트데이터(DIN)를 출력할 수 있다. 코어회로(215)는 라이트커맨드(WT)를 토대로 출력된 라이트데이터(DIN)를 메모리셀어레이에 저장데이터로 저장할 수 있다. 결함감지회로(211)는 테스트커맨드(TCMD1) 및 라이트커맨드(WT)를 토대로 패턴데이터(PD)의 로직레벨조합과 라이트데이터(DIN)의 로직레벨조합을 비교하여 테스트플래그신호(TD)를 생성하여 저장할 수 있다.
제2 테스트동작을 수행하는 단계(S30)는 제2 테스트동작에 진입하는 단계(S301) 및 라이트동작을 수행하는 단계(S303)를 포함할 수 있다. 제2 테스트동작을 수행하는 단계(S30)에서, 제2 전자장치(120)는 리드동작을 위한 리드커맨드(RD)를 토대로 제1 테스트동작에서 메모리셀어레이에 저장된 저장데이터를 리드데이터(DOUT)로 출력할 수 있다. 제2 전자장치(120)는 데이터스트로브신호(DQS) 및 리드커맨드(RD)를 토대로 리드데이터(DOUT)를 데이터패드어레이(213)를 포함한 경로를 통해 전송하여 라이트동작을 위한 라이트데이터(DIN)로 재저장할 수 있다. 제2 전자장치(120)는 라이트동작을 위한 라이트커맨드(WT)를 토대로 재저장된 라이트데이터(DIN)를 출력할 수 있다. 제2 전자장치(120)는 테스트커맨드(TCMD1) 및 라이트커맨드(WT)를 토대로 패턴데이터(PD)와 라이트데이터(DIN)를 비교하여 테스트플래그신호(TD)를 생성하여 저장할 수 있다.
제2 테스트동작에 진입하는 단계(S301)에서, 내부커맨드생성회로(201)는 커맨드어드레스(CA)를 토대로 리드동작을 위한 리드커맨드(RD)를 활성화시킬 수 있다. 코어회로(215)는 리드커맨드(RD)를 토대로 제1 테스트동작에서 메모리셀어레이에 저장된 저장데이터를 리드데이터(DOUT)로 출력할 수 있다. 데이터입출력회로(205)는 데이터스트로브신호(DQS) 및 리드커맨드(RD)를 토대로 리드데이터(DOUT)를 데이터패드어레이(213)에 내부데이터(ID)로 출력하고, 출력된 내부데이터(ID)를 데이터패드어레이(213)로부터 재입력받아 라이트데이터(DIN)로 재저장할 수 있다.
라이트동작을 수행하는 단계(S303)에서, 내부커맨드생성회로(201)는 커맨드어드레스(CA)를 토대로 라이트동작을 위한 라이트커맨드(WT)를 활성화시킬 수 있다. 데이터입출력회로(205)는 라이트커맨드(WT)를 토대로 제2 테스트동작에 진입하는 단계(S301)에서 재저장된 라이트데이터(DIN)를 출력할 수 있다. 결함감지회로(211)는 테스트커맨드(TCMD1) 및 라이트커맨드(WT)를 토대로 패턴데이터(PD)의 로직레벨조합과 라이트데이터(DIN)의 로직레벨조합을 비교하여 테스트플래그신호(TD)를 생성하여 저장할 수 있다.
반복 수행 여부를 판단하는 단계(S103)에서, 제1 및 제2 테스트동작의 수행횟수(N)와 설정횟수를 비교하여 제1 및 제2 테스트동작의 반복 수행 여부를 판단할 수 있다. 설정횟수는 자연수로 설정될 수 있다. 패턴데이터생성회로(203)는 제1 및 제2 테스트동작의 수행횟수(N)가 설정횟수보다 적을 때, 패턴데이터(PD)를 생성하는 단계(S101)에서 이전에 수행된 제1 및 제2 테스트동작의 패턴데이터(PD)의 패턴과 다른 패턴을 가지는 패턴데이터(PD)를 생성할 수 있다.
테스트플래그신호(TD)를 출력하는 단계(S105)에서, 내부커맨드생성회로(201)는 테스트플래그신호(TD)를 출력하기 위한 테스트리드데이터(TCMD2)를 활성화시킬 수 있다. 결함감지회로(211)는 제1 및 제2 테스트동작의 수행횟수(N)가 설정횟수와 같을 때, 테스트리드커맨드(TCMD2)를 토대로 제1 및 제2 테스트동작에서 저장된 테스트플래그신호(TD)를 출력할 수 있다.
이상 살펴본 바와 같이, 제2 전자장치(120)는 테스트모드에서 직렬적 패턴을 가지는 패턴데이터(PD)를 데이터패드어레이(213)를 포함한 경로로 전송하여 라이트데이터(DIN)로 저장하고, 라이트동작을 수행할 때 패턴데이터(PD)와 라이트데이터(DIN)를 비교함으로써, 데이터패드어레이(213)를 포함한 데이터입출력경로에서 발생되는 결함을 검출하는 능력을 개선시킬 수 있다.
100: 전자시스템 110: 제1 전자장치
120: 제2 전자장치 201: 내부커맨드생성회로
203: 패턴데이터생성회로 205: 데이터입출력회로
207: 데이터출력회로 209: 데이터입력회로
211: 결함감지회로 213: 데이터패드어레이
215: 코어회로

Claims (20)

  1. 커맨드어드레스를 토대로 직렬적 패턴을 가지는 패턴데이터를 생성하는 패턴데이터생성회로; 및
    테스트모드에서 내부커맨드 및 리드동작을 위한 리드커맨드를 토대로 상기 패턴데이터 및 리드데이터 중 하나를 내부데이터로 출력하고, 출력된 상기 내부데이터를 재입력받아 라이트동작을 위한 라이트데이터로 저장하는 데이터입출력회로를 포함하되, 상기 내부데이터는 외부데이터가 송수신되는 데이터패드어레이를 포함한 경로를 통해 전송되는 전자장치.
  2. 제 1 항에 있어서,
    상기 패턴데이터는 직렬적 순서를 가지는 제1 비트 및 제2 비트를 포함하고, 상기 제1 비트는 상기 제2 비트의 로직레벨과 다른 로직레벨을 가지는 전자장치.
  3. 제 1 항에 있어서, 상기 데이터입출력회로는
    상기 내부커맨드 및 상기 리드커맨드를 토대로 상기 패턴데이터 및 상기 리드데이터 중 하나를 데이터스트로브신호에 동기하여 상기 데이터패드어레이에 상기 내부데이터로 출력하는 데이터출력회로; 및
    상기 테스트모드에서 상기 데이터스트로브신호를 토대로 상기 내부데이터를 상기 데이터패드어레이로부터 입력받아 상기 라이트데이터로 저장하는 데이터입력회로를 포함하는 전자장치.
  4. 제 3 항에 있어서, 상기 데이터출력회로는
    상기 내부커맨드가 활성화될 때 상기 패턴데이터를 선택데이터로 출력하고, 상기 리드커맨드가 활성화될 때 상기 리드데이터를 상기 선택데이터로 출력하는 데이터선택회로; 및
    상기 선택데이터를 상기 데이터스트로브신호에 동기하여 상기 내부데이터로 출력하는 내부데이터출력회로를 포함하되, 상기 데이터스트로브신호는 상기 테스트모드에서 상기 내부커맨드 및 상기 리드커맨드 중 하나가 활성화될 때 리드레이턴시구간이 종료된 후 일정 구간 동안 토글링되는 전자장치.
  5. 제 3 항에 있어서, 상기 데이터입력회로는
    상기 내부데이터를 상기 데이터스트로브신호에 동기하여 내부라이트데이터로 출력하는 내부데이터입력회로; 및
    상기 내부라이트데이터를 입력받아 상기 라이트데이터로 저장하고, 상기 라이트동작을 수행할 때 저장된 상기 라이트데이터를 출력하는 라이트데이터저장회로를 포함하되, 상기 데이터스트로브신호는 상기 테스트모드에서 상기 내부커맨드 및 상기 리드커맨드 중 하나가 활성화될 때 리드레이턴시구간이 종료된 후 일정 구간 동안 토글링되는 전자장치.
  6. 제 5 항에 있어서,
    상기 데이터스트로브신호는 상기 테스트모드에서 상기 라이트동작을 위한 라이트커맨드가 활성화될 때 논토글링되는 전자장치.
  7. 제 1 항에 있어서,
    상기 테스트모드에서 상기 라이트동작을 수행할 때 상기 패턴데이터와 상기 라이트데이터를 비교하여 테스트플래그신호를 생성하는 결함감지회로를 더 포함하는 전자장치.
  8. 제 7 항에 있어서,
    상기 테스트플래그신호는 상기 패턴데이터의 로직레벨조합과 상기 라이트데이터의 로직레벨조합이 동일할 때 제1 로직레벨을 가지고, 상기 패턴데이터의 로직레벨조합과 상기 라이트데이터의 로직레벨조합이 상이할 때 제2 로직레벨을 가지는 전자장치.
  9. 제 7 항에 있어서, 상기 결함감지회로는
    상기 라이트동작을 수행할 때 상기 패턴데이터의 로직레벨조합과 상기 라이트데이터의 로직레벨조합을 비교하여 감지신호를 생성하는 감지신호생성회로; 및
    상기 테스트모드에서 상기 감지신호를 토대로 상기 테스트플래그신호를 생성하여 저장하고, 테스트리드커맨드를 토대로 저장된 상기 테스트플래그신호를 출력하는 테스트데이터생성회로를 포함하는 전자장치.
  10. 커맨드어드레스를 토대로 직렬적 패턴을 가지는 패턴데이터를 생성하는 패턴데이터생성회로;
    테스트모드에서 내부커맨드를 토대로 상기 패턴데이터를 입력받아 내부데이터로 출력하고, 출력된 상기 내부데이터를 재입력받아 라이트동작을 위한 라이트데이터로 저장하는 데이터입출력회로; 및
    상기 테스트모드에서 상기 라이트동작을 수행할 때 상기 패턴데이터와 상기 라이트데이터를 비교하여 테스트플래그신호를 생성하는 결함감지회로를 포함하되, 상기 내부데이터는 외부데이터가 송수신되는 데이터패드어레이를 포함한 경로를 통해 전송되는 전자장치.
  11. 제 10 항에 있어서,
    상기 패턴데이터는 직렬적 순서를 가지는 제1 비트 및 제2 비트를 포함하고, 상기 제1 비트는 상기 제2 비트의 로직레벨과 다른 로직레벨을 가지는 전자장치.
  12. 제 10 항에 있어서, 상기 데이터입출력회로는
    상기 내부커맨드가 활성화될 때 상기 패턴데이터를 데이터스트로브신호에 동기하여 상기 데이터패드어레이에 상기 내부데이터로 출력하는 데이터출력회로; 및
    상기 테스트모드에서 상기 데이터스트로브신호를 토대로 상기 내부데이터를 상기 데이터패드어레이로부터 입력받아 상기 라이트데이터로 저장하는 데이터입력회로를 포함하는 전자장치.
  13. 제 12 항에 있어서, 상기 데이터입력회로는
    상기 내부데이터를 상기 데이터스트로브신호에 동기하여 내부라이트데이터로 출력하되, 상기 데이터스트로브신호는 상기 테스트모드에서 상기 내부커맨드가 활성화될 때 리드레이턴시구간이 종료된 후 일정 구간 동안 토글링되는 내부데이터입력회로; 및
    상기 내부라이트데이터를 입력받아 상기 라이트데이터로 저장하고, 상기 라이트동작을 수행할 때 저장된 상기 라이트데이터를 출력하는 라이트데이터저장회로를 포함하는 전자장치.
  14. 제 10 항에 있어서,
    상기 테스트플래그신호는 상기 패턴데이터의 로직레벨조합과 상기 라이트데이터의 로직레벨조합이 동일할 때 제1 로직레벨을 가지고, 상기 패턴데이터의 로직레벨조합과 상기 라이트데이터의 로직레벨조합이 상이할 때 제2 로직레벨을 가지는 전자장치.
  15. 제 10 항에 있어서, 상기 결함감지회로는
    상기 라이트동작을 수행할 때 상기 패턴데이터의 로직레벨조합과 상기 라이트데이터의 로직레벨조합을 비교하여 감지신호를 생성하는 감지신호생성회로; 및
    상기 테스트모드에서 상기 감지신호를 토대로 테스트플래그신호를 생성하여 저장하고, 테스트리드커맨드를 토대로 저장된 상기 테스트플래그신호를 출력하는 테스트플래그생성회로를 포함하는 전자장치.
  16. 커맨드어드레스를 토대로 직렬적 패턴을 가지는 패턴데이터를 생성하는 단계; 및
    내부커맨드를 토대로 상기 패턴데이터를 데이터패드어레이를 포함한 경로를 통해 전송하여 라이트동작을 위한 라이트데이터로 저장하고, 테스트커맨드 및 상기 라이트동작을 위한 라이트커맨드를 토대로 상기 패턴데이터와 상기 라이트데이터를 비교하여 테스트플래그신호를 생성하는 제1 테스트동작을 수행하는 단계를 포함하는 테스트동작을 수행하는 방법.
  17. 제 16 항에 있어서, 상기 제1 테스트동작을 수행하는 단계는
    상기 내부커맨드를 토대로 상기 패턴데이터를 상기 데이터패드어레이에 내부데이터로 출력하고, 출력된 상기 내부데이터를 상기 데이터패드어레이로부터 재입력받아 상기 라이트데이터로 저장하여 상기 제1 테스트동작에 진입하는 단계; 및
    상기 테스트커맨드 및 상기 라이트커맨드를 토대로 상기 패턴데이터의 로직레벨조합과 상기 라이트데이터의 로직레벨조합을 비교하여 상기 테스트플래그신호를 생성하는 상기 라이트동작을 수행하는 단계를 포함하는 테스트동작을 수행하는 방법.
  18. 제 16 항에 있어서,
    리드동작을 위한 리드커맨드를 토대로 상기 제1 테스트동작에서 메모리셀어레이에 저장된 저장데이터를 리드데이터로 출력하고, 상기 리드커맨드를 토대로 상기 리드데이터를 상기 데이터패드어레이를 포함한 경로를 통해 전송하여 상기 라이트데이터로 재저장하며, 상기 테스트커맨드 및 상기 라이트커맨드를 토대로 상기 패턴데이터와 상기 라이트데이터를 비교하여 상기 테스트플래그신호를 생성하는 제2 테스트동작을 수행하는 단계를 더 포함하는 테스트동작을 수행하는 방법.
  19. 제 18 항에 있어서, 상기 제2 테스트동작을 수행하는 단계는
    상기 리드커맨드를 토대로 상기 제1 테스트동작에서 상기 메모리셀어레이에 저장된 상기 저장데이터를 상기 리드데이터로 출력하고, 상기 리드커맨드를 토대로 상기 리드데이터를 상기 데이터패드어레이에 내부데이터로 출력하며, 출력된 상기 내부데이터를 상기 데이터패드어레이로부터 재입력받아 상기 라이트데이터로 재저장하여 상기 제2 테스트동작에 진입하는 단계; 및
    상기 테스트커맨드 및 상기 라이트커맨드를 토대로 상기 패턴데이터의 로직레벨조합과 상기 라이트데이터의 로직레벨조합을 비교하여 상기 테스트플래그신호를 생성하는 상기 라이트동작을 수행하는 단계를 포함하는 테스트동작을 수행하는 방법.
  20. 제 18 항에 있어서,
    상기 제1 및 제2 테스트동작의 수행횟수와 설정횟수를 비교하여 상기 제1 및 제2 테스트동작의 반복 수행 여부를 판단하는 단계;
    상기 제1 및 제2 테스트동작의 수행횟수가 상기 설정횟수와 같을 때, 테스트리드커맨드를 토대로 상기 제1 및 제2 테스트동작에서 저장된 상기 테스트플래그신호를 출력하는 단계를 더 포함하고,
    상기 제1 및 제2 테스트동작의 수행횟수가 상기 설정횟수보다 적을 때, 상기 패턴데이터를 생성하는 단계에서 이전에 수행된 상기 제1 및 제2 테스트동작의 상기 패턴데이터의 패턴과 다른 패턴을 가지는 상기 패턴데이터를 생성하는 테스트동작을 수행하는 방법.
KR1020200137106A 2020-10-21 2020-10-21 테스트회로를 포함하는 전자장치 및 그의 동작 방법 KR20220052780A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200137106A KR20220052780A (ko) 2020-10-21 2020-10-21 테스트회로를 포함하는 전자장치 및 그의 동작 방법
US17/193,777 US11417409B2 (en) 2020-10-21 2021-03-05 Electronic devices including a test circuit and methods of operating the electronic devices
CN202110348592.6A CN114388046A (zh) 2020-10-21 2021-03-31 包括测试电路的电子器件和操作电子器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200137106A KR20220052780A (ko) 2020-10-21 2020-10-21 테스트회로를 포함하는 전자장치 및 그의 동작 방법

Publications (1)

Publication Number Publication Date
KR20220052780A true KR20220052780A (ko) 2022-04-28

Family

ID=81185561

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200137106A KR20220052780A (ko) 2020-10-21 2020-10-21 테스트회로를 포함하는 전자장치 및 그의 동작 방법

Country Status (3)

Country Link
US (1) US11417409B2 (ko)
KR (1) KR20220052780A (ko)
CN (1) CN114388046A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117524287B (zh) * 2024-01-04 2024-03-22 合肥奎芯集成电路设计有限公司 内存芯片自测试电路和内存芯片自测试方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003331598A (ja) 2002-05-13 2003-11-21 Mitsubishi Electric Corp 半導体記憶装置
JP4334285B2 (ja) * 2003-06-19 2009-09-30 株式会社アドバンテスト 半導体試験装置及びその制御方法
KR100520165B1 (ko) 2004-01-02 2005-10-10 주식회사 하이닉스반도체 반도체 메모리 소자의 병렬 테스트 장치
US9460814B2 (en) * 2014-05-02 2016-10-04 Globalfoundries Inc. Memory tester design for soft error rate (SER) failure analysis
KR20190000663A (ko) * 2017-06-23 2019-01-03 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법

Also Published As

Publication number Publication date
US20220122683A1 (en) 2022-04-21
US11417409B2 (en) 2022-08-16
CN114388046A (zh) 2022-04-22

Similar Documents

Publication Publication Date Title
US6392938B1 (en) Semiconductor memory device and method of identifying programmed defective address thereof
US7441156B2 (en) Semiconductor memory device having advanced test mode
JP2003331598A (ja) 半導体記憶装置
KR100462877B1 (ko) 반도체 메모리 장치, 및 이 장치의 불량 셀 어드레스프로그램 회로 및 방법
US6661735B2 (en) Semiconductor memory device
JP2002042498A (ja) 半導体記憶装置、補助装置および試験装置
KR20120078571A (ko) 반도체 메모리 장치, 테스트 회로 및 테스트 방법
US7053686B2 (en) Data strobe circuit using clock signal
US7619433B2 (en) Test circuit for a semiconductor integrated circuit
US7634702B2 (en) Integrated circuit apparatus having improved test circuit and method of testing the integrated circuit apparatus
KR20220052780A (ko) 테스트회로를 포함하는 전자장치 및 그의 동작 방법
KR20200052649A (ko) 반도체 메모리 장치 및 그의 동작 방법
KR20160105655A (ko) 오류 검출 회로 및 이를 이용하는 반도체 장치
KR19990086096A (ko) 싱크로너스 디램에서의 멀티 뱅크 테스트 장치
US9299403B2 (en) Semiconductor devices and semiconductor systems including the same
US20120173942A1 (en) Semiconductor memory device, test circuit, and test operation method thereof
KR100500442B1 (ko) 반도체 메모리 장치 및 이 장치의 테스트 방법
KR100529394B1 (ko) 테스트 구현을 위한 반도체메모리장치의 데이터 압축 회로
US20100223514A1 (en) Semiconductor memory device
CN113257302B (zh) 用于存储装置的写入均衡
US11776592B2 (en) Semiconductor device including pipe latch circuit
KR100378684B1 (ko) 병렬 테스트 회로
KR20090066487A (ko) 데이터 압축 테스트 회로
US8549371B1 (en) Semiconductor memory device
KR20070111563A (ko) 병렬 비트 테스트 회로 및 테스트 방법