TWI296144B - Semiconductor devcie and mim capacitor - Google Patents

Semiconductor devcie and mim capacitor Download PDF

Info

Publication number
TWI296144B
TWI296144B TW094120949A TW94120949A TWI296144B TW I296144 B TWI296144 B TW I296144B TW 094120949 A TW094120949 A TW 094120949A TW 94120949 A TW94120949 A TW 94120949A TW I296144 B TWI296144 B TW I296144B
Authority
TW
Taiwan
Prior art keywords
insulating film
conductor
pattern
interlayer insulating
patterns
Prior art date
Application number
TW094120949A
Other languages
English (en)
Other versions
TW200634985A (en
Inventor
Osamu Iioka
Ikuto Fukuoka
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW200634985A publication Critical patent/TW200634985A/zh
Application granted granted Critical
Publication of TWI296144B publication Critical patent/TWI296144B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

1296144 九、發明說明： 【發明所屬之技術領域3 本發明係以2005年3月17日所提申之日本優先權案 No.2005-078012為基礎，其之整體内容係併於此以為參考 5 資料。 發明領域 本發明一般係有關半導體元件，且更有關一種具有_ 電容器之半導體元件。 【先前技術1 10 發明背景 一般所稱之MIM(金屬-絕緣體-金屬）電容器係廣泛使 用以作為一包括A/D轉換器之各種類比電路中之電容構件 或是半導體積體電路（其包括一快閃記憶體之抽運電路）中 的電容構件。 15 此一MIM電容器一般係整合至一多層互連結構，以使 得該MIM電容器構成該多層互連結構的一部份。 第1圖顯示傳統MIM電容器之一實施例。 參考第1圖，MIM電容器係由一金屬圖案Ml(構成一多 層互連結構之第一金屬層）、一金屬圖案M2(其經一未說明 20 之介層絕緣膜而與該金屬圖案Ml相對，且構成多層互連結 構之第二金屬層）、以及一金屬圖案M3(其經一未說明之介 層絕緣膜而與該金屬圖案M2相對，且構成多層互連結構之 第三金屬層）。藉此，一電容C係形成於金屬圖案M2之上方 及下方。 5 ,1296144 於所示之實施例中，金屬圖案M1與金屬圖案M3係以彼 此个行方式連接，且形成一具有電容值2c之電容器，以使 得電容器具有作為一第一電極之金屬圖案撾2與作為第二 電極之金屬圖案Ml與]\43。 5 由於具有此一MIM電容器的半導體元件，故必須注意 的是，電谷态本身係藉半導體元件之微型化而微型化，且 , 因此對於此一高度微型化之電容器而言，係衍生一確保足 夠電容的問題。 _ 為了確保此一MIM電容器（其整合至該多層互連結 1〇 構，該多層互連結構亦適用於電極面積降低之例子中）之足 夠的電容值，其必須降低該插置於金屬圖案Ml、M2與M3 間之介層絕緣膜的厚度。然而，於MIS電容器整合至多層互 速結構的例子中，此種介層絕緣膜之薄膜厚度的降低係不 町避免地於互連圖案（形成於多層互連結構中）之間導致增 15 加之離散電容(stray capacitance)的問題。 由於此等情況與事實，已難以降低第1圖所示之MIM電 β 容器的尺寸，且於設計該使用此一MIM電容器之半導體積 ， 體電路元件時，已造成一問題。 同時，已提出一第2圖所示之MIM電容器，其使用一梳 20狀電極(形成於一多層互連結構中）。參考文獻必須參考專利 參考資料1。 參考資料 (專利參考資料1)日本早期公開案2004-95754 (專利參考資料2)曰本早期公開案2004-241762 6 1296144 參考第2圖，其形成有一位於下介層絕緣膜(未說明)上 之下電容器部分⑷，其中該下電容器部分奶具有梳狀電極 Mia與Mlb(由一第一層金屬圖案所形成卜再者其形成有 一位於第二介層絕緣膜（未說明）上之上電容器部分M2，以 5使得該上電容器部分M2具有第二層金屬圖案之梳狀電極 Mia與Mlb。再者，下電容器部分厘丨與上電容器部分厘2係 藉多數個形成於第二介層絕緣膜中之介層插塞Via而彼此 連接。 根據此一結構，該因電極面積降低所造成之Mim電容 10為電容的降低可成功地藉由縮小梳狀電極Mia與Mlb間的 距離或梳狀電極M2a與M2b間的距離而彌補。 再者，依據該第二構造，即使當微型化半導體元件時， 其可能藉於介層絕緣膜上方及下方形成電容器且以介層插 塞Via平行連接電容器之方式，而確保mim電容器之足夠電 15 容。 另一方面，於第2圖之MIM電容器被微型化的例子中， 位於上電容器部分M2或下電容器部分Ml中之構成一電容 器的梳狀電極Μ1 a與M2b或Ml a與Mlb係以微細相互分離 方式設置，且因此，位於各梳狀電極上之介層插塞Via係亦 20 以微細分離方式設置。藉此，該連接顯示於第3圖之此等介 層插塞Via的電通量線可能造成實質之離散電容，其值係難 以估算。
必須注意的是，在A/D轉換器的例子中，對使用於其中 之電容器而言，需要5%或以下的精確度。因此，此一MIM 7 1296144 電容器無法提供可信之A/D轉換器的操作。再者，由於MIM 電容之可許的大誤差，電路設計係變得困難。 【發明内容3 發明概要 5 於第一態樣中，本發明提供一種具有呈多層互連結構 之MIM電容器的半導體元件，該多層互連結構包含： 一第一互連層，其包埋於一第一介層絕緣膜中； ^ 一第二介層絕緣膜，其形成於該第一介層絕緣膜上； • 一第三介層絕緣膜，其經該第二介層絕緣膜而形成於 10 該第一介層絕緣膜上； 一第二互連層，其包埋於該第三介層絕緣膜；以及 一介層插塞，其形成於該第二介層絕緣膜中，以將該 第一互連層電氣連接至該第二互連層， 該第一互連層包含第一與第二導體圖案，其包埋於該 15 第一介層絕緣膜中，且以一互相相對的關係，於該第一介 層絕緣膜中連續延伸， ^ 該第二互連層包含第三與第四互連圖案，其以與該第 一與第二導體圖案相同之方式，分別包埋於該第三介層絕 霸 緣膜中，該第三與第四導體圖案係以一互相相對的關係， 20 於該第三介層絕緣膜中連續延伸， 其中該第二介層絕緣膜包括一包埋於其中之第五導體 圖案，以與該第一與第三導體圖案相同之方式，於該第二 介層絕緣膜中連續延伸，該第五導體圖案係連續連接該第 一第三導體圖案，且 8 1296144 4第二介層絕緣膜包括一包埋於其中之第六導體圖 案，其以與該第二與第四導體圖案相同之方<，於該第二 ^層絕緣膜巾連續延伸，該第六導體圖案係連續連接該第 二與第四導體圖案， 口亥第一與第一導體圖案、該第三與第四導體圖案與該 第五與第六導體圖案係一起形成一 MIM電容器。 於另一態樣中，本發明提供一種MIM電容器，包含： 第一與第二導體圖案，其包埋於一第一絕緣膜，以一 互相相對的關係，於該第一絕緣膜中連續延伸丨且 10 〃帛三與第四導體圖案，其經-第二絕緣膜而包埋於一 第三絕緣膜中，該第三絕緣膜係·形成於該第一絕緣膜上， 心第_與第四^體圖案係以互相相對的關係，於該第三絕 緣膜中連續延伸， 其中该第二介層絕緣膜包括一包埋於其中之第五導體 15圖案，以與該第一與第三導體圖案相同之方式，於該第二 ’I層、邑緣膜中連續延伸’該第五導體圖案係連續連接該第 一第三導體圖案， 該第二介層絕緣膜更包括一包埋於其中之第六導體圖 案其以與该第二與第四導體圖案相同之方式，於該第二 介層絕緣膜中連續延伸，該第六導體圖案係連續連接該第 二與第四導體圖案。 依據本發明，第一與第二導體圖案係於第一互連層中 形成一電容器，且第三與第四導體圖案係於第二互連層中 形成電谷器，其中該離散電容(其形成於結構中之介層插 9
一相關技藝之MIM電容器 1296144 塞之間，於該結構中，該第一與第三導體圖案以及該第二 與第四導體圖案係藉分離之介層插塞而彼此連接）係藉連 續連接第一導體圖案與第三導體圖案（其係藉第五導體圖 案以符合圖案的形狀而延伸之方式連接）並藉連續連接第 5二導體圖案與第四導體圖案（其係藉第六導體圖案沿該圖 案形狀而延伸之方式連接）而降低。藉此，電容器係提 供經没计之電谷值。因為於各互連層之相對的導體圖案間 形成本發明之MIM電容器的電容，即使在MIM電容器被整 合至一多層互連結構中的例子中，其不發生隨元件微型化 H)之電容值降低的現象。再者，其可能在不增加介層絕緣膜 厚度下達成元件的微型化。因此，藉由使用本發明之mim 電容器，其可能微型化諸如A/D轉換㈣裝置（形成於其中 之電容器係需精確的電容值）。再者，藉使用本發明之龐 電令™較在凡件進行微型化時，其可能於快閃記憶體 15元件之抽運電路中獲得所欲之增加的效能。再者，本發明 之腦電容器係不僅使用於石夕半導體元件，且亦使用於化 合物半導體元件(諸如MMIC)。 ^ 他及更夕的特徵將於閱讀所附隨之圖式並 藉下列之詳細說明而變得更清楚。 20 圖式簡單說明 第1圖係為一斜面圖，其顯示 的結構； 第2圖係為一斜面圖，其顯示另 器的結構； 一相關技藝之MIM電容 1296144 第3圖係為一解釋第2圖之MIM電容器問題的圖式； 第4圖係為一斜面圖，其顯示本發明之第一具體實施例 之MIM電容器的結構； 第5圖係為一顯示第4圖之MIC電容器之橫截面圖的圖 5 式； 第6圖係為一顯示本發明之第二具體實施例之半導體 元件之結構的圖式， 第7A-7E圖係為顯示第6圖之半導體元件之製造製程的 圖式； 10 第8圖係為一顯示本發明之第三具體實施例之半導體 元件之結構的圖式。 C實施方式3 較佳實施例之詳細說明 [第一具體實施例] 15 第4圖係為一斜面圖，其顯示本發明第一具體實施例之 MIM電容器10的結構，而第5圖係為沿第4圖之A-A’線之 MIM電容器10的橫截面圖。 參考第4與5圖，MIM電容器10係形成呈一多層互連結 構，其係由一第一介層絕緣膜11、一第二介層絕緣膜12(位 20 於第一介層絕緣膜11上）、以及一第三介層絕緣膜(位於第二 介層絕緣膜上)所形成，其中MIM電容器10係由一梳狀之電 容器圖案11M(其包埋於第一介層絕緣膜11中，以作為第一 互連層金屬_1之一部分）、一梳狀之電容器圖案13M(其包埋 於第三介層絕緣膜13中，以作為第二互連層金屬-3之一部 11 1296144 分）、以及一連接部分12厘(其亦呈梳狀形式且包埋於第二介 層絕緣膜，以作為介層金屬·2之一部分)所形成，其中該連 接部分12Μ係連接梳狀之電容器圖案ηΜ與梳狀之電容器 圖案13Μ。 5 必須注意的是，梳狀之電容器圖案13Μ包括一第一梳 狀電極圖案13Α與-第二梳狀電極圖案13Β，其一起形成彼 此相對之電極指狀物，其中相似之梳狀導體圖案ηΑ與 12Β(形成相似之彼此相對之電極指狀物）亦分別形成於連 接部分12Μ與難之電㈣n贈。於第，之斜面圖 1〇中’僅表不最上層梳狀電極圖案13Α與13Β的電極指狀物。 如第5圖之橫截面圖所示，梳狀之導體圖案12α係形成 以作為本具體實施例之梳狀電極圖案13Α的延續部分，且梳 狀之導體圖案12Β係形成以作為梳狀電極圖案13β的延續 部分，以使得梳狀之導體圖案12Α具有與梳狀電極圖案13Α 15相同之形狀與尺寸，且使得梳狀導體圖案12Β具有與梳狀電 極圖案13Β相同之形狀與尺寸。再者，梳狀電極圖案ιια與 _系分別形成於介層絕緣膜11中，以符合梳狀之導體圖案 12Α與12Β的相同形狀與相同尺寸。 藉此，必須 >主意的是，梳狀電極圖案ηΑ與1ΐβ係具有 2〇分別之侧壁表面與底表面，其等係由一财熔金屬或耐溶金 屬氮化物之障蔽金屬膜Ua或ub所覆蓋，且相似之障蔽金 屬膜12a與12b亦提供至梳狀之導體圖案12A與12B，以覆蓋 各別之側壁表面與底表面。因為梳狀之導體圖
案12A與12B 係分別形成梳狀電極圖案13A與13B的延續部分，障蔽金屬 12 1296144 膜12a與12b亦延伸至介層絕緣膜13巾且覆蓋梳狀電極圖案 13A與13B的側壁表面。換言之，其於梳狀之導體圖案i2A 與梳狀電極圖案13A間不形成障蔽金屬膜，且障蔽金屬膜亦 不形成於梳狀之導體圖案12B與梳狀電極圖案13B之間。再 5者，梳狀之導體圖案12A係經障蔽金屬膜12a而與於下之梳 狀電極圖案11A形成―接觸，且梳狀之導體圖案㈣係經障 蔽金屬膜12b而與下層之梳狀電極圖案UB形成一接觸。 由於此一結構之MIM電容器10，梳狀之導體圖案12A 與12B(構成連接部分12M)亦形成梳狀電容器圖案之一部 10分’且於任一梳狀電極圖案11Α-13Λ的電極指狀物與梳狀電 極圖案11B-13B之一對應電極指狀物之間形成有一電容 C。因為隨著相對電極指狀物間之距離降低而伴隨之電容◦ 的增加，MIM電容器可有效地彌補因元件微型化所造成之 電容器面積之電容的降低。 15 於此，必須注意的是，與第2及3圖所解釋之習知技藝 相反，梳狀電極圖案11A與梳狀電極圖案13A間的電氣互連 或梳狀電極圖案11B與梳狀電極圖案13B間的電氣互連係 非藉分離之介層插塞而達成，而乃係藉梳狀圖案12A或 12B(連績延伸以符合上方與下方之梳狀電極圖案的形狀） 20而達成。藉此，於介層插塞間係不形成離散電容，且MIM 電容器10係提供經設計之電容值的電容。於此，必須注意 的是，所有梳狀電極圖案11A-13A與梳狀電極圖案11B_13B 對於電容的形成係有所貢獻，且因此，其可能確保一比第2 圖所解釋之傳統梳狀的MIM電容器更大之電容。 13 1296144 [第二具體實施例] 第6圖顯示本發明第二具體實施例之半導體元件2〇的 結構，其中第4與5圖之MIM電容器10係整合呈一多層互連 結構。 5 參考第6圖，半導體元件20係形成於一矽基板21上，且 一MOS電晶體係形成於一元件區域21A中，該元件區域係 藉一元件隔離區域211而界定於該矽基板21上。MOS電晶體 包括一源極擴散區域21a、一汲極擴散區域21b、一閘極絕 緣膜22A與一閘極22B。 10 必須注意的是，MOS電晶體之閘極22B係以一形成於 石夕基板21上之絕緣膜22所覆蓋，且一鑲嵌結構之多層互連 結構係形成於絕緣膜22上，其係呈第一介層絕緣膜23、一 第一蝕刻制止膜23N、一第二介層絕緣膜24、一第二蝕刻制 止膜24N與一第三介層絕緣膜25之層疊形式。典型上，介層 15絕緣膜23、24與25係由包括多孔膜之低-K介電有機絕緣膜 或有機SOG膜所形成，同時其亦可能使用一無機膜，諸如， HSQ (hydrogen silsesquioxane，含氫的矽酸鹽）膜或 si〇2 膜，以作為介層絕緣膜。再者，蝕刻制止膜23N與24N典型 上係由SiN膜或SiC膜所形成。 20 由於第6圖之多層互連結構，一互連溝渠係經由一耐熔 金屬（諸如，Ta或Ti)或耐熔金屬氮化物（諸如，TaN或ΉΝ) 之障蔽金屬膜23a，而形成於第一介層絕緣膜23中 ，且互連 溝渠係以一 Cu之第一層金屬互連圖案23M或其相似物填 充。 14 1296144 再者，第三介層絕緣膜25亦形成有一互連溝渠，且一 Cu之金屬互連圖案25M或其相似物係經障蔽金屬膜25a(與 障蔽金屬膜23a相似)填充該互連溝渠。藉此，必須注意的， Cu ”層插基24M係自金屬互連圖案25M延伸至介層絕緣膜 5 24，以作為金屬互連圖案25M之一部分，且與介層絕緣膜 23中之互連圖案23M電氣連接。再者，障蔽金屬膜25a係連 續覆蓋Cu介層插塞24M之側壁表面與底表面，且Cu介層插 基24M係經障蔽金屬膜25a而與Cu金屬互連圖案23M之表 面接觸。 1〇 於本具體實施例中，必須注意的是，金屬互連圖案25Λ 具有與金屬互連圖案23A相同之形狀與尺寸。再者，金屬互 連圖案25B具有與金屬互連圖案23B之形狀與尺寸相同之 形狀與尺寸。 再者，由於第6圖之多層互連結構，於介層絕緣膜23 5中开>成有梳狀之^^電極圖案23A與23B，其係與前述參照第 4與5圖所解釋之MIM電容器1〇的電極指狀物uA與nB相 付，於此狀態下，Cu電極圖案23A與23B之侧壁表面與底表 面處係以障蔽金屬膜23a覆蓋。再者，呈梳狀形式之中間Cu 圖案24A與25A係分別形成於介層絕緣膜24與25中，而與^^ 電極圖案23相付’於此狀態下，Cu中間圖案24A與25八係以 障蔽金屬膜25a覆蓋。再者，與〇11電極圖案23B相符，梳狀 形式之Cii中間圖案24B與25B分別形成於介層絕緣膜24與 25中，於此狀悲下，Cu中間圖案24B與25B係以障蔽金屬膜 25a覆蓋。 15 1296144 於此，除了Cu圖案24A連續延伸以相符於梳狀之(^電 極圖案25A的形狀（此點與介層插塞24m相反）外，Cu圖案 24A係與介層插塞24M相似，而形成梳狀之(^電極圖案25A 的一延續部分。因此，Cu圖案24A亦具有與€11電極圖案23A 5相同之形狀與尺寸，且產生與Cu電極圖案23A之連續接觸。 相似的，除了Cu圖案24B連續延伸，以與cu電極圖案 25B形狀相符（此點與介層插塞24M相反）外，Cu圖案24B係 形成梳狀之Cu電極圖案25B的一延續部分(與介層插塞24M 相似）。因此’ Cu圖案24B亦具有與Cu電極圖案23B相同之 1〇形狀與尺寸，且產生與Cu電極圖案23B之連續接觸。 因此，由於本具體實施例，多層互連結構係與MIM電 谷器（具有第3與4圖所解釋之結構)整合，該mim電容器係由 第一梳狀電極（包括梳狀之CU圖案23A、24A與25A電極指狀 物）與弟一梳狀電極（包括梳狀之Cu圖案23B、24B與25B之 15 電極指狀物)所形成。 第7A-7E顯示第6圖之半導體元件2〇的製造製程。 參考第7A圖，MOS電晶體係先形成於矽基板21之元件 區域21A上，以使得MOS電晶體具有源極與汲極擴散區域 21a與21、閘極絕緣膜22A與閘極23，於後，介層絕緣膜23 20係經絕緣膜22而形成於石夕基板21上。 於第7A圖之步驟中，一互連溝渠係與一梳狀溝渠（具有 與MIM電容器1〇之梳狀圖案相同的形狀）形成於介層絕緣 膜23中，其中該所形成之梳狀溝渠係在以障蔽金屬膜23a覆 蓋其表面與側壁表面後，以一Cu層填充。而後，過量之〇^ 16 1296144 層係藉CMP製程’而自介層絕緣膜23之表面移除。因此， Cu互連圖案23M的表面&Cu圖案23A與23B的表面係形成 一與介層絕緣膜23之表面相符的平坦表面。 接下來’於第7B圖之步驟中，蝕刻制止膜23N、介層 5絕緣膜24、姓刻制止膜24N與介層絕緣膜25係連續形成於介 層絕緣膜23上，且一互連溝渠25G係於第7C圖之步驟中形 成於介層絕緣膜25中，以相符於互連圖案25M，以使得蝕 刻制止膜24N被暴露。同時，梳狀溝渠25TA與25TB係形成 於介層絕緣膜25中，以相符於Cu圖案25A與25B，以使得蝕 10 刻制止膜24N被暴露。 再者，於第7D圖之步驟中，一介層洞24V係形成於暴 露出钱刻制止膜24N之互連溝渠25G中，以使得介層洞24V 暴露蝕刻制止膜23N，同時，梳狀溝渠25TA與25TB(其暴露 餘刻制止膜24N)係被延伸，以暴露蝕刻制止膜23N。 15 再者，於第7E圖之步驟中，該暴露於互連溝渠25G底 部處、介層洞24V底部處、與梳狀溝渠25TA與25TB底部處 之部分蝕刻制止膜23N係被移除，以使得互連圖案23M與梳 狀之Cu圖案23A與23B被暴露。再者，互連溝渠25G、介層 洞24V與梳狀溝渠25TA與25TB係在以障蔽金屬膜25a覆蓋 20其之側壁表面與底表面後，以一Cu層填充。再者，藉由以 CMP製程移除介層絕緣膜25上過多之Cu層，而獲得第6圖所 解釋之結構。 於本具體實施例中，其可能將第4與5圖之MIM電容器 10整合至半導體積體電路元件的多層互連結構中，其即使 17 1296144 於微型化半導體積體電路元件時，其可能在不減少介層絕 緣膜24與25之厚度下，確保足夠之電容。 因為梳狀之Cu圖案23A或23B係藉使用梳狀之Cu圖案 24八或24B而連續連接至相對之梳狀的Cu圖案25A或25B， 5其不衍生以分離之介層插塞連接之梳狀圖案的例子相同之 估异離散電容(離散電容）的困難，其可能達成一精確控制至 設計之電容值的電容值。 [第三具體實施例] 第8圖係為一顯示本發明第三具體實施例之半導體元 10件40之構造的圖式，其中該與前述部份相符之部份係以相 同之參考數字表示並省略其說明。 參考第8圖，本發明不使用用於形成多層互連結構之雙 鑲嵌製程。 洋吕之，其藉單一鑲嵌製程而於介層絕緣膜23中形成 15 一 A1互連圖案23M，且藉單一鑲嵌製程於介層絕緣膜25中 形成另一 A1互連圖案25M，其中A1互連圖案23M與A1互連圖 案25M係藉形成於介層絕緣膜24中之W(鎢）插塞24W而連 接。 相似地，本發明使用一A1圖案於梳狀之圖案23A與25A 2〇或梳狀圖案23B與25B，且—W圖案係使用於梳狀圖案24A 與24B，其連接上與下之梳狀圖案。 必須注意的是’此W插塞或W圖案可在介緣膜以 形成於介層絕緣膜23上的時候’藉以—w填充該形成於 介層絕緣膜中之介層洞或梳狀溝渠而形成，而後以一 CMp 18 ,1296144 製程’自介層絕緣膜24之頂表面移除不需之w膜。 於本具體實施例中，必須注意的是，互連圖案23jy[與 23M、梳狀圖案23A與23B以及梳狀圖案25A與25B的形成係 不限於此一單一鑲嵌製程，且亦可依據其他製程而進行。 5再者，本發明之MIM電容器係不僅使用於矽半導體元件， 且亦使用於化合物半導體元件(諸如，MMIC)中。 再者，本發明係不限於所述之具體實施例，可在不偏 離本發明之範疇下進行各種變化。 _ 【圖式簡單說明】 10 第1圖係為一斜面圖，其顯示一相關技藝之MIM電容器 的結構； 第2圖係為一斜面圖，其顯示另一相關技藝之MIM電容 器的結構； 第3圖係為一解釋第2圖之MIM電容器問題的圖式； 15 第4圖係為一斜面圖，其顯示本發明之第一具體實施例 之MIM電容器的結構； φ ， 第5圖係為一顯示第4圖之MIC電容器之橫截面圖的圖 式； 第6圖係為一顯示本發明之第二具體實施例之半導體 20 元件之結構的圖式； 第7 A 7E圖係為顯示弟6圖之半導體元件之製造製程的 圖式； 第8圖係為一顯示本發明之第三具體實施例之半導體 元件之結構的圖式。 19 1296144 【主要元件符號説明】 10 MIM電容器 11 第一介層絕緣膜 11A、11B、13A、13B 電極圖案 11M、13M 電容器圖案 11a、lib、12a、12b、23a、25a 障蔽金屬膜 12 第- 二介層絕緣膜 12A、 12Β 導體圖案 12M 連接部分 13 第三介層絕緣膜 20、40 半導體元件 21 石夕基板 21A 7L件區域 211 元件隔離區域 21a 源極擴散區域 21b 汲極擴散區域 22 絕緣膜 22A 閘極絕緣膜 22B 閘極 23 第一介層絕緣膜 23A、23B 金屬互連圖案 23M、25M金屬互連 23N 第一蝕刻制止膜 24 第二介層絕緣膜 24A、24B， %25A'25B Cu中間圖案 24M Cu介層插塞 24N 第二餘刻制止膜 24V 介層洞 25 第三介層絕緣膜 25G 互連溝渠 25TA 、25ΤΒ梳狀溝渠 c 電容 Μ卜 M2、M3金屬圖案 Mla、Mlb 、M2a、M2b 梳狀電極 Via 介層插塞 20

Claims (1)

1296144 第94120949號專利申請案申請專利範圍修正本 2007.12.28 十、申請專利範圍： 1. 一種半導體元件，其具有一呈多層互連結構之MIM電 容器，該多層互連結構包含： 5 一第一互連層，其包埋於一第一介層絕緣膜中； 一第二介層絕緣膜，其形成於該第一介層絕緣膜 上； 一第三介層絕緣膜，其經該第二介層絕緣膜而形 成於該第一介層絕緣膜上方； 10 一第二互連層，其包埋於該第三介層絕緣膜；以 及 一介層插塞，其形成於該第二介層絕緣膜中，以 將該第一互連層電氣連接至該第二互連層， 該第一互連層包含第一與第二導體圖案，其包埋 15 於該第一介層絕緣膜中，且以一互相相對的關係，於 該第一介層絕緣膜中連續延伸， 該第二互連層包含第三與第四互連圖案，其以與 該第一與第二導體圖案分別對應之方式，包埋於該第 三介層絕緣膜中，且以一互相相對的關係，於該第三 20 介層絕緣膜中連續延伸， 其中該第二介層絕緣膜包括一包埋於其中之第五 導體圖案，其以與該第一與第三導體圖案對應之方 式，於該第二介層絕緣膜中連續延伸，該第五導體圖 案係連續連接該第一與第三導體圖案， 21 1296144 该第二介層絕緣膜更包括一包埋於其中之第六導 體圖案，其以與該第二與第四導體圖案對應之方式， 於該第二介層絕緣膜中連續延伸，該第六導體圖案係 連續連接該第二與第四導體圖案， 5 豸第一與第二導體圖案、該第三與第四導體圖案 與該第五與第六導體圖案一起形成一 MIM電容器， 忒第一與第一導體圖案形成一梳狀電極圖案，且 邊第二與第四導體圖案及該第五與第六導體圖案形 成對應於該梳狀電極圖案之各自的梳狀電極圖案。 10 2·如申請專利範圍第1項之半導體元件，其中該第一、 第二與第五導體圖案具有一相同之形狀與一相同的 尺寸，且該第二、第四與第六導體圖案具有一相同之 形狀與一相同之尺寸。 3·如申請專利範圍第1項之半導體元件，其中該第五導 5 _案係、連續形成至該第三導體圖案，該第五導體圖 =係在其底雜處，與該第—導體圖案接觸，該第六 導體圖案係連續形成至該第四導體圖案，該第六導體 圖案係在其底部位處，與該第二導體圖案接觸。 4·如申請專利範圍第3項之半導體元件，其中該第三與 第四導體圖案係暴露於該第三介層絕緣膜之一表面 處’該第三與第四導體圖案分別具有暴露的表面，該 表面係與該第三介層絕緣膜之表面齊平。 5·如申請專利範圍第3項之半導體元件，其中該第三導 體圖案具有一側壁表面，該侧壁表面係由-第一障蔽 22 1296144 金屬膜所形成，該第一障蔽金屬膜更連續覆蓋該第五 導體圖案之-側壁表面與一底表面，且其中該第四導 體圖案具有-側壁表面，該侧壁表面係由_第二障蔽 金屬膜所覆盍，該第二障蔽金屬膜係連續覆蓋該第L 導體圖案之一侧壁表面與一底表面。 如申請專利範圍第3項之半導體元件，其中於該第一 介層絕緣膜與該第二介層絕緣膜間之_界面處形成 有一第一絕緣膜，以作為一蝕刻制止膜，且其中於該 第一介層絕緣膜與該第三介層絕緣膜間之一界面處 形成有一第二絕緣膜。 如申請專利範圍第1項之半導體元件，其中該第五與 第六導體圖案係由一與該第三與第四導體圖案不同 之材料所形成。 如申請專利範圍第7項之半導體元件，其中該第三與 第四導體圖案具有各自之側壁表面與底表面，該側壁 表面與底表面係由一耐熔金屬膜所覆蓋。 —種MIM電容器，包含·· 第一與第二導體圖案，其包埋於一第一絕緣膜 中，以一互相相對的關係，於該第一絕緣膜中連續延 伸；以及 第二與第四導體圖案，其包埋於一第三絕緣膜 中，該第三絕緣膜係經一第二絕緣膜而形成於該第一 絕緣膜上方， «亥第二與第四導體圖案係以一互相相對的關係， 23 於該第三絕緣膜中連續延伸， 其中該第二絕緣膜係包括一包埋於其中之第五導 體圖案’以與該第一與第三導體圖案對應之方式，於 該第二絕緣财連續延伸，該第五導體㈣係連續連 接該第一與第三導體圖案， 该第二絕緣膜更包括一包埋 案，以與該第二與_體_::== '介層絕緣膜中連續延伸，該第六導體圖案係連續連 接该第二與第四導體圖案， 該第一與第二導體圖案形成一梳狀電極圖案，且 4第二與第四導體圖案及該第五與第六導體圖案形 成對應於該梳狀電極圖案之各自的梳狀電極圖案。 如申請專利範圍第9項之MIM電容器，其中該第一、 第二與第五導體圖案具有一相同之形狀與一相同的 尺寸，且該第二、第四與第六導體圖案具有一相同之 形狀與一相同之尺寸。 如申請專利範圍第9項之MIM電容器，其中該第五筹 體圖案係連續形成至該第三導體圖案，該第五導體圖 案係在其一底部位處，與該第一導體圖案接觸，該第 六導體圖案係連續形成至該第四導體圖案，該第六導 體圖案係在其一底部位處，與該第二導體圖案接觸。 如申請專利範圍第11項之MIM電容器，其中該第三與 第四導體圖案係暴露於該第三介層絕緣膜之一表面 處’該第三與第四導體圖案分別具有暴露的表面，該 麵 1296144 表面係與該第三介層絕緣膜之表面齊平。 13. 如申請專利範圍第11項之MIM電容器，其中該第三導 體圖案具有一側壁表面，該側壁表面係由一第一障蔽 金屬膜所形成，該第一障蔽金屬膜更連續覆蓋該第五 5 導體圖案之一側壁表面與一底表面，且其中該第四導 體圖案具有一側壁表面，該側壁表面係由一第二障蔽 金屬膜所覆蓋，該第二障蔽金屬膜係連續覆蓋該第六 導體圖案之一側壁表面與一底表面。 14. 如申請專利範圍第11項之MIM電容器，其中於該第一 10 介層絕緣膜與該第二介層絕緣膜間之一界面處形成 有一第一絕緣膜，以作為一蝕刻制止膜，且其中於該 第二介層絕緣膜與該第三介層絕緣膜間之一界面處 形成有一第二絕緣膜。 15. 如申請專利範圍第9項之MIM電容器，該第五與第六 15 導體圖案係由一與該第三與第四導體圖案不同之材 料所形成。 16. 如申請專利範圍第15項之MIM電容器，其中該第三與 第四導體圖案具有各自之側壁表面與底表面，該側壁 表面與底表面係由一耐熔金屬膜所覆蓋。 20 25 1296144 七、指定代表圖： (一） 本案指定代表圖為：第（4)圖 (二) 本代表圖之元件符號簡單說明 八、本案若有化學式時，請揭示最能顯示發明特徵的化學式： 10 MIM電容器 11A 11M 12A 12M ^ 13A _ 13B 13M 電極圖案 電容器圖案 導體圖案 連接部分 電極圖案 電極圖案 電容器圖案
TW094120949A 2005-03-17 2005-06-23 Semiconductor devcie and mim capacitor TWI296144B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005078012A JP2006261455A (ja) 2005-03-17 2005-03-17 半導体装置およびｍｉｍキャパシタ

Publications (2)

Publication Number Publication Date
TW200634985A TW200634985A (en) 2006-10-01
TWI296144B true TWI296144B (en) 2008-04-21

Family

ID=37002917

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094120949A TWI296144B (en) 2005-03-17 2005-06-23 Semiconductor devcie and mim capacitor

Country Status (4)

Country Link
US (2) US7126809B2 (zh)
JP (1) JP2006261455A (zh)
CN (2) CN101308726B (zh)
TW (1) TWI296144B (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY136744A (en) * 2004-10-14 2008-11-28 Silterra Malaysia Sdn Bhd An improved on-chip capacitor
JP2006332290A (ja) * 2005-05-25 2006-12-07 Elpida Memory Inc 容量素子、半導体装置及び半導体装置のパッド電極の端子容量設定方法
US20070181973A1 (en) * 2006-02-06 2007-08-09 Cheng-Chou Hung Capacitor structure
US8330251B2 (en) * 2006-06-26 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure for reducing mismatch effects
US7838919B2 (en) * 2007-03-29 2010-11-23 Panasonic Corporation Capacitor structure
JP5274857B2 (ja) * 2007-03-29 2013-08-28 パナソニック株式会社 キャパシタ構造
JPWO2008142857A1 (ja) * 2007-05-16 2010-08-05 パナソニック株式会社 半導体集積回路
CN101803004B (zh) * 2007-10-03 2012-10-10 富士通半导体股份有限公司 电容元件及半导体器件
US8022458B2 (en) 2007-10-08 2011-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitors integrated with metal gate formation
WO2009051296A1 (en) * 2007-10-19 2009-04-23 Young Joo Oh Metal capacitor and manufacturing method thereof
WO2009051295A1 (en) * 2007-10-19 2009-04-23 Young Joo Oh Metal capacitor and manufacturing method thereof
WO2009051294A1 (en) * 2007-10-19 2009-04-23 Young Joo Oh Metal capacitor and manufacturing method thereof
WO2009051297A1 (en) * 2007-10-19 2009-04-23 Young Joo Oh Metal capacitor and manufacturing method thereof
US8138539B2 (en) 2007-11-29 2012-03-20 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US20090160019A1 (en) * 2007-12-20 2009-06-25 Mediatek Inc. Semiconductor capacitor
CN101534610B (zh) * 2008-03-12 2012-03-28 欣兴电子股份有限公司 埋入式电容元件电路板及其制造方法
JP2010135515A (ja) * 2008-12-03 2010-06-17 Renesas Electronics Corp 半導体装置およびその製造方法
US8101495B2 (en) * 2008-03-13 2012-01-24 Infineon Technologies Ag MIM capacitors in semiconductor components
JP5103232B2 (ja) * 2008-03-18 2012-12-19 ルネサスエレクトロニクス株式会社 半導体装置
US8120086B2 (en) 2008-09-30 2012-02-21 Taiwan Semiconductor Manufacturing Co., Ltd Low leakage capacitors including portions in inter-layer dielectrics
US8716778B2 (en) * 2008-11-17 2014-05-06 Altera Corporation Metal-insulator-metal capacitors
JP2010135572A (ja) 2008-12-05 2010-06-17 Renesas Electronics Corp 半導体装置
KR101024652B1 (ko) * 2008-12-09 2011-03-25 매그나칩 반도체 유한회사 캐패시터 구조체
KR101595788B1 (ko) * 2009-03-18 2016-02-22 삼성전자주식회사 커패시터 구조물 및 그 제조 방법
US8482048B2 (en) * 2009-07-31 2013-07-09 Alpha & Omega Semiconductor, Inc. Metal oxide semiconductor field effect transistor integrating a capacitor
US8378450B2 (en) * 2009-08-27 2013-02-19 International Business Machines Corporation Interdigitated vertical parallel capacitor
JP5493166B2 (ja) * 2009-12-03 2014-05-14 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8971014B2 (en) * 2010-10-18 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Protection structure for metal-oxide-metal capacitor
US8497540B2 (en) * 2011-08-30 2013-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Capacitor and method of forming same
US9142607B2 (en) * 2012-02-23 2015-09-22 Freescale Semiconductor, Inc. Metal-insulator-metal capacitor
CN102683319B (zh) * 2012-05-28 2014-11-26 上海华力微电子有限公司 具有金属间空气隔离结构的mim电容器的版图结构
US9123719B2 (en) * 2012-06-26 2015-09-01 Broadcom Corporation Metal-oxide-metal capacitor
KR101936036B1 (ko) * 2013-02-08 2019-01-09 삼성전자 주식회사 커패시터 구조물
KR20150028929A (ko) * 2013-09-06 2015-03-17 매그나칩 반도체 유한회사 정전용량형 습도센서
TWI566390B (zh) * 2014-10-31 2017-01-11 力晶科技股份有限公司 能改善像素動態範圍的ｃｍｏｓ影像感應器
US9608112B2 (en) 2015-08-03 2017-03-28 Globalfoundries Inc. BULEX contacts in advanced FDSOI techniques
CN108447683B (zh) * 2018-03-29 2020-07-17 南京邮电大学 一种宽频带的ltcc叉指电容
US20190371725A1 (en) * 2018-06-01 2019-12-05 Qualcomm Incorporated On-chip differential metal-oxide-metal/metal-insulator-metal capacitor with improved circuit isolation
EP3882949A4 (en) * 2018-11-12 2022-11-16 Peking University MINIATURE X-RAY SOURCE ON A CHIP AND MANUFACTURING METHOD THEREOF
DE112020006584B4 (de) * 2020-03-25 2024-01-04 Mitsubishi Electric Corporation Platine und elektronisches Gerät
US20240130046A1 (en) * 2021-02-22 2024-04-18 Nippon Telegraph And Telephone Corporation Capacitor
CN113451313B (zh) * 2021-06-28 2023-06-30 福建省晋华集成电路有限公司 半导体存储器件的设计方法、装置、存储介质及制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583359A (en) * 1995-03-03 1996-12-10 Northern Telecom Limited Capacitor structure for an integrated circuit
JPH1092689A (ja) * 1996-09-13 1998-04-10 Toshiba Corp キャパシタおよびその製造方法
EP1075004A4 (en) * 1999-02-17 2007-05-02 Tdk Corp CAPACITOR
JP4446525B2 (ja) * 1999-10-27 2010-04-07 株式会社ルネサステクノロジ 半導体装置
JP2001267503A (ja) * 2000-03-16 2001-09-28 Toshiba Corp キャパシタ及び集積回路
US6635916B2 (en) * 2000-08-31 2003-10-21 Texas Instruments Incorporated On-chip capacitor
US6690570B2 (en) * 2000-09-14 2004-02-10 California Institute Of Technology Highly efficient capacitor structures with enhanced matching properties
JP2002217258A (ja) * 2001-01-22 2002-08-02 Hitachi Ltd 半導体装置およびその測定方法、ならびに半導体装置の製造方法
JP4014432B2 (ja) * 2002-03-28 2007-11-28 ユーディナデバイス株式会社 インタディジタルキャパシタ及びその容量調整方法
JP2004072034A (ja) * 2002-08-09 2004-03-04 Toppan Printing Co Ltd コンデンサ及びそれを内蔵したインターポーザーもしくはプリント配線板
JP2004095754A (ja) 2002-08-30 2004-03-25 Renesas Technology Corp キャパシタ
JP2004241762A (ja) 2003-01-16 2004-08-26 Nec Electronics Corp 半導体装置
CN100359692C (zh) * 2003-03-04 2008-01-02 台湾积体电路制造股份有限公司 多层叉合金属电容结构
JP3999189B2 (ja) * 2003-10-31 2007-10-31 松下電器産業株式会社 半導体装置及びその製造方法
JP4371799B2 (ja) * 2003-12-19 2009-11-25 株式会社リコー 容量素子
KR100725360B1 (ko) * 2004-12-27 2007-06-07 삼성전자주식회사 Ｍｉｍ 캐패시터 및 그 제조 방법
US7009832B1 (en) * 2005-03-14 2006-03-07 Broadcom Corporation High density metal-to-metal maze capacitor with optimized capacitance matching

Also Published As

Publication number Publication date
JP2006261455A (ja) 2006-09-28
CN1835235A (zh) 2006-09-20
US20070013029A1 (en) 2007-01-18
US7209340B2 (en) 2007-04-24
CN100466254C (zh) 2009-03-04
US7126809B2 (en) 2006-10-24
TW200634985A (en) 2006-10-01
CN101308726A (zh) 2008-11-19
CN101308726B (zh) 2010-12-08
US20060208339A1 (en) 2006-09-21

Similar Documents

Publication Publication Date Title
TWI296144B (en) Semiconductor devcie and mim capacitor
US9269762B2 (en) Metal-insulator-metal (MIM) capacitor within topmost thick inter-metal dielectric layers
JP5464928B2 (ja) 半導体装置及び半導体装置の製造方法
US8421200B2 (en) Semiconductor integrated circuit device and method for fabricating the same
JP2009277719A (ja) 半導体装置及びその製造方法
US8455925B2 (en) Semiconductor device and method for manufacturing the same
JP2009099991A (ja) 半導体素子のスタックキャパシタ及びその形成方法
JP2009111013A (ja) 半導体装置
TW202038383A (zh) 半導體裝置及其形成方法
JP2008300676A (ja) 半導体装置およびその製造方法
JP4118202B2 (ja) 半導体装置及びその製造方法
US20040099897A1 (en) Semiconductor device and method for fabricating the same
JP2007095898A (ja) 半導体記憶装置及びその製造方法
JP2004296802A (ja) 半導体装置およびその製造方法
KR101044612B1 (ko) 반도체 소자의 제조 방법
TW451414B (en) Multi-layer interconnection structure in semiconductor device and method for fabricating same
JP2005109063A (ja) 半導体装置
KR20070052484A (ko) 엠아이엠 캐패시터 및 그 형성방법
JP2007214284A (ja) 半導体装置
JP3876218B2 (ja) 半導体装置及びその製造方法
JP4376030B2 (ja) Ｍｉｍ容量素子を備えた半導体装置の製造方法
JP2008277434A (ja) 半導体装置及びその製造方法
JP2007299939A (ja) 半導体装置
JP2006216728A (ja) 半導体装置およびその製造方法
KR100667914B1 (ko) 수평구조의 엠아이엠 캐패시터 및 그 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees