TWI271844B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TWI271844B
TWI271844B TW092103207A TW92103207A TWI271844B TW I271844 B TWI271844 B TW I271844B TW 092103207 A TW092103207 A TW 092103207A TW 92103207 A TW92103207 A TW 92103207A TW I271844 B TWI271844 B TW I271844B
Authority
TW
Taiwan
Prior art keywords
fuse
wiring
semiconductor device
film
body portion
Prior art date
Application number
TW092103207A
Other languages
English (en)
Other versions
TW200404359A (en
Inventor
Masaaki Hatano
Hiroshi Ikegami
Takamasa Usui
Mie Matsuo
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of TW200404359A publication Critical patent/TW200404359A/zh
Application granted granted Critical
Publication of TWI271844B publication Critical patent/TWI271844B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

1271844 玖、發明說明: 【發明所屬之技術領域】 本發明係有關_種半導體裝置内的配線構造,尤其是一 種謀求LSI的保險絲配線的構造及配線圖案的改 體裝置。 千等 【先前技術】 在白知的半導體裝置中,—般週知設置有進行救濟不良 的冗餘電路(多餘電路)。該冗餘電路上—般設置有從具有正 常功能的電路分開不良部分之保險絲配線。藉由保險絲配 、’泉上照射雷射光線(雷射光束),切斷(燒斷保險絲)保險絲配 、’泉,從具有正常功能的電路分離不良部分(例如參照專利文 獻1至4)。 在此,例如,參照圖15(約至((〇簡單說明LSI的保險絲配線 附近的一般構造。圖丨5(a)係沿著保險絲配線的寬度方向表 〒LSI<剖面圖。圖15(b)係沿著圖15(a)*x_x線之剖視圖, m而。,口著保險絲配線的長手方向顯示lsi。圖i5(c) 係顯示從其上方觀看LSI的保險絲配線附近之平面圖。 在矽基板101上形成有多層配線構造,圖15(a)係代表性顯 不最上層與其下層的兩層之各種配線丨〇2。各配線1 〇2 一般 係使用Cu或A1而形成,在此係使用Cu所形成之配線。又, 銲墊部103a—般係使用AlCu、Cu或是上述的混合金屬等所 形成者。在此,銲墊部103a係使用Cii所形成者。 又,在基板1 01上積層設計有層間絕緣膜1 〇4。在各層間 絕緣膜10 4之間設置有擴散防止膜1 〇 5。與C u配線10 2相對, 83433-950505.doc -6- 1271844 一般係使用積層電漿Si〇2膜、L〇W-k膜(低比介電率絕緣膜) 以及矽氮化膜之各膜、或是上述各種膜之積層膜形成層間 絕緣膜104。此時,各層間絕緣膜1〇4係設為電漿Si〇2膜。同 樣地,為了防止Cu配線1〇2之€11的擴散,一般係使用矽氮化 月吴、矽碳化膜(SIC)、或是與上述膜具有大致相同的特性之 膜作為Cu擴散防止膜以形成擴散防止膜1〇5。又,最上層的 層間絕緣膜1 04及其下的Cu擴散防止膜1〇5係形成所謂的鈍 化膜106。 在各Cu配線1〇2與si〇2膜1〇4之間設置有障礙膜1〇7。各障 礙膜107係例如使用Ta、Nb、w或是Ή等高熔點金屬所構成 的膜、或是使用由上述高熔點金屬的氮化物所構成的膜、 或是使用上述高熔點金屬與高熔點金屬的氮化物之積層膜 而形成。 為多層配線構造之LSI時,第2層以上的Cu配線102一般係 藉由所謂的雙鑲嵌步·驟、單鑲嵌步驟、或是RIE步驟等所形 成。在此,最上層的Cii配線l〇2a及銲墊部i〇3a係藉由雙鑲 後步驟與接觸插塞108—體形成。亦即,Cu配線1〇2及銲墊 l〇3a係形成所謂的雙鑲嵌構造。 又’為多層配線構造之LSI時,保險絲配線一般設計在最 上層的下一配線層。例如,如圖1 5(a)所示,使用比最上層 低一層的Cu配線102中的數條配線作為保險絲配線1〇3。為 了容易在Cu配線1 03的上方進行使特定的保險絲配線電性 斷線之保險絲溶斷,設置有所謂的保險絲窗1 〇9。一般該保 險絲窗109從LSI的製造、所謂製造成本降低的觀點來看, 83433-950505.doc 1271844 在蝕刻最上層的層間絕緣膜104使最上層配線的銲墊部l〇3a 露出之際可並行。 【專利文獻1】
United States Patent No.:6,376,894 【專利文獻2】 曰本特開2000_269342號公報 【專利文獻3】 曰本特開平1 1-163 147號公報 【專利文獻4】
United States Patent No.:6,054,339 【發明所欲解決的課題】 由於Cu保險絲配線1〇3容易氧化,故完全開放保險絲窗 109的底部11 〇使Cu保險絲配線103的表面露出並不理想。然 而’為使容易進行保險絲熔斷,而加厚Cu保險絲配線103上 殘留的Si〇2膜1〇4及Cu擴散防止膜105的膜厚並不理想。從 而’保險絲窗109係盡可能使其底部11〇與Cu保險絲配線103 的表面之間的殘存膜1〇4的膜厚變薄的方式形成。 此時’藉由蝕刻的特性,保險絲窗1 〇9的底部11 〇係如圖 15(a)、(b)所示,其上面容易變成以略弓形狀彎曲的形狀。 繼而’如圖15(a)、(b)所示,在保險絲窗1〇9的底部11〇之周 緣邵上產生所謂的溝渠(Trenching)現象,將有使Cu保險絲 配線103的表面一部份露出之虞。當Cu保險絲配線1〇3的表 面露出時’從其已露出部分氧化Cu保險絲配線1〇3。結果, 使Cu保險絲配線1〇3的配線電阻上昇,產生α保險絲配線 83433-950505.doc 1271844 103的品質劣化的問題。然後,有損害LSI全體的品質之虞 。另外,為防止Cu保險絲配線1〇3的氧化,Cu保險絲配線1〇3 上的殘存膜104的膜厚形成較薄,且以不使Cu保險絲配線 103的表面露出之方式謀求保險絲窗1〇9的底部11〇之形狀改 善一事,難以藉由蝕刻特性加以改善。 又,以不使Cii保險絲配線103的表面露出之方式進行蝕刻 時’使Cu保險絲配線1〇3上的殘存膜1〇4變厚。當殘存膜1〇4 厚膜化時,產生必須增大保險絲熔斷所需的雷射光束之能 量。結果’增大能量的雷射光束將有傷及與應切斷的以保 險絲配線1 03鄰接的Cu保險絲配線1 〇3之虞。因此,將導致 Cu保險絲配線1 〇3全體的信賴性降低。為防止上述情況發生 ’必須將相鄰接的保險絲配線1 〇 3之間的間隔即所謂的保險 絲間距限定在特定的大小以上。具體言之,必須將保險絲 間距設定在雷射光束的能量即雷射光束的加工精確度所規 走的界限之大小以上。藉此,可僅對所欲切斷的保險絲配 線103照射雷射光束。 如此’當殘存膜1 04厚膜化時,保險絲配線1 〇3的狹間距 化容易產生界限等,將對Cu保險絲配線1 〇3的配列產生限制 。Cu保險絲配線1 〇3的狹間距界限降低將招致搭載於[Μ的 Cu保險絲配線1 〇3的條數減少。因此,將因保險絲溶斷引起 所謂的晶片救濟率降低,或是LSI的產率降低。又,當殘存 膜104厚膜化時,必須增加雷射光束的輸出或是提昇微細加 工的精確度之界限。因而,LSI的製程成本也隨之上升。 再者’近年來隨著半導體裝置的微細化及高密度化,半 83433-950505.doc 1271844 導體裝置内的各種電子電路的微細化及高密度化進步。隨 之而來,保險絲配線的條數亦增加。在圖15(c)所示的保險 絲配線構造中,為了增加保險絲配線1〇3的條數,必須加大 保險絲配線區域的尺寸。於是,半導體裝置内的保險絲配 線區域的佔有面積增大,導致搭載於半導體裝置的救濟電 路的規模縮小。因此,將有使晶片救濟率降低之虞。 而且,為了增加保險絲配線103的條數,不僅須加大保險 絲配線區域,各保險絲配線103的寬度也變細。於是,在保 險絲冒1G9的底部i 1G的周緣部開放之際,容易氧化保險絲配 線103已露出的部分,容易損壞LSI的品質。再者,不增加 保險絲配線區域而增加保險絲配線103的條數時,超過保險 、、糸間距在雷射光束的加工精確度所規定的卩限,❼導致保 險、、糸間距鍵+。於是如上所述,保險絲配線103容易因保險 絲燦斷引起損傷,導致保險絲配線1G3全體的信賴性有降低 之虞。 【發明内容】 、本發明係為解決上述所說明的課題而研創者,其目的在 於提供—種具備有容易進行保險絲溶斷,且難以使保險絲 配泉或其週邊邵的品質劣化的保險絲配線構造之半導體裝 、本發明的另一目的在於提供一種不需放大保險絲 配線區域,而可增加保險絲配線的條數之半導體裝置。 【用以解決課題之方案】 為解決上述課題,本發明一實施形態的半導體裝置,其 特徵在於包含有:基板、設置在該基板上的保險絲配線:、 83433-950505.doc 1271844 及以覆蓋該保險絲配線的方式設置的絕緣膜,上述保險絲 _、、泉中成為使上述保險絲配線電性斷線的保險絲嫁斷之 標的的保險絲本體部係小於上述保險絲配線上的上述絕緣 膜所形成的保險絲稼斷用凹部之底部,且形成保險絲熔斷 用雷射光束的直徑以上之長度,並設置在位於與上述底部 相對向的區域之内側位置上。 曲在孩半導體裝置中,成為保險絲熔斷的標的之保險絲本 體部係小於保險絲熔斷用凹部的底部,且形成保險絲熔斷 ,田射光束的直徑以上之長度,並設置在位於與保險絲溶 斷用凹部的底部相對向的區域内侧位置。藉此,以容易進 /亍保險4溶断的方式,在使保險絲炫斷用凹部的底部與保 險絲配㈣表面之”殘㈣之麟料㈣之際,即使 展邵的周緣部開放,亦不致使保險絲本體部露出。又,雷 射光束谷易照射至保險絲本體部,且使雷射光束的能量難 ,逸退至保險絲本體部的下方等。藉此,在進行保險絲溶 ' 不致於對断線的保險絲配線的周圍之絕緣膜等造 成損傷。 又為解決上述課題,本發明另一實施形態的半導體裝 置,其特徵在於包含有:保險絲配線’係由基板上所設置 的保險絲用引出線及設置於比該引出線上方且與上述引出 線電性連接t保險絲本體部㈣成;及絕緣膜,係以在上 ’二板上覆盖上述保險絲配線的方式設置,在上述保險絲 f°卩的上万形成有保險絲熔斷用凹部,上述保險絲本體 邛《長度係形成保險絲熔斷用雷射光束的盍徑以上之長度 83433-950505.doc -11 - 1271844 ’且其長邊方向的兩端邵設置在位於上述凹部的底部之内 側區域。 在孩半導體裝置+,構成基板上所設置的保險絲配線的 一部份之保險絲本體部係設置於與該保險絲本體部電性連 接且與構成相同保險絲配線的一部份之保險絲用引出線之 上万。又,在保險絲本體部的上方在以覆蓋保險絲配線的 方式設置之絕緣膜内形成有保險絲熔斷用凹部。保險絲本 體部之長度係形成保險絲熔斷用雷射光束的直徑以上之長 度,且其長邊方向的兩端部設置在位於保險絲熔斷用凹部 的底部之内側區域。藉此,以容易進行保險絲熔斷的方式 ,在使保險絲熔斷用凹部的底部與保險絲配線的表面之間 的殘存膜之膜厚形成較薄之際,即使底部的周緣部開放, 亦不致使保險絲本體部及保險絲用引出線露出。又,使雷 射光束容易照射至保險絲本體部,且使雷射光束的能量難 以逸退至保險絲本體部的下方等。藉此,在進行保險絲熔 斷之際,不致於對斷線的保險絲配線的周圍之絕緣膜等造 成損傷。 同時,保險絲用引出線係形成於比保險絲本體部下層。 藉此,在進行保險絲熔斷之際’不致於對斷線的保險絲配 線的周圍之絕緣膜等造成損傷。x,與保險絲本體部的位 置無關,因應半導體裝置内的各種電子電路的設計可使保 險絲用引出線的配線圖案形成適當的圖案。 又,為解決上述課題,本發明又—實施形態的半導體裝 置’其特徵在於包含有:保險絲配線,係包括基板上所設 83433-950505.doc -12- 1271844 置的保險絲用引出線及設置於與該引出線同層且與上述 出線電性連接之保險絲本體部;及絕緣膜,係以在上述基 板上覆蓋上述保險絲配線的方式設置,在上述保險絲本體 部的上方形成有保險絲熔斷用凹部,上述保險絲本體部之 長度係形成保險絲熔斷用雷射光束的直徑以上之長度,且 其長邊万向的兩端部設置在位於上述凹部的底部之内側區 或並且上述引出線之寬度形成與上述保險絲本體部的寬 度同等以下之窄度。 一在該半導體裝置巾’構成基板上所設置的保險絲配線的 、#份 < 保險絲本體部係設置於與該保險絲用引出線電性 j接且與構成相同保險絲配線的_部份之保險絲本體部同 層。又,在保險絲本體部的上方在以覆蓋保險絲配線的 ^式設置之絕緣膜㈣成有保險㈣斷用凹部。保險絲本 體邵之長度係形成保險絲熔斷用雷射光束的直徑以上之長 度,且其長邊方向的兩端部設置在位於保險絲熔斷用凹部 的底部之内側區域。藉此,使雷射光束容易照射至保險絲 本m 且使雷射光束的能量難以逸退至保險絲本體部的 下万寺°,在進行保險絲炫斷之$,不&於對斷線的 保險絲配線的周圍之絕緣膜等。 命同時’保險絲用引出線之寬度係以窄於保險絲本體部的 見度而形成。藉此,以在進行保險絲料之際,不致於對 斷線的保險絲配線的周圍之絕緣膜等造成損傷之方式,可 、適田的形狀形成保險絲用引出線的配線圖案。〖,與保 險絲本體部的位置無關,因應半導體裝置内的各種電子電 83433-950505.doc 1271844 路的&计可使保險絲用引出線的配線圖案形成適當的圖 案。 【實施方式】 【發明之實施形態】 以下’參照圖面說明本發明的實施形態。 (第1實施形態) 圖1 (a)〜(e)係第1實施形態之半導體裝置體的LSI製 造步騾之步騾剖視圖。本實施形態之保險絲配線丨係以以所 形成。又,在保險絲配線1的保險絲本體部2 一體形成有使 該保險絲本體邵2與保險絲用引出線5電性連接的經由插塞 部(VIA PLUG部)12。亦即,保險絲本體部2係形成所謂的雙 鑲嵌構造。 首先,如圖1(a)所示,在形成有構成各種電子電路的未圖 示之主動元件或多層配線構造等的Si基板3上,設置第n層(η 為正的整數)之層間絕緣膜(ILD : Inter-level Dielectdcs)4。 後述的Cu保險絲配線1係以特定的配線圖案設置於基板3上 ,形成與各種電子電路等電性連接。包含第n層的層間絕緣 膜4,設置於基板3上的各層之層間絕緣膜4一般係藉由Si〇2 膜(TEOS膜)、低介電率絕緣膜(L〇w_k膜)或積層上述各膜的 積層膜所形成。si〇2膜係藉由電漿CVD法予以成膜。在本實 施形態中’各層間絕緣膜4為Si02膜。 繼而’在第η層的層間絕緣膜4内形成構成Cu保險絲配線1 的一部份之Cu保險絲用引出線5。首先,沿著預先設定的特 定配線圖案I虫刻層間絕緣膜4,形成用以形成作為下層配線 83433-950505.doc -14- 1271844 的Cu引出線5之未圖示的凹部(溝)。然後,在其溝内設置用 以抑制Cu引出線5的形成材料即Cu擴散至層間絕緣膜4内之 障礙膜(障礙金屬膜)6。在本實施形態中,使該障礙膜6形成 以Ta層6a及TaN層6b所構成的雙層構造。此時,考慮障礙膜 6與Cu引出線5的材料之間的化學相性,將直接接觸&引出 線5的内側之層設為“層6a,將該仏層以的外侧層設為丁_ 層6b 〇 然後,在障礙膜6的内側成膜以成為Cu引出線5的薄膜之 Cu為主成分之膜後,藉由電解電鍍法形成(:11引出線5。然後 ,藉由CMP法研磨並除去附著於溝的外側之多餘的Cu引出 線5及障礙膜6。藉此,在第n層的層間絕緣膜4内獲得所期 望的Cu引出線5。 然後,在第η層的層間絕緣膜4上設置絕緣膜的一種,亦 即設置用以抑制Cu引出線5擴散的第瓜層…為正的整數)之
Cu擴散防止膜7。以該第㈤層的擴散防止膜7為始,設置於基 板3上各層<Cu擴散防止膜7—般係藉由矽氮化膜、矽碳化 膜(SiC)、矽氮碳膜(SiCN)、或是具有與上述膜大致相同特 性的膜所形成者。在本實施形態中,各Cu擴散防止膜7為矽 氮化膜。 繼而,在第m層的Cu擴散防止膜7上設置第n+1層的層間絕 緣膜4後,在其内部形成用以形成Cu保險絲本體部2的凹部 (溝)8a及用以形成cu經由插塞部12之凹部(溝)8b。在本實施 形態係以一體形成有Cu經由插塞部丨2的雙鑲嵌構造形成Cu 保險絲本體邵2。從而,使保險絲本體部用凹部(溝與經 83433-950505.doc -15- 1271844 由才土 P用凹口[5 (溝)8b一體形成。具體而言,與形成上述引 出線用溝之情況㈣,因應減設定的特定配線圖案及接 觸圖案’蚀刻層間絕緣膜4及第m層的Cu擴散防止膜7。藉此 使引出、、泉5的表面(上面)暫時露出,獲得與經由插塞部 用溝讣一體之期望的保險絲本體部用溝8a。 、’、盧而,如圖1(b)所示,在保險絲本體部用溝8a内形成Cu 保險4本to α卩2 ’邊Cu保險絲本體部係成為使cu保險絲配線 1私性Wf、、、泉的保險絲熔斷之標的。同時,在經由插塞部用溝 8b内开y成使Cu保險絲本體部2與Cu引出線5電性連接的經 由插基邛12。Cu保險絲本體部2與Cu經由插塞部12係藉由與 形成上述的Cu引出線5時相同的方法而形成。 具體而言,先在保險絲本體部用溝8a及經由插塞部用溝8b 内形成由Ta層6a及TaN層6b的雙層構造所構成的障礙膜6。 然後,在該障礙膜6的内侧成膜以成為Cu保險絲本體部2及 Cii經由插塞部12的薄膜之未圖示的Cu為主成分的膜。繼而 ,在以Cu為主成分的膜上藉由電解電鍍法形成以保險絲本 體部2及Cu經由插塞部12。然後,藉由CMp法研磨並除去附 著於兩溝8a,8b外側之多餘cu及障礙膜6。藉此,在第n+1層 的層間絕緣膜4及第m層的Cu擴散防止膜7内獲得以所期望 的雙鑲嵌構造構成的Cu保險絲本體部2。 藉由以上方法形成有Cu保險絲配線1的主要部。在本實施 形態中,Cu保險絲本體部2係形成比後述的保險絲熔斷用凹 部9的底部10小。具體而言,Cu保險絲本體部2的長度及寬 度係形成比保險絲熔斷用凹部9的底部10的長度及寬度小 83433-950505.doc 16 - 1271844 。亦即,Cu保險絲本體部2之平面視面積係形成小於 熔斷用凹部9的底部10的面積。同時,Cu保險絲本體部的 長度係形成保險絲熔斷用雷射光線(雷射光束)之直徑以上 的大小。又’ 險絲本體部2以位於與保險轉斷用凹部 9的底部H)相對向的區域内侧之方式形成。尤其是保險絲^ 體部2之長邊方向的兩端部職置於位在保險絲溶斷用凹 邵9的底部1 〇的内側區域之位置。 一般,用以保險絲熔斷配線的對準器,係使用與保險絲 熔斷用雷射光束的照射光學系統另外設置的對準用雙眼 顯微鏡,藉由讀取形成於基板上的對準遮光罩而進行。藉 由對卞遮光罩的漬取獲得基板的平面位置及垂直位置的 資訊,以校正朝向所切斷的保險絲配線的座標與保險絲配 、、泉知、射的雷射光束之焦點位置。然而,因為對準遮光罩的 形狀或遮光罩上的絕緣膜厚度等之偏差分布,在已校正的 焦點位置與實際的保險絲配線位置之間有產生誤差之情 況。因此,在照射光學系統至少需要可容許上述誤差的焦 點深度。 因為對準遮光罩的讀取誤算引起雷射光束之焦點位置的 誤差使照射光學系統的焦點深度變大時,將有產生使已照 射的雷射光束之形狀劣化,且導致保險絲配線之切斷不良 之慮。又’因為保險絲配線上的絕緣膜之膜厚不均或基板 平坦性之不均,將使雷射光束的照射光學系統之光學距離 變動。因此,在保險絲配線的切斷部上將產生雷射光束的 形狀劣化的問題。 83433-950505.doc -17- 1271844 ^般,在、經驗上週知為將上述雷射&束之焦點位置的誤 差對於保險絲熔斷的影響限制在容許的範圍内,必須將照 射光學系統的焦點深度設定為〇·7" m以上。又,已知所確 保的焦點深度變得愈大,則與雷射光束的光圈界限(最小直 徑)相,之限制亦變大。因而,為了適#的進行保險絲溶斷 ,本實施形態的Cu保險絲配線i(Cu保險絲本體部2)之大小 (長度)的最小值亦受限制。 若Cu保險絲本體部2的長度未滿雷射光束的最小直徑時 ’保險絲熔斷所需的熱將逸退至Cu保險絲本體部2的下層。 又,當Cu保險絲本體部2的長度未滿雷射光束的最小直徑時 ’將有切斷Cu保險絲本體部2下層的Cu引出線5之虞。當下 層的Cu引出線5被切斷時,存在於後述保險絲窗9之底部j 〇 與下層的Cii引出線5之間的第n+i層之層間絕緣膜4將有產 生裂縫的情況。根據上述,將有無法正確地切斷Cu保險絲 配線1之慮。 圖2係以圖表顯示將保險絲熔斷用雷射光束之照射光學 系統的焦點深度設定為約〇 · 7 # m以上之情況時,雷射光束 的波長與雷射光束的最小直徑的關係圖。為使在Cu保險絲 本體邵2的底層不產生過度的損傷而適當的切斷Cu保險絲 配線1,並因應雷射光束的波長,形成具有圖2的圖表所示 的雷射光束之最小直徑以上的長度之Cu保險絲本體部2。 又,Cu經由插塞邵12係形成比Cu保險絲本體部2小。具體 而言,如圖1(b)所示,Cu經由插塞部12之直徑係形成Cu保 險絲本體部2的寬度以下。同時,Cu經由插塞部12係形成於 83433-950505.doc -18- 1271844
Cu保險絲本體部2的内側。藉此,Cu保險絲配線1之保險絲 溶斷所需的熱難以逸退至Cu保險絲本體部2的下層。 繼而’如圖1(c)所示,在Cu保險絲本體部2及第n+1層的層 間絕緣膜4上設置第m+i層的Cu擴散防止膜7及第n+2層的層 間絕緣膜4。此外,在本實施形態中雖未圖示,惟從第η層 的層間絕緣膜4到第n+2層的層間絕緣膜4,在其内部形成有 如圖15(a)所示的各種配線及銲墊部。上述各種配線及銲塾 邵係藉由與形成Cu保險絲本體部2及Cu引出線5之情況相同 的方法所形成。繼而,如圖1(d)所示,在第n+2層的層間絕 緣膜4上更設置有第m+2層的Cu擴散防止膜7及第n+3層的層 間絕緣膜4。上述兩膜7及4係具有所謂鈍化膜丨丨之功能。 然後’在Cu保險絲本體部2的上方為容易進行保險絲熔斷 而設置保險絲熔斷用凹部之所謂保險絲窗9。該保險絲窗9 的開孔作業係如圖15(a)所示,一般從LSI的製造步騾成本、 所明的製程成本降低等觀點來看,係進行與未圖示的銲墊 邵 < 開孔對準者。具體而言,如圖1(e)所示,蝕刻第n+3層 的層間絕緣膜4、第m+2層的Cu擴散防止膜7、第n+2層的層 間絕緣膜4,俾使保險絲窗9的底部10成為大致完全内包著 配置有Cu保險絲本體部2的大小。此時,盡可能使殘存在Cu 保險絲本體部2上且形成保險絲窗9的底部10之第n+2層的 層間絕緣膜4蝕刻後的殘存膜之膜厚變薄。藉此,在使保險 、、糸^辦用雷射光束朝向Cu保險絲本體部2照射之際,可容易 切斷Cu保險絲本體部2。 此時’依據钱刻的特性,保險絲窗9的底部1 0係如圖1 (e) 83433-950505.doc 1271844 所示,其上面容易形成略呈弓形狀彎曲(Bending)的形狀。 於是,在保險絲窗9的底部10之周緣部上蝕刻至第m+Ι層的 Cu擴散防止膜7,將有使第n+1層的層間絕緣膜4露出之虞。 亦即,在保險絲窗9的底部10之周緣部上產生所謂的溝渠 (Trenching)現象,將導致Cu保險絲本體部2的表面(上面)露 出。然而,如上所述,Cu保險絲本體部2係形成比保險絲窗 9的底部1 〇的寬度(長度)短,且位於與底部丨〇相對向的區域 内侧。藉此,底部10的上面大致呈弓形狀彎曲,使Cu保險 絲本體部2沒有露出之虞。再者,在保險絲窗9的底部丨〇之 周緣邵上不會使Cu引出線5露出。因而,根據本實施形態, 在可容易進行Cu保險絲配線1的保險絲熔斷作業之同時,可 大幅抑制容易氧化的Cu保險絲配線1之劣化。 又’電流在Cu保險絲配線1流動之情況。在這種情況下, 將Cu保險絲配線1的長度設定在圖3所示的臨界長度以下。 具體而言’以使其長度與在該Cu保險絲配線1流動的電流密 度的大小之乘積成為8〇·0/ζ m · MA/cm2以下的方式形成〜 保險絲配線1。例如,使Cu保險絲配線1的長度形成約4〇 # m 。於是’即使在Cu保險絲配線1流動電流密度的大小約為2 〇 MA/cm的電流’亦可使產生致命的電性不良消失。尤其是 可消除使所謂的電性遷移(EM)不良等產生之顧慮。因而, 可形成高信賴性的Cu保險絲配線1。於是,可謀求LSI全體 的信賴性之提昇。 如以上所說明,第1實施形態的半導體裝置在容易進行保 險絲熔斷之同時,Cu保險絲配線1的品質難以劣化且信賴性 83433-950505.doc -20- 1271844 提高。 (第2實施形態) 圖4係本發明第2實施形態的半導體裝置之保險絲配線附 近的構造剖視圖。此外,與圖1相同的部分係附加相同的符 號’並省略其詳細說明。 本實施形態的保險絲配線2丨係以Cu所形成。又,保險絲 配線21的保險絲本體部22係如圖4所示,與經由插塞部 (VIAPULG)23另體形成。亦即,Cu保險絲本體部22係以所 謂的單鑲嵌構造形成。 藉由與上述第1實施形態相同的方法形成至第m層的以擴 散防止膜7。 繼而’在第m層的Cu擴散防止膜7上所設置的第n+1層之層 間絕緣膜4的内部形成由單鑲嵌構造所構成的以保險絲本 體部22。從而,使Cu保險絲本體部22與Cu經由插塞部23個 別形成。 具體而言,首先,形成成為第n+1層的層間絕緣膜4的一 邵份之下邵絕緣膜。繼而,沿著預先設定的特定接觸圖案 姓刻該下邵絕緣膜及第m層的Cu擴散防止膜7。藉此,暫時 使Cu引出線5的表面露出。此時,藉由所形成的下部絕緣膜 之厚度及蝕刻所形成的凹部(溝)之大小,係設為與Cu經由插 基邵2 3的大小相當之程度。在該c u經由插塞部2 3用的溝内 先形成由Ta層6a及TaN層6b的雙層構造所構成的障礙膜6。 然後,在障礙膜6的内侧成膜以成為Cu經由插塞部23的薄膜 層之Cu為主成分的膜。繼而,藉由電解電鍍法形成Cu經由 83433-950505.doc -21 - 1271844 插塞邵23。又’藉由CMP法研磨並除去附著在溝的外侧之 多餘Cu及障礙膜6。 繼而’同樣形成成為n+1層的層間絕緣膜4的一部份之上 部絕緣膜。然後,沿著預先設定的特定配線圖案蝕刻該上 邵絕緣膜。此時,藉由蚀刻所形成的凹部(溝)之大小設為與 Cu保險絲本體邵22的大小相當之程度。在該Cu保險絲本體 邵22用的溝内先形成由]^層以及TaN層讣的雙層構造所構 成的障礙膜6。然後,在障礙膜6的内側成膜以成為Cu保險 絲本體邵22的薄膜層之Cu為主成分的膜。繼而,藉由電解 電鍍法形成Cu保險絲本體部22。又,藉由CMP法研磨並除 去附著在溝的外側之多餘(^及障礙膜6。藉此,如圖4所示 ,在第n+l層的層間絕緣膜4及第m層的Cu擴散防止膜7内獲 得由所期望的單鑲嵌構造所構成的Cu保險絲本體部。 以上形成有Cu保險絲配線21的主要部。而後迄形成保險 絲窗9的步騾為止係與上述第丨實施形態相同。如以上所說 明,有關第2實施形態的半導體裝置可獲得與第丨實施形態 相同的功效。 (第3實施形態) 圖5係有關本發明第3實施形態的半導體裝置之保險絲配 線附近的構成《剖視圖。此外,與圖i相同的部分附加相同 的符號並省略其詳細說明。 本實施形態的保險絲配線3丨係以Cu所形成。又,在保險 絲配線3 1的保險絲本體部3 2之上部形成有用以抑制氧2 2 Cu的擴散之障礙膜即所謂的上(τ〇ρ)障礙膜。 83433-950505.doc -22- 1271844
Cii保險絲本體部32係藉由與上述第1實施形態相同的方 法形成。因而’本貫施形態的C u保險絲本體部3 2係以雙鑲 後構造所形成。 在形成C u保險絲本體邵3 2之後,藉由濕姓刻或乾银刻選 擇性使其上面後退。然後,在後退的部分上形成與設置於 C u保險絲本體邵3 2周圍的障礙膜6相同之Ta層3 3 a及TaN層 33b的雙層構造所構成的上障礙膜(上障礙金屬膜)33。上述 Ta層3 3a及TaN層33b係藉由漸鍍步驟而形成。此時,將直接 與C u保險絲本體邵3 2的上面相接的下側之層設為rpaN層3 3 ,將該TaN層33b的上側設為Ta層33a。然後,藉由CMp法研 磨並除去附著於溝外側之多餘的上障礙膜33。藉此,如圖5 所示,在第n+1層的層間絕緣膜4及第瓜層的以擴散防止膜7 内獲得由具有上障礙膜33之所期望雙鑲嵌構造所構成的Cu 保險絲本體部32。 以上形成有Cu保險絲配線3 1的主要部。而後迄形成保險 絲窗9的步驟為止係與上述第1實施形態相同。如此,由於 第3實施形態的半導體裝置係在Cu保險絲本體部32的上面 設置有上障礙膜33 ,因此Cu保險絲配線3 1比第1實施形態更 難以劣化。 特別是與障礙膜6相同,藉由丁&層33&及1^^^層33b形成上 障礙膜33,可獲得上障礙膜33本來的功能亦即抑制Cu擴散 至層間絕緣膜(ILD膜)4中。又,在兼作為成膜裝置之同時, 由於可統一並簡略成膜製程,因此可削減設備投資並降低 半導體裝置的生產成本。又,即使配線用障礙膜6與上障礙 83433-950505.doc -23- 1271844 膜接觸由於兩障礙膜6,33係由相同的材料所形成,因此 不致於使Cu保險絲本體部32的電阻值上昇、或是引起障礙 性的劣化等之反應。因而’在Cu保險絲本體部32上不致產 生使半導體裝置的性能劣化之反應。 再者,藉由積層、形成1^層33&及1^^層33七,可促進在上 障礙膜33的成膜製程中成為產生灰塵之主因的⑽層3扑的 薄膜化。除此之外,已知藉由仏層33&的貼附(pasung)效果 可大幅降低灰塵。一般,TaN層331?雖對於擴散障礙性有很 大的桌助@因TaN為陶瓷層’因此機械性強度即破壞韌性 值低且非常易碎。相對於此,由於以層仏係以金屬單體形 成故具有延展性。因而,藉由將上障礙膜33設為分別由薄 膜狀形成的Ta層33a及TaN層33b所構成的積層構造,可大幅 降低成膜步驟之灰塵。 如以上所說明,第3實施形態的半導體裝置係藉由分別以 薄膜狀的金屬層及陶瓷層的積層構造所形成的上障礙膜Μ ,提昇Cii保險絲本體部32的擴散障礙性。亦即,可極力提 昇半導體裝置全體的信賴性。 (第4實施形態) 圖6係有關本發明第4實施形態的半導體裝置之保險絲配 線附近的構成之剖視圖。此外,與圖i相同的部分附加相同 的符號並省略其詳細說明。 本實施形態的保險絲配線41之引出線5與上述第丨實施形 態的引出線5相同係以。所形成。又,保險絲配線41的保險 絲本體部42係以A1所形成。又,保險絲本體部心與上述第1 83433-950505.doc -24- 1271844 實施形態的Cu保險絲本體部2相同,係以雙鑲嵌構造形成。 A1保險絲本體部42用的凹部(溝)係藉由與上述第1實施形 態相同的方法形成。由於八丨與。相比難以擴散,故不需要 與第1實施形態相同的障礙膜6。因而,首先在保險絲本體 部用溝内例如積層Ta、Nb、Ti、w*Zr等高融點金屬、或積 層上述金屬的氮化膜、或積層上述金屬、以及設置AlCu作 為障礙膜(障礙金屬膜)43。在本實施形態中,以以層‘以及 AlCu層43b所構成的雙層構造形成障礙膜43。在成膜障礙膜 43之後,於其内側以A1形成保險絲本體部42。然後,以CMp 法研磨並除去附著於溝外側之多餘的A1及障礙膜43。藉此 ’如圖6所示,在第η+ι層的層間絕緣膜4及第m層的Cu擴散 防止膜7内獲得由所期望的雙鑲嵌構造所構成的A1保險絲 本體部42。 以上,形成有Cu保險絲配線41的主要部。由於A1與Cu相 比難以氧化,故不需在AH呆險絲本體部42上設置擴散防止 膜。因而,在A1保險絲本體部42上直接設置第n+2層的層間 絕緣膜4。之後迄形成保險絲窗9的步驟係與上述第1實施形 態相同。 如上所說明,第4實施形態的半導體裝置由於係以A1形成 有保險絲本體部42,因此保險絲配線4 1比第1實施形態難以 劣化。 (第5實施形態) 圖7係有關本發明第5實施形態的半導體裝置之保險絲配 線附近的構成之剖視圖。此外,與圖1相同的部分附加相同 83433-950505.doc -25- 1271844 的符號並省略其詳細說明。 本實施形態的保險絲配線5 1之引出線5與上述第1實施形 態的引出線5相同係以Cu所形成。然而,保險絲配線5 1的保 險絲本體部52與上述第4實施形態的A1保險絲本體部42相 同,係以A1所形成。又,保險絲配線5 1的A1保險絲本體部 52如圖7所示,與上述第2實施形態的Cu保險絲本體部22相 同,與A1經由插塞部(經由插塞部)53另體形成。亦即,A1 保險絲本體部52係以雙鑲嵌構造形成。 因而’該第5實施形態之半導體裝置迄保險絲本體部52的 步騾亦可藉由與第2實施形態相同的方法形成。然而,在藉 由A1形成保險絲本體部52及經由插塞部53之同時,在上述 周圍成膜在第4實施形態中所使用的障礙膜43。迄形成之後 的保險絲窗9的步驟與第4實施形態相同。 如以上所說明,第5實施形態之半導體裝置由於係以^形 成有保險絲本體部52,因此保險絲配線5 1比第1實施形態難 以劣化。 (第6實施形態) 圖8係有關本發明第6實施形態的半導體裝置之保險絲配 線附近的構成之剖視圖。此外,與圖丨相同的部分附加相同 的符號並省略其詳細說明。 本實施形態的保險絲配線61之引出線5與上述第1實施形 悲的引出線5相同係以Cu所形成。然而,保險絲配線61的保 險絲本體部62與上述第4實施形態的A1保險絲本體部42相 同,係以A1所形成。又,保險絲配線61的八丨保險絲本體部 83433-950505.doc -26- 1271844 62如圖8所示,一體形成有A1經由插塞部(經由插塞部)68。 再者,該第6實施形態的A1保險絲本體部62不僅藉由雙鑲嵌 步驟亦藉由RIE步驟加工形成。 迄第m層的Cu擴散防止膜7的步騾係藉由與上述第1實施 形怨相同的方法形成。 繼而,在第m層的Cu擴散防止膜7上以和A1經由插塞部68 的高度相同程度的膜厚設置襯墊部第i絕緣膜(8丨〇2膜)63。 然後,沿著預先設定的特定接觸圖案蚀刻襯塾部第丨絕緣膜 63及第m層的Cu擴散防止膜7,使〜引出線5的表面暫時露 出。此時’藉由餘刻所形成的A1經由插塞部6 8用的凹部(溝) 之大小汉為與A1經由插塞部6 8的大小相當的程度。 繼而,在該A1經由插塞部6 8用的溝内及襯墊部第1絕緣膜 63上成膜由在第4實施形態中所使用的丁&層43&及A1Cu層 43b的雙層構造所構成的障礙膜43。然後,在該障礙膜43内 側及上侧沉積用以形成A1保險絲本體部62及A1經由插塞部 68的A1。之後’沿著預先設定的特定配線圖案,藉由濕蝕 刻或乾蝕刻選擇性除去多餘的八丨及障礙膜43。藉此,獲得 由所期望形狀構成的A1保險絲本體部62、A1經由插塞部68 及障礙膜43。 繼而’以覆盍AH呆險絲本體部62的方式,在襯塾部第1絕 緣膜63上設置襯墊部第2絕緣膜(81〇2膜)64。然後,形成貫 通遠襯墊邵弟2絕緣膜6 4的未圖示之最上層的各種配線及 襯墊邵。上述各種配線及襯墊部係藉由與形成八丨保險絲本 體部62及A1經由插塞邵68之情況相同的方法形成。由於A1 83433-950505.doc -27- 1271844 與Cu相比難以氧化,故在A1保險絲本體部62上不需要設置 擴散防止膜。因而,在襯墊部第1絕緣膜63上連續設計襯墊 邵第2絕緣膜64。同樣地,在襯墊部第2絕緣膜64上連續設 計槪墊邵第3絕緣膜(Si〇2膜)65及襯墊部第4絕緣膜(矽氮化 膜)66 °此時,襯墊部第3絕緣膜65及襯墊部第4絕緣膜66分 別沉積特定的厚度作為鈍化膜67而成膜。 以上,形成有Cu保險絲配線6 1的主要部。其後,迄與襯 蟄邵開孔對準形成保險絲窗9之步騾係與上述第1實施形態 相同。 如上所說明,第6實施形態的半導體裝置由於係以A1形成 有保險絲本體邵62 ’因此保險絲配線61比第1實施形態難以 劣化。 (第7實施形態) 圖9(a)〜(c)係有關本發明第7實施形態的半導體裝置 之保險絲配線的保險絲本體部附近的構成之平面圖。此外 ,與圖1相同的部分附加相同的符號並省略其詳細說明。 本實施形態的半導體裝置具有之特徵,係其保險絲配線 7 1之保險絲本體部72的配線。 與上述第1至第6實施形態的保險絲配線構造相同,多層 構造化保險絲配線部71,並且使其保險絲本體部”形成比 保險絲窗9的底部10短。此時,如圖9(a)所示,相鄰的保險 絲配線71之保險絲本體部72之間以不與沿著與保險絲配線 71的長邊方向垂直的方向鄰接的方式,彼此偏移而配置。 藉此,不需使保險絲配線71的寬度變細,例如可僅縮小保 83433-950505.doc -28- 1271844 險絲配線71所需的面積例如在圖9(a)中斜線所示的大小。亦 即’可I某求保險絲配線區域的小型化。此外,在圖9(&)至(c) 中保險絲窗9的内側之一點鏈線所示的區域上存在有形成 保險絲窗9的底部1 〇之層間絕緣膜等的殘存膜73。 在此,於圖9(a)中,例如形成保險絲配線7丨(保險絲本體 部72)的寬度(Width)W約0.6 a m。又,形成沿著與保險絲配 線71的長邊方向垂直的方向而鄰接的保險絲本體部72之間 的間隔’亦即形成間距(Picth)P約2.0 // m。同時,將保險絲 ® 9的内側之母一單位面積(區塊尺寸)的保險絲配線71的條 數設為1000條。 在這種設定中,例如在圖15(c)所示的習知技術的保險絲 配線構造中,每一區塊尺寸需要大約20/zmxl000 = 2000 左右的寬度。相對於此,在配置有如圖9(a)所示之保險 絲本體邵72的本實施形態之保險絲配線構造中,區塊尺寸 的覓度若具有2.0 X 500= 1〇〇〇 v m左右的寬度便足夠。與習 知技術的區塊尺寸相比,其面積約可削減約5〇%。藉此,使 搭載LSI而獲得的未圖示之救濟電路的搭載區域增大,可提 升LSI的救濟率。 又,在本實施形態的保險絲配線構造中,若不改變保險 絲配線71所需的區塊尺寸的面積,則可加寬圖9(b)*Di,D2 所示的相鄰接之保險絲本體部72之間的間隔。換言之係加 寬保險絲配線71之間的間隔。藉此,纟進行保險、㈣斷之 際,不致對近接的期望外之保險絲配線71造成損傷,可提 昇保險絲配線71的信賴性 繼而謀求LSI全體的信賴性及生 83433-950505.doc -29- 1271844 產產率。 再者在本μ訑形怨之保險絲配線構造中,保險絲配線 71所需的面積及鄰接的保險絲本體部72之間的間隔皆未改 又如圖9(c)所不,增加單位面積内的保險絲配線71的總數 以貝現w &度配線。繼而’增加與救濟電路電性連接的 保險絲配線71的條數,可提升LSI的救濟率。 如以上所說明,根據7實施形態的半導體裝置,可謀求保 險絲配線的間隔亦即保險絲間距的狹間距化。,麄而,謀求 獲得半導體裝置内的各種電子電路等微細化及高密度化以 及半導體裝置的小型化。藉&,可將保險絲配線區域的大 小、保險絲間距、及保險絲配線的條數或密度等設定為因 應半導體裝置内的各種電子電路之設計的適當狀態。 又,可謀求降低近接的保險絲配線71因保險絲熔斷引起 的抽傷JL不茜》大保險絲酉己線區域而增加^呆險絲配線7工 的條數,可謀求保險絲配線71的高密度化。藉此,可提昇 半導體裝置的信賴性以及生產效率的產率。 (第8實施形態) 圖10至圖14係有關本發明第8實施形態的半導體裝置之 保險絲配線附近的構成之平面圖。此外,與圖i相同的部分 附加相同的符號並省略其詳細說明。又,圖16至圖18係成 為本實施形態的半導體裝置之比較例之習知技術的半導體 裝置之保險絲配線附近的構成之平面圖及剖面圖。 本實施形態的半導體裝置具有之特徵,係其保險絲配線 8 1之保險絲本體部82及引出線83的配線圖案。 83433-950505.doc -30- 1271844 首先’簡單說明習知技術的半導體裝置之保險絲配線附 近的構成。將習知所使用的保險絲配線2〇1之構造概要顯示 方;圖16(a)、(b)。圖16(a)係從其上方觀看習知技術的半導 裝置之LSI的保險絲配線附近的平面圖。又,圖16(b)係沿 著圖16(a)中Y-Y線之剖視圖。 複數條的保險絲配線201之一端係與半導體裝置内的各 種私子電路電性連接,例如與控制電路部2〇2電性連接。又 ,各保險絲配線201的另一端係與共同電位配線2〇3電性連 近年來,隨著半導體元件的微細化,進行控制電路部等 半導體裝置内的各種電子電路之微細化。隨之而來,保險 絲間距的微細化亦進行著。在半導體製造技術中,因冗餘 技術引起的胞i件而置換預備胞元#,多使用冑由雷射光 束等保險絲燦斷方式。 一般在進行保險絲熔斷之際,使用波長為i〇47nm4i32i nm等的近紅外區域的雷射光線。上述雷射光線的光圈界限 係依據各⑽的波長加以決^。因此,當保險絲間距變窄 且接近雷射光線的光圈之大小時,切斷所期望的保險絲配 線201將有導致鄰接的保險絲配線2〇1損傷之慮。為防止這 種情況發生,例如須因應依據雷射加工界限所規定之保險 絲間距的界限大小來配置控制電路部2〇2。結果,將產生保 險絲配線201及控制電路部2〇2的佔有區域變成比必要以上 還大的問題。又,當保險絲配線2()1及控制電路部的佔 有區域增大時’將引起搭載於半導體晶片的救濟電路之規 83433-950505.doc -31- 1271844 模縮小,並使晶片的救濟率降低。然而,在圖“⑷所示的 配、、泉圖案中’因應控制電路部2()2的間距之縮小難以使保險 絲配線201狹間距化。以下,舉出一例具體說明。 圖16(a)、(b)係分別顯示習知的半導體基板所形成的保險 絲配線區域的平面圖及剖視圖。圖16(b)係顯示圖16⑷中 Y Y、泉所7F的4分之吾J面構造。S Si基板謂上所設置的保 險絲配線2G1 —般係以C_A1為主成分的金屬所形成。通常 ,保險絲配線201係使用與保險絲配線2〇1形成在同一層的 八他配、泉同的材料以形成相同的構造。又,在保險絲配線 201的周圍分别以單層或多層形成有一般用於半導體裝置 上之矽氧化膜、有機矽氧化膜、或矽氮化膜等的各種絕緣 膜 204。 圖16(a)、(b)所示的半導體裝置中,以矽氧化膜形成各絕 緣膜204中之層間絕緣膜2〇5。同時,以矽氮化膜形成擴散 防止膜206。繼而,上述層間絕緣膜205及擴散防止膜206係 成為分別在Si基板207上積層有5層的構造。又,以Cu形成 保險絲配線201。然後,在保險絲配線201的周圍形成由Ta 層208a及TaN層208b之雙層構造所構成的障礙膜2〇8。 在該半導體裝置中,如圖16(a)所示,以形成保險 絲間距的大小P1。同時,保險絲配線2〇1的實質寬度即保險 絲配線201的本體部201a的寬度W1之大小形成為m。又 ,在該半導體裝置中,保險絲配線2〇1的本體部2〇1&係形成 於第4層。繼而,共同電位配線2〇3係例如形成在第2層。再 者’电性連接保險絲配線201與控制電路部202之保險絲配 83433-950505.doc -32- 1271844 線的引出線20 1 b係例如形成在第1層。保險絲配線本體部 20 la與共同電位配線203係介以接觸插塞(接觸插塞)21〇電 性連接。同樣地,保險絲配線本體部2〇 la與引出配線2〇lb 亦介以接觸插塞2 1 0電性連接。 形成保險絲窗208的底部209之保險絲配線201上的殘存 膜即絕緣膜2 0 5為提昇保險絲溶斷的切斷特性盡可能形成 車父薄。然而’如習知技術中所述,殘存膜205在保險絲窗208 的底邵209容易朝上方形成凸形狀。因此,殘存膜2〇5之外 周邵附近的膜厚係以不使保險絲配線2〇 1露出的程度之厚 度的方式形成。 圖17(a)、(b)係顯示藉由保險絲熔斷切斷由圖i6(a)、(b) 所示構造所構成的保險絲配線201中已指定座標的保險絲 配線201之狀態。圖17(a)係從其上方觀看已保險絲熔斷的保 險絲配線附近之平面圖。又,圖17(b)係沿著圖17(a)中的z_z 線之剖視圖。 圖17(a)中保險絲配線201的描點部分為已進行保險絲嫁 斷的部分。在進行保險絲熔斷時使用的雷射光線波長為 1321 nm,光束直徑為3.0//m,對準精確度為土〇_35//m。可 知在這種設定中,不致對與已切斷的保險絲配線201鄰接的 保險絲配線2 0 1或其他的區域造成損傷,可切斷所期望的保 險絲配線201。 然而,如圖18所示,將保險絲配線2〇1的本體部2〇1&的寬 度W2的大小保持在1 ·0 # m,將保險絲間距P2的大小縮小至 2 ·// m。在這種設定中,如圖1 8中描點部分所示,切斷所期 83433-950505.doc -33 - 1271844 望的保險絲配線2(H。然後,在與應該切斷的保險絲配線2〇 i 鄰接的保險絲配線20 1上如塗黑的部分所示,將對周圍的保 險絲配線20 1造成損傷。為防止這種情況發生,以不對周圍 的保險絲配線20 1造成損傷的方式降低雷射光束的照射能 源時’變成無法切斷所期望的保險絲配線2〇 1。如此,在習 知的配線圖案中,將雷射光線的波長設定為i32i nm,光束 直徑设為對準精確度設為±〇·35#ηι時,實質上不 可能將控制電路部202的配列間距小型化至2.〇 # m。 該第8實施形態的半導體裝置係為以上所述的問題點而 研創者。其目的在於提供一種不限於以雷射光線進行的微 細加工之精確度界限,可因應半導體裝置内的各種電子電 路之微細化,將保險絲配線設定在適當的配線圖案之保險 絲配線構造。又,提供一種可提昇保險絲熔斷的處理速度 之保險絲配線構造。 從保險絲窗9的上方觀看本實施形態的半導體裝置之保 險絲配線81附近的構造之平面圖係顯示於圖1〇至圖12。 如圖10至圖12所示,在本實施形態中,複數條的保險絲 配線81之保險絲本體部82係沿著各保險絲配線81的長邊方 向從作為電子電路的控制電路部84侧朝向共同電位配線85 側,以成為第1行、第2行、第3行的方式形成。分別與第2 行的保險絲本體部82連接的各引出線83係通過第丨行的各 保險絲本體部82之間與控制電路部84電性連接。又,分別 與第3行的保險絲本體部82連接的各引出線83係通過第二行 及第1仃的各保險絲本體部82之間與控制電路部84電性連 83433-950505.doc -34· 1271844 接。 同樣地,分別與第2行的保險絲本體部82連接的各引出線 ,· 83係通過第3行的各保險絲本體部82之間與共同電位配線 85電性連接。又,分別與第丨行的保險絲本體部“連接的各 引出線83係通過第2行及第3行的各保險絲本體部82之間與 共同電位配線85電性連接。在本實施形態中,在圖1〇中a所 示之各保險絲本體部82以及與此連接的各引出線83各自的 中心間距離例如約設定為2 · 5 # m。 又’各保險絲本體部82之寬度形成比各引出線83的寬度 φ ^亦即’各引出線83之寬度料於各保險絲本體部82的 寬度。藉此,容易進行保險絲熔斷,且提昇各引出線⑽ 各保險絲配線81的引出自由度。因而,因應在⑶内設計的 各種電子電路間的各種連接狀態’可設置更正確的配線圖 案之保險絲配線8 1。 一般,當保險絲本體部的寬度加寬至l_0"m左右時,可 抑制因保險絲料引起底層的S i膜或層間絕緣膜之損傷。然 而卻難以保險絲熔斷。相對於此,當保險絲本體部的寬度 Μ至〇“ m左右時’容易進行保險絲熔斷。但是,底層 等容易因保險絲溶斷引紐招# t、&。因而,保險絲本體部的寬 度係因應雷射光束的波長、對準精確度或是底層的膜厚等 ’設定在切斷特性與損傷抑制兩者皆成立的適當大小。例 如保險㈣斷用的雷射光束之波長可設為minm。此時, 保險絲本體部的寬度—般可設定在約“"η —的適 當大小。 83433-950505.doc -35 - 1271844 又,即使保險絲本體部的寬度縮_至約〇. 5 #瓜,底層s j 亦不致於產生損傷。繼而,即使使引出線與保險絲本體部 以大致相同的寬度形成,亦可確保引出線的引出自由度。 在上述兩種情況皆成立時,亦可以大致相同的寬度形成保 險絲本體部與引出線。然而,當引出線的寬度大於保險絲 本體部的寬度時,由於切斷特性(熔斷特性)之劣化及引出的 自由度降低的可能性變大而不理想。 再者’在圖1 0中D所示,將通過第1行的兩個保險絲本體 邵82間的兩條引出線83之間的間隔例如約設定在1 ·〇# m。 然後,將圖10中B所示與第1行相鄰接的保險絲本體部82之 間的間隔約設定為6 /z m。結果,如圖1 〇所示,在第1行上可 以約6// m的寬度配置3條的保險絲配線81。在第2行與第3行 中亦相同。如此,根據本實施形態的配線圖案,可使圖丄〇 中C所示的相鄰接之保險絲配線81的實質間距縮小至約2〇 // m為止。 將圖10所示的各保險絲配線81中期望的保險絲配線81的 保險絲本體邵82進行保險絲熔斷的結果顯示於圖丨丨。此時, 使用未圖示的保險絲熔斷裝置,將保險絲熔斷用的雷射光 線(雷射光束)的波長設定約為13 2 1 nm、光束的直徑設定約 為3·0/ζ m、對準精確度約設定為±〇·35/ζ m。圖u中的保險 絲本體邵82的描點部分表示進行保險絲熔斷的部分。如圖丄J 所示’在本實施形態的配線圖案中,可知僅可切斷期望的 保險絲配線8 1。因而,根據本實施形態的保險絲配線構造 ’不需使保險絲配線8 1上的殘存膜73變薄而形成,或是提 83433-950505.doc -36 - 1271844 升保險絲配線8 1的狹間距化的界限,可實質上縮小保險絲 的間距。 又’在應用本實施形態的保險絲配線8丨的配線圖案之際 ,亦可將各保險絲本體部82與各引出線83形成在同一層。 此時’使彼此相鄰接的引出線83的間隔形成與雷射光束的 直徑同等以下之大小。亦即,如圖12中的引出線83上以虛 線包圍的圓所示,以上述一部份之間皆進入雷射光束的照 射區域内之方式形成相鄰接的兩條引出線83。在這種設定 中’在以虛線包圍的圓之部分上照射雷射光束。繼而,如 圖12中相鄰接的兩條引出線83上之描點部分所示,可一起 進行兩條引出線83的保險絲熔斷之動作。亦即,藉由一次 的保險絲溶斷,實質上可一起切斷兩條保險絲配線8 1。藉 此’可提昇保險絲熔斷的產量。 再者’保險絲配線81亦可形成如圖13及圖14所示的圖案 °將雷射光束的照射區域之大小設為圖13及圖14中以虚線 包圍的圓之大小。繼而,在各引出線83上的特定處所對作 為標而設之以虛線包圍的圓之部分進行保險絲熔斷。藉此 ’藉由進行一次保險絲熔斷,可一起切斷2條或3條的保險 絲配線8 1。 如此’以沿著保險絲配線8 1的長邊方向位於略一直線的 位置之方式配置第1行、第2行及第3行的各保險絲本體部82 。繼而’使以形成與各保險絲本體部82的寬度同等以下的 狹窄寬度的引出線83通過各保險絲本體部82之間的方式圖 木形成各保險絲配線8 1。藉此,即使各保險絲本體部82與 83433-950505.doc -37- 1271844 各引出線83形成於同一層,可獲得一種抑制相鄰接的保險 絲配線8 1進行保險絲熔斷時引起的損傷,並且以適當的狀 態有效進行成為標的的保險絲配線8丨之保險絲熔斷的保險 絲配線構造。亦即,由於具備有因應半導體裝置内的電路 設計謀求提昇配線圖案的自由度之保險絲配線構造,因此 可提升信賴性及產率。 又’如圖13及圖14所示,不僅在保險絲配線81的長邊方 向亦可沿著與長邊方向垂直的方向以各行大致位於一直線 狀的位置之方式配置各保險絲本體部82。亦即,沿著保險 絲配線8 1的長邊方向及與長邊方向垂直的方向之兩方向分 別位於大致一直線狀的方式之方式,以行列(matrix)狀配置 各保險絲本體部82。藉此,可在更適當的狀態下獲得有效 率地進行保險絲熔斷之保險絲配線8 i。 此外,在圖14所示的保險絲配線構造中,第i行至第3行 的各保險絲本體部82係在與上述各行對應而設計的第“于 至第3行的共同電位配線85上與各行電性連接。各行的共同 電位配線85係在與保險絲窗9的底部1〇相對向的區域内,在 較各保險絲本體部82下層上一條一條形成。繼而,各共同 電位配線85係在分別的端部電性連接。各保險絲本體部82 與各共同電位配線85係藉由在圖14中各保險絲本體部82以 X印表示的部分與各共同電位配線85之間沿I積層方向形 成之未圖示的接觸插塞電性連接。 又在本貝訑形怨中,保險絲配線8 1的配線圖案並不限 定於圖1 0至圖14所示的形狀。藉由推p J y ^稽田進仃一次的保險絲熔斷 83433-950505.doc -38- 1271844 ,以同時可切斷多條的保險絲配線81之方式形成適當的形 狀、大小及配線圖案。又,保險絲本體部82與引出線μ的 距離係因應保險絲熔斷用的雷射光束之波長、光束的直徑 、對準的精確度等設定為適當的大小。 此外’在本實施形態中,形成保險絲窗9的底部丨〇之保險 絲配線81上的殘存膜73係如圖10至圖14所示,形成保險絲 窗9的底部1〇之周緣部未開放之形狀及膜厚。又,在使用 形成各保險絲配線81之同時,各保險絲本體部82與各引出 線83形成於同一層時,在保險絲窗9的底部1〇之周緣部附近 上至少下降一層形成各引出線83。藉此,例如在保險絲窗9 的底部1 〇上即使產生溝渠(Trenching)現象,亦可大幅降低保 險絲配線8 1劣化的疑慮。 如以上所說明,根據第8實施形態的半導體裝置,可獲得 與上述第7實施形態相同的效果。具體而言,可與冗餘用控 制電路部84的狹間距化對應。又,藉由使保險絲本體部“ 與引出線83形成於同一層,可以一次的保險絲熔斷切斷相 鄰接的複數條保險絲配線81。藉此,可提昇保險絲熔斷的 產率。 此外,本發明之半導體裝置並不限定於上述第1至第8的 各實施形態。在不脫離本發明旨趣的範圍内,將上述構成 或步驟等一部份變更為種種的設定,或是適當的組合各種 設定。 例如,設置保險絲配線的高度並不限定於比最上層低一 層的配線層。在由多層配線構造構成的半導體裝置之情況 83^33-95〇5〇5.doc -39- 1271844 折、:易進仃保險絲熔斷,且’若可控制保險絲配線的品 質:劣化的高度’亦可形成於半導體裝置内的任一層。又 ,設置引出線的高度不需將全部的保險絲配線設定在與保 :絲本體部相同之層。或是’設置引出線的高度不需將全 邵的保險絲配線設定在保險絲本體部之下—個層。亦可將 各引出線設置在不同高度之層。從一個保險絲本體部引出 複數條?丨出線時亦相同。在上述情況下,隨著各引出線從 保險4本體邵分離,緩緩下降的方式以階梯狀引出亦可。 又’關於設置共同電位配線的高度亦相同。 又複數層分離且連接保險絲本體部與引出線時,在上 八曰,若形成單一的經由插塞部(接觸部)則足夠。複數層 、且%性連接引出線與共同電位配線之情況亦相同。 又,從一個保險絲本體部引出的引出線條數不限於一條 或兩條。以複數通過的圖案可斷線半導體裝置内的特定電 路之間>> 士 , 触、 < 万式,例如亦可四條四條引出從複數個保險絲本 把哔引出的線。上述各引出線中的特定引出線之間以小於 保險絲熔斷用雷射光束的直徑之大小的範圍内連接的方式 ^ 亦可。藉此’不會使保險絲溶斷的作業效率降低,可 柘加斷線圖案。又,選擇對於保險絲熔斷的所期望之區域 的衫響較低的地方進行保險絲熔斷。亦即,不致使保險絲 ^斷的作業效率降低,可提升半導體裝置的品質。 又’保險絲本體部的形狀並不限定於上述的雙鑲嵌構造 γ早鑲嵌構造、或是RIE構造。又,保險絲本體部與經由插 塞邵亦可以大致相同的大小及形狀形成。 83433>95〇5〇5.d( -40- 1271844 又’保險絲配線的形成材料係因應保險絲配線的構造或 保險絲窗的底部之形狀適當選擇保險絲配線難以劣化的適 當材料。例如,使紐絲窗的底部殘存的殘存膜形成較薄 ’底部的周緣部有開放的可能性時,#由A1形成保險絲配 線的保險絲本體部亦可。尤其是使用御成使保險絲本體 邵、及形成與保險絲本體部的寬度同等以下之狹窄宽度的 保:絲用引出線形成於同層時,彳良好地抑制保險絲:線 的力化3外,殘存於保險絲窗的底部之殘存膜形成較厚 ’底部的周緣部沒有開放的可能性時,藉由Cu形成保險絲 配線的保險絲本體部亦可。藉此,可提昇錄絲配線的電 氣特性。又,在保險絲配線上除了 A1以外亦使用具有與上 述大致相同特性的金屬,可獲得與上述各實施形態相同的 效果。 又,以單鑲嵌構造形成保險絲本體部時,使用與保險絲 本體部與經由插塞部不同的材料形成亦可。此時,經由插 塞部的形成材料使用熔點高於保險絲本體部的形成材料之 金屬。例如,使用所謂的高熔點金屬形成經由插塞部。 而且,縮小使保險絲配線的保險絲本體部與引出線電性 連接枝經由插塞部的直徑,可縮小保險絲配線的引出線寬 度。藉由使保險絲用引出線的寬度形成與保險絲本體部的 寬度同等以下之窄度,可縮小在進行保險絲熔斷之際對於 應斷線的保險絲配線的周圍之影響。 又’障礙膜不限於Ta及TaN的組合。例如,亦可使用丁丨及 TiN、Nb及NbN、W及WN、或是Zr及ZrN的各組合等構成障 83433-950505.doc -41 - 1271844 ,艇X由化σ物構成《層不限於氮化物,例如以上述 金屬兀素為王成分之碳化物或硼化物等亦可。亦即,亦 可因應保險絲配線的形成材料,分別從iva族、va族的金屬 與其化合物之中選擇使用。再者,上障礙膜亦可設計在^ 保險絲本體部上。藉此,可大幅降低保險絲 劣化。 又’保險絲熔斷所使用的光線係不限定於由上述設定構 成的雷射光束。例如’可使用如下所示種類的光線。 Q-switch Nd YAG雷斯的其太、士,、上口 田耵的基本波(波長·· 1064 nm)、Q_switch 则YAG雷射的第2高頻波(波長:532 nm),相同的第3高頻 波(波長:355 nm)、相同地第4高頻波(波長:加㈣。或 是U能量雷射(波長:248⑽),或是ArF能量雷射(波長: 19〇 nm)等。換言之,亦可藉由縮小切斷用光㈣光束直徑 可局邵照射光線,可選擇性切斷所期望的保險絲配線之光 線0 【發明之功效】 在本發明的半導體裝置中,保險絲本體部比保險絲溶斷 :凹邵的底部小’ I,以高於保險絲溶斷用雷射光束的直 徑《長度形成’設置在位於與保險絲熔斷用的凹部之底部 =向的區域之内側位置上。藉此’以容易進行保險絲炫 白、万式使保險絲配線上的殘存膜之膜厚形成較薄,不致 使保險絲本體部露出。又,由於雷射光束容易照射至保險 絲本體邵’且雷射光束的能量難以逸退至保險絲本體部的 下万,因此不致於對保險絲配線的周圍之絕緣膜等造成損 83433-950505.doc -42- 1271844 傷。因而,保險絲配線或其周邊部的品質為難以劣化之良 質。故可使半導體裝置全體為良質。 又,在本發明的半導體裝置中,保險絲用引出線形成於 保險絲本體部的下層。或是,保險絲用引出線之寬度形成 與保險絲本體部的寬度同等以下之窄度,設於與保險絲本 體邵相同之層。藉此,在進行保險絲熔斷之際,不致有對 與所斷線的保險絲配線相鄰接的保險絲配線造成損傷之虞 。同時,可因應半導體裝置内的各種電子電路之設計的適 當狀態設定保險絲配線區域的大小、保險絲間距及保險絲 配線的條數或密度等之方式,具備有提昇配線圖案的自由 度之保險絲配線構造。因而,可抑制因保險絲熔斷引起的 損傷,不致放大保險絲配線區域,可增加保險絲配線的條 數。從而,提昇半導體裝置全體的信賴性及其生產產率。 【圖式簡要說明】 圖1 ( a )〜(e )係第1實施形態之半導體裝置體的製造步 騾之步驟剖視圖。 圖2係以圖表顯示保險絲溶斷用的雷射光束之波長與最 小光束徑的關係圖。 圖3係在保險絲配線流動的電流之密度與保險絲配線的 臨界長之相關關係。 圖4係第2實施形態的半導體裝置之保險絲配線附近的構 造剖視圖。 圖5係第3實施形態的半導體裝置之保險絲配線附近的構 造剖視圖。 83433-950505.doc -43 - 1271844 圖6係第4實施形態的半導體裝置之保險絲配線附近的構 造剖視圖。 圖7係第5實施形態的半導體裝置之保險絲配線附近的構 造剖視圖。 圖8係第6實施形態的半導體裝置之保險絲配線附近的構 造剖視圖。 圖9(a)〜(C)係第7實施形態的半導體裝置之保險絲配 線附近的構造剖視圖。 圖1〇係第8實施形態的半導體裝置之保險絲配線附近的 構造剖視圖。 圖11係在圖10的保險絲配線之保險絲本體部進行保險絲 熔斷的狀態平面圖。 圖12係在圖10的保險絲配線之保險絲本體部及拉出線進 行保險絲熔斷的狀態平面圖。 圖13係由第8實施形態的半導體裝置之其他配線圖案所 構成的保險絲附近的構造平面圖。 圖14係由第8實施形態的半導體裝置之另一配線圖案所 構成的保險絲附近的構造平面圖。 圖15(a)〜(c)係習知技術的半導體装置的保險絲配線 附近的構造之剖視圖及平面圖。 圖16 ( a)、( b )係由習知技術的半導體裝置的其他構成所 構成的保險絲配線附近的構造之平面圖及剖视圖。 圖17(a)、(b)係在圖16(a)、(b)的保險絲配線上進行 保險絲熔斷的狀態之平面圖及剖視圖。 83433-950505.doc -44 - 1271844 圖1 8係縮小圖16 ( a)、( b)的保險絲配線之間距以進行保 險絲溶斷的狀態平面圖。 【圖式代表符號說明】 1,21,31 Cu保險絲配線 2,22,32 Cu保險絲本體 3 Si基板(基板) 4 層間絕緣膜(殘存膜、TE0S_Si02膜、ILD膜) 5 Cu引出配線(保險絲用引出線) 6 障礙金屬膜(障礙膜) 6a Ta層 6b TaN層(障礙膜) 7 Cία擴欢防止膜(碎氮化膜、絕緣膜) 9 保險絲窗(保險絲熔斷用凹部、凹部) 10 11,67 保險絲窗底部(保險絲熔斷用凹部的底部) 鈍化膜(絕緣膜) 12, 23 33 Cu經由插塞部(經由插塞部、插塞部) 上障礙膜(障礙膜) 33a Ta層(障礙膜) 33b TaN層(障礙膜) 41,51,61 保險絲配線 ,71, 81 42, 52, 62 A1保險絲本體部 43 障礙膜(障礙金屬膜) 43a Ta層(障礙金屬膜) 83433-950505.doc -45- 1271844 43b A1C u層(障礙金屬膜) 53, 68 A1經由插塞部(經由插塞部、插塞部) 63 銲墊部第1絕緣膜 64 銲墊部第2絕緣膜(殘存膜、TE0S-Si02膜) 65 銲墊部第3絕緣膜(殘存膜、TE0S-Si02膜) 66 銲墊部第4絕緣膜(矽氮化膜) 72, 82 保險絲本體部 73 殘存膜(絕緣膜) 83 保險絲用引出線 84 控制電路部(電子電路) 85 共同電位配線 -46- 83433-950505.doc

Claims (1)

1271844 拾、申請專利範園: 1· 一種半導體裝置,其特徵在於·· 包含有··基板、設置在該基板上的保險絲配線、及以 覆盖該保險絲配線的方式設置的絕緣膜;且 上述保險絲配線中,成為使上述保險絲配線電性斷線 的保險絲熔斷的標的之保險絲本體部,係比上述保險絲 配線上的上述絕緣膜所形成的保險絲熔斷用凹部之底部 小,且形成保險絲熔斷用雷射光束的直徑以上之長度, 並〃又置在位於與上述底部相對向的區域之内側位置上。 2·如印求項1 <半導體裝置,其中與上述保險絲本體部電性 連接,且與上述保險絲本體部同時構成上述保險絲配線 的保險絲用引出線係設置於比上述保險絲本體部下層。 噙明求員1之半導體裝置,其中與上述保險絲本體部電性 連接,且與上述保險絲本體部同時構成上述保險絲配線 的保險絲用引出線之寬度係形成與上述保險絲本體部的 寬度同等以下之有度,並設置於與上述保險絲本體部同 4. 一種半導體裝置,其特徵在於包含有以下構件: 保險絲配線,係由基板上所設置的保險絲用引出線以 及設置於比該引出線上方且與上述引出線電性連接之保 險絲本體邵所構成;及 絕緣膜,係以在上述基板上覆蓋上述保險絲配線的方 式设置:在上述保險絲本體部的上方形成有保險絲熔斷 83433-950505.doc 1271844 上述保險絲本體部之長度係形成保險絲炫斷用雷射光 =的直徑以上之長度,且其長邊方向的兩端部設置在位 於上述凹邵的底部之内側區域。 5. 一種半導體裝置,其特徵在於包含有以下構件: 保險絲配線,係包括基板上所設置的保險絲用引出線 及設置於與該引出線同層且與上述以線電 險絲本體部;及 、’’彖膜係以在上述基板上覆盍上述保險絲配線的方 式設置’在上述保險絲本體部的上方形成有保險絲溶斷 用凹部;且 上述保險絲本體部之長度係形成保險絲熔斷用雷射光 束的直徑以上之長度,且其長邊方向的兩端部設置在位 於上述凹部的底部之内側區域,並且上述引出線之寬度 形成與上述保險絲本體部的寬度同等以下之窄度。 6·如請求項5之半導體裝置,其中,上述引出線係從上述保 險絲本體部朝向與上述凹部的底部相對向的區域之外侧 延伸而設置。 7.如請求項丨至6中任一項之半導體裝置,其中上述保險絲 配線係複數條並行而設置,相鄰的保險絲配線之保險絲 本體部係沿著與上述保險絲配線的長邊方向垂直的方向 彼此偏移而配置。 8 ·如μ求項7的半導體裝置,其中上述保險絲配線的保險絲 本體邵中至少兩個上述保險絲本體部,係沿著與上述保 險絲配線的長邊方向垂直的方向配置成大致直線狀。 83433-950505.doc 1271844 9.如請求項1至6中任一項之半導體裝置,其中上述保險絲 配線係複數條並行而設置’上述保險絲配線的保險絲本 體邵中至少兩個上述保險絲本體部,係沿著上述保險絲 配線的長邊方向配置成大致直線狀。 10·如請求項1至6中任-項之半導體裝置,其中上述保險絲 配線係複數條並行而設置,上述保險絲配線的保險絲本 to 4係心著上述保險絲配線的長邊方向及與上述保險絲 配線的長邊方向垂直之方向的兩方向配置成行列狀。 11·如請求項5或6之半導體裝置,其中上述保險絲配線係複 數條並行而設置,上述保險絲配線中至少兩條的保險絲 配線,以上述各引出線至少一部份彼此進入與保險絲熔 斷用的雷射光束之照射區域同等以下的範圍内之方式近 接而形成,並設置在位於上述保險絲熔斷用凹部的底部 之内侧區域。 12 ·如叫求項11之半導體裝置,其中上述保險絲本體部經由 其一端邵所對應的上述各引出線,對設置在與上述保險 絲熔斷用凹部的底部相對向的區域之外侧的電子電路電 性連接。 13·如請求項1至6中任一項之半導體裝置,其中上述保險絲 配線之長度與在上述保險絲配線流動的電流密度的大小 之乘積形成80.0#m.MA/cm2以下。 14·如請求項2或4之半導體裝置,其中上述保險絲本體部係 在叹有上述引出線之層的上層内,與使上述保險絲本體 4及上述引出線電性連接的插塞部一體埋入而設置。 83433-950505.doc 1271844 1 乂如請求項2或4之半導體裝置,其中上述保險絲本體部係 W使上述保險絲本體部及上述y出線電性連接的插塞 邵另體埋入而設置在設有上述引出線之層的上層内。 16·如請求項2或4之半導體裝置,纟中上述保險絲本日體部係 藉由與使上述保險絲本體部與上述引出,線電性連接的插 塞部-體㈣加工而形成,並設置在設有上㈣出線之 層的上層。 17. 如請求項!4之半導體裝置,其中上述插塞部的直徑係形 成上述保險絲本體部的寬度以下之大小。 18. 如請求項15之半導體裝置,其中上述插塞部的直徑係形 成上述保險絲本體部的寬度以下之大小。 19. 如請求項16之半導體裝置,其中上述插塞部的直徑係形 成上述保險絲本體部的寬度以下之大小而形成。 20. 如請求項1至6中任一項之本道减 _^牛導體裝置,其中上述保險絲 配線係以Cu所形成。 .如請求項20之半導體裝置,其中上述保險絲本體部係於 其上設置有障礙膜。 22.如請求項1至6中任一項之半導體裝置,其中上述保險絲 配線係以A1或A1合金所形成。 83433-950505.doc 1271844 染、指定代表圖: (一) 本案指定代表圖為:第(1 )圖。 (二) 本代表圖之元件代表符號簡單說明·· 1 Cu保險絲配線 2 Cu保險絲本體部 3 Si基板 4 層間絕緣膜 5 Cu引出線 6 障礙金屬膜 6a Ta層 6b TaN層 7 CU擴散防止線 8a 凹部 8b 凹部 9 保險絲窗 10 保險絲窗底部 11 鈍化膜 12 Cu經由插塞部
捌、本案若有化學式時,請揭示最能顯示發明特徵的化學式: 83433-950505.doc
TW092103207A 2002-02-19 2003-02-17 Semiconductor device TWI271844B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002041974 2002-02-19

Publications (2)

Publication Number Publication Date
TW200404359A TW200404359A (en) 2004-03-16
TWI271844B true TWI271844B (en) 2007-01-21

Family

ID=27678363

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092103207A TWI271844B (en) 2002-02-19 2003-02-17 Semiconductor device

Country Status (5)

Country Link
US (1) US7067897B2 (zh)
KR (1) KR100470854B1 (zh)
CN (1) CN1248309C (zh)
DE (1) DE10306949A1 (zh)
TW (1) TWI271844B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050205965A1 (en) * 2004-03-18 2005-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having a fuse including an aluminum layer
KR100586548B1 (ko) * 2004-06-22 2006-06-08 주식회사 하이닉스반도체 반도체 메모리소자의 퓨즈 및 리페어 방법
JP4284242B2 (ja) * 2004-06-29 2009-06-24 パナソニック株式会社 半導体装置およびその製造方法
US9117860B2 (en) * 2006-08-30 2015-08-25 Lam Research Corporation Controlled ambient system for interface engineering
JP2006351663A (ja) * 2005-06-14 2006-12-28 Oki Electric Ind Co Ltd 半導体記憶装置
JP2007019188A (ja) * 2005-07-06 2007-01-25 Renesas Technology Corp 半導体集積回路装置およびその製造方法
SG174750A1 (en) * 2006-08-30 2011-10-28 Lam Res Corp Controlled ambient system for interface engineering
JP2009141266A (ja) 2007-12-10 2009-06-25 Nec Electronics Corp 半導体装置
US8921975B2 (en) 2012-06-05 2014-12-30 International Business Machines Corporation System and method for forming aluminum fuse for compatibility with copper BEOL interconnect scheme
JP6103593B2 (ja) * 2013-06-17 2017-03-29 ラピスセミコンダクタ株式会社 半導体装置及びテスト方法
CN104282659B (zh) * 2013-07-03 2018-05-01 中芯国际集成电路制造(上海)有限公司 测试结构及测试方法、对应的晶圆、熔丝的激光切割方法
CN113394195B (zh) * 2020-03-13 2023-05-26 长鑫存储技术有限公司 半导体结构及其形成方法、熔丝阵列
US20230129759A1 (en) * 2021-10-27 2023-04-27 Texas Instruments Incorporated Isolation device with safety fuse

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5775442A (en) 1980-10-29 1982-05-12 Toshiba Corp Semiconductor device
JPS59214239A (ja) * 1983-05-16 1984-12-04 Fujitsu Ltd 半導体装置の製造方法
US5025300A (en) * 1989-06-30 1991-06-18 At&T Bell Laboratories Integrated circuits having improved fusible links
EP0762498A3 (en) * 1995-08-28 1998-06-24 International Business Machines Corporation Fuse window with controlled fuse oxide thickness
US5760674A (en) * 1995-11-28 1998-06-02 International Business Machines Corporation Fusible links with improved interconnect structure
US5652175A (en) * 1996-07-19 1997-07-29 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing a fuse structure
JP3415387B2 (ja) 1997-02-18 2003-06-09 株式会社東芝 半導体装置およびその製造方法
JP3667507B2 (ja) * 1997-10-27 2005-07-06 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP3474415B2 (ja) 1997-11-27 2003-12-08 株式会社東芝 半導体装置
US6061264A (en) * 1998-07-17 2000-05-09 Lsi Logic Corporation Self-aligned fuse structure and method with anti-reflective coating
US6242789B1 (en) * 1999-02-23 2001-06-05 Infineon Technologies North America Corp. Vertical fuse and method of fabrication
JP2000269342A (ja) 1999-03-12 2000-09-29 Toshiba Microelectronics Corp 半導体集積回路および半導体集積回路の製造方法
JP3648399B2 (ja) * 1999-03-18 2005-05-18 株式会社東芝 半導体装置
US6294474B1 (en) * 1999-10-25 2001-09-25 Vanguard International Semiconductor Corporation Process for controlling oxide thickness over a fusible link using transient etch stops
JP2002269342A (ja) 2001-03-07 2002-09-20 Financial Engineering Group Inc 株式取引コストの推定方法

Also Published As

Publication number Publication date
DE10306949A1 (de) 2003-12-11
US7067897B2 (en) 2006-06-27
CN1248309C (zh) 2006-03-29
KR100470854B1 (ko) 2005-03-10
CN1440076A (zh) 2003-09-03
KR20030069833A (ko) 2003-08-27
TW200404359A (en) 2004-03-16
US20030155590A1 (en) 2003-08-21

Similar Documents

Publication Publication Date Title
JP4861051B2 (ja) 半導体装置および電気ヒューズの切断方法
JP4222979B2 (ja) 半導体装置
CN1210798C (zh) 半导体器件及其制造方法
JP4861060B2 (ja) 半導体装置および電気ヒューズの切断方法
TWI271844B (en) Semiconductor device
TWI300266B (en) Laser fuse with efficient heat dissipation
JP2005109145A (ja) 半導体装置
US7999382B2 (en) Semiconductor device and fabrication method for the same
US6849920B2 (en) Semiconductor capacitive element, method for manufacturing same and semiconductor device provided with same
JP4908055B2 (ja) 半導体装置および電気ヒューズの切断方法
JP4848137B2 (ja) 半導体装置およびその製造方法
JP2007214349A (ja) 半導体装置
JP2008166422A (ja) 半導体装置
JP2008300674A (ja) 半導体装置
JP2008300675A (ja) 半導体装置
JP3588612B2 (ja) 半導体装置
JP2009141266A (ja) 半導体装置
JPH0878410A (ja) 配線接続部及びその製造方法
JP3719994B2 (ja) 半導体装置
JP4921949B2 (ja) 半導体装置
JP2004247522A (ja) 半導体装置及びその製造方法
JPH11340434A (ja) 半導体装置及びその製造方法
KR100645213B1 (ko) 본딩 패드의 형성 방법 및 그에 의해 형성된 본딩 패드를포함하는 반도체 소자
JP6956496B2 (ja) 半導体装置
JP2020107787A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees