TWI243384B - Pumping voltage generator - Google Patents

Description

1243384 玫、發明說明： 【發明所屬之技術領域】 本發明係關於抽取電壓產生器，具體而言，本發明係關 於一種組態成使用多個偵測位準來執行一適當抽取作業之 抽取電壓產生器，藉此減低耗電量。 【先前技術】 一般而言，在DRAM中會使用一高於記憶單元陣列之電 源電壓的電壓VPP來防止一字線中之NMOS電晶體的臨限 電壓下降。具體而言，由於一低電壓DRAM的速度及特性 而需要一高電壓，因而需要一種用於產生一高電壓VPP的 電路。 圖1顯示習知抽取電壓產生器的方塊圖。該習知抽取電壓 產生器包括一偵測器1、一振盪器2、一控制驅動器3及一幫 浦單元4。該習知抽取電壓產生器具有回授結構，其中會將 該幫浦單元4輸出的一抽取電壓VPP重新輸入至該偵測器1。 該偵測器1偵測來自該幫浦單元4之該抽取電壓VPP的電 位，並且輸出一抽取振盪啟用信號VPP_EN以響應所偵測之 電位。 圖2顯示用以解說圖1所示之偵測器1的電路圖。 請參考圖2，該偵測器1包括電阻Rl、R2、R3和R4，以及 一差分放大器5以比較該抽取電壓VPP與一目標位準。介於 該抽取電壓VPP與一接地電壓VSS之間串聯連接的該等電 阻Rl、R2、R3和R4劃分一電壓。 該差分放大器5包括PMOS電晶體P1和P2、NMOS電晶體 89020.doc 1243384 N1、N2和N3以及一反相器π。該等PM0S電晶體^和”被 开j成為一電流鏡射型。藉由比較一參考電壓Vrc與該等電 阻Rl、R2、R3和R4所分壓的電壓而獲得一值，並且該等 NMOS電晶體Nl、N2和N3將該值放大，接著輸出一放大值 。夺亥放大值被该反相為11反轉。 圖3顯示用以解說圖丨所示之振盪器2的電路圖。 該振盪器2週期性輸出一用於控制抽取作業之脈衝信號 ，以響應該偵測器1所輸出的一抽取振盪啟用信號Vpp EN。 如圖3所示，該振盪器2包括一「反及」（NAND^gNDi及 串聯連接的多個反相器12〜15。該振盪器2具有回授結構， 其中來自该反相詻15的一輸出信號被輸入至該「反及」 (NAND)閘 ND1 〇 該控制驅動3連接至該振盪器2的一輸出端子，而得以使 該控制驅動3依據該振盪器2輸出的振盪循環來輸出一驅動 控制信號。該幫浦單元4連接至該控制驅動器3的一輸出端 子，而得以使該幫浦單元4抽取電荷以響應該控制驅動器3 幸®出的控制#號，接著輸出一抽取電壓Vpp。 在此万式中，該習知抽取電壓產生器藉由依據一預先決 疋振盪循環來抽取電荷，以便輸出一抽取電壓，而不管電 何消耗量。 圖4顯示用於解說習知抽取電壓產生器的運作圖。 請參閱圖4,該抽取電壓VPP呈現出以該目標位準為基礎 :正弦曲線。在時間丨丨，該傾測器丨偵測該目標位準。從U 至t2之週期是偵測到該目標位準之後的f應時間。在時_ 89020.doc -7- 1243384 ，孩偵測器1偵測該抽取電壓v p p的位準低於該目標位準之 時間點，並且該幫浦單元4開始抽取電荷。 抽取作業係從時間t2開始，並且在時間t3結束。在從時間 t3至時間t4之週期期間，因電荷消耗而導致該抽取電壓卿 下降。結果’ it習知抽取電壓產生器偵、測到vpp目標位準 而預備抽取作業。 如上文所述，習知抽取作業循環為規律性，並且決定循 環寬度以應付該抽取電壓VPP之電荷高消耗量的時間點。 由於該抽取電壓VPP的電荷消耗量會因各種作業（例如，運 轉中或重新整理作業）而異，所以作為結果的抽取循環應有 所不同n f知抽取電壓產生器會依據最大電荷消耗 量來決定振盘循環。結果，大部份作業中會因為過度抽取 作業而導致不必要的消電量。過度抽取作業會目為該驅動 電壓VPP的變動寬度變大而產生雜訊。 ^ ϋ田π压土昴，具被矣 悲成依據使用多個偵測位準所偵測到之電荷消耗量變數) 產生一適當抽取電壓VPP。 本發明之該抽取電壓產生器包括一偵測器、一循環選才 單元、-減器、-控制驅動器及—f浦單S。該作^ 偵測複數個抽取電壓位準，並域出複數個啟时號以; 應所偵測之電壓位準。該循環選料元輸出—振盖循I 擇信號，而得以控制一抽取電壓之振盪循環以響應該等; 數個啟用信號。藉由該等複數個啟用信號之一所啟動的」 89020.doc 1243384 盈為輸出一相對應於該振盪循環選擇信號的振盪信號。該 控制驅動器輸出抽取控制信號，而得以控制抽取作業以響 應忒振盥信號。琢幫浦單元輸出該抽取電壓以響應該抽取 控制信號。 【實施方式】 將參考附圖來詳細說明本發明。 圖5頟示用於解說根據本發明之抽取電壓產生器的方塊 圖。 本發明之該抽取電壓產生器包括一偵測器丨〇、一循環選 擇單兀20、一振盪器30、一控制驅動器4〇及一幫浦單元％ 。該抽取電壓產SII具有回授結構，其中會將該幫浦單元 50輸出的一抽取電壓VPP重新輸入至該偵測器1〇。 孩偵測單1 0依據兩個位準來偵測從該幫浦單元5〇輸出之 孩抽取電壓VPP的電位。結果，當該偵測器1〇偵測到該抽 取電壓VPP處於一預偵測位準DET1時，則會輸出一高位準 之預偵測位準啟用信號DET1—EN。當該偵測器10偵測到該 抽取電壓VPP處於一抽取電壓目標位準〇£丁2時，則會輸出 一咼位準之抽取電壓目標位準啟用信號DET2-EN。較佳方 式為，將該預偵測位準DET1設定為高於該抽取電壓目標位 準 DET2。 777 ^ 琢循每選擇單兀20接收來自該偵測器1〇的該等兩個偵測 =用信號DET i —測和DET2—EN , i且輸出—振盪循環選擇 仏號OSC—SEL，而得以依據該抽取電壓vpp中的電荷消耗 量來選擇該循環選擇單元5〇的振盪循環。 丨 89020.doc 1243384 該振11130被該抽取電壓目標位钟㈣啟動，並 二以㈣該㈣選擇單元辦輸㈣該㈣循 t Γ—SEL。當該抽取電壓VPP消耗大量電荷量 、 為振盈為3 〇接收一低位準> 、、e μ 〇sr ^ __低U K振盈循環選擇信號 USC —SEL，以輸出一高顏車夕振 反vp_ ^ 〜羊《振盈信號，並且當該抽取電 :Πΐ電荷量時，該振盪器30接收-高位準之振 J ¥選擇仏號OSC—SEL，以輸出一低頻率之振盧信號。 該控制驅動㈣輸出—料控制”浦單元50之抽取作 業的控制信號，以響應_器3〇輸出的該振盘信號。 該幫浦單元50抽取電壓電荷以響應該控制驅動器4〇輸出 的孩控制信號，並且輸出該抽取電壓νρρ。 接下來，將詳細說明本發明的運作。 如果該制器1__該抽取電壓VPP處於該預侦測位 準順卜則會啟用該預彳貞測位準啟用信號Μτι ΕΝ。該循 環選擇單元20輸出高位準之該振蓋循環選擇信號〇sc孤 ’以響應該預偵測位準啟用信號DET1_EN。接著，該振盛 器30啟動-低頻率振堡器。結果，該幫浦單元5〇具有慢速 抽取速度，並且抽取少量電荷量。 另方面士果咸偵測咨1 〇偵測到該抽取電壓Vpp處於 該抽取電壓目標位準DET2，則會啟用該抽取電壓目標位準 啟用信號DET2—EN。該循環選擇單元2G輸出低位準之該振 盪循環選擇信號QSC_SEL，以響應該抽取電壓目標位準啟 用信號DET2—EN。接著，該振盘器3〇啟動一高頻率振盪器 。結果’該幫浦單元50具有快速抽取速度，並且抽取大量 89020.doc -10- 1243384 電荷量。 接下來將請參閱圖6至圖8來詳細說明圖5所示的抽取電 壓產生器的詳細結構。 圖6顯示用以解說圖1 0所示之偵測器5的電路圖。 圖6所示之該偵測器1 0包括一位於中間的分壓器11，以及 位於該分壓器11兩邊的各一差分放大器12和13。該等兩個 偵測啟用信號DET1_EN和DET2_EN係從每個差分放大器12 和1 3輸出。 該分壓器11包括介於一電源電壓VDD與一接地電壓VSS 之間串聯連接的多個電阻R5、R6、R7和R8。該分壓器11 將一被該等電阻分壓的預先決定電壓輸出至該等差分放大 器12和13。由介於該等電阻R5與R6之間的節點所分壓的一 電壓VI被施加至差分放大器12,而由介於該等電阻R6與R7 之間的節點所分壓的一電壓V2被施加至差分放大器1 3。較 佳方式為，將該電壓VI設定為高於該電壓V2。藉由改變該 等電阻R5至R8的電阻值，就可變更該電壓VI和該電壓V2 的電壓值。 該差分放大器12包括PMOS電晶體P3和P4，以及NMOS電 晶體N4、N5和N6。該等PMOS電晶體P3和P4被形成為一電 流鏡射格式。藉由比較一參考電壓VRC與來自該分壓器11 的一輸出電壓VI而獲得一值，並且該等NMOS電晶體N4和N5 將該值放大。該NMOS電晶體N6被一啟用信號EN所驅動。 該差分放大器13包括PMOS電晶體P5和P6，以及NMOS電 晶體N7、N8和N9。該等PMOS電晶體P5和P6被形成為一電 89020.doc -11 - 1243384 流鏡射格式。藉由比較該參考電壓VRC與來自該分壓器11 的一輸出電壓V2而獲得一值，並且該等NMOS電晶體N7和N8 將該值放大。該NMOS電晶體N9被該啟用信號EN所驅動。 當該分壓之電壓VI高於該參考電壓VRC時，該差分放大 器12輸出低位準之該預偵測位準啟用信號DET1_EN。當該 分壓之電壓V2低於該參考電壓VRC時，該差分放大器13輸 出高位準之該抽取電壓目標位準啟用信號DET2_EN。 如上文所述，當一分壓之電壓係介於該電壓V1與該電壓 V2之間時，該預偵測位準啟用信號DET1_EN的邏輯位準不 同於該抽取電壓目標位準啟用信號DET2_EN的邏輯位準。 當該分壓之電壓高於該電壓VI或低於該電壓V2時，該等邏 輯位準相同。 假設該參考電壓VRC為3V，該電壓VI為4V，且該電壓V2 為2V。該差分放大器12比較4V之電壓VI與3 V之參考電壓。 由於該電壓VI高於該參考電壓VRC，所以該差分放大器12 開啟該NMOS電晶體N5，而得以輸出低位準之該預偵測位 準啟用信號DET1_EN。該差分放大器13比較2V之電壓V2 與3V之參考電壓。由於該電壓V2低於該參考電壓VRC，所 以該差分放大器1 3開啟該NMOS電晶體N8，而得以輸出高 位準之該抽取電壓目標位準啟用信號DET2_EN。 圖7顯示用以解說圖5所示之循環選擇單元20的電路圖。 圖7所示之循環選擇單元20包括一脈衝產生器21及一振 盪循環選擇信號輸出單元22。 該脈衝產生器21包括複數個反相器18〜115及一「反及」 89020.doc -12- 1243384 (NAND)閘ND2，用以輸出具有一預先決定寬度之脈衝A， 以響應孩偵測器10輸出的該預偵測位準啟用信號DET1_EN。 该振盈循環選擇信號輸出單元22包括一預偵測位準啟用 信號輸入單元23、一抽取電壓目標位準啟用信號輸入單元 25及一「反及」（NAND)閘ND3。 該預偵測位準啟用信號輸入單元23包括反相器11 6和11 7 、一鎖存器單元24(包含反相器118和119)及NMOS電晶體 N1 0和N11。該反相器116反轉該預偵測位準啟用信號 DETl—EN。該脈衝A控制該NMOS電晶體N10。該反相器Π7 反轉该脈衝A。該反相器117輸出的一輸出信號控制該 NMOS電晶體Nil。 該抽取電壓目標位準啟用信號輸入單元25包括反相器 120和121、一鎖存器單元26(包含反相器122和123)及NMOS 電晶體N12和N13。該反相器116反轉該抽取電壓目標位準啟 用信號DET2JEN。該脈衝A控制該NMOS電晶體N12。該反 相器12 1反轉該脈衝A。該反相器12 1輸出的一輸出信號控制 該NMOS電晶體N13。 該「反及」閘ND3針對來自該預偵測位準啟用信號輸入 單元23的輸出信號、來自該抽取電壓目標位準啟用信號輸 入單元2 5的輸出信號及該預偵測位準啟用信號DET1 _EN來 執行一「反及」（NAND)運算。 接著說明該振盪循環選擇信號輸出單元22的運作。 假設該脈衝A處於高位準，該預偵測位準啟用信號 DET 1 JEN處於高位準以及該抽取電壓目標位準啟用信號 89020.doc -13 - 1243384 DET2—EN處於低位準。 該預偵測位準啟用信號輸入單元23開啟該NMOS電晶體 N10，並且將該反相器n 6輸出的一低位準信號鎖存在該鎖 存器單元24中。當該脈衝A處於低位準時，該預偵測位準啟 用信號輸入單元23開啟該NMOS電晶體Nil，並且將該鎖存 器單元24中所鎖存的低位準信號輸出至該「反及」閘ND3。 該抽取電壓目標位準啟用信號輸入單元25開啟該NMOS 電晶體N12，並且將該反相器11 6輸出的一高位準信號鎖存 在該鎖存器單元26中。當該脈衝A處於低位準時，該預偵測 位準啟用信號輸入單元25開啟該NMOS電晶體N13，並且將 該鎖存器單元26中所鎖存的高位準信號輸出至該r反及」 閘 ND3。 結果，該「反及」閘ND3接收該預偵測位準啟用信號輸 入單元23輸出的低位準信號、該抽取電壓目標位準啟用信 號輸入單元25輸出的高位準信號、低位準之該預偵測位準 啟用信號DET1 一EN，並且輸出低頻率之該振盪循環選擇信 號OSC_SEL。 在此方式中’當該預偵測位準啟用信號DET1_EN處於高 位準且該抽取電壓目標位準啟用信號DET2_EN處於低位準 時，會輸出低頻率之該振盪循環選擇信號〇sc_sel。另一 方面’當該預偵測位準啟用信號DET1_EN處於低位準且該 抽取電壓目標位準啟用信號DET2_EN處於高位準時，會輸 出咼頻率之該振盪循環選擇信號0SC_SEL。 下文中將參考圖9來說明該預偵測位準啟用信號 89020.doc -14- 1243384 DET1_EN、該抽取電壓目標位準啟用信號DET2_EN及該脈 衝A的運作。 在該脈衝產生器2 1輸出的該脈衝A之時間間隔期間，該振 盪循環選擇信號輸出單元22依據該預偵測位準啟用信號 DET1_EN之狀態及該抽取電壓目標位準啟用信號DET2_EN 之狀態，輸出該振盪循環選擇信號〇SC_SEL。 圖8a和8b顯示用以解說圖5所示之振盪器30的電路圖。圖 8a顯示用以解說圖5所示之振盪器的詳細電路圖；而圖8b顯 示用以解說圖8a所示之反相器125的詳細電路圖。 請參閱圖8a，該振盪器30包括一「反及」（NAND)閘ND4 及串聯連接的複數個反相器124〜127。該「反及」閘ND4 針對該抽取電壓目標位準啟用信號DET2_EN及來自該反相 器127的輸出信號來執行一「反及」（NAND)運算，並且輸 出該「反及」（NAND)運算結果。該等反相器124〜127分別 被該振盪循環選擇信號OSC_SEL及來自前一反相器的輸出 信號所控制。 請參閱圖8b，該反相器125包括一振盪循環選擇信號輸入 單元31、一反相器輸入單元32及一反相器輸出單元33。其 餘反相器124〜127的結構相同於圖8b所示之反相器125的結 構。 該振盪循環選擇信號輸入單元31包括一反相器128、129 和130、一「反及」（NAND)閘ND5及一「反或」（NOR)閘NOR1 。該反相器128反轉該振盪循環選擇信號OSC_SEL。該「反 及」（NAND)閘ND5針對來自該反相器128的一輸出信號與一 89020.doc -15 - 1243384 反相益輸入信號來執行一「反及」（NAND)運算。該反相器 129反轉來自該「反及」（NAND)閘ND5的輸出信號。該「反 或」（NOR)閘NOR1針對來自該反相器129的一輸出信號與該 振盪循環選擇信號〇sc_SEL來執行一「反或」（n〇r)運算。 該反相器輸入單元32包括一「反及」（NAND)閘ND6、反 相M 131和132及一「反或」（norm N〇R2。該「反及」（NAND) 閘N D 6被一電源電壓V D D控制以反轉該反相器輸入信號。 該反相器13 1反轉來自該r反及」（NAND)閉刪的一輸出信 唬Λ反及」（NAND)閘ND6被—接地電壓VSS控制以反 轉來自該反相器13 1的一輸出信號。 該反相器輸出單元33包括PM〇s電晶體p7*p8，以及— 刪S電晶體Nl4。該PM0S電晶體P8係藉由來自該振靈循 ㈣擇信號輸入單元31的一輸出信號所控制。該pM〇s電晶 _藉由來自該反相器輸入單元32的一輸出信號所控制。 當來自該«循環選擇信號輸人單元31及該反相器輸入 早凡32的輸出信號皆處於低位準時，會開啟該等PMOS電日θ P8。結果，來自該反相器輸出單元33的一輸出” 艾成冋位準。當來自該振盪循環選擇信號輸入單元31及哕 反相器輸入單元32的輸出信號皆處於高位準時，會嶋 NMOS電晶體Nl4。結果，來 ^ 不自Θ反相器輸出單元33的該 出信號變成低位準。 "知 反相器124〜127會按照 該振盪循環選擇信號 在此方式中，該振盪器3〇的每個 來自前一反相器的輸出信號及 OSC—SEL的決定來輸出—振堡信號 89020.doc -16 - 1243384 圖9顯示用於解說根據本發明之抽取電壓產生器之運作 的圖式及時序圖。 該抽取電壓VPP具有以該預偵測位準DET1及該抽取電壓 目標位準DET2為基礎的正弦曲線。 如果該抽取電壓VPP的曲線從該預偵測位準DET1迅速下 降至該抽取電壓目標位準DET2，則證實該抽取電壓VPP會 消耗大量電荷量。結果，會輸出一具有迅速振盪循環的振 盪信號，藉此執行一迅速電荷抽取作業。另一方面，如果 該抽取電壓VPP的曲線從該預偵測位準DET1緩慢下降至該 抽取電壓目標位準DET2，則證實該抽取電壓VPP會消耗小 量電荷量。結果，會輸出一具有慢速振盪循環的振蘆信號 ，藉此執行一慢速電荷抽取作業。 此夕卜，還可藉由一從該預偵測位準啟用信號DET1_EN啟 動至該抽取電壓目標位準啟用信號DET2_EN啟動的最終時 間T_DET來獲得該抽取電壓的電荷消耗量。 從該抽取電壓目標位準DET2開始之該預偵測位準DET1 的偵測時間等於方程式1所表示的該最終時間T_DET。 [方程式1] T_DET=T(DET2)-T(DET1) 該最終時間T_DET愈短，該抽取電壓的電荷消耗量愈大 ，反之，該最終時間T_DET愈長，該抽取電壓的電荷消耗 量愈小。 如上文所述，本發明之該抽取電壓產生器依據藉由複數 個抽取電壓偵測位準所偵測之一抽取電壓中的電荷消耗量 89020.doc -17- 1243384 ，來選擇-振盘猶環。結果，執行 +抽取作業，驻0* α 泉电何靖耗量的適 田抽取作茉，精此減低消電量且防止雜訊。 【圖式簡單說明】 圖1顯示習知抽取電壓產生器的方塊圖。 圖2頰不用以解說圖1所示之偵測器的電路圖。 圖3顯示用以解說圖1所示之振盛器的電路圖。 圖4顯示用於解說習知抽取電壓產生器的運作圖。 圖5心用於解說根據本發明之抽取電壓產生器的方塊 圖6顯示用以解說圖5所示之價測器的電路圖。 圖7顯示用以解說圖5所示之循環選擇單元的電路圖。 圖8a顯示用以解說圖5所示之㈣器的 圖訃顯示用以解說㈣所示之反相器的電路圖。 圖9顯示料解說根據本發明之抽取電壓產生器之運作 的圖式及時序圖。 【圖式代表符號說明】 1 偵測器 2 振盪器 3 控制驅動器 4 幫浦單元 5 差分放大器 10 偵測器 11 分壓器 12，13 差分放大器單 89020.doc -18 - 1243384 20 循環選擇單元 21 脈衝產生器 22 振盪循環選擇信號輸出單元 23 預偵測位準啟用信號輸入單元 24, 26鎖存器單元 25 抽取電壓目標位準啟用信號輸入單元 30 振盪器 31 振盪循環選擇信號輸入單元 3 2 反相器輸入單元 33 反相器輸出單元 40 控制驅動益 50 幫浦單元 89020.doc -19-

Claims (1)

1243384 第092133354號專利申請案 中文申請專利範圍替換本(94年8月）拾、申請專利範圍： 月/¾修(更)正替換頁 1· 一種抽取電壓產生器，包括： 偵測益，其被組態以偵測複數個抽取電壓位準，並 且輸出複數個啟用信號以響應所偵測之電壓位準； 一循裱選擇單元，其被組態以輸出一振盪循環選擇信 號，而得以控制一抽取電壓之振盪循環以響應該等複數 個啟用信號； 一振盥器，其被組態以藉由該等複數個啟用信號之一 來啟動該振盪器，並且該振盪器輸出一相對應於該振盪 循環選擇信號的振盪信號； 一控制驅動器，其被組態以輸出抽取控制信號，而得 以控制抽取作業以響應該振盪信號；以及 —幫浦單元，其被組態以輸出該抽取電壓以響應該抽 取控制信號。 2 ·如申請專利範圍第1項之產生器，其中該偵測器包括·· 一刀壓器，其被組怨以連接介於一電源電壓與一接地 電壓之間串聯連接的複數個電阻，並且透過介於該等電 阻之間的一第一節點和一第二節點來劃分一電壓並且輸 出該電壓； 一第一差分放大器單元，其被組態以比較一參考電壓 與來自該第一節點的一輸出電壓，並且輪出該等複數個 啟用信號之中的一第一啟用信號；以及 一第二差分放大器單元，其被組態以比較該參考電壓 與來自該第二節點的一輸出電壓，並且輸出該等複數= 修(更)丘替換頁 啟用信號之中的一第二啟用信號。 3. 如申請專利範圍第2項之產生器，其中該第—節點的該輪 出電壓大於該第二節點的該輸出電壓。 ， 4. 如申請專利範圍第i項之產生器，其中該循環選擇單元包 脈衝產生器，其被組態以接收該等複數個啟用信號 之一，並且輸出一預先決定脈衝；以及 一振盪循環選擇信號輸出單元，其被組態以藉由使用 该預先決足脈衝及該等複數個啟用信號來輸出一振盪循 環選擇信號，而得以選擇一振盪循環。 5. 如申请專利範圍第4項之產生器，其中該脈衝產生器包括： 複數個反相杏鏈，其被組態成串聯連接，並且延遲該 等複數個啟用信號之一；以及 一邏輯構件’其被組態以邏輯運算該反相器鏈所延遲 的該啟用信號，並且輸出該預先決定脈衝。 6·如申請專利範圍第4項之產生器，其中該振盪循環選擇信 號輸出單元包括： 一第一啟用輸入構件，其被組態以藉由該脈衝信號所 控制，並且接收該等複數個啟用信號之一第一啟用信號； 一第二啟用輸入構件，其被組態以藉由該脈衝信號所 控制’並且接收該等複數個啟用信號之一第二啟用信號 ;以及 一邏輯構件，其被組態成配合該第一啟用信號以邏輯 運算來自該第一啟用輸入構件之輸出信號和該第二啟用 89020-940815.doc -2 - 辦爾4修(更) 正替換頁 輸入構件之輸出信號。 7.如申請專利範園第6項之產生器，其中該第一啟用輸入構 件包括： 一第一反相器構件，其被組態以反轉該第一啟用信號； 一第一電晶體構件，其被組態以將其汲極連接至該第 一反相器的一輸出端子，並且係被該脈衝控制； 一鎖存器構件，其被組態以將其一端子連接至該第一 電晶體的一源極，並且鎖存該第一反相器的一輸出信號； 一第一反相器構件，其被組態以反轉該脈衝；以及 一第二電晶體構件，其被組態以將其汲極連接至該鎖 存器構件的另一端子，並且將其源極連接至該邏輯構件 的一輸入端子’並且係藉由來自該第二反相器的一輸出 信號控制。 8_如申請專利範圍第6項之產生器，其中該第二啟用輸入構 件包括： 一第一反相器構件，其被組態以反轉該第一啟用信號； 一第一電晶體構件，其被組態以將其汲極連接至該第 一反相器的一輸出端子，並且係被該脈衝控制； 一鎖存器構件，其被組態以將其一端子連接至該第一 電晶體的一源極，並且鎖存該第一反相器的一輸出信號； 一第一反相器構件，其被組態以反轉該脈衝；以及 一第二電晶體構件，其被組態以將其汲極連接至該鎖 存器構件的另一端子，並且將其源極連接至該邏輯構件 的知入端子’並且係藉由來自該第二反相器的一輸出 89020-940815.doc

修便)王替換贾j 信號控制。 9·如申請專利範圍第6項之產生器，其中該邏輯構件是一「 反及」（NAND)閘。 10·如申請專利範圍第1項之產生器，其中該振盪器包括： 一反相器鏈’其被組態成包括串聯連接的複數個反相 器，其中每個反相器的一輸出信號係被該振盪循環選擇 信號所控制； 一邏輯運算構件，其被組態以邏輯運算該等啟用信號 之一與來自該反相器鏈的一輸出信號，並且將該邏輯運 算結果輸入至該反相器鏈的一輸入端子。 11 ·如申請專利範圍第10項之產生器，其中該反相器鏈中的 一反相器包括： 一振盪循環選擇信號輸入單元，其被組態以接收該振 盪循環選擇信號，執行一預先決定延遲作業以及關於該 接收之信號的一邏輯運算，並且輸出該運算結果； 一反相器輸入單元，其被組態以接收來自前一反相器 的一輸出信號，執行一預先決定延遲作業以及關於該接 收之#號的一邏輯運算，並且輸出該運算結果； 一反相器輸出單元，其被組態成該振盪循環選擇信號 輸入單及琢反相器輸入單元的輸出信號所控制，並且輸 出一預先決定邏輯信號。 12.如申請專利範圍第11項之產生器，其中該振盪循環選擇 信號輸入單元包括： 該反相器構件，其被組態以反轉該振盪循環選擇信號； 89020-940815.doc -4- 條(更)正替換頁 一，，一 響-—^ -「反及」（NAND)閘，其被組態⑽對來自該反相器 構件及前-反相器的輸出信號來執行「反及」（nand)運 算；以及 反或」NQR)閘’其被組悲以針對該振i循環選擇 信號及來自該「反及」（NAND)閘的—輸出信號來執行 「反或」（NOR)運算。 13.如申請專利範圍第U項之產生器，其中該反相器輸入單 元包括： 反及」（NAND)，其被組態成被一電源電壓所控制 ，並且反轉來自前一反相器的一輸出信號； 一反相器構件，其被組態以反轉來自該「反及」（N A N D) 閘一輸出信號；以及 一「反或」（NOR)，其被組態成被一接地電壓所控制 ，並且反轉來自該反相器構件的一輸出信號。 14·如申請專利範圍第u項之產生器，其中該反相器輸入單 元包括： 一第一 PMOS電晶體，其被組態成藉由來自該振盪循環 選擇信號輸入單元的一輸出信號所控制，並且若開啟該 第一 PMOS電晶體，則會輸出一高位準信號； 一第二PMOS電晶體，其被組態成藉由來自該反相器輸 入單70的一輸出信號所控制，並且若開啟該第二PMOS電 曰日骨豆’則會輸出一高位準信號；以及 一 NMOS電晶體，其被組態成藉由來自該反相器輸入 單元的一輸出信號所控制，並且若開啟該NMOS電晶體， 則會輸出一低位準信號。 89020-940815.doc