JP2005136949A - デューティ補正電圧発生回路及びデューティ補正電圧発生方法 - Google Patents
デューティ補正電圧発生回路及びデューティ補正電圧発生方法 Download PDFInfo
- Publication number
- JP2005136949A JP2005136949A JP2004193101A JP2004193101A JP2005136949A JP 2005136949 A JP2005136949 A JP 2005136949A JP 2004193101 A JP2004193101 A JP 2004193101A JP 2004193101 A JP2004193101 A JP 2004193101A JP 2005136949 A JP2005136949 A JP 2005136949A
- Authority
- JP
- Japan
- Prior art keywords
- duty correction
- duty
- correction voltage
- control signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 claims description 4
- 230000001934 delay Effects 0.000 claims description 2
- 238000001514 detection method Methods 0.000 claims description 2
- 230000007423 decrease Effects 0.000 abstract description 2
- 230000003111 delayed effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 3
- 238000004088 simulation Methods 0.000 description 2
- 241000220317 Rosa Species 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
- H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Pulse Circuits (AREA)
Abstract
【解決手段】遅延固定ループで用いられるクロックのデューティを補正するデューティ補正電圧発生回路であって、入力される遅延固定ループをリセットさせるリセット信号(rst)に応じて、所定時間の間第1論理レベルを維持する制御信号(chg_s)を生成して出力する制御信号生成手段(510)と、入力される制御信号(chg_s)によって、所定時間の間電源電圧(Vdd)をクロックのデューティの補正に用いられるデューティ補正電圧(Vdcc、Vdccb)の出力ラインに印加する電源電圧印加手段(520)とを備える。
【選択図】図5A
Description
220 デューティ補正電圧発生部
510 制御信号生成部
511 インバータ
512 NANDゲート
520 電源電圧印加部
Vdcc 第1デューティ補正電圧
Vdccb 第2デューティ補正電圧
Claims (17)
- 遅延固定ループで用いられるクロックのデューティを補正するデューティ補正電圧発生回路であって、
入力される前記遅延固定ループをリセットさせるリセット信号に応じて、所定時間の間第1論理レベルを維持する制御信号を生成して出力する制御信号生成手段と、
入力される前記制御信号によって、前記所定時間の間電源電圧を前記クロックのデューティの補正に用いられるデューティ補正電圧の出力ラインに印加する電源電圧印加手段と
を備えることを特徴とするデューティ補正電圧発生回路。 - 前記制御信号生成手段が、
前記リセット信号によって、ショットパルスを発生させるショットパルス発生手段を備えることを特徴とする請求項1に記載のデューティ補正電圧発生回路。 - 前記制御信号生成手段が、
前記リセット信号の反転信号を遅延させて出力する遅延部と、
入力される前記遅延部の出力信号及び前記リセット信号の反転信号に対して論理演算を行う論理演算部と
を備えることを特徴とする請求項1に記載のデューティ補正電圧発生回路。 - 前記遅延部の出力端子と前記論理演算部の入力端子との間に容量性負荷をさらに備えることを特徴とする請求項3に記載のデューティ補正電圧発生回路。
- 前記遅延部が、前記リセット信号の反転信号をさらに反転させて出力し、
前記論理演算部が、NANDゲートであることを特徴とする請求項3に記載のデューティ補正電圧発生回路。 - 前記電源電圧印加手段が、前記制御信号がゲートに入力され、前記電源電圧の供給ラインと前記デューティ補正電圧の出力ラインとの間に接続されるPMOSトランジスタを備えることを特徴とする請求項1に記載のデューティ補正電圧発生回路。
- 遅延固定ループで用いられるクロックのデューティを補正するデューティ補正電圧発生方法であって、
入力される前記遅延固定ループをリセットさせるリセット信号に応じて、所定時間の間第1論理レベルを維持する制御信号を生成して出力する第1ステップと、
入力される前記制御信号によって、前記所定時間の間に電源電圧を前記クロックのデューティの補正に用いられるデューティ補正電圧の出力ラインに印加する第2ステップと
を含むことを特徴とするデューティ補正電圧発生方法。 - 前記第1ステップが、
前記リセット信号の反転信号を遅延させて出力する第3ステップと、
入力される前記第3ステップによる出力信号及び前記リセット信号の反転信号に対して論理演算を行う第4ステップと
を含むことを特徴とする請求項7に記載のデューティ補正電圧発生方法。 - 遅延固定ループで用いられるクロックのデューティを補正するデューティ補正電圧発生回路であって、
ショットパルスの入力に応答してデューティ補正電圧の出力ラインに電源電圧を印加する電源電圧印加手段
を備えることを特徴とするデューティ補正電圧発生回路。 - 前記ショットパルスが、リセット信号を利用して生成されることを特徴とする請求項9に記載のデューティ補正電圧発生回路。
- 前記ショットパルスが、前記リセット信号を遅延させて出力する遅延部と、前記リセット信号及び前記遅延部から出力される信号が入力される制御信号生成部とを備える制御信号生成手段によって生成されることを特徴とする請求項10に記載のデューティ補正電圧発生回路。
- 遅延固定ループで用いられるクロックのデューティを補正するデューティ補正電圧発生回路であって、
前記クロックが入力され、デューティ補正電圧に対応してクロックのデューティを補正するデューティ補正手段と、
該デューティ補正手段からの出力クロックが入力され、前記出力クロックのデューティ誤差を感知し、前記デューティ補正電圧を生成するデューティ感知手段と、
所定時間の間所定レベルまで前記デューティ補正電圧の電圧レベルを上昇させる電圧プルアップ手段とを備え、
該電圧プルアップ手段が、
前記遅延固定ループをリセットさせるリセット信号に対応して、前記所定時間の間第1論理レベルの制御信号を出力する制御信号生成手段と、
前記制御信号に応答して、前記所定時間の間に電源電圧を前記デューティ補正電圧の出力ラインに印加する電源電圧印加手段と
を備えることを特徴とするデューティ補正電圧発生回路。 - 前記制御手段が、前記リセット信号を利用して、ショットパルス波形の前記制御信号を生成するショットパルス発生手段を備えることを特徴とする請求項12に記載のデューティ補正電圧発生回路。
- 前記制御手段が、
反転された前記リセット信号を遅延させて出力する遅延手段と、
反転された前記リセット信号及び前記遅延手段の出力信号が入力されて前記所定時間の間前記第1論理レベルを維持する制御信号を発生する論理演算手段を備えることを特徴とする請求項12に記載のデューティ補正電圧発生回路。 - 前記第1論理レベルが、ローレベルであることを特徴とする請求項14に記載のデューティ補正電圧発生回路。
- 前記制御手段が、前記遅延手段及び前記論理演算手段の間にキャパシタをさらに備えることを特徴とする請求項14に記載のデューティ補正電圧発生回路。
- 前記遅延手段が、反転された前記リセット信号をさらに反転させて出力し、
前記制御手段が、NANDゲートを備えることを特徴とする請求項14に記載のデューティ補正電圧発生回路。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030075921A KR100540485B1 (ko) | 2003-10-29 | 2003-10-29 | 듀티 보정 전압 발생 회로 및 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005136949A true JP2005136949A (ja) | 2005-05-26 |
JP4434858B2 JP4434858B2 (ja) | 2010-03-17 |
Family
ID=34567652
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004193101A Expired - Fee Related JP4434858B2 (ja) | 2003-10-29 | 2004-06-30 | デューティ補正電圧発生回路及びデューティ補正電圧発生方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7282976B2 (ja) |
JP (1) | JP4434858B2 (ja) |
KR (1) | KR100540485B1 (ja) |
TW (1) | TWI308824B (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007124661A (ja) * | 2005-10-26 | 2007-05-17 | Samsung Electronics Co Ltd | クロック発生回路 |
US7358784B2 (en) | 2005-09-29 | 2008-04-15 | Hynix Semiconductor Inc. | Delay locked loop |
JP2008228276A (ja) * | 2007-03-08 | 2008-09-25 | Hynix Semiconductor Inc | Zqキャリブレーション動作制御回路及びそれによるzqキャリブレーション方法 |
JP2009065633A (ja) * | 2007-09-04 | 2009-03-26 | Hynix Semiconductor Inc | 半導体装置及びその駆動方法 |
JP2009147926A (ja) * | 2007-12-11 | 2009-07-02 | Hynix Semiconductor Inc | 歪曲されたデューティ比を補正するdllクロック生成回路 |
JP2009284484A (ja) * | 2008-05-19 | 2009-12-03 | Hynix Semiconductor Inc | デューティ比補正回路 |
JP2009290859A (ja) * | 2008-05-30 | 2009-12-10 | Hynix Semiconductor Inc | デューティサイクル補正回路及び方法 |
JP2010077702A (ja) * | 2008-09-26 | 2010-04-08 | Ube Ind Ltd | 複合床構造体及びその施工方法 |
EP2209210A2 (en) | 2008-12-12 | 2010-07-21 | NEC Electronics Corporation | Duty control buffer circuit and duty correction circuit |
JP2015033094A (ja) * | 2013-08-06 | 2015-02-16 | 富士通セミコンダクター株式会社 | デューティサイクル補正回路 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100630523B1 (ko) * | 2004-04-20 | 2006-09-29 | 주식회사 하이닉스반도체 | 듀티 비 조정 회로 및 이를 포함하는 메모리 장치 |
JP4086855B2 (ja) * | 2005-04-15 | 2008-05-14 | エルピーダメモリ株式会社 | デューティ検出回路及びその制御方法 |
US8250500B1 (en) | 2005-10-17 | 2012-08-21 | Altera Corporation | Method and apparatus for deriving signal activities for power analysis and optimization |
KR100715158B1 (ko) | 2005-12-13 | 2007-05-10 | 삼성전자주식회사 | 동작특성 및 동작전압을 개선하는 듀티보정 증폭회로 |
KR100776903B1 (ko) | 2006-04-24 | 2007-11-19 | 주식회사 하이닉스반도체 | 지연 고정 루프 |
KR100807115B1 (ko) * | 2006-09-29 | 2008-02-27 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그의 구동방법 |
KR100892635B1 (ko) | 2007-04-12 | 2009-04-09 | 주식회사 하이닉스반도체 | 듀티 사이클 보정 회로 |
KR100962017B1 (ko) * | 2008-01-14 | 2010-06-08 | 주식회사 하이닉스반도체 | Dll 회로 및 그 제어 방법 |
KR100897296B1 (ko) * | 2008-02-14 | 2009-05-14 | 주식회사 하이닉스반도체 | 듀티 싸이클 보정 회로 및 그의 듀티 보정 방법 |
US10482935B2 (en) | 2017-06-01 | 2019-11-19 | Samsung Electronics Co., Ltd. | Nonvolatile memory including duty correction circuit and storage device including the nonvolatile memory |
KR102315274B1 (ko) | 2017-06-01 | 2021-10-20 | 삼성전자 주식회사 | 듀티 정정 회로를 포함하는 비휘발성 메모리 및 상기 비휘발성 메모리를 포함하는 스토리지 장치 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0715298A (ja) * | 1993-06-22 | 1995-01-17 | Fujitsu Ltd | クロックレベル自動調整回路 |
JPH0888545A (ja) * | 1994-09-19 | 1996-04-02 | Fujitsu Ltd | デューティ比補正方法および装置 |
JP3437046B2 (ja) * | 1996-11-25 | 2003-08-18 | 沖電気工業株式会社 | デューティ比補正回路 |
KR100340863B1 (ko) * | 1999-06-29 | 2002-06-15 | 박종섭 | 딜레이 록 루프 회로 |
KR100490655B1 (ko) * | 2002-10-30 | 2005-05-24 | 주식회사 하이닉스반도체 | 듀티 사이클 보정 회로 및 그를 구비한 지연고정루프 |
-
2003
- 2003-10-29 KR KR1020030075921A patent/KR100540485B1/ko active IP Right Grant
-
2004
- 2004-06-23 US US10/876,209 patent/US7282976B2/en not_active Expired - Lifetime
- 2004-06-24 TW TW093118290A patent/TWI308824B/zh not_active IP Right Cessation
- 2004-06-30 JP JP2004193101A patent/JP4434858B2/ja not_active Expired - Fee Related
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7358784B2 (en) | 2005-09-29 | 2008-04-15 | Hynix Semiconductor Inc. | Delay locked loop |
JP2007124661A (ja) * | 2005-10-26 | 2007-05-17 | Samsung Electronics Co Ltd | クロック発生回路 |
JP2008228276A (ja) * | 2007-03-08 | 2008-09-25 | Hynix Semiconductor Inc | Zqキャリブレーション動作制御回路及びそれによるzqキャリブレーション方法 |
JP2009065633A (ja) * | 2007-09-04 | 2009-03-26 | Hynix Semiconductor Inc | 半導体装置及びその駆動方法 |
US8710886B2 (en) | 2007-09-04 | 2014-04-29 | Hynix Semiconductor Inc. | Semiconductor memory device and method for driving the same |
JP2009147926A (ja) * | 2007-12-11 | 2009-07-02 | Hynix Semiconductor Inc | 歪曲されたデューティ比を補正するdllクロック生成回路 |
JP2009284484A (ja) * | 2008-05-19 | 2009-12-03 | Hynix Semiconductor Inc | デューティ比補正回路 |
JP2009290859A (ja) * | 2008-05-30 | 2009-12-10 | Hynix Semiconductor Inc | デューティサイクル補正回路及び方法 |
JP2010077702A (ja) * | 2008-09-26 | 2010-04-08 | Ube Ind Ltd | 複合床構造体及びその施工方法 |
EP2209210A2 (en) | 2008-12-12 | 2010-07-21 | NEC Electronics Corporation | Duty control buffer circuit and duty correction circuit |
US8188779B2 (en) | 2008-12-12 | 2012-05-29 | Renesas Electronics Corporation | Duty control buffer circuit and duty correction circuit |
JP2015033094A (ja) * | 2013-08-06 | 2015-02-16 | 富士通セミコンダクター株式会社 | デューティサイクル補正回路 |
Also Published As
Publication number | Publication date |
---|---|
US20050104640A1 (en) | 2005-05-19 |
TWI308824B (en) | 2009-04-11 |
KR20050040551A (ko) | 2005-05-03 |
TW200525888A (en) | 2005-08-01 |
KR100540485B1 (ko) | 2006-01-10 |
JP4434858B2 (ja) | 2010-03-17 |
US7282976B2 (en) | 2007-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4434858B2 (ja) | デューティ補正電圧発生回路及びデューティ補正電圧発生方法 | |
US10218342B2 (en) | System and method for duty cycle correction | |
US8816736B2 (en) | Clock signal generators having a reduced power feedback clock path and methods for generating clocks | |
KR100962026B1 (ko) | 듀티 사이클 보정 장치 및 이를 포함하는 반도체 집적 회로 | |
KR101013444B1 (ko) | 듀티 사이클 보정 장치 및 이를 포함하는 반도체 집적 회로 | |
KR100956771B1 (ko) | 디엘엘 클럭 생성 회로 | |
KR100701423B1 (ko) | 듀티 보정 장치 | |
US8624647B2 (en) | Duty cycle correction circuit for memory interfaces in integrated circuits | |
US8803576B2 (en) | Semiconductor device having duty-cycle correction circuit | |
TWI469156B (zh) | 時脈控制電路及具有該時脈控制電路之半導體記憶裝置 | |
JP2009065633A (ja) | 半導体装置及びその駆動方法 | |
JP2011044795A (ja) | 入力インターフェース回路 | |
US10332574B2 (en) | Embedded memory with setup-hold time controlled internally or externally and associated integrated circuit | |
KR100911190B1 (ko) | 내부 클럭 드라이버 회로 | |
JP2016012204A (ja) | 半導体装置 | |
US7557632B2 (en) | Internal clock generator and method of generating internal clock | |
US8773180B2 (en) | Device for generating reset signal having sufficient pulse width | |
KR100915820B1 (ko) | 펄스 발생 회로 및 이를 포함하는 듀티 사이클 보정 장치 | |
KR101782921B1 (ko) | 반도체 메모리 장치 및 그의 동작 방법 | |
KR20070031599A (ko) | Dll의 클럭 버퍼 회로 | |
JP2014212365A (ja) | 半導体装置 | |
KR20100030487A (ko) | 디엘엘 회로 및 그의 제어 방법 | |
KR20080088187A (ko) | 반도체 메모리 장치 | |
KR20080001431A (ko) | 지연고정루프 제어회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070313 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091030 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091222 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |