TWI238468B - Method for making microelectronic structures and microelectronic structures obtained therefrom - Google Patents

Method for making microelectronic structures and microelectronic structures obtained therefrom Download PDF

Info

Publication number
TWI238468B
TWI238468B TW092131105A TW92131105A TWI238468B TW I238468 B TWI238468 B TW I238468B TW 092131105 A TW092131105 A TW 092131105A TW 92131105 A TW92131105 A TW 92131105A TW I238468 B TWI238468 B TW I238468B
Authority
TW
Taiwan
Prior art keywords
ions
item
patent application
silicon
base layer
Prior art date
Application number
TW092131105A
Other languages
English (en)
Other versions
TW200416872A (en
Inventor
Scott Hareland
Nick Lindert
Reza Arghavani
Robert Chau
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW200416872A publication Critical patent/TW200416872A/zh
Application granted granted Critical
Publication of TWI238468B publication Critical patent/TWI238468B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers

Description

1238468 (1) 玖、發明說明 【發明所屬之技術領域】
本發明揭示一種從基底層各向互異地且有選擇地移除 介電薄膜層的方法，其中在溼式蝕刻之前先對該介電層施 以離子植入。此方法可毗鄰微電子結構內之閘極等結構施 行以防止該閘極和該基底層之間保有的介電材料之側蝕刻 (undercutting )，同時可與多種等方性蝕刻技術同時進 行。 【先前技術】 薄膜蝕刻係許多用以建構半導體結構等微電子結構的 方法之一重要的方向。習知的兩種技術極普遍，但各有其 相關的缺點。溼式化學蝕刻，或更簡單地說「溼式蝕刻」
’ 一般與用於欲蝕刻介電材料各底下的基底材料之間的高 選擇性有關。術語「高選擇性」所指爲溶劑對固體的相對 蝕刻速率。例如，可取得的理想溼式蝕刻劑爲該蝕刻劑能 有效地蝕刻許多薄膜材料，但是在蝕刻普通的基底材料比 較無效；因此認爲該蝕刻劑具有高度「選擇性」，其中該 蝕刻劑對於要蝕刻的薄膜或蝕刻的「標的物」係有效的， 但是對於基底比較無效，該基底在相關的加工期間並不需 要蝕刻。 儘管特定的蝕刻劑與基底及標的物材料配對時具有高 選擇性的優點，但此等溼式蝕刻劑之中有許也會以相同的 速率向固體材料曝露之處的所有方向蝕刻，即爲習知的「 1238468 (2) 等方性」蝕刻。鄰近閘極等結構的等方性触 爲所欲的側蝕刻問題，如以下進一步討論的 圖說明該側蝕刻問題的例示性蝕刻方式。 參照第].A圖，說明設置於遮罩結構 層（1 0 0 )之間的極薄材料層或「薄膜」(] 當中’該遮罩結構（1 0 1 )包含閘極（1 〇 4 1〇6)，而該薄膜層（1〇3)包含介電層（1 遮罩結構」指對該結構施以淫式鈾刻、乾式 入等蝕刻或植入處理實質上並無法穿透。如 構有關的習知微電子結構加工方式般，此例 的在於移除非閘極正下方之諸多部分介電層 好位於閘極和基底層之間的整個介電層之完 1 B圖，已施用具有等方向蝕刻性之溼式蝕 )並開始蝕刻介電材料。由該溼式蝕刻劑的 產生毗鄰閘極（1 0 4 )之介電層表面的曲率< ，已蝕刻並移除並非正好鄰接閘極之整個介 可見到毗鄰閘極（1 0 4 )有側蝕刻的問題。 域的蝕刻劑不僅向下（垂直面向基底層（1 也向側方向蝕刻至閘極和基底之間的介電材 (1 1 8 )中，導致閘極（1 〇 4 )和基底層（1 支撐且未絕緣的側蝕刻區域（1 1 0，1 1 2 )， 裝置可能有的根本問題。 由於對標的材料進行實質上單一方向的 因此使用習知的電漿電極等工具進行乾式蝕 刻可能導致非 。第1 A至]C (1 〇 1 )和基底 〇 3 )。此說明 )和遮罩層（ 〇2 )。術語「 蝕刻或離子植 許多與相似結 示性方式的目 ，同時保持正 好性。參照第 刻劑（未圖示 等方向性本質 ，參照第]C圖 電層的厚度。 如所示，該區 〇 〇 ))蝕刻， 料之遮罩部分 0 0 )之間未受 以及該例示性 撞擊的緣故， 刻將供予顯著 -6 - 1238468 (3) 更具各向異性蝕刻的解決之道。乾式蝕刻法的缺點之一爲 該方法可能缺乏選擇性。換句話說，乾式鈾刻在蝕刻所及 不僅包含標的介電材料，也及於基底以下的部分時，通常 極爲有效。取決於所論述的材料，可能難以完全乾式蝕刻 標的薄膜材料而不損及以下的基底。參照第2 A至2 C圖 ’所例示爲乾式蝕刻方式應用於遮罩結構（1 01 )包含閘 極（104)和遮罩（ι〇6)且薄膜（103)爲介電層（1〇2) 之類似微電子結構。第2 A圖說明類似於第1 A圖所示的 結構。第2 B圖說明第2 A圖經局部地完全乾式鈾刻以移 除數個介電材料部分之後的結構。如第2 B圖所示，乾式 蝕刻的各向異性將促成所謂的較直的「側壁」（1 1 4，1 1 6 )。但是，如第 2 C圖所示，上述實施例的乾式蝕刻缺乏 選擇性而導致基底層（1 00 )之非所欲的過度蝕刻或侵腐 〇 有鑑於習知技術的缺點，有需要能正確地並有效地自 遮罩結構，例如閘極，區域的基底移除薄膜材料，而無側 蝕刻或非所欲的基底侵蝕之方法。 【發明內容】 在以下本發明之具體例之詳細說明中，對後附之圖式 進行編號，相似的參考編號表示相似的元件。本文說明的 例示性具體例係詳細揭示使熟於此藝之士能實現本發明。 因此以下的詳細說明並無限制之意，本發明的範圍僅得由 附加申請專利範圍加以界定。 -7- 1238468 (4) 【實施方式】 寥照第3 A圖，說明具有基底層（1 〇 0 )、遮罩結構 (1 〇 1 )和薄膜（1 03 )之微電子結構。在上述具體例中， 該遮罩結構（1 〇 ])包含閘極（1 〇 4 )和遮罩層（1 0 6 )， 而薄膜（1 03 )包含介電層（1 〇2 )。如以下進一步說明的 ’遮罩層（106)宜包含遮蔽其他該遮罩層（106)以下的 層俾於植入（1 2 2 )時不受到加速射向基底層（1 0 0 )的離 子所影響之材料和厚度。熟於此藝之士將易於瞭解第3 a 圖的結構可爲電晶體的可能原型，第3 A圖所說明之各層 的形成包含運用視所選用的材料而定之習知技術。 參照第3 B圖，所說明爲第3 A圖的結構，但該結構 係暴露於離子植入（]2 2 )之下，且該目標物係經在結構 上的變質並接著移除該介電層暴露出來的部分（124，126 )而不移除該介電層的遮罩部分（Η 8 )，遮罩部分（]! 8 )係設置於閘極（1 0 4 )和基底層（1 〇 〇 )之間並由遮罩結 構（1 0 1 )所遮罩或遮蔽而不受植入所影響。使薄膜精確 地暴露於或歷經高度方向性離子植入將於該薄膜材料內產 生各向互異地結構變質，使該薄膜更易於溼式蝕刻，外加 的易受性能進行較快的溼式蝕刻，其中與溼式蝕刻有關的 車父佳選擇性可至少部分遠離側蝕刻的缺點，該缺點可能與 上述毗鄰遮罩結構進行溼式蝕刻有關。使用離子植入改善 如標的薄膜等固體之易蝕刻性的方法可稱爲結構改質或變 質的方法，其中藉由插入離子使該標的材料的壓縮或結晶 性本質，通常爲大量的、組織性的、牢固的鍵結所造成對 1238468 (5) 蝕刻劑等外來化學藥品的高度抗性’不定形化或改質’導 致該標的材料的結構瓦解或變質’例如鍵斷裂及/或化學 地或物理地誘導晶體組織解體’該等與對於外界化學藥品 的抗性降低有關。換句話說’植入會造成該薄膜標的物暴 露出來的部分之「結構變質」。結合高度各向異性結構變 質圖案、在變質材料內外加對於溼式蝕刻劑的易受性及某 些蝕刻劑對於薄膜材料的高度選擇性將可得到所欲的混合 材料移除槪念，其中可形成較直且較平行的側壁而沒有與 乾式蝕刻有關的過度蝕刻或基底侵蝕問題。 參照第3B圖，植入（122 )時遮罩（106 )和閘極（ 1 〇4 )材料會保護該介電材料之遮罩部分（1 1 8 )，同時暴 露出來的部分（1 24，1 26 )在結構上變質，而形成變質介 電材料（1 2 8 )。建構習知的離子植入硬體，例如可由 A p p 1 i e d M a t e r i a 1 s公司購得的Q u a n t u m L e a p ™離子植入機 ’以供予精確入射角調整，使離子撞擊實質上垂直於暴露 出來的部分（124，126)之表面，且實質上無遮罩部分（ ]1 8 )暴露於離子植入（1 2 2 )之下。也可使用習知的電漿 浸漬裝置以供離子植入（1 22 )，其中由局部電漿導引加 速離子撞擊薄膜標的物，接著施加扣擊電壓（uigger voltage)。再者，熟於此藝之士將易於明瞭相對於大規模 單一次植入的方法，可依序執行數個植入（1 2 2 )步驟以 供結構變質所需的量。 參照第1 C圖，所說明爲相似於第1 B圖的結構，但 是已使用離子植入機、電漿浸漬或兩者兼備完成離子植入 -9- 1238468 (6) 以fe供所需的疋向性離子撞擊。如第3 C圖所示，此例示 性具體例之介電材料的暴露出來的部分（]24，] 2 6 )包含 結構上變質的介電材料（1 2 8 )，然而該介電材料的遮罩 部分（1 1 8 )仍能雄持實質上不變。儘管習知離子植入裝 置可依精確的入射角度植入，但深入極薄薄膜內的植入深 度可能更難加以控制，這有一部分係由於薄膜受到植入而 即時改質本質的關係。如第3 C圖所示，所說明爲植入「 過度射擊」的小區域（1 3 0，1 3 1，1 3 2 )，此區域爲植入 離子通過薄膜之目標暴露出來的部分（124，126)，並深 度基底層（1〇〇)，而造成基底層（1〇〇)數個部分（13〇 至]3 2 )之結構變質的結果。 關植入過度射擊有關的非所欲基底層變質可藉由含該 基底材料之晶體結構的原子構造之元素當中選擇植入用的 離子而降至最低。當基底與植入的離子包含共同元素時， 該組合可能會接著退火並再結晶形成含極少或實質上沒有 由於基底層變質而造成不利於基底層之基底層晶體結構。 一具體例中’例如’植入包含以基底材料晶體結構之相同 元素的離子能使接下來的基底層退火和再結晶實質上不存 在植入過度射擊的影響。該具體例中，可使用，例如，石夕 離子使鄰接矽基底層設置的基底層結構上變質。由於植入 時的過度射擊而使砂離子置入並造成之砂基底變質或瓦解 ，因爲該離子和基底材料包含相同元素，因此可接著退火 並再結晶而變成基底材料。再者，可植入不具電氣活性的 物種，例如氮或鹵素（氟、氯，等等）以產生結構變質並 -10- 1238468 (7) 伴隨溼式蝕刻速率之改善而不會造成該裝置最終電氣行爲 的負面影響。在不具電氣活性的植入物種（例如氮或氯） 之例子中，由於過度射擊而位於基底（例如矽）內之氮離 子或氟離子可存留於該基底內而無不利的影響。. 參照第3 D圖，例示與第3 C圖說明相似的結構，但 是第3 D圖的結構已經歷經溼式餓刻及緊接該淫式鈾刻劑 之後的淸洗以移除結構上變質且經蝕刻的薄膜材料，該、凊 洗包含使暴露出來且結構上變質的薄膜材料暴露於如液態 硫酸、過氧化氫、氫氟酸、氫氧化銨、氟化銨、氫氯酸及 /或乙二醇等習知溼式蝕刻劑之下。第3 D圖所說明的具 體例同樣也歷經退火和再結晶以使植入過度射擊瓦解降低 最低。此外，蝕刻及淸洗處理時已移除遮罩層（第3圖的 1 0 6 )。較佳的遮罩層包括含有但不限於習慣上在微電子 加工時用作爲硬質遮罩的材料及後文有關適合之遮罩結構 材料討論的材料在內的材料。如所述，該材料可能易爲溼 式蝕刻劑所蝕刻而能同時移除遮罩和結構上變質的介電材 料。介電層（第3A圖中的102 )之存留的遮罩部分（1 ] 8 )具有實質上直的側壁（1 1 4、1 1 6 )，該側壁與先前的離 子植入（第3 B圖中的1 22 )途徑對齊而平行，又由於該 基底材料之退火和再結晶，再生其晶體結構而無過度射擊 相關的結構變質，所以該基底層（〗〇〇 )實質上不含與該 介電層之暴露出來的部分（第3B圖的]24，126)移除有 關的缺陷。 遮罩結構、植入離子、薄膜、溼式蝕刻劑和基底材料 -11 - 1238468 (8) 之5者多組合選擇地移除薄膜暴露出來的部分之技術，上述 的閘極及閘極介電型方式，可與遮罩結構 '植入離子、薄 膜 '淫式蝕刻劑和基底材料之諸多組合一起應用。例如， 弟4 A至4D圖所說明的另一具體例中，遮罩結構（1 〇】） 包3單一遮罩層（丨06 )。如第4 a圖所例示的，說明具 有與第3 A圖相似結構的具體例，但是第* a圖的遮罩結 構（1 0 1 )包含閘極。如第4 B至4 D所示，植入（丨2 2 ) ’接者淫式鈾刻和退火及再結晶以修補結構變質（丨3 〇至 1 3 2 )可得到含有實質上平行且直的側壁（1 1 4、1 1 6 )之 薄膜（1 0 3 )的遮罩部分（1 ! 8 )。 許多材料層皆適合作爲遮罩結構或植入遮蔽，而此對 於熟於此藝之士而言乃顯而易見者。較佳的遮罩結構包括 但不限於包含以下之導電材料：多晶矽；金屬，如銅、鋁 、欽、鎢、釕、鉅、銥等等，或該金屬之合金；半導體材 料，如矽或矽鍺；以及絕緣層，其包括但不限於聚合物、 氮化物、氧化物、陶瓷物和習慣上用於微電子結構加工的 玻璃，如氮化矽、二氧化矽、摻雜碳的氧化物、鋁矽酸鹽 、鐘/化5夕酸玻璃、石夕化物和分別由J S R M i c r 〇 e I e c t r ο n i c s 公司、Honeywell 公司、Shipley 公司和 Air Products 公司 流通而以商品名「LKD-5I09™」、「Nanoglass E™」、「 Zirkon™」和「MesoELK™」販售的矽氧烷系聚合物。幾 乎任何習用於微電子或半導體加工的材料皆可用作爲遮罩 層，只要放置點和層厚度得遮蔽適當的薄膜部分不受到與 離子植入有關的結構變質所影響即可，適用於該目的的厚 -12- 1238468 Ο) 度係取決於如下所述之習知離子類型、遮罩結構材料類型 和離子植入能量之間的關係。如電鍍' 化學氣相沈積、電 水增進化學氣相沈積、物理氣相沈積、旋塗、無電加工和 圖案化/飽刻等習知技術皆可用於形成如第3 a至3 D圖 等所說明的遮罩結構（i 〇丨）。熟於此藝之士將易於明瞭 適用於指定方式的材料可由材料或加工相容性問題而加以 限制’例如可能會造成部分候選的遮罩結構材料之不欲或 過早熱分解所需的升至的加工溫度，藉以由整批適當的遮 罩結構材料之中刪除該等候選材料。例如，部分聚合物系 介電材料可能由於處於由電漿驅動植入或曝光時相關結構 所會遇到的溫度範圍內之較低熱分解溫度而爲不適合的候 選材料。再者，該遮罩結不需包含第4A至4D圖所說明 之單一遮罩材料層。複合遮罩結構，例如第3 A至3 D圖 所例示的具體例’或其他可包含多於二種次要成分之具體 例’皆適合於遮蔽該薄膜的遮罩部分（1 1 8 )使不受到植 入相關的結構變質所影響。例如，遮罩結構可包含作爲局 部化蝕刻阻擋層或硬質遮罩層之氮化矽層，位在另一絕緣 物或設置於氮化矽層和該薄膜的遮罩部分（1 1 8 )之間的 半導體材料上方。 要達到實質上使所有標的材料暴露出來所需要的離子 放射量和植入能量隨標的材料和其厚度，以及欲植入的離 子而變。離子植入物體內的植入深度可利用離子-原子碰 撞之量子機構處理計算，如 1 9 8 5年，New Y〇1.k， P e r g a m m ο η P r e s s，由 J . F . Z i e g 】e r、J . P . B i e r s a c k 和 U . -13 ~ 1238468 (10) L i 11 m a 】k 所著的「丁 h e S t o p p i n g a n d R a n g e o f I ο n s i η S 〇 1 i d s」一書中所說明的，並倂入可廣泛取得之相關的r S RI Μ」和「T RI Μ」軟體應用當中。例如，參照第5圖， 使用前述的習知技術加以計算，說明加速矽離子的植入能 量與該離子植入矽基底的植入深度之間的關係。植入放射 量變化顯著，且習慣上在選擇基底材料、薄膜材料和尺寸 ，以及植入的離子類型之後才利用離子植入機或電漿浸漬 裝置之控制變數，如植入能量和劑劑，加以最適化。如上 所說明的’連續數次較小的植入可取代一次較高植入放射 量及/或能量的植入’這對於熟於此藝之士而言乃顯而易 見者。 以控制的離子撞擊促成有選擇地移除薄膜暴露出來的 部分之技術可施用於寬廣的薄膜材料和層，其中有許多習 慣上用於各種的微電子結構。適當的薄膜包括但不限於包 含二氧化飴（Hf02 )、氧氮化飴（HfON )、矽氧氮化飴 (Hf-Si-Ο-Ν )、二氧化鈦（Ti02 )、矽、氮化矽、二氧 化矽、氧氮化矽、氧化釔（Y 2 〇 3 )、鈦酸緦（s r T i Ο 3或 「STO」）、鈦酸鋇緦（BaSrTiC^或「BST」）、氧化鉅 (Ta20 5 )、氧化鋁（Al2〇3 )、氧化鉻（Zr02 )、氧氮化 鉻（ZrON )、矽氧氮化鉻（Zr-Si-0-Ν )、鈦酸鉛鉻 (PbZr ( X ) Ti ( ]-x ) 03或「PZT」）、鉻酸鈦酸鉛鑭 (「PLZT」）、氮化鋁（AIN )及此等物質之相、氮化物 、矽酸鹽或鋁酸鹽。包含眾多其他半導體、絕緣體和其他 材料的薄膜皆可使用本文所說明的技術有選擇地加以移除 -14 - 1238468 (11) 。適當的薄膜材料可使用如化學氣相沈積、電漿增進化學 氣相沈積、物理氣相沈積、旋塗和蒸發技術等習知技術形 成第3 A和4 A圖所說明的薄膜。熟於此藝之士將易於明 瞭適當的薄膜厚度會隨著特定的用途而變，且較佳係介於 約1奈米級約2 0奈米之間。已知有許多淫式化學鈾刻劑 在該薄膜材料上係有效且可控制的。熟於此藝之士將易於 明瞭該溼式化學蝕刻劑可適當地配合基底和薄膜材料，如 上述那些，以供所需的選擇性蝕刻。適合的蝕刻劑包括但 不限於磷酸（H3P〇4 )、氫氟酸（HF )、經緩衝的 HF、 氫氯酸（HC1 )、硫酸（H2S04 )、硝酸（HN〇3 )、醋酸 (CH3COOH )、氫氧化鈉（NaOH)、氫氧化鉀（KOH) 、氫氧化銨（NH4OH )、醇類、高錳酸鉀（ΚΜη04 )、氟 化銨（NH4F )、氫氧化四甲銨（TMAH )和其他習知溼式 化學蝕刻參考資料中列舉的例子，如 John L. Vossen和 W e r n e r K e r η 編著，A c a d e m i c P r e s s ( 1 9 7 8 ) ，T h i n F i 1 m Processes。習慣上也使用此等和其他蝕刻劑之混合物。 同樣地適於離子撞擊增進蝕刻並藉由退火和再結晶接 著再生之基底材料具有廣泛的選擇。適合的基底材料包括 但不限於矽、矽鍺、鍺、A1N、碳、氮化鎵（GaN )、碳 化矽（SiC )、氮化銦（InN ) 、Al2〇3、磷化鋁（A1P )、 磷化鎵（GaP )、砷化鋁（AlAs )、砷化鎵（GaAs )、銻 化銦（InSb )、磷化銦（InP )、砷化銦（inAs )、銻化 鋁（AlSb )、銻化鎵（GaSb )、砷化鎵鋁（G a A1A s )、 硒化鋅（ZnSe ) 、PZT、PLZT和締化汞鎘（HgCdTe )以 -15- 1238468 (12) 及其他習知的π ] - V族和11 一 v I族元素組 基底之適合植入物種可運用適當的化學計量 子植入的比例加以確定。再者，如上述，如 電氣活性的物種皆可用以使該標的薄膜變質 實質過度射擊效應。 第3A圖可用以說明一較佳具體例，其 包含閘極（1 〇 4 )和遮罩層（1 〇 6 )。本具 1 0 4 )和遮罩層（1 0 6 )可分別地包含習知的 矽和氮化矽。基底層（1 0 0 )較佳爲包含矽 絕緣體上覆矽」的基底層中的埋入式絕緣體 的薄膜（1 〇 3 )較佳爲包含介電薄膜，如二 )，該介電薄膜具有充當閘極所需的性質並 酸等蝕刻劑加以蝕刻，與矽基底相比，熱磷 有高度選擇性。如上述，習慣上選擇薄膜厚 底材料及撞擊用的離子，該離子較佳爲不具 樣爲包含基底之兀素，植入放射量和能量可 的薄膜之顯著變質。在此包含遮罩層和電極 可對遮罩結構的厚度尺寸加以調整以確保遮 的結構。在較佳具體例中，Hf02薄膜（103 於〇 · 5奈米及約2奈米之間的厚度且使用如 (「CVD」）、電漿增進化學氣相沈積（「 物理氣相沈積（「PVD」）或原子層化學； ALCVD」）等習知技術沈積而毗鄰矽基底（ 體例中選用矽離子植入以促使後續的退火和 合。此等其他 決定各相關離 氮或氟等不具 而無該基底之 中該遮罩結構 體例的閘極（ 材料，如多晶 ’並可包含「 。此具體例中 氧化給（Hf〇2 可利用如熱磷 酸對Hf〇2具 度和材料、基 電氣活性或同 選擇以帶來標 的具體例中， 敝到植入下方 )較佳具有介 化學氣相沈積 PECVD」）、 氣相沈積（「 :1 〇 〇 )。本具 再結晶而移除 -16 - 1238468 (13) 由撞擊薄膜所產生之不欲的基底（]Ο Ο )結構變質。該矽 離子由矽源，如氟化矽（s i F4 )，供應至離子植入機。利 用上述的關係，較佳的植入能量係介於約 20 OeV與約 3 5eV之間，而較佳的放射量係介於約2x] 0 14 cm/2與約 5 X 1 〇Mcm·2之間俾將矽離子植入並穿過Hf02薄膜層。在 此具體例中，利用習知的圖案化、蝕刻和沈積技術，如 CVD、PECVD和PVD，形成多晶矽閘極使具有介於約60 奈米與約1 6 0奈米之間的厚度。設定植入參數之後，使用 相似的習知技術沈積氮化矽遮罩層（1 06 )使具有介於約 1 0奈米與約6 0奈米之間的厚度以遮蔽離子植入以下的結 構。接著離子植入之後，本具體例中導入熱磷酸以完成所 需之H fO 2材料的瓦解，接著以習知的溼式淸洗以移除實 質上所有暴露的薄膜部分。，得到相似於第3 D圖所說明 的結構。藉由溼式淸洗移除經蝕刻的材料包含導入溼式淸 洗劑，如上述者，至經瓦解的材料區域再接著溼式蝕刻。 使用磷酸充當蝕刻劑也會瓦解氮化矽層，在溼式淸洗時連 同經蝕刻的Hf02材料一倂移除。或者，使用如液態硫酸 、氫氟酸或經緩衝的氫氟酸蝕刻薄膜時可保持氮化矽層。 如以上參照第3 C圖所討論，與植入過度射擊有關的基底 變質可由高溫退火至約攝氏8 0 0度以上而淸洗，接著冷卻 促成再結晶之後立刻獲得修補，或者在整個加工流程較後 段的時間進行相似的退火和再結晶而加以修補。 相似於以上剛討論之另一較佳具體例中，將矽一鍺基 底加入該積體結構中。如以上所討論的，由包含植入選自 -17- 1238468 (14) 該基底層之元素所界定的元素族群的離子以促使與植入過 度射擊有關的結構變質之修補。爲了保持修補退火之後該 基底材料的化學計量，將計量化學比率的砂離子和鍺離子 植入使H fO 2薄膜層結構上產生變質。換句話說’離子依 該基底的化學計量所界定的相對用量植入。矽離子較佳使 用上述的能量和放射量植入，同時該鍺離子較佳以約5 K e V之植入能量及介於5 X 1 0 1 4 c m ·2與約1 X 1 〇 1 5 c m ·2之間 的放射量植入該H f〇 2薄膜。或者，由於該不具電氣活性 的物種在該基底內並不會有有害的效應’所以植入如氮或 氟等不具電氣活性的物種使Hf02薄膜變質，同時觀察修 補植入過度射擊問題的需求。其他具體例皆涵括於此技術 的範圍之內，其包括許多可經控制而移酴的薄膜材料組合 和厚度。例如，除矽和矽鍺以外之其他許多基底材料可包 含此技術可應用之積體結構內的基底。熟於此藝之士將易 於明瞭由其他適合的基底材料將聯想到不同的退火和再結 晶溫度。 由此，揭示一種新穎的介電加工溶液。儘管在此中本 發明乃參考特定具體例加以說明，但普通熟習本技藝之士 將可輕易地聯想到其中許多修正。因此，所有此等變化和 修正皆得由以下申請專利範圍所界定之預期的發明範圍所 涵括。 【圖式簡單說明】 本發明仍藉由實施例加以說明而不限於後附圖式之形 -18 - 1238468 (15) 態，其中類似的參考編號表示相似的元件。各圖式所示的 特徵形體並未依比例描繪，也未顯示精確的位置關係。 第]A至1 C圖說明使用習知溼式蝕刻技術移除介電 薄膜時可能導致的結構之截面圖式。 第2 A至2 C圖說明使用習知乾式蝕刻技術移除介電 薄膜時可能導致的結構之截面圖式。 第3 A至3 D圖說明本發明利用離子植入以促使薄膜 部分移除之具體例的截面圖式。 第4 A至4 D圖說明本發明利用離子植入以促使薄膜 部分移除之另一具體例的截面圖式。 第5圖說明離子植入能量與植入深度之間經計算得到 的關係之示意圖。 元件對照表 100 基底層 1 0 1 遮罩結構 102 介電層 1 03 薄膜 104 閘極 1 06 遮罩層 1 08 曲率 110 未絕緣的側蝕刻區域 112 未絕緣的側蝕刻區域 114 側壁 - 19- 1238468 (16) 1 1 6 側 壁 1 ] 8 遮 罩 部 1 22 離 子 植 1 24 暴 路 出 1 26 暴 露 出 128 變 質 介 13 0 植 入 過 13 1 植 入 過 1 32 植 入 過 分 入 來的部分 來的部分 電材料 度射擊的小區域 度射擊的小區域 度射擊的小區域 -20

Claims (1)

1238468 拾、申請專利範圍 附件四A:第921311〇5號修正後無劃線之 中文申請專利範圍替換本民國94年4月1日呈 1. 一種微電子結構之製造方法，其包含： 形成毗鄰基底層的薄膜；
形成毗鄰該薄膜的遮罩結構，使得該薄膜被遮罩的部 分位於該遮罩結構和該基底層之間，而該薄膜暴露出來的 部分維持於暴露的狀態； 將離子植入該暴露出來的部分內，使該暴露出來的部 分變質，該遮罩結構將遮蔽使該被遮罩部分不受植入的影 響； 溼式蝕刻該暴-出來的部分； 實質上移除所有暴露出來的部分；及 其中植入的離子含有一元素，且基底層含有相同的元
素。 2. 如申請專利範圍第1項之方法，其中植入步驟包 括植入使離子穿透該暴露出來的部分並深入該基底層內’ 造成基底層變質。 3 .如申請專利範圍第2項之方法，其進一步包含使 該基底層退火並再結晶以將該基底層變質的影響M S ®《氏 4.如申請專利範圍第1項之方法，其中形成薄膜的 步驟包含沈積厚度介於約1奈米與約20奈米&胃@胃月莫 1238468 5 ·如申請專利範圍第1項之方法，其中該薄膜包含 培自下列之材料：矽、氮化矽、二氧化矽和氧氮化矽。 6·如申請專利範圍第1項之方法，其中該遮罩結構 包曰—自多晶砂、氮化砂、二氧化砂、摻雜碳的氧化物、 銘砂酸鹽、經氟化的矽玻璃、矽氧烷系聚合物、鋁、銅、 鈦、鎢、釕、鉅和銥之材料。 7 ·如申請專利範圍第1項之方法，其中該基底層和 離子皆包含砂。 8 ·如申請專利範圍第1項之方法，其中該基底層包 含砂鍺’且其中植入離子的步驟包含植入矽離子和鍺離子 〇 9 ·如申請專利範圍第1項之方法，其中植入離子的 步^驟&含以該基底之化學計量所界定的相對用量植入選自 由包含該基底之元素所界定的族群之離子。 I 〇·如申請專利範圍第1項之方法，其中植入離子的 步驟包含植入不具電氣活性的物種。 II ·如申請專利範圍第1 〇項之方法，其中該不具電 氣活性的物種包含氮、氟和氯其中之一者。 1 2·如申請專利範圍第1項之方法，其中植入離子的 步·驟包含以經由離子植入機加速的離子撞擊該暴露出來的 部分。 1 3 ·如申請專利範圍第1項之方法，其中植入離子的 步驟包含以經由電漿浸漬之局部電漿加速的離子撞撃該暴 -2- 1238468 露出來的部分。 14*如申請專利範圍第1項之方法，其中該薄膜包含 Hf〇1 ’且其中溼式蝕刻的步驟包含將熱磷酸導入該暴露出 來的部分。 1 5 ·如申請專利範圍第1項之方法，其中移除的步驟 包含使該暴露出來的部分接觸到溼式蝕刻劑，接著進行溼 式飩刻。
:2 6· —種微電子結構，其包含： 包含至少部分爲植入離子所改變的晶體結構之基底層 遮罩結構； 設置於該基底層與該遮罩結構之間的薄膜之遮罩部分 ，該遮罩部分含有並非實質上由植入離子所改變的微結構 以及實質上爲直的且平行的側壁； 其中該基底層的晶體結構和該植入離子包含共同的元
素。 1 7 ·如申請專利範圍第1 6項之微電子結構，其中該 基底層和離子皆包含矽。 1 8 ·如申請專利範圍第1 6項之微電子結構，其中該 離子係選自該基底層之晶體結構的原子構造所界定之族群 -3 - 1 20.如申請專利範圍第19項之微電子結構，其中該 2 9 ·如申請專利範圍第1 6項之微電子結構，其中該 離子包含不具電氣活性的物種。 1238468 不具電氣活性的物種包含氮、氟和氯其中之一者。 2 1 .如申請專利範圍第1 8項之微電子結構，其中該 基底層包含矽鍺，且其中該離子包含矽離子和鍺離子。 22.如申請專利範圍第1 6項之微電子結構，其中該 遮罩結構包含閘極。
23 .如申請專利範圍第1 6項之微電子結構，其中該 遮罩結構包含選自多晶矽、氮化矽、二氧化矽、摻雜碳的 氧化物、鋁矽酸鹽、經氟化的矽玻璃、矽氧烷系聚合物、 鋁、銅、鈦、鎢、釕、鉅和銥之材料。 24.如申請專利範圍第1 6項之微電子結構，其中該 薄膜具有介於約0.5奈米與約2奈米之間的厚度。
25 .如申請專利範圍第1 6項之微電子結構，其中該 薄膜包含選自下列之材料：矽、氮化矽、二氧化矽、氧氮 化砂、STO、BST、PZT、PLZT、Hf02 ' HfON ^ Hf-Si-O-N、Ti02、Y2〇3、Ta2〇5、Al2〇3、Zr02、ZrON、Zr-Si-O-N 和 AIN。 26·如申請專利範圍第16項之微電子結構，其進一 步包含該薄膜暴露出來的部分，該暴露出來的部分並非正 好存在於該遮罩結構與該基底層之間，其中該暴露出來的 部分包含由植入離子所改變的結構。 27·如申請專利範圍第16項之微電子結構，其中植入 離子係由離子植入機或電漿浸漬方式置於定位。 -4-
TW092131105A 2002-12-18 2003-11-06 Method for making microelectronic structures and microelectronic structures obtained therefrom TWI238468B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/324,305 US7045073B2 (en) 2002-12-18 2002-12-18 Pre-etch implantation damage for the removal of thin film layers

Publications (2)

Publication Number Publication Date
TW200416872A TW200416872A (en) 2004-09-01
TWI238468B true TWI238468B (en) 2005-08-21

Family

ID=32593386

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092131105A TWI238468B (en) 2002-12-18 2003-11-06 Method for making microelectronic structures and microelectronic structures obtained therefrom

Country Status (7)

Country Link
US (1) US7045073B2 (zh)
EP (1) EP1573792A2 (zh)
KR (1) KR100806433B1 (zh)
CN (1) CN100592472C (zh)
AU (1) AU2003290868A1 (zh)
TW (1) TWI238468B (zh)
WO (1) WO2004061910A2 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060019451A1 (en) * 2004-07-22 2006-01-26 Jeng-Huey Hwang Method for patterning hfo2-containing dielectric
KR101203090B1 (ko) 2004-07-30 2012-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
US20060045974A1 (en) * 2004-08-25 2006-03-02 Campbell Kristy A Wet chemical method to form silver-rich silver-selenide
NO20045674D0 (no) 2004-12-28 2004-12-28 Uni I Oslo Thin films prepared with gas phase deposition technique
US7479118B2 (en) * 2005-02-07 2009-01-20 Roche Diagnostics Operations, Inc. Lancet protective cap
US7358196B2 (en) * 2005-02-07 2008-04-15 Applied Materials, Inc. Wet chemical treatment to form a thin oxide for high k gate dielectrics
US8404594B2 (en) * 2005-05-27 2013-03-26 Freescale Semiconductor, Inc. Reverse ALD
JP2007243003A (ja) * 2006-03-10 2007-09-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
US7625776B2 (en) * 2006-06-02 2009-12-01 Micron Technology, Inc. Methods of fabricating intermediate semiconductor structures by selectively etching pockets of implanted silicon
US7709341B2 (en) * 2006-06-02 2010-05-04 Micron Technology, Inc. Methods of shaping vertical single crystal silicon walls and resulting structures
US7628932B2 (en) * 2006-06-02 2009-12-08 Micron Technology, Inc. Wet etch suitable for creating square cuts in si
KR100818708B1 (ko) * 2006-08-18 2008-04-01 주식회사 하이닉스반도체 표면 세정을 포함하는 반도체소자 제조방법
KR100897288B1 (ko) * 2006-10-20 2009-05-14 삼성전자주식회사 비휘발성 메모리 소자 및 그 형성방법
PL2276875T3 (pl) * 2008-05-02 2020-06-01 Oerlikon Surface Solutions Ag, Pfäffikon Sposób usuwania powłok z obrabianych przedmiotów i roztwór do usuwania powłok
JP5586920B2 (ja) * 2008-11-20 2014-09-10 株式会社半導体エネルギー研究所 フレキシブル半導体装置の作製方法
KR101547313B1 (ko) * 2008-11-25 2015-09-07 삼성전자주식회사 유전막을 포함하는 반도체 소자
US8465909B2 (en) * 2009-11-04 2013-06-18 Varian Semiconductor Equipment Associates, Inc. Self-aligned masking for solar cell manufacture
EP2502263B1 (en) * 2009-11-18 2014-09-03 3M Innovative Properties Company Wet etching method for ii-vi semiconductors
CN101899646B (zh) * 2010-06-03 2012-01-18 复旦大学 一种等离子体浸没注入剂量的检测装置
US8993451B2 (en) * 2011-04-15 2015-03-31 Freescale Semiconductor, Inc. Etching trenches in a substrate
CN103187293B (zh) * 2011-12-31 2015-10-14 中芯国际集成电路制造(北京)有限公司 半导体器件的制作方法
CN102921665B (zh) * 2012-09-27 2015-08-05 英利能源（中国）有限公司 硅片表面的氮化硅膜的清洗液及清除方法
FR3000600B1 (fr) * 2012-12-28 2018-04-20 Commissariat Energie Atomique Procede microelectronique de gravure d'une couche
CN103165435A (zh) * 2013-03-14 2013-06-19 上海华力微电子有限公司 一种硅刻蚀工艺
CN104143515B (zh) * 2013-05-09 2017-12-01 中芯国际集成电路制造(上海)有限公司 Mos晶体管的形成方法
TWI719262B (zh) * 2016-11-03 2021-02-21 美商應用材料股份有限公司 用於圖案化之薄膜的沉積與處理
CN107043219B (zh) * 2017-01-09 2019-10-22 天津美泰真空技术有限公司 一种tft玻璃蚀刻预处理液
US10636659B2 (en) 2017-04-25 2020-04-28 Applied Materials, Inc. Selective deposition for simplified process flow of pillar formation
FR3091001B1 (fr) * 2018-12-21 2021-01-08 Commissariat Energie Atomique Procédé de gravure d’une couche diélectrique
US11615960B2 (en) * 2019-12-18 2023-03-28 Cornell University Method for removing re-sputtered material from patterned sidewalls
US11296040B2 (en) * 2019-12-19 2022-04-05 Intel Corporation Electrostatic discharge protection in integrated circuits

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4385938A (en) * 1981-09-10 1983-05-31 The United States Of America As Represented By The Secretary Of The Air Force Dual species ion implantation into GaAs
US4652334A (en) * 1986-03-06 1987-03-24 General Motors Corporation Method for patterning silicon dioxide with high resolution in three dimensions
US5385630A (en) 1993-06-29 1995-01-31 Digital Equipment Corporation Process for increasing sacrificial oxide etch rate to reduce field oxide loss
JPH0983029A (ja) * 1995-09-11 1997-03-28 Mitsubishi Electric Corp 薄膜圧電素子の製造方法
JP2848439B2 (ja) * 1995-11-10 1999-01-20 日本電気株式会社 半導体装置の製造方法
US6008098A (en) * 1996-10-04 1999-12-28 Advanced Micro Devices, Inc. Ultra shallow junction formation using amorphous silicon layer
FR2806832B1 (fr) 2000-03-22 2002-10-25 Commissariat Energie Atomique Transistor mos a source et drain metalliques, et procede de fabrication d'un tel transistor
KR100712486B1 (ko) * 2000-09-09 2007-04-30 삼성전자주식회사 이온 주입을 이용한 식각 선택비 조절방법
FR2821208B1 (fr) * 2001-02-21 2003-04-11 St Microelectronics Sa Procede de realisation du niveau d'interconnexion intermediaire utilisant le couple dielectrique-conducteur sur grille
US6511876B2 (en) * 2001-06-25 2003-01-28 International Business Machines Corporation High mobility FETS using A1203 as a gate oxide
US7783566B2 (en) 2001-06-27 2010-08-24 American Express Travel Related Services Company, Inc. Consolidated payment account system and method
US7887711B2 (en) * 2002-06-13 2011-02-15 International Business Machines Corporation Method for etching chemically inert metal oxides

Also Published As

Publication number Publication date
KR20050084411A (ko) 2005-08-26
AU2003290868A8 (en) 2004-07-29
WO2004061910A3 (en) 2004-09-02
WO2004061910A2 (en) 2004-07-22
US7045073B2 (en) 2006-05-16
US20040118805A1 (en) 2004-06-24
TW200416872A (en) 2004-09-01
CN101107696A (zh) 2008-01-16
AU2003290868A1 (en) 2004-07-29
CN100592472C (zh) 2010-02-24
EP1573792A2 (en) 2005-09-14
KR100806433B1 (ko) 2008-02-21

Similar Documents

Publication Publication Date Title
TWI238468B (en) Method for making microelectronic structures and microelectronic structures obtained therefrom
TWI287875B (en) A method for forming a semiconductor device and an integrated circuit
US7887711B2 (en) Method for etching chemically inert metal oxides
JP5247115B2 (ja) 半導体デバイスにおけるＤｙＳｃＯ材料の選択的除去
JP6867393B2 (ja) 基板のドーピング方法、半導体デバイスのドーピング方法及び基板をドーピングするシステム
US6960515B2 (en) Method of forming a metal gate
US7132370B2 (en) Method for selective removal of high-k material
JP2004134753A (ja) 多重の誘電率と多重の厚さを有するゲート絶縁体層を形成する方法
TWI323487B (en) Plasma etching method
JP2007088238A (ja) 半導体装置の製造方法およびシリコン窒化膜またはシリコン酸化膜の表面処理方法
TWI283016B (en) Method for fabricating semiconductor devices having dual gate oxide layers
US7611936B2 (en) Method to control uniformity/composition of metal electrodes, silicides on topography and devices using this method
KR20110100480A (ko) 식각액, 식각액을 사용한 게이트 절연막의 형성 방법 및 식각액을 사용한 반도체 소자의 제조 방법
JP2002016013A (ja) 炭化珪素半導体装置の製造方法
JP5801676B2 (ja) 半導体装置の製造方法
JP4699719B2 (ja) Ｈｉｇｈ−ｋ物質を選択的に除去する方法
TW200522172A (en) Novel multi-gate formation procedure for gate oxide quality improvement
JP6323383B2 (ja) 半導体装置の評価方法
EP1205966A2 (en) Method for improving the uniformity and reducing the roughness of a silicon surface before dielectric layer formation
JP4278533B2 (ja) アッシング方法及びアッシング装置
TWI399794B (zh) 用於含金屬層之加強成核的半導體表面電漿處理
JP2021509775A (ja) 犠牲マスクの除去を改善するための技術
KR100806137B1 (ko) 비정질 금속게이트전극을 구비한 반도체소자의 제조 방법
TWI277171B (en) Methods for surface treatment and structure formed therefrom
Mariani et al. Front‐End Processes

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees