JP2007088238A - 半導体装置の製造方法およびシリコン窒化膜またはシリコン酸化膜の表面処理方法 - Google Patents

半導体装置の製造方法およびシリコン窒化膜またはシリコン酸化膜の表面処理方法 Download PDF

Info

Publication number
JP2007088238A
JP2007088238A JP2005275594A JP2005275594A JP2007088238A JP 2007088238 A JP2007088238 A JP 2007088238A JP 2005275594 A JP2005275594 A JP 2005275594A JP 2005275594 A JP2005275594 A JP 2005275594A JP 2007088238 A JP2007088238 A JP 2007088238A
Authority
JP
Japan
Prior art keywords
film
silicon oxide
silicon nitride
etching
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005275594A
Other languages
English (en)
Other versions
JP4854245B2 (ja
Inventor
Yasushi Akasaka
泰志 赤坂
Motoshi Nakamura
源志 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2005275594A priority Critical patent/JP4854245B2/ja
Priority to US11/523,566 priority patent/US7622340B2/en
Priority to TW095134967A priority patent/TW200731410A/zh
Publication of JP2007088238A publication Critical patent/JP2007088238A/ja
Application granted granted Critical
Publication of JP4854245B2 publication Critical patent/JP4854245B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Cleaning By Liquid Or Steam (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】ハードマスク用として形成されたシリコン窒化膜またはシリコン酸化膜を選択的にエッチングした際の残渣を、下地にダメージを与えず、かつ残存しているハードマスクを大きくエッチングすることなく除去することができる半導体装置の製造方法を提供すること。
【解決手段】半導体基板にエッチング対象膜を形成する工程と、エッチング対象膜の上にシリコン窒化膜またはシリコン酸化膜を形成する工程と、シリコン窒化膜またはシリコン酸化膜の表面に窒素を導入する工程と、シリコン窒化膜またはシリコン酸化膜を選択的にエッチング除去してエッチングマスクとする工程と、シリコン酸化膜またはシリコン酸化膜のエッチング残渣をウェットエッチングにより除去する工程と、エッチングマスクを介してエッチング対象膜をウェットエッチングする工程と、エッチングマスクを除去する工程とを有する。
【選択図】なし

Description

本発明は、半導体装置、特に金属ゲートを有するＭＩＳ型ＦＥＴの製造方法、およびシリコン窒化膜またはシリコン酸化膜の表面処理方法に関する。
最近、ＣＭＯＳトランジスタとして、より微細化の観点から、デュアルメタルゲートのＭＩＳ型ＦＥＴが注目されている（例えば、非特許文献１）。
非特許文献１には、その製造プロセスとして図２７に示すようなプロセスが開示されている。まず、図２７の（ａ）に示すように、シリコン基板１０１中にｎ型ウェル領域１０２およびｐ型ウェル領域１０３を形成する。次に、図２７の（ｂ）に示すように、その上にゲート絶縁膜としてＨｆＯ２膜１０４を堆積し、第一のゲート電極材料としてＴｉＮ１０５とエッチングのマスク材としてシリコン酸化膜１０６を堆積し、ｐ型ウェルマスクを用いてレジストマスク１０７を形成し、図２７の（ｃ）で示すようにｎ型ＭＩＳＦＥＴ領域上のシリコン酸化膜を除去してシリコン酸化膜からなるハードマスク１０６′を形成する。次に図２７の（ｄ）に示すように露出したＴｉＮをウェットエッチングで除去し、図２７の（ｅ）に示すように、ハードマスク１０６′をＨＦで除去し、ウェハ全面に第二のゲート電極材料としてＴａＳｉＮ膜１０８を堆積し、さらにその上にウェハ全面にｐｏｌｙ−Ｓｉ膜１０９を堆積する。なお、ハードマスクとしては、シリコン窒化膜も用いられる。
この後は、非特許文献１には図示されていないが、通常の工程により、ゲート電極をパターニングし、エクステンション、ゲート側壁およびソース／ドレインを形成し、配線を形成することにより、ＭＩＳ型ＦＥＴを作成する。
Samavedam et al., IEDM Tech. Digest, p.443, 2002
ところで、上記非特許文献１においては、Ｓｉ基板上に生じる素子分離等による段差や、窪みなどは示されていないが、実際にはそのような段差や窪みが存在している。エッチングのマスク材としてシリコン酸化膜１０６を堆積し、ｐ型ウェルマスクを用いてレジストマスク１０７を形成し、図２７の（ｃ）に示すようにｎ型ＭＩＳＦＥＴ領域上のシリコン酸化膜を除去してシリコン酸化膜からなるハードマスク１０６′を形成する際には、素子分離等による段差や、窪みなどに残存しているシリコン酸化膜の残渣を除去する必要があり、そのためには十分なオーバーエッチングを行う必要がある。
しかし、そのようなオーバーエッチングの際にはｎ型ＭＩＳＦＥＴ領域内に堆積されたｐ型ＭＩＳＦＥＴ用メタルをつきぬけ、ゲート絶縁膜にダメージを与える可能性がある。また、このようなダメージを回避するためにそのような残渣をウェットエッチングで除去することも考えられるが、その場合には、ハードマスク１０６′もエッチングされてしまうという問題点がある。一方、ハードマスクを構成する酸化シリコンや窒化シリコン全体をウェットエッチング耐性の高いものにするには、処理に手間がかかり、また後から除去する必要がある場合にはウェットエッチングで除去するのが困難である。
本発明はかかる事情に鑑みてなされたものであって、ハードマスク用として形成されたシリコン窒化膜またはシリコン酸化膜を選択的にエッチングした際の残渣を、下地にダメージを与えず、かつ残存しているハードマスクを大きくエッチングすることなく除去することができる半導体装置の製造方法を提供することを目的とする。
また、表面でウェットエッチングレートが低く、内部で高いエッチングレートに傾斜をもったシリコン酸化膜またはシリコン窒化膜を簡易に得ることができ、除去する必要がある場合でもウェットエッチングにより容易に除去できるようにすることができるシリコン窒化膜またはシリコン酸化膜の表面処理方法を提供することを目的とする。
上記課題を解決するため、本発明は、半導体基板にエッチング対象膜を形成する工程と、前記エッチング対象膜の上にシリコン窒化膜またはシリコン酸化膜を形成する工程と、前記シリコン窒化膜またはシリコン酸化膜の表面に窒素を導入する工程と、前記シリコン窒化膜またはシリコン酸化膜を選択的にエッチング除去してエッチングマスクとする工程と、前記シリコン窒化膜またはシリコン酸化膜のエッチング残渣をウェットエッチングにより除去する工程と、前記エッチングマスクを介してエッチング対象膜をウェットエッチングする工程と、前記エッチングマスクを除去する工程とを有することを特徴とする半導体装置の製造方法を提供する。
また、本発明は、半導体基板中に素子分離領域と第１導電型の領域と第２導電型の領域を形成する工程と、前記半導体基板全面にゲート絶縁膜を堆積する工程と、基板の全面に第１の金属膜を形成する工程と、基板の全面にシリコン窒化膜またはシリコン酸化膜を堆積する工程と、シリコン窒化膜またはシリコン酸化膜の表面に窒素を導入する工程と、前記第１導電型領域のゲート電極を形成する領域を被覆するように前記シリコン窒化膜またはシリコン酸化膜からなる領域を形成する工程と、前記第２の導電型領域に残存した前記シリコン窒化膜またはシリコン酸化膜をウェットエッチングにより除去する工程と、前記シリコン窒化膜またはシリコン酸化膜からなる領域外に露出した第１の金属膜をウェットエッチングで除去し、ゲート絶縁膜を露出させる工程と、前記第１導電型領域のゲート電極を形成する領域を被覆するように形成した前記シリコン窒化膜またはシリコン酸化膜からなる領域を除去する工程と、第１の金属膜表面及びゲート絶縁膜を被覆して基板全面に第２の金属膜を形成する工程と、第１の金属膜と第２の金属膜と第３の金属膜とをパターニングし、ゲート電極を形成する工程とを含むことを特徴とする半導体装置の製造方法を提供する。
上記本発明に係る半導体装置の製造方法において、シリコン窒化膜またはシリコン酸化膜として、ＨＣＤ（Ｈｅｘａ Ｃｈｌｏｒｏ Ｄｉｓｉｌａｎｅ）をシリコン原料として堆積したものを用いることができる。
また、シリコン窒化膜またはシリコン酸化膜の表面に窒素を導入する工程はプラズマ窒化により行うことが好ましい。シリコン窒化膜またはシリコン酸化膜の表面に窒素を添加する工程は、イオン注入により行うこともできるし、窒素を含む気体中での加熱処理により行うこともできる。
さらに、本発明は、シリコン窒化膜またはシリコン酸化膜の表面をプラズマ窒化処理して表面に窒素を導入し、表面でウェットエッチングレートが低く、内部で高いエッチングレートに傾斜をもったシリコン窒化膜またはシリコン酸化膜の表面処理方法を提供する。
本発明によれば、シリコン窒化膜の表面に窒素を導入し、表面から所定の深さのみウェットエッチング耐性を向上させることができる。このため、表面に窒素を導入したシリコン窒化膜でエッチングマスクを形成する際、窒素が導入されていない部分が残渣として残ったとしても、この残渣をウェットエッチングで容易に除去することができる。このとき、ウェットエッチング耐性が高い表面を有するエッチングマスクによって覆われた箇所には悪影響を及ぼすことはない。シリコン酸化膜の場合も同様である。
また、シリコン窒化膜またはシリコン酸化膜の表面に窒素を導入する際に、プラズマ窒化処理を用いることにより、窒素を制御性良くしかも表面の極薄い領域に高濃度で導入することができ、所望のウェットエッチング耐性を容易に得ることができ、その後にシリコン窒化膜またはシリコン酸化膜を除去する必要がある場合でも窒素導入部分が薄いので除去が容易である。
以下、添付図面を参照して本発明の好ましい実施形態について説明する。ここでは、本発明を金属ゲートを有するＭＩＳ型ＦＥＴの製造に適用した場合について説明する。
＜第１実施形態＞
まず、本発明の第１実施形態について説明する。
図１〜１２は、本発明の第１実施形態に係る方法を説明するための工程断面図である。まず、図１に示すように、シリコンを主体とする半導体基板２０１中に素子分離領域２０２およびｎ型ウェル２０３およびｐ型ウェル２０４を形成する。
次に、図２に示すように、ゲート絶縁膜２０５及びｐ型ＭＩＳＦＥＴのゲート電極を構成する金属膜２０６、および、シリコン窒化膜またはシリコン酸化膜を堆積し、その表面に窒素を導入してエッチングマスク材２０７を形成し、フォトリソグラフィ法を用いてレジストマスク２０８を少なくともｐ型ＭＩＳＦＥＴのゲート電極を形成する領域を被覆するように形成する。
シリコン窒化膜としては、ＨＣＤ（Ｈｅｘａ Ｃｈｌｏｒｏ Ｄｉｓｉｌａｎｅ）とＮＨ３の混合雰囲気中で堆積したものを用いることができる。また、シリコン酸化膜としては、例えばＨＣＤとＯ２の混合雰囲気中で堆積したものを用いることができる。エッチングマスク材は、このようなシリコン窒化物やシリコン酸化物の表面に窒素を導入し、表面のみを窒化したものが用いられる。ＨＣＤを用いて成膜されたシリコン窒化物や、シリコン酸化物は、いずれも、ＨＦを含む溶液によりエッチングされるが、その表面に窒素を導入することにより、そのエッチングレートを低下させることが可能である。
この窒素導入工程は、プラズマ窒化処理で行うことが好ましい。プラズマ窒化処理を用いることにより、窒素を制御性良くしかも表面の極薄い領域に高濃度で導入することができ、所望のウェットエッチング耐性を容易に得ることができ、その後に除去する必要がある場合でも窒素導入部分が薄いので除去が容易である。
プラズマ窒化処理としてはＲＬＳＡ（Radial Line Slot Antenna）マイクロ波プラズマ方式のプラズマ処理が好ましい。このＲＬＳＡマイクロ波方式のプラズマ処理は、低電子温度で高密度のプラズマで低温処理が可能であることから、シリコン窒化膜またはシリコン酸化物の表面から２ｎｍ以下という極めて薄い領域に高窒素濃度の窒化領域が形成され、しかも下地へのプラズマダメージがほとんどない。
このようなＲＬＳＡ（Radial Line Slot Antenna）マイクロ波プラズマ方式のプラズマ処理装置としては、例えば、国際公開第０２／０５８１３０号パンフレットに開示されたものが知られている。具体的には、図１３に示すように、略円筒状のチャンバー１と、その中に設けられたサセプタ２と、チャンバー１の側壁に設けられた窒素ガス等の窒素含有処理ガスを導入するガス導入部３と、チャンバー１の上部の開口部に臨むように設けられ、多数のマイクロ波透過孔４ａが形成された平面アンテナ４と、マイクロを発生させるマイクロ波発生部５と、マイクロ波発生部５を平面アンテナ４に導くマイクロ波伝送機構６とを有している。平面アンテナ４の下方には誘電体からなるマイクロ波透過板１１が設けられ、平面アンテナ４の上にはシールド部材１２が設けられている。マイクロ波伝送機構６は、マイクロ波発生部５からマイクロ波を導く水平方向に伸びる導波管２１と、平面アンテナ４から上方に伸びる内導体２３および外導体２４からなる同軸導波管２２と、導波管２１と同軸導波管２２との間に設けられたモード変換機構２５とを有している。なお、符号１３は排気管である。
このように構成されるプラズマ処理装置は、マイクロ波発生部５で発生したマイクロ波をマイクロ波伝送機構を介して所定のモードで平面アンテナ４に導き、平面アンテナ４のマイクロ波透過孔４ａおよびマイクロ波透過板１１を通ってチャンバー１内に均一に供給し、そのマイクロ波により、ガス導入部３から供給された窒素含有処理ガスをプラズマ化してそのプラズマによりシリコン基板Ｓ上の窒化シリコンまたは酸化シリコンの表面に窒化処理を施す。
このようなプラズマ処理装置によりシリコン窒化膜の表面をプラズマ窒化した際のエッチングレートは、例えば図１４に示すようになる。図１４は、ＨＣＤを用いて堆積したシリコン窒化膜の表面を、プラズマ窒化した場合の０．５％ＨＦ溶液によるエッチングレートである。プラズマ窒化は、上記装置により基板温度４００℃で、ＳｉＯ２の表面を処理したときに表層から３ｎｍに約１５％の窒素が添加される条件で行った。この場合、表層の窒素が添加された領域のエッチングレートは、この下の層のエッチングレートの約１／２以下になることがわかった。
なお、窒化工程は、上記のようなプラズマ窒化処理に限らず、窒素によるイオン注入やＮＨ３等の窒素を含む気体中での熱処理によって行うこともできるが、プラズマ窒化処理が好ましい。
ゲート絶縁膜２０５としては、ＨｆＯ２、ＨｆＳｉｘＯｙ、ＨｆＡｌｘＯｙやＳｉＯ２に窒素を添加した膜等が好適であり、膜厚としては、ゲート長１００ｎｍまたはそれ以下のＭＩＳＦＥＴを製造するためには、ゲート容量が等価になるシリコン酸化膜厚に換算した実効膜厚（ＥＯＴ）が１．５ｎｍ以下であることが好ましい。金属膜２０６を構成する金属の種類は、仕事関数を考慮して決定すべきである。すなわち、ｐ型ＭＩＳＦＥＴの閾値を低くするためには、ｐ＋ｐｏｌｙの仕事関数に近いものを採用するのがよく、たとえば、純金属ではVIII族の元素、すなわち、Ｎｉ、Ｐｄ、Ｐｔ、Ｃｏ、Ｒｈ、Ｒｕ等が好適である。また、仕事関数がこれらに近いもので、金属的なバンド構造を有する物質であれば、金属珪化物や金属窒化物、またはその他の化合物であってもよい。金属膜２０６は、仕事関数を制御するためのものであり、その膜厚は好ましくは５ｎｍ程度であるが、１〜２ｎｍ程度の非常に薄いものであってもかまわない。以下、金属膜２０６として、仕事関数約４．８ｅＶの窒化チタン（ＴｉＮ）を例として製造工程を説明する。
上記図２の工程に引き続き、図３に示すように、レジストマスク２０８を用いてＲＩＥ等により、エッチングマスク材２０７をエッチングし、少なくともｐ型ＭＩＳＦＥＴのゲート電極を形成する領域を被覆するようにエッチングマスク２０７′を形成し、レジストマスクを除去する。ＲＩＥのような異方性エッチングを用いて２０７′を形成した場合には、素子分離等の段差部には、エッチングマスク材２０７の残渣２０７″が残る。
次に、図４に示すように、ＨＦを含む溶液を用いて、エッチングマスク材２０７の残渣２０７″をウェットエッチングにより除去する。このとき、エッチングマスク材２０７の残渣２０７″はもともと表層に露出した部分ではなく、窒素が導入されていないので、ウェットエッチングのレートは早く、エッチングマスク２０７′の表層は窒化処理が施されているので、エッチングレートが遅い。そのため、２０７″を除去する際の２０７′のエッチング量は少なくて済む。
次に、図５に示すように、エッチングマスク２０７′をマスクにして、たとえば、Ｈ２Ｏ２や、Ｈ２ＳＯ４とＨ２Ｏ２の混合液を用いてウェットエッチングを行い、少なくともｐ型ＭＩＳＦＥＴのゲート電極を形成する領域のゲート絶縁膜を被覆し、ｎ型ＭＩＳＦＥＴのゲート電極を形成する領域のゲート絶縁膜を露出させるように金属膜２０６をパターニングし、金属領域２０６′を形成する。
次に、図６に示すように、エッチングマスク２０７′をＨＦを含む液等を用いて除去する。このとき、エッチングマスク表層の窒化された部分は、上記の残渣２０７″を除去する際のエッチングで除去されており、残りの部分のエッチングレートは速い。そのため、ゲート絶縁膜２０５をウェットエッチングに曝す時間は短くてすむ。なお、ＨｆＯ２、ＨｆＡｌＯｘ等の膜はＨＦを用いたウェットエッチングによりほとんどエッチングされないことが知られている。ＨｆＳｉＯｘに関してはＨＦによりエッチングされることが知られているが、堆積後の熱処理などを最適化することにより、ウェットエッチングのレートを非常に遅くすることが可能である。
次に、図７に示すようにｎ型ＭＩＳＦＥＴのゲート電極を構成する金属膜２０９を全面に堆積する。金属膜２０９を構成する金属の種類もまた、仕事関数を考慮して決定すべきである。すなわち、ｎ型ＭＩＳＦＥＴの閾値を低くするためにはｎ＋ｐｏｌｙの仕事関数に近いものを採用するのがよく、純金属ではIVａ族の元素すなわちＴｉ、Ｚｒ、ＨｆおよびＶａ族の元素すなわち、Ｖ、Ｎｂ、Ｔａ、およびVIａ族の元素すなわちＣｒ、Ｍｏ、Ｗなどが好適である。また、仕事関数がこれらに近いもので、金属的なバンド構造を有する物質であれば、金属珪化物や金属窒化物、またはその他の化合物であってもよい。金属膜２０９もまた、仕事関数を制御するためのものであり、その膜厚は１〜２ｎｍ程度の非常に薄いものであってもかまわない。
次に、図８に示すように、ゲート電極の抵抗を低減するための金属膜２１０を堆積する。金属膜２１０は、シート抵抗が５Ω／□程度以下になる膜厚であることが好ましく、たとえばＷを用いた場合４０〜５０ｎｍ程度である。ここでは、金属膜２０９と金属膜２１０は別種の金属を用いているが、金属膜２０９で選択した金属が金属膜２１０と同程度以下の抵抗率を示し、さらにこの後行う工程に適合するものであれば、兼用してもかまわない。また、ｐ型ＭＩＳＦＥＴのゲート電極を構成する金属膜２０６とｎ型ＭＩＳＦＥＴのゲート電極を構成する金属膜２０９の堆積順序は加工の容易さや反応性などを考慮して逆にしてもかまわない。
次に、図９に示すように、キャップ膜２１１を全面に堆積し、フォトリソグラフィ法を用いて、レジストパターン２１２を形成する。
キャップ膜２１１は、イオン注入を行っても変質しない膜であることが望ましく、また、酸化雰囲気中での金属の酸化に対するバリア性を有することが望ましい。また、不純物を電気的に活性化する熱工程を行っても金属膜２１０と反応しない物質であることが必要である。さらに洗浄工程を行ってもエッチングされにくい材料であることが望ましく、シリコン窒化膜などが好適である。あるいは、洗浄工程におけるＨＦを含む溶液による処理をシリコン酸化膜のエッチング量を少なくするように配慮して行えば、シリコン酸化膜などを用いることができるし、シリコン酸化膜とシリコン窒化膜の積層構造でもかまわない。また、前述の要件を満たすならば他の材料であってもかまわない。キャップ膜２１１は金属膜２１０の保護のためだけでなくゲート電極の加工の際のハードマスクとして使ってもかまわない。
次に、図１０に示すように、ｐ型ＭＩＳＦＥＴのゲート電極２１３とｎ型ＭＩＳＦＥＴのゲート電極２１４を形成する。このとき、ＲＩＥなどの異方性のエッチングを用いてゲート加工を行うが、ゲート絶縁膜に対し、選択性の高いエッチングを行うことにより、基板に与える損傷を極力少なくすることが重要である。
次に、図１１に示すように、ゲート電極の外部基板表面にゲート絶縁膜に露出したゲート絶縁膜２０５を除去し、ｐ型ＭＩＳＦＥＴのエクステンション２１５およびｎ型ＭＩＳＦＥＴのエクステンション２１６を通常技術で形成する。すなわち、ｐ型ＭＩＳＦＥＴのエクステンション形成時は、ｎ型ＭＩＳＦＥＴ領域をレジストマスクし、イオン注入によりエクステンションを形成する。一方、ｎ型ＭＩＳＦＥＴのエクステンション形成時は、ｐ型ＭＩＳＦＥＴ領域をレジストマスクし、イオン注入によりエクステンションを形成する。この際、ゲート電極側面の保護および、ゲート／エクステンションのオーバーラップ量を調整するために、絶縁膜からなるオフセットスペーサー（図示せず）を適宜形成してもよい。
次に、図１２に示すように絶縁膜からなるゲート側壁２１７を形成し、ゲート電極および側壁をマスクにしてイオン注入を行うことにより、ｐ型ＭＩＳＦＥＴのソース・ドレイン２１８およびｎ型ＭＩＳＦＥＴのソース・ドレイン２１９を形成する。さらに、１０００℃１秒または１０５０℃１秒程度のアニールを行うことによりイオン注入した不純物を電気的に活性化する。
ゲート側壁の材料としては、シリコン窒化膜などが好適であるが、シリコン酸化膜との積層構造であってもかまわない。
このあと、通常の技術を用いて層間絶縁膜及び配線を形成し、ＭＩＳＦＥＴを完成する。また、必要に応じてソース、ドレイン上にサリサイド（SALICIDE）法によりシリサイドを形成してもよい。
以上の第１実施形態の方法によれば、ｎ型ＭＩＳＦＥＴ、ｐ型ＭＩＳＦＥＴそれぞれの領域に金属領域を形成する際、表面に窒素を導入したエッチングマスクを用いることで、エッチングマスク形成時の残渣をＨＦを含む溶液で容易に速く除去し、エッチングマスクは削られ難くなる。このため、エッチングマスクに覆われた領域やゲート絶縁膜に与えるダメージは少なくて済む。
＜第２実施形態＞
次に、本発明の第２実施形態について説明する。
図１５〜図２６は、本発明の第２実施形態に係る方法を説明するための工程断面図である。まず、図１５に示すように、シリコンを主体とする半導体基板３０１中に素子分離領域３０２及びｎ型ウェル３０３及びｐ型ウェル３０４、シリコン酸化膜３０５を形成する。
次に、図１６に示すように、通常知られている多結晶シリコンゲートトランジスタを形成する技術を用いて、多結晶シリコン等からなるダミーゲート電極３０６、シリコン窒化膜等の絶縁膜からなるゲート側壁３０７、ｐ型ＭＩＳＦＥＴのエクステンション３０８、ｐ型ＭＩＳＦＥＴのソース／ドレイン３０９、ｎ型ＭＩＳＦＥＴのエクステンション３１０、ｎ型ＭＩＳＦＥＴのソース／ドレイン３１１およびコンタクトエッチングのストッパーとなるシリコン窒化膜３１２、層間絶縁膜３１３を形成する。
次に、図１７に示すように、ＣＭＰ法を用いて、層間絶縁膜３１３を研削し、ダミーゲートの上面あるいは、ダミーゲート上面に堆積されたシリコン窒化膜３１２の上面を露出させる。
次に、図１８に示すように、露出したシリコン窒化膜３１２およびダミーゲートを選択的に除去し、溝３１４を形成する。
次に、図１９に示すように溝３１４の底部に露出したシリコン酸化膜３０５を除去した後に、ゲート絶縁膜３１５及びｐ型ＭＩＳＦＥＴのゲート電極を構成する金属膜３１６を溝３１４の内壁を被覆するように堆積する。ゲート絶縁膜３１５としては、第１実施形態と同様、ＨｆＯ２、ＨｆＳｉｘＯｙ、ＨｆＡｌｘＯｙやＳｉＯ２に窒素を添加した膜等が好適であり、膜厚としては、ゲート長１００ｎｍまたはそれ以下のＭＩＳＦＥＴを製造するためには、ゲート容量が等価になるシリコン酸化膜厚に換算した実効膜厚（ＥＯＴ）が１．５ｎｍ以下であることが好ましい。金属膜３１６を構成する金属の種類は、仕事関数を考慮して決定すべきである。すなわち、ｐ型ＭＩＳＦＥＴの閾値を低くするためには、ｐ＋ｐｏｌｙの仕事関数に近いものを採用するのがよく、たとえば、純金属ではVIII族の元素、すなわち、Ｎｉ、Ｐｄ、Ｐｔ、Ｃｏ、Ｒｈ、Ｒｕ等が好適である。また、仕事関数がこれらに近いもので、金属的なバンド構造を有する物質であれば、金属珪化物や金属窒化物、またはその他の化合物であってもよい。金属膜３１６は、仕事関数を制御するためのものであり、その膜厚は好ましくは５ｎｍ程度であるが、１〜２ｎｍ程度の非常に薄いものであってもかまわない。以下、金属膜３１６として、仕事関数約４．８ｅＶの窒化チタン（ＴｉＮ）を例として製造工程を説明する。
次に、図２０に示すように、溝３１４の内壁を被覆するようにエッチングマスク材３１７を堆積する。エッチングマスク材３１７としては、第１実施形態と同様、シリコン窒化膜またはシリコン酸化膜を堆積し、その表面に窒素を導入したものを用いる。シリコン窒化膜としては、ＨＣＤ（Ｈｅｘａ Ｃｈｌｏｒｏ Ｄｉｓｉｌａｎｅ）とＮＨ３の混合雰囲気中で堆積したものを用いることができる。また、シリコン酸化膜としては、例えばＨＣＤとＯ２の混合雰囲気中で堆積したものを用いることができる。ＨＣＤを用いて成膜されたシリコン窒化物や、シリコン酸化物は、いずれも、ＨＦを含む溶液にエッチングされるが、その表面に窒素を導入することにより、そのエッチングレートを低下させることが可能である。
この窒素導入工程は、第１実施形態と同様、プラズマ窒化処理で行うことが好ましい。プラズマ窒化処理を用いることにより、窒素を制御性良くしかも表面の極薄い領域に高濃度で導入することができ、所望のウェットエッチング耐性を容易に得ることができ、その後に除去する必要がある場合でも窒素導入部分が薄いので除去が容易である。
次に、図２１に示すように、フォトリソグラフ法を用いて、少なくともｐ型ＭＩＳＦＥＴのゲート電極を形成する領域を被覆するようにレジストマスク３１８を形成する。
次に、図２２に示すように、レジストマスクを用いてＲＩＥ等により、エッチングマスク材３１７をエッチングし、少なくともｐ型ＭＩＳＦＥＴのゲート電極を形成する領域を被覆するようにエッチングマスク３１７′を形成し、レジストマスクを除去する。ＲＩＥのような異方性エッチングを用いて３１７′を形成した場合には、溝３１４の側壁部には、エッチングマスク材３１７の残渣３１７″が残る。
次に、図２３に示すように、ＨＦを含む溶液を用いて、エッチングマスク材３１７の残渣３１７″をウェットエッチングにより除去する。このとき、エッチングマスク材の残渣はもともと表層に露出した部分ではなく窒素が導入されていないので、ウェットエッチングのレートは早く、エッチングマスクの表層は窒化処理が施されているので、エッチングレートが遅い。そのため、３１７″を除去する際の３１７′のエッチング量は少なくて済む。
次に、図２４に示すように、エッチングマスク３１７′をマスクにして、たとえば、Ｈ２Ｏ２や、Ｈ２ＳＯ４とＨ２Ｏ２の混合液を用いてウェットエッチングを行い、少なくともｐ型ＭＩＳＦＥＴのゲート電極を形成する領域のゲート絶縁膜を被覆し、ｐ型ＭＩＳＦＥＴのゲート電極を形成する領域のゲート絶縁膜を露出させるようにたとえばＴｉＮなどからなる金属膜３１６をパターニングし、金属領域３１６′を形成し、引き続き、図２５に示すように、ｎ型ＭＩＳＦＥＴのゲート電極を構成する金属膜３１９およびゲート電極の抵抗を低減するための金属膜３２０を全面に堆積する。
金属膜３１９を構成する金属の種類もまた、仕事関数を考慮して決定すべきである。すなわち、ｎ型ＭＩＳＦＥＴの閾値を低くするためにはｎ＋ｐｏｌｙの仕事関数に近いものを採用するのがよく、純金属ではIVａ族の元素すなわちＴｉ、Ｚｒ、ＨｆおよびＶａ族の元素すなわち、Ｖ、Ｎｂ、ＴａおよびVIａ族の元素すなわちＣｒ、Ｍｏ、Ｗなどが好適である。また、仕事関数がこれらに近いもので、金属的なバンド構造を有する物質であれば、金属珪化物や金属窒化物、またはその他の化合物であってもよい。金属膜３１９もまた、仕事関数を制御するためのものであり、その膜厚は１〜２ｎｍ程度の非常に薄いものであってもかまわない。また、金属膜３２０は、シート抵抗が５Ω／□程度以下になる膜厚であることが好ましく、たとえばＷを用いた場合４０〜５０ｎｍ程度である。ここでは、金属膜３１９と金属膜３２０は別種の金属を用いているが、金属膜３１９で選択した金属が３２０と同程度以下の抵抗率を示し、さらにこの後行う工程に適合するものであれば、兼用してもかまわない。また、ｐ型ＭＩＳＦＥＴのゲート電極を構成する金属膜３１６とｎ型ＭＩＳＦＥＴのゲート電極を構成する金属膜３１９の堆積順序は加工の容易さや反応性などを考慮して逆にしてもかまわない。
また、このとき、エッチングマスク表層は、上記の残渣３１７″を除去する際のエッチングで除去されており、残りの部分のエッチングレートは速い。そのため、ゲート絶縁膜３１５をウェットエッチングに曝す時間は短くてすむ。なお、ＨｆＯ２、ＨｆＡｌＯｘ等の膜はＨＦを用いたウェットエッチングによりほとんどエッチングされないことが知られている。ＨｆＳｉＯｘに関してはＨＦによりエッチングされることが知られているが、堆積後の熱処理などを最適化することにより、ウェットエッチングのレートを非常に遅くすることが可能である。
次に、図２６に示すように、溝３１４の外部に堆積した絶縁膜３１５、ｐ型ＭＩＳＦＥＴのゲート電極を構成する金属膜３１６、ｎ型ＭＩＳＦＥＴのゲート電極を構成する金属膜３１９およびゲート電極の抵抗を低減するための金属膜３２０をＣＭＰ法などを用いて除去する。
このあと、通常の技術を用いて層間絶縁膜及び配線を形成し、ＭＩＳＦＥＴを完成する。
以上の第２の実施形態の方法によっても、第１の実施形態と同様、ｎ型ＭＩＳＦＥＴ、ｐ型ＭＩＳＦＥＴそれぞれの領域に金属領域を形成する際、表面に窒素を導入したエッチングマスクを用いることで、エッチングマスク形成時の残渣をＨＦを含む溶液で容易に速く除去し、エッチングマスクは削られ難くなる。このため、エッチングマスクに覆われた領域やゲート絶縁膜に与えるダメージは少なくて済む。特に、本実施形態のようにゲート電極を形成する際に段差の大きい構造においては、エッチングマスクの表面に窒素を導入してウェットエッチレートが表層と内部で違うエッチングマスクを適用する方法は残渣の除去のために有効である。
なお、本発明は上記実施形態に限定されることなく種々変形可能である。例えば、上記実施形態では本発明を金属ゲートを有するＭＩＳ型ＦＥＴの製造に適用した場合について示したが、これに限らず、シリコン窒化膜またはシリコン酸化膜をエッチングマスク材として用い、エッチングマスクを形成する際のエッチング残渣をウェットエッチングするような場合であれば適用可能である。
また、エッチング耐性を高めるためにシリコン窒化膜またはシリコン酸化膜の表面に窒素を導入する手法は、エッチングマスクに限らず、例えばサイドウォールとして形成されたシリコン窒化膜、オフセットスペーサーのシリコン窒化膜またはシリコン酸化膜等に適用することができる。
本発明の第１実施形態に係る方法を説明するための工程断面図。 本発明の第１実施形態に係る方法を説明するための工程断面図。 本発明の第１実施形態に係る方法を説明するための工程断面図。 本発明の第１実施形態に係る方法を説明するための工程断面図。 本発明の第１実施形態に係る方法を説明するための工程断面図。 本発明の第１実施形態に係る方法を説明するための工程断面図。 本発明の第１実施形態に係る方法を説明するための工程断面図。 本発明の第１実施形態に係る方法を説明するための工程断面図。 本発明の第１実施形態に係る方法を説明するための工程断面図。 本発明の第１実施形態に係る方法を説明するための工程断面図。 本発明の第１実施形態に係る方法を説明するための工程断面図。 本発明の第１実施形態に係る方法を説明するための工程断面図。 シリコン窒化膜またはシリコン酸化膜からなるエッチングマスク材の表面を窒化処理するためのプラズマ処理装置の一例を示す断面図。 プラズマ窒化処理したシリコン窒化膜のウェットエッチング時間とエッチング量との関係を示す図。 本発明の第２実施形態に係る方法を説明するための工程断面図。 本発明の第２実施形態に係る方法を説明するための工程断面図。 本発明の第２実施形態に係る方法を説明するための工程断面図。 本発明の第２実施形態に係る方法を説明するための工程断面図。 本発明の第２実施形態に係る方法を説明するための工程断面図。 本発明の第２実施形態に係る方法を説明するための工程断面図。 本発明の第２実施形態に係る方法を説明するための工程断面図。 本発明の第２実施形態に係る方法を説明するための工程断面図。 本発明の第２実施形態に係る方法を説明するための工程断面図。 本発明の第２実施形態に係る方法を説明するための工程断面図。 本発明の第２実施形態に係る方法を説明するための工程断面図。 本発明の第２実施形態に係る方法を説明するための工程断面図。 従来の方法を説明するための工程断面図。
符号の説明
２０１；半導体基板
２０２；素子分離領域
２０３；ｎ型ウェル
２０４；ｐ型ウェル
２０５；ゲート絶縁膜
２０６；ｐ型ＭＩＳＦＥＴのゲート電極を構成する金属膜
２０７；エッチングマスク材
２０７′；エッチングマスク
２０７″；残渣
２０８；レジストマスク
２０９；ｎ型ＭＩＳＦＥＴのゲート電極を構成する金属膜
２１０；ゲート電極の抵抗を低減するための金属膜
２１１；キャップ膜
２１２；レジストパターン
２１３；ｐ型ＭＩＳＦＥＴのゲート電極
２１４；ｎ型ＭＩＳＦＥＴのゲート電極
２１５；ｐ型ＭＩＳＦＥＴのエクステンション
２１６；ｎ型ＭＩＳＦＥＴのエクステンション
２１７；ゲート側壁
２１８；ｐ型ＭＩＳＦＥＴのソース・ドレイン
２１９；ｎ型ＭＩＳＦＥＴのソース・ドレイン
３０１；半導体基板
３０２；素子分離領域
３０３；ｎ型ウェル
３０４；ｐ型ウェル
３０５；シリコン酸化膜
３０６；ダミーゲート電極
３０７；ゲート側壁
３０８；ｐ型ＭＩＳＦＥＴのエクステンション
３０９；ｐ型ＭＩＳＦＥＴのソース／ドレイン
３１０；ｎ型ＭＩＳＦＥＴのエクステンション
３１１；ｎ型ＭＩＳＦＥＴのソース／ドレイン
３１２；シリコン窒化膜
３１３；層間絶縁膜
３１４；溝
３１５；ゲート絶縁膜
３１６；ｐ型ＭＩＳＦＥＴのゲート電極を構成する金属膜
３１７；エッチングマスク材
３１７′；エッチングマスク
３１７″；残渣
３１８；レジストマスク
３１９；ｎ型ＭＩＳＦＥＴのゲート電極を構成する金属膜
３２０；ゲート電極の抵抗を低減するための金属膜

Claims (7)

  1. 半導体基板にエッチング対象膜を形成する工程と、
    前記エッチング対象膜の上にシリコン窒化膜またはシリコン酸化膜を形成する工程と、
    前記シリコン窒化膜またはシリコン酸化膜の表面に窒素を導入する工程と、
    前記シリコン窒化膜またはシリコン酸化膜を選択的にエッチング除去してエッチングマスクとする工程と、
    前記シリコン窒化膜またはシリコン酸化膜のエッチング残渣をウェットエッチングにより除去する工程と、
    前記エッチングマスクを介してエッチング対象膜をウェットエッチングする工程と、
    前記エッチングマスクを除去する工程とを有することを特徴とする半導体装置の製造方法。
  2. 半導体基板中に素子分離領域と第１導電型の領域と第２導電型の領域を形成する工程と、
    前記半導体基板全面にゲート絶縁膜を堆積する工程と、
    基板の全面に第１の金属膜を形成する工程と、
    基板の全面にシリコン窒化膜またはシリコン酸化膜を堆積する工程と、
    シリコン窒化膜またはシリコン酸化膜の表面に窒素を導入する工程と、
    前記第１導電型領域のゲート電極を形成する領域を被覆するように前記シリコン窒化膜またはシリコン酸化膜からなる領域を形成する工程と、
    前記第２の導電型領域に残存した前記シリコン窒化膜またはシリコン酸化膜をウェットエッチングにより除去する工程と、
    前記シリコン窒化膜またはシリコン酸化膜からなる領域外に露出した第１の金属膜をウェットエッチングで除去し、ゲート絶縁膜を露出させる工程と、
    前記第１導電型領域のゲート電極を形成する領域を被覆するように形成した前記シリコン窒化膜またはシリコン酸化膜からなる領域を除去する工程と、
    第１の金属膜表面およびゲート絶縁膜を被覆して基板全面に第２の金属膜を形成する工程と、
    第１の金属膜と第２の金属膜と第３の金属膜とをパターニングし、ゲート電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。
  3. シリコン窒化膜またはシリコン酸化膜は、ＨＣＤ（Ｈｅｘａ Ｃｈｌｏｒｏ Ｄｉｓｉｌａｎｅ）をシリコン原料として堆積したものであることを特徴とする、請求項１または請求項２に記載の半導体装置の製造方法。
  4. シリコン窒化膜またはシリコン酸化膜の表面に窒素を導入する工程はプラズマ窒化により行うことを特徴とする、請求項１から請求項３のいずれか１項に記載の半導体装置の製造方法。
  5. シリコン窒化膜またはシリコン酸化膜の表面に窒素を導入する工程はイオン注入により行うことを特徴とする、請求項１から請求項３のいずれか１項に記載の半導体装置の製造方法。
  6. シリコン窒化膜またはシリコン酸化膜の表面に窒素を導入する工程は窒素を含む気体中での加熱処理により行うことを特徴とする、請求項１から請求項３のいずれか１項に記載の半導体装置の製造方法。
  7. シリコン窒化膜またはシリコン酸化膜の表面をプラズマ窒化処理して表面に窒素を導入し、表面でウェットエッチングレートが低く、内部で高いエッチングレートに傾斜をもったシリコン窒化膜またはシリコン酸化膜の表面処理方法。
JP2005275594A 2005-09-22 2005-09-22 半導体装置の製造方法 Expired - Fee Related JP4854245B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005275594A JP4854245B2 (ja) 2005-09-22 2005-09-22 半導体装置の製造方法
US11/523,566 US7622340B2 (en) 2005-09-22 2006-09-20 Method for manufacturing semiconductor device
TW095134967A TW200731410A (en) 2005-09-22 2006-09-21 Manufacturing method of semiconductor apparatus and surface processing method of SiN and SiO2 film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005275594A JP4854245B2 (ja) 2005-09-22 2005-09-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007088238A true JP2007088238A (ja) 2007-04-05
JP4854245B2 JP4854245B2 (ja) 2012-01-18

Family

ID=37884751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005275594A Expired - Fee Related JP4854245B2 (ja) 2005-09-22 2005-09-22 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US7622340B2 (ja)
JP (1) JP4854245B2 (ja)
TW (1) TW200731410A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010573A (ja) * 2008-06-30 2010-01-14 Hitachi High-Technologies Corp 半導体加工方法
JP2017504205A (ja) * 2013-12-31 2017-02-02 日本テキサス・インスツルメンツ株式会社 ＴｉＮゲートを備えた高ｋ／金属ゲートＣＭＯＳトランジスタ

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090267349A1 (en) 2008-04-23 2009-10-29 Spitzauer Michael P Production Processes, Systems, Methods, and Apparatuses
US8058119B2 (en) 2008-08-27 2011-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Device scheme of HKMG gate-last process
US7927943B2 (en) * 2008-09-12 2011-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for tuning a work function of high-k metal gate devices
US8980706B2 (en) * 2008-09-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Double treatment on hard mask for gate N/P patterning
US7871915B2 (en) * 2008-09-26 2011-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming metal gates in a gate last process
US8222132B2 (en) * 2008-11-14 2012-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Fabricating high-K/metal gate devices in a gate last process
JP5329294B2 (ja) * 2009-04-30 2013-10-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20110042728A1 (en) * 2009-08-18 2011-02-24 International Business Machines Corporation Semiconductor device with enhanced stress by gates stress liner
JPWO2011033987A1 (ja) * 2009-09-17 2013-02-14 東京エレクトロン株式会社 成膜方法、半導体素子の製造方法、絶縁膜および半導体素子
TWI536451B (zh) * 2010-04-26 2016-06-01 應用材料股份有限公司 使用具金屬系前驅物之化學氣相沉積與原子層沉積製程之ｎ型金氧半導體金屬閘極材料、製造方法及設備
JP2012099517A (ja) * 2010-10-29 2012-05-24 Sony Corp 半導体装置及び半導体装置の製造方法
KR20120051915A (ko) * 2010-11-15 2012-05-23 삼성전자주식회사 반도체 소자 제조 방법
JP5660205B2 (ja) * 2011-04-25 2015-01-28 東京エレクトロン株式会社 成膜方法
FR2979166A1 (fr) * 2011-08-16 2013-02-22 St Microelectronics Crolles 2 Procede de fabrication d'un transistor mos
US8772114B2 (en) * 2012-03-30 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate semiconductor device and method of fabricating thereof
US9385044B2 (en) * 2012-12-31 2016-07-05 Texas Instruments Incorporated Replacement gate process
CN104217954A (zh) * 2013-06-05 2014-12-17 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068701A (ja) * 2001-08-08 2003-03-07 Huabang Electronic Co Ltd 窒化ケイ素のウェットエッチング率を減少させる方法
JP2003100868A (ja) * 2001-09-27 2003-04-04 Toshiba Corp 半導体装置およびその製造方法
JP2005142539A (ja) * 2003-10-17 2005-06-02 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2007035740A (ja) * 2005-07-25 2007-02-08 Tokyo Electron Ltd 成膜方法、成膜装置及び記憶媒体

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4252749B2 (ja) * 2001-12-13 2009-04-08 忠弘 大見 基板処理方法および基板処理装置
US20030153149A1 (en) * 2002-02-08 2003-08-14 Zhong Dong Floating gate nitridation
US7122222B2 (en) * 2003-01-23 2006-10-17 Air Products And Chemicals, Inc. Precursors for depositing silicon containing films and processes thereof
US7524707B2 (en) * 2005-08-23 2009-04-28 Freescale Semiconductor, Inc. Modified hybrid orientation technology
TWI267926B (en) * 2005-09-23 2006-12-01 Ind Tech Res Inst A new method for high mobility enhancement strained channel CMOS with single workfunction metal-gate
US7465669B2 (en) * 2005-11-12 2008-12-16 Applied Materials, Inc. Method of fabricating a silicon nitride stack
US20070129273A1 (en) * 2005-12-07 2007-06-07 Clark Philip G In situ fluoride ion-generating compositions and uses thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068701A (ja) * 2001-08-08 2003-03-07 Huabang Electronic Co Ltd 窒化ケイ素のウェットエッチング率を減少させる方法
JP2003100868A (ja) * 2001-09-27 2003-04-04 Toshiba Corp 半導体装置およびその製造方法
JP2005142539A (ja) * 2003-10-17 2005-06-02 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2007035740A (ja) * 2005-07-25 2007-02-08 Tokyo Electron Ltd 成膜方法、成膜装置及び記憶媒体

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010573A (ja) * 2008-06-30 2010-01-14 Hitachi High-Technologies Corp 半導体加工方法
TWI485771B (zh) * 2008-06-30 2015-05-21 Hitachi High Tech Corp Semiconductor processing methods
JP2017504205A (ja) * 2013-12-31 2017-02-02 日本テキサス・インスツルメンツ株式会社 ＴｉＮゲートを備えた高ｋ／金属ゲートＣＭＯＳトランジスタ

Also Published As

Publication number Publication date
JP4854245B2 (ja) 2012-01-18
TW200731410A (en) 2007-08-16
US20070066077A1 (en) 2007-03-22
US7622340B2 (en) 2009-11-24
TWI369736B (ja) 2012-08-01

Similar Documents

Publication Publication Date Title
JP4854245B2 (ja) 半導体装置の製造方法
JP4767946B2 (ja) 異なるゲート誘電体を用いたｎｍｏｓ及びｐｍｏｓトランジスタを具備する相補型金属酸化物半導体集積回路
JP5090173B2 (ja) 高誘電率ゲート誘電体層及びシリサイドゲート電極を有する半導体デバイスの製造方法
JP4994585B2 (ja) シリサイド化された電極を有する半導体装置の製造方法及び該半導体装置
US8765586B2 (en) Methods of forming metal silicide regions on semiconductor devices
JP2005167251A (ja) Ｃｍｏｓトランジスタの製造方法
US6794252B2 (en) Method and system for forming dual work function gate electrodes in a semiconductor device
JP2009033032A (ja) 半導体装置及び半導体装置の製造方法
JP2007165558A (ja) 半導体装置およびその製造方法
US20080164531A1 (en) Dual interlayer dielectric stressor integration with a sacrificial underlayer film stack
KR20210130237A (ko) 반도체 소자를 위한 금속 규화물을 선택적으로 형성하는 방법
JP2008103613A (ja) 半導体装置及びその製造方法
KR20090076937A (ko) 선택적인 실리사이드 형성 방법 및 전자 회로
JP2007305892A (ja) 金属膜のエッチング方法及び半導体装置の製造方法
US7709911B2 (en) Semiconductor device having silicide transistors and non-silicide transistors formed on the same substrate and method for fabricating the same
US9054210B2 (en) Method of fabricating semiconductor device
WO2009101763A1 (ja) 半導体装置及びその製造方法
JP2010040710A (ja) 半導体装置及びその製造方法
TW201214575A (en) Metal gate transistor and method for fabricating the same
KR100881736B1 (ko) 반도체 소자의 제조방법
KR100630769B1 (ko) 반도체 소자 및 그 소자의 제조 방법
KR20120012699A (ko) 게이트 구조물 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
KR100588780B1 (ko) 반도체 소자의 제조 방법
CN108346577B (zh) 半导体器件及其制造方法
KR100546059B1 (ko) 반도체 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111025

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111025

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees