KR20090076937A - 선택적인 실리사이드 형성 방법 및 전자 회로 - Google Patents

선택적인 실리사이드 형성 방법 및 전자 회로 Download PDF

Info

Publication number
KR20090076937A
KR20090076937A KR1020097008635A KR20097008635A KR20090076937A KR 20090076937 A KR20090076937 A KR 20090076937A KR 1020097008635 A KR1020097008635 A KR 1020097008635A KR 20097008635 A KR20097008635 A KR 20097008635A KR 20090076937 A KR20090076937 A KR 20090076937A
Authority
KR
South Korea
Prior art keywords
layer
region
metal
silicide formation
selective
Prior art date
Application number
KR1020097008635A
Other languages
English (en)
Inventor
에릭 게리트센
베로니크 드-종게
스르디안 코르딕
Original Assignee
엔엑스피 비 브이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔엑스피 비 브이 filed Critical 엔엑스피 비 브이
Publication of KR20090076937A publication Critical patent/KR20090076937A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823443—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 명세서에는 반도체 웨이퍼 상의 선택적인 실리사이드 형성 방법이 제공되며, 이 방법에서 SiProt 마스크(10, 16, 22)의 도포에 앞서 전체 웨이퍼 위에 금속층(12)이 증착되어 마스크(10, 16, 22)의 임의의 에칭이 실리콘 웨이퍼의 임의의 표면 악화를 발생시키지 않도록 한다.

Description

선택적인 실리사이드 형성 방법 및 전자 회로{SILICIDE FORMATION ON A WAFER}
본 발명은 반도체 웨이퍼 상의 실리사이드의 선택적인 형성 방법에 관한 것이다.
MOS 트랜지스터는 반도체 디바이스의 중요한 구성요소이며 MOS 트랜지스터의 게이트의 전기적 성능은 이러한 디바이스의 품질에 직접적인 영향을 미친다. MOS 트랜지스터의 게이트 영역은 전형적으로 주 전도층으로서 다결정질 실리콘(폴리실리콘) 층 또는 비결정질 실리콘 층을 포함하며, 때때로 주 전도층 상에 적층된 실리사이드 층, 예로서 코발트(Co) 실리사이드 층 또는 티타늄(Ti) 실리사이드 또는 니켈(Ni) 실리사이드를 포함한다. 유사하게, MOS 트랜지스터의 소스 및 드레인 액티브 영역은 전형적으로 실리사이드 층으로 커버될 수 있는 도핑된 실리콘 층을 포함한다. 이러한 실리사이드 층은 우수나 저항 콘택트를 제공하며, 그에 따라 MOS 트랜지스터의 층 저항을 감소시키고 MOS 트랜지스터가 결합되는 반도체 디바이스의 동작 속도를 증가시킨다.
집적 회로의 일부 트랜지스터의 콘택트 저항을 감소시키고 보다 높은 콘택트 저항을 유지함으로써 다른 트랜지스터들을 정전기적 방전으로부터 보호하는 것이 요구되는 다수의 애플리케이션이 존재한다. 따라서, 콘택트 저항이 감소되는 것이 요구되는 것과 관련하여 트랜지스터의 게이트, 드레인 및/또는 소스 영역을 선택적으로 실리사이드화하고, 실리사이드되지 않은 다른 트랜지스터의 상응하는 영역을 남겨두어 액티브(50) 및 폴리실리콘 영역 모두의 보다 높은 콘택트 및 시트 저항을 유지시키는 것이 바람직하다.
일부 알려진 방법에서, 마스크는 전형적으로 실리사이드되지 않는 영역 상에 실리사이드가 형성되는 것을 막도록 사용된다. 이러한 마스크는 한편으로는 TEOS(Tetraethly Orthosilicate)로부터 CVD(화학적 증착)에 의해 획득된 실리콘 이산화물(SiO2)의 층과 같은 산화물 층을 포함하고, 다른 한편으로는 실리콘 질화물(Si3N4)의 층과 같은 질화물 층을 포함하는 적층으로부터 형성될 수 있다. 이러한 마스크는 당업계에서 Si-Protect 또는 "SiProt" 마스크로서 알려져 있다. 실리사이드는 이러한 마스크에 의해 보호된 웨이퍼의 영역 상에 형성되지 않는다.
그러나 전술된 방법과 관련하여 다수의 단점이 존재한다. 마스크의 형성은 열적 버짓을 필요로 하며 이는 90nm의 접합 및 보다 작은 기술과 매우 호환적이지 못하다. 또한, 이것은 MOS 트랜지스터 내에 스트레스를 발생시킨다. 마지막으로, 이것은 비교적 다수의 단계를 필요로 하며, 특히 SiO2 정지 층을 제거하기 위해 코발트(Co)의 증착 이전의 환원 단계를 필요로 하고, 이는 STI(Shallow Trench Isolation) 트렌치의 바람직하지 않은 할로윙-아웃(hollowing-out)을 발생시킨다.
미국 특허출원 공개번호 US2005/64638 는 전술된 단점을 완화하기 위해 웨이퍼 상의 실리사이드의 선택적인 형성을 위한 방법을 기술한다. 제안된 방법은 a) 실리사이드되지 않을 영역의 상단 상에 레지스트 층을 형성하고, b) 레지스트 층을 통해 이온을 주입하고, c) 레지스트 층을 제거하고, d) 슬라이스 상에 금속층을 증착하고(금속은 실리콘과 열반응을 통해 실리사이드를 형성함), 단계 d) 중에 증착된 금속을 실리사이드화하기에 적합한 열처리를 수행하며, f) 단계 e)의 열처리에 반응하지 않는 금속을 제거하는 단계들을 포함한다.
그러나, 이러한 프로세스 플로우에서, SiProt 마스크(레지스트 층)는 실리사이드화가 요구되는 영역에서 에칭되고, 따라서 이러한 영역이 바람직하지 않은 표면 열화를 발생시킬 수 있는 에칭 프로세스에 의한 침범에 대해 취약하게 한다.
따라서, SiProt 층의 에칭 중에 실리사이드되는 영역에 대한 손상을 방지하는, 웨이퍼 상의 선택적인 실리사이드의 형성을 위한 방법이 제공된다.
본 발명에 따르면, 실리사이드가 형성되는 제 1 영역과 실리사이드가 형성되지 않는 제 2 영역을 포함하는 반도체 웨이퍼 상의 선택적인 실리사이드 형성 방법이 제공되며, 이 방법은,
a) 제 1 영역 및 제 2 영역 위에 웨이퍼 상의 금속층을 증착하는 단계와,
b) 금속층 위에 마스크 층을 도포하는 단계와,
c) 실리사이드화(silicidation) 프로세스를 수행하는 단계를 포함하되,
마스크 층은 제 1 영역 내의 금속만이 실리사이드화 프로세스에 노출되도록 패터닝된다.
따라서, 금속층이 마스크 층 이전에 증착되기 때문에, 웨이퍼 표면은 침범받지 않으며 결과적으로 임의의 마스크의 에칭에 의해 열화되지 않는다.
예시적인 일 실시예에서, 마스크층은 반도체 웨이퍼의 제 2 영역 내의 금속층만을 노출시키도록 패터닝되어, 금속층의 노출된 부분이 실리사이드화 프로세스의 수행에 앞서 (바람직하게는 습식 또는 건식 에칭을 통해) 제거된다. 바람직하게는 선택적인 에칭 프로세스가 이어서 수행되어 임의의 무반응 금속을 제거한다.
다른 예시적인 실시예에서, 마스크층은 제 1 영역 내의 금속만을 노출시키도록 패터닝되며, 이어서 실리사이드화 프로세스의 수행에 앞서 비결정질 실리콘 캡이 제 1 및 제 2 영역 위에 증착된다. 이러한 경우에, 마스크 층은 건식 에칭을 통해 패터닝될 수 있으며, 비결정질 실리콘 캡은 바람직하게는 대략 100-150℃의 비교적 저온에서 증착된다. 다시, 실리사이드화 프로세스 후에 바람직하게는 선택적 에칭 프로세스가 수행되어 잔여의 또는 무반응 재료를 제거한다. 일 실시예에서 유전층이 마스크 층의 증착에 앞서 증착될 수 있으며, 유전층을 에칭하는 데에 사용되는 마스크 층은 실리사이드화 프로세스에 노출되지 않을 영역 내의 유전층만을 남겨둔다.
금속층은 실리사이드될 수 있는 임의의 적절한 금속을 포함할 수 있음을 이해할 것이며, 이것은 Co, Ni, Ti 등을 포함하지만 이것으로 제한되지는 않는다. 유사하게, 마스크는 산화물, 질화물, 탄화물 또는 비결정질 탄소 또는 이들의 조합을 포함하는 임의의 적절한 재료를 포함할 수 있지만, 이것으로 제한되지는 않는다.
본 발명의 이러한 측면과 다른 측면들이 본 명세서에 기술된 실시예를 참조로 하여 명백해질 것이다.
도 1은 웨이퍼 상의 선택적인 실리사이드의 형성을 위한 종래 기술에 따른 방법의 프로세스 플로우의 주요한 단계들을 개략적으로 도시한 도면,
도 2는 웨이퍼 상의 선택적인 실리사이드의 형성을 위한 본 발명의 제 1 예시적인 실시예에 따른 방법의 프로세스 플로우의 주요한 단계들을 개략적으로 도시한 도면,
도 3은 웨이퍼 상의 선택적인 실리사이드의 형성을 위한 본 발명의 제 2 예시적인 실시예에 따른 방법의 프로세스 플로우의 주요한 단계들을 개략적으로 도시한 도면,
도 4는 웨이퍼 상의 선택적인 실리사이드의 형성을 위한 본 발명의 제 3 예시적인 실시예에 따른 방법의 프로세스 플로우의 주요한 단계들을 개략적으로 도시한 도면.
본 발명의 실시예는 첨부된 도면을 참조로 하여 예시로서 기술될 것이다.
도면의 도 1과 앞서 설명된 바를 참조하면, 종래 기술에 따른 프로세스 플로우에서, 먼저 (1a) 전체 웨이퍼가 산화물, 질화물 또는 종래 기술과 관련하여 전술된 유형의 적층을 포함하는 SiProt 층(10)으로 커버된다. 영역(A)은 실리사이드될 영역이고 영역(B)는 실리사이드되지 않을, I/O 트랜지스터를 나타낸다. SiProt 층(10)은 (1b) 습식 에칭, 건식 에칭 또는 이들의 조합에 의해 실리사이드될 영역에서 에칭된다. 실제로, 실리사이드될 영역은 웨이퍼 표면의 90-99%를 형성한다. 다음으로, 웨이퍼가 습식 에칭, 건식 에칭, 화학적 에칭, 반응성 에칭 또는 물리적 에칭(스퍼터에칭)과 같은 임의의 적절한 방법에 의해 정화되고, (1c) 금속층(12)이 전체 웨이퍼 위에 증착된다. 마지막으로, 열처리(어닐링)가 수행되어 (1d) 실리사이드(14)가 SiProt 층(10)에 의해 보호되지 않는 영역에서 생성되도록 하고 이어서 선택적인 에칭 프로세스가 수행되어 임의의 무반응 금속을 제거한다.
위에서 기술된 바와 같이, 도 1을 참조하여 설명 및 기술된 프로세스 플로우에서, 실리사이드될 영역 내에서의 SiProt 제거는 (결함 및 잔여물을 통해) 이러한 영역으 Si 표면을 열화시킨다. 이것이 전용 정화 프로세스가 요구되는 이유이지만, 불균일한 실리사이드화(스파이킹(spiking))로 인한 산출 손실이 여전히 발생하고, 이것은 증가된 접합 누설 또는 실리사이드 침해를 발생시킨다.
이러한 단점은, 금속 증착 단계를 먼저 수행한 다음 사전 결정된 위치에서의 금속에 대한 실리사이드 형성을 방지하고 마지막으로 실리사이드화 단계를 수행함으로써, 본 발명에 의해 극복된다.
도면의 도 2를 참고하면, 본 발명의 예시적인 제 1 실시예에 따른 방법에서, 먼저 (2a) 전체 웨이퍼 위에 금속 층(예로서, Co, Ni, Ti 등)(12)이 증착되고(예로서, 50-200Å으로), 실리사이드될 영역(A)과 실리사이드되지 않는 영역(B) 모두를 커버한다. 다음으로, (2b) 하드마스크(예로서, 산화물/질화물/탄화물)(16)가 금속층(12) 위에 증착되어 패터닝이 실리사이드되지 않는 영역(B) 내의 하드마스크(16)를 제거하도록 수행된다. 마지막으로, 금속층이 남아있는 영역 내에 형성될 실리사이드(14)를 발생시키도록 실리사이드화 어닐링이 수행되기 이전에, 금속층(12)은 실리사이드되지 않을 영역으로부터 금속층을 제거하도록 습식 또는 건식 에칭을 통해 패터닝되며 하드마스크가 실리사이드될 영역(A)으로부터 제거되고, (2d) 무반응 금속이 제거된다.
따라서 제안된 방법에서, SiProt 패터닝은 바람직하게는 습식 에칭에 의해 매우 얇은(전형적으로는 5 내지 30nm) 금속층을 제거함으로써 수행된다. 제안된 새로운 프로세스 플로우의 주요한 장점 중 하나는 SiProt 패터닝이 I/O 트랜지스터 영역(B)으로 제한되며, 이것은 디바이스의 총 누설에 보다 적은 기여를 한다(실리사이드될 영역은 웨이퍼 표면의 약 90-99%를 형성하는 반면, 보호될 영역(입력/출력 트랜지스터)은 약 1-10%를 형성한다). 또한, 보호되는 영역은 종래 기술의 구성에서의 결함과 관련된 SiProt에 의해 발생되는 어떠한 실리사이드화 문제도 겪지 않는다(즉, 접합 누설 증가를 발생시키는 스파이킹 및 실리사이드화 침해).
도면의 도 3을 참조하면, 본 발명의 예시적인 제 2 실시예에 따른 방법에서, (3a) 실리사이드될 영역(A) 및 실리사이드되지 않을 영역(B)을 나타내는 두 개의 종래의 구조로 시작하여, (3b) 제 1 금속층(12)(예로서, Co, Ni, Ti 등)이 다시 전 체 웨이퍼 위에 증착된다. 다음으로, SiProt 층(10)이 금속층(12) 위에 증착된다. SiProt 층10)은 산화물, 질화물, 탄화물 또는 비결정질 탄소 층, 또는 이들의 조합을 포함할 수 있다. 그 다음 SiProt 층(10)은 (3d) 바람직하게는 건식 에칭에 의해 패터닝되어, SiProt 층을 영역(A)으로부터 제거하고 원래의 스페이서 위의 잔여 스페이서를 남겨두며, 실리사이드되지 않을 영역(B) 내의 SiProt 층(10)을 남겨둔다. SiProt 층과 에칭은 하단의 실리콘 및 접합과 상호작용하지 않으며, 따라서 이러한 프로세스 중에 실리콘 표면의 열화를 방지함을 이해할 것이다.
다음 단계에서 (3e) 희생 비결정질 실리콘 캡(30)이 웨이퍼의 전체 표면 위에 증착된다. 이러한 증착은 100℃ 이하의 비교적 저온에서 발생한다(예로서, SiH4 기기반의 PECVD, 또는 PVD와 같은 그외의 기술). 단계(3f)에서, 실리사이드화 어닐링 프로세스가 수행된다. 도핑되지 않은 비결정질 실리콘을 갖는 금속의 반응률은 도핑된 결정질 실리콘보다 훨씬 빠르다. 두 개의 서로 다른 위상 및 두께의 실리사이드가 보호되지 않은 영역(A, B, C) 및 SiProt 보호 영역(a, b, c) 상에 형성된다. 두께 및 위상에서의 차는 어닐링 프로세스의 온도/시간 설정에 의해 조절될 수 있다. 비보호 및 SiProt 보호된 영역 상의 실리사이드의 서로 다른 두께 및 위상의 형성은 실리콘-리치(silicon-rich) 안정 실리사이드(14)의 형성이 도핑되지 않은 비결정질 실리콘의 반응으로부터 형성되고, 얇은 실리콘-푸어(silicon-poor) 상태(Msi와 같은) 또는 비안정적 고용체(예로서, MxSiy) 실리사이드(32)가 도핑된 결정질의 실리콘으로부터 형성되도록 한다. 이것은 후속하는 보호 영역으로부터 후자 의 유형의 실리사이드의 선택적인 제거를 허용한다.
마지막으로, (3g) 실리콘 캡과 SiProt 층이 제거되고(SiProt 층과 같은 비결정질 탄소의 경우에, 리프트-오프(lift-off)에 의해 수행될 수 있다), (3h) 에칭될(예로서 건식 에칭에 의해) 무반응 금속의 영역(12)은 얇은 불안정 실리사이드와 함께 남겨둔다.
따라서, 종래 기술과 관련된 전술된 단점은 금속 증착 단계 후에 SiProt 층을 증착함으로써 극복된다. 따라서, (에칭에 의해) SiProt 층이 패터닝되었을 때, 하단의 실리콘은 열화되지 않으며, 즉 잔여물이 존재하지 않고, 에칭 또는 정화 프로세스(전형적으로는 스퍼터에칭)의 필요성으로 인한 Si 결함이 존재하지 않으며, 실리사이드화가 향상되고 접합 누설이 감소되어 USJ(ultra-shallow junctions) 또는 SOI와 특히 양립할 수 있는 프로세스를 형성한다. 제안된 방법의 기본 컨셉은 금속층의 최상단 상에 희생 비결정질 Si 캡의 증착을 포함하고, 캡과 하단 금속 사이에 SiProt 층을 위치시키는 것을 포함한다. 희생 Si 캡은 SD 접합으로부터 감소된 실리콘 소비를 나타내며, 그에 따라 USJ 및 SOI와의 호환성을 추가로 개선한다.
상승(elevated) 실리사이드화로서 알려진 다른 프로세스 플로우에서, 제 1 선택적 에피(에피택셜) 실리콘 성장 프로세스는 소스 및 드레인 상에 추가적인 실리콘 층을 성장시키도록 상승된 온도에서(전형적으로는 600℃보다 높은 온도) 수행된다. 다음으로, 금속층이 전체 웨이퍼 위에 증착되고, 실리사이드화 어닐링이 수행되어 실리사이드가 실리콘 층과 접촉하는 금속 영역에서 형성된다. 그 다음 무반응 금속이 선택적으로 에칭된다. 그러나, 고온이 사용되었기 때문에, 접합 프로파 일이 열화되고, 이것은 명확하게 바람직하지 못한 것이다. 또한, 에피 성장 프로세스의 요구되는 선택권이 획득되기 쉽지 않으며, 이것은 격리 영역(스페이서/STI)에 대해 단락의 위험을 발생시킨다.
도면의 도 4를 참조하면, 이러한 추가적인 문제가 본 발명의 예시적인 제 3 실시예에 따른 방법을 통해 해결되며, 선택적인 에피택셜 실리콘 성장과 관련된 단점 없이 공동 상승 소스-드레인 구조의 특정한 하나의 이득, 즉 접합에 대한 실리콘 소비의 감소를 획득하는 것을 가능케 한다. (4a) 소스-드레인 구조로 시작하여, (4b) 본 발명의 예시적인 제 1 실시예에 따른 방법에서와 같이 제 1 금속층(12)이 웨이퍼의 전체 표면 위에 증착된다. 다음으로, (4c) 유전체 재료(산화물 또는 질화물)의 층(18)이 금속층(12) 위에 증착되며, 아래에서 유전체 재료의 층(18)은 하드마스크로 지칭된다. 그 다음 바람직하게는 (4d) 역 액티브 마스크(22) 및 실리사이드화가 필요하지 않은 액티브 영역을 나타내기 위한 추가의 설계 층을 사용하여 (4e) 실리사이드될 영역으로부터 하드마스크를 제거하지만 STI 보호 영역과 원래의 스페이서 위의 잔여 스페이서를 남겨두는 건식 에칭 프로세스를 통해 하드마스크(18)가 패터닝된다. 다음으로, (4f) 비교적 저온에서 비결정질 실리콘 층(24)이 증착되고, (4g) 실리사이드화 어닐링 프로세스가 수행되어 비결정질 실리콘 층(24)이 실리사이드될 영역 내의 금속(12)과 반응하여 이러한 영역 내에 실리사이드(14)를 형성하도록 한다. 마지막으로, (4h) 무반응 실리콘, 유전체 및 금속의 선택적인 습식 에칭이 수행된다.
(접합으로부터 유래하지 않은 실리콘을 공급하기 위한)희생 실리콘이 금속 증착 이전에 증착되는 종래의 상승 소스-드레인 구조와 반대로, 전술된 예시적인 제 3 실시예에서는, 희생 실리콘이 금속 증착 후에 증착된다.
비결정질 실리콘 층이 비교적 저온에서(예로서, PECVD는 150℃ 이하, PVD는 100℃ 이하) 증착되기 때문에, 접합 열화가 존재하지 않는다. 또한, 실리사이드화 프로세스 중에 소비되는 배부분의 Si는 비결정질 실리콘 캡으로부터의 것이며, 오직 적은 양의 실리콘만이 접합 영역으로부터 소비되고, 이는 도핑된 결정질 실리콘이 도핑되지 않은 비결정질 실리콘-캡보다 훨씬 느린 속도로 금속층과 반응하기 때문이다. 예시적인 제 3 실시예는 특정 단계가 사용되어 격리 영역(STI 또는 LOCOS) 위에 형성되지 않는, 전술된 예시적인 제 2 실시예의 전체 통합된 버전으로 확장된다.
전술된 실시예가 본 발명을 제한하기 위해 설명된 것은 아니며, 당업자는 첨부된 특허청구범위에 의해 규정되는 본 발명의 범주로부터 벗어나지 않는 한 다수의 다른 실시예들이 설계할 수 있을 것이다. 특허청구범위에서, 괄호 안의 임의의 참조번호가 청구범위를 제한하는 것으로 해석되어서는 안된다. "포함하는" 및 "포함한다" 등의 표현은 임의의 특허청구범위 또는 전체 명세서에 나열되지 않은 소자 또는 단계의 존재를 제외시키는 것은 아니다. 단수의 소자를 지칭하는 것이 그러한 복수 개의 소자가 존재함을 부정하는 것은 아니며 그 역도 마찬가지이다. 소정의 측정법이 서로 다른 종속항에 서로 기재되었다는 단순한 사실이 그러한 측정법의 조합이 바람직하게 사용될 수 없음을 나타내는 것은 아니다.

Claims (8)

  1. 실리사이드가 형성될 하나 이상의 제 1 영역(A)과 실리사이드가 형성되지 않을 하나 이상의 제 2 영역(B)을 포함하는 반도체 웨이퍼 상의 선택적인 실리사이드 형성 방법으로서,
    a) 상기 웨이퍼 상에서 상기 제 1 영역(A) 및 상기 제 2 영역(B) 위에 금속층(12)을 증착하는 단계와,
    b) 상기 금속층(12) 위에 마스크 층(16, 10, 22)을 도포하는 단계와,
    c) 실리사이드화(silicidation) 프로세스를 수행하는 단계를 포함하되,
    상기 마스크 층(10, 16, 22)은 상기 하나 이상의 제 1 영역(A) 내의 금속만이 상기 실리사이드화 프로세스에 노출되도록 패터닝되는
    선택적인 실리사이드 형성 방법.
  2. 제 1 항에 있어서,
    상기 마스크 층(16)은 상기 반도체 웨이퍼의 상기 하나 이상의 제 2 영역(B) 내의 금속층(12)만이 노출되도록 패터닝되고, 그 후에 상기 금속층(12)의 노출된 부분은 상기 실리사이드화 프로세스의 수행에 앞서 제거되는
    선택적인 실리사이드 형성 방법.
  3. 제 2 항에 있어서,
    후속적으로 선택적인 에칭 프로세스를 수행하여 임의의 무반응 금속을 제거하는
    선택적인 실리사이드 형성 방법.
  4. 제 1 항에 있어서,
    상기 마스크 층(10, 22)은 상기 하나 이상의 제 1 영역 내의 금속층만을 노출시키도록 패터닝되고, 그 후에 비결정질 실리콘 캡(30, 24)이 상기 실리사이드화 프로세스의 수행에 앞서 상기 제 1 및 제 2 영역 위에 증착되는
    선택적인 실리사이드 형성 방법.
  5. 제 4 항에 있어서,
    상기 마스크 층(10)은 건식 에칭에 의해 패터닝되고, 상기 비결정질 실리콘 캡(30)은 상대적으로 저온에서 증착되는
    선택적인 실리사이드 형성 방법.
  6. 제 5 항에 있어서,
    상기 실리사이드화 프로세스 후에 선택적인 에칭 프로세스가 수행되어 임의의 잔여 또는 무반응 재료를 제거하는
    선택적인 실리사이드 형성 방법.
  7. 제 4 항에 있어서,
    상기 마스크 층(22)의 도포에 앞서 상기 금속층(12) 위에 유전층(18)이 증착되며, 상기 마스크 층(22)은 상기 마스크 층을 제거하기에 앞서 상기 하나 이상의 제 1 영역(A)에서 상기 유전층(18)을 노출시키도록 패터닝되는
    선택적인 실리사이드 형성 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 따른 방법을 포함하는 프로세스에 의해 제조된 전자 회로.
KR1020097008635A 2006-09-29 2007-09-26 선택적인 실리사이드 형성 방법 및 전자 회로 KR20090076937A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP06301001.1 2006-09-29
EP06301001 2006-09-29

Publications (1)

Publication Number Publication Date
KR20090076937A true KR20090076937A (ko) 2009-07-13

Family

ID=39135278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097008635A KR20090076937A (ko) 2006-09-29 2007-09-26 선택적인 실리사이드 형성 방법 및 전자 회로

Country Status (7)

Country Link
US (1) US9379020B2 (ko)
EP (1) EP2074652B1 (ko)
KR (1) KR20090076937A (ko)
CN (1) CN101517730B (ko)
AT (1) ATE509369T1 (ko)
TW (1) TW200832527A (ko)
WO (1) WO2008038237A2 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009052511A2 (en) * 2007-10-18 2009-04-23 Belano Holdings, Ltd. Mono-silicon solar cells
US10109534B2 (en) * 2014-03-14 2018-10-23 Applied Materials, Inc. Multi-threshold voltage (Vt) workfunction metal by selective atomic layer deposition (ALD)
DE102016115174B3 (de) * 2016-08-16 2017-09-21 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements und damit hergestelltes Halbleiterbauelement
US10672490B2 (en) * 2018-01-17 2020-06-02 International Business Machines Corporation One-time-programmable memory in a high-density three-dimensional structure

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100226733B1 (ko) 1997-03-17 1999-10-15 구본준 반도체소자 제조방법
US6015752A (en) * 1998-06-30 2000-01-18 Advanced Micro Devices, Inc. Elevated salicide technology
US5994191A (en) * 1998-07-09 1999-11-30 Advanced Micro Devices, Inc. Elevated source/drain salicide CMOS technology
JP2000133720A (ja) * 1998-10-23 2000-05-12 Sony Corp 半導体装置およびその製造方法
US6383906B1 (en) * 1999-08-19 2002-05-07 Advanced Micro Devices, Inc. Method of forming junction-leakage free metal salicide in a semiconductor wafer with ultra-low silicon consumption
US6329287B1 (en) 1999-10-29 2001-12-11 National Semiconductor Corporation Process for manufacturing an integrated circuit structure with metal salicide regions and metal salicide exclusion regions
US6645861B2 (en) * 2001-04-18 2003-11-11 International Business Machines Corporation Self-aligned silicide process for silicon sidewall source and drain contacts
US6468904B1 (en) * 2001-06-18 2002-10-22 Taiwan Semiconductor Manufacturing Company RPO process for selective CoSix formation
JP3605062B2 (ja) * 2001-09-28 2004-12-22 株式会社東芝 半導体装置の製造方法
US6858908B2 (en) * 2001-11-30 2005-02-22 Texas Instruments Incorporated Complementary transistors having respective gates formed from a metal and a corresponding metal-silicide
AU2002359813A1 (en) 2002-03-01 2003-09-16 Advanced Micro Devices, Inc. A semiconductor device having different metal-semiconductor portions formed in a semiconductor region and a method for fabricating the semiconductor device
FR2856514A1 (fr) 2003-06-20 2004-12-24 St Microelectronics Sa Procede de formation selective de siliciure sur une plaque de materiau semi-conducteur
FR2856843A1 (fr) * 2003-06-25 2004-12-31 St Microelectronics Sa Procede de protection d'un element d'un circuit integre contre la formation d'un siliciure de metal
JP2005191428A (ja) 2003-12-26 2005-07-14 Seiko Epson Corp 半導体装置の製造方法
US8707251B2 (en) * 2004-06-07 2014-04-22 International Business Machines Corporation Buffered viewing of electronic documents
JP2007165558A (ja) * 2005-12-13 2007-06-28 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2008038237A3 (en) 2008-06-26
US20100013090A1 (en) 2010-01-21
CN101517730B (zh) 2011-06-29
EP2074652B1 (en) 2011-05-11
EP2074652A2 (en) 2009-07-01
TW200832527A (en) 2008-08-01
WO2008038237A2 (en) 2008-04-03
US9379020B2 (en) 2016-06-28
CN101517730A (zh) 2009-08-26
ATE509369T1 (de) 2011-05-15

Similar Documents

Publication Publication Date Title
US8404535B2 (en) Metal gate transistor and method for fabricating the same
JP4144884B2 (ja) Ｃｍｏｓトランジスタの製造方法
US8404533B2 (en) Metal gate transistor and method for fabricating the same
JP4854245B2 (ja) 半導体装置の製造方法
JP5090173B2 (ja) 高誘電率ゲート誘電体層及びシリサイドゲート電極を有する半導体デバイスの製造方法
KR20090076937A (ko) 선택적인 실리사이드 형성 방법 및 전자 회로
US7241674B2 (en) Method of forming silicided gate structure
US7371646B2 (en) Manufacture of insulated gate type field effect transistor
KR100549006B1 (ko) 완전한 실리사이드 게이트를 갖는 모스 트랜지스터 제조방법
JP2005311058A (ja) 半導体装置及びその製造方法
JPH09121050A (ja) Ｍｏｓ型半導体装置とその製造方法
TWI509702B (zh) 具有金屬閘極之電晶體及其製作方法
US7022595B2 (en) Method for the selective formation of a silicide on a wafer using an implantation residue layer
KR100588780B1 (ko) 반도체 소자의 제조 방법
KR100620235B1 (ko) 타이타늄 실리사이드 제조 방법
KR100850071B1 (ko) 반도체소자의 살리사이드 형성 방법
JP2005012075A (ja) 半導体装置及びその製造方法
JP2005079290A (ja) 半導体装置およびその製造方法
KR100896862B1 (ko) 반도체 소자의 제조방법
JP2001274379A (ja) 半導体装置の製造方法
KR100800672B1 (ko) 반도체 소자의 게이트 형성 방법
KR100713332B1 (ko) 반도체 소자의 살리사이드 형성 방법
JP4602138B2 (ja) 半導体装置の製造方法
JP2007027323A (ja) 半導体装置および半導体装置の製造方法
KR20080008797A (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application