JP5660205B2 - 成膜方法 - Google Patents

成膜方法 Download PDF

Info

Publication number
JP5660205B2
JP5660205B2 JP2013512347A JP2013512347A JP5660205B2 JP 5660205 B2 JP5660205 B2 JP 5660205B2 JP 2013512347 A JP2013512347 A JP 2013512347A JP 2013512347 A JP2013512347 A JP 2013512347A JP 5660205 B2 JP5660205 B2 JP 5660205B2
Authority
JP
Japan
Prior art keywords
gas
plasma
film
source gas
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013512347A
Other languages
English (en)
Other versions
JPWO2012147680A1 (ja
Inventor
田中　宏治
宏治 田中
博一 上田
博一 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2013512347A priority Critical patent/JP5660205B2/ja
Publication of JPWO2012147680A1 publication Critical patent/JPWO2012147680A1/ja
Application granted granted Critical
Publication of JP5660205B2 publication Critical patent/JP5660205B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/4554—Plasma being used non-continuously in between ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides

Description

この発明は、成膜方法に関するものであり、特に、半導体素子の製造に利用される成膜方法に関するものである。
従来、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）やＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ等に代表される半導体素子のゲート酸化膜等への高耐圧特性や優れたリーク特性が要求される絶縁層を形成する場合、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いることが一般的であった。しかし、高い絶縁性が要求されるシリコン酸化膜を成膜する場合において、上述した熱ＣＶＤによるシリコン酸化膜の成膜によると、シリコン基板を高温に暴露する必要がある。そうすると、比較的低融点の物質、例えば、低融点の金属や高分子化合物により既にシリコン基板上に導電層等が形成されている場合、低融点金属の溶融等が生じる問題があった。
一方、近年のデバイスの高集積化の観点から、３次元構造等への段差被覆性や均一性、絶縁膜内および界面に不純物や物理的な欠陥の無い高品質な膜が要求されている。これらを解決する手法として、基板表面に原子単位相当で反応ガスを周期的に供給することにより成膜することができる原子層堆積（ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ））が有効な手段の一つであることが知られている。
ここで、原子層堆積（ＡＬＤ）を用いて、シングルチャンバ、すなわち、一つのチャンバ（処理容器）内において、異なる堆積プロセスを実行する技術が、特開２００７−１３８２９５号公報（特許文献１）に開示されている。
特開２００７−１３８２９５号公報
昨今においては、半導体素子に要求される特性の向上の観点から、成膜のさらなる薄膜化や成膜された薄膜の膜厚の均一性の向上が求められている。このような状況下において、特に複雑な形状、例えば、高アスペクト比の形状に対するカバレージ、いわゆる段差被覆性の観点によると、原子層堆積（ＡＬＤ）プロセスを用いて処理を行うのが、有効である。
ここで、ＡＬＤプロセスについて簡単に説明すると、以下の通りである。まず、処理容器内に化学吸着用のガスを供給し、被処理基板の表面に原子層を化学吸着させる。そして、処理容器内の排気を行う。具体的には、化学吸着されなかった余剰のガスや化学吸着層の上に物理吸着したガスの除去を行う。その後、化学吸着させた層に対して、窒化処理や酸化処理等を施し、改質を行う。このような一連の工程を、所望の膜厚に達するまで繰り返し行う。
しかし、このようなＡＬＤプロセスによると、スループットの向上が図れないおそれがある。すなわち、原子層堆積プロセスにおいて、サイクル毎に化学吸着用のガスを処理容器内に充満させるのに、相当な時間がかかってしまうことになる。また、サイクル毎に処理容器内を窒化処理等に要する最適な圧力や温度とする時間もかかってしまう。
この発明の目的は、スループットの向上を図ることができると共に、高品質な膜を成膜することができる成膜方法を提供することである。
この発明に係る成膜方法は、被処理基板に成膜を行う成膜方法であって、被処理基板上に、第一の原料ガスを供給し、被処理基板上に第一の原料ガスにより吸着して第一の化学吸着層を形成する第一の原料ガス供給工程と、前記第一の化学吸着層が形成された前記被処理基板上に、前記第一の原料ガスとは異なる第二の原料ガスを供給し、第一の化学吸着層上に第二の原料ガスにより吸着して第二の化学吸着層を形成する第二の原料ガス供給工程と、マイクロ波プラズマを用い、少なくとも前記第一および第二の化学吸着層に対して、プラズマ処理を行うプラズマ処理工程とを含む。
このような成膜方法によると、第一および第二の原料ガスを供給し、第一および第二の原料ガスによって吸着して形成した少なくとも第一および第二の化学吸着層に対して、プラズマ処理を行うので、所望の膜厚の成膜を行うに際し、プラズマ処理の回数を少なくすることができ、スループットの向上を図ることができる。また、少なくとも第一および第二の化学吸着層に対してプラズマ処理を行って所望の膜厚を有する成膜を行うため、化学吸着層の下地層に対してプラズマによるダメージを与えるおそれは低減する。したがって、高品質な膜を成膜することができる。
好ましくは、第一の原料ガス供給工程の後であって第二の原料ガス供給工程の前に、第一の原料ガスの排気を行う第一の原料ガス排気工程を含む。
さらに好ましくは、第二の原料ガス供給工程の後に、第二の原料ガスの排気を行う第二の原料ガス排気工程を含む。
さらに好ましくは、第一の原料ガス供給工程は、ハロゲン化物を含むガスを供給する工程を含む。
さらに好ましくは、第二の原料ガス供給工程は、水素結合を有するガスを供給する工程を含む。
さらに好ましい一実施形態として、第一の原料ガス供給工程は、Ｓｉ２Ｃｌ６（ヘキサクロロジシラン）を含むガスを供給する工程であり、第二の原料ガス供給工程は、ＳｉＨ４（シラン）を含むガスを供給する工程を含む。
さらに好ましくは、マイクロ波プラズマは、ラジアルラインスロットアンテナ（ＲＬＳＡ）により生成されている。
さらに好ましくは、プラズマ処理工程は、被処理基板の表面近傍において、プラズマの電子温度が１．５ｅＶよりも低く、かつプラズマの電子密度が１×１０１１ｃｍ−３よりも高いマイクロ波プラズマを用いた処理である。
また、成膜方法は、窒化膜または酸化膜を成膜する方法である。
このような成膜方法によると、第一および第二の原料ガスを供給し、第一および第二の原料ガスによって吸着して形成した少なくとも第一および第二の化学吸着層に対して、プラズマ処理を行うので、所望の膜厚の成膜を行うに際し、プラズマ処理の回数を少なくすることができ、スループットの向上を図ることができる。また、少なくとも第一および第二の化学吸着層に対してプラズマ処理を行って所望の膜厚を有する成膜を行うため、化学吸着層の下地層に対してプラズマによるダメージを与えるおそれは低減する。したがって、全体として高品質な膜を成膜することができる。
ＭＯＳ型半導体素子の一部を示す概略断面図である。 この発明の一実施形態に係る成膜方法に用いられるプラズマ処理装置の要部を示す概略断面図である。 図２に示すプラズマ処理装置に含まれるスロットアンテナ板を板厚方向から見た図である。 誘電体窓の下面からの距離とプラズマの電子温度との関係を示すグラフである。 誘電体窓の下面からの距離とプラズマの電子密度との関係を示すグラフである。 この発明の一実施形態に係る成膜方法のうち、代表的な工程を示すフローチャートである。 窒化膜厚と窒化時間との関係を示すグラフである。 酸化膜厚と酸化時間との関係を示すグラフである。
以下、この発明の実施の形態を、図面を参照して説明する。まず、この発明の一実施形態に係る成膜方法によって成膜される膜を有する半導体素子の構成について説明する。図１は、この発明の一実施形態に係る成膜方法によって成膜される膜を有するＭＯＳ型半導体素子の一部を示す概略断面図である。なお、図１に示すＭＯＳ型半導体素子において、導電層をハッチングで示している。
図１を参照して、ＭＯＳ型半導体素子１１には、シリコン基板１２上に、素子分離領域１３、ｐ型ウェル１４ａ、ｎ型ウェル１４ｂ、高濃度ｎ型不純物拡散領域１５ａ、高濃度ｐ型不純物拡散領域１５ｂ、ｎ型不純物拡散領域１６ａ、ｐ型不純物拡散領域１６ｂ、およびゲート酸化膜１７が形成されている。ゲート酸化膜１７を間に挟むように形成される高濃度ｎ型不純物拡散領域１５ａおよび高濃度ｐ型不純物拡散領域１５ｂのいずれか一方は、ドレインとなり、他方はソースとなる。
また、ゲート酸化膜１７の上には、導電層となるゲート電極１８が形成されており、ゲート電極１８の側部には、絶縁膜となるゲート側壁部１９が形成される。さらに、上記したゲート電極１８等が形成されたシリコン基板１２の上には、絶縁膜２１が形成される。絶縁膜２１には、高濃度ｎ型不純物拡散領域１５ａおよび高濃度ｐ型不純物拡散領域１５ｂに連なるコンタクトホール２２が形成され、コンタクトホール２２内には穴埋め電極２３が形成される。さらにその上に導電層となるメタル配線層２４が形成される。さらに、絶縁層となる層間絶縁膜（図示せず）および導電層となるメタル配線層を交互に形成し、最後に外部との接点となるパッド（図示せず）を形成する。このようにＭＯＳ型半導体素子１１が形成されている。
この発明の一実施形態に係る成膜方法によって成膜される膜を有する半導体素子には、後述するように、被処理基板上に第一および第二の原料ガスによって吸着させて化学吸着層を形成し、第一および第二の原料ガスによって吸着して形成した複層の化学吸着層に対してプラズマ処理を行うことで形成されたシリコン酸化膜が、例えば、ゲート酸化膜１７として含まれる。また、この発明の一実施形態に係る成膜方法によって成膜される絶縁膜は、上記したゲート酸化膜を構成するシリコン酸化膜であって、被処理基板上に第一および第二の原料ガスによって吸着させて化学吸着層を形成し、第一および第二の原料ガスによって吸着させて形成される複層の化学吸着層に対してプラズマ処理することにより成膜されている。
次に、この発明の一実施形態に係る成膜方法に用いられるプラズマ処理装置の構成および動作について説明する。
図２は、この発明の一実施形態に係る成膜方法に用いられるプラズマ処理装置の要部を示す概略断面図である。また、図３は、図２に示すプラズマ処理装置に含まれるスロットアンテナ板を下方側、すなわち、図２中の矢印ＩＩＩの方向から見た図である。なお、図２において、理解の容易の観点から、部材の一部のハッチングを省略している。
図２および図３を参照して、プラズマ処理装置３１は、その内部で被処理基板Ｗにプラズマ処理を行う処理容器３２と、処理容器３２内にプラズマ励起用のガスやプラズマ処理に用いられる材料ガス、ＡＬＤにおける原料ガス等を供給するガス供給部３３と、その上で被処理基板Ｗを支持する円板状の支持台３４と、マイクロ波を用い、処理容器３２内にプラズマを発生させるプラズマ発生機構３９と、プラズマ処理装置３１全体の動作を制御する制御部（図示せず）とを備える。制御部は、ガス供給部３３におけるガス流量、処理容器３２内の圧力等、プラズマ処理装置３１全体の制御を行う。
処理容器３２は、支持台３４の下方側に位置する底部４１と、底部４１の外周から上方向に延びる側壁４２とを含む。側壁４２は、略円筒状である。処理容器３２の底部４１には、その一部を貫通するように排気用の排気孔４３が設けられている。処理容器３２の上部側は開口しており、処理容器３２の上部側に配置される蓋部４４、後述する誘電体窓３６、および誘電体窓３６と蓋部４４との間に介在するシール部材としてのＯリング４５によって、処理容器３２は密封可能に構成されている。
ガス供給部３３は、被処理基板Ｗの中央に向かってガスを吹付ける第一のガス供給部４６と、被処理基板Ｗの周辺側からガスを吹付ける第二のガス供給部４７とを含む。第一のガス供給部４６においてガスを供給するガス供給孔３０は、誘電体窓３６の径方向中央であって、支持台３４と対向する対向面となる誘電体窓３６の下面４８よりも誘電体窓３６の内方側に後退した位置に設けられている。第一のガス供給部４６は、第一のガス供給部４６に接続されたガス供給系４９により流量等を調整しながらプラズマ励起用の不活性ガスやプラズマ処理用の材料ガス、ＡＬＤ用の原料ガス等を供給する。第二のガス供給部４７は、側壁４２の上部側の一部において、処理容器３２内にプラズマ励起用のガスや材料ガス、原料ガス等を供給する複数のガス供給孔５０を設けることにより形成されている。複数のガス供給孔５０は、周方向に等間隔に設けられている。第一のガス供給部４６および第二のガス供給部４７には、同じガス供給源から同じ種類のプラズマ励起用の不活性ガスや原料ガス等が供給される。なお、要求や制御内容に応じて、第一のガス供給部４６および第二のガス供給部４７から別のガスを供給することもでき、それらの流量比等を調整することもできる。
支持台３４には、ＲＦ（ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ）バイアス用の高周波電源５８がマッチングユニット５９を介して支持台３４内の電極６１に電気的に接続されている。この高周波電源５８は、例えば、１３．５６ＭＨｚの高周波を所定の電力（バイアスパワー）で出力可能である。マッチングユニット５９は、高周波電源５８側のインピーダンスと、主に電極６１、プラズマ、処理容器３２といった負荷側のインピーダンスとの間で整合をとるための整合器を収容しており、この整合器の中には、整合器を保護するためのブロッキングコンデンサが含まれている。
支持台３４は、静電チャック（図示せず）により、その上に被処理基板Ｗを支持可能である。また、支持台３４は、加熱のための温度調整機構等を備え、例えば、支持台３４の内部に設けられたヒータ２９により所望の温度に設定可能である。支持台３４は、底部４１の下方側から垂直上方に延びる絶縁性の筒状支持部５１に支持されている。上記した排気孔４３は、筒状支持部５１の外周に沿って処理容器３２の底部４１の一部を貫通するように設けられている。排気孔４３を囲むように下方側に突出する排気室（図示せず）が設けられ、排気室に接続する排気管（図示せず）を介して排気装置（図示せず）が接続されている。排気装置は、ターボ分子ポンプなどの真空ポンプを有している。排気装置により、処理容器３２内を所定の圧力まで減圧することができる。
プラズマ発生機構３９は、処理容器３２の上部および外部に設けられる。プラズマ発生機構３９は、プラズマ励起用のマイクロ波を発生させるマイクロ波発生器３５と、支持台３４と対向する位置に配置され、マイクロ波発生器３５により発生させたマイクロ波を処理容器３２内に導入する誘電体窓３６と、複数のスロット４０（図２参照）が設けられて構成しており、誘電体窓３６の上方側に配置され、マイクロ波を誘電体窓３６に放射するスロットアンテナ板３７と、スロットアンテナ板３７の上方側に配置され、後述する同軸導波管５６により導入されたマイクロ波を径方向に伝播する誘電体部材３８とを含む。
マッチング機構５３を有するマイクロ波発生器３５は、導波管５５およびモード変換器５４を介して、マイクロ波を導入する同軸導波管５６の上部に接続されている。例えば、マイクロ波発生器３５で発生させたＴＥモードのマイクロ波は、導波管５５を通り、モード変換器５４によりＴＥＭモードへ変換され、同軸導波管５６を伝播する。マイクロ波発生器３５において発生させるマイクロ波の周波数としては、例えば、２．４５ＧＨｚが選択される。
誘電体窓３６は、略円板状であって、誘電体で構成されている。誘電体窓３６の下面４８の一部には、導入されたマイクロ波による定在波の発生を容易にするためのテーパ状に凹んだ環状の凹部５７が設けられている。この凹部５７により、誘電体窓３６の下部側にマイクロ波によるプラズマを効率的に生成することができる。なお、誘電体窓３６の具体的な材質としては、石英やアルミナ等が挙げられる。
スロットアンテナ板３７は、金属製の薄板状であって、円板状である。複数の長孔状のスロット４０については、図２に示すように、一対のスロット４０が略ハの字状に直交するように設けられており、一対をなしたスロット４０が周方向に所定の間隔を開けて同心円状に設けられている。また、径方向においても、複数の一対のスロット４０が所定の間隔を開けて同心円状に設けられている。
マイクロ波発生器３５により発生させたマイクロ波は、同軸導波管５６を通って、誘電体部材３８に伝播される。マイクロ波は、その内部に冷媒等を循環させる循環路６０を有し、スロットアンテナ板３７、誘電体窓３６、誘電体部材３８等の温度調整を行なう冷却ジャケット５２とスロットアンテナ板３７に挟まれた誘電体部材３８の内部を径方向外側に向かって放射状に広がり、スロットアンテナ板３７に設けられた複数のスロット４０から誘電体窓３６を透過して処理容器３２内に導入される。マイクロ波は、誘電体窓３６の直下に電界を生じさせ、処理容器３２内にプラズマを生成させる。すなわち、プラズマ処理装置３１において処理に供されるマイクロ波プラズマは、上記した構成の冷却ジャケット５２、スロットアンテナ板３７および誘電体部材３８からなるラジアルラインスロットアンテナ（ＲＬＳＡ：Ｒａｄｉａｌ Ｌｉｎｅ Ｓｌｏｔ Ａｎｔｅｎｎａ）から放射されるマイクロ波により処理容器３２内に生成される。なお、以下の説明においては、このようにして生成されたプラズマを、ＲＬＳＡプラズマという場合がある。
図４は、プラズマ処理装置３１においてプラズマを発生させた際の処理容器３２内における誘電体窓３６の下面４８からの距離とプラズマの電子温度との関係を示すグラフである。図５は、プラズマ処理装置３１においてプラズマを発生させた際の処理容器３２内における誘電体窓３６の下面４８からの距離とプラズマの電子密度との関係を示すグラフである。
図４および図５を参照して、誘電体窓３６の直下の領域、具体的には、図４に一点鎖線で示すおおよそ１０ｍｍ程度までの領域２６は、いわゆるプラズマ生成領域と呼ばれる。この領域２６においては、電子温度が高く、電子密度が１×１０１２ｃｍ−３よりも大きい。一方、二点鎖線で示す１０ｍｍを越える領域２７は、プラズマ拡散領域と呼ばれる。この領域２７においては、電子温度が１．０〜１．３ｅＶ程度、少なくとも１．５ｅＶよりも低く、電子密度が１×１０１２ｃｍ−３程度、少なくとも１×１０１１ｃｍ−３よりも高い。後述する被処理基板Ｗに対するプラズマ処理は、例えば、このようなプラズマ拡散領域で行われる。すなわち、プラズマ処理は、被処理基板Ｗの表面近傍において、プラズマの電子温度が１．５ｅＶよりも低く、かつプラズマの電子密度が１×１０１１ｃｍ−３よりも高いマイクロ波プラズマを用いることが望ましい。
次に、この発明の一実施形態に係る成膜方法について説明する。図６は、この発明の一実施形態に係る成膜方法のうち、代表的な工程を示すフローチャートである。なお、後述するプラズマ処理時における支持台３４の温度は、例えば、３００〜４００℃の間の任意の温度が選択される。また、ここでは、成膜については、シリコン窒化膜（ＳｉＮ膜）を形成するものとする。
通常、被処理基板Ｗの表面において、例えば自然酸化膜、有機物等が付着していると、被処理基板Ｗ上に例えば、Ｓｉ２Ｃｌ６（ヘキサクロロジシラン（以下、「ＨＣＤ」ということもある）を含むガスの原料ガスを供給しても、原料ガスの化学吸着層が形成されないことがある。この場合、処理容器３２内に水素プラズマを発生させて、被処理基板Ｗの表面について、水素で終端させることが良い。このような問題は、製膜する膜の均一性や膜質が悪化する可能性がある。したがって、上記のように前処理工程を行うことで、被処理基板Ｗの表面状態を改善することができる。前処理工程は、被処理基板Ｗの種類、成膜する膜種、求められる膜質に応じて適宜変更することができる。例えば、被処理基板ＷがＳｉ基板の場合、化学吸着を行わず、被処理基板Ｗに対し、プラズマを用いて直接窒化処理を行ってもよいし、被処理基板Ｗに紫外線を照射することで、有機物除去を行ってもよい。なお、前処理工程は、必要に応じて行われる任意の工程であって、省略することもできる。
次に、支持台３４上に被処理基板Ｗを静電チャックにより支持させる。そして、被処理基板Ｗの表面にガス供給部４６、４７から、塩素系ガス、例えば、Ｓｉ２Ｃｌ６（ＨＣＤ）を含む第一の原料ガスを供給し、第一の原料ガスにより吸着される第一の化学吸着層を形成する（図６（Ａ））。そうすると、上記前処理をした場合、被処理基板Ｗの表面は水素終端となっているため、被処理基板Ｗの表面のＨ（水素）とＳｉ２Ｃｌ６（ＨＣＤ）のＣｌ（塩素）とが反応し、ＨＣｌとなって脱離する。そして、被処理基板Ｗの表面において、ＳｉＣｌ３が化学吸着することにより、第一の化学吸着層が形成される。この場合、被処理基板Ｗの表面においては、塩素で終端している。
次に、処理容器３２内において、不要に残留する第一の原料ガスの排気を行う（図６（Ｂ））。処理容器３２内の第一の原料ガスの排気については、ガス供給部４６、４７から排気用のパージガスを供給しつつ、排気孔４３から処理容器３２内のガスを除去することができる。パージガスとしては、例えば、アルゴン（Ａｒ）ガスが用いられる。この第一の原料ガスの排気工程により、化学吸着層の上に物理吸着した第一の原料ガスや、処理容器３２内に余剰に存在する第一の原料ガスが、処理容器３２内から効率良く早く取り除かれる。
次に、ガス供給部４６、４７から第一の原料ガスとは異なる第二の原料ガス、例えば、水素結合を有するガスのＳｉＨ４（シラン）ガスを供給し、第一の化学吸着層の上に、第二の原料ガスにより吸着される第二の化学吸着層を形成する（図６（Ｃ））。この場合、被処理基板Ｗの表面のＣｌ（塩素）と、第二の原料ガスとしてのＳｉＨ４のＨとが反応し、ＨＣｌとなって脱離する。そして、被処理基板Ｗの表面において、Ｓｉ化合物（ＳｉＨ、ＳｉＨ２、ＳｉＨ３等のＳｉＨｘ）が化学吸着することにより、第二の化学吸着層が形成される。この場合、被処理基板Ｗの表面においては、水素で終端している。
次に、処理容器３２内において、第二の原料ガスの排気を行う（図６（Ｄ））。処理容器３２内の第二の原料ガスの排気については、上記した第一の原料ガスの排気と同様に、ガス供給部４６、４７から排気用のパージガスを供給しつつ、排気孔４３から処理容器３２内のガスを除去することができる。
このようにして、第一の原料ガスの供給による第一の化学吸着層の形成および第二の原料ガスの供給による第二の化学吸着層の形成を行う。そして、この図６（Ａ）〜図６（Ｄ）に示す工程、すなわち、第一および第二の原料ガスの化学吸着層の形成を、交互に複数回行い、プラズマ処理を行うのに所望の膜厚を形成することができる。例えば、０．２〜２０ｎｍの膜厚が良い。
次に、第一および第二の化学吸着層の形成を交互に複数回行い所望の膜厚を形成し、第一および第二の化学吸着層に対して、窒素含有ガスのプラズマによりプラズマ処理を行う（図６（Ｅ））。この場合、上記したプラズマ処理装置３１により生成したマイクロ波プラズマを用いて、プラズマ窒化処理を行う。具体的には、ガス供給部４６、４７からプラズマ処理用のガス等、例えば、プラズマ励起用のガスとしてアルゴン（Ａｒ）ガスと窒素含有ガスとしてアンモニア（ＮＨ３）ガスを供給して窒素含有ガスのプラズマを生成し、窒素含有ガスのプラズマにより、第一および第二の化学吸着層のプラズマ窒化処理を行う。
また、酸化膜を形成する場合は、プラズマ励起用のガスとしてアルゴン（Ａｒ）ガスと酸素（Ｏ２）ガスとの混合ガスを用いてプラズマ酸化処理を行う。
このプラズマ処理の後、プラズマ処理用のガスを排気する（図６（Ｆ））。そして、再び、図６（Ａ）〜図６（Ｆ）の工程を繰り返し、所望の膜厚の窒化膜を得る。
このように構成することにより、第一および第二の原料ガスを供給し、形成された第一および第二の化学吸着層に対して、プラズマ処理を行うので、所望の膜厚の成膜を行うに際し、プラズマ処理の回数を少なくすることができ、スループットの向上を図ることができる。また、化学吸着層の下地層に対してプラズマによるダメージを与えるおそれは低減する。したがって、高品質な膜を成膜することができる。
この場合、比較的低温でＡＬＤを行うことができ、熱ＡＬＤのように、６００℃以上とするような処理を行う必要がないので、低温で高品質な膜を成膜することができると共に、低融点金属を用いた半導体素子の製造等において、製造工程の自由化を図ることができる。
ここで、ＡＬＤのガスとして、例えば、ＢＴＢＡＳ（ｂｉｓ−ｔｅｒｔｉａｒｙｌ−ｂｕｔｈｙｌ−ａｍｉｎｏ−ｓｉｌａｎｅ）を含むガスを用いる場合がある。しかし、このようなＢＴＢＡＳのような比較的分子量の大きな分子を含むガスについては、総じて高価であり、少なくとも上記した比較的低分子量のヘキサクロロジシランやシランを含むガスよりも高価である。したがって、このような高価なガスを、上記した成膜において多量に用いることは、コストの面を考慮すると、不利である。特に、処理容器内において供給される原料ガスについては、化学吸着されず、余剰となって最終的に排気されるものが比較的多い。このような観点から、上記したヘキサクロロジシランを含むガスやシランを含むガスを用いるのが、コストダウンの観点から、有利である。
この場合、マイクロ波プラズマは、ラジアルラインスロットアンテナ（ＲＬＳＡ）により生成されている。そうすると、成膜時におけるプラズマダメージを大きく低減することができる。したがって、このような成膜方法によると、高品質な膜を形成することができる。すなわち、ＲＬＳＡから放出されたマイクロ波によって生成されるプラズマを用いているため、生成されるプラズマにおいて、電子温度の比較的低いもので処理が行われる。また、主としてラジカルが生成されるため、ラジカルを用いて窒化処理が行われる。そうすると、窒化膜を形成する際に、下地層に対するチャージングダメージやイオン照射等による物理的なダメージを大きく低減することができる。したがって、高品質な膜を成膜することができる。
なお、第一の原料ガスとしては、上記したＳｉ２Ｃｌ６の他に、塩素系ガスとしてＳｉＣｌ４、Ｓｉ３Ｃｌ８、ＳｉＨ２Ｃｌ２等が使用できる。また、塩化アルミニウムを含むガスや、Ｇｅ２Ｃｌ６を含むガスが用いられる。第二の原料ガスとしては、具体的には、上記したＳｉＨ４の他に、水素系ガスとしてＳｉ２Ｈ４、Ｓｉ３Ｈ８、ＳｉＨ２Ｃｌ２、トリメチルアルミニウム（ＴＭＡｌ：Ｔｒｉｍｅｔｈｙｌ Ａｌｕｍｉｎｉｕｍ）を含むガスやＧｅＨ４を含むガスが用いられる。また、第二の原料ガスとしては、アミノ基を有するガスや、メチル基やエチル基等、アルキル基を有するガスが用いられる。具体的な組み合わせの一例としては、第一の原料ガスとして塩化アルミニウムを含むガスを用い、第二の原料ガスとしてトリメチルアルミニウムを含むガスを用いるパターン、第一の原料ガスとしてＧｅ２Ｃｌ６を含むガスを用い、第二の原料ガスとしてＧｅＨ４を含むガスを用いるパターン等がある。また、形成される膜としては、窒化膜および酸化膜がある。具体的には、酸化ケイ素膜、窒化ケイ素膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化ガリウム膜、窒化ガリウム膜、酸化ハフニウム膜、窒化ハフニウム膜、酸化ルテニウム膜、窒化ルテニウム膜等がある。
ここで、窒化膜の膜厚と窒化時間との関係について説明する。図７は、窒化膜厚と窒化時間との関係を示すグラフである。図７において、縦軸は、窒化膜厚（Å（オングストローム））を示し、横軸は、窒化時間（分）を示す。
図７を参照して、窒化時間が１分程度、１０分程度、２０分程度において、窒化膜厚、すなわち、プラズマ処理により窒化ができる膜厚は、１２〜１４オングストロームの間である。すなわち、プラズマ処理における窒化においては、時間に起因する要素は少なく、化学吸着層を上記した膜厚の範囲内として短いプラズマ窒化処理時間で窒化処理を行うことができる。したがって、上記した工程において、成膜工程の初期では、被処理基板Ｗへの影響を考慮して、１２〜１４オングストローム程度の化学吸着層を形成した後、プラズマ窒化処理を行ってもよい。このようにすると、化学吸着層の下地層が窒化されるおそれを低減することができる。それ以降の工程では、確実に化学吸着層を窒化するため１２オングストローム以下の化学吸着層を形成した後、プラズマ窒化を行うというサイクルを繰り返し、所望の膜厚の窒化膜を得ることにより、高品質な膜を効率的に得ることができる。
次に、酸化膜の膜厚と酸化時間との関係について説明する。図８は、酸化膜厚と酸化時間との関係を示すグラフである。図８において、縦軸は、酸化膜厚（Å（オングストローム））を示し、横軸は、酸化時間（秒）を示す。
図８を参照すると、酸化時間が長くなるにつれ、酸化膜厚が厚くなっていることが把握できる。すなわち、プラズマ酸化においては、化学吸着層を任意の厚さまで形成し、その後、厚さに応じた時間のプラズマ酸化処理を行うことにより、適切に成膜を行うことができる。なお、プラズマ窒化と比較して、プラズマ酸化については、時間効率が１０分の１程度である。
なお、成膜におけるプロセス条件については、吸着工程として、室温〜６００℃未満の温度範囲が良く、好ましくは、２００〜４００℃の温度範囲である。また、成膜における圧力の範囲としては、０．１〜１０Ｔｏｒｒの範囲が主に採用され、さらに、窒化膜の成膜の場合は３〜８Ｔｏｒｒ、酸化膜の成膜の場合は５０〜５００ｍＴｏｒｒの範囲が主に採用される。
ここで、以下に示す表１を参照して、窒化膜の成膜における具体的なプロセスを説明する。表１は、窒化膜を成膜する際の具体的な工程の一部を示すものである。
Figure 0005660205
表１においては、左の列から順に工程、供給するガスの流量、圧力、マイクロ波電力、およびその時の被処理基板の表面状態を示している。そして、上の行から下の行に向かってプロセスを進行させるものである。表１中の「−」は、ガスを流していない状態や圧力を調整していない状態、マイクロ波電力を投入していない状態を示している。
まず、初期窒化工程（ステップ１）において、基板表面に対してプラズマ窒化を行う。この場合、ＮＨ３ガスを４００ｓｃｃｍ、Ｎ２ガスを９００ｓｃｃｍ、Ａｒガスを１２００ｓｃｃｍの流量で供給し、圧力を５Ｔｏｒｒとし、マイクロ波電力を４０００Ｗとして行う。この場合、被処理基板の表面状態は、Ｈ終端となる。また、基板表面が、原料ガスの供給による吸着層の形成が可能な状態であれば、この初期窒化工程（ステップ１）はなくても良い。基板表面に自然酸化膜や有機物が付着している場合は、水素プラズマ処理をして水素終端とするのが好ましい。
次に、Ｃｌ系ガス吸着工程（ステップ２：第一の化学吸着層形成工程）において、Ｃｌ系ガス（第１の原料ガス）を供給して被処理基板の表面に第一の化学吸着層を形成する。この場合、Ａｒガスを１０００ｓｃｃｍ、Ｃｌ系ガスとしてのＨＣＤガスを１００ｓｃｃｍの流量で供給し、圧力を１Ｔｏｒｒとする。その後、不要に残留する原料ガスの排気を行う（ステップ３）。このステップ２、３では、被処理基板の表面状態は、Ｃｌ終端となる。
その後、Ｈ系ガス吸着工程（ステップ４：第二の化学吸着層形成工程）において、Ｈ系ガス（第二の原料ガス）を供給して上記した第一の化学吸着層の上に第二の化学吸着層を形成する。この場合、Ａｒガスを１０００ｓｃｃｍ、Ｈ系ガスとしてのＳｉＨ４ガスを１００ｓｃｃｍの流量で供給し、圧力を１Ｔｏｒｒとする。その後、不要に残留する原料ガスの排気を行う（ステップ５）。このステップ４、５では、被処理基板の表面状態は、Ｈ終端となる。
次に、Ｃｌ系ガス吸着工程（ステップ６）において、再びＣｌ系ガスを供給し、第一の化学吸着層を形成する。この場合、ステップ２と同様に、Ａｒガスを１０００ｓｃｃｍの流量、Ｃｌ系ガスとしてのＨＣＤガスを１００ｓｃｃｍで供給し、圧力を１Ｔｏｒｒとする。その後、不要に残留する原料ガスの排気を行う（ステップ７）。このステップ６、７では、被処理基板の表面状態は、再びＣｌ終端となる。
その後、Ｈ系ガス吸着工程（ステップ８）において、再びＨ系ガスを供給し、第二の化学吸着層を形成する。この場合、ステップ４と同様に、Ａｒガスを１０００ｓｃｃｍ、Ｈ系ガスとしてのＳｉＨ４ガスを１００ｓｃｃｍの流量で供給し、圧力を１Ｔｏｒｒとする。その後、不要に残留する原料ガスの排気を行う（ステップ９）。このステップ８、９では、被処理基板の表面状態は、再びＨ終端となる。
次に、Ｃｌ系ガス吸着工程（ステップ１０）において、再びＣｌ系ガスを供給し、第一の化学吸着層を形成する。この場合、ステップ２、６と同様に、Ａｒガスを１０００ｓｃｃｍ、Ｃｌ系ガスとしてのＨＣＤガスを１００ｓｃｃｍの流量で供給し、圧力を１Ｔｏｒｒとする。その後、不要に残留する原料ガスの排気を行う（ステップ１１）。このステップ１０、１１では、被処理基板の表面状態は、再びＣｌ終端となる。
その後、Ｈ系ガス吸着工程（ステップ１２）において、再びＨ系ガスを供給し、第二の化学吸着層を形成する。この場合、ステップ４、８と同様に、Ａｒガスを１０００ｓｃｃｍ、Ｈ系ガスとしてのＳｉＨ４ガスを１００ｓｃｃｍの流量で供給し、圧力を１Ｔｏｒｒとする。その後、不要に残留する原料ガスの排気を行う（ステップ１３）。このステップ１２、１３では、被処理基板の表面状態は、再びＨ終端となる。
このようにして、ガス吸着工程における各工程間に排気工程を設けながら、Ｃｌ系ガスによる吸着、およびＨ系ガスによる吸着を交互に３回ずつ行う。この実施形態においては、３層ずつ交互にＣｌ系ガスの供給による第一の化学吸着層およびＨ系ガスの供給による第二の化学吸着層が形成され、第一の６原子層分の化学吸着層が吸着されることになる。
そして、６原子層分吸着された原子のプラズマによる窒化処理を行う（ステップ１４）。窒化工程においては、ＮＨ３ガスを４００ｓｃｃｍ、Ｎ２ガスを９００ｓｃｃｍ、Ａｒガスを１２００ｓｃｃｍ流し、圧力を５Ｔｏｒｒとし、マイクロ波電力を４０００Ｗとして行う。このようにして、６原子層分吸着された原子層のプラズマ窒化処理（第一の窒化膜形成）を行う。なお、この場合、被処理基板の表面状態は、Ｈ終端となる。また、この場合のステップ２〜ステップ１４の流れを、１サイクルとする。
更に、上記のステップ２〜１３と同様にステップ１５〜ステップ２６を繰り返し、第一の窒化膜上に、第二の６原子層分の化学吸着層を吸着させ、第二の６原子層分の化学吸着層のプラズマ窒化を行う（ステップ２７）。すなわち、ステップ１５〜ステップ２７が、次の１サイクルとなる。このようにして、第二の窒化膜の形成を行う。
このようにして、第一の窒化膜の上に第二の窒化膜を形成し、所望の膜厚となるようにガス吸着およびプラズマ窒化の必要なサイクルを繰り返す。そして、被処理基板の上に形成された所望の膜厚を有する窒化膜を得る。
なお、上記の実施の形態において、第一の原料ガス供給工程と第二の原料ガス供給工程との間に、第一の原料ガス排気工程を含むこととしたが、これに限らず、第二の原料ガスの供給により第一の原料ガスの排気のみを行うよう構成してもよい。また、第二の原料ガス供給工程の後に第二の原料ガス排気工程を含むこととしたが、これに限らず、第一の原料ガス供給工程やプラズマ処理用のガス供給工程において、第二の原料ガスの排気のみを行うよう構成してもよい。
また、上記の実施の形態において、原料ガスを供給する工程を行う際に、支持台上を覆うカバー部材を配置させ、このカバー部材に覆われた空間において、原料ガスを供給するようにしてもよい。こうすることにより、原料ガスの量の低減や、時間短縮を図ることができ、より効率的に成膜することができる。
なお、上記の実施の形態において、第一および第二の原料ガスを交互に供給し、第一の原料ガスの供給による第一の化学吸着層および第二の原料ガスの供給による第二の化学吸着層を交互に形成することとしたが、これに限らず、第一および第二の原料ガスと異なる第三の原料ガスをその間に供給し、第三の原料ガスの供給による第三の化学吸着層を形成することにしてもよい。さらには、他の異なる種類の原料ガスを用いることにしてもよい。すなわち、本願発明においては、少なくとも二種類の異なる原料ガスを供給し、化学吸着層を形成し、これをプラズマ処理して成膜するものである。
また、上記の実施の形態においては、スロットアンテナ板を用いたＲＬＳＡによるマイクロ波によりプラズマ処理を行うこととしたが、これに限らず、くし型のアンテナ部を有するマイクロ波プラズマ処理装置、マグネトロン型プラズマ処理装置を用いてもよい。
以上、図面を参照してこの発明の実施形態を説明したが、この発明は、図示した実施形態のものに限定されない。図示した実施形態に対して、この発明と同一の範囲内において、あるいは均等の範囲内において、種々の修正や変形を加えることが可能である。
１１ ＭＯＳ型半導体素子、１２ シリコン基板、１３ 素子分離領域、１４ａ ｐ型ウェル、１４ｂ ｎ型ウェル、１５ａ 高濃度ｎ型不純物拡散領域、１５ｂ 高濃度ｐ型不純物拡散領域、１６ａ ｎ型不純物拡散領域、１６ｂ ｐ型不純物拡散領域、１７ ゲート酸化膜、１８ ゲート電極、１９ ゲート側壁部、２１ 絶縁膜、２２ コンタクトホール、２３ 穴埋め電極、２４ メタル配線層、２６，２７ 領域、２９ ヒータ、３０，５０ ガス供給孔、３１ プラズマ処理装置、３２ 処理容器、３３ ガス供給部、３４ 支持台、３５ マイクロ波発生器、３６ 誘電体窓、３７ スロットアンテナ板、３８ 誘電体部材、３９ プラズマ発生機構、４０ スロット孔、４１ 底部、４２ 側壁、４３ 排気孔、４４ 蓋部、４５ Ｏリング、４６，４７ ガス供給部、４８ 下面、４９ ガス供給系、５１ 筒状支持部、５２ 冷却ジャケット、５３ マッチング機構、５４ モード変換器、５５ 導波管、５６ 同軸導波管、５７ 凹部、５８ 高周波電源、５９ マッチングユニット、６０ 循環路、６１ 電極。

Claims (5)

  1. 被処理基板に成膜を行う成膜方法であって、
    前記被処理基板上に、第一の原料ガスを供給し、前記被処理基板上に第一の原料ガスにより吸着して第一の化学吸着層を形成する第一の原料ガス供給工程と、
    前記第一の化学吸着層が形成された前記被処理基板上に、前記第一の原料ガスとは異なる第二の原料ガスを供給し、前記第一の化学吸着層上に第二の原料ガスにより吸着して第二の化学吸着層を形成する第二の原料ガス供給工程と、
    マイクロ波プラズマを用い、少なくとも前記第一および第二の化学吸着層に対して、プラズマ処理を行うプラズマ処理工程とを含み、
    前記第一の原料ガス供給工程は、Ｓｉ ２ Ｃｌ ６ （ヘキサクロロジシラン）を含むガスを供給する工程であり、
    前記第二の原料ガス供給工程は、水素結合を有するＳｉＨ ４ （シラン）を含むガスを供給する工程を含む、成膜方法。
  2. 前記第一の原料ガス供給工程の後であって前記第二の原料ガス供給工程の前に、前記第一の原料ガスの排気を行う第一の原料ガス排気工程を含む、請求項１に記載の成膜方法。
  3. 前記第二の原料ガス供給工程の後に、前記第二の原料ガスの排気を行う第二の原料ガス排気工程を含む、請求項１に記載の成膜方法。
  4. 前記プラズマ処理工程は、前記被処理基板の表面近傍において、プラズマの電子温度が１．５ｅＶよりも低く、かつプラズマの電子密度が１×１０ １１ ｃｍ −３ よりも高いマイクロ波プラズマを用いた処理である、請求項１に記載の成膜方法。
  5. 窒化膜または酸化膜を成膜する、請求項１に記載の成膜方法。
JP2013512347A 2011-04-25 2012-04-23 成膜方法 Active JP5660205B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013512347A JP5660205B2 (ja) 2011-04-25 2012-04-23 成膜方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011096753 2011-04-25
JP2011096753 2011-04-25
JP2013512347A JP5660205B2 (ja) 2011-04-25 2012-04-23 成膜方法
PCT/JP2012/060834 WO2012147680A1 (ja) 2011-04-25 2012-04-23 成膜方法

Publications (2)

Publication Number Publication Date
JPWO2012147680A1 JPWO2012147680A1 (ja) 2014-07-28
JP5660205B2 true JP5660205B2 (ja) 2015-01-28

Family

ID=47072199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013512347A Active JP5660205B2 (ja) 2011-04-25 2012-04-23 成膜方法

Country Status (5)

Country Link
US (1) US9034774B2 (ja)
JP (1) JP5660205B2 (ja)
KR (1) KR101657341B1 (ja)
TW (1) TW201305380A (ja)
WO (1) WO2012147680A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140059107A (ko) 2012-11-07 2014-05-15 주식회사 유피케미칼 실리콘 질화물 박막 제조 방법
JP6017396B2 (ja) * 2012-12-18 2016-11-02 東京エレクトロン株式会社 薄膜形成方法および薄膜形成装置
US10573511B2 (en) 2013-03-13 2020-02-25 Asm Ip Holding B.V. Methods for forming silicon nitride thin films
US9824881B2 (en) 2013-03-14 2017-11-21 Asm Ip Holding B.V. Si precursors for deposition of SiN at low temperatures
US9564309B2 (en) 2013-03-14 2017-02-07 Asm Ip Holding B.V. Si precursors for deposition of SiN at low temperatures
TW201441408A (zh) * 2013-03-15 2014-11-01 Applied Materials Inc 包含氮化矽之膜的電漿輔助原子層沉積
US9576792B2 (en) * 2014-09-17 2017-02-21 Asm Ip Holding B.V. Deposition of SiN
JP6378070B2 (ja) * 2014-12-15 2018-08-22 東京エレクトロン株式会社 成膜方法
US10410857B2 (en) 2015-08-24 2019-09-10 Asm Ip Holding B.V. Formation of SiN thin films
JP6576277B2 (ja) * 2016-03-23 2019-09-18 東京エレクトロン株式会社 窒化膜の形成方法
JP6635839B2 (ja) * 2016-03-23 2020-01-29 東京エレクトロン株式会社 窒化膜の形成方法
JP6728087B2 (ja) 2017-02-22 2020-07-22 東京エレクトロン株式会社 成膜方法及び成膜装置
JP6952542B2 (ja) * 2017-06-21 2021-10-20 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
JP6873007B2 (ja) 2017-08-09 2021-05-19 東京エレクトロン株式会社 シリコン窒化膜の成膜方法及び成膜装置
US10580645B2 (en) 2018-04-30 2020-03-03 Asm Ip Holding B.V. Plasma enhanced atomic layer deposition (PEALD) of SiN using silicon-hydrohalide precursors
JP7085929B2 (ja) 2018-07-13 2022-06-17 東京エレクトロン株式会社 成膜方法
JP7090568B2 (ja) 2019-01-30 2022-06-24 東京エレクトロン株式会社 成膜方法
US20230050255A1 (en) * 2021-08-13 2023-02-16 Applied Materials, Inc. Seam removal in high aspect ratio gap-fill

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006088062A1 (ja) * 2005-02-17 2006-08-24 Hitachi Kokusai Electric Inc. 半導体デバイスの製造方法および基板処理装置
WO2008035678A1 (fr) * 2006-09-19 2008-03-27 Tokyo Electron Limited Processus de nettoyage de plasma et procédé cvd plasma
WO2011034057A1 (ja) * 2009-09-17 2011-03-24 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理装置用ガス供給機構
WO2011033987A1 (ja) * 2009-09-17 2011-03-24 東京エレクトロン株式会社 成膜方法、半導体素子の製造方法、絶縁膜および半導体素子
WO2012142439A1 (en) * 2011-04-13 2012-10-18 Varia Semiconductor Equipment Associates, Inc. Method and apparatus for ion-assisted atomic layer deposition

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100269306B1 (ko) * 1997-07-31 2000-10-16 윤종용 저온처리로안정화되는금속산화막으로구성된완충막을구비하는집적회로장치및그제조방법
JP2004343031A (ja) * 2002-12-03 2004-12-02 Advanced Lcd Technologies Development Center Co Ltd 誘電体膜およびその形成方法ならびに誘電体膜を用いた半導体装置およびその製造方法
JP4601975B2 (ja) * 2004-03-01 2010-12-22 東京エレクトロン株式会社 成膜方法
US20050252449A1 (en) * 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
US7365027B2 (en) * 2005-03-29 2008-04-29 Micron Technology, Inc. ALD of amorphous lanthanide doped TiOx films
US20070065578A1 (en) * 2005-09-21 2007-03-22 Applied Materials, Inc. Treatment processes for a batch ALD reactor
JP4854245B2 (ja) * 2005-09-22 2012-01-18 東京エレクトロン株式会社 半導体装置の製造方法
US20070116888A1 (en) 2005-11-18 2007-05-24 Tokyo Electron Limited Method and system for performing different deposition processes within a single chamber
US7601648B2 (en) * 2006-07-31 2009-10-13 Applied Materials, Inc. Method for fabricating an integrated gate dielectric layer for field effect transistors
TWI412080B (zh) * 2006-11-09 2013-10-11 Ulvac Inc The method of forming a barrier film
WO2009139485A1 (en) * 2008-05-13 2009-11-19 Tokyo Electron Limited Film forming method of silicon oxide film, silicon oxide film, semiconductor device, and manufacturing method of semicomductor device
JP2010283145A (ja) * 2009-06-04 2010-12-16 Sony Corp 固体撮像素子及びその製造方法、電子機器
WO2011125395A1 (ja) 2010-04-09 2011-10-13 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006088062A1 (ja) * 2005-02-17 2006-08-24 Hitachi Kokusai Electric Inc. 半導体デバイスの製造方法および基板処理装置
WO2008035678A1 (fr) * 2006-09-19 2008-03-27 Tokyo Electron Limited Processus de nettoyage de plasma et procédé cvd plasma
WO2011034057A1 (ja) * 2009-09-17 2011-03-24 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理装置用ガス供給機構
WO2011033987A1 (ja) * 2009-09-17 2011-03-24 東京エレクトロン株式会社 成膜方法、半導体素子の製造方法、絶縁膜および半導体素子
WO2012142439A1 (en) * 2011-04-13 2012-10-18 Varia Semiconductor Equipment Associates, Inc. Method and apparatus for ion-assisted atomic layer deposition

Also Published As

Publication number Publication date
JPWO2012147680A1 (ja) 2014-07-28
US20140051263A1 (en) 2014-02-20
WO2012147680A1 (ja) 2012-11-01
KR101657341B1 (ko) 2016-09-13
KR20140019803A (ko) 2014-02-17
US9034774B2 (en) 2015-05-19
TW201305380A (zh) 2013-02-01

Similar Documents

Publication Publication Date Title
JP5660205B2 (ja) 成膜方法
CN110431661B (zh) 用于用非晶硅膜对高深宽比沟槽进行间隙填充的两步工艺
US8967082B2 (en) Plasma processing apparatus and gas supply device for plasma processing apparatus
JP2020136677A (ja) 基材表面内に形成された凹部を充填するための周期的堆積方法および装置
JP4820864B2 (ja) プラズマ原子層成長方法及び装置
KR101244590B1 (ko) 플라즈마 ｃｖｄ 방법, 질화 규소막의 형성 방법 및 반도체 장치의 제조 방법
JP6800004B2 (ja) シリコン窒化膜の形成方法
US20120164848A1 (en) Method for forming nitride film
JP2015180768A (ja) 基板処理装置及び半導体装置の製造方法並びに記録媒体
US20210198787A1 (en) Film forming method and system
US10151029B2 (en) Silicon nitride film forming method and silicon nitride film forming apparatus
WO2011162136A1 (en) Film formation method, semiconductor-device fabrication method, insulating film and semiconductor device
JP6101467B2 (ja) 成膜方法及び成膜装置
TWI702304B (zh) 矽氮化膜之成膜方法及成膜裝置
WO2011033987A1 (ja) 成膜方法、半導体素子の製造方法、絶縁膜および半導体素子
US11171014B2 (en) Substrate processing method and substrate processing apparatus
JP6308584B2 (ja) 半導体装置の製造方法、基板処理装置、基板処理システム及びプログラム
KR20210097044A (ko) 에칭 방법, 기판 처리 장치, 및 기판 처리 시스템
WO2022085499A1 (ja) 成膜方法及び成膜装置
WO2023047497A1 (ja) 基板処理装置、プラズマ生成装置、半導体装置の製造方法およびプログラム
US20230357922A1 (en) Sin film embedding method and film formation apparatus
JP2022133762A (ja) 成膜方法、処理装置及び処理システム
JP2003168680A (ja) 気相堆積方法及び装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140909

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141117

R150 Certificate of patent or registration of utility model

Ref document number: 5660205

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250