JP2022133762A - 成膜方法、処理装置及び処理システム - Google Patents

成膜方法、処理装置及び処理システム Download PDF

Info

Publication number
JP2022133762A
JP2022133762A JP2021032639A JP2021032639A JP2022133762A JP 2022133762 A JP2022133762 A JP 2022133762A JP 2021032639 A JP2021032639 A JP 2021032639A JP 2021032639 A JP2021032639 A JP 2021032639A JP 2022133762 A JP2022133762 A JP 2022133762A
Authority
JP
Japan
Prior art keywords
film
recess
substrate
opening
containing gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021032639A
Other languages
English (en)
Inventor
宗仁 加賀谷
Munehito Kagaya
博紀 村上
Hiroki Murakami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2021032639A priority Critical patent/JP2022133762A/ja
Priority to US18/547,888 priority patent/US20240175121A1/en
Priority to PCT/JP2022/006141 priority patent/WO2022185916A1/ja
Priority to KR1020237028693A priority patent/KR20230132856A/ko
Publication of JP2022133762A publication Critical patent/JP2022133762A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】狭窄部を有する凹部に膜を埋め込む際のボイドの発生を抑制できる技術を提供する。【解決手段】本開示の一態様による成膜方法は、狭窄部を含む凹部が形成された基板の凹部に膜を埋め込む成膜方法であって、（ａ）前記凹部の底部よりも開口部に厚く形成される条件で前記凹部に膜を形成する工程と、（ｂ）前記凹部の前記底部と前記開口部とで同じ厚さに形成される条件又は前記凹部の前記開口部よりも前記底部に厚く形成される条件で前記凹部に膜を形成する工程と、（ｃ）前記凹部に形成された前記膜を部分的にエッチングする工程と、を有し、前記工程（ｂ）及び前記工程（ｃ）を各々が含む複数回のサイクルを行う。【選択図】図１

Description

本開示は、成膜方法、処理装置及び処理システムに関する。
半導体製造プロセスにおいて、構造の微細化に伴いアスペクト比が高い凹部にボイド（隙間）なく膜を埋め込むことが求められている。凹部に膜を埋め込むプロセスの一例として、堆積とエッチングとを交互に繰り返すことで凹部の底部からボトムアップで膜を埋め込む技術が知られている（例えば、特許文献１参照）。
特開２０１４－１１２６６８号公報
本開示は、狭窄部を有する凹部に膜を埋め込む際のボイドの発生を抑制できる技術を提供する。
本開示の一態様による成膜方法は、狭窄部を含む凹部が形成された基板の凹部に膜を埋め込む成膜方法であって、（ａ）前記凹部の底部よりも開口部に厚く形成される条件で前記凹部に膜を形成する工程と、（ｂ）前記凹部の前記底部と前記開口部とで同じ厚さに形成される条件又は前記凹部の前記開口部よりも前記底部に厚く形成される条件で前記凹部に膜を形成する工程と、（ｃ）前記凹部に形成された前記膜を部分的にエッチングする工程と、を有し、前記工程（ｂ）及び前記工程（ｃ）を各々が含む複数回のサイクルを行う。
本開示によれば、狭窄部を有する凹部に膜を埋め込む際のボイドの発生を抑制できる。
実施形態の成膜方法の一例を示すフローチャート 実施形態の成膜方法の一例を示す工程断面図 実施形態の成膜方法を実施するための処理システムの一例を示す図 実施形態の成膜方法を実施するための処理装置の一例を示す図 凹部に低カバレッジ条件でＳｉＮ膜を形成した結果を示す図（１） 凹部に低カバレッジ条件でＳｉＮ膜を形成した結果を示す図（２） 従来の成膜方法で狭窄部を含む凹部に膜を埋め込む場合の埋め込み特性を説明するための図
以下、添付の図面を参照しながら、本開示の限定的でない例示の実施形態について説明する。添付の全図面中、同一又は対応する部材又は部品については、同一又は対応する参照符号を付し、重複する説明を省略する。
〔埋め込みプロセス〕
半導体製造プロセスにおいて、構造の微細化に伴いアスペクト比が高い凹部にボイド（隙間）なく膜を埋め込むことが求められている。凹部に膜を埋め込むプロセスの一例として、堆積（Deposition）とエッチング（Etching）とを交互に繰り返すことで凹部の底部からボトムアップで膜を埋め込む技術（以下「ＤＥＤプロセス」ともいう。）が知られている。ＤＥＤプロセスを用いることで、ボイドの発生を抑制できる。
しかしながら、ＤＥＤプロセスを用いて、狭窄部を含む凹部が形成された基板の凹部に膜を埋め込む場合、凹部の開口部において下地にダメージが生じ得る。以下、図７を参照し、下地にダメージが生じ得る理由を説明する。図７は、従来の成膜方法で狭窄部を含む凹部に膜を埋め込む場合の埋め込み特性を説明するための図である。
図７（ａ）は、狭窄部を含む凹部が形成された基板の概略断面図である。図７（ａ）に示されるように、基板９００は、凹部９１０が形成された下地９２０を有する。凹部９１０は、開口部９１１、狭窄部９１２及び底部９１３を含む。開口部９１１は、凹部９１０の上部において開口した部分である。狭窄部９１２は、開口部９１１から底部９１３までの途中に形成され、開口部９１１及び底部９１３よりも断面視での幅が狭い部分である。底部９１３は、凹部９１０の下部における凹部９１０の底面９１４を含む部分である。
図７（ｂ）は、図７（ａ）に示される凹部にコンフォーマルに膜を形成したときの基板の概略断面図であり、ＤＥＤプロセスにおいて堆積を行った後の状態を示す。図７（ｂ）に示されるように、基板９００の凹部９１０には、狭窄部９１２が閉塞しない程度にコンフォーマルに膜９３０が形成されている。
図７（ｃ）は、凹部にコンフォーマルに膜が形成された基板に対してドライエッチングを施したときの基板の概略断面図であり、ＤＥＤプロセスにおいてエッチングを行った後の状態を示す。図７（ｃ）に示されるように、狭窄部９１２を含む凹部９１０が形成された基板９００では、エッチング後の堆積で底部９１３に膜９３０が埋め込まれるようにするため、狭窄部９１２に堆積した膜９３０をエッチングして除去することが好ましい。ところで、ＤＥＤプロセスのエッチングでは、凹部９１０にコンフォーマルに形成された膜９３０を、断面視でＶ字状にエッチングする。すなわち、エッチングは、底部９１３よりも開口部９１１の方が膜９３０に対するエッチングレートが高い条件で行われる。そのため、狭窄部９１２に堆積した膜９３０を除去する前に、開口部９１１に堆積した膜９３０が除去される。そして、開口部９１１に堆積した膜９３０が除去された状態でドライエッチングを継続すると、下地９２０の一部が削られる等、下地９２０にダメージが生じる。これは、対下地選択比が無限大ではないためである。
以下では、狭窄部を有する凹部に、下地に対するダメージを抑制しつつ、ボイドレスで膜を埋め込むことができる実施形態の成膜方法について説明する。
〔成膜方法〕
図１及び図２を参照し、実施形態の成膜方法の一例について説明する。以下では、凹部にシリコン窒化膜（ＳｉＮ膜）を成膜して埋め込む場合を例に挙げて説明する。
（工程Ｓ１）
まず、工程Ｓ１では、狭窄部を含む凹部が形成された基板を準備する。図２（ａ）に示されるように、基板１００は、凹部１１０が形成された下地１２０を有する。凹部１１０は、開口部１１１、狭窄部１１２及び底部１１３を含む。開口部１１１は、凹部１１０の上部において開口した部分である。狭窄部１１２は、開口部１１１から底部１１３までの途中に形成され、開口部１１１及び底部１１３よりも断面視での幅が狭い部分である。底部１１３は、凹部１１０の下部における凹部１１０の底面１１４を含む部分である。図示の例では、凹部１１０は、開口部１１１から狭窄部１１２に向かうにつれて連続的に狭くなり、狭窄部１１２から底部１１３に向かうにつれて連続的に拡がる形状を有する。ただし、凹部１１０は、図示された形状に限定されず、開口部１１１から底部１１３までの途中に狭窄部１１２を含む別の形状であってもよい。凹部１１０は、トレンチ、ホール等である。下地１２０は、例えばシリコンや絶縁膜で構成され、部分的に金属や金属化合物が存在していてもよい。
（工程Ｓ２）
次いで、工程Ｓ２では、図２（ｂ）に示されるように、凹部１１０の底部１１３よりも開口部１１１に厚く形成される条件（以下「低カバレッジ条件」ともいう。）で凹部１１０にＳｉＮ膜１３０を形成する。
工程Ｓ２は、例えば原子層堆積（ＡＬＤ：Atomic Layer Deposition）によりＳｉＮ膜１３０を形成することを含んでいてよい。
ＡＬＤによりＳｉＮ膜１３０を形成する場合、基板１００にシリコン含有ガスを供給するステップと、Ｎ２を含むガスから生成したプラズマに基板１００を晒すステップと、を交互に繰り返すことが好ましい。基板１００にシリコン含有ガスを供給するステップでは基板１００にシリコン含有ガスが吸着し、Ｎ２を含むガスから生成したプラズマに基板１００を晒すステップでは基板１００に吸着したシリコン含有ガスが窒化されてＳｉＮの層が形成される。ここで、Ｎ２を含むガスから生成したプラズマ中のラジカルは寿命が短いため、凹部１１０の底部１１３に到達しにくい。そのため、凹部１１０の底部１１３に形成されるＳｉＮ膜１３０が薄くなる。その結果、凹部１１０の底部１１３よりも開口部１１１に特に厚くＳｉＮ膜１３０を形成できる。なお、Ｎ２を含むガスは、例えばＮ２ガスのみであってよく、ＮＨ３、Ｈ２を更に含んでいてもよい。ただし、底部１１３と開口部１１１との間の膜厚差が大きくなるという観点から、Ｎ２を含むガスはＮ２のみであることが好ましい。
また、ＡＬＤによりＳｉＮ膜１３０を形成する場合、基板１００にシリコン含有ガスを供給律速状態で供給するステップと、基板１００に窒素含有ガスを供給するステップと、を交互に繰り返すことが好ましい。供給律速状態とは、基板１００が収容される処理容器内へ供給する処理ガスの量が非常に少ない領域であって、成膜速度が処理ガスの供給量に主に支配される状態を意味する。例えば、処理ガスの供給量を少なくし、処理温度を高くすることにより、供給律速状態を実現できる。基板１００にシリコン含有ガスを供給律速状態で供給することで、凹部１１０に供給されるシリコン含有ガスが底部１１３に到達する前に開口部１１１や狭窄部１１２に吸着して消費される。その結果、凹部１１０の底部１１３よりも開口部１１１に特に厚くＳｉＮ膜１３０を形成できる。なお、基板１００に供給律速状態で供給するガスは、シリコン含有ガスに限らず、窒素含有ガスであってもよく、シリコン含有ガスと窒素含有ガスの両方であってもよい。
また、ＡＬＤによりＳｉＮ膜１３０を形成する場合、ＳｉＮ膜１３０を形成する工程を含み、ＳｉＮ膜１３０をエッチングする工程を含んでもよい。ＳｉＮ膜１３０を形成する工程は、基板１００にシリコン含有ガスを供給するステップと、基板１００に窒素含有ガスを供給するステップと、を含むサイクルを繰り返すことを含み、さらにＨｅを含むガスから生成したプラズマに基板１００を晒すステップを含んでいてよい。基板１００にシリコン含有ガスを供給するステップでは基板１００にシリコン含有ガスが吸着し、基板１００に窒素含有ガスを供給するステップでは基板１００に吸着したシリコン含有ガスが窒化されてＳｉＮの層が形成される。また、Ｈｅを含むガスから生成したプラズマに基板１００を晒すステップでは、ＳｉＮの層及び／又はＳｉＮ膜１３０がエッチング耐性の高い膜に改質される。ここで、Ｈｅを含むガスから生成したプラズマによる改質では、凹部１１０の底部１１３よりも開口部１１１がエッチング耐性の高い膜に改質されやすい。そのため、ＳｉＮ膜１３０を形成する工程の後に行われるＳｉＮ膜１３０をエッチングする工程では、凹部１１０の開口部１１１よりも底部１１３におけるＳｉＮ膜１３０のエッチングの量が多くなる。その結果、凹部１１０の底部１１３よりも開口部１１１に特に厚くＳｉＮ膜１３０を形成できる。なお、基板１００に窒素含有ガスを供給するステップは、窒素含有ガスから生成したプラズマに基板１００を晒すステップに変更してもよい。また、Ｈｅを含むガスは、例えばＡｒを含んでいてもよい。また、ＳｉＮ膜１３０をエッチングする工程は、ドライエッチング、ウェットエッチングのいずれであってもよい。ドライエッチングによりＳｉＮ膜１３０をエッチングする場合、エッチングガスとしては、ＮＦ３、ＣＨＦ系ガス等を利用できる。また、それらのエッチングガスには、Ｏ２、Ｎ２、Ｈ２等のガスを添加してもよい。ウェットエッチングによりＳｉＮ膜１３０をエッチングする場合、希フッ酸（ＤＨＦ：Diluted HF）等を利用できる。
また、工程Ｓ２は、化学気相堆積（ＣＶＤ：Chemical Vapor Deposition）によりＳｉＮ膜１３０を形成することを含んでいてよい。ＣＶＤによりＳｉＮ膜１３０を形成することで、凹部１１０の底部１１３よりも開口部１１１に厚くＳｉＮ膜１３０を形成できる。
ＣＶＤによりＳｉＮ膜１３０を形成する場合、シリコン含有ガスと窒素含有ガスとの反応を熱により行う熱ＣＶＤ（Ｔｈ－ＣＶＤ）によりＳｉＮ膜１３０を形成することを含んでいてよい。すなわち、基板１００にシリコン含有ガス及び窒素含有ガスを供給することによりＳｉＮ膜１３０を形成することを含んでいてよい。
また、ＣＶＤによりＳｉＮ膜１３０を形成する場合、シリコン含有ガスと窒素含有ガスとの反応をプラズマによるアシストで行うプラズマＣＶＤ（ＰＥ－ＣＶＤ）によりＳｉＮ膜１３０を形成することを含んでいてよい。すなわち、シリコン含有ガス及び窒素含有ガスから生成したプラズマに基板１００を晒すことによりＳｉＮ膜１３０を形成することを含んでいてよい。
また、ＣＶＤによりＳｉＮ膜１３０を形成する場合、基板１００にシリコン含有ガス及び窒素含有ガスを供給律速状態で供給することが好ましい。基板１００にシリコン含有ガス及び窒素含有ガスを供給律速状態で供給することで、凹部１１０に供給されるシリコン含有ガス及び窒素含有ガスが底部１１３に到達する前に開口部１１１や狭窄部１１２において消費される。その結果、凹部１１０の底部１１３よりも開口部１１１に特に厚くＳｉＮ膜１３０を形成できる。
なお、工程Ｓ２において用いられるシリコン含有ガスとしては、例えばヘキサクロロジシラン（ＨＣＤ）、モノシラン［ＳｉＨ４］、ジシラン［Ｓｉ２Ｈ６］、ジクロロシラン（ＤＣＳ）、ヘキサエチルアミノジシラン、ヘキサメチルジシラザン（ＨＭＤＳ）、テトラクロロシラン（ＴＣＳ）、ジシリルアニン（ＤＳＡ）、トリシリルアミン（ＴＳＡ）及びビスターシャルブチルアミノシラン（ＢＴＢＡＳ）、ブチルアミノシラン、ジメチルアミノシラン、ビスジメチルアミノシラン、トリジメチルアミノシラン、ジエチルアミノシラン、ビスジエチルアミノシラン、ジプロピルアミノシラン、ジイソプロピルアミノシラン、ヘキサキスエチルアミノジシラン等からなる群から選択される１又は２以上のガスを利用できる。
また、工程Ｓ２において用いられる窒素含有ガスとしては、例えば窒素（Ｎ２）、アンモニア（ＮＨ３）、ジアゼン（Ｎ２Ｈ２）、ヒドラジン（Ｎ２Ｈ４）及びモノメチルヒドラジン（ＣＨ３（ＮＨ）ＮＨ２）等の有機ヒドラジン化合物からなる群から選択される１又は２以上のガスを利用できる。
（工程Ｓ３）
次いで、工程Ｓ３では、図２（ｃ）に示されるように、凹部１１０の底部１１３と開口部１１１とで同じ厚さに形成される条件、又は凹部１１０の開口部１１１よりも底部１１３に厚く形成される条件で凹部１１０にＳｉＮ膜１４０を形成する。
工程Ｓ３は、例えばＡＬＤによりＳｉＮ膜１４０を形成することを含んでいてよい。ＡＬＤによりＳｉＮ膜１４０を形成することで、凹部１１０の底部１１３と開口部１１１とで同じ厚さ（コンフォーマル）にＳｉＮ膜１４０を形成できる。
ＡＬＤによりＳｉＮ膜１４０を形成する場合、シリコン含有ガスと窒素含有ガスとの反応を熱により行う熱ＡＬＤ（Ｔｈ－ＡＬＤ）によりＳｉＮ膜１４０を形成することを含んでいてよい。すなわち、基板１００にシリコン含有ガスを供給するステップと、基板１００に窒素含有ガスを供給するステップと、を交互に繰り返すことによりＳｉＮ膜１４０を形成することを含んでいてよい。基板１００にシリコン含有ガスを供給するステップでは基板１００にシリコン含有ガスが吸着し、基板１００に窒素含有ガスを供給するステップでは基板１００に吸着したシリコン含有ガスが窒化されてＳｉＮの層が形成される。熱ＡＬＤにおいて用いられる窒素含有ガスとしては、ＮＨ３、Ｎ２Ｈ４等を利用できる。
また、ＡＬＤによりＳｉＮ膜１４０を形成する場合、シリコン含有ガスと窒素含有ガスとの反応をプラズマによるアシストで行うプラズマＡＬＤ（ＰＥ－ＡＬＤ）によりＳｉＮ膜１４０を形成することを含んでいてよい。すなわち、基板１００にシリコン含有ガスを供給するステップと、窒素含有ガスを含むガスから生成したプラズマに基板１００を晒すステップと、を交互に繰り返すことを含んでいてよい。プラズマＡＬＤにおいて用いられる窒素含有ガスとしては、例えば、ＮＨ３、Ｎ２／Ｈ２、ＮＨ３／Ｎ２／Ｈ２からなる群から選択される１又は２以上のガスを利用できる。窒素含有ガスに希ガスを添加してもよい。
また、ＡＬＤによりＳｉＮ膜１４０を形成する場合、改質ガスから生成したプラズマに基板１００を晒すことで、ＳｉＮの層及び／又はＳｉＮ膜１４０をエッチング耐性の高い膜に改質してもよい。すなわち、基板１００にシリコン含有ガスを供給するステップと、窒素含有ガスを含むガスから生成したプラズマに基板１００を晒すステップと、改質ガスから生成したプラズマに基板１００を晒すステップと、を繰り返すことを含んでいてよい。改質ガスとしては、例えば、Ｈｅ、Ｈ２等を挙げることができる。
また、工程Ｓ３は、凹部１１０における狭窄部１１２よりも上方に開口している側（すなわち、狭窄部１１２より浅い開口部１１１側）に、ＳｉＮ膜の堆積を阻害する阻害領域を形成するステップを含んでいてよい。これにより、凹部１１０の開口部１１１へのＳｉＮ膜１４０の堆積が阻害されるので、凹部１１０の開口部１１１よりも底部１１３に厚くＳｉＮ膜１４０を形成できる。阻害領域を形成するステップは、例えばハロゲンを含むガスから生成したプラズマに基板１００を晒すことを含んでいてよい。ハロゲンを含むガスとしては、例えば、フッ素ガス（Ｆ２）、塩素ガス（Ｃｌ２）、フッ化水素ガス（ＨＦ）等を利用できる。また、阻害領域を形成するステップは、例えばＮ２を含むガスから生成したプラズマに基板１００を晒すことを含んでいてよい。
なお、工程Ｓ３において用いられるシリコン含有ガスとしては、例えば工程Ｓ２において用いられるシリコン含有ガスと同じガスを利用でき、シリコンハライドやアミノシラン等を利用できる。
（工程Ｓ４）
次いで、工程Ｓ４では、図２（ｄ）に示されるように、凹部１１０に形成されたＳｉＮ膜１３０，１４０を、底部１１３よりも開口部１１１のエッチング速度が大きいエッチング条件でエッチングし、ＳｉＮ膜１３０，１４０を部分的に除去する。これにより、開口部１１１及び狭窄部１１２が拡がるので、後に再び行われる工程Ｓ３において狭窄部１１２よりも底部１１３の側にＳｉＮ膜１４０が埋め込むことができる。
工程Ｓ４では、底部１１３よりも開口部１１１の方がＳｉＮ膜１３０に対するエッチングレートが高い条件でＳｉＮ膜１３０，１４０のエッチングが行われるため、狭窄部１１２よりも開口部１１１の方がＳｉＮ膜１３０，１４０のエッチングの量が多くなる。そのため、狭窄部１１２に形成されたＳｉＮ膜１３０，１４０を除去する前に、開口部１１１に形成されたＳｉＮ膜１３０，１４０が除去されて下地１２０が露出するおそれがある。しかし、本実施形態では、工程Ｓ２において凹部１１０の底部１１３よりも開口部１１１に厚くＳｉＮ膜１３０が形成されている。これにより、狭窄部１１２に形成されたＳｉＮ膜１３０，１４０が除去される前に、開口部１１１に形成されたＳｉＮ膜１３０，１４０が除去されることを抑制できる。そのため、開口部１１１において下地１２０が露出することを抑制できる。その結果、対下地選択比が無限大でない場合であっても、開口部１１１において下地１２０がダメージを受けることを抑制できる。
工程Ｓ４は、基板１００にＮＦ３又はＣＨＦ系ガスを供給することを含んでいてよい。これにより、凹部１１０に形成されたＳｉＮ膜１３０，１４０を、底部１１３よりも開口部１１１のエッチング速度が大きいエッチング条件でエッチングできる。
また、工程Ｓ４は、基板１００にＮＦ３又はＣＨＦ系ガスを供給律速状態で供給することを含んでいてよい。これにより、凹部１１０に形成されたＳｉＮ膜１３０，１４０を、底部１１３よりも開口部１１１のエッチング速度が大きいエッチング条件でエッチングできる。
（工程Ｓ５）
次いで、工程Ｓ５では、工程Ｓ３及び工程Ｓ４を含むサイクルの繰り返し回数が所定回数に到達したか否かを判定する。工程Ｓ３及び工程Ｓ４を含むサイクルの繰り返し回数が所定回数に到達していない場合、再び工程Ｓ３及び工程Ｓ４を行う。すなわち、所定回数に到達するまで、コンフォーマル又は開口部１１１が薄いＳｉＮ膜１４０の成膜と、ＳｉＮ膜１３０，１４０のエッチングとを繰り返す。これにより、図２（ｅ）に示されるように、凹部１１０における狭窄部１１２よりも底部１１３の側にボイドレスでＳｉＮ膜１４０を埋め込むことができる。また、工程Ｓ３及び工程Ｓ４を含むサイクルの繰り返し回数が所定回数に到達した場合、工程Ｓ６に進む。所定回数は、１回以上である。
また、工程Ｓ４において開口部１１１に形成されたＳｉＮ膜１３０が除去されて下地１２０が露出する場合や露出するおそれがある場合には、工程Ｓ３及び工程Ｓ４を繰り返している間であって、工程Ｓ４の後かつ工程Ｓ３の前に工程Ｓ２を行ってもよい。すなわち、工程Ｓ３及び工程Ｓ４を各々が含む複数回のサイクルの一部が工程Ｓ２を含んでいてよい。
（工程Ｓ６）
次いで、工程Ｓ６では、凹部１１０の底部１１３と開口部１１１とで同じ厚さに形成される条件又は凹部１１０の開口部１１１よりも底部１１３に厚く形成される条件で凹部１１０にＳｉＮ膜１４０を形成する。これにより、図２（ｆ）に示されるように、凹部１１０にボイドレスでＳｉＮ膜１４０を埋め込むことができる。
工程Ｓ６は、例えばＡＬＤによりＳｉＮ膜１４０を形成することを含んでいてよい。ＡＬＤによりＳｉＮ膜１４０を形成することで、凹部１１０の底部１１３と開口部１１１とで同じ厚さ（コンフォーマル）にＳｉＮ膜１４０を形成できる。また、ＡＬＤによりＳｉＮ膜１４０を形成することで凹部１１０の開口部１１１よりも底部１１３の方が厚くなるＳｉＮ膜１４０を形成することができる。ＡＬＤによりＳｉＮ膜１４０を形成する方法は、工程Ｓ３においてＡＬＤによりＳｉＮ膜１４０を形成する方法と同じであってよい。
以上に説明した実施形態によれば、狭窄部を含む凹部が形成された基板に対し、低カバレッジ条件でＳｉＮ膜を形成し、次いでコンフォーマル又は開口部が薄いＳｉＮ膜の成膜と、該ＳｉＮ膜のエッチングとを繰り返すことにより、凹部にＳｉＮ膜を埋め込む。これにより、ＳｉＮ膜のエッチングの際に低カバレッジ条件で形成されたＳｉＮ膜が下地の露出を防止する保護膜として機能する。これにより、ＳｉＮ膜のエッチングの際に下地がダメージを受けることを抑制できる。また、コンフォーマル又は開口部が薄いＳｉＮ膜の成膜と、該ＳｉＮ膜のエッチングとを繰り返しながら凹部にＳｉＮ膜を形成するので、狭窄部の閉塞を防止できる。その結果、凹部に膜を埋め込む際のボイドの発生を抑制できる。
〔処理システム〕
図３を参照し、実施形態の成膜方法を実施するための処理システムの一例について説明する。
処理システムＰＳは、処理装置ＰＭ１～ＰＭ４と、真空搬送室ＶＴＭと、ロードロック室ＬＬ１～ＬＬ３と、大気搬送室ＬＭと、ロードポートＬＰ１～ＬＰ３と、全体制御部ＣＵ０と、を備える。
処理装置ＰＭ１～ＰＭ４は、それぞれゲートバルブＧ１１～Ｇ１４を介して真空搬送室ＶＴＭと接続されている。処理装置ＰＭ１～ＰＭ４内は所定の真空雰囲気に減圧され、その内部にて基板Ｗに所望の処理を施す。
真空搬送室ＶＴＭ内は、所定の真空雰囲気に減圧されている。真空搬送室ＶＴＭには、減圧状態で基板Ｗを搬送可能な搬送機構ＴＲ１が設けられている。搬送機構ＴＲ１は、処理装置ＰＭ１～ＰＭ４、ロードロック室ＬＬ１～ＬＬ３に対して、基板Ｗを搬送する。搬送機構ＴＲ１は、例えば独立に移動可能な２つの搬送アームＦＫ１１，ＦＫ１２を有する。
ロードロック室ＬＬ１～ＬＬ３は、それぞれゲートバルブＧ２１～Ｇ２３を介して真空搬送室ＶＴＭと接続され、ゲートバルブＧ３１～Ｇ３３を介して大気搬送室ＬＭと接続されている。ロードロック室ＬＬ１～ＬＬ３内は、大気雰囲気と真空雰囲気とを切り替えることができるようになっている。
大気搬送室ＬＭ内は、大気雰囲気となっており、例えば清浄空気のダウンフローが形成されている。大気搬送室ＬＭ内には、基板Ｗのアライメントを行うアライナＡＮが設けられている。また、大気搬送室ＬＭには、搬送機構ＴＲ２が設けられている。搬送機構ＴＲ２は、ロードロック室ＬＬ１～ＬＬ３、後述するロードポートＬＰ１～ＬＰ３のキャリアＣ、アライナＡＮに対して、基板Ｗを搬送する。
ロードポートＬＰ１～ＬＰ３は、大気搬送室ＬＭの長辺の壁面に設けられている。ロードポートＬＰ１～ＬＰ３は、基板Ｗが収容されたキャリアＣ又は空のキャリアＣが取り付けられる。キャリアＣとしては、例えばＦＯＵＰ（Front Opening Unified Pod）を利用できる。
全体制御部ＣＵは、例えばコンピュータであってよい。全体制御部ＣＵは、ＣＰＵ（Central Processing Unit）、ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）、補助記憶装置等を備える。ＣＰＵは、ＲＯＭ又は補助記憶装置に格納されたプログラムに基づいて動作し、処理システムＰＳの各部を制御する。例えば、全体制御部ＣＵは、処理装置ＰＭ１～ＰＭ４の動作、搬送機構ＴＲ１，ＴＲ２の動作、ゲートバルブＧ１１～Ｇ１４，Ｇ２１～Ｇ２３，Ｇ３１～Ｇ３３の開閉、ロードロック室ＬＬ１～ＬＬ３内の雰囲気の切り替え等を実行する。
実施形態の処理システムＰＳでは、処理装置ＰＭ１～ＰＭ４のうちの少なくとも１つを用いて、実施形態の成膜方法における工程Ｓ２～Ｓ４，Ｓ６を減圧雰囲気下で連続して実施する。例えば、処理装置ＰＭ１～ＰＭ４のうちの１つを用いて工程Ｓ２～Ｓ４，Ｓ６を連続して実施してもよい。また例えば、処理装置ＰＭ１～ＰＭ４のうちの１つを用いて工程Ｓ２，Ｓ３を連続して実施し、別の１つを用いて工程Ｓ４を実施し、更に別の１つを用いて工程Ｓ６を実施してもよい。また例えば、処理装置ＰＭ１～ＰＭ４が各々異なる工程Ｓ２～Ｓ４，Ｓ６を実施してもよい。
〔処理装置〕
図４を参照し、図３の処理システムＰＳが備える処理装置ＰＭ１～ＰＭ４として用いられる処理装置の一例について説明する。
処理装置は、処理容器１、載置台２、シャワーヘッド３、排気部４、ガス供給部５、ＲＦ電力供給部８、制御部９等を有する。
処理容器１は、アルミニウム等の金属により構成され、略円筒状を有している。処理容器１は、基板Ｗを収容する。基板Ｗは、例えば半導体ウエハである。処理容器１の側壁には、基板Ｗを搬入又は搬出するための搬入出口１１が形成されている。搬入出口１１は、ゲートバルブ１２により開閉される。処理容器１の本体の上には、断面が矩形状をなす円環状の排気ダクト１３が設けられている。排気ダクト１３には、内周面に沿ってスリット１３ａが形成されている。排気ダクト１３の外壁には、排気口１３ｂが形成されている。排気ダクト１３の上面には、絶縁体部材１６を介して処理容器１の上部開口を塞ぐように天壁１４が設けられている。排気ダクト１３と絶縁体部材１６との間はシールリング１５で気密に封止されている。区画部材１７は、載置台２（及びカバー部材２２）が後述する処理位置へと上昇した際、処理容器１の内部を上下に区画する。
載置台２は、処理容器１内で基板Ｗを水平に支持する。載置台２は、基板Ｗに対応した大きさの円板状に形成されており、支持部材２３に支持されている。載置台２は、ＡｌＮ等のセラミックス材料や、アルミニウムやニッケル合金等の金属材料で形成されており、内部に基板Ｗを加熱するためのヒータ２１が埋め込まれている。ヒータ２１は、ヒータ電源（図示せず）から給電されて発熱する。そして、載置台２の上面の近傍に設けられた熱電対（図示せず）の温度信号によりヒータ２１の出力を制御することで、基板Ｗが所定の温度に制御される。載置台２には、上面の外周領域及び側面を覆うようにアルミナ等のセラミックスにより形成されたカバー部材２２が設けられている。
載置台２の底面には、載置台２を支持する支持部材２３が設けられている。支持部材２３は、載置台２の底面の中央から処理容器１の底壁に形成された孔部を貫通して処理容器１の下方に延び、その下端が昇降機構２４に接続されている。昇降機構２４により載置台２が支持部材２３を介して、図１で示す処理位置と、その下方の二点鎖線で示す基板Ｗの搬送が可能な搬送位置との間で昇降する。支持部材２３の処理容器１の下方には、鍔部２５が取り付けられている。処理容器１の底面と鍔部２５との間には、ベローズ２６が設けられている。ベローズ２６は、処理容器１内の雰囲気を外気と区画し、載置台２の昇降動作にともなって伸縮する。
処理容器１の底面の近傍には、昇降板２７ａから上方に突出するように３本（２本のみ図示）のウエハ支持ピン２７が設けられている。ウエハ支持ピン２７は、処理容器１の下方に設けられた昇降機構２８により昇降板２７ａを介して昇降する。ウエハ支持ピン２７は、搬送位置にある載置台２に設けられた貫通孔２ａに挿通されて載置台２の上面に対して突没可能となっている。ウエハ支持ピン２７を昇降させることにより、搬送機構（図示せず）と載置台２との間で基板Ｗの受け渡しが行われる。
シャワーヘッド３は、処理容器１内に処理ガスをシャワー状に供給する。シャワーヘッド３は、金属製であり、載置台２に対向するように設けられており、載置台２とほぼ同じ直径を有している。シャワーヘッド３は、本体部３１及びシャワープレート３２を有する。本体部３１は、処理容器１の天壁１４に固定されている。シャワープレート３２は、本体部３１の下に接続されている。本体部３１とシャワープレート３２との間には、ガス拡散空間３３が形成されている。ガス拡散空間３３には、処理容器１の天壁１４及び本体部３１の中央を貫通するようにガス導入孔３６が設けられている。シャワープレート３２の周縁部には下方に突出する環状突起部３４が形成されている。環状突起部３４の内側の平坦部には、ガス吐出孔３５が形成されている。載置台２が処理位置に存在した状態では、載置台２とシャワープレート３２との間に処理空間３８が形成され、カバー部材２２の上面と環状突起部３４とが近接して環状隙間３９が形成される。
排気部４は、処理容器１の内部を排気する。排気部４は、排気口１３ｂに接続された排気配管４１と、排気配管４１に接続された真空ポンプや圧力制御バルブ等を有する排気機構４２とを有する。処理に際しては、処理容器１内のガスがスリット１３ａを介して排気ダクト１３に至り、排気ダクト１３から排気配管４１を通って排気機構４２により排気される。
ガス供給部５は、シャワーヘッド３に各種の処理ガスを供給する。ガス供給部５は、ガス源５１及びガスライン５２を含む。ガス源５１は、例えば各種の処理ガスの供給源、マスフローコントローラ、バルブ（いずれも図示せず）を含む。各種の処理ガスは、前述の実施形態の成膜方法において用いられるガスを含む。各種のガスは、ガス源５１からガスライン５２及びガス導入孔３６を介してガス拡散空間３３に導入される。
また、処理装置は、容量結合プラズマ装置であって、載置台２が下部電極として機能し、シャワーヘッド３が上部電極として機能する。載置台２は、コンデンサ（図示せず）を介して接地されている。ただし、載置台２は、例えばコンデンサを介さずに接地されていてもよく、コンデンサとコイルを組み合わせた回路を介して接地されていてもよい。シャワーヘッド３は、ＲＦ電力供給部８に接続されている。
ＲＦ電力供給部８は、高周波電力（以下、「ＲＦ電力」ともいう。）をシャワーヘッド３に供給する。ＲＦ電力供給部８は、ＲＦ電源８１、整合器８２及び給電ライン８３を有する。ＲＦ電源８１は、ＲＦ電力を発生する電源である。ＲＦ電力は、プラズマの生成に適した周波数を有する。ＲＦ電力の周波数は、例えば低周波数帯の４５０ＫＨｚからマイクロ波帯の２．４５ＧＨｚの範囲内の周波数である。ＲＦ電源８１は、整合器８２及び給電ライン８３を介してシャワーヘッド３の本体部３１に接続されている。整合器８２は、ＲＦ電源８１の内部インピーダンスに負荷インピーダンスを整合させるための回路を有する。なお、ＲＦ電力供給部８は、上部電極となるシャワーヘッド３にＲＦ電力を供給するものとして説明したが、これに限られるものではない。下部電極となる載置台２にＲＦ電力を供給する構成であってもよい。
制御部９は、例えばコンピュータであり、ＣＰＵ（Central Processing Unit）、ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）、補助記憶装置等を備える。ＣＰＵは、ＲＯＭ又は補助記憶装置に格納されたプログラムに基づいて動作し、処理装置の動作を制御する。制御部９は、処理装置の内部に設けられていてもよく、外部に設けられていてもよい。制御部９が処理装置の外部に設けられている場合、制御部９は、有線又は無線等の通信手段によって、処理装置を制御できる。
〔評価結果〕
図５及び図６を参照し、実施形態の成膜方法における工程Ｓ２で用いられる低カバレッジ条件で凹部（トレンチ）にＳｉＮ膜を形成し、形成したＳｉＮ膜を電子顕微鏡で観察した。
まず、ＳｉＮ膜の上にアモルファスシリコン（ａ－Ｓｉ）膜により形成された凹部を含む基板を準備した。次いで、低カバレッジ条件として、基板にシリコン含有ガスを供給するステップと、Ｎ２を含むガスから生成したプラズマに基板を晒すステップと、を交互に繰り返すことにより、凹部にＳｉＮ膜を形成した。シリコン含有ガスとしては、ビスジエチルアミノシラン（ＢＤＥＡＳ）を用いた。Ｎ２を含むガスとしては、Ｎ２とＡｒとの混合ガスを用いた。具体的には、図４のような処理装置で、例えば、圧力を０．１～５０Ｔｏｒｒ（１．３×１０１～６．７×１０３Ｐａ）に維持しつつ、ＢＤＥＡＳを特定の流量で０．０５～１．０秒で供給するステップと、Ｎ２の特定の流量から生成された１０～１０００Ｗの電力のプラズマに０．１～６．０秒晒すステップと、を交互に繰り返して凹部にＳｉＮ膜を形成した。
図５は、凹部に低カバレッジ条件でＳｉＮ膜を形成した結果を示す図であり、走査電子顕微鏡（ＳＥＭ：Scanning Electron Microscope）による観察結果を示す。
図５に示されるように、凹部の底部よりも開口部に厚くＳｉＮ膜が形成されていることが分かる。この結果から、基板にシリコン含有ガスを供給するステップと、Ｎ２を含むガスから生成したプラズマに基板を晒すステップと、を交互に繰り返すことで、凹部の底部よりも開口部に厚くＳｉＮ膜を形成できることが示された。
次に、結晶シリコン（Ｓｉ）により形成された凹部を含む基板を準備した。次いで、低カバレッジ条件として、ＳｉＮ膜を形成する工程及びＳｉＮ膜をエッチングする工程をこの順に行うことにより、凹部にＳｉＮ膜を形成した。ＳｉＮ膜を形成する工程では、基板にシリコン含有ガスを供給するステップと、窒素含有ガスから生成したプラズマに基板を晒すステップと、Ｈｅを含むガスから生成したプラズマに基板を晒すステップと、を含むサイクルを繰り返した。ＳｉＮ膜をエッチングする工程では、希フッ酸を用いたウェットエッチングを行った。シリコン含有ガスとしては、ジクロロシラン（ＤＣＳ）を用いた。窒素含有ガスとしては、ＮＨ３を用いた。Ｈｅを含むガスとしては、ＨｅとＡｒとの混合ガスを用いた。具体的には、図４のような処理装置で、例えば、圧力を０．１～５０Ｔｏｒｒ（１．３×１０１～６．７×１０３Ｐａ）に維持しつつ、ＤＣＳを特定の流量で０．０５～１．０秒で供給するステップと、ＮＨ３の特定の流量から生成された１００～３０００Ｗの電力のプラズマに１．０～１０．０秒晒すステップと、Ｈｅの特定流量から生成された１０～１０００Ｗの電力のプラズマに１．０～１０．０秒晒すステップとを、繰り返して凹部にＳｉＮ膜を形成した。
図６は、凹部に低カバレッジ条件でＳｉＮ膜を形成した結果を示す図であり、透過電子顕微鏡（ＴＥＭ：Transmission Electron Microscope）による観察結果を示す。図６（ａ）は、ＳｉＮ膜を形成する工程の後のＴＥＭによる観察結果を示し、図６（ｂ）は、ＳｉＮ膜をエッチングする工程の後のＴＥＭによる観察結果を示す。
図６（ａ）に示されるように、ＳｉＮ膜を形成する工程の後には、凹部にコンフォーマルにＳｉＮ膜が形成されていることが分かる。また、図６（ｂ）に示されるように、ＳｉＮ膜をエッチングする工程の後には、凹部の底部に形成されたＳｉＮ膜がほとんど除去され、凹部の開口部に形成されたＳｉＮ膜が残存していることが分かる。この結果から、ＳｉＮ膜を形成する工程においてＨｅを含むガスから生成したプラズマに基板を晒し、次いでＳｉＮ膜を形成する工程において形成されたＳｉＮ膜をエッチングすることで、凹部の底部よりも開口部に厚くＳｉＮ膜を形成できることが示された。
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の請求の範囲及びその趣旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
上記の実施形態では、処理装置が容量結合プラズマ装置である場合を説明してきたが、本開示はこれに限定されない。例えば、誘導結合型プラズマ、表面波プラズマ（マイクロ波プラズマ）、マグネトロンプラズマ、リモートプラズマ等をプラズマ源とするプラズマ装置であってもよい。
上記の実施形態では、成膜方法の一例として、凹部にＳｉＮ膜を埋め込む場合を説明したが、本開示はこれに限定されない。例えば、凹部に埋め込む膜は、シリコン酸化膜（ＳｉＯ２膜）、金属窒化物膜、金属酸化物膜であってもよい。
上記の実施形態では、処理装置がウエハを１枚ずつ処理する枚葉式の装置である場合を説明したが、本開示はこれに限定されない。例えば、処理装置は複数のウエハに対して一度に処理を行うバッチ式の装置であってもよい。また、例えば処理装置は処理容器内の回転テーブルの上に配置した複数のウエハを回転テーブルにより公転させ、第１のガスが供給される領域と第２のガスが供給される領域とを順番に通過させてウエハに対して処理を行うセミバッチ式の装置であってもよい。また、１つの処理容器内に複数の載置台を備えた複数枚葉処理装置であってもよい。
１００ 基板
１１０ 凹部
１１１ 開口部
１１２ 狭窄部
１１３ 底部
１３０ ＳｉＮ膜
１４０ ＳｉＮ膜

Claims (15)

  1. 狭窄部を含む凹部が形成された基板の凹部に膜を埋め込む成膜方法であって、
    （ａ）前記凹部の底部よりも開口部に厚く形成される条件で前記凹部に膜を形成する工程と、
    （ｂ）前記凹部の前記底部と前記開口部とで同じ厚さに形成される条件又は前記凹部の前記開口部よりも前記底部に厚く形成される条件で前記凹部に膜を形成する工程と、
    （ｃ）前記凹部に形成された前記膜を部分的にエッチングする工程と、
    を有し、
    前記工程（ｂ）及び前記工程（ｃ）を各々が含む複数回のサイクルを行う、
    成膜方法。
  2. 前記複数回のサイクルの少なくとも一部は、前記工程（ａ）を含む、
    請求項１に記載の成膜方法。
  3. 前記工程（ａ）は、原子層堆積（ＡＬＤ）により前記膜を形成することを含む、
    請求項１又は２に記載の成膜方法。
  4. 前記工程（ａ）は、前記基板にシリコン含有ガスを供給するステップと、Ｎ２を含むガスから生成したプラズマに前記基板を晒すステップと、を交互に繰り返すことを含む、
    請求項３に記載の成膜方法。
  5. 前記工程（ａ）は、前記基板にシリコン含有ガスを供給するステップと、前記基板に窒素含有ガスを供給するステップと、を交互に繰り返すことを含み、そのいずれかもしくは両方が供給律速状態で供給されることを含む、
    請求項３に記載の成膜方法。
  6. 前記工程（ａ）は、前記基板にシリコン含有ガスを供給するステップと、前記基板に窒素含有ガスを供給するステップと、Ｈｅを含むガスから生成したプラズマに前記基板を晒すステップと、を含むサイクルを繰り返すことでシリコン窒化膜を形成する工程と、前記シリコン窒化膜をエッチングする工程と、を含む、
    請求項３に記載の成膜方法。
  7. 前記工程（ａ）は、化学気相堆積（ＣＶＤ）により前記膜を形成することを含む、
    請求項１又は２に記載の成膜方法。
  8. 前記工程（ａ）は、シリコン含有ガス及び窒素含有ガスから生成したプラズマに前記基板を晒すことを含む、
    請求項７に記載の成膜方法。
  9. 前記工程（ｂ）は、原子層堆積（ＡＬＤ）により前記膜を形成することを含む、
    請求項１乃至８のいずれか一項に記載の成膜方法。
  10. 前記工程（ｂ）は、前記基板にシリコン含有ガスを供給するステップと、前記基板に窒素含有ガスを供給するステップと、を交互に繰り返すことを含み、
    前記窒素含有ガスは、ＮＨ３、Ｎ２／Ｈ２又はＮＨ３／Ｎ２／Ｈ２である、
    請求項９に記載の成膜方法。
  11. 前記工程（ｂ）は、前記凹部における前記狭窄部よりも前記開口部の側に、前記膜の堆積を阻害する阻害領域を形成することを含む、
    請求項９に記載の成膜方法。
  12. 前記膜は、シリコン窒化膜である、
    請求項１乃至１１のいずれか一項に記載の成膜方法。
  13. 前記工程（ａ）、前記工程（ｂ）及び前記工程（ｃ）は、減圧雰囲気下で連続して実施される、
    請求項１乃至１２のいずれか一項に記載の成膜方法。
  14. 狭窄部を含む凹部が形成された基板の凹部に膜を埋め込む成膜方法を実施する処理装置であって、
    前記基板を収容する処理容器と、
    前記処理容器内に処理ガスを供給するガス供給部と、
    制御部と、
    を備え、
    前記制御部は、
    （ａ）前記凹部の底部よりも開口部に厚く形成される条件で前記凹部に膜を形成する工程と、
    （ｂ）前記凹部の前記底部と前記開口部とで同じ厚さに形成される条件又は前記凹部の前記開口部よりも前記底部に厚く形成される条件で前記凹部に膜を形成する工程と、
    （ｃ）前記凹部に形成された前記膜を部分的にエッチングする工程と、
    を実行するように前記ガス供給部を制御するよう構成され、
    前記制御部は、
    前記工程（ｂ）及び前記工程（ｃ）を各々が含む複数回のサイクルを実行するように前記ガス供給部を制御するよう構成される、
    処理装置。
  15. 狭窄部を含む凹部が形成された基板の凹部に膜を埋め込む成膜方法を実施する処理システムであって、
    前記凹部の底部よりも開口部に厚く形成される条件で前記凹部に膜を形成する第１の成膜モジュールと、
    前記凹部の前記底部と前記開口部とで同じ厚さに形成される条件又は前記凹部の前記開口部よりも前記底部に厚く形成される条件で前記凹部に膜を形成する第２の成膜モジュールと、
    前記凹部に形成された前記膜を部分的にエッチングするエッチングモジュールと、
    減圧雰囲気下で、前記基板を、前記第１の成膜モジュールと前記第２の成膜モジュールと前記エッチングモジュールとの間で搬送する搬送モジュールと、
    を備える、処理システム。
JP2021032639A 2021-03-02 2021-03-02 成膜方法、処理装置及び処理システム Pending JP2022133762A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021032639A JP2022133762A (ja) 2021-03-02 2021-03-02 成膜方法、処理装置及び処理システム
US18/547,888 US20240175121A1 (en) 2021-03-02 2022-02-16 Film forming method, processing apparatus, and processing system
PCT/JP2022/006141 WO2022185916A1 (ja) 2021-03-02 2022-02-16 成膜方法、処理装置及び処理システム
KR1020237028693A KR20230132856A (ko) 2021-03-02 2022-02-16 성막 방법, 처리 장치 및 처리 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021032639A JP2022133762A (ja) 2021-03-02 2021-03-02 成膜方法、処理装置及び処理システム

Publications (1)

Publication Number Publication Date
JP2022133762A true JP2022133762A (ja) 2022-09-14

Family

ID=83154092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021032639A Pending JP2022133762A (ja) 2021-03-02 2021-03-02 成膜方法、処理装置及び処理システム

Country Status (4)

Country Link
US (1) US20240175121A1 (ja)
JP (1) JP2022133762A (ja)
KR (1) KR20230132856A (ja)
WO (1) WO2022185916A1 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3918565B2 (ja) * 2002-01-21 2007-05-23 株式会社デンソー 半導体装置の製造方法
JP5599350B2 (ja) * 2011-03-29 2014-10-01 東京エレクトロン株式会社 成膜装置及び成膜方法
SG2013083241A (en) 2012-11-08 2014-06-27 Novellus Systems Inc Conformal film deposition for gapfill
JP2017110293A (ja) * 2015-12-15 2017-06-22 東京エレクトロン株式会社 カーボン膜の成膜方法および成膜装置
JP7126381B2 (ja) * 2018-05-21 2022-08-26 東京エレクトロン株式会社 成膜装置および成膜方法

Also Published As

Publication number Publication date
WO2022185916A1 (ja) 2022-09-09
KR20230132856A (ko) 2023-09-18
US20240175121A1 (en) 2024-05-30

Similar Documents

Publication Publication Date Title
TWI845607B (zh) 用來填充形成於基材表面內之凹部的循環沉積方法及設備
TWI830918B (zh) 形成電子裝置結構之方法、用於施行其之系統及根據其所形成之結構
US7097886B2 (en) Deposition process for high aspect ratio trenches
US8967082B2 (en) Plasma processing apparatus and gas supply device for plasma processing apparatus
TWI687994B (zh) 用於經由原子層沉積循環之蝕刻的方法
US20120164848A1 (en) Method for forming nitride film
JP7176106B2 (ja) 誘電体材料の堆積方法
US10151029B2 (en) Silicon nitride film forming method and silicon nitride film forming apparatus
JP7374308B2 (ja) 誘電体材料を堆積する方法及び装置
JP7565763B2 (ja) 基板処理方法および基板処理システム
US20220411920A1 (en) Substrate processing method and substrate processing device
US11171014B2 (en) Substrate processing method and substrate processing apparatus
WO2022185916A1 (ja) 成膜方法、処理装置及び処理システム
JP7257930B2 (ja) 基板処理方法及び基板処理装置
WO2022158332A1 (ja) シリコン窒化膜の形成方法及び成膜装置
US12112954B2 (en) Etching method, substrate processing apparatus, and substrate processing system
KR20230079221A (ko) 기판 처리 방법 및 기판 처리 장치
US10297496B2 (en) Method for processing target objection
CN109390274A (zh) 对被处理体进行处理的方法
WO2023157678A1 (ja) シリコン窒化膜の形成方法及び成膜装置
WO2024090208A1 (ja) 基板処理方法及び基板処理システム
TWI855162B (zh) 沉積介電材料的方法與設備
US20230416909A1 (en) Method for formation of conformal ald sio2 films
JP2023065305A (ja) 成膜方法及び成膜システム
US20110189862A1 (en) Silicon oxynitride film and process for production thereof, computer-readable storage medium, and plasma cvd device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20241008