KR20230132856A - 성막 방법, 처리 장치 및 처리 시스템 - Google Patents

성막 방법, 처리 장치 및 처리 시스템 Download PDF

Info

Publication number
KR20230132856A
KR20230132856A KR1020237028693A KR20237028693A KR20230132856A KR 20230132856 A KR20230132856 A KR 20230132856A KR 1020237028693 A KR1020237028693 A KR 1020237028693A KR 20237028693 A KR20237028693 A KR 20237028693A KR 20230132856 A KR20230132856 A KR 20230132856A
Authority
KR
South Korea
Prior art keywords
film
concave portion
substrate
containing gas
gas
Prior art date
Application number
KR1020237028693A
Other languages
English (en)
Inventor
무네히토 가가야
히로키 무라카미
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20230132856A publication Critical patent/KR20230132856A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 개시의 일 양태에 의한 성막 방법은, 협착부를 포함하는 오목부가 형성된 기판의 오목부에 막을 매립하는 성막 방법이며, (a) 상기 오목부의 저부보다도 개구부에 두껍게 형성되는 조건에서 상기 오목부에 막을 형성하는 공정과, (b) 상기 오목부의 상기 저부와 상기 개구부에서 동일한 두께로 형성되는 조건 또는 상기 오목부의 상기 개구부보다도 상기 저부에 두껍게 형성되는 조건에서 상기 오목부에 막을 형성하는 공정과, (c) 상기 오목부에 형성된 상기 막을 부분적으로 에칭하는 공정을 갖고, 상기 공정 (b) 및 상기 공정 (c)를 각각이 포함하는 복수회의 사이클을 행한다.

Description

성막 방법, 처리 장치 및 처리 시스템
본 개시는, 성막 방법, 처리 장치 및 처리 시스템에 관한 것이다.
반도체 제조 프로세스에 있어서, 구조의 미세화에 수반하여 애스펙트비가 높은 오목부에 보이드(간극) 없이 막을 매립하는 것이 요구되고 있다. 오목부에 막을 매립하는 프로세스의 일례로서, 퇴적과 에칭을 교대로 반복함으로써 오목부의 저부로부터 보텀 업으로 막을 매립하는 기술이 알려져 있다(예를 들어, 특허문헌 1 참조).
일본 특허 공개 제2014-112668호 공보
본 개시는, 협착부를 갖는 오목부에 막을 매립할 때의 보이드의 발생을 억제할 수 있는 기술을 제공한다.
본 개시의 일 양태에 의한 성막 방법은, 협착부를 포함하는 오목부가 형성된 기판의 오목부에 막을 매립하는 성막 방법이며, (a) 상기 오목부의 저부보다도 개구부에 두껍게 형성되는 조건에서 상기 오목부에 막을 형성하는 공정과, (b) 상기 오목부의 상기 저부와 상기 개구부에서 동일한 두께로 형성되는 조건 또는 상기 오목부의 상기 개구부보다도 상기 저부에 두껍게 형성되는 조건에서 상기 오목부에 막을 형성하는 공정과, (c) 상기 오목부에 형성된 상기 막을 부분적으로 에칭하는 공정을 갖고, 상기 공정 (b) 및 상기 공정 (c)를 각각이 포함하는 복수회의 사이클을 행한다.
본 개시에 의하면, 협착부를 갖는 오목부에 막을 매립할 때의 보이드의 발생을 억제할 수 있다.
도 1은 실시 형태의 성막 방법의 일례를 나타내는 흐름도이다.
도 2a는 실시 형태의 성막 방법의 일례를 도시하는 공정 단면도이다.
도 2b는 실시 형태의 성막 방법의 일례를 도시하는 공정 단면도이다.
도 2c는 실시 형태의 성막 방법의 일례를 도시하는 공정 단면도이다.
도 2d는 실시 형태의 성막 방법의 일례를 도시하는 공정 단면도이다.
도 2e는 실시 형태의 성막 방법의 일례를 도시하는 공정 단면도이다.
도 2f는 실시 형태의 성막 방법의 일례를 도시하는 공정 단면도이다.
도 3은 실시 형태의 성막 방법을 실시하기 위한 처리 시스템의 일례를 도시하는 도면이다.
도 4는 실시 형태의 성막 방법을 실시하기 위한 처리 장치의 일례를 도시하는 도면이다.
도 5는 오목부에 저 커버리지 조건에서 SiN막을 형성한 결과를 도시하는 도면(1)이다.
도 6a는 오목부에 저 커버리지 조건에서 SiN막을 형성한 결과를 도시하는 도면(2)이다.
도 6b는 오목부에 저 커버리지 조건에서 SiN막을 형성한 결과를 도시하는 도면(2)이다.
도 7a는 종래의 성막 방법으로 협착부를 포함하는 오목부에 막을 매립하는 경우의 매립 특성을 설명하기 위한 도면이다.
도 7b는 종래의 성막 방법으로 협착부를 포함하는 오목부에 막을 매립하는 경우의 매립 특성을 설명하기 위한 도면이다.
도 7c는 종래의 성막 방법으로 협착부를 포함하는 오목부에 막을 매립하는 경우의 매립 특성을 설명하기 위한 도면이다.
이하, 첨부의 도면을 참조하면서, 본 개시의 한정적이지 않은 예시의 실시 형태에 대해서 설명한다. 첨부의 전체 도면 중, 동일하거나 또는 대응하는 부재 또는 부품에 대해서는, 동일하거나 또는 대응하는 참조 부호를 붙이고, 중복되는 설명을 생략한다.
〔매립 프로세스〕
반도체 제조 프로세스에 있어서, 구조의 미세화에 수반하여 애스펙트비가 높은 오목부에 보이드(간극) 없이 막을 매립하는 것이 요구되고 있다. 오목부에 막을 매립하는 프로세스의 일례로서, 퇴적(Deposition)과 에칭(Etching)을 교대로 반복함으로써 오목부의 저부로부터 보텀 업으로 막을 매립하는 기술(이하, 「DED 프로세스」라고도 함)이 알려져 있다. DED 프로세스를 사용함으로써 보이드의 발생을 억제할 수 있다.
그러나, DED 프로세스를 사용하여, 협착부를 포함하는 오목부가 형성된 기판의 오목부에 막을 매립할 경우, 오목부의 개구부에서 하지에 대미지가 생길 수 있다. 이하, 도 7a 내지 도 7c를 참조하여, 하지에 대미지가 생길 수 있는 이유를 설명한다. 도 7a 내지 도 7c는, 종래의 성막 방법으로 협착부를 포함하는 오목부에 막을 매립하는 경우의 매립 특성을 설명하기 위한 도면이다.
도 7a는, 협착부를 포함하는 오목부가 형성된 기판의 개략 단면도이다. 도 7a에 도시하는 바와 같이, 기판(900)은, 오목부(910)가 형성된 하지(920)를 갖는다. 오목부(910)는, 개구부(911), 협착부(912) 및 저부(913)를 포함한다. 개구부(911)는, 오목부(910)의 상부에서 개구된 부분이다. 협착부(912)는, 개구부(911)로부터 저부(913)까지의 도중에 형성되고, 개구부(911) 및 저부(913)보다도 단면으로 보았을 때의 폭이 좁은 부분이다. 저부(913)는, 오목부(910)의 하부에서의 오목부(910)의 저면(914)을 포함하는 부분이다.
도 7b는, 도 7a에 도시되는 오목부에 컨포멀하게 막을 형성했을 때의 기판의 개략 단면도이며, DED 프로세스에 있어서 퇴적을 행한 후의 상태를 나타낸다. 도 7b에 도시하는 바와 같이, 기판(900)의 오목부(910)에는, 협착부(912)가 폐색되지 않을 정도로 컨포멀하게 막(930)이 형성되어 있다.
도 7c는, 오목부에 컨포멀하게 막이 형성된 기판에 대하여 건식 에칭을 실시했을 때의 기판의 개략 단면도이며, DED 프로세스에 있어서 에칭을 행한 후의 상태를 나타낸다. 도 7c에 도시하는 바와 같이, 협착부(912)를 포함하는 오목부(910)가 형성된 기판(900)에서는, 에칭 후의 퇴적으로 저부(913)에 막(930)이 매립되도록 하기 위해서, 협착부(912)에 퇴적된 막(930)을 에칭해서 제거하는 것이 바람직하다. 그런데, DED 프로세스의 에칭에서는, 오목부(910)에 컨포멀하게 형성된 막(930)을, 단면으로 보아 V자상으로 에칭한다. 즉, 에칭은, 저부(913)보다도 개구부(911)쪽이 막(930)에 대한 에칭 레이트가 높은 조건에서 행해진다. 그 때문에, 협착부(912)에 퇴적된 막(930)을 제거하기 전에, 개구부(911)에 퇴적된 막(930)이 제거된다. 그리고, 개구부(911)에 퇴적된 막(930)이 제거된 상태에서 건식 에칭을 계속하면, 하지(920)의 일부가 깎이는 등, 하지(920)에 대미지가 생긴다. 이것은, 대 하지 선택비가 무한대가 아니기 때문이다.
이하에서는, 협착부를 갖는 오목부에, 하지에 대한 대미지를 억제하면서, 보이드레스로 막을 매립할 수 있는 실시 형태의 성막 방법에 대해서 설명한다.
〔성막 방법〕
도 1 및 도 2a 내지 도 2f를 참조하여, 실시 형태의 성막 방법의 일례에 대해서 설명한다. 이하에서는, 오목부에 실리콘 질화막(SiN막)을 성막해서 매립하는 경우를 예로 들어 설명한다.
(공정 S1)
먼저, 공정 S1에서는, 협착부를 포함하는 오목부가 형성된 기판을 준비한다. 도 2a에 도시하는 바와 같이, 기판(100)은, 오목부(110)가 형성된 하지(120)를 갖는다. 오목부(110)는, 개구부(111), 협착부(112) 및 저부(113)를 포함한다. 개구부(111)는, 오목부(110)의 상부에서 개구된 부분이다. 협착부(112)는, 개구부(111)로부터 저부(113)까지의 도중에 형성되고, 개구부(111) 및 저부(113)보다도 단면으로 보았을 때의 폭이 좁은 부분이다. 저부(113)는, 오목부(110)의 하부에서의 오목부(110)의 저면(114)을 포함하는 부분이다. 도시의 예에서는, 오목부(110)는, 개구부(111)로부터 협착부(112)를 향함에 따라서 연속적으로 좁아지고, 협착부(112)로부터 저부(113)를 향함에 따라서 연속적으로 넓어지는 형상을 갖는다. 단, 오목부(110)는, 도시된 형상에 한정되지 않고, 개구부(111)로부터 저부(113)까지의 도중에 협착부(112)를 포함하는 다른 형상이어도 된다. 오목부(110)는, 트렌치, 홀 등이다. 하지(120)는, 예를 들어 실리콘이나 절연막으로 구성되고, 부분적으로 금속이나 금속 화합물이 존재하고 있어도 된다.
(공정 S2)
이어서, 공정 S2에서는, 도 2b에 도시하는 바와 같이, 오목부(110)의 저부(113)보다도 개구부(111)에 두껍게 형성되는 조건(이하, 「저 커버리지 조건」이라고도 함)에서 오목부(110)에 SiN막(130)을 형성한다.
공정 S2는, 예를 들어 원자층 퇴적(ALD: Atomic Layer Deposition)에 의해 SiN막(130)을 형성하는 것을 포함하고 있어도 된다.
ALD에 의해 SiN막(130)을 형성하는 경우, 기판(100)에 실리콘 함유 가스를 공급하는 스텝과, N2를 포함하는 가스로부터 생성한 플라스마에 기판(100)을 노출시키는 스텝을 교대로 반복하는 것이 바람직하다. 기판(100)에 실리콘 함유 가스를 공급하는 스텝에서는 기판(100)에 실리콘 함유 가스가 흡착되고, N2를 포함하는 가스로부터 생성한 플라스마에 기판(100)을 노출시키는 스텝에서는 기판(100)에 흡착된 실리콘 함유 가스가 질화되어 SiN의 층이 형성된다. 여기서, N2를 포함하는 가스로부터 생성한 플라스마 중의 라디칼은 수명이 짧기 때문에, 오목부(110)의 저부(113)에 도달하기 어렵다. 그 때문에, 오목부(110)의 저부(113)에 형성되는 SiN막(130)이 얇아진다. 그 결과, 오목부(110)의 저부(113)보다도 개구부(111)에 특히 두껍게 SiN막(130)을 형성할 수 있다. 또한, N2를 포함하는 가스는, 예를 들어 N2 가스만이어도 되고, NH3, H2를 더 포함하고 있어도 된다. 단, 저부(113)와 개구부(111)의 사이의 막 두께 차가 커진다는 관점에서, N2를 포함하는 가스는 N2만인 것이 바람직하다.
또한, ALD에 의해 SiN막(130)을 형성하는 경우, 기판(100)에 실리콘 함유 가스를 공급 율속 상태로 공급하는 스텝과, 기판(100)에 질소 함유 가스를 공급하는 스텝을 교대로 반복하는 것이 바람직하다. 공급 율속 상태란, 기판(100)이 수용되는 처리 용기 내에 공급하는 처리 가스의 양이 매우 적은 영역이며, 성막 속도가 처리 가스의 공급량에 주로 지배되는 상태를 의미한다. 예를 들어, 처리 가스의 공급량을 적게 하고, 처리 온도를 높게 함으로써, 공급 율속 상태를 실현할 수 있다. 기판(100)에 실리콘 함유 가스를 공급 율속 상태로 공급함으로써, 오목부(110)에 공급되는 실리콘 함유 가스가 저부(113)에 도달하기 전에 개구부(111)나 협착부(112)에 흡착되어 소비된다. 그 결과, 오목부(110)의 저부(113)보다도 개구부(111)에 특히 두껍게 SiN막(130)을 형성할 수 있다. 또한, 기판(100)에 공급 율속 상태로 공급하는 가스는, 실리콘 함유 가스에 한하지 않고, 질소 함유 가스이어도 되고, 실리콘 함유 가스와 질소 함유 가스 양쪽이어도 된다.
또한, ALD에 의해 SiN막(130)을 형성하는 경우, SiN막(130)을 형성하는 공정을 포함하고, SiN막(130)을 에칭하는 공정을 포함해도 된다. SiN막(130)을 형성하는 공정은, 기판(100)에 실리콘 함유 가스를 공급하는 스텝과, 기판(100)에 질소 함유 가스를 공급하는 스텝을 포함하는 사이클을 반복하는 것을 포함하고, 또한 He를 포함하는 가스로부터 생성한 플라스마에 기판(100)을 노출시키는 스텝을 포함하고 있어도 된다. 기판(100)에 실리콘 함유 가스를 공급하는 스텝에서는 기판(100)에 실리콘 함유 가스가 흡착되고, 기판(100)에 질소 함유 가스를 공급하는 스텝에서는 기판(100)에 흡착된 실리콘 함유 가스가 질화되어 SiN의 층이 형성된다. 또한, He를 포함하는 가스로부터 생성한 플라스마에 기판(100)을 노출시키는 스텝에서는, SiN의 층 및/또는 SiN막(130)이 에칭 내성이 높은 막으로 개질된다. 여기서, He를 포함하는 가스로부터 생성한 플라스마에 의한 개질에서는, 오목부(110)의 저부(113)보다도 개구부(111)가 에칭 내성이 높은 막으로 개질되기 쉽다. 그 때문에, SiN막(130)을 형성하는 공정 후에 행해지는 SiN막(130)을 에칭하는 공정에서는, 오목부(110)의 개구부(111)보다도 저부(113)에서의 SiN막(130)의 에칭양이 많아진다. 그 결과, 오목부(110)의 저부(113)보다도 개구부(111)에 특히 두껍게 SiN막(130)을 형성할 수 있다. 또한, 기판(100)에 질소 함유 가스를 공급하는 스텝은, 질소 함유 가스로부터 생성한 플라스마에 기판(100)을 노출시키는 스텝으로 변경해도 된다. 또한, He를 포함하는 가스는, 예를 들어 Ar을 포함하고 있어도 된다. 또한, SiN막(130)을 에칭하는 공정은, 건식 에칭, 습식 에칭의 어느 것이어도 된다. 건식 에칭에 의해 SiN막(130)을 에칭할 경우, 에칭 가스로서는, NF3, CHF계 가스 등을 이용할 수 있다. 또한, 그러한 에칭 가스에는, O2, N2, H2 등의 가스를 첨가해도 된다. 습식 에칭에 의해 SiN막(130)을 에칭할 경우, 희불산(DHF: Diluted HF) 등을 이용할 수 있다.
또한, 공정 S2는, 화학 기상 퇴적(CVD: Chemical Vapor Deposition)에 의해 SiN막(130)을 형성하는 것을 포함하고 있어도 된다. CVD에 의해 SiN막(130)을 형성함으로써, 오목부(110)의 저부(113)보다도 개구부(111)에 두껍게 SiN막(130)을 형성할 수 있다.
CVD에 의해 SiN막(130)을 형성하는 경우, 실리콘 함유 가스와 질소 함유 가스의 반응을 열에 의해 행하는 열 CVD(Th-CVD)에 의해 SiN막(130)을 형성하는 것을 포함하고 있어도 된다. 즉, 기판(100)에 실리콘 함유 가스 및 질소 함유 가스를 공급함으로써 SiN막(130)을 형성하는 것을 포함하고 있어도 된다.
또한, CVD에 의해 SiN막(130)을 형성하는 경우, 실리콘 함유 가스와 질소 함유 가스의 반응을 플라스마에 의한 어시스트로 행하는 플라스마 CVD(PE-CVD)에 의해 SiN막(130)을 형성하는 것을 포함하고 있어도 된다. 즉, 실리콘 함유 가스 및 질소 함유 가스로부터 생성한 플라스마에 기판(100)을 노출시킴으로써 SiN막(130)을 형성하는 것을 포함하고 있어도 된다.
또한, CVD에 의해 SiN막(130)을 형성하는 경우, 기판(100)에 실리콘 함유 가스 및 질소 함유 가스를 공급 율속 상태로 공급하는 것이 바람직하다. 기판(100)에 실리콘 함유 가스 및 질소 함유 가스를 공급 율속 상태로 공급함으로써, 오목부(110)에 공급되는 실리콘 함유 가스 및 질소 함유 가스가 저부(113)에 도달하기 전에 개구부(111)나 협착부(112)에서 소비된다. 그 결과, 오목부(110)의 저부(113)보다도 개구부(111)에 특히 두껍게 SiN막(130)을 형성할 수 있다.
또한, 공정 S2에서 사용되는 실리콘 함유 가스로서는, 예를 들어 헥사클로로디실란(HCD), 모노실란[SiH4], 디실란[Si2H6], 디클로로실란(DCS), 헥사에틸아미노디실란, 헥사메틸디실라잔(HMDS), 테트라클로로실란(TCS), 디실릴아민(DSA), 트리실릴아민(TSA) 및 비스터셔리부틸아미노실란(BTBAS), 부틸아미노실란, 디메틸아미노실란, 비스디메틸아미노실란, 트리디메틸아민실란, 디에틸아미노실란, 비스디에틸아미노실란, 디프로필아미노실란, 디이소프로필아미노실란, 헥사키스에틸아미노디실란 등으로 이루어지는 군에서 선택되는 1 또는 2 이상의 가스를 이용할 수 있다.
또한, 공정 S2에서 사용되는 질소 함유 가스로서는, 예를 들어 질소(N2), 암모니아(NH3), 디아젠(N2H2), 히드라진(N2H4) 및 모노메틸히드라진(CH3(NH)NH2) 등의 유기 히드라진 화합물로 이루어지는 군에서 선택되는 1 또는 2 이상의 가스를 이용할 수 있다.
(공정 S3)
이어서, 공정 S3에서는, 도 2c에 도시하는 바와 같이, 오목부(110)의 저부(113)와 개구부(111)에서 동일한 두께로 형성되는 조건, 또는 오목부(110)의 개구부(111)보다도 저부(113)에 두껍게 형성되는 조건에서 오목부(110)에 SiN막(140)을 형성한다.
공정 S3은, 예를 들어 ALD에 의해 SiN막(140)을 형성하는 것을 포함하고 있어도 된다. ALD에 의해 SiN막(140)을 형성함으로써, 오목부(110)의 저부(113)와 개구부(111)에서 동일한 두께(컨포멀)로 SiN막(140)을 형성할 수 있다.
ALD에 의해 SiN막(140)을 형성하는 경우, 실리콘 함유 가스와 질소 함유 가스의 반응을 열에 의해 행하는 열 ALD(Th-ALD)에 의해 SiN막(140)을 형성하는 것을 포함하고 있어도 된다. 즉, 기판(100)에 실리콘 함유 가스를 공급하는 스텝과, 기판(100)에 질소 함유 가스를 공급하는 스텝을 교대로 반복함으로써 SiN막(140)을 형성하는 것을 포함하고 있어도 된다. 기판(100)에 실리콘 함유 가스를 공급하는 스텝에서는 기판(100)에 실리콘 함유 가스가 흡착되고, 기판(100)에 질소 함유 가스를 공급하는 스텝에서는 기판(100)에 흡착된 실리콘 함유 가스가 질화되어 SiN의 층이 형성된다. 열 ALD에 있어서 사용되는 질소 함유 가스로서는, NH3, N2H4 등을 이용할 수 있다.
또한, ALD에 의해 SiN막(140)을 형성하는 경우, 실리콘 함유 가스와 질소 함유 가스의 반응을 플라스마에 의한 어시스트로 행하는 플라스마 ALD(PE-ALD)에 의해 SiN막(140)을 형성하는 것을 포함하고 있어도 된다. 즉, 기판(100)에 실리콘 함유 가스를 공급하는 스텝과, 질소 함유 가스를 포함하는 가스로부터 생성한 플라스마에 기판(100)을 노출시키는 스텝을 교대로 반복하는 것을 포함하고 있어도 된다. 플라스마 ALD에 있어서 사용되는 질소 함유 가스로서는, 예를 들어 NH3, N2/H2, NH3/N2/H2로 이루어지는 군에서 선택되는 1 또는 2 이상의 가스를 이용할 수 있다. 질소 함유 가스에 희가스를 첨가해도 된다.
또한, ALD에 의해 SiN막(140)을 형성하는 경우, 개질 가스로부터 생성한 플라스마에 기판(100)을 노출시킴으로써, SiN의 층 및/또는 SiN막(140)을 에칭 내성이 높은 막으로 개질해도 된다. 즉, 기판(100)에 실리콘 함유 가스를 공급하는 스텝과, 질소 함유 가스를 포함하는 가스로부터 생성한 플라스마에 기판(100)을 노출시키는 스텝과, 개질 가스로부터 생성한 플라스마에 기판(100)을 노출시키는 스텝을 반복하는 것을 포함하고 있어도 된다. 개질 가스로서는, 예를 들어 He, H2 등을 들 수 있다.
또한, 공정 S3은, 오목부(110)에서의 협착부(112)보다도 상방에 개구되어 있는 측(즉, 협착부(112)보다 얕은 개구부(111)측)에, SiN막의 퇴적을 저해하는 저해 영역을 형성하는 스텝을 포함하고 있어도 된다. 이에 의해, 오목부(110)의 개구부(111)에의 SiN막(140)의 퇴적이 저해되므로, 오목부(110)의 개구부(111)보다도 저부(113)에 두껍게 SiN막(140)을 형성할 수 있다. 저해 영역을 형성하는 스텝은, 예를 들어 할로겐을 포함하는 가스로부터 생성한 플라스마에 기판(100)을 노출시키는 것을 포함하고 있어도 된다. 할로겐을 포함하는 가스로서는, 예를 들어 불소 가스(F2), 염소 가스(Cl2), 불화수소 가스(HF) 등을 이용할 수 있다. 또한, 저해 영역을 형성하는 스텝은, 예를 들어 N2를 포함하는 가스로부터 생성한 플라스마에 기판(100)을 노출시키는 것을 포함하고 있어도 된다.
또한, 공정 S3에서 사용되는 실리콘 함유 가스로서는, 예를 들어 공정 S2에서 사용되는 실리콘 함유 가스와 동일한 가스를 이용할 수 있으며, 실리콘할라이드나 아미노실란 등을 이용할 수 있다.
(공정 S4)
이어서, 공정 S4에서는, 도 2d에 도시하는 바와 같이, 오목부(110)에 형성된 SiN막(130, 140)을, 저부(113)보다도 개구부(111)의 에칭 속도가 큰 에칭 조건에서 에칭하여, SiN막(130, 140)을 부분적으로 제거한다. 이에 의해, 개구부(111) 및 협착부(112)가 넓어지므로, 후에 다시 행해지는 공정 S3에서 협착부(112)보다도 저부(113)의 측에 SiN막(140)을 매립할 수 있다.
공정 S4에서는, 저부(113)보다도 개구부(111)쪽이 SiN막(130)에 대한 에칭 레이트가 높은 조건에서 SiN막(130, 140)의 에칭이 행해지기 때문에, 협착부(112)보다도 개구부(111)쪽이 SiN막(130, 140)의 에칭양이 많아진다. 그 때문에, 협착부(112)에 형성된 SiN막(130, 140)을 제거하기 전에, 개구부(111)에 형성된 SiN막(130, 140)이 제거되어서 하지(120)가 노출될 우려가 있다. 그러나, 본 실시 형태에서는, 공정 S2에서 오목부(110)의 저부(113)보다도 개구부(111)에 두껍게 SiN막(130)이 형성되어 있다. 이에 의해, 협착부(112)에 형성된 SiN막(130, 140)이 제거되기 전에, 개구부(111)에 형성된 SiN막(130, 140)이 제거되는 것을 억제할 수 있다. 그 때문에, 개구부(111)에서 하지(120)가 노출되는 것을 억제할 수 있다. 그 결과, 대 하지 선택비가 무한대이지 않은 경우라도, 개구부(111)에서 하지(120)가 대미지를 받는 것을 억제할 수 있다.
공정 S4는, 기판(100)에 NF3 또는 CHF계 가스를 공급하는 것을 포함하고 있어도 된다. 이에 의해, 오목부(110)에 형성된 SiN막(130, 140)을, 저부(113)보다도 개구부(111)의 에칭 속도가 큰 에칭 조건에서 에칭할 수 있다.
또한, 공정 S4는, 기판(100)에 NF3 또는 CHF계 가스를 공급 율속 상태로 공급하는 것을 포함하고 있어도 된다. 이에 의해, 오목부(110)에 형성된 SiN막(130, 140)을, 저부(113)보다도 개구부(111)의 에칭 속도가 큰 에칭 조건에서 에칭할 수 있다.
(공정 S5)
이어서, 공정 S5에서는, 공정 S3 및 공정 S4를 포함하는 사이클의 반복 횟수가 소정 횟수에 도달했는지 여부를 판정한다. 공정 S3 및 공정 S4를 포함하는 사이클의 반복 횟수가 소정 횟수에 도달하지 않은 경우, 다시 공정 S3 및 공정 S4를 행한다. 즉, 소정 횟수에 도달할 때까지, 컨포멀 또는 개구부(111)가 얇은 SiN막(140)의 성막과, SiN막(130, 140)의 에칭을 반복한다. 이에 의해, 도 2e에 도시하는 바와 같이, 오목부(110)에서의 협착부(112)보다도 저부(113)의 측에 보이드레스로 SiN막(140)을 매립할 수 있다. 또한, 공정 S3 및 공정 S4를 포함하는 사이클의 반복 횟수가 소정 횟수에 도달한 경우, 공정 S6으로 진행한다. 소정 횟수는, 1회 이상이다.
또한, 공정 S4에서 개구부(111)에 형성된 SiN막(130)이 제거되어 하지(120)가 노출되는 경우나 노출될 우려가 있는 경우에는, 공정 S3 및 공정 S4를 반복하고 있는 동안이며, 공정 S4 후이면서 또한 공정 S3 전에 공정 S2를 행해도 된다. 즉, 공정 S3 및 공정 S4를 각각이 포함하는 복수회의 사이클의 일부가 공정 S2를 포함하고 있어도 된다.
(공정 S6)
이어서, 공정 S6에서는, 오목부(110)의 저부(113)와 개구부(111)에서 동일한 두께로 형성되는 조건 또는 오목부(110)의 개구부(111)보다도 저부(113)에 두껍게 형성되는 조건에서 오목부(110)에 SiN막(140)을 형성한다. 이에 의해, 도 2f에 도시하는 바와 같이, 오목부(110)에 보이드레스로 SiN막(140)을 매립할 수 있다.
공정 S6은, 예를 들어 ALD에 의해 SiN막(140)을 형성하는 것을 포함하고 있어도 된다. ALD에 의해 SiN막(140)을 형성함으로써, 오목부(110)의 저부(113)와 개구부(111)에서 동일한 두께(컨포멀)로 SiN막(140)을 형성할 수 있다. 또한, ALD에 의해 SiN막(140)을 형성함으로써 오목부(110)의 개구부(111)보다도 저부(113)쪽이 두꺼워지는 SiN막(140)을 형성할 수 있다. ALD에 의해 SiN막(140)을 형성하는 방법은, 공정 S3에서 ALD에 의해 SiN막(140)을 형성하는 방법과 동일해도 된다.
이상으로 설명한 실시 형태에 따르면, 협착부를 포함하는 오목부가 형성된 기판에 대하여, 저 커버리지 조건에서 SiN막을 형성하고, 이어서 컨포멀 또는 개구부가 얇은 SiN막의 성막과, 해당 SiN막의 에칭을 반복함으로써, 오목부에 SiN막을 매립한다. 이에 의해, SiN막의 에칭 시에 저 커버리지 조건에서 형성된 SiN막이 하지의 노출을 방지하는 보호막으로서 기능한다. 이에 의해, SiN막의 에칭 시에 하지가 대미지를 받는 것을 억제할 수 있다. 또한, 컨포멀 또는 개구부가 얇은 SiN막의 성막과, 해당 SiN막의 에칭을 반복하면서 오목부에 SiN막을 형성하므로, 협착부의 폐색을 방지할 수 있다. 그 결과, 오목부에 막을 매립할 때의 보이드의 발생을 억제할 수 있다.
〔처리 시스템〕
도 3을 참조하여, 실시 형태의 성막 방법을 실시하기 위한 처리 시스템의 일례에 대해서 설명한다.
처리 시스템(PS)은, 처리 장치(PM1 내지 PM4)와, 진공 반송실(VTM)과, 로드 로크실(LL1 내지 LL3)과, 대기 반송실(LM)과, 로드 포트(LP1 내지 LP3)와, 전체 제어부(CU0)를 구비한다.
처리 장치(PM1 내지 PM4)는, 각각 게이트 밸브(G11 내지 G14)를 통해서 진공 반송실(VTM)과 접속되어 있다. 처리 장치(PM1 내지 PM4) 내는 소정의 진공 분위기로 감압되어, 그 내부에서 기판(W)에 원하는 처리를 실시한다.
진공 반송실(VTM) 내는, 소정의 진공 분위기로 감압되어 있다. 진공 반송실(VTM)에는, 감압 상태에서 기판(W)을 반송 가능한 반송 기구(TR1)가 마련되어 있다. 반송 기구(TR1)는, 처리 장치(PM1 내지 PM4), 로드 로크실(LL1 내지 LL3)에 대하여 기판(W)을 반송한다. 반송 기구(TR1)는, 예를 들어 독립적으로 이동 가능한 2개의 반송 암(FK11, FK12)을 갖는다.
로드 로크실(LL1 내지 LL3)은, 각각 게이트 밸브(G21 내지 G23)를 통해서 진공 반송실(VTM)과 접속되고, 게이트 밸브(G31 내지 G33)를 통해서 대기 반송실(LM)과 접속되어 있다. 로드 로크실(LL1 내지 LL3) 내는, 대기 분위기와 진공 분위기를 전환할 수 있도록 되어 있다.
대기 반송실(LM) 내는, 대기 분위기로 되어 있으며, 예를 들어 청정 공기의 다운 플로우가 형성되어 있다. 대기 반송실(LM) 내에는, 기판(W)의 얼라인먼트를 행하는 얼라이너(AN)가 마련되어 있다. 또한, 대기 반송실(LM)에는, 반송 기구(TR2)가 마련되어 있다. 반송 기구(TR2)는, 로드 로크실(LL1 내지 LL3), 후술하는 로드 포트(LP1 내지 LP3)의 캐리어(C), 얼라이너(AN)에 대하여 기판(W)을 반송한다.
로드 포트(LP1 내지 LP3)는, 대기 반송실(LM)의 긴 변의 벽면에 마련되어 있다. 로드 포트(LP1 내지 LP3)는, 기판(W)이 수용된 캐리어(C) 또는 빈 캐리어(C)가 설치된다. 캐리어(C)로서는, 예를 들어 FOUP(Front Opening Unified Pod)을 이용할 수 있다.
전체 제어부(CU)는, 예를 들어 컴퓨터이면 된다. 전체 제어부(CU)는, CPU(Central Processing Unit), RAM(Random Access Memory), ROM(Read Only Memory), 보조 기억 장치 등을 구비한다. CPU는, ROM 또는 보조 기억 장치에 저장된 프로그램에 기초해서 동작하여, 처리 시스템(PS)의 각 부를 제어한다. 예를 들어, 전체 제어부(CU)는, 처리 장치(PM1 내지 PM4)의 동작, 반송 기구(TR1, TR2)의 동작, 게이트 밸브(G11 내지 G14, G21 내지 G23, G31 내지 G33)의 개폐, 로드 로크실(LL1 내지 LL3) 내의 분위기의 전환 등을 실행한다.
실시 형태의 처리 시스템(PS)에서는, 처리 장치(PM1 내지 PM4) 중 적어도 하나를 사용하여, 실시 형태의 성막 방법에서의 공정 S2 내지 S4, S6을 감압 분위기 하에서 연속해서 실시한다. 예를 들어, 처리 장치(PM1 내지 PM4) 중 1개를 사용해서 공정 S2 내지 S4, S6을 연속해서 실시해도 된다. 또한 예를 들어, 처리 장치(PM1 내지 PM4) 중 1개를 사용해서 공정 S2, S3을 연속해서 실시하고, 다른 1개를 사용해서 공정 S4를 실시하고, 또 다른 1개를 사용해서 공정 S6을 실시해도 된다. 또한 예를 들어, 처리 장치(PM1 내지 PM4)가 각각 다른 공정 S2 내지 S4, S6을 실시해도 된다.
〔처리 장치〕
도 4를 참조하여, 도 3의 처리 시스템(PS)이 구비하는 처리 장치(PM1 내지 PM4)로서 사용되는 처리 장치의 일례에 대해서 설명한다.
처리 장치는, 처리 용기(1), 적재대(2), 샤워 헤드(3), 배기부(4), 가스 공급부(5), RF 전력 공급부(8), 제어부(9) 등을 갖는다.
처리 용기(1)는, 알루미늄 등의 금속에 의해 구성되고, 대략 원통상을 갖고 있다. 처리 용기(1)는, 기판(W)을 수용한다. 기판(W)은, 예를 들어 반도체 웨이퍼이다. 처리 용기(1)의 측벽에는, 기판(W)을 반입 또는 반출하기 위한 반입출구(11)가 형성되어 있다. 반입출구(11)는, 게이트 밸브(12)에 의해 개폐된다. 처리 용기(1)의 본체 상에는, 단면이 직사각 형상을 이루는 원환상의 배기 덕트(13)가 마련되어 있다. 배기 덕트(13)에는, 내주면을 따라 슬릿(13a)이 형성되어 있다. 배기 덕트(13)의 외벽에는, 배기구(13b)가 형성되어 있다. 배기 덕트(13)의 상면에는, 절연체 부재(16)를 개재해서 처리 용기(1)의 상부 개구를 막도록 천장벽(14)이 마련되어 있다. 배기 덕트(13)와 절연체 부재(16)의 사이는 시일 링(15)으로 기밀하게 밀봉되어 있다. 구획 부재(17)는, 적재대(2)(및 커버 부재(22))가 후술하는 처리 위치로 상승했을 때, 처리 용기(1)의 내부를 상하로 구획한다.
적재대(2)는, 처리 용기(1) 내에서 기판(W)을 수평하게 지지한다. 적재대(2)는, 기판(W)에 대응한 크기의 원판상으로 형성되어 있고, 지지 부재(23)에 지지되어 있다. 적재대(2)는, AlN 등의 세라믹스 재료나, 알루미늄이나 니켈 합금 등의 금속 재료로 형성되어 있고, 내부에 기판(W)을 가열하기 위한 히터(21)가 매립되어 있다. 히터(21)는, 히터 전원(도시하지 않음)으로부터 급전되어 발열한다. 그리고, 적재대(2)의 상면 근방에 마련된 열전쌍(도시하지 않음)의 온도 신호에 의해 히터(21)의 출력을 제어함으로써, 기판(W)이 소정의 온도로 제어된다. 적재대(2)에는, 상면의 외주 영역 및 측면을 덮도록 알루미나 등의 세라믹스에 의해 형성된 커버 부재(22)가 마련되어 있다.
적재대(2)의 저면에는, 적재대(2)를 지지하는 지지 부재(23)가 마련되어 있다. 지지 부재(23)는, 적재대(2)의 저면 중앙으로부터 처리 용기(1)의 저벽에 형성된 구멍부를 관통해서 처리 용기(1)의 하방으로 연장되어, 그 하단이 승강 기구(24)에 접속되어 있다. 승강 기구(24)에 의해 적재대(2)가 지지 부재(23)를 통해서, 도 1에서 도시하는 처리 위치와, 그 하방의 이점쇄선으로 나타내는 기판(W)의 반송이 가능한 반송 위치의 사이에서 승강한다. 지지 부재(23)의 처리 용기(1)의 하방에는, 플랜지부(25)가 설치되어 있다. 처리 용기(1)의 저면과 플랜지부(25)의 사이에는, 벨로우즈(26)가 마련되어 있다. 벨로우즈(26)는, 처리 용기(1) 내의 분위기를 외기와 구획하고, 적재대(2)의 승강 동작에 따라 신축한다.
처리 용기(1)의 저면 근방에는, 승강판(27a)으로부터 상방으로 돌출되도록 3개(2개만 도시)의 웨이퍼 지지 핀(27)이 마련되어 있다. 웨이퍼 지지 핀(27)은, 처리 용기(1)의 하방에 마련된 승강 기구(28)에 의해 승강판(27a)을 통해서 승강한다. 웨이퍼 지지 핀(27)은, 반송 위치에 있는 적재대(2)에 마련된 관통 구멍(2a)에 삽입 관통되어 적재대(2)의 상면에 대하여 돌출 함몰 가능하게 되어 있다. 웨이퍼 지지 핀(27)을 승강시킴으로써, 반송 기구(도시하지 않음)와 적재대(2)의 사이에서 기판(W)의 전달이 행해진다.
샤워 헤드(3)는, 처리 용기(1) 내에 처리 가스를 샤워 형상으로 공급한다. 샤워 헤드(3)는, 금속제이며, 적재대(2)에 대향하도록 마련되어 있고, 적재대(2)와 거의 동일한 직경을 갖고 있다. 샤워 헤드(3)는, 본체부(31) 및 샤워 플레이트(32)를 갖는다. 본체부(31)는, 처리 용기(1)의 천장벽(14)에 고정되어 있다. 샤워 플레이트(32)는, 본체부(31) 아래에 접속되어 있다. 본체부(31)와 샤워 플레이트(32)의 사이에는, 가스 확산 공간(33)이 형성되어 있다. 가스 확산 공간(33)에는, 처리 용기(1)의 천장벽(14) 및 본체부(31)의 중앙을 관통하도록 가스 도입 구멍(36)이 마련되어 있다. 샤워 플레이트(32)의 주연부에는 하방으로 돌출되는 환상 돌기부(34)가 형성되어 있다. 환상 돌기부(34)의 내측 평탄부에는, 가스 토출 구멍(35)이 형성되어 있다. 적재대(2)가 처리 위치에 존재한 상태에서는, 적재대(2)와 샤워 플레이트(32)의 사이에 처리 공간(38)이 형성되고, 커버 부재(22)의 상면과 환상 돌기부(34)가 근접해서 환상 간극(39)이 형성된다.
배기부(4)는, 처리 용기(1)의 내부를 배기한다. 배기부(4)는, 배기구(13b)에 접속된 배기 배관(41)과, 배기 배관(41)에 접속된 진공 펌프나 압력 제어 밸브 등을 갖는 배기 기구(42)를 갖는다. 처리 시에는, 처리 용기(1) 내의 가스가 슬릿(13a)을 통해서 배기 덕트(13)에 이르고, 배기 덕트(13)로부터 배기 배관(41)을 통해서 배기 기구(42)에 의해 배기된다.
가스 공급부(5)는, 샤워 헤드(3)에 각종 처리 가스를 공급한다. 가스 공급부(5)는, 가스원(51) 및 가스 라인(52)을 포함한다. 가스원(51)은, 예를 들어 각종 처리 가스의 공급원, 매스 플로 컨트롤러, 밸브(모두 도시하지 않음)를 포함한다. 각종 처리 가스는, 상술한 실시 형태의 성막 방법에서 사용되는 가스를 포함한다. 각종 가스는, 가스원(51)으로부터 가스 라인(52) 및 가스 도입 구멍(36)을 통해서 가스 확산 공간(33)에 도입된다.
또한, 처리 장치는, 용량 결합 플라즈마 장치이며, 적재대(2)가 하부 전극으로서 기능하고, 샤워 헤드(3)가 상부 전극으로서 기능한다. 적재대(2)는, 콘덴서(도시하지 않음)를 통해서 접지되어 있다. 단, 적재대(2)는, 예를 들어 콘덴서를 통하지 않고 접지되어 있어도 되고, 콘덴서와 코일을 조합한 회로를 통해서 접지되어 있어도 된다. 샤워 헤드(3)는, RF 전력 공급부(8)에 접속되어 있다.
RF 전력 공급부(8)는, 고주파 전력(이하, 「RF 전력」이라고도 함)을 샤워 헤드(3)에 공급한다. RF 전력 공급부(8)는, RF 전원(81), 정합기(82) 및 급전 라인(83)을 갖는다. RF 전원(81)은, RF 전력을 발생시키는 전원이다. RF 전력은, 플라스마의 생성에 적합한 주파수를 갖는다. RF 전력의 주파수는, 예를 들어 저주파수대의 450KHz부터 마이크로파대의 2.45GHz의 범위 내의 주파수이다. RF 전원(81)은, 정합기(82) 및 급전 라인(83)을 통해서 샤워 헤드(3)의 본체부(31)에 접속되어 있다. 정합기(82)는, RF 전원(81)의 내부 임피던스에 부하 임피던스를 정합시키기 위한 회로를 갖는다. 또한, RF 전력 공급부(8)는, 상부 전극이 되는 샤워 헤드(3)에 RF 전력을 공급하는 것으로서 설명했지만, 이것에 한정되는 것은 아니다. 하부 전극이 되는 적재대(2)에 RF 전력을 공급하는 구성이어도 된다.
제어부(9)는, 예를 들어 컴퓨터이며, CPU(Central Processing Unit), RAM(Random Access Memory), ROM(Read Only Memory), 보조 기억 장치 등을 구비한다. CPU는, ROM 또는 보조 기억 장치에 저장된 프로그램에 기초해서 동작하여, 처리 장치의 동작을 제어한다. 제어부(9)는, 처리 장치의 내부에 마련되어 있어도 되고, 외부에 마련되어 있어도 된다. 제어부(9)가 처리 장치의 외부에 마련되어 있을 경우, 제어부(9)는, 유선 또는 무선 등의 통신 수단에 의해 처리 장치를 제어할 수 있다.
〔평가 결과〕
도 5 및 도 6a 내지 도 6b를 참조하여, 실시 형태의 성막 방법에서의 공정 S2에서 사용되는 저 커버리지 조건에서 오목부(트렌치)에 SiN막을 형성하고, 형성한 SiN막을 전자 현미경으로 관찰했다.
먼저, SiN막 상에 아몰퍼스 실리콘(a-Si)막에 의해 형성된 오목부를 포함하는 기판을 준비했다. 이어서, 저 커버리지 조건으로 해서, 기판에 실리콘 함유 가스를 공급하는 스텝과, N2를 포함하는 가스로부터 생성한 플라스마에 기판을 노출시키는 스텝을 교대로 반복함으로써, 오목부에 SiN막을 형성했다. 실리콘 함유 가스로서는, 비스디에틸아미노실란(BDEAS)을 사용했다. N2를 포함하는 가스로서는, N2와 Ar의 혼합 가스를 사용했다. 구체적으로는, 도 4와 같은 처리 장치에서, 예를 들어 압력을 0.1 내지 50Torr(1.3×101 내지 6.7×103Pa)로 유지하면서, BDEAS를 특정 유량으로 0.05 내지 1.0초로 공급하는 스텝과, N2의 특정 유량으로부터 생성된 10 내지 1000W의 전력의 플라스마에 0.1 내지 6.0초 노출시키는 스텝을 교대로 반복해서 오목부에 SiN막을 형성했다.
도 5는, 오목부에 저 커버리지 조건에서 SiN막을 형성한 결과를 도시하는 도면이며, 주사 전자 현미경(SEM: Scanning Electron Microscope)에 의한 관찰 결과를 나타낸다.
도 5에 도시하는 바와 같이, 오목부의 저부보다도 개구부에 두껍게 SiN막이 형성되어 있는 것을 알 수 있다. 이 결과로부터, 기판에 실리콘 함유 가스를 공급하는 스텝과, N2를 포함하는 가스로부터 생성한 플라스마에 기판을 노출시키는 스텝을 교대로 반복함으로써, 오목부의 저부보다도 개구부에 두껍게 SiN막을 형성할 수 있는 것으로 나타났다.
이어서, 결정 실리콘(Si)에 의해 형성된 오목부를 포함하는 기판을 준비했다. 이어서, 저 커버리지 조건으로 해서, SiN막을 형성하는 공정 및 SiN막을 에칭하는 공정을 이 순으로 행함으로써, 오목부에 SiN막을 형성했다. SiN막을 형성하는 공정에서는, 기판에 실리콘 함유 가스를 공급하는 스텝과, 질소 함유 가스로부터 생성한 플라스마에 기판을 노출시키는 스텝과, He를 포함하는 가스로부터 생성한 플라스마에 기판을 노출시키는 스텝을 포함하는 사이클을 반복했다. SiN막을 에칭하는 공정에서는, 희불산을 사용한 습식 에칭을 행했다. 실리콘 함유 가스로서는, 디클로로실란(DCS)을 사용했다. 질소 함유 가스로서는, NH3를 사용했다. He를 포함하는 가스로서는, He와 Ar의 혼합 가스를 사용했다. 구체적으로는, 도 4와 같은 처리 장치에서, 예를 들어 압력을 0.1 내지 50Torr(1.3×101 내지 6.7×103Pa)로 유지하면서, DCS를 특정 유량으로 0.05 내지 1.0초로 공급하는 스텝과, NH3의 특정 유량으로부터 생성된 100 내지 3000W의 전력의 플라스마에 1.0 내지 10.0초 노출시키는 스텝과, He의 특정 유량으로부터 생성된 10 내지 1000W의 전력의 플라스마에 1.0 내지 10.0초 노출시키는 스텝을 반복해서 오목부에 SiN막을 형성했다.
도 6a 및 도 6b는, 오목부에 저 커버리지 조건에서 SiN막을 형성한 결과를 도시하는 도면이며, 투과 전자 현미경(TEM: Transmission Electron Microscope)에 의한 관찰 결과를 나타낸다. 도 6a는, SiN막을 형성하는 공정 후의 TEM에 의한 관찰 결과를 나타내고, 도 6b는, SiN막을 에칭하는 공정 후의 TEM에 의한 관찰 결과를 나타낸다.
도 6a에 도시하는 바와 같이, SiN막을 형성하는 공정 후에는, 오목부에 컨포멀하게 SiN막이 형성되어 있는 것을 알 수 있다. 또한, 도 6b에 도시하는 바와 같이, SiN막을 에칭하는 공정 후에는, 오목부의 저부에 형성된 SiN막이 대부분 제거되고, 오목부의 개구부에 형성된 SiN막이 잔존하고 있는 것을 알 수 있다. 이 결과로부터, SiN막을 형성하는 공정에서 He를 포함하는 가스로부터 생성한 플라스마에 기판을 노출시키고, 이어서 SiN막을 형성하는 공정에서 형성된 SiN막을 에칭함으로써, 오목부의 저부보다도 개구부에 두껍게 SiN막을 형성할 수 있는 것으로 나타났다.
금회 개시된 실시 형태는 모든 점에서 예시이며 제한적인 것은 아니라고 생각되어야 한다. 상기 실시 형태는, 첨부의 청구범위 및 그 취지를 일탈하지 않고, 다양한 형태로 생략, 치환, 변경되어도 된다.
상기 실시 형태에서는, 처리 장치가 용량 결합 플라즈마 장치일 경우를 설명해 왔지만, 본 개시는 이것에 한정되지 않는다. 예를 들어, 유도 결합형 플라스마, 표면파 플라스마(마이크로파 플라스마), 마그네트론 플라스마, 리모트 플라스마 등을 플라스마원으로 하는 플라즈마 장치이어도 된다.
상기 실시 형태에서는, 성막 방법의 일례로서, 오목부에 SiN막을 매립하는 경우를 설명했지만, 본 개시는 이것에 한정되지 않는다. 예를 들어, 오목부에 매립하는 막은, 실리콘 산화막(SiO2막), 금속 질화물막, 금속 산화물막이어도 된다.
상기 실시 형태에서는, 처리 장치가 웨이퍼를 1매씩 처리하는 매엽식 장치인 경우를 설명했지만, 본 개시는 이것에 한정되지 않는다. 예를 들어, 처리 장치는 복수의 웨이퍼에 대하여 한번에 처리를 행하는 뱃치식 장치이어도 된다. 또한, 예를 들어 처리 장치는 처리 용기 내의 회전 테이블 상에 배치한 복수의 웨이퍼를 회전 테이블에 의해 공전시켜, 제1 가스가 공급되는 영역과 제2 가스가 공급되는 영역을 차례로 통과시켜서 웨이퍼에 대하여 처리를 행하는 세미 뱃치식 장치이어도 된다. 또한, 1개의 처리 용기 내에 복수의 적재대를 구비한 복수 매엽 처리 장치이어도 된다.
본 국제 출원은, 2021년 3월 2일에 출원한 일본 특허 출원 제2021-032639호에 기초하는 우선권을 주장하는 것이며, 당해 출원의 전체 내용을 본 국제 출원에 원용한다.
100: 기판
110: 오목부
111: 개구부
112: 협착부
113: 저부
130: SiN막
140: SiN막

Claims (15)

  1. 협착부를 포함하는 오목부가 형성된 기판의 오목부에 막을 매립하는 성막 방법이며,
    (a) 상기 오목부의 저부보다도 개구부에 두껍게 형성되는 조건에서 상기 오목부에 막을 형성하는 공정과,
    (b) 상기 오목부의 상기 저부와 상기 개구부에서 동일한 두께로 형성되는 조건 또는 상기 오목부의 상기 개구부보다도 상기 저부에 두껍게 형성되는 조건에서 상기 오목부에 막을 형성하는 공정과,
    (c) 상기 오목부에 형성된 상기 막을 부분적으로 에칭하는 공정
    을 갖고,
    상기 공정 (b) 및 상기 공정 (c)를 각각이 포함하는 복수회의 사이클을 행하는, 성막 방법.
  2. 제1항에 있어서, 상기 복수회의 사이클의 적어도 일부는, 상기 공정 (a)를 포함하는, 성막 방법.
  3. 제1항 또는 제2항에 있어서, 상기 공정 (a)는, 원자층 퇴적(ALD)에 의해 상기 막을 형성하는 것을 포함하는, 성막 방법.
  4. 제3항에 있어서, 상기 공정 (a)는, 상기 기판에 실리콘 함유 가스를 공급하는 스텝과, N2를 포함하는 가스로부터 생성한 플라스마에 상기 기판을 노출시키는 스텝을 교대로 반복하는 것을 포함하는, 성막 방법.
  5. 제3항에 있어서, 상기 공정 (a)는, 상기 기판에 실리콘 함유 가스를 공급하는 스텝과, 상기 기판에 질소 함유 가스를 공급하는 스텝을 교대로 반복하는 것을 포함하고, 그 어느 것 혹은 양쪽이 공급 율속 상태로 공급되는 것을 포함하는, 성막 방법.
  6. 제3항에 있어서, 상기 공정 (a)는, 상기 기판에 실리콘 함유 가스를 공급하는 스텝과, 상기 기판에 질소 함유 가스를 공급하는 스텝과, He를 포함하는 가스로부터 생성한 플라스마에 상기 기판을 노출시키는 스텝을 포함하는 사이클을 반복함으로써 실리콘 질화막을 형성하는 공정과, 상기 실리콘 질화막을 에칭하는 공정을 포함하는, 성막 방법.
  7. 제1항 또는 제2항에 있어서, 상기 공정 (a)는, 화학 기상 퇴적(CVD)에 의해 상기 막을 형성하는 것을 포함하는, 성막 방법.
  8. 제7항에 있어서, 상기 공정 (a)는, 실리콘 함유 가스 및 질소 함유 가스로부터 생성한 플라스마에 상기 기판을 노출시키는 것을 포함하는, 성막 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 공정 (b)는, 원자층 퇴적(ALD)에 의해 상기 막을 형성하는 것을 포함하는, 성막 방법.
  10. 제9항에 있어서, 상기 공정 (b)는, 상기 기판에 실리콘 함유 가스를 공급하는 스텝과, 상기 기판에 질소 함유 가스를 공급하는 스텝을 교대로 반복하는 것을 포함하고,
    상기 질소 함유 가스는, NH3, N2/H2 또는 NH3/N2/H2인, 성막 방법.
  11. 제9항에 있어서, 상기 공정 (b)는, 상기 오목부에서의 상기 협착부보다도 상기 개구부의 측에, 상기 막의 퇴적을 저해하는 저해 영역을 형성하는 것을 포함하는, 성막 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 막은, 실리콘 질화막인, 성막 방법.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서, 상기 공정 (a), 상기 공정 (b) 및 상기 공정 (c)는, 감압 분위기 하에서 연속해서 실시되는, 성막 방법.
  14. 협착부를 포함하는 오목부가 형성된 기판의 오목부에 막을 매립하는 성막 방법을 실시하는 처리 장치이며,
    상기 기판을 수용하는 처리 용기와,
    상기 처리 용기 내에 처리 가스를 공급하는 가스 공급부와,
    제어부
    를 구비하고,
    상기 제어부는,
    (a) 상기 오목부의 저부보다도 개구부에 두껍게 형성되는 조건에서 상기 오목부에 막을 형성하는 공정과,
    (b) 상기 오목부의 상기 저부와 상기 개구부에서 동일한 두께로 형성되는 조건 또는 상기 오목부의 상기 개구부보다도 상기 저부에 두껍게 형성되는 조건에서 상기 오목부에 막을 형성하는 공정과,
    (c) 상기 오목부에 형성된 상기 막을 부분적으로 에칭하는 공정
    을 실행하도록 상기 가스 공급부를 제어하게 구성되고,
    상기 제어부는,
    상기 공정 (b) 및 상기 공정 (c)를 각각이 포함하는 복수회의 사이클을 실행하도록 상기 가스 공급부를 제어하게 구성되는, 처리 장치.
  15. 협착부를 포함하는 오목부가 형성된 기판의 오목부에 막을 매립하는 성막 방법을 실시하는 처리 시스템이며,
    상기 오목부의 저부보다도 개구부에 두껍게 형성되는 조건에서 상기 오목부에 막을 형성하는 제1 성막 모듈과,
    상기 오목부의 상기 저부와 상기 개구부에서 동일한 두께로 형성되는 조건 또는 상기 오목부의 상기 개구부보다도 상기 저부에 두껍게 형성되는 조건에서 상기 오목부에 막을 형성하는 제2 성막 모듈과,
    상기 오목부에 형성된 상기 막을 부분적으로 에칭하는 에칭 모듈과,
    감압 분위기 하에서, 상기 기판을, 상기 제1 성막 모듈과 상기 제2 성막 모듈과 상기 에칭 모듈의 사이에서 반송하는 반송 모듈
    을 구비하는, 처리 시스템.
KR1020237028693A 2021-03-02 2022-02-16 성막 방법, 처리 장치 및 처리 시스템 KR20230132856A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021032639A JP2022133762A (ja) 2021-03-02 2021-03-02 成膜方法、処理装置及び処理システム
JPJP-P-2021-032639 2021-03-02
PCT/JP2022/006141 WO2022185916A1 (ja) 2021-03-02 2022-02-16 成膜方法、処理装置及び処理システム

Publications (1)

Publication Number Publication Date
KR20230132856A true KR20230132856A (ko) 2023-09-18

Family

ID=83154092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237028693A KR20230132856A (ko) 2021-03-02 2022-02-16 성막 방법, 처리 장치 및 처리 시스템

Country Status (4)

Country Link
US (1) US20240175121A1 (ko)
JP (1) JP2022133762A (ko)
KR (1) KR20230132856A (ko)
WO (1) WO2022185916A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014112668A (ja) 2012-11-08 2014-06-19 Novellus Systems Incorporated ギャップフィルのための共形膜蒸着

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3918565B2 (ja) * 2002-01-21 2007-05-23 株式会社デンソー 半導体装置の製造方法
JP5599350B2 (ja) * 2011-03-29 2014-10-01 東京エレクトロン株式会社 成膜装置及び成膜方法
JP2017110293A (ja) * 2015-12-15 2017-06-22 東京エレクトロン株式会社 カーボン膜の成膜方法および成膜装置
JP7126381B2 (ja) * 2018-05-21 2022-08-26 東京エレクトロン株式会社 成膜装置および成膜方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014112668A (ja) 2012-11-08 2014-06-19 Novellus Systems Incorporated ギャップフィルのための共形膜蒸着

Also Published As

Publication number Publication date
JP2022133762A (ja) 2022-09-14
US20240175121A1 (en) 2024-05-30
WO2022185916A1 (ja) 2022-09-09

Similar Documents

Publication Publication Date Title
KR102627584B1 (ko) 기판 표면 내에 형성된 오목부를 충진하기 위한 주기적 증착 방법 및 장치
JP7483839B2 (ja) エアギャップの形成方法
US7097886B2 (en) Deposition process for high aspect ratio trenches
US20040146661A1 (en) Hydrogen assisted hdp-cvd deposition process for aggressive gap-fill technology
US20080317954A1 (en) Pulsed deposition process for tungsten nucleation
US20160276214A1 (en) Methods for etching via atomic layer deposition (ald) cycles
JP7176106B2 (ja) 誘電体材料の堆積方法
JP2022549243A (ja) 誘電体材料を堆積する方法及び装置
WO2021100560A1 (ja) 基板処理方法及び基板処理装置
KR102092760B1 (ko) 층간 폴리실리콘 유전체 캡 및 그것을 형성하는 방법
US11171014B2 (en) Substrate processing method and substrate processing apparatus
WO2022185916A1 (ja) 成膜方法、処理装置及び処理システム
KR102361907B1 (ko) 성막 방법 및 기판 처리 시스템
KR20230079221A (ko) 기판 처리 방법 및 기판 처리 장치
JP7257930B2 (ja) 基板処理方法及び基板処理装置
US20240087885A1 (en) Method of forming silicon nitride film and film forming apparatus
WO2022224863A1 (ja) 成膜方法及び成膜装置
WO2024090208A1 (ja) 基板処理方法及び基板処理システム
WO2022085499A1 (ja) 成膜方法及び成膜装置
WO2023157678A1 (ja) シリコン窒化膜の形成方法及び成膜装置
US10297496B2 (en) Method for processing target objection
KR20080012056A (ko) 반도체 메모리 소자의 유전체막 형성방법
KR20230044935A (ko) 기판 처리 방법 및 기판 처리 시스템