KR20230044935A - 기판 처리 방법 및 기판 처리 시스템 - Google Patents

기판 처리 방법 및 기판 처리 시스템 Download PDF

Info

Publication number
KR20230044935A
KR20230044935A KR1020220116378A KR20220116378A KR20230044935A KR 20230044935 A KR20230044935 A KR 20230044935A KR 1020220116378 A KR1020220116378 A KR 1020220116378A KR 20220116378 A KR20220116378 A KR 20220116378A KR 20230044935 A KR20230044935 A KR 20230044935A
Authority
KR
South Korea
Prior art keywords
film
gas
substrate
silicon film
epitaxial layer
Prior art date
Application number
KR1020220116378A
Other languages
English (en)
Inventor
유이치로 와가츠마
마사히사 와타나베
마유코 나카무라
다카시 사쿠마
오사무 요코야마
최광표
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20230044935A publication Critical patent/KR20230044935A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은, 오목부를 갖는 기판에 있어서, 오목부의 저부에 선택적으로 금속 실리사이드막을 성막하는 기판 처리 방법 및 기판 처리 시스템을 제공한다. 에피택셜 성장에 의해 형성된 에피택셜층을 갖는 하지부와, 상기 하지부 상에 형성되어 상기 에피택셜층을 노출시키는 관통부를 갖는 절연막을 갖는 기판을 준비하는 공정과, 상기 관통부의 측벽보다도 상기 관통부로부터 노출되는 상기 에피택셜층의 표면에 실리콘막을 형성하는 공정과, 상기 관통부의 측벽보다도 상기 에피택셜층의 표면에 형성된 상기 실리콘막 상에 금속막을 성막하고, 상기 실리콘막과 상기 금속막을 반응시켜서 금속 실리사이드막을 형성하는 공정을 갖는 기판 처리 방법.

Description

기판 처리 방법 및 기판 처리 시스템{SUBSTRATE PROCESSING METHOD AND SUBSTRATE PROCESSING SYSTEM}
본 개시는, 기판 처리 방법 및 기판 처리 시스템에 관한 것이다.
특허문헌 1에는, 콘택트 홀이나 트렌치 등의 패턴 저부의 실리콘의 표면에 형성된 자연 산화막을 제거하는 산화막 제거 방법이 개시되어 있다. 또한, 특허문헌 1에는, 자연 산화막의 제거 후에 금속막을 성막하고, 패턴 저부의 실리콘과 금속막을 반응시켜서, 패턴의 저부에 콘택트를 형성하는 콘택트 형성 방법이 개시되어 있다.
일본 특허 공개 제2018-148193호 공보
본 개시의 일 양태는, 오목부를 갖는 기판에 있어서, 오목부의 저부에 선택적으로 금속 실리사이드막을 성막하는 기판 처리 방법 및 기판 처리 시스템을 제공한다.
본 개시의 일 양태의 기판 처리 방법은, 에피택셜 성장에 의해 형성된 에피택셜층을 갖는 하지부와, 상기 하지부 상에 형성되어 상기 에피택셜층을 노출시키는 관통부를 갖는 절연막을 갖는 기판을 준비하는 공정과, 상기 관통부의 측벽보다도 상기 관통부로부터 노출되는 상기 에피택셜층의 표면에 실리콘막을 형성하는 공정과, 상기 관통부의 측벽보다도 상기 에피택셜층의 표면에 형성된 상기 실리콘막 상에 금속막을 성막하고, 상기 실리콘막과 상기 금속막을 반응시켜서, 금속 실리사이드막을 형성하는 공정을 갖는다.
본 개시의 일 양태에 의하면, 오목부를 갖는 기판에 있어서, 오목부의 저부에 선택적으로 금속 실리사이드막을 성막하는 기판 처리 방법 및 기판 처리 시스템을 제공할 수 있다.
도 1은 기판 처리 시스템의 구성예를 도시하는 개략도이다.
도 2는 처리 장치의 구성예를 도시하는 개략도의 일례이다.
도 3은 처리 장치의 구성예를 도시하는 개략도의 일례이다.
도 4는 처리 장치의 구성예를 도시하는 개략도의 일례이다.
도 5는 기판 처리 시스템의 기판 처리 방법을 설명하는 흐름도의 일례이다.
도 6은 각 공정에서의 기판의 단면도의 일례이다.
도 7은 스텝 S104에 나타내는 처리에서의 Si막의 성막 결과를 나타내는 그래프의 일례이다.
도 8은 아몰퍼스 실리콘막 및 결정성 실리콘막에 있어서의 에칭 레이트의 일례를 나타내는 그래프이다.
이하, 본 개시의 실시 형태에 대해서 도면을 참조하여 설명한다. 또한, 각 도면에 있어서 동일한 또는 대응하는 구성에는 동일한 부호를 부여하고, 설명을 생략하는 경우가 있다.
〔기판 처리 시스템〕
일 실시 형태에 관한 기판 처리 시스템에 대해서, 도 1을 사용해서 설명한다. 도 1은, 기판 처리 시스템의 구성예를 도시하는 개략도이다.
도 1에 도시하는 바와 같이, 기판 처리 시스템은, 처리 장치(101 내지 104)와, 진공 반송실(200)과, 로드 로크실(301 내지 303)과, 대기 반송실(400)과, 로드 포트(501 내지 503)와, 제어부(600)를 구비한다.
처리 장치(101 내지 104)는, 각각 게이트 밸브(G11 내지 G14)를 통해서 진공 반송실(200)과 접속되어 있다. 처리 장치(101 내지 104) 내는 소정의 진공 분위기로 감압되어, 그 내부에서 웨이퍼 등의 기판(W)에 원하는 처리를 실시한다. 처리 장치(101)는, 기판(W)의 오목부의 저부에 형성된 자연 산화막을 제거하는 장치이다. 처리 장치(102)는, 기판(W)의 오목부의 저부에 선택적으로 실리콘막(이하, Si막이라고도 함)을 성막하는 장치이다. 처리 장치(103)는, 기판(W)에 금속막을 성막함으로써, 기판(W)의 오목부의 저부에 선택적으로 금속 실리사이드막을 형성하는 장치이다. 처리 장치(104)는, 처리 장치(101 내지 103)의 어느 것과 동일한 장치이어도 되고, 다른 처리를 행하는 장치이어도 된다. 또한, 처리 장치(101 내지 103)에 대해서는, 도 2 내지 4를 사용해서 후술한다.
진공 반송실(200) 내는, 소정의 진공 분위기로 감압되어 있다. 진공 반송실(200)에는, 감압 상태에서 기판(W)을 반송 가능한 반송 기구(201)가 마련되어 있다. 반송 기구(201)는, 처리 장치(101 내지 104), 로드 로크실(301 내지 303)에 대하여 기판(W)을 반송한다. 반송 기구(201)는, 예를 들어 2개의 반송 암(202a, 202b)을 갖는다.
로드 로크실(301 내지 303)은, 각각 게이트 밸브(G21 내지 G23)를 통해서 진공 반송실(200)과 접속되고, 게이트 밸브(G31 내지 G33)를 통해서 대기 반송실(400)과 접속되어 있다. 로드 로크실(301 내지 303) 내는, 대기 분위기와 진공 분위기를 전환할 수 있도록 되어 있다.
대기 반송실(400) 내는, 대기 분위기로 되어 있고, 예를 들어 청정 공기의 다운 플로가 형성되어 있다. 대기 반송실(400) 내에는, 기판(W)의 얼라인먼트를 행하는 얼라이너(401)가 마련되어 있다. 또한, 대기 반송실(400)에는, 반송 기구(402)가 마련되어 있다. 반송 기구(402)는, 로드 로크실(301 내지 303), 후술하는 로드 포트(501 내지 503)의 캐리어(C), 얼라이너(401)에 대하여 기판(W)을 반송한다.
로드 포트(501 내지 503)는, 대기 반송실(400)의 긴 변의 벽면에 마련되어 있다. 로드 포트(501 내지 503)는, 기판(W)이 수용된 캐리어(C) 또는 빈 캐리어(C)가 설치된다. 캐리어(C)로서는, 예를 들어 FOUP(Front Opening Unified Pod)을 이용할 수 있다.
제어부(600)는, 기판 처리 시스템의 각 부를 제어한다. 예를 들어, 제어부(600)는, 처리 장치(101 내지 104)의 동작, 반송 기구(201, 402)의 동작, 게이트 밸브(G11 내지 G14, G21 내지 G23, G31 내지 G33)의 개폐, 로드 로크실(301 내지 303) 내의 분위기의 전환 등을 실행한다. 제어부(600)는, 예를 들어 컴퓨터이면 된다.
또한, 기판 처리 시스템의 구성은 이것에 한정되는 것은 아니다. 기판 처리 시스템은, 복수의 기판(W)을 1개의 처리 장치에서 처리하는 다매엽 장치를 갖는 구성이어도 되고, 또한, 진공 반송실도 다매엽 장치가 게이트 밸브를 통해서 진공 반송실에 접속되는 구성이어도 되고, 복수의 진공 반송 장치가 진송 반송실에 마련되는 구성이어도 된다.
〔처리 장치(101)〕
이어서, 처리 장치(101)에 대해서 도 2를 사용하여 설명한다. 도 2는, 처리 장치(101)의 구성예를 도시하는 개략도의 일례이다. 처리 장치(101)는, 감압 상태의 처리 용기(1) 내에서 기판(W)의 오목부의 저부에 형성된 자연 산화막을 제거하는 장치이다.
도 2에 도시하는 바와 같이, 처리 장치(101)는, 처리 용기(1)와, 적재대(2)와, 샤워 헤드(3)와, 배기부(4)와, 가스 공급 기구(5)와, RF 전력 공급부(8)와, 제어부(9)를 갖고 있다.
처리 용기(1)는, 알루미늄 등의 금속에 의해 구성되고, 대략 원통상을 갖고 있다. 처리 용기(1)는 기판(W)을 수용한다. 처리 용기(1)의 측벽에는 기판(W)을 반입 또는 반출하기 위한 반입출구(11)가 형성되고, 반입출구(11)는, 게이트 밸브(12)(도 1에 도시하는 게이트 밸브(G11))에 의해 개폐된다. 처리 용기(1)의 본체 상에는, 단면이 직사각 형상을 이루는 원환상의 배기 덕트(13)가 마련되어 있다. 배기 덕트(13)에는, 내주면을 따라 슬릿(13a)이 형성되어 있다. 배기 덕트(13)의 외벽에는 배기구(13b)가 형성되어 있다. 배기 덕트(13)의 상면에는, 절연체 부재(16)를 개재해서 처리 용기(1)의 상부 개구를 막도록 천장벽(14)이 마련되어 있다. 배기 덕트(13)와 절연체 부재(16)의 사이는 시일 링(15)으로 기밀하게 밀봉되어 있다. 구획 부재(17)는, 적재대(2)(및 커버 부재(22))가 후술하는 처리 위치로 상승했을 때, 처리 용기(1)의 내부를 상하로 구획한다.
적재대(2)는, 처리 용기(1) 내에서 기판(W)을 수평하게 지지한다. 적재대(2)는, 기판(W)에 대응한 크기의 원판상으로 형성되어 있고, 지지 부재(23)에 지지되어 있다. 적재대(2)는, AlN 등의 세라믹스 재료나, 알루미늄이나 니켈 합금 등의 금속 재료로 형성되어 있고, 내부에 기판(W)을 가열하기 위한 히터(21)가 매립되어 있다. 히터(21)는, 히터 전원(도시하지 않음)으로부터 급전되어서 발열한다. 그리고, 적재대(2)의 상면 근방에 마련된 열전쌍(도시하지 않음)의 온도 신호에 의해 히터(21)의 출력을 제어함으로써, 기판(W)이 소정의 온도로 제어된다. 적재대(2)는, 기판(W)을 정전 흡착하기 위한 정전 척을 구비하고 있어도 된다. 정전 척을 마련함으로써, 기판(W)이 적재대(2)의 표면에 정전 흡착하므로, 기판(W)의 온도를 고정밀도로 제어할 수 있다. 또한, 적재대(2)에는, 내부에 유로를 형성하여, 외부로부터의 온도 조절 냉매를 통류, 순환시켜도 된다. 적재대(2)에는, 상면의 외주 영역 및 측면을 덮도록 알루미나 등의 세라믹스에 의해 형성된 커버 부재(22)가 마련되어 있다.
적재대(2)의 저면에는, 적재대(2)를 지지하는 지지 부재(23)가 마련되어 있다. 지지 부재(23)는, 적재대(2)의 저면의 중앙으로부터 처리 용기(1)의 저벽에 형성된 구멍부를 관통해서 처리 용기(1)의 하방으로 연장되고, 그 하단이 승강 기구(24)에 접속되어 있다. 승강 기구(24)에 의해 적재대(2)가 지지 부재(23)를 통해서, 도 2에서 도시하는 처리 위치와, 그 하방의 이점쇄선으로 나타내는 기판(W)의 반송이 가능한 반송 위치의 사이에서 승강한다. 지지 부재(23)의 처리 용기(1)의 하방에는, 플랜지부(25)가 설치되어 있고, 처리 용기(1)의 저면과 플랜지부(25)의 사이에는, 처리 용기(1) 내의 분위기를 외기와 구획하고, 적재대(2)의 승강 동작에 따라 신축하는 벨로우즈(26)가 마련되어 있다.
처리 용기(1)의 저면 근방에는, 승강판(27a)으로부터 상방으로 돌출되도록 3개(2개만 도시)의 기판 지지핀(27)이 마련되어 있다. 기판 지지핀(27)은, 처리 용기(1)의 하방에 마련된 승강 기구(28)에 의해 승강판(27a)을 통해서 승강한다. 기판 지지핀(27)은, 반송 위치에 있는 적재대(2)에 마련된 관통 구멍(2a)에 삽입 관통되어서 적재대(2)의 상면에 대하여 돌출 함몰 가능하게 되어 있다. 기판 지지핀(27)을 승강시킴으로써, 반송 기구(도시하지 않음)와 적재대(2)의 사이에서 기판(W)의 전달이 행하여진다.
샤워 헤드(3)는, 처리 용기(1) 내에 처리 가스를 샤워 형상으로 공급한다. 샤워 헤드(3)는 금속제이며, 적재대(2)에 대향하도록 마련되어 있고, 적재대(2)와 거의 동일한 직경을 갖고 있다. 샤워 헤드(3)는, 처리 용기(1)의 천장벽(14)에 고정된 본체부(31)와, 본체부(31) 아래에 접속된 샤워 플레이트(32)를 갖고 있다. 본체부(31)와 샤워 플레이트(32)의 사이에는 가스 확산 공간(33)이 형성되어 있고, 가스 확산 공간(33)에는 처리 용기(1)의 천장벽(14) 및 본체부(31)의 중앙을 관통하도록 가스 도입 구멍(36)이 마련되어 있다. 샤워 플레이트(32)의 주연부에는 하방으로 돌출되는 환상 돌기부(34)가 형성되어 있다. 환상 돌기부(34)의 내측 평탄면에는, 가스 토출 구멍(35)이 형성되어 있다. 적재대(2)가 처리 위치에 존재한 상태에서는, 적재대(2)와 샤워 플레이트(32)의 사이에 처리 공간(38)이 형성되고, 커버 부재(22)의 상면과 환상 돌기부(34)가 근접해서 환상 간극(39)이 형성된다.
배기부(4)는, 처리 용기(1)의 내부를 배기한다. 배기부(4)는, 배기구(13b)에 접속된 배기 배관(41)과, 배기 배관(41)에 접속된 진공 펌프나 압력 제어 밸브 등을 갖는 배기 기구(42)를 갖는다. 처리 시에는, 처리 용기(1) 내의 가스가 슬릿(13a)을 통해서 배기 덕트(13)에 이르고, 배기 덕트(13)로부터 배기 배관(41)을 통해서 배기 기구(42)에 의해 배기된다.
가스 공급 기구(5)는, 처리 용기(1) 내에 처리 가스를 공급한다. 가스 공급 기구(5)는 가스 공급부(50a)를 갖는다.
가스 공급부(50a)는, 가스 공급 라인(50b)을 통해서 에칭 가스를 처리 용기(1) 내에 공급한다. 에칭 가스로서, 할로겐 함유 가스(예를 들어, C4F8 가스, HF 가스, CF4 가스), NH3 가스, H2 가스, 불활성 가스 등을 처리 용기(1) 내에 공급한다.
가스 공급 라인(50b)에는, 상류측으로부터 유량 제어기(50c) 및 밸브(50d)가 개재 설치되어 있다. 가스 공급 라인(50b)의 밸브(50d)의 하류측은, 가스 도입 구멍(36)에 접속되어 있다. 가스 공급부(50a)로부터 공급되는 가스는 처리 용기(1) 내에 공급된다. 가스 공급부(50a)로부터 처리 용기(1)에의 가스의 공급 및 정지는, 밸브(50d)의 개폐에 의해 행하여진다.
또한, 처리 장치(101)는, 용량 결합 플라즈마 장치이며, 적재대(2)가 하부 전극으로 되고, 샤워 헤드(3)가 상부 전극으로 된다. 하부 전극으로 되는 적재대(2)는, 콘덴서(도시하지 않음)를 통해서 접지되어 있다.
상부 전극으로 되는 샤워 헤드(3)는, RF 전력 공급부(8)에 의해 고주파 전력(이하, 「RF 파워」라고도 함)이 인가된다. RF 전력 공급부(8)는, 급전 라인(81), 정합기(82) 및 고주파 전원(83)을 갖는다. 고주파 전원(83)은, 고주파 전력을 발생시키는 전원이다. 고주파 전력은, 플라스마의 생성에 적합한 주파수를 갖는다. 고주파 전력의 주파수는, 예를 들어 450KHz 내지 100MHz의 범위 내의 주파수이다. 고주파 전원(83)은, 정합기(82) 및 급전 라인(81)을 통해서 샤워 헤드(3)의 본체부(31)에 접속되어 있다. 정합기(82)는, 고주파 전원(83)의 출력 리액턴스와 부하(상부 전극)의 리액턴스를 정합시키기 위한 회로를 갖는다. 또한, RF 전력 공급부(8)는, 상부 전극으로 되는 샤워 헤드(3)에 고주파 전력을 인가하는 것으로서 설명했지만, 이것에 한정되는 것은 아니다. 하부 전극으로 되는 적재대(2)에 고주파 전력을 인가하는 구성이어도 된다.
제어부(9)는, 예를 들어 컴퓨터이며, CPU(Central Processing Unit), RAM(Random Access Memory), ROM(Read Only Memory), 보조 기억 장치 등을 구비한다. CPU는, ROM 또는 보조 기억 장치에 저장된 프로그램에 기초해서 동작하여, 처리 장치(101)의 동작을 제어한다. 제어부(9)는, 처리 장치(101)의 내부에 마련되어 있어도 되고, 외부에 마련되어 있어도 된다. 제어부(9)가 처리 장치(101)의 외부에 마련되어 있을 경우, 제어부(9)는, 유선 또는 무선 등의 통신 수단에 의해 처리 장치(101)를 제어할 수 있다.
〔처리 장치(102)〕
이어서, 처리 장치(102)에 대해서 도 3을 사용해서 설명한다. 도 3은, 처리 장치(102)의 구성예를 도시하는 개략도의 일례이다. 처리 장치(102)는, 감압 상태의 처리 용기(1) 내에서 기판(W)의 오목부의 저부에 선택적으로 Si막을 성막하는 장치이다.
도 3에 도시된 바와 같이, 처리 장치(102)는, 처리 용기(1)와, 적재대(2)와, 샤워 헤드(3)와, 배기부(4)와, 가스 공급 기구(5)와, 제어부(9)를 갖고 있다. 또한, 처리 장치(102)에 있어서, 처리 장치(101)(도 2 참조)와 중복되는 구성에 대해서는 설명을 생략한다.
가스 공급 기구(5)는, 처리 용기(1) 내에 처리 가스를 공급한다. 가스 공급 기구(5)는, 실리콘 함유 가스 공급부(51a)와, 할로겐 함유 가스 공급부(52a)와, 불활성 가스 공급부(55a)를 갖는다.
실리콘 함유 가스 공급부(51a)는, 가스 공급 라인(51b)을 통해서 실리콘 함유 가스를 처리 용기(1) 내에 공급한다. 실리콘 함유 가스로서, 예를 들어 SiH4 가스, Si2H6 가스, SiH2Cl2 가스, Si3H8 가스, Si4H10 가스 등의 가스 중 적어도 하나를 포함하는 가스를 사용할 수 있다.
가스 공급 라인(51b)에는, 상류측으로부터 유량 제어기(51c) 및 밸브(51d)가 개재 설치되어 있다. 가스 공급 라인(51b)의 밸브(51d)의 하류측은, 가스 공급 라인(57)을 통해서 가스 도입 구멍(36)에 접속되어 있다. 실리콘 함유 가스 공급부(51a)로부터 공급되는 실리콘 함유 가스는 처리 용기(1) 내에 공급된다. 실리콘 함유 가스 공급부(51a)로부터 처리 용기(1)에의 실리콘 함유 가스의 공급 및 정지는, 밸브(51d)의 개폐에 의해 행하여진다.
할로겐 함유 가스 공급부(52a)는, 가스 공급 라인(52b)을 통해서 할로겐 함유 가스를 처리 용기(1) 내에 공급한다. 할로겐 함유 가스로서, 예를 들어 Cl2 가스, HBr 가스, ClF3 가스 등의 가스 중 적어도 하나를 포함하는 가스를 사용할 수 있다.
가스 공급 라인(52b)에는, 상류측으로부터 유량 제어기(52c) 및 밸브(52d)가 개재 설치되어 있다. 가스 공급 라인(52b)의 밸브(52d)의 하류측은, 가스 공급 라인(57)을 통해서 가스 도입 구멍(36)에 접속되어 있다. 할로겐 함유 가스 공급부(52a)로부터 공급되는 할로겐 함유 가스는 처리 용기(1) 내에 공급된다. 할로겐 함유 가스 공급부(52a)로부터 처리 용기(1)에의 할로겐 함유 가스의 공급 및 정지는, 밸브(52d)의 개폐에 의해 행하여진다.
불활성 가스 공급부(55a)는, 가스 공급 라인(55b)을 통해서 불활성 가스를 처리 용기(1) 내에 공급한다. 불활성 가스로서, 예를 들어 Ar 가스 등을 사용할 수 있다.
가스 공급 라인(55b)에는, 상류측으로부터 유량 제어기(55c) 및 밸브(55d)가 개재 설치되어 있다. 가스 공급 라인(55b)의 밸브(55d)의 하류측은, 가스 공급 라인(57)을 통해서 가스 도입 구멍(36)에 접속되어 있다. 불활성 가스 공급부(55a)로부터 공급되는 불활성 가스는 처리 용기(1) 내에 공급된다. 불활성 가스 공급부(55a)로부터 처리 용기(1)에의 불활성 가스의 공급 및 정지는, 밸브(55d)의 개폐에 의해 행하여진다.
〔처리 장치(103)〕
이어서, 처리 장치(103)에 대해서 도 4를 사용해서 설명한다. 도 4는, 처리 장치(103)의 구성예를 도시하는 개략도의 일례이다. 처리 장치(103)는, 감압 상태의 처리 용기(1) 내에서 기판(W)에 금속막을 성막하는 장치이다. 금속막을 성막함으로써, 기판(W)의 오목부의 저부에 선택적으로 금속 실리사이드막을 형성한다.
도 4에 도시하는 바와 같이, 처리 장치(103)는, 처리 용기(1)와, 적재대(2)와, 샤워 헤드(3)와, 배기부(4)와, 가스 공급 기구(5)와, RF 전력 공급부(8)와, 제어부(9)를 갖고 있다. 또한, 처리 장치(102)에 있어서, 처리 장치(101)(도 2 참조)와 중복되는 구성에 대해서는 설명을 생략한다.
가스 공급 기구(5)는, 처리 용기(1) 내에 처리 가스를 공급한다. 가스 공급 기구(5)는, 금속 함유 가스 공급부(53a)와, 환원 가스 공급부(54a)와, 불활성 가스 공급부(56a)를 갖는다.
금속 함유 가스 공급부(53a)는, 가스 공급 라인(53b)을 통해서 금속 함유 가스를 처리 용기(1) 내에 공급한다. 금속 함유 가스로서, 예를 들어 TiCl4 가스, TiBr4 가스 등의 가스 중 적어도 하나를 포함하는 가스를 사용할 수 있다.
가스 공급 라인(53b)에는, 상류측으로부터 유량 제어기(53c) 및 밸브(53d)가 개재 설치되어 있다. 가스 공급 라인(53b)의 밸브(53d)의 하류측은, 가스 공급 라인(57)을 통해서 가스 도입 구멍(36)에 접속되어 있다. 금속 함유 가스 공급부(53a)로부터 공급되는 금속 함유 가스는 처리 용기(1) 내에 공급된다. 금속 함유 가스 공급부(53a)로부터 처리 용기(1)에의 금속 함유 가스의 공급 및 정지는, 밸브(53d)의 개폐에 의해 행하여진다.
환원 가스 공급부(54a)는, 가스 공급 라인(54b)을 통해서 환원 가스를 처리 용기(1) 내에 공급한다. 환원 가스로서, 예를 들어 H2 가스 등을 사용할 수 있다.
가스 공급 라인(54b)에는, 상류측으로부터 유량 제어기(54c) 및 밸브(54d)가 개재 설치되어 있다. 가스 공급 라인(54b)의 밸브(54d)의 하류측은, 가스 공급 라인(57)을 통해서 가스 도입 구멍(36)에 접속되어 있다. 환원 가스 공급부(54a)로부터 공급되는 환원 가스는 처리 용기(1) 내에 공급된다. 환원 가스 공급부(54a)로부터 처리 용기(1)에의 환원 가스의 공급 및 정지는, 밸브(54d)의 개폐에 의해 행하여진다.
불활성 가스 공급부(56a)는, 가스 공급 라인(56b)을 통해서 불활성 가스를 처리 용기(1) 내에 공급한다. 불활성 가스로서, 예를 들어 Ar 가스 등을 사용할 수 있다.
가스 공급 라인(56b)에는, 상류측으로부터 유량 제어기(56c) 및 밸브(56d)가 개재 설치되어 있다. 가스 공급 라인(56b)의 밸브(56d)의 하류측은, 가스 공급 라인(57)을 통해서 가스 도입 구멍(36)에 접속되어 있다. 불활성 가스 공급부(56a)로부터 공급되는 불활성 가스는 처리 용기(1) 내에 공급된다. 불활성 가스 공급부(56a)로부터 처리 용기(1)에의 불활성 가스의 공급 및 정지는, 밸브(56d)의 개폐에 의해 행하여진다.
〔기판 처리 방법〕
이어서, 일 실시 형태에 관한 기판 처리 시스템의 기판 처리 방법에 대해서, 도 5 및 도 6을 사용해서 설명한다. 도 5는, 기판 처리 시스템의 기판 처리 방법을 설명하는 흐름도의 일례이다. 도 6은, 각 공정에서의 기판(W)의 단면도의 일례이다.
스텝 S101에서, 제어부(600)는 기판(W)을 준비한다. 제어부(600)는, 반송 기구(402), 게이트 밸브(G31)를 제어하여, 캐리어(C)에 수용된 기판(W)을, 대기 반송실(400)을 통해서 대기 분위기의 로드 로크실(301)에 반송한다. 제어부(600)는, 로드 로크실(301)을 제어하여, 로드 로크실(301)의 실내를 진공 분위기로 감압한다. 제어부(600)는, 반송 기구(201), 게이트 밸브(G21, G11)를 제어하여, 로드 로크실(301)로부터 처리 장치(101)에 기판(W)을 반송하여, 처리 장치(101)의 적재대(2)에 기판(W)을 적재한다. 그리고, 처리 장치(101)의 제어부(9)는, 승강 기구(24)를 제어하여, 적재대(2)를 반송 위치로부터 처리 위치로 상승시킨다.
여기서, 도 6의 (a)는, 준비된 기판(W)의 일례를 나타낸다. 기판(W)은, 하지부(700)와, 하지부(700) 상에 형성된 절연막(710)을 갖는다. 하지부(700)는, 예를 들어 Si 또는 SiGe로 형성된다. 절연막(710)은, 예를 들어 SiN 또는 SiO2로 형성된다. 절연막(710)에는, 하지부(700)의 표면을 노출시키도록 관통부(720)가 형성된다. 즉, 기판(W)의 표면에는 오목부가 형성되고, 오목부의 저부에는, 하지부(700)의 표면이 노출된다.
하지부(700)는, 에피택셜 성장에 의해 형성된 결정성 실리콘막인 에피택셜층(701)을 갖는다. 예를 들어, Fin형 채널 전계 효과 트랜지스터에 있어서, 소스 및 드레인은, Si 또는 SiGe를 에피택셜 성장시킴으로써 형성된다. 또한, 관통부(720)로부터 노출되는 하지부(700)의 표면(오목부의 저부)에는, 자연 산화막(702)이 형성되어 있다.
스텝 S102에서, 제어부(600)는, 처리 장치(101)를 제어하여, 관통부(720)로부터 노출되는 하지부(700)의 표면에 형성된 자연 산화막(702)을 제거한다.
처리 장치(101)는, 예를 들어 RF 전력 공급부(8)에 의해 상부 전극으로 되는 샤워 헤드(3)에 고주파 전력을 인가하고, 가스 공급부(50a)로부터 처리 용기(1) 내에 에칭 가스(예를 들어, C4F8 가스), 불활성 가스 등을 공급함으로써, 기판(W)의 자연 산화막(702)을 플라스마 에칭해서 제거한다. 또한, 처리 장치(101)는, 예를 들어 가스 공급부(50a)로부터 처리 용기(1) 내에 에칭 가스(예를 들어, HF 가스), 반응성 가스(예를 들어, NH3 가스)를 공급함으로써, 기판(W)의 자연 산화막(702)을 케미컬 에칭해서 제거한다. 또한, 처리 장치(101)에서 행하여지는 자연 산화막(702)의 제거 방법은, 이들에 한정되는 것은 아니다.
여기서, 도 6의 (b)는, 자연 산화막(702)이 제거된 기판(W)의 일례를 나타낸다. 자연 산화막(702)을 제거함으로써, 관통부(720)로부터 노출되는 하지부(700)의 표면은, 결정성 실리콘막인 에피택셜층(701)의 표면이 노출된다.
스텝 S103에 있어서, 제어부(600)는, 기판(W)을 처리 장치(101)로부터 처리 장치(102)에 진공 반송한다. 처리 장치(101)의 제어부(9)는, 승강 기구(24)를 제어하여, 적재대(2)를 처리 위치로부터 반송 위치로 하강시킨다. 제어부(600)는, 반송 기구(201), 게이트 밸브(G11, G12)를 제어하여, 처리 장치(101)로부터 처리 장치(102)에 기판(W)을 반송하고, 처리 장치(102)의 적재대(2)에 기판(W)을 적재한다. 그리고, 처리 장치(102)의 제어부(9)는, 승강 기구(24)를 제어하여, 적재대(2)를 반송 위치로부터 처리 위치로 상승시킨다.
스텝 S104에서, 제어부(600)는, 처리 장치(102)를 제어하여, 기판(W)에 Si막을 성막한다.
처리 장치(102)는, 예를 들어 실리콘 함유 가스 공급부(51a)로부터 처리 용기(1) 내에 실리콘 함유 가스(예를 들어, 모노실란(SiH4) 가스, 디실란(Si2H6) 가스, 트리실란(Si3H8) 가스, 테트라실란(Si4H10) 가스, 염소 함유 화합물 가스인 모노클로로실란(SiH3Cl) 가스, 디클로로실란(SiH2Cl2) 가스, 트리클로로실란(SiHCl3) 가스, 실리콘테트라클로라이드(SiCl4) 가스, 헥사클로로디실란(Si2Cl6) 가스)를 공급함으로써, 기판(W)에 Si막을 성막한다.
여기서, 도 6의 (c)는, 처리 장치(102)의 처리에 의해 Si막이 성막된 기판(W)의 일례를 나타낸다.
오목부의 저부에는, Si 또는 SiGe로 형성되는 에피택셜층(701)이 형성되어 있다. 이 때문에, 오목부의 저부에는, 에피택셜층(701)으로부터 에피택셜 성장해서 결정성 실리콘막이 성막된다. 이에 의해, 에피택셜층(701)의 막 두께를 증가시킬 수 있다. 한편, SiN 또는 SiO2로 형성되는 절연막(710)의 상면 및 관통부(720)의 측벽에는, 아몰퍼스 실리콘막(703)이 성막된다. 이와 같이, Si막이 성막되는 하지의 차이에 의해, 오목부의 저부에 결정성 실리콘막(에피택셜층(701))을 성막하고, 오목부의 측면 및 상면에 아몰퍼스 실리콘막(703)을 성막할 수 있다.
도 7은, 스텝 S104에 나타내는 처리에서의 Si막의 성막 결과를 나타내는 그래프의 일례이다. 도 7의 (a)는 Si의 하지에 Si막을 성막한 경우를 나타내고, 도 7의 (b)는 SiGe의 하지에 Si막을 성막한 경우를 나타낸다. 또한, 횡축을 깊이(nm)로 하고, 종축을 원소 농도(At％)로 해서, EDX 해석을 행하여, Si막이 형성되어 있는지의 확인을 행했다.
또한, Si막은, 적재대 온도 500 내지 600℃, 압력 1 내지 10Torr, 실리콘 함유 가스로서 Si2H6 가스 10 내지 100sccm, 불활성 가스로서 Ar 가스 100 내지 5000sccm의 성막 조건에서 성막했다.
도 7의 (a) 및 도 7의 (b)의 결과로부터, 하지가 Si, SiGe 모두 Si막을 성막할 수 있음을 확인할 수 있었다.
또한, 실리콘 함유 가스로서 Si2H6 가스를 사용하는 경우, Si막을 성막할 때의 기판(W)의 온도를 400℃ 내지 580℃로 제어함으로써, 에피택셜층(701)의 표면(오목부의 저부)에 결정성 실리콘막이 성막되고, 절연막(710)의 상면 및 관통부(720)의 측벽(오목부의 측벽)에 아몰퍼스 실리콘막이 성막된다. 또한, 실리콘 함유 가스로서 Si4H10 가스를 사용하는 경우, 기판(W)의 온도를 350℃ 내지 480℃로 제어함으로써, 에피택셜층(701)의 표면(오목부의 저부)에 결정성 실리콘막이 성막되고, 절연막(710)의 상면 및 관통부(720)의 측벽(오목부의 측벽)에 아몰퍼스 실리콘막이 성막된다.
도 5 및 도 6으로 돌아가서, 스텝 S105에서, 제어부(600)는, 처리 장치(102)를 제어하여, 아몰퍼스 실리콘막(703)을 선택적으로 에칭한다.
처리 장치(102)는, 예를 들어 할로겐 함유 가스 공급부(52a)로부터 처리 용기(1) 내에 할로겐 함유 가스(예를 들어, Cl2 가스, HBr 가스, ClF3 가스)를 공급함으로써, 기판(W)에 성막된 Si막을 케미컬 에칭한다.
여기서, 아몰퍼스 실리콘막 및 결정성 실리콘막의 에칭 레이트에 대해서, 도 8을 사용해서 설명한다. 도 8은, 아몰퍼스 실리콘막 및 결정성 실리콘막에서의 에칭 레이트의 일례를 나타내는 그래프이다. 횡축은, 온도의 역수 1000/T[1/℃]을 나타낸다. 종축은, 에칭 레이트[nm/min]를 나타낸다. 또한, 아몰퍼스 실리콘막(a-Si)에서의 에칭 레이트를 실선으로 나타내고, 결정성 실리콘막(EpiSi)에서의 에칭 레이트를 파선으로 나타낸다.
여기에서는, 할로겐 함유 가스로서 Cl2 가스를 사용하여, 아몰퍼스 실리콘막 및 결정성 실리콘막을 케미컬 에칭했다. 도 8의 그래프에 나타내는 예에서, 아몰퍼스 실리콘막에서의 에칭 레이트는, 결정성 실리콘막에서의 에칭 레이트의 10배 정도가 된다. 이에 의해, 처리 장치(102)는, 아몰퍼스 실리콘막(703)을 선택적으로 에칭할 수 있다.
여기서, 도 6의 (d)는, 처리 장치(102)의 처리에 의해, 아몰퍼스 실리콘막(703)이 선택적으로 에칭된 기판(W)의 일례를 나타낸다. 절연막(710)의 상면 및 관통부(720)의 측벽에 성막된 아몰퍼스 실리콘막(703)이 에칭된다.
이와 같이, 스텝 S104 및 스텝 S105의 처리에 의해, 오목부의 저부에, 선택적으로 결정성 실리콘막을 성막할 수 있다.
또한, 스텝 S104에 나타내는 실리콘 함유 가스를 공급하는 공정과, 스텝 S105에 나타내는 할로겐 함유 가스를 공급하는 공정을 순차 행하는 것으로서 설명했지만, 이것에 한정되는 것은 아니다.
예를 들어, 실리콘 함유 가스 및 할로겐 함유 가스를 동시에 공급하는 구성이어도 된다. 이에 의해, 절연막(710)의 상면 및 관통부(720)의 측벽에 아몰퍼스 실리콘막(703)이 성막되는 것을 억제하면서, 오목부의 저부에 결정성 실리콘막(에피택셜층(701))을 성막할 수 있다.
또한, 스텝 S104에 나타내는 실리콘 함유 가스를 공급하는 공정과, 스텝 S105에 나타내는 할로겐 함유 가스를 공급하는 공정을 반복하는 구성이어도 된다. 이에 의해, 오목부의 저부에, 선택적으로 결정성 실리콘막을 성막할 수 있다.
스텝 S106에서, 제어부(600)는, 기판(W)을 처리 장치(102)로부터 처리 장치(103)에 진공 반송한다. 처리 장치(102)의 제어부(9)는, 승강 기구(24)를 제어하여, 적재대(2)를 처리 위치로부터 반송 위치로 하강시킨다. 제어부(600)는, 반송 기구(201), 게이트 밸브(G12, G13)를 제어하여, 처리 장치(102)로부터 처리 장치(103)에 기판(W)을 반송하고, 처리 장치(103)의 적재대(2)에 기판(W)을 적재한다. 그리고, 처리 장치(103)의 제어부(9)는, 승강 기구(24)를 제어하여, 적재대(2)를 반송 위치로부터 처리 위치로 상승시킨다.
스텝 S107에서, 제어부(600)는, 처리 장치(103)를 제어하여, 기판(W)에 금속막(Ti막)을 성막한다.
처리 장치(103)는, 예를 들어 금속 함유 가스 공급부(53a)로부터 처리 용기(1) 내에 금속 함유 가스(예를 들어, TiCl4 가스, TiBr4 가스)를 공급하고, 환원 가스 공급부(54a)로부터 처리 용기(1) 내에 환원 가스(예를 들어, H2 가스)를 공급하고, 불활성 가스 공급부(56a)로부터 처리 용기(1) 내에 불활성 가스(예를 들어, Ar 가스)를 공급한다. 그리고, RF 전력 공급부(8)에 의해 상부 전극으로 되는 샤워 헤드(3)에 고주파 전력을 인가하여, 플라스마를 생성하고, 생성한 플라스마에 기판(W)을 노출시킴으로써, CVD(chemical vapor deposition) 반응에 의해, 기판(W)에 금속막(Ti막)을 성막한다.
여기서, 오목부의 저부에 있어서, 에피택셜층(701) 상에 금속막(예를 들어, Ti막)이 성막된다. 금속막은, 에피택셜층(701)과 반응하여, 자기 정합적으로 금속 실리사이드막(TiSi막)(730)을 형성한다(도 6의 (e) 참조).
또한, 절연막(710)의 상면 및 관통부(720)의 측벽에 형성된 금속막(Ti막)은, TiCl4 가스에 의해 셀프 에칭된다. 이 때문에, 절연막(710)의 상면 및 관통부(720)의 측벽에 금속막(Ti막)이 성막되는 것이 억제된다.
또한, 금속막은 Ti막이며, 금속 실리사이드막은 TiSi막인 것으로서 설명했지만, 이것에 한정되는 것은 아니다.
또한, 처리 종료 후, 제어부(600)는, 기판(W)을 처리 장치(103)로부터 로드 로크실(301)에 진공 반송한다. 처리 장치(103)의 제어부(9)는, 승강 기구(24)를 제어하여, 적재대(2)를 처리 위치로부터 반송 위치로 하강시킨다. 제어부(600)는, 반송 기구(201), 게이트 밸브(G13, G21)를 제어하여, 처리 장치(103)로부터 로드 로크실(301)에 기판(W)을 반송한다. 제어부(600)는, 로드 로크실(301)을 제어하여, 로드 로크실(301)의 실내를 대기 분위기로 한다. 제어부(600)는, 반송 기구(402), 게이트 밸브(G31)를 제어하여, 로드 로크실(301)로부터 대기 반송실(400)을 통해서 캐리어(C)에 기판(W)을 반송하여, 캐리어(C)에 기판(W)을 수용한다.
일 실시 형태에 관한 기판 처리 시스템의 기판 처리 방법에 의하면, 오목부를 갖는 기판(W)에 있어서, 오목부의 저부에 선택적으로 금속 실리사이드막(730)을 성막할 수 있다. 또한, 기판 처리 시스템의 기판 처리 방법에 의하면, 스텝 S105의 처리에 의해, 절연막(710)의 상면 및 관통부(720)의 측벽에 형성되는 아몰퍼스 실리콘막(703)을 제거할 수 있다. 이에 의해, 스텝 S107의 처리에 의해 기판(W)에 금속막을 성막했을 때, 절연막(710)의 상면 및 관통부(720)의 측벽에 금속 실리사이드막이 형성되는 것을 방지할 수 있다. 또한, 고애스펙트비의 오목부의 저부에서도, 적합하게 금속 실리사이드막(730)을 성막할 수 있다.
또한, 기판 처리 시스템의 기판 처리 방법에 의하면, 스텝 S104 및 스텝 S105의 처리에 의해, 오목부의 저부에 형성되는 결정성 실리콘막(에피택셜층(701))의 막 두께를 증가시킬 수 있다. 이에 의해, 스텝 S107의 처리에 의해, 금속막과 결정성 실리콘막(에피택셜층(701))이 반응함으로써 형성되는 금속 실리사이드막(730)의 막 두께를 증가시킬 수 있다.
이와 같이, 기판 처리 시스템의 기판 처리 방법에 의하면, 기판(W)의 오목부의 저부에 형성되는 금속 실리사이드막(730)의 막 두께를 증가시킴과 함께, 절연막(710)의 상면 및 관통부(720)의 측벽에 금속 실리사이드막이 형성되는 것을 방지할 수 있다.
또한, 예를 들어 에피택셜층(701)이 Fin형 채널 전계 효과 트랜지스터의 소스·드레인일 경우, 금속 실리사이드막(730)인 콘택트를 오목부의 저부에 선택적으로 형성하고, 또한, 막 두께를 제어(증가)시킬 수 있다.
또한, 예를 들어 Gate-All-Around형 전계 효과 트랜지스터 등과 같이 가로 방향으로 오목부를 갖는 구조나 관통부를 갖는 구조이어도 본 실시 형태를 적용할 수 있다.
또한, Si막의 성막에 있어서, 플라스마를 사용하지 않고 성막하는 실시 형태를 설명했지만, 그에 한정되는 것은 아니다. 예를 들어, 처리 장치(101)의 RF 전력 공급부(8)를 처리 장치(102)에 적용해서 사용하여, 용량 결합형 플라스마로 Si막을 성막해도 된다. 또한, 용량 결합형 플라스마에 한정하지 않고, 예를 들어 유도 결합 플라스마(ICP), 마이크로파 여기 표면파 플라스마(SWP), 전자 사이클로트론 공명 플라스마(ECP), 또는 헬리콘파 여기 플라스마(HWP) 등도 적용 가능하다.
또한, 복수의 오목부 중 한쪽의 오목부의 저부가 Si이며 다른 쪽의 오목부의 저부가 SiGe로 되는, 하지부(700)의 재질이 혼재하는 경우라도, 각각의 오목부의 저부에 선택적으로 결정성 실리콘막을 성막하여, 성막된 결정성 실리콘막과 금속막을 반응시킬 수 있으므로, 금속 실리사이드막(730)의 막 두께 변동을 억제할 수 있다.
이상, 기판 처리 시스템의 실시 형태 등에 대해서 설명했지만, 본 개시는 상기 실시 형태 등에 한정되는 것이 아니라, 특허 청구 범위에 기재된 본 개시의 요지의 범위 내에서, 다양한 변형, 개량이 가능하다.

Claims (11)

  1. 에피택셜 성장에 의해 형성된 에피택셜층을 갖는 하지부와, 상기 하지부 상에 형성되어 상기 에피택셜층을 노출시키는 관통부를 포함하는 절연막을 갖는 기판을 준비하는 공정과,
    상기 관통부의 측벽보다도 상기 관통부로부터 노출되는 상기 에피택셜층의 표면에 실리콘막을 형성하는 공정과,
    상기 관통부의 측벽보다도 상기 에피택셜층의 표면에 형성된 상기 실리콘막 상에 금속막을 성막하고, 상기 실리콘막과 상기 금속막을 반응시켜서 금속 실리사이드막을 형성하는 공정을 포함하는, 기판 처리 방법.
  2. 제1항에 있어서, 상기 실리콘막을 형성하는 공정은,
    실리콘 함유 가스를 공급하여 실리콘막을 형성하는 공정과,
    할로겐 함유 가스를 공급하여, 상기 관통부의 측벽에 형성된 상기 실리콘막을 제거하는 공정을 포함하는, 기판 처리 방법.
  3. 제2항에 있어서, 상기 실리콘막을 형성하는 공정은,
    상기 실리콘막을 형성하는 공정과, 상기 실리콘막을 제거하는 공정을 반복하는, 기판 처리 방법.
  4. 제1항에 있어서, 상기 실리콘막을 형성하는 공정은,
    실리콘 함유 가스 및 할로겐 함유 가스를 동시에 공급하는 공정을 갖는, 기판 처리 방법.
  5. 제2항 내지 제4항 중 어느 한 항에 있어서, 상기 실리콘 함유 가스는, SiH4 가스, Si2H6 가스, SiH2Cl2 가스, Si3H8 가스, Si4H10 가스 중 적어도 하나를 포함하고,
    상기 할로겐 함유 가스는, Cl2 가스, HBr 가스, ClF3 가스 중 적어도 하나를 포함하는, 기판 처리 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 금속막을 성막하여, 상기 금속 실리사이드막을 형성하는 공정은,
    금속 함유 가스 및 환원 가스를 공급하여, 플라스마를 생성하고, 해당 플라스마에 상기 기판을 노출시켜서 상기 금속막을 성막하는 공정을 포함하는, 기판 처리 방법.
  7. 제6항에 있어서, 상기 금속 함유 가스는, TiCl4 가스, TiBr4 가스 중 적어도 하나를 포함하고, 상기 환원 가스는, H2 가스를 포함하는, 기판 처리 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 절연막은, SiN 또는 SiO2이며,
    상기 에피택셜층은, Si 또는 SiGe를 포함하는, 기판 처리 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 실리콘막을 형성하는 공정 전에,
    상기 관통부로부터 노출되는 상기 에피택셜층의 표면에 형성된 산화막을 제거하는 공정을 포함하는, 기판 처리 방법.
  10. 제9항에 있어서, 상기 산화막을 제거하는 공정, 상기 실리콘막을 형성하는 공정, 상기 금속막을 성막하여, 상기 금속 실리사이드막을 형성하는 공정은, 진공을 깨지 않고 실시되는, 기판 처리 방법.
  11. 에피택셜 성장에 의해 형성된 에피택셜층을 갖는 하지부와, 상기 하지부 상에 형성되어 상기 에피택셜층을 노출시키는 관통부를 포함하는 절연막을 갖는 기판에 대하여, 상기 관통부로부터 노출되는 상기 에피택셜층의 표면에 형성된 산화막을 제거하는 제1 처리 장치와,
    상기 관통부의 측벽보다도 상기 관통부로부터 노출되는 상기 에피택셜층의 표면에 실리콘막을 형성하는 제2 처리 장치와,
    상기 관통부의 측벽보다도 상기 에피택셜층의 표면에 형성된 상기 실리콘막 상에 금속막을 성막하고, 상기 실리콘막과 상기 금속막을 반응시켜서 금속 실리사이드막을 형성하는 제3 처리 장치를 포함하는, 기판 처리 시스템.
KR1020220116378A 2021-09-27 2022-09-15 기판 처리 방법 및 기판 처리 시스템 KR20230044935A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2021-157218 2021-09-27
JP2021157218A JP2023047993A (ja) 2021-09-27 2021-09-27 基板処理方法及び基板処理システム

Publications (1)

Publication Number Publication Date
KR20230044935A true KR20230044935A (ko) 2023-04-04

Family

ID=85706124

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220116378A KR20230044935A (ko) 2021-09-27 2022-09-15 기판 처리 방법 및 기판 처리 시스템

Country Status (4)

Country Link
US (1) US20230094053A1 (ko)
JP (1) JP2023047993A (ko)
KR (1) KR20230044935A (ko)
TW (1) TW202322192A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018148193A (ja) 2017-03-08 2018-09-20 東京エレクトロン株式会社 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018148193A (ja) 2017-03-08 2018-09-20 東京エレクトロン株式会社 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム

Also Published As

Publication number Publication date
US20230094053A1 (en) 2023-03-30
TW202322192A (zh) 2023-06-01
JP2023047993A (ja) 2023-04-06

Similar Documents

Publication Publication Date Title
JP6810059B2 (ja) 先進的なパターニングプロセスにおけるスペーサ堆積および選択的除去のための装置および方法
KR101974715B1 (ko) 산화막 제거 방법 및 제거 장치, 및 콘택 형성 방법 및 콘택 형성 시스템
KR20200043527A (ko) 처리 장치 및 기판 처리 장치
KR102441239B1 (ko) 에칭 방법
TWI814938B (zh) 整合半導體處理
US12024770B2 (en) Methods for selective deposition using self-assembled monolayers
TWI837174B (zh) 沉積介電材料之方法
US20170352726A1 (en) Methods for forming fin structures with desired profile for 3d structure semiconductor applications
TWI756425B (zh) 蝕刻方法
JP2023026624A (ja) 基板処理システム
US20220411920A1 (en) Substrate processing method and substrate processing device
TWI750364B (zh) 形成鈦矽化物區域之方法
KR102674046B1 (ko) 성막 장치의 세정 방법
KR102361907B1 (ko) 성막 방법 및 기판 처리 시스템
KR20230044935A (ko) 기판 처리 방법 및 기판 처리 시스템
WO2021070682A1 (ja) 基板処理方法及び基板処理装置
CN113270315A (zh) 蚀刻方法、基片处理装置和基片处理系统
KR20200094664A (ko) 에칭 방법, 플라즈마 처리 장치, 및 처리 시스템
US20240175121A1 (en) Film forming method, processing apparatus, and processing system
US20240087885A1 (en) Method of forming silicon nitride film and film forming apparatus
CN111725062B (zh) 膜的蚀刻方法和等离子体处理装置
WO2022224863A1 (ja) 成膜方法及び成膜装置
US20240234097A1 (en) Etching method and plasma processing apparatus
TW202242996A (zh) 基板處理方法
CN117377791A (zh) 用于处理基板的方法及装置