TW202322192A - 基板處理方法及基板處理系統 - Google Patents

基板處理方法及基板處理系統 Download PDF

Info

Publication number
TW202322192A
TW202322192A TW111135077A TW111135077A TW202322192A TW 202322192 A TW202322192 A TW 202322192A TW 111135077 A TW111135077 A TW 111135077A TW 111135077 A TW111135077 A TW 111135077A TW 202322192 A TW202322192 A TW 202322192A
Authority
TW
Taiwan
Prior art keywords
film
gas
substrate
silicon film
epitaxial layer
Prior art date
Application number
TW111135077A
Other languages
English (en)
Inventor
我妻雄一郎
渡邊將久
中村麻由子
佐久間隆
橫山敦
崔光杓
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202322192A publication Critical patent/TW202322192A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供一種在具有凹部的基板中，於凹部的底部選擇性地成膜出金屬矽化物膜之基板處理方法及基板處理系統。 一種基板處理方法，具有以下工序：準備基板之工序，該基板具有：基底部，係具有藉由磊晶成長所形成的磊晶層；以及絕緣膜，係形成於該基底部上，且具有能讓該磊晶層露出的貫穿部；於較該貫穿部的側壁更為自該貫穿部露出之該磊晶層的表面形成矽膜之工序；以及於較該貫穿部的側壁更為形成於該磊晶層的表面之該矽膜上成膜出金屬膜，而使該矽膜與該金屬膜反應以形成金屬矽化物膜之工序。

Description

基板處理方法及基板處理系統
本揭露係關於一種基板處理方法及基板處理系統。
專利文獻1中揭示一種去除接觸孔或溝槽等之圖案底部的矽表面所形成的自然氧化膜之氧化膜去除方法。又，專利文獻1中揭示一種接觸體形成方法，係在自然氧化膜的去除後成膜出金屬膜，來讓圖案底部的矽與金屬膜反應，以於圖案底部形成接觸體。
[先前技術文獻] [專利文獻] 專利文獻1：日本特開2018-148193號公報
本揭露之一樣態係提供一種在具有凹部的基板中，於凹部的底部選擇性地成膜出金屬矽化物膜之基板處理方法及基板處理系統。
本揭露之一樣態之基板處理方法係具有以下工序：準備基板之工序，該基板具有：基底部，係具有藉由磊晶成長所形成的磊晶層；以及絕緣膜，係形成於該基底部上，且具有能讓該磊晶層露出的貫穿部；於較該貫穿部的側壁更為自該貫穿部露出之該磊晶層的表面形成矽膜之工序；以及於較該貫穿部的側壁更為形成於該磊晶層的表面之該矽膜上成膜出金屬膜，而使該矽膜與該金屬膜反應以形成金屬矽化物膜之工序。
依據本揭露之一樣態，可提供一種在具有凹部的基板中，會在凹部的底部選擇性地成膜出金屬矽化物膜之基板處理方法及基板處理系統。
以下，針對本揭露之實施型態，參照圖式來加以說明。此外，各圖式中，針對相同或相對應的構成會有賦予相同符號而省略說明的情況。
〔基板處理系統〕 針對一實施型態相關之基板處理系統，使用圖1來加以說明。圖1係顯示基板處理系統的構成例之示意圖。
如圖1所示，基板處理系統係具備處理裝置101~104、真空搬送室200、加載互鎖室301~303、大氣搬送室400、載置埠501~503及控制部600。
處理裝置101~104係分別透過閘閥G11~G14而與真空搬送室200連接。處理裝置101~104內係被減壓至特定的真空氛圍，並在其內部對晶圓等基板W施予所欲處理。處理裝置101為會去除基板W之凹部的底部所形成的自然氧化膜之裝置。處理裝置102為會在基板W之凹部的底部選擇性地成膜出矽膜(以下亦稱作Si膜。)之裝置。處理裝置103為藉由於基板W成膜出金屬膜，以於基板W之凹部的底部選擇性地形成金屬矽化物膜之裝置。處理裝置104可為與處理裝置101~103的任一者相同之裝置，亦可為會進行其他處理之裝置。此外，關於處理裝置101~103，將使用圖2~4來敘述於後。
真空搬送室200內係被減壓至特定的真空氛圍。真空搬送室200係設置有能以減壓狀態來搬送基板W之搬送機構201。搬送機構201會相對於處理裝置101~104及加載互鎖室301~303來搬送基板W。搬送機構201係具有例如2個搬送臂202a、202b。
加載互鎖室301~303係分別透過閘閥G21~G23而與真空搬送室200連接，且透過閘閥G31~G33而與大氣搬送室400連接。加載互鎖室301~303內可被切換為大氣氛圍與真空氛圍。
大氣搬送室400內為大氣氛圍，係形成有例如潔淨空氣的下向流。大氣搬送室400內係設置有會進行基板W的對位之對準器401。又，大氣搬送室400係設置有搬送機構402。搬送機構402會相對於加載互鎖室301~303、後述載置埠501~503的載置器C及對準器401來搬送基板W。
載置埠501~503係設置於大氣搬送室400之長邊的壁面。載置埠501~503係安裝有收納有基板W之載置器C或空的載置器C。可利用例如FOUP(Front Opening Unified Pod)來作為載置器C。
控制部600會控制基板處理系統的各部位。例如，控制部600會執行處理裝置101~104的動作、搬送機構201,402的動作、閘閥G11~G14,G21~G23,G31~G33的開閉、加載互鎖室301~303內之氛圍的切換等。控制部600可為例如電腦。
此外，基板處理系統的構成並未侷限於此。基板處理系統可為具有會以1個處理裝置來處理複數基板W的多片式裝置之構成，又，可為真空搬送室亦是透過閘閥而連接有多片式裝置之構成，亦可為連接有複數真空搬送裝置之構成。
〔處理裝置101〕 接著，針對處理裝置101，使用圖2來加以說明。圖2係顯示處理裝置101的構成例之示意圖一範例。處理裝置101為會在減壓狀態的處理容器1內去除基板W之凹部底部所形成的自然氧化膜之裝置。
如圖2所示，處理裝置101係具有處理容器1、載置台2、噴淋頭3、排氣部4、氣體供應機構5、RF電力供應部8及控制部9。
處理容器1係由鋁等金屬所構成，呈略圓筒狀。處理容器1會收納基板W。處理容器1的側壁係形成有用以搬入或搬出基板W之搬出入口11，搬出入口11係藉由閘閥12(圖1所示之閘閥G11)而被開閉。處理容器1的本體上係設置有剖面呈矩形之圓環狀的排氣導管13。排氣導管13係沿著內周面而形成有槽縫13a。排氣導管13的外壁係形成有排氣口13b。排氣導管13的上面係透過絕緣體構件16而設置有會將處理容器1的上部開口封閉般之頂壁14。排氣導管13與絕緣體構件16之間係藉由密封環15而被氣密地封閉。區劃構件17當載置台2(及罩構件22)朝後述處理位置上升時，會將處理容器1的內部劃分成上下。
載置台2會在處理容器1內水平地支撐基板W。載置台2係形成為大小會對應於基板W之圓板狀且被支撐在支撐構件23。載置台2係由AlN等陶瓷材料、或鋁或鎳合金等金屬材料所形成，且於內部埋入有用以加熱基板W之加熱器21。加熱器21會從加熱器電源(圖中未顯示)被供電而發熱。然後，藉由載置台2上面的附近所設置之熱電耦(圖中未顯示)的溫度訊號來控制加熱器21的輸出，藉此將基板W控制為所欲溫度。載置台2亦可具備用以靜電吸附基板W之靜電夾具。藉由設置有靜電夾具，由於基板W會靜電吸附在載置台2的表面，故可以高精度來控制基板W的溫度。又，亦可使載置台2於內部形成有流道，以讓來自外部的溫控冷媒流通、循環。載置台2係設置有會覆蓋上面的外周區域及側面般而由氧化鋁等陶瓷所形成之罩構件22。
載置台2的底面係設置有會支撐載置台2之支撐構件23。支撐構件23係從載置台2的底面中央貫穿處理容器1的底壁所形成之孔部再延伸至處理容器1的下方，其下端係連接於升降機構24。藉由升降機構24，則載置台2便會透過支撐構件23而在圖1所示之處理位置與其下方的二點鏈線所示之可進行基板W的搬送之搬送位置之間做升降。支撐構件23係在處理容器1的下方安裝有凸緣部25，處理容器1的底面與凸緣部25之間係設置有會將處理容器1內的氛圍與外氣分開並隨著載置台2的升降動作而伸縮之波紋管26。
處理容器1的底面附近係以從升降板27a突出於上方之方式而設置有3根(僅圖示2根)基板支撐銷27。基板支撐銷27係藉由處理容器1的下方所設置之升降機構28且透過升降板27a而升降。基板支撐銷27係被穿插在位於搬送位置之載置台2所設置的貫穿孔2a，可相對於載置台2的上面做出沒。藉由讓基板支撐銷27升降，以在搬送機構(圖中未顯示)與載置台2之間進行基板W的收授。
噴淋頭3會將處理氣體噴淋狀地供應至處理容器1內。噴淋頭3為金屬製，係設置為與載置台2呈對向，且具有與載置台2大致相同的直徑。噴淋頭3係具有被固定在處理容器1的頂壁14之本體部31與連接於本體部31下之噴淋板32。本體部31與噴淋板32之間係形成有氣體擴散空間33，氣體擴散空間33係以貫穿處理容器1的頂壁14及本體部31的中央之方式而設置有氣體導入孔36。噴淋板32的周緣部係形成有會突出至下方之環狀突起部34。環狀突起部34內側的平坦面係形成有氣體噴出孔35。當載置台2位在處理位置的狀態，載置台2與噴淋板32之間會形成有處理空間38，且罩構件22的上面與環狀突起部34會接近而形成有環狀間隙39。
排氣部4會將處理容器1的內部排氣。排氣部4係具有連接於排氣口13b之排氣配管41，以及連接於排氣配管41且具有真空泵或壓力控制閥等之排氣機構42。在處理時，處理容器1內的氣體會透過槽縫13a而到達排氣導管13，再從排氣導管13通過排氣配管41而藉由排氣機構42被排氣。
氣體供應機構5會將處理氣體供應至處理容器1內。氣體供應機構5係具有氣體供應部50a。
氣體供應部50a係透過氣體供應管50b來將蝕刻氣體供應至處理容器1內。將含鹵素氣體(例如C 4F 8氣體、HF氣體、CF 4氣體)、NH 3氣體、H 2氣體、非活性氣體等作為蝕刻氣體來供應至處理容器1內。
氣體供應管50b係從上游側介設有流量控制器50c及閥50d。氣體供應管50b之閥50d的下游側係連接於氣體導入孔36。從氣體供應部50a供應的氣體會被供應至處理容器1內。從氣體供應部50a朝處理容器1之氣體的供應及停止係藉由閥50d的開閉而進行。
又，處理裝置101為一種電容耦合電漿裝置，載置台2會成為下部電極，且噴淋頭3會成為上部電極。成為下部電極之載置台2係透過電容器(圖中未顯示)而接地。
成為上部電極之噴淋頭3係藉由RF電力供應部8而被施加有高頻電功率(以下亦稱作｢RF電功率｣。)。RF電力供應部8係具有供電線81、匹配器82及高頻電源83。高頻電源83為會產生高頻電功率之電源。高頻電功率係具有適於電漿的生成之頻率。高頻電功率的頻率為例如450KHz~100MHz之範圍內的頻率。高頻電源83係透過匹配器82及供電線81而連接於噴淋頭3的本體部31。匹配器82係具有用以讓高頻電源83的輸出電抗與負載(上部電極)的電抗匹配之電路。此外，雖係針對RF電力供應部8會對成為上部電極的噴淋頭3施加高頻電功率加以說明，但並未侷限於此。亦可為會對成為下部電極之載置台2施加高頻電功率之構成。
控制部9為例如電腦，係具備CPU(Central Processing Unit)、RAM(Random Access Memory)、ROM(Read Only Memory)、輔助記憶裝置等。CPU會依據儲存在ROM或輔助記憶裝置的程式而作動，以控制處理裝置101的動作。控制部9可設置在處理裝置101的內部，亦可設置在處理裝置101的外部。當控制部9是設置在處理裝置101的外部之情況，控制部9藉由有線或無線等通訊機構，便可控制處理裝置101。
〔處理裝置102〕 接著，針對處理裝置102，使用圖3來加以說明。圖3係顯示處理裝置102的構成例之示意圖一範例。處理裝置102為會在減壓狀態的處理容器1內，於基板W之凹部的底部選擇性地成膜出Si膜之裝置。
如圖3所示，處理裝置102係具有處理容器1、載置台2、噴淋頭3、排氣部4、氣體供應機構5及控制部9。此外，關於處理裝置102中與處理裝置101(參照圖2)重複之構成，係省略說明。
氣體供應機構5會將處理氣體供應至處理容器1內。氣體供應機構5係具有含矽氣體供應部51a、含鹵素氣體供應部52a及非活性氣體供應部55a。
含矽氣體供應部51a係透過氣體供應管51b來將含矽氣體供應至處理容器1內。作為含矽氣體，可使用包含有例如SiH 4氣體、Si 2H 6氣體、SiH 2Cl 2氣體、Si 3H 8氣體、Si 4H 10氣體等氣體中的至少1者之氣體。
氣體供應管51b係從上游側介設有流量控制器51c及閥51d。氣體供應管51b之閥51d的下游側係透過氣體供應管57而連接於氣體導入孔36。從含矽氣體供應部51a供應的含矽氣體會被供應至處理容器1內。從含矽氣體供應部51a朝處理容器1之含矽氣體的供應及停止係藉由閥51d的開閉而進行。
含鹵素氣體供應部52a係透過氣體供應管52b來將含鹵素氣體供應至處理容器1內。作為含鹵素氣體，可使用包含有例如Cl 2氣體、HBr氣體、ClF 3氣體等氣體中的至少1者之氣體。
氣體供應管52b係從上游側介設有流量控制器52c及閥52d。氣體供應管52b之閥52d的下游側係透過氣體供應管57而連接於氣體導入孔36。從含鹵素氣體供應部52a供應的含鹵素氣體會被供應至處理容器1內。從含鹵素氣體供應部52a朝處理容器1之含鹵素氣體的供應及停止係藉由閥52d的開閉而進行。
非活性氣體供應部55a係透過氣體供應管55b來將非活性氣體供應至處理容器1內。作為非活性氣體，可使用例如Ar氣體等。
氣體供應管55b係從上游側介設有流量控制器55c及閥55d。氣體供應管55b的閥55d的下游側係透過氣體供應管57而連接於氣體導入孔36。從非活性氣體供應部55a供應的非活性氣體會被供應至處理容器1內。從非活性氣體供應部55a朝處理容器1之非活性氣體的供應及停止係藉由閥55d的開閉而進行。
〔處理裝置103〕 接著，針對處理裝置103，使用圖4來加以說明。圖4係顯示處理裝置103的構成例之示意圖一範例。處理裝置103為會在減壓狀態的處理容器1內，於基板W成膜出金屬膜之裝置。藉由成膜出金屬膜，以於基板W之凹部的底部選擇性地形成金屬矽化物膜。
如圖4所示，處理裝置103係具有處理容器1、載置台2、噴淋頭3、排氣部4、氣體供應機構5、RF電力供應部8及控制部9。此外，關於處理裝置103中與處理裝置101(參照圖2)重複之構成，係省略說明。
氣體供應機構5會將處理氣體供應至處理容器1內。氣體供應機構5係具有含金屬氣體供應部53a、還原氣體供應部54a及非活性氣體供應部56a。
含金屬氣體供應部53a會透過氣體供應管53b來將含金屬氣體供應至處理容器1內。作為含金屬氣體，可使用例如包含有TiCl 4氣體、TiBr 4氣體等氣體中的至少1者之氣體。
氣體供應管53b係從上游側介設有流量控制器53c及閥53d。氣體供應管53b之閥53d的下游側係透過氣體供應管57而連接於氣體導入孔36。從含金屬氣體供應部53a供應的含金屬氣體會被供應至處理容器1內。從含金屬氣體供應部53a朝處理容器1之含金屬氣體的供應及停止係藉由閥53d的開閉而進行。
還原氣體供應部54a係透過氣體供應管54b來將還原氣體供應至處理容器1內。作為還原氣體，可使用例如H 2氣體等。
氣體供應管54b係從上游側介設有流量控制器54c及閥54d。氣體供應管54b之閥54d的下游側係透過氣體供應管57而連接於氣體導入孔36。從還原氣體供應部54a供應的還原氣體會被供應至處理容器1內。從還原氣體供應部54a朝處理容器1之還原氣體的供應及停止係藉由閥54d的開閉而進行。
非活性氣體供應部56a係透過氣體供應管56b來將非活性氣體供應至處理容器1內。作為非活性氣體，可使用例如Ar氣體等。
氣體供應管56b係從上游側介設有流量控制器56c及閥56d。氣體供應管56b之閥56d的下游側係透過氣體供應管57而連接於氣體導入孔36。從非活性氣體供應部56a供應的非活性氣體會被供應至處理容器1內。從非活性氣體供應部56a朝處理容器1之非活性氣體的供應及停止係藉由閥56d的開閉而進行。
〔基板處理方法〕 接著，針對一實施型態相關之基板處理系統的基板處理方法，使用圖5及圖6來加以說明。圖5為說明基板處理系統的基板處理方法之流程圖一範例。圖6為各工序中之基板W的剖面圖一範例。
步驟S101中，控制部600會準備基板W。控制部600會控制搬送機構402、閘閥G31以將被收納在載置器C之基板W透過大氣搬送室400來搬送至大氣氛圍的加載互鎖室301。控制部600會控制加載互鎖室301來將加載互鎖室301的室內減壓至真空氛圍。控制部600會控制搬送機構201、閘閥G21,G11，以將基板W從加載互鎖室301搬送至處理裝置101，並將基板W載置於處理裝置101的載置台2。然後，處理裝置101的控制部9會控制升降機構24來使載置台2從搬送位置上升至處理位置。
此處，圖6(a)係顯示所準備之基板W的一範例。基板W係具有基底部700與形成於基底部700上之絕緣膜710。基底部700係由例如Si或SiGe所形成。絕緣膜710係由例如SiN或SiO 2所形成。絕緣膜710係以會讓基底部700的表面露出之方式而形成有貫穿部720。亦即，基板W的表面係形成有凹部，凹部的底部係露出有基底部700的表面。
基底部700係具有藉由磊晶成長所形成且為一種結晶性矽膜之磊晶層701。例如，在Fin型通道場效電晶體中，源極及汲極係藉由讓Si或SiGe進行磊晶成長所形成。又，從貫穿部720露出之基底部700的表面(凹部的底部)係形成有自然氧化膜702。
步驟S102中，控制部600會控制處理裝置101來去除從貫穿部720露出之基底部700的表面所形成之自然氧化膜702。
例如，處理裝置101係藉由RF電力供應部8來將高頻電功率施加在成為上部電極之噴淋頭3，並從氣體供應部50a將蝕刻氣體(例如C 4F 8氣體)、非活性氣體等供應至處理容器1內，以電漿蝕刻、去除基板W的自然氧化膜702。又，例如，處理裝置101係藉由將蝕刻氣體(例如HF氣體)、反應性氣體(例如NH 3氣體)從氣體供應部50a供應至處理容器1內，以化學性蝕刻、去除基板W的自然氧化膜702。此外，在處理裝置101所進行之自然氧化膜702的去除方法並不限於該等。
此處，圖6(b)係顯示已被去除自然氧化膜702後之基板W的一範例。藉由去除自然氧化膜702，則從貫穿部720露出之基底部700的表面便會露出有為結晶性矽膜之磊晶層701的表面。
步驟S103中，控制部600會將基板W從處理裝置101真空搬送至處理裝置102。處理裝置101的控制部9會控制升降機構24來使載置台2從處理位置下降至搬送位置。控制部600會控制搬送機構201、閘閥G11,G12來將基板W從處理裝置101搬送至處理裝置102，並將基板W載置於處理裝置102的載置台2。然後，處理裝置102的控制部9會控制升降機構24來使載置台2從搬送位置上升至處理位置。
步驟S104中，控制部600會控制處理裝置102以於基板W成膜出Si膜。
例如，處理裝置102係藉由從含矽氣體供應部51a來將含矽氣體(例如甲矽烷(SiH 4)氣體、乙矽烷(Si 2H 6)氣體、丙矽烷(Si 3H 8)氣體、丁矽烷(Si 4H 10)氣體、為含氯化合物氣體之一氯矽烷(SiH 3Cl)氣體、二氯矽烷(SiH 2Cl 2)氣體、三氯矽烷(SiHCl 3)氣體、四氯化矽(SiCl 4)氣體、六氯二矽烷(Si 2Cl 6)氣體)供應至處理容器1內，以於基板W成膜出Si膜。
此處，圖6(c)係顯示藉由處理裝置102的處理而成膜有Si膜之基板W的一範例。
凹部的底部係形成有由Si或SiGe所形成的磊晶層701。於是，在凹部的底部，便會從磊晶層701進行磊晶成長而成膜出結晶性矽膜。藉此，可讓磊晶層701的膜厚增加。另一方面，由SiN或SiO 2所形成之絕緣膜710的上面及貫穿部720的側壁則是會成膜有非晶矽膜703。如此般地，藉由成膜有Si膜之底層的差異，便可於凹部的底部成膜出結晶性矽膜(磊晶層701)，且於凹部的側面及上面成膜出非晶矽膜703。
圖7係顯示步驟S104所示之處理中之Si膜的成膜結果之圖表一範例。圖7(a)係顯示於Si的底層成膜出Si膜之情況，圖7(b)係顯示於SiGe的底層成膜出Si膜之情況。又，以深度(nm)作為橫軸，以元素濃度(At%)作為縱軸來進行EDX分析，以進行是否形成有Si膜的確認。
又，Si膜係以使載置台溫度為500~600℃，壓力為1~10Torr，作為含矽氣體之Si 2H 6氣體為10~100sccm，作為非活性氣體之Ar氣體為100~5000sccm的成膜條件來成膜。
由圖7(a)及圖7(b)的結果可確認到不論是Si、SiGe，皆可在底層成膜出Si膜。
又，當使用Si 2H 6氣體作為含矽氣體的情況，藉由將成膜出Si膜時之基板W的溫度控制為400℃至580℃，便會於磊晶層701的表面(凹部的底部)成膜有結晶性矽膜，且於絕緣膜710的上面及貫穿部720的側壁(凹部的側壁)成膜有非晶矽膜。又，當使用Si 4H 10氣體作為含矽氣體的情況，藉由將基板W的溫度控制為350℃至480℃，便會於磊晶層701的表面(凹部的底部)成膜有結晶性矽膜，且於絕緣膜710的上面及貫穿部720的側壁(凹部的側壁)成膜有非晶矽膜。
回到圖5及圖6，步驟S105中，控制部600會控制處理裝置102來選擇性地蝕刻非晶矽膜703。
例如，處理裝置102係藉由將含鹵素氣體(例如Cl 2氣體、HBr氣體、ClF 3氣體)從含鹵素氣體供應部52a供應至處理容器1內，來將成膜於基板W之Si膜化學性蝕刻。
此處，關於非晶矽膜及結晶性矽膜的蝕刻速率，使用圖8來加以說明。圖8係顯示非晶矽膜及結晶性矽膜的蝕刻速率一範例之圖表。橫軸表示溫度的倒數1000/T[1/℃]。縱軸表示蝕刻速率[nm/min]。又，以實線來表示非晶矽膜(a-Si)的蝕刻速率，以虛線來表示結晶性矽膜(Epi Si)的蝕刻速率。
此處係使用Cl 2氣體來作為含鹵素氣體以將非晶矽膜及結晶性矽膜化學性蝕刻。圖8的圖表所顯示之範例中，非晶矽膜的蝕刻速率為結晶性矽膜之蝕刻速率的10倍左右。藉此，處理裝置102便可選擇性地蝕刻非晶矽膜703。
此處，圖6(d)係顯示藉由處理裝置102的處理來選擇性地蝕刻非晶矽膜703之基板W的一範例。成膜在絕緣膜710的上面及貫穿部720的側壁之非晶矽膜703會被蝕刻。
如此般地，便可藉由步驟S104及步驟S105的處理來於凹部的底部選擇性地成膜出結晶性矽膜。
此外，雖已說明依序進行步驟S104所示之供應含矽氣體之工序與步驟S105所示之供應含鹵素氣體之工序，但並未侷限於此。
例如，亦可為會同時供應含矽氣體及含鹵素氣體之構成。藉此，便可抑制絕緣膜710的上面及貫穿部720的側壁成膜有非晶矽膜703，同時於凹部的底部成膜出結晶性矽膜(磊晶層701)。
又，亦可為會反覆步驟S104所示之供應含矽氣體之工序與步驟S105所示之供應含鹵素氣體之工序的構成。藉此，便可於凹部的底部選擇性地成膜出結晶性矽膜。
步驟S106中，控制部600會將基板W從處理裝置102真空搬送至處理裝置103。處理裝置102的控制部9會控制升降機構24來使載置台2從處理位置下降至搬送位置。控制部600會控制搬送機構201、閘閥G12,G13來將基板W從處理裝置102搬送至處理裝置103，並將基板W載置於處理裝置103的載置台2。然後，處理裝置103的控制部9會控制升降機構24來使載置台2從搬送位置上升至處理位置。
步驟S107中，控制部600會控制處理裝置103以於基板W成膜出金屬膜(Ti膜)。
例如，處理裝置103會將含金屬氣體(例如TiCl 4氣體、TiBr 4氣體)從含金屬氣體供應部53a供應至處理容器1內，將還原氣體(例如H 2氣體)從還原氣體供應部54a供應至處理容器1內，將非活性氣體(例如Ar氣體)從非活性氣體供應部56a供應至處理容器1內。然後，藉由RF電力供應部8來將高頻電功率施加在成為上部電極之噴淋頭3以生成電漿，並將基板W曝露在所生成之電漿，而藉由CVD(Chemical Vapor Deposition)反應來於基板W成膜出金屬膜(Ti膜)。
此處，在凹部的底部，磊晶層701上會成膜有金屬膜(例如Ti膜)。金屬膜會與磊晶層701反應，而自整合(self-alignment)地形成金屬矽化物膜(TiSi膜)730。
又，形成於絕緣膜710的上面及貫穿部720的側壁之金屬膜(Ti膜)會因TiCl 4氣體而被自蝕刻。於是，便會抑制絕緣膜710的上面及貫穿部720的側壁成膜有金屬膜(Ti膜)。
此外，雖係說明金屬膜為Ti膜，金屬矽化物膜為TiSi膜，但並未侷限於此。
此外，在處理結束後，控制部600會將基板W從處理裝置103真空搬送至加載互鎖室301。處理裝置103的控制部9會控制升降機構24來使載置台2從處理位置下降至搬送位置。控制部600會控制搬送機構201、閘閥G13,G21來將基板W從處理裝置103搬送至加載互鎖室301。控制部600會控制加載互鎖室301來使加載互鎖室301的室內成為大氣氛圍。控制部600會控制搬送機構402、閘閥G31且透過大氣搬送室400來將基板W從加載互鎖室301搬送至載置器C，並將基板W收納在載置器C。
依據一實施型態相關之基板處理系統的基板處理方法，可在具有凹部的基板W中，於凹部的底部選擇性地成膜出金屬矽化物膜730。又，依據基板處理系統的基板處理方法，可藉由步驟S105的處理來去除形成於絕緣膜710的上面及貫穿部720的側壁之非晶矽膜703。藉此，當藉由步驟S107的處理來於基板W成膜出金屬膜時，便可防止絕緣膜710的上面及貫穿部720的側壁形成有金屬矽化物膜。又，亦可在高深寬比之凹部的底部適當地成膜出金屬矽化物膜730。
又，依據基板處理系統的基板處理方法，可藉由步驟S104及步驟S105的處理來讓形成於凹部底部之結晶性矽膜(磊晶層701)的膜厚增加。藉此，便可藉由步驟S107的處理來讓因金屬膜與結晶性矽膜(磊晶層701)的反應所形成之金屬矽化物膜730的膜厚增加。
如此般地，依據基板處理系統的基板處理方法，可讓形成於基板W的凹部底部之金屬矽化物膜730的膜厚增加，且防止絕緣膜710的上面及貫穿部720的側壁形成有金屬矽化物膜。
又，例如當磊晶層701為Fin型通道場效電晶體的源極･汲極的情況，可於凹部的底部選擇性地形成為金屬矽化物膜730之接觸體，且讓膜厚受到控制(增加)。
又，亦可將本實施型態應用在例如Gate-All-Around型場效電晶體等般地於橫向具有凹部般之構造或具有貫穿部之構造。
又，在Si膜的成膜中，雖係說明未使用電漿來進行成膜之實施型態，然並未侷限於此。例如，可將處理裝置101的RF電力供應部8應用在處理裝置102加以使用，並以電容耦合型電漿來成膜出Si膜。又，不限於電容耦合型電漿，可應用例如感應耦合電漿(ICP)、微波激發表面波電漿(SWP)、電子迴旋共振電漿(ECP)或螺旋波激發電漿(HWP)等。
又，即便是複數凹部中之一凹部的底部為Si而其他凹部的底部為SiGe般之基底部700的材質為混合存在的情況，仍可於各凹部的底部選擇性地成膜出結晶性矽膜，且讓所成膜之結晶性矽膜與金屬膜反應，故能抑制金屬矽化物膜730的膜厚變異。
以上，已針對基板處理系統的實施型態等加以說明，惟本揭露並未限定於上述實施型態等，可在申請專利範圍所記載之本揭露之要旨的範圍內來做各種變形及改良。
101:處理裝置(第1處理裝置) 102:處理裝置(第2處理裝置) 103:處理裝置(第3處理裝置) 200:真空搬送室 201:搬送機構 600:控制部 700:基底部 701:磊晶層(矽膜、結晶性矽膜) 702:自然氧化膜 703:非晶矽膜 710:絕緣膜 720:貫穿部 730:金屬矽化物膜 W:基板
圖1係顯示基板處理系統的構成例之示意圖。 圖2係顯示處理裝置的構成例之示意圖一範例。 圖3係顯示處理裝置的構成例之示意圖一範例。 圖4係顯示處理裝置的構成例之示意圖一範例。 圖5係說明基板處理系統的基板處理方法之流程圖一範例。 圖6為各工序中之基板的剖面圖一範例。 圖7係顯示步驟S104所示之處理中之Si膜的成膜結果之圖表一範例。 圖8係顯示非晶矽膜及結晶性矽膜的蝕刻速率一範例之圖表。
700:基底部
701:磊晶層(矽膜、結晶性矽膜)
702:自然氧化膜
703:非晶矽膜
710:絕緣膜
720:貫穿部
730:金屬矽化物膜

Claims (11)

  1. 一種基板處理方法，具有以下工序： 準備基板之工序，該基板具有：基底部，係具有藉由磊晶成長所形成的磊晶層；以及絕緣膜，係形成於該基底部上，且具有能讓該磊晶層露出的貫穿部； 於較該貫穿部的側壁更為自該貫穿部露出之該磊晶層的表面形成矽膜之工序；以及 於較該貫穿部的側壁更為形成於該磊晶層的表面之該矽膜上成膜出金屬膜，而使該矽膜與該金屬膜反應以形成金屬矽化物膜之工序。
  2. 如申請專利範圍第1項之基板處理方法，其中形成該矽膜之工序具有以下工序： 供應含矽氣體以形成矽膜之工序；以及 供應含鹵素氣體以去除形成於該貫穿部的側壁之該矽膜之工序。
  3. 如申請專利範圍第2項之基板處理方法，其中形成該矽膜之工序係反覆形成該矽膜之工序與去除該矽膜之工序。
  4. 如申請專利範圍第1項之基板處理方法，其中形成該矽膜之工序係具有同時供應含矽氣體及含鹵素氣體之工序。
  5. 如申請專利範圍第2至4項中任一項之基板處理方法，其中該含矽氣體係包含有SiH 4氣體、Si 2H 6氣體、SiH 2Cl 2氣體、Si 3H 8氣體、Si 4H 10氣體中的至少1者； 該含鹵素氣體係包含有Cl 2氣體、HBr氣體、ClF 3氣體中的至少1者。
  6. 如申請專利範圍第1至5項中任一項之基板處理方法，其中成膜出該金屬膜以形成該金屬矽化物膜之工序係具有供應含金屬氣體及還原氣體來生成電漿，並將該基板曝露在該電漿以成膜出該金屬膜之工序。
  7. 如申請專利範圍第6項之基板處理方法，其中該含金屬氣體係包含有TiCl 4氣體、TiBr 4氣體中的至少1者； 該還原氣體係包含有H 2氣體中的至少1者。
  8. 如申請專利範圍第1至7項中任一項之基板處理方法，其中該絕緣膜為SiN或SiO 2； 該磊晶層係包含有Si或SiGe。
  9. 如申請專利範圍第1至8項中任一項之基板處理方法，其中在形成該矽膜之工序前係具有會去除從該貫穿部露出之該磊晶層的表面所形成之氧化膜之工序。
  10. 如申請專利範圍第9項之基板處理方法，其中去除該氧化膜之工序、形成該矽膜之工序、以及成膜出該金屬膜以形成該金屬矽化物膜之工序係在不破壞真空下實施。
  11. 一種基板處理系統，具備： 第1處理裝置，係針對具有基底部及絕緣膜之基板來去除氧化膜，該基底部係具有藉由磊晶成長所形成的磊晶層，該絕緣膜係形成於該基底部上且具有能讓該磊晶層露出的貫穿部，該氧化膜係形成於從該貫穿部露出之該磊晶層的表面； 第2處理裝置，係於較該貫穿部的側壁更為自該貫穿部露出之該磊晶層的表面形成矽膜；以及 第3處理裝置，係於較該貫穿部的側壁更為形成於該磊晶層的表面之該矽膜上成膜出金屬膜，且使該矽膜與該金屬膜反應來形成金屬矽化物膜。
TW111135077A 2021-09-27 2022-09-16 基板處理方法及基板處理系統 TW202322192A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-157218 2021-09-27
JP2021157218A JP2023047993A (ja) 2021-09-27 2021-09-27 基板処理方法及び基板処理システム

Publications (1)

Publication Number Publication Date
TW202322192A true TW202322192A (zh) 2023-06-01

Family

ID=85706124

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111135077A TW202322192A (zh) 2021-09-27 2022-09-16 基板處理方法及基板處理系統

Country Status (4)

Country Link
US (1) US20230094053A1 (zh)
JP (1) JP2023047993A (zh)
KR (1) KR20230044935A (zh)
TW (1) TW202322192A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6956551B2 (ja) 2017-03-08 2021-11-02 東京エレクトロン株式会社 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム

Also Published As

Publication number Publication date
JP2023047993A (ja) 2023-04-06
KR20230044935A (ko) 2023-04-04
US20230094053A1 (en) 2023-03-30

Similar Documents

Publication Publication Date Title
KR20200102362A (ko) 기판 표면 내에 형성된 오목부를 충진하기 위한 주기적 증착 방법 및 장치
JP6810059B2 (ja) 先進的なパターニングプロセスにおけるスペーサ堆積および選択的除去のための装置および方法
KR101974715B1 (ko) 산화막 제거 방법 및 제거 장치, 및 콘택 형성 방법 및 콘택 형성 시스템
KR20200043527A (ko) 처리 장치 및 기판 처리 장치
US20070000870A1 (en) Plasma processing method
CN110735181A (zh) 于外延生长之前预清洁基板表面的方法和设备
TWI837174B (zh) 沉積介電材料之方法
KR102441239B1 (ko) 에칭 방법
TWI814938B (zh) 整合半導體處理
WO2016178845A1 (en) Methods for selective deposition of metal silicides via atomic layer deposition (ald) cycles
US20220189777A1 (en) Film formation method and film formation apparatus
JP2023026624A (ja) 基板処理システム
US20220411920A1 (en) Substrate processing method and substrate processing device
US20190172710A1 (en) Method of filling recess and processing apparatus
US20240087885A1 (en) Method of forming silicon nitride film and film forming apparatus
TW202322192A (zh) 基板處理方法及基板處理系統
US12112954B2 (en) Etching method, substrate processing apparatus, and substrate processing system
JP7557969B2 (ja) エッチング方法、基板処理装置、及び基板処理システム
JP7257930B2 (ja) 基板処理方法及び基板処理装置
US20240175121A1 (en) Film forming method, processing apparatus, and processing system
CN111725062B (zh) 膜的蚀刻方法和等离子体处理装置
TWI855162B (zh) 沉積介電材料的方法與設備
TWI853431B (zh) 用於隔離結構的伸縮襯裡層
TW202412066A (zh) 低溫氧化矽間隙填充
TW202120733A (zh) 沉積介電材料的方法與設備