KR100712486B1 - 이온 주입을 이용한 식각 선택비 조절방법 - Google Patents

이온 주입을 이용한 식각 선택비 조절방법 Download PDF

Info

Publication number
KR100712486B1
KR100712486B1 KR1020000053711A KR20000053711A KR100712486B1 KR 100712486 B1 KR100712486 B1 KR 100712486B1 KR 1020000053711 A KR1020000053711 A KR 1020000053711A KR 20000053711 A KR20000053711 A KR 20000053711A KR 100712486 B1 KR100712486 B1 KR 100712486B1
Authority
KR
South Korea
Prior art keywords
silicon nitride
ion implantation
etching
nitride film
ion
Prior art date
Application number
KR1020000053711A
Other languages
English (en)
Other versions
KR20020020507A (ko
Inventor
김지수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020000053711A priority Critical patent/KR100712486B1/ko
Publication of KR20020020507A publication Critical patent/KR20020020507A/ko
Application granted granted Critical
Publication of KR100712486B1 publication Critical patent/KR100712486B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 이온 주입을 이용한 식각 선택비 조절방법에 관한 것이다. 본 발명은 소정의 절연막이 형성된 반도체 기판에 있어서, 상기 절연막에 이온 주입을 실시하여 식각율을 조절하는 이온 주입을 이용한 식각 선택비 조절방법을 제공한다. 또한 본 발명은, 소정의 하부막 상에 사진 식각 공정을 이용하여 포토레스트 패턴이 형성되어 있고, 상기 포토레지스트 패턴과 노출된 하부막에 이온 주입을 실시하여 상기 포토레지스트 패턴은 식각 내성이 강화되고, 상기 하부막은 식각 내성이 감소하여 식각율을 증가시킬 수 있도록 이온 주입을 실시하는 이온 주입을 이용한 식각 선택비 조절방법을 제공한다.

Description

이온 주입을 이용한 식각 선택비 조절방법{Control method of etching selectivity using ion implantation}
도 1은 본 발명의 바람직한 실시예에 따른 이온 주입을 이용한 식각 선택비 조절방법이 적용되는 SAC 구조를 도시한 단면도이다.
도 2는 본 발명의 바람직한 실시예에 따른 이온 주입을 이용한 식각 선택비 조절방법이 적용되는 얕은 트렌치 소자분리구조를 도시한 단면도이다.
도 3은 본 발명의 바람직한 실시예에 따른 이온 주입을 이용한 식각 선택비 조절방법이 적용되는 사진 식각 공정에 의하여 형성된 포토레지스트 패턴을 도시한 단면도이다.
도 4 내지 도 8은 본 발명의 바람직한 실시예에 따른 반도체 기판 상에 증착된 실리콘 질화막에 이온을 주입하여 식각하였을 경우의 식각율 감속도(Etch Rate Retardation)를 도시한 그래프들이다.
본 발명은 반도체 제조방법에 관한 것으로, 더욱 상세하게는 이온 주입을 이용한 식각 선택비 조절방법에 관한 것이다.
반도체 소자의 집적도가 높아짐에 따라 0.2㎛ 이하의 디자인 룰을 갖는 소자가 등장하고 있으며, 이러한 미세 패턴은 사진 식각 공정에서 미스어라인 마아진(Misalign Margin)의 확보가 어려워 콘택홀 형성을 위한 식각시 자기정렬 콘택(Self-Aligned Contact) 공정을 사용한다. 또한 미세 패턴에서의 금속 식각의 어려움과 공정 간편화를 위해 다마신(Damascene) 공정을 사용하는데, 이들 두 공정에서 패턴을 그대로 전사하기 위해서는 식각 저지막(Etching Stopper)으로 사용되는 실리콘 질화막의 식각 선택비가 중요하다.
사진 식각 공정시의 미스어라인 마아진을 확보하기 위한 자기정렬 콘택 공정은 실리콘 질화막을 에치 스토퍼로 이용하여 자기정렬 콘택 식각시 게이트와 콘택홀 사이에서 단락(Short Fail)이 발생하는 것을 방지한다. 또한 다마신 공정의 경우에도 실리콘 질화막을 식각 저지막으로 이용하여 트렌치와 콘택을 한번에 식각한다.
그러나 이와 같은 식각 저지막으로 사용되는 실리콘 질화막은 식각시 실리콘 산화막과 대비하여 높은 식각 선택비를 가져야만 식각 저지막으로서의 역할이 가능해진다.
본 발명이 이루고자 하는 기술적 과제는 이온 주입을 이용하여 식각 선택비를 조절하는 방법을 제공함에 있다.
상기 기술적 과제를 달성하기 위하여 본 발명은, 소정의 절연막이 형성된 반 도체 기판에 있어서, 상기 절연막에 이온 주입을 실시하여 식각율을 조절하는 것을 특징으로 하는 이온 주입을 이용한 식각 선택비 조절방법을 제공한다.
상기 절연막은 실리콘 질화막일 수 있다.
상기 실리콘 질화막에 질소 또는 탄소를 이온 주입하여 이온 주입되지 않은 실리콘 질화막과 대비하여 식각율을 낮출 수 있다.
상기 실리콘 질화막에 붕소 또는 비소를 이온 주입하여 이온 주입되지 않은 실리콘 질화막과 대비하여 식각율을 높일 수 있다.
또한 상기 기술적 과제를 달성하기 위하여 본 발명은, 소정의 하부막 상에 사진 식각 공정을 이용하여 포토레스트 패턴이 형성되어 있고, 상기 포토레지스트 패턴과 노출된 하부막에 이온 주입을 실시하여 상기 포토레지스트 패턴은 식각 내성이 강화되고, 상기 하부막은 식각 내성이 감소하여 식각율을 증가시킬 수 있도록 이온 주입을 실시하는 것을 특징으로 하는 이온 주입을 이용한 식각 선택비 조절방법을 제공한다.
상기 하부막은 금속 또는 실리콘 산화막일 수 있다.
상기 주입 이온은 질소, 탄소, 붕소 또는 비소인 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하기로 한다. 그러나, 이하의 실시예는 이 기술분야의 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서 본 발명의 범위를 한정하는 것으로 해석되어져서는 아니된다. 이하의 설명에서 어떤 층이 다른 층의 위에 존재한다고 기술될 때, 이는 다른 층의 바로 위에 존재할 수도 있고, 그 사이에 제3의 층이 게재될 수도 있다. 또한 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
이온 주입은 높은 에너지로 가속된 질소 이온 빔이나 질소 분위기의 플라즈마에서 기판에 높은 전압을 가함으로써 이온을 가속시켜 기판 상의 원하는 막질에 이온을 주입시키는 일종의 플라즈마 공정이다. 본 발명은 이러한 이온 주입 공정을 이용하여 실리콘 질화막과 같은 물질막에 이온을 주입하여 경도(Hardness)와 고착성(Adherence)을 증가시키거나, 또는 조성 비율을 바꾸어서 식각 선택비를 조절하는 것에 관한 것이다. 주입 이온은 질소, 탄소, 붕소 또는 비소를 사용한다.
<실시예1>
도 1은 본 발명의 바람직한 실시예에 따른 이온 주입을 이용한 식각 선택비 조절방법이 적용되는 SAC 구조를 도시한 단면도이다.
도 1을 참조하면, 반도체 기판(100) 상에 필드 영역(102)을 형성하여 활성 영역을 정의하고, 상기 활성 영역 상에 트랜지스터를 형성한다. 상기 트랜지스터는 게이트(109), 소오스 및 드레인 영역(미도시)을 포함한다. 상기 게이트(109)는 게이트 게이트 산화막(104), 도전막(106), 게이트 캡핑막(108)이 순차적으로 형성된 구조를 갖는다. 상기 게이트 측벽에는 스페이서(110)가 형성될 수 있다. 상기 게이트 캡핑막(108) 및 스페이서(110)는 실리콘 질화막으로 형성하는 것이 바람직하다. 상기 결과물 상에 실리콘 질화막을 증착하여 스토퍼막(112)을 형성한다. 이어서, 상기 결과물 상에 질소 또는 탄소 이온 주입을 실시한다. 이러한 이온 주입을 실시함으로써 상술한 바와 같이 실리콘 질화막으로 이루어진 스토퍼막(112), 게이트 캡 핑막(108) 및 스페이서(110)의 식각 선택비를 조절할 수 있다. 즉, 실리콘 질화막 상에 질소 또는 탄소를 이온 주입하게 되면, 실리콘 질화막의 식각율이 이온 주입을 실시하지 않은 실리콘 질화막과 대비하여 낮으므로, 후속의 층간절연막 식각시(자기 정렬 콘택을 위한 층간절연막 식각시) 이온 주입된 실리콘 질화막은 효과적인 식각 저지막으로 기능할 수 있다.
<실시예2>
도 2는 본 발명의 바람직한 실시예에 따른 이온 주입을 이용한 식각 선택비 조절방법이 적용되는 얕은 트렌치 소자분리구조를 도시한 단면도이다.
도 2를 참조하면, 반도체 기판(200) 상에 패드 산화막 및 실리콘 질화막을 순차적으로 증착하고, 상기 실리콘 질화막 상에 소자분리영역을 정의하는 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴을 마스크로 하여 상기 반도체 기판(200)이 노출될 때까지 소자분리영역 상의 실리콘 질화막 및 패드 산화막을 식각하여 실리콘 질화막(202) 및 패드 산화막(미도시)을 형성한다. 이어서, 상기 포토레지스트 패턴을 제거한 후, 상기 실리콘 질화막(202)을 마스크로 하여 소자분리영역인 반도체 기판(200)을 식각하여 트렌치를 형성한다. 상기 결과물 전면에 실리콘 질화막(204)을 얇게 도포한다. 상기 실리콘 질화막(204)을 증착하기 전에 트렌치 식각시 손상된 트렌치 표면을 보상하기 위하여 열산화막을 형성할 수 있다. 이어서, 실리콘 질화막(202, 204)이 형성된 상기 결과물 전면에 트렌치를 메우기 위하여 산화막(206)을 도포한다. 이어서, 상기 실리콘 질화막(202)이 노출될 때까지 화학 기계적 연마(Chemical Mechanical Polish) 공정을 진행한다.
이렇게 형성된 얕은 트렌치 소자분리구조에서 활성 영역 상의 실리콘 질화막(202)은 인산(H3PO4)으로 제거하나, 필드 영역내의 얇게 도포된 실리콘 질화막(204)까지 인산이 침투하여 함몰(Dent)이 발생될 수 있으며, 이는 전기장의 집중으로 트랜지스터 페일(Transistor Fail)이 원인이 되기도 한다. 따라서, 상기 결과물 전면에 붕소 또는 비소를 이온 주입하게 되면, 상술한 바와 같이 활성 영역 상의 실리콘 질화막(202)은 식각율이 증가하게 되므로 이를 이용하여 필드 영역 내의 얇게 도포된 실리콘 질화막(204)의 식각 없이도 활성 영역 상의 실리콘 질화막(202)을 제거할 수 있다. 즉, 붕소 또는 비소가 이온 주입된 활성 영역 상의 실리콘 질화막(202)의 식각율을 증가시켜 얕은 트렌티 소자분리구조에서 함몰이 발생하는 것을 방지할 수 있다.
<실시예3>
도 3은 본 발명의 바람직한 실시예에 따른 이온 주입을 이용한 식각 선택비 조절방법이 적용되는 사진 식각 공정에 의하여 형성된 포토레지스트 패턴을 도시한 단면도이다.
도 3을 참조하면, 상기 포토레지스트 패턴(302) 상에 이온 주입을 실시하게 되면, 포토레지스트 패턴(302)은 하드닝(Hardening)되어 건식 식각 내성이 강화되는 반면, 이온 주입으로 손상 받은 하부막질(300), 예컨대 금속 또는 산화막 등은 건식 식각 내성이 감소하게 된다. 따라서 이온 주입 공정을 이용하면 두께가 얇은 포토레지스트 패턴(302)도 식각 마스크로서 사용할 수가 있는 것이다. 여기서, 주입 이온은 질소, 탄소, 붕소 또는 비소인 것이 바람직하다.
<실험예>
도 4 내지 도 8은 본 발명의 바람직한 실시예에 따른 반도체 기판 상에 증착된 실리콘 질화막에 이온을 주입하여 식각하였을 경우의 식각율 감속도(Etch Rate Retardation)를 도시한 그래프들이다. 여기서, 식각율 감속도는 이온 주입을 실시하지 않은 부분의 식각율을 식각율의 차(이온 주입된 부분과 이온 주입되지 않은 부분의 식각율 차이)로 나누어 퍼센트로 표시한 것이다. 따라서, 식각율 감속도는 "+" 값으로서 높으면 상대적으로 이온 주입된 부분의 식각율이 감소한다는 것을 의미하며, 반대로 식각율 감소도가 "-" 값이면 상대적으로 이온 주입된 부분의 식각율이 증가한다는 것을 의미한다
자기 강화 반응성 이온 에칭(Magnetic Enhanced Reactive Ion Etching, "MERIE") 장비에서 PE-실리콘 산화막(Plasma Enhanced SiO2) 6600Å, PE-실리콘 질화막(Plasma Enhanced Si3N4) 2200Å을 순차적으로 증착한 후, 웨이퍼의 반쪽은 2.5㎛의 포토레지스트로 도포하고 다른 반쪽은 포토레지스트를 도포하지 않은 상태에서 웨이퍼 전면에 이온 주입을 실시하였다. 이어서, 상기 포토레지스트를 제거한 후, 이온 주입된 부분과 이온 주입되지 않은 부분의 식각율을 비교하였다. 식각은 산소 및 아르곤(Ar) 분위기에서 식각 가스는 C4F8 가스, 파워는 5000W, 압력은 30mtorr에서 30초간 실시하였다. 여기서 산소의 유량은 6 sccm, 아르곤의 유량은 500 sccm, C4F8 가스의 유량은 16 sccm으로 하였다. 이온 주입 에너지는 20KeV 또는 50KeV, 도스량은 5×E15/㎠ 또는 1×E15/㎠으로 하였다.
도 4는 본 발명의 바람직한 실시예에 따라 실리콘 질화막에 질소 이온을 주입하여 식각하였을 경우의 식각율 감속도를 도시한 그래프이다. 주입 이온은 질소이온을, 이온 주입 에너지는 50KeV, 도스량은 1×E15/㎠로 하였다. 산소 및 아르곤(Ar) 분위기에서 C4F8 가스를 식각 가스로, 파워는 5000W, 압력은 30mtorr에서 30초간 연속으로 3번 건식 식각을 하였을 때의 깊이에 따른 식각율 감속도(Etch Rate Retardation)를 나타낸다. 도 4를 참조하면, 반도체 기판 상에 증착된 실리콘 질화막에 질소 이온을 주입하였을 때, 식각율이 감소한다는 것을 알 수 있다. 즉, 질소 이온 주입을 실시하지 않은 실리콘 질화막과 대비하여 식각율이 감소한다. 또한 실리콘 질화막의 깊이에 따라 식각율 감속도가 다르게 나타난다는 것을 알 수 있다.
도 5는 질소의 도스량을 더욱 증가시킨 경우의 식각율 감속도를 도시한 그래프이다. 이온 주입 에너지는 20KeV, 도스량은 5×E15/㎠으로 하였으며, 그 이외의 식각 조건은 도 4의 경우와 동일하게 하였다. 도 5를 참조하면, 도스량을 5배 증가시킨 결과 식각율 감속도는 12% 정도가 증가하였다는 것을 알 수 있다.
도 6은 질소 분위기 750℃에서 3시간 어닐링한 뒤의 식각율 감속도를 측정한 그래프이다. 이온 주입 에너지는 50KeV, 도스량은 1×E15/㎠로 하였으며, 그 이외의 식각 조건은 도 4의 경우와 동일하다. 도 6을 참조하면, 실리콘 질화막의 깊이에 따라 점점 식각율 감속도가 점점 높아진다는 것을 알 수 있다. 즉, 질소를 실리콘 질화막에 이온 주입하여 어닐링하게 되면 실리콘 질화막의 깊이에 따라 식각율이 저하된다는 것을 알 수 있다.
도 7 및 도 8은 본 발명의 바람직한 실시예에 따라 실리콘 질화막에 각각 붕소 및 비소 이온을 주입하여 식각하였을 경우의 식각율 감속도를 도시한 그래프들이다. 이온 주입 에너지는 50KeV, 도스량은 1×E15/㎠으로 하였다. 산소 및 아르곤(Ar) 분위기에서 C4F8 가스를 식각 가스로, 파워는 5000W, 압력은 30mtorr에서 30초간 연속으로 2번 건식 식각을 하였을 때의 깊이에 따른 식각율 감속도를 나타낸다. 여기서, (A)는 어닐링을 실시하지 않은 경우의 그래프이고, (B)는 이온 주입 후 어닐링을 실시한 경우의 그래프이다.
도 7 및 도 8을 참조하면, 실리콘 질화막에 붕소와 비소를 이온 주입하였을 때는 식각율 감속도가 "-"값으로서, 이온 주입을 실시하지 않은 실리콘 질화막과 대비하여 식각율이 증가함을 알 수 있다.
이상, 본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 많은 변형이 가능함은 명백하다.
상술한 바와 같이 본 발명에 의하면, 이온 주입을 이용하여 절연막의 식각율을 조절할 수 있으며, 특히 자기 정렬 콘택 공정시 실리콘 질화막에 질소 또는 탄소 이온을 주입함으로서 실리콘 질화막은 효과적인 식각 저지막으로 작용하게 되고, 따라서 높은 식각 선택비를 갖는 식각을 행할 수 있다. 또한 트렌치 소자분리막 형성시 실리콘 질화막 상에 질소 또는 탄소 이온을 주입함으로써 함몰(Dent) 현상이 발생하는 것을 방지할 수 있다. 실리콘 질화막에 붕소 또는 탄소 이온을 주입 함으로써 실리콘 질화막의 식각율을 더 높일 수도 있다.
또한 포토레지스트 패턴 상에 이온 주입을 실시하게 되면, 포토레지스트 패턴은 하드닝(Hardening)되어 건식 식각 내성이 강화되는 반면, 이온 주입으로 손상 받은 하부막질은 건식 식각 내성이 감소하게 되므로, 이온 주입을 이용하면 두께가 얇은 포토레지스트 패턴도 식각 마스크로서 사용할 수가 있다.

Claims (7)

  1. 실리콘 질화막이 형성된 반도체 기판에 있어서, 상기 실리콘 질화막에 붕소 또는 비소를 이온 주입하여 상기 실리콘 질화막의 식각율을 높이는 것을 특징으로 하는 이온 주입을 이용한 식각 선택비 조절방법.
  2. 게이트가 형성된 반도체 기판 상에 실리콘 질화막을 형성하는 단계:
    상기 실리콘 질화막의 일부에 식각율을 높이는 이온을 주입하는 단계: 및
    상기 실리콘 질화막을 식각하는 단계를 특징으로 하는 이온 주입을 이용한 식각 선택비 조절방법.
  3. 트렌치가 형성된 반도체 기판 상에 실리콘 질화막을 형성하는 단계:
    상기 트렌치 상에 산화막을 형성하는 단계:
    노출된 실리콘 질화막에 식각율을 높이는 이온을 주입하는 단계: 및
    상기 노출된 실리콘 질화막을 식각하는 단계를 특징으로 하는 이온 주입을 이용한 식각 선택비 조절방법.
  4. 제2항 또는 제3항에 있어서, 상기 실리콘 질화막에 주입되는 이온은 붕소 또는 비소인 것을 특징으로 하는 이온 주입을 이용한 식각 선택비 조절방법.
  5. 소정의 하부막 상에 사진 식각 공정을 이용하여 포토레스트 패턴이 형성되어 있고, 상기 포토레지스트 패턴과 노출된 하부막에 이온 주입을 실시하여 상기 포토레지스트 패턴은 식각 내성이 강화되고, 상기 하부막은 식각 내성이 감소하여 식각율을 증가시킬 수 있도록 이온 주입을 실시하는 것을 특징으로 하는 이온 주입을 이용한 식각 선택비 조절방법.
  6. 제5항에 있어서, 상기 하부막은 금속 또는 실리콘 산화막인 것을 특징으로 하는 이온 주입을 이용한 식각 선택비 조절방법.
  7. 제5항에 있어서, 상기 주입 이온은 질소, 탄소, 붕소 또는 비소인 것을 특징으로 하는 이온 주입을 이용한 식각 선택비 조절방법.
KR1020000053711A 2000-09-09 2000-09-09 이온 주입을 이용한 식각 선택비 조절방법 KR100712486B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000053711A KR100712486B1 (ko) 2000-09-09 2000-09-09 이온 주입을 이용한 식각 선택비 조절방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000053711A KR100712486B1 (ko) 2000-09-09 2000-09-09 이온 주입을 이용한 식각 선택비 조절방법

Publications (2)

Publication Number Publication Date
KR20020020507A KR20020020507A (ko) 2002-03-15
KR100712486B1 true KR100712486B1 (ko) 2007-04-30

Family

ID=19688412

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000053711A KR100712486B1 (ko) 2000-09-09 2000-09-09 이온 주입을 이용한 식각 선택비 조절방법

Country Status (1)

Country Link
KR (1) KR100712486B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160148122A (ko) * 2015-06-15 2016-12-26 삼성전자주식회사 반도체 소자 및 이의 제조 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100472029B1 (ko) * 2002-05-07 2005-03-08 동부아남반도체 주식회사 포토레지스트의 선택비 제어방법
US7045073B2 (en) * 2002-12-18 2006-05-16 Intel Corporation Pre-etch implantation damage for the removal of thin film layers
KR100909136B1 (ko) * 2002-12-24 2009-07-23 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
KR100734682B1 (ko) * 2006-05-24 2007-07-02 동부일렉트로닉스 주식회사 포토레지스트의 선택비 제어 방법
WO2009016438A1 (en) * 2007-07-27 2009-02-05 Freescale Semiconductor, Inc. Method of forming openings in a semiconductor device and semiconductor device
KR100920836B1 (ko) * 2007-12-26 2009-10-08 주식회사 하이닉스반도체 상변화 메모리 소자 및 그 제조 방법
US11508827B2 (en) 2018-09-26 2022-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Air spacer for a gate structure of a transistor
CN110265290B (zh) * 2019-06-27 2020-06-30 英特尔半导体(大连)有限公司 增强半导体蚀刻能力的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161689A (ja) * 1993-12-03 1995-06-23 Sony Corp ドライエッチング方法
KR0167603B1 (ko) * 1994-11-23 1999-02-01 김주용 모스 트랜지스터 제조방법
JPH11330239A (ja) * 1998-05-15 1999-11-30 Sanyo Electric Co Ltd 半導体装置及び半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161689A (ja) * 1993-12-03 1995-06-23 Sony Corp ドライエッチング方法
KR0167603B1 (ko) * 1994-11-23 1999-02-01 김주용 모스 트랜지스터 제조방법
JPH11330239A (ja) * 1998-05-15 1999-11-30 Sanyo Electric Co Ltd 半導体装置及び半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160148122A (ko) * 2015-06-15 2016-12-26 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR102354473B1 (ko) * 2015-06-15 2022-01-24 삼성전자주식회사 반도체 소자 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20020020507A (ko) 2002-03-15

Similar Documents

Publication Publication Date Title
US5633522A (en) CMOS transistor with two-layer inverse-T tungsten gate
US9570317B2 (en) Microelectronic method for etching a layer
JPH021132A (ja) 集積回路構造体の製造方法
US6900002B1 (en) Antireflective bi-layer hardmask including a densified amorphous carbon layer
KR100427469B1 (ko) 반도체 장치의 제조 방법
US5308787A (en) Uniform field oxidation for locos isolation
JPH09321151A (ja) 半導体装置の製造方法
KR100712486B1 (ko) 이온 주입을 이용한 식각 선택비 조절방법
KR19990027355A (ko) 반도체 소자의 이중게이트 형성방법
KR20010106718A (ko) 반도체 소자의 소자분리막 형성 방법
US6383884B1 (en) Method of manufacturing semiconductor device
US5563098A (en) Buried contact oxide etch with poly mask procedure
JP2002110782A (ja) 半導体装置およびその製造方法
KR101017051B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR20000042866A (ko) 반도체 소자의 제조방법
KR0120571B1 (ko) 이온주입을 이용한 반도체 장치의 소자분리 방법
KR100702118B1 (ko) 반도체 소자의 제조방법
KR100355874B1 (ko) 반도체 소자 분리 방법
KR20030001954A (ko) 반도체 소자의 제조방법
KR100267770B1 (ko) 반도체소자의산화막형성방법
KR20020010971A (ko) 반도체소자의 소자분리막 형성 방법
KR100209732B1 (ko) 반도체 소자 제조방법
JP3586971B2 (ja) 半導体装置の製造方法
KR100244273B1 (ko) 반도체소자 제조방법
KR20030001762A (ko) 반도체 소자의 게이트 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100413

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee