CN104143515B - Mos晶体管的形成方法 - Google Patents

Mos晶体管的形成方法 Download PDF

Info

Publication number
CN104143515B
CN104143515B CN201310170482.0A CN201310170482A CN104143515B CN 104143515 B CN104143515 B CN 104143515B CN 201310170482 A CN201310170482 A CN 201310170482A CN 104143515 B CN104143515 B CN 104143515B
Authority
CN
China
Prior art keywords
layer
mos transistor
forming method
metal cap
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310170482.0A
Other languages
English (en)
Other versions
CN104143515A (zh
Inventor
三重野文健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310170482.0A priority Critical patent/CN104143515B/zh
Publication of CN104143515A publication Critical patent/CN104143515A/zh
Application granted granted Critical
Publication of CN104143515B publication Critical patent/CN104143515B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种MOS晶体管的形成方法,包括:提供半导体衬底,所述半导体衬底上具有若干栅极结构,位于所述栅极结构两侧的半导体衬底内的掺杂区,位于所述半导体衬底表面且覆盖所述栅极结构侧壁的第一介质层;形成覆盖所述栅极结构顶表面的金属盖帽层;形成覆盖所述第一介质层的第二介质层,所述第二介质层的顶表面与所述金属盖帽层的顶表面齐平;对所述金属盖帽层进行离子注入;刻蚀所述金属盖帽层,形成暴露出所述栅极结构顶表面的开口;在所述开口内形成绝缘盖帽层。本发明的MOS晶体管不存在接触体到栅极的短路。

Description

MOS晶体管的形成方法
技术领域
本发明涉及半导体技术领域,尤其涉及一种MOS晶体管的形成方法。
背景技术
随着半导体制造工艺的不断发展,集成电路中半导体器件的特征尺寸(CD:Critical Dimension)越来越小,单位面积上集成的器件单元越来越多,器件之间的尺寸不断减小,加大了半导体器件制造的难度。例如在45nm及其以下的技术节点,存储单元中相邻栅极之间的间隙变得很小,在相邻栅极之间的间隙中制造用以连接源极、漏极和上层金属线的接触体的工艺变得更为困难。
请参考图1,图1示出了现有技术的一种MOS晶体管的剖面结构示意图。所述MOS晶体管包括:半导体衬底100;位于所述半导体衬底100上的栅介质层(未图示)和位于所述栅介质层上的栅电极102;位于所述栅介质层和栅电极102侧壁表面的侧墙103;位于所述栅电极102两侧的半导体衬底100内的掺杂区101,所述掺杂区101为待形成MOS晶体管的源区或漏区;位于所述半导体衬底100表面且覆盖所述侧墙103侧壁的第一介质层104,所述第一介质层104的顶表面与所述栅电极102的顶表面齐平;位于所述第一介质层104上的第二介质层105,所述第二介质层105覆盖所述栅电极102;穿通所述第二介质层105和第一介质层104的接触通孔(未示出),所述接触通孔暴露出所述掺杂区101表面;位于所述接触通孔内的接触体106,所述接触体106与所述掺杂区101电学连接。所述接触体106用于将MOS晶体管的源区或漏区与上层金属布线连接,实现逻辑功能。
但是,由于MOS晶体管的相邻栅电极102之间的间隙变得越来越小,准确地将所述接触体106形成于相邻栅电极102之间的掺杂区101上的工艺变得越来越困难。请参考图2,当形成接触通孔的光刻工艺发生偏差时,所形成的接触体106不仅形成于所述掺杂区101上,还形成于所述栅电极102上,造成接触体到栅极(CTG:contact-to-gate)的短路。
因此,现有技术的MOS晶体管中存在接触体到栅极短路的问题。
发明内容
本发明解决的问题是现有技术的MOS晶体管中存在接触体到栅极的短路。
为解决上述问题,本发明提供了一种MOS晶体管的形成方法,包括:提供半导体衬底,所述半导体衬底上具有若干栅极结构,位于所述栅极结构两侧的半导体衬底内的掺杂区,位于所述半导体衬底表面且覆盖所述栅极结构侧壁的第一介质层;形成覆盖所述栅极结构顶表面的金属盖帽层;形成覆盖所述第一介质层的第二介质层,所述第二介质层的顶表面与所述金属盖帽层的顶表面齐平;对所述金属盖帽层进行离子注入;刻蚀所述金属盖帽层,形成暴露出所述栅极结构顶表面的开口;在所述开口内形成绝缘盖帽层。
可选的,对所述金属盖帽层进行离子注入适于提高所述金属盖帽层的刻蚀速率。
可选的,对所述金属盖帽层进行离子注入的注入离子为氟离子、氯离子和溴离子中的一种或几种。
可选的,所述金属盖帽层的材料为钴、镍、铂、硅、钨、钯、银和金中的一种或几种。
可选的,形成所述金属盖帽层的工艺为选择性沉积工艺。
可选的,所述选择性沉积工艺为无电极电镀或者化学气相沉积。
可选的,刻蚀所述金属盖帽层采用湿法刻蚀工艺。
可选的,所述湿法刻蚀工艺的刻蚀溶液为氨水、双氧水和水的混合溶液,所述刻蚀溶液的温度为60摄氏度~80摄氏度。
可选的,所述湿法刻蚀工艺的刻蚀溶液包括质量百分比为10%~40%的双氧水、质量百分比为0.1%~15%的有机酸盐、质量百分比为0.1%~0.5%的氨、和水,所述刻蚀溶液的温度为30摄氏度~60摄氏度。
可选的,所述有机酸盐为羧酸盐或者柠檬酸盐。
可选的,所述湿法刻蚀工艺的刻蚀溶液包括质量百分比为2%~20%的硝酸、质量百分比为2%~20%的羧酸、和水,所述刻蚀溶液的温度为10摄氏度~60摄氏度。
可选的,所述羧酸为柠檬酸、酒石酸、苹果酸、草酸和草酸铵中的一种或几种。
可选的,所述湿法刻蚀工艺的刻蚀溶液为双氧水、硝酸铁、丙二酸和水的混合溶液,所述刻蚀溶液的温度为10摄氏度~100摄氏度。
可选的,刻蚀所述金属盖帽层采用干法刻蚀工艺。
可选的,所述绝缘盖帽层的材料为氮化硅或者氮氧化硅。
可选的,还包括:在形成绝缘盖帽层后,形成覆盖所述绝缘盖帽层和第二介质层的第三介质层;刻蚀所述第三介质层、第二介质层和第一介质层,形成暴露出所述掺杂区的通孔;在所述通孔内形成接触体。
可选的,所述第一介质层、所述第二介质层和所述第三介质层的材料为氧化硅。
可选的,还包括,在所述通孔内形成接触体之前,在所述通孔的底部形成硅化物层。
可选的,所述栅极结构包括位于所述半导体衬底表面的栅介质层、位于所述栅介质层上的栅电极、和位于所述栅介质层和所述栅电极侧壁表面的侧墙。
可选的,所述栅介质层的材料为氧化硅或者高介电常数材料,所述栅电极的材料为多晶硅或者金属。
与现有技术相比,本发明的技术方案具有以下优点:
本发明实施例的MOS晶体管的形成方法中,在栅极结构顶表面形成金属盖帽层,再形成第二介质层,所述第二介质层的顶表面与所述金属盖帽层的顶表面齐平,对所述金属盖帽层进行离子注入,刻蚀所述金属盖帽层,形成暴露出所述栅极结构顶表面的开口,在所述开口内形成绝缘盖帽层。所述金属盖帽层为后续形成的绝缘盖帽层占据位置,在去除金属盖帽层后,在原金属盖帽层的位置形成绝缘盖帽层,所述绝缘盖帽层位于栅极结构的顶表面之上。后续工艺中形成接触体时,即使光刻工艺形成通孔的位置出现未对准,暴露出部分栅极结构,由于栅极结构的顶表面形成有绝缘盖帽层,所述绝缘盖帽层可以将栅电极和接触体电学隔离,避免了接触体到栅电极(CTG:contact-to-gate)的短路。另外,本实施例中,在刻蚀去除金属盖帽层之前,对所述金属盖帽层进行离子注入,所述离子注入可以破环金属材料的晶格,使金属原子之间的键能降低,可以提高金属盖帽层的刻蚀速率,减少了刻蚀金属盖帽层的工艺过程中,对栅电极和第二介质层的损伤。
进一步的,本发明实施例形成所述金属盖帽层的工艺为选择性沉积工艺,例如无电极电镀(Electroless plating)或者化学气相沉积。所述金属盖帽层采用选择性沉积工艺形成,可精确形成于栅电极的顶表面,不存在光刻工艺的对准问题,后续在金属盖帽层的位置形成绝缘盖帽层后,所述绝缘盖帽层也可以覆盖所述栅电极的顶表面。
进一步的,本发明实施例去除金属盖帽层采用湿法刻蚀工艺,本发明实施例的湿法刻蚀溶液对栅电极和第二介质层具有较高的选择性,在刻蚀去除金属盖帽层的工艺过程中,对所述栅电极和第二介质层的损伤小。
附图说明
图1是现有技术的MOS晶体管的剖面结构示意图;
图2是现有技术的MOS晶体管出现接触体到栅极短路情况时的剖面结构示意图;
图3至图10是本发明实施例的MOS晶体管的形成过程的剖面结构示意图。
具体实施方式
由背景技术可知,现有技术所形成的MOS晶体管中存在接触体到栅极的短路。
本发明的发明人通过研究现有技术形成MOS晶体管的方法,发现现有技术为防止接触体到栅极的短路通常采用控制通孔定位和减小接触体的关键尺寸的手段。但是,由于栅极间距进一步的缩小,通孔定位要求变得非常难以实现。例如,当栅极间距小于100纳米时,现有技术需要小于10纳米的定位控制和关键尺寸控制,以实现可制造的工艺窗口(Process window)。如此高的尺寸控制要求导致现有技术所形成的MOS晶体管中接触体到栅极的短路的几率较高。
基于以上研究,本发明的发明人提出一种MOS晶体管的形成方法,在栅极结构的顶表面上形成金属盖帽层,所述金属盖帽层作为牺牲层,为后续的绝缘盖帽层占据位置;再形成第二介质层,所述第二介质层的顶表面与所述金属盖帽层的顶表面齐平;对所述金属盖帽层进行离子注入,刻蚀去除所述金属盖帽层,形成暴露出所述栅极结构顶表面的开口,在所述开口内形成绝缘盖帽层。所述绝缘盖帽层在后续工艺所形成的接触体发生偏移时,可以作为栅电极和接触体之间的电隔离层,避免了接触体到栅极的短路。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
需要说明的是,提供这些附图的目的是有助于理解本发明的实施例,而不应解释为对本发明的不当的限制。为了更清楚起见,图中所示尺寸并未按比例绘制,可能会做放大、缩小或其他改变。
请参考图3,提供半导体衬底200,所述半导体衬底200上具有若干栅极结构(未示出),位于所述栅极结构两侧的半导体衬底200内的掺杂区201,位于所述半导体衬底200表面且覆盖所述栅极结构侧壁的第一介质层205。
所述半导体衬底200可以是硅衬底或者绝缘体上硅(SOI)衬底,所述半导体衬底200也可以是锗衬底、硅锗衬底、砷化镓衬底或者绝缘体上锗衬底。本实施例中,所述半导体衬底200为硅衬底,所述半导体衬底200作为后续工艺的工作平台。
所述栅极结构包括位于所述半导体衬底200表面的栅介质层202、位于所述栅介质层202上的栅电极203、和位于所述栅介质层202和所述栅电极203侧壁表面的侧墙204。本实施例中,所述栅介质层202和所述栅电极203采用后栅(Gate-last)工艺形成,所述栅介质层202的材料为高介电常数(高K)材料,例如所述栅介质层202的材料为HfO2、Al2O3、ZrO2、HfSiO、HfSiON、HfTaO和HfZrO中的一种或几种;所述栅电极203的材料为金属,例如所述栅电极203的材料为W、Al、Cu、Ti、Ta、Co、TaN、NiSi、CoSi、TiN、TiAl和TaSiN中的一种或几种。所述栅介质层202和所述栅电极203构成高K金属栅结构(HKMG),有利于提高MOS晶体管击穿电压、减小漏电流、提高晶体管性能。采用后栅工艺形成所述栅介质层202和栅电极203的具体方法可参考现有技术,在此不再赘述。在其他实施例中,所述栅介质层202的材料还可以为氧化硅,所述栅电极203的材料还可以为多晶硅。所述侧墙204的材料为氮化硅、氧化硅或者氮氧化硅,所述侧墙204用于在后续工艺中保护栅介质层202和栅电极203。
所述掺杂区201位于所述栅极结构两侧的半导体衬底200内,本实施例中,所述掺杂区201为待形成MOS晶体管的源区或漏区。当所述待形成MOS晶体管为PMOS晶体管时,所述掺杂区201掺杂有P型杂质,如硼离子、铟离子或镓离子;当所述待形成MOS晶体管为NMOS晶体管时,所述掺杂区201掺杂有N型杂质,如磷离子、砷离子或者锑离子。
所述第一介质层205位于所述半导体衬底200表面且覆盖所述栅极结构的侧壁表面。本实施例中,所述第一介质层205覆盖所述侧墙204的侧壁表面,且所述第一介质层205的顶表面与所述栅电极203的顶表面齐平。所述第一介质层205的材料可以为氧化硅、氮化硅、氮氧化硅或者低介电常数(低K)介质材料。本实施例中,所述第一介质层205的材料为氧化硅。
请参考图4,形成覆盖所述栅极结构顶表面的金属盖帽层206。
本实施例中,所述栅极结构的侧壁被所述第一介质层205覆盖,所述第一介质层205的顶表面与所述栅电极203的顶表面齐平,暴露出所述栅电极203的顶表面。采用选择性沉积工艺在所述栅极结构的顶表面,即所述栅电极203的顶表面,形成金属盖帽层206。本实施中,形成所述金属盖帽层206的工艺为无电极电镀(Electroless plating),也称为化学镀,其在无外加电流的情况下借助合适的还原剂,使镀液中金属离子还原为金属,沉积到基底表面,且无电极电镀工艺可以选择性的在金属基底上沉积金属材料。本实施例中,所述第一介质层205暴露出所述栅电极203的顶表面,所述栅电极203的材料为金属,采用无电极电镀工艺沉积金属材料时,所述金属材料选择性沉积在所述栅电极203的顶表面。在沉积过程中,所述金属材料沿垂直和平行半导体衬底200表面的方向生长,直至覆盖满所述栅电极203的顶表面,形成金属盖帽层206。所述金属盖帽层206的材料为钴、镍、铂、硅、钨、钯、银和金中的一种或几种。本实施例中,所述金属盖帽层206的材料为钨。所述金属盖帽层206的材料可以根据栅电极203和无电极电镀工艺的需要来选择,使得金属盖帽层206与栅电极203的材料不同,且可以选择性沉积于栅电极203的顶表面。所述金属盖帽层206的材料与所述栅电极203的材料不同,可以减少后续去除所述金属盖帽层206的工艺中,对所述栅电极203的损伤。所述金属盖帽层206作为后续形成绝缘盖帽层的牺牲层,为所述绝缘盖帽层占据位置,且形成所述金属盖帽层206的工艺为选择性沉积,可精确形成于所述栅电极203的顶表面之上,不存在光刻工艺的对准问题,后续在金属盖帽层206的位置形成绝缘盖帽层后,所述绝缘盖帽层也覆盖所述栅电极203的顶表面。
在其他实施例中,形成覆盖所述栅电极的金属盖帽层采用化学气相沉积工艺,化学气相沉积工艺也可以选择性的在所述栅电极的顶表面形成金属盖帽层。
请参考图5,形成覆盖所述第一介质层205的第二介质层207,所述第二介质层207的顶表面与所述金属盖帽层206的顶表面齐平。
具体的,在所述第一介质层205上沉积第二介质材料层(未图示),所述第二介质材料层覆盖所述金属盖帽层206,且所述第二介质材料层的厚度大于所述金属盖帽层206的高度。本实施例中,形成所述第二介质材料层的工艺为化学气相沉积,所述第二介质材料层的材料为氧化硅。在其他实施例中,所述第二介质材料层的材料还可以为氮化硅、氮氧化硅或者低K介质材料。采用化学机械抛光工艺研磨所述第二介质材料层,直至暴露出所述金属盖帽层206的顶表面,形成第二介质层207。在一实施例中,采用化学机械抛光工艺研磨所述第二介质材料层,直至暴露出所述金属盖帽层206的顶表面后,继续研磨所述第二介质材料层和金属盖帽层206,以增大第二介质层207暴露出的金属盖帽层206顶表面的面积,有利于后续去除所述金属盖帽层206。
请参考图6,刻蚀所述金属盖帽层206(参考图5),形成暴露出所述栅极结构顶表面的开口208。
在刻蚀所述金属盖帽层206之前,对所述金属盖帽层206进行离子注入。对所述金属盖帽层206进行离子注入的注入离子为氟离子、氯离子和溴离子中的一种或几种。所述金属盖帽层206的材料为金属,对所述金属盖帽层206进行离子注入后,金属材料的晶格被破坏,键能降低,后续刻蚀所述金属盖帽层206的刻蚀速率提高。另一方面,对所述金属盖帽层206进行离子注入的注入离子为氟离子、氯离子或者溴离子,注入离子进入金属盖帽层206后与金属离子形成的化学键键能小于原金属离子之间的键能,且金属材料的卤族化合物通常为气态,有利于刻蚀速率的提高。本实施例中,所述金属盖帽层206的材料为钨,对所述金属盖帽层206进行离子注入的注入离子为氟离子,氟离子可以破坏钨材料中的钨-钨键,且钨的氟化物为气态,可以提高钨材料的刻蚀速率。
刻蚀所述金属盖帽层206可以采用湿法刻蚀工艺。所述湿法刻蚀工艺对所述第二介质层207和所述栅电极203具有选择性,可以在去除所述金属盖帽层206的同时,减少对所述第二介质层207和栅电极203的影响。本实施例中,所述金属盖帽层的材料为钨,所述湿法刻蚀工艺的刻蚀溶液包括质量百分比为10%~40%的双氧水(H2O2)、质量百分比为0.1%~15%的有机酸盐(Organic acid salt)、质量百分比为0.1%~0.5%的氨(NH3)、和水(H2O),所述刻蚀溶液的温度为30摄氏度~60摄氏度。所述的有机酸盐可以为羧酸盐(Carboxylic acidsalt)或者柠檬酸盐(Salt of citric acid)。由于在湿法刻蚀工艺之前,对所述金属盖帽层206进行了离子注入,提高了刻蚀速率,可以减少对所述栅电极203和第二介质层207的损伤;另外,上述刻蚀溶液在刻蚀金属盖帽层206的过程中,对所述栅电极203和第二介质层207具有较高的选择性,可以进一步减少对所述栅电极203和第二介质层207的损伤。
在另一实施例中,刻蚀所述金属盖帽层206的湿法刻蚀工艺的刻蚀溶液包括质量百分比为2%~20%的硝酸(HNO3)、质量百分比为2%~20%的羧酸(Carboxylic acid)、和水(H2O),所述刻蚀溶液的温度为10摄氏度~60摄氏度;所述羧酸为柠檬酸(Citric acid)、酒石酸(Tartaric acid)、苹果酸(Malic acid)、草酸(Ethanedioic acid)和草酸铵(Ammonium oxalate)中的一种或几种。在另一实施例中,刻蚀所述金属盖帽层206的湿法刻蚀工艺的刻蚀溶液为双氧水(H2O2)、硝酸铁(FeNO3)、丙二酸(Malonic Acid)和水(H2O)的混合溶液,所述刻蚀溶液的温度为10摄氏度~100摄氏度。在另一实施例中,刻蚀所述金属盖帽层206的湿法刻蚀工艺的刻蚀溶液为氨水、双氧水和水的混合溶液,所述刻蚀溶液的温度为60摄氏度~80摄氏度。当所述金属盖帽层206的材料为钨系金属或钛系金属时,上述的湿法刻蚀的刻蚀溶液对所述栅电极203和第二介质层207具有较高的选择性,可以在刻蚀所述金属层206的同时,减少对所述栅电极203和第二介质层207的损伤。
在其他实施例中,刻蚀所述金属盖帽层采用干法刻蚀工艺,如反应离子刻蚀工艺,所述干法刻蚀工艺可以通过调节工艺参数对所述第二介质层和栅电极具有选择性,在刻蚀所述金属盖帽层的同时,减少对所述第二介质层和栅电极的损伤。
请参考图7,在所述开口208(参考图6)内形成绝缘盖帽层209。
具体的,在所述第二介质层207上沉积绝缘盖帽材料层(未图示),所述绝缘盖帽材料层填充满所述开口208。本实施例中,沉积所述绝缘盖帽材料层的工艺为化学气相沉积。接着,采用化学机械抛光工艺研磨所述绝缘盖帽材料层,直至暴露出所述第二介质层207的顶表面,位于所述开口208内的绝缘盖帽材料层构成绝缘盖帽层209。所述绝缘盖帽层209的材料可以为氮化硅或者氮氧化硅,所述绝缘盖帽层209的材料还可以为其他低K电介质材料。所述绝缘盖帽层209的材料与所述第二介质层207、第一介质层205和后续形成的第三介质层的材料不同,以确保在后续的通孔刻蚀过程中,对所述绝缘盖帽层209的损伤较小。
请参考图8,形成覆盖所述绝缘盖帽层209和第二介质层207的第三介质层210,刻蚀所述第三介质层210、第二介质层207和第一介质层205,形成暴露出所述掺杂区201的通孔211。
具体的,采用化学气相沉积工艺形成覆盖所述绝缘盖帽层209和第二介质层207的第三介质层210。所述第三介质层210的材料可以为氧化硅、氮化硅、氮氧化硅或者低K电介质材料,本实施例中,所述第三介质层210的材料为氧化硅。所述第三介质层210作为层间介质层,后续可以在所述第三介质层210上形成层间金属布线。在形成第三介质层210后,在所述第三介质层210上形成图形化的光刻胶层(未图示),所述图形化的光刻胶层具有与待形成通孔对应的开口,以所述图形化的光刻胶层为掩膜,采用干法刻蚀工艺刻蚀所述第三介质层210、第二介质层207和第一介质层205,直至暴露出所述掺杂区201的表面,形成通孔211,去除所述图形化的光刻胶层。本实施例中,由于所述栅电极203的顶表面具有绝缘盖帽层209,所述绝缘盖帽层209的材料与所述第一介质层203、第二介质层207和第三介质层210的材料不同,在刻蚀通孔211的过程中,即使受限于光刻精度,所述通孔211偏离预设位置,偏向栅电极203,由于刻蚀工艺对所述绝缘盖帽层209具有较高的刻蚀选择比,对所述绝缘盖帽层209的刻蚀较少,使得在形成通孔211后,所述栅电极203的顶表面依然被所述绝缘盖帽层209覆盖,所述栅电极203可以与后续形成的接触体隔离。
请参考图9,在所述通孔211(参考图8)内形成接触体212。
本实施例中,在所述通孔211内形成接触体212之前,在所述通孔211的底部形成硅化物层(未图示)。具体包括:首先,采用物理气相沉积、化学气相沉积或者原子层沉积工艺在在所述通孔211底部,即所述通孔211暴露出的掺杂区201表面形成硅化物金属层,所述硅化物金属层的材料可以为镍、钴、钽、钛、钨、铂、钯、铝、钇、铒和镱中的一种或几种;对所述硅化物金属层进行退火,使所述硅化物金属层与所述掺杂区201的硅原子反应形成硅化物层;采用湿法刻蚀工艺去除未反应的硅化物金属层。所述硅化物层可以减少后续形成的接触体与掺杂区201之间的电阻。
在所述通孔211内形成接触体212的工艺包括:采用化学气相沉积或者物理气相沉积工艺形成填充满所述通孔211的接触材料层;采用化学机械抛光工艺研磨所述接触材料层,直至暴露出所述第三介质层210的顶表面,位于所述通孔211内的接触材料层构成接触体212。所述接触体212的材料可以为钨、铜或者铝。
图10示出了在采用光刻工艺形成通孔211(参考图8)未对准时的情况,所述通孔211并不完全位于相邻侧墙204之间掺杂区201之上,而是发生偏移,使得所述通孔211暴露出部分栅极结构,使得所形成的接触体212的位置也发生偏移。本实施例中,由于所述栅电极203的顶表面覆盖有绝缘盖帽层209,在所述通孔211内形成接触体212之后,所述接触体212与所述栅电极203通过所述绝缘盖帽层209电学隔离,不会由于接触孔211的偏差而产生接触体到栅电极(CTG:contact-to-gate)的短路,构成了自对准接触(SAC:Self-Aligncontact)。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种MOS晶体管的形成方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底上具有若干栅极结构,位于所述栅极结构两侧的半导体衬底内的掺杂区,位于所述半导体衬底表面且覆盖所述栅极结构侧壁的第一介质层;
形成覆盖所述栅极结构顶表面的金属盖帽层,所述金属盖帽层的材料为钴、镍、铂、硅、钨、钯、银和金中的一种或几种;
形成覆盖所述第一介质层的第二介质层,所述第二介质层的顶表面与所述金属盖帽层的顶表面齐平;
对所述金属盖帽层进行离子注入,所述注入离子为氟离子、氯离子和溴离子中的一种或几种;
刻蚀所述金属盖帽层,形成暴露出所述栅极结构顶表面的开口;
在所述开口内形成绝缘盖帽层。
2.如权利要求1所述的MOS晶体管形成方法,其特征在于,对所述金属盖帽层进行离子注入适于提高所述金属盖帽层的刻蚀速率。
3.如权利要求1所述的MOS晶体管形成方法,其特征在于,形成所述金属盖帽层的工艺为选择性沉积工艺。
4.如权利要求3所述的MOS晶体管形成方法,其特征在于,所述选择性沉积工艺为无电极电镀或者化学气相沉积。
5.如权利要求1所述的MOS晶体管形成方法,其特征在于,刻蚀所述金属盖帽层采用湿法刻蚀工艺。
6.如权利要求5所述的MOS晶体管形成方法,其特征在于,所述湿法刻蚀工艺的刻蚀溶液为氨水、双氧水和水的混合溶液,所述刻蚀溶液的温度为60摄氏度~80摄氏度。
7.如权利要求5所述的MOS晶体管形成方法,其特征在于,所述湿法刻蚀工艺的刻蚀溶液包括质量百分比为10%~40%的双氧水、质量百分比为0.1%~15%的有机酸盐、质量百分比为0.1%~0.5%的氨、和水,所述刻蚀溶液的温度为30摄氏度~60摄氏度。
8.如权利要求7所述的MOS晶体管形成方法,其特征在于,所述有机酸盐为羧酸盐或者柠檬酸盐。
9.如权利要求5所述的MOS晶体管形成方法,其特征在于,所述湿法刻蚀工艺的刻蚀溶液包括质量百分比为2%~20%的硝酸、质量百分比为2%~20%的羧酸、和水,所述刻蚀溶液的温度为10摄氏度~60摄氏度。
10.如权利要求9所述的MOS晶体管形成方法,其特征在于,所述羧酸为柠檬酸、酒石酸、苹果酸、草酸和草酸铵中的一种或几种。
11.如权利要求5所述的MOS晶体管形成方法,其特征在于,所述湿法刻蚀工艺的刻蚀溶液为双氧水、硝酸铁、丙二酸和水的混合溶液,所述刻蚀溶液的温度为10摄氏度~100摄氏度。
12.如权利要求1所述的MOS晶体管形成方法,其特征在于,刻蚀所述金属盖帽层采用干法刻蚀工艺。
13.如权利要求1所述的MOS晶体管形成方法,其特征在于,所述绝缘盖帽层的材料为氮化硅或者氮氧化硅。
14.如权利要求1所述的MOS晶体管形成方法,其特征在于,还包括:在形成绝缘盖帽层后,形成覆盖所述绝缘盖帽层和第二介质层的第三介质层;刻蚀所述第三介质层、第二介质层和第一介质层,形成暴露出所述掺杂区的通孔;在所述通孔内形成接触体。
15.如权利要求14所述的MOS晶体管形成方法,其特征在于,所述第一介质层、所述第二介质层和所述第三介质层的材料为氧化硅。
16.如权利要求14所述的MOS晶体管形成方法,其特征在于,还包括,在所述通孔内形成接触体之前,在所述通孔的底部形成硅化物层。
17.如权利要求1所述的MOS晶体管形成方法,其特征在于,所述栅极结构包括位于所述半导体衬底表面的栅介质层、位于所述栅介质层上的栅电极、和位于所述栅介质层和所述栅电极侧壁表面的侧墙。
18.如权利要求17所述的MOS晶体管形成方法,其特征在于,所述栅介质层的材料为氧化硅或者高介电常数材料,所述栅电极的材料为多晶硅或者金属。
CN201310170482.0A 2013-05-09 2013-05-09 Mos晶体管的形成方法 Active CN104143515B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310170482.0A CN104143515B (zh) 2013-05-09 2013-05-09 Mos晶体管的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310170482.0A CN104143515B (zh) 2013-05-09 2013-05-09 Mos晶体管的形成方法

Publications (2)

Publication Number Publication Date
CN104143515A CN104143515A (zh) 2014-11-12
CN104143515B true CN104143515B (zh) 2017-12-01

Family

ID=51852660

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310170482.0A Active CN104143515B (zh) 2013-05-09 2013-05-09 Mos晶体管的形成方法

Country Status (1)

Country Link
CN (1) CN104143515B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10242918B2 (en) 2017-02-08 2019-03-26 International Business Machines Corporation Shallow trench isolation structures and contact patterning
CN116897427A (zh) * 2021-05-31 2023-10-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101107696A (zh) * 2002-12-18 2008-01-16 英特尔公司 用于除去薄膜层的预蚀刻注入损伤
CN102640291A (zh) * 2009-12-30 2012-08-15 英特尔公司 自对准接触部

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273065A (ja) * 2002-03-15 2003-09-26 Seiko Epson Corp 半導体装置の製造方法
CN101673687B (zh) * 2009-09-22 2012-08-08 上海宏力半导体制造有限公司 场效应晶体管制造方法
CN101673682B (zh) * 2009-09-25 2012-07-04 上海宏力半导体制造有限公司 晶片刻蚀方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101107696A (zh) * 2002-12-18 2008-01-16 英特尔公司 用于除去薄膜层的预蚀刻注入损伤
CN102640291A (zh) * 2009-12-30 2012-08-15 英特尔公司 自对准接触部

Also Published As

Publication number Publication date
CN104143515A (zh) 2014-11-12

Similar Documents

Publication Publication Date Title
US10475902B2 (en) Spacers for nanowire-based integrated circuit device and method of fabricating same
CN107968118B (zh) 鳍式场效应管及其形成方法
US20200343357A1 (en) Method for Fabricating Metal Gate Devices and Resulting Structures
CN103107091B (zh) 一种半导体结构及其制造方法
US11404555B2 (en) Metal gates and manufacturing methods thereof
CN110323180B (zh) 半导体装置及其形成方法
CN104810368A (zh) Cmos晶体管及其形成方法
JP2011146465A (ja) 半導体装置およびその製造方法
TW201633537A (zh) 半導體元件及其製作方法
CN114038800A (zh) 半导体结构的制造方法
CN108878529A (zh) 半导体器件及其制造方法
CN105448730A (zh) 半导体结构及其形成方法
CN108666267B (zh) 半导体结构及其形成方法
CN104143515B (zh) Mos晶体管的形成方法
CN109309056A (zh) 半导体结构及其形成方法
CN109728088A (zh) 半导体结构及其形成方法
CN109950205B (zh) 半导体结构及其形成方法
CN109950152B (zh) 半导体结构及其形成方法
US10032672B1 (en) Method of fabricating a semiconductor device having contact structures
CN106486370A (zh) 半导体器件的形成方法
CN104124173A (zh) Mos晶体管的形成方法
CN105990138A (zh) 晶体管及其形成方法
CN109994418A (zh) 半导体结构及其形成方法
KR102618415B1 (ko) 트랜지스터 소스/드레인 접촉부 및 그 형성 방법
CN113745113B (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant