CN116897427A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN116897427A
CN116897427A CN202180094242.XA CN202180094242A CN116897427A CN 116897427 A CN116897427 A CN 116897427A CN 202180094242 A CN202180094242 A CN 202180094242A CN 116897427 A CN116897427 A CN 116897427A
Authority
CN
China
Prior art keywords
layer
forming
opening
conductive
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180094242.XA
Other languages
English (en)
Inventor
许增升
荆学珍
张�浩
张田田
于海龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Publication of CN116897427A publication Critical patent/CN116897427A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体结构及其形成方法，其中方法包括：采用第一选择性沉积工艺在所述覆盖层表面形成辅助层；在所述衬底和所述辅助层表面形成第一介质层；在所述第一介质层内形成导电结构；在所述第一介质层和所述导电结构表面形成第二介质层；形成第一开口和第二开口，所述第一开口位于所述第二介质层和所述第一介质层内且第一开口暴露出所述辅助层，所述第二开口位于所述第二介质层内且所述第二开口暴露出所述导电结构顶部表面；在所述第一开口内形成第一导电层，在所述第二开口内形成第二导电层，所述第一导电层的材料在所述辅助层表面的生长速率高于所述第一导电层的材料在所述覆盖层表面的生长速率，提高所形成的半导体结构的性能。

Description

半导体结构及其形成方法 技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体集成电路的集成度不断提高，半导体器件的特征尺寸不断缩小，各种实际的和基本的限制和技术挑战开始出现，器件尺寸的进一步缩小正变得越来越困难。
集成电路技术的快速发展对金属互连技术提出了更高的要求。传统的铝金属互连技术已经不能满足现代互连技术发展的需要，大马士革结构的铜金属互连技术已成为互连技术的重点发展方向之一。然而，在集成电路特征线宽缩小进入几纳米阶段后，铜互连技术也面临着巨大挑战。金属布线的层数越来越多，金属导线的自身电阻及其间的寄生电容越来越成为影响器件速度的制约因素。
因此，现有的金属互连线工艺有待进一步改进。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以提升半导体结构的性能。
为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：衬底；位于部分所述衬底上的覆盖层；位于所述覆盖层表面的辅助层；位于所述衬底和所述辅助层表面的第一介质层；位于所述第一介质层内的导电结构，所述第一介质层顶表面与所述导电结构顶部表面齐平；位于在所述第一介质层和所述导电结构表面的第二介质层；位于所述第二介质层和所述第一介质层内的第一开口，且所述第一开 口暴露出所述辅助层，位于所述第二介质层内的第二开口且所述第二开口暴露出所述导电结构顶部表面；位于所述第一开口内的第一导电层，位于所述第二开口内的第二导电层。
可选的，所述衬底包括基底、位于所述基底上的栅极结构和位于所述基底上的层间介质层，所述层间介质层还位于所述栅极结构侧壁，且暴露出所述栅极结构顶部表面，所述覆盖层位于所述栅极结构顶部表面。
可选的，所述衬底还包括位于所述栅极结构两侧衬底内的源漏层，所述导电结构的底部深入所述衬底内，且位于所述源漏层表面。
可选的，所述覆盖层的材料包括金属。
相应的，本发明技术方案还提供一种半导体结构的形成方法，包括：提供衬底；在部分所述衬底上形成覆盖层；采用第一选择性沉积工艺在所述覆盖层表面形成辅助层；在所述衬底和所述辅助层表面形成第一介质层；在所述第一介质层内形成导电结构，所述第一介质层顶部表面与所述导电结构顶表面齐平；在所述第一介质层和所述导电结构表面形成第二介质层；形成第一开口和第二开口，所述第一开口位于所述第二介质层和所述第一介质层内且第一开口暴露出所述辅助层，所述第二开口位于所述第二介质层内且所述第二开口暴露出所述导电结构顶部表面；在所述第一开口内形成第一导电层，在所述第二开口内形成第二导电层，所述第一导电层的材料在所述辅助层表面的生长速率高于所述第一导电层的材料在所述覆盖层表面的生长速率。
可选的，所述辅助层的材料包括钨。
可选的，所述辅助层的形成工艺包括化学气相沉积工艺；所述化学气相沉积工艺的工艺参数包括：反应气体包括六氟化钨和氢气，反应温度范围为300摄氏度至400摄氏度。
可选的，所述衬底包括基底、位于所述基底上的栅极结构和位于 所述基底上的层间介质层，所述层间介质层还位于所述栅极结构侧壁，且暴露出所述栅极结构顶部表面；所述覆盖层位于所述栅极结构顶部表面。
可选的，所述衬底还包括位于所述栅极结构两侧衬底内的源漏层；所述导电结构的底部深入所述衬底内，且位于所述源漏层表面。
可选的，所述覆盖层内具有第一离子，所述覆盖层的材料包括金属离子，所述第一离子和所述金属离子之间构成第一化学键；所述辅助层内具有所述金属离子和第二离子，所述第二离子和所述金属离子构成第二化学键，所述第二化学键键能低于所述第一化学键键能。
可选的，所述第一离子包括氯离子；所述第二离子包括氟离子。
可选的，所述金属包括钨。
可选的，所述覆盖层的形成工艺包括选择性原子层沉积工艺。
可选的，所述原子层沉积工艺的工艺参数包括：反应气体包括氯化钨和氢气，反应温度范围为400摄氏度至500摄氏度。
可选的，所述第一导电层和所述第二导电层的形成工艺包括第二选择性沉积工艺。
可选的，所述第二选择性沉积工艺的工艺参数包括：反应气体包括六氟化钨和氢气，反应温度范围为300摄氏度至400摄氏度。
可选的，所述第一导电层和所述第二导电层的形成方法包括：在所述第一开口和所述第二开口内沉积导电材料层，直到所述第一开口和所述第二开口被填满；平坦化所述导电材料层直到暴露出所述第二介质层。
可选的，其特征在于，所述导电材料层在所述辅助层表面的生长速率高于在所述导电结构表面的生长速速率。
可选的，所述第一导电层和所述第二导电层的材料包括钨。
可选的，所述辅助层的厚度范围为1纳米至10纳米。
可选的，所述导电结构的材料包括钴。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构的形成方法中，采用第一选择性沉积工艺在所述覆盖层表面形成辅助层，在所述第一开口内形成第一导电层，在所述第二开口内形成第二导电层，所述第一导电层材料在所述辅助层表面的生长速率高于所述第一导电层材料在所述覆盖层表面的生长速率，以缩小第一导电层的材料在所述辅助层表面的第一开口内的生长速率与第二导电层的材料在导电结构表面的第二开口内的生长速率之间的差异，从而减少辅助层上的第一开口在被填满之前提前封闭的情况，进而提高所形成的半导体结构的性能。
进一步，所述覆盖层内具有第一离子，所述覆盖层的材料包括金属离子，所述第一离子和所述金属离子之间构成第一化学键；所述辅助层内具有所述金属离子和第二离子，所述第二离子和所述金属离子构成第二化学键，所述第二化学键键能低于所述第一化学键键能，所述第二化学键相对所述第一化学键更容易被打破，提高了在所述辅助层表面形成所述第一导电层的材料的反应速率。
进一步，所述第一离子包括氯离子，所述第二离子包括氟离子，所述辅助层内具有钨-氟键，钨-氟键的存在为在所述辅助层形成钨材料提供准备，缩短了第一导电层形成过程吸附六氟化钨气体的时间，提升了在辅助层表面形成钨材料的生长速率，进一步使钨材料在所述第一开口内的生长速率高于在所述第二开口内的生长速率，从而减少了所述第一开口在被填满之前提前封闭的情况，从而提高所形成的半导体结构的性能。
附图说明
图1至图5是一种半导体结构形成过程的剖面示意图；
图6至图12是本发明一实施例中的半导体结构的形成方法各步 骤的结构示意图。
具体实施方式
需要注意的是，本说明书中的“表面”、“上”，用于描述空间的相对位置关系，并不限定于是否直接接触。
如背景技术所述，采用现有的金属互连线工艺形成的半导体结构，性能亟需提升。现结合一种半导体结构的形成方法进行说明分析。
图1至图5是一种半导体结构形成过程的剖面示意图。
请参考图1，提供衬底101，位于所述衬底101上具有栅极结构，所述栅极结构包括金属栅101和栅介质层102，位于所述栅极结构侧壁具有侧墙103，位于所述侧墙103两侧的所述衬底101内具有源漏区104，且位于所述衬底100上的还具有层间介质层105，所述层间介质层105位于所述侧墙103侧壁，且暴露出所述栅极结构顶部表面。
请参考图2，在所述金属栅101表面形成覆盖层106；在所述层间介质层105、所述栅极结构表面和所述侧墙102顶部形成第一刻蚀停止层108；在所述第一刻蚀停止层108表面形成第一介质层107。
请参考图3，在所述第一介质层107、所述第一刻蚀停止层108和所述层间介质层105内形成第一开口(图中未标出)，所述第一开口暴露出所述源漏区104；在所述第一开口内形成导电结构109。
请参考图4，在所述导电结构109和所述第一介质层107表面形成第二刻蚀停止层110；在所述第二刻蚀停止层110表面形成第二介质层112；在所述第二介质层112、第二刻蚀停止层110、第一介质层107和第一刻蚀停止层108内形成第二开口112，所述第二开口112暴露出所述覆盖层106顶部表面；在所述第二介质层112和所述第二刻蚀停止层110内形成第三开口113，所述第三开口113暴露出所述导电结构109顶部表面。
请参考图5，在所述第二开口112和所述第三开口113内形成金 属层114。
上述方法用于金属互连线工艺中。所述覆盖层106的材料为钨，采用原子层沉积(ALD)工艺形成，形成的金属钨在所述金属栅101表面具有很好的选择性，且有利于形成均匀且致密的覆盖层106。所述原子层沉积工艺形成过程不含氟离子，避免氟离子对所述栅极结构的功函数层的不利影响，但沉积速率慢。所述导电结构109的材料为钴。所述金属层114的材料也为钨，由于化学气相沉积(CVD)工艺具有较好的台阶覆盖率，且相对原子层沉积工艺耗费时间短，因此所述金属层114采用化学气相沉积工艺形成。
然而，由于原子层沉积工艺采用氯化钨(如WCl 3)和氢反应形成，使得覆盖层106中具有大量的钨-氯键。原子层沉积工艺中，氯化钨和氢反应的反应温度为460摄氏度。而采用化学气相沉积工艺形成金属层114的过程中，金属钨在金属材料表面选择性的生长，反应气体包括六氟化钨和氢气，反应温度低于400摄氏度。在低于400摄氏度的条件下，覆盖层106中存在的大量的钨-氯键比反应气体六氟化钨中的钨-氟键更稳定，钨-氯键的存在使化学气相沉积工艺中钨材料膜的形成变的困难，从而导致在覆盖层106表面钨材料的生长速度远低于在导电结构109表面的钨材料的生长速度。另外，所述第二开口112的深度高于所述第三开口113的深度，进而，更容易导致所述三开口113被钨材料填满后，所述第二开口112尚未被钨材料填满，钨材料在填满所述第三开口113后继续生长以至于可能覆盖到所述第二开口112表面，使所述第二开口112提前封闭的情况发生，从而导致所述第二开口112内形成的金属层114产生孔洞等缺陷，影响所述金属层114的导电性能，降低所形成的半导体结构的性能。
为了解决上述问题，本发明提供的一种半导体结构的形成方法中，采用第一选择性沉积工艺在所述覆盖层表面形成辅助层，在所述第一开口内形成第一导电层，在所述第二开口内形成第二导电层，所述第一导电层材料在所述辅助层表面的生长速率高于所述第一导电 层材料在所述覆盖层表面的生长速率，以缩小第一导电层的材料在所述辅助层表面的第一开口内的生长速率与第二导电层的材料在导电结构表面的第二开口内的生长速率之间的差异，从而减少辅助层上的第一开口在被填满之前提前封闭的情况，进而提高所形成的半导体结构的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图6至图12是本发明一实施例中的半导体结构的形成方法各步骤的结构示意图。
请参考图6，提供衬底。
本实施例中，所述衬底包括基底201、位于所述基底201上的栅极结构和位于所述基底201上的层间介质层202，所述层间介质层202还位于所述栅极结构侧壁，且暴露出所述栅极结构顶部表面。
所述栅极结构包括栅极层203和位于所述栅极层203侧壁的侧墙204。
所述栅极层203的材料包括金属。本实施例中，所述栅极层203的材料为铝。
所述栅极结构的形成方法包括：在所述基底201上形成伪栅极(图中未标出)；在所述伪栅极侧壁形成所述侧墙204；在所述基底201表面形成层间介质层202，所述层间介质层202暴露出所述伪栅极顶部表面；刻蚀去除所述伪栅极，在所述层间介质层202内形成凹槽(图中未标出)；在所述凹槽内所述栅极层203。
本实施例中，形成所述凹槽后，形成所述栅极层203前，还在所述凹槽侧壁和底部形成栅介质层205。所述栅介质层205的材料包括高K介质材料。
本实施例中，所述栅极结构还包括位于所述栅介质层205和所述 栅极层203之间的功函数层(图中未标出)。
本实施例中，所述衬底200还包括位于所述栅极结构两侧基底201内的源漏层206。
请参考图7，在部分所述衬底上形成覆盖层207；采用第一选择性沉积工艺在所述覆盖层207表面形成辅助层208。
所述辅助层208用于后续提高第一导电层的材料在所述覆盖层207的生长速率。
本实施例中，所述覆盖层207位于所述栅极结构202顶部表面，具体地，所述覆盖层207位于所述栅极层203顶部表面。所述覆盖层207用于阻挡离子向所述栅极层203内扩散，利于维持所形成的器件的阈值电压等性能。
所述覆盖层207的材料包括金属，所述金属包括钨。本实施例中，所述金属为钨。
所述覆盖层207的形成工艺包括选择性原子层沉积工艺。
本实施例中，所述原子层沉积工艺的工艺参数包括：反应气体包括氯化钨和氢气，反应温度范围为400摄氏度至500摄氏度。氯化钨和氢气反应形成钨，所述选择性原子层沉积工艺，使钨材料在所述栅极层203表面具有很好的选择性，且有利于形成均匀且致密的材料膜。所述覆盖层207的形成过程不含氟离子，避免氟离子对所述栅极结构的功函数层的不利影响，但受限于原子层沉积工艺，沉积速率较慢。
所述覆盖层207内具有第一离子，所述覆盖层207的材料包括金属离子，所述第一离子和金属离子之间构成第一化学键。
具体地，所述第一离子包括氯离子。本实施例中，所述覆盖层207采用氯化钨和氢气反应形成，不可避免地会在所述覆盖层207内引入氯离子，所述第一离子为氯离子。另外，所述覆盖层207的材料 为钨离子，氯离子和钨离子之间构成的第一化学键为钨-氯键。钨-氯键相对于钨-氟键不容易被打破，在所述覆盖层207表面采用六氟化钨和氢气反应形成钨材料的第一导电层时，由于钨-氯键的存在，使钨材料生长变得困难。
所述辅助层208内具有所述金属离子和第二离子，所述第二离子和所述金属离子构成第二化学键，所述第二化学键键能低于所述第一化学键键能。所述第二化学键相对所述第一化学键更容易被打破，提高了后续在所述辅助层208表面形成所述第一导电层的材料的反应速率。
具体地，所述辅助层208的材料包括钨；所述第二离子包括氟离子。本实施例中，所述辅助层208的材料为钨；所述第二离子为氟离子。
所述辅助层208的形成工艺包括化学气相沉积工艺；所述化学气相沉积工艺的工艺参数包括：反应气体包括六氟化钨和氢气，反应温度范围为300度至400摄氏度。
具体地，本实施例中，所述辅助层208内具有钨-氟键，所述覆盖层207内具有氯-钨键，由于钨-氟键的键能低于氯-钨键的键能，相对于在所述覆盖层207表面形成第一导电层，在所述辅助层208表面生长钨材料相对容易。
所述辅助层208的厚度范围为1纳米至10纳米。在后续形成第一开口暴露出所述辅助层208的刻蚀工艺中可能会对所述辅助层208的造成损伤，所述辅助层208若厚度过小(即低于1纳米)，则所述辅助层208可能会因被消耗而起不到作用；若所述辅助层208的厚度过大，即大于10纳米。一方面，可能使后续在所述衬底表面形成的第一介质层210材料膜的表面不平整，影响器件性能。另一方面，也会造成不必要的工艺浪费。
请参考图8，在所述衬底和所述辅助层208表面形成第一介质层 210。
所述第一介质层210的材料为介质材料，所述介质材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
本实施例中，形成所述第一介质层210前，还在所述衬底和所述辅助层208表面形成第一刻蚀停止层209。在后续形成第一开口时，所述第一刻蚀停止层209用于减少对所述辅助层208的刻蚀损伤。
请参考图9，在所述第一介质层210内形成导电结构211，所述第一介质层210顶部表面与所述导电结构211顶表面齐平。
本实施例中，所述导电结构211的底部深入所述衬底内，且位于所述源漏层206表面。
所述导电结构211的形成方法包括：在所述第一介质层210表面形成第一图形化层(图中未标出)，所述第一图形化层暴露出部分所述第一介质层210；以所述第一图形化层为掩膜，刻蚀所述第一介质层210、所述第一刻蚀停止层209、层间介质层202，直到暴露出所述源漏层206表面；在所述第一介质层、所述第一刻蚀停止层209和所述层间介质层206内形成第三开口(图中未标出)；在所述第三开口内沉积金属材料，形成所述导电结构211。
所述导电结构211的材料包括钴。钴材料作为导线材料，具有较好的填充能力和导电性，使形成的器件导电性能强、功耗更低。
请参考图10，在所述第一介质层210和所述导电结构211表面形成第二介质层213。
所述第二介质层213的材料为介质材料，所述介质材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
本实施例中，形成所述第二介质层213前，还在所述第一介质层 210和所述导电结构211表面形成第二刻蚀停止层212。在后续形成第二开口时，所述第二刻蚀停止层212用于减少对所述导电结构211的刻蚀损伤。
请参考图11，形成第一开口214和第二开口215，所述第一开口214位于所述第二介质层213和所述第一介质层210内，且所述第一开口214暴露出所述辅助层208，所述第二开口215位于所述第二介质层213内，且所述第二开口215暴露出所述导电结构211顶部表面。
所述第一开口214的形成工艺包括干法刻蚀工艺；所述第二开口215的形成工艺包括干法刻蚀工艺。所述干法刻蚀工艺有利于形成较好形貌的开口。
本实施例中，所述第二开口215的形成方法包括：在所述第二介质层213表面形成第二图形化层，所述第二图形化层暴露出部分所述导电结构211上的第二介质层213；以所述第二图形化层为掩膜，刻蚀所述第二介质层213，直到暴露出所述导电结构211。
本实施例中，所述第一开口214的形成方法包括:在所述第二介质层213表面和所述第二开口215内形成第三图形化层，所述第三图形化层暴露出部分所述辅助层208上的第二介质层213；以所述第三图形化层为掩膜，刻蚀所述第二介质层213和所述第一介质层210，直到暴露出所述辅助层208；形成所述辅助层208后，去除所述第三图形化层。本实施例中，所述第一开口214在所述第二开口215后形成。其他实施例中，对形成所述第一开口214和所述第二开口215的先后顺序不做要求。
请参考图12，在所述第一开口214内形成第一导电层216，在所述第二开口215内形成第二导电层217，所述第一导电层216的材料在所述辅助层208表面的生长速率高于所述第一导电层216的材料在所述覆盖层207表面的生长速率。
所述第一导电层216的材料在所述辅助层208表面的生长速率高 于所述第一导电层216的材料在所述覆盖层207表面的生长速率，以缩小第一导电层216的材料在第一开口214内的生长速率与第二导电层217的材料在第二开口215内的生长速率之间的差异，从而减少所述辅助层208上的第一开口214在被填满之前提前封闭的情况，进而提高所形成的半导体结构的性能。
所述第一导电层216和所述第二导电层217的材料包括钨。
所述第一导电层216和所述第二导电层217的形成方法包括：在所述第一开口214和所述第二开口215内沉积导电材料层(图中未标出)，直到所述第一开口214和所述第二开口215被填满；平坦化所述导电材料层直到暴露出所述第二介质层213。所述第一导电层216和所述第二导电层217在同一工艺中，采用同一金属材料同时沉积形成，有利于降低生产成本。
所述第一导电层216和所述第二导电层217的形成工艺包括第二选择性沉积工艺。具体地，所述第一导电层216和所述第二导电层217的形成工艺为化学气相沉积工艺。所述化学气相沉积工艺具有较好的台阶覆盖率，且相对于原子层沉积工艺具有耗时短、低成本的特点。
所述第二选择性沉积工艺的工艺参数包括：反应气体包括六氟化钨和氢气，反应温度范围为300摄氏度至400摄氏度。
所述导电材料层在所述辅助层208表面的生长速率高于在所述导电结构211表面的生长速率。由于所述第一开口214的深度高于所述第二开口215的深度，容易导致在所述第一开口214尚未被填满，所述第二开口215被填满后，进一步地沉积使所述第二开口215内的第二导电层的材料继续生长，以至于覆盖到所述第一开口214上方，导致第一开口214提前封闭的情况。本实施例中，所述辅助层208具有钨-氟键，钨-氟键的存在为形成钨材料提供准备，缩短了第一导电层形成过程吸附六氟化钨气体的时间，提升了在辅助层208表面形成钨材料的生长速率，进一步使钨材料在所述第一开口214内的生长速 率高于在所述第二开口215内的生长速率，从而减少了所述第一开口214在被填满之前提前封闭的情况，从而提高所形成的半导体结构的性能。
相应的，本发明一实施例还提供一种上述方法所形成的半导体结构，请继续参考图12，包括：衬底；位于部分所述衬底上的覆盖层207；位于所述覆盖层207表面的辅助层208；位于所述衬底和所述辅助层208表面的第一介质层210；位于所述第一介质层210内的导电结构211，所述第一介质层210顶部表面与所述导电结构211顶表面齐平；位于在所述第一介质层210和所述导电结构211表面的第二介质层213；位于所述第二介质层213和所述第一介质层210内的第一开口214(如图11所示)，且所述第一开口214暴露出所述辅助层208，位于所述第二介质层213内的第二开口215(如图11所示)，且所述第二开口215暴露出所述导电结构211顶部表面；位于所述第一开口214内的第一导电层216，位于所述第二开口215内的第二导电层217。
所述衬底包括基底201、位于所述基底201上的栅极结构和位于所述基底201上的层间介质层211(如图11所示)，所述层间介质层211还位于所述栅极结构侧壁，且暴露出所述栅极结构顶部表面；所述覆盖层207位于所述栅极结构顶部表面。
所述衬底还包括位于所述栅极结构两侧衬底内的源漏层206；所述导电结构211的底部深入所述衬底内，且位于所述源漏层206表面。
所述覆盖层207的材料包括金属，所述金属包括钨。本实施例中，所述覆盖层207的材料为钨。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (21)

  1. 一种半导体结构，其特征在于，包括：
    衬底；
    位于部分所述衬底上的覆盖层；
    位于所述覆盖层表面的辅助层；
    位于所述衬底和所述辅助层表面的第一介质层；
    位于所述第一介质层内的导电结构，所述第一介质层顶表面与导电结构顶表面齐平；
    位于在所述第一介质层和所述导电结构表面的第二介质层；
    位于所述第二介质层和所述第一介质层内的第一开口，且所述第一开口暴露出所述辅助层，位于所述第二介质层内的第二开口且所述第二开口暴露出所述导电结构顶部表面；
    位于所述第一开口内的第一导电层，位于所述第二开口内的第二导电层。
  2. 如权利要求1所述的半导体结构，其特征在于，所述衬底包括基底、位于所述基底上的栅极结构和位于所述基底上的层间介质层，所述层间介质层还位于所述栅极结构侧壁，且暴露出所述栅极结构顶部表面，所述覆盖层位于所述栅极结构顶部表面。
  3. 如权利要求2所述的半导体结构，其特征在于，所述衬底还包括位于所述栅极结构两侧衬底内的源漏层，所述导电结构的底部深入所述衬底内，且位于所述源漏层表面。
  4. 如权利要求1所述的半导体结构，其特征在于，所述覆盖层的材料包括金属。
  5. 一种半导体结构的形成方法，其特征在于，包括：
    提供衬底；
    在部分所述衬底上形成覆盖层；
    采用第一选择性沉积工艺在所述覆盖层表面形成辅助层；
    在所述衬底和所述辅助层表面形成第一介质层；
    在所述第一介质层内形成导电结构，所述第一介质层顶部表面与所述导电结构顶表面齐平；
    在所述第一介质层和所述导电结构表面形成第二介质层；
    形成第一开口和第二开口，所述第一开口位于所述第二介质层和所述第一介质层内且第一开口暴露出所述辅助层，所述第二开口位于所述第二介质层内且所述第二开口暴露出所述导电结构顶部表面；
    在所述第一开口内形成第一导电层，在所述第二开口内形成第二导电层，所述第一导电层的材料在所述辅助层表面的生长速率高于所述第一导电层的材料在所述覆盖层表面的生长速率。
  6. 如权利要求5所述的半导体结构的形成方法，其特征在于，所述辅助层的材料包括钨。
  7. 如权利要求6所述的半导体结构的形成方法，其特征在于，所述辅助层的形成工艺包括化学气相沉积工艺；所述化学气相沉积工艺的工艺参数包括：反应气体包括六氟化钨和氢气，反应温度范围为300摄氏度至400摄氏度。
  8. 如权利要求5所述的半导体结构的形成方法，其特征在于，所述衬底包括基底、位于所述基底上的栅极结构和位于所述基底上的层间介质层，所述层间介质层还位于所述栅极结构侧壁，且暴露出所述栅极结构顶部表面；所述覆盖层位于所述栅极结构顶部表面。
  9. 如权利要求8所述的半导体结构的形成方法，其特征在于，所述衬底还包括位于所述栅极结构两侧衬底内的源漏层；所述导电结构的底部深入所述衬底内，且位于所述源漏层表面。
  10. 如权利要求5所述的半导体结构的形成方法，其特征在于，所述覆盖层内具有第一离子，所述覆盖层的材料包括金属离子，所述第一离子和所述金属离子之间构成第一化学键；所述辅助层内具有所述金属离子和第二离子，所述第二离子和所述金属离子构成第二化学键，所述第二化学键键能低于所述第一化学键键能。
  11. 如权利要求10所述的半导体结构的形成方法，其特征在于，所述第一离子包括氯离子；所述第二离子包括氟离子。
  12. 如权利要求5所述的半导体结构的形成方法，其特征在于，所述金属包括钨。
  13. 如权利要求12所述的半导体结构的形成方法，其特征在于，所述覆盖层的形成工艺包括选择性原子层沉积工艺。
  14. 如权利要求13所述的半导体结构的形成方法，其特征在于，所述原子层沉积工艺的工艺参数包括：反应气体包括氯化钨和氢气，反应温度范围为400摄氏度至500摄氏度。
  15. 如权利要求5所述的半导体结构的形成方法，其特征在于，所述第一导电层和所述第二导电层的形成工艺包括第二选择性沉积工艺。
  16. 如权利要求15所述的半导体结构的形成方法，其特征在于，所述第二选择性沉积工艺的工艺参数包括：反应气体包括六氟化钨和氢气，反应温度范围为300摄氏度至400摄氏度。
  17. 如权利要求15所述的半导体结构的形成方法，其特征在于，所述第一导电层和所述第二导电层的形成方法包括：在所述第一开口和所述第二开口内沉积导电材料层，直到所述第一开口和所述第二开口被填满；平坦化所述导电材料层直到暴露出所述第二介质 层。
  18. 如权利要求15所述的半导体结构的形成方法，其特征在于，所述导电材料层在所述辅助层表面的生长速率高于在所述导电结构表面的生长速率。
  19. 如权利要求5所述的半导体结构的形成方法，其特征在于，所述第一导电层和所述第二导电层的材料包括钨。
  20. 如权利要求5所述的半导体结构的形成方法，所述辅助层的厚度范围为1纳米至10纳米。
  21. 如权利要求5所述的半导体结构的形成方法，其特征在于，所述导电结构的材料包括钴。
CN202180094242.XA 2021-05-31 2021-05-31 半导体结构及其形成方法 Pending CN116897427A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/097156 WO2022252000A1 (zh) 2021-05-31 2021-05-31 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN116897427A true CN116897427A (zh) 2023-10-17

Family

ID=84323764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180094242.XA Pending CN116897427A (zh) 2021-05-31 2021-05-31 半导体结构及其形成方法

Country Status (3)

Country Link
US (1) US20240258238A1 (zh)
CN (1) CN116897427A (zh)
WO (1) WO2022252000A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104143515B (zh) * 2013-05-09 2017-12-01 中芯国际集成电路制造(上海)有限公司 Mos晶体管的形成方法
CN105870050B (zh) * 2015-01-19 2019-04-26 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN111106158B (zh) * 2018-10-29 2023-11-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
DE102020110480B4 (de) * 2019-09-30 2024-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Middle-of-Line-Interconnect-Struktur und Herstellungsverfahren

Also Published As

Publication number Publication date
WO2022252000A1 (zh) 2022-12-08
US20240258238A1 (en) 2024-08-01

Similar Documents

Publication Publication Date Title
US20070166920A1 (en) Transistor gate forming methods and transistor structures
KR102102731B1 (ko) 반도체 디바이스 및 제조 방법
US20080073708A1 (en) Semiconductor device and method of forming the same
CN113809007B (zh) 半导体结构及其形成方法
US20230238449A1 (en) Semiconductor structure and forming method therefor
TWI742870B (zh) 半導體裝置結構及其形成方法
CN116897427A (zh) 半导体结构及其形成方法
CN115483153A (zh) 半导体结构及其形成方法
CN111952367A (zh) 半导体结构及其形成方法
CN111863723A (zh) 半导体结构及其形成方法
CN113871345B (zh) 半导体结构的形成方法
US12068163B2 (en) Method for forming semiconductor structure
CN117500270B (zh) 半导体结构及其制作方法
US12096620B2 (en) Method for manufacturing memory and memory
CN111446204B (zh) 半导体结构及其形成方法
CN114156228A (zh) 半导体结构及其形成方法
KR20070060352A (ko) 반도체 소자의 제조방법
CN115440816A (zh) 半导体结构及其形成方法
CN115706063A (zh) 半导体结构及其制备方法
CN114203627A (zh) 半导体结构的形成方法
KR20220135343A (ko) 배선 구조물 및 그 형성 방법
CN115843175A (zh) 半导体结构及其制备方法
CN115621249A (zh) 半导体结构及其形成方法
CN116072713A (zh) 半导体结构及其形成方法
CN115513179A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination