TW584940B - Semiconductor integrated circuit device and the manufacturing method thereof - Google Patents

Semiconductor integrated circuit device and the manufacturing method thereof Download PDF

Info

Publication number
TW584940B
TW584940B TW091122835A TW91122835A TW584940B TW 584940 B TW584940 B TW 584940B TW 091122835 A TW091122835 A TW 091122835A TW 91122835 A TW91122835 A TW 91122835A TW 584940 B TW584940 B TW 584940B
Authority
TW
Taiwan
Prior art keywords
layer
insulating film
forming
interlayer insulating
integrated circuit
Prior art date
Application number
TW091122835A
Other languages
English (en)
Inventor
Keiji Hosotani
Yoshiaki Asao
Yoshiaki Saito
Minoru Amano
Shigeki Takahashi
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of TW584940B publication Critical patent/TW584940B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Description

(1) (發明說明應敘明：發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明) 相關申請案交叉參考 本申請案係以先前於2002年1月22曰提出申請的第 2002-12640號日本專利申請案，以及2〇〇2年6月25日提出申 請的第2002-183983號曰本專利申請案為基礎並聲請其利 盈’這兩件申請案的所有内容在此併入當成參考 發明背景 1發明領域 本發明係有關半導體積體電路裝置及其製造方法，尤其 是有關具備包含磁性電阻元件之記憶體單元的半導體積體 電路裝置及其製造方法。 2相關技藝描述 圖73係顯示典型之磁性隨機存取記憶體的剖面圖。 如圖73所示，磁性隨機存取記憶體之記憶體單元具有： 單元電晶體；及連接於該單元電晶體之源極/汲極區域1〇5 之一方與位元線113-1之間的MTJ元件118。單元電晶體之源 極/沒極區域105之另一方經由接點1〇7連接於源極線109-1 ，其閘極104發揮讀取字元線之功能。 MTJ元件11 8經由單元内局部配線121-1、接點120、單元 内通孔内113-2、接點111、單元内通孔109-2、及接點107 連接於源極/沒極區域105之一方。 先前之MTJ元件11 8係形成於單元内局部配線11 8上，寫入 字元線124-1形成於單元内局部配線11 8的下方。而位元線 113-1形成於MTJ元件118上。 584940
但是，典型之磁性隨機存取記憶體存—在以下說明之數個 問題。 圖74係說明典型之磁性隨機存取記憶體第一個問題的剖 面圖。 如圖74所示，寫入字元線124-1係形成於單元内局部配線 121-1的下方。因而在MTJ元件118與寫入字元線^卜丨之間 包含早7G内局部配線121-1之厚度tl ;與將單元内局部配線 121-1與寫入字元線124el予以絕緣之層間絕緣臈的厚度q 以致MTJ元件118與寫入線121-1之間的距離D變大。距離 D變大時’不易將來自寫入字元線124-1之磁場有效供給至 MTJ元件Π8，而發生如寫入資料困難的問題。 為求縮小距離D，如考慮減少單元内局部配線121-1的膜 厚。但是，由於以下的問題，單元内局部配線121_丨不易變 薄。 圖75A、圖75B、圖75C係說明典型之磁性隨機存取記憶 體第一個問題的剖面圖。 首先，如圖75A所示，於形成MTJ元件時，係形成包含： 強磁性體層114、絕緣層115、及強磁性體層116的磁性隧道 接合’形成因應MTJ元件之形成圖案的掩模層117。 其次，如圖75B所示，使用掩模層117作為掩模，蝕刻上 述磁性隧道接合。此時，形成單元内局部配線用之金屬層 121如發揮姓刻阻止層的功能。進行姓刻時，如金屬層m 的膜厚薄，如圖75C所示，金屬層121將消失。金屬層121 消失時，則無法形成單元内局部配線。 (3)
584940 早元内局配線12 1 -1由於此種問題而不易輕易地變薄。 此外，如圖75Β所示，即使金屬層121不消失，又因金屬 層121被蝕刻而發生在金屬層121上產生膜厚變動的問題。 金屬層121之蝕刻量如在晶片内或晶圓内均未必均一。因而 金屬層121的膜厚上產生廣範圍的不均一。而金屬層η!之 膜厚廣範圍的不均一則與單元内局部配線12^之電阻值 的不均一有關。 若單元内局部配線121-1的電阻值不均一，則如圖％之等 價電路圖所示，連帶造成位元線113，單元電晶體間之電 · 阻200的電阻值發生不均一。此種電阻值的不均一可能影響 資料讀取的相關可靠性。 曰 發明概要 本發明第一觀點之半導體積體電路裝置包含·· 單元電晶體； 位元線’其係設於前述單元電晶體的上方； 單元内局部配線，其係設於前述位元線之上方，並連接 於前述單元電晶體之源極/汲極區域的一方；及 磁性電阻7G件，其係設於前述位元線上，並連接於前述 位元線及前述單元内局部配線。 本發明第二觀點之半導體積體電路裝置包含： 位元線； 寫入字元線，其係設於前述位元線之上方，並與該位元 線交叉；及 記憶體單元，其係包含設於前述位元線上，且配置於前 584940
(4) 述寫入字元線之下方的磁性電阻元件。- 本發明第三觀點之半導體積體電路裝置之製造方法包含： 在半導體基板上形成單元電晶體； 形成連接於前述單元電晶體之源極/汲極區域之一方的 第一通孔、及連接於前述單元電晶體之源極/汲極區域之另 一方的源極線； 形成連接於位元線及前述第一通孔的第二通孔；
在前述位元線上形成磁性電阻元件； …在前述磁性電阻元件上形成連接於該磁性電阻元件及前 述第一通孔的單元内局部配線；及 在前述單元内局部配線之上方形成寫入字元線。 圖1係顯示本發明第一種實施形態之磁性隨機存取記 體一個平面圖案例的平面圖。
圖2八係/σ著圖i中之Α·Α線的剖面圖，圖⑶係沿著圖^ 之B-B線的剖面圖，圖2C係沿著^中之c_c線的剖面圖 圖2D係周邊電路之基板接點部的剖面圖。 圖3A、圖3B、圖3C、圖3D係顯示本發明第一種實施形 之磁性隨機存取記憶體之一種製法例的剖面圖。 圖4A、圖4B、圖4(：、圖4D係顯示本發明第一種實施形 之磁性隨機存取記憶體之一種製法例的剖面圖。 圖 5A、圖 5B、圖5(：、圖 5]〇 之磁性隨機存取記憶體之一種製法例的：面第圖種⑽ 圖6A'圖6B、圖6(：、圖仍係顯示本發明第一種實施形 -10 - (5) 584940 之磁性隨機存取記憶體之一種製法例的剖面圖。 '圖7B、圖7C、圖71)係顯示本 夕磁枨P左Μ六瓜 免月第一種實施形態 陡现機存取記憶體之一種製法例的剖面圖。 圖8Α、圖8Β、_、圖8D係顯示本發明第一種者施护綠 之磁性隨機存取記憶體之_種製法例的剖面圖。貝 a 圖9A、圖9B、圖9C、圖9D係鞀干★双QD _ ^ ^ ^ . …·，…、發月第一種實施形態 之磁〖生隨機存取記憶體之一種製法例的剖面圖。 圖i〇A、圖10B、圖10C、圖10D係顯*本發明第一種實施 形態之磁性隨機存取記憶體之一種製法例的剖面圖。 圖11A、圖11B、圖11C、圖11D係顯示本發:: 形態之磁性隨機存取記憶體之一種製法例的剖面圖。、 ^12A、圖12B、圖12C、圖12D係顯示本發明第一種實施 形怒之磁性隨機存取記憶體之一種製法例的剖面圖。 圖13A、圖13B、圖13C、圖13D係顯示本發明第一種實施 形態之磁性隨機存取記憶體之一種製法例的剖面圖。 圖14A、圖14B、圖14C、圖14D係顯示本發明第一種實施 形態之磁性隨機存取記憶體之一種製法例的剖面圖。 ，圖15A' 1Π5Β、圖15C、圖15D係顯示本發明第一種實施 形態之磁性隨機存取記憶體之一種製法例的剖面圖。 圖16係顯示本發明第二種實施形態之磁性隨機存取記憶 體一個平面圖案例的平面圖。 圖17A係沿著圖16中之A-A線的剖面圖，圖nB係沿著圖 16中之B-B線的剖面圖，圖17C係沿著圖16中之c_c線的剖 面圖，圖17D係周邊電路之基板接點部的剖面圖。 -11- (6) (6)584940 圖18A、圖18B、圖18C、圖18D係顯示本發 p X β弟—種貫施 形態之磁性隨機存取記憶體之第一製法你丨& ^ 衣例的剖面圖。 圖^入、圖丨叩、圖19C、圖19D係顯示本發明第二種實施 形態之磁性隨機存取記憶體之第一製法例的剖面圖。貝匕 圖20A、圖20B、圖20C、圖20D係顯示本發°明第二種春施 形態之磁性隨機存取記憶體之第一製法例 M方也 V a|J面圖。 圖21A、圖21B、圖21C、圖21D係顚+士政 于頌不本發明第二種實施 形態之磁性隨機存取記憶體之第一製法彻 衣成例的剖面圖。 圖22A、圖22B、圖22C、圖22D係顯千士政 诉··、、員不本發明第二 形態之磁性隨機存取記憶體之第—製法例 ^ J σ1|面圖。 圖23Α、圖23Β、圖23C、圖23D係顯示本發明第二 > 形態之磁性隨機存取記憶趙之第—製法例的叫面圖' 貫把 圖24Α、圖24Β、圖24C、圖24D係顯示本發明第二種 形態之磁性隨機存取記憶體之第—製法例的剖面圖·。Λ 圖25A、圖25B、圖25C、圖25D係顯示本發明 — 形態之磁性隨機存取記憶趙之第—製法例的剖面^種實施 圖26A、圖26B、圖26C、圖26D係顯示本發明。 形態之磁性隨機存取記憶體之第_製法例的剖面7種實施 圖27A、圖27B、圖27C、圖27D係顯示本發°明。 形態之磁性隨機存取記憶體之第一製法例的剖面一種實施 圖28A'圖28B、圖28C、圖勘係顯示本發°圖° 形態之磁性隨機存取記憶趙之第一製法例的剖：-種貫施 圖29A、圖29B、圖29C、圖29D係顯示本發明° 形態之磁性隨機存取記憶體之第—盤弟一種實施 I法例的剖面圖。 -12- 584940
⑺ 之3〇A、圖3〇B、圖3〇c、圖則係顯示本發”施 形悲之磁性隨機存取記憶體之第一製法例的剖面貝 圖31A、圖31B、圖31C、圖3m係顯示本發°田二種 形態之磁性隨機存取記憶體之第一製法例的-種- 圖32A、圖32B、圖32C、圖32D係顯示本發明第 施 形態之磁性隨機存取記憶體之第二製法例的剖面
圖33A、圖33B、圖33C、圖33〇係顯示本發:月第二種 形態之磁性隨機存取記憶體之第二製法例的剖面圖。 圖34A、圖34B、圖34C、圖34D係顯示本發 種 形態之磁性隨機存取記憶體之第二製法例的气面圖 圖35A、圖35B、圖35C、圖35D係顯示本發明第二種實施 形態之磁性隨機存取記憶體之第二製法例的剖面圖。 圖36A、圖遍、圖36C、圖遍係顯示本發明第二種 形態之磁性隨機存取記憶體之第二製法例的剖面圖-。& 圖3W圖37C、圖37D係顯示本發明第二種實施 形態之磁性隨機存取記憶想之第二製法例的剖面圖。
圖38A、圖38B、圖38C、圖38D係顯示本發明第二種實, 形態之磁性隨機存取記憶體之第二製法例的剖面圖-。& 圖39A、_、圖39C、圖39D係顯示本發明第二種實施 形態之磁性隨機存取記憶想之第二製法例的剖面圖。 圖40A、圖40B、圖40C、圖40D係顯示本發明第二種實施 形態之磁性隨機存取記憶體之第二製法例的剖面圖a 圖41A、圖41B、圖41C、圖41D係顯示本發明第二種實施 形態之磁性隨機存取記憶體之第二製法例的剖面圖·。 & -13- 584940 ⑻
圖42A、圖42B、圖42C、圖42D係顯示本發明第二種實施 形態之磁性隨機存取記憶體之第三製法例的剖面圖。 圖43A、圖43B、圖43C、圖43D係顯示本發明第二種實施 形態之磁性隨機存取記憶體之第三製法例的剖面圖。 圖44A、圖44B、圖44C、圖44D係顯示本發明第二種實施 形態之磁性隨機存取記憶體之第三製法例的剖面圖。 圖45A、圖45B、圖45C、圖45D係顯示本發明第二種實施 形態之磁性隨機存取記憶體之第三製法例的剖面圖。 圖46A、圖46B、圖46C、圖46D係顯示本發明第二種實施 形態之磁性隨機存取記憶體之第三製法例的剖面圖。
圖47A、圖47B、圖47C、圖47D係顯示本發明第二種實施 形態之磁性隨機存取記憶體之第三製法例的剖面圖。 圖48A、圖48B、圖48C、圖48D係顯示本發明第二種實施 形態之磁性隨機存取記憶體之一種變形例的剖面圖。 圖49係顯示本發明第二種眚祐#能 + 1 /3弟一禋貫她形怨之磁性隨機存取記憶 體一個平面圖案例的平面圖。 一 圖50A係沿著圖49中之A_A線的剖面圖，圖5〇b係沿著擾 49中之B-B線的剖面圖，圖5〇c係沿著圖的中之c_c 面圖，圖50D係周邊電路之基板接點部的剖面圖。、”的名
圖、圖51B、圖51C、圖51D係顯示本發明第三 形態之磁性隨機存取記憶體之一種製法例的剖面圖。也 /圖52A、圖52B、圖52C、圖5戰顯示本發”三 形態之磁性隨機存取記憶體之一種製法例的剖面圖。也 圖53A、圖53B、圖53C、圖53D係顯示本發明帛三種實施 -14- (9)584940 形態之磁性隨機存取記憶體之—種製法例的剖 圖54A、圖54B、圖54C、圖54D係顯示本發° ^ 形態之磁性隨機存取記憶體之-種製法例的剖面丨 圖55A、圖55B、圖55C、圖55D係顯示本發°三 形態之磁性隨機存取記憶體之-種製法例的剖面丨 圖56A、圖56B、圖56C、圖56D係顯示本發°三 形態之磁性隨機存取記憶體之一種製法例的剖面： 圖57A、圖57B'圖57C、圖57D係顯示本發°三 形態之磁性隨機存取記憶體之第一變形例的剖面： 圖58A、圖58B、圖58C、圖58D係顯示本發三 形態之磁性隨機存取記憶體之第二變形例的剖面^ ，圖59A、圖59B、圖59C、圖59D係顯示本發明第： 形態之磁性隨機存取記憶體之製造方法的气面圖 圖60A、圖60B、圖60C、圖60D係顯示本發明第 形態之磁性隨機存取記憶體之製造方 A W η1』面圖 圖61A、圖61B、圖61C、圖610係5頁干士 1 了 ”，、貝不本發明第四 形悲之磁性隨機存取記憶體之製造方法的剖面圖。 圖62A、圖62B、圖62C、圖62D係顯示本發明第四 形態之磁性隨機存取記憶體之製造方 V戌的剖面圖。 圖63Α、圖63Β、圖63C、圖63D係顯示本發明第五 形態之磁性隨機存取記憶體之製造方法的剖面圖。 圖64A、圖64B、圖64C、圖64D係顯示本發明第五 形態之磁性隨機存取記憶體之製造方法的剖面圖 圖65A、圖65B、圖65C、圖65D係顯示本發明第五 種實施 種實施 種實施 種實施 種實施 種實施 四種實施 種貫施 種實施 種實施 種實施 種實施 -15- 584940 (ίο) 形態之磁性隨機存取記憶體之製造方法 的σ彳面圖。 ，圖66Α、圖嶋、圖66C、圖66D係顯示本發明第五種實施 形態之磁性隨機存取記憶體之製造方法的剖面圖 圖67A、圖67B、圖67C、圖67D係顯示本發明第五種實施 形態之磁性隨機存取記憶體之製造方法的剖面圖。 ，圖，A、圖68B、圖68C、圖68D係顯示本發明第五種實施 形悲、之磁性隨機存取記憶體之製造方法的剖面圖。 圖69A、圖69B、圖69C、圖69D係顯示本發明第五種實施 形態之磁性隨機存取記憶體之製造方法的剖面圖。 圖70A係顯示MTJ元件之第一例的剖面圖。 圖70B係顯示MTJ元件之第二例的剖面圖。 圖70C係顯示MTJ元件之第三例的剖面圖。 圖70D係顯示MTJ元件之第四例的剖面圖。 :::A、圖71B係顯示本發明參考例之磁性隨機存取記憶 體的側面圖。 Π、圖72Β係顯示本發明第二〜第五種實施形態之磁 性以機存取記憶體產生效果之—例的側面圖。 圖73係顯示典型之磁性隨機存取記憶體的剖面圖。 圖74係說明典型之磁性隨機存取記憶體之第—個問題的 剖面圖。 圖75^ g|75B、H75C係說明典型之磁性隨機存取記憶 體之第一個問題的剖面圖。 圖7 6係坑明典型之^ 性+ 咕 ，、玉《磁性隨機存取記憶體之第三個問題的 等價電路圖。 1 •16- 584940
(ii) 發明詳述 以下’參照圖式說明本發明之實施形態。於該說明時， 全部圖式之共通部分註記共通的參考符號。 (第一種貫施形態） 圖1係顯示本發明第一種實施形態之磁性隨機存取記憶 體一個平面圖案例的平面圖，圖2八係沿著圖1中之a-Α線的 剖面圖’圖2B係沿著圖1中之B-B線的剖面圖，圖2C係沿著 圖1中之C-C線的剖面圖，圖2D係周邊電路之基板接點部的 剖面圖。 如圖1、圖2A〜圖2D所示，第一種實施形態之磁性隨機存 取記憶體具備包含磁性電阻元件的記憶體單元β本例之包 含磁性電阻元件的記憶體單元，係以包含一個磁性電阻元 件與一個單元電晶體之1磁性電阻元件·丨電晶體型之記憶 體單元為例。單元電晶體如形成於P型矽基板1的元件區域 内。元件區域係藉由形成於基板1之元件分離區域2區分。 單元電晶體具有閘極4及N型源極/汲極區域5。閘極4在第一 方向上延伸形成’發揮讀取子元線的功能。於單元電晶體 的上方形成有源極線9-1及單元内通孔9-2。此等如藉由第 一層金屬層而形成。源極線9-1與讀取字元線同樣地在第一 方向上延伸，並經由第一層金屬-基板接點7連接於單元電 晶體之源極/ >及極區域5的一方’如連接於源極區域。單元 内通孔9-2經由第一層金屬-基板接點7，連接於單元電晶體 之源極/汲極區域5之另一方，如連接於汲極區域。源極線 9-1及單元内通孔9-2之上方形成有位元線13-1及單元内通 -17- (12) (12)584940 孔13 2此等如藉由第二層金屬層而形成。單元内通孔η。 第層金屬-第一層金屬接點u而連接於單元内通孔 9小位元線叫在與讀取字元線交又，如直交之第二方向 上延伸而形成。位元線13」上形成有磁性電阻元件，如形 成有MTJ元件！hMTJ元件18包含：固定層，其包含磁性層 ，如強磁性層；記憶體層；及隧道隔離層，其係包含形成 於此等固定層與記憶體層之間的絕緣性非磁性層。固定層 係自旋方向固定之層，記憶體層係自旋方向因應寫入磁^ 而改變之層。]vm元件is之-端如記憶體層連接於位元線 13-1 〇MTJ元件18上形成有單元内局部配線21]。單元内局 部配線21-1連接於MTJ元件18之另一端，如連接於固定層 ，並且經由特殊金屬·第二層金屬接點2〇而連接於單元内通 孔13-2。（本說明書中，將形成單元内局部配線2ι“用之導 體層簡稱為額外金屬層），藉此，MTJ元件18連接於單元電 晶體之源極/汲極區域5之另一方，如汲極區域與位元線 13-1之間。單元内局部配線21·!之上方形成有寫入字元線 24-1。寫入字元線24-1如與讀取字元線同樣地在第一方向 上延伸形成，並在MTJ元件18的上方與位元線13-1交又。 寫入字元線在MTJ元件18内寫入資料時，供給磁場至該Mtj 元件18。此外，MTJ元件18之易磁化軸設定於寫入字元線 24-1延伸之第一方向上。 此種第一種實施形態之磁性隨機存取記憶體係將Mtj元 件18形成於單元内局部配線21-1之下。藉此，單元内局部 配線21-1不受將MTJ元件18予以圖案化時的影響。因而可 -18·
584940 減少單元内局部配線21 -1之厚度，可縮小寫入字元線24- j 與MTJ元件18的距離。 因此’與在單元内局部配線上形成MTJ元件之典型之磁 性隨機存取記憶體比較，MTJ元件18容易接受來自寫入字 元線24-1的磁場。因而容易在MTj元件18内寫入資料。 此外，由於單元内局部配線21-1不受MTJ元件圖案化時的 影響’因此可抑制單元内局部配線21-1的膜厚變動。藉此 亦可抑制位元線-單元電晶體間之電阻值的不均一。因而亦 可使資料讀取的相關可靠性提高。 〔一種製法例〕 其次，說明本發明第一種實施形態之磁性隨機存取記憶 體的一種製法例。 一 圖3〜圖15分別係顯示本發明第一種實施形態之磁性隨機 存取記憶體之一種製法例的剖面圖。而圖3〜圖15中之八圖 對應於圖2A所示的剖面，b圖對應於圖2B所示的剖面，c 圖對應於圖2C所示的剖面，D圖對應於圖2D所示的剖面。 首先，如圖3A〜圖3D所示，在P型矽基板丨上形成對應於 元件分離區域之淺溝渠。其次，以絕緣物，如氧化矽埋入 淺溝渠内，以形成元件分離區域（淺溝渠絕緣·· STI) ^ 其次，如圖4A〜圖4D所示，於基板丨中，熱氧化藉由元件 分離區域所區分之元件區域，而形成閘極絕緣膜（氧化矽” 。其次，在基板1及元件分離區域2上堆積導電性多晶矽， 以形成導電性多晶矽膜。其次：將導電性多晶矽膜予以圖 案化，以形成閘極4。其次，制閘極4及元件分離區域二 -19- (14)584940 模，在基板！上植人N型雜f，如种或德子，進一 V使其擴散，以形成N型源極汲極區域5。 f次，如圖5A〜圖5D所示，於圖4A〜圖奶所示的構造上堆 積、在緣物，如堆積氧切，以形成第：層層間絕緣膜6。其 _人，在第一層層間絕緣琪6上形成通達N型源極/没極區域5 的開孔。其次’以導電物，如鎢等金屬埋入開孔内，以形 成第一層金屬-基板接點7。
其次，如圖6A〜圖6D所示，在圖5A〜圖5d所示的構造上 堆積絕緣物’如氧化碎，以形成第二層層間絕緣膜卜立次 ’於第二層層間絕緣膜8上形成通達接點7的第一層金屬配 線用溝渠。其次’ U導電物，如鶴等金屬埋人配線用溝渠 内’以形成包含第-層金屬層9之配線圖案。藉此，本例於 配線圖案中形成有源極線9 — ；!、單元内通孔9·2及周邊電路 内通孔9-3。 其次，如圖7Α〜圖7D所示，在圖6Α〜圖6£)所示的構造上堆 積絕緣物，如堆積氧化矽，以形成第三層層間絕緣膜ι〇。 其次於第三層層間絕緣膜10上形成通達單元内通孔9_2及 周邊電路内通孔9-3的開孔。其次，以導電物，如鶴等金屬 埋入開孔内，以形成第二層金屬_第一層金屬接點u。 其次，如圖8A〜圖8D所示，在圖7A〜圖7D所示的構造上堆 積絕緣物，如堆積氧化矽，以形成第四層層間絕緣膜12。 其次’在第四層層間絕緣膜12上形成通達接點丨丨之第二層 金屬配線用溝渠。其次，以導電物，如鎢等金屬埋入配線 用溝渠内，以形成包含第二層金屬層13的配線圖案。藉此 -20- 584940
(15) ，本例之配線圖案中形成有位元線13-1、單元内通孔13·2 及周邊電路内通孔13-3。
其次，如圖9Α〜圖9D所示，在圖8Α〜圖8D所示的構造上濺 射強磁性體，如藏射鐵化結或鐵化鎳，以形成強磁性體層 14。其次，於強磁性體層14上堆積絕緣物，如堆積氧化鋁 ，以形成絕緣層1 5。其次，於絕緣層1 5上濺射強磁性體， 如濺射鐵化鈷或鐵化鎳，以形成強磁性體層1 6。其次，在 強磁性體層16上堆積掩模材料，以形成掩模層17。其次將 掩模層17予以圖案化成因應MTJ元件之配置圖案的形狀。
其次，如圖10Α〜圖10D所示，使用掩模層17作為掩模， 依序敍刻強磁性體層1 6、絕緣層1 5及強磁性體層14。藉此 ，形成有如包含強磁性體層14、絕緣層15及強磁性體層16 之三層構造的MTJ元件1 8 ^本例中，如強磁性體層14發揮 自旋方向因應寫入磁場而改變之記憶體層之功能，絕緣層 15發揮隧道隔離層之功能，強磁性體層16發揮自旋方向固 定之固定層的功能。另外，MTJ元件18並不限定於上述的 三層構造。 其次’如圖11Α〜圖11D所示’在圖1 〇Α〜圖10D所示的構造 上堆積絕緣物，如堆積氧化矽，以形成第五層層間絕緣膜 19。其次，如化學性機械研磨（CMP)第五層層間絕緣膜19 ，使MTJ元件18露出。其次，於第五層層間絕緣膜19上形 成通達單元内通孔13-2的開孔。其次，以導電物，如嫣等 金屬埋入開孔内，以形成特殊金屬-第二層金屬接點20。 其次，如圖12A〜圖12D所示’在圖11A〜圖11D所示的構造 -21 - 584940
上堆積導電物，如堆積鎢，以形成額外金屬層2 1。本例可 使額外金屬層2 1之厚度薄於典型之磁性隨機存取記憶體之 額外金屬層的厚度。 其次’如圖13 A〜圖13D所示，將額外金屬層21予以圖案 化，以形成單元内局部配線2 b i。 其次’如圖14A〜圖14D所示，在圖13A〜圖13D所示的構造 上堆積絕緣物，如堆積氧化矽，以形成第六層層間絕緣膜 22。其次’在第六層層間絕緣膜22及第五層層間絕緣膜19 上形成通達周邊電路内通孔13-3的開孔。其次，以導電物 ，如鎢等金屬埋入開孔内，以形成第三層金屬·第二層金屬 接點23。 其次，如圖15A〜圖15D所示，在圖14A〜圖14D所示的構造 上堆積導電物，如堆積銅化鋁或銅，以形成第三層金屬層 24。此外’如於第三層金屬層24上使用銅化鋁或銅時，通 常係藉由隔離金屬層夾著第三層金屬層24。因此，亦可在 第三層金屬層24之下或其上形成隔離金屬層。有關這一點 ,於以下說明之其他實施形態中均同。隔離金屬層之材料 如鈦、氮化鈦、鈕、氮化鈕、鎢等。 其-人，將第二層金屬層24予以圖案化，以形成寫入字元 線24-1及周邊電路内配線24·2。 如此，可形成第一種實施形態之磁性隨機存取記憶體。 (第二種實施形態） 圖16奋·，、、頁示本發明第一種實施形態之磁性隨機存取記憶 體一個平面圖案例的平面圖，圖17Α係沿著圖16中之八_八線 -22-
584940
的剖面圖’圖17B係沿著圖16中之^線的剖面圖，圖17C 係沿著圖16中之C-C線的剖面圖，圖17D係周邊電路之基板 接點部的剖面圖。 如圖16、圖17A〜圖17D所示，第二種實施形態之磁性隨 機存取記憶體與第一種實施形態不同之處在於，進一步具 備覆蓋寫入字元線24-1之上面及侧面與MTJ元件18之側面 ’封閉來自寫入字元線24-1之磁場的軛層28。本例之軛層 28如係導電性磁性體。由於係導電性磁性體，因而本例之 軏層28被分離至各寫入字元線24-1。此外，本例設有覆蓋 位元線13-1之底面及側面的軛層26。 由於此種第二種實施形態之磁性隨機存取記憶體具有覆 蓋寫入字元線24-1之上面及側面與MTJ元件1 8之側面的軛 層28 ’因此與無軛層28時比較，可將來自寫入字元線24-1 之磁場有效供給至MTJ元件18。 並且’可避免鄰接之非選擇之MTJ元件18受到來自所選 擇之寫入字元線24-1之磁場的影響。因而可使資料寫入相 關的可靠性提高。 再者，因設有覆蓋位元線13-1之底面及側面的軛層26 , 因此於資料寫入時，可將來自位元線13-1之磁場有效供給 至MTJ元件。 此外，軛層26不與軛層28接觸。不使軛層26與軛層28接 觸’可獲得可抑制來自軛層26之磁場與來自軛層28之磁場 相互干擾的優點。 〔第一種製法例〕 _ -23- (18) (18)584940
的第二種實施形態之磁性隨機存取記 圖18〜圖31分別係顯示本發明第二種實施形態之磁性隨 機存取記憶體之第一種製法例的剖面圖。而圖18〜圖η中之 Α圖對應於圖ι7Α所不的剖面，Β圖對應於圖所示的剖面 <：圖對應於@ 17C所示的剖面’ D圖對應於圖所示的剖 面。 首先’藉由參照圖3〜圖7說明之製法，獲得圖18A〜圖i8D 所不的構造。 其次，如圖19A〜圖19D所示，於圖18A〜圖18D所示的構造 上堆積絕緣物，如堆積氧化矽，以形成第四層層間絕緣膜 12。其次，在第四層層間絕緣膜12上形成通達接點η的第 一層金屬配線用溝渠25。藉此，本例形成有位元線溝渠25β1 、單元内通孔溝渠25-2及周邊電路内通孔溝渠25-3。 其次，如圖20Α〜圖20D所示，在圖19Α〜圖19D所示的構造 上堆積導電性或絕緣性的軛材料，以形成軛層26。本例中 係以導電性軛層26為例。軛材之材料例，其導電性軛材如 :鎳-鐵合金、姑-鐵-鎳合金、始鍅、铪、鈮、钽、鈦）膜 、（結、鐵、鎳）-(矽、硼）·（碟、鋁、鉬、銳、猛）系之非晶 質材料。此外，絕緣性軛材如：絕緣性鐵酸鹽、（鐵、始）_ (硼、矽、給、錯、釤、组、鋁）_(氟、氧、氮）系等金屬-非 金屬超微晶粒膜。其次，在導電性軛層26上堆積導電物， 如堆積鎢等金屬，以形成第二層金屬層13。 其次，如圖21A〜圖21D所示，如化學性機械研磨（CMP) -24- 584940
(19) 第二層金屬層13及導電性軛層26，以第二層金屬及導電性 軛材埋入位元線溝渠25-1、單元内通孔溝渠25-2及周邊電 路内通孔溝渠25-3。藉此形成有位元線13-1、單元内通孔 13 - 2及周邊電路。
其次，如圖22A〜圖22D所示，在圖21A〜圖21D所示的構造 上，濺射強磁性體，以形成強磁性體層14。其次，在強磁 性體層14上堆積絕緣物，以形成絕緣層1 5。其次在絕緣層 15上濺射強磁性體，以形成強磁性體層16。其次，在強磁 性體層16上堆積掩模材，以形成掩模層17。其次將掩模層 17圖案化成因應MTJ元件之配置圖案的形狀。
其次，如圖23A〜圖23D所示，使用掩模層17作為掩模， 依序蝕刻強磁性體層16、絕緣層15及強磁性體層14。藉此 形成有如包含強磁性體層14、絕緣層15及強磁性體層16之 三層構造的MTJ元件18。本例中，如強磁性體層14發揮自 旋方向因應寫入磁場而改變之記憶體層之功能，絕緣層15 發揮隧道隔離層之功能，強磁性體層16發揮自旋方向固定 之固定層的功能。 其次，如圖24 A〜圖24D所示，在圖23 A〜圖23D所示的構造 上堆積絕緣物，如堆積氧化矽，以形成第五層層間絕緣膜 19。其次，如化學性機械研磨（CMP)第五層層間絕緣膜1 9 ，使MTJ元件1 8露出。其次，於第五層層間絕緣膜丨9上形 成通達單元内通孔13-2的開孔。其次，以導電物，如嫣等 金屬埋入開孔内，以形成特殊金屬-第二層金屬接點2〇。 其次，如圖25 A〜圖25D所示，在圖24 A〜圖24D所示的構造 -25- 584940
(20) 上堆積導電物，如堆積鎢，以形成額外金屬層2 1。 其次，如圖26A〜圖26D所示，將額外金屬層21予以圖案 化，以形成單元内局部配線2 1 -1。 其次，如圖27A〜圖27D所示，在圖26A〜圖26D所示的構造 上堆積絕緣物，如堆積氧化矽，以形成第六層層間絕緣膜 22。其次，在第六層層間絕緣膜22及第五層層間絕緣膜19 上形成通達周邊電路内通孔13-3的開孔。其次，以導電物 ，如鎢等金屬埋入開孔内，以形成第三層金屬-第二層金屬 接點23。 其次’如圖28 A〜圖28D所示，在圖27 A〜圖27D所示的構造 上堆積導電物，如堆積銅化鋁或銅，以形成第三層金屬層 24。其次，於第三層金屬層24上堆積導電性軛材，以形成 導電性軛層27。導電性軛層27之材料如：鎳-鐵合金、鈷_ 鐵-鎳合金、姑-(錯、給、銳、组、鈦）膜、（姑、鐵、錄）_ (石夕、硼）-(填、鋁、鉬、銳、猛）系之非晶質材料。 其次，如圖29A〜圖29D所示，使用對應於寫入字元線圖 案及周邊電路内配線圖案之掩模材（無圖式）作為掩模，姓 刻導電性軛層27、第三層金屬層24及第六層層間絕緣膜22 ’進一步蝕刻至第五層層間絕緣膜19之中途。藉此，形成 有寫入字元線24-1及周邊電路内配線24-2。另外姓刻至第 五層層間絕緣膜19中途的理由，係因使爾後所形成之輛層 28儘量接近位元線13-1。此外，不將第五層層間絕緣膜蝕 刻至位元線13-1露出的理由，係因避免軛層26與爾後所形 成之軛層28接觸。 -26-
584940 其次，如圖30A〜圖30D所示，在圖29A〜圖29D所示的構造 上堆積導電性軛材，以形成導電性軛層28。導電性輛層28 之材料與導電性輛層27同樣地，如：鎳·鐵合金、鈷_鐵_鎳 合金、始-(錯、铪、銳、组、鈦）膜、（話、鐵、鎳）·(石夕、硼）_ (磷、鋁、鉬、鈮、錳）系之非晶質材料。 其次，如圖31A〜圖31D所示，將導電性軛層28予以異方 性蝕刻，如使用反應性離子蝕刻（RIE)進行異方性蝕刻，將 導電性軛層28殘留於導電性軛層27、寫入字元線以」或周 邊電路内配線24-2、第六層層間絕緣膜22、第五層層間絕 緣膜19之側壁上。 如此，可形成第二種實施形態之磁性隨機存取記憶體。 〔第二種製法例〕 其次，說明本發明第二種實施形態之磁性隨機存取記憶 體的第二種製法例。 〜 圖32〜圖41分別係顯示本發明第二種實施形態之磁性隨 機存取δ己憶體之第二種製法例的剖面圖。而圖32〜圖41中之 Α圖對應於圖17Α所示的剖面，β圖對應於圖ηΒ所示的剖面 ，C圖對應於圖17C所示的剖面，D圖對應於圖17D所示的剖 面0
首先，藉由參照圖3〜圖7、圖19〜圖23說明之製法，獲得 圖32A〜圖32D所示的構造。 X 其次，如圖33A〜圖33D所示，於圖32A〜圖32D所示的構造 上堆積絕緣物，如堆積氧化矽，以形成阻止層29。其次， 在阻止層29上堆積絕緣物，如堆積氧化矽，以形成第五層 -27- 584940 (22) 層間絕緣膜19。阻止層29之材料例如為氮化矽，不過亦可 為可與第五層層間絕緣膜丨9取蝕刻選擇比的材料。 其次，如圖34A〜圖34D所示，如化學性機械研磨（CMP) 第五層層間絕緣膜19及阻止層29，使MTJ元件1 8露出。其 次’在第五層層間絕緣膜19及阻止層29上形成通達單元内 通孔13·2之開孔。其次，以導電物，如鎢等金屬埋入開孔 内’以形成特殊金屬-第二層金屬接點2〇。 其次，如圖35八〜圖350所示，在圖34八〜圖340所示的構造 上堆積導電物，如堆積鎢，以形成額外金屬層2 1。 其次’如圖36 Α〜圖3 6D所示，將額外金屬層21予以圖案 化，以形成單元内局部配線21 -1。 其次’如圖37人〜圖370所示，在圖36人〜圖360所示的構造 上堆積絕緣物，如堆積氧化矽，以形成第六層層間絕緣膜 22 °其次，在第六層層間絕緣膜22及第五層層間絕緣膜19 上形成通達周邊電路内通孔13-3的開孔。其次，以導電物 ’如鎢等金屬埋入開孔内，以形成第三層金屬-第二層金屬 接點23。 其次，如圖38A〜圖38D所示，在圖37A〜圖37D所示的構造 上堆積導電物，如堆積銅化鋁或銅，以形成第三層金屬層 24。其次，於第三層金屬層24上堆積導電性軛材，以形成 導電性軛層27。 其次，如圖39A〜圖39D所示，使用對應於寫入字元線圖 案及周邊電路内配線圖案之掩模材（無圖式）作為掩模，蝕 刻導電性軛層27、第三層金屬層24、第六層層間絕緣膜22 -28 - 584940
(23) 及第五層層間絕緣膜1 9直至阻止層29露出。藉此，形成有 寫入字元線24-1及周邊電路内配線24-2。 其次’如圖40人〜圖400所示，在圖39人〜圖390所示的構造 上堆積導電性軛材，以形成導電性軛層28。 其次’如圖41A〜圖41D所示，將導電性輛層28予以異方 性姓刻，如使用反應性離子蝕刻（RIE)進行異方性蝕刻，將 導電性輛層28殘留於導電性輛層27、寫入字元線24-1或周 邊電路内配線24-2、第六層層間絕緣膜22、第五層層間絕 緣膜19之側壁上。 如此，可形成第二種實施形態之磁性隨機存取記憶體。 〔第三種製法例〕 其次，說明本發明第二種實施形態之磁性隨機存取記憶 體的第三種製法例。 圖42〜圖47分別係顯示本發明第二種實施形態之磁性隨 機存取記憶體之第三種製法例的剖面圖。而 圖42〜圖47中之 A圖對應於圖17A所示的剖面，B圖對應於圖17B所示的剖面 ’ C圖對應於圖17C所示的剖面，D圖對應於圖17D所示的剖 面。 首先，藉由參照圖3〜圖7、圖19〜圖27說明之製法，獲得 圖42A〜圖42D所示的構造。 其次’如圖43A〜圖43D所示，於圖42A〜圖42D所示的構造 上堆積絕緣物，如堆積氧化矽，以第七層層間絕緣膜3〇。 其次於第七層層間絕緣獏30上形成第三層金屬配線用溝渠 31。藉此，本例中形成有寫入字元線溝渠31-1及周邊電路 -29· 584940
(24) 内配線溝渠31-2。 其次，如圖44A〜圖44D所示，在圖42A〜圖42D所示的構造 上堆積導電物，如堆積銅化鋁或銅，以形成第三層金屬層 24。其次，如回蝕第三層金屬層24，將第三層金屬層24埋 入寫入字元線溝渠31-1及周邊電路内配線溝渠31-2之中途 。其次，在第三層金屬層24及第七層層間絕緣膜30上堆積 導電性軛材，以形成導電性軛層27。其次，如化學性機械 研磨（CMP)導電性軛層27，將導電性軛層27埋入寫入字元 線溝渠31-1及周邊電路内配線溝渠31-2内。 其次’如圖45A〜圖45D所示，使用對應於寫入字元線圖 案及周邊電路内配線圖案之掩模材（無圖式）作為掩模，蝕 刻導電性耗層27、第三層金屬層24、第七層層間絕緣膜3〇 及第六層層間絕緣膜22，進一步蝕刻至第五層層間絕緣膜 19之中途。藉此，形成有寫入字元線Μ」及周邊電路内配 線24-2 〇 其次，如圖46A〜圖46D所示，如濕式蝕刻第七層層間絕 緣膜30,除去存在於導電性軛層27側壁上之第七層層間絕 緣膜30。藉此獲得導電性輕層27之側壁露出的部分32。而 該步驟係依需要進行。 其次，如圖47A〜圖47D所示，在圖46A〜圖46D所示的構造 上堆積導電性軛材，以形成導電性軛層28。其次，將導電 性軛層28予以異方性蝕刻，如使用反應性離子蝕刻（rie)進 行異方性蝕刻，將導電性軛層28殘留於導電性軛層27、寫 入字元線24-1或周邊電路内配線24_2、第七層層間絕緣膜 -30·
584940 30、第六層層間絕緣膜22、第五層層間絕緣膜19之側壁上。 如此’可形成第二種實施形態之磁性隨機存取記憶體。 〔一種變形例〕 其次’說明本發明第二種實施形態之磁性隨機存取記憶 體的第一種變形例。 圖48A、圖48B、圖48C、圖48D係顯示本發明第二種實施 形態之磁性隨機存取記憶體之一種變形例的剖面圖。而圖 48A對應於圖17A所示的剖面，圖48B對應於圖17B所示的剖 面’圖48C對應於圖17C所示的剖面，圖48D對應於圖17D 所不的剖面。 如圖48Α〜圖48D所示，導電性軛層28可形成覆蓋寫入字 元線24-1之側面及MTJ元件is之側面。 (第二種實施形態） 圖49係顯示本發明第三種實施形態之磁性隨機存取記憶 體一個平面圖案例的平面圖，圖5〇Α係沿著圖49中之Α·Α線 的』面圖，圖50Β係沿著圖49中之Β-Β線的剖面圖，圖5〇c 係&著圖49中之C-C線的剖面圖，圖5〇D係周邊電路之基板 接點部的剖面圖。 如圖49、@50八〜圖50〇所*，第三種實施形態之磁性隨 機存取記憶體與第二種實施形態不同之處在於，輛層34係 絕緣物。 概層34若為絕緣物’則單元内局部配線21-i即使與輥層 34接觸亦無妨。因而與㈣係、導電物時比較，有助於記憶 早兀的微細化。如形成寫入字元線24]時，可無須預估 -31 - (26)584940 掩模對單元内局部配線2 1 · 1的對準邊界。— 此:夕二=單：内局部配線2M亦可與輛層34接觸，因 擴早疋内局部配線21-1的寬度。如本例所 可使单元内局部配線21-ι之寬度與寫入字元線…的：： 相同。若能擴大單元内局部配線的寬度：二 元内局部配線21-丨的電阻值。 降低早 〔一種製法例〕 其，彡兄明本發明 體的一種製法例。 第三種實施形態之磁性隨機存取記憶
圖51〜圖56分別係顯示本發明第三種實施形態之磁性产
機存取5己憶體之一種製法例的剖面圖。而圖5丨〜圖％中之A 圖對應於圖50A所示的剖s，B圖對應、於圖5〇B所示的剖面 ，C圖對應於圖50C所示的剖面，D圖對應於圖5〇]〇所示的剖 面。 首先，藉由參照圖3〜圖7、圖19〜圖25說明之製法，獲得 圖51A〜圖51D所示的構造。 其次，如圖52A〜圖52D所示，蝕刻額外金屬層21，在額 外金屬層2 1上形成細縫33。細縫33係如將延伸於與位元線 13-1相同方向’而後所形成之單元内局部配線2丨_丨沿著讀 取字元線4之延伸方向依序分離用的分離區域。 其次，如圖53A〜圖53D所示，於圖52A〜圖52D所示的構造 上堆積絕緣物，如堆積氧化矽，以形成第六層層間絕緣膜 22。其次，在第六層層間絕緣膜22及第五層層間絕緣膜19 上形成通達周邊電路内通孔13-3的開孔。其次，以導電物 • 32 ·
584940 ’如鎢等金屬埋入開孔内，以形成第三層金屬-第二層金屬 接點23。 其次，如圖54A〜圖54D所示，在圖53八〜圖530所示的構造 上堆積導電物，如堆積銅化鋁或銅，以形成第三層金屬層 24 〇 其次，如圖55A〜圖55D所示，使用對應於寫入字元線圖 案及周邊電路内配線圖案之掩模材（無圖式）作為掩模，蝕 刻第二層金屬層24、第六層層間絕緣膜22及額外金屬層21 ’進一步姓刻至第五層層間絕緣膜19之中途。藉此，形成 有寫入字元線24-1、周邊電路内配線24·2及單元内局部配 線 2 1 -1 〇 其次，如圖56Α〜圖56D所示，在圖55Α〜圖55D所示的構造 上堆積絕緣性軛材，以形成絕緣性軛層34。絕緣性軛層34 之材料如：絕緣性鐵酸鹽、（鐵、鈷）-(硼 '矽、铪、锆、釤 、鈕、鋁Η氟、氧、氮）系等金屬·非金屬超微晶粒膜。 如此可形成第三種實施形態之磁性隨機存取記憶體。 〔第一種變形例〕 其次，說明本發明第三種實施形態之磁性隨機存取記憶 體的第一種變形例。 圖57Α、圖57Β、圖57C、圖57D係顯示本發明第三種實施 形態之磁性隨機存取記憶體之第一種變形例的剖面圖。而 圖57A對應於圖50A所示的剖面，圖57B對應於圖5〇b所示的 剖面’圖57C對應於II5GC所示的剖面’ @57D對應於圖励 所示的剖面。 -33- (28)
584940 如圖57A〜圖57D所示，絕緣性軛層34可形成覆蓋寫入字 元線24-1之側面及MTJ元件18之側面。 · 〔第二種變形例〕 其次，說明本發明第三種實施形態之磁性隨機存取記憶 體的第二種變形例。 〜 圖58A、圖58B、圖58C、圖58D係顯示本發明第三種實施 形態之磁性隨機存取記憶體之第二種變形例的剖面圖。而 圖58A對應於圖50A所示的剖面，圖58B對應於圖5〇b所示的 剖面，圖58C對應於圖50C所示的剖面，圖58D對應於圖5〇〇 所示的剖面。 如圖58A〜圖58D所示，藉由絕緣性軛層34覆蓋寫入字元 線24-1之側面及MTJ元件18之側面，亦可藉由導電性軛層 27覆蓋寫入字元線24-1的上面。 (第四種實施形態） 圖59〜圖62係分別顯示本發明第四種實施形態之磁性隨 機存取記憶體之製造方法的剖面圖。而圖59〜圖62中之八圖 對應於圖17A所示的剖面，B圖對應於圖17B所示的剖面，c 圖對應於圖17C所示的剖面，D圖對應於圖17D所示的剖面。 首先’藉由參照圖3〜圖7、圖19〜圖2 8說明之製法，g得 圖59A〜圖59D所示的構造。 其次，如圖60A〜圖60D所示，使用對應於寫入字元線圖 案及周邊電路内配線圖案之掩模材（無圖式）作為掩模，餘 刻導電性耗層27及第三層金屬層24。藉此，形成有寫入字 元線24-1及周邊電路内配線24-2。 -34- 584940
(29) 其次，如圖61A〜圖61D所示，如形成包含光阻之掩模層 35’藉由掩模層35覆蓋周邊電路部。其次，使用掩模層35 ' 及寫入字元線24-1，本例中特別使用軛層27作為掩模，蝕 · 刻至第六層層間絕緣膜22及第五層層間絕緣膜19中途。藉 · 此，如僅集積有記憶體單元之記憶體單元陣列部形成有形 成軛層用的凹部。而後，本例中除去掩模層35。 其次，如圖62A〜圖62D所示，在第五層層間絕緣膜19之 路出面上、寫入字元線24-1之露出面上 '軛層27之露出面 上、及第六層層間絕緣膜22上堆積導電性轭材，以形成導 · 電性軛層28。其次，在導電性軛層27、寫入字元線““或 周邊電路内配線24-2、第六層層間絕緣膜22、及第五層層 間絕緣膜19之側壁上殘留導電性軛層28。 如此所形成之磁性隨機存取記憶體，可僅於記憶體單元 陣列部上形成用於形成軛層28的凹部，可使周邊電路部上 保持良好的平坦性。 若能使周邊電路部上保持良好的平坦性，則可獲得便於 執行如在周邊電路部上使用第三層金屬層更上層之第四層 金屬層、第五層金屬層、…之配線步驟的優點。 (第五種實施形態） 圖63〜圖69係分別顯示本發明第五種實施形態之磁性隨 機存取記憶體之製造方法的剖面圖。而圖63〜圖69中之八圖 對應於圖17Α所示的剖面，β圖對應於圖17Β所示的剖面，c 圖對應於圖17C所示的剖面，〇圖對應於圖17D所示的剖面。 首先，藉由參照圖3〜圖7、圖19〜圖25說明之製法，獲得 -35- (30)
584940 圖63A〜圖63D所示的構造。 其次，如圖64A〜圖64D所示，蝕刻額外金屬層21，在額 =金屬層21上形成細縫33。細縫33係與參照圖52八〜圖52D 說明之細縫33相同者。亦即，細縫33係如將延伸於與位元 線13-1相同方向，而後所形成之單元内局部配線沿著 項取子元線4之延伸方向依序分離用的分離區域。 其次，如圖65A〜圖65D所示，於圖64A〜圖64D所示的構造 上堆積絕緣物，如堆積氧化矽，以形成第六層層間絕緣膜 22。其次，在第六層層間絕緣膜22及第五層層間絕緣膜19 上形成通達周邊電路内通孔13-3的開孔。其次，以導電物 ，如鎢等金屬埋入開孔内，以形成第三層金屬-第二層金屬 接點23。 其_人，如圖66八〜圖660所示，在圖65八〜圖650所示的構造 上堆積導電物，如堆積銅化铭或銅，以形成第三層金屬層 24。其次，在第三層金屬層24上堆積導電性軛材，以形成 導電性軛層27。導電性軛層27之材料如：鎳_鐵合金、鈷· 鐵-鎳合金、鈷-(錯、铪、鈮、鈕、鈦）膜、（鈷、鐵、鎳）_ (石夕、硼）-(磷、鋁、鉬、鈮、錳）系之非晶質材料。 其次，如圖67A〜圖67D所示，使用對應於寫入字元線圖 案及周邊電路内配線圖案之掩模材（無圖式）作為掩模，蝕 刻導電性輛層27、第二層金屬層24、第六層層間絕緣膜22 、及額外金屬層21，進一步蝕刻至第五層層間絕緣膜19之 中途。藉此’形成有寫入字元線24-1、周邊電路内配線24-2 、及單元内局部配線2 1 -1。 •36- 584940 (31) 其次，如圖68人〜圖680所示，在圖67人〜圖670所示的構造 上堆積絕緣物，如堆積氧化矽，以形成絕緣層36。其次， 如使用反應性離子蝕刻異方性蝕刻絕緣層36，在寫入字元 在24 1、周邊電路内配線24-2、第六層層間絕緣膜22、單 元内局部配線2 1 -1、及第五層層間絕緣膜丨9上之側壁上殘 留絕緣層36。此時，使導電性軛層27側壁的一部分露出。 其次，如圖69A〜圖69D所示，在圖68A〜圖68D所示的構造 上堆積導電性軏材，以形成導電性輛層28。導電性輛層Μ 之材料與導電性軛層27同樣地，如：鎳_鐵合金、鈷_鐵_鎳 合金、始-(錯、給、銳、組、鈦）膜、（鲒、鐵、錄Η石夕、蝴）-(鱗Ή、鈮、錳)系之非晶質材料。其次，使用反應 性離子蝕刻異方性蝕刻導電性軛層28，在導電性軛層”及 絕緣層36之側壁上殘留導電性軛層28。 如此所形成之磁性隨機存取記憶體，即使使用導電性軛 材形成在寫入字元線24-1之側壁上形成的軛層，仍可與寫 入字元線24-1同時將單元内局部配線21-1予以圖案化㈣ 成。因此可使單元内局部配線21〜寬度形成與寫入字元 線2“之寬度同等的寬度，可獲得可減少單元内局部配線 2 1 -1之電阻值的優點。 〔磁性電阻元件之例〕 〔第一種例〕 如第-〜第五種實施形態之說明，磁性電阻元件上 用MTJ元件。以下說明MTJ元件的幾個例子。 圖70A係顯示MTJ元件第一種例的剖面圖。 -37- 584940
(32) 如圖70A所示，於底層50上依序形成有反強磁性層51、強 磁性層52、隧道隔離層53、強磁性層54及保護層55。 本例中之強磁性層52發揮自旋方向固定之固定層 (FIXED-LAYER)的功能。強磁性層54發揮自旋方向改變之 記憶體層（FREE-L AYER)的功能。反強磁性層5 1係固定強磁 性層52之自旋方向之層。本例之發揮固定層功能之強磁性 層52的自旋方向亦可使用反強磁性層51予以固定。 另外，底層51係用於容易形成且保護強磁性層及反強磁 性層之層，並依需要設置。保護層55係保護強磁性層及反 強磁性層用之層，並與底層51同樣地依需要設置。有關此 等底層51及保護層55相關事項，在以下說明之第二〜第四 種例中均同。 強磁性層5 2，5 4之材料例，如下述的材料： 鐵、鈷、鎳、或此等合金 自旋分極率大之磁鐵礦 氧化絡、RXMn03-y等氧化物（R :稀土類，X :約、鋇、 锶） 鎳錳銻、鉑錳銻等強磁性合金 另外’上述強磁性層52，54之材料例中，如在不失強磁 性的範圍内，亦可含非磁性元素。 非磁性元素之例，如下述的元素： 銀、銅、金、鋁、鎂、矽、鉍、鈕、硼、碳、氧、氮、 鈀、鉑、錯、銥、鎢、鉬、鈮 強磁性層52，54之厚度例，係強磁性層52，54不致形成 -38- 584940 (33) 超常磁性（super-paramagnetic)程度的厚度以上e〆種具體 例為強磁性層52 , 54之厚度在〇·4 nm以上。此外，強磁性 層52 , 54之厚度並無上限，不過在MTJ元件之製造上宜在 100 nm以下。 反強磁性層5 1之材料例，如下述的材料： 鐵·猛、始-猛、翻ϋ、錄_猛、銥-猛、氧化錄、三氧 化二鐵 隧道隔離層53之材料例，如下述的材料： 三氧化二鋁、氧化矽、氧化鎂、氮化鋁、三氧化二鉍、 氟化鎂、氟化鈣、氧化鳃鈦、三氧化鋁鑭 另外，上述隧道隔離層53之材料例中，在不失絕緣性的 範圍内，亦可進一步含氧、氮及氟之至少任何一種，在不 失絕緣性的範圍内，亦可欠缺氧、氮及氟之至少任何一種。 隧道隔離層53之厚度宜較薄，不過並無特別限制。若舉 出一例，則隧道隔離層53之厚度在1〇11111以下。此係從MTJ 元件製造上的觀點而言。 〔第二種例〕 圖70B係顯示MTJ元件第二種例的剖面圖。 第二種例之MTJ元件係稱為雙連接型之mTj元件。 如圖7〇B所示，於底層50上依序形成有反強磁性層51-1、 強磁性層52-1、隧道隔離層兄-丨、強磁性層M、隧道隔離 層53·2、強磁性層52-2 '反強磁性層51-2、及保護層55。 本例中之強磁性層52-1，52-2發揮固定層的功能，強磁性 層54發揮記憶體層之功能。反強磁性層5 1 -1係固定強磁性 -39- 584940
(34) 層52-1之自旋方向之層，反強磁性層5 1-2係固定強磁性層 52-2之自旋方向之層。 本例之雙連接型MTJ元件與圖70A所示之MTJ元件（單連 接型）比較，具有可進一步增加低電阻時之電阻值與高電阻 時之電阻值之比之所謂MR比（magneto-resistance ratio)的 優點。 反強磁性層51-1，51-2、強磁性層52-1，52-2，54、及隧 道隔離層53-1，53-2各個材料例，如上述第一種例中說明 者。 此外’強磁性層52-1，52-2，54之各個厚度例，如上述第 一種例中說明者。 此外，隧道隔離層53-1，53-2之材料例及厚度之例，如上 述第一種例中說明者。 〔第三種例〕 圖70C係顯示MTJ元件第三種例的剖面圖。 如圖70C所示，第三種例之MTJ元件係將第一種例之MTJ 元件的強磁性層5 2，5 4形成強磁性層與非磁性層之堆疊構 造者。堆疊構造之例，如本例係形成強磁性層/非磁性層/ 強磁性層的三層膜。本例中之強磁性層52形成強磁性層61/ 非磁性層62/強磁性層63的三層膜，強磁性層54形成強磁性 層64/非磁性層65 /強磁性層66的三層膜。 強磁性層61，63 , 64，66的材料例，如上述第一種例中 說明者。 非磁性層62，65之材料例如下： -40- 584940
(35) 釕、銥 強磁性層/非磁性層/強磁性層之三層膜的具體例如下： 鈷/釕/鈷、鈷/銥/鈷 鈷-鐵/釕/鈷-鐵、鈷-鐵/銥/鈷-鐵 將發揮固定層功能之強磁性層52形成堆疊構造時，如形 成強磁性層61/非磁性層62/強磁性層63之三層膜時，在強磁 性層61與強磁性層63之間可經由非磁性層62產生反強磁性 結合。並連接於上述三層膜而設置反強磁性層51。形成此 種構造可獲得可更穩固地固定發揮固定層功能之強磁性層 52 ’尤其是強磁性層63之自旋方向的優點。藉由該優點， 強磁性層52 ’尤其是強磁性層63不易受電流磁場的影響， 可抑制發揮固定層功能之強磁性層52的自旋方向意外地反 轉。 此外’將發揮記憶體層功能之強磁性層54形成堆疊構造 時’即使如形成強磁性層64/非磁性層65/強磁性層66之三層 膜時’在強磁性層64與強磁性層66之間可預先經由非磁性 層65產生反強磁性結合❶此時，由於磁束封閉在上述三層 膜内’因此可抑制因磁極引起切換磁場的增加。因而，即 使記憶體單元之大小或MTJ元件之大小在次微細粒以下， 仍可獲得可抑制反磁場之電流磁場引起之耗電增加的優點。 此外，發揮記憶體層功能之強磁性層54亦可形成軟磁性 層與強磁性層的堆疊構造。此處所述之軟強磁性層，係指 如與強磁性層比較，自旋方向更容易反轉之層。 將強磁性層54形成軟強磁性層與磁性層之堆疊構造時， -41- 584940
(36) 在接近電流磁場配線’如位元線之一方配置有軟強磁性層。 該堆疊構造上亦可進一步含非磁性層。如本例為強磁性 層64/非磁性層65/強磁性層66之三層膜時，亦可將強磁性層 66形成軟強磁性層。 本例係將強磁性層52，54分別形成堆疊構造，不過亦可 僅將強磁性層52，或僅將強磁性層54形成堆疊構造。 〔第四種例〕 圖70D係顯示MTJ元件第四種例的剖面圖。
如圖70D所示，第四種例之MTJ元件係將第二種例之MTJ 元件的強磁性層52-1，54，52-2形成第三種例中說明之堆 疊構造者。 本例之強磁性層52-1係形成強磁性層61-i/非磁性層6^/ 強磁性層63-1的三層膜，強磁性層54形成強磁性層64/非磁 性層65/強磁性層66的三層膜，強磁性層52_2係形成強磁性 層61-2/非磁性層62-2/強磁性層63-2的三層膜。 強磁性層61-1 ’ 61-2，63-1，63-2，64，66的材料例，如 上述第一種例中說明者。 非磁性層62-1，62-2, 65之材料例如上述第三種例中說明 者。 本例係將強磁性層52-1，54, 52-2分別形成堆疊構造，不 過亦可僅將至少任何一層形成堆疊構造。 〔自第二〜第五種實施形態獲得之效果例〕 第一〜第五種實施形態如具有覆蓋寫入字元線24-1之至 少側面與MTJ元件1 8之側面的軛層。因而，與無軛層時比 -42- 584940
(37) 較’可將來自寫入字元線24-1之磁場更有效地供給至MTJ 元件1 8。 並且’可避免鄰接之非選擇之MTJ元件1 8受到來自所選 擇之寫入字元線24-1之磁場的影響。因而可使資料寫入相 關的可靠性提高。 再者’第一〜第五種貫施形態與下述參考例比較，可獲 得如下的效果。 圖71A、圖71B係參考例之磁性隨機存取記憶體的側面圖。 本參考例如圖71A、圖71B所示，如在圖73所示之磁性隨 機存取記憶體上設置軛層者。本參考例中之軛層具有：覆 蓋寫入字元線124-1之下面及側面上之輛層ΐ2ό ;及覆蓋位 元線113-1之上面及側面與MTJ元件118之側面的軛層128。 圖73所示之磁性隨機存取記憶體，於寫入字元線i 24_ i上 方形成有單元内局部配線12 1-1。因而於MTJ元件118與寫入 子元線121 -1之間包含：單元内局部配線i 2丨_丨之厚度t丨；及 絕緣單元内局部配線121-1與寫入字元線124」之層間絕緣 膜的厚度t2。 對此種磁性隨機存取記憶體形成輛層128時，自MTJ元件 118之記憶體層至軛層128之距離變近，而自1^17元件118之 ^己憶體層至輛層126之距離Dwwl.m變遠。 圖72A、圖72B係第二〜第五種實施形態之磁性隨機存取 記憶體的側面圖。 如圖72A、圖72B所示，第二〜第五種實施形態之磁性隨 機存取記憶體於寫入字元線24-1之下方形成有單元内局部 -43-
584940 配線21-1 , MTJ元件18形成於位元線i3-1±。亦即，位元線 13-1位於MTJ元件18之下方，且位元線13]之上面以叩與 MTJ元件18之下面Sbtm位於同一平面上。 因此，第二〜第五種實施形態之磁性隨機存取記憶體與 參考例比較，可使MTJ元件18之記憶體層接近於軛層26。 再者，第二〜第五種實施形態之磁性隨機存取記憶體亦 可使自MTJ元件18之記憶體層至軛層26之距離Dblm，與自 MTJ元件18之記憶體層至軛層28之距離Dwwlm大致相等。 若能使距離Dbl-m與距離DWWL-M大致相等，即可對記憶體層 均等地供給自軛層26產生之磁場及自軛層28產生之磁場。 因此與參考例比較，可分別將來自寫入字元線24-丨之磁場 及來自位元線13_1之磁場更有效地供給至MTJ元件is。 再者，與參考例比較，可避免鄰接之非選擇之MTJ元件 18受到來自所選擇之寫入字元線24_丨之磁場的影響。因而 可使資料寫入相關的可靠性提高。 以上，係藉由第--第五種實施形態說明本發明，不過 ，本發明並不限定於此等實施形態，於實施中，只要在不 脫離發明要旨的範圍内，可作各種變形。 此外，上述實施形態可分別單獨實施，當然亦可適切組 合實施。 此外’上述各種實施形態含有各種階段的發明，藉由各 種實施形態所揭示之數個構成要件的適切組合，亦可抽出 各種階段的發明。 此外’上述各種實施形態係以將本發明應用於磁性隨機 -44- (39)584940
存取記憶體為例竹句 ^ ]作呪明，不過本發明之範圍係包括如上、#、 之内藏磁性隨機存取 迷 π廿取记憶體之丰導體積體電路裝置， 理器、系統LSI等。 如處 附加優點及修訂將附隨於已成熟之技藝產生，故本發明 中之廣義特徵，不得受限於本中請書中所揭示及記述之詳 細内容及具體圖式，因此，在不違背追加申請及其同質文 件中所定義的一般發明概念之精神與領域下，得於未來提 出不同的修訂内容。 圖式代表符號說明 1 P型矽基板 1 基板 2 元件分離區域 3 閘極絕緣膜 5 N型源極汲極區域 6 第一層間絕緣膜 8 第二層間絕緣膜 9 第一層金屬層 10 第三層層間絕緣膜 12 第四層層間絕緣膜 13 第二層金屬層 19 第五層層間絕緣膜 21 額外金屬層 22 '第六層層間絕緣膜 24 第三層金屬層 -45- 584940 (40) 29 30 31 33 36 50 55 121 200 4, 104 5, 105 15, 115 18, 118 34, 126, 128 13-1, 113-1 14, 114, 16, 116 17, 35, 117 20, 23 21-1, 118, 121-1 24-1， 121-1， 124-1 24- 2 25 25- 1 25-2
阻止層 第七層層間絕緣膜 溝渠 細缝 絕緣層 底層 保護層 金屬層 電阻 閘極 源極/汲極區域 絕緣層 MTJ元件 輛層 位元線 強磁性體層 掩模層 第二層金屬接點 單元内局部配線 寫入字7L線 周邊電路内配線 第二層金屬配線用溝渠 位元線溝渠 單元内通路溝渠
•46- 584940 (41) 25-3 周邊電路内通路溝渠 26, 28 27 31-1 31-2 34 51，51-1，51-2 52, 54, 61，63, 64, 66, 52-1， 52-2, 61-1， 61-2, 63-1， 63-2 53,53-1,53-2 62, 65, 62-1，62-2 7, 11，20, 23, 107, 111，120 9-1， 109-1
9-2, 13-2, 109-2, 113-2 9-3, 13-3 D 輛層 導電性軛層 寫入字元線溝渠 周邊電路内配線溝渠 絕緣性輛層 反強磁性層 強磁性層 隧道隔離層 非磁性層 接點 源極線 單元内通孔 周邊電路内通孔 距離

Claims (1)

  1. 、申請專利範圍— 一種半導體積體電路裝置，其包含： 單元電晶體； 位元線’其係設於前述單元電晶體的上方； 單元内局部配線，其係設於前述位元線之上方，並連 接於前述單元電晶體之源極/汲極區域的一方；及 磁性電阻元件’其係設於前述位元線上，並連接於前 述位元線及前述單元内局部配線。 如申請專利範圍第1項之半導體積體電路裝置，其中進 一步包含： 寫入子元線’其係設於前述單元内局部配線之上方， 並與前述位元線交叉。 如申請專利範圍第2項之半導體積體電路裝置，其中進 一步包含： 第通孔，其係電性連接於前述單元内局部配線及前 述單元電晶體之源極/汲極區域之一方， 刖述第一通孔由與前述位元線相同的導體層構成。 如申請專利範圍第3項之半導體積體電路裝置，其中進 一步包含： 源極線，其係電性連接於前述單元電晶體之源極/汲 極區域之另一方；及 第一通孔’其係電性連接於前述第一通孔及前述單元 電晶體之源極/沒極區域之二方， 月’J述第二通孔由與前述源極線相同的導體層構成。 如申咕專利範圍第2項之半導體積體電路裝置，其中進 一步包含： 第一軛材，其係覆蓋前述寫入字元線之側面，並延伸 至該寫入字元線之下方。 6.如申請專利範圍第5項之半導體積體電路裝置，其中前 述第一軛材覆蓋前述寫入字元線之上面。 7·如申請專利範圍第6項之半導體積體電路裝置，其中前 $第一軛材中，延伸至前述寫入字元線之側面及該寫入 子元線下方之部分係絕緣物，覆蓋前述寫入字元線上面 之部分係導電物。 8·如申凊專利範圍第5項之半導體積體電路裝置，其中前 述第一軛材係導電物。 9.如申請專利範圍第8項之半導體積體電路裝置，其中進 一步包含： 絕緣層，其係設於前述第一軛材與前述單元内局部配 線之間。 10·如申請專利範圍第9項之半導體積體電路裝置，其中前 述單元内局部配線寬度與前述寫入字元線之寬度相等。 11·如申請專利範圍第5項之半導體積體電路裝置，其中前 述第一扼材係絕緣物。 12.如申凊專利範圍第u項之半導體積體電路裝置， 乂 、+、钕 + 六T刖 迷第一輛材接觸於前述單元内局部配線。 13·如申請專利範圍第9項之半導體積體電路裝置，复 述早70内局部配線寬度與前述寫入字元線之寬度相等。 -2-
    •如申請專利範圍第5項之半導體積體電路裝置，其中進 一步包含： 覆蓋前述位元線之底面及側面的第二軛材。 如申凊專利範圍第14項之半導體積體電路裝置，其中前 述第二軛材不與前述第一軛材接觸。 如申明專利範圍第15項之半導體積體電路裝置，其中進 一步包含： 層間％緣獏，其係設於前述單元内局部配線與前述位 元線之間， 刖述層間絕緣膜具有被夾在前述第二軛材與前述第 一軛材之間的部分。 如申請專利_第16項之半導體積體冑路裝置，其中前 述層間絕緣膜包含阻止層’其係含與該層間絕緣膜不同 之絕緣物， 月ϋ述阻止層配置於前述位元線上，且被 耗材與前述第一耗材之間。 引^第一 如申靖專利範圍第2項之半導體積體電路裝置，其中前 述磁性電阻元件之底面與前述位元線之上面位灰；同二 如申請專利範圍第2項之半導體積體電路裝置，其中前 ii磁f生電阻元件係隧道型磁性電阻元件。 一種半導體積體電路裝置，其包含： 位元線； 並與該位 寫入字元線，其係設於前述位元線之上方
    M4940 元線交叉；及 - 記憶體單元，其係包含設於前述位元線上，且配置於 前述寫入字元線之下方的磁性電阻元件。 21·如申請專利範圍第2〇項之半導體積體電路裝置，其中進 一步包含： 第一軛材’其係覆蓋前述寫入字元線之侧面，並延伸 至該寫入字70線之下方。 22·如申請專利範圍第21項之半導體積體電路裝置，其中前 述第一軛材覆蓋前述寫入字元線之上面。 23·如申請專利範圍第22項之半導體積體電路裝置，其中前 述第一軛材中，延伸至前述寫入字元線之側面及該寫入 字元線下方之部分係絕緣物，覆蓋前述寫入字元線上面 之部分係導電物。 24·如申請專利範圍第21項之半導體積體電路裝置，其中前 述第一輛材係導電物。 25·如申請專利範圍第21項之半導體積體電路裝置，其中前 述第一軛材係絕緣物。 26·如申請專利範圍第21項之半導體積體電路裝置，其中進 一步包含： 覆蓋前述位元線之底面及側面的第二軛材。 27·如申請專利範圍第26項之半導體積體電路裝置，其中前 述第二軛材不與前述第一軛材接觸。 28·如申請專利範圍第27項之半導體積體電路裝置，其中進 一步包含： -4-
    層間絕緣獏，其係設於前述單元内.局部配線與前述位 元線之間， 前述層間絕緣膜具有被夾在前述第二軛材與前述第 一輕材之間的部分。 如申請專利範圍第28項之半導體積體電路裝置，其中矿 述層間絕緣膜包含阻止層，其係含與該層間絕緣膜不= 之絕緣物， 、 ° 前述阻止層配置於前述位元線上，且被夾在前述第二 軏材與前述第一輛材之間。 如申請專利範圍第20項之半導體積體電路裝置，其中前 述磁性電阻元件之底面與前述位元線之上面位於同一 平面上。 如申請專利範圍第20項之半導體積體電路裝置，其中前 述磁性電阻元件係隧道型磁性電阻元件。 種半導體積體電路裝置之製造方法，其包含： 在半導體基板上形成單元電晶體； 形成連接於前述單元電晶體之源極/汲極區域之一方 的第一通孔、及連接於前述單元電晶體之源極/汲極區域 之另一方的源極線； 形成連接於位元線及前述第一通孔的第二通孔； 在則述位元線上形成磁性電阻元件； 在則述磁性電阻元件上形成連接於該磁性電阻元件 及則述第二通孔的單元内局部配線；及 在前述單元内局部配線之上方形成寫入字元線。 一種半導體積體電路裝置之製造方法，其包含： 在半導體基板上形成單元電晶體； 形成連接於前述單元電晶體之源極/汲極區域之一方 的第一通孔、及連接於前述單元電晶體之源極/汲極區域 之另一方的源極線； 形成藉由第一軛材覆蓋其底面及側面之位元線；及連 接於前述第一通孔，並且藉由前述第一軛材覆蓋其底面 及側面之第二通孔； 在前述位元線上形成磁性電阻元件； j前述磁性電阻元件上形成連接於該磁性電阻元件 及刚述第一通孔的單元内局部配線； 在前述單元内局部配線之上方形成寫入字元線；及 形成覆蓋前述寫入字元線之至少側面及前述磁性電 阻元件之側面的第二軛材。 一種半導體積體電路裝置之製造方法，其包含： 在半導體基板上形成單元電晶體； 形成連接於前述單元電晶體之源極/汲極區域之一方 的第通孔、及連接於前述單元電晶體之源極/汲極區域 之另一方的源極線； 形成藉由第一軛材覆蓋其底面及側面之位元線；及連 接於前述第一通孔，並且藉由前述第一軛材覆蓋其底面 及側面之第二通孔； 在前述位元線上形成磁性電阻元件； 形成使前述磁性電阻元件之上面露出，並且具有與前
    述第一通孔之接點的第一層間絕緣膜； f前述磁性電阻元件上形成連接於該磁性電阻元件 及前述接點的單元内局部配線； 在前述單元内局部配線上形成第二層間絕緣膜； 在前述第二層間絕緣膜上形成寫入字元線； 除前述寫入字元線下之外，除去至前述第二層間絕緣 膜及前述第一層間絕緣膜的中途；及 ▲於别述寫入字疋線之至少側面上、前述第二層間絕緣 膜之側面上、及前述第—層間絕緣膜之側面上形成第二 輕材。 一種半導體積體電路裝置之製造方法，其包含： 在半導體基板上形成單元電晶體； 形成連接於前述單元電晶體之源極/汲極區域之一方 的第一通孔、及連接於前述單元電晶體之源極/汲極區域 之另一方的源極線； 形成藉由第一軛材覆蓋其底面及側面之位元線；及連 接於刖述第一通孔，並且藉由前述第一軛材覆蓋其底面 及側面之第二通孔； 在前述位元線上形成磁性電阻元件； 形成使前述磁性電阻元件之上面露出，並且具有與前 述第一通孔之接點，且包含阻止層的第一層間絕緣膜； 在刖述磁性電阻元件上形成連接於該磁性電阻元件 及前述接點的單元内局部配線； 在刚述單元内局部配線上形成第二層間絕緣膜； 在前述第二層間絕緣膜上形成寫入字元線； 除前述寫入字元線下之外，除去前述第二層間絕緣膜 及前述第一層間絕緣膜至前述阻止層露出；及 於前述寫入字元線之至少側面上、前述第二層間絕緣 膜之側面上、及前述第一層間絕緣膜之側面上形成第二 軛材。 一種半導體積體電路裝置之製造方法，其包含： 在半導體基板上形成單元電晶體； 形成連接於前述單元電晶體之源極/汲極區域之一方 的第一通孔、及連接於前述單元電晶體之源極/汲極區域 之另一方的源極線； 形成藉由第一輕材覆蓋其底面及側面之位元線；及連 接於前述第一通1，並且藉由前述第-軛材覆蓋其底面 及側面之第二通孔； 在刖述位元線上形成磁性電阻元件； .形成使前述磁性電阻元件之上面露出，並且具有與前 述第一通孔之接點的第一層間絕緣膜； 在前述磁性電阻元件上形成連接於該磁性電阻元件 及前述接點的單元内局部配線； 在引述單元内局部配線之上方，形成具有配線溝渠之 第一層間絕緣膜，該配線溝渠具有對應於寫入字元 圖案； 在2述配線溝渠内形成寫入字元線； 除則述寫入字元線下之外，除去至前述第二層間絕緣 584940 膜及前述第一層間絕緣膜的中途；及 於别述寫入字元線之至少側面上、前述第二層間絕緣 膜之側面1、及#述第-層間絕緣膜之側面上形成第二 輛材。 37. 一種半導體積體電路裝置之製造方法，其包含： 在半導體基板上形成單元電晶體； 形成連接於前述單元電晶體之源極/汲極區域之一方 的第一通孔、及連接於前述單元電晶體之源極/汲極區域 之另一方的源極線； 形成藉由第一輛材覆蓋其底面及側面之位元線，·及連 接於前述第-通孔，並且藉由前述第一耗材覆蓋其底面 及側面之第二通孔； 在前述位元線上形成磁性電阻元件； 形成使前述磁性電阻元件之上面露出，並且具有與前 述第二通孔之接點的第一層間絕緣膜； 在前述磁性電阻元件上形成第一導電層’其係且有連 接於該磁性電阻元件及前述接點，並μ著前述ς元線 之延伸方向的細縫； 在前述第一導電層上形成第二層間絕緣獏； 在刖述第二層間絕緣膜上形成寫入字元線； 除去至前述第一導電層、 間絕緣膜的中途，形成單 除前述寫入字元線下之外， 第二層間絕緣膜及前述第一層 元内局部配線；及 則述單元内局部配 於前述寫入字元線之至少側面上 584940
    線之側面上、前述第二層間絕緣膜之側面上、及前述第 一層間絕緣膜之側面上形成第二軛材。 38. 一種半導體積體電路裝置之製造方法，其包含： 在半導體基板上形成單元電晶體及周邊電路電晶體； 形成連接於前述單元電晶體之源極/汲極區域之一方 的第一通孔、連接於前述單元電晶體之源極/汲極區域之 至少一方的源極線、及連接於前述周邊電路電晶體之源 極/汲極區域之一方的第二通孔； 2成藉由第一軛材覆蓋其底面及側面之位元線、連接 於則述第一通孔，並且藉由前述第一軛材覆蓋其底面及 側面之第二通孔、及連接於前述第二通孔，並且藉由前 述第一軛材覆蓋其底面及側面之第四通孔； 在則述位元線上形成磁性電阻元件； 元成使則述磁性電阻元件之上面露出，並且具有與前 述第二通孔之接點的第一層間絕緣膜； 在則述磁性電阻元件上形成連接於該磁性電阻元件 及前述接點的單元内局部配線； 在前述單元内局部配線上形成第二層間絕緣獏； a在則述第二層間絕緣膜上形成寫入字元線及連接於 則述第四通孔的周邊電路配線； 除則述寫入字元線下及前述周邊電路電晶體上之外 ’除去至前述第二層間絕緣膜及前述第一層間絕緣獏的 中途；及 ' 於則述寫入字元線之至少側面上、前述第二層間絕緣 •10- 584940
    膜之側面上、及前述第一層間絕緣膜·之側面上形成第二 輛材。
    -11 -
TW091122835A 2002-01-22 2002-10-03 Semiconductor integrated circuit device and the manufacturing method thereof TW584940B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002012640 2002-01-22
JP2002183983A JP4053825B2 (ja) 2002-01-22 2002-06-25 半導体集積回路装置

Publications (1)

Publication Number Publication Date
TW584940B true TW584940B (en) 2004-04-21

Family

ID=26625590

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091122835A TW584940B (en) 2002-01-22 2002-10-03 Semiconductor integrated circuit device and the manufacturing method thereof

Country Status (6)

Country Link
US (2) US6958932B2 (zh)
EP (1) EP1329950A3 (zh)
JP (1) JP4053825B2 (zh)
KR (1) KR100550506B1 (zh)
CN (1) CN100476991C (zh)
TW (1) TW584940B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3898556B2 (ja) 2002-04-22 2007-03-28 株式会社東芝 磁気ランダムアクセスメモリ
JP4322481B2 (ja) * 2002-08-12 2009-09-02 株式会社東芝 半導体集積回路装置
KR100481876B1 (ko) * 2003-02-20 2005-04-11 삼성전자주식회사 자기 터널 접합을 구비하는 자기 메모리 및 그 제조 방법
US7067866B2 (en) * 2003-03-31 2006-06-27 Applied Spintronics Technology, Inc. MRAM architecture and a method and system for fabricating MRAM memories utilizing the architecture
US7183130B2 (en) * 2003-07-29 2007-02-27 International Business Machines Corporation Magnetic random access memory and method of fabricating thereof
US7310265B2 (en) * 2003-10-14 2007-12-18 Agency For Science, Technology And Research Magnetic memory device
KR100634501B1 (ko) 2004-01-29 2006-10-13 삼성전자주식회사 자기 메모리 소자 및 그 제조방법
US7344896B2 (en) * 2004-07-26 2008-03-18 Infineon Technologies Ag Ferromagnetic liner for conductive lines of magnetic memory cells and methods of manufacturing thereof
US20060022286A1 (en) * 2004-07-30 2006-02-02 Rainer Leuschner Ferromagnetic liner for conductive lines of magnetic memory cells
JP4560025B2 (ja) * 2006-09-29 2010-10-13 株式会社東芝 磁気ランダムアクセスメモリ及びその製造方法
KR100829361B1 (ko) * 2006-12-26 2008-05-13 동부일렉트로닉스 주식회사 자기 메모리 소자의 제조방법
JP2008227009A (ja) 2007-03-09 2008-09-25 Toshiba Corp 磁気ランダムアクセスメモリ、その書き込み方法及びその製造方法
US7911830B2 (en) * 2007-05-17 2011-03-22 Integrated Magnetoelectronics Scalable nonvolatile memory
KR100944605B1 (ko) * 2007-12-24 2010-02-25 주식회사 동부하이텍 반도체 소자
US7782660B2 (en) * 2008-03-20 2010-08-24 International Business Machines Corporation Magnetically de-coupling magnetic memory cells and bit/word lines for reducing bit selection errors
JP2010212661A (ja) * 2009-02-13 2010-09-24 Fujitsu Ltd 磁気ランダムアクセスメモリ
JP5483281B2 (ja) * 2010-03-31 2014-05-07 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置アセンブリ
CN114361201A (zh) * 2020-10-13 2022-04-15 联华电子股份有限公司 半导体装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5902690A (en) * 1997-02-25 1999-05-11 Motorola, Inc. Stray magnetic shielding for a non-volatile MRAM
US5784311A (en) * 1997-06-13 1998-07-21 International Business Machines Corporation Two-device memory cell on SOI for merged logic and memory applications
US5956267A (en) * 1997-12-18 1999-09-21 Honeywell Inc Self-aligned wordline keeper and method of manufacture therefor
DE19836567C2 (de) * 1998-08-12 2000-12-07 Siemens Ag Speicherzellenanordnung mit Speicherelementen mit magnetoresistivem Effekt und Verfahren zu deren Herstellung
US5940319A (en) * 1998-08-31 1999-08-17 Motorola, Inc. Magnetic random access memory and fabricating method thereof
US5995417A (en) * 1998-10-20 1999-11-30 Advanced Micro Devices, Inc. Scheme for page erase and erase verify in a non-volatile memory array
JP2000132961A (ja) * 1998-10-23 2000-05-12 Canon Inc 磁気薄膜メモリ、磁気薄膜メモリの読出し方法、及び磁気薄膜メモリの書込み方法
US6188105B1 (en) * 1999-04-01 2001-02-13 Intersil Corporation High density MOS-gated power device and process for forming same
JP3868699B2 (ja) 2000-03-17 2007-01-17 株式会社東芝 磁気メモリ装置
JP3913971B2 (ja) 1999-12-16 2007-05-09 株式会社東芝 磁気メモリ装置
KR100418537B1 (ko) 1999-12-16 2004-02-11 가부시끼가이샤 도시바 자기 메모리 장치
JP2001217398A (ja) * 2000-02-03 2001-08-10 Rohm Co Ltd 強磁性トンネル接合素子を用いた記憶装置
US6211090B1 (en) * 2000-03-21 2001-04-03 Motorola, Inc. Method of fabricating flux concentrating layer for use with magnetoresistive random access memories
DE10113853B4 (de) * 2000-03-23 2009-08-06 Sharp K.K. Magnetspeicherelement und Magnetspeicher
JP4656720B2 (ja) * 2000-09-25 2011-03-23 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
JP2002208682A (ja) * 2001-01-12 2002-07-26 Hitachi Ltd 磁気半導体記憶装置及びその製造方法
JP2003151260A (ja) * 2001-11-13 2003-05-23 Mitsubishi Electric Corp 薄膜磁性体記憶装置
TW569442B (en) * 2001-12-18 2004-01-01 Toshiba Corp Magnetic memory device having magnetic shield layer, and manufacturing method thereof
JP2003197875A (ja) * 2001-12-28 2003-07-11 Toshiba Corp 磁気記憶装置
JP4157707B2 (ja) * 2002-01-16 2008-10-01 株式会社東芝 磁気メモリ
TWI266443B (en) * 2002-01-16 2006-11-11 Toshiba Corp Magnetic memory
US6548849B1 (en) * 2002-01-31 2003-04-15 Sharp Laboratories Of America, Inc. Magnetic yoke structures in MRAM devices to reduce programming power consumption and a method to make the same
US6912152B2 (en) * 2002-02-22 2005-06-28 Kabushiki Kaisha Toshiba Magnetic random access memory
US6873023B2 (en) * 2002-04-18 2005-03-29 Kabushiki Kaisha Toshiba Magnetic random access memory
US6780653B2 (en) * 2002-06-06 2004-08-24 Micron Technology, Inc. Methods of forming magnetoresistive memory device assemblies
US6806523B2 (en) * 2002-07-15 2004-10-19 Micron Technology, Inc. Magnetoresistive memory devices
US6770491B2 (en) * 2002-08-07 2004-08-03 Micron Technology, Inc. Magnetoresistive memory and method of manufacturing the same
US6740948B2 (en) * 2002-08-30 2004-05-25 Hewlett-Packard Development Company, L.P. Magnetic shielding for reducing magnetic interference
JP3866641B2 (ja) * 2002-09-24 2007-01-10 株式会社東芝 磁気記憶装置およびその製造方法
JP3906139B2 (ja) * 2002-10-16 2007-04-18 株式会社東芝 磁気ランダムアクセスメモリ
US6759297B1 (en) * 2003-02-28 2004-07-06 Union Semiconductor Technology Corporatin Low temperature deposition of dielectric materials in magnetoresistive random access memory devices
JP3831353B2 (ja) * 2003-03-27 2006-10-11 株式会社東芝 磁気ランダムアクセスメモリ

Also Published As

Publication number Publication date
JP4053825B2 (ja) 2008-02-27
CN1434455A (zh) 2003-08-06
US20030137028A1 (en) 2003-07-24
US20050274984A1 (en) 2005-12-15
EP1329950A3 (en) 2007-10-10
US6958932B2 (en) 2005-10-25
CN100476991C (zh) 2009-04-08
KR20030063091A (ko) 2003-07-28
EP1329950A2 (en) 2003-07-23
KR100550506B1 (ko) 2006-02-13
JP2003289135A (ja) 2003-10-10

Similar Documents

Publication Publication Date Title
TW584940B (en) Semiconductor integrated circuit device and the manufacturing method thereof
JP4186046B2 (ja) Ｍｒａｍ電極用保護構造
JP5642557B2 (ja) メモリセルおよびメモリセルの磁気トンネル接合（ｍｔｊ）の形成方法
TWI282162B (en) Magnetic yoke structures in MRAM devices to reduce programming power consumption and a method to make the same
US7247506B2 (en) Method for producing magnetic memory device
EP1248305A2 (en) Method of forming magnetic memory
JP4583997B2 (ja) 磁気メモリセルアレイおよびその製造方法
JP2003347521A (ja) 磁気抵抗ｒａｍ及びその製造方法
JP2006523963A (ja) 磁気抵抗ランダムアクセスメモリ装置及びその製造方法
JP2003243630A (ja) 磁気メモリ装置およびその製造方法
US6855563B2 (en) Method of manufacturing a tunnel magneto-resistance based magnetic memory device
TWI814942B (zh) 半導體元件及其製作方法
TWI236172B (en) Magnetic memory device and manufacturing method of magnetic memory device
JP2012069630A (ja) 半導体装置およびその製造方法
JP2003249630A (ja) 磁気記憶装置及びその製造方法
JP2004055918A (ja) 磁気記憶装置及びその製造方法
CN113809117A (zh) 半导体元件及其制作方法
JP2005260083A (ja) 磁気ランダムアクセスメモリ
TWI793612B (zh) 磁穿隧接面記憶裝置及其形成方法、記憶裝置的形成方法
JP2003258207A (ja) 磁気ランダムアクセスメモリおよびその動作方法およびその製造方法
JP2005294723A (ja) 磁気記憶装置および磁気記憶装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees