JP2003258207A - 磁気ランダムアクセスメモリおよびその動作方法およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ＭＲＡＭにおいて、エレクトロマイグレーシ
ョンによる配線の劣化を防ぐとともに信号の書き込み時
の消費電力の低減を図る。 【解決手段】 第１の磁気抵抗素子９５を有する記憶セ
ル３と、第２の磁気抵抗素子９６を有するもので記憶セ
ル３に隣接する参照セル５とを備えた磁気ランダムアク
セスメモリ１において、第１の磁気抵抗素子９５の下方
側を通る第１の書き込み用ワード線７１と、第２の磁気
抵抗素子９６の上方側を通る第２の書き込み用ワード線
７７と、第１の磁気抵抗素子９５と第２の磁気抵抗素子
９６との間を通りかつ第１の書き込み用ワード線７１と
第２の書き込み用ワード線７７とを接続する共通書き込
み用ワード線７４とを備えたものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、磁気ランダムアク
セスメモリおよびその動作方法およびその製造方法に関
し、詳しくは磁気抵抗素子とセンス線、ワード線の配置
に特徴を有する磁気ランダムアクセスメモリおよびその
動作方法およびその製造方法に関する。

【０００２】

【従来の技術】従来の記憶セル、参照セルを用いた磁気
ランダムアクセスメモリ（以下、ＭＲＡＭという、ＭＲ
ＡＭはMagnetic Random Access Memoryの略）を図６の
概略構成断面図によって接合する。

【０００３】図６に示すように、シリコン基板２１１の
第１のセル（以下記憶セル２０３という）の形成領域に
は、読み出し用トランジスタ２３１が形成されていて、
同シリコン基板２１１の第２のセル（以下参照セル２０
５という）の形成領域には、読み出し用トランジスタ２
５１が形成されている。

【０００４】上記記憶セル２０３の読み出し用トランジ
スタ２３１は、上記シリコン基板２１１上にゲート絶縁
膜２１２を介してｘ軸方向にそって形成された読み出し
用ワード線（ゲート）２３３とその両側の上記シリコン
基板２１１に形成されたソース・ドレイン領域２３４、
２３５とから構成されている。また、上記参照セル２５
の読み出し用トランジスタ２５１は、上記シリコン基板
２１１上にゲート絶縁膜２１２を介してｘ軸方向にそっ
て形成された読み出し用ワード線（ゲート）２５３とそ
の両側の上記シリコン基板２１１に形成されたソース・
ドレイン領域２５４、２５５とから構成されている。

【０００５】上記各読み出し用トランジスタ２３１、２
５１を覆う状態に絶縁膜２１３が形成されている。この
絶縁膜２１３には、上記ソース・ドレイン領域２３４、
２３５、２５４、２５５に接続するコンタクト２３６、
２３７、２５６、２５７が形成されている。また、上記
絶縁膜２１３上には、それぞれのコンタクト２３６、２
３７、２５６、２５７に接続する読み出し用ビット線２
３８、２３９、２５８、２５９がｘ軸方向にそって形成
されている。さらに各読み出し用ビット線２３８、２３
９、２５８、２５９を覆う状態に絶縁膜２１４が形成さ
れていて、その表面は平坦化されている。

【０００６】上記絶縁膜２１４上には、ｘ軸方向にそっ
て、記憶セル２０３の第１の書き込み用ワード線２７１
と参照セル２０５の第２の書き込み用ワード線２７２が
形成されている。さらに絶縁膜２１４上には、第１、第
２の書き込み用ワード線２７１、２７２を覆う第１の絶
縁膜２１５が形成され、その表面は平坦化されている。

【０００７】上記第１の絶縁膜２１５および絶縁膜２１
４には、上記読み出し用ビット線２３８（２３９）、２
５９（２５８）に接続するコンタクト２４０、２６０が
形成されている。

【０００８】上記第１の絶縁膜２１５上には、上記記憶
セル２０３における上記第１の書き込み用ワード線２７
１上方における第１の磁気トンネル接合（ＭＴＪ）素子
が形成される領域より上記コンタクト２４０に接続する
ように、プレート電極２９１ａが形成されている。ま
た、第１のＭＴＪ素子が形成される領域より所定の間隔
を設けて第２の磁気トンネル接合（ＭＴＪ）素子が形成
される領域よりコンタクト２６０に接続するように、プ
レート電極２９１ｂが形成されている。

【０００９】上記記憶セル２０３における上記第１の書
き込み用ワード線２７１上方のプレート電極２９１ａ上
には第１のＭＴＪ素子２９５が形成されている。この第
１の磁気抵抗素子２９５は、具体的には、例えば磁化固
定層２９２、トンネルバリア層２９３、記憶層２９４を
積層してなるを積層したものからなる。また、上記参照
セル２０５の上記プレート電極２９１ｂ上には第２のＭ
ＴＪ素子２９６が形成されている。この第２のＭＴＪ素
子２９６は、第１のＭＴＪ素子２９５と同様の構成から
なる。

【００１０】上記第１の絶縁膜２１５上には、上記第
１、第２のＭＴＪ素子２９５、２９６の上面を露出する
状態で上記第１、第２のＭＴＪ素子２９５、２９６を埋
め込むように第２の絶縁膜２１６が形成されていて、そ
の表面は平坦化されている。

【００１１】上記第２の絶縁膜２１６の表面には、上記
第１、第２のＭＴＪ素子２９５、２９６の上面に接続す
る第１の書き込み用ビット線２９７がｘ軸方向に沿って
形成されている。すなわち、第１、第２の書き込み用ワ
ード線２７１、２７２と平面視的に交差するように書き
込み用ビット線２９７が形成されている。

【００１２】

【発明が解決しようとする課題】しかしながら、前記図
６に示すように、それぞれの第１、第２の書き込み用ワ
ード線２７１、２７２と書き込み用ビット線２９７との
交点に一つの記憶セル２０３のＭＴＪ素子２９５または
一つの参照セル２５１のＭＴＪ素子２９６を配したメモ
リアレイを有するＭＲＡＭ回路２０１は、信号の書き込
み時に記憶セル２０３と参照セル２０５とに別々の電流
を流す第１、第２の書き込み用ワード線２７１、２７２
がそれぞれに必要なため、消費電力が大きくなるという
課題を有している。また、ＭＴＪ素子２９５の上部電極
である記録層２９４の磁化方向を変えるためには、書き
込み用ビット線２９７と第１の書き込み用ワード線２７
１とに大電流を流すことで強い磁場を発生させる必要が
あり、また同様に、ＭＴＪ素子２９６の上部電極である
記録層２９４の磁化方向を変えるためには、書き込み用
の上記書き込み用ビット線２９７と第２の書き込み用ワ
ード線２７２とに大電流を流すことで強い磁場を発生さ
せる必要があり、エレクトロマイグレーションによる配
線の劣化や消費電力が大きくなるという課題を有してい
る。

【００１３】

【課題を解決するための手段】本発明は、上記課題を解
決するためになされた磁気ランダムアクセスメモリおよ
びその動作方法およびその製造方法である。

【００１４】本発明の磁気ランダムアクセスメモリは、
第１の磁気抵抗素子を有する第１のセルと、第２の磁気
抵抗素子を有するもので前記第１のセルに隣接する第２
のセルとを備えた磁気ランダムアクセスメモリにおい
て、前記第１の磁気抵抗素子の下方側を通る第１の書き
込み用ワード線と、前記第２の磁気抵抗素子の上方側を
通る第２の書き込み用ワード線と、前記第１の磁気抵抗
素子と前記第２の磁気抵抗素子との間を通りかつ前記第
１の書き込み用ワード線と前記第２の書き込み用ワード
線とを接続する共通書き込み用ワード線とを備えたもの
である。

【００１５】上記磁気ランダムアクセスメモリでは、信
号の読み取り感度が高い第１のセル（例えば記憶セル）
と第２のセル（例えば参照セル）とを有し、書き込み用
ワード線と書き込み用ビット線との平面視的な交点に、
第１のセル（記憶セル）と第２のセル（参照セル）とが
共通書き込み用ワード線を挟むようにかつ対になるよう
に配置されていることから、１本の書き込み用ワード線
で第１のセル（記憶セル）と第２のセル（参照セル）と
に同時に信号を書き込むことが可能になる。そのため、
従来の信号書き込み時における、それぞれのセルに対応
して配置されたワード線に電流を流す必要は無く、低消
費電力化が図れる。

【００１６】また、第１のセル（記憶セル）と第２のセ
ル（参照セル）とに挟まれた共通書き込み用ワード線に
よって、第１のセル（記憶セル）の磁気抵抗素子の例え
ば下部に配置した第１の書き込み用ワード線と、第２の
セル（参照セル）の磁気抵抗素子の例えば上部に配置し
た第２の書き込み用ワード線とが接続されていることか
ら、共通書き込み用ワード線が書き込み用ワード線全体
をつなぐ構造となっている。このような構造を取ること
により、上記第１のセル（記憶セル）、第２のセル（参
照セル）のそれぞれの磁気抵抗素子は、書き込み用ワー
ド線によって一部が囲まれることになり、より少ない電
流で書き込み時の磁場が強められ、低消費電力化が図れ
る。よって、一つのアドレスに対して、第１のセル（記
憶セル）、第２のセル（参照セル）の二つのセルを配置
することで、信号の読み取り感度を高くする構造を取り
つつ、また書き込み用ワード線を第１のセル（記憶セ
ル）および第２のセル（参照セル）によって挟むととも
に、第１のセル（記憶セル）および第２のセル（参照セ
ル）を対に配置することで、低消費電力化を両立させる
ことができる。

【００１７】本発明の磁気ランダムアクセスメモリの動
作方法は、上部に第１の書き込み用ビット線が接続され
た第１の磁気抵抗素子を有する第１のセルと、上部に第
２の書き込み用ビット線が接続された第２の磁気抵抗素
子を有するもので前記第１のセルに隣接する第２のセル
とを備えた磁気ランダムアクセスメモリにおいて、前記
第１の磁気抵抗素子の下方側を通るとともに前記第１の
書き込み用ビット線と平面視的に交差する第１の書き込
み用ワード線と、前記第２の磁気抵抗素子の上方側を通
るとともに前記第２の書き込み用ビット線と平面視的に
交差する第２の書き込み用ワード線と、前記第１の磁気
抵抗素子と前記第２の磁気抵抗素子との間を通りかつ前
記第１の書き込み用ワード線と前記第２の書き込み用ワ
ード線とを接続する共通書き込み用ワード線とを備えた
磁気ランダムアクセスメモリの動作方法であって、書き
込み時に選択された書き込み用ビット線と書き込み用ワ
ード線とに所定の電流を流し、前記選択された書き込み
用ビット線と前記選択された書き込み用ワード線との平
面視的交点において前記選択された書き込み用ビット線
に接続された磁気抵抗素子と前記共通書き込み用ワード
線を挟んで対向する前記磁気抵抗素子とに、同時にお互
いに異なった情報を書き込むという動作方法である。

【００１８】上記磁気ランダムアクセスメモリの動作方
法では、信号を書き込むアドレスに対応した記憶セルと
参照セルに接続された第１、第２の書き込み用ビット線
と書き込み用ワード線に対応する所望の電流を流して書
き込みに必要な磁場を発生させる。第１、第２の書き込
み用ビット線に対しては同方向の電流を流す。また書き
込み用ワード線に対しては書き込む信号の０，１のどち
らかに対応した方向の電流を流す。記憶セルと参照セル
のそれぞれのＭＴＪ素子における第１、第２の書き込み
用ビット線が発生する磁場方向に対して、書き込み用ワ
ード線は垂直に磁場を発生させることで信号を書き込む
アドレスのみに書き込みを行うことができる。

【００１９】本発明の構成のＭＲＡＭの場合、共通書き
込み用ワード線に電流を流すことによって、記憶セルと
参照セルとの各磁気抵抗素子（例えばＭＴＪ素子）に磁
場が発生するため、記憶セルおよび参照セルの両方に同
時に書き込みを行うことができる。また書き込み用ワー
ド線は、共通書き込み用ワード線だけではなく、第１の
磁気抵抗素子の下方における第１の書き込み用ワード線
および第２の磁気抵抗素子上方における第２の書き込み
用ワード線によっても、上記第１、第２の磁気抵抗素子
に対して磁場を発生させることができるため、より少な
い電流で強い磁場を発生させることができる。

【００２０】上記書き込み動作によって、記憶セルおよ
び参照セルでは、一方の磁気抵抗素子（例えば第１の磁
気抵抗素子）の磁化固定層と記憶層の磁化方向が同方向
になり、他方の磁気抵抗素子（例えば第２の磁気抵抗素
子）の磁化固定層と記憶層の磁化方向が反対方向にな
る。このように記憶セルと参照セルの各磁気抵抗素子の
特性をお互いに逆の状態にすることで、記憶セルと参照
セルを１，０もしくは０，の信号に対応させている。

【００２１】次に、信号読み取り動作について説明す
る。信号を読み出すアドレスに対応した記憶セルと参照
セルに接続された第１、第２の書き込み用ビット線に電
流を流し、書き込み用ビット線に対応する読み出し用ワ
ード線を動作させることで、お互いに異なった信号が保
持された記憶セルおよび参照セルから読み出し用ビット
線を通して信号が取り出され、例えば周辺回路において
両方のセルからの信号差が増幅される。このように記憶
セルと参照セルとから読み出されたそれぞれの信号レベ
ルが小さくても信号差を増幅させるのでノイズマージン
が大きくなる。

【００２２】本発明に係る磁気ランダムアクセスメモリ
の第１の製造方法は、第１の磁気抵抗素子を有する第１
のセルと、第２の磁気抵抗素子を有する第２のセルとを
備えた磁気ランダムアクセスメモリの製造方法であっ
て、少なくとも表面が絶縁性の基板上に第１の書き込み
用ワード線を形成する工程と、前記第１の書き込み用ワ
ード線を覆う状態に第１の絶縁膜を形成する工程と、前
記第１の書き込み用ワード線上に前記第１の絶縁膜上に
前記第１のセルの磁気抵抗素子を形成するとともに、前
記第１のセルの磁気抵抗素子と所望の間隔を設けて前記
第１の絶縁膜上に前記第２のセルの磁気抵抗素子を形成
する工程と、前記第１のセルおよび前記第２のセルの各
磁気抵抗素子を覆う第２の絶縁膜を形成する工程と、前
記絶縁膜上に前記第１の書き込み用ワード線に平面視的
に交差するもので前記第１のセルの磁気抵抗素子上部に
接続する第１の書き込み用ビット線を形成するととも
に、前記第１の書き込み用ビット線と並設するものでか
つ前記第２のセルの磁気抵抗素子上部に接続する第２の
書き込み用ビット線を形成する工程と、前記第１の書き
込み用ビット線と前記第２の書き込み用ビット線とを覆
う第３の絶縁膜を形成する工程と、前記第１のセルの磁
気抵抗素子と前記第２のセルの磁気抵抗素子との間に前
記第３乃至第１の絶縁膜を介して前記第１の書き込み用
ワード線と接続する共通書き込み用ワード線を形成する
工程と、前記第２のセルの書き込み用ビット線上部側に
前記第３の絶縁膜により所望の間隔を設けて前記共通書
き込み用ワード線と接続する第２の書き込み用ワード線
を形成する工程とを備えた製造方法である。

【００２３】上記磁気ランダムアクセスメモリの第１の
製造方法では、第１の書き込み用ワード線上に第１の絶
縁膜により所望の間隔を設けて第１のセルの磁気抵抗素
子を形成することから、第１の書き込み用ワード線によ
り第１のセル（記憶セル）の磁気抵抗素子に磁場が印加
される。また、第１のセルの磁気抵抗素子と所望の間隔
を設けて第２のセルの磁気抵抗素子を形成した後、第１
のセルの磁気抵抗素子と第２のセルの磁気抵抗素子との
間に第２、第３の絶縁膜を形成し、第３乃至第１の絶縁
膜を介して第１の書き込み用ワード線と接続する共通書
き込み用ワード線を形成することから、共通書き込み用
ワード線によって、第１のセルの磁気抵抗素子と第２の
セルの磁気抵抗素子とに同時に所望の磁場を与えるもの
となる。さらに、第２のセルの磁気抵抗素子上部側に第
３の絶縁膜により所望の間隔を設けて共通書き込み用ワ
ード線と接続する第２の書き込み用ワード線を形成する
ことから、第２の書き込み用ワード線により第２のセル
（記憶セル）の磁気抵抗素子に磁場が印加される。

【００２４】また、上記説明したように、第１の書き込
み用ワード線、共通書き込み用ワード線および第２の書
き込み用ワード線が接続されていて、ワード線全体をつ
なぐ構造を取ることにより、上記第１のセル（記憶セ
ル）および第２のセル（参照セル）のそれぞれの磁気抵
抗素子はワード線によって一部が囲まれるように形成さ
れる。このことから、より少ない電流で書き込み時の磁
場が強められ、低消費電力化が図れる。それとともに、
エレクトロマイグレーションによる劣化の抑制が図れ
る。よって、一つのアドレスに対して、記憶セル、参照
セルの二つのセルを配置することで、信号の読み取り感
度を高くする構造を取りつつ、また記憶セルと参照セル
との間に共通書き込み用ワード線が形成されることか
ら、前記第１のセルの磁気抵抗素子と前記第２のセルの
磁気抵抗素子とに同時に所望の磁場を与えるものとな
る。さらに記憶セルと参照セルとが共通書き込み用ワー
ド線を挟んで対に配置されることから、低消費電力化を
両立させることができる。

【００２５】このように、信号の読み取り感度が高い第
１のセル（記憶セル）および第２のセル（参照セル）を
有するＭＲＡＭにおいて、ビット線に直交するように、
対に配置させた第１のセル（記憶セル）および第２のセ
ル（参照セル）の磁気抵抗素子間に共通書き込み用ワー
ド線を形成することで、１本のワード線で第１のセル
（記憶セル）と第２のセル（参照セル）とに同時に信号
を書き込むことが可能になる。そのため、従来の信号書
き込み時における、それぞれのセルに対応して配置され
たワード線に電流を流す必要は無く、低消費電力化が図
れる。

【００２６】本発明に係る磁気ランダムアクセスメモリ
の第２の製造方法は、前記第１の製造方法において、共
通書き込み用ワード線と第２の書き込み用ワード線と同
時に形成する製造方法であって、第３の絶縁膜を形成す
る工程までは前記第１の製造方法と同様の工程を行う。
すなわち、第３の絶縁膜を形成した後、前記第１のセル
の磁気抵抗素子と前記第２のセルの磁気抵抗素子との間
の前記第３乃至第１の絶縁膜に前記第１の書き込み用ワ
ード線と接続する共通書き込み用ワード線を形成すると
同時に、前記第２の書き込み用ビット線と交差するもの
で前記第２のセルの磁気抵抗素子上部側に前記第３の絶
縁膜により所望の間隔を設けて前記共通書き込み用ワー
ド線と連続する第２の書き込み用ワード線を形成する工
程を備えた製造方法である。

【００２７】上記磁気ランダムアクセスメモリの第２の
製造方法では、前記第１の製造方法と同様の作用が得ら
れる。さらに、第２の製造方法では、共通書き込み用ワ
ード線を形成すると同時に第２の書き込み用ワード線を
形成することから、第１の製造方法よりも製造工程が削
減される。

【００２８】

【発明の実施の形態】本発明の磁気ランダムアクセスメ
モリ（以下ＭＲＡＭという）に係る第１の実施の形態
を、図１の（１）の概略構成断面図および（２）のレイ
アウト図によって説明する。なお、本図面（１）では、
紙面垂直方向をｘ軸とし、ｙ軸、ｚ軸を図示したように
設定した。

【００２９】図１に示すように、シリコン基板１１の第
１のセル（以下記憶セル３という）の形成領域には、読
み出し用トランジスタ３１が形成されていて、同シリコ
ン基板１１の第２のセル（以下参照セル５という）の形
成領域には、読み出し用トランジスタ５１が形成されて
いる。

【００３０】上記記憶セル３の読み出し用トランジスタ
３１は、上記シリコン基板１１上にゲート絶縁膜１２を
介してｘ軸方向にそって形成された読み出し用ワード線
（ゲート）３３とその両側の上記シリコン基板１１に形
成されたソース・ドレイン領域３４、３５とから構成さ
れている。また、上記参照セル５の読み出し用トランジ
スタ５１は、上記シリコン基板１１上にゲート絶縁膜１
２を介してｘ軸方向にそって形成された読み出し用ワー
ド線（ゲート）５３とその両側の上記シリコン基板１１
に形成されたソース・ドレイン領域５４、５５とから構
成されている。

【００３１】上記各読み出し用トランジスタ３１、５１
を覆う状態に絶縁膜１３が形成されている。この絶縁膜
１３には、上記ソース・ドレイン領域３４、３５、５
４、５５に接続するコンタクト３６、３７、５６、５７
が形成されている。また、上記絶縁膜１３上には、それ
ぞれのコンタクト３６、３７、５６、５７に接続する読
み出し用ビット線３８、３９、５８、５９がｘ軸方向に
そって形成されている。さらに各読み出し用ビット線３
８、３９、５８、５９を覆う状態に絶縁膜１４が形成さ
れていて、その表面は平坦化されている。このように、
表面が絶縁性の基板１０が構成されている。

【００３２】上記基板１０の絶縁膜１４上には、ｙ軸方
向にそって記憶セル３の第１の書き込み用ワード線７１
が形成されている。この第１の書き込み用ワード線７１
は、参照セル５にかからないように記憶セル３内に形成
されている。

【００３３】上記絶縁膜１４上には、上記第１の書き込
み用ワード線７１を覆う状態に第１の絶縁膜１５が形成
されている。この第１の絶縁膜１５の表面は平坦化され
ている。また、上記第１の絶縁膜１５は例えばＰ−ＴＥ
ＯＳ（Plasma tetra-ethoxysilane）で形成され、上記
第１の書き込み用ワード線７１上の厚さを例えば１００
ｎｍ〜２００ｎｍに設定した。

【００３４】上記第１の絶縁膜１５および絶縁膜１４に
は、上記読み出し用ビット線３９（３８）、５８（５
９）に接続するコンタクト４０、６０が形成されてい
る。

【００３５】上記第１の絶縁膜１５上には、上記記憶セ
ル３における上記第１の書き込み用ワード線７１上方に
おける第１の磁気抵抗素子が形成される領域より上記コ
ンタクト４０に接続するように、プレート電極９１ａが
形成されている。また、第１の磁気抵抗素子が形成され
る領域より所定の間隔を設けて第２の磁気抵抗素子が形
成される領域よりコンタクト６０に接続するように、プ
レート電極９１ｂが形成されている。

【００３６】上記記憶セル３における上記第１の書き込
み用ワード線７１上方におけるプレート電極９１ａ上に
は第１の磁気抵抗素子９５が形成されている。この第１
の磁気抵抗素子９５は、例えば磁気トンネル接合素子
（以下ＭＴＪ素子という、ＭＴＪはMagnetic Tunnel Ju
nctionの略）からなり、具体的には、磁化固定層９２、
トンネルバリア層９３、記憶層９４を積層したものから
なる。また、上記参照セル５の上記プレート電極９１ｂ
上には第２の磁気抵抗素子９６が形成されている。この
第２の磁気抵抗素子９６は、第１の磁気抵抗素子９５と
同様の構成のＭＴＪ素子からなる。なお、上記プレート
電極９１a、９１ｂは上記磁化固定層９２とバリア層と
反強磁性体層とで形成されていてもよい。また、上記記
憶層９４は記憶層とキャップ層（図示せず）とで形成さ
れてもよい。

【００３７】上記バリア層は、窒化チタン、タンタル、
窒化タンタルが用いられる。上記反強磁性体層は、例え
ば、鉄マンガン合金、ニッケルマンガン合金、白金マン
ガン合金、イリジウムマンガン合金もしくはロジウムマ
ンガン合金からなり、１０ｎｍ〜５０ｎｍの厚さに形成
されている。

【００３８】上記磁化固定層９２は、例えば、ニッケ
ル、鉄もしくはコバルト、またはそれらのうちの少なく
とも２種以上の合金からなる磁性体からなり、０．５ｎ
ｍ〜５ｎｍの厚さに形成されている。

【００３９】上記トンネルバリア層９３は、例えば、ア
ルミニウム酸化物、マグネシウム酸化物、シリコン酸化
物、アルミニウム窒化物、マグネシウム窒化物、シリコ
ン窒化物、アルミニウム酸窒化物、マグネシウム酸窒化
物もしくはシリコン酸窒化物からなり、０．５ｎｍ〜５
ｎｍの厚さに形成されている。

【００４０】上記キャップ層は上記バリア層と同様の材
料で形成される。上記記憶層９４は、例えば、ニッケ
ル、鉄もしくはコバルト、またはそれらのうちの少なく
とも２種以上の合金からなる磁性体からなり、０．５ｎ
ｍ〜５ｎｍの厚さに形成されている。

【００４１】上記第１の絶縁膜１５上には、上記第１、
第２の磁気抵抗素子９５、９６の上面を露出する状態で
上記第１、第２の磁気抵抗素子９５、９６を埋め込むよ
うに第２の絶縁膜１６が、例えば酸化シリコン、酸化ア
ルミニウム等の絶縁膜で形成されている。この第２の絶
縁膜１６の表面は平坦化されている。

【００４２】上記第２の絶縁膜１６の表面には、上記第
１の磁気抵抗素子９５の上面に接続する第１の書き込み
用ビット線９７がｘ軸方向に沿って形成されている。ま
た、第１の書き込み用ビット線９７と同様に、上記第２
の磁気抵抗素子９６の上面に接続する第２の書き込み用
ビット線９８がｘ軸方向に沿って形成されている。すな
わち、第１の書き込み用ワード線７１と平面視的に交差
するように第１の書き込み用ビット線９７が形成され、
以降で説明する第２の書き込み用ワード線７７と平面視
的に交差するように第２の書き込み用ビット線９８が形
成されている。

【００４３】さらに、上記第２の絶縁膜１６上には、上
記第１、第２の書き込み用ビット線９７、９８を覆う状
態に第３の絶縁膜１７が形成されている。この第３の絶
縁膜１７乃至上記第１の絶縁膜１５には、上記第１の書
き込み用ワード線７１に接続する共通書き込み用ワード
線７４が形成されている。この共通書き込み用ワード線
７４は、上記第３の絶縁膜１７乃至上記第１の絶縁膜１
５に形成されたもので第１の書き込み用ワード線７１に
到達する接続孔１８内に形成されている。いわゆるプラ
グ形状を成している。

【００４４】上記参照セル５の第２の磁気抵抗素子９６
上方における第３の絶縁膜１７上には、上記共通書き込
み用ワード線７４の上端部に接続する上記第２の書き込
み用ワード線７７がｙ軸方向にそって形成されている。
この第２の書き込み用ワード線７７と上記第２の磁気抵
抗素子９６の上面との距離が前記第１の書き込み用ワー
ド線７１と第１の磁気抵抗素子９５との距離と同等にな
るように、上記第３の絶縁膜１７の厚さが調整されるこ
とが望ましい。

【００４５】このように、書き込み用ワード線７０は第
１の磁気抵抗素子９５の下方側を通る第１の書き込み用
ワード線７１と、第２の磁気抵抗素子９６の上方側を通
る第２の書き込み用ワード線７７と、第１の磁気抵抗素
子９５と第２の磁気抵抗素子９６との間で第１の書き込
み用ワード線７１と第２の書き込み用ワード線７７とを
接続する共通書き込み用ワード線７４とから構成されて
いる。

【００４６】上記構成の磁気ランダムアクセスメモリ
（ＭＲＡＭ）１では、信号の読み取り感度が高い第１の
セル（記憶セル３）と第２のセル（参照セル５）とを有
し、書き込み用ワード線７０と第１、第２の書き込み用
ビット線９７、９８との平面視的な交点に、共通書き込
み用ワード線７４を挟むように第１のセル（記憶セル
３）と第２のセル（参照セル５）とが対になるように配
置されていることから、１本の書き込み用ワード線、す
なわち共通書き込み用ワード線７４で第１のセル（記憶
セル３）と第２のセル（参照セル５）とに同時に信号を
書き込むことが可能になる。そのため、従来の信号書き
込み時における、それぞれのセルに対応して配置された
ワード線に電流を流す必要は無く、低消費電力化が図れ
る。

【００４７】また、第１のセル（記憶セル３）と第２の
セル（参照セル５）とに挟まれた共通書き込み用ワード
線７４によって、第１の磁気抵抗素子９５の例えば下部
に配置した第１の書き込み用ワード線７１と、第２の磁
気抵抗素子９６の例えば上部に配置した第２の書き込み
用ワード線７７とが接続されていることから、共通書き
込み用ワード線７４が書き込み用ワード線全体をつなぐ
構造となっている。このような構造を取ることにより、
上記第１、第２の磁気抵抗素子９５、９６は、書き込み
用ワード線７０によって一部を囲まれることになり、よ
り少ない電流で書き込み時の磁場が強められ、低消費電
力化が図れる。よって、一つのアドレスに対して、第１
のセル（記憶セル３）、第２のセル（参照セル５）の二
つのセルを配置することで、信号の読み取り感度を高く
する構造を取りつつ、また書き込み用ワード線７０を第
１のセル（記憶セル３）および第２のセル（参照セル
５）によって挟むとともに、第１のセル（記憶セル３）
および第２のセル（参照セル５）を対に配置すること
で、低消費電力化を両立させることができる。

【００４８】次に、上記図１に示した構成のＭＲＡＭ１
の信号書き込み動作について説明する。

【００４９】図１の（１）、（２）に示すように、信号
を書き込むアドレスに対応した記憶セル３と参照セル５
に接続された第１、第２の書き込み用ビット線９７、９
８と書き込み用ワード線７０に対応する所望の電流を流
して書き込みに必要な磁場を発生させる。書き込み用ビ
ット線９７、９８に対しては同方向の電流を流す。また
書き込み用ワード線７０に対しては書き込む信号の０，
１のどちらかに対応した方向の電流を流す。記憶セル３
と参照セル５のそれぞれのＭＴＪ素子における書き込み
用ビット線９７、９８が発生する磁場方向に対して、書
き込み用ワード線７０は垂直に磁場を発生させることで
信号を書き込むアドレスのみに書き込みを行うことがで
きる。

【００５０】図１に示した構成のＭＲＡＭ１の場合、共
通書き込み用ワード線７４に電流を流すことによって、
記憶セル３と参照セル５の第１、第２のＭＴＪ素子９
５、９６の両方に磁場が発生するため、記憶セル３およ
び参照セル５の両方に同時に書き込みを行うことができ
る。また書き込み用ワード線７０は、共通書き込み用ワ
ード線７４だけではなく、第１のＭＴＪ素子９５の下方
における第１の書き込み用ワード線７１および第２のＭ
ＴＪ素子９６の上方における第２の書き込み用ワード線
７７によっても、上記第１、第２のＭＴＪ素子９５、９
６に対して磁場を発生させることができるため、より少
ない電流で強い磁場を発生させることができる。

【００５１】上記書き込み動作によって、記憶セル３お
よび参照セル５では、一方のＭＴＪ素子（例えば第１の
ＭＴＪ素子９５）の磁化固定層９２と記憶層９４の磁化
方向が同方向になり、他方のＭＴＪ素子（例えば第２の
ＭＴＪ素子９６）の磁化固定層９２と記憶層９４の磁化
方向が反対方向になる。このように記憶セル３と参照セ
ル５のそれぞれのＭＴＪ素子９５、９６の特性をお互い
に逆の状態にすることで、記憶セル３と参照セル５を
１，０もしくは０，１の信号に対応させることができ
る。

【００５２】次に、上記図１に示した構造のＭＲＡＭ１
における信号読み取り動作について説明する。

【００５３】図１の（１）、（２）に示すように、信号
を読み出すアドレスに対応した記憶セル３と参照セル５
に接続された第１、第２の書き込み用ビット線９７、９
８に電流を流し、読み出し用ワード線３３、５３を動作
させることで、お互いに異なった信号が保持された記憶
セル３および参照セル５から読み出し用ビット線３９
（３８）、５８（５９）を通して信号が取り出され、周
辺回路において両方のセルからの信号差がセンスアンプ
によって増幅される。

【００５４】記憶セル３と参照セル５とから読み出され
たそれぞれの信号レベルが小さくても信号差を増幅させ
るのでノイズマージンが大きくなる。

【００５５】以上のように、本発明のＭＲＡＭ１によれ
ば、書き込み動作における低消費電力化と書き込み、読
み出し動作における高信頼性を両立させることができ
る。

【００５６】上記説明した実施の形態において、第１の
書き込み用ワード線７１は絶縁膜１４に埋め込み配線構
造で形成することも可能である。同様に、第２の書き込
み用ワード線７７も第３の絶縁膜に埋め込み配線構造で
形成することが可能である。また、書き込み用ビット線
９７、９８も第２の絶縁膜１６に埋め込み配線構造で形
成することが可能である。さらに、読み出し用ビット線
３８、３９、５８、５９も絶縁膜１３に埋め込み配線構
造で形成することが可能である。上記配線が埋め込み配
線構造で形成される場合には、それらの配線が形成され
る絶縁膜は、配線溝の深さを考慮して、それらの配線と
その下層の配線との耐圧が確保できる膜厚に形成される
必要がある。

【００５７】次に、溝配線構造を用いた磁気ランダムア
クセスメモリ（以下ＭＲＡＭという）に係る第２の実施
の形態を、図２の（１）の概略構成断面図および（２）
のレイアウト図によって説明する。なお、本図面では、
紙面垂直方向をｘ軸とし、ｙ軸、ｚ軸を図示したように
設定した。

【００５８】図２に示すように、シリコン基板１１の第
１のセル（以下記憶セル３という）の形成領域には、読
み出し用トランジスタ３１が形成されていて、同シリコ
ン基板１１の第２のセル（以下参照セル５という）の形
成領域には、読み出し用トランジスタ５１が形成されて
いる。

【００５９】上記記憶セル３の読み出し用トランジスタ
３１は、上記シリコン基板１１上にゲート絶縁膜１２を
介してｘ軸方向にそって形成された読み出し用ワード線
（ゲート）３３とその両側の上記シリコン基板１１に形
成されたソース・ドレイン領域３４、３５とから構成さ
れている。また、上記参照セル５の読み出し用トランジ
スタ５１は、上記シリコン基板１１上にゲート絶縁膜１
２を介してｘ軸方向にそって形成された読み出し用ワー
ド線（ゲート）５３とその両側の上記シリコン基板１１
に形成されたソース・ドレイン領域５４、５５とから構
成されている。

【００６０】上記各読み出し用トランジスタ３１、５１
を覆う状態に絶縁膜１３が形成されている。この絶縁膜
１３には、上記ソース・ドレイン領域３４、３５、５
４、５５に接続するコンタクト３６、３７、５６、５７
が形成されている。また、上記絶縁膜１３上には、それ
ぞれのコンタクト３６、３７、５６、５７に接続する読
み出し用ビット線３８、３９、５８、５９がｘ軸方向に
そって形成されている。さらに各読み出し用ビット線３
８、３９、５８、５９を覆う状態に絶縁膜１４が形成さ
れていて、その表面は平坦化されている。このように、
表面が絶縁性の基板１０が構成されている。

【００６１】上記基板１０の絶縁膜１４の上面側には、
ｙ軸方向にそって記憶セル３の第１の書き込み用ワード
線７１が溝配線構造で形成されている。この第１の書き
込み用ワード線７１は、参照セル５にかからないように
記憶セル３内に形成されている。

【００６２】上記絶縁膜１４上には、上記第１の書き込
み用ワード線７１を覆う状態に第１の絶縁膜１５が形成
されている。この第１の絶縁膜１５の表面は平坦化され
ている。また、上記第１の絶縁膜１５は例えばＰ−ＴＥ
ＯＳで形成され、上記第１の書き込み用ワード線７１上
の厚さを例えば１００ｎｍ〜２００ｎｍに設定した。

【００６３】上記第１の絶縁膜１５および絶縁膜１４に
は、上記読み出し用ビット線３９（３８）、５８（５
９）に接続するコンタクト４０、６０が形成されてい
る。

【００６４】上記第１の絶縁膜１５上には、上記記憶セ
ル３における上記第１の書き込み用ワード線７１上方に
おける第１の磁気抵抗素子が形成される領域より上記コ
ンタクト４０に接続するように、プレート電極９１ａが
形成されている。また、第１の磁気抵抗素子が形成され
る領域より所定の間隔を設けて第２の磁気抵抗素子が形
成される領域よりコンタクト６０に接続するように、プ
レート電極９１ｂが形成されている。

【００６５】上記記憶セル３における上記第１の書き込
み用ワード線７１上方におけるプレート電極９１ａ上に
は第１の磁気抵抗素子９５が形成されている。この第１
の磁気抵抗素子９５は、例えば磁気トンネル接合素子
（以下ＭＴＪ素子という、ＭＴＪはMagnetic Tunnel Ju
nctionの略）からなり、具体的には、磁化固定層９２、
トンネルバリア層９３、記憶層９４を積層したものから
なる。また、上記参照セル５の上記プレート電極９１ｂ
上には第２の磁気抵抗素子９６が形成されている。この
第２の磁気抵抗素子９６は、第１の磁気抵抗素子９５と
同様の構成のＭＴＪ素子からなる。なお、上記プレート
電極９１a、９１ｂは上記磁化固定層９２と反強磁性体
層とで形成されていてもよい。また、上記記憶層９４は
記憶層とキャップ層（図示せず）とで形成されてもよ
い。

【００６６】上記バリア層は、窒化チタン、タンタル、
窒化タンタルが用いられる。上記反強磁性体層は、例え
ば、鉄マンガン合金、ニッケルマンガン合金、白金マン
ガン合金、イリジウムマンガン合金もしくはロジウムマ
ンガン合金からなり、１０ｎｍ〜５０ｎｍの厚さに形成
されている。

【００６７】上記磁化固定層９２は、例えば、ニッケ
ル、鉄もしくはコバルト、またはそれらのうちの少なく
とも２種以上の合金からなる磁性体からなり、０．５ｎ
ｍ〜５ｎｍの厚さに形成されている。

【００６８】上記トンネルバリア層９３は、例えば、ア
ルミニウム酸化物、マグネシウム酸化物、シリコン酸化
物、アルミニウム窒化物、マグネシウム窒化物、シリコ
ン窒化物、アルミニウム酸窒化物、マグネシウム酸窒化
物もしくはシリコン酸窒化物からなり、０．５ｎｍ〜５
ｎｍの厚さに形成されている。

【００６９】上記キャップ層は上記バリア層と同様の材
料で形成される。上記記憶層９４は、例えば、ニッケ
ル、鉄もしくはコバルト、またはそれらのうちの少なく
とも２種以上の合金からなる磁性体からなり、０．５ｎ
ｍ〜５ｎｍの厚さに形成されている。

【００７０】上記第１の絶縁膜１５上には、上記第１、
第２の磁気抵抗素子９５、９６を覆う第２の絶縁膜１６
が、例えば酸化シリコン、酸化アルミニウム等の絶縁膜
で形成されている。この第２の絶縁膜１６の表面は平坦
化されている。

【００７１】上記第２の絶縁膜１６の表面側には、上記
第１の磁気抵抗素子９５の上面に接続する第１の書き込
み用ビット線９７がｘ軸方向に沿って溝配線構造で形成
されている。また、第１の書き込み用ビット線９７と同
様に、上記第２の磁気抵抗素子９６の上面に接続する第
２の書き込み用ビット線９８がｘ軸方向に沿って溝配線
構造で形成されている。すなわち、第１の書き込み用ワ
ード線７１と平面視的に交差するように第１の書き込み
用ビット線９７が形成され、以降で説明する第２の書き
込み用ワード線７７と平面視的に交差するように第２の
書き込み用ビット線９８が形成されている。

【００７２】さらに、上記第２の絶縁膜１６上には、上
記第１、第２の書き込み用ビット線９７、９８を覆う状
態に第３の絶縁膜下層１７ａが形成されている。この第
３の絶縁膜下層１７ａ乃至上記第１の絶縁膜１５には、
上記第１の書き込み用ワード線７１に接続する共通書き
込み用ワード線７４が形成されている。この共通書き込
み用ワード線７４は、上記第３の絶縁膜下層１７ａ乃至
上記第１の絶縁膜１５に形成されたもので第１の書き込
み用ワード線７１に到達する接続孔１８内に形成されて
いる。いわゆるプラグ形状を成している。

【００７３】上記第３の絶縁膜化層１７ａ上には、上記
共通書き込み用ワード線７４を覆う第３の絶縁膜上層１
７ｂが形成されている。

【００７４】上記参照セル５の第２の磁気抵抗素子９６
上方における第３の絶縁膜上層１７ｂには、上記共通書
き込み用ワード線７４の上端部に接続する上記第２の書
き込み用ワード線７７がｙ軸方向にそって溝配線構造で
形成されている。この第２の書き込み用ワード線７７と
上記第２の磁気抵抗素子９６の上面との距離が前記第１
の書き込み用ワード線７１と第１の磁気抵抗素子９５と
の距離と同等になるように、上記第３の絶縁膜下層１７
ａの厚さが調整されることが望ましい。

【００７５】このように、書き込み用ワード線７０は第
１の磁気抵抗素子９５の下方側を通る第１の書き込み用
ワード線７１と、第２の磁気抵抗素子９６の上方側を通
る第２の書き込み用ワード線７７と、第１の磁気抵抗素
子９５と第２の磁気抵抗素子９６との間で第１の書き込
み用ワード線７１と第２の書き込み用ワード線７７とを
接続する共通書き込み用ワード線７４とから構成されて
いる。

【００７６】上記図２によって説明した構成の磁気ラン
ダムアクセスメモリ（ＭＲＡＭ）１も、前記図１によっ
て説明したＭＲＡＭと同様に、共通書き込み用ワード線
７４で第１のセル（記憶セル３）と第２のセル（参照セ
ル５）とに同時に信号を書き込むことが可能になる。そ
のため、従来の信号書き込み時における、それぞれのセ
ルに対応して配置されたワード線に電流を流す必要は無
く、低消費電力化が図れる。

【００７７】また、共通書き込み用ワード線７４が書き
込み用ワード線全体をつなぐ構造となっていることによ
り、上記第１、第２の磁気抵抗素子９５、９６は、書き
込み用ワード線７０によって一部が囲まれるので、より
少ない電流で書き込み時の磁場が強められ、低消費電力
化が図れる。よって、一つのアドレスに対して、第１の
セル（記憶セル３）、第２のセル（参照セル５）の二つ
のセルを配置することで、信号の読み取り感度を高くす
る構造を取りつつ、また書き込み用ワード線７０を第１
のセル（記憶セル３）および第２のセル（参照セル５）
によって挟むとともに、第１のセル（記憶セル３）およ
び第２のセル（参照セル５）を対に配置することで、低
消費電力化を両立させることができる。

【００７８】上記第２の実施の形態では、第３の絶縁膜
が下層１７ａと上層１７ｂとの２層で形成されていた
が、一層で形成することも可能である。この場合には、
上記第２の書き込み用ワード線７７と共通書き込み用ワ
ード線７４とは連続した状態で形成され、第２の書き込
み用ワード線７７は第３の絶縁膜１７の上層に例えば溝
配線構造で形成される。

【００７９】なお、本発明の磁化ランダムアクセスメモ
リは、上記図１に示した通常配線構造と上記図２に示し
た溝配線構造とを組み合わせて用いることも可能であ
る。

【００８０】次に、本発明のＭＲＡＭの製造方法に係る
第１の実施の形態を、図３の概略構成断面図によって説
明する。

【００８１】図３の（１）に示すように、シリコン基板
１１の第１のセル（以下記憶セル３という）の形成領域
には、記憶セルの読み出し用トランジスタ３１が形成さ
れていて、同シリコン基板１１の第２のセル（以下参照
セル５という）の形成領域には、参照セルの読み出し用
トランジスタ５１が形成されている。

【００８２】上記記憶セルの読み出し用トランジスタ３
１は、上記シリコン基板１１上にゲート絶縁膜１２を介
してｘ軸方向にそって形成された読み出し用ワード線
（ゲート）３３とその両側の上記シリコン基板１１に形
成されたソース・ドレイン領域３４，３５とから構成さ
れている。また、上記参照セル５の読み出し用トランジ
スタ５１は、上記シリコン基板１１上にゲート絶縁膜１
２を介してｘ軸方向にそって形成された読み出し用ワー
ド線（ゲート）５３とその両側の上記シリコン基板１１
に形成されたソース・ドレイン領域５４、５５とから構
成されている。上記読み出し用トランジスタ３１、５１
はゲート絶縁膜１２の形成工程、ゲート電極（読み出し
用ワード線）３３、５３の成膜工程およびリソグラフィ
ー技術とエッチングを利用したパターニング工程、ソー
ス・ドレイン領域３４、３５、５４、５５を形成するイ
オン注入工程等からなる通常のトランジスタ形成技術に
より形成することができる。

【００８３】上記各読み出し用トランジスタ３１、５１
を覆う状態に絶縁膜１３を形成する。この絶縁膜１３の
表面は、例えば化学的機械研磨によって望ましくは平坦
化しておく。上記絶縁膜１３には、上記ソース・ドレイ
ン領域３４、３５、５４、５５に接続するコンタクト３
６、３７、５６、５７を、例えばエッチングによる孔の
形成工程、化学的気相成長法、スパッタリング法等の成
膜技術による孔への導電膜の埋め込み工程、および化学
的機械研磨、エッチバック等による余剰な導電膜の除去
工程等からなる通常のコンタクト形成技術により形成す
る。

【００８４】また、上記絶縁膜１３上には、それぞれの
コンタクト３６、３７、５６、５７に接続する読み出し
用ビット線３８、３９、５８、５９がｘ軸方向にそって
形成する。この読み出し用ビット線３８、３９、５８、
５９は、化学的気相成長法、スパッタリング法等の成膜
技術による成膜工程、リソグラフィー技術とエッチング
を利用したパターニング工程等の通常の配線形成技術に
より形成する。

【００８５】さらに絶縁膜１３上に各読み出し用ビット
線３８、３９、５８、５９を覆う状態に絶縁膜１４を形
成する。その後、その絶縁膜１３の表面を、例えば化学
的機械研磨によって平坦化する。このように、表面が絶
縁性の基板１０を形成する。

【００８６】次いで、上記基板１０の絶縁膜１４上に、
ｙ軸方向にそって記憶セル３の第１の書き込み用ワード
線７１を、記憶セル３より参照セル５付近まで形成す
る。この第１の書き込み用ワード線７１は、次のように
して形成される。例えば、チタン（Ｔｉ）膜／窒化チタ
ン（ＴｉＮ）膜もしくは窒化タンタル（ＴａＮ）膜／タ
ンタル（Ｔａ）膜を５ｎｍ／２０ｎｍの厚さにＰＶＤ法
で堆積してバリア層（図示せず）を形成し、さらに例え
ばタングステンもしくはアルミニウム合金もしくは銅を
例えば１５０ｎｍ〜２５０ｎｍの厚さにＣＶＤ法で堆積
して配線層を形成する。次いで、マスク層（図示せず）
の成膜した後リソグラフィー技術およびエッチング技術
によりマスク層を加工してマスク（図示せず）を形成す
る。その後、上記マスクを用いてイオンミリングもしく
は反応性イオンエッチングを行い、配線層およびバリア
層を加工して形成される。その後、マスクを除去する。

【００８７】次に、図３の（２）に示すように、上記絶
縁膜１４上に上記第１の書き込み用ワード線７１を覆う
第１の絶縁膜１５を形成する。その後、例えば化学的機
械研磨によって第１の絶縁膜１５の表面を平坦化する。
上記第１の絶縁膜１５は、例えばＰ−ＴＥＯＳより形成
し、平坦化後における上記第１の書き込み用ワード線１
５上の厚さを例えば１００ｎｍ〜２００ｎｍに設定し
た。

【００８８】上記第１の絶縁膜１５および絶縁膜１４
に、上記読み出し用ビット線３９、５８に接続するコン
タクト４０、６０を、例えばエッチングによる孔の形成
工程、化学的気相成長法、スパッタリング法等の成膜技
術による孔内面へのバリア層の形成工程と孔内部への導
電膜の埋め込み工程、および化学的機械研磨、エッチバ
ック等による余剰な導電膜やバリア層の除去工程等から
なる通常のコンタクト形成技術により形成する。

【００８９】次いで、上記第１の絶縁膜１５上にプレー
ト電極形成膜９１を形成する。このプレート電極９１
は、例えばバリア層と反強磁性体層とで形成する。バリ
ア層は、例えば窒化チタン、タンタル、窒化タンタルを
ＰＶＤ法で形成され、反強磁性体層は、例えば、鉄マン
ガン合金、ニッケルマンガン合金、白金マンガン合金、
イリジウムマンガン合金もしくはロジウムマンガン合金
をＰＶＤ法で形成される。その後、リソグラフィー技術
とエッチング技術もしくはイオンミリング技術によって
上記プレート電極形成膜９１をパターニングして、上記
記憶セル３の上記第１の書き込み用ワード線７１上方に
おける第１の磁気抵抗素子が形成される領域より上記コ
ンタクト４０に接続するように、プレート電極９１ａを
形成する。それと同時に、第１の磁気抵抗素子が形成さ
れる領域より所定の間隔を設けて第２の磁気抵抗素子が
形成される領域よりコンタクト６０に接続するように、
プレート電極９１ｂを形成する。

【００９０】次いで、上記第１の絶縁膜１５上に上記プ
レート電極９１ａ、９１ｂを覆う、磁化固定層９２、ト
ンネルバリア層９３、記憶層９４を順次積層して積層膜
を形成する。ここで、トンネルバリア層９３は、通常酸
化アルミニウムが使われ、０．５ｎｍ〜５ｎｍと非常に
薄いため、ＡＬＤ（Atomic Layer Deposition）法や、
スパッタリングによってアルミニウムを堆積した後にプ
ラズマ酸化する方法で形成される。

【００９１】上記磁化固定層９２は、例えば、ニッケ
ル、鉄もしくはコバルト、またはそれらのうちの少なく
とも２種以上の合金からなる磁性体からなり、０．５ｎ
ｍ〜５ｎｍの厚さに形成される。

【００９２】上記トンネルバリア層９３は、例えば、ア
ルミニウム酸化物、マグネシウム酸化物、シリコン酸化
物、アルミニウム窒化物、マグネシウム窒化物、シリコ
ン窒化物、アルミニウム酸窒化物、マグネシウム酸窒化
物もしくはシリコン酸窒化物からなり、０．５ｎｍ〜５
ｎｍの厚さに形成される。

【００９３】上記記憶層９４は、例えば、ニッケル、鉄
もしくはコバルト、またはそれらのうちの少なくとも２
種以上の合金からなる磁性体からなり、０．５ｎｍ〜５
ｎｍｎｍの厚さに形成される。

【００９４】その後、リソグラフィー技術とイオンミリ
ングもしくは反応性イオンエッチングによって、上記積
層膜をパターニングして、上記第１の書き込み用ワード
線７１上方におけるプレート電極９１ａ上に、磁化固定
層９２、トンネルバリア層９４および記憶層９４で構成
される磁気トンネル接合素子（以下ＭＴＪ素子という、
ＭＴＪはMagnetic Tunnel Junctionの略）からなる第１
の磁気抵抗素子９５を形成する。

【００９５】また、上記記憶セル３の第１の磁気抵抗素
子９５と同時に、この第１の磁気抵抗素子９５と、例え
ば０．４μｍ〜０．５μｍの間隔を設けて、上記プレー
ト電極９１ｂ上にＭＴＪ素子からなる第２の磁気抵抗素
子９６を形成する。

【００９６】なお、上記プレート電極９１a、９１ｂは
上記磁化固定層９２とバリア層と反強磁性体層とで形成
されていてもよい。上記反強磁性体層は、例えば、鉄マ
ンガン合金、ニッケルマンガン合金、白金マンガン合
金、イリジウムマンガン合金もしくはロジウムマンガン
合金からなり、１０ｎｍ〜５０ｎｍの厚さに形成され
る。上記バリア層は、窒化チタン、タンタル、窒化タン
タルが用いられる。なお、上記記憶層９４は記憶層とキ
ャップ層とで形成されてもよい。上記キャップ層は上記
バリア層と同様な材料が用いられる。

【００９７】次いで、上記第１の絶縁膜１５上に、上記
第１、第２の磁気抵抗素子９５、９６の上面が露出する
状態で上記第１、第２の磁気抵抗素子９５、９６を埋め
込むように第２の絶縁膜１６を、例えば酸化シリコン、
酸化アルミニウム等の絶縁膜で形成する。具体的には、
上記第１の絶縁膜１５上に、上記第１、第２の磁気抵抗
素子９５、９６を埋め込むように第２の絶縁膜１６を形
成した後、化学的機械研磨によって、上記第１、第２の
磁気抵抗素子９５、９６の各上面が露出するように、第
２の絶縁膜１６の表面を研磨して平坦化することにより
形成する。

【００９８】次いで、上記第２の絶縁膜１６の表面に、
上記第１の磁気抵抗素子９５の上面に接続する第１の書
き込み用ビット線９７をｘ軸方向に沿って形成するとと
もに、上記第２の磁気抵抗素子９６の上面に接続する第
２の書き込み用ビット線９８をｘ軸方向に沿って形成す
る。具体的には、第２の絶縁膜１６表面に例えばチタン
（Ｔｉ）膜／窒化チタン（ＴｉＮ）膜もしくは窒化タン
タル（ＴａＮ）膜／タンタル（Ｔａ）膜でバリア層（図
示せず）をＰＶＤ法で形成した後、例えばタングステン
もしくはアルミニウム合金もしくは銅をＰＶＤ法もしく
はメッキによって堆積して配線層を形成する。その後、
リソグラフィー技術により配線層上にマスクを形成した
後、イオンミリングもしくは反応性イオンエッチングに
よって配線層およびバリア層のパターニングを行い、第
１の書き込み用ワード線７３と平面視的に交差するよう
に第１の書き込み用ビット線９７を形成し、その後に形
成する第２の書き込み用ワード線と平面視的に交差する
ように第２の書き込み用ビット線９８を形成する。すな
わち、第１、第２の書き込み用ビット線９７、９８はｘ
軸方向に沿って並設される。

【００９９】さらに、図３の（３）に示すように、上記
第２の絶縁膜１６上に上記第１、第２の書き込み用ビッ
ト線９７、９８を覆う第３の絶縁膜１７を形成する。次
いで、化学的機械研磨によって、第３の絶縁膜１７の表
面を平坦化する。この第３の絶縁膜１７は、例えばＰ−
ＴＥＯＳからなり、上記第２の磁気抵抗素子９６上の厚
さが、例えば前記第１の書き込み用ワード線７１と第１
の磁気抵抗素子９５との距離とほぼ同等になるように形
成する。

【０１００】次いで、リソグラフィー技術とエッチング
技術もしくはイオンミリング技術とを用いて、第３の絶
縁膜１７乃至上記第１の絶縁膜１５に、第１の磁気抵抗
素子９５と第２の磁気抵抗素子９６との間を通って上記
第１の書き込み用ワード線７１に達する接続孔１８を形
成する。

【０１０１】その後、スパッタリングによって、接続孔
１８の内面に例えばチタン（Ｔｉ）膜／窒化チタン（Ｔ
ｉＮ）膜もしくは窒化タンタル（ＴａＮ）膜／タンタル
（Ｔａ）膜でバリア層（図示せず）を形成した後、接続
孔１８を埋め込むように例えばタングステンもしくはア
ルミニウム合金もしくは銅をＰＶＤ法もしくはメッキで
堆積して配線層を形成する。そして化学的機械研磨によ
って、第３の絶縁膜１７上の余剰な配線層とバリア層と
を除去して、接続孔１８内にバリア層を介して配線層か
らなるもので上記第１の書き込み用ワード線７１に接続
する共通書き込み用ワード線７４を形成する。したがっ
て、この共通書き込み用ワード線７４は、いわゆるプラ
グ形状に形成される。

【０１０２】次に、上記参照セル５の第２の磁気抵抗素
子９６上方における第３の絶縁膜１７上に、上記共通書
き込み用ワード線７４の上端部に接続する第２の書き込
み用ワード線７７をｙ軸方向にそって形成する。例え
ば、第３の絶縁膜１７上に例えば、チタン（Ｔｉ）膜／
窒化チタン（ＴｉＮ）膜もしくは窒化タンタル（Ｔａ
Ｎ）膜／タンタル（Ｔａ）膜からなるバリア層（図示せ
ず）とタングステンもしくはアルミニウム合金もしくは
銅からなる配線層とを積層して積層膜を形成する。次い
で、リソグラフィー技術とエッチング技術もしくはイオ
ンミリング技術とによって上記積層膜をパターニング
し、共通書き込み用ワード線７４の上端部に接続する第
２の書き込み用ワード線７７をｙ軸方向にそって形成す
る。

【０１０３】このように、書き込み用ワード線７０は第
１の磁気抵抗素子９５の下方側を通る第１の書き込み用
ワード線７１と、第２の磁気抵抗素子９６の上方側を通
る第２の書き込み用ワード線７７と、第１の磁気抵抗素
子９５と第２の磁気抵抗素子９６との間で第１の書き込
み用ワード線７１と第２の書き込み用ワード線７７とを
接続する共通書き込み用ワード線７４とから構成され
る。

【０１０４】なお、上記第１、第２の書き込み用ワード
線７１、７７を形成する際に、上記ＭＲＡＭ１を制御す
るロジック回路（周辺回路）を構成する配線を同時に形
成することも可能である。

【０１０５】次に、本発明のＭＲＡＭの製造方法に係る
第２の実施の形態を、図４の要部概略構成断面図によっ
て説明する。図４では、前記図３によって説明した構成
部品と同様のものには同一符号を付与して示す。

【０１０６】前記図３の（１）によって説明したのと同
様に、図４の（１）に示すように、シリコン基板１１の
第１のセル（以下記憶セル３という）の形成領域には、
記憶セルの読み出し用トランジスタ３１が形成されてい
て、同シリコン基板１１の第２のセル（以下参照セル５
という）の形成領域には、参照セルの読み出し用トラン
ジスタ５１が形成されている。

【０１０７】上記記憶セルの読み出し用トランジスタ３
１は、上記シリコン基板１１上にゲート絶縁膜１２を介
してｘ軸方向にそって形成された読み出し用ワード線
（ゲート）３３とその両側の上記シリコン基板１１に形
成されたソース・ドレイン領域３４，３５とから構成さ
れている。また、上記参照セル５の読み出し用トランジ
スタ５１は、上記シリコン基板１１上にゲート絶縁膜１
２を介してｘ軸方向にそって形成された読み出し用ワー
ド線（ゲート）５３とその両側の上記シリコン基板１１
に形成されたソース・ドレイン領域５４、５５とから構
成されている。

【０１０８】上記各読み出し用トランジスタ３１、５１
を覆う状態に絶縁膜１３を形成する。この絶縁膜１３の
表面は、例えば化学的機械研磨によって望ましくは平坦
化しておく。上記絶縁膜１３には、上記ソース・ドレイ
ン領域３４、３５、５４、５５に接続するコンタクト３
６、３７、５６、５７を形成する。

【０１０９】また、上記絶縁膜１３上には、それぞれの
コンタクト３６、３７、５６、５７に接続する読み出し
用ビット線３８、３９、５８、５９がｘ軸方向にそって
形成する。さらに絶縁膜１３上に各読み出し用ビット線
３８、３９、５８、５９を覆う状態に絶縁膜１４を形成
する。その後、その絶縁膜１３の表面を、例えば化学的
機械研磨によって平坦化する。このように、表面が絶縁
性の基板１０を形成する。

【０１１０】次に、リソグラフィー技術とイオンミリン
グ技術もしくはエッチング技術とにより、上記基板１０
の絶縁膜１４の上面側にかつｙ軸方向（図の紙面に対し
て垂直方向）にそって記憶セル３より参照セル５付近ま
で、第１の書き込み用ワード線を形成するための配線溝
２１を形成する。次いで、上記配線溝２１内に記憶セル
３の第１の書き込み用ワード線７１を形成する。この第
１の書き込み用ワード線７１は、次のようにして形成さ
れる。例えば、配線溝２１の内面に窒化タンタル膜／タ
ンタル膜を１３ｎｍ／１３ｎｍ〜１７ｎｍ／１７ｎｍの
厚さにＰＶＤ法によって堆積してバリア層（図示せず）
を形成し、さらに例えば電解メッキ法によって、配線溝
２１を完全に埋め込むように、例えば銅を５５０ｎｍ〜
６５０ｎｍの厚さに堆積して配線層を形成する。次い
で、化学的機械研磨により絶縁膜１４上の余剰な配線層
およびバリア層を除去して、配線溝２１内にバリア層を
介して配線層からなる第１の書き込み用ワード線７１を
形成する。

【０１１１】次に、前記図３の（２）で説明した工程と
同様にして、図４の（２）に示すように、上記絶縁膜１
４上に上記第１の書き込み用ワード線７１を覆う第１の
絶縁膜１５を形成する。上記第１の絶縁膜１５は、例え
ばＰ−ＴＥＯＳで形成し、平坦化後における上記第１の
書き込み用ワード線７１上の厚さを例えば１００ｎｍ〜
２００ｎｍに設定した。

【０１１２】上記第１の絶縁膜１５および絶縁膜１４
に、上記読み出し用ビット線３９、５８に接続するコン
タクト４０、６０を、例えばエッチングによる孔の形成
工程、化学的気相成長法、スパッタリング法等の成膜技
術による孔内面へのバリア層の形成工程と電解メッキ
法、化学的気相成長法等の成膜技術による孔内部への導
電膜の埋め込み工程、および化学的機械研磨、エッチバ
ック等による余剰な導電膜やバリア層の除去工程等から
なる通常のコンタクト形成技術により形成する。

【０１１３】次いで、上記第１の絶縁膜１５上にプレー
ト電極形成膜９１を形成する。このプレート電極９１
は、例えばバリア層と反強磁性体層とで形成する。バリ
ア層は、例えば窒化チタン、タンタル、窒化タンタルを
ＰＶＤ法で形成され、反強磁性体層は、例えば、鉄マン
ガン合金、ニッケルマンガン合金、白金マンガン合金、
イリジウムマンガン合金もしくはロジウムマンガン合金
をＰＶＤ法で形成される。その後、リソグラフィー技術
とエッチング技術もしくはイオンミリング技術によって
上記プレート電極形成膜９１をパターニングして、上記
記憶セル３の上記第１の書き込み用ワード線７１上方に
おける第１の磁気抵抗素子が形成される領域より上記コ
ンタクト４０に接続するように、プレート電極９１ａを
形成する。それと同時に、第１の磁気抵抗素子が形成さ
れる領域より所定の間隔を設けて第２の磁気抵抗素子が
形成される領域よりコンタクト６０に接続するように、
プレート電極９１ｂを形成する。

【０１１４】次いで、上記第１の絶縁膜１５上に上記プ
レート電極９１ａ、９１ｂを覆う、磁化固定層９２、ト
ンネルバリア層９３、記憶層９４をＰＶＤ法で順次積層
して積層膜を形成する。ここで、トンネルバリア層９３
は、通常酸化アルミニウムが使われ、０．５ｎｍ〜５ｎ
ｍと非常に薄いため、ＡＬＤ（Atomic Layer Depositio
n）法や、スパッタリングによってアルミニウムを堆積
した後にプラズマ酸化する方法で形成される。

【０１１５】上記磁化固定層９２は、例えば、ニッケ
ル、鉄もしくはコバルト、またはそれらのうちの少なく
とも２種以上の合金からなる磁性体からなり、０．５ｎ
ｍ〜５ｎｍの厚さに形成される。

【０１１６】上記トンネルバリア層９３は、例えば、ア
ルミニウム酸化物、マグネシウム酸化物、シリコン酸化
物、アルミニウム窒化物、マグネシウム窒化物、シリコ
ン窒化物、アルミニウム酸窒化物、マグネシウム酸窒化
物もしくはシリコン酸窒化物からなり、０．５ｎｍ〜５
ｎｍの厚さに形成される。

【０１１７】上記記憶層９４は、例えば、ニッケル、鉄
もしくはコバルト、またはそれらのうちの少なくとも２
種以上の合金からなる磁性体からなり、０．５ｎｍ〜５
ｎｍｎｍの厚さに形成される。

【０１１８】その後、リソグラフィー技術とイオンミリ
ングもしくは反応性イオンエッチングによって、上記積
層膜をパターニングして、上記第１の書き込み用ワード
線７１上方におけるプレート電極９１ａ上に、磁化固定
層９２、トンネルバリア層９４および記憶層９４で構成
される磁気トンネル接合素子（以下ＭＴＪ素子という、
ＭＴＪはMagnetic Tunnel Junctionの略）からなる第１
の磁気抵抗素子９５を形成する。

【０１１９】また、上記記憶セル３の第１の磁気抵抗素
子９５と同時に、この第１の磁気抵抗素子９５と、例え
ば０．４μｍ〜０．５μｍの間隔を設けて、上記プレー
ト電極９１ｂ上にＭＴＪ素子からなる第２の磁気抵抗素
子９６を形成する。

【０１２０】なお、上記プレート電極９１a、９１ｂは
上記磁化固定層９２とバリア層と反強磁性体層とで形成
されていてもよい。上記反強磁性体層は、例えば、鉄マ
ンガン合金、ニッケルマンガン合金、白金マンガン合
金、イリジウムマンガン合金もしくはロジウムマンガン
合金からなり、１０ｎｍ〜５０ｎｍの厚さに形成され
る。上記バリア層は、窒化チタン、タンタル、窒化タン
タルが用いられる。なお、上記記憶層９４は記憶層とキ
ャップ層とで形成されてもよい。上記キャップ層は上記
バリア層と同様な材料が用いられる。

【０１２１】次いで、上記第１の絶縁膜１５上に、上記
第１、第２の磁気抵抗素子９５、９６を埋め込むように
第２の絶縁膜１６を例えば酸化シリコン、酸化アルミニ
ウム等の絶縁膜で形成する。その後、化学的機械研磨に
よって、上記第１、第２の磁気抵抗素子９５、９６上に
例えば１００ｎｍ〜１５０ｎｍ程度の厚さに第２の絶縁
膜１６を残して、第２の絶縁膜１６の表面を研磨して平
坦化する。

【０１２２】次いで、リソグラフィー技術とエッチング
技術もしくはイオンミリング技術によって、上記第２の
絶縁膜１６の表面に、上記第１の磁気抵抗素子９５の上
面が底部に露出するもので第１の書き込み用ビット線が
形成される配線溝２２をｘ軸方向に沿って形成するとと
もに、上記第２の磁気抵抗素子９６の上面が底部に露出
するもので第２の書き込み用ビット線が形成される配線
溝２３をｘ軸方向に沿って形成する。

【０１２３】次いで、配線溝２２、２３の各内面に、例
えば、窒化タンタル膜／タンタル膜でバリア層（図示せ
ず）を形成した後、例えば電解メッキ法によって、配線
溝２２、２３を埋め込むように、例えば銅を堆積して配
線層を形成する。その後、化学的機械研磨によって第２
の絶縁膜１６上の余剰な配線層とバリア層を除去して、
各配線溝２２、２３内にバリア層を介して配線層からな
る第１の書き込み用ビット線９７を第１の書き込み用ワ
ード線７１と平面視的に交差するように形成するととも
に、第２の書き込み用ワード線９８をその後に形成する
第２の書き込み用ワード線と平面視的に交差するように
形成する。すなわち、第１、第２の書き込み用ビット線
９７、９８はｘ軸方向に沿って並設される。

【０１２４】さらに、図４の（３）に示すように、上記
第２の絶縁膜１６上に、上記第１、第２の書き込み用ビ
ット線９７、９８を覆う状態に第３の絶縁膜１７を例え
ばＰ−ＴＥＯＳで形成する。次いで、リソグラフィー技
術とエッチング技術もしくはイオンミリング技術とを用
いて、第３の絶縁膜１７乃至上記第１の絶縁膜１５に、
第１の磁気抵抗素子９５と第２の磁気抵抗素子９６との
間を通って上記第１の書き込み用ワード線７１に達する
接続孔１８を形成する。さらに、上記参照セル５の第２
の磁気抵抗素子９６上方における第３の絶縁膜１７の上
層に、上記接続孔１８に接続するもので第２の書き込み
用ワード線が形成される配線溝２４をｙ軸方向にそって
形成する。その際、上記配線溝２４の底部下における上
記第３の絶縁膜１７の厚さは、例えば前記第１の書き込
み用ワード線７１と第１の磁気抵抗素子９５との距離と
ほぼ同等になるように設定する。なお、上記第３の絶縁
膜１７はエッチング選択性を有する２層の絶縁膜で形成
することも可能である。すなわち、上層の絶縁膜をエッ
チングした際に下層の絶縁膜がエッチングストッパ層と
なるように、２層の絶縁膜を形成する。このように形成
することによって、下層の絶縁膜をエッチングストッパ
として上層の絶縁膜に上記配線溝２４が形成しやすくな
る。

【０１２５】その後、スパッタリングによって、接続孔
１８および配線溝２４の内面にバリア層（図示せず）を
例えば窒化タンタル膜／タンタル膜で形成した後、例え
ば電解メッキ法によって、接続孔１８および配線溝２４
を埋め込むように配線層を例えば銅で形成する。そして
化学的機械研磨によって、第３の絶縁膜１７上の余剰な
配線層とバリア層とを除去して、接続孔１８内にバリア
層を介して配線層からなるもので上記第１の書き込み用
ワード線７１に接続する共通書き込み用ワード線７４を
形成するとともに、上記配線溝２４内にバリア層（図示
せず）を介して配線層からなるもので共通書き込み用ワ
ード線７４に連続する第２の書き込み用ワード線７７を
形成する。したがって、上記共通書き込み用ワード線７
４は、いわゆるプラグ形状に形成される。

【０１２６】このように、書き込み用ワード線７０は第
１の磁気抵抗素子９５の下方側を通る第１の書き込み用
ワード線７１と、第２の磁気抵抗素子９６の上方側を通
る第２の書き込み用ワード線７７と、第１の磁気抵抗素
子９５と第２の磁気抵抗素子９６との間で第１の書き込
み用ワード線７１と第２の書き込み用ワード線７７とを
接続する共通書き込み用ワード線７４とから構成され
る。

【０１２７】なお、上記第１、第２の書き込み用ワード
線７１、７７を形成する際に、上記ＭＲＡＭ１を制御す
るロジック回路（周辺回路）を構成する配線を同時に形
成することも可能である。

【０１２８】次に、本発明のＭＲＡＭの製造方法に係る
第３の実施の形態を、図５の要部概略構成断面図によっ
て説明する。図５では、前記図３および図４によって説
明した構成部品と同様のものには同一符号を付与して示
す。

【０１２９】前記図４の（１）によって説明したのと同
様に、図５の（１）に示すように、シリコン基板１１の
第１のセル（以下記憶セル３という）の形成領域には、
記憶セルの読み出し用トランジスタ３１が形成されてい
て、同シリコン基板１１の第２のセル（以下参照セル５
という）の形成領域には、参照セルの読み出し用トラン
ジスタ５１が形成されている。

【０１３０】上記記憶セルの読み出し用トランジスタ３
１は、上記シリコン基板１１上にゲート絶縁膜１２を介
してｘ軸方向にそって形成された読み出し用ワード線
（ゲート）３３とその両側の上記シリコン基板１１に形
成されたソース・ドレイン領域３４，３５とから構成さ
れている。また、上記参照セル５の読み出し用トランジ
スタ５１は、上記シリコン基板１１上にゲート絶縁膜１
２を介してｘ軸方向にそって形成された読み出し用ワー
ド線（ゲート）５３とその両側の上記シリコン基板１１
に形成されたソース・ドレイン領域５４、５５とから構
成されている。

【０１３１】上記各読み出し用トランジスタ３１、５１
を覆う状態に絶縁膜１３を形成する。この絶縁膜１３の
表面は、例えば化学的機械研磨によって望ましくは平坦
化しておく。上記絶縁膜１３には、上記ソース・ドレイ
ン領域３４、３５、５４、５５に接続するコンタクト３
６、３７、５６、５７を形成する。

【０１３２】また、上記絶縁膜１３上には、それぞれの
コンタクト３６、３７、５６、５７に接続する読み出し
用ビット線３８、３９、５８、５９がｘ軸方向にそって
形成する。さらに絶縁膜１３上に各読み出し用ビット線
３８、３９、５８、５９を覆う状態に絶縁膜１４を形成
する。その後、その絶縁膜１３の表面を、例えば化学的
機械研磨によって平坦化する。このように、表面が絶縁
性の基板１０を形成する。

【０１３３】次に、リソグラフィー技術とイオンミリン
グ技術もしくはエッチング技術とにより、上記基板１０
の絶縁膜１４の上面側にかつｙ軸方向にそって記憶セル
３より参照セル５付近まで、第１の書き込み用ワード線
を形成するための配線溝２１を形成する。次いで、上記
配線溝２１内に記憶セル３の第１の書き込み用ワード線
７１を形成する。この第１の書き込み用ワード線７１
は、次のようにして形成される。例えば、配線溝２１の
内面に例えば窒化タンタル膜／タンタル膜を１３ｎｍ／
１３ｎｍ〜１７ｎｍ／１７ｎｍの厚さにＰＶＤ法で堆積
してバリア層（図示せず）を形成し、さらに例えば電解
メッキ法によって、配線溝２１を完全に埋め込むよう
に、例えば銅を５５０ｎｍ〜６５０ｎｍの厚さに堆積し
て配線層を形成する。次いで、化学的機械研磨により絶
縁膜１４上の余剰な配線層およびバリア層を除去して、
配線溝２１内にバリア層を介して配線層からなる第１の
書き込み用ワード線７１を形成する。

【０１３４】次に、前記図４の（２）によって説明した
のと同様に、図４の（２）に示すように、上記絶縁膜１
４上に上記第１の書き込み用ワード線７１を覆う第１の
絶縁膜１５を形成する。上記第１の絶縁膜１５は、例え
ばＰ−ＴＥＯＳより形成し、平坦化後における上記第１
の書き込み用ワード線７１上の厚さを例えば１００ｎｍ
〜２００ｎｍに設定した。

【０１３５】上記第１の絶縁膜１５および絶縁膜１４
に、上記読み出し用ビット線３９、５８に接続するコン
タクト４０、６０を、例えばエッチングによる孔の形成
工程、化学的気相成長法、スパッタリング法等の成膜技
術による孔内面へのバリア層の形成工程と、例えば電解
メッキ法、化学的気相成長法等の成膜技術による孔内部
への導電膜の埋め込み工程、および化学的機械研磨、エ
ッチバック等による余剰な導電膜やバリア層の除去工程
等からなる通常のコンタクト形成技術により形成する。

【０１３６】次いで、上記第１の絶縁膜１５上にプレー
ト電極形成膜９１を形成する。このプレート電極９１
は、例えばバリア層と反強磁性体層とで形成する。バリ
ア層は、例えば窒化チタン、タンタル、窒化タンタルを
ＰＶＤ法で形成され、反強磁性体層は、例えば、鉄マン
ガン合金、ニッケルマンガン合金、白金マンガン合金、
イリジウムマンガン合金もしくはロジウムマンガン合金
をＰＶＤ法で形成される。その後、リソグラフィー技術
とエッチング技術もしくはイオンミリング技術によって
上記プレート電極形成膜９１をパターニングして、上記
記憶セル３の上記第１の書き込み用ワード線７１上方に
おける第１の磁気抵抗素子が形成される領域より上記コ
ンタクト４０に接続するように、プレート電極９１ａを
形成する。それと同時に、第１の磁気抵抗素子が形成さ
れる領域より所定の間隔を設けて第２の磁気抵抗素子が
形成される領域よりコンタクト６０に接続するように、
プレート電極９１ｂを形成する。

【０１３７】次いで、上記第１の絶縁膜１５上に上記プ
レート電極９１ａ、９１ｂを覆う、磁化固定層９２、ト
ンネルバリア層９３、記憶層９４を順次積層して積層膜
を形成する。ここで、トンネルバリア層９３は、通常酸
化アルミニウムが使われ、０．５ｎｍ〜５ｎｍと非常に
薄いため、ＡＬＤ（Atomic Layer Deposition）法や、
スパッタリングによってアルミニウムを堆積した後にプ
ラズマ酸化する方法で形成される。

【０１３８】上記磁化固定層９２は、例えば、ニッケ
ル、鉄もしくはコバルト、またはそれらのうちの少なく
とも２種以上の合金からなる磁性体からなり、０．５ｎ
ｍ〜５ｎｍの厚さに形成される。

【０１３９】上記トンネルバリア層９３は、例えば、ア
ルミニウム酸化物、マグネシウム酸化物、シリコン酸化
物、アルミニウム窒化物、マグネシウム窒化物、シリコ
ン窒化物、アルミニウム酸窒化物、マグネシウム酸窒化
物もしくはシリコン酸窒化物からなり、０．５ｎｍ〜５
ｎｍの厚さに形成される。

【０１４０】上記記憶層９４は、例えば、ニッケル、鉄
もしくはコバルト、またはそれらのうちの少なくとも２
種以上の合金からなる磁性体からなり、０．５ｎｍ〜５
ｎｍの厚さに形成される。

【０１４１】その後、リソグラフィー技術とイオンミリ
ングもしくは反応性イオンエッチングによって、上記積
層膜をパターニングして、上記第１の書き込み用ワード
線７１上方におけるプレート電極９１ａ上に、磁化固定
層９２、トンネルバリア層９４および記憶層９４で構成
される磁気トンネル接合素子（以下ＭＴＪ素子という、
ＭＴＪはMagnetic Tunnel Junctionの略）からなる第１
の磁気抵抗素子９５を形成する。

【０１４２】また、上記記憶セル３の第１の磁気抵抗素
子９５と同時に、この第１の磁気抵抗素子９５と、例え
ば０．４μｍ〜０．５μｍの間隔を設けて、上記プレー
ト電極９１ｂ上にＭＴＪ素子からなる第２の磁気抵抗素
子９６を形成する。

【０１４３】なお、上記プレート電極９１a、９１ｂは
上記磁化固定層９２とバリア層と反強磁性体層とで形成
されていてもよい。上記反強磁性体層は、例えば、鉄マ
ンガン合金、ニッケルマンガン合金、白金マンガン合
金、イリジウムマンガン合金もしくはロジウムマンガン
合金からなり、１０ｎｍ〜５０ｎｍの厚さに形成され
る。上記バリア層は、窒化チタン、タンタル、窒化タン
タルが用いられる。なお、上記記憶層９４は記憶層とキ
ャップ層とで形成されてもよい。上記キャップ層は上記
バリア層と同様な材料が用いられる。

【０１４４】次いで、上記第１の絶縁膜１５上に、上記
第１、第２の磁気抵抗素子９５、９６を埋め込むように
第２の絶縁膜１６を形成する。その後、化学的機械研磨
によって、上記第１、第２の磁気抵抗素子９５、９６上
に例えば１００ｎｍ〜１５０ｎｍ程度の厚さに第２の絶
縁膜１６を残して、第２の絶縁膜１６の表面を研磨して
平坦化する。

【０１４５】次いで、リソグラフィー技術とエッチング
技術もしくはイオンミリング技術によって、上記第２の
絶縁膜１６の表面に、上記第１の磁気抵抗素子９５の上
面が底部に露出するもので第１の書き込み用ビット線が
形成される配線溝２２をｘ軸方向に沿って形成するとと
もに、上記第２の磁気抵抗素子９６の上面が底部に露出
するもので第２の書き込み用ビット線が形成される配線
溝２３をｘ軸方向に沿って形成する。

【０１４６】次いで、配線溝２２、２３の各内面に、例
えば窒化タンタル膜／タンタル膜でバリア層（図示せ
ず）をＰＶＤ法で形成した後、配線溝２２、２３を埋め
込むように、例えば電解メッキ法によって、銅を堆積し
て配線層を形成する。その後、化学的機械研磨によって
第２の絶縁膜１６上の余剰な配線層とバリア層を除去し
て、各配線溝２２、２３内にバリア層を介して配線層か
らなる第１の書き込み用ビット線９７を第１の書き込み
用ワード線７１と平面視的に交差するように形成すると
ともに、第２の書き込み用ワード線９８をその後に形成
する第２の書き込み用ワード線と平面視的に交差するよ
うに形成する。すなわち、第１、第２の書き込み用ビッ
ト線９７、９８はｘ軸方向に沿って並設される。

【０１４７】さらに、図５の（３）に示すように、上記
第２の絶縁膜１６上に、上記第１、第２の書き込み用ビ
ット線９７、９８を覆う状態に第３の絶縁膜下層１７a
を例えばＰ−ＴＥＯＳをＣＶＤ法で形成する。次いで、
リソグラフィー技術とエッチング技術もしくはイオンミ
リング技術とを用いて、第３の絶縁膜下層１７a乃至上
記第１の絶縁膜１５に、第１の磁気抵抗素子９５と第２
の磁気抵抗素子９６との間を通って上記第１の書き込み
用ワード線７１に達する接続孔１８を形成する。

【０１４８】その後、スパッタリングによって、接続孔
１８の内面にバリア層（図示せず）を例えばチタン（Ｔ
ｉ）膜／窒化チタン（ＴｉＮ）膜もしくは窒化タンタル
（ＴａＮ）膜／タンタル（Ｔａ）膜で形成した後、例え
ば化学的気相成長法によって、接続孔１８を埋め込むよ
うにタングステンもしくはアルミニウム合金もしくは銅
を堆積して配線層を形成する。そして化学的機械研磨に
よって、第３の絶縁膜下層１７a上の余剰な配線層とバ
リア層とを除去して、接続孔１８内にバリア層を介して
配線層からなるもので上記第１の書き込み用ワード線７
１に接続する共通書き込み用ワード線７４を形成する。
したがって、上記共通書き込み用ワード線７４は、いわ
ゆるプラグ形状に形成される。

【０１４９】さらに、上記第３の絶縁膜下層１７a上
に、上記共通書き込み用ワード線７４を覆う第３の絶縁
膜上層１７ｂを形成する。次いで、リソグラフィー技術
とエッチング技術もしくはイオンミリング技術とを用い
て、第３の絶縁膜上層１７ｂに、上記共通書き込み用ワ
ード線７４に接続するもので第２の書き込み用ワード線
が形成される配線溝２４をｙ軸方向にそって形成する。
その際、上記配線溝２４の底部下における上記第３の絶
縁膜下層１７aの厚さは、例えば前記第１の書き込み用
ワード線７１と第１の磁気抵抗素子９５との距離とほぼ
同等になるように設定する。なお、上記第３の絶縁膜下
層１７ａと第３の絶縁膜上層１７ｂとは、第３の絶縁膜
上層１７ｂに配線溝２４を形成した際に第３の絶縁膜下
層１７ａがストッパ層となるように、絶縁膜材料が選択
される。例えば、第３の絶縁膜下層１７ａをＣＶＤ法で
窒化シリコンを堆積して形成し、第３の絶縁膜上層１７
ｂをＣＶＤ法でＰ−ＴＥＯＳを堆積して形成する。ま
た、第３の絶縁膜下層１７ａ、第３の絶縁膜上層１７ｂ
ともに同一材料で形成することも可能である。この場
合、第３の絶縁膜上層１７ｂに配線溝２４を形成する際
には、加工時間で配線溝２４の深さを制御する。

【０１５０】その後、スパッタリングによって、配線溝
２４の内面にバリア層（図示せず）を例えば窒化タンタ
ル膜／タンタル膜で形成した後、例えば電解メッキ法に
よって、配線溝２４を埋め込むように銅を堆積して配線
層を形成する。そして化学的機械研磨によって、第３の
絶縁膜上層１７ｂ上の余剰な配線層とバリア層とを除去
して、上記配線溝２４内にバリア層を介して配線層から
なるもので共通書き込み用ワード線７４に接続する第２
の書き込み用ワード線７７を形成する。

【０１５１】このように、書き込み用ワード線７０は第
１の磁気抵抗素子９５の下方側を通る第１の書き込み用
ワード線７１と、第２の磁気抵抗素子９６の上方側を通
る第２の書き込み用ワード線７７と、第１の磁気抵抗素
子９５と第２の磁気抵抗素子９６との間で第１の書き込
み用ワード線７１と第２の書き込み用ワード線７７とを
接続する共通書き込み用ワード線７４とから構成され
る。

【０１５２】なお、上記第１、第２の書き込み用ワード
線７１、７７を形成する際に、上記ＭＲＡＭ１を制御す
るロジック回路（周辺回路）を構成する配線を同時に形
成することも可能である。

【０１５３】

【発明の効果】以上、説明したように本発明の磁気ラン
ダムアクセスメモリによれば、信号の読み取り感度が高
い第１のセル（例えば記憶セル）と第２のセル（例えば
参照セル）とを有し、書き込み用ワード線と書き込み用
ビット線との平面視的な交点に、共通書き込み用ワード
線を挟むように第１のセル（記憶セル）と第２のセル
（参照セル）とが対になるように配置されていることか
ら、１本の書き込み用ワード線で第１のセル（記憶セ
ル）と第２のセル（参照セル）とに同時に信号を書き込
むことができる。そのため、従来の信号書き込み時にお
ける、それぞれのセルに対応して配置された書き込み用
ワード線に電流を流す必要は無くなり、低消費電力化が
図れる。

【０１５４】また、第１のセル（記憶セル）、第２のセ
ル（参照セル）のそれぞれの磁気抵抗素子は、書き込み
用ワード線によって一部が囲まれたことになるので、よ
り少ない電流で書き込み時の磁場が強められ、低消費電
力化が図れる。よって、一つのアドレスに対して、第１
のセル（記憶セル）、第２のセル（参照セル）の二つの
セルを配置することで、信号の読み取り感度を高くする
構造を取りつつ、また書き込み用ワード線を第１のセル
（記憶セル）および第２のセル（参照セル）によって挟
むとともに、第１のセル（記憶セル）および第２のセル
（参照セル）を対に配置することで、低消費電力化を両
立させることができる。

【０１５５】本発明の磁気ランダムアクセスメモリの動
作方法によれば、共通書き込み用ワード線に電流を流す
ことによって、記憶セルと参照セルとの各ＭＴＪ素子に
磁場が発生するため、記憶セルおよび参照セルの両方に
同時に書き込みを行うことができる。また書き込み用ワ
ード線は、共通書き込み用ワード線だけではなく、第１
のＭＴＪ素子の下方における第１の書き込み用ワード線
および第２のＭＴＪ素子上方における第２の書き込み用
ワード線によっても、上記第１、第２のＭＴＪ素子に対
して磁場を発生させることができるため、より少ない電
流で強い磁場を発生させることができる。上記書き込み
動作によって、記憶セルおよび参照セルでは、一方のＭ
ＴＪ素子（例えば第１のＭＴＪ素子）の磁化固定層と記
憶層の磁化方向が同方向になり、他方のＭＴＪ素子（例
えば第２のＭＴＪ素子）の磁化固定層と記憶層の磁化方
向が反対方向になる。このように記憶セルと参照セルの
それぞれのＭＴＪ素子の特性をお互いに逆の状態にする
ことで、記憶セルと参照セルを１，０もしくは０，１の
信号に対応させることができる。

【０１５６】また、信号を読み出すアドレスに対応した
記憶セルと参照セルに接続された第１、第２の書き込み
用ビット線に電流を流し、書き込み用ビット線に対応す
る読み出し用ワード線を動作させることで、お互いに異
なった信号が保持された記憶セルおよび参照セルから読
み出し用ビット線を通して信号が取り出され、例えば周
辺回路において両方のセルからの信号差が増幅される。
このように記憶セルと参照セルとから読み出されたそれ
ぞれの信号レベルが小さくても信号差を増幅させるので
ノイズマージンを大きくすることができる。

【０１５７】本発明の磁気ランダムアクセスメモリの製
造方法によれば、第１の磁気抵抗素子の下方側を通る第
１の書き込み用ワード線と、第１の磁気抵抗素子と第２
の磁気抵抗素子との間を通りかつ第１の書き込み用ワー
ド線に下端側で接続する共通書き込み用ワード線と、第
２の磁気抵抗素子の上方側を通り共通書き込み用ワード
線の上端に接続する第２の書き込み用ワード線とを形成
することで、１本の書き込み用ワード線を構成するの
で、その書き込み用ワード線で記憶セルと参照セルとに
同時に信号を書き込むことが可能になる。そのため、従
来の信号書き込み時における、それぞれのセルに対応し
て配置されたワード線に電流を流す必要は無く、低消費
電力化が図れる磁気ランダムアクセスメモリを製造する
ことができる。

【０１５８】また、記憶セル、参照セルの各磁気トンネ
ル接合素子の一部が囲まれるように、第１の書き込み用
ワード線と共通書き込み用ワード線と第２の書き込み用
ワード線とで構成される書き込み用ワード線を形成する
ので、より少ない電流で書き込み時の磁場が強められ、
低消費電力化が図れる。また、エレクトロマイグレーシ
ョンによる劣化の抑制が図れる。よって、一つのアドレ
スに対して、記憶セル、参照セルの二つのセルを配置す
ることで、信号の読み取り感度を高くする構造を取りつ
つ、また書き込み用ワード線を挟むようして記憶セルと
参照セルとを対に配置することで、低消費電力化を両立
させることができる。

【０１５９】さらに、第２の製造方法では、共通書き込
み用ワード線を形成すると同時に第２の書き込み用ワー
ド線を形成することから、第１の製造方法よりも製造工
程が削減される。

【図面の簡単な説明】

【図１】本発明の磁気ランダムアクセスメモリに係る第
１の実施の形態を示す図面であって、（１）は概略構成
断面図であり、（２）はレイアウト図である。

【図２】本発明の磁気ランダムアクセスメモリに係る第
２の実施の形態を示す図面であって、（１）は概略構成
断面図であり、（２）はレイアウト図である。

【図３】本発明のＭＲＡＭの製造方法に係る第１の実施
の形態を示す概略構成断面図である。

【図４】本発明のＭＲＡＭの製造方法に係る第２の実施
の形態を示す概略構成断面図である。

【図５】本発明のＭＲＡＭの製造方法に係る第３の実施
の形態を示す概略構成断面図である。

【図６】課題を説明する概略構成断面図である。

【符号の説明】

１…磁気ランダムアクセスメモリ、３…第１のセル（記
憶セル）、５…第２のセル（参照セル）、７１…第１の
書き込み用ワード線、７４…共通書き込み用ワード線、
７７…第２の書き込み用ワード線、９５…第１の磁気抵
抗素子、９６…第２の磁気抵抗素子

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F083 FZ10 GA05 GA21 JA36 JA37 JA38 JA39 JA40 LA12 LA16 LA21 MA06 MA16 MA19 PR39 PR40

Claims (11)

【特許請求の範囲】
1. 【請求項１】 第１の磁気抵抗素子を有する第１のセル
   と、第２の磁気抵抗素子を有するもので前記第１のセル
   に隣接する第２のセルとを備えた磁気ランダムアクセス
   メモリにおいて、 前記第１の磁気抵抗素子の下方側を通る第１の書き込み
   用ワード線と、 前記第２の磁気抵抗素子の上方側を通る第２の書き込み
   用ワード線と、 前記第１の磁気抵抗素子と前記第２の磁気抵抗素子との
   間を通りかつ前記第１の書き込み用ワード線と前記第２
   の書き込み用ワード線とを接続する共通書き込み用ワー
   ド線とを備えたことを特徴とする磁気ランダムアクセス
   メモリ。
2. 【請求項２】 前記第１の磁気抵抗素子上に接続するも
   ので前記第１の書き込み用ワード線と平面視的に交差す
   る第１の書き込み用ビット線と、 前記第２の磁気抵抗素子上に接続するもので前記第２の
   書き込み用ワード線と平面視的に交差する第２の書き込
   み用ビット線とを備えたことを特徴とする請求項１記載
   の磁気ランダムアクセスメモリ。
3. 【請求項３】 上部に第１の書き込み用ビット線が接続
   された第１の磁気抵抗素子を有する第１のセルと、上部
   に第２の書き込み用ビット線が接続された第２の磁気抵
   抗素子を有するもので前記第１のセルに隣接する第２の
   セルとを備えた磁気ランダムアクセスメモリにおいて、 前記第１の磁気抵抗素子の下方側を通るとともに前記第
   １の書き込み用ビット線と平面視的に交差する第１の書
   き込み用ワード線と、 前記第２の磁気抵抗素子の上方側を通るとともに前記第
   ２の書き込み用ビット線と平面視的に交差する第２の書
   き込み用ワード線と、 前記第１の磁気抵抗素子と前記第２の磁気抵抗素子との
   間を通りかつ前記第１の書き込み用ワード線と前記第２
   の書き込み用ワード線とを接続する共通書き込み用ワー
   ド線とを備えた磁気ランダムアクセスメモリの動作方法
   であって、 書き込み時に選択された書き込み用ビット線と書き込み
   用ワード線とに所定の電流を流し、前記選択された書き
   込み用ビット線と前記選択された書き込み用ワード線と
   の平面視的交点において前記選択された書き込み用ビッ
   ト線に接続された磁気抵抗素子と前記共通書き込み用ワ
   ード線を挟んで対向する前記磁気抵抗素子とに、同時に
   お互いに異なった情報を書き込むことを特徴とする磁気
   ランダムアクセスメモリの動作方法。
4. 【請求項４】 第１の磁気抵抗素子を有する第１のセル
   と、第２の磁気抵抗素子を有する第２のセルとを備えた
   磁気ランダムアクセスメモリの製造方法であって、 少なくとも表面が絶縁性の基板上に第１の書き込み用ワ
   ード線を形成する工程と、 前記第１の書き込み用ワード線を覆う状態に第１の絶縁
   膜を形成する工程と、 前記第１の書き込み用ワード線上に前記第１の絶縁膜上
   に前記第１のセルの磁気抵抗素子を形成するとともに、
   前記第１のセルの磁気抵抗素子と所望の間隔を設けて前
   記第１の絶縁膜上に前記第２のセルの磁気抵抗素子を形
   成する工程と、 前記第１のセルおよび前記第２のセルの各磁気抵抗素子
   を覆う第２の絶縁膜を形成する工程と、 前記絶縁膜上に前記第１の書き込み用ワード線に平面視
   的に交差するもので前記第１のセルの磁気抵抗素子上部
   に接続する第１の書き込み用ビット線を形成するととも
   に、前記第１の書き込み用ビット線と並設するものでか
   つ前記第２のセルの磁気抵抗素子上部に接続する第２の
   書き込み用ビット線を形成する工程と、 前記第１の書き込み用ビット線と前記第２の書き込み用
   ビット線とを覆う第３の絶縁膜を形成する工程と、 前記第１のセルの磁気抵抗素子と前記第２のセルの磁気
   抵抗素子との間に前記第３乃至第１の絶縁膜を介して前
   記第１の書き込み用ワード線と接続する共通書き込み用
   ワード線を形成する工程と、 前記第２のセルの書き込み用ビット線上部側に前記第３
   の絶縁膜により所望の間隔を設けて前記共通書き込み用
   ワード線と接続する第２の書き込み用ワード線を形成す
   る工程とを備えたことを特徴とする磁気ランダムアクセ
   スメモリの製造方法。
5. 【請求項５】 前記第１の書き込み用ワード線を溝配線
   構造で形成することを特徴とする請求項４記載の磁気ラ
   ンダムアクセスメモリの製造方法。
6. 【請求項６】 前記第１書き込み用ビット線および前記
   第２の書き込み用ビット線を溝配線構造で形成すること
   を特徴とする請求項４記載の磁気ランダムアクセスメモ
   リの製造方法。
7. 【請求項７】 前記第２の書き込み用ワード線を溝配線
   構造に形成することを特徴とする請求項４記載の磁気ラ
   ンダムアクセスメモリの製造方法。
8. 【請求項８】 第１の磁気抵抗素子を有する第１のセル
   と、第２の磁気抵抗素子を有する第２のセルとを備えた
   磁気ランダムアクセスメモリの製造方法であって、 少なくとも表面が絶縁性の基板上に第１の書き込み用ワ
   ード線を形成する工程と、 前記第１の書き込み用ワード線上を覆う状態に第１の絶
   縁膜を形成する工程と、 前記第１の書き込み用ワード線上における前記第１の絶
   縁膜上に前記第１のセルの磁気抵抗素子を形成するとと
   もに、前記第１のセルの磁気抵抗素子と所望の間隔を設
   けて前記第１の絶縁膜上に前記第２のセルの磁気抵抗素
   子を形成する工程と、 前記第１のセルおよび前記第２のセルの各磁気抵抗素子
   を覆う第２の絶縁膜を形成する工程と、 前記第２の絶縁膜に、前記第１の書き込み用ワード線に
   平面視的に交差するもので前記第１のセルの磁気抵抗素
   子上部に接続する第１の書き込み用ビット線を形成する
   とともに、前記第１の書き込み用ビット線と並設するも
   のでかつ前記第２のセルの磁気抵抗素子上部に接続する
   第２の書き込み用ビット線を形成する工程と、 前記第１の書き込み用ビット線と前記第２の書き込み用
   ビット線とを覆う第３の絶縁膜を形成する工程と、 前記第１のセルの磁気抵抗素子と前記第２のセルの磁気
   抵抗素子との間の前記第３乃至第１の絶縁膜に前記第１
   の書き込み用ワード線と接続する共通書き込み用ワード
   線を形成するとともに、前記第２の書き込み用ビット線
   と交差するもので前記第２のセルの磁気抵抗素子上部側
   に前記第３の絶縁膜により所望の間隔を設けて前記共通
   書き込み用ワード線と連続する第２の書き込み用ワード
   線を形成する工程とを備えたことを特徴とする磁気ラン
   ダムアクセスメモリの製造方法。
9. 【請求項９】 前記第１の書き込み用ワード線を溝配線
   構造で形成することを特徴とする請求項８記載の磁気ラ
   ンダムアクセスメモリの製造方法。
10. 【請求項１０】 前記第１書き込み用ビット線および前
    記第２の書き込み用ビット線を溝配線構造で形成するこ
    とを特徴とする請求項８記載の磁気ランダムアクセスメ
    モリの製造方法。
11. 【請求項１１】 前記第２の書き込み用ワード線を溝配
    線構造に形成することを特徴とする請求項８記載の磁気
    ランダムアクセスメモリの製造方法。