TW569223B

TW569223B - Internal voltage step-down circuit

Info

Publication number: TW569223B
Application number: TW091125375A
Authority: TW
Inventors: Hiroyuki Takahashi; Nobumitsu Yano; Shinji Okumoto
Original assignee: Nec Electronics Corp
Priority date: 2001-10-31
Filing date: 2002-10-25
Publication date: 2004-01-01
Also published as: KR20030036045A; JP2003142999A; US6768370B2; JP3825300B2; US20030081436A1

Description

569223 五、發明說明（1) 一、【發明所屬之技術領域本發明係關於1方低外界施加的電源電壓至予〜’尤其關於一種得降路，以提供該預定的内部^ =的内部電壓之内部降壓電電路。 “壓至内部電路例如半導體積體二、【先前技術】為了增加半導體儲存裝旦本，裝置元件（例如電晶體;1 ^置且/或減少製造成__ 晶體例如金屬氧化物半導 ^成彳于更加微小。然而，當飞閘極氧化膜縮減。因此，場f電晶體（MOSFET)變小時，必須降低施加至半導I#接二極氧化膜之崩潰電壓降低，而上使用内部電源降靨系絲、電路的電源電壓。因而，習知定的内部源極電壓。然祛M降低外界施加的電源電壓至預例如半導體積體電路。内=源極電壓供應至内部電路耗，可降低外界施加的為了降低系統中之功率消么么參照圖1 5 ’顯示羽a从a 電路示意圖。員丁、知的内部降壓電路與内部電路之、1 v内部降壓電路10接收外部電源電壓 VDD /、多考電壓VREF且經由内部電源線i 3提供内内部電路】。習知的内部降壓電路1〇包括差動放大器^與驅動P通道MOSFET(下文稱為PM〇s電晶體）12。差動放大器 11於反相輸入端子（由負號一標示）處接收參考電壓Vref ^ 於非反相輸入端子（由正號+標示）處接收内部電壓\:?，並

569223 五、'發明說明（2) 提供一輸出至驅動PM〇s電晶體12之閘極電極。驅動pM〇s電晶體1 2具有連接於接收外部電源電壓VDD的源極電極以及連接於内部電源線1 3的汲極。以此方式，習知的内部降壓電路10提供内部電壓VINT於驅動PMOS電晶體12之汲極。内部電壓VINT係從外部電源電壓v&降低後的電壓。 >肖耗操作電流I的一個或多個内部電路1連接於内部電源，13 ^以接收内部電壓％旧作為電源。以此方式，内部電壓vINT係藉由驅動PM0S電晶體12之源極與汲極間之阻抗和内部電路1之内部阻抗分割外部電源VDD而獲得。在習知的降壓電路10中，差動放大器u比較内部電源 f 1 3上之内部電壓Vint與參考電壓。舉例而言，當内部 J壓VINT變得低於參考電壓ν·時，差動放大器i i之輸出電 =低。因此’驅動PM〇s電晶體12變得更加導t，加電源電壓VDD來的電流。結果，内部電壓％上升。放大部電壓VlNT變得i於參考電壓V·時，差動乾道雨出電壓增加。因Α，驅動PMOS電晶體12變得 ίΐΐν下以/低從外部電源電壓V-來的電流。結果，内 = 電I經由此反饋操作，内部電‘被控制成態(待當命未模進二記：部電路1可處於非主動狀數值等級為内部= 兄 ,电峪丄中之裝置之裝置漏電流。因此，經 =動，晶體12所輸出的電流1〇亦為微小的電流，數值等 ’、、、内4電路1中之裴置之裝置漏電流，且内部電壓'Μ被 569223 五、發明說明（3) =3 Ϊ ^ I參考電壓^。另一方面，當主動信號（例如主雷)輸入内部電路1且内部電路1被啟動時，内部、、☆ ϊ g古之凌置之開關造成較高的内部電流1。隨著内部電；'L ^内部電壓、旧降低。然而，經由習知的降壓電路饋操作，驅動PM0S電晶體12之控制閘極端子被向下拉且驅動PMOS電晶體12之阻抗變低。以此方式，從外部電

，壓VADD /;IL至内部電壓VlNT的電流％增加且内部電壓vINT被控制成等於參考電壓V KJlr 然而，當外部電源電壓VDD之電位降低以降低整體系統功率消耗時，外部電源電壓VDD與内部電壓間之電位差變小。因此，跨過驅動PM0S電晶體12之電位差減少而變成難以提供足夠的電流1()來維持内部電壓v服等於參考電壓 VREF。舉例而言，當内部電壓^7為15 V且外部電源電壓、為1· 8 V或更少時，外部電源電壓¥⑽與内·部電壓（^間之電位差為0·3 V或更少，因此驅動PM〇s電晶體12之源極與汲極間之電位差為〇· 3 V或更少。藉著源極與汲極間之此一小電位差，驅動PMOS電晶體12無法提供足夠的電流1()來維持内部電壓vINT等於參考電壓Vref。· 尤其，當主動信號輸入且内部電路丨位於主動狀態時，内部電流I可迅速地增加。在此情況下，習知的降壓電路1在被降低的内部電壓VINT恢復成内部參考電壓Vref之前具有延遲的響應。另外，當内部電路1從主動（操作）狀態切換至待命（非操作）狀態時，内部電流I降低至内部電路1 中之裝置之漏電流’電壓習知的降壓電路1無法快速反應

569223 五、發明說明（4) 以降低輸出電流I且内部雷種變動而受影響。p電源電[例如内部電壓VINT中之此雷!改良習知的降壓電路10中之驅動剛S電晶體12之電流性能，可增力2之道寬产⑼加睥，當驅動PM0S電晶體12之通〆動放大器11之操作電流可增加，以夂加放大敏感性及/或驅動電流。二 r ^ ^ VINT中之變動。然而，此方法增加电壓降壓電路!。所估據的晶片面積。革，“€及/或由習知的在動態隨機存取記憶體（DRAM)中，在感短時間内消耗大量的電流。當使用習知的^部電減降壓電電屋成預定的内部電壓以提供用於_中之感測刼作或類似者之電源供應時，在期待大 ::=用，職電晶體回應於觸發信號而自動導通之技 Αρ 1牛1二=S ，在曰本專利中請案公開公報11 一 086 542 A UP 1 1 -086542 A)中，在感測操作或類似者中需要大電流 ίΓί: L藉由使驅動顯電晶體回應於觸發信號而導通時期’從外部電源電壓節點提供輔助電流予内部依據JP 1卜〇8 6542 Α中所揭露的技術，當内部電路消 ’在習知的內部電源降壓電路提供電流至内部 2 =:點之反應中之延遲藉由輔助驅動咖電晶體從外邻電源電壓節點提供電流而獲得補償。以此方式，得防 569223 五、發明說明（5) 止内部電壓VINT之降低（不足）。在JP 1 1 -086542 A所揭露的技術中’輔晶體從用以進行感測操作之主動信號提供至内部電路’ (DRAM或類似者）起導通一預定的時期。因此，° 電源電壓節點供應而來。然而，告雷、、☆电/瓜攸外4 經由驅動PMOS電晶體供應而來時：内:;電mu壓本情況中為上升）而影響電路操作。 INT «交動（在、，舉例而言，在如圖15所示之組態中，内部電路丨中消耗的操作電流I在主動信號脈衝提供至内部電路丨之中可變動。然而，在JP 1 1 -086 542 A所揭露之技術中，曰在觸發信號被接收後之預定的時期中從外部電源經由驅動PMOS電晶體提供至内部電壓供應節點之 = 固定電流。因此，難以對由内部電路！所消耗的電流：寸由、、額外的驅動PMOS電晶體所提供的電流加以匹配，該由額的驅動PMOS電晶體所提供的電流得更造成内 ^ $ 變動。 σ丨电淡vINT之通常’當内部電路1切換至主動狀態時，在從内部電壓供應線1 3汲取操作電流I前得發生時間延遲。因此，内部電壓供應線1 3上之消耗電流得因從提供主動信號脈衝起之時間延遲而不變化。因此，倘若Jp U —〇86 542 a中揭露之額外的驅動PMOS電晶體在此期間中導通以從外部 /源提供電流，則可能提供過度的電流且使内部電壓'Μ增务加。亦且，依據JP 1 1 -0 86542 A中所揭露之技術，在額外

第11頁 569223 五、發明說明（6) 的PMOS電晶體關μ 士當内部電路1從主1壯1内部電路1處於主動狀態。繼而，降低。然而，習知的狀上轉移至待命狀態時1流I得大大流ID切換至提供小電、★電路可能無法迅逮地從提供大電 νΙΝΤ中之變動。、"IL 0。以此方式，無法抑制内部電壓有馨於前述討給，f 之變動的裝置，該内部電壓π::抑制内部電壓甲 ::=動狀恶切換至待命狀態而造成内部電路二2 /;,L里且迅速地降低時，抑制内部電壓之變動。、三、【發明内依據本實源而提供内部部。降壓部得流。連接以接待命狀態轉移於待命狀態時以提供足夠的中之變動得_降依據實施電流部。降壓結果降低外部容】施例，揭i 電壓。降壓比較參考電收内部電壓至主動狀態提供補償電輸出電流，低。例之一態樣部得比較參電源電壓而一種降壓電路得藉由降低外部電電路得包括降壓部與補償電流源壓與内部電壓且據此控制輸出電的内部電路得依據啟動信號而從P 。補償電流源部得於内部電路處流。以此方式，降壓部得被偏壓使得反應時間得改良且内部電壓¥ ’降壓電路得包括降壓部與補償考電壓與内部電壓且得依據比較產生内部電壓。内部電壓供應線

第12頁 569223

得接收内部電有主動狀態與壓供應線且得流’用以補償依據實施壓部得比較參部電源電壓而電壓且得提供與非主動狀態動電晶體。差考電壓且於第結果。放大器由内部電壓供用於輸出電流線間且得具有出。放大器得流，用以補償依據實施屋部得比較參部電源電壓而電壓且得提供與非主動狀態大器、與驅動供分壓輸出。非主：5:功率至内部電路。内部電路得具非主動狀悲。補償電流於内部電路處於非主動狀態時==電降壓部f &。于徒供仙電 Ξ ίί:態樣，降壓電路得包括i魘部。降與内部電壓且得依據比較結果—降低外電壓。内部電壓供應線得接收電路。”部電路得具有主動狀態仔包括差動放大器、放大器、與驅 5大器得連接以於第-輸入端子處接收參二輸入端子處接收内部電壓，並得提供比較知接，比較結果且得提供放大器輸出。得藉應線提ί、功率至放大ϋ。驅動電晶體得提供之電流路徑於外部電源電壓與内部電壓供應驅動電晶體控制端子，連接以接收放大器ς 於内。卩電路處於非主動狀態時提供補償降壓部之輸出電流。例之另一態樣，降壓電路得包括降壓部。降考電壓與内部電壓且得依據比較結果降低外產生内部電壓。内部電壓供應線得接收内部功率至内部電路。内部電路得具有主動狀態。降壓部得包括分壓電路、差動放大器、放電晶體。分壓電路得藉由分割内部電壓而提差動放大器得連接以於第一輸入端子處接收

569223 _、發明說明（8) 參考電壓且於第二輸入端子處接收分壓輸出，並得提供比，結果。放大器得接收比較結果且得提供放大器輸出。藉由内部電壓供應線提供功率至放大器。驅動電晶體供用於輸出電流之電流路徑於外部電源電壓 j線間幻寻具有驅動電晶體控制端子，連接以接收放= 输出“刀μ電差動放大器、與放大器得於二 2非主動狀態時提供補償電流，用以補償降壓部之輸出g 依據實施例之另一態樣，降壓電路得包，部得比較參考電壓與内部電壓且得 =降= 部電壓。内部電壓供應匕=二電壓且侍楗供功率至内部電路。與非主動狀態。功能電路得連接：：：主動狀態功率且得於内部電路處於非。卩電壓仪應線接收以補償降壓部非主動狀“提供補償電流1 壓部m降壓電路得包括降壓部。降 ί電ί = ί内部電壓且得依據比較結果降低：電壓且r福徂產生内電壓。内部電壓供應線得接收内邱 ’&且侍提供功率至内部：：円』與非主動狀態。内部電路之繁晋：：：路仔具有主動狀態電壓供應線所消耗= =得從内部主動狀態時至少為一預定的值属電…内部電路處於非驅動=施部得包括差動放大器與差動放大為侍於第一輸入端子處接收參考電 569223 五、發明說明（9) 壓且於第二輸入端子處接收内部電壓，並得提供比果。驅動電晶體得提供用於輪出電流之電流路徑於= 源電壓與㈣電壓供應、線間且得於驅動制卜= 接收比較結果。列％子處依據實施例之另一態樣’驅動電晶體得為極場效電晶體（IGFEt)。驅動電晶體得具有連接以部電源電壓的驅動電晶體源極與連接於内部 /收外驅動電晶體汲極。仏應線的依據實施例之另-態樣，補償電流源部於於主動狀態且内部電路之消耗電流比内部電路 1^ 依據實施例之另-態樣，=:流源部得包括_ IGFET與偏壓電壓產生電路。nsIGFET得提供 = 於内部電壓供應線與接地電位間。偏壓電&壓產控制電^ 供偏壓電壓至η型職之控制問極，用以設定補：：：提依據實施例之另一態樣’補償電流 -。型IGFET、第二η型1(^丁、盥于匕括第一η

得具有第一可控制阻抗路徑，串聯型二第：可控制阻抗路徑，位於内部電壓供 JT 1。第一_IGm之控制閘極得於内部電位增加時接=:=電；：：：以：非：動狀態時更，得提供偏壓電壓至第二二GFET之；制=電，產生定補償電流。仅市」閑極’用以設

第15頁 569223 五、發明說明（10) ' ' " " 依據實施例之另一態樣，補償電流源部得包括第一 n 型IGFET與第二η型IGFET。第一nSIGFET得串聯於第一可程式裝置，位於内部電壓供應線與接地電位間。第二n型 IGFET得串聯於第二可程式裝置，位於内部電壓供應線與接地電位間。 ~〃依據實施例之另一態樣，補償電流源部得包括第一分壓電路、第一反相放大器、與η型IGFET。第一分壓電路^ 連接於内部電壓供應線與接地電位間且得提供第一分壓= 出。第一反相放大器得接收第一分壓輸出且得提供第一反相放大器輸出。η型I GFET得提供可控制阻抗路徑於内部電壓供應線與接地電位間且得於控制閘極處接收第一反相放大器輸出。依據實施例之另一態樣，第一反相放大器得包括第一 η型IGFET與第二η型IGFET。第一 η型IGFET得具有連接於接地電位的源極、連接於第一反相放大器輸出的汲極、與連接以接收第一分壓輸出的閘極。第二η型IGFET得具有連接於第一反相放大器輸出的源極以及連接於内部電壓供應線的汲極與閘極。依據貫施例之另一態樣，第一分壓輸出係設定成接近 η型IGFET之閥值電壓之電位。 t 依據實施例之另一態樣，補償電流源部得包括第二分壓電路、第二反相放大器、與p型IGFET。第二分壓電路^ 連接於内部電壓供應線與接地電位間且得提供第二分壓輸出。第二反相放大器得接收第二分壓輸出且得提供第二反

569223 五、發明說明（11) 相放大器輸出。p型I G F E T得提供可控制阻抗路徑於内部電塵供應線與接地電位間且得於控制閛極處接收第二反相放大器輸出。依據實施例之另一態樣，第一反相放大器得包括第一 P型IGFET與第二p型IGFET。第一p型IGFET得具有連接於内部電壓供應線的源極、連接於第二反相放大器輸出的汲極、與連接以接收第二分壓輸出的閘極。第二p型I GFET得具有連接於第一反相放大器輸出的源極以及連接於接地電位的汲極與閘極。依據實施例之另一態樣，第二分壓輸出係設定成接近 P型IGFET之閥值電壓之電位，低於内部電壓。依據實施例之另一態樣，放大器得包括p型igfet盥打 = IGFET。卩型…”了得具有連接於内部電壓供應線的源、 Ϊ托接收比較結果的閘極、與連接於放大器輸出的二η型，得具有連接於接地電位的源極與連接於放大杰輸出的〉及極。依據實施例之另一態樣與η型IGFET。ρ型負載iGFET 的源極與連接於放大器輸出於接地電位的源極、連接於接收比較結果的閘極。四、【實施方式】茲將參照圖示詳細說明本發明之各種實施例

’放大器得包括P型負載IGFET 付具有連接於内部電壓供應線的汲極。得具有連接放大器輸出的沒極、與連接以

第17頁 569223 五、發明說明（12) ' 茲參照圖1，顯示依據一實施例之降壓電路1 0 0與内部電路1之電路示意圖。 η 降壓電路100得包括降壓部丨〇與補償電流源部2〇。降壓電路100得接收外部電源電壓Vdd與參考電壓，且得經由内部電源線1 3提供内部電壓ViNT至内部電路J。曰降壓2 10得包括差動放大器1 1與驅動電晶體1 2。驅動電晶體12得為驅動p型絕緣閘極場效電晶體㈧型igfet)。差動放大器1 1得於反相輸入端子（由負號—標示）處接收參考，壓VREF且於非反相輸入端子（由正號+標示）處棲收内部電壓vINT，並得提供一輸出至驅動p型⑺吓丁 12之閘極電極驅動P型1 GF ET 1 2得具有連接於接收外部電源電壓％的源極電極以及連接於内部電源線13的汲極。以此方式，内邛降壓部1 〇得提供内部電壓％旧於驅動p型IGFET 1 2之汲極。内部，壓VlNT得為從外部電源電壓vDD降低後的電壓。 ^消耗操作電流I的一個或多個内部電路1得連接於内部電源線13，以接收内部電壓¥而作為電源。内部電路丨、回應於产動信號得切換於主動狀態與非主動狀態間。内部電路传於主動狀態中消耗操作電流且於非主動狀態中消耗微漏電机。微小漏電流得由包括於内部電路i中之裝如IGFET)之漏電流所確定。補仏電流源部2 〇得連接於内部電壓供應線丨3與參考二：：m流源部20得使補償電流Ic從内部電壓供應線 10 電位（例如接地電位）。以此方式，從降壓部〇楗七、的輸出電流ie得至少為一預定值，甚至當内 569223 五、發明說明（13) 1處於非主動狀態時亦然。補償電流源部20得包括n型iGFET 22與偏壓電路21。傳壓電麗產生電路21得產生固定的電塵。NSIGFET 22得具有連接於内部電遷供應線13之沒 ^壓Ϊ = 2電J(接地電位）之源極、與連接以接收從扁垒電[產生電路21來的偏壓電壓之閘極。以此，，Μ產生電路21得藉由控制從内部電-供應線13與參考電塱（例如接地電位）經由η型IGFET 22 ^ ^ ^ ^ 補償電流Ic^ 丨机路仫而6又疋兹將參照圖1，伴隨著圖2，說明降麼電路1〇〇之操 =。顯示依據一實施例之降壓電路1〇〇之操作。在圖2 :::f指不當使用依據一實施例之降壓電路i 〇〇時之特斂且虛線指示當使用習知的降壓電路時之特徵。 4^用無補償電流源部20之習知的降壓電路時，從習二Φ ί 1路提供的電流1〇之數值等級係當内部電路1處 i 態時内部電路1中之裝置之漏電流。在此條件降严/雷々M〇S電晶體之操作點靠近切斷（cutoff )且習知的内i:係操作於低迴路增益之狀態中。在此狀態中，當電ii、τι路j t非主動狀態轉移至主動狀態時，内部電路1之兴低、加，如圖2中之虛線所示。然而，因為迴路增 :變：壓電路(如圖15所示)無法立即回應此圖2中之Λ，所降壓電路所提供的内部電壓ν⑽（如中之虛線所不）變動很大且過低。另方面，虽降壓電路1 0 0包括依據一實施例之補償 569223 五、發明說明（14) 電流源部20時，甚至當内部電路1處於非主動狀態時，從降壓部10提供的電流Iq仍得為内部電路1中之置^之流與從補償電流源部20來的補償電流Ic之和。之二二電驅動1)型1(^^ 12之操作點得位於主動區域内。此方式’ 壓電，部1 0得操作於迴路增益得足夠高之狀態。藉由操作於此狀態中，甚至當主動信號^供於内部只/内部、電路2轉移造成電流1迅速增加時，因為迴路增 ^ ^所以降壓電路部10得基本上立即回應於改變的條件。因-此，内部電壓VINT中之變動得被抑制成相對小，由圖2所示之實線指示。亦且，圖2所示之實線顯示疊加於内部電路1之電流工士之補償電流Ic，以顯示得由降壓電路部1〇所提供的^ 流0 茲參照圖3，顯示依據一實施例之降壓電路，之電路示意圖。降壓電路3 00得包括一降壓部;〇内二每相同於圖1之實施例所示的降壓電路部1〇。亦且，内部電路1之構造得相同於圖1之實施例所示的内部電路1。 $壓電路30 0得包括補償電流源部3〇。補償電流源部，連接於内部電壓供應線13與接地電位端子間且得提供邛電，穩定化。補償電流源部30得放置於内部電路i附么補彳員電流源部3 0得於内部電路1處於主動狀態且由内部電路1所消耗的電流I增加之期間關閉。當内部電路1處於非主動狀態且由内部電路1所消耗的電流I之數值等级為内部電路1中之裝置之漏電流時，補償電流源部3〇得導通

569223 五、發明說明（15) 以產生補償電流I c。補償電流源部3 0得包括延遲電路3丨、反相器3 2、與η

型IGFET 33 °延遲電路31得延遲主動信號ACTIVE SIGNAL

以提供一輸出至反相器3 2之輸入。反相器32得提供信號PA 至η型I GFET 33之閘極。n型IGFET 33得具有連接於内部電壓供應線1 3的汲極與連接於接地電位端子的源極。延遲電路31得提供一延遲使得關於主動信號active SIGNAL而言，内部電路}之操作延遲得基本上等於補償電流源部30之操作延遲。然而，當關於主動信號active SIGNAL而言的操作延遲間之差異在無延遲電路3丨之情況下基本上不存在時，延遲電路31得省略。此外，當主動信號 ACTIVE SIGNAL為負脈衝時，反相器32得省略。热將參照圖3，伴隨著圖4與5，說明降壓電路3〇〇之操作。圖4顯不依據一實施例之圖3之降壓電路3〇〇與内部電路1之操作之時序圖。圖4顯示主動信號ACTIVE SIGNAL之波形、内部電路1中之雷、佶骑p 、、、 L ^ 圖5顯示依據一實施例<降壓電路30a 。虛線扣不田使用s知的降壓電路時之特徵。當内部電路1處於非主動狀態（主動 SIGNAL為低）時，由内部電路“斤消部電路!中之裝置之漏二耗 ACTIVE SIGNAL為低，由反相器32所提供：匕主=號且補償電流源部30中之nsIGFET 33 仏唬Pa付為南导通。藉著導通的η 569223 五、發明說明（16) 型IGFET 33，補償電流。得流經nsIGFET 33，使得降壓部10中之p型IGFET 12得導通且得提供基本上等於補償電流I c加上内部電路1之漏電流的電流丨〇。在此狀態中’當提供至内部電路！的主動信號active SIGNAL變高時，内部電路㈠寻轉移至主動狀態且由内部電路所消耗。的電流I得迅速增加。電流丨增加之時序得因内部 ί路1之操作延遲而從主動信號ACTIVE SIGNAL轉移至邏輯咼之時間起延遲一週期U。主動偵號仏了1” SIGNAL得亦提供至補償電流源部 I遲電路31得基本上提供一延遲週期tl，對應至内部電路1之操作延遲時間。以此方式，基本 1低位準。藉著低位準的信號PA，補償電流源部3 0中里GFET 33關閉且得防止補償電流^。以流消耗得降低。电綠救繼而，提供至内部電路1的主動信號ACTIVE SIGNAL得至低位準且内部電路丨得進入非主動狀態。當内部電 #^1 ^^+ ^IGFET 33 、、電/;IL 1 c得從内部電壓供應線1 3流入接地電部1二：2:降壓部1〇中之P^GFET 12得導通且降壓 ;相對高增益之狀態，使得對於内部電壓Vint 電4中的改變之反應時間得增加。、$产^ ^ 5所不，當内部電路1處於非主動狀態時，得提供仙電流此由降壓部10所提供的電流1〇得基本于^

569223 五、發明說明（17) 於補償電流源部30之補償電流Ic加上内部電路i之雷流。因此，p型IGFET 12之操作點得位於主動區域内且壓電路1 0得處於迴路增益足夠高之狀態。 «圖3之實施例，t内部電則“主動狀態且内部電路1之電流I開始增加時’從補償電流源部3〇來的補償流I c得停止。然而，此時，藉由内部電路1得汲取的操作電流I ’使得降壓部10之輸出電流L不會變; 補償電流【。。以此方式’降壓部1〇之迴路增益得持於高狀態。據此，降壓部10得快速回應於内部電壓供應$ 1 3上之内部電壓V的改變。卩此方式，由内部降壓部之所提供的内部電壓VINT之變動得被抑制成相所示之實線指示。固3 亦且，依據圖3之實施例，在具有高位準 ACHVE SIGNAL提供予内部電路“灸，基本上在内之消耗電流！增加之時序中得防止補償電流^ :因此，相 :=1之/Λ例，從自非主動狀態轉移至主動狀態的内。·之降堅部1 〇所提供的電流L中之改變得降低。據此，^部i〇之電壓隨叙特徵得改良且消耗電流得降低。 =且’複數個内部電路！得接收内部電壓供應線13。 ft匕情況：’藉由連接補償電流源部30於每-内部電路！延ϋΓ員電流源部30具有對應於各個内部電路1之操作 ;遲時間之延遲31，内部電^中之變動得更加受到抑茲參照圖6，顯示依據一實施例之降壓電路600與内部

(I 569223 五、發明說明（18) 電路1之電路示意圖。降壓電路6 00得包括一降壓部1〇，構造得相同於圖1之實施例所示的降壓電路部1 〇。亦且，内部電路1之構造得相同於圖1之實施例所示的内部電路1。降壓電路6 0 0得包括補償電流源部4 〇。補償電流源部 40得包括類似於圖3之補償電流源部30之構成元件且此等構成元件得藉由相同的參考符號所標示。補償電流源部4 0不同於圖3之補償電流源部3 〇之處得

在於：補償電流源部40得包括n型IGFET 43與電壓源42。N 型IGFET 43得具有連接於η型IGFET 33之源極的汲極、連接以接收由電壓源4 2所提供的電位之閘極、以及連接於接地電位的源極。因此，η型IGFET 43得串聯於η型igfet 33 ’位於内部電壓供應線13與接地電位端子間。電壓源仏得為可變電壓源42，用以調整流經^型iGFET(43與33)的補償電流Ic。補償電流源部40之剩餘構造得類似於圖3之補償電流源部3 0，因此得省略詳細說明。

依據圖6之實施例，補償電流1(：得依據流經内部的漏電流中之變動而增加或減少。以此方式，得防止部1 0消耗過度的電流。此外，依據圖6之實施例，用以，整補償電流Ic之η型IGFET 43得串聯於11型1(11^7 33。缺° 而 >，倘若提供至η型IGFET 33之閘極的信號pA之電位而調整以調整補償電流IC，則η型IGFET 43得省略。兹參照圖7，依據一實施例之降M電路7〇〇 1之電路示意圖。降壓電路700得包括_降壓部1〇= 得相同於圖1之實施例所示的降壓電路部1〇。，、冓/ 569223 五、發明說明（19) 電路1之橼造得相同於圖1之實施例所示的内部電路1。降壓電路7 0 0得包括補償電流源部5 0。補償電流源部 50得連接於内部電壓供應線1 3與接地電位端子間且得提供内部電源穩定化。補償電流源部50得包括η型IGFET( 51與 52)與熔絲（5 3與54)。熔絲53得串聯於η型IGFET 51，位於

内部電壓供應線1 3與接地電位端子間。熔絲53得具有連接於内部電壓供應線13的第一端子以及連接51 之沒極的另一端子。N型IGFET 5 1得具有連接以接收控制指號CONTROL S I GNAL的閘極以及連接於接地電位端子的源極。溶絲54得串聯於n型IGFET 52，位於内部電壓供應線^ 1 3與接地電位‘子間。^絲5 4得具有連接於内部電壓供應線13的第一端子以及連接於η型IGFET 52之汲極的另一端子。N型IGFET 52得具有連接以接收控制信號c〇NTR〇]L SIGNAL的閘極與連接於接地電位端子的源極。以此方式，連接於内部電壓供應線1 3與接地電位端子間的n型丨GFEτ之數目彳于藉由依據内部電路1處於非主動狀態之漏電流的變動而修整熔絲（5 3與5 4)來設定。在圖7之實施例中，複數個1]型1(^£1<(51與52)得並聯

於内部電壓供應線13與接地電位端子間。料（53與⑷得为別，接於内部電壓供應線13與11型igfet(5i與⑻之汲極間。溶絲（53與54)得依據内部巾之裝置之漏電流而修路連接或電路不連接”乂此方式，連接於内 :Ϊ # m接地電位端子間之n WGFET之數目得依據内4電路1中之裝置之漏電流的變動而改變。

569223 五、發明說明（20) " 舉例而言，在圖7所示的實施例中，當内部電路丨之漏電流小時，補償電流源部50得藉由使熔絲（53與54)原封不動（無修整）而連接η型IGFET(51與52)至内部電壓供應線 1 3 ’以提供電流（L + I2)作為補償電流。然而，當内部電路1之漏電流相對大時，分別關聯於一 n型丨( 5丨戋5 2) 的熔絲（53或54)得電性不連接（修整），使得補償電1源部 50僅提供一電流（^或“）作為補償電流。電流（1盥！）之值得藉由調整η型IGFET(51與52)之尺寸而形成為彼>此2不同。在圖7之例子中，補償電流源部5〇得藉由提供二串聯的熔絲與η型IGFET於内部電壓供應線13與接地電位端子間而包括二個平行補償電流路徑^丨與匕）。然而，得相互並個更多的此種串聯電路，以提供任意數目的平行補 4員電流路徑。以此方式，得爭_ & & 接祉从义产^ — 付更精確地控制由電流源部50所 Ϊ變：1L，以依據内部電路1之裝置漏電流之變動提供至各η型IGFET(51虛β日日“ & control SIGNAL得為一直都==極的控制信號者#加击斗、1丄罝都k供的固定DC電壓，如圖1之，爪之脈衝“娩，如圖3之實施例中。電路广之參A圖，丄Ξ不依據—實施例之降電路8GG與内部 K相同降壓電路8 00得包括一降麼部1〇，構部電路1°之槿、ρ曰Γ*施例所示的降壓電路部10。亦且，内付同於圖1之實施例所示的内部電路1。降壓電路80 0得包括姑_ + 士 | τ π π 口丨电峪上卞匕枯補償電流源部6〇。補償電流源部

569223

10ίϊ接於内部電壓供應線13與接地電位端子間且得提供内π電源穩定化。補償電流源部60得放置於内部電路】近0 u 補償電流源部60得包括電阻（Ri與心）且n型IGFET(6l至。電阻&得具有連接於内部電壓供應線丨3的一端子與 ^，於分壓輸出VTN的另_端子。t阻&得具有連接於分壓輸出vTN的一端子與連接於接地電位端子的另一端子。1^型 IGFET 62得具有共同連接於内部電壓供應線13的汲極盘閘極以及連接於nSIGFET 63之閘極與nSIGFET 61之汲極的源極N型I G FET 6 1得具有連接於分壓輸出％的閘極與連接於接地電位端子的源極。N型IGFET 63得具有連接於内部電壓供應線1 3的汲極與連接於接地電位端子的源極、。電阻（R!與1?2)得形成一分壓電路，以提供分壓輸出 Vtn。分壓輸出VTN得設定成接近於η型IGFET之閥值電遂，使得可補償由内部電路1中之η型IGFET所提供的漏電流之變動。由電阻（比與&)與η型IGFET(61與62)所組成的電路得作為反相放大器’用以反相地放大分壓輸出且提供至^ 型IGFET 63之閘極電極。由電阻（R!與匕）所提供的分壓輸出VTN得設定成接近型IGFET 61之閥值電壓。此外，從η型IGFET 61之沒極電極而來的輸出得提供於η型IGFET 63之閘極電極，其中補償電流I c得從内部電壓供應線1 3流至接地電位端子。補償電流源部60之N型IGFET(61與63)得具有基本上相 569223 五、發明說明（22) 同的組態且經由相同於内部電路i之〇型IGFET的製程所形成。以此方式，所有閥值電壓彼此得基本上相同。乂茲將說明圖8之實施例之操作。當内部電路1處於非主動狀態時，流經内部電路丨的漏電流得取決於内部電路1中之n型IGFET(未圖示）的閥值電壓。當η型IGFET之閥值電壓高時，漏電流得為小。當n型 IGFET之閥值電壓低時，漏電流得為大。藉由提供η型IGFET 61基本上相同於内部電路1中提供，電流的η型IGFET之尺寸與組態，nsIGFET 61之閥值電壓得基本上相同於内部電路i中之n型IGFET。因此，舉例而言，當内部電路1中之nSIGFETi閥值電壓高且裝置漏電流小時，η型IGFET 61之閥值電壓變成高於由分壓組態電！!乂所提供的分壓輸出Vtn。以此方式，η型IGFE; 61得提供較高的阻抗值，使得閘極η型“”了 63得接收高電壓。 f著η型IGFET 63之高閘極電壓，㈣⑽以且補償電流Ic得增加。以此方：：通 IGFET之閥值電壓高且漏士 w + 提供的補償電Wc得增1 電補償電流源部6〇所類似地，當内都φ % ^ τ 時，裝置漏電流大。= 之閱值電壓低所…型丨㈣τ 61^為n61得具有相同特徵，態電阻（R1_2)所“2d為低且?低於由分壓組 L的閥值電壓，n型IG E刀:、TN。藉者低於分壓輸出 πτ 61付導通且一低電壓得提供至n

’TN

第28頁 569223

型I 63之閘極。藉著低閘極電壓，n型IGFET 63得提供較高的阻抗值且補償電流Ic得減少。以此方式，當内部電路1中之η型IGFET之閥值電壓低且漏電流大時，由補償電流源部6 0所提供的補償電流I c得減少。、因此’當内部電路1中之^型“”丁之閥值電壓高且裝置，電抓具有相對小的值時，由補償電流源部6 〇所提供的補饧電〇iLIc得增加。當内部電路j中之n型I(JFET之閥值電壓低且裝置漏電流具有相對大的值時，由補償電流源部6〇所提供的補償電流Ic得減少。據此，即使内部電路1之漏電因例如製私變動或類似者而變動時，仍得抑制從降壓邛1 〇所提供的輸出電流Iq中之變動。以此方式，產率得改炫參照圖9，顯示依據一實施例之降壓電路900與内部電路^之電路示意圖。降壓電路9 0 0得包括一降壓部10，其構造侍相同於圖i之實施例所示的降壓電路部丨〇。亦且，内部電路1之構造得相同於圖丨之實施例所示的内部電路 =壓電路90 0得包括補償電流源部7〇。補償電流源部付、接於内部電壓供應線丨3與接地電位端子間且得提供内部電源穩定化。補償電流源部7〇得放置於内部電路i附補償電流源部70得包括電阻（Ri與!^)與1}型1(^^(71至、）。電阻比得具有連接於内部電壓供應線丨3的一端子與連接於分壓輸出VTP的另一端子。電阻&得連接於分壓輸出

第29頁 569223 五、發明說明（24) vTP，一端子與連接於接地電位端子的另一端子。p型 72侍具有共同連接於接地電位的汲極與閘極以及連型IGFET 之閘極與{)型1(；1?]^ 71之汲極的源極。p型 KFET 71得具有連接於分壓輸出、之閘極與連接於内部電壓供應線13的源極。p型IGFET 73得具有連接於内部電壓供應線1 3的源極與連接於接地電位端子的汲極。電阻（Rl與匕）得形成分壓電路以提供分壓輸出VTP。分壓輸出VTP相對於内部電- Vint得設定成接近於p型“以丁之閥值電壓，使得可補償由内部電路j中之p型igfet所提供的漏電流中之變動。由電阻（&與匕）與P型IGFET(71與72)所組成的電路得作為反相放大器，用以反相放大分壓輸出I且提供至口型 IG F E T 7 3之閘極電極。由電阻（心與匕）所提供的分壓輸出Vtp相對於内部電壓 VINT得設定成接近於1)型1(；1^7 71之閥值電壓。此外，從p 型IGFET 71之沒極電極來的輸出得提供予pSIGFET 了3之閘極電極，其中補償電流卜得從内部電壓供應線13流至地電位端子。補償電流源部70之P型IGFET( 71與73)得具有基本上相同的組態且以相同於内部電路！中之p型IGFET的製程所形成。以此方式，所有閥值電壓彼此得基本上相同。 / 茲將說明圖9之實施例之操作。當内部電路1處於非主動狀態時流經内部電路1之漏電流得取決於内部電路i中之p sIGFET(未圖示）之閥值電

第30頁 569223 五、發明說明（25) 塵。當P型IGFET之閥值電壓高時，漏電流得為小。告 I G.FET之閥值電壓低時，漏電流得為大。田藉由提供p型IGFET 71基本上相同於内部電路1中漏電流的p型IGFET之尺寸與組態，psIGFET η之閥值" 壓得基本上相同於内部電路i中之ρ型IGFET。因此1兴丨而言，當内部電路1中之PSIGFET之閥值電壓高且二二電流小時，PSIGFET 7丨之閥值電壓變成高於由分壓= 電阻（匕與心）所提供的分壓輸出& (相對於内部 w 以此方式，PSIGFET 71得提供較高的阻抗值，得=)。型IGFET 73得接收低電壓。便侍閘極p 藉著P型IGFET 73之低閘極電壓型1(；1?打得增加。以此方式，當内部電路!中之:Γ IGFET之閥值電壓高且漏電流小提供的補償電流Ic得增加。㈣UU70所時，Γ=電電路1中之p型娜之間值電壓為低 ^ ^ .p ^J；ET Τ；Λ^ !rFET 71 # ^ ^ ^ ^ # 懕知# Φ 1閱值電壓得亦為低且得低於由分所提供的分壓輸出〜（相對於内部電屢 Z通且1 =低於/刀壓輸出Vtp的閥值電壓，p SIGFET 71得

«M：p^G^；^；IGFET 得減少。以此方式，Λ/ 的阻抗值且補償電流Ic 壓低且漏電流大m!;路1中之p型1Gm之閥值電 i c得減少。由補彳員電流源部7 0所提供的補償電流

569223 五、發明說明（26) 因此’當内部電路1中之p型丨GFet之閥值電壓高且裝置漏電流具有相對小的值時，由補償電流源部7 〇所提供的補償電流Ic得增加。當内部電路1中之p型IGFET之閥值電壓低且裝置漏電流具有相對大的值時，由補償電流源部7〇所提供的補償電流I c得減少。據此，即使内部電路1之漏電流因例如製程變動或類似者而變動時，仍得抑制從降壓部10所提供的輸出電流IQ中之變動。以此方式，產率得改良。茲參照圖1 0 ’顯示依據一實施例之降壓電路丨〇〇〇與内邛電路1之電路不意圖。降壓電路1〇〇〇得包括一降壓部 1 〇 ’其構造得相同於圖1之實施例所示的降壓電路部丨〇。亦且，内部電路1之構造得相同於圖丨之實施例所示的内部降壓電路1 0 00得包括補償電流源部（60與70)。補償電得相同於圖8之實施例中的補償電流源部6〇，因電 9之且ϋ呆由作之說.明得省略。補償電流源部70得相同於圖只&歹1中的補償電流源部70，因此組態與操作得省 i地源部(6〇與7°)得並聯於内部電壓供應線㈠與 (60盥70)彳^ ^間且得提供内部電源穩定化。補償電流源部供補償電ίι 部電路1附近。補償電流源部60得提供的漏雷二I L/、侍依據由内部電路1中之η型1GFET所提其得贫據Γ肉ί動。補償電流源部7 〇得提供補償電流1p，部Ϊ路1中之ρ型1GFET所提供的漏電流而變匕方式，¥内部電路】中之漏電流1係由内部電路i 569223 五、發明說明（27) 中之η型IGFET與p型lGFET之漏電流所提供時，降壓電路 0 〇得提供補償電流（in + Ip)。因此，當内部電路1係互補式電路例如CMOS (互補式金屬氧化物半導體）電路時，勺括有補償電流源部（6 〇與7 0 )的降壓電路丨〇〇〇得為有用的。〜H應注意··控制信號或電位（例如在圖1或3之實施例中）得提供至圖8至1〇之實施例中之11型1(^以63及/ IGFET 73 。炫參照圖11，顯示依據一實施例之降壓電路丨丨〇盥内，電路1之電路示意圖。内部電路丨之構造得相同於圖/丨、之貫施例所示的内部電路1。降壓電路110得包括差動放大器lu、放大器112、以及驅動p型IGFET 12。差動放大器Hi得於非反相輸入端子 (由正號+所指示）處接收參考電壓VREF且於反相輸入端子 (由負號一所指示）處接收内部電壓1心，並得提供一輸出作為放大器112之輸入。放大器112得提供一輸出至驅動p 型1 GFET 12之閘極。驅動P型IGFET 12得具有連接於接收外部電源電壓vDD的源極電極與連接於内部電源線13的汲極，。以此方式，内部降壓部11〇得提供内部電壓\心於驅動 P型IGFET 12之汲極。内部電壓Vin得為從從外部電源電壓 VDD降低的電壓。

放大器112得包括η型iGFET 113與p型IGFET 114 型 IGFET114得具有連接於内部電源線13的源極、連接以接收差動放大器1 11之輸出的閘極、以及連接至驅動P型IGFET 12之閘極113之汲極的汲極。N型IGFET 113得

第33頁 569223 五、發明說明（28) ----- 具有連接以接收差動放大器丨丨1之輸出的閘極與地電位端子的源極。；放大器1 1 2得連接於内部電壓供應線丨3與接地電位間’使得操作電流Ic得從内部電壓供應線13提供。以此方式，操作電流I c得亦作為用於内部電源穩定化的補償電流放大器112得放大差動放大器U1之輸出，以提供一輸出至驅動p型IGFET 1 2之閘極。驅動p型IGFET 1 2得提供一從降壓電路110所提供的輸出電流。 ’、

么么將說明圖11之實施例之操作。降壓電路1 1 〇之差動放大器丨i i得比較内部電源線丨3」二内部電壓VINT與參考電壓Vref。當内部電壓％低於參考， = VREF時/差動放大器丨丨1提供一高輸出作為放大器ιΐ2之。藉著，位準作為放大器112之輸入，P型1GFET 1 14 ，轉移向較高的阻抗狀態且nSIGFET 113得 =狀態’且放大器112之輸出得變成較低。結果，驅動: ET 1 2之阻抗得變成較低且從外部電源電壓Vj)d經由 P 31IGFET 12提供至内部電源線13的之輸出電流％得增加。以此方式，内部電壓得上升。

放大ί 一當内部電壓ViNT高於參考電壓Vref時，差動 m ^ ^ k仏一低輸出作為放大器11 2之輸入。藉著低位柄的、^為放大器112之輸入，P型IGFET 114得轉移向較且淤1狀態且η型1 GFET 113得轉移向較高的阻抗狀態，器112之輸出得變成較高。結果，驅動口型1(?1?£：丁 12

569223 發明說明（29)

之阻抗彳于變成較低且從外部電源電壓％經由驅動p型丨GFET 1 2提供至内部電源線丨3之輸出電流乙得減少。以此方式，内部電壓VINT得變成較低，回應於電流消耗（例如電流（丨與

Ic))。 y 著如刖所述之反饋操作，内部電壓VINT得控制成使得其得基本上等於參考電壓

依據圖1 1之實施例，内部電壓ViNT得提供操作電源予放大器112。因此，當内部電壓ViNT上升時，放大器112之輸出電壓得亦上升。當放大器112之輸出電壓上升時，驅動P型IGFET 12得具有增加的阻抗且得因而提供較低的輸出電流IG。藉著較低的輸出電流Iq，内部電壓乂而得變低。另一方面，當内部電壓vINT降低時，放大器112之輸出電壓得降低。當放大器112之輸出電壓降低時，驅動13型1(^£1[ =得f有減少的阻抗且得因而提供較高的輸出電流Iq。藉著較高的輸出電流IG，内部電壓VINT得上升。以此方式，包括有差動放大器U1、放大器112、與驅動P型IGFET 12的反饋迴路得提供聯合作用以維持内部電壓νΐΝΤ，同時提供補償電流I C以維持較高的迴路增益，使得對於電流需求之反應時間得改良。曰1

依據圖1 1之實施例，差動放大器丨丨丨之輸出得藉由放大器112來放大。放大器112得為互補型放大器（例如CM〇s 放大器）且得包括η型IGFET 113與p型IGFET 114。以此方式，降壓電路11〇之敏感度得在不增加差動放大器ln之操作電流下獲得改良。此外，内部電壓Vint得提供操作電源”

569223 五、發明說明（30) -- 予放大器11 2。因此，得產生反饋迴路，使得消耗功率之降低與對於内部電壓Vint改變之反應時間之改良得實現。以此方式，内部電壓Vint得在不另外從降壓電路之放大部分離地提供補償電流源部下達成穩定。茲參照圖1 2，顯示依據一實施例之降壓電路丨2 〇與内 =電路1之電路示意圖。内部電路丨之構造得相同於圖丨'之實施例所示的内部電路1。降壓電路120得包括差動放大器111與驅動1)型1(^£：丁 12，如同圖n之降壓電路11〇。然而，降壓電路12〇得不同於降壓電路110之處在於得包括有放大器122，而非放大器 11 2。放大器1 22得接收差動放大器丨丨丨之輸出且得提供」輸出至驅動p型IGFET 12之閘極。八放大器122得包括r^IGFET 123與p型IGm 124。？型 IGFET 124得具有連接於内部電源線13的源極、連接以接收差動放大器1 1 1之輸出的閘極、以及連接於驅動p型 IGFEJ 12之閘極與11型1(；1?£：了 113之汲極的汲極。Nsigfet 1 2 3得具有連接於電源供應的閘極與連接於接地電位端子的，極。N型IGFET 123得提供固定的電流負載至放大器間式源放ί ^ 1 22得連接於内部電壓供應線1 3與接地電位〇，得刼作電流Ic得從内部電壓供應線13提供。以此方操作電流Ic得亦作為用於内部電源穩定化的補償電流茲將說明圖12之實施例之操作。 569223 五、發明說明（31) ---- 降壓電路1 20之差動放大器丨丨i得比較内部電源線丨3上的内部電壓VINT與參考電壓VREP。當内部電壓Vint低於參考電壓VREF時」差動放大器ill提供一高輸出作為放大器丨22 之輸入。藉著提供高位準作為放大器122之輸入，p型 IGFET 124得轉移向較高的阻抗狀態且放大器122之輸出得變低。結果，驅動p型IGFET 12之阻抗得變低且從外部電源電壓vDD經由驅動PsIGFET 12提供至内部電源線13之輸出電流1〇得增加。以此方式，内部電壓得上升。 1 一方面，當内部電壓VINT高於參考電壓Vref時，差動放大器111提供一低輸出作為放大器122之輸入。藉著提供低位準作為放大器122之輸入，p sIGFET 124得轉移向較、低的阻抗狀態且放大器122之輸出得變高。結果，驅動口型 IGFET 12之阻抗得變低且從外部電源電壓¥⑽經由驅動p型 IGFET 12提供至内部電源線13的輸出電流Iq得減少。以此

方式，内部電壓VINT得變低，回應於電流消耗（例如電流（！與 I c)) 〇 ',L 得其藉著如前所述之反饋操作，内部電壓Vint得控制成得基本上等於參考電壓Vref 工依據圖1 2之實施例，差動放大器丨丨i之輸出得由有P型IGFET 124的放大器122所放大。以此方式，降壓 20之敏感度得在不增加差動放大器丨丨1之操作電流下得改良。此外，内部電壓VINT得提供一操作電源予放:器 122。因此，得產生反饋迴路，使得消耗功率之降低盥對内部電壓vINT之反應特徵之改良得實現。以此方式，-内、部

569223

電壓NT得在不另外從降壓電路之放大部電流源部下達成穩定。分離地提供補償依據圖12之貫施例，包括有差動放大器^、放大 1^2、與驅動卩型“以了 12的反饋迴路得提供聯合作用以" 、内部電壓VINT，同時提供補償電流丨c以維持較高的迴、’、增益，使得對於電流需求之反應時間得改良。應注意：至當對於圖1 2進行修改使得差動放大器丨J J之輸型IGFET 123之閘極電極且1)型1(^打124建構成固定電浐11 負載時，仍可獲得基本上相同的效果。 7 茲參照圖13，顯示依據一實施例之降壓電路13〇與内，電路1之電路示意圖。内部電路丨之構造得相同於圖！之實施例所示的内部電路1。降壓電路130得包括差動放大器in、驅動口型“心丁 12、與放大器112，如圖η之降壓電路11〇。然而，降壓電路130得不同於降壓電路11〇之處在於得包括有電阻（&與 R2)且内部電壓VINT得提供一操作電源予差動放大器111。

電阻&得具有連接於内部電源線丨3的一端子與連接於放大器111之反相輸入的另一端子。電阻匕得具有連接於放大器111之反相輸入的一端子與連接於接地電位端子的另一端子。以此方式，藉由電阻（比與心）分割内部電壓Vim 所獲得的電壓得提供至差動放大器HI之反相輸入端子。以此方式，電壓νΐΝΤΚ2/(^ + R2)得施加至差動放大器m 之反相輸入端子且内部電壓Vint得設定成％以（Ri + R2)/R2。

第38頁 569223 五、發明說明（33) 圖1 3之實施例之基本操作得類似於圖丨丨之實施例之作。因此，省略詳細說明。在圖丨3之實施例中，内部電壓 V，得作為操作電源供給至由電阻（&與匕）所組成的分壓器、差動放大器1 1 1、與放大器丨丨2。以此方式，放大器 11 2之操作電〃,LI丨、差動放大器丨丨丨之操作電流“、與流入由電阻（Ri與1^所、组成的分壓器電路之操作電流“之總和 (Ιι +丨2 + I3)得作為用於内部電源穩定化的補償電流源。據此，補償電流源之電流值得增加且補償電流值得由仏改？阻(比與匕）之值而容易選擇，同時依據所期望的内部電壓VINT之值維持電阻值比率。應注意圖13之實施例得修改，使得在放大器112中之固IGFET(1 13或1 14)得建構成操作如同固定的電流負載，^圖12之實施例中，且得獲得類似的效果。、茲參照’顯示依據一實施例之降壓電路㈠、内部 /θ ”功月b電路140之電路示意ϋ。降壓電路10之構造 ::〗同？1之實施例所示的降壓電路部i 0。亦且，内部電路1之構造^相同於圖1之實施例所示的内部電路i。右+ =之貫施例得不同於圖1之實施例之處在於得包括供一操作雷呢+ Λ 員電流源部2〇。内部電壓％?得提摔作雷、Μ二# :犯電路140。因此，流入功能電路140的二為用於内部電源穩定化之補償電流源。用彳胃二1 =政=140係連接於内部電壓供應線13時，得使路I兴例L 一聖2 ί内部電壓、所操作的適當的功能電牛1吕’適當的功能電路140得包括用以接收低振

569223 五、發明說明（34) — 7 $號的第一級輸入緩衝器、位準改變電路、放大電路例 ^ ΐ放大器、使用於降壓系統中的固定電流產生電路、一-者為了保持電壓需要漏電流（穩定狀態電流）的記憶單 70、問鎖電路或類似者。能日圖14之實施例，甚至在内部電路1處於非主動狀 ίf Ϊ f微小的漏電流之狀態下，預定的操作電流1a仍济$ 一 $，電路140。因此，大於或等於操作電流“的電二^維;提供作為從降壓電路1 0來的輸出電流L且迴路增 :部電】Ϊί:高的值。據此，㈣電路10得快速回應於由内“；f 上的内部電壓^之改變。以此方式，成相對：：：10:;供的内部電壓V-之變動得被抑制以功4耗:寻:低因為不需要提供分離的補償電流源，所依據實施例，補僧雷、店部電路處於非主動(待工部電麼所供應的内流。舉例而言，當内部雷2仏補仏予降壓電路之輸出電切換至非主動狀離時:它回應於主動信號而從主動狀態當内部電路丄主動:;提：！償作為回應、然而，偏若償電流得依據漏電流來提供:1忍控制或確定漏電流，則補於内部電路處於非主路的裝置漏電流得為次閥信2心（待中模式）時流入内部電次閥值電壓Vth。一般而t，/属電流且其值取決於IGFET之路處於主動狀態（主動模;’裝置漏電流得小於當内部電裝置參數得設定成用以、二盅所流動的電流的5%。因此， B加漏電流’舉例而言，藉由利用 569223 五、發明說明（35) 例如内部電路中流、閘極氧化膜言，藉由刻意降處於非主動狀態狀態（主動模式）壓電路之敏感度良電壓待命電路依據實施例比較參考電壓與部電源電壓所獲於内部電路。内於主動信號而切源得設於内部電得提供用以偏壓非主動時提供預反應特徵得改良而劇烈增加電流主動狀態而迅速過南。所包括的MOSFET之IGFET的能帶間漏電之穿遂電流、及/或次閥值漏電流（舉例而低閥值電壓而增加）。據此，當内部電路 (待命模式）時之裝置漏電流可增加至主動中流動的電流之5%或更多。以此方式，降得藉由增加的裝置漏電流而改良，藉而改之反應特徵。 ’内部降壓電路得包括内部降壓部，用以内部電壓且依據比較結果產生藉由降低外的得的内部電壓。内部電壓供應線得連接部電路得藉由内部電壓供應功率且得回應換於主動狀態與非主動狀態間。補償電^ 壓供應線與接地電位端子間。補償電流源降壓電路的補償電流，以於内部電路處於定的輸出電流。以此方式，降壓電路部之。據此，得防止當内部電路進入主動狀態消耗或者當内部電路從主動狀態切換至非減少電流消耗所造成的内部電壓之過低與亦且，依據實施例，用以降低外部電源電壓至預定的内部電壓電位之降壓電路得包括差動放大器、放大器、與驅動P型IGFET。差動放大器得於一端子處接收參考電壓I 於另一端子處接收内部電壓，並得提供一輸出作為放大器之輸入。放大器得提供一輸出至驅動1)型1(^£了之閘極。驅

第41頁 569223 五、發明說明（36) __ 動P型IGFET得具有連接於外部麼於汲極電極。放大器及/或差電叙原：源極且得提供内部電内部電壓供應線提供。以此方々，a大15之操作電流得從時，放大器及/或差動放大器得"％ '内部電路處於非主動定降壓電路之輸出電流至預定于的作信為補償電流源，用以設應特徵得在不增加消耗電流下獲，此’降壓電路之反地防止當内部電路進入主.動狀離良。據此，得有效率當内部電路從主動狀態切換=動=增加電流消耗或者變動得降低。 ^之過低或過高’且内部電壓中之依據實施例，用以降低外邱雪壓電位之降壓雷Μ祖：：外電源電壓至預定的内部電接於内 :2仏内部電壓至内部電壓供應線。連於主動：：i t ί部電路得回應於主動信號而切換至功& $ i /、ί &動狀態間。内部電壓供應線得提供功率 =内Π路;力；喿作電流得作為補償電流源，用下獲ϊ改良據！壓，，反應特徵得在不增加消耗電流狀態而劇^加電、ώ ζ f政率地防止當内部電路進入主動至非主動狀：&電机4耗或者當内部電路從主動狀態切換過低或過古心、迅速減少電流消耗時所造成的内部電壓之 °同’且内部電壓中之變動得降低。 w。2Ξ1述實施例僅為例示且本發明不限於此等實施 1 J體”不限於前述實施例。牛例而言’内部電路1得包括得在待命狀態中提供漏國第42頁 569223 五、發明說明（37) ^ ^ ^之裝置。藉由設計裝置參數使得裝置得提供足夠的 *電^以允許輸出電流1〇設定成最小位準，即使内部電敗 1處於待命狀態時亦然，則漏電流i得設定成預定的最小的内式由降壓電路1〇得偏壓在對於内部電源線13上 ι INT之變動得由降壓電路1 0迅速反應的條件 ΐ的Ξ嘗雷2部裝置1中之漏電流1得具有本質上設計於其得具有比复置，，而言，裝置得為1gfet或類似者及比其他類似梦通道長⑨，或得具有刻意設計的我置更低的閥值電壓。因此，雖从、Jr 發明可在 =^文已經詳細說明各種特定實施例，但本換、與修改。缺本發明之範圍與精神下經歷各種變化、替制。。據此，本發明僅由申請專利範圍之定義所限

569223 圖式簡單說明五、【圖示之簡單說明】圖1係依據一實施例之降壓電路與内部電路之電路示意圖。圖2顯示依據一實施例之降壓電路之操作。圖3係依據一實施例之降壓電路與内部電路之電路示意圖。圖4顯示依據一實施例之降壓電路與内部電路之操作之時序圖。圖5顯示依據一實施例之降壓電路之操作。圖6係依據一實施例之降壓電路與内部電路之電路示意圖。圖7係依據一實施例之降壓電路與内部電路之電路示意圖。圖8係依據一實施例之降壓電路與内部電路之電路示意圖。圖9係依據一實施例之降壓電路與内部電路之電路示意圖。圖1 0係依據一實施例之降壓電路與内部電路之電路示意圖。圖11係依據一實施例之降壓電路與内部電路之電路示意圖。圖1 2係依據一實施例之降壓電路與内部電路之電路示意圖。圖1 3係依據一實施例之降壓電路與内部電路之電路示

第44頁 569223 圖式簡單說明意圖。圖1 4係依據一實施例之降壓電路、功能電路、與内部電路之電路示意圖。圖1 5係習知的内部降壓電路與内部電路之電路示意圖。元件符號說明： I 内部電路 10 降壓部 II 差動放大器 12 驅動Ρ Μ 0 S電晶體 1 3 内部電源線 20, 30, 40, 5 0, 60, 7 0 補償電流源部 21 偏壓電壓產生電路

22, 33, 43, 5 1, 52, 6 1 - 6 3, 1 1 3, 1 23 η 型 IGFET 31 延遲電路 32 反相器 42 電壓源 53, 54 溶絲

71 〜73， 114， 124 ρ 型IGFET 100，110，120，130，3 0 0，60 0，7 0 0，80 0，9 0 0，1000 降壓電路 111, 112, 122 放大器 140 功能電路

第45頁

Claims

569223 /、、申請專利範圍 1β 一種降壓電路，包含：妹# &降壓部，比較一參考電壓與一内部電壓且依據比較低外部電源電麼而產生該内部電壓；内部電壓供應線，耦合以接收該内部電壓且提供功干主—内部電路； f内部電路具有一主動狀態與一非主動狀態；以及内部雷t償電流源部，耦合於該内部電壓供應線，且於該該降芦j處於該非主動狀態時提供一補償電流，用以補償争反部之一輸出電流。如申睛專利範圍第1項之降壓電路，該降壓部包括：、· 該參考電；ΐίΐΐ器’麵合以於一第—輸入端子處接收供該比較結I ;、以ί —輸入端+處接收該内部f Μ，並提徑於哕外：Ϊ動電晶體’提供一用於該輸出電流之電流路 % 4外部電源電壓鱼电動電晶體μ ^ Γ 應線間，且具有一驅曰媸控制鈿子，耦合以接收該比較結果。 •如申睛專利範圍第i項之降壓電路，其 δ亥動電晶體係— /、 · 具有耦合以接收兮冰加I緣閘極％效電晶體（IGFET )， 1« ^ Μ卜°卩電源電壓的一驅動雷a辨、店技耦3於該内部電壓供電aa體源極以及冤揸仏應線的一驅動電晶體汲極 569223

4.如申請專利範圍第1項之降壓電路，其中：邱雷^償電流源部於該内部電路處於該主動狀態且該内二ΐί:消耗電流比該内部電路處於該非主動狀態時更太曰加時基本上不進行補償。 5 ·如申睛專利範圍第1項之降壓電路，其中：該補償電流源部包括： ^ —η型絕緣閘極場效電晶體（IGFET)，提供一可控制電SlL路彳二於5亥内部電壓供應線與一接地電位間；以及一偏壓電壓產生電路，提供一偏壓電壓至該11型丨_ IGFET之一控制閘極，用以設定該補償電流。 6 ·如申請專利範圍第1項之降壓電路，其中·· 該補償電流源部包括：一第一η型絕緣閘極場效電晶體（IGFET)，具有一第一可控制阻抗路徑，耦合串聯於一第二η型IGFET之一第二可控制阻抗路徑，位於該内部電壓供應線與一接地電位間；該第一 η型IG F Ε Τ之〆控制閘極係搞合以接收一控制信號，當該内部電路處於該主動狀態且該内部電路之一消耗電流比當該内部電路處於該非主動狀態時更增加時，用以禁止該補償電流；以及一偏壓電壓產生電絡，提供一偏壓電壓至該第二 η塑IGFΕΤ之一控制閘極，用以設定該補償電流。

569223

六、申請專利範圍 7 ·如申請專利範圍第1項之降壓電路，其中：該補償電流源部包括：一第一 η型絕緣閘極場效電晶體（I G F E T )，串聯於一第一可程式裝置，位於該内部電壓供應線與一接地電位間；以及一第二η型IGFET，串聯於一第二可程式裝置，位於該内部電壓供應線與該接地電位間。 8.如申請專利範圍第1項之降壓電路，其中：該補償電流源部包括：一第一分壓電路，連接於該内部電壓供應線與— 接地電位間，且提供一第一分壓輸出；一第一反相放大器，耦合以接收該第一分壓輪出，且提供一第一反相放大器輸出；以及一η型絕緣閘極場效電晶體（IGFET)，提供一可控制阻抗路徑於該内部電壓供應線與該接地電位間，且具^ 一控制閘極，耦合以接收該第一反相放大器輸出。

9·如申請專利範圍第8項之降壓電路，其中：該第一反相放大器包括：一第一η型IGFET，具有耦合於該接地電位的器源一汲極、以及耦合以接收該第一分壓輸出的一閘極；以及

569223

^ . 第二n型1GFET，具有耦合以該第一反相放大器 Ι·'|·| \1Τι. * η Λ、極以及搞合於該内部電壓供應線的一汲極與一 I 0 ·如，凊專利範圍第g項之降壓電路，其中·· 由5亥第一分壓電路所提供的該第一分壓輸出之電位接近於一 η型IGFE 丁之一閥值電壓。 II ·如申睛專利範圍第8項之降壓電路，其中：該補償電流源部更包括：认一第二分壓電路，連接於該内部電壓供應線盥一接地電位=，且提供一第二分壓輸出；一一第二反相放大器，耦合以接收該第二分壓輸出，且提供一第二反相放大器輸出；以及一Ρ型絕緣閘極場效電晶體（IGFET)，提供一可抑制阻抗路徑於該内部電壓供應線與該接地電位間，且具^ 一控制閘極，耦合以接收該第二反相放大器輸出。^ 12.如申請專利範圍第1項之降壓電路，其中：該補償電流源部包括：一分壓電路，連接於該内部電壓供應線與一接地電位間且提供一分壓輸出； ^ 一反相放大器，耦合以接收該分壓輸出，且提供一反相放大器輸出；以及 '、

569223

六、申請專利範圍一p型絕緣閘極場效電晶體（IGFET)，提供一可# 制阻抗路徑於該内部電壓供應線與該接地電位間，且具^ 控制閘極，搞合以接收該反相放大器輸出。 13·如申請專利範圍第1 2項之降壓電路，其中：該反相放大器包括：一第一p型IGFET，具有耦合於該内部電壓供應線的一源極、耦合於該反相放大器輸出的一汲極、以及輕合以接收該分壓輸出的一閘極；以及一第二p型IGFET，具有耦合於該反相放大器輪出的一源極以及耦合於該接地電位的一汲極與一閘極。 14·如申請專利範圍第1 3項之降壓電路，其中：由該分壓電路所提供的該分壓輸出之電位接近於一 p 型IGFET之一閥值電壓。 15· 一種降壓電路，包含：一降壓部’比較一參考電壓與一内部電壓且依據比較結果降低一外部電源電壓而產生該内部電壓；一内部電壓供應線，耦合以接收該内部電壓且提供功. 率至一内部電路，該内部電路具有一主動狀態與一非主動狀態；該降壓部包括：差動放大器，耦合以於一第一輸入端子處接收

569223 六、申請專利範圍該參考電壓且於一供該比較結果；一放大器部電壓供應線提供一驅動電徑於該外部電源電動電晶體控制端子該放大器一補償電流，用以 16·如申請專利範該驅動電晶體具有耦合以接收該合於該内部電壓供第二輸人料處接收“部μ，^ 結f，且藉由該内 aa ^ ° ^至該放大器；以及日日體’提供用於一輪φ 壓與該内部電壓供應線間：：：d ’輕合以接收該放大器輪/甘’ 於該内部電路處於該非；；狀；：補償該降壓部之該輸出電：“、日寸楗供圍第15項之降壓電路，其中：係一P型絕緣閘極場效電晶體UGFET)，夕卜部電源電壓的一驅動電晶體源極與耦應線的一驅動電晶體汲極。 17.如申請專利範圍第15項之降壓電路，直中. 該放大器包括： ' ^ 一13型絕緣閘極場效電晶體（IGFET)，且有耦人於该内部電壓供庫綠& ^ ^ ^ 1¾ α ^ 門扠源極、耦合以接收該比較結果的- 閘極、以及耦合於該放大器輸出的一汲極；以及 .Α 一η型1 GFET，具有耦合於該接地電位的一源極、 /於該放大器輪出的一汲極、以及耦合以接收該比較結 569223 六、申請專利範圍 18.如申請專利範圍第1 5項之降壓電路，其中該放大裔包括· 一p型絕緣閘極場效電晶體（IGFET)，具有執& 該内部電壓供應線的一源極、耦合以接收該比較結果°於閘極、以及耦合以提供該放大器輸出的一汲極；以及的一一η型負載IGF ET，具有耦合於該接地電位的— 極與耦合於該放大器輸出的一汲極。源 1 9.如申請專利範圍第1 5項之降壓電路，其中：該放大器包括：一P型負載絕緣閘極場效電晶體（IGFET)，具有合於該内部電壓供應線的一源極與耦合於該放大器私 •馬一汲極；以及 "％出的一η型IGFET，具有耦合於該接地電位的一源極耦合於該放大器輸出的一汲極、以及耦合以接收該比处果的一閘極。父結 20. 一種降壓電路，包含：一降壓部，依據一比較結果降低一外部電源電壓而生一内部電壓；屋一内部電壓供應線，耦合以接收該内部電壓且提供工率至一内部電路，該内部電路具有一主動狀態與一非主^ 狀態； · % 該降壓部包括：

第52頁 569223 六、申請專利範圍一分出；一差該參考電壓且供該比較結果一放部電壓供應線 —驅徑於該外部電動電晶體控制該分部電路處於該降壓部之該輸 1電路，藉由分割該内部電壓提供一分壓輸器’耦：以於-第一輸入端子處接收第一輸入鈿子處接收該分壓輸出，並提， 2 耦合,接收該比較結果，且藉由該内放大器輸出與功率至該放大器；以及 =曰體，提供用於―輪出電流的一電流路 f電壓與該内部電壓供應線間，且具有一驅 =子，耦合以接收該放大器輸出，其中 =電路、讜差動放大器、與該放大器於該内与主動狀態時提供一補償電流，用以補償該出電流。 21 ·如申請專利範圍第2 0項之降壓電路，其中·· 呈4驅動電晶體係—p型絕緣閘極場效電晶體， ^ =耦合以接收該外部電源電壓的一驅動電晶體源極與耦口；该内部電壓供應線的一驅動電晶體汲極。 22·如申請專利範圍第20項之降壓電路，其中：該放大器包括： a 一P型絕緣閘極場效電晶體（IGFET)，具有耦合於邊内部電壓供應線的一源極、耦合以接收該比較結果的一閘極、與耦合於該放大器輸出的一汲極；以及

第53頁 569223

一η型I GFET，具有耦輛合於該放大器輸出的一汲極的一閘極。合於该接地電位的一源極、、與耦合以接收該比較結果 23*如申請專利範圍第20項之降壓電路，其中：該放大器包括： —p型絕緣閘極場效電晶體（IGFET)，具有耦合於 j，部電壓供應線的一源極、耦合以接收該比較結果的一憂、與搞合以提供該放大器輸出的一汲極；以及一11型負載WFET，具有耦合於該接地電位的一源極與耦合於該放大器輸出的一汲極。 2 4·如申請專利範圍第2 〇項之降壓電路，其中：該放大器包括： _ 一P型負載絕緣閘極場效電晶體（IGFET)，具有輕合於該内部電壓供應線的一源極與耦合於該放大器輸出的一汲極；以及一η型IGFET，具有耦合於該接地電位的一源極、耗合於該放大器輸出的一汲極、與耦合以接收該比較結果的一閘極。 ^5* 一種降壓電路，包含：一降壓部’比較一參考電壓與一内部電壓且依據比較結果降低一外部電源電壓而產生該内部電壓，

第54頁 569223

-内部電屢供應線率至-内部電路，該内部電路具有一主狀態；以及 β 初狀態與且提供功一非主動一功能電路，趣人，、，褐σ从從該内部電壓供且於該内部電路處於兮非a 4 、々7…亥非主動狀態時提供以補你該降壓部之一輪出電流。應線接收功一補償電流率，，用 26.如申請專利範圍第25項之降壓電路，其該降壓部，包括_ # ^ ^ ^ 是動放大器，耦合以於一第一輪人子處接收該參考電壓且於一第一弟翰入 _ 、, ..... 、第一輸入☆而子處接收該内部端電壓’並長:供该比較結果；以及一驅動電晶體，提供用於該輸出電流之一電流路徑於該外部電源電壓與該内部電壓供應線間，且具有耦合以接收該比較結果的一驅動電晶體控制端子。 2 7·如申請專利範圍第2 6項之降壓電路，其中：遠驅動電晶體係一 Ρ型絕緣閘極場效電晶體（IG F Ε Τ )，異有耦合以接收該外部電源電壓的一驅動電晶體源極與耦合於該内部電壓供應線的一驅動電晶體汲極。 28· 一種降壓電路，包含：一降壓部，比較一參考電壓與一内部電壓且依據比較姑果降低一外部電源電壓而產生該内部電壓；以及一内部電壓供應線，耦合以接收該内部電壓且提供功

第55頁 569223 六、申請專利範圍率至一内部電路，該内部電路具有一主動狀態與一非主動狀態，其中該内部電路之一裝置參數係設定成使得當該内部電路處於該非主動狀態時，從該内部電壓供應線所消耗的一内部電路漏電流至少為一預定的值。 2 9. 如申請專利範圍第2 8項之降壓電路，其中：該降壓部包括：一差動放大器，搞合以於一第一輸入端子處接收該參考電壓且於一第二輸入端子處接收該内部電壓，並提供該比較結果；以及一驅動電晶體，提供一輸出電流路徑於該外部電源電壓與該内部電壓供應線間，且具有一驅動電晶體控制端子，耦合以接收該比較結果。 30.如申請專利範圍第2 9項之降壓電路，其中：該驅動電晶體係一p型絕緣閘極場效電晶體（IGFET)，具有耦合以接收該外部電源電壓的一驅動電晶體源極與耦合於該内部電壓供應線的一驅動電晶體汲極。

第56頁