TW552428B - High-speed failure capture apparatus and method for automatic test equipment - Google Patents

High-speed failure capture apparatus and method for automatic test equipment Download PDF

Info

Publication number
TW552428B
TW552428B TW089122520A TW89122520A TW552428B TW 552428 B TW552428 B TW 552428B TW 089122520 A TW089122520 A TW 089122520A TW 89122520 A TW89122520 A TW 89122520A TW 552428 B TW552428 B TW 552428B
Authority
TW
Taiwan
Prior art keywords
circuit
failure
memory
mut
capture
Prior art date
Application number
TW089122520A
Other languages
English (en)
Inventor
Michael H Augarten
Original Assignee
Teradyne Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teradyne Inc filed Critical Teradyne Inc
Application granted granted Critical
Publication of TW552428B publication Critical patent/TW552428B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31935—Storing data, e.g. failure memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Description

552428 經濟部智慧財產局員工消費合作社印製 A7 ____B7__ 五、發明說明（/ ) 發明領域 大致地，本發明有關用於測試半導體裝置之自動測試 設備，且更特別地有關一種使用於半導體裝置測試器中之 高速失效捕獲裝置及方法。 發明背景 半導體記憶體製造商持續地尋找使生產記憶體裝置之 成本最小化以爲了維持競爭性。較重要的製造過程之一涉 及在不同條件下測試各裝置以確保可靠性及操作性。使用 來執行測試之設備常稱爲自動測試設備，或“測試器”。 大致地，習知之測試器含有電路，耦合於一個或多個 在測試下之記憶體(MUT)及寫入信號於MUT中所選擇之位 置。所寫入之信號係實質地由測試器所讀回及捕獲以用於 與期望之信號相比較。該比較之失效結果通常指示是否 MUT通過該測試或需要檢修。 許多記憶體裝置採用冗餘之列及行以使用檢修在測試 期間將失敗於偵測之裝置。此特性實質地改善良率於商用 可接受裝置之數目中。習知之記憶體測試器典型地包含一 或多個冗餘檢修端而實際地以可用之冗餘列/行來取代一或 多個列或行。然而，在可發生冗餘分析之前，藉測試器之 失效資料的可靠之初始捕獲必須產生。 傳統地，測試器已初始地儲存失效資料於具有在大小 上類似於MUT之整個容量之RAM記憶體中。一般稱爲捕 捉RAMs或錯誤捕捉記憶體之電路會典型地儲存失效資訊 於實際相對應於MUT之預定區之內的位址處之位址。此方 3 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --- -----------------訂---------線—up- (請先閱讀背面之注意事項再填寫本頁) 552428 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（i) 式便利地提供MUT區之位元影像表示(其可爲MUT之整個 容量)而允許使用者快速地識別相對於特定之製造問題的失 效群。此係特別重要於工程發展環境中而在初期製造 MUTs之中診斷處理問題。在生產線中處理問題之快速識 別亦係重要的，以使生產線上之停機時間最小化而使產品 輪貫量及相對應之批次良率最大化。 捕捉RAM之一結構係使用具有整個儲存容量實質地 相等於MUT之整個儲存容量之1位元寬的SRAM。從操作 之觀點，熟知在隨機模式中係相當高速操作之SRAM會提 供所企望之記憶體形式。不幸地，SRAM生產已在近年中 因未來有效性之存疑已滑落。因此，SRAM裝置之成本相 當地局。 在致力於創造較少SRAM之捕捉RAM中，熟練於本 項技術之該等人士已利用種種之DRAM做法。DRAMs並不 昂貴且大致地在若干情況中會提供適用於位元影像之捕捉 RAM應用的大容量之記憶體。該等裝置含有根據隨機模式 (交錯)或叢訊模式(順序)之可選擇的操作模式。不幸地，在 隨機模式中，DRAMs會以實質地比SRAM裝置更慢之速度 來操作而需特別之技術以爲了順利地操作於捕捉RAM應用 中。 揭示於Sato之美國專利第5790559號中之使用DRAMs 於失效捕獲記憶體中之一提議是採用大量排組之交錯的 DRAMs而在DRAM隨機(交錯)模式之期間達到可接受之操 作速度。該等排組各具有等效於MUT之整個儲存容量及產 4 ^紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------—_-----訂---------線— (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 552428 A7 B7 五、發明說明（9 ) 生交錯之輸出而產生更快速之串列位元流。當作隨機模式 操作之替換例，該專利亦揭示一種使用dram叢訊模式結 合於位址轉換器之技術而同時地順序儲存失效資料的多個 位元於DRAM記憶體排組中。 雖然Sato之提議呈現有利於其所意圖之應用，但他們 採用許多排組之DRAM裝置供各MUT用，會出現無真實 保證之非隨機模式操作。例如，若該MUT之讀取包含切換 列或行若干次，則操作會趨於較緩慢之隨機型模式。此破 壞了 DRAM叢訊特性之使用。爲解決此問題，深信該Sat0 之做法需要不希望高之DRAM排組的數目，或替換性地需 要特定之測試樣式。從發展之觀點，實施特定之測試樣式 不僅耗費用而且因爲受限數目之可測試裝置而有問題。 習知之半導體測試器亦典型地提供測試頭結構而定位 接腳電子裝置板之陣列非常接近於DUT’s而使傳送延遲及 相關效應最小化。接腳電子裝置板一般地含有需萃取及偵 測捕捉RAM記憶體之失效的捕獲及比較電路。典型之測試 頭/主框架結構一般會造成相當大的電纜束而測試頭與測試 器主框架(捕捉RAM記憶體通常存在該處)相互連接。該電 纜束不僅難以處理而且耗費或本於實際電纜之花費以及整 體測試器“足跡”於製造之潔淨室之內。具有需要1024頻道 或更多頻道之所提議之半導體裝置，必須支撐習知測試頭 結構之電纜數目會成爲問題。 具有習知之ATE(自動測試設備)失效處理系統之另一 問題涉及失效資料從測試頭到主框架(在電纜束之上）以及 5 ^紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------------訂---------線— (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 552428 A7 B7 五、發明說明（仏） 從失效記憶體之輸出到檢修分析電路(一般稱爲冗餘分析器 (Ras))之轉移時間。典型地，系統樣式產生器會在短暫的“ 保持”週期之期間（其中並不發生資料之獲取)驅動資料自記 憶體到RA之轉移。相信此係所不企望之測試DUT所需時 間之延伸，因而降低了輸貫量。 習知測試器之記憶體與RA間之資料轉移的相關問題 包含記憶體輸出至特定RA之指定路由。大致地，習知之 捕捉RAM記憶體組態之地區或“切片”具有個別之硬體配線 至預定RA’s之輸出。此結構已確定非必要地限制轉移之頻 寬且會造成不欲希求之轉移限制。 所需要的且迄今未得的是一種捕捉RAM記憶體結構 ，其以最小之硬體成本而提供自一或多個MUTs重建失效 資料之位元影像圖之能力。此外，存在對此一電路結構之 需要，即，亦可以最小的成本提供最大的資料轉移率。本 發明之失效捕獲電路及方法會滿足該等需求。 發明槪沭 本發明之失效捕獲電路會降低有關自測試下之記憶體 (MUT)捕獲及分析失效資料的成本。此係藉實現最小數目 之建構使輸出之失效資料經由交錯模式操作的DRAM排組 而達成。此外，往返該等記憶體排組之失效資料的轉移係 高速地執行而使測試時間最小化。 爲實現上述優點，在一形式中，本發明包含一種失效 捕獲電路，使用於失效處理電路中以識別來自測試下之記 憶體(MUT)之失效位置資料。該失效捕獲電路包含失效偵 6 -----------------訂--------線— (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 552428 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（t-） 測電路，該失效偵測電路包含複數個頻道且適合於耦合至 MUT。該失效偵測電路係操作以施加測試信號至MUT及處 理來自該處之輸出信號爲失效資訊。記憶體係配置於有容 量相對應於該MUT之預定部分的失效捕獲電路中。高速之 鏈接會耦合該記憶體至失效偵測電路。 在另一形式中，本發明包含一種失效捕獲電路，使用 於失效處理電路中以識別來自測試下之記憶體(MUT)之失 效位置資訊。該失效捕獲電路包含失效偵測電路，該失效 偵測電路包含複數個頻道且適合於耦合至MUT。該失效偵 測電路係操作以施加測試信號至MUT及處理來自該處之輸 出信號爲失效資訊。該失效捕獲電路尙包含失效記憶體電 路，該失效記憶體電路具有包含複數個記憶體排組之記憶 體。該等排組具有實質相同之位址列及行且建構以隨機模 式來接收失效信號。失效記憶體電路尙包含調停電路，該 調停電路耦合於該等排組中之個別叢訊模式輸出以及具有 調停路徑至排組輸入。該調停電路係在該等排組已捕獲預 定數量之資料後操作，以確保各實質相同位址之該等排組 含有相同資料。 在又一形式中，本發明包含一種失效處理電路，用於 自MUT確定失效資料以及分析失效資料以檢修該MUT。 該失效處理電路包含失效捕獲電路，該失效捕獲電路具有 響應於第一樣式產生器及適合耦合於該MUT之失效偵測電 路。該失效偵測電路係操作以施加測試信號於該MUT及處 理來自該MUT之輸出信號爲失效資訊。該失效捕獲電路尙 7 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------------訂---------線—^w. (請先閱讀背面之注意事項再填寫本頁) 552428 A7 __ B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（心） 包含失效記憶體電路，該失效記憶體電路具有儲存容量相 對應於該MUT及輸出轉移電路之預定部分。冗餘分析電路 係被包含以建立用於隨著第二樣式產生電路檢修該Μυτ之 程序。該第二樣式產生電路係操作以支援失效資料沿著輸 出轉移電路之轉移而無關於第一樣式產生器。 本發明之仍一形式包含一種失效捕獲電路，使用於失 效處理電路中以識別來自測試下之記憶體(MUT)之失效位 置資訊。該失效捕獲電路包含失效偵測電路，該失效偵測 電路包含複數個通道。該失效捕獲電路適合耦合於MUT及 操作以施加測試信號於MUT以及處理來自該MUT之輸出 信號爲失效資訊。失效記憶體電路係被包含而具有相對應 於該MUT之預定部分的容量且尙包含相對應於預定之 MUT儲存區的切片電路。該失效記憶體電路亦包含轉移電 路，該轉移電路包含輸出選擇器以用於指定路由給該切片 輸出到冗餘分析電路。 在另一形式中，本發明包含一種自MUT擷取多數通道 之失效資訊以用於隨後之冗餘分析的方法。該方法包含下 列步驟··捕獲失效資訊於測試頭失效捕獲電路中；以及沿 著高速鏈接串列地傳輸所捕獲之失效資訊到具有記憶體容 量相對應於該MUT之預定部分的失效記憶體電路。 在又一'形式中，本發明包含一^種自MUT擺取多數通道 之失效資訊以用於隨後之冗餘分析的方法。該方法包含下 列步驟：捕獲失效資訊於測試頭失效捕獲電路中；隨機地 儲存該失效資訊於失效記憶體電路中，其中該失效記憶體 8 (請先閱讀背面之注意事項再填寫本頁)
I 言
T 良 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公« ) 經濟部智慧財產局員工消費合作社印製 552428 A7 B7 五、發明說明（η ) 電路含有複數個記憶體排組，該等記憶體排組具有個別之 叢訊模式輸出；以及調停該失效資料於該複數個記憶體排 組之內。該調停步驟含有下列步驟：叢訊該失效資訊於該 複數個記憶體排組之外而到快取記憶體；以及叢訊回該叢 訊資料自該快取記憶體至該複數之記憶體排組，使得各該 等排組反映相同之失效資訊於相同位址中。 在另一形式中，本發明包含一種自MUT捕獲及處理多 數通道之失效資訊之方法。該方法包含下列步驟：以結合 有第一樣式產生電路之失效偵測電路來捕獲失效資訊；儲 存該失效資訊於具有容量相對應於該MUT之預定部分的記 憶中；以及以無關於該第一樣式產生電路之第二樣式產生 電路來從該記憶體轉移該失效資訊。 在仍一形式中，本發明包含一種自MUT捕獲及處理多 數通道之失效資訊之方法。該方法包含下列步驟：以失效 偵測電路來捕獲失效資訊；儲存該失效資訊於具有容量相 對應於該MUT之預定部分之記憶體中；以及選擇地指定路 由給該失效資訊自該記憶體至冗餘分析電路。 當結合附圖閱讀時’本發明之其他特性及優點將呈明 顯於下文詳細說明中。 圖式簡單說明 本發明將參照下文更詳細之說明及附圖而呈較佳地理 解，其中 第1圖係採用本發明失效捕獲裝置之測試器的槪略方 塊圖； 9 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公餐） --------------------訂---------線— (請先閱讀背面之注意事項再填寫本頁) 552428 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（？） 第2圖係第1圖之失效捕獲電路之一實施例的部分示 意圖； 第3圖係第1圖之失效捕獲電路之一實施例的部分示 意圖， 第4圖係第1圖之失效捕獲電路之一實施例的部分示 意圖；以及 第5圖係第1圖之失效捕獲電路之一實施例的部分示 意圖。 發明詳明說明 現參閱第1圖，大致地指定爲10之根據本發明一實施 例之半導體記憶體測試器的簡略方塊圖包含：電腦工作站 12 ;測試器/裝置介面，諸如測試頭13 (顯示爲電路之編 排於虛線15之右邊）；以及主框架電路18(顯示爲電路之 編排於虛線15之右邊）。 測試頭容納接腳電子裝置，該接腳電子裝置施加信號 至以及捕獲信號自一或多個測試下之記憶體(MUTs)16。該 接腳電子裝置包含樣式產生電路14,該樣式產生電路14 響應於下載自工作站中之樣式記憶體（未圖示）的預程式規 劃之樣式波形而產生位址及資料信號以用於寫入及讀取至 及自該MUT。由該樣式產生器所產生之信號透過驅動器電 路17來接達MUT且使該MUT寫入特定之資料於預定之列 及行位址處。接著，大致地指定爲20之失效捕獲電路接達 MUT資料以回應該樣式產生器所產生之“讀取，，信號並且比 較該資料於期望値（亦由該樣式產生器所產生）以識別該 10 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------------訂---------線— (請先閱讀背面之注意事項再填寫本頁) 552428 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（7 ) MUT之不良記憶體單元之位置。 續參閱第1圖，本發明失效捕獲電路20採用經由高速 鏈路30耦合於失效記憶體電路40之失效偵測電路22。該 失效記憶體電路包含：捕捉RAM記憶體180，用於儲存來 自一或多個MUTs之失效資料；隱藏的轉移樣式產生器60 ，用於自記憶體轉移資料；以及調停電路164，用於處理 該捕捉RAM記憶體資料。該調停電路會重組失效資料於捕 捉RAM記憶體之中以促進交錯模式輸出轉移能力於冗餘分 析器電路196而使失效資料處理時間最小化且相對應地降 低測試時間。 進一步地參閱第1圖，失效偵測電路22含有捕獲電路 24以用於耦合於MUT 16之I/O接腳(未圖示）。該捕獲電路 包含一個陣列之比較器（未圖示），該等比較器根據失效記 憶體電路40中所含之I/O選擇邏輯器102所選擇之組態而 相對應於該MUT之個別接腳。各比較器供給同步剔除邏輯 器26,該同步剔除邏輯器會在特定之操作週期期間產生代 表來自特定MUT接腳之失效情況的同步剔除(SR)信號。 該等SR信號係被供給至高速鏈路30，該高速鏈路較 佳地包含LVDS時脈恢復編碼器32於測試頭末端13以及 相對應之LVDS時脈恢復解碼器34於主框架末端18處。 該鏈路會變換SR資料爲串列格式以適用於高速率及沿著 最小數目之信號路徑或電纜的傳輸。 續參閱第1圖，高速鏈路解串列器34之輸出係直接至 失效記憶體電路40之輸入。該失效記憶體電路含有切片電 11 張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------.-----^---------^ (請先閱讀背面之注意事項再填寫本頁) 552428 A7 ______ B7 五、發明說明（,。） (請先閱讀背面之注意事項再填寫本頁) 路100 ’用於接收及指定路由給該SR資料至捕捉RAM記 憶體180。“切片”表示用於儲存目的之失效記憶體的預界定 部分或地區。該切片電路包含：I/O選擇邏輯器102，其接 收解串列之失效資料；以及指定路由電路120，其指引該 失效資料連同調停資料自調停電路164至捕捉RAM記憶體 之資料輸入。 經濟部智慧財產局員工消費合作社印製 進一步地參閱第1圖，捕捉RAM記憶體180大致地包 含排組在一起且具有個別交錯輸出之複數個實質相同之 SDAM(同步動態存取記憶體）。較佳地記憶體(第1及4圖 中所描繪者)含有7個SDRAM排組，各排組由個別之記憶 體控制器182所控制。排組控制模組186協調該等記憶體 排組之操作及耦合於隱藏的轉移樣式產生器60。爲了組織 由個別SDRAM排組所捕獲之資料及允許交錯模式輸出轉 移，來自記憶體之輸出會供給調停電路164。在調停之後 ，該等輸出可接著耦合於交錯轉移電路170。該調停電路 大致確保所有7個排組之記憶體會在相同的位址處含有相 同的資料。此允許順序（交錯)接達以用於轉移之目的。轉 移電路以交錯轉移率選擇地指引所調停之記憶體輸出至冗 餘分析電路196之所企望的部分。 現參閱第2圖且更詳細於上述之槪略說明，失效記憶 體電路40之一實施例接收複數個輸入信號，該等輸入信號 包含SR_S〇_SR_SN(同步-剔除〇至N)、CLK16_SRN(同步 剔除時脈）、ADS[31 : 0](交變資料源）、SEC[31 : 0])(次級) 、SYNC_SCAN(同步掃描）、ISE_SYS(忽略串列誤差）、STC( 12 尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 552428 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（丨；） 儲存此循環）、BOCJN(循環之開始）、以及CLK16„SYS(系 統16奈秒週期時脈）。該SR_S〇及CLK16_SRN信號係透過 先進先出元件42定時脈及定路線至失效記憶體電路100(第 3圖）。 續參閱第2圖，到失效記憶體電路40之輸入包含樣式 分配邏輯器44,其供給位址及資料資訊至切片電路100。 該樣式分配邏輯器會協力於STC(儲存此循環)路徑46，當 來自樣式產生器14之樣式(第1圖)初始時以及當儲存資料 於捕捉RAM記憶體180時，該STC路徑46會根據樣式產 生器所供應之程式規劃條件來警告該邏輯器。個別之32位 元交變資料源(ADS)及次級(SEC)匯流排48及50會透過操 作在樣式產生器時脈(BOC)處之個別的暫存器52及54來傳 輸個別的ADS及SEC信號。該等匯流排供給32位址選擇 多工器56，該32位址選擇多工器會選擇性地通過來自該 等匯流排之單一位元輸出。XOR(互斥或)閘58接收來源選 擇輸出，並且將其與反相位址信號INV_ADDR來進行互斥 或運算。第二FIFO(先進先出)模組59與第一 FIFO模組42 同步地輸送所互斥或之資料。來自第二FIFO之輸出係供給 至切片電路100當作用於多工器Ml至M4(第3圖)之多工 器控制輸入及當作到位址多工器64之輸入，該位址多工器 64將更完整地描述於下文。較佳地，描述於本發明之失效 捕獲電路中之FIF◦結構含有配置於個別模組資料輸入及輸 出之個別之正反器(未圖示），但可包含例如問鎖器或記憶 體，如熟知於本項技藝地。 13 @張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------—·-----訂---------線— (請先閱讀背面之注意事項再填寫本頁) 552428 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（p) 隱藏的轉移樣式產生電路60利用SYNC_SCAN輸入信 號當作隱藏位址產生器62之命令輸入。該位址產生器含有 32位元計數器，其提供輸入到位址多工器64，該位址多工 器會產生多工之位址線MUX_ADDR[31 : 0]。該位址線透過 個別之拌碼及非拌碼信號路徑66及76來引導多位元位址 信號到列/行選擇器模組80。該拌碼路徑含有選擇器68, 該選擇器耦合於BOC暫存器70，該BOC暫存器供給1KX 10拌碼RAM記憶體72。該記憶體之輸出耦合於另一 B〇C 暫存器74，該暫存器74連接於列/行選擇器80。該非拌碼 路徑76包含第三BOC暫存器78，該第三BOC暫存器耦合 於第二BOC暫存器74。再新電路取樣非拌碼信號路徑於 79處。 再新電路包含再新計數器82，該再新計數器82具有 輸出供給爲到選擇器84之兩輸入之一。另一到選擇器之輸 入係取樣自非拌碼多工位址路徑76。該選擇器之控制係藉 AND閘86所執行，而AND閘具有當作其輸入之個別控制 信號DIAG_RFSH_EN及藉XOR閘88與INV_STC互斥或之 STC信號。該再新選擇器之輸出直接到排組控制器186(第 5圖）。 在位址產生器62與排組控制器186間之通訊係沿著複 數信號路徑90、92及94所完成，而造成藉OR閘96之具 有PATGEN_SCAN信號(樣式產生器掃描)之BNK_0P信號( 或STC信號)與FRC_BNK_OP信號(驅使排組操作)的〇R運 算。該OR閘之輸出會直接到排組控制器之BNK_OP輸入 14 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------------1-----訂---------線-- (請先閱讀背面之注意事項再填寫本頁) 552428 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（π ) 〇 進一步地參閱第2圖，若干時脈信號係使用於本發明 中且藉BOC(循環之開始），或CLK16(16奈秒週期時脈)或 CLK8(8奈秒週期時脈)表示。該CLK16及CLK8時脈係合 成自相鎖迴路模組98，其利用系統16奈米時脈當作輸入 時脈信號。爲淸晰起見，並未描繪個別之時脈連接而藉上 述命名來表示。 現參閱第3圖，一部分之切片電路100係描繪(48個相 同電路之一)含有I/O選擇邏輯器102及一部分之指定路由 電路120。來自第一 FIFO 42(第2圖)之輸出的同步剔除信 號係透過多工器Ml至M4之交叉耦合網路來分配且產生終 端於選擇器104中之個別輸出。該選擇器供給依序耦合於 X〇R閘108之輸入的OR閘106。該X0R閘接收來自反相 同步剔除信號INVJR之第二輸入而產生直接透過B0C暫 存器110至AND閘112之輸出。該AND閘作用爲到指定 路由電路120之輸入，且亦含有來自STC信號路徑46之反 相SLICE_DISABL信號輸入及第三輸入。 現參閱第3及4圖，該指定路由電路120包含個別的 掃描及捕獲資料路徑122及132。該掃描路徑包含掃描比 較暫存器124，其接收32位元位址輸入自選擇器模組80( 第2圖）及供給其輸出至AND閘128以用於與反相 SLICE_DISABLE信號做AND運算。該AND之結果接著透 過掃描位址匹配FIFO 130傳送。該捕獲路徑132包含輸入 B0C暫存器134及亦接收32位元位址資訊自選擇器模組 15 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） t---------—1ml (請先閱讀背面之注意事項再填寫本頁) 552428 經濟部智慧財產局員工消費合作社印製 A7 B7 i、發明說明（π) 80之捕獲比較暫存器136°該捕獲比較模組會透過個別之 主要及輔助資料路徑131及133來處理位址資訊’該等資 料路徑供給有個別多工器之個別管線級選擇器。各多工器 係使用來根據那一個排組正操作而選擇那一條管線行進。 便利之“淸除”功能係藉DIRECT_CLR信號與AUTCLCLR信 號而沿著輔助路徑提供，其中該DIRECT^CLR信號係藉 AND閘144而與32位元位址比較做AND運算該 AUTCLCLR信號則藉NOR閘146而與AND閘144之輸出 做NOR運算。該NOR閘之輸出係直接到另一管線級選擇 器陣列136。 現參閱第4圖，來自個別管線級選擇器陣列134及 136之輸出係透過個別之8奈秒週期暫存器(CLK8)148及 150而再定時脈。沿著主要資料路徑131之CLK8暫存器之 輸出供給3 : 1資料選擇器152。該資料選擇器含有來自調 停電路164之調停資料輸入及來自資料匯流排(未圖示)之 資料匯流排輸入DB。該選擇器輸出係透過第二CLK8暫存 器154而定時脈且供給至〇R閘156，而在OR閘之處與來 自“記憶體讀取選擇”模組158之“讀取，，資料做OR運算。 OR之後的輸出耦合於AND閘160，該AND閘160含有“淸 除”命令信號作爲輸出及接著供給至捕捉RAM記憶體輸入 D/Q。 進一步地參閱第4圖，記憶體讀取選擇模組158回應 於讀取-修飾-寫入信號RMW_EN、排組讀取信號RD_BNKn 、以及來自記憶體排組解碼器192(第5圖）之輸出控制信號 16 本紙張尺度柳+國國家標準（CNS)A4規格（210 X 297公爱） ---------------^-----訂---------線-- (請先閲讀背面之注音？事項再填寫本頁) 552428 A7 B7 五、發明說明（π) 。該模組在耦合於調停電路164之前供給CLK8暫存器160 及切片輸出OR閘162。 續參閱第4圖，該調停電路164包含建構爲256X48 快取記憶體之調停FIFO。該轉移FIFO指引來自捕捉RAM 180之調停交錯資料到AND閘172以用於匹配於來自掃描 位址匹配FIFO 130之資料以及用於接著分配至預程式規劃 之輸出選擇器174陣列。該等輸出選擇器各較佳地包含一 組AND閘(未圖示)及用於各切片之相關連致能輸入。該等 AND閛之輸出供給48個輸入之OR閘(未圖不）。該〇R聞 之輸出係接著使用爲選擇器輸出信號〇UT_SEL。 現翻閱第5圖，該捕捉RAM記憶體180回應於控制電 路，進一步詳細描繪之控制電路包含：用於各捕捉RAM記 憶體排組之記憶體控制器182(爲淸楚起見，僅一顯示於第 5圖中）；排組控制模組186 ;及位址多工器190。 進一步地參閱第5圖，各捕捉RAM記憶體排組180包 含常與SDRAM裝置相結合之複數個控制信號，諸如 ADDR(多工之位址）、RAS(列位址閃控）、CAS(行位址閃控) 、WE(寫入致能）、CS(晶片選擇)及CKE(時脈致能）。該等 控制輸入接收來自相結合之記憶體控制器182之個別程式 規劃之控制信號。 各該等記憶體控制器182執行種種控制功能，包含掃 描排組180以用於載入失效資訊，叢訊該輸出至調停電路 164，透過轉移電路170讀取所調停之資料，以及再新該捕 捉RAM。從各控制器到各排組之捕捉RAM之控制輸出係 17 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 言 Γ 經濟部智慧財產局員工消費合作社印製 552428 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（I 6) 透過操作於高速8奈秒週期時脈（125 MHz)之暫存器184陣 列予以再定時脈。由控制器所管理之其他功能含有用於冗 餘分析轉移之記憶體讀取以及用於診斷之系統讀取/寫入。 各記憶體控制器182連接於控制整個捕捉RAM記憶體 之排組控制模組186。該排組控制模組包含複數個控制輸 入以用於接收個別之再新(RFSH_REQ)、排組操作(BNK_〇P) 、以及模式控制信號(M〇DE_SEL及BANK_SEL)。該排組 控制模組產生種種之可程式規劃之輸出以用協調該等捕捉 RAM記憶體排組180間之資料的讀取、寫入及調停。到該 等記憶體控制器之命令輸出信號包含排組致能(BNK_EN)、 排組再新(BNK_RFSH)、及排組命令(BNKJMD)。該排組致 能信號作用爲控制輸入，用於與位址多工器190相結合之 管線級選擇器188。所有排組(ALL_BNK)信號路徑耦合該控 制模組到組讀取解碼器192。 位址多工器190轉換32位元寬之位址資料爲列、行、 排組位址、及可由記憶體控制器182所使用之實際排組位 址資料。由於在各SDRAM裝置內部之記憶體單元陣列之 內部排組化，故尤其有利。 上述失效捕獲電路20(第1圖)之許多結構使其較佳地 實施於應用特定積體電路(ASIC)形式中。此係特別有利於 平行測試應用，其中複數個失效捕獲電路係平行配置以測 試相對應之平行陣列的MUTs。因爲相結合於ASIC技術之 高密度優點，會實質地減少提供測試大量之MUTs能力所 需之電路空間。 18 本&張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---„------^---------^--AWI (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 552428 Α7 _ Β7 五、發明說明（q) 槪言之，該失效捕獲電路20之操作包含捕獲及處理來 自MUT16之失效資料以用於接著之高速轉移至RA電路 196。因爲企望在冗餘分析期間之位元影像分析常涉及大量 之失效資料，故需要高速操作以使MUT測試之輸貫量最大 。由RA電路所接收之資料係根據該等熟練於本項技術之 人士熟知之方法，諸如讓渡於本發明受讓人之美國專利第 5754556號，命名爲“具有硬體加速器之半導記憶體測試器” 中所揭示且馬上結合於此處供參考之方法予以分析。如上 述，該失效捕獲電路之結構及組態允許高速操作而具有最 大的元件密度及最小的硬體成本。 在操作之前，測試器10係預程式規劃以寫入預定資料 於MUT16中之所選擇位址。此大致地包含程式規劃樣式產 生器14以驅動諸如回到零、回到互補、及其他熟知於該等 熟練於本項技術者之測試波形的測試樣式波形。 在測試期間，該樣式產生器14供應波形資訊至驅動器 電路17且供應拷貝之測試信號至失效捕獲電路20。該驅 動器電路寫入程式規劃之波形到MUT16。在該驅動器電路 17寫入資料到MUT16之後，捕獲電路24會掃描MUT之 所選擇區域以響應於隨後之樣式資訊，及讀取資料自所選 擇區域以用於比較於先前由樣式產生器所傳送之資料。該 I/O選擇邏輯器102會識別預定之MUT I/O以用於接達而 操縱資料資源於該等特定之接腳。當測試平行陣列之 MUTs時此係特別有利。 該捕獲電路24起動以回應於樣式產生器η所產生之 19 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I —II--— I----It· — —----— I I — (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制衣 552428 A7 B7 五、發明說明（β ) 選通信號以讀取資料自該I/O選擇邏輯器102所選擇之 MUT位址。所捕獲之資料係由各比較器偵測爲邏輯高或低 且供給至同步剔除邏輯器26。接著，該同步剔除邏輯器比 較所偵測之邏輯準位於樣式產生器所供應之期望資料。若 所捕獲之資料匹配所期望之資料時，則同步剔除邏輯器之 輸出會維持低。若發生不匹配時，則該邏輯器會產生指示 失效情況之同步剔除信號。 接著轉換所捕獲之失效資料爲串列形式且透過高速鏈 路而處理在高資料率之處。該串列之資料格式會提供大量 減少於必須指定路由給SR信號於測試頭與測試器主框架 間之電纜數目而亦有效地提高資料轉移率。 緊隨著失效資料之捕獲，各記憶體排組順序地接受叢 訊操作以輸出256個位址之資料到調停FIFO 164。接著， 〇R運算來自7個排組之資料，及叢訊回到相同的256位址 處。順序地重複調停過程直到處理所有7個排組中之所有 位址爲止。在此方式中，在各排組中之資料在單一位址爲 主之下係相同的。此有利地允許在資料轉移至RA電路96 之期間的交錯輸出能力。 在已調停該故障資料之後，隱藏的轉移樣式產生器60 會演算地產生順序之32位元(拌碼的，若需要時)位址以用 於自各排組至RA電路196之順序地交錯傳輸。藉實施該 隱藏的轉移樣式產生器，輸出之轉移時間不再受制於主測 試器樣式產生器14之有效性。 從失效捕獲電路到RA電路196之資料的實際轉移亦 20 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------^-----訂---------線— (請先閱讀背面之注咅？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制衣 552428 A7 —— ___ B7 五、發明說明（行） 包含有輸出選擇特性，其以指引所選擇之切片輸出到RA 而提供可撓性。各切片輸出係直接到相結合的AND閘(未 圖示)而選擇性地由程序規劃之致能信號所致能。接著〇R 運算所有切片之個別的AND閘極輸出且隨後以交錯方式傳 輸到RA電路196。 該等熟練於本項技術之人士將理解本發明所提供之許 多益處及優點。由本發明所提供之更重要優點之一係降低 之成本及時間以用於藉高速鏈路所完成之測試器主框架與 測器測試頭之間的資料轉移。此外，在記憶體性能中之主 要益處係藉調停特性予以實現而使交錯模式之輸出資料能 從捕捉RAM記憶體傳輸到冗餘分析電路。此外，藉提供獨 特的輸出選擇器電路可達成以可撓性指引切片之輸出到RA 之優點。 雖然本發明已參照其較佳實施例而特定地顯示及描述 ，但將由該等熟練於本項技藝者所理解的是，種種在形式 及細節中之改變可完成於其中而不會背離本發明之精神及 範疇。 主要元件符號說明 10 半導體記憶體測試器 12 電腦工作站 13 測試頭 15 虛線 14 樣式產生電路 16 測試下之記憶體(MUTs) 21 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
552428 A7 B7 五、發明說明（7-) 經濟部智慧財產局員工消費合作社印製 17 驅動器電路 18 主框架電路 20 失效捕獲電路 22 失效偵測電路 24 捕獲電路 26 同步剔除邏輯器 30 高速鏈路 32 LVDS時脈恢復編碼器 34 LVDS時脈恢復解碼器 40 失效記憶體電路 42 先進先出元件 44 樣式分配邏輯器 46 STC信號路徑 48，50 滙流排 52，54 暫存器 56 32位址選擇多工器 58，88 X〇R閘 59 第二FIFO(先進先出)模 60 隱藏的轉移樣式產生器 62 隱藏的位址產生器 64 位址多工器 66 拌碼信號路徑 68 選擇器 70 ， 110 B0C暫存器 22 ------------：-----訂---------線— (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 552428 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（y| ) 72 74 76 78 80 82 84 90 96 100 102 112，128，144 160 ， 172 120 124 131 5 133 132 134 136 146 152 160 164 170 104 92，94 156 ， 162 1KX 10拌碼RAM記憶體 第二BOC暫存器 非拌碼信號路徑 第三BOC暫存器 列/行選擇器 再新計數器 選擇器 信號路徑 〇R閘 切片電路 1/◦選擇邏輯器 AND閘 指定路由電路 掃描比較暫存器 資料路徑 捕獲路徑 輸入之BOC暫存器 選擇器陣列 NOR閘 3 : 1資料選擇器 CLK8暫存器 調停電路 交錯轉移電路 23 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------^-----訂---------線—mpl (請先閱讀背面之注意事項再填寫本頁) 552428 A7 _B7 五、發明說明（>>) 174 輸出選擇器 180 捕捉RAM記憶體 182 記憶體控制器 186 排組控制模組 190 位址多工器 196 冗餘分析電路 ^1 ^1 ϋ -_ϋ KmmM Β_ϋ 1 ϋ I Μι 1·-— ϋ ϋ ϋ_1 ϋ ϋ emmmmm ϋ Β·^— ,TJ 1 Βϋ ϋ ·ϋ 1_1 ϋ ϋ I I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 24 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 552428 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 X、申請專利托圍 1. 一種失效捕獲電路，其係使用於一失效處理電路中 以自測試下之記憶體(MUT)識別失效位置資訊，該MUT具 有含複數個記憶單元之預定儲存容量，該失效捕獲電路係 包含： 失效偵測電路，其係包含複數個通道而適用於耦合到 該MUT及操作性地施加測試信號到該MUT且處理來自該 MUT之輸出信號爲失效資料； 一失效記憶體電路；以及 一高速鏈路，其係耦合該失效記憶體電路到該失效偵 測電路。 2. 如申請專利範圍第1項之失效捕獲電路，其中該失 效偵測電路係配置於一測試頭之中，以及該失效記憶體電 路係定位於一主框架之中。 3. 如申請專利範圍第1項之失效捕獲電路，其中該高 速鏈路採用比該複數個通道之數目更少的預定數目之信號 路徑。 4. 如申請專利範圍第3項之失效捕獲電路’其中該高 速鏈路包含串列之資料鏈路。 5. 如申請專利範圍第4項之失效捕獲電路’其中該高 速鏈路包含： 一時脈恢復編碼器’其係耦合於該失效偵測電路；以 及 一時脈恢復解碼器’其係連接於記憶體之輸入。 6. 如申請專利範圍第1項之失效捕獲電路，其中該失 1 本紙張尺度適用中國國家標準（CNS ) Α4規格（210x297公着） (請先閱讀背面之注意事項再填寫本頁) 訂 線 552428 A8 B8 C8 D8 六、申請專利範圍 效記憶體電路包含： 切片電路，其係含有I/O選擇邏輯器及配置在該I/O 選擇邏輯器之輸出的指定路由電路； 記億體，其係含有複數個記憶體排組，該等排組具有 實質相同之位址列及行且建構以隨機模式來接收該等失效 信號，該等排組具有個別之叢訊模式輸入及輸出；以及 調停電路，其係耦合於該等個別之叢訊模式輸出，且 具有調停路徑到該等排組輸入，以及在該等排組已捕預定 資料數量之後，操作以確保各該等排組之該等實質相同之 位址含有相同之資料。 7. 如申請專利範圍第6項之失效捕獲電路，其中該失 效偵測電路係回應於第一樣式產生電路，該失效捕獲電路 尙包含： 轉移電路，配置於該失效記憶體電路之輸出處；以及 一第二樣式產生電路，其係耦合於該切片電路且操作 以執行失效資料之轉移自該失效記憶體電路到冗餘分析電 路。 8. 如申請專利範圍第7項之失效捕獲電路，其中該轉 移電路包含： 一輸出選擇器，用於指定路由該切片輸出至該冗餘分 析電路之一所選擇部分。 9. 一種失效捕獲電路，其係使用於一失效處理電路中 以自測試下之記憶體(MUT)識別失效位置資訊，該MUT具 有含複數個記憶體單元之預定儲存容量’該失效捕獲電路 2 張尺度適用中國國家標準（CNS ) A4規格(210X297公^7 (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 552428 A8 B8 C8 D8 六、申請專利範圍 係包含： ·~| (請先閲讀背面之注意事項存填寫本頁) 失效偵測電路，其回含複數個通道而適用於耦合到該 MUT及操作性地施加測試信號到該MUT且處理來自該 MUT之輸出信號爲失效資訊；以及 一失效記憶體電路，其係含有： 記憶體，其係含有複數個記憶體排組，該等排組具有 實質相同之位址列及行且建構以隨機模式來接收該等失效 信號，該等排組具有個別之叢訊模式輸入及輸出；以及 調停電路，其係耦合於該等個別之叢訊模式輸出且具 有調停路徑到該等排組輸入，以及在該等排組已捕獲預定 資料數量之後，操作以確保各該等排組之該等實質相同之 位址含有相同的資料。 10. 如申請專利範圍第9項之失效捕獲電路，其中該複 數個記憶排組係包含複數個SDRAM記憶體。 11. 如申請專利範圍第10項之失效捕獲電路，其中該 調停電路包含一快取記憶體。 12. 如申請專利範圍第11項之失效捕獲電路，其中該 快取記憶體包含一 FIFO電路。 經濟部智慧財產局員工消費合作社印製 13. 如申請專利範圍第9項之失效捕獲電路，尙包含一 高速鏈路，其係耦合該失效記億體電路於該失效偵測電路 〇 14. 如申請專利範圍第9項之失效捕獲電路，其中該失 效記憶體電路係包含切片電路，該切片電路含有I/O選擇 邏輯器及配置在該I/O選擇邏輯器之輸出處的指定路由電 3 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 552428 A8 B8 C8 D8 六、申請專利範圍 路。 15. 如申請專利範圍第14項之失效捕獲電路，其中該 失效偵測電路係回應於第一樣式產生電路，該失效捕獲電 路尙包含z 轉移電路，其係配置於該失效記憶體電路之輸出處； 以及 第二樣式產生電路’係耦合於該切片電路且操作以執 行失效資料之轉移自該失效記憶體電路到冗餘分析電路。 16. 如申請專利範圍第15項之失效捕獲電路，其中該 轉移電路係包含： 一輸出選擇器，用於指定路由給該切片輸出至該冗餘 分析電路之一所選擇部分。 17. —種失效處理電路，其係用於確定失效資料自 MUT及分析該失效資料以檢修該MUT，該失效處理電路係 包含： 一失效捕獲電路，其係含有 失效偵測電路，回應於一第一樣式產生器而適用於耦 合到該MUT及操作性地施加測試信號到該MUT且處理來 自該MUT之輸出信號爲失效資訊，及 一失效記憶體電路，其係具有儲存容量相對應於該 MUT之預定部分及輸出轉移電路； 冗餘分析電路，其係建立用於檢修該MUT之程序； 以及 第二樣式產生電路，其係操作以支援失效資料之轉移 4 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 552428 A8 B8 C8 ____ D8 六、申請專利範圍 沿著無關於該第一樣式產生器之該輸出轉移電路。 18.如申請專利範圍第π項之失效處理電路，其中 該失效偵測電路係配置於一半導體測試器測試頭之中 ’及該失效記憶體電路係定位分離於該測試頭，該失效捕 獲電路尙含有： 一高速鏈路，其係耦合該失效記憶體電路於該失效偵 測電路。 19·如申請專利範圍第π項之失效處理電路，其中該 失效記憶體電路係含有： 一記憶體，其係含有複數個記憶體排組，該等排組具 有實質相同之位址列及行且建構以隨機模式來接收該等失 效信號，該等排組具有個別之叢訊模式輸入及輸出；以及 調停電路，其係耦合於該等個別之叢訊模式輸出且具 有調停路徑到該等排組輸入，以及在該等排組已捕獲預定 資料數量之後，操作以確保各該等排組之該等實質相同之 位址含有相同的資料。 20. 如申請專利範圍第17項之失效處理電路，其中該 失效記憶體電路含有： 切片電路，其係相對應於預定的MUT儲存區；以及 轉移電路，其係耦合於該切片電路之輸出，該轉移電 路含有一輸出選擇器，係其用於指定路由給該切片輸出到 g亥冗餘分析電路。 21. —種失效捕獲電路，其係使用於一失效處理電路中 以自測試下之記憶體(MUT)識別失效位置資訊，該MUT具 5 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 、言 經濟部智慧財產局員工消費合作社印製 552428 A8 B8 C8 D8 六、申請專利範圍 有含複數個記憶體單元之預定儲存容量，該失效捕獲電路 係包含： 失效偵測電路，其係包含複數個通通而適用於耦合到 該MUT及操作性地施加測試信號到該MUT且處理來自該 MUT之輸出信號爲失效資訊；以及 一失效記憶電路，其係具有容量相對應於該MUT之 預定部分及具有切片電路相對應於預定之MUT儲存區，該 失效記憶體電路含有轉移電路，該轉移電路含有輸出選擇 器，其係用於指定路由給該切片輸出到該冗餘分析電路。 22.—種自MUT擷取多重通道之失效資訊以用於接著 之冗餘分析的方法，該方法係包含下列步驟： 於一測試頭失效捕獲電路中捕獲該失效資訊；以及 串列地傳輸該捕獲之失效資訊沿著一高速鏈路到一失 效記憶體電路中，該失效記憶體電路具有記憶體容量相對 應於該MUT之預定部分，該失效記憶體電路配置爲分離自 該測試頭。 23·如申請專利範圍第22項之方法，其中該串列地傳 輸之步驟係包含下列步驟： 以一種時脈恢復協定來編碼該失效資料； 傳送該編碼後之失效資料沿著數目少於該等通道之複 數個信號路徑； 於分離自該測試頭的位置接收該編碼後之失效資料； 以及 解碼該編碼後之失效資料。 6 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 、v0 經濟部智慧財產局員工消費合作社印製 552428 A8 B8 C8 D8 六、申請專利範圍 24. —種自MUT擷取多重通道之失效資訊以用於接著 之冗餘分析的方法’該方法包含下列步驟： 於一測試頭失效捕獲電路中捕獲該失效資訊； 隨機地儲存該失效資訊於一失效記憶體電路中’該失 效記憶體電路含有具有個別叢訊模式輸出之複數個記憶體 排組；以及 調停該失效資料於該複數個記憶體排組之內’該調停 步驟係含有下列步驟： 叢訊該失效資訊於該複數個記憶體排組之外而到一快 取記憶體；以及 叢訊回該叢訊資料自該快取記憶體到該複數個記憶體 排組，使得各該等排組反映相同之失效資訊於相同的位址 中。 25. —種自MUT擷取及處理多重通道之失效資訊之方 法，該方法係包含下列步驟： 以結合於一第一樣式產生電路之失效偵測電路來捕獲 該失效資訊； 儲存該失效資訊於具有相對應於該MUT之預定部分 之容量的一記憶體之中；以及 結合無關於該第一樣式產生電路之第二樣式產生電路 來自該記憶體轉移該失效資訊。 26. —種自MUT擷取及處理多重通道之失效資訊之方 法，該方法包含下列步驟： 以失效偵測電路來捕獲該失效資訊； 7 (請先閱讀背面之注意事項再填寫本頁) 、言 Γ 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 552428 A8 B8 C8 D8 六、申請專利範圍 儲存該失效資訊於具有相對應於該MUT之預定部分 之容量的一記憶體之中；以及 選擇性地指定路由給該失效資訊自該記憶體到一冗餘 分析電路。 (請先閲讀背面之注意事項再填寫本頁) 、1T 線IT 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）
TW089122520A 1999-10-26 2000-11-14 High-speed failure capture apparatus and method for automatic test equipment TW552428B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/426,486 US6536005B1 (en) 1999-10-26 1999-10-26 High-speed failure capture apparatus and method for automatic test equipment

Publications (1)

Publication Number Publication Date
TW552428B true TW552428B (en) 2003-09-11

Family

ID=23690987

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089122520A TW552428B (en) 1999-10-26 2000-11-14 High-speed failure capture apparatus and method for automatic test equipment

Country Status (8)

Country Link
US (1) US6536005B1 (zh)
EP (1) EP1232399B1 (zh)
JP (2) JP2003513391A (zh)
KR (1) KR20020062635A (zh)
DE (1) DE60012966T2 (zh)
MY (1) MY125270A (zh)
TW (1) TW552428B (zh)
WO (1) WO2001031356A1 (zh)

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7024696B1 (en) 2000-06-14 2006-04-04 Reuben Bahar Method and system for prevention of piracy of a given software application via a communications network
US6694462B1 (en) * 2000-08-09 2004-02-17 Teradyne, Inc. Capturing and evaluating high speed data streams
JP2002216495A (ja) * 2001-01-18 2002-08-02 Mitsubishi Electric Corp メモリデバイス冗長救済解析方法、記録媒体および装置
US7401272B1 (en) * 2001-03-09 2008-07-15 Pmc-Sierra, Inc. Apparatus and method for high speed sampling or testing of data signals using automated testing equipment
US20030099139A1 (en) * 2001-08-24 2003-05-29 Abrosimov Igor Anatolievich Memory test apparatus and method of testing
US20030051193A1 (en) * 2001-09-10 2003-03-13 Dell Products L.P. Computer system with improved error detection
US7346125B2 (en) * 2002-04-23 2008-03-18 Raytheon Company Method and device for pulse shaping QPSK signals
DE10252199A1 (de) * 2002-11-09 2004-05-19 Infineon Technologies Ag Verfahren zum Beschreiben eines Fehleradressenspeichers und Testschaltung mit einem Fehleradressenspeicher
US7143323B2 (en) * 2002-12-13 2006-11-28 Teradyne, Inc. High speed capture and averaging of serial data by asynchronous periodic sampling
US7117410B2 (en) 2002-12-20 2006-10-03 Teradyne, Inc. Distributed failure analysis memory for automatic test equipment
JP2005011451A (ja) * 2003-06-19 2005-01-13 Advantest Corp 試験装置、及びプログラム
JP4514028B2 (ja) * 2004-05-20 2010-07-28 ルネサスエレクトロニクス株式会社 故障診断回路及び故障診断方法
JP4599945B2 (ja) * 2004-08-31 2010-12-15 横河電機株式会社 Ｉｃテスタ
JP4826116B2 (ja) * 2005-03-25 2011-11-30 富士通株式会社 Ｒａｍ試験装置及び試験方法
US8087092B2 (en) * 2005-09-02 2011-12-27 Uniloc Usa, Inc. Method and apparatus for detection of tampering attacks
US7987362B2 (en) * 2005-09-12 2011-07-26 Uniloc Usa, Inc. Method and apparatus for using imperfections in computing devices for device authentication
US7395465B2 (en) * 2006-01-13 2008-07-01 International Business Machines Corporation Memory array repair where repair logic cannot operate at same operating condition as array
WO2007091332A1 (ja) * 2006-02-10 2007-08-16 Fujitsu Limited 接続検出回路
DE602006007627D1 (de) 2006-03-13 2009-08-13 Verigy Pte Ltd Singapore Formattransformation von testdaten
US8284929B2 (en) 2006-09-14 2012-10-09 Uniloc Luxembourg S.A. System of dependant keys across multiple pieces of related scrambled information
US7908662B2 (en) * 2007-06-21 2011-03-15 Uniloc U.S.A., Inc. System and method for auditing software usage
US9373362B2 (en) * 2007-08-14 2016-06-21 Dell Products L.P. System and method for implementing a memory defect map
US7694195B2 (en) 2007-08-14 2010-04-06 Dell Products L.P. System and method for using a memory mapping function to map memory defects
US7949913B2 (en) * 2007-08-14 2011-05-24 Dell Products L.P. Method for creating a memory defect map and optimizing performance using the memory defect map
US7945815B2 (en) 2007-08-14 2011-05-17 Dell Products L.P. System and method for managing memory errors in an information handling system
EP2203815B1 (en) 2007-09-20 2015-08-12 Uniloc Luxembourg S.A. Installing protected software product using unprotected installation image
EP2223256A1 (en) * 2007-11-17 2010-09-01 Uniloc Usa, Inc. System and method for adjustable licensing of digital products
WO2009076232A1 (en) * 2007-12-05 2009-06-18 Uniloc Corporation System and method for device bound public key infrastructure
WO2009105702A2 (en) * 2008-02-22 2009-08-27 Etchegoyen Craig S License auditing for distributed applications
US8122309B2 (en) * 2008-03-11 2012-02-21 Formfactor, Inc. Method and apparatus for processing failures during semiconductor device testing
EP2311233A1 (en) * 2008-05-21 2011-04-20 Uniloc Usa, Inc. Device and method for secured communication
US20090327070A1 (en) * 2008-06-25 2009-12-31 Uniloc Usa, Inc. System and Method for Monitoring Efficacy of Online Advertising
KR101203412B1 (ko) * 2008-07-28 2012-11-21 가부시키가이샤 어드밴티스트 시험 장치 및 시험 방법
JP2010134979A (ja) * 2008-12-03 2010-06-17 Fujitsu Ltd 演算処理装置および記憶装置用試験装置の制御方法
EP2396742A2 (en) * 2009-02-10 2011-12-21 Uniloc Usa, Inc. Web content access using a client device identifier
US20100257214A1 (en) * 2009-03-18 2010-10-07 Luc Bessette Medical records system with dynamic avatar generator and avatar viewer
US8103553B2 (en) * 2009-06-06 2012-01-24 Bullock Roddy Mckee Method for making money on internet news sites and blogs
US20100312702A1 (en) * 2009-06-06 2010-12-09 Bullock Roddy M System and method for making money by facilitating easy online payment
US20100332337A1 (en) * 2009-06-25 2010-12-30 Bullock Roddy Mckee Universal one-click online payment method and system
US20100323790A1 (en) * 2009-06-19 2010-12-23 Etchegoyen Craig S Devices and Methods for Auditing and Enforcing Computer Game Licenses
US9047458B2 (en) * 2009-06-19 2015-06-02 Deviceauthority, Inc. Network access protection
US20100325446A1 (en) * 2009-06-19 2010-12-23 Joseph Martin Mordetsky Securing Executable Code Integrity Using Auto-Derivative Key
US8423473B2 (en) * 2009-06-19 2013-04-16 Uniloc Luxembourg S. A. Systems and methods for game activation
US9633183B2 (en) * 2009-06-19 2017-04-25 Uniloc Luxembourg S.A. Modular software protection
US20100325431A1 (en) * 2009-06-19 2010-12-23 Joseph Martin Mordetsky Feature-Specific Keys for Executable Code
US20100325424A1 (en) * 2009-06-19 2010-12-23 Etchegoyen Craig S System and Method for Secured Communications
US9047450B2 (en) 2009-06-19 2015-06-02 Deviceauthority, Inc. Identification of embedded system devices
US20100325735A1 (en) * 2009-06-22 2010-12-23 Etchegoyen Craig S System and Method for Software Activation
US20100325149A1 (en) * 2009-06-22 2010-12-23 Craig Stephen Etchegoyen System and Method for Auditing Software Usage
US20100324983A1 (en) * 2009-06-22 2010-12-23 Etchegoyen Craig S System and Method for Media Distribution
US8495359B2 (en) * 2009-06-22 2013-07-23 NetAuthority System and method for securing an electronic communication
US20100325200A1 (en) * 2009-06-22 2010-12-23 Craig Stephen Etchegoyen System and Method for Software Activation Through Digital Media Fingerprinting
US20100325025A1 (en) * 2009-06-22 2010-12-23 Etchegoyen Craig S System and Method for Sharing Media
US20100324981A1 (en) * 2009-06-22 2010-12-23 Etchegoyen Craig S System and Method for Media Distribution on Social Networks
US20100325051A1 (en) * 2009-06-22 2010-12-23 Craig Stephen Etchegoyen System and Method for Piracy Reduction in Software Activation
US8452960B2 (en) * 2009-06-23 2013-05-28 Netauthority, Inc. System and method for content delivery
US20100321208A1 (en) * 2009-06-23 2010-12-23 Craig Stephen Etchegoyen System and Method for Emergency Communications
US20100325040A1 (en) * 2009-06-23 2010-12-23 Craig Stephen Etchegoyen Device Authority for Authenticating a User of an Online Service
US8903653B2 (en) 2009-06-23 2014-12-02 Uniloc Luxembourg S.A. System and method for locating network nodes
US8736462B2 (en) 2009-06-23 2014-05-27 Uniloc Luxembourg, S.A. System and method for traffic information delivery
US20100324989A1 (en) * 2009-06-23 2010-12-23 Craig Stephen Etchegoyen System and Method for Monitoring Efficacy of Online Advertising
US20100332319A1 (en) * 2009-06-24 2010-12-30 Craig Stephen Etchegoyen Methods and Systems for Dynamic Serving of Advertisements in a Game or Virtual Reality Environment
US9129097B2 (en) * 2009-06-24 2015-09-08 Uniloc Luxembourg S.A. Systems and methods for auditing software usage using a covert key
US9075958B2 (en) * 2009-06-24 2015-07-07 Uniloc Luxembourg S.A. Use of fingerprint with an on-line or networked auction
US20100332331A1 (en) * 2009-06-24 2010-12-30 Craig Stephen Etchegoyen Systems and Methods for Providing an Interface for Purchasing Ad Slots in an Executable Program
US8239852B2 (en) * 2009-06-24 2012-08-07 Uniloc Luxembourg S.A. Remote update of computers based on physical device recognition
US10068282B2 (en) * 2009-06-24 2018-09-04 Uniloc 2017 Llc System and method for preventing multiple online purchases
US8213907B2 (en) * 2009-07-08 2012-07-03 Uniloc Luxembourg S. A. System and method for secured mobile communication
US9141489B2 (en) * 2009-07-09 2015-09-22 Uniloc Luxembourg S.A. Failover procedure for server system
US8726407B2 (en) 2009-10-16 2014-05-13 Deviceauthority, Inc. Authentication of computing and communications hardware
US9082128B2 (en) * 2009-10-19 2015-07-14 Uniloc Luxembourg S.A. System and method for tracking and scoring user activities
US8769296B2 (en) * 2009-10-19 2014-07-01 Uniloc Luxembourg, S.A. Software signature tracking
US8316421B2 (en) * 2009-10-19 2012-11-20 Uniloc Luxembourg S.A. System and method for device authentication with built-in tolerance
US20110093503A1 (en) * 2009-10-19 2011-04-21 Etchegoyen Craig S Computer Hardware Identity Tracking Using Characteristic Parameter-Derived Data
KR20110138626A (ko) * 2010-06-21 2011-12-28 삼성전자주식회사 병렬 테스트 장치를 탑재한 메모리 모듈
GB2484268A (en) 2010-09-16 2012-04-11 Uniloc Usa Inc Psychographic profiling of users of computing devices
KR101212737B1 (ko) * 2010-12-17 2012-12-14 에스케이하이닉스 주식회사 반도체 메모리 장치
AU2011100168B4 (en) 2011-02-09 2011-06-30 Device Authority Ltd Device-bound certificate authentication
AU2011101296B4 (en) 2011-09-15 2012-06-28 Uniloc Usa, Inc. Hardware identification through cookies
US8724408B2 (en) 2011-11-29 2014-05-13 Kingtiger Technology (Canada) Inc. Systems and methods for testing and assembling memory modules
US9117552B2 (en) 2012-08-28 2015-08-25 Kingtiger Technology(Canada), Inc. Systems and methods for testing memory
AU2013100802B4 (en) 2013-04-11 2013-11-14 Uniloc Luxembourg S.A. Device authentication using inter-person message metadata
US8695068B1 (en) 2013-04-25 2014-04-08 Uniloc Luxembourg, S.A. Device authentication using display device irregularity
JP2016134188A (ja) 2015-01-22 2016-07-25 株式会社東芝 半導体集積回路
KR102416994B1 (ko) * 2020-10-23 2022-07-05 연세대학교 산학협력단 리던던시 분석 방법 및 리던던시 분석 장치

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4460997A (en) * 1981-07-15 1984-07-17 Pacific Western Systems Inc. Memory tester having memory repair analysis capability
US4460999A (en) * 1981-07-15 1984-07-17 Pacific Western Systems, Inc. Memory tester having memory repair analysis under pattern generator control
EP0125633B1 (en) * 1983-05-11 1990-08-08 Hitachi, Ltd. Testing apparatus for redundant memory
US4876685A (en) 1987-06-08 1989-10-24 Teradyne, Inc. Failure information processing in automatic memory tester
EP0424612A3 (en) 1989-08-30 1992-03-11 International Business Machines Corporation Apparatus and method for real time data error capture and compression for redundancy analysis of a memory
JPH03104097A (ja) * 1989-09-18 1991-05-01 Fujitsu Ltd 半導体記憶装置
JPH04186600A (ja) * 1990-11-21 1992-07-03 Hitachi Ltd Ｉｃメモリ試験装置
JP3070305B2 (ja) * 1992-10-30 2000-07-31 安藤電気株式会社 フェイルメモリ
US5588115A (en) * 1993-01-29 1996-12-24 Teradyne, Inc. Redundancy analyzer for automatic memory tester
US5610925A (en) 1995-03-27 1997-03-11 Advantest Corporation Failure analyzer for semiconductor tester
JP3552175B2 (ja) * 1995-05-17 2004-08-11 株式会社アドバンテスト フェイルメモリ装置
JPH095402A (ja) 1995-06-22 1997-01-10 Advantest Corp 半導体メモリ試験装置
JP3547059B2 (ja) * 1995-06-30 2004-07-28 株式会社アドバンテスト 半導体メモリ試験方法およびこの方法を実施する装置
US5795797A (en) 1995-08-18 1998-08-18 Teradyne, Inc. Method of making memory chips using memory tester providing fast repair
JPH0963300A (ja) 1995-08-22 1997-03-07 Advantest Corp 半導体メモリ試験装置のフェイル解析装置
JPH1064297A (ja) * 1996-08-27 1998-03-06 Advantest Corp メモリ試験装置
DE19680964T1 (de) 1995-09-22 1997-10-16 Advantest Corp Speichertestgerät
US5889936A (en) 1995-11-22 1999-03-30 Cypress Semiconductor Corporation High speed asynchronous digital testing module
US5720031A (en) 1995-12-04 1998-02-17 Micron Technology, Inc. Method and apparatus for testing memory devices and displaying results of such tests
JP3098700B2 (ja) * 1995-12-27 2000-10-16 日立電子エンジニアリング株式会社 Ｉｃ試験装置
JPH09269358A (ja) * 1996-03-29 1997-10-14 Advantest Corp 半導体メモリ試験装置
US5790559A (en) * 1996-03-29 1998-08-04 Advantest Corporation Semiconductor memory testing apparatus
US5754556A (en) 1996-07-18 1998-05-19 Teradyne, Inc. Semiconductor memory tester with hardware accelerators
JP3700797B2 (ja) * 1996-08-09 2005-09-28 株式会社アドバンテスト メモリ試験装置
JPH1083696A (ja) * 1996-09-09 1998-03-31 Advantest Corp 半導体メモリ試験装置
JP3608694B2 (ja) * 1996-09-18 2005-01-12 株式会社アドバンテスト メモリ試験装置
JP3549174B2 (ja) * 1996-09-30 2004-08-04 株式会社アドバンテスト メモリ試験装置
KR100310964B1 (ko) * 1996-10-15 2002-04-24 오우라 히로시 메모리시험장치및이시험장치를ram시험모드와rom시험모드로전환하는방법
JP3871384B2 (ja) * 1996-11-01 2007-01-24 株式会社アドバンテスト 半導体メモリ試験装置用不良解析メモリ
JPH10142298A (ja) * 1996-11-15 1998-05-29 Advantest Corp 集積回路デバイス試験装置
JP3384272B2 (ja) * 1997-02-27 2003-03-10 安藤電気株式会社 フェイルメモリ
JPH10269799A (ja) * 1997-03-19 1998-10-09 Advantest Corp 半導体メモリ試験装置
JPH10289597A (ja) * 1997-04-14 1998-10-27 Advantest Corp メモリ試験装置
TW382657B (en) * 1997-06-13 2000-02-21 Advantest Corp Memory tester
JP3558252B2 (ja) 1997-11-10 2004-08-25 株式会社アドバンテスト 半導体メモリ試験装置
JPH11328995A (ja) * 1998-05-19 1999-11-30 Advantest Corp メモリ試験装置
JP4161481B2 (ja) * 1999-09-28 2008-10-08 横河電機株式会社 フェイルメモリ回路及びそのインタリーブコピー方法

Also Published As

Publication number Publication date
JP2003513391A (ja) 2003-04-08
US6536005B1 (en) 2003-03-18
EP1232399B1 (en) 2004-08-11
DE60012966D1 (de) 2004-09-16
WO2001031356A1 (en) 2001-05-03
MY125270A (en) 2006-07-31
KR20020062635A (ko) 2002-07-26
EP1232399A1 (en) 2002-08-21
DE60012966T2 (de) 2005-08-11
JP2011249005A (ja) 2011-12-08

Similar Documents

Publication Publication Date Title
TW552428B (en) High-speed failure capture apparatus and method for automatic test equipment
KR100328357B1 (ko) 개선된자동메모리테스터용용장성분석기
US7516363B2 (en) System and method for on-board diagnostics of memory modules
EP1159630B1 (en) Distributed interface for parallel testing of multiple devices using a single tester channel
JP5327484B2 (ja) 大容量／高帯域幅メモリデバイスを修復するための方法および装置
US4622669A (en) Test module for asynchronous bus
US7480830B2 (en) System, method and storage medium for testing a memory module
EP1173853B1 (en) Failure capture apparatus and method for automatic test equipment
JP3893238B2 (ja) 半導体記憶装置の不良解析装置
US6181616B1 (en) Circuits and systems for realigning data output by semiconductor testers to packet-based devices under test
JP4181694B2 (ja) メモリ試験装置
US7134059B2 (en) Pad connection structure of embedded memory devices and related memory testing method
JPWO2002033708A1 (ja) メモリの不良救済解析処理方法及びこの方法を実施するメモリ試験装置
US6760871B2 (en) Circuit, system and method for arranging data output by semiconductor testers to packet-based devices under test
US6885961B2 (en) Hybrid tester architecture
CN118248205B (zh) 一种内嵌式存储器的测试方法及系统
US6990614B1 (en) Data storage apparatus and data measuring apparatus
KR20030054198A (ko) 다중 메모리의 테스트를 위한 ｂｉｓｔ 회로 및 그것을구비한 집적회로 장치
Arnold et al. Evaluating ATE-equipment for volume diagnosis
JP2002050195A (ja) メモリ評価システム
JPH09237199A (ja) スキャンパス故障検出回路

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent