TW550472B - Driver circuit, receiver circuit, and signal transmission bus system - Google Patents

Description

550472 6666pif.doc/008 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（(） 發明背景 本發明是有關於一種用以將電氣訊號，例如數十億赫 兹（gigahertz)或更高頻率的局速數位訊號’經由傳輸線從 驅動器電路傳輸至接收器電路之訊號傳輸匯流排系統。 習知之訊號傳輸匯流排系統如第21圖所繪示，包括 傳輸線101、驅動器電路102、及接收挤電路103 ’形成在 或裝設在電路基板104上。'在典型的應用中’驅動器電路 、 102及接收器電路103是配置在裝設於電路基板104上的 分開的積體電路(Integrated-Circuit，簡稱1C)晶片中的。在 電路基板104內形成電源供應圖案(pattern)105及接地圖案 106。電源供應圖案105從電源供應器供應電源給驅動器 電路102、接收器電路103、以及其他電路，通常標示爲 Vdd。雖然在圖式中繪示成一條線，電源供應圖案105可 以是在電路基板104內的部分或全部平面。接地圖案106 同樣地具有廣闊的平面區域，將驅動器電路102、接收器 電路103、以及其他電路連接至電源供應器的接地側，以 習知之接地符號及字母GND來標示。傳輸線101設計成 微細長條傳輸線。 驅動器電路102及接收器電路103爲互補金屬氧化半 導體(Complementary Metal-Oxide-Semiconductor，簡稱 CMOS) 電路，都具有p通道金屬氧化半導體場效電晶體（以下簡 稱爲pMOS電晶體），其源極耦接至電源供應圖案105，η 通道金屬氧化半導體場效電晶體（以下簡稱爲nMOS電晶 體），其源極耦接至接地圖案106，輸入端，連接至這兩個 電晶體的閘極，以及輸出端，連接至這兩個電晶體的汲極。 (請先閱讀背面之注意事項再填寫本頁) · --線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 B7 550472 6 6 6 6pi f · doc /0 0 8 五、發明說明o ) 傳輸線101的兩個末端耦接至驅動器電路102的輸出端及 接收器電路103的麗入端。接收器電路103的輸入阻抗遠 超過傳輸線101的特徵阻抗。 驅動器電路102接收來自外部信號源的傳輸輸入訊號 TS，並且將對應之傳輸訊號送至傳輸線101。接收器電路 103接收該傳輸訊號且產生對應之接收輸出訊號RS。 諸如驅動器電路102之CMOS驅動器電路的一個優點 爲其功率消耗很低。功率消耗很低是因爲只有在傳輸輸入 訊號TS改變狀態時才有顯著的電流流過。 傳輸輸入訊號TS的高至低轉換造成由電源供應圖案 105經驅動器電路102的pMOS電晶體流至微細長條傳輸 線101的電流(標示爲ILH)。在微細長條傳輸線101上，傳 輸訊號以電磁波形式由驅動器電路102傳導至接收器電路 103，使接收器電路103感測到的電位由低改變爲高。在 電源供應圖案105中，產生的電荷流爲從驅動器電路1〇2 漂流向電源供應Vdd。在傳輸輸入訊號TS的每個高至低 轉換一再重覆，此電荷流在電源供應圖案105中造成交流 (ac)成分的電流。 同樣的，傳輸輸入訊號TS的低至高轉換造成由微細 長條傳輸線101經驅動器電路102的nMOS電晶體流至接 地圖案106的電流(標示爲IHI>在微細長條傳輸線101上， 傳輸訊號再次以電磁波形式由驅動器電路102傳導至接收 器電路103，使接收器電路103感測到的電位由高改變爲 低。在接地圖案106中，產生的電荷流爲從接地漂流向驅 動器電路102。在傳輸輸入訊號TS的每個低至高轉換一再 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） · 11-----^--------1^-. (請先閱讀背面之注意事項再填寫本頁) 涇齊郎智慧犲查局員I-消費合阼fi印製 550472 A7 B7 6 6 6 6pi f . doc/0 0 8 五、發明說明（3 ) 重覆，此電荷流在接地圖案106中造成交流（ac)成分的電 流。 假設，例如，電源供應Vdd爲3.3伏特，驅動器電路 102的電晶體具有十五歐姆（15Ω )的導通電阻及一^百汗歐姆 (100kD)的關閉電阻，以及傳輸線101的電阻爲一百歐姆 (100Ω)，則所謂的暗電流（dark current)，其在傳輸線1〇1 爲低(接地）電位時，經電源供應圖案105由電源供應器流 至傳輸線101.，以及在傳輸線101爲高(Vdd)電位時，經接 地圖案106由傳輸線101流至地，具有相當小的數値的三 百三十微安培。 3.3 V/(100Q+100kQ) = 330 μΑ 假設傳輸線101的訊號傳導時間爲一奈秒（1 nanosecond，1 ns)，則在此1 ns期間，流入或流出微細長 條傳輸線101的〗1^或IHL，使傳輸線101的電容充電或放 電，具有相當大的數値的二十九毫安培。

3.3 ν/(15Ω+100Ω) = 29 mA 假設傳輸輸入訊號TS爲數十億赫茲（glgahertz，簡稱 GHz)的高速數位訊號，例如，則在電源供應圖案1〇5及接 地圖案106產生相當頻率的交流成分，其大小等於上述兩 個電流値之間的差。此相當大的高頻ac成分會干擾電源 供應及地電位且影響整個訊號傳輸匯流排系統。與雜散阻 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公髮） ------------------------------$ ^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 550472 6666pif.d〇c/〇〇8 五、發明說明（) 抗及電容的諧振，會造成訊號傳輸匯流排系統故障。 另一個問題爲在接收器電路103的傳輸訊號的實質地 整體的反射所造成的波形失真。假設，例如，在數十億赫 么么的頻率下產生的T S轉換以及在傳輸線1 〇 1上的訊號傳 導時間爲1 ns，則每個反射可能會使同時在傳輸線1〇1上 傳導的數個脈波失真，以及每個波形會被數個反射扭曲失 真。假如傳輸線101當作訊號匯流排連接至數個接收器電 路’會使此反射失真更嚴重。 上述之諧振效應及多反射效應也會產生電磁幅射，其 會在電源供應圖案105及接地圖案106的延伸平面區域引 起渦流（eddy current)。渦流會更進一步產生電磁幅射，其 成爲影響電路基板104上其他電路的電磁干擾 (Electromagnetic Interference，簡稱 EMI)。 另一個問題是當TS的頻率高到足以使TS脈波寬度小 於在傳輸線101上的訊號傳導時間(例如，1 ns)時，會有很 大的電流(不論是ILH或IHL)近乎持續地流動，使得CMOS 的低功率消耗的優點不復存在。 爲了解決如第21圖所繪示之訊號傳輸匯流排系統的 問題，本發明人提出如第22圖所繪示之訊號傳輸匯流排 系統(揭露於日本未審查專利申請編號10-348270)。在此系 統中之傳輸線爲傳輸線對201，包括相等長度之平行訊號 傳輸線201a及201b，其中一個末端以終端電阻202互相 連接，另一個末端連接至驅動器電路203，以及在兩個末 端之間的中間點具有一個或多個分支區204(圖中繪示爲兩 個）。分支區204將傳輸線對201耦接至個別的接收器電路 7 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------^---------^ (請先閱讀背面之注意事項再填寫本頁) 經濟邹智慧財產局員工消費合作杜印製 經濟邹智慧財產局員工消費合作fi印製 550472 6666pif.doc/008 A7 B7 五、發明說明（k) 205。此系統亦包括電源-地接線對206，包括相等長度之 電源供應線206a及平行的地線206b。上述元件配置在電 路基板207上，驅動器電路203爲1C晶片211的一部分， 接收器電路205眉3置在其他的1C晶片212中。 終端電阻202與傳輸線對201的特徵阻抗互相匹配。 驅動器電路203爲電流開關型式之驅動器，由串接於 電源供應線206a與地線206b之間的pMOS電晶體及 nM〇S電晶體Q2以及平行的同樣串接於電源供應線206a 與地線206b之間的nMOS電晶體Q3及pMOS電晶體（^4來 產生電流開關。其分別經過串聯電阻208及209連接至電 源供應線206a及地線206b’。傳輸輸入訊號TS施加至所有 的四個電晶體Qi、Q2、Q3、Q4的閘極。電晶體（^及（^2互 相連接的節點耦接至傳輸線2(Ha，而電晶體Q3及Q4互相 連接的節點則耦接至傳輸線201b。順便一提，可以使用雙 極性電晶體來代替電流開關中的M0S電晶體。 驅動器電路203供應傳輸訊號至傳輸線對201，以回 應傳輸輸入訊號TS。此傳輸訊號係一互補訊號，具有分 別在傳輸線201a及201b上傳導之互相互補之成分。在TS 位準每次改變（從高至低，或從低至高）的時候，驅動器電 路203互換這些互補成分，因而反轉此互補訊號之極性。 每個分支區204會將傳輸線對201上的互補訊號的一 小部分能量分流至耦接之接收器電路205，其可以在不會 顯著地干擾傳輸線對201上之傳導的情形下感測該訊號。 例如，接收器電路205係一差動放大器。 電流開關型式之驅動器電路可以使電流穩定地由電源 本紙張尺度適用中國國家標準（CNS)A4規格（2】0 X 297公釐） %------- 丨訂---------線 (請先閱讀背面之注意事項再填寫本頁) 550472 666pif.doc/008 A7 B7 五、發明說明（L ) 供應Vdd流至地，不論傳輸輸入訊號TS是高或低。當要 傳輸的數位訊號的頻率超過五百百萬赫茲（500MHz)時，此 直流(dc)電流是必需的。在頻率如此高時，第21圖中所繪 示之CMOS驅動器無法夠快地供應電荷給傳輸線，藉以跟 上傳輸輸入訊號；在如此高的頻率下切換Ilh及Ihl需要太 多的能量。然而，第22圖中的驅動器電路203只需改變 傳輸線對201上的電荷移動的方向，故其可以在高速度下 仍可使從電源供應(Vdd)至地的dc電流維持穩定。 藉由使用包括兩條相等長度之平行訊號傳輸線201a 及201b的傳輸線對201，第22圖中所繪示之訊號傳輸匯 流排系統可以傳輸頻率高達數十億赫茲的數位訊號。可以 傳輸的正弦波的頻率爲最大的數位訊號的頻率的五倍。因 爲終端電阻202與訊號傳輸線201a及201b的特徵阻抗互 相匹配，故在傳輸線對201的末端不會產生反射。於是此 種型式的訊號傳輸匯流排系統結合了具有理想的訊號傳輸 特性的簡單結構。 然而此訊號傳輸匯流排系統並未完全解決問題。因爲 電晶體Qi、Q2、Q3、Q4同時導通及關閉’其同時經過部分 導通的狀態，即導通與關閉狀態之間的中途，於其中電流 經過電晶體仏及Q2以及電晶體Q3及Q4直接從電源供應 線206a流至地線206b，而不經過傳輸線對201。在傳輸輸 入訊號TS的每個轉換，會使電源供應線206a與地線206b 間變成短暫地半短路。此會引起共模雜訊（common-m〇de nrnse)，於其時地電位會瞬間上昇以及電源供應的電位(Vdd) 瞬間下降。也可能產生小量的差模雜訊（differential-mode 請 閱 讀 背 意 事 項 再 填 本 頁 f 訂 線 ^紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公釐） 550472 6666pif.doc/008 A7 B7 五、發明說明u ) 於是在此瞬間，每個直接途徑傳導的短路電流値如 下。

3.3V/1.2 ΚΩ = 2.75 mA 在非切換時，流經傳輸線對201的訊號電流値如下。 3.3V/(2 X 100Ω +2 χ 500Ω +100Q)=10mA 這兩個電流値比較如下。 2.75 mA/10mA = 27.5% 於時，在通過切換期間的中途時，此短路電流變得太 大而無法忽視。因爲在驅動器電路203中有兩條短路途徑， 假設此兩條途徑切換的時序完全一致，則全部的瞬間短路 電流會達到上述數値的兩倍(爲流過傳輸線對201的正常訊 號電流的55%)。假如其時序時偏移的，則此短路電流的變 化爲包括高頻成分的複數形式，其亦會造成顯著的雜訊問 題。第21圖中的驅動器電路1〇2在切換的瞬間也會有類 似的短路電流流過。然而因爲驅動器電路102不是使用在 非常高頻的訊號下，所以可以忽視由此短路電流造成的問 題。 源於上述短路電流的共模雜訊是在比傳輸的數位訊號 的上昇時間還短的時間等級下產生的；此共模雜訊包括比 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------------訂---------線，# (請先閱讀背面之注意事項再填寫本頁) A7 550472 ^666pif .doc/008 ----- 五、發明說明（q ) 傳輸的數位訊號高十倍的頻率成分。此共模雜訊導玫電源 及地電位的擾動，其會影響整個訊號傳輸匯流排系統。經 由與雜散電感及電容的諧振，訊號傳輸匯流排系統這些擾 動會共同地產生電磁幅射。 減少共模雜訊的產生的一個方法是在接近驅動器電路 的電源供應線與地線之間接近驅動器電路的地方加上旁路 電容器，或稱爲反交連電容器（decoupling capacitor)，藉 以在產生突然的電流變化時供應額外的電荷。然而旁路電 容器本身具有寄生電感，其在供應的電荷以因應突然的電 流變化產生阻抗的作用，阻礙電荷的供應以及在電源供應 及地電位感應產生電壓雜訊。 第23圖繪示一評估系統，本案發明人用其來評估共 模雜訊。包括驅動器電路203的1C晶片211與旁路電容器 222、電阻器、223及探測端點224、225、226 —起裝設在 評估板221上。 旁路電容器222係陶瓷晶片電容器，大小爲一毫米乘 半毫米（大小1005，1.0 mm X 0.5 mm)，電容値爲十分之 一微法拉（0.1 //F)。其裝設在接近驅動器電路的電源供應 線206a與地線206b之間接近1C晶片211的位置。電阻器 223連接驅動器電路203的輪出端0!及D2，其電阻値爲1〇〇 Ω。探測端點224耦接至地線206b，探測端點225耦接至 驅動器電路203的輪出端Di，以及探測端點226耦接至驅 動器電路203的輪出端D2。 在第23圖的評估系統中，供應電壓Vdd爲3.3V及輸 入訊號VIN爲幅度爲2.4V的100MHz的訊號。以場效電晶 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------------訂---1--— — 線 IAW. (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經齊郢fe»曰慧讨4¾員二消費^阼达中製 550472 6666pif.doc/〇〇8 A7 ____ B7____ 五、發明說明（A ) 體（Field-Effect Transistor*，簡稱FET)探針接觸探測端點 224、225、226。所做的測量爲兩個輸出端點間的電壓 V(D「D2)、輪出端Di對地的電壓V(D「GND)、以及輪出端 D2對地的電壓V(D2-GND)。 第24A圖、第24B圖、及第24C圖繪示所觀測到的 波形的實例。第24A圖繪示驅動器的輸出端〇}及D2間的 差動電壓波形VCDi-DJ。第24B圖繪示每一輸出端對地的 電壓波形V(DrGND)及V(D2-GND)以及這兩個電壓的加總 V(DrGND)+V(D2-GND)。第24C圖只繪示加總的波形 VQrGNDj+V^-GND)。 由箄24B圖及第24C圖可以看到，當驅動器電路切換 時，旁路電容器222的寄生電感使其無法立即供應突然的 電流變化期間所需的電荷，使得在驅動器電路的兩個輸出 端出現可觀的共模雜訊；亦即在V(DrGND)及V(D2-GND) 都有。共模雜訊的頻率成分及強度都高到足以造成顯著的 EMI問題，即使此共模雜訊不會影響傳輸的訊號本身。因 爲此驅動器電路輸出差動電壓訊號，可以消除共模雜訊， 得到如第24A圖所繪示之比較免於雜訊的V(DrD2)波形。 在第23圖及第24A圖至第24C圖所述之測量指出由 於旁路電容器的寄生電感，諸如陶瓷晶片電容器之外部旁 路電容器無法消除在驅動器電路切換期間所產生之共模雜 訊。即使使用低電感電容器（Low-Inductance Capacitor ’簡 稱LICA)，也是一樣成立的。只有與驅動器電路一起配置 在1C晶片內部的內嵌電容器的電容器型式才能夠消除此 共模雜訊。將電容器內嵌在1C晶片中，使其寄生電感減 --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 550472 6666pif.doc/〇〇8 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（丨I ) 少到可以忽略的程度，例如十分之一奈亨利（0.1 nH)。 以下將參考使用一般所熟知的SnCEGimuladon Program with Integrated Circuit Emphasis)模擬器所做的模 擬，更詳細地說明由旁路電容器的寄生電感所造成的電源 及地的擾動。 應用至SPICE模擬器的訊號傳輸匯流排系統的等效電 路圖繪示在第25A圖至第25D圖。旁路電容器爲電容器 C1，其寄生電感以電感器L1代表。雙極npn電晶體h及 q2等效於CMOS驅動器電路中的pM〇S電晶體(參見第21 圖的訊號傳輸匯流排系統104)，而雙極pnp電晶體（^3及Q4 等效於CMOS驅動器電路中的nM〇S電晶體。傳輸線T1 及T2等效於訊號傳輸線，而傳輸線T3等效於電源線。第 25A圖至第25D圖的等效電路只有設定給旁路電容器的電 容値及電感値(C1及L1)不同。第25A圖及第25B圖的電 容値(C1)爲一百奈法拉（l〇〇nF) ’而在第25C圖及第25D圖 中爲十奈法拉（10nF)。第25A圖及第25C圖的電感値(L1) 爲十分之一奈亨利(〇·1 nH)，而在第25B圖及第25D圖中 爲一奈亨利（1 nH)。在所有的四個電路中的電容値C2至 C5、電感値L2及L3、電阻値R1至R7、以及電源供應電 壓V2、傳輸線T1及T3、及電晶體（^至〇4的特性都 是相同的。 SPICE模擬器是用來在將方波施加至節點Nl(電源供 應Vi的正極端)時求得節點N2(電源供應V2的正極端)及節 點N3(電感器L1與電晶體連接處）的波形。從第25A圖 至第25D圖的等效電路求得的模擬波形繪示於對應的第 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) · -·線· 550472 ；666pif.doc/008 A7 B7 經濟部智慧財產局員X.消費合泎fl印製 五、發明說明（（7) 26A圖至第26D圖。V(N1)、V(N2)、及V(N3)分別爲節點 N：l、節點N2、及節點N3的電壓，而I(L1)爲源於電容器C1 的充電及放電的電感器L1兩端的電壓，以及I(R5)爲電阻 器R5兩端的ac成分。 習知的常識認爲旁路電容器的電容値應大於nF， 然而由模擬波形卻指出假如寄生電感小於〇·1 nH ’則只要 10 nF的電容器，習知電容値的十分之一’即可提供適當 的反交連效果。 亦可使用具有小於0·1、nH的寄生電感的旁路電容器來 消除第22圖繪示的電流開關驅動器電路的共模雜訊，然 而外部旁路電容器無法達到如此小的寄生電感値。唯一的 選擇是將旁路電容器內嵌在1C晶片內部’如以上所述， 最好是在靠近驅動器電路的地方。更進一步的資訊可以由 上面所引用的專利刊物得到。 因此使用上述之電流開關形式的驅動器電路’其問題 爲在訊號轉換期間（當驅動器電路中的電晶體切換時），從 電源供應及地看到的阻抗得承受瞬間的變化’由於此種電 晶體阻抗的動態變化，以及使短路電流得以流過’而產生 共模雜訊（以及小量的差模雜訊），導致電源供應及地的擾 動。要消除此共模雜訊，必須將旁路電容器內嵌在IC晶 片內部，靠近驅動器電路的地方，但是如此將限制1C晶 片的設計。 發明總結 因此本發明之一目的就是在降低由於傳輸高速訊號所 --------訂---------線 C靖先閱讀背面之注咅？事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A‘l規格（210 X 297公釐） 550472 6666pif.doc/008 五、發明說明（θ) 引起的電源供應及地的干擾。 本發明之另一目的是提昇訊號傳輸速度。 本發明之另一目的是簡化電源供應及地線的反交連 \ 本發明的驅動器電路接收在來自一第一電源供應及一 第二電源供應之不同電位之電力，以及接收具有一第一位 準及一第二位準之一輸入訊號。該驅動器電路供應一互補 訊號至一訊號傳輸線對，其具有一第一訊號傳輸線及一第 二訊號傳輸線，其方式爲當該輸入訊號於該第一位準時’ 連通在該第一電源供應與該第一訊號傳輸線間之一第一電 流途徑，以及在該第二電源供應與該第二訊號傳輸線間之 一第二電流途徑。當該輸入訊號於該第二位準時，該驅動 器電路切斷該第一電流途徑及該第二電流途徑，以及連通 在該第一電源供應與該第二電源供應間之一第三電流途 徑，越過該訊號傳輸線對，使其不供應互補訊號。該第一 訊號傳輸線及該第二訊號傳輸線係互相平行及長度相等。 該第二電源供應可以是地電源。 經濟部智慧財產局員X.消費合作fi印製 I (請先閱讀背面之注意事項再填寫本頁) 該驅動器電路表現得如一 dc電路，當該輸入訊號於 該第一位準時，經由該第一電流途徑、該訊號傳輸線對、 及該第二電流途徑將電流從該第一電源供應傳導至該第二 電源供應，以及當該輸入訊號於該第二位準時，則經由該 第二電流途徑。在兩個輸入訊號位準的轉換期間，該第一 及第二電流途徑的阻抗增加，而該第三電流途徑的阻抗減 小，反之亦然，所以從該些電源供應來看，該阻抗實質上 是保持固定的。因此，該驅動器電路產生相當小的共模雜 訊，不會顯著地干擾該些電源供應電位，並且可以高速地 本紙張尺度適用中國國家標準（CNS)A4規格（210 297公釐） 550472 A7 6666pif.doc/008 五、發明說明（丨〇〇 傳輸訊號，而不會產生顯著的電磁干擾。此外，這些效果 無需依賴該些電源供應線間之旁路電容器之反交連作用來 得到；特別是，其不需將旁路電容器內嵌於該驅動器電路 中。於是當可以不用旁路電容器時，就沒有嚴格的裝設位 置、寄生電感、及其他屬性的限制。 本發明的接收器電路包括一差動放大器，具有一對差 動輸入端，以及一終端電晶體’耦接在該些差動輸入端之 間。該些差動輸入端經由個別的電阻耦接至型式如上所述 之一訊號傳輸線對。該接收器電路產生一輸出訊號，指示 在該訊號傳輸線對上是否存在一互補訊號。 當該互補訊號存在時’其對該差動放大器之該輸入電 容充電。當該互補訊號消失時’儲存的電荷迅速地經由該 終端電晶體釋放，使該訊號不存在的狀態可以快速地被感 測出來。 本發明的訊號傳輸匯流排系統包括如上所述之該訊號 傳輸線對，以及一終端電阻’在該訊號傳輸線對之一末端 互聯該第一'訊號傳輸線及該弟一^通5虎傳輸線’匹配於該第 —訊號傳輸線及該第二訊號傳輸線之特徵阻抗。該訊號傳 輸線對耦接至本發明的型式的至少一驅動器電路，或是本 發明的型式的至少一接收器電路。可能會有數種連接架 構。 在一個架構中，一驅動器電路耦接至該訊號傳輸線對 之相對於該終端電阻之另一末端’以及至少一接收器電路 在該訊號傳輸線對的兩個末端之間的中間點，經由一分支 區耦接至該訊號傳輸線對。 本紙張尺度適用中國國家標準（CNS)A4規格（2〗ϋ X 297公釐） ---------------— (請先閱讀背面之注意事項再填寫本頁) 經齊郎智慧財4局員Χ-消費合阼fi印製 550472 A7 B7 6666pif.doc/008 五、發明說明（6 ) 在另一個架構中，一接收器電路耦接至該訊號傳輸線 對之相對於該終端電阻之另一末端’以及至少一驅動器電 路在該訊號傳輸線對的兩個末端之間的中間點’經由一分 支區耦接至該訊號傳輸線對。 在又一個架構中，一第一 1C晶片耦接至該訊號傳輸 線對之相對於該終端電阻之另一末端’以及一第二1C晶 片在該訊號傳輸線對的兩個末端之間的中間點，經由一分 支區耦接至該訊號傳輸線對。該兩個1C晶片中的每一個 都包括一驅動器電路及一接收器電路，使得互補訊號可以 在該訊號傳輸線對上雙向地傳輸。 在本發明的訊號傳輸匯流排系統中，該終端電阻避免 在該訊號傳輸線對的末端的反射。使用本發明的驅動器電 路及/或本發明的接收器電路可以傳輸高速的訊號。 當本發明的驅動器電路使用本發明的訊號傳輸匯流排 系統中時，該終端電阻可以設計成串接的兩個電阻，在該 兩個電阻之間的節點耦接至該第二電源供應。當該互補訊 號不存在時，此架構可以穩定該訊號傳輸線對的電位’提 供該訊號傳輸線對對外在的電磁干擾增強的免疫性。 本發明的驅動器電路亦可包括一雜訊消除電阻，耦接 在第一訊號與第二訊號傳輸線之間，藉以吸收可能在該訊 號傳輸線對的中間點發生的反射。該雜訊消除電阻可以設 計成串接的兩個電阻，在該兩個電阻之間的節點耦接至該 第二電源供應，藉以在該互補訊號不存在時，穩定該訊號 傳輸線對的電位，以及提供對外在的電磁干擾增強的免疫 性。 本紙張尺度適用中國國家標準（CNS)A.l規格（210x297公t ) --------------------訂---------線· (請先閱讀背面之注咅？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 B7 550472 6666pif . doc/008 五、發明說明（（6 ) 該第一及第二電源供應的電力可以經由包括等長的平 行線的電源線對供應至該驅動器電路。這些平行線的電感 將會互相抵消，使得該電源線對實質上沒有電抗。此配置 有助於避免電源線上的電磁干擾。可以將一旁路電容器耦 接至該電源線對，藉以降低其他電路所產生的電磁雜訊的 影響。 可以在該驅動器電路與該些電源供應之間串聯地插入 一個或多個電阻，藉以降低電流消耗，並因而降低功率損 耗。 耦接至該訊號傳輸線對的中間點的該些接收器電路、 驅動器電路、或ic晶片，其可以經由包括等長的平行線 的分支傳輸線對來耦接。當一驅動器電路以此方式來耦接 時，該分支傳輸線對的特徵阻抗最好是該訊號傳輸線對的 特徵阻抗的一半。 該訊號傳輸匯流排系統可以包括兩個或多個訊號傳輸 線對，經由分支傳輸線對耦接至個別的驅動器電路或接收 器電路。一分支傳輸線對可以跨越未與其耦接之一訊號傳 輸線對。在此情況的一較佳結構中，形成該訊號傳輸線對 的該第一及第二訊號傳輸線彼此被一第一介電層隔開’形 成該分支傳輸線對的該第一及第二分支傳輸線彼此被一第 二介電層隔開，以及該訊號傳輸線對與該分支傳輸線對被 一第三介電層隔開，其厚度至少爲該第一及第二介電層的 兩倍。該第一及第二訊號傳輸線的電感因而互相抵消，以 及該第一及第二分支傳輸線的電感互相抵消，使得該訊號 傳輸線對及該分支傳輸線對具有零電感。該訊號傳輸線對 藥------- —訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財t局員二消費合泎fi印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 550472 6666pif*doc/008 A7 B7 經濟部智慧財產局員工消費合作fi印製 五、發明說明（0 ) 及該分支傳輸線對亦彼些充分地隔開，在其文叉點上，可 以避免彼此的訊號互相干擾。 假如該接收器電路具有夠高的輸入電阻及夠低的輸入 電容，其可以直接耦接至該訊號傳輸線對。 圖式之簡單說明 在這些附圖中： 第1圖繪示本發明之第一實施例的訊號傳輸匯流排系 統的電路圖； 第2A圖及第2B圖繪示傳輸線對的剖面圖； 第3圖繪示環繞傳輸線對的電磁場的剖面圖； 第4圖繪示第1圖的分支接收器單元的電路圖； 第5圖繪示第1圖的訊號傳輸匯流排系統的簡化的電 路圖； 第6圖繪示第1圖的分支區的平面圖； 第7A圖繪示第1圖的驅動器電路的阻抗變化； 第7B圖繪示第22圖繪示的習知驅動器電路的阻抗變 化； 第8圖繪示第1圖的訊號傳輸匯流排系統的變化的簡 化的電路圖； 第9圖繪示第8圖的分支區的透視圖； 第10圖繪示第1圖的訊號傳輸匯流排系統的另一變 化的電路圖； 第11圖繪示第10圖的電路基板的剖面圖，繪示數個 傳輸線對； (請先閱讀背面之注意事項再填寫本頁) .¾ 訂· --線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 550472 6666pif.dOC/〇〇8 A7 ----- B7 五、發明說明（G) 第12圖繪示另一個訊號傳輸匯流排系統的電路圖， 繪示本發明之第二實施例； 第13圖繪示第12圖的訊號傳輸匯流排系統的變化的 電路圖； 第14圖繪示第12圖的訊號傳輸匯流排系統的另一變 化的電路圖； 第15圖繪示第12圖的訊號傳輸匯流排系統的再一變 化的電路圖； 第16圖繪示另一個訊號傳輸匯流排系統的電路圖， 繪示本發明之第三實施例； 第17圖繪示第16圖的訊號傳輸匯流排系統的變化的 電路圖； 第18圖繪示另一個訊號傳輸匯流排系統的電路圖， 繪示本發明之第四實施例； 第19圖繪示第18圖的訊號傳輸匯流排系統的變化的 電路圖； 第20圖繪示第18圖的訊號傳輸匯流排系統的另一變 化的電路圖； 第21圖繪示使用習知CMOS驅動器電路的訊號傳輸 匯流排系統的電路圖； 第22圖繪示使用習知電流開關型式的驅動器電路的 訊號傳輸匯流排系統的電路圖； 第23圖繪示用以測量第22圖的驅動器電路所產生的 共模雜訊的評估電路的電路圖； 第24A圖、第24B圖、及第24C圖繪示以第23圖的 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------I-------1---訂· — 1 — — 1線 (請先閱讀背面之注意事項再填寫本頁) 550472 A7 B7 6666pif.doc/008 五、發明說明（θ ) 評估電路所測量的電壓波形； 第25A圖、第25B圖、第25C圖、及第25D圖繪示 用以模擬共模雜訊的等效電路的電路圖；以及 第26A圖、第26B圖、第26C圖、及第26D圖繪示 共模雜訊模擬的結果的波形圖。 圖式中標示之簡單說明 卜1A、IB、1C傳輸線對 ---I--—II - I-- I I (請先閱讀背面之注意事項再填寫本頁) 訂---------線- 經濟部智慧財產局員工消費合作li印製 lc焊墊電極 Id接觸電極 1 e焊墊電極 If接觸電極 lg焊墊電極 lh焊墊電極 4a焊墊電極 4b焊墊電極 4c接觸電極 la、lb訊號傳輸線 2, 2A、2B、2C終端電阻 3驅動器電路 4分支區 5接收器電路 6電源-地接線對 6a電源供應線 6b地線 7旁路電容器 8電路基板 8a介電層 8b，8c，8d 貫孔 9驅動器晶片 10接收器晶片 11傳輸線對 11a、lib傳輸線 13、14驅動電晶體 15旁路電晶體 16雜訊消除電阻 17、18串接電阻 20分支電阻對 20a及20b分支電阻 21分支傳輸線對 21 a及21 b分支傳輸線 22 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 550472 6666pif .doc/ 008 A7 B7 五、發明說明（π ) 經齊郎智慧財產咼員X.消費合阼fi卬製 21c焊墊電極 21 d接觸電極 21 e焊墊電極 21f接觸電極 21g焊墊電極 21 h焊墊電極 22差動放大器 23終端電阻 26分支區 30分支區 31接收器電路 32匯流排收發電路 32a、32b分支電晶體 33分支傳輸線對 33a、33b分支傳輸線 35接收器電路 36差動放大器 37輸入終端電阻 38分支區 41終端電阻 41a第一終端電阻 41b第二終端電阻 42差動驅動器電路 43雜訊消除電阻 43a第一雜訊消除電阻 43b第二雜訊消除電阻 45第一 1C晶片 45A、45B、45C 電路 46分支區 46A、46B、46C 分支區 47第二1C晶片 47A、47B、47C 電路 48匯流排收發電路 49第一 1C晶片 50積體終端電阻 51電晶體 53控制晶片 54記憶體界面晶片 101傳輸線 102驅動器電路 103接收器電路 104電路基板 105電源供應圖案 106接地圖案 201傳輸線對 201a、201b傳輸線 202終端電阻 203驅動器電路 23 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 550472 6666pif.doc/008 A7 B7 205接收器電路 206a電源供應線 207電路基板 211、212 1C 晶片 222旁路電容器 224、225、226探測端點 五、發明說明) 204分支區 206電源-地接線對 206b地線 208及209電阻 221評估板 223電阻器 本發明之詳細說明 現在將參照附圖詳細說明本發明之實施例，其中類似 的元件以類似的參考字符來標示。其中將第一電源供應將 簡稱爲電源供應（Vdd)，第二電源供應簡稱爲地（GND)，以 及電源線對簡稱爲電源-地接線對。 本發明之第一實施例爲第1圖繪示的訊號傳輸匯流排 系統，包括傳輸線對1、終端電阻2、驅動器電路3、一個 或多個分支區4、一個或多個接收器電路5(圖中繪示爲兩 個）、電源-地接線對6、以及旁路電容器7，配置在電路基 板8之中或上面。驅動器電路3配置在1C晶片或驅動器 晶片9之中，以及每一接收器電路5配置在另外的1C晶 片或接收器晶片10之中，這些1C晶片9、10裝設在電路 基板8上。驅動器電路3及接收器電路5都具有新_的特 徵。 傳輸線對1包括相等長度的兩條平行訊號傳輸線la、 1 b。終端電阻2，終止傳輸線對1的一個末端，匹配於訊 號傳輸線la、lb的特徵阻抗。驅動器電路3配置在傳輸 線對1的另一末端。分支區4及接收器電路5配置在傳輸 本紙張尺度適用中國國家標準（CNS)/V〗規格（21〇χ 297公f ) % (請先閱讀背面之注音？事項再填寫本頁) 訂---------線. 550472 6666pif-doc/008 五、發明說明（）】） 線對1的中間點，位於兩個末端之間，每一接收器電路5 藉由分支區4耦接至傳輸線對1。一接收器電路5及其連 接的分支區4一起構成一分支接收器單元。 電源-地接線對6包括電源供應線6a及地線6b，其互 相平行且長度相等。電源供應線6a將驅動器電路3的電 源端E!耦接至電源供應(Vdd)。地線6b將驅動器電路3的 地端E2_接至地(GND)。 傳輸線對1及電源-地接線對6都包括兩條相等長度的 平行傳輸線。第2A圖及第2B圖繪示此種傳輸線對的兩種 可能的配置方式。在第2A圖中，構成傳輸線對11的兩條 傳輸線11a、lib並列的配置在形成部分電路基板8的介電 層8a的同一表面，其中央隔開一預定距離(a)。在第2B圖 中，兩條傳輸線11a、lib配置在介電層8a的相對表面， 彼此面對面，使其彼此被介電層8a的厚度隔開。兩條傳 輸線11a、lib具有相等的長度，雖然在第2A圖及第2B 圖的剖視圖無法看出。 在第2A圖及第2B圖所繪示的傳輸線對丨丨中，傳輸 線11a的電感抵消傳輸線lib的電感；此特性可以壓抑電 磁干擾。 在第2A圖所繪示的結構中，假設兩個傳輸線對u、12 隔開的距離(b)，大於每一傳輸線對的內部分隔距離(a)的兩 倍(b>2a)，則每一傳輸線對的電磁場實質上將會是封閉的， 並且其電磁幅射不會實質地影響另外的傳輸線對。在第2B 圖所繪示的結構中，假設兩個相鄰傳輸線對11、12的分 隔距離（s)，大於介電層8a的厚度⑴及個別的傳輸線的寬 本紙張尺度適用中國國家標準（CNS)A‘l規格（21〇χ 297公f ) ------------------ (請先閱讀背面之注意事項再填寫本頁) — — — — — — 線· B7 550472 6666pif.d〇c/〇〇8 五、發明說明（>λ ) 度（C)的總和的兩倍’亦即’假設 s > 2 (t + c) 則同樣的，每一傳輸線對的電磁場實質上將會是封閉 的，並且其電磁幅射不會實質地影響另外的傳輸線對。本 實施例及後面的實施例將採用第2B圖所繪示的結構。於 是，在後面的說明中，具有相等長度的平行傳輸線的傳輸 線對即是指具有第2B圖所繪示的結構的傳輸線對。 電源供應線6a及地線6b，其主要是傳送直流電流’ 不一定需要第2A圖或第2B圖所繪示的結構’但在傳送高 速數位訊號的訊號傳輸匯流排系統中，對於電荷流過的任 何傳輸線仍是需要的，使其具有封閉的電磁場’藉以降低 對其他傳輸線或其他電路元件的電磁幅射的影響° 第3圖繪示圍繞如上述的具有平行相等長度結構的傳 輸線對的電磁場EM的區域。介電層8a的厚度⑴必須夠小’ 滿足上述給定的s > 2 (t + c)的條件。假設滿足此條件’則 如第3圖所繪示，訊號傳輸線對11的電磁場EM將會實質 地限制在該訊號傳輸線對鄰近區域，並且不會與相鄰的訊 號傳輸線對12的電磁場互相干擾。 請再參照第1圖，驅動器電路3包括一對驅動電晶體 13、14、旁路電晶體15、雜訊消除電阻16、一對串接電阻 17、18、輸入端IN、一對驅動端、D2、以及上述的電 源端Ei及地端E2。 傳輸輸入訊號TS從驅動器晶片9中的其他電路(未繪 26 --------------------訂---------線 (請先閱讀背面之注咅？事項再填寫本頁) 經濟部智慧財產局員X消費合作杜印製 本紙張尺度適用中國國家標準（CNS)A‘l規格（210 X 297公t ) 550472 A7 B7 6666pif .doc/008 五、發明說明) 出)供應至輸入端IN。驅動端Di耦接至訊號傳輸線la的 末端，驅動端D2耦接至訊號傳輸線lb的末端，電源端 耦接至電源供應線6a的末端，以及地端E2耦接至地線6b 的末端。 驅動電晶體13係一 nMOS電晶體，耦接在電源端Ei 與驅動端之間。驅動電晶體14係一 nMOS電晶體，耦 接在地端E2與驅動端D2之間。旁路電蟲體15係一 pM〇S 電晶體，耦接在電源端Ei與地端&2之間。驅動電晶體13、 14及旁路電晶體15的閘極耦接至輸入端IN。 串接電阻17插在驅動電晶體13與電源端E1之間，形 成與驅動電晶體13的串聯電路。串接電阻18插在驅動電 晶體14與地端E2之間，形成與驅動電晶體14的串聯電路。 旁路電晶體15的一個電極耦接至驅動電晶體13的一個電 極，這兩個電極都經過串接電阻17耦接至電源端Ei。旁 路電晶體15的另一個電極耦接至驅動電晶體14的一個電 極，這兩個電極都經過串接電阻18耦接至地端E2。雜訊 消除電阻16插在驅動端Di、D2之間。 當傳輸輸入訊號TS在高邏輯位準時，驅動電晶體13 導通，以及當TS在低邏輯位準時關閉。（基於簡潔的目的， TS邏輯位準以下將以高位準及低位準參照之。）相對的， 當TS在高位準時，旁路電晶體15關閉，而當TS在低位 準時導通。 當傳輸輸入訊號TS在高位準時，驅動器電路3中的 電晶體13、14、15將訊號傳輸線la耦接至電源供應Vdd， 以及將訊號傳輸線lb耦接至地，因而供應正電荷至訊號 --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A〗規格（21〇χ 297公t ) 550472 6666pif.doc/008 A7 B7 經齊邹智慧財產局員X消費合泎fi印製 五、發明說明) 傳輸線la及負電荷至訊號傳輸線lb °當傳輸輸入訊號TS 在低位準時，訊號傳輸線la及lb從電源供應Vdd及地切 開，使得沒有電荷供應至訊號傳輸線對1 ’但電荷經由旁 路電晶體15從電源供應vdd轉流至地’越過訊號傳輸線 對1。 換句話說，當傳輸輸入訊號TS爲高時，第一電流途 徑封閉在電源供應Vdd與訊號傳輸線la之間（在端點E!與 Di之間），以及第二電流途徑封閉在訊號傳輸線lb與地之 間（在端點D2與E2之間），因而供應互補訊號至訊號傳輸 線對1。當傳輸輸入訊號TS爲低時，這些電流途徑開啓， 沒有互補訊號供應至訊號傳輸線對1 ’代之以第三電流途. 徑，封閉在電源供應Vdd與地之間（在端點E!與E2之間）， 越過訊號傳輸線對1。 因此在任何時候，驅動器電路3都可以在電源供應與 地之間維持傳導電流的封閉途徑。從電源供應與地來看！.. 驅動器電路3的作用如dc電路一般。不過，驅動器電路3 依據傳輸輸入訊號TS來切換供應至訊號傳輸線對1的互 補訊號開或關。稍後將更詳細地說明。 互補訊號在傳輸線對1上傳導(具有如第2A圖或第2B 圖所繪示的平行等長結構，或是具有如同軸結構或雙絞線 對結構的其他結構），在一條傳輸線上建立一個方向的正 電荷移動，而在另一條傳輸線上建立相同方向的負電荷的 相等移動。在第22圖所繪示的習知電流開關型式的驅動 器電路中，依據傳輸輸入訊號TS切換互補訊號的極性。 亦即，不論是一條傳輸線傳送正電荷及在較高位準，或是 ------— — — — — — 1111111 ^ 1111111« - (請先閱讀背面之注音？事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A·】規格（210 X 297公釐） 550472 6666pif.doc/008 A7 B7 五、發明說明（7’） 另一條傳輸線傳送正電荷及在較高位準，皆取決於傳輸的 訊號是否爲’1’或，〇’。相對的，第一實施例的驅動器電路3 供應具有固定極性的互補訊號，但依照傳輸輸入訊號TS 切換該訊號開或關。傳輸的訊號變成T或I，是依據互補 訊號出現與否，而非依據互補訊號的極性。 由分支區4及接收器電路5形成的分支接收器單元’ 位於訊號傳輸線對1的中間點，檢測在此中間點目前是否 出現互補訊號。分支區4在此中間點將訊號傳輸線對1的 一定量的能量分流，但是量很小，不致於顯著地干擾訊號、 傳輸線對1的互補訊號。接收器電路5藉由檢測此小量的 分流能量來接收傳輸的訊號，因而判斷互補訊號出現與 否。 舉例來說，假設電源供應Vdd的電壓値爲1.0V，每一 串接電阻π、18的電阻値爲100Ω，終端電阻2的電阻値 爲1.5Ω，每一驅動電晶體13、14的導通電阻爲15Ω，傳 輸線la、lb沒有表層效應(Skin effect)，以及每一傳輸線la、 lb的dc電阻値爲零(〇Ω )。， 當驅動器電路3供應互補訊號至訊號傳輸線對1時， 每一傳輸線la、lb的電流It的値如下。

It =1.0V/(100Q +100Q +15Q +15Ω +15Ω ) = 4.1mA 訊號傳輸線la、lb之間的電壓差vt(終端電阻2兩端 的電壓降）的値如下。 本紙張尺度適用中國國家標準（CNS)A‘l規格（210 X 297公餐） --------訂-------！線 (請先閱讀背面之注意事項再填寫本頁) 550472 A7 B7 6666pif.doc/008 五、發明說明（β )

vt = 4.1mA X 15Ω = 61 mV 假如傳輸線la、lb的表層效應夠大，藉以給予訊號 傳輸線對1 一 dc電阻値，例如，30Ω，則lt& vt計算如 下。

It =1·0ν/(100Ω+100Ω+15Ω+15Ω+15Ω +30Ω )

=3.6mA

Vt = 3.6mA χ 15Ω = 55 mV 當驅動器電路3將互補訊號關閉時，在互補訊_關閉 後供應至訊號傳輸線對1的所有能量(電荷的移動)被終端 電阻2消耗掉之後，流過訊號傳輸線la、lb的電流變爲 零，使訊號傳輸線la、lb之間的電壓差也變爲零。 分支接收器單元（包括分支區4及接收器電路5)必須 能夠檢測上述互補訊號電壓Vt，而不會干擾互補訊號在訊 號傳輸線對1上的傳送。因而分支接收器單元必須從訊號 傳輸線對1分流小量的能量’而不會顯著地衰減互補訊號 或扭曲其波形。分支接收器單元，如從訊號傳輸線對1所 見，因而必須表現出如只具dc電阻成分的高阻抗電路元 件；其阻抗的電容成分必須小到可以忽略° 具有適當的dc電阻成分及可忽略的電容成分的高阻 抗電路元件的一個實例爲具有四百歐姆(〇·4 kQ)的電阻値 及零電容的純電阻元件。另一個實例爲具有1 k Ω的輸入 電阻値及0.05 nF或更少的輸入電容値的電路元件。假如 本紙張尺度適用中國國家標準（CNS)A4規格（21〇χ 297公t ) --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經齊邹A曰慧財產局員X-消費合阼fi印製 550472 6666pif.doc/008 A7 B7 五、發明說明（为） 每一*訊號傳輸線1 a、1 b的特徵阻抗爲15 Ω，則假如訊號 傳輸線對1分支至具有〇·4 kQ輸入電阻値的阻抗’從訊號 傳輸線對1分流出的互補訊號的能量的百分比可計算如 下。 15Ω/(0.4 kQ+15Q) = 3.6 % 上述的分支電阻亦可當作從訊號傳輸線對1分流出互 補訊號的能量的3.6%或更少的純電阻。 當有多數個分支接收器單元時，爲了避免干擾互補訊 號的傳送，每一個別的分支接收器單元必須滿足上述條 件，並且由所有的分支接收器單元分流的全部能量不可超 過固定的限制，例如供應至訊號傳輸線對1的互補訊號的 百分之十（10%)。 如本發明之背景所解釋的，供應至訊號傳輸線對1的 互補訊號幾乎是免於雜訊的，因爲共模雜訊已被消除，所 以即使只有小部分的互補訊號的能量分流至每一分支接收 器單元，此能量亦足以用來檢測電壓差Vt。 第4圖是分支接收器單元的電路圖。第4圖中的分支 區4包括分支電阻對20及分支傳輸線對21。分支傳輸線 對21包括兩條相等長度的平行分支傳輸線21a及21b。分 支電阻對20包括兩個分支電阻20a及20b。分支電阻20a 插在訊號傳輸線la的中間點與分支傳輸線21a的一個末端 之間。分支傳輸線21a的另一末端耦接至接收器電路5的 一輸入端1队。分支電阻20b插在訊號傳輸線lb的中間點 --------訂---------線I (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 550472 A7 B7 6666pif.doc/008 五、發明說明) 與分支傳輸線21b的一個末端之間。分支傳輸線21b的另 一末端耦接至接收器電路5的一輸入端IN2。 分支電阻20a及20b分別具有至四百歐姆（0.4 kQ)的 電阻値，藉以分流互補訊號能量而不會干擾訊號傳輸線對 1上的訊號傳送。以下將假設以1 kQ的電阻爲例。分支傳 輸線對21是用來傳輸分流互補訊號能量至接收器電路5 的傳輸線對。 接收器電路5包括差動放大器22、終端電阻23、上 述之輸入端1队及IN2、以及輸出端OUT。分支區4分流 的互補訊號能量由輸入端1队、IN2接受’其爲差動放大器 22之差動輸入端。輸出端OUT，其爲差動放大器22之輸 出端，輸出一接收輸出訊號，其電壓位準依據在輸入端 1%、IN2的互補訊號電壓存在與否而改變。 藉由如此的感測在輸入端1队、IN2的互補訊號電壓存 在與否，接收器電路5可以感測訊號傳輸線對1的中間點’ 即接收器電路5經由分支電阻20a、20b耦接之處，是否 存在互補訊號，而不會干擾訊號傳輸線對1上的訊號傳送。 於是接收器電路5可以判斷傳輸的訊號是在T或’〇’的狀 態，並且產生對應的接收輸出訊號RS。接收器電路5的 一個持別的特點是終端電阻23跨接於輸入端1队及IN2。 接收器電路5將在後面更詳細地說明。 請再參照第1圖，旁路電容器7配置在靠近驅動器晶 片9的外面，耦接在電源供應線6a與地線6b之間。因爲 在從電源供應及地所看到的驅動器電路3表現得如dc電 路一般，旁路電容器7不必內嵌在驅動器晶片9內。事實 --------t------- (請先閱讀背面之注意事項再填寫本頁) 經齊郎智慧財產局員X-消費合阼fi印製 本紙張尺度適用中國國家標準（CNS)AO見格（21〇χ 297公f ) ¾齊部皆慧讨查笱員11消費合咋：ii^-親 550472 6666pif.doc/008 A7 B7 五、發明說明（π) 上，就訊號傳輸匯流排系統本身而言，幾乎可以不用旁路 電容器7。 第5圖繪示第1圖的訊號傳輸匯流排系統的簡化電路 圖。在第5圖中的訊號傳輸線對1，訊號傳輸線la配置在 介電層8a的上面。訊號傳輸線lb配置在介電層8a的下面， 面對訊號傳輸線la。在接近驅動器電路3的訊號傳輸線對 1的末端，兩條訊號傳輸線la、lb彼此分岔開，分別結束 於靠近驅動器電路3的焊墊電極lc及接觸電極Id。同樣 的，接近終端電阻2處，兩條訊號傳輸線la、lb分岔開 結束於焊墊電極le及接觸電極If。電極lc、Id、le、If 係與訊號傳輸線la、lb爲一體的。介電層8a具有一貫孔(vh hole)，配置於介電層8a上面的焊墊電極lg經由該貫孔與 接觸電極Id接觸，以及另一貫孔，配置於介電層8a上面 的焊墊電極lh經由該貫孔與接觸電極If接觸。包含驅動 器電路3的驅動器晶片9(繪示於第1圖）經由覆晶結合 (flip-chip bonding)或線結合（wire bonding)稱接至焊墊電極 1 c及1 g。同樣的，終端電阻2經由覆晶結合或線結合耦 接至焊墊電極le及lh，其中終端電阻2係一晶片電阻。 分支區4，每個都包括分支電阻對20及分支傳輸線對 21，分別經由兩個焊墊電極4a、4b及接觸電極4c耦接至 訊號傳輸線對1，如第6圖所繪示。焊墊電極4a係與訊號 傳輸線1 a爲一^體的，接觸電極4c則是與訊5虎傳輸線1 b爲 一體的，並且經由介電層的貫孔8b與焊墊電極4b接觸。 在接近這些焊墊電極4a、4b處，分支傳輸線21a、21b分 別分岔開來然後結束於焊墊電極21c及接觸電極21d，此 --------訂---------線 (請先閱讀背面之注意事項再填寫本頁)、 \ 本紙張尺度適用中國國家標準（CNSW規格（210 X 297公釐） 550472 A7 B7 6666pif.doc/008 五、發明說明（y ) 二者並未面對面。分支傳輸線21a、21b在其相對末端也分 岔至焊墊電極21e及接觸電極21f，靠近接收器電路5的 輸入端IN:、1队處。焊墊電極21g、21h分別經由貫孔8c、 8d分別與接觸電極21d、21f接觸。分支電阻20a、20b經 由覆晶結合（如第6圖所繪示）或線結合耦接至焊墊電極 4a、4b、21c、21g。包含接收器電路5的接收器晶片10同 樣地經由覆晶結合或（如第6圖所繪示)線結合耦接至焊墊 電極 21e、21h。 接著，將要更詳細地說明驅動器電路3及接收器電路 5 〇 請再參照第1圖，提供雜訊消除電阻16來吸收反射 雜訊。因爲分支接收器單元的高輸入阻抗，如從訊號傳輸 線對1的分支點所見，在分支點所產生的某些反射，造成 互補訊號的小部分能量反射回驅動器電路3。雜訊消除電 阻16用來吸收此反射能量，使得其不會再從驅動器電路3 反射回訊號傳輸線對1上面。因而可以降低由於多重反射 所造成的互補訊號的可能的衰減。雜訊消除電阻46的電 阻値應該大約爲訊號傳輸線對1的特徵阻抗的十倍。訊號 傳輸線對1的特徵阻抗爲15Ω，例如，則合適的雜訊消除 電阻16的電阻値爲150Ω。雜訊消除電阻16也是可以省 略的。 串接電阻17、18用來降低電流消耗以及因而降低驅 動器電路3的功率消耗。藉由選擇適當的電阻値，可以將 驅動器電路3的電流消耗降低至所需之位準，最好能夠降 到允許接收器電路5檢測互補訊號的範圍內的最小値。串 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------------I 訂- - - - ---I ^ (請先閱讀背面之注意事項再填寫本頁) 550472 6666pif .doc/〇〇8 五、發明說明（巧7 ) 接電阻17、18中的一個或兩個都可以省略。 驅動器電路3的必要元件爲驅動電晶體13、14，其選 擇性地供應互補訊號至訊號傳輸線對1 ’以及旁路電晶體 15，其選擇性地封閉越過訊號傳輸線對1的電流途徑。爲 何需要旁路電晶體15的理由說明如下。 電源供應Vdd及地耦接至許多電路’在電路基板8上 形成電源供應網路。更進一步，電源-地接線對6爲一種 傳輸線的型式。假如旁路電晶體15不存在，則當傳輸輸 入訊號TS由高位準變爲低位準時，驅動電晶體13、14關 閉，驅動器電路3的電源端及地端E!、£2會突然變成高阻 抗的輸入埠，並且供應至這些端點的所有能量會沿著電源 -地接線對6反射回電源供應Vdd及地。此反射的能量會 更進一步地反射至電源供應網路的其他節點，而且此多重 反射會干擾電源供應及地的電位。 因爲旁路電晶體15在驅動電晶體13、14關閉時導通， 在電源端及地端E1、E2形成旁路電流途徑，所以這些端點 絕對不會進入高阻抗狀態。因而可以避免回到電源-地接 線對6的所有反射能量。 在本發明的背景所提到的共模雜訊的問題，亦可藉由 旁路電晶體15來緩和。如前面所解釋的，當以低阻抗途 徑代替正常的訊號傳輸途徑時，在經由電晶體切換期間的 短暫中途，電流直接從電源端傳導至地端，會發生共模雜 訊，然而，假如旁路電晶體15的開關特性互補於驅動電 晶體Π、14，則在通過驅動電晶體13、14及訊號傳輸線 對1的電流途徑與通過旁路電晶體15的平行途徑之間轉 本紙張尺度適用中國國家標準（CNS)A彳規格（210 X 297公t ) ------------^-----訂---------線 (請先閱讀背面之注意事項再填寫本頁) A7 B7 550472 6666pif.doc/008 五、發明說明（V) 換時，在電源端與地端Ei、E2之間的阻抗可以不會有任何 的突然變化。此外，因爲旁路電晶體15不是驅動電晶體， 其可以設計成具有所需的開關特性。如此可以避免由於共 模雜訊所造成的電源與地之間的擾動。 以下將要說明旁路電晶體15的導通電阻的最佳設計。 旁路電晶體15的導通電阻最好等於驅動電晶體13的導通 電阻、終端電阻2的電阻値、及驅動電晶體14的導通電 阻的總和。假如驅動電晶體13、14的導通電阻爲15Ω， 例如，以及終端電阻2的電阻値也是15Ω，則旁路電晶體 15應該具有下述之導通電阻値。 15 + 15 +15 = 45Ω 假如旁路電晶體15具有此導通電阻，則不論電源端 與地端(Ei、E2)是經由訊號傳輸線對1末端的終端電阻2 或是在驅動器電路3內部終止，驅動器電路3的阻抗，如 從電源供應與地所見，都是一樣。此外，假如旁路電晶體 15的動態開關特性與驅動電晶體13、14互補，則直流電 流將持續地流過驅動器電路3,在切換期間沒有任何突然 的變化。 請再參照第4圖，在接收器電路5中的差動放大器22 具有pM〇S及nM〇S電晶體nQ、η!、n2、n3。在第4圖中， IQ爲電晶體Μ傳導的固定電流，I:爲電晶體？1及ιη傳導的 電流，以及12爲電晶體Ρ2& η2傳導的電流。電流I:及12 依據輸入端1仏及1队所接收的傳輸訊號電壓變化。 -----------------------------線 (請先閱讀背面之注意事項再填寫本頁) 經濟郎智慧財產局員X-消費合作fi印製 本紙張尺度適用中國國家標準（CNSM.1規格（210 X 297公釐） 550472 A7 B7 6666pif.doc/008 五、發明說明（今4) 互補訊號代表兩種傳輸訊號値中的一種，T或Ό’，其 他的値代表不存在。藉由感測互補訊號存在與否，差勤放 大器22可以感測傳輸訊號爲’1’或’0’。藉由放大所接收的訊 號電壓，差動放大器22在輸出端OUT輸出接收輸出訊號 電壓V2，以回應傳輸訊號。爲了能夠感測互補訊號存在與 否，差動放大器22必需夠敏感，藉以檢測從訊號傳輸線 對1分流的互補訊號的微小能量。 差動放大器22具有習知的內部結構，其將在下面說 明，特別著重在關於感測從訊號傳輸線對1分流的互補訊 號的微小能量的特點。 在差動放大器22中，電晶體Pl、p2、&、η,、n2構成 差動放大區。電晶體Pi及h串接在一起，電晶體p2及n2 也是一樣。電晶體Pl及p2的源極經由電源供應線或圖案 耦接至電源供應Vdd ;電晶體^及n2的源極耦接至電晶體 W的汲極。電晶體nQ的源極經由地線或圖案耦接至地 (GND)。電晶體Pl及p2的閘極耦接至電晶體p2的汲極(及 電晶體n2的汲極）。電晶體以及112的閘極分別耦接至輸入 端1^及IN2 ;電晶體p2及n2的汲極耦接至輸出端OUT。 構成差動放大器22的電流設定區的電晶體？3及113以 串接方式耦接。電晶體P3的源極經由電源供應線或圖案耦 接至電源供應Vdd。電晶體113的源極及電晶體”的閘極經 由地線或圖案耦接至地(GND)。電晶體p3的汲極及電晶體 n3的閘極及汲極耦接至差動放大區中的電晶體nQ的閘極。 電流設定區用來設定電晶體nQ的閘極電壓，使其接近 電晶體nQ的啓始電壓(threshold voltage)，因而控制差動放 37 --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNSW規格（210 x 297公釐） 550472 6666pif.doc/008 A7 B7 經濟部智慧財產局員工消費合作钍印製 五、發明說明（4 ) 大區中的固定電流1〇。假如電流設定區中的電晶體P3的互 導（transconductance)gm3小於電晶體n3的互導，則電晶體n3 的閘極電壓V3將會接近電晶體n3的啓始電壓。閘極電壓 V3亦爲電晶體nQ的閘極電壓，所以假如電晶體nQ的啓始 電壓與電晶體n3的啓始電壓互相匹配，則電晶體nQ的閘 極電壓會穩定於接近電晶體nQ的啓始電壓處。於是能夠藉 由將電晶體n3設計成具有所需的互導gm3來設定差動放大 區中的固定電流1〇的値。互導値gm3應該和實際的一樣小， 藉以使固定電流1〇最小化，並且因而降低電流消耗。 差動放大區放大輸入電壓差以及根據傳輸訊號在輸出 端OUT輸出接收訊號電壓V2。在差動放大區中，電晶體Pl 與P2以及電晶體η!與n2必須具有實質相同的特性；特別 是，電晶體P!與P2應該具有一樣的互導，以及電晶體ηι 與n2應該具有一樣的互導。則電流^及12將依據輸入電 壓差變化，因而保持1 + 12=1的關係。 輸入端1队及IN2經由分支區4耦接至訊號傳輸線對1 的中間點。當互補訊號出現在此中間點時，訊號傳輸線la 的電位會高於訊號傳輸線lb，使得輸入端1队的電位(電晶 體h的閘極電壓）變成高於輸入端IN2的電位(電晶體n2的 閘極電壓），以及在輸出端OUT的接收輸出訊號電壓V2(電 晶體n2的汲極電壓）變成高於電晶體ηι的汲極電壓 (父-兄>0)。即使由於共模雜訊而在訊號傳輸線對1上出 現偏壓，亦能保持此種關係，因爲訊號傳輸線la的電位 保持高於訊號傳輸線lb的電位。當沒有互補訊號出現在 此中間點時，在儲存在輸入端IK及IN2的輸入電容的所 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） . I------· I----I - ^ ·11111111 (請先閱讀背面之注意事項再填寫本頁) 遷齊妒.S曰i时轰0习員1-肖費kn乍土 . 550472 6666pif.doc/008 A7 -------^---- 五、發明說明) 有電何都釋放之後，汲極電壓％及％會變爲相等 V2 - V】=0 〇 因爲第-實施例的訊號傳輸匯流排系統藉由互補訊號 的出現與否來表不傳輸訊號値’ 1，及，〇，(代替第22圖的習知 訊號傳輸匯流排系統中的反轉互補訊號的極性），其保持 乂-兄20的關係。 假設電晶體η!的電阻値爲Rni，電晶體n2的電阻値爲 Rn2，以及笔晶體〜及的結合互導爲gm ，則： gml2 = l/(Rni + Rn2) 假設電晶體Pl及P2的電阻値皆爲Rp，則差動放大器 22的電壓增益Gv具有下述的値：

Gv = gmi2 X Rp =Rp/(Rnl + Rn2) 因爲在又-兄增加(V2變高)時，電晶體仏及P2的電阻 値Rp會隨之增加，使電壓增益Gv隨著V2-兄增加而增加。 當互補訊號出現時，增加，所以電壓增益Gv變得比 互補訊號出現時大。當互補訊號出現時電壓增益Gv增加， 可以增進差動放大器22的敏感度，用以感測分流至接收 器電路5的微量互補訊號能量的所需的能量。 差動放大器22的動態範圍乂-乂爲： 39 --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 550472 A7 B7 6666pif.doc/008 五、發明說明（吶） 又一兄=(1。/1〇〇〇)1/2 此値隨著固定電流1〇增加，但是增加固定電流I。會增 加功率消耗，所以固定電流1〇不應該設定得非常大。固定 電流1〇的所需値爲能夠感測到互補訊號的極小値；此値藉 由最佳化互導來設’如以上所敘述的。 接收輸出訊號電壓V2稍微偏向高電位的一邊’所以 可以插入適當的位準移位器，以及可以加入更進一步的電 路，用以將接收輸出訊號轉換爲CMOS邏輯位準。電晶體 Pi及P2的閘極亦可耦接至地(GND)，假如可以得到適當的 增益的話。 如稍早所陳述的，爲了感測互補訊號而不會干擾其在 訊號傳輸線對1上的傳導，分支接收器單元’如從訊號傳 輸線對1所見，必須表現得如只有dc電阻成分的高阻抗 電路元件；該阻抗的電容成分必須是可忽略的。此高電阻 減少互補訊號的反射及及衰減。可忽略的電容可避免互補 訊號的波形失真。當超過一個分支接收器單元耦接至訊號 傳輸線對1時，波形失真、反射、及衰減變成棘手。這就 是爲什麼，當有兩個或更多的分支接收器單元時，被所有 分支接收器單元分流的全部互補訊號能量必須保持在固定 的限制以內，例如供應至訊號傳輸線對1的互補訊號能量 的 10%。 具有M0S電晶體的差動放大器的接收器電路的輸入 電容，例如接收器電路5，爲M0S電晶體的閘極電容及在 其附近區域的雜散電容。很難設計出一個接收器電路’使 --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經齊卽替慧財轰笱員11消費合阼吐卬製 本紙張尺度適用中國國家標準（CNSM4規格（21〇χ 297公釐） 550472 ；666pif.doc/〇〇8 A7 B7 齊 %〇 I !才 t 五、發明說明（Μ ) 具有輸入電容小至可忽略(例如0.05pF或更小），但是假如 在訊號傳輸線對1的分支點所提供的分支電阻20a及20b 具有0.4kQ或更大的純電阻値，則此輸入電容仍可當成是 零。 假如訊號傳輸線la、lb的特徵阻抗爲15Ω，例如， 以及分支電阻20a、20b的電阻値爲lkQ，則有1.5%的訊 號傳輸線對1上的互補訊號的能量會被分流至每一分支接 收器單元。 15Q/(lkQ+15Q) = 1.5% 訊號傳輸線對1上的互補訊號的能量因而減少爲 98.5%。假如全部的分流能量要保持在1〇%以內，則分支 接收器單元不能超過六個。 假如分支電阻20a、20b的電阻値爲5kD，則只有0.3% 的訊號傳輸線對1上的互補訊號的能量被分流至每一分支 接收器單元。 15Q/(5kQ+15Q) = 0.3% 在此丨_況下’要保持全部的分流能量在10%以內，則 分支接收器單元不能超過三十三個。 接收器電路5中的終端電阻23係一 pMOS場效電晶 體，其提供在輸入端IK、IN2之間（即在差動放大器的輸 入ί而之間）。終端電晶體23的源極及汲極親接至輸入端 4 1 本紙張尺度適用中國國家標準（CNTS)A‘i規格（21〇x 297公餐） --------訂---------線 ^一^ (請先閱讀背面之注意事項再填寫本頁) 550472 A7 B7 6 6 6 6p i f . doc / 0 0 8 五、發明說明（y|) IN:、IN2。終端電晶體23的閘極極耦接至地圖案或地線以 及因而保持在地電位(GND)。 終端電晶體23可以換成nMOS場效電晶體，耦接在 輸入端1队、IN2之間，將其閘極極耦接至，電源供應圖案或 線以及因而保持在Vdd電位。 需要終端電晶體23的理由敘述如下。當驅動器電路3 供應互補訊號至訊號傳輸線對1時，輸入端1队的輸入電 容(電晶體η,的閘極電容及鄰近的雜散電容)會被訊號傳輸 線la供應的正電荷充電，以及輸入端ΙΝ2的輸入電容(電 晶體η2的閘極電容及鄰近的雜散電容)會被訊號傳輸線lb 供應的負電荷充電。 當驅動器電路3將互補訊號關掉，以回應傳輸輸入訊 號TS時，儲存在接收器電路5的輸入電容的電荷必須在 接收器電路5可以感測互補訊號不存在之前移除。輸入電 容必須在大致是傳輸輸入訊號TS從高電位下降至低電位 所需之時間之內放電掉。因爲分支電阻20a、20b具有高 的電阻値(例如爲lkQ)，習知接收器電路的輸入電容無法 夠快地放電。然而，儲存在接收器電路5的輸入電容的電 荷可以經由終端電晶體23快速地放電。 爲了在等於頻率爲數十億赫茲的數位訊號的下降時間 的時間內將輸入電容放電，終端電晶體23必須滿足兩個 條件：其截止頻率必須至少爲六百億赫茲（60GHz);以及 終端電晶體23的電阻與接收器電路5的輸入電容的時間 常數不可以超過一百微微秒(picosecond)(100 ps)。例如， 假如輸入電容是五微微法拉（5 pF)，則終端電晶體23的電 本紙張尺度適用中國國家標準（CNS)/Y1規格（2丨〇 X四7公釐） 綠------- — 訂---------線"^1^· (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作fi印製 550472 6666pif.doc/008 A7 B7 五、發明說明) 阻値應該最多就是20Ω。假如輸入電容是2 pF，則終端電 晶體23的電阻値應該最多就是50Ω。 終端電晶體23的電阻値也要匹配於分支傳輸線對21 的特徵阻抗。這是很難達到的，因爲終端電晶體23的電; 阻値會改變，但假如分支傳輸線對21夠短，則分支傳輸 線對21的電阻値不必非常接近地匹配於分支傳輸線對21 的特徵阻抗。 第一實施例的運作將說明如下。在下面的說明中，_ 輸輸入訊號TS的脈波頻率，亦即傳輸訊的資料率，爲數 十億赫兹。電源供應Vdd爲1·0 V，串接電阻17、18的電 阻値爲100Ω，訊號傳輸線ia、lb的特徵阻抗爲15Ω，終 端電阻2的電阻値同樣是15Ω，驅動電晶體13、14的導 通電阻也是15Ω，以及旁路電晶體15是45Ω。這些是用 以在第一實施例的訊號傳輸匯流排系統上傳輸資料率爲數 十億赫兹的數位訊號的條件的合適的設定的一個實例。 當傳輸輸入訊號TS由低電位改變至高電位時，驅動 器電路3的驅動電晶體13、14導通而旁路電晶體15關閉。 旁路電晶體15關閉會使訊號傳輸線對1的旁路電流途徑 變成開路，而驅動電晶體13、14導通會形成經由訊號傳 輸線對1的電流途徑(經由驅動電晶體13、訊號傳輸線1 a、 終端電阻2、訊號傳輸線lb、以及驅動電晶體14)。此途 徑從電源供應線6a傳導電流進入訊號傳輸線對1，以及從 訊號傳輸線對1進入地線6b。於是正電荷從電源供應線6a 進入訊號傳輸線la，以及負電荷從地線6b進入訊號傳輸 線lb。 餐-------- 訂---------線^1^· (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)/VI規格（210 X 297公釐） 550472 A7 B7 6666pif.doc/〇〇8 五、發明說明（4 0 在驅動電晶體13、14及旁路電晶體15的開-關轉換期 間（從沒有互補訊號供應至訊號傳輸線對1的狀態轉換至 互補訊號供應至訊號傳輸線對1的狀態’以下稱之爲第一 轉換），當由驅動電晶體13、14、訊號傳輸線對1、及終端 電阻2提供的組合串聯電阻降低時’而旁路電晶體15的 電阻增加。兩條電流途徑的組合並聯電阻，一條經由訊號 傳輸線對1而另一條經由旁路電晶體15，不會有很大的變 化。如從電源供應及地所見(從端點E2)，因此，驅動 器電路3的阻抗變化非常小；驅動器電路3表現得如dc 電路。在整個第一轉換期間，正電荷持續地從電源供應線 6a流入驅動器電路3，以及負電荷持續地從地線6b流入 驅動器電路3。 從驅動器電路3供應至訊號傳輸線對1的互補訊號， 向終端電阻2傳送。一小部分的訊號能量分流至分支區4 的分支接收器單元，但是大部分的訊號能量會抵達終端電 阻2。當訊號抵達終端電阻2時，其使正電荷從訊號傳輸 線la流入終端電阻2，以及負電荷從訊號傳輸線lb流入 終端電阻2，其速率和使正電荷從電源供應線6a流入訊號 傳輸線la，以及負電荷從地線6b流入訊號傳輸線lb幾乎 相同。換句話說，訊號能量幾乎未衰減。 因爲終端電阻2的電阻匹配於訊號傳輸線la及訊號 傳輸線lb的特徵阻抗，抵達終端電阻2的訊號能量都不 會被反射。所有的訊號能量都進入終端電阻2，並變成熱 消耗掉。 經由每個分支接收器單元的分支電阻對2〇分流的部 --------訂---------線 tll^· (請先閱讀背面之注意事項再填寫本頁) 經齊郎智慧財查¾員X-消費合阼f£卬製 44

550472 A7 B7 ；666pif.doc/008 五、發明說明（屮， 分訊號，經由分支傳輸線對21傳送及進入接收器電路5。 此部分訊號會引起正電荷進入輸入端IN!的運動’對輸入 端1队的輸入電容充電，以及負電荷進入輸入端1N2的運 動，對輸入端IN2的輸入電容充電。接收器電座中的差 動放大器22將輸入端1队、IN2兩端的差動訊號電壓放大 以及輸出此放大後的訊號，當作在輸出端OUT的接收輸 出訊號RS，從而感測互補傳輸訊號。電流亦開始經由終 端電晶體23在輸入端1队、IN2之間流動，回應該互補訊 號電壓。 接著當傳輸輸入訊號TS由高電位改變至低電位時， 驅動器電路3的驅動電晶體13、14關閉而旁路電晶體15 導通。經由訊號傳輸線對1的電流途徑現在變成開路，以 及停止互補傳輸的供應。在此同時，經由旁路電晶體15 形成越過訊號傳輸線對1的電流途徑，允許電流繼續從電 源供應線6a流入驅動器電路3以及從驅動器電路3流入 地線6b。 在驅動電晶體13、14正在關閉及旁路電晶體15正在 導通的轉換期間（以下稱之爲第二轉換），由驅動電晶體13、 14、訊號傳輸線對1、及終端電阻2提供的組合串聯電阻 增加，而旁路電晶體15的電阻降低。在第二轉換期間， 正如在第一轉換期間，兩條電流途徑的組合並聯電阻不會 有很大的變化，以及從電源供應及地所見時（從端點El及 E2)，驅動器電路3繼續表現得如dc電路。正電荷持續地 從電源供應線6a流入驅動器電路3，以及負電荷持續地從 地線6b流入驅動器電路3，以實質上相同的速率。 本紙張尺度適用中國國家標準（CNS)A】規格（21〇χ 297公t ) --------^---------^ (請先閱讀背面之注意事項再填寫本頁) 經齊邹知曰慧犲產苟員Π1消費合阼fi卬製 550472 A7 B7 6666pif.doc/008 五、發明說明（ah) 如以上所提到的，旁路電晶體15的導通電阻等於驅 動電晶體13、14及旁路電晶體15的導通電阻的總和。因 此，在互補傳輸供應訊號傳輸線對1的期間和在互補傳輸 未供應訊號傳輸線對1的期間，驅動器電路3都具有相同 的阻抗。 此外，在第一及第二轉換期間，驅動器電路3的阻抗 的變化不會有很大，所以在任何時候驅動器電路3實質上 都表現得如dc電路，並且不會在電源-地接線對6上產生 共模雜訊。因此，電源供應及地電位不會被干擾。 第7A圖及第7B圖繪示第一實施例的驅動器電路3及 習知電流開關型式的驅動器電路（第22圖的驅動器電路 203)，如從電源供應及地所見，的阻抗的變化。第7A圖 繪示本發明的驅動器電路3的阻抗變化；第7B圖繪示習 知電流開關驅動器電路的阻抗變化。這些阻抗變化只是槪 要地繪示；並不打算精確地描繪其變化。在第7A圖中以 虛線標示的轉換區間爲第1圖中的電晶體13、14、15的 切換區間，於此區間，傳輸輸入訊號TS正改變狀態以及 互補訊號正在開啓(TS=T)或關閉(TS=O’）。第7B圖中的轉 換區間爲第22圖中的電晶體仏至Q4的切換區間，於此區 間，互補訊號的極性正在轉變。 在習知電流開關驅動器電路中，在訊號轉換區間時 期，從電源供應及地所見的阻抗瞬間下降至很小的値’於 此區間，電流經由驅動器電路直接從電源供應流到地，以 及在電源供應及地線上產生共模雜訊。應該記得習知電流 開關驅動器電路在電源供應與地之間具有兩條平行的途 46 本紙張尺度適用中國國家標準（CNSW規格（210 X 297公釐） --------^--------- (請先閱讀背面之注意事項再填寫本頁) 經齊邹fe»曰慧犲4¾員1-肖費^咋吐屮設 550472 6666pif.doc/008 A7 B7 五、發明說明（uJ^) 徑，電晶體（^及q2與其中一條途徑串接，而電晶體（^3及 Q4與另外一條途徑串接(第22圖）。當電晶體α及Q4導通 時，電晶體q2及q3關閉。當電晶體q2及q3導通時，電 晶體（λ及Q4關閉。在此轉換區間時期，這些途徑的阻抗 都以實質上相同的方式改變，先是降低，然後回到轉換之 前的相同値。兩條途徑的全部並聯阻抗顯示出類似的變 化，如第7B圖所繪示。 在本發明的驅動器電路中，也有兩條平行的途徑，但 是其中一條經過驅動電晶體13、14、訊號傳輸線對1、及 終端電阻2，而另一條經過旁路電晶體15。在第一轉換區 間時期，驅動電晶體13、14導通而旁路電晶體15關閉。 在第二轉換區間時期，驅動電晶體13、14關閉而旁路電 晶體15導通。在第一轉換區間時期，驅動電晶體13、14 的電阻値從很高的關閉電阻値下降到低了許多的導通電阻 値，而旁路電晶體15的電阻値從很低的導通電阻値上升 到很高的關閉電阻値。兩個改變實質地互相抵消，使得全 部並聯阻抗在轉換期間實質地保持固定値。在第二轉換區 間時期，驅動電晶體13、14的電阻値從相當低的導通電 阻値上升到很高的關閉電阻値’而旁路電晶體15的電阻 値從很高的關閉電阻値下降到較低的導通電阻値。這些改 變也互相抵消，並且全部並聯阻抗實質地保持固定値。 當經過兩個驅動電晶體13、14的電流途徑開路時， 訊號傳輸線對1相對於電源供應及地爲保留在浮動的。在 這些電流途徑變成開路之前供應至訊號傳輸線1b的互補 訊號，繼續傳送向終端電阻2 ’其附屬的電磁場及正負電 本紙張尺度適用中國國家標準（CNS)Al規格（210 x 297公f ) ------------——訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經齊邹智慧財產局員X消費合泎fi印製 550472 6666pif.doc/008 A7 ____ B7 五、發明說明（必） 荷在那裡相遇且互相抵消。在互補訊號之後，訊號傳輸線 la、lb保留在相同電位。此電位不需等於電源供應電位的 一半；由於互補訊號的波狀的特性以及由於外部的電磁干 擾，其在電流途徑每次開路時都可能改變，但是只要兩條 訊號傳輸線la、lb在相同電位，即可檢測到互補訊號的 不存在。 當互補訊號的後緣已經過了分支區4後，儲存在連接 的接收器電路5的輸入端1队及IN2的輸入電容的正負電 荷經由其終端電晶體23迅速地放電。於是當互補訊號的 後緣已經過了分支區4後，接收器電路5的輸入端1队及1队 迅速地呈現相同的電位。在接收器電路5中的差動放大器 22現在感測到跨於輸入端1队、IN2的電壓差爲零，並且在 輸出端OUT輸出對應的接收輸出訊號RS。 以此方式，當互補訊號的後緣已經過了分支區4以及 儲存在連接的接收器電路5的輸入端1队及1队的輸入電 容的正負電荷已經藉由配置於其間的終端電晶體23放電 後，接收器電路5感測到互補訊號不再出現在訊號傳輸線 對1上的連接的分支點。於是感測到傳輸訊號的轉換。 對第一實施例做個總結，驅動器電路3具有一對驅動 電晶體13、14，其在傳輸輸入訊號TS爲高電位時導通， 封閉將互補訊號供應訊號傳輸線對1的電流途徑，以及在 傳輸輸入訊號TS爲低電位時關閉，使這些電流途徑變爲 開路。驅動器電路3也具有旁路電晶體15，其在傳輸輸入 訊號TS爲低電位時導通’封閉越過訊號傳輸線對1的並 聯電流途徑，以及在傳輸輸入訊號TS爲高電位時關閉， --------訂-丨----11 · (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A·】規格（210 X 297公t ) 550472 A7 B7 666pif.doc/008 五、發明說明（J ) 使並聯旁路電流途徑變爲開路。旁路電晶體15的導通電 阻等於驅動電晶體13、14的導通電阻、訊號傳輸線la、lb 的dc電阻、及終端電阻2的電阻的總和。如從電源供應 及地所見，不論傳輸輸入訊號TS是高電位或低電位，驅 動器電路3都具有相同的阻抗，以及當傳輸輸入訊號TS 正在改變狀態時，也具有實質的相同的阻抗。在第一實施 例中的驅動器電路3因而表現得像dc電路一般，並且傳 輸輸入訊號TS的轉換，其通常會產生共模雜訊及小量的 差模雜訊，會產生較少此類的雜訊。因此傳輸輸入訊號TS 的轉換引起較少的電源供應及地電位的干擾，所以可以減 少這些擾動與雜散電感及電容的諧振，以及高速訊號傳輸 可以沒有電磁干擾。再者，這些效果可以不用依賴旁路電 容器的反交連來得到，所以不用再將旁路電容器內嵌於驅 動器電路3中，或是甚至不用在非常靠近驅動器電路3的 地方提供外部旁路電容器。這樣對於旁路電容器的位置、 其寄生電感等等，可以大爲提高設計的自由性。 此外，因爲在接收器電路5、的輸入端1队與IN2之間 提供終端電晶體23，在接收器電路5的輸入電容被從訊號 傳輸線對1分流的互補訊號能量充電之後，當互補訊號的 下降緣已經過去時，儲存在接收器電路5的輸入電容的電 荷可以經由終端電晶體23迅速地放電，以及接收器電路5 可以迅速地感測到互補訊號不再存在。這樣可以使得接收 器電路5能夠接收高頻率傳輸訊號。 在接收器電路5耦接至訊號傳輸線對1的點上提供分 支電阻對20，使得接收器電路5能夠感測互補訊號而不會 --------------^ Aw (請先閱讀背面之注意事項再填寫本頁) 經齊郎智慧財轰笱員工消費合阼fi卬製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 550472 6666pif.doc/008 A7 B7 經濟部智慧財產局員工消費合泎杜印製 五、發明說明（u〇 ) 顯著地千擾互補訊號在訊號傳輸線對1的傳送。 訊號傳輸線對1、電源-地接線對6、及分支傳輸線對 21使用等長的平行線’使得這些傳輸線對的寄生電感可以 互相抵消，所製造的傳輸線沒有電抗’因而免於電磁干擾。 耦接在驅動器電路3的驅動輸出端0!、02之間的雜 訊消除電阻16，可以吸收在訊號傳輸線對1上的分支點所 產生的小量反射雜訊’因而減少多動反射’並且保持雜訊 不會更進一^步傳送進驅動器電路3。 旁路電容器7可以減少電源-地接線對6上其他電路所 產生的電磁雜訊的影響。 串接電阻17、18可以減少驅動器電路3的電流損耗 及功率消耗。 上述的分支接收器單元將接收器電路5經由分支電阻 對20及分支傳輸線對21耦接至訊號傳輸線對1，但是分 支傳輸線對21可以忽略；接收器電路5可以直接耦接至 分支電阻對20。 此外，接收器電路可以直接連接至訊號傳輸線對1， 提供的接收器電路具有夠高的輸入阻抗(例如10 kD)以及 輸入電容可以當作零(例如〇·〇5 Pf或更少）。第8圖繪示的 實例爲兩個此種接收器電路耦接至訊號傳輸線對1。由於 其具具有高輸入阻抗及近乎零的輸入電容，這些接收器電 路不會顯著地干擾在訊號傳輸線對1上的互補訊號，所以 不需分支電阻對。 第8圖中的每一接收器電路25只需具有一個差動放 大器，如第4圖中的差動放大器22。不再需要第4圖中的 (請先閱讀背面之注意事項再填寫本頁) 訂---------線 if 本紙張尺度適用中國國家標準（CNS)A4規格（21〇χ 297公釐） 550472 A7 B7 ；666pif.doc/008 五、發明說明（Μ) 終端電晶體23。將每一接收器電路25耦接至訊號傳輸線 對1的分支區26具有，例如，第9圖所繪示的結構’包 括一對分支焊墊電極26a、26b以及分支接觸電極26c °分 支焊墊電極26a及分支接觸電極26c分別與訊號傳輸線1a 及lb是一體的。分支焊墊電極26b經由介電層8a的貫孔 8b與分支接觸電極26c接觸。包括接收器電路25接收器 晶片藉由覆晶結合或線結合耦接至分支焊墊電極26a、 26b 〇 第一實施例中的接收器電路5的終端電晶體23亦可 省略，假如接收器電路5的輸入電容不需要迅速地放電。 在此情況也一樣，接收器電路5只需要差動放大器22。 依照第一實施例的訊號傳輸匯流排系統也能夠具有複 數個訊號傳輸線對，每個都有自己的終端電阻、驅動器電 路、分支區、及接收器電路，配置在相同的電路基板。第 10握所繪示的訊號傳輸匯流排系統，例如，具有兩個訊號 傳輸線對ΙΑ、1B、兩個終端電阻2A、2B、具有兩個驅動 器電路3A、3B的驅動器晶片27、包括分支傳輸線對21A 的兩個分支區4A、包括分支傳輸線對21B、的另外兩個分 支區4B、以及兩個接收器晶片28,每個都包括兩個接收 器電路t5A、5B。在這些參考標號中的字母A及B表示兩 個單元，每個都類似於上述之第一實施例之結構，共用相 同的電路基板8，具有分開的傳輸輸入訊號TSA、TSB及 接收輸出訊號RSA、RSB。 第10圖中的電路基板8具有，例如，如第丨丨圖所繪 不的四層結構。兩個訊5虎傳輸線對1A、1B (宜中只有一*個 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公f ) --------------------訂-----——線‘ (請先閱讀背面之注意事項再填寫本頁) ¾齊^.s曰i讨轰01?員1_肖費S乍··£. 550472 A7 B7 6666pif.doc/008 五、發明說明（Μ) (請先閱讀背面之注意事項再填寫本頁) 是可見的）配置在內嵌於電路基板8的第一層及第二層。 這兩層被厚度tl的介電層8c分隔開。分支傳輸線對21A、 21B配置在第三層及第四層，第四層爲表層。這兩層被厚 ' 度t2的介電層8d分隔開。第二層及第三層被厚度t3的介 電層8e分隔開，其至少爲上述介電層8c、8d的厚度q、t2 的兩倍大（最好是有數倍大）。假如^充分地比q及t2大， 在訊號傳輸線對ΙΑ、1B上傳送的訊號的電磁場就不會和 分支傳輸線對21A、21B上傳送的訊號互相干擾，反之亦 然。兩個分支傳輸線對21A、21B之間的電磁干擾藉由在 他們之間提供足夠的分隔來避免，如第11圖所繪示及第2B 圖所討論的。同樣的，兩個訊號傳輸線對ΙΑ、1B彼此間 充分地分隔開，藉以避免電磁干擾，雖然這在第11圖是 不可見的。 經濟部智慧財產局員工消費合作社印製 請參照第12圖，本發明之第二實施例係一訊號傳輸 匯流排系統，包括具有終端電阻2之訊號傳輸線對1、一 個或多個驅動器電路3(圖中繪示爲兩個）、一個或多個分 支區30、接收器電路31、電源-地接線對6、以及電路基 板8。雖然在第12圖中沒有明確地指出，但每個驅動器電 路3是配置在驅動器晶片之中，以及每一接收器電路31 配置在接收器晶片之中，這些晶片和第1圖中的1C晶片9、 10類似。 此訊號傳輸匯流排系統，和第一實施例中的一樣，單 方向地傳輸訊號，從驅動器電路3到接收器電路31，但和 第一實施例不一樣的是接收器電路31配置在訊號傳輸線 對1的一個末端，而一個或多個驅動器電路3配置在訊號 本紙張尺度適用中國國家標準（CNS)Al規格（210 x 297公釐） 550472 A7 B7 6666pif .doc/〇〇8 五、發明說明（(Cb ) 傳輸線對1&的兩個末端之間的中間點。 每個驅動器電路3及其分支區30構成一分支驅動器 單元。分支區30包括匯流排收發電路32。’匯流排收發電 路’的名稱在此是用來代表電路的型式，當電路致能時，訊 號可透過其來傳輸及/或接收。 每個匯流排收發電路32接收來自，例如，驅動器晶 片或是其他電路(不可見的）中的一個的致能訊號ES。每個 驅動器電路3接收一傳輸輸入訊號TS。在一個時間內，耦 接至訊號傳輸線對1的分支驅動器單元中只有一個是動作 的。致能訊號ES指示那一個分支驅動器單元是動作的。 供應至動作的分支驅動器單元的傳輸輸入訊號TS在高位 準與低位準之間變化，藉以表示T及’〇’的資料。供應至不 動作的分支驅動器單元的傳輸輸入訊號TS保持在低位 準。動作的分支驅動器單元供應一互補訊號至訊號傳輸線 對1，使該互補訊號在開與關之間切換，藉以表示’1’及 的資料。不動作的分支驅動器單元不供應互補訊號至訊號 傳輸線對1。分支驅動器單元輪流地作，共同使用訊號傳 輸線對1來在不同的時間傳輸訊號到接收器電路31。 分支區30包括匯流排收發電路32及分支傳輸線對 33。匯流排收發電路32包括一對、nMOS分支電晶體32a、 32b。分支傳輸線對33包括等長的兩條平行分支傳輸線 33a、33b。分支電晶體32a插在訊號傳輸線la的中間點與 分支傳輸線33a的一個末端之間。分支傳輸線33a的另一 個末端耦接至驅動器電路3的驅動端之一(在第1圖中的驅 動端D〇。分支電晶體32b插在訊號傳輸線lb的對應點與 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------嚓 (請先閱讀背面之注意事項再填寫本頁) 訂-------丨-線·· 經齊部智慧財4¾員X-消費合阼fi印製 A7 B7 550472 6666pif-doc/008 五、發明說明（θ) 分支傳輸線33b的一個末端之間。分支傳輸線33b的另一 個末端耦接至驅動器電路3的另一個驅動端(在第1圖中的 驅動端D2)。致能訊號ES供應至兩個電晶體32a、32b的 閘極。 •當致能訊號ES在高電位時，匯流排收發電路321的 電晶體32a、32b導通，將驅動器電路3及分支傳輸線對33 耦接至訊號傳輸線對1，因而將分支驅動器單元置於動作 狀態。當致能訊號ES在低電位時，這些電晶體32a、32b 關閉，將分支傳輸線對33及驅動器電路3從訊號傳輸線 對1切離，因而將分支驅動器單元置於不動作狀態。如此 可以避免從動作的分支驅動器單元供應至訊號傳輸線對1 的互補訊號分流至不動作的分支驅動器單元以及在不動作 的分支驅動器單元的分支傳輸線對33的反射。 分支傳輸線33a、33b的特徵阻抗最好是匹配於訊號 傳輸線la、lb的特徵阻抗的一半，使其在分支傳輸線對33 耦接至訊號傳輸線對1的T接頭處可以避免訊號能量的反 射。分支電晶體32a、32b的導通電阻匹配於分支傳輸線 33a、33b的特徵阻抗。 如第一實施例一般，每個驅動器電路3從電源供應及 地看來都表現得像dc電路。取決於傳輸輸入訊號、TS的狀 態，驅動器電路3可以連通經由分支區30供應互補訊號 至訊號傳輸線對1的電流途徑以及切斷越過分支區30及 訊號傳輸線對1的旁路電流途徑，或是切斷供應互補訊號 的電流途徑以及連通旁路電流途徑。用來連通旁路電流途 徑的旁路電晶體15的導通電阻實質上等於用來連通訊號 54 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 請 先 讀 背 再 填 本 頁 經濟部智慧財產局員工消費合作社印製 經齊部智慧財產局員工消費合泎fi印製 550472 6666pif.d〇c/〇〇8 A7 _________ B7 五、發明說明（θ) 供應電流途徑的驅動電晶體13、14的導通電阻以及當該 分支驅動器單元動作時，向分支區30看去，從驅動器電 路3的驅動端Dl、D2所見的dc電阻的總和(這些電晶體及 驅動端繪示於第1圖）。‘ 接收器電路31耦接至訊號傳輸線對1的相對於終端 電阻2的末端。感測到從動作的分支驅動器單元中的驅動 器電路3供應至訊號傳輸線對丨的互補訊號後，接收器電 路31產生對應的接收輸出訊號rs。更明確地說，接收器 電路31感測互補訊號出現與否，這些狀態代表T及’〇’資 料。接收器電路31包括，例如，第4圖繪示的差動放大 器22，其具有很高的dc電阻及電容電抗的輸入阻抗。訊 號傳輸線對1的末端耦接至接收器電路31，因而具有一電 容的終端，其爲全反射，即使接收器電路31的輸入電容 變化很微小。 從動作的驅動器電路3供應至訊號傳輸線對1的互補 訊號，經由分支傳輸線對33及匯流排收發電路32，從與 訊號傳輸線對1 一起的T接頭同時向接收器電路31及終 端電阻2傳送，大致上每一方向傳送一半的訊號能量。因 而從分支傳輸線33a、33b看到的訊號傳輸線la、lb的特 徵阻抗爲實際特徵阻抗的一半。於是分支傳輸線33a、33b 的特徵阻抗匹配於訊號傳輸線la、lb的特徵阻抗，假如 其爲訊號傳輸線la、lb的實際特徵阻抗的一半，如上面 所述的。 因爲終端電阻2匹配於訊號傳輸線對1的特徵阻抗， 在訊號傳輸線對1上向終端電阻2傳送的互補訊號的全部 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 550472 五、發明說明（θ) 能量會進入終端電阻2，並在其中消耗掉。向接收器電路 31傳送的互補訊號的能量在接收器電路31會全部反射， 並且在訊號傳輸線對1上返回向終端電阻2。反射的訊號 能量抵達接收器電路31 ’並在其中消耗掉。反射的訊號能 量也可能分岔回到動作的驅動器電路3 ’但是此能量會在 驅動器電路3的雜訊消除電阻16(繪示於第1圖）上消耗掉。 由於全反射，接收器電路31感測到的互補訊號電壓 差大致爲在訊號傳輸線對1上向接收器電路31傳送的互 補訊號的電壓差的兩倍’並且因而大致等於由驅動器電路 3供應至分支傳輸線對33的互補訊號電壓。此種互補訊號 電壓的加倍是需要的，因爲其使得接收器電路31能夠更 容易地感測到互補訊號。 因爲從電源供應及地所看到的驅動器電路3表現得像 dc電路，第二實施例的訊號傳輸匯流排系統可以得到類似 於第一實施例所敘述的效果。其可降低在傳輸輸入訊號TS 改變狀態時所產生的共模雜訊及小量的差模雜訊’並且因 此可以避免共模雜訊干擾電源供應及地電位’而不用依賴 旁路電容器的反交連作用。可以很高速地傳輸訊號’而不 會引起電磁干擾，並且假如採用旁路電容器的話’在關於 其裝設位置及寄生電感方面增加許多設計上的自由。 因爲分支傳輸線33a、33b的特徵阻抗等於訊號傳輸 線la、lb的特徵阻抗的一半，每一分支傳輸線對33可匹 配於訊號傳輸線對1，並且從分支傳輸線對33供應至訊號 傳輸線對1的互補訊號不會在這些傳輸線對間的τ接頭反 射0 (請先閱讀背面之注意事項再填寫本頁) 訂---------線一 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（21〇χ 297公釐) 550472 A7 B7 666pif.doc/008 五、發明說明（β) 在第二實施例的一個變化中’是在訊號傳輸線對1的 兩個末端都具有終端電阻。請梦照第13圖，接收器電路35 包括差動放大器36及輸入終端電阻37。輸入終端電阻37 稱接在差動放大器36的輸入端之間，並且匹配於訊號傳 輸線對1的特徵阻抗，具有和在相對末端的終端電阻2 — 樣的電阻値。在此情況，傳送至接收器電路35的互補訊 號能量不會被反射，而會全部被輸入終端電阻37消耗掉。 所得到的優點爲分支驅動器單元可以以更少的時序限制來 在動作與不動作之間切換，因爲一個驅動器電路3供應的 互補訊號不會被反射以及與後來的其他驅動器電路3供應 的互補訊號互相干擾。其缺點爲接收器電路35所感測的 互補訊號電壓差只有第12圖的接收器電路31所感測的互 補訊號電壓差的一半。 在第二實施例的另一個變化中，省略了分支傳輸線 對。請參照第Η圖，在此情況的分支區38只包括匯流排 收發電路32。匯流排收發電路32的分支電晶體32a及32b 直接稱接至驅動器電路3的驅動端。 當在第二實施例中只有一個分支驅動器單元時，分支 傳輸線對33及匯流排收發電路32都可以省略。請參照第 15圖，驅動器電路3藉由具有如第9圖所繪示之結構的分 支區26耦接至訊號傳輸線對1。 可以在第12圖至第15圖中的電源-地接線對6的適當 點連接一旁路電容器，藉以降低來自其他電路的電磁幅射 影響，如第一實施例一般。 在上述的兩個實施例中，當沒有供應互補訊號時，訊 --------^---------線 (請先閱讀背面之注意事項再填寫本頁) 經齊部智慧財產咼員X.消費合阼fi印製 本紙張尺度適用中國國家標準（CNS)A‘丨規格（210 X 297公釐） A7 經濟部智慧財產局員X消費合作fi印製 550472 6666pif.doc/008 五、發明說明（β ) 號傳輸線對1保留在浮動狀態，並且因而容易受其他電路 所產生的電磁雜訊影響。在下一個實施例中，其終端電阻 或雜訊消除電阻包括兩個串聯在一起的電阻，並且將其中 間的節點耦接至地。因此，訊號傳輸線對會被接地，改善 其對外界電磁雜訊的免疫效果。 . 請參照第16圖，第三實施例包括，例如，訊號傳輸 線對1、驅動器電路3、分支區4、接收器電路5、電源-地 接線對6、及旁路電容器7，如第一實施例所敘述的一般， 以及終端電阻41。終端電阻41耦接至訊號傳輸線對1的 末端，相對於驅動器電路3，代替第一實施例的終端電阻 2 ° 終端電阻41包括兩個串聯在一起的終端電阻41a、 41b’其合成的串聯電阻等於訊號傳輸線對1的特徵阻抗(於 是等於第一實施例的終端電阻2的電阻）。第一終端電阻41a 與第二終端電阻41b之間的節點队經由地線或地圖案耦接 至地(GND)。第一終端電阻41a及第二終端電阻41b的電 阻値最好是相等的。爲了使傳輸線上的互補訊號能穩定傳 送，串接電阻Π、18的電阻値最好是等於第一及第二終 端電阻41a、41b的電阻値。 當沒有供應互補訊號時，驅動器電路3的驅動端D2 切離電源供應以及驅動端D]切離地，但是訊號傳輸線h 經由第一終端電阻41a耦接至地，以及訊號傳輸線1b經-由第二終端電阻41b耦接至地，所以訊號傳輸線對1保持 在地電位。因此，當有供應互補訊號時’訊號傳輸線1 a 的電位被驅動至高於地電位，以及訊號傳輸線1b的電位 (請先閱讀背面之注意事項再填寫本頁)

本紙張尺度適用中國國家標準（CNS)/\4規格（2〗0 X 297公釐） A7 B7 550472 6666pif.doc/008 五、發明說明（A) 被驅動至低於地電位。在任何時候，訊號傳輸線對1對於 其他電路（未繪出）所產生的電磁雜訊都有很高的免疫力’ 因爲其絕不保留在浮動狀態。 由於終端電阻41分成兩個相等的部分’並且其中間 的節點耦接至地，訊號傳輸線la及訊號傳輸線，lb的電位 相對於地是對稱的。互補訊號會使這些電位以相反方向從 地偏離開，此偏離在兩個方向都具有相同的絕對値° A匕種 安排使得從地偏離的絕對値最小化。假如存在電磁#訊’ 訊號傳輸線la、lb的電位都會以相同方向被干擾’使得 正雜訊電位，例如，被加到訊號傳輸線la上的正訊號電 位及訊號傳輸線lb上的負訊號電位。然而’因爲這些訊 號電位的絕對値已最小化，所以訊號與雜訊電:位的加總的 絕對値亦會最小化。簡言之，地電位的擾動被最小化了。 總結第三實施例，終端電阻41分成兩個串聯的電阻’ 並且其中間的內部節點被接地，使得當驅動器電路3沒有 供應互補訊號時，訊號傳輸線對1不會保留在浮動狀態。 訊號傳輸線對1因而較不會受到電磁雜訊的影響。第一終 端電阻41a、第二終端電阻41b以及串接電阻17、18的電 阻値的相等，更進一步地使互補訊號能以最穩定的方式在 訊號傳輸線la及lb上傳送，在地電位的擾動被最小化的 條件之下。 在上面對第三實施例的說明中，是将終端電阻41分 成在地節點的相對側的兩個電阻，但是其亦可代 訊消除電阻分成兩個電阻，並且將其中間的節點接地/木 第17圖中的訊號傳輸匯流排系統以參& &動驅動器電路42 59 請 先 閱 讀 背 意 事 項 再 填 寫 本 頁 I I 訂 線 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） A7 B7 550472 6666pif .doc / 008 五、發明說明（q ) 替換第1圖繪示的驅動器電路3。驅動器電路42以另一個 雜訊消除電阻43來替換第1圖中的雜訊消除電阻16。雜 訊消除電阻43將第1圖中的雜訊消除電阻16分成第一雜 訊消除電阻43a及第二雜訊消除電阻43b。第17圖中的雜 訊消除電阻43的電阻値(第一及第二雜訊消除電阻43a、43b 的串聯電阻)等於第1圖中的雜訊消除電阻16的電阻値， 約爲訊號傳輸線la、lb的特徵阻抗的十倍。第一及第二 雜訊消除電阻43a、43b之間的節點N2耦接至地端E2，其 係經由地線6b耦接至地。 在第17圖的訊號傳輸匯流排系統中，最好是第一雜 訊消除電阻43a，第二雜訊消除電阻43b，以及串接電阻17、 18的電阻値是相等的。在第16圖的訊號傳輸匯流排系統 中，串接電阻17、18的電阻値最好很小，（爲了匹配於終 端電阻41，只有訊號傳輸線la、lb的特徵阻抗的一半）， 但是在第Π圖的訊號傳輸匯流排系統中，雜訊消除電阻43 的電阻値可以做得相當大（最好大約是訊號傳輸線la、lb 的特徵阻抗的十倍大），所以串接電阻17、18的電阻値亦 可做得很大，減少驅動器電路的功率消耗。 第16圖的第一終端電阻41a及第二終端電阻41b的電 阻値可以不一樣，使其合成串聯電阻匹配於訊號傳輸線 la、lb的特徵阻抗。同樣的，在第17圖中，第一雜訊消 除電阻43a及第二雜訊消除電阻43b可以具有不一樣電阻 値。然而’假如需要的話，對於如上述的將終端電阻41 及雜通消除電阻43分成兩個相等的電阻，將使得訊號傳 輸線la、lb相對於地都會有相似的振幅擺動。 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 297 公 f ) 60 550472 A7 B7 6666pif.doc/008 五、發明說明（J) 輸線對1的電流途徑，因而從電源供應及地看來’其運作 如dc電路一般。 (請先閱讀背面之注意事項再填寫本頁) 第一及第二IC晶片45、47由方向控制訊號DS控制。 當方向控制訊號DS爲低位準時，第一 1C晶片45的驅動 器電路3的驅動端被耦接至輸入-輸出端F!、F2，並且將接 收器電路31的輸入端切離輸入-輸出端F!、F2。在此狀態 中，驅動器電路3以互補訊號出現與否代表T及W資料的 方式來驅動訊號傳輸線對1。相反的，當方向控制訊號DS 爲高位準時，接收器電路31的輸入端被耦接至輸入-輸出 端F!、F2，並且將驅動器電路3的驅動端切離輸入-輸出端 Fi、F2，以及在訊號傳輸線對1上的傳輸自第二1C晶片47 的訊號會被接收器電路31感測到。方向控制訊號DS可以 在第一 1C晶片45內部產生，或是由第一 1C晶片45外部 的其他電路提供，如第18圖所繪示。（切換驅動器電路3 及接收器電路γ 31至輸入_輸出端、F2的連接的外部電路 及內部電路是不可見的）。 經濟部智慧財產局員工消費合作社印製 分支區46及與其連接的第二1C晶片47形成一分支 單元，配置在訊號傳輸線對1的兩個末端之間的中間點。 此分支單元接收來自第一 1C晶片45或其他裝置（不可見的) 的方向控制訊號DS。當方向控制訊號DS爲高時，第二1C 晶片47驅動訊號傳輸線對1。當方向控制訊號DS爲低時， 第二1C晶片47感測來自第一 1C晶片45在訊號傳輸線對 1上傳輸的訊號。 分支區46包括匯流排收發電路48及具有兩條分支傳 輸線33a、33b的分支傳輸線對33。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 550472 A7 B7 6666pif.doc/008 五、發明說明（) (請先閱讀背面之注意事項再填寫本頁) 匯流排收發電路48，其配置在訊號傳輸線對1的分支 點與分支傳輸線對33的一個末端之間，包括一對分支電 阻20a、20b及一對nMOS分支電晶體32a、32b。分支電 阻20a及分支電晶體32a平行地插在訊號傳輸線la與分支 傳輸線33a的一個末端之間；分支電阻20b及分支電晶體 32b平行地插在訊號傳輸線lb與分支傳輸線33b的一個末 端之間。方向控制訊號DS同時供應至電晶體32a、32b的 閘極。分支電阻20a、20b具有至少四百歐姆（0.4kQ)的電 阻値。 在匯流排收發電路48中，當方向控制訊號DS爲低位 準時，分支電晶體32a、32b關閉，使得第二1C晶片47及 分支傳輸線對33只能經由高電阻的分支電阻20a、20b連 接至訊號傳輸線對1。當方向控制訊號DS爲高位準時， 分支電晶體32a、32b導通，形成繞過分支電阻20a、20b 的低電阻電流途徑，並且第二1C晶片47及分支傳輸線對 33經由這些低電阻電流途徑連接至訊號傳輸線對1。 經濟部智慧財產局員工消費合作fi印製 第二1C晶片47，其藉由分支區46耦接至訊號傳輸線 對1的中間點，包括驅動器電路3、接收器電路5、及輸 入-輸出端G!、G2。接收器電路'5具有終端電晶體23，耦 接在其輸入端IN:、IN2之間，如第一實施例如述(第4圖）， 使得儲存在輸入電容的電荷可以迅速地釋放。 當方向控制訊號DS爲低位準時，第二1C晶片47中 的接收器電路5的輸入端被耦接至輸入-輸出端 驅動器電路3的驅動端被切離輸入-輸出端Gi、G2，以及 由第一 1C晶片45供應至訊號傳輸線對1的傳輸訊號會被 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 550472 A7 B7 6666pif.doc/008 五、發明說明（u ) 接收器電路5經由分支區46感測到。相反的’當方向控 制訊號DS爲高位準時，驅動器電路3的驅動端被耦接至 輸入-輸出端G:、G2，接收器電i路5的輸入端被切離輸入-輸出端Gi、G2，以及由驅動器電路3驅動訊號傳輸線對1。 在第四實施例的訊號傳輸匯流排系統中’從第一 1C 晶片45至第二1C晶片47的訊號的傳輸(在方向控制訊號 DS爲低位準時的傳輸運作)是如第一實施例所述的方式來 達成的。從第二1C晶片47至第一 1C晶片45的訊號的傳 輸(在方向控制訊號DS爲高位準時的傳輸運作）是如第二 實施例所述的方式來達成的。 總結第四實施例，本發明的型式的驅動器電路3，其 t 藉由切換互補訊號的開與關來傳輸’1’及’0’資料，而從電源 供應及地看來表現得如dc電路，同時提供在第一 1C晶片 45中，配置在訊號傳輸線對1的一個末端，以及第二1C 晶片47中，配置在訊號傳輸線對1的中間點。訊號經由 訊號傳輸線對1及分支區46以兩個方向在1C晶片45、47 之間傳輸，回應於傳輸輸入訊號TS。如第一實施例一般， 可以減少當傳輸輸入訊號TS改變狀態時所產生的共模雜 訊及小量的差模雜訊，而不用依賴旁路電容器的反交連作 用，並且可以避免共模雜訊干擾電源供應及地電位，所以 可以以高速傳輸訊號而不是引起電磁干擾，即使未彳吏$旁 路電容器。此外，假如使用旁路電容器，在關於其裝f受位 置及寄生電感方面增加許多設計上的自由。 在第二1C晶片47中提供的接收器電路5，於其輸入 端IN!及IN?之間具有終端電晶體23 ’使得由於，键由分支 64 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) 一 、^ --- --------------------訂------I —線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 550472 6 6 6 6pi f . doc /0 0 8 ____B7___ 五、發明說明（P) 電阻20a及20b接收的互補訊號而儲存在的接收器電路5 的輸入電容的電荷能夠迅速地釋放’所以可以快速地感測 到互補訊號的不存在，如第一實施例一般’藉此可以感測 到在訊號傳輸線對1上傳送的高頻率傳輸訊號。 在第四實施例的一個變化中，當第一 1C晶片在接收 時，訊號傳輸線對1的兩個末端都有終結(terminate)，如 第19圖所繪示。第19圖中的第一 1C晶片49等於第18圖 中的第一 1C晶片45加上一串聯電路，包括積體終端電阻 50及nM〇S電晶體51，串接於輸入-輸出端Fi、F2之間（因 而在訊號傳輸線la、lb之間）。方向控制訊號DS施加至 電晶體51的閘極。當方向控制訊號DS爲低位準時(當第 一 1C晶片49爲驅動器時），電晶體51關閉而在輸入-輸出 端FrF2之間形成開路。當方向控制訊號DS爲高位準時(當 第一^ 1C晶片49爲接收器時）’電晶體51導通，且輸入-輸 出端Fi、F2被積體終端電阻50終結。因而可以避免在訊 號傳輸線對1的這個末端的訊號反射，入射的訊號能量在 積體終端電阻50上被消耗掉。 第四實施例的訊號傳輸匯流排系統可以具有複數個訊 號傳輸線對，具有附屬的終端電阻、1C晶片、及分支區， 全部都配置單一的電路基板8上。在第20圖中，具有個 別的終端電阻2A、2B、2C的訊號傳輸線對ία、IB、1C， 其中一個末端耦ί接至控制晶片53。控制晶片53包括電路 45A、45B、45C，每個都等效於第20圖中的1C晶片45的 驅動益-ί女收益電路。二個訊號傳輸線對1A、1B、1C中的 每個都耦接至兩個記憶體界面晶片54。每個記憶體界面晶 65 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公餐) ' --- -----------------^ Aw (請先閱讀背面之注意事項再填寫本頁) 經濟邹智慧財產局員工消費合作fi印製 550472 6666pif.doc/〇〇8 幻 ______ B7 五、發明說明（0) 片54包括電路47A、47B、47C，其中每個都等效於第18 圖中的第二1C晶片47的驅動器-接收器電路。因此其中有 分開的兩組分支區46A、46B、46C，一組用於每個記憶體 界面晶片54 :字母A、B、C中的每個代表一個上述型式 的系統。 在第20圖的訊號傳輸匯流排系統中，在一個時間內， 兩個記憶體界面晶片54中只有一個變爲動作的，並且訊 號經由訊號傳輸線對ΙΑ、IB、1C及對應的分支區46A、 46B、46C雙向的在動作的記憶體界面晶片54與控制晶片 5 3之間傳輸。 只有少數的上述實施例的變化被討論到。熟習此技藝 者應可瞭解在不脫離本發明之精神和範圍內有更多的變 化。 --------^---------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

1. 550472 六、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 1.一種驅動器電路，接收在來自一第一電源供應之一 第一電位之電力以及在來自一第二電源供應之一第二電位 之電力，接收具有一第一位準及一第二位準之一輸入訊 號，以及供應一互補訊號，對應於該輸入訊號，至具有一 第一訊號傳輸線及一第二訊號傳輸線之一訊號傳輸線對， 該第一訊號傳輸線及該第二訊號傳輸線係互相平行及長度 相等，其中： 當該輸入訊號於該第一位準時，該驅動器電路連通在 該第一電源供應與該第一訊號傳輸線間之一第一電流途 徑’以及在該第二電源供應與該第二訊號傳輸線間之一第 二電流途徑；以及 ， 當該輸入訊號於該第二位準時，該驅動器電路切斷該 第一電流途徑及該第二電流途徑，以及連通在該第一電源 供應與該第二電源供應間之一第三電流途徑，越過該訊號 傳輸線對。 2·如申請專利範圍第1項所述之驅動器電路，包括： 經濟部智慧財產局員工消費合作社印制衣 一第一電晶體，耦接在該第一電源供應與該第一訊號 傳輸線之間，當該輸入訊號於該第一位準時導通以及當該 輸入訊號於該第二位準時關閉，因而切斷及連通該第一電 流途徑； 一第二電晶體，耦接在該第二電源供應與該第二訊號 傳輸線之間，當該輸入訊號於該第一位準時導通以及當該 輸入訊號於該第二位準時關閉，因而切斷及連通該第一電 流途徑；以及 一桌二電晶體’親接在g亥弟一電源供應與該第二電源 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 550472

   六 經濟部智慧財產局Μ工牟費合作社印制π 、申請專利範圍 供應之間，當該輸入訊號於該第二位準時導通以及當該輸 入訊號於該第一位準時關閉，因而切斷及連通該第三電流 途徑。 3. 如申請專利範圍第2項所述之驅動器電路，其中該 第一訊號傳輸線及該第二訊號傳輸線係經由一終端電阻互 相連接，以及該第三電晶體具有一導通電阻，實質上等於 該第一電晶體之一導通電阻、該第二電晶體之一導通電 阻、該第一訊號傳輸線之一直流電阻、該第二訊號傳輸線 之一直流電阻、及該終端電阻之電阻値之一總和。 4. 如申請專利範圍第2項所述之驅動器電路，其中該 第一電晶體具有一第一端，耦接至該第一訊號傳輸線，以 及該第二電晶體具有一第二端，耦接至該第二訊號傳輸 線，更包括一雜訊消除電阻，耦接在該第一端與該第二端 之間，用以吸收該訊號傳輸線對上的反射雜訊。 5. 如申請專利範圍第4項所述之驅動器電路，其中該 第一訊號傳輸線及該第二訊號傳輸線具有一特徵阻抗，以 及該雜訊消除電阻具有一電阻，實質上爲該特徵阻抗之十 倍。· 6. 如申請專利範圍第4項所述之驅動器電路，更包括： 一第一串接電阻，耦接在該第一電晶體與該第一電源 供應之間；以及 一第二串接電阻，耦接在該第二電晶體與該第二電源 供應之間； 其中該雜訊消除電阻包含一節點，耦接至該第二電源 供應，一第一雜訊消除電阻，耦接在該訊號傳輸線與該節 (請先閱讀背面之注意事項再

   · --線· 本紙張&度適用中國國家標準（CNS)A4規格（2】0 X 297公坌） 經濟部智慧財產局員工消費合作社印？衣 550472 六、申請專利範圍 點之間，及一第二雜訊消除電阻，耦接在該節點該第二電 源供應之間；以及 該第一串接電阻、該第二串接電阻、該第一雜訊消除 電阻、及該第二雜訊消除電阻具有實質上相等的電阻値。 7.—種訊號傳輸匯流排系統，包括： 一驅動器電路，接收在來自一第一電源供應之一第一 電位之電力，接收在來自一第二電源供應之一第二電位之 電力，以及接收具有一第一位準及一第二位準之一輸入訊 號；以及 一訊號傳輸線對，具有一第一訊號傳輸線及一第二訊 號傳輸線，該第一訊號傳輸線及該第二訊號傳輸線係互相 平行及長度相等以及具有一特徵阻抗， 其中， 該驅動器電路耦接至該訊號傳輸線對之一個末端； 當該輸入訊號於該第一位準時，該驅動器電路連通在 該第一電源供應與該第一訊號傳輸線間之一第一電流途 徑，以及在該第二電源供應與該第二訊號傳輸線間之一第 二電流途徑，因而供應一互補訊號至該訊號傳輸線對；以 及 當該輸入訊號於該第二位準時，該驅動器電路切斷該 第一^電流途徑及該第一電流途徑，以及連通在該第一電源 供應與該第二電源供應間之一第三電流途徑，越過該訊號 傳輸線對； 該訊號傳輸匯流排系統更包括= 一終端電阻，在該訊號傳輸線對之另一末端互聯該第 --------訂--- 線 (請先閱讀背面之注意事項再填寫本頁) 木紙張尺度適用中國國家標準（CNS)A4規格（2】〇χ297公釐） 經齋部智慧財產局員Η消費合作社印製 550472 六、申請專利範圍 一訊號傳輸線及該第二訊號傳輸線，具有一電阻値，匹配 於該第一訊號傳輸線及該第二訊號傳輸線之特徵阻抗； 至少一分支區，配置在該訊號傳輸線對之一中間點， 從該訊號傳輸線對分流該驅動器電路所供應之該互補訊號 之一部分，該互補訊號之該分流部分夠小，藉以允許該互 補訊號實質上不受干擾地在該訊號傳輸線對上傳送； 對於每一該分支區，一接收器電路耦接至該分支區， 感測該互補訊號被該分支區分流之該部分；以及 一電路基板，支持該訊號傳輸線對、該終端電阻、該 驅動器電路、該分支區、及該接收益電路。 8. 如申請專利範圍第7項所述之訊號傳輸匯流排系 統，其中該接收器電路包括： 一差動放大器，具有差動輸入端，接收該互補訊號之 該分流部分；以及 一終端電晶體，耦接在該些差動輸入端之間。 9. 如申請專利範圍第8項所述之、.訊號；ί專輸匯流排系 統，其中該終端電晶體具有至少六百億赫茲之一截止頻 率，該終端電晶體具有一電阻，以及該差動放大器具有一 輸入電容，其與該終端電晶體之該電阻結合，產生最多一 百微微秒之一'時間常數。 10. 如申請專利範圍第7項所述之訊號傳輸匯流排系 統，更包括一電源線對，包括一第一電源線，耦接該驅動 器電路至該第一電源供應，以及一第二電源線，耦接該驅 動器電路至該第二電源供應，該第一電源線及該第二電源 線係互相平行且長度相等。 本紙張尺度適用中國國家標準（CNS)A4規格（2]0 X 297公釐） -I I I I I I I ·11111111 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制衣 550472 六、申請專利範圍 11. 如申請專利範圍第10項所述之訊號傳輸匯流排系 統，更包括一旁路電容器，耦接在該第一電源線與該第二 電源線之間。 12. 如申請專利範圍第7項所述之訊號傳輸匯流排系 統，更包括至少一串接電阻，耦接在該驅動器電路與該第 一電源線及該第二電源線之至少之一之間，減少該驅動器 電路之電流消耗。 13. 如申請專利範圍第7項所述之訊號傳輸匯流排系 統，更包括： 一第一串接電阻，耦接在該驅動器電路與該第一電源 供應之間；以及 一第二串接電阻，耦接在該驅動器電路與該第二電源 供應之間； 其中該終端電阻包括一節點，耦接至該第二電源供 應，一第一終端電阻，耦接在該第一訊號傳輸線與該節點 之間，及一第二終端電阻，耦接在該節點與該第二訊號傳 輸線之間；以及 該第一串接電阻、該第二串接電阻、該第一終端電阻、 及該第二終端電阻具有實質相同的電阻値。 14. 如申請專利範圍第7項所述之訊號傳輸匯流排系 統，其中該分支區包括： 一第一分支電阻，耦接在該驅動器電路與該第一訊號 傳輸線之間；以及 一第二分支電阻，耦接在該驅動器電路與該第二訊號 傳輸線之間。 --------------------訂--------·線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） 550472 六、申請專利範圍 15. 如申請專利範圍第14項所述之訊號傳輸匯流排系 統，其中該第一分支電阻及該第二分支電阻具有至少四百 歐姆的電阻値。 16. 如申請專利範圍第14項所述之訊號傳輸匯流排系 統，其中該分支區亦包括一分支傳輸線對，具有： 一第一分支傳輸線，耦接該第一分支電阻至該驅動器 電路；以及 一第二分支傳輸線，耦接該第二分支電阻至該驅動器 電路，該第一分支傳輸線及該第二分支傳輸線係互相平行 且長度相等。 17. 如申請專利範圍第16項所述之訊號傳輸匯流排系 統，包括複數個分隔單元，共用該相同的電路基板，每一 分隔單元具有本身的該訊號傳輸線對、本身的該終端電 阻、本身的該驅動器電路、本身的該分支區、及本身的該 接收器電路，其中該電路基板具有： 一第一介電層，將該些分隔單元之一之該訊號傳輸線 對中之該第一訊號傳輸線與該第二訊號傳輸線分隔開； 經濟部智慧財產局員工消費合作社印製 一第二介電層，將該些分隔單元之另一個之該分支傳 輸線對中之該第一分支傳輸線與該第二分支傳輸線分隔 開；以及 一第三介電層，其厚度至少爲該第一介電層之兩倍以 及至少爲該第二介電層之兩倍，將該些分隔單元之一之該 訊號傳輸線對與該些分隔單元之另一個之該分支傳輸線對 分隔開，在垂直於該第三介電層的方向觀看，該些分隔單 元之一之該訊號傳輸線對與該些分隔單元之另一個之該分 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 550472 6666pif.doc/008 A8 B8 C8 D8 濟 部 智 慧 財 產 局 員 工 消 費 合 六、申請專利範圍 支傳輸線對交叉。 18. 如申請專利範圍第7項所述之訊號傳輸匯流排系 統’其中該接收器電路係直接耦接至該訊號傳輸線對’具 有至少一百歐姆之一輸入阻抗，以及最多〇.〇5微微法拉之 一輸入電容。 19. 如申請專利範圍第7項所述之訊號傳輸匯流排系 統’其中該互補訊號具有一能量，以及該能量之至少十分 之九保留在該訊號傳輸線對上，未被任何其他的分支區分 流。 20. 如申請專利範圍第7項所述之訊號傳輸匯流排系 統，其中該電路基板具有一介電層，將該第一訊號傳輸線 與該第二訊號傳輸線分隔開。 21. 如申請專利範圍第7項所述之訊號傳輸匯流排系 統，其中該電路基板具有一介電層，以及該第一訊號傳輸 線及該第二訊號傳輸線並排地配置於該介電層上。 22·如申請專利範圍第7項所述之訊號傳輸匯流排系 統，包括複數個分隔單元，共用該相同的電路基板，每一 分隔單元具有本身的該訊號傳輸線對、本身的該終端電 阻、本身的該驅動器電路、本身的該分支區、及本身的該 接收器電路。 ~ 23·—種訊號傳輸匯流排系統，包括： 一驅動器電路，接收在來自一第一電源供應之一第一 電位之電力，接收在來自一第二電源供應之一第二電位之 電力，以及接收具有一第一位準及一第二位準之—輸=訊 號； B -------------------—訂- ---I — I 丨線 (請先閱讀背面之注意事項再填寫本頁) 印 制 衣 550472 6666pif.doc/008 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 一訊號傳輸線對，具有一第一訊號傳輸線及一第二訊 號傳輸線，該第一訊號傳輸線及該第二訊號傳輸線係互相 平行及長度相等以及具有一特徵阻抗；以及 一分支區，配置在該驅動器電路與該訊號傳輸線對之 間，耦接該驅動器電路至該訊號傳輸線對之一中間點； 其中， 當該輸入訊號於該第一位準時，該驅動器電路連通在 該第一電源供應與該第一訊號傳輸線間之一第一電流途 徑，以及在該第二電源供應與該第二訊號傳輸線間之一第 二電流途徑，因而供應一互補訊號至該訊號傳輸線對；以 及 當該輸入訊號於該第二位準時，該驅動器電路切斷該 第一電流途徑及該第二電流途徑，以及連通在該第一電源 供應與該第二電源供應間之一第三電流途徑，越過該訊號 傳輸線對； 該訊號傳輸匯流排系統更包括： 一終端電阻，在該訊號傳輸線對之一末端互聯該第一 訊號傳輸線及該第二訊號傳輸線，具有一電阻値，匹配於 該第一訊號傳輸線及該第二訊號傳輸線之特徵阻抗； 一接收器電路，耦接至該訊號傳輸線對之另一末端， 感測該互補訊號；以及 一電路基板，支持該訊號傳輸線對、該終端電阻、該 驅動器電路、該分支區、及該接收器電路。 24.如申請專利範圍第23項所述之訊號傳輸匯流排系 統，更包括一電源線對，包括一第一電源線，耦接該驅動 74 請 先 閱 讀 背 面 之 注 意 事 項

   賣 I ! I I I 訂

   本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公f ) 550472 六、申請專利範圍 器電路至該第一電源供應，以及一第二電源線，耦接該驅 動器電路至該第二電源供應，該第一電源線及該第二電源 線係互相平行且長度相等。 (請先閱讀背面之注意事項再填寫本頁) 25. 如申請專利範圍第24項所述之訊號傳輸匯流排系 統，更包括一旁路電容器，耦接在該第一電源線與該第二 電源線之間。 26. 如申請專利範圍第23項所述之訊號傳輸匯流排系 統，更包括至少一串接電阻，耦接在該驅動器電路與該第 一電源線及該第二電源線之至少之一之間，減少該驅動器 電路之電流消耗。 27. 如申請專利範圍第23項所述之訊號傳輸匯流排系 統，更包括：’ 一第一串接電阻，耦接在該驅動器電路與該第一電源 線之間；以及 一第二串接電阻，耦接在該驅動器電路與該第二電源 線之間； 經濟部智慧財產局員工消費合作社印制衣 其中該終端電阻包括一節點，耦接至該第二電源供 應，一第一終端電阻，耦接在該第一訊號傳輸線與該節點 之間，及一第二終端電阻，耦接在該節點與該第二訊號傳 輸線之間；以及 該第一串接電阻、該第二串接電阻、該第一終端電阻、 及該第二終端電阻具有實質相同的電阻値。 28. 如申請專利範圍第23項所述之訊號傳輸匯流排系 統，其中該接收器電路包括一輸入終端電阻，互聯該第一 訊號傳輸線及該第二訊號傳輸線，具有一電阻値，匹配於 本紙張&度適用中國國家標準（CNS)A4規格（210 X 297公f ) 550472 6666pif.doc/008 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 該第一訊號傳輸線及該第二訊號傳輸線之特徵阻抗。 29.如申請專利範圍第23項所述之訊號傳輸匯流排系 統’包括複數個分隔單元，耦接至該訊號傳輸線對，每一 分隔單兀具有本身的該接收器電路及本身的該分支區，每 一該分支區具有一匯流排收發電路，配置在該驅動器電路 與該訊號傳輸線對之間，該匯流排收發電路包括： 一第一分支電晶體，耦接該驅動器電路至該第一訊號 傳輸線；以及 一第二分支電晶體，耦接該驅動器電路至該第二訊號 傳輸線； 其中§亥些分隔卓兀中’在一個時間內，最多只有一'個 該分隔單元的該第一分支電晶體及該第二分支電晶體導 通。 ， 30·如申請專利範圍第29項所述之訊號傳輸匯流排系 統，其中每一該分支區亦具有一分支傳輸線對，包括一第 一分支傳輸線，親接該第一分支電晶體至該驅動器電路， 及一第二分支傳輸線，耦接該第二分支電晶體至該驅動器 電路，該第一分支傳輸線及該第二分支傳輸線係互相平行 且長度相等。 31·如申請專利範圍第30項所述之訊號傳輸匯流排系 統，其中該第一分支傳輸線及該第二分支傳輸線具有一特 徵阻抗，實質等於該第一訊號傳輸線及該第二訊號傳輸線 之該特徵阻抗之一半。 32.如申請專利範圍第30項所述之訊號傳輸匯流排系 統，包括複數個分隔超單元，共用該相同的電路基板，每 (請先閱讀背面之注意事項再邊寫本頁) 太

   言 T 良 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 550472 A8 B8 6666pif.doc/〇〇8 C8 D8 六、申請專利範圍 一分隔超單元具有本身的該訊號傳輸線對、本身的該些複 數個分隔單元、及本身的該接收器電路’其中該電路基板 具有： (請先閱讀背面之注意事項再填寫本頁) 一第一介電層，將該些分隔超單元之一之該訊號傳輸 線對中之該第一訊號傳輸線與該第二訊號傳輸線分隔開； 一第二介電層，將該些分隔超單元之另一個之該些分 支區之一之該分支傳輸線對中之該第一分支傳輸線與該第 二分支傳輸線分隔開；以及 一第三介電層，其厚度至少爲該第一介電層之兩倍以 及至少爲該第二介電層之兩倍，將該些分隔超單元之一之 該訊號傳輸線對與將該些分支區之一之該分支傳輸線對分 隔開，在垂直於該第三介電層的方向觀看’該些分隔超單 元之一之該訊號傳輸線對與該些分支區之一之該分支傳輸 線對交叉。 33. 如申請專利範圍第23項所述之訊號傳輸匯流排系 統，其中該電路基板具有一介電層，將該第一訊號傳輸線 與該第二訊號傳輸線分隔開。 經濟部智慧財產局員工消費合作社印制π 34. 如申請專利範圍第23項所述之訊號傳輸匯流排系 統，其中該電路基板具有一介電層，以及該第一訊號傳輸 線及該第二訊號傳輸線並排地配置於該介電層上。 35. 如申請專利範圍第23項所述之訊號傳輸匯流排系 統，包括複數個分隔單元，共用該相同的電路基板’每一 分隔單元具有本身的該訊號傳輸線對、本身的該終端電 阻、本身的該驅動器電路、本身的該分支區、及本身的該 接收器電路。 本紙張尺度適用中國國家標準（CNS)A4規格（2】〇χ 297公釐） 550472 A8 B8 6666pif.d〇c/008 Q3 D8 六、申請專利範圍 36.—種訊號傳輸匯流排系統，包括： 一訊號傳輸線對，具有一第一訊號傳輸線及一第二訊 號傳輸線，該第一訊號傳輸線及該第二訊號傳輸線係互相 平行及長度相等以及具有一特徵阻抗； 一終端電阻，在該訊號傳輸線對之一末端互聯該第一 訊號傳輸線及該第二訊號傳輸線，具有一電阻値，匹配於 該第一訊號傳輸線及該第二訊號傳輸線之特徵阻抗； 一第一積體電路晶片，耦接至該訊號傳輸線對之另一 末端，包括一第一驅動器電路，供應一第一互補訊號至該 訊號傳輸線對，以及一第一接收器電路，感測接收自該訊 號傳輸線對之一第二互補訊號； 至少一第二積體電路晶片，包括一第二驅動器電路， 供應該第二互補訊號至該訊號傳輸線對，以及一第二接收 器電路，感測該訊號傳輸線對上之該第一互補訊號，而允 許該第一互補訊號實質地不受干擾地在該訊號傳輸線對上 傳送； 對於每一該第二積體電路晶片，一分支區耦接該第二 積體電路晶片至該訊號傳輸線對之一中間點；以及 一電路基板，支持該訊號傳輸線對、該終端電阻、該 第一積體電路晶片、該第二積體電路晶片、及該分支區； 其中， 該第一接收器電路及該第二接收器電路中之至少一 個，接收在來自一第一電源供應之一第一電位之電力，接 收在來自一第二電源供應之一第二電位之電力，以及接收 具有一第一位準及一第二位準之一輸入訊號； (請先閱讀背面之注意事項再填寫本頁)

   —ϋ 1 n n · n emmmf ϋ I ·1 ·1 · 線_ 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（2】0 X 297公t ) 550472 經濟部智慧財產局員工消費合作社印製 6666pif.doc/008 六、申請專利範圍 當該輸入訊號於該第一位準時，該第一驅動器電路及 該第二驅動器電路之一連通在該第一電源供應與該第一訊 號傳輸線間之一第一電流途徑，以及在該第二電源供應與 該第二訊號傳輸線間之一第二電流途徑，因而供應對應該 第一互補訊號及該第二互補訊號之一至該訊號傳輸線對； 以及 當該輸入訊號於該第二位準時，該第一驅動器電路及 該第二驅動器電路之一切斷該第一電流途徑及該第二電流 途徑，以及連通在該第一電源供應與該第二電源供應間之 一第三電流途徑，越過該訊號傳輸線對。 37. 如申請專利範圍第36項所述之訊號傳輸匯流排系 統，其中該第二接收器電路包括： 一差動放大器，具有差動輸入端，接收該第一互補訊 號之該分流部分；以及 一終端電晶體，耦接在該些差動輸入端之間。 38. 如申請專利範圍第37項所述之訊號傳輸匯流排系 統，其中該終端電晶體具有至少六百億赫茲之一截止頻 率，該終端電晶體具有一電阻，以及該差動放大器具有一 輸入電容，其與該終端電晶體之該電阻結合，產生最多一 百微微秒之一時間常數。 39. 如申請專利範圍第36項所述之訊號傳輸匯流排系 統，更包括一電源線對，包括一第一電源線，耦接該第一 驅動器電路及該第二驅動器電路之一至該第一電源供應’ 以及一第二電源線，耦接該第一驅動器電路及該第二驅動 器電路之一至該第二電源供應，該第一電源線及該第二電 (請先閱讀背面之注意事項再填寫本頁)

   本紙張尺度適用中國國家標準（CNS)A4規格（2]〇 x 297公釐） 550472 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 源線係互相平行且長度相等。 40. 如申請專利範圍第39項所述之訊號傳輸匯流排系 統，更包括一旁路電容器，耦接在該第一電源線與該第二 電源線之間。 41. 如申請專利範圍第36項所述之訊號傳輸匯流排系 統，更包括至少一串接電阻，耦接在該第一驅動器電路及 該第二驅動器電路之一與該第一電源線及該第二電源線之 至少之一之間，減少該第一驅動器電路及該第二驅動器電 路之一之電流消耗。 42. 如申請專利範圍第36項所述之訊號傳輸匯流排系 統，更包括： 一第一串接電阻，耦接在之間；以及 一第二串接電阻，耦接在該第二電源供應與該第一驅 動器電路及該第二驅動器電路之一之間； 其中該終端電阻包括一節點，耦接至該第二電源供 應，一第一終端電阻，耦接在該第一訊號傳輸線與該節點 之間，及一第二終端電阻，耦接在該節點與該第二訊號傳 輸線之間；以及 該第一串接電阻、該第二串接電阻、該第一終端電阻、 及該第二終端電阻具有實質相同的電阻値。 43. 如申請專利範圍第36項所述之訊號傳輸匯流排系 統，其中該第一積體電路晶片更包括一積體終端電阻及一 電晶體，該積體終端電阻及該電晶體係串聯地耦接在該第 一訊號傳輸線與該第二訊號傳輸線之間，該積體終端電阻 具有一電阻値，匹配於該第一訊號傳輸線及該第二訊號傳 (請先閱讀背面之注意事項再邊寫本頁) I: 訂. 線」 本紙張尺度適用中國國家標準（CNS)A4規格（2]0 X 297公t ) 經濟部智慧財產局員Η消費合作社印製 550472 六、申請專利範圍 輸線之特徵阻抗，當該第一接收器電路感測到該第二互補 訊號時，該電晶體導通，以及當該第一驅動器電路供應該 第一互補訊號至該訊號傳輸線對時，該電晶體關閉。 44. 如申請專利範圍第36項所述之訊號傳輸匯流排系 統，其中該分支區包括一匯流排收發電路，具有： 一第一分支電阻，耦接在該第一訊號傳輸線與該第二 積體電路晶片之間； 一第二分支電阻，耦接在該第二訊號傳輸線與該第二 積體電路晶片之間； 一第一分支電晶體，平行地與該第一分支電阻耦接； 以及 一第二分支電晶體，平行地與該第二分支電阻耦接； 該第一分支電晶體及該第二分支電晶體導通使該第二 驅動器電路能夠供應該第二互補訊號至該訊號傳輸線對， 以及在其他時間關閉。 45. 如申請專利範圍第44項所述之訊號傳輸匯流排系 統，其中該第一分支電阻及該第二分支電阻分別具有至少 四百歐姆的電阻値。 46. 如申請專利範圍第44項所述之訊號傳輸匯流排系 統，其中該分支區亦包括一分支傳輸線對，具有： 一第一分支傳輸線，耦接該第二積體電路晶片至該第 一分支電晶體及該第一分支電阻；以及 一第二分支傳輸線，耦接該第二積體電路晶片至該第 二分支電晶體及該第二分支電阻，該第一分支傳輸線及該 第二分支傳輸線係互相平行且長度相等。 (請先閱讀背面之注意事項再填寫本頁)

   本紙張尺度適用中國國家標準（CNS)A4規格（2]0 X 297公釐） 經濟部智慧財產局員工消費合作社印製 550472 六、申請專利範圍 47. 如申請專利範圍第46項所述之訊號傳輸匯流排系 統，包括複數個分隔單元，共用該相同的電路基板，每一 分隔單元具有本身的該訊號傳輸線對、本身的該終端電 阻、本身的該第一積體電路晶片、本身的該分支區、及本 身的該第二積體電路晶片，其中該電路基板具有： 一第一介電層，將該些分隔單元之一之該訊號傳輸線 對中之該第一訊號傳輸線與該第二訊號傳輸線分隔開； 一第二介電層，將該些分隔單元之另一個之該分支傳 輸線對中之該第一分支傳輸線與該第二分支傳輸線分隔 開；以及 一第三介電層，其厚度至少爲該第一介電層之兩倍以 及至少爲該第二介電層之兩倍，將該些分隔單元之一之該 訊號傳輸線對與該些分隔單元之另一個之該分支傳輸線對 分隔開，在垂直於該第三介電層的方向觀看，該些分隔單 元之一之該訊號傳輸線對與該些分隔單元之另一個之該分 支傳輸線對交叉。 48. 如申請專利範圍第36項所述之訊號傳輸匯流排系 統，其中該互補訊號具有一能量，以及該能量之至少十分 之九保留在該訊號傳輸線對上，未被任何該分支區分流。 49. 如申請專利範圍第36項所述之訊號傳輸匯流排系 統，其中該電路基板具有一介電層，將該第一訊號傳輸線 與該第二訊號傳輸線分隔開。 50. 如申請專利範圍第36項所述之訊號傳輸匯流排系 統，其中該電路基板具有一介電層，以及該第一訊號傳輸 線及該第二訊號傳輸線並排地配置於該介電層上。 (請先閱讀背面之注意事項本頁) · -丨線」 本紙張尺度適用中國國家標準（CNS)A4規格（2】0 X 297公釐） 550472 A8 B8 C8 D8 666pif.doc/008 六 經濟部智慧財產局員工消費合作社印製 申請專利範圍 '51.如申請專利範圍第36項所述之訊號傳輸匯流排系 統，包括複數個分隔單元，共用該相.同的電路基板，每一 分隔單元具有本身的該訊號傳輸線對、本身的該犛端電 阻、本身的該第一積體電路晶片、本身的該分支區、及本 身的該第二積體電路晶片。

   52. —種接收器電路，感測在一訊號傳輸線對上傳輸之 一互補訊號，而允許該互補訊號實質地不受干擾地在該訊 號傳輸線對上傳送，該訊號傳輸線對具有一第一訊號傳輸 線及一第二訊號傳輸線，該第一訊號傳輸線及該第二訊號 傳輸線係互相平行及長度相等，該接收器電路經由一分支 電阻對耦接至該訊號傳輸線對，該接收器電路包括： 一差動放大器，具有一對差動輸入端，經由該分支電 阻對耦接至該訊號傳輸線對，該差動放大器感測該互補訊 5虎’及產生一輸出訊號，指示該互補訊號之存在與不存在； 以及 一終端電晶體，耦接在該些差動輸入端之間。 53·如申請專利範圍第52項所述之接收器電路，接收 來自一電源供應之電力，其中該終端電晶體係一場效電晶 體’具有一源極，耦接至該些差動輸入端之一，一汲極， 轉接至該些差動輸入端之另一個，以及一閘極，耦接至該 電源供應。 54.—種訊號傳輸匯流排系統，包括： 一訊號傳輸線對，具有一第一訊號傳輸線及一第二訊 號傳輸線，該第一訊號傳輸線及該第二訊號傳輸線係互相 平行及長度相等以及具有一特徵阻抗； 83 本紙張尺度適用中國國家標準（CNS)A4規格（2】0 X 297公釐） 550472 6666pif .doc/008 A8 B8 C8 D8 夂、申請專利範圍 一終端電阻，在該訊號傳輸線對之一末端互聯該第一 訊號傳輸線及該第二訊號傳輸線’具有一電阻値’匹配於 該第一訊號傳輸線及該第二訊號傳輸線之特徵阻抗； 一驅動器電路，耦接至該訊號傳輸線對之另一末端’ 供應一互補訊號至該訊號傳輸線對； 至少一分支區，配置在該訊號傳輸線對之一中間點， 從該訊號傳輸線對分流出該驅動器電路供應之該互補訊號 之一部分，該互補訊號之該分流部分係夠小，藉以允許該 互補訊號實質地不受干擾地在該訊號傳輸線對上傳送； 對於每一該分支區，一接收器電路耦接至該分支區， 感測該互補訊號被該分支區分流之該部分；以及 一電路基板，支持該訊號傳輸線對、該終端電阻、該 驅動器電路、該分支區、及該接收器電路； 其中該至少一個接收器電路之包括： 一差動放大器，具有一對差動輸入端，經由該分支區 耦接至該訊號傳輸線對，該差動放大器感測該互補訊號被 該分支區分流之該部分，及產生一輸出訊號，指示該互補 訊號之存在與不存在；以及 一終端電晶體，耦接在該些差動輸入端之間。 55·如申請專利範圍第54項所述之訊號傳輸匯流排系 統，其中，在該至少一個接收器電路中，該終端電晶體具 有至少六百億赫茲之一截止頻率，該終端電晶體具有一電 阻，以及該差動放大器具有一輸入電容，其與該終端電晶 體之該電阻結合，產生最多一百微微秒之一時間常數。 56·如申請專利範圍第54項所述之訊號傳輸匯流排系 本紙張尺度適用中國國家標準（CNS)A4規格（2]〇 X 297公髮） --------------- (請先閱讀背面之注意事項寫本頁) 訂. 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 550472 六、申請專利範圍 統，其中該分支區包括： 一第一分支電阻，耦接在該接收器電路與該第一訊號 傳輸線之間；以及 一第二分支電阻，耦接在該接收器電路與該第二訊號 傳輸線之間。 57. 如申請專利範圍第56項所述之訊號傳輸匯流排系 統，其中該第一分支電阻及該第二分支電阻具有至少四百 歐姆的電阻値。 58. 如申請專利範圍第56項所述之訊號傳輸匯流排系 統，其中該分支區亦包括一分支傳輸線對，具有： 一第一分支傳輸線，耦接該第一分支電阻至該接收器 電路；以及 一第二分支傳輸線，耦接該第二分支電阻至該接收器 電路，該第一分支傳輸線及該第二分支傳輸線係互相平行 且長度相等。 59. 如申請專利範圍第58項所述之訊號傳輸匯流排系 統，包括複數個分隔單元，共用該相同的電路基板，每一 分隔單元具有本身的該訊號傳輸線對、本身的該終端電 阻、本身的該驅動器電路、本身的該分支區、及本身的該 接收器電路，其中該電路基板具有： 一第一介電層，將該些分隔單元之一之該訊號傳輸線 對中之該第一訊號傳輸線與該第二訊號傳輸線分隔開； 一第二介電層，將該些分隔單元之另一個之該分支傳 輸線對中之該第一分支傳輸線與該第二分支傳輸線分隔 開；以及 (請先閱讀背面之注意事項再填寫本頁) 訂---------养 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 550472 六、申請專利範圍 一第三介電層，其厚度至少爲該第一介電層之兩倍以 及至少爲該第二介電層之兩倍，將該些分隔單元之一之該 δ只5虎傳輸線對與該些分隔單兀之另一個之該分支傳輸線對 分隔開，在垂直於該第三介電層的方向觀看，該些分隔單 元之一之該訊號傳輸線對與該些分隔單元之另一個之該分 支傳輸線對交叉。 60. 如申請專利範圍第54項所述之訊號傳輸匯流排系 統，其中該互補訊號具有一能量，以及該能量之至少十分 之九保留在該迅號傳輸線對上’未被任何其他的分支區分 流。 61. 如申請專利範圍第54項所述之訊號傳輸匯流排系 統，其中該電路基板具有一介電層，將該第一訊號傳輸線 與該第二訊號傳輸線分隔開。 62. 如申請專利範圍第54項所述之訊號傳輸匯流排系 統，其中該電路基板具有一介電層，以及該第一訊號傳輸 線及該第二訊號傳輸線並排地配置於該介電層上。 63. 如申請專利範圍第54項所述之訊號傳輸匯流排系 統，包括複數個分隔單元，共用該相同的電路基板’ 經濟部智慧財產局員工消費合作社印？衣 分隔單元具有本身的該訊號傳輸線對、本身的該終 阻、本身的該驅動器電路、本身的該分支區、及本身^勺胃 接收器電路。 64. —種訊號傳輸匯流排系統，包括： 一訊號傳輸線對，具有一第一訊號傳輸線及一第 號傳輸線，該第一訊號傳輸線及該第二訊號傳輸線係互相 平行及長度相等以及具有一特徵阻抗； 本紙張尺度適用中國國家標準（CNS)A4規格（2】〇x 297公釐） 550472 6666pif.doc/008 A、申請專利範圍 一終端電阻，在該訊號傳輸線對之一末端互聯該第一 訊號傳輸線及該第二訊號傳輸線，具有一電阻値，匹配於 該第一訊號傳輸線及該第二訊號傳輸線之特徵阻抗； 一第一積體電路晶片，耦接至該訊號傳輸線對之另一 末端，包括一第一驅動器電路，供應一第一互補訊號至該 訊號傳輸線對，以及一第一接收器電路，感測接收自該訊 號傳輸線對之一第二互補訊號； 至少一第二積體電路晶片，包括一第二驅動器電路， 供應該第二互補訊號至該訊號傳輸線對，以及一第二接收 器電路，感測該訊號傳輸線對上之該第一互補訊號，而允 許該第一互補訊號實質地不受干擾地在該訊號傳輸線對上 傳送； 對於每一該第二積體電路晶片，一分支區耦接該第二 積體電路晶片至該訊號傳輸線對之一中間點；以及 一電路基板，支持該訊號傳輸線對、該終端電阻、該 第一積體電路晶片、該第二積體電路晶片、及該分支區； 其中該第二接收器電路包括： 經濟部智慧財產局員工消費合作社印製 一差動放大器，具有一對差動輸入端，經由該分支區 耦接至該訊號傳輸線對，該差動放大器感測該第一互補訊 號，及產生一輸出訊號，指示該第一互補訊號之存在與不 存在；以及 一終端電晶體，耦接在該些差動輸入端之間。 65.如申請專利範圍第64項所述之訊號傳輸匯流排系 統，其中該第一積體電路晶片更包括一積體終端電阻及一 電晶體，該積體終端電阻及該電晶體係串聯地耦接在該第 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公t ) 550472 六、申請專利範圍 (請先閱讀背面之注意事項再^寫本頁) 一訊號傳輸線與該第二訊號傳輸線之間，該積體終端電阻 具有一電阻値，匹配於該第一訊號傳輸線及該第二訊號傳 輸線之特徵阻抗，當該第一接收器電路感測到該第二互補 訊號時，該電晶體導通，以及當該第一驅動器電路供應該 第一互補訊號至該訊號傳輸線對時，該電晶體關閉。 66. 如申請專利範圍第64項所述之訊號傳輸匯流排系 統，其中，在該第二接收器電路中，該終端電晶體具有至 少六百億赫茲之一截止頻率，該終端電晶體具有一電阻， 以及該差動放大器具有一輸入電容，其與該終端電晶體之 該電阻結合，產生最多一百微微秒之一時間常數。 67. 如申請專利範圍第64項所述之訊號傳輸匯流排系 統，其中該分支區包括一匯流排收發電路，具有： 一第一分支電阻，耦接在該第一訊號傳輸線與該第二 積體電路晶片之間； 一第二分支電阻，耦接在該第二訊號傳輸線與該第二 積體電路晶片之間； 一第一分支電晶體，平行地與該第一分支電阻耦接； 以及 經濟部智慧財產局員工消費合作社印制衣 一第二分支電晶體，平行地與該第二分支電阻耦接； 該第一分支電晶體及該第二分支電晶體導通使該第二 驅動器電路能夠供應該第二互補訊號至該訊號傳輸線對， 以及在其他時間關閉。 68. 如申請專利範圍第67項所述之訊號傳輸匯流排系 統，其中該第一分支電阻及該第二分支電阻具有至少四百 歐姆的電阻値。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 550472 A8 B8 6666pif.doc/008 Qg D8 六、申請專利範圍 69. 如申請專利範圍第67項所述之訊號傳輸匯流排系 統，其中該分支區亦包括一分支傳輸線對，具有： 一第一分支傳輸線，耦接該第二積體電路晶片至該第 一分支電晶體及該第一分支電阻；以及 一第二分支傳輸線，耦接該第二積體電路晶片至該第 二分支電晶體及該第二分支電阻，該第一分支傳輸線及該 第二分支傳輸線係互相平行且長度相等。 70. 如申請專利範圍第69項所述之訊號傳輸匯流排系 統，包括複數個分隔單元，共用該相同的電路基板，每一 分隔單元具有本身的該訊號傳輸線對、本身的該終端電 阻、本身的該第一積體電路晶片、本身的該分支區、及本 身的該第二積體電路晶片，其中該電路基板具有： 一第一介電層，將該些分隔單元之一之該訊號傳輸線 對中之該第一訊號傳輸線與該第二訊號傳輸線分隔開； 一第二介電層，將該些分隔單元之另一個之該分支傳 輸線對中之該第一分支傳輸線與該第二分支傳輸線分隔 開；以及 經濟部智慧財產局員工消費合作社印製 一第三介電層，其厚度至少爲該第一介電層之兩倍以 及至少爲該第二介電層之兩倍，將該些分隔單元之一之該 訊號傳輸線對與該些分隔單元之另一個之該分支傳輸線對 分隔開，在垂直於該第三介電層的方向觀看，該些分隔單 元之一之該訊號傳輸線對與該些分隔單元之另一個之該分 支傳輸線對交叉。 71. 如申請專利範圍第64項所述之訊號傳輸匯流排系 統，其中該互補訊號具有一能量，以及該能量之至少十分 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 550472 6666pif.doc/008 六、申請專利範圍 之九保留在該訊號傳輸線對上，未被任何該分支區分流。 72. 如申請專利範圍第64項所述之訊號傳輸匯流排系 統，其中該電路基板具有一介電層，將該第一訊號傳輸線 與該第二訊號傳輸線分隔開。 73. 如申請專利範圍第64項所述之訊號傳輸匯流排系 統，其中該電路基板具有一介電層，以及該第一訊號傳輸 線及該第二訊號傳輸線並排地配置於該介電層上。 74. 如申請專利範圍第64項所述之訊號傳輸匯流排系 統，包括複數個分隔單元，共用該相同的電路基板，每一 分隔單元具有本身的該訊號傳輸線對、本身的該終端電 阻、本身的該第一積體電路晶片、本身的該分支區、及本 身的該第二積體電路晶片。 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）