CN105045744B - 一种高速接口 - Google Patents

一种高速接口 Download PDF

Info

Publication number
CN105045744B
CN105045744B CN201510493896.6A CN201510493896A CN105045744B CN 105045744 B CN105045744 B CN 105045744B CN 201510493896 A CN201510493896 A CN 201510493896A CN 105045744 B CN105045744 B CN 105045744B
Authority
CN
China
Prior art keywords
delay circuit
delay
interface
data bit
transmitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510493896.6A
Other languages
English (en)
Other versions
CN105045744A (zh
Inventor
文君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huzhou YingLie Intellectual Property Operation Co.,Ltd.
Original Assignee
Shanghai Feixun Data Communication Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Feixun Data Communication Technology Co Ltd filed Critical Shanghai Feixun Data Communication Technology Co Ltd
Priority to CN201510493896.6A priority Critical patent/CN105045744B/zh
Publication of CN105045744A publication Critical patent/CN105045744A/zh
Application granted granted Critical
Publication of CN105045744B publication Critical patent/CN105045744B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Information Transfer Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明公开了一种高速接口，连接于一微处理器与一网络控制芯片之间，包括：一发射接口、一接收接口和一调试端口，调试端口分别连接发射接口和接收接口，用以配置发射接口和/或接收接口的传输信号延时时间；发射接口包括复数条第一通道，每个第一通道设置一独立的第一延时电路；接收接口包括复数条第二通道，每个第二通道设置一独立的第二延时电路；第一延时电路及第二延时电路，用以补偿微处理器与网络控制芯片的时序差异将传输信号延时时间T1；和/或补偿时序畸变将传输信号延时时间T2。采用高速接口可满足微处理器和网络控制芯片的时序要求，补偿微处理器与网络控制芯片的时序差异，以及补偿因走线长度引起的时序畸变。

Description

一种高速接口
技术领域
本发明涉及通信领域，尤其涉及一种可进行时序补偿的高速接口。
背景技术
随着嵌入式系统的高速度，高带宽，高可靠性，高稳定性的要求，对信号完整性的要求越来越高，时序的完整性作为信号完整性的重要组成部分，被越来越关注。GMII(Gigabit Media Independent Interface)吉比特介质独立接口，常用于微处理器与网络控制芯片之间的通信。采用GMII接口通信时，由于时序异常会造成GMII接口通信时部分数据丢失甚至GMII接口无法通信，时序异常的具体情况如下：
由于微处理器的数据发送时序与网络控制芯片的接收时序存在一定的时序差异；或者微处理器的接收时序与网络控制芯片的发送时序存在一定的时序差异；或者虽然微处理器的接收时序符合网络控制芯片的发送时序但是由于PCB布线等因素引起时序畸变。如图1所示，网络控制芯片输出的时钟信号A与数据信号B在时钟信号A的上升沿时，数据信号B处于不稳定态，如果被微处理器接收，将会导致数据错误或微处理器与网络控制芯片无法通信。
目前对于GMII通信接口时序问题常用的解决方案如下：
第一种方案：通过软件配置或者硬件配置实现对时钟信号进行固定时间的延时。第一种方案只能针对时钟信号，且延迟时间固定，既不能根据实际时钟的PCB布线情况进行灵活补偿，也不能补偿数据信号的时序，在应用于板级GMII接口时更有局限性；
第二种方案：采用控制PCB布线长度对时序进行一定的微调。第二种方案只能微调信号中的时序差异，延迟时间的调整范围有限，尤其在PCB面积和布板空间受限的情况下，无法通过控制走线长度来满足GMII接口的时序要求。另外由于设计前期缺乏有效的评估方式，只能依据设计经验进行信号线线长的控制，在设计时需频繁进行设计变更，设计成本高；
第三种方案：在时钟信号上增加旁路电容。第三种方案通过改变时钟的斜率来微调时序差异，不仅延迟时间的调整范围有限，而且在数据传输过程中容易因为时钟边沿的畸变导致数据收发时序异常，引发数据丢失，系统的稳定性差。
发明内容
针对现有的GMII接口通信存在的上述问题，现提供一种旨在实现补偿微处理器与网络控制芯片的时序差异及时序畸变的高速接口。
具体技术方案如下：
一种高速接口，连接于一微处理器与一网络控制芯片之间，包括：一发射接口、一接收接口和一调试端口，所述调试端口分别连接所述发射接口和所述接收接口，用以配置所述发射接口和/或所述接收接口的传输信号延时时间；
所述发射接口包括复数条第一通道，每个所述第一通道设置一独立的第一延时电路；
所述接收接口包括复数条第二通道，每个所述第二通道设置一独立的第二延时电路；
所述第一延时电路及所述第二延时电路，用以补偿所述微处理器与所述网络控制芯片的时序差异将传输信号延时时间T1；和/或
补偿时序畸变将传输信号延时时间T2。
优选的，所述复数条第一通道包括一发射时钟通道，所述发射时钟通道连接于所述微处理器的时钟控制逻辑模块与所述网络控制芯片之间，用以传输时钟信号；
所述发射时钟通道对应的所述第一延时电路为时钟可编程的延时电路。
优选的，所述发射时钟通道对应的所述第一延时电路两端并联一独立的第一延时开关，所述第一延时开关可控制地使所述发射时钟通道对应的所述第一延时电路短路。
优选的，所述复数条第一通道包括N条发射数据位通道，所述N条发射数据位通道连接于所述微处理器的发送数据缓存模块与所述网络控制芯片之间，用以传输数据位信号；
每条所述发射数据位通道对应的所述第一延时电路为独立的数据位可编程的延时电路。
优选的，每条所述发射数据位通道对应的所述第一延时电路两端均并联一独立的第二延时开关，每个所述第二延时开关可控制地使相应的所述发射数据位通道对应的所述第一延时电路短路。
优选的，所述复数条第二通道包括一接收时钟通道，所述接收时钟通道连接于所述微处理器的时钟控制逻辑模块与所述网络控制芯片之间，用以传输时钟信号；
所述接收时钟通道对应的所述第二延时电路为时钟可编程的延时电路。
优选的，所述接收时钟通道对应的所述第二延时电路两端并联一独立的第三延时开关，所述第三延时开关可控制地使所述接收时钟通道对应的所述第二延时电路短路。
优选的，所述复数条第二通道包括N条接收数据位通道，所述N条接收数据位通道连接于所述微处理器的接收数据缓存模块与所述网络控制芯片之间，用以传输数据位信号；
每条所述接收数据位通道对应的所述第二延时电路为独立的数据位可编程的延时电路。
优选的，每条所述接收数据位通道对应的所述第二延时电路两端均并联一独立的第四延时开关，每个所述第四延时开关可控制地使相应的所述接收数据位通道对应的所述第二延时电路短路。
优选的，所述发射接口还包括一发射使能通道，用以传输发射使能信号，和/或一发射错误通道，用以传输发射错误信号；和/或
所述接收接口还包括一接收使能通道，用以传输接收使能信号，和/或一接收错误通道，用以传输接收错误信号。
上述技术方案的有益效果：
本技术方案中，采用的高速接口可满足微处理器和网络控制芯片的时序要求，补偿微处理器与网络控制芯片的时序差异，以及补偿因走线长度引起的时序畸变，可灵活调整延迟时间。
附图说明
图1为现有的GMII接口的时序波形图；
图2为本发明所述的高速接口的发射接口的模块图；
图3为本发明所述的高速接口的接收接口的模块图；
图4为本发明所述的高速接口的时序补偿波形图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
如图2和图3所示，一种高速接口，连接于一微处理器与一网络控制芯片之间，包括：一发射接口、一接收接口和一调试端口，调试端口分别连接发射接口和接收接口，用以配置发射接口和/或接收接口的传输信号延时时间；
发射接口包括复数条第一通道，每个第一通道设置一独立的第一延时电路；
接收接口包括复数条第二通道，每个第二通道设置一独立的第二延时电路；
第一延时电路及第二延时电路，用以补偿微处理器与网络控制芯片的时序差异将传输信号延时时间T1；和/或
补偿时序畸变将传输信号延时时间T2。
进一步地，网络控制芯可采用交换芯片或者物理层(PHY)芯片，调试端口可采用UART端口(Universal Asynchronous Receiver/Transmitter，通用异步收发传输器)，通过系统UART端口或者其它调试端口配置对应的可编程延时电路，可将确定后的传输信号延时时间T1和/或T2的数值固化在存储模块中，上电后通过flash的程序初始化可编程延时电路以实现对延时时间配置。
在本实施例中，采用的发射接口和接收接口可满足微处理器和网络控制芯片的时序要求，通过延时电路补偿微处理器与网络控制芯片的时序差异，以及补偿因走线长度引起的时序畸变，可灵活调整延迟时间。
在优选的实施例中，复数条第一通道包括一发射时钟通道，发射时钟通道连接于微处理器的时钟控制逻辑模块与网络控制芯片之间，用以传输时钟信号(GTXCLK)；
发射时钟通道对应的第一延时电路为时钟可编程的延时电路。
如图4所示通过时钟可编程的延时电路，将时间信号A延时时间T，在时钟信号A的上升沿，数据信号B处于稳定态，数据的建立时间Ts和保持时间Th能满足微处理器的要求，以使数据信号B能被微处理器稳定的接收。
在本实施例中，采用时钟控制逻辑模块发射时钟信号，通过第一延时电路依据微处理器与网络控制芯片的时序差异对时钟信号进行补偿，和/或依据补偿因走线长度引起的时序畸变对时钟信号进行补偿，以保证信号的完整性。
如图2所示，在优选的实施例中，发射时钟通道对应的第一延时电路两端并联一独立的第一延时开关K1，第一延时开关K1可控制地使发射时钟通道对应的第一延时电路短路。
在本实施例中，第一延时开关K1与发射时钟通道对应的第一延时电路并联连接，通过第一延时开关K1可控制第一延时电路的工作或短路，可根据微处理器与网络控制芯片的时序需要控制第一延时电路的工作状态。
在优选的实施例中，复数条第一通道包括N条发射数据位通道，N条发射数据位通道连接于微处理器的发送数据缓存模块与网络控制芯片之间，用以传输数据位信号(TXD0-TXD7)；
每条发射数据位通道对应的第一延时电路为独立的数据位可编程的延时电路。
进一步地，N条发射数据位通道可以是8条。
在本实施例中，采用发送数据缓存模块发送数据位信号，每个第一延时电路可根据对应的发射数据位通道与时钟信号的时序关系，单独调整延时时间以满足时序要求。当数据布线产生了时序畸变时，可通过第一延时电路对数据位延时时间进行补偿。
如图2所示，在优选的实施例中，每条发射数据位通道对应的第一延时电路两端均并联一独立的第二延时开关K2，每个第二延时开关K2可控制地使相应的发射数据位通道对应的第一延时电路短路。
在本实施例中，第二延时开关K2与相应的发射数据位通道对应的第一延时电路并联连接，通过第二延时开关K2可控制该第一延时电路的工作或短路，可根据微处理器与网络控制芯片的时序需要控制第一延时电路的工作状态。
在优选的实施例中，复数条第二通道包括一接收时钟通道，接收时钟通道连接于微处理器的时钟控制逻辑模块与网络控制芯片之间，用以传输时钟信号(RXCLK)；
接收时钟通道对应的第二延时电路为时钟可编程的延时电路。
在本实施例中，采用第二延时电路依据微处理器与网络控制芯片的时序差异对接收到的时钟信号进行补偿，和/或依据补偿因走线长度引起的时序畸变对时钟信号进行补偿，以保证信号的完整性。
如图3所示，在优选的实施例中，接收时钟通道对应的第二延时电路两端并联一独立的第三延时开关K3，第三延时开关K3可控制地使接收时钟通道对应的第二延时电路短路。
在本实施例中，第三延时开关K3与相应的接收时钟通道对应的第二延时电路并联连接，通过第三延时开关K3可控制该第二延时电路的工作或短路，可根据微处理器与网络控制芯片的时序需要控制第二延时电路的工作状态。
在优选的实施例中，复数条第二通道包括N条接收数据位通道，N条接收数据位通道连接于微处理器的接收数据缓存模块与网络控制芯片之间，用以传输数据位信号(RXD0-RXD7)；
每条接收数据位通道对应的第二延时电路为独立的数据位可编程的延时电路。
进一步地，N条接收数据位通道可以是8条。
在本实施例中，采用接收数据缓存模块接收数据位信号，每个第二延时电路可根据对应的接收数据位通道与时钟信号的时序关系，单独调整延时时间以满足时序要求。当数据布线产生了时序畸变，可通过第二延时电路对数据位延时时间进行补偿。
如图3所示，在优选的实施例中，每条接收数据位通道对应的第二延时电路两端均并联一独立的第四延时开关K4，每个第四延时开关K4可控制地使相应的接收数据位通道对应的第二延时电路短路。
在本实施例中，每个第四延时开关K4与相应的接收时钟通道对应的第二延时电路并联连接，通过第四延时开关K4可控制该第二延时电路的工作或短路，可根据微处理器与网络控制芯片的时序需要控制第二延时电路的工作状态。
在优选的实施例中，发射接口还包括一发射使能通道，用以传输发射使能信号(RXDV)，和/或一发射错误通道，用以传输发射错误信号(RXER)；和/或
接收接口还包括一接收使能通道，用以传输接收使能信号(TXEN)，和/或一接收错误通道，用以传输接收错误信号(TXER)。
于上述技术方案基础上，本发明中的高速接口可适用于GMII/RGMII(ReducedGigabit Media Independent Interface，精简吉比特介质独立接口)/MII(媒体独立接口)/RMII(Reduced Media Independent Interface，简化媒体独立接口)中的时序补偿。高速接口发送的时钟信号和接收的时钟信号都可以通过可编程延时电路灵活的调整延时时间。高速接口中的发射/接收的每个数据位信号都能依据实际布线情况独立进行时序补偿。
本发明中的高速接口可以应用于微处理器或者交换芯片或者PHY芯片内部的通信接口中，或应用于独立的FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)芯片的时序补偿中。高速接口可独立于微处理器与网络控制芯片之间，也可嵌入于微处理器内部或网络控制芯片内部，以供微处理器与网络控制芯片进行数据通信。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (8)

1.一种高速接口，连接于一微处理器与一网络控制芯片之间，其特征在于，包括：一发射接口、一接收接口和一调试端口，所述调试端口分别连接所述发射接口和所述接收接口，用以配置所述发射接口和/或所述接收接口的传输信号延时时间；所述发射接口包括复数条第一通道，每个所述第一通道设置一独立的第一延时电路；
所述接收接口包括复数条第二通道，每个所述第二通道设置一独立的第二延时电路；
所述第一延时电路及所述第二延时电路，用以补偿所述微处理器与所述网络控制芯片的时序差异将传输信号延时时间T1；和/或
补偿时序畸变将传输信号延时时间T2；
所述复数条第一通道包括一发射时钟通道，所述发射时钟通道连接于所述微处理器的时钟控制逻辑模块与所述网络控制芯片之间，用以传输时钟信号；
所述发射时钟通道对应的所述第一延时电路为时钟可编程的延时电路；
所述复数条第一通道包括N条发射数据位通道，所述N条发射数据位通道连接于所述微处理器的发送数据缓存模块与所述网络控制芯片之间，用以传输数据位信号；
每条所述发射数据位通道对应的所述第一延时电路为独立的数据位可编程的延时电路。
2.如权利要求1所述的高速接口，其特征在于，所述发射时钟通道对应的所述第一延时电路两端并联一独立的第一延时开关，所述第一延时开关可控制地使所述发射时钟通道对应的所述第一延时电路短路。
3.如权利要求1所述的高速接口，其特征在于，每条所述发射数据位通道对应的所述第一延时电路两端均并联一独立的第二延时开关，每个所述第二延时开关可控制地使相应的所述发射数据位通道对应的所述第一延时电路短路。
4.如权利要求1所述的高速接口，其特征在于，所述复数条第二通道包括一接收时钟通道，所述接收时钟通道连接于所述微处理器的时钟控制逻辑模块与所述网络控制芯片之间，用以传输时钟信号；
所述接收时钟通道对应的所述第二延时电路为时钟可编程的延时电路。
5.如权利要求4所述的高速接口，其特征在于，所述接收时钟通道对应的所述第二延时电路两端并联一独立的第三延时开关，所述第三延时开关可控制地使所述接收时钟通道对应的所述第二延时电路短路。
6.如权利要求1所述的高速接口，其特征在于，所述复数条第二通道包括N条接收数据位通道，所述N条接收数据位通道连接于所述微处理器的接收数据缓存模块与所述网络控制芯片之间，用以传输数据位信号；
每条所述接收数据位通道对应的所述第二延时电路为独立的数据位可编程的延时电路。
7.如权利要求6所述的高速接口，其特征在于，每条所述接收数据位通道对应的所述第二延时电路两端均并联一独立的第四延时开关，每个所述第四延时开关可控制地使相应的所述接收数据位通道对应的所述第二延时电路短路。
8.如权利要求1所述的高速接口，其特征在于，所述发射接口还包括一发射使能通道，用以传输发射使能信号，和/或一发射错误通道，用以传输发射错误信号；和/或
所述接收接口还包括一接收使能通道，用以传输接收使能信号，和/或一接收错误通道，用以传输接收错误信号。
CN201510493896.6A 2015-08-12 2015-08-12 一种高速接口 Active CN105045744B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510493896.6A CN105045744B (zh) 2015-08-12 2015-08-12 一种高速接口

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510493896.6A CN105045744B (zh) 2015-08-12 2015-08-12 一种高速接口

Publications (2)

Publication Number Publication Date
CN105045744A CN105045744A (zh) 2015-11-11
CN105045744B true CN105045744B (zh) 2019-07-05

Family

ID=54452304

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510493896.6A Active CN105045744B (zh) 2015-08-12 2015-08-12 一种高速接口

Country Status (1)

Country Link
CN (1) CN105045744B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN209015216U (zh) 2018-07-27 2019-06-21 杭州海康威视数字技术股份有限公司 一种电子设备
CN111327500B (zh) * 2020-01-21 2022-04-22 苏州浪潮智能科技有限公司 一种ncsi总线的构建方法、装置、设备及存储介质
CN112213622B (zh) * 2020-09-23 2023-04-28 博流智能科技（南京）有限公司 高速外设系统及其控制方法
CN112559413B (zh) * 2021-03-01 2021-05-11 南京初芯集成电路有限公司 一种oled屏幕驱动芯片的超高速接口及驱动芯片架构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101404645A (zh) * 2008-04-29 2009-04-08 华为技术有限公司 多端口的以太网接口及其实现方法和物理层接口
CN102255682A (zh) * 2011-06-30 2011-11-23 北京东土科技股份有限公司 精确时间协议时钟转换为irig-b码的方法和装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3423267B2 (ja) * 2000-01-27 2003-07-07 寛治 大塚 ドライバ回路、レシーバ回路、および信号伝送バスシステム
CN1322715C (zh) * 2003-03-20 2007-06-20 华为技术有限公司 延长网络处理器介质访问接口走线距离的方法及装置
CN100477586C (zh) * 2006-12-29 2009-04-08 杭州华三通信技术有限公司 网络设备中处理器间的通信方法及装置
CN101382927B (zh) * 2008-09-25 2010-06-02 杭州爱威芯科技有限公司 集成在芯片内的高速串行外围接口电路
CN103997399B (zh) * 2014-05-05 2017-02-15 京东方科技集团股份有限公司 eDP接口、手机和改善eDP接口通信的传输速率的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101404645A (zh) * 2008-04-29 2009-04-08 华为技术有限公司 多端口的以太网接口及其实现方法和物理层接口
CN102255682A (zh) * 2011-06-30 2011-11-23 北京东土科技股份有限公司 精确时间协议时钟转换为irig-b码的方法和装置

Also Published As

Publication number Publication date
CN105045744A (zh) 2015-11-11

Similar Documents

Publication Publication Date Title
CN105045744B (zh) 一种高速接口
US9945906B2 (en) Test device and method
US20190140747A1 (en) High Speed Isolated and Optical USB
US7636806B2 (en) Electronic system and method for sending or receiving a signal
WO2015006568A4 (en) Network node connection configuration
CN104142900A (zh) 一种通信接口转换装置
CN102662896B (zh) 自动调整预加重参数和/或均衡参数的方法及装置
EP1303100A2 (en) Interface apparatus
CN106066838B (zh) 基于fpga多路uart的扩展模件及扩展方法
CN104145256A (zh) Eia-485总线系统中的冲突检测
KR20110115572A (ko) 메모리 요청과 데이터 전송 간 타이밍 교정을 포함하는 프로토콜
CN104991880A (zh) 一种基于pci-e接口的fc-ae-asm通讯板卡
CN102804653A (zh) 可变比特率设备
WO2013154558A1 (en) Reconfiguration of an optical connection infrastructure
CN105812064A (zh) 一种光模块控制方法、光模块及光通信终端
CN203406882U (zh) 一种并联组合智能天线校准耦合装置
CN211956461U (zh) 串行数据通信电路及系统
CN107517053A (zh) 一种半双工防自扰红外串口电路
US20200266967A1 (en) Bi-directional buffer with circuit protection time synchronization
CN201978500U (zh) 一种三通飞机模型控制系统
CN203761399U (zh) 单纤双向对称速率的光通信设备及系统
CN106055515A (zh) 一种主从框级联系统及其时序补偿方法
CN207039564U (zh) 一种半双工防自扰红外串口电路
US9852039B1 (en) Phase locked loop (PLL) timing device evaluation system and method for evaluating PLL timing devices
CN206542444U (zh) 雷达数据接入设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20201123

Address after: Room 10242, No. 260, Jiangshu Road, Xixing street, Binjiang District, Hangzhou City, Zhejiang Province

Patentee after: Hangzhou Jiji Intellectual Property Operation Co., Ltd

Address before: 201616 Shanghai city Songjiang District Sixian Road No. 3666

Patentee before: Phicomm (Shanghai) Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201223

Address after: 8319 Yanshan Road, Bengbu City, Anhui Province

Patentee after: Bengbu Lichao Information Technology Co.,Ltd.

Address before: Room 10242, No. 260, Jiangshu Road, Xixing street, Binjiang District, Hangzhou City, Zhejiang Province

Patentee before: Hangzhou Jiji Intellectual Property Operation Co., Ltd

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210312

Address after: 313000 room 1019, Xintiandi commercial office, Yishan street, Wuxing District, Huzhou, Zhejiang, China

Patentee after: Huzhou YingLie Intellectual Property Operation Co.,Ltd.

Address before: 8319 Yanshan Road, Bengbu City, Anhui Province

Patentee before: Bengbu Lichao Information Technology Co.,Ltd.

TR01 Transfer of patent right