CN112559413B - 一种oled屏幕驱动芯片的超高速接口及驱动芯片架构 - Google Patents

Abstract

本发明公开了一种用于OLED屏幕驱动芯片的超高速接口及驱动芯片架构，所述超高速接口是架构在MIPI的接口标准下，增强式发送/接收超高速接口，其传输速度相比于现有技术有大幅度提升，并且可灵活的为接口配置通道数量，此外本发明针对手机OELD屏幕的高性能、低功耗和面积小的特点的传输应用，设计了极端低功耗的超高速接口，将缓存存储模块单独取出，使用屏幕驱动芯片的超高速接口来桥接驱动模块及存储模块实现驱动芯片架构，易于集成到任何系统芯片上。

Description

一种OLED屏幕驱动芯片的超高速接口及驱动芯片架构

技术领域

本申请涉及电数据信号处理技术领域，特别是涉及一种OLED屏幕驱动芯片的超高速接口及驱动芯片架构。

背景技术

随着显示技术的不断发展，显示装置的应用越来越广泛，人们对显示装置的要求也越来越高，从早期的LED到现在的OLED，显示技术也随着人们对显示器的用户需求在不断改进和优化。有机发光二极管(Organic Light-Emitting Diode，OLED)显示装置具有发光亮度高、体积轻薄、响应速度快，而且易于实现彩色显示和大屏幕显示等优点，具有广阔的应用前景。OLED与薄膜场效应晶体管液晶显示器（TFT—LCD）相比，具有响应快、全彩色、自发光、视角宽、对比度高、低电压、可实现柔性显示等优点，能更好地应用于手机、MP3、小尺寸仪表盘等。

现有技术中，在进行数据交互时通常情况下OLED的接口是CMOS低功率的并行总线，但是由于电磁干扰的原因，速度较慢，接口带宽窄且功耗较高。

发明内容

基于上述问题，本发明提出了一种OLED屏幕驱动芯片的超高速接口，是OELD屏幕驱动芯片的架构，灵活、低成本、高速的串行接口，解决了存储模块与驱动控制模块交互并处理信号的电磁干扰问题等连接问题。本发明的超高速接口是屏幕驱动芯片的超高速接口，用于桥接驱动模块及存储模块，避免电磁干扰的问题，实现更高的接口带宽并有效降低功耗。

本发明提供如下技术方案：

一种OLED屏幕驱动芯片的超高速接口：

所述超高速接口包括高速接口，输入输出单元，多路复用器，链接器以及锁相环回路；

所述高速接口创建第一时钟信号，所述第一时钟信号经过类比转换生成时序信号及复位信号，所述时序信号、复位信号输入所述多路复用器；

链接器接收顶层控制接口指令，转发二分时钟分频器信号至多路复用器；

锁相环回路，字节的时钟时序信号传入锁相环回路触发低功率指令模式，至少一字节资料和低压时钟时序、低压数据、复位控制信号、掉电信号进入所述锁相环回路，按正常时序或者1/2时序转化为数位控制进入驱动模组。

进一步地，时序信号、复位信号输入所述多路复用器，产生外部复位信号、物理层复位信号、系统复位信号、物理层测试复位信号、存储时钟信号、系统时钟信号、物理层测试时钟信号、射频时钟信号、射频链接信号、射频复位信号等。所述时序信号、复位信号分别为物理层时序信号和物理层复位信号。

进一步地，在超高速接口的外部包括有时钟发生器、复位发生器，所述超高速接口时钟发生器创建第二时钟信号经过输入输出单元处理生成多路复用器的外部时序输入。

进一步地，所述超高速接口电路将所述第一时钟信号与所述第二时钟信号整合，经过系统时钟信号处理，经由数字逻辑模块分为1/2时钟信号，与系统时钟信号一起被存储，控制数据进入到静态存储编译器。

进一步地，所述超高速接口通过指令传递控制网络的通信方向链接，包括用于快速数据业务的高速指令模式和用于高速数据业务的低功率指令模式。

此外，本发明还提出了一种应用所述超高速接口的驱动芯片架构：

所述芯片架构包括驱动模块和存储模块；

所述驱动模块包括驱动模组、数位控制器、超高速接口，所述存储模块包括存储模组、数位控制器、超高速接口；

所存储数据信息通过数位控制器经过超高速接口发送N组数位数据和M组时序数据至驱动模块，所述驱动模块的超高速接口接收信号，经过数位控制器后将信号传输到驱动运算；所述驱动模块的数据信息经过数位控制器后同样经过超高速接口发送N组数位数据和M组时序数据致存储模块，所述存储模块的超高速接口接收信号后，经过数位控制器将相关数据进行存储。

进一步地，N为4的倍数，M为自然数，M:N为1:4。

本发明公开了一种用于OLED屏幕驱动芯片的超高速接口及驱动芯片架构，所述超高速接口是架构在MIPI的接口标准下，增强式发送/接收超高速接口，其传输速度相比于现有技术有大幅度提升，并且可灵活为接口配置通道数量，此外本发明针对手机OELD屏幕的高性能、低功耗和面积小的特点的传输应用，设计了极端低功耗的超高速接口，将缓存存储模块单独取出，使用屏幕驱动芯片的超高速接口来桥接驱动模块及存储模块实现驱动芯片架构，易于集成到任何系统芯片上。

附图说明

附图1为本发明的超高速接口结构框图；

附图2为本发明的包括锁相环回路的超高速接口结构框图；

附图3为本发明的驱动芯片架构示意图；

附图4为本发明的驱动芯片架构具体示意图。

图中各标号：高速接口101，输入输出单元102，多路复用器103，链接器104、时钟发生器105，复位发生器106、锁相环回路201。

具体实施方式

下面结合附图与实施例对本发明作进一步详细描述。

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

本发明的超高速接口是架构在MIPI（移动行业处理器接口）的接口标准下，研发的增强式的发送/接收超高速接口，其传输速度可达每秒每通道4.5Gb，并且可灵活的将接口配置为4通道或2通道，此外更针对手机OELD屏幕的高性能、低功耗和面积小的特点的传输应用，设计了极端低功耗的超高速接口，易于集成到任何系统芯片（SOC）上。

本发明提出了一种超高速接口，如附图1所示，示出了本申请OLED屏幕驱动芯片的超高速接口结构图，

所述超高速接口包括高速接口101，输入输出单元102，多路复用器103，链接器104；

所述高速接口101位于物理层、顶层，创建第一时钟信号，所述第一时钟信号经过类比转换生成时序信号及复位信号，所述时序信号、复位信号输入所述多路复用器103；

时序信号、复位信号输入所述多路复用器103，产生外部复位信号、物理层复位信号、系统复位信号、物理层测试复位信号、存储时钟信号、系统时钟信号、物理层测试时钟信号、射频时钟信号、射频链接信号、射频复位信号等。所述时序信号、复位信号分别为物理层时序信号和物理层复位信号。复位时序包括时钟信号和多路复用器103。

在超高速接口的外部，包括有时钟发生器105，复位发生器106，时钟发生器105创建第二时钟信号经过输入输出单元102处理生成多路复用器103的外部时序输入。

链接器104接收顶层控制接口指令，转发二分时钟分频器信号至多路复用器103。

超高速接口电路将高速接口101创建的第一时钟信号与时钟发生器105创建的外部时钟信号（第二时钟信号）整合，经过系统时钟信号处理，经由数字逻辑模块分为1/2时钟信号，与系统时钟信号一起被存储，最终各时钟信号（1/2时钟信号与系统时钟信号）控制数据进入到静态存储编译器。

更进一步地，为了更好地实现低功耗，适用低压状况，本发明的所述超高速接口还包括锁相环回路201，如图2所示，字节的时钟时序信号传入锁相环回路201，触发低功率指令模式，字节资料D0~D3和低压时钟时序、低压数据、复位控制信号、掉电信号等进入超高速接口的锁相环回路201，然后按正常时序或者1/2时序转化为数位控制进入驱动模组。其中，所有选项控制可根据驱动厂商实际需求来设置/设定。本发明的超高速接口内部电压（内部线路电压）最佳值为0.9V，最大值最小值分别为0.1V、1.8V，外部电压（输出与输入的电压）最佳值为1.8V，最大值最小值分别为0.2V、3.6V，接地电压为0。

所述超高速接口配置由时钟信号和一个或多个数据信号组成。时钟信号是单向的，源于主从端。数据信号可以是单向的，也可以是双向的，取决于选定的选项。对于半双工操作，反向带宽为四分之一的正向带宽。链接器104接收顶层控制接口指令，该指令传递用于控制网络的通信方向链路，该链路包括用于高速数据业务的高速指令模式和用于高速数据业务的低功率指令模式控制。在数据传输中，低功率指令模式可用于低速数据通信，而高速数据业务通信以锁相环回路201触发方式出现，有效负载为任意数量数据字节。物理层每个数据通道使用两根导线，时钟通道使用两根导线，因此四根导线为本发明超高速接口的最小配置。在高速指令模式下，每条通道在两侧终止，并有低摆幅，差分信号；在低功率指令模式下，所有导线都是单端和非端接的。

本发明还提出了一种应用超高速接口的驱动芯片架构，如图3、4所示，所述芯片架构包括驱动模块和存储模块；

所述驱动模块包括驱动模组、数位控制器、超高速接口，所述存储模块包括存储模组、数位控制器、超高速接口，数据信息在所述驱动模块和存储模块之间进行交换。

如图4所示，示出了具体为4路的超高速接口，所存储数据信息通过数位控制器经过超高速接口发送4组数位数据和1组时序数据致驱动模块中，随后驱动模块中的超高速接口接收信号，经过数位控制器后将信号传输到驱动运算。同样的，驱动模块中的数据信息经过数位控制器后同样经过超高速接口发送4组数位数据和1组时序数据致存储模块中，随后存储模块中的超高速接口接收信号后，经过数位控制器将相关数据进行存储。该超高速接口还可以是4的倍数，例如8、12、16等4n（n为自然数）路。

下表为本发明超高速接口直流规格说明数据表。

决定因素	描述	最小值	常规	最大值	单元
							高速传输静态共模电压	150	200	250	mV
	高速半旋转模式下传输静态共模电压	75	100	250	mV
							当输出为差-1或差-0时，不匹配	1	5	5	mV
	高速传输电压差压	140	200	270	mV
							高速半旋转模式下传输电压差压	70	100	135	mV
	当输出为差-1或差-0时， 不匹配	1	10	14	mV
							高速输出高压	36	360	360	mV

下表为本发明超高速接口数据时钟表。

本发明设计了一种源同步、高速、低功耗、低成本的超高速接口，用于屏幕驱动来桥接驱动模块及存储模块。可以应用于许多其他不同功能模块的桥接沟通，这个设计也将用于双单工配置中，以更高的速度进行互连通用通信网络。

上述本发明的实施方式是本发明的元件和特征的组合。除非另外提及，否则所述元件或特征可被视为选择性的。各个元件或特征可在不与其它元件或特征组合的情况下实践。另外，本发明的实施方式可通过组合部分元件和/或特征来构造。本发明的实施方式中所描述的操作顺序可重新排列。任一实施方式的一些构造可被包括在另一实施方式中，并且可用另一实施方式的对应构造代替。对于本领域技术人员而言明显的是，所附权利要求中彼此没有明确引用关系的权利要求可组合成本发明的实施方式，或者可在提交本发明之后的修改中作为新的权利要求包括。

在固件或软件配置方式中，本发明的实施方式可以模块、过程、功能等形式实现。软件代码可存储在存储器单元中并由处理器执行。存储器单元位于处理器的内部或外部，并可经由各种己知手段向处理器发送数据以及从处理器接收数据。

对所公开的实施例的上述说明，使本领域技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (6)

1.一种OLED屏幕驱动芯片的超高速接口，其特征在于，所述超高速接口包括高速接口（101），输入输出单元（102），多路复用器（103），链接器（104）以及锁相环回路（201），超高速接口的外部包括有时钟发生器（105）以及复位发生器（106）；

所述高速接口（101）创建第一时钟信号，所述第一时钟信号经过类比转换生成时序信号及复位信号，所述时序信号、复位信号输入所述多路复用器（103）；

所述链接器（104）接收顶层控制接口指令，转发二分时钟分频器信号至多路复用器（103）；

锁相环回路（201），字节的时钟时序信号传入锁相环回路（201）触发低功率指令模式，至少一字节资料和低压时钟时序、低压数据、复位控制信号、掉电信号进入所述锁相环回路（201），按正常时序或者1/2时序转化为数位控制进入驱动模组；

所述超高速接口时钟发生器（105）创建第二时钟信号经过输入输出单元（102）处理生成多路复用器（103）的外部时序输入。

2.根据权利要求1所述的OLED屏幕驱动芯片的超高速接口，其特征在于，所述时序信号、复位信号输入所述多路复用器（103），产生外部复位信号、物理层复位信号、系统复位信号、物理层测试复位信号、存储时钟信号、系统时钟信号、物理层测试时钟信号、射频时钟信号、射频链接信号、射频复位信号，所述时序信号、复位信号分别为物理层时序信号和物理层复位信号。

3.根据权利要求2所述的OLED屏幕驱动芯片的超高速接口，其特征在于，所述超高速接口将所述第一时钟信号与所述第二时钟信号整合，经过系统时钟信号处理，经由数字逻辑模块分为1/2时钟信号，与系统时钟信号一起被存储，控制数据进入到静态存储编译器。

4.根据权利要求1所述的OLED屏幕驱动芯片的超高速接口，其特征在于，所述超高速接口通过指令传递控制网络的通信方向链接，包括用于快速数据业务的高速指令模式和用于高速数据业务的低功率指令模式。

5.一种应用权利要求1-4之一所述超高速接口的驱动芯片架构，其特征在于，

所述驱动芯片架构包括驱动模块和存储模块；

所述驱动模块包括驱动模组、数位控制器、超高速接口，所述存储模块包括存储模组、数位控制器、超高速接口；

所存储数据信息通过数位控制器经过超高速接口发送N组数位数据和M组时序数据至驱动模块，所述驱动模块的超高速接口接收信号，经过数位控制器后将信号传输到驱动运算；所述驱动模块的数据信息经过数位控制器后同样经过超高速接口发送N组数位数据和M组时序数据致存储模块，所述存储模块的超高速接口接收信号后，经过数位控制器将相关数据进行存储。

6.根据权利要求5所述的驱动芯片架构，其特征在于，所述N为4的倍数，M为自然数，M：N为1：4。

Images