TW546928B - Pulse monitoring circuit - Google Patents
Pulse monitoring circuit Download PDFInfo
- Publication number
- TW546928B TW546928B TW089123952A TW89123952A TW546928B TW 546928 B TW546928 B TW 546928B TW 089123952 A TW089123952 A TW 089123952A TW 89123952 A TW89123952 A TW 89123952A TW 546928 B TW546928 B TW 546928B
- Authority
- TW
- Taiwan
- Prior art keywords
- pulse
- pulse wave
- voltage
- signal
- logic
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/19—Monitoring patterns of pulse trains
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Description
546928
詳細說jg 技術領域
7JJU 本發明係關於脈波監視系統 脈波寬度之系統。 背景技| 發射之數位信號之脈波寬度需保持於預定 接收電路能確認發射信號之資料内容。以; 因發射媒體頻率響應效果,長距離能量損耗,電磁干。= 而導致失真。 丨谓:寻 圖1為兩取樣脈波順序。由邏輯低與轉移至邏輯高二 開始。在邏輯低的情況,TLmin表示邏輯低脈波最低 脈波長度,TLmax表示邏輯低脈波最大允許脈波長戶。2 收電路接受一邏輯低至高的轉移,輸入脈波低,言號須 在TLmax與TLmin二者差所界定之時窗内轉移。此 輯低轉f窗,圖㈣。同樣,邏輯高脈波亦需係有界 最小邏輯高脈波長度THmin及一最大 THmax所界定之脈、、古具痄。盔诂,鹿扭 > 今门胍及長度 、。二長度為邏輯南至低的轉移可以接 文,轉移頊發生於由二者差所界定之 :二Ϊ窗係由邏輯高轉移窗W1界定。如圖1所示兩取樣 脈波員序,時窗w〇與W1在不同應用時無須相同,但 一應用時,通常須保持一定。 平 包括一脈波偵測子料’用以觀察接收脈波信 度。先前技術脈波横測電路通常僅觀察接收信 號邏輯商或邏輯低脈波之一,而非兩冑。這表示脈波偵測 546928 五、發明說明(2) 電路無能測定接收脈波彳古% 缺相方 反彳0唬之#號周期,故不能觀窣到卢 動。接收脈波信號的頻率移動可能導致沒有; ==波摘測電路通常利用兩個單擊 ^唬在預定轉移窗是否有效。兩個單 f收 波信號前緣觸發。一第一單擊電路 接收脈 =大脈波長度要求之第二脈波; 第-與第二脈波内,則不發出㈣長度不落在 ^ % 1貝,則^號,並忽略接收腑、、由 2。單擊電路很難在積體電路内控制或調整。另外,亦 “、、提供不同應用所需之轉移窗的簡單調整方法。 心先亦因脈波偵測電路在確認接收脈波信 说’彳待最大脈波長度時間會使系統變慢, L每;ϊίϊί信號都等待最大的延遲時間,即使接收脈 波仏唬轉移較早,而無需多等待時間時也是一樣
Leibowitz美國專利3,735,271揭示之脈寬電路;在測試一 有效接收脈波信號之前,無需等待最大允許的脈波長度。 但该271電路須有:T個單|雷故廿> 入"“ 個早擊電路並在母-接收脈波信號加 入延遲。此加入延遲實際會造成另外的失誤。假設電路接 皮長度較最小所需脈波長度稍短之脈波信號, 由271專利加入之脈波延遲,實際上會造成電路認 收 信號符合最小脈波長度的要求。 本發明目的在提供一種脈波偵測電路,可用以觀察接收
5469^ 五、發明說明(3) 脈號之脈波長度與其頻率二者。 接收脈波信號: = 種脈波偵測電路,可用以觀察 本發明再邏軏西與邏輯低脈波二者。 容納於積體電路的= 波偵測電㉟,可使其簡單 或共同的,由積體^:=波轉移窗w〇細成為獨立, 發明概! 、 、則及外側加以調整。 壓斜:產生器鱼泉:3:電路達成’即使用-對線性電 脈波信號較佳之脈、.虫县^ f之脈波偵測電路,以建立接收 收脈波信號之正 ==。本發明脈波偵測電路監視接 脈波信號中的頻4: ί:ΐ::Γ故可債測到接收 ί ’即將其歸類為"不良":=負;:r現”或太 月b晶片之内部雷 朴 〇 ^出 失誤“號不致 脈波轉移窗,將i歸=二周不落在預定時窗内,即最佳 發出—不作周。若遭遇不良工作周 周之前保持不^。電路在觀察到兩連續良工作 波,即一良高脈rw’偵測電路接收到兩連續良脈 在一良高脈波之德 艮低脈波之後,或一良低脈波跟 路。 之後,發出一致能信號,再致能晶片内部電 本工作周監视電路包 輸入脈波信號正工作用,芬::電路。第一子電路監視 負工作周。由於w j ΐ及第二子電路監視輸入脈波信號 偵測電路可支捭5子電路監視正與負工作周,本脈波 待不同較佳之脈波轉移窗正與負工作周。為 546928 五、發明說明(4) 簡化此處僅說明龄鉬τ ^ 盘第一子:作周之第一子電路。第二子電路 u路相似,以下以最佳模式說明。 窗# i^正工作周之較佳脈波轉移窗W1。此脈波轉移 你而t A 乂 =線性電壓斜坡及一較快線性電壓斜坡共同工 .^ 。較慢與較快線性電壓斜坡之間的電壓差隨時間 =電= Γ作周的停留。當較慢與較 日4,々Λ & _皮間的電壓差成為可代表所需脈波轉移窗 心。η較杈線性電壓斜坡的電壓值,以建立所需停留 °己入電壓值成為供輸入時脈比較的參考電壓。質言 _ i址ί ΐ轉移f長度可隨參考電壓的改變或調整線性電i 生器斜率,夺調整或移動。參考電壓可由電路内 產生或由電路外部源供應。 慢輯! Γ低變至高•,重置及再觸發較 、i斜皮。一弟一比較器可用來比較較快電壓斜 2:電5值與參考電壓。$一比較器信號在較快電壓斜 皮士升至參考電壓之上時發出信號。第二比較器可用 又較k電壓斜坡電壓值與相同參考電壓,在較慢斜 至參考電壓之上時發出信號。當較快電壓斜坡在參考電 電壓斜坡在參考電壓之下時接收脈波信號係落 斤而脈波長度之内。若任一比較器表示這些條件不直, =輸入時脈工作周係在所需窗之外,將其歸類為不良^作 二在接收脈波後緣,分析比較器輸出並將結果儲存於 "己錄器。一第二記錄器儲存先前接收脈波結果。目前脈波
546928 五、發明說明(5) 良;;脈波的良或不良狀態比較。若目前 J號…脈波與先前脈波狀態二者皆為良,則發出= 時另:持ΐ Ϊ:啟始電路在首先少數接收脈波信號開始 、 疋不致能信號。如此可給予内部電5^日4 pq 貞:電路致能之前先達成一已知工電路· 號i ξ路使用兩脈波偵測子電路偵測輸入脈波信 ^ ^ ^ 。透過監視正與負工作周,本脈波偵測電 大二波信號整個信號周期是否在預定最小與最 波债測電路同樣記入接收脈波信號的頻率移動移動本脈 圖2胃中,兩脈波偵測子電路各使用一對線性電壓斜 用j 1測接收邏輯脈波信號的脈波停留。v〇TLf 說 明=用於觀察接收邏輯低脈波之兩線性電壓斜坡產生口哭 ίΪί用波偵測子電路包括一較慢線性電壓斜: σ 生輸出VoTLs及一較快線性電壓斜坡產生器 用=產生VoTLf。較快與較慢線性電壓斜坡二者在接收到 邏輯低脈波時重置,並以一預定電壓/秒速率開始上升斜 坡。此速率可由強度調度加以調整,即個別線性 產生器目前搜尋能力。一參考信號Vref設定邏輯低脈波之 最大允許時間TLmax,及亦設定邏輯低脈波之最小允許時 間TLmin。TLmin時間限制係設定於Vref與1^〇几{的交會
546928 五、發明說明(6) 處二及TLmax時間限制係設定於Vref與¥〇几3的交會處。如 圖不,邏輯低脈波之最小時間停留TLmin係由較快 壓斜坡VoTLf測定,及邏輯低脈波之最大時間停留係由 慢線性電壓斜坡VoTLs測定。TLn]ax與几“11之間的差界定 所需邏輯低轉移窗W0的時界限。w〇的寬度上升或下訏以 來調整,或改變VoTLf與VoTLs二者之一的斜率來調整。若 接2邏輯低脈波轉移至邏輯高係在w〇界定之轉移窗内,將 其歸類為良接收脈波,但若其轉移於㈣之外,則將苴 為不良接收脈波。 〃 、 圖3係監視接收脈波信號邏輯高脈波長度之線性電壓斜 坡VoTHf與VoTHs的舉例圖示說明。信號v〇THf與乂^。在接
收到邏輯高脈波時開始上升斜坡。如前述,較快電壓斜坡 VoTHf與參考電壓Vref交會處建立一脈波寬度的最小停留 時間TLmin,在此例係指正脈波寬度。同樣,Vref與較慢 線性電壓斜坡VoTHs之交會處建立正脈波寬度的最大停留 時間。最大允許脈波停留TLmax與最小脈波停留了^化之差 建立所要邏輯高至邏輯低轉移窗W1之界限。在本發明較佳 實施例中’較佳轉移窗W1係短於W0,但並非本發明的嚴格 要求。在許多情況中’ W1與W0可界定相似的時窗。但須注 意圖2之㈣與圖3之W1係相同參考電壓Vref的函數,雖w〇與 W1響應相同參考信號Vref在本發明中並非很嚴格要求,^ 由於其可簡化W0與W1二者的同時控制,故仍以其為較佳: W1寬度亦可由調整VoTHf與VoTHs二者或其一來加以調整。 因此,本發明脈波偵測電路可偵測接收脈波順序之邏輯
546928
:$ f輯低周二者的時間變化量。故不僅能偵測當邏輯脈 移窗之外,'亦可在其周期與其頻率移動;= 接又限制時加以偵測。 换二、為I合施行本發明電路之方塊圖。一邏輯低監視方 ^ 接邏輯低脈波及一邏輯高監視方塊11監視接收邏輯 回&波。邏輯低與邏輯高二者監視方塊15與丨丨,以接收相 =參考信號Vref為宜,及二者接收脈波信號以接收時脈信 3虎C L K i π為例。 _
邏輯高與邏輯低監視方塊n與15各包括在其本身内,一 對線性電壓斜坡與一比較其個別線性電壓斜坡與參考信號 Vref的裝置。例如,邏輯低監視方塊15包括一第一較慢線 ,電壓斜坡產生器產生一輸出v〇TLs與圖2相似,及包括一 第,較快電壓斜坡產生器產生一輸出v〇TLf亦與圖2相似。 其$ —與第二線性電壓斜坡產生器重置並在接收邏輯低脈 波時,始上升斜坡。其個別輸出v〇TLs與¥〇71^在接收脈波 ,邏輯低時繼續上升斜坡。當接收信號CLKin轉移至邏輯 高時’ V^TLf與VoTLs與參考信號Vref比較。若CLKin轉移 至邏輯南時’VoTL較Vref電壓為高,及VoTLs電壓較Vref 為低’則CLKin轉移於所要轉移窗w〇内。邏輯低監視塊15 將送出:良脈波周”信號至一邏輯低記錄器1 3。另一方 面’若當CLKin轉移至邏輯高時,信號v〇TLf不高於Vref或 信號VoTLs不低於vref,則表示邏輯脈波可能太短或太 長’須运出’’不良脈波周”信號至邏輯低記錄器丨3。邏輯低 記錄器1 3儲存邏輯低監視塊丨5結果直至下個邏輯低脈波
89123952.ptd 第12頁 546928 五、發明說明(8) 周’並提供結果至旗號產生器1 9 同樣,邏輯高監視塊11包括其本身内第三較慢線性電壓 斜坡用以產生一與圖3相似,及一第四較快線性電壓斜坡 用以產生一輸出VoTHf與圖3相似。邏輯高監視塊丨〗亦包括 一裝置用以比較VoTHs與VoTHi及參考電壓Vref。當輪入信 號(:1^、:111產>生一邏輯高脈波,第三與第四線性電壓斜坡重。 置,並在#號CLK i η保持於邏輯高時,開始產生個別輸出 VoTHs與VoTHf。當輸入CLKin轉移回至邏輯低時,盥 V^THs值與參考電壓Vref比較。若在CUin轉移至邏輯低” π VoTHf係比Vref電壓為低,則cLKin於W1内轉移,並送 nw皮周”、信號至邏輯高記錄器17。㈣的,若在、 你, ι科低k,VoTHf並不高於Vref或VoTHs並不 此種二’貝;!二移’可能太長或太短,並未發生於W1内。在 邏輯:記錄二儲;二=至邏輯高記錄器17。 周,並提供儲存結= 直至下個邏輯高脈波 一時脈旗號產生器j 9 士金六屏< αα π丄 結果。若目前脈、法最近的脈波周與先前脈波周的 號,則旗·^ 先刖脈波周收到一"良脈波周"信 ί"不良上周二… 況為何,發出α一不= =旗戒產生器19不論先前時脈周情 波周"_ #恥指號。若目前脈波周收到一"良脈 Λ η 1口就,但先W脈冰H m Μ ^ 旗號產生5| 1 9產生 〇 1 一不良脈波周Π信號,則 與不致能《 旗號產生器19產生之致能 曰應目則脈波監視電路,直接施加至其
546928 五、發明說明(9) 他電路,或由啟始電路21閘選。 19: 裝4 ’可選擇性轉移旗號產生器 他電路應Π; Γ =電路至輸出信號CLK—FLG供其 啟始電Ιμ Ϊ 不能信號至輸出信號CLK—FLG。 = = 供一等待期:广::始的條件。因此啟始電21在開始時提 Γ : 他電路有時間達到其穩定開始條件。 始電路21在一預定時間量或預定量― 一等待期卩1 \不致旎#號轉移至輸出端CLK —FLG以啟始 生器1 9輸出自由的轉移至輸出端CLf—=路21才糾 低=鬼鬼u交會處的圖形例’用以說明邏輯 浐:rm乡考#號矸“,時脈旗號產生器19輸出,及 f i ί ί k號CLK i η。輸人信號CLK i η如圖示係由七個不同 ^ 邏輯高與邏輯低脈波組成。參考信號Vref與監 iwi肉、 > 起測定CLKln脈波長度是否落於預定轉移窗W0 ^ 。較佳之轉移窗㈣與W1如圖示斜影區,數值〇與玉符 號表不包括於各監視塊丨丨與^内裝置的結果,用以比較1 個別線性電壓斜坡與參考電壓訐以。 ’、 ▲圖5中邏輯南監視塊11係利用較快線性電壓斜坡3 5與 車乂 線丨生電壓斜坡31觀察信號CLKi η之邏輯高脈波ρι, P3 ’ Pj及P7。如圖示’在接收CLKin邏輯高脈波時個別線 性電壓斜坡31與35開始上升斜坡。線性電壓斜坡3丨與35的
546928 五、發明說明(10) 值如圖示與參考信號Vref作連續比較,但線性電壓斜坡31 與35與參考信號Vref作連續比較並非很嚴格要求,只要至 ^線性電壓斜坡31與35在CLKin邏輯高脈波終了時與參考 #唬Vref即已充分。在本實施例中,在線性電壓斜坡35之 上的數字〇與1對應較快線性電壓斜坡35與參考電壓Vref比 較結果。一〇值表示線性電壓斜坡35係低於計以及工值表示 線性電壓斜坡35係高於Vref。而且在本實施例中,數值〇 \低於較忮線性電壓斜坡3 1係表示較慢線性電壓斜坡3 ^ 與麥考電壓Vref的比較結果。1值表示線性電壓斜坡31係 低於Vref及0值係表示在vref之上。 、 同樣,邏輯低監視塊! 5如圖示,係利用一較快線性電壓 斜坡45及一較慢線性電壓斜坡41觀察信號 =,4射6。個別線性電壓斜坡卿 ,輯低脈波時開始上升斜坡。在本實施例巾,線性電 浊终m μ二Γ 較,但以僅在邏輯低脈 *二守乂”'、且。α先刖的情況,線性電壓斜坡4 5上之 數子0與1對應較快線性電壓斜坡4 之 結果,及在線性電皇斜坡41之。數的比較 電壓斜坡4 1與參考電壓Vref的比 表不較慢線性 ㈣壓斜坡45時,比較值。表示 高於Vref。 1次υ值表不其 電壓斜坡31、35、41盎45如fi - . 高或邏輯低CKLln脈波終'了時W,’/在所^察之個別邏輯 ^ m 〇 „31 ^ 35 ^ f ^ ^ ^ ” 4 D在硯察時仍可繼續斜 第15頁 \\312\2d-code\90-01\89123952.ptd 546928 五、發明說明(11) ------- 坡移動通過個別邏輯高或邏輯低脈波的終了,但在一新 個別邏輯高或邏輯低脈波的開始時須重置。 、 芩考脈波P1至P7,較快線性電壓斜坡35與45在上升斜坡 時保持一比較值直至其到達其個別較佳轉移窗的較低界限 為止,如斜影區所示。此較低界限係以其個別越過參考信 號Vr\f表示。較快線性電壓斜坡35與45則在其值到達大ς Vref時保持比較值}。相對的,較線性電壓斜坡3ι與以則 j上升斜坡時保持比較值1,直至其到達其個別較佳轉移 窗之上界限。此上界限係由其個別越過參考信號hef表 示。較慢線性電壓斜坡31與41在其值到達大時保持 比較值0。選擇值1是否表示線性電壓斜坡是在之上 或下係隨意的。在本實施例中,比較值i係用來表示較快 線性電壓斜坡35與45係在Vref之上,而較慢線性電壓斜坡 3>1與41則以比較值丨表示其在^丨之下。此種隨意選擇可 讓監視塊11與15的較佳轉移區利用兩者同時具有比較值工 之個別較快與較慢線性電壓塊加以註解。 參考脈波P1,邏輯高監視塊11,P1係在較慢線性電壓斜 坡31與較快線性電壓斜坡35二者有一比較值1時終止。因 此,P1在其較佳轉移窗内轉移,並接收一G脈波狀態,表 示"良脈波周11。旗號產生器19接收此結果並與先前周比 _ 較。在本實施例中,假設先前周亦為良脈波周,故旗號產 生器19輸出一致能信號EN。 邏輯低監視塊15跟隨邏輯低脈波p2。脈波p2如圖示係在 較快線性電壓斜坡45與較慢線性電壓斜坡41二者皆有比較
546928
值1時終_止。此表示P2在其較佳轉移窗内終止,因此亦接 ,I表不良脈波周”之狀態G。旗號G1 9接收此G狀態並與 先前脈波Pimm由於目祕波p2與先前脈波pl二者 皆有:GJ大態,旗號產生器再發出一致能信號M。 邏輯南脈波P3如圖示,在較慢線性電壓斜坡3丨有一比較 值\,但較快線性電壓斜坡35有一比較值〇時,P3終止。故 P 3係在其到達其較佳轉移區之前即終止。因此,邏輯高監 ,塊11將其歸類為”不良脈波周”並給其狀態B。在接收自 監視塊11的狀態B結果時,旗號產生器丨9發出一不致信號
邏輯低監視塊15此時在觀察下個脈波p4,當脈波?4終止 時’較慢線性電壓斜坡41已上升至訐以之上並獲得一比較 值0 °由於較慢線性電壓41與較快線性電壓斜坡4 5在p 4終 止時二者並無比較值1,邏輯低監視塊丨5測定p4並未在其 杈佳轉移窗内終止,並給其一表示”不良脈波周”之B狀 怨。在接收自監視塊1 5的狀態B結果時,旗號產生器1 9發 出一不致能信號DIS。
邏輯高脈波P5如圖示,由線性電壓斜坡35與31測定轉移 於其較佳轉移區内。邏輯高監視塊丨丨因此將其歸類為”良 脈波周’’並給其一良狀態G。旗號產生器丨9接收此G狀態並 將其與前一脈波P4狀態比較。由於P4有一不良B狀態,旗 號產生器1 9無視目前良狀態的P 5脈波,發出一不致能信號 D IS於其輸出上。這是因為在目前較佳實施例中,旗號產 生器1 9在其收到兩個連續良c K L i η脈波之前,並不發出一
546928
致能信號。 如圖示,邏輯低脈波P6亦接 態G。同樣,這是因為P6轉移於佳輯鐘低監視塊15之良狀 前-脈波Ρ5狀態相比較。由於目前/矿狀癌、,並將其與 者皆有-G狀態,旗號產生⑽發 T與先前P5脈波二 L用:ί :Γί ?同’即接收自邏輯高監視塊11G狀 :用以在線性電壓斜坡35與31二者皆有—比較值】時轉 移。旗號產生器19比較?7與!>6,由於二 ,
旗號產生器1 9保持其致能信號龍於其輸出上。 〜 以可,式邏輯裝置FPGA或以其他習知技術方法實施。 邏輯南監視塊11包括一較快線性電壓斜坡產生器3 5及一 車乂 k線性電壓斜坡產生器3 1。自較慢線性電壓斜坡產生器 31之輸出電壓斜坡有一較自較快線性電壓斜坡產生器3 5輸 出為低的斜率。線性電壓斜坡產生器31與35二者直為主動 南裝置’並藉啟始其個別輸出電壓斜坡響應輸入信號 CLK1 η上之邏輯高脈波。線性電壓斜坡3丨之輸出係施加至 苐 差動放大器33之反相輸入。差動放大器33之非反相輪 入接收輸入參考電壓Vref。差動放大器33將保持一邏輯高 ,係圖4方塊圖的第一電路實施:圖6所有與圖“目似之 兀件即以相似之元件編號表其說明如上述。須知圖4 功能方塊圖有許多的施行例,圖6構造僅係目前較佳實施 例,並非在限制本發明。若有需要,例如監視塊丨丨内之線 性電壓斜坡可由-數位計數器表示,及圖4功能方塊圖係
\\312\2d-code\90-0l\89123952.ptd 第18頁 546928 五、發明說明(14) —--- 輸出,直至自較慢線性電壓斜坡31之輸出上升至計以之 上在σ亥點上,差動放大器3 3之輸出將切換至邏輯低。相 對的,較快線性電壓斜坡產生器19輸出係施加至第二差動 放大器37之非反相輸入,及Vref係施加至差動放大器打之 反相輸入。差動放大器37之輸出將保持邏輯低,直至自 快、㈣電壓斜坡35輸出上升至Vref之上。在該點上,差動 放大器37之出將切換至邏輯高。如上述說明,較佳轉移區 之註解係由較慢線性電壓斜坡31輸出低於”以及較快線性 電壓斜坡輸出高於Vref的期間來表示。在此種情況下,第 二差動放大器33與第二差動放大器37二者同時皆有一邏輯 咼輸出。及AND閘39在兩差動放大器33與37皆有一邏輯高 輸出時發出一邏輯高,以表示所觀察脈波係在較佳轉移區 内。 。σ 邏輯低監視塊1 5的構造除小部分改變外,與監視塊丨丨者 相似。在邏輯低監視塊丨5的情況,一較慢線性電壓斜坡產 生器41與一較快線性電壓斜坡產生器45係主動低裝置並響 應輸入CLKin之邏輯低脈波。當cLKin切換至邏輯低脈波曰 時’較快與較線性電壓斜坡產生器41與45響應產生其個別 輸出電壓斜坡。較慢電壓斜坡產生器45的輪出慢係=較快 線性電壓斜坡產生器41的慢還要低。較電壓斜^產生器41 之輸出係施加至第三差動放大器43的反相輪入,及輸入參 考電壓Vref係施加至差動放大器43的非反相輸入。】動放 大器43將發出一邏輯高,直至較慢線性電壓斜坡41輸出上 升至Vref之上。在另一方面,較快線性電壓斜坡45^出係
546928 五、發明說明(15) 施加至第四差動放大器47之非反相輸入,及Vref係於 其反相輸入。差動放大器47因此將發出一邏輯低,| 口至 快線性電壓斜坡產生器41輸出上升至Vre f之上。1 7至車父 移窗係差動放大器43與47二者皆同時有一邏輯高轉 期間加以界定。 ^出吩的 AND閘39與49的合成輸出宜送至個別之記憶裝置13鱼 1 7 ’在目前較佳實施例中係作為記錄器使用。若; 無需與先前脈波比較,則記憶裝置13與17亦不需 、波 J =19接收自邏輯低記錄器記憶13及邏輯高、巧 的輸出鄕並比較目前脈波結果與先前脈波結果。旗號匕7 ,1】在響應CLKi η具有兩連續脈波轉移於其個別較佳轉生 區時,宜發出一致能信號。 轉移 旗號產生器1 9輸出宜施加至啟始電路21,該啟始 在開始期間將旗號產生器19輸出蓋掉,並以 : =取代。在本實施例中,輸出信號c ::气 = 邏輯低表示-不致_ι二: 閘53選擇性盍掉旗號產生器19的 或或信號CLK i η上一預定的脈波數’預疋時間篁 定何時蓋掉旗號產生器19的^數一時間控制電路51測 圖7提供施行圖4及6構造的 似的所有元件使用上述相似的電 電壓斜坡產生器31與35可同樣編f:。較快歷 定流源61與67,用以選擇性充=例如,各有一個別之 68。每一線性電壓斜坡產生器另1之電容裝置63與 σ輪出係取自連接其個別定流 第20頁 \\312\2d-code\90-01\89123952.ptd 546928 五、發明說明(16) 電谷哀置之個別接點。在接點6 6或6 8的輸出電壓斜破 =”其個別電流源61 /67強度及其個別電容裝置Μ / 電谷夏所測定。假設電容裝置63與69之電容量,節點Μ ^斜坡率可由改變個別定流源61與67之強度來調整。 盘r?=例中’定流源61與67之強度係由個別控制信號C1 ^ 工制。因此,可在節點66與68調整斜坡率之差,及, 、正控制線C1與C2來調整ff〇。如此提供另一種方便,即可: 過j變Vref或改C1與以來調整較佳轉移窗的大小。 一第一開關65可選擇性重置節點66上的電位。同樣,一 =二開關π可選擇性重置節點68之電位。由於線性電壓 ^ 31 =35係要響應CLKin之邏輯低脈波’開關65與66如圖 不係,應邏輯低輸入之主動低裝置。 邏輯高監視塊1丨之線性電壓斜坡41與45如圖示與邏輯低 =視塊15之線性電壓斜坡31與35具有實質相同構造。其基 本差異在線性電壓斜坡41與45係響應㈣電流控制作^ ,C4第二對’及開關85與91如圖示則響應CLKin之邏yu 兩’並允許監視塊u跟隨CLKin之正脈波。 。。記憶記錄器13與17如圖示係作由CLKin時脈觸發之D正反 =。如此在CLKin轉移時,可問鎖其個別Α〇閘輸甲36與49 的結果。AND閘39之輸出,在邏輯低CLKin脈波長度進入豆 較佳轉移區時,隨著時間自邏輯低變為邏輯高。若邏輯低 CLKln脈波長度持續通過其較佳轉移區,貝彳〇1)閘39將自邏 輯南再變至邏輯低。具有邏輯低之記錄器13在以1^11 觸發自邏輯低變為邏輯高脈波轉移時,讓記錄器i 3閃鎖 第21頁 89123952.ptd 546928 五、發明說明(17) AND閘3 9目前的狀態。同樣,邏輯高記錄器丨7在監視邏輯 咼CLKin脈波轉移至邏輯低時,時脈觸發於CLKini邏輯低 轉移,以便閂鎖於AND閘49的狀態。 因此’記憶記錄器1 3與1 7之一亦將有一目前CLK i η脈波 的狀態’另一個則有先前CLKin脈波的狀態。由於良狀態g 係由邏輯高表示,及不良狀態B係由邏輯低表示,當記憶 記錄器1 3與1 7二者在其個別輸出上都有一邏輯高時,即表 不在一先前良狀態之CLKin脈波之後跟著一目前良狀態之 CLKin脈波。旗號產生器19係以一ANI)閘73表示,僅在記憶 s己錄器13與17二者皆有邏輯高輸出時,發出一邏輯高致能 信號EN ’否則,則發出一邏輯低不致能信號!)丨s。 立件編號之明 11 邏 輯 向 監 視 方 塊 13、17 記 憶 記 錄 器 15 監 視 方 塊 19 時 脈 旗 號 產 生 器 21 啟 始 電 路 31 線 性 電 壓 斜 坡 33 差 動 放 大 器 35 線 性 電 壓 斜 坡 37 第 二 差 動 放 大 器 39 AND閘 43 第 _ 1 1· 差 動 放 大 器 41、45 線 性 電 壓 斜 坡
89123952.ptd 第22頁 546928 五、發明說明(18) 49 、 53 、 73 AND 閘 61 '67 定流源 66 、 68 節點 65 第一開關 71 第二開關 _
89123952.ptd 第23頁 546928 圖式簡單說明 圖1係數位信號脈寬變化說明。 圖2及3係兩線性電壓斜坡之間之關係。 圖4係本發明功能方塊圖。 圖5係舉例之電壓對時間圖形,說明本發明如何識別當 脈波信號轉移落在較佳轉移窗内時。 圖6係本發明更詳細之脈波偵測電路功能方塊圖。 圖7係本發明電路貫施例。 _
89123952.ptd 第24頁
Claims (1)
- 546928 六、申請專利範圍 '—1^ 2 ·如申請專利範圍第1項之脈波監視電路,其中哕一 線性電壓斜坡有一斜率大於該第一線性電壓斜坡。/、一 3 ·如申請專利範圍第1項之脈波監視電路,其中誃炱 電壓與時間量測成正比,該第二線性電壓斜坡斑哕一 性電壓斜坡之間的電壓差與該第一邏輯狀態脈波^脈 留成正比,該預預時間範圍係由該第一偵測信斑 偵測信號重合之期間界定。 # 一 4 ·如申請專利範圍第1項之脈波監視電路,其中該第一脈波偵測裝置另包括一第一記憶裝置,用以儲存該第一控 制裝置之輸出。 5.如申請專利範圍第4項之脈波監視電路,其中該第一 記憶裝置響應該第一邏輯狀態脈波之去除,儲存該第/控 制裝置之輸出。 6.如申請專利範圍第丨項之脈波監視電路,另具有/第 一脈波偵測裝置,可有效測定該第二邏輯狀態脈波之脈波 長度何時在一第二時間範圍内。7·如申α請專利範圍第6項之脈波監視電路,另具有〆旗 號產生裔耦合至該第一脈波偵測裝置及至該第二脉波偵刺 裝置,響應連續第一與第二邏輯狀態由其個別第_與第/ 脈波偵測裝置測定係在其個別預定時間範圍内時,該旗號 產生器可有效發出一致能旗號信號。 8·如申請專利範圍第7項之脈波監視電路,其中該致能 旗號信號之發出係與該邏輯輸入節點之邏輯狀態變化同 步 〇546928 六、申請專利範圍 一第一電壓斜坡產生器,耦合至該 在接收該第一邏輯狀態脈波時,產生1 §號輸入節點, 坡; 弟一線性電壓斜 一第二電壓斜坡產生器,耦合至該 在接收該第一邏輯狀態脈波時,產生一 g號輸入節點, 坡; 弟一線性電壓斜 一第一電壓位準偵測裝置,具有一第一 該參考電壓輸入節點及具有一第二輸入點耦合至 第一線性電壓斜坡,該第一電壓位準侦滴J搞=收該 一電位低於該參考電壓之該第一線 =:應具有 -第-偵測信號; U斜坡,有效發出 ,:ίί位準偵測裝置’具有-第-輪入節點柄合至 第點及具有一第二輸入節點經搞合接收該 —、、、電i斜坡,忒第一電壓位準偵測裝置,響應具有 二:位高於該參考電壓之該第一線性電壓斜坡,有效發出 弟二偵測信號; %解碼裝置,耦合至該第一與第二電壓位準偵測裝 ,二應該第一偵測信號與該第二偵測信號重合,有效發 ® 一苐一良狀態信號; 该第二脈波偵測裝置包括: 在:ί三電壓斜坡產生器’輕合至該邏輯信號輸入節點, 斜坡亥第二邏輯狀態脈波時,用以產生一第三線性電壓546928 六、申請專利範圍 及第四電壓位準偵測裝置係差動放大 一、第二、第 器。 26·如申請專利範圍第22項之 一與第—雷厭士袁a 、 Γ/皮瓜視電路,其中該第 罘一電壓斜坡產生器係在產 八甲a弟 斜坡之前重置。 生4弟一與弟二線性電壓 /--7 "J11 a f 22 ^ ^ ^ ^ t ^, ^. 第圯憶裝置,用以儲存該第吟另具有一 -第二記憶裝置,用以儲存解馬裝置之輪出,及具有 2^· - t ^ ,i r, . .27 ^:^ " ^ A ° 脈ί之如去申除,儲存該第二解碼^::遠弟二邏輯狀態 同步。 、即”、、占上之邏輯狀態變化 30.如申請專利範圍第2?項之 -與第二記憶裝置係數位記錄$波-視電路’其中該第 -1第如-申二專圍第28項之脈波監視電路,…第 一與弟一圯憶裝置之儲存銓 ^ r ^ $ q9如由& s立丨— 輸出係耦合至該旗號產生5|。 32.如申凊專利範圍第31 座生器 啟始設立計㈣,㈣合接㈣旗另具有一 器輸出之-至-移…:號f該旗號產生 該邏輯信號輸入節點邏輯=1 °亥啟始°又^ °十時器可響應 即2邏輯狀態脈波之啟始流線,將該邏輯89123952.ptd 第32頁 546928信號輸入節點一預 能信號至該致能輸 有致轉移該不致 心數量邏輯狀態脈波 出節點。 33. 如申請專利範圍第32項之脈波 邏輯信號輪入節點,於一預定時間量益見電路’另響應該 況,有效轉移該不致能信號至該致能^輯狀態變化的情 34. —種脈波監視電路,用以測定第一 時落在一第一預定時間窗之内,及一邏輯狀態脈波何 時落在一第二預定時間窗之内,包含—邏輯狀態脈波何 一第一脈波偵測裝置,用以監視該 波’及-第二脈波偵測裝置,用 J輯狀態;” 波; 化邊第二邏輯狀悲脈 _ 一邏輯信號輸入節點 脈波與第二邏輯狀態脈 一參考電輸入節點, 該第一脈波偵測裝置 ,用以接收變化於該第—邏輯狀態 波之間的邏輯信號; 用以接收一參考電壓, 包括: 一第一電壓斜坡產生器 響應該第一邏輯狀態脈波 轉合至該邏輯信號輸入節點及 一第二電壓斜坡產生器 響應該第一邏輯狀態脈波 一第一電壓位準偵測裝置 該參考電壓輸入節點及具有 壓斜坡產生器,該第一電壓 位低於該參考電壓之該第一 第一偵測信號; 輕合至該邏輯信號輸入節點及 ’具有一第一輪入節點耦合至 一第二輸入節點耦合該第一電 位準偵測裝置,響應具有一電 電壓斜坡產生器,有效發出一546928 - _ 六、申請專利範圍 一第二電壓位準偵測裝置,且 該參考電壓輸入節點及具;有第斤輸入即點耦合至 壓斜坡產生器,該第二電J ;*苐二輸入卽點耦合該第二電 位高於該參考電麼之该第&立準摘測裝置,響應具有-電 第二偵測信號; μ第—電屬斜坡產生器,有效發出— 一第一解碼裝置,為人Ε 置,測定何時該第一伯;r丨,一#第二電塵&準铺測裝 該第二脈波偵測L::琥與該第二谓測信號重合; 一弟二電遷斜坡產生考 響應該輸a節點之該第^合至該邏輯信號輪入節點及 ^ 《弟—邏輯狀態脈波; 變:哕坡產生器’耦合至該邏輯信號輸入節點, 曰應4輸入即點之該第二邏輯狀態脈波; 位準侦測裝置,具有一第一輸入節點輕合至 二 以ς,電壓輸入郎點及具有一第二輸入節點經耦合至該 電壓斜坡產生器,該第^電壓位準 ^ 雷仿柄私兮吞i通弟一电I位旱偵測裝置,響應具有 電位低於戎參考電壓,有效發出 一第四電壓位準伯、日,壯堪 目士 咏 丨只叫1口就, 續夂者f H ΐ測裝置有一第一輸入節點耦合至 1考電壓輸入節點及具有一第二 J - 該第四電壓位準偵測裝置,響應具有 電位问於δ亥參考電壓,有效發出一第四 一第二解碼裝置,人泫二 、 口说, 置,用以、、則定仃R主耦a至忒第二與苐四壓電位準偵測裝 合,:T測-何時該第三積測信號與該第四偵測信號重 -旗號產生器,耦合至該第一與第二解碼裝置,該旗號 第34頁 89123952.ptd
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/444,001 US6597749B1 (en) | 1999-11-19 | 1999-11-19 | Digital frequency monitoring |
Publications (1)
Publication Number | Publication Date |
---|---|
TW546928B true TW546928B (en) | 2003-08-11 |
Family
ID=23763076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089123952A TW546928B (en) | 1999-11-19 | 2000-11-13 | Pulse monitoring circuit |
Country Status (11)
Country | Link |
---|---|
US (1) | US6597749B1 (zh) |
EP (1) | EP1236277B1 (zh) |
JP (1) | JP4744758B2 (zh) |
KR (1) | KR20020061618A (zh) |
CN (1) | CN1165110C (zh) |
CA (1) | CA2388662A1 (zh) |
DE (1) | DE60004096T2 (zh) |
HK (1) | HK1049928B (zh) |
NO (1) | NO20022345D0 (zh) |
TW (1) | TW546928B (zh) |
WO (1) | WO2001037427A1 (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7103086B2 (en) * | 2000-09-29 | 2006-09-05 | Maxstream, Inc. | Frequency hopping data radio |
US7151367B2 (en) * | 2004-03-31 | 2006-12-19 | Teradyne, Inc. | Method of measuring duty cycle |
KR100624002B1 (ko) * | 2004-05-20 | 2006-09-19 | 주식회사 키스컴 | 직류성분의 하이-로우 구분점 추적 기능을 갖춘 펄스 검출기 |
FR2911458A1 (fr) * | 2007-01-11 | 2008-07-18 | Valeo Electronique Sys Liaison | Procede et dispositif de traitement d'un signal electrique binaire, module de reception de donnees |
US7821302B2 (en) * | 2007-05-24 | 2010-10-26 | Atmel Rousset S.A.S. | Frequency monitor |
US8352651B2 (en) * | 2007-06-12 | 2013-01-08 | Siemens Aktiengesellschaft | Devices, systems, and methods regarding programmable logic controller communications |
US7965151B2 (en) | 2009-06-02 | 2011-06-21 | Power Integrations, Inc. | Pulse width modulator with two-way integrator |
CN101582732B (zh) * | 2009-06-10 | 2012-07-04 | 中兴通讯股份有限公司 | 一种时钟检测的方法及装置 |
KR102661933B1 (ko) * | 2019-06-12 | 2024-04-29 | 삼성전자주식회사 | 클락 모니터링 회로, 및 이를 포함하는 집적 회로 및 이를 포함하는 반도체 장치 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3735271A (en) | 1971-10-22 | 1973-05-22 | Us Navy | Pulse width coded signal detector |
US4024414A (en) | 1973-10-31 | 1977-05-17 | Bertram Frederick McCarthy | Electrical circuit means for detecting the frequency of input signals |
US3906247A (en) | 1974-01-16 | 1975-09-16 | Gte Automatic Electric Lab Inc | Programmable proportional clock edge delay circuit |
JPS597244B2 (ja) * | 1975-02-18 | 1984-02-17 | 三菱電機株式会社 | ウインドガタコンパレ−タ |
US4223270A (en) | 1978-07-20 | 1980-09-16 | General Dynamics Corporation Pomona Division | Multiplexed CCD pulse width discriminator |
JPS595737A (ja) | 1982-07-01 | 1984-01-12 | Fujitsu Ltd | パルス幅検出回路 |
GB2136608B (en) | 1983-03-09 | 1986-01-22 | Emi Ltd | Timing circuits |
JP2545769B2 (ja) * | 1983-12-23 | 1996-10-23 | 富士通株式会社 | パルス幅識別回路 |
JPH0743887B2 (ja) | 1987-12-29 | 1995-05-15 | 松下電器産業株式会社 | 信号判別装置 |
JPH0260227A (ja) * | 1988-08-25 | 1990-02-28 | Fujitsu Ten Ltd | 信号入力装置 |
JPH02220513A (ja) * | 1989-02-21 | 1990-09-03 | Fujitsu Ltd | 発振停止検出回路 |
US4959557A (en) | 1989-05-18 | 1990-09-25 | Compaq Computer Corporation | Negative feedback circuit to control the duty cycle of a logic system clock |
US5124597A (en) | 1991-04-01 | 1992-06-23 | Tektronix, Inc. | Timer circuit including an analog ramp generator and a CMOS counter |
US5283515A (en) | 1992-05-29 | 1994-02-01 | Analog Devices, Inc. | Automatic calibration system for a ramp voltage generator |
JPH06104708A (ja) * | 1992-09-21 | 1994-04-15 | Advantest Corp | ジッタ発生装置 |
JP2926202B2 (ja) | 1992-09-24 | 1999-07-28 | ユニデン株式会社 | レーザー光受信装置 |
JPH08221150A (ja) * | 1995-02-17 | 1996-08-30 | Matsushita Electric Ind Co Ltd | クロック異常検出装置 |
US5847833A (en) | 1995-04-26 | 1998-12-08 | Sony Corporation | Distance measuring method and distance measuring apparatus |
US5923191A (en) | 1997-05-08 | 1999-07-13 | Vlsi Technology, Inc. | Device and a method for monitoring a system clock signal |
JP3487144B2 (ja) * | 1997-09-18 | 2004-01-13 | 株式会社豊田自動織機 | 誤動作防止機能を有するパルス信号生成装置 |
-
1999
- 1999-11-19 US US09/444,001 patent/US6597749B1/en not_active Expired - Lifetime
-
2000
- 2000-10-17 KR KR1020027006340A patent/KR20020061618A/ko not_active Application Discontinuation
- 2000-10-17 JP JP2001537870A patent/JP4744758B2/ja not_active Expired - Fee Related
- 2000-10-17 WO PCT/US2000/041227 patent/WO2001037427A1/en active IP Right Grant
- 2000-10-17 CA CA002388662A patent/CA2388662A1/en not_active Abandoned
- 2000-10-17 EP EP00984532A patent/EP1236277B1/en not_active Expired - Lifetime
- 2000-10-17 DE DE60004096T patent/DE60004096T2/de not_active Expired - Lifetime
- 2000-10-17 CN CNB008159165A patent/CN1165110C/zh not_active Expired - Fee Related
- 2000-11-13 TW TW089123952A patent/TW546928B/zh not_active IP Right Cessation
-
2002
- 2002-05-16 NO NO20022345A patent/NO20022345D0/no not_active Application Discontinuation
-
2003
- 2003-03-14 HK HK03101889.9A patent/HK1049928B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
HK1049928A1 (en) | 2003-05-30 |
KR20020061618A (ko) | 2002-07-24 |
NO20022345L (no) | 2002-05-16 |
CN1165110C (zh) | 2004-09-01 |
DE60004096T2 (de) | 2004-04-22 |
EP1236277A1 (en) | 2002-09-04 |
JP2003514317A (ja) | 2003-04-15 |
DE60004096D1 (de) | 2003-08-28 |
WO2001037427A1 (en) | 2001-05-25 |
HK1049928B (zh) | 2005-02-04 |
CA2388662A1 (en) | 2001-05-25 |
EP1236277B1 (en) | 2003-07-23 |
CN1391726A (zh) | 2003-01-15 |
JP4744758B2 (ja) | 2011-08-10 |
US6597749B1 (en) | 2003-07-22 |
NO20022345D0 (no) | 2002-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW546928B (en) | Pulse monitoring circuit | |
TWI236677B (en) | Integrated charge sensing scheme for resistive memories | |
US7663392B2 (en) | Synchronous semiconductor device, and inspection system and method for the same | |
US9577611B2 (en) | Controlling clock input buffers | |
CN109374139B (zh) | 一种单光子飞行时间检测电路及测量方法 | |
TWI342403B (en) | Jitter measuring system and method | |
JPH04119600A (ja) | テストモード機能内蔵ダイナミックランダムアクセスメモリ装置 | |
KR20150127928A (ko) | 카운터, 그 카운터를 포함하는 아날로그/디지털 컨버터 및 그 아날로그/디지털 컨버터를 포함하는 이미지 센싱 장치 | |
TW201123195A (en) | Method for verifying resistive random-access memory and verifying device thereof | |
JP2015115087A (ja) | データ処理用の方法、機器、および装置 | |
US7659749B2 (en) | Pulsed dynamic logic environment metric measurement circuit | |
TWI233261B (en) | Short pulse rejection circuit | |
TWI767320B (zh) | 確定電子系統的電線中的缺陷的特徵的方法和裝置 | |
CN115347888A (zh) | 一种ots选通器件硅等效电路 | |
TWI538407B (zh) | 脈波寬度調節裝置 | |
TWI820783B (zh) | 時脈信號的頻率偵測裝置及其偵測方法 | |
JP5631600B2 (ja) | 半導体装置及びパルス幅検出方法 | |
KR101027686B1 (ko) | 반도체 메모리 장치 | |
TW200813446A (en) | Pulse generator, frequency detector utilizing the pulse generator, and methods thereof | |
JP3572226B2 (ja) | ダイナミック・バス用プレチャージャ装置および方法 | |
CN117471165A (zh) | 时钟信号的频率检测装置及其检测方法 | |
TWI634480B (zh) | 隨機數產生系統及其隨機數產生方法 | |
TW201805938A (zh) | 用於半導體記憶體的控制裝置 | |
TW202343197A (zh) | 供電電壓檢測器、供電電壓檢測裝置、系統和介質 | |
TW201251333A (en) | Clock recovery circuit and frequency detection module thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |