TW202343197A - 供電電壓檢測器、供電電壓檢測裝置、系統和介質 - Google Patents

Abstract

提供供電電壓檢測裝置、系統、檢測器和檢測方法。該裝置連接到積體電路電源網路上，包括：供電電壓檢測器，包括：N個緩衝器，其中第一緩衝器的輸入端連接到時脈訊號，其他緩衝器的輸出端和緊挨的緩衝器的輸入端互相連接；N條閂鎖器鏈，每條包括M個閂鎖器，每個閂鎖器的時脈輸入端連接到時脈訊號，每條閂鎖器鏈的第一閂鎖器的D端連接到對應的緩衝器的輸出端，其他閂鎖器的Q和緊挨的閂鎖器的D端互相連接，M、N是正整數，每個閂鎖器的D端連接到積體電路電源網路中要檢測供電電壓的區域，每個閂鎖器的接地端連接到地；和電壓調節模組，連接到每個閂鎖器的Q端，被配置為檢測每個閂鎖器的資料輸出來確定供電電壓的大小。

Description

供電電壓檢測器、供電電壓檢測裝置、系統和介質

本發明是有關於積體電路領域，且特別是有關於一種供電電壓檢測器、供電電壓檢測裝置、系統和電腦可讀介質。

對於積體電路而言，其運行需要外部電壓源透過電壓接腳供電，外部電壓源經過積體電路內部的電源網路連接到不同的閂鎖器電路。對於55nm及以下工藝的積體電路，往往集成著數以億計的閂鎖器電路，當積體電路一個區域內大量的閂鎖器電路同時翻轉運行時或者運行頻率升高，即該區域的負載增大，該區域的供電電壓就可能發生下降，低於預期。此外，當積體電路受到電源雜訊干擾的時候，其供電電壓也會發生波動。

電壓下垂是用於指當電源驅動負載時電壓從期望電壓電位的下降的術語。在積體電路中，當負載突然非常迅速地增加時，輸出電壓可能下跌。例如，可能發生瞬態負載狀況，導致電壓下垂。如果電壓下垂的幅度過大，則導致電路故障。

因此有必要對積體電路內部的供電電壓進行即時檢測，當電壓低於預期時及時發出預警訊號，提醒電壓調節模組對電壓進行調節。當然，也存在對電壓高於預期時需要調節電壓的需要。

根據本公開的一個或多個實施例，提供一種供電電壓檢測裝置，連接到積體電路電源網路上，包括：供電電壓檢測器，包括緩衝器串，包括N個緩衝器，其中第一個緩衝器的輸入端連接到時脈訊號，第一個緩衝器的輸出端連接到第二個緩衝器的輸入端，第n個緩衝器的輸出端連接到第n+1個緩衝器的輸入端，N、n是正整數，n大於1且小於N；N條閂鎖器鏈，每條閂鎖器鏈包括M個閂鎖器，每個閂鎖器的時脈輸入端連接到時脈訊號，每條閂鎖器鏈的第一個閂鎖器的資料輸入端連接到N個緩衝器中對應的一個緩衝器的輸出端，第一個閂鎖器的資料輸出端連接到第二個閂鎖器的資料輸入端，第m個閂鎖器的資料輸出端連接到第m+1個閂鎖器的資料輸入端，M、m是正整數，m大於1且小於M，每個閂鎖器的資料輸入端連接到積體電路電源網路中要檢測供電電壓的區域，每個閂鎖器的接地端連接到地；和電壓調節模組，連接到每條閂鎖器鏈的每個閂鎖器的資料輸出端，被配置為檢測每個閂鎖器的資料輸出來確定積體電路電源網路中要檢測供電電壓的區域的供電電壓的大小。

根據本公開的一個或多個實施例，提供一種供電電壓檢測系統，包括：在積體電路電源網路的多個區域上連接的多個根據本公開的實施例的供電電壓檢測裝置。

根據本公開的一個或多個實施例，提供一種供電電壓檢測器，包括緩衝器串，包括N個緩衝器，其中第一個緩衝器的輸入端連接到時脈訊號，第一個緩衝器的輸出端連接到第二個緩衝器的輸入端，第n個緩衝器的輸出端連接到第n+1個緩衝器的輸入端，N、n是正整數，n大於1且小於N；N條閂鎖器鏈，每條閂鎖器鏈包括M個閂鎖器，每個閂鎖器的時脈輸入端連接到時脈訊號，每條閂鎖器鏈的第一個閂鎖器的資料輸入端連接到N個緩衝器中對應的一個緩衝器的輸出端，第一個閂鎖器的資料輸出端連接到第二個閂鎖器的資料輸入端，第m個閂鎖器的資料輸出端連接到第m+1個閂鎖器的資料輸入端，M、m是正整數，m大於1且小於M，每個閂鎖器的資料輸入端連接到積體電路電源網路中要檢測供電電壓的區域，每個閂鎖器的接地端連接到地。

根據本公開的一個或多個實施例，提供一種供電電壓檢測方法，包括：提供供電電壓檢測器，包括緩衝器串，包括N個緩衝器，其中第一個緩衝器的輸入端連接到時脈訊號，第一個緩衝器的輸出端連接到第二個緩衝器的輸入端，第n個緩衝器的輸出端連接到第n+1個緩衝器的輸入端，N、n是正整數，n大於1且小於N；N條閂鎖器鏈，每條閂鎖器鏈包括M個閂鎖器，每個閂鎖器的時脈輸入端連接到時脈訊號，每條閂鎖器鏈的第一個閂鎖器的資料輸入端連接到N個緩衝器中對應的一個緩衝器的輸出端，第一個閂鎖器的資料輸出端連接到第二個閂鎖器的資料輸入端，第m個閂鎖器的資料輸出端連接到第m+1個閂鎖器的資料輸入端，M、m是正整數，m大於1且小於M，每個閂鎖器的資料輸入端連接到積體電路電源網路中要檢測供電電壓的區域，每個閂鎖器的接地端連接到地；和檢測每個閂鎖器的資料輸出來確定積體電路電源網路中要檢測供電電壓的區域的供電電壓的大小。

根據本公開的一個或多個實施例，提供一種電腦可讀介質，其上存儲有電腦程式，其中，所述程式被處理器執行時實現本公開的供電電壓檢測方法。

本申請的技術方案相比于現有技術的優點包括但不限於：1. 相比於使用數模轉化電路、電阻電容等方式，本結構使用純數位結構，利用標準單元庫中的器件即可實現，可直接進行綜合，對積體電路設計流程非常友好；2. 本結構具有較高的回應頻率，可以每個時脈週期都輸出一個電壓檢測結果；3. 本結構具有較高的檢測精度，在1.5GHz的工作頻率下，可以實現約6mV的電壓變化檢測精度；4. 本結構可以適應不同的工作頻率，無需使用額外的時延調節電路；5. 本結構只需極小的面積開銷，對原積體電路設計影響很小；6. 本結構中所有的閂鎖器電路和附近其他的閂鎖器電路都接入同一個電源網路，無需特別接入理想電源，易於在積體電路後端集成。

現在將詳細參照本公開的具體實施例，在附圖中例示了本公開的例子。儘管將結合具體實施例描述本公開，但將理解，不是想要將本公開限於描述的實施例。相反，想要覆蓋由所附申請專利範圍限定的在本公開的精神和範圍內包括的變更、修改和等價物。應注意，這裡描述的方法步驟都可以由任何功能塊或功能佈置來實現，且任何功能塊或功能佈置可被實現為物理實體或邏輯實體、或者兩者的組合。

圖1示出了根據本公開的實施例的供電電壓檢測系統的方塊圖。該供電電壓檢測系統包括在積體電路晶片100的電源網路的多個區域上連接的供電電壓檢測裝置101、102、……、X。

多個區域上連接的供電電壓檢測裝置101、102、……、X可以分佈在積體電路晶片100內部的電源網路的不同區域，可以即時檢測各個區域的電壓波動。這些區域可以包括智慧財產權核（IP核）11、12和定制化電路13中的不同區域等。通常來說，如果IP核比較大，那麼經常工作的區域更容易受到電源雜訊的干擾，可以在這種區域上接入供電電壓檢測裝置。或者供電電壓檢測裝置分佈的區域可以透過事先模擬來得到，透過模擬，瞭解哪些區域的工作負載較高，可能存在較大的電壓下降，則在這些區域的上接入供電電壓檢測裝置。

圖2示出了根據本公開的實施例的供電電壓檢測裝置200的方塊圖。

供電電壓檢測裝置200連接到積體電路電源網路23上，包括：供電電壓檢測器21和電壓調節模組22。

供電電壓檢測器21包括緩衝器串201，包括N個緩衝器，其中第一個緩衝器的輸入端連接到時脈訊號，第一個緩衝器的輸出端連接到第二個緩衝器的輸入端，第n個緩衝器的輸出端連接到第n+1個緩衝器的輸入端，N、n是正整數，n大於1且小於N；N條閂鎖器鏈202，每條閂鎖器鏈包括M個閂鎖器，每個閂鎖器的時脈輸入端連接到時脈訊號，每條閂鎖器鏈的第一個閂鎖器的資料輸入端連接到N個緩衝器中對應的一個緩衝器的輸出端，第一個閂鎖器的資料輸出端連接到第二個閂鎖器的資料輸入端，第m個閂鎖器的資料輸出端連接到第m+1個閂鎖器的資料輸入端，M、m是正整數，m大於1且小於M，每個閂鎖器的資料輸入端連接到積體電路電源網路23中要檢測供電電壓的區域，每個閂鎖器的接地端連接到地。

電壓調節模組22連接到每條閂鎖器鏈的每個閂鎖器的資料輸出端，被配置為檢測每個閂鎖器的資料輸出來確定積體電路電源網路23中要檢測供電電壓的區域的供電電壓的大小。

供電電壓檢測器21的結構主要採用閂鎖器這種數位電路器件實現對積體電路供電電壓的間接測量。閂鎖器是一種對電位敏感的存儲單元電路，當閂鎖器被觸發電位致能的時候，輸出會隨著輸入發生變化，當致能訊號結束後，閂鎖器會存儲致能時的訊號，直到下一次致能。閂鎖器的資料輸入端（D端）到資料輸出端（Q端）的時延也會受到供電電壓的影響。

圖3示出了根據本公開的實施例的供電電壓檢測器21的結構的示意圖。

如圖3所示，供電電壓檢測器21包括緩衝器串201，包括N個緩衝器。供電電壓檢測器21還包括N條閂鎖器鏈202。

在N個緩衝器中，第一個緩衝器的輸入端連接到時脈訊號。第一個緩衝器的輸出端連接到第二個緩衝器的輸入端。第一個緩衝器的輸出端同時也連接到第一個閂鎖器鏈中的第一個閂鎖器的資料輸入端（D端）。在此，第一個閂鎖器的資料輸入端之前的第一個緩衝器，可以將時脈訊號延時一個緩衝器的時延時間，再輸入到第一個閂鎖器的資料輸入端作為資料輸入訊號，這是為了將第一個閂鎖器的資料輸入訊號和時脈致能訊號的上升沿錯開，避免因為不滿足建立時間而產生亞穩態。

第2個緩衝器的輸出端連接到第3個緩衝器的輸入端，以此類推，第n個緩衝器的輸出端連接到第n+1個緩衝器的輸入端，N、n是正整數，n大於1且小於N。第N個緩衝器的輸入端連接到第N條閂鎖器鏈中的第一個閂鎖器的資料輸入端（D端）。

在N條閂鎖器鏈202中，每條閂鎖器鏈包括M個閂鎖器，每個閂鎖器的時脈輸入端（CLK端）連接到時脈訊號，每條閂鎖器鏈的第一個閂鎖器的資料輸入端（D端）連接到N個緩衝器中對應的一個緩衝器的輸出端，第一個閂鎖器的資料輸出端（Q端）連接到第二個閂鎖器的資料輸入端（D端），第m個閂鎖器的資料輸出端（Q端）連接到第m+1個閂鎖器的資料輸入端（D端），M、m是正整數，m大於1且小於M，每個閂鎖器的資料輸入端連接到積體電路電源網路23中要檢測供電電壓的區域，每個閂鎖器的接地端（GND）連接到地。

也就是說，在一條閂鎖器鏈中，所有閂鎖器的時脈輸入端都接入時脈訊號，同樣的時脈訊號經過一個緩衝器再接入第一個閂鎖器（在此，第一個閂鎖器是與緩衝器最近的那個閂鎖器）的資料輸入端，第一個閂鎖器的資料輸出端和第二個閂鎖器的資料輸入端連接，第二個閂鎖器的資料輸出端和第三個閂鎖器的資料輸入端連接，以此類推，第m-1個閂鎖器的資料輸出端和第m個閂鎖器的資料輸入端連接，第m個閂鎖器的資料輸出端和第m+1個閂鎖器的資料輸入端連接……。每個閂鎖器的資料輸出端都與電壓調節模組相連接。

在一個實施例中，N是對單個閂鎖器的時延除以單個緩衝器的時延的結果的上取整。N的取值是考慮在一個閂鎖器的時延之內時脈訊號大概能夠經過多少個緩衝器。在一個實施例中，M大於或等於時脈訊號的週期除以單個閂鎖器的時延的結果的1倍以上 。在一個更優的實施例中，M大於或等於時脈訊號的週期除以單個閂鎖器的時延的結果的1.5倍。M取值大一些，可以看出輸入訊號在閂鎖器鏈中的傳遞時延具體是在什麼範圍內。假設一個閂鎖器在正常電壓（或額定電壓）下的時延約為100ps，一個緩衝器在正常電壓（或額定電壓）下的時延約為30ps，則取N=4，M=10。

注意，每個閂鎖器的RSTB重定端可以接收重定訊號，使得閂鎖器復位。每個閂鎖器的QN端輸出與資料輸出端Q輸出的訊號相反的訊號，可以懸空。

觀察發現，電壓的高低會影響閂鎖器的時延。在電壓低於正常電壓的情況下，閂鎖器的時延會變長，可能導致沒法工作。在電壓高於正常電壓的情況下，閂鎖器的時延會變短，功耗高。所以考慮利用在一個時脈週期內時脈訊號能傳播的閂鎖器鏈中的閂鎖器的多少來檢測電壓的大小，相比于正常電壓（或某種預定電壓）是電壓下降了還是電壓上升了。

在一個實施例中，電壓調節模組根據每個閂鎖器的資料輸出與參考電位的比較得到邏輯數值以得到每條閂鎖器鏈的邏輯數值串。

在一個實施例中，如果閂鎖器的資料輸出比參考電位高，則邏輯數值為第一值，如果閂鎖器的資料輸出比參考電位低，則邏輯數值為第二值。

圖4示出了根據本公開的實施例的時脈訊號和一條閂鎖器鏈上的各個閂鎖器的資料輸入端的輸入訊號的時序圖。

假如，這些閂鎖器均為高電位致能。當時脈訊號（clk）為高電位的時候，時脈訊號可以從閂鎖器的資料輸入端傳輸，依次經過第一個、第二個……第p個閂鎖器的資料輸入端，直到時脈訊號變為低電位，此時，前p個閂鎖器存儲和輸出的值是高電位，即高於或等於參考電位，為邏輯‘1’（第一值為1），而後（m-p）個閂鎖器存儲和輸出的值是低電位，即低於參考電位，為邏輯‘0’（第二值為0）。即前p個閂鎖器的資料輸出端輸出的電位高於或等於參考電位，而後（m-p）個閂鎖器的資料輸出端輸出的電位低於參考電位。該閂鎖器鏈的邏輯數值串為p個1和（m-p）個0的串。

當閂鎖器鏈的供電電壓發生波動時，閂鎖器的時延也會隨之波動，在電壓低於正常電壓的情況下，閂鎖器的時延會變長，在電壓高於正常電壓的情況下，閂鎖器的時延會變短。因此，對於同樣的時脈訊號，測量一次後存儲值為邏輯‘1’的閂鎖的器數目p也會變化。例如，當電壓為1.05V、高於1V時，閂鎖器的時延變短，在一個時脈週期內時脈訊號能傳播的閂鎖器越多，p為8；而當電壓為0.9V、低於1V時，閂鎖器的時延變長，在一個時脈週期內時脈訊號能傳播的閂鎖器越少，p為4。因此，本申請用一條閂鎖器鏈中的各個閂鎖器輸出的值組成的邏輯數值串中的第一值的數量、即p的變化能間接反映供電電壓的變化。

在一個實施例中，電壓調節模組根據N條閂鎖器鏈的邏輯數值串、和N條閂鎖器鏈的邏輯數值串的取值與供電電壓的大小的關係，確定積體電路電源網路中要檢測供電電壓的區域的供電電壓的大小。在一個實施例中，N條閂鎖器鏈的邏輯數值串的取值與供電電壓的大小的關係透過實驗測量得到。

也就是說，由於得知了閂鎖器鏈的供電電壓發生波動時，閂鎖器的時延也會隨之波動，會導致一條閂鎖器鏈中的各個閂鎖器輸出的值組成的邏輯數值串中的第一值的數量、即p的變化，因此可以實現透過一系列實驗來測量N條閂鎖器鏈中每條閂鎖器鏈中的p的取值與電壓大小之間的關係。例如用低電壓、0.9V、0.95V等分別輸入到閂鎖器鏈中，可以分別得到不同低電壓下的N條閂鎖器鏈中每條閂鎖器鏈中的p的取值。高電壓也同理。可以得出電壓大小與N條閂鎖器鏈中每條閂鎖器鏈中的p的取值之間的映射表。這樣，可以迅速地從N條閂鎖器鏈的邏輯數值串、和N條閂鎖器鏈的邏輯數值串的取值與供電電壓的大小的關係（例如，實現生成的映射表），確定積體電路電源網路中要檢測供電電壓的區域的供電電壓，或直接得出電壓下垂的幅度。

可替換地，在另一實施例中，電壓調節模組根據多條閂鎖器鏈的邏輯數值串、以及時脈訊號的高電位的時間長度，得到多條閂鎖器鏈中各自的閂鎖器的時延範圍；根據多條閂鎖器鏈中各自的閂鎖器的時延範圍，得到單個閂鎖器的實際時延範圍；根據單個閂鎖器的實際時延範圍與供電電壓的大小的關係，確定積體電路電源網路中要檢測供電電壓的區域的供電電壓的大小。

首先，根據多條閂鎖器鏈的邏輯數值串、以及時脈訊號的高電位的時間長度，得到多條閂鎖器鏈中各自的閂鎖器的時延範圍可以透過如下方式得到。

在第一實施例中，電壓調節模組被配置為透過如下步驟來根據多條閂鎖器鏈的邏輯數值串、以及時脈訊號的高電位的時間長度，得到多條閂鎖器鏈中各自的閂鎖器的時延範圍：確定預定的一條閂鎖器鏈中的邏輯數值串中的第一值的數量；確定預定的一條閂鎖器鏈與輸入的時脈訊號之間存在的緩衝器的數量；確定時脈訊號的高電位的時間長度為大於緩衝器的數量和單個緩衝器的時延的乘積與第一值的數量和單個閂鎖器的時延的乘積的和，且小於該閂鎖器鏈條之前的緩衝器的數量與單個緩衝器的時延的乘積和第一值的數量加1之後與單個閂鎖器的時延的乘積的和；計算得到單個閂鎖器的實際時延範圍。

具體地，由於單個閂鎖器的延遲相對較高，如果只使用單條閂鎖器鏈進行監測，則其電壓檢測精度會比較低，即當電壓變化幅度較大時，才能使得p的值發生變化。為了提高監測精度，本申請使用了N條閂鎖器鏈，所有的閂鎖器均使用同一個時脈訊號進行致能，因此所有的閂鎖器均具有相同的測試時間，即一個時脈週期。

另外，這一時脈訊號經過一個緩衝器輸入到第一條閂鎖器鏈的各閂鎖器的資料輸入端，這個緩衝器主要用來避免因為不滿足閂鎖器的建立時間而產生亞穩態；之後再經過第二個緩衝器輸入到第二條閂鎖器鏈的各閂鎖器的資料輸入端，經過第三個緩衝器輸入到第三條閂鎖器鏈的各閂鎖器的資料輸入端……經過第N個緩衝器輸入到第N條閂鎖器鏈的各閂鎖器的資料輸入端。這樣每條閂鎖器鏈的輸入訊號都依次後延一個緩衝器的時延。

由於電壓的高低會帶來閂鎖器的時延和緩衝器的時延的長短，下面論證時脈訊號的高電位的時間長度與閂鎖器的時延和緩衝器的時延之間的關係、以及採用N條閂鎖器鏈能帶來更高的檢測精度的原理。

假設在已知某個數值（例如0.95V）的電源電壓的情況下，已知相應地，一個閂鎖器的時延為100ps，一個緩衝器的時延為30ps，取N=4，M=10，時脈訊號在一個時脈週期內致能4條閂鎖器鏈一次後，4條閂鎖器鏈中所存的資料的邏輯值分別為1111110000，1111110000，1111100000，1111100000。那麼在一個時脈週期內，輸入訊號的實際傳遞時延（即，時脈訊號的高電位的時間長度）應滿足如下條件：

對於第一條閂鎖器鏈，輸入訊號的實際傳遞時延（即，時脈訊號的高電位的時間長度）在大於緩衝器的數量和單個緩衝器的時延的乘積與第一值的數量和單個閂鎖器的時延的乘積的和（即＞6*100+1*30=630ps），且小於該閂鎖器鏈條之前的緩衝器的數量與單個緩衝器的時延的乘積和第一值的數量加1之後與單個閂鎖器的時延的乘積的和；計算得到輸入訊號的傳遞時延（即＜7*100+1*30=730ps）、即630ps-730ps之間，對於第二條閂鎖器鏈，輸入訊號的傳遞時延（即，時脈訊號的高電位的時間長度）（即＞6*100+2*30=660ps且＜7*100+2*30=760ps）在660ps-760ps 之間，對於第三條閂鎖器鏈，輸入訊號的傳遞時延（即，時脈訊號的高電位的時間長度）（即＞5*100+3*30=590ps且＜6*100+3*30=690ps）在590ps-690ps之間，對於第四條閂鎖器鏈，輸入訊號的傳遞時延（即，時脈訊號的高電位的時間長度）（即＞5*100+4*30=620ps且＜6*100+4*30=720ps）在620ps-720ps之間，由於這四條閂鎖器連結入的是同一個輸入訊號，因此可以判斷輸入訊號的實際傳遞時延（即，時脈訊號的高電位的時間長度）受到對4條閂鎖器鏈計算得到的4個範圍的約束，即最終被約束在660ps-690ps之間。

因此，相比使用單條閂鎖器鏈（只能得到例如630ps-730ps之間），極大地提升了檢測輸入訊號的實際傳遞時延（即，時脈訊號的高電位的時間長度）的精度（能夠得到例如660ps-690ps之間）。

當然，上述例子只是為了說明單個閂鎖器的時延、單個緩衝器的時延與輸入訊號的實際傳遞時延（即，時脈訊號的高電位的時間長度）之間的關係。而本申請是為了得到單個閂鎖器的時延，從而得知電源電壓的大小。因此，在電源電壓大小未知、在此種電源電壓情況下的單個閂鎖器的時延和緩衝器的時延也未知的情況下，由於已知輸入的時脈訊號的高電位的時間長度，也可以透過與上述例子相同的公式和關係來推導並求出單個閂鎖器的時延的範圍。

具體地，在實際測試使用中，本申請採用固定的輸入訊號（時脈訊號），即已知輸入的時脈訊號的高電位的時間長度，透過確定該固定的輸入訊號能傳輸的路徑長短（對應於輸入的時脈訊號的高電位的時間長度），來確定單個閂鎖器的時延範圍。

例如，假設時脈訊號的高電位致能訊號長度（即高電位的時間長度）為500ps（例如週期為1000ps的占空比50%的時脈訊號），仍然從在正常電壓下的閂鎖器的時延和緩衝器的時延的關係來取N=4，M=10，假設當前供電電壓下單個緩衝器的時延為x，單個閂鎖器的時延為y（此時x、y由於供電電壓不一定是正常電壓因此是不確定的），在時脈訊號致能一次（持續一個高電位的時間長度）後，4條閂鎖器鏈中所存的資料分別為1111110000，1111110000，1111100000，1111100000。

則根據上述例子得到的關係，可以判斷，對於第一條閂鎖器鏈，x+5y＜500ps ＜x+6y；對於第二條閂鎖器鏈，2x+5y＜500ps ＜2x+6y；對於第三條閂鎖器鏈，3x+4y＜500ps ＜3x+5y；對於第四條閂鎖器鏈，4x+4y＜500ps ＜4x+5y。

根據上述4條閂鎖器鏈的範圍約束，經過變換得到：

其中∧為邏輯與函數。再變換得到：

可以求得：

其中x、y的取值範圍在二維坐標軸上表示如圖11A所示：求得，單個閂鎖器的時延y的範圍為75ps＜y＜100ps。

相比之下，第一條閂鎖器鏈的約束x+5y＜500ps ＜x+6y以及x＞0只能得到：

x、y的取值範圍在二維坐標軸上表示如圖11B所示：只能確定其中第一條閂鎖器鏈上的單個閂鎖器的時延y的範圍為0ps＜y＜100ps。

因此使用多條閂鎖器鏈進行測試，可明顯提升測試得到單個閂鎖器的時延的精度。

不同供電電壓下，閂鎖器的時延會發生變化。在一個實施例中，單個閂鎖器的實際時延範圍與供電電壓的大小的關係可以透過實驗測量得到。例如透過測試不同供電電壓下，N條閂鎖器鏈的輸出結果，從而計算出單個閂鎖器的實際時延範圍，使得測試人員可以建立一張查閱資料表，將單個閂鎖器的實際時延範圍與相應的供電電壓相映射。在實際使用的時候，根據N條閂鎖器鏈的輸出結果，計算出單個閂鎖器的實際時延範圍，根據查閱資料表反向推斷出目前的供電電壓，並使得電壓調節單元進行相應的調節。

在一個實施例中，電壓調節模組被配置為：根據確定的供電電壓的大小，在確定的供電電壓低於預定電壓時升高供電電壓以補償電壓下垂，或者在確定的供電電壓高於預定電壓時降低供電電壓以補償電壓上升。也就是說，在該實施例中，電壓調節模組可以不僅檢測是否存在電壓下垂，還可以根據判斷的電壓下垂的幅度，升高區域的電壓以補償電壓下垂。當然，電壓調節模組也可以根據推斷的供電電壓高於目標電壓，來降低該電壓以將該電壓維持在目標電壓。

注意，每個閂鎖器的RSTB重定端可以接收重定訊號，使得閂鎖器復位。

在一個實施例中，供電電壓檢測器中的N條閂鎖器鏈在時脈訊號的上升沿致能，且在時脈訊號的下降沿輸出資料。在輸出資料之後透過重定訊號使得每個閂鎖器復位。然後，在下一時脈訊號的上升沿致能，且在時脈訊號的下降沿輸出資料並重定，以此類推。本結構在時脈高電位的時候進行測試，在時脈低電位的時候輸出測試結果，並對所有閂鎖器進行復位，等待下一次測試。

如果為了提高回應速度，可以使用兩組閂鎖器鏈，分別在時脈高電位和低電位期間測量，然後在時脈低電位和高電位期間輸出測試結果，以達到每個時脈週期內輸出兩次測試結果。這樣就可以對持續時間很短的電壓下垂脈衝或電壓上升脈衝實現檢測。即，在一個替換實施例中，供電電壓檢測器中還包括與N條閂鎖器鏈具有相同結構的另外N條閂鎖器鏈和另外N個緩衝器，且在時脈訊號的上升沿致能N條閂鎖器鏈、且在時脈訊號的下降沿輸出資料。然後，在輸出資料之後透過重定訊號使得這N條閂鎖器鏈的閂鎖器復位。且在時脈訊號的下降沿致能另外N條閂鎖器鏈、且在時脈訊號的上升沿輸出資料。然後，在輸出資料之後透過重定訊號使得這另外N條閂鎖器鏈的閂鎖器復位。

本申請的技術方案相比于現有技術的優點包括但不限於：1. 相比於使用數模轉化電路、電阻電容等方式，本結構使用純數位結構，利用標準單元庫中的器件即可實現，可直接進行綜合，對積體電路設計流程非常友好；2. 本結構具有較高的回應頻率，可以每個時脈週期都輸出一個電壓檢測結果；3. 本結構具有較高的檢測精度，在1.5GHz的工作頻率下，可以實現約6mV的電壓變化檢測精度；4. 本結構可以適應不同的工作頻率，無需使用額外的時延調節電路；5. 本結構只需極小的面積開銷，對原積體電路設計影響很小；6. 本結構中所有的閂鎖器電路和附近其他的閂鎖器電路都接入同一個電源網路，無需特別接入理想電源，易於在積體電路後端集成。

圖5示出了根據本公開的實施例的一種供電電壓檢測方法500的流程圖。該方法500包括：步驟501，提供供電電壓檢測器，包括緩衝器串，包括N個緩衝器，其中第一個緩衝器的輸入端連接到時脈訊號，第一個緩衝器的輸出端連接到第二個緩衝器的輸入端，第n個緩衝器的輸出端連接到第n+1個緩衝器的輸入端，N、n是正整數，n大於1且小於N；N條閂鎖器鏈，每條閂鎖器鏈包括M個閂鎖器，每個閂鎖器的時脈輸入端連接到時脈訊號，每條閂鎖器鏈的第一個閂鎖器的資料輸入端連接到N個緩衝器中對應的一個緩衝器的輸出端，第一個閂鎖器的資料輸出端連接到第二個閂鎖器的資料輸入端，第m個閂鎖器的資料輸出端連接到第m+1個閂鎖器的資料輸入端，M、m是正整數，m大於1且小於M，每個閂鎖器的資料輸入端連接到積體電路電源網路中要檢測供電電壓的區域，每個閂鎖器的接地端連接到地；和步驟502，檢測每個閂鎖器的資料輸出來確定積體電路電源網路中要檢測供電電壓的區域的供電電壓的大小。

在此，第一個閂鎖器的資料輸入端之前的第一個緩衝器，可以將時脈訊號延時一個緩衝器的時延時間，再輸入到第一個閂鎖器的資料輸入端作為資料輸入訊號，這是為了將第一個閂鎖器的資料輸入訊號和時脈致能訊號的上升沿錯開，避免因為不滿足建立時間而產生亞穩態。

注意，每個閂鎖器的RSTB重定端可以接收重定訊號，使得閂鎖器復位。每個閂鎖器的QN端懸空。

如此，可以透過檢測每個閂鎖器的資料輸出來確定積體電路電源網路中要檢測供電電壓的區域的供電電壓的大小。相比於使用數模轉化電路、電阻電容等方式，本結構使用純數位結構，利用標準單元庫中的器件即可實現，可直接進行綜合，對積體電路設計流程非常友好，本結構具有較高的回應頻率，可以每個時脈週期都輸出一個電壓檢測結果；本結構具有較高的檢測精度，在1.5GHz的工作頻率下，可以實現約6mV的電壓變化檢測精度；本結構可以適應不同的工作頻率，無需使用額外的時延調節電路；本結構只需極小的面積開銷，對原積體電路設計影響很小。本結構中所有的閂鎖器電路和附近其他的閂鎖器電路都接入同一個電源網路，無需特別接入理想電源，易於在積體電路後端集成。

在一個實施例中，單個閂鎖器的實際時延範圍與供電電壓的大小的關係透過實驗測量得到，或者N條閂鎖器鏈的邏輯數值串的取值與供電電壓的大小的關係透過實驗測量得到。

在一個實施例中，N是對單個閂鎖器的時延除以單個緩衝器的時延的結果的上取整。

在一個實施例中，M大於或等於時脈訊號的週期除以單個閂鎖器的時延的結果的1倍以上。

在一個實施例中，M大於或等於時脈訊號的週期除以單個閂鎖器的時延的結果的1.5倍。

假設在已知某個數值的電源電壓的情況下，已知相應地，一個閂鎖器的時延為100ps，一個緩衝器的時延為30ps，取N=4，M=10。

圖6A示出了根據本公開的實施例的檢測每個閂鎖器的資料輸出來確定積體電路電源網路中要檢測供電電壓的區域的供電電壓的大小502的步驟的一個實施例。

在該實施例中，檢測每個閂鎖器的資料輸出來確定積體電路電源網路中要檢測供電電壓的區域的供電電壓的大小502的步驟包括：步驟5021，根據每個閂鎖器的資料輸出與參考電位的比較得到邏輯數值以得到每條閂鎖器鏈的邏輯數值串；步驟5022，根據N條閂鎖器鏈的邏輯數值串、和N條閂鎖器鏈的邏輯數值串的取值與供電電壓的大小的關係，確定積體電路電源網路中要檢測供電電壓的區域的供電電壓的大小。

在一個實施例中，如果閂鎖器的資料輸出比參考電位高，則邏輯數值為第一值，如果閂鎖器的資料輸出比參考電位低，則邏輯數值為第二值。例如，閂鎖器的資料輸出高於或等於參考電位，為邏輯‘1’（第一值為1），而閂鎖器的資料輸出低於參考電位，為邏輯‘0’（第二值為0）。

時脈訊號在一個時脈週期內致能4條閂鎖器鏈一次後，4條閂鎖器鏈中所存的資料的邏輯值分別為1111110000，1111110000，1111100000，1111100000。假如事先N條閂鎖器鏈的邏輯數值串的取值與供電電壓的大小的關係透過實驗測量得到，例如事先已經透過實驗測量得到了4條閂鎖器鏈中所存的資料的邏輯值分別為1111110000，1111110000，1111100000，1111100000時，供電電壓大小為0.95V。

如此，可以直接根據N條閂鎖器鏈的邏輯數值串1111110000，1111110000，1111100000，1111100000、和N條閂鎖器鏈的邏輯數值串的取值與供電電壓的大小的關係，確定積體電路電源網路中要檢測供電電壓的區域的供電電壓的大小為0.95V。該方案方便快捷。

圖6B示出了根據本公開的實施例的檢測每個閂鎖器的資料輸出來確定積體電路電源網路中要檢測供電電壓的區域的供電電壓的大小502的步驟的另一個實施例。

在該實施例中，檢測每個閂鎖器的資料輸出來確定積體電路電源網路中要檢測供電電壓的區域的供電電壓的大小502的步驟包括：步驟5021’，根據每個閂鎖器的資料輸出與參考電位的比較得到邏輯數值以得到每條閂鎖器鏈的邏輯數值串；步驟5022’，根據多條閂鎖器鏈的邏輯數值串、以及時脈訊號的高電位的時間長度，得到多條閂鎖器鏈中各自的閂鎖器的時延範圍；

步驟5023’，根據多條閂鎖器鏈中各自的閂鎖器的時延範圍，得到單個閂鎖器的實際時延範圍；步驟5024’，根據單個閂鎖器的實際時延範圍與供電電壓的大小的關係，確定積體電路電源網路中要檢測供電電壓的區域的供電電壓的大小。

圖7示出了根據本公開的實施例的、根據多條閂鎖器鏈的邏輯數值串、以及時脈訊號的高電位的時間長度、得到多條閂鎖器鏈中各自的閂鎖器的時延範圍5022’的步驟的具體步驟的流程圖。

根據多條閂鎖器鏈的邏輯數值串、以及時脈訊號的高電位的時間長度，得到多條閂鎖器鏈中各自的閂鎖器的時延範圍的步驟5022’包括：步驟50221’，確定預定的一條閂鎖器鏈中的邏輯數值串中的第一值的數量；步驟50222’，確定預定的一條閂鎖器鏈與輸入的時脈訊號之間存在的緩衝器的數量；步驟50223’，確定時脈訊號的高電位的時間長度為大於緩衝器的數量和單個緩衝器的時延的乘積與第一值的數量和單個閂鎖器的時延的乘積的和，且小於該閂鎖器鏈條之前的緩衝器的數量與單個緩衝器的時延的乘積和第一值的數量加1之後與單個閂鎖器的時延的乘積的和；步驟50224’，計算得到單個閂鎖器的實際時延範圍。

例如，假設時脈訊號的高電位致能訊號長度（即高電位的時間長度）為500ps。N=4，M=10，假設當前供電電壓下單個緩衝器的時延為x，單個閂鎖器的時延為y。在時脈訊號致能一次（持續一個高電位的時間長度）後，4條閂鎖器鏈中所存的資料分別為1111110000，1111110000，1111100000，1111100000。

則根據上述例子得到的關係，可以判斷，對於第一條閂鎖器鏈，x+5y＜500ps ＜x+6y；對於第二條閂鎖器鏈，2x+5y＜500ps ＜2x+6y；對於第三條閂鎖器鏈，3x+4y＜500ps ＜3x+5y；對於第四條閂鎖器鏈，4x+4y＜500ps ＜4x+5y。

求得單個閂鎖器的時延y的範圍為75ps＜y＜100ps。

假如事先單個閂鎖器的實際時延範圍與供電電壓的大小的關係透過實驗測量得到，例如事先得到單個閂鎖器的實際時延範圍為75ps＜y＜100ps時，供電電壓為0.95V，則可以直接根據單個閂鎖器的實際時延範圍與供電電壓的大小的關係，確定積體電路電源網路中要檢測供電電壓的區域的供電電壓的大小為0.95V。該方法方便快捷。

圖8示出了根據本公開的另一實施例的供電電壓檢測方法500的流程圖。

在該實施例中，除了步驟501和502以外，供電電壓檢測方法500還可以包括：步驟503，根據確定的供電電壓的大小，在確定的供電電壓低於預定電壓時升高供電電壓以補償電壓下垂，或者在確定的供電電壓高於預定電壓時降低供電電壓以補償電壓上升。

如此，可以不僅檢測供電電壓的大小，還可以根據供電電壓與預定電壓之間的大小關係，來進行電壓調節以穩定供電電壓在預定電壓上。當然，本方案不限於此，還可以在檢測到供電電壓大小之後，進行其他電壓調節，或利用供電電壓大小進行其他處理，在此不一一詳述。

在一個實施例中，供電電壓檢測器中的N條閂鎖器鏈在時脈訊號的上升沿致能，且在時脈訊號的下降沿輸出資料並重定。如此，在一個時脈週期內，可以進行一次檢測和輸出。

或者，在另一實施例中，供電電壓檢測器中還包括與N條閂鎖器鏈具有相同結構的另外N條閂鎖器鏈和另外N個緩衝器，且在時脈訊號的上升沿致能N條閂鎖器鏈、且在時脈訊號的下降沿輸出資料並重定，且在時脈訊號的下降沿致能另外N條閂鎖器鏈、且在時脈訊號的上升沿輸出資料並重定。這樣，使用兩組閂鎖器鏈，分別在時脈高電位和低電位期間測量，然後在時脈低電位和高電位期間輸出測試結果，以達到每個時脈週期內輸出兩次測試結果，可以提高回應速度，也可以對持續時間很短的電壓下垂脈衝或電壓上升脈衝實現檢測。

總之，本申請的技術方案相比于現有技術的優點包括但不限於：1. 相比於使用數模轉化電路、電阻電容等方式，本結構使用純數位結構，利用標準單元庫中的器件即可實現，可直接進行綜合，對積體電路設計流程非常友好；2. 本結構具有較高的回應頻率，可以每個時脈週期都輸出一個電壓檢測結果；3. 本結構具有較高的檢測精度，在1.5GHz的工作頻率下，可以實現約6mV的電壓變化檢測精度；4. 本結構可以適應不同的工作頻率，無需使用額外的時延調節電路；5. 本結構只需極小的面積開銷，對原積體電路設計影響很小；6. 本結構中所有的閂鎖器電路和附近其他的閂鎖器電路都接入同一個電源網路，無需特別接入理想電源，易於在積體電路後端集成。

圖9示出了適於用來實現本公開實施方式的示例性電腦系統的方塊圖。

電腦系統可以包括處理器（H1）；記憶體（H2），耦合於處理器（H1），且在其中存儲電腦可執行指令，用於在由處理器執行時進行本公開的實施例的各個方法的步驟。

處理器（H1）可以包括但不限於例如一個或者多個處理器或者或微處理器等。

記憶體（H2）可以包括但不限於例如，隨機存取記憶體（RAM）、唯讀記憶體（ROM）、快閃記憶體、EPROM記憶體、EEPROM記憶體、寄存器、電腦存儲介質（例如硬碟、軟碟、固態硬碟、可移動碟、CD-ROM、DVD-ROM、藍光碟等）。

除此之外，該電腦系統還可以包括資料匯流排（H3）、輸入/輸出（I/O）匯流排（H4），顯示器（H5）以及輸入/輸出設備（H6）（例如，鍵盤、滑鼠、揚聲器等）等。

處理器（H1）可以透過I/O匯流排（H4）經由有線或無線網路（未示出）與外部設備（H5、H6等）通信。

記憶體（H2）還可以存儲至少一個電腦可執行指令，用於在由處理器（H1）運行時執行本技術所描述的實施例中的各個功能和/或方法的步驟。

在一個實施例中，該至少一個電腦可執行指令也可以被編譯為或組成一種供電電壓檢測軟體產品，其中所述一個或多個電腦可執行指令被處理器運行時執行本技術所描述的實施例中的各個功能和/或方法的步驟。

圖10示出了根據本公開的實施例的非暫時性電腦可讀存儲介質的示意圖。

如圖10所示，電腦可讀存儲介質1020上存儲有指令，指令例如是電腦可讀指令1010。當電腦可讀指令1010由處理器運行時，可以執行參照以上附圖描述的供電電壓檢測方法。電腦可讀存儲介質包括但不限於例如易失性記憶體和/或非易失性記憶體。易失性記憶體例如可以包括隨機存取記憶體（RAM）和/或高速緩衝記憶體（cache）等。非易失性記憶體例如可以包括唯讀記憶體（ROM）、硬碟、快閃記憶體等。例如，電腦可讀存儲介質1020可以連接于諸如電腦等的計算設備，接著，在計算設備運行電腦可讀存儲介質1020上存儲的電腦可讀指令1010的情況下，可以進行如上所述的供電電壓檢測方法。

當然，上述的具體實施例僅是例子而非限制，且本領域技術人員可以根據本公開的構思從上述分開描述的各個實施例中合併和組合一些步驟和裝置來實現本公開的效果，這種合併和組合而成的實施例也被包括在本公開中，在此不一一描述這種合併和組合。

注意，在本公開中提及的優點、優勢、效果等僅是示例而非限制，不能認為這些優點、優勢、效果等是本公開的各個實施例必須具備的。另外，上述公開的具體細節僅是為了示例的作用和便於理解的作用，而非限制，上述細節並不限制本公開為必須採用上述具體的細節來實現。

根據本公開的一個或多個實施例，提供一種供電電壓檢測裝置，連接到積體電路電源網路上，包括：供電電壓檢測器，包括緩衝器串，包括N個緩衝器，其中第一個緩衝器的輸入端連接到時脈訊號，第一個緩衝器的輸出端連接到第二個緩衝器的輸入端，第n個緩衝器的輸出端連接到第n+1個緩衝器的輸入端，N、n是正整數，n大於1且小於N；N條閂鎖器鏈，每條閂鎖器鏈包括M個閂鎖器，每個閂鎖器的時脈輸入端連接到時脈訊號，每條閂鎖器鏈的第一個閂鎖器的資料輸入端連接到N個緩衝器中對應的一個緩衝器的輸出端，第一個閂鎖器的資料輸出端連接到第二個閂鎖器的資料輸入端，第m個閂鎖器的資料輸出端連接到第m+1個閂鎖器的資料輸入端，M、m是正整數，m大於1且小於M，每個閂鎖器的資料輸入端連接到積體電路電源網路中要檢測供電電壓的區域，每個閂鎖器的接地端連接到地；和電壓調節模組，連接到每條閂鎖器鏈的每個閂鎖器的資料輸出端，被配置為檢測每個閂鎖器的資料輸出來確定積體電路電源網路中要檢測供電電壓的區域的供電電壓的大小。

在一個實施例中，電壓調節模組被配置為：根據每個閂鎖器的資料輸出與參考電位的比較得到邏輯數值以得到每條閂鎖器鏈的邏輯數值串；根據N條閂鎖器鏈的邏輯數值串、和N條閂鎖器鏈的邏輯數值串的取值與供電電壓的大小的關係，確定積體電路電源網路中要檢測供電電壓的區域的供電電壓的大小；或者電壓調節模組被配置為：根據每個閂鎖器的資料輸出與參考電位的比較得到邏輯數值以得到每條閂鎖器鏈的邏輯數值串；根據多條閂鎖器鏈的邏輯數值串、以及時脈訊號的高電位的時間長度，得到多條閂鎖器鏈中各自的閂鎖器的時延範圍；根據多條閂鎖器鏈中各自的閂鎖器的時延範圍，得到單個閂鎖器的實際時延範圍；根據單個閂鎖器的實際時延範圍與供電電壓的大小的關係，確定積體電路電源網路中要檢測供電電壓的區域的供電電壓的大小。

在一個實施例中，如果閂鎖器的資料輸出比參考電位高，則邏輯數值為第一值，如果閂鎖器的資料輸出比參考電位低，則邏輯數值為第二值，電壓調節模組被配置為透過如下步驟來根據多條閂鎖器鏈的邏輯數值串、以及時脈訊號的高電位的時間長度，得到多條閂鎖器鏈中各自的閂鎖器的時延範圍：確定預定的一條閂鎖器鏈中的邏輯數值串中的第一值的數量；確定預定的一條閂鎖器鏈與輸入的時脈訊號之間存在的緩衝器的數量；確定時脈訊號的高電位的時間長度為大於緩衝器的數量和單個緩衝器的時延的乘積與第一值的數量和單個閂鎖器的時延的乘積的和，且小於該閂鎖器鏈條之前的緩衝器的數量與單個緩衝器的時延的乘積和第一值的數量加1之後與單個閂鎖器的時延的乘積的和；計算得到單個閂鎖器的實際時延範圍。

在一個實施例中，電壓調節模組被配置為：根據確定的供電電壓的大小，在確定的供電電壓低於預定電壓時升高供電電壓以補償電壓下垂，或者在確定的供電電壓高於預定電壓時降低供電電壓以補償電壓上升。

在一個實施例中，單個閂鎖器的實際時延範圍與供電電壓的大小的關係透過實驗測量得到，或者N條閂鎖器鏈的邏輯數值串的取值與供電電壓的大小的關係透過實驗測量得到。

在一個實施例中，N是對單個閂鎖器的時延除以單個緩衝器的時延的結果的上取整。

在一個實施例中，M大於或等於時脈訊號的週期除以單個閂鎖器的時延的結果的1倍以上。

在一個實施例中，M大於或等於時脈訊號的週期除以單個閂鎖器的時延的結果的1.5倍。

在一個實施例中，供電電壓檢測器中的N條閂鎖器鏈在時脈訊號的上升沿致能，且在時脈訊號的下降沿輸出資料並重定；或者供電電壓檢測器中還包括與N條閂鎖器鏈具有相同結構的另外N條閂鎖器鏈和另外N個緩衝器，且在時脈訊號的上升沿致能N條閂鎖器鏈、且在時脈訊號的下降沿輸出資料並重定，且在時脈訊號的下降沿致能另外N條閂鎖器鏈、且在時脈訊號的上升沿輸出資料並重定。

根據本公開的一個或多個實施例，提供一種供電電壓檢測系統，包括：在積體電路電源網路的多個區域上連接的多個根據本公開的實施例的供電電壓檢測裝置。

根據本公開的一個或多個實施例，提供一種供電電壓檢測器，包括緩衝器串，包括N個緩衝器，其中第一個緩衝器的輸入端連接到時脈訊號，第一個緩衝器的輸出端連接到第二個緩衝器的輸入端，第n個緩衝器的輸出端連接到第n+1個緩衝器的輸入端，N、n是正整數，n大於1且小於N；N條閂鎖器鏈，每條閂鎖器鏈包括M個閂鎖器，每個閂鎖器的時脈輸入端連接到時脈訊號，每條閂鎖器鏈的第一個閂鎖器的資料輸入端連接到N個緩衝器中對應的一個緩衝器的輸出端，第一個閂鎖器的資料輸出端連接到第二個閂鎖器的資料輸入端，第m個閂鎖器的資料輸出端連接到第m+1個閂鎖器的資料輸入端，M、m是正整數，m大於1且小於M，每個閂鎖器的資料輸入端連接到積體電路電源網路中要檢測供電電壓的區域，每個閂鎖器的接地端連接到地。

根據本公開的一個或多個實施例，提供一種供電電壓檢測方法，包括：提供供電電壓檢測器，包括緩衝器串，包括N個緩衝器，其中第一個緩衝器的輸入端連接到時脈訊號，第一個緩衝器的輸出端連接到第二個緩衝器的輸入端，第n個緩衝器的輸出端連接到第n+1個緩衝器的輸入端，N、n是正整數，n大於1且小於N；N條閂鎖器鏈，每條閂鎖器鏈包括M個閂鎖器，每個閂鎖器的時脈輸入端連接到時脈訊號，每條閂鎖器鏈的第一個閂鎖器的資料輸入端連接到N個緩衝器中對應的一個緩衝器的輸出端，第一個閂鎖器的資料輸出端連接到第二個閂鎖器的資料輸入端，第m個閂鎖器的資料輸出端連接到第m+1個閂鎖器的資料輸入端，M、m是正整數，m大於1且小於M，每個閂鎖器的資料輸入端連接到積體電路電源網路中要檢測供電電壓的區域，每個閂鎖器的接地端連接到地；和檢測每個閂鎖器的資料輸出來確定積體電路電源網路中要檢測供電電壓的區域的供電電壓的大小。

在一個實施例中，檢測每個閂鎖器的資料輸出來確定積體電路電源網路中要檢測供電電壓的區域的供電電壓的大小包括：根據每個閂鎖器的資料輸出與參考電位的比較得到邏輯數值以得到每條閂鎖器鏈的邏輯數值串；根據N條閂鎖器鏈的邏輯數值串、和N條閂鎖器鏈的邏輯數值串的取值與供電電壓的大小的關係，確定積體電路電源網路中要檢測供電電壓的區域的供電電壓的大小。

或者，在另一實施例中，檢測每個閂鎖器的資料輸出來確定積體電路電源網路中要檢測供電電壓的區域的供電電壓的大小包括：根據每個閂鎖器的資料輸出與參考電位的比較得到邏輯數值以得到每條閂鎖器鏈的邏輯數值串；根據多條閂鎖器鏈的邏輯數值串、以及時脈訊號的高電位的時間長度，得到多條閂鎖器鏈中各自的閂鎖器的時延範圍；根據多條閂鎖器鏈中各自的閂鎖器的時延範圍，得到單個閂鎖器的實際時延範圍；根據單個閂鎖器的實際時延範圍與供電電壓的大小的關係，確定積體電路電源網路中要檢測供電電壓的區域的供電電壓的大小。

在一個實施例中，如果閂鎖器的資料輸出比參考電位高，則邏輯數值為第一值，如果閂鎖器的資料輸出比參考電位低，則邏輯數值為第二值，電壓調節模組被配置為透過如下步驟來根據多條閂鎖器鏈的邏輯數值串、以及時脈訊號的高電位的時間長度，得到多條閂鎖器鏈中各自的閂鎖器的時延範圍：確定預定的一條閂鎖器鏈中的邏輯數值串中的第一值的數量；確定預定的一條閂鎖器鏈與輸入的時脈訊號之間存在的緩衝器的數量；確定時脈訊號的高電位的時間長度為大於緩衝器的數量和單個緩衝器的時延的乘積與第一值的數量和單個閂鎖器的時延的乘積的和，且小於該閂鎖器鏈條之前的緩衝器的數量與單個緩衝器的時延的乘積和第一值的數量加1之後與單個閂鎖器的時延的乘積的和；計算得到單個閂鎖器的實際時延範圍。

在一個實施例中，該方法還包括：根據確定的供電電壓的大小，在確定的供電電壓低於預定電壓時升高供電電壓以補償電壓下垂，或者在確定的供電電壓高於預定電壓時降低供電電壓以補償電壓上升。

在一個實施例中，單個閂鎖器的實際時延範圍與供電電壓的大小的關係透過實驗測量得到，或者N條閂鎖器鏈的邏輯數值串的取值與供電電壓的大小的關係透過實驗測量得到。

在一個實施例中，N是對單個閂鎖器的時延除以單個緩衝器的時延的結果的上取整。

在一個實施例中，M大於或等於時脈訊號的週期除以單個閂鎖器的時延的結果的1倍以上。

在一個實施例中，M大於或等於時脈訊號的週期除以單個閂鎖器的時延的結果的1.5倍。

在一個實施例中，供電電壓檢測器中的N條閂鎖器鏈在時脈訊號的上升沿致能，且在時脈訊號的下降沿輸出資料並重定；或者供電電壓檢測器中還包括與N條閂鎖器鏈具有相同結構的另外N條閂鎖器鏈和另外N個緩衝器，且在時脈訊號的上升沿致能N條閂鎖器鏈、且在時脈訊號的下降沿輸出資料並重定，且在時脈訊號的下降沿致能另外N條閂鎖器鏈、且在時脈訊號的上升沿輸出資料並重定。

根據本公開的一個或多個實施例，提供一種電腦可讀介質，其上存儲有電腦程式，其中，所述程式被處理器執行時實現本公開的供電電壓檢測方法。

本公開中涉及的器件、裝置、設備、系統的方塊圖僅作為例示性的例子並且不意圖要求或暗示必須按照方塊圖示出的方式進行連接、佈置、配置。如本領域技術人員將認識到的，可以按任意方式連接、佈置、配置這些器件、裝置、設備、系統。諸如“包括”、“包含”、“具有”等等的詞語是開放性詞彙，指“包括但不限於”，且可與其互換使用。這裡所使用的詞彙“或”和“和”指詞彙“和/或”，且可與其互換使用，除非上下文明確指示不是如此。這裡所使用的詞彙“諸如”指片語“諸如但不限於”，且可與其互換使用。

本公開中的步驟流程圖以及以上方法描述僅作為例示性的例子並且不意圖要求或暗示必須按照給出的順序進行各個實施例的步驟。如本領域技術人員將認識到的，可以按任意順序進行以上實施例中的步驟的順序。諸如“其後”、“然後”、“接下來”等等的詞語不意圖限制步驟的順序；這些詞語僅用於引導讀者通讀這些方法的描述。此外，例如使用冠詞“一個”、“一”或者“該”對於單數的要素的任何引用不被解釋為將該要素限制為單數。

另外，本文中的各個實施例中的步驟和裝置並非僅限定於某個實施例中實行，事實上，可以根據本公開的概念來結合本文中的各個實施例中相關的部分步驟和部分裝置以構思新的實施例，而這些新的實施例也包括在本公開的範圍內。

以上描述的方法的各個操作可以透過能夠進行相應的功能的任何適當的手段而進行。該手段可以包括各種硬體和/或軟體元件和/或模組，包括但不限於硬體的電路、專用積體電路（ASIC）或處理器。

可以利用被設計用於進行在此描述的功能的通用處理器、數位訊號處理器（DSP）、ASIC、場可程式設計閘陣列訊號（FPGA）或其他可程式設計邏輯器件（PLD）、離散門或電晶體邏輯、離散的硬體元件或者其任意組合而實現或進行描述的各個例示的邏輯塊、模組和電路。通用處理器可以是微處理器，但是作為替換，該處理器可以是任何商業上可獲得的處理器、控制器、微控制器或狀態機。處理器還可以實現為計算設備的組合，例如DSP和微處理器的組合，多個微處理器、與DSP核協作的微處理器或任何其他這樣的配置。

結合本公開描述的方法或演算法的步驟可以直接嵌入在硬體中、處理器執行的軟體模組中或者這兩種的組合中。軟體模組可以存在於任何形式的有形存儲介質中。可以使用的存儲介質的一些例子包括隨機存取記憶體（RAM）、唯讀記憶體（ROM）、快閃記憶體、EPROM記憶體、EEPROM記憶體、寄存器、硬碟、可移動碟、CD-ROM等。存儲介質可以耦接到處理器以便該處理器可以從該存儲介質讀取資訊以及向該存儲介質寫資訊。在替換方式中，存儲介質可以與處理器是整體的。軟體模組可以是單個指令或者許多指令，並且可以分佈在幾個不同的程式碼片段上、不同的程式之間以及跨過多個存儲介質。

在此公開的方法包括用於實現描述的方法的動作。方法和/或動作可以彼此互換而不脫離申請專利範圍的範圍。換句話說，除非指定了動作的具體順序，否則可以修改具體動作的順序和/或使用而不脫離申請專利範圍的範圍。

上述功能可以按硬體、軟體、韌體或其任意組合而實現。如果以軟體實現，功能可以作為指令存儲在切實的電腦可讀介質上。存儲介質可以是可以由電腦訪問的任何可用的切實介質。透過例子而不是限制，這樣的電腦可讀介質可以包括RAM、ROM、EEPROM、CD-ROM或其他光碟存儲、磁碟存儲或其他磁記憶體件或者可以用於攜帶或存儲指令或資料結構形式的期望的程式碼並且可以由電腦訪問的任何其他切實介質。如在此使用的，碟（disk）和盤（disc）包括緊湊盤（CD）、雷射盤、光碟、數位影音光碟（DVD）、軟碟和藍光光碟，其中碟通常磁地再現資料，而盤利用鐳射光學地再現資料。

因此，電腦程式產品可以進行在此給出的操作。例如，這樣的電腦程式產品可以是具有有形存儲（和/或編碼）在其上的指令的電腦可讀的有形介質，該指令可由處理器執行以進行在此描述的操作。電腦程式產品可以包括包裝的材料。

軟體或指令也可以透過傳輸介質而傳輸。例如，可以使用諸如同軸電纜、光纖光纜、雙絞線、數位用戶線路（DSL）或諸如紅外、無線電或微波的無線技術的傳輸介質從網站、伺服器或者其他遠端源傳輸軟體。

此外，用於進行在此描述的方法和技術的模組和/或其他適當的手段可以在適當時由使用者終端和/或基站下載和/或其他方式獲得。例如，這樣的設備可以耦接到伺服器以促進用於進行在此描述的方法的手段的傳送。或者，在此描述的各種方法可以經由存儲部件（例如RAM、ROM、諸如CD或軟碟等的物理存儲介質）提供，以便使用者終端和/或基站可以在耦接到該設備或者向該設備提供存儲部件時獲得各種方法。此外，可以利用用於將在此描述的方法和技術提供給設備的任何其他適當的技術。

其他例子和實現方式在本公開和所附申請專利範圍的範圍和精神內。例如，由於軟體的本質，以上描述的功能可以使用由處理器、硬體、韌體、硬連線或這些的任意的組合執行的軟體實現。實現功能的特徵也可以物理地位於各個位置，包括被分發以便功能的部分在不同的物理位置處實現。而且，如在此使用的，包括在申請專利範圍中使用的，在以“至少一個”開始的項的列舉中使用的“或”指示分離的列舉，以便例如“A、B或C的至少一個”的列舉意味著A或B或C，或AB或AC或BC，或ABC（即A和B和C）。此外，措辭“示例的”不意味著描述的例子是優選的或者比其他例子更好。

可以不脫離由所附申請專利範圍定義的教導的技術而進行對在此描述的技術的各種改變、替換和更改。此外，本公開的申請專利範圍的範圍不限於以上描述的處理、機器、製造、事件的組成、手段、方法和動作的具體方面。可以利用與在此描述的相應方面進行基本相同的功能或者實現基本相同的結果的當前存在的或者稍後要開發的處理、機器、製造、事件的組成、手段、方法或動作。因而，所附申請專利範圍包括在其範圍內的這樣的處理、機器、製造、事件的組成、手段、方法或動作。

提供所公開的方面的以上描述以使本領域的任何技術人員能夠做出或者使用本公開。對這些方面的各種修改對於本領域技術人員而言是非常顯而易見的，並且在此定義的一般原理可以應用於其他方面而不脫離本公開的範圍。因此，本公開不意圖被限制到在此示出的方面，而是按照與在此公開的原理和新穎的特徵一致的最寬範圍。

為了例示和描述的目的已經給出了以上描述。此外，此描述不意圖將本公開的實施例限制到在此公開的形式。儘管以上已經討論了多個示例方面和實施例，但是本領域技術人員將認識到其某些變形、修改、改變、添加和子組合。

H1:處理器 H2:存儲介質 H3:資料匯流排 H4:I/O匯流排 11:智慧財產核心 12:智慧財產核心 13:客製化電路 21:供電電壓檢測器 22:電壓調節模組 23:電源網路 100:積體電路晶片 101:供電電壓檢測裝置 102:供電電壓檢測裝置 103:供電電壓檢測裝置 104:供電電壓檢測裝置 105:供電電壓檢測裝置 106:供電電壓檢測裝置 107:供電電壓檢測裝置 200:供電電壓檢測裝置 201:緩衝器串 202:N條閂鎖器鏈 500:供電電壓檢測方法 501、502、503:步驟 5021、5022:步驟 5021’、5022’、5023’、5024’:步驟 50221’、50222’、50223’、50224’:步驟 1010:指令 1020:電腦可讀存儲介質

為了更清楚地說明本公開實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本公開的一些實施例，對於本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。 圖1示出了根據本公開的實施例的供電電壓檢測系統的方塊圖。 圖2示出了根據本公開的實施例的供電電壓檢測裝置的方塊圖。 圖3示出了根據本公開的實施例的供電電壓檢測器的結構的示意圖。 圖4示出了根據本公開的實施例的時脈訊號和一條閂鎖器鏈上的各個閂鎖器的資料輸入端的輸入訊號的時序圖。 圖5示出了根據本公開的實施例的一種供電電壓檢測方法的流程圖。 圖6A示出了根據本公開的實施例的檢測每個閂鎖器的資料輸出來確定積體電路電源網路中要檢測供電電壓的區域的供電電壓的大小的步驟的一個實施例。 圖6B示出了根據本公開的實施例的檢測每個閂鎖器的資料輸出來確定積體電路電源網路中要檢測供電電壓的區域的供電電壓的大小的步驟的另一個實施例。 圖7示出了根據本公開的實施例的、根據多條閂鎖器鏈的邏輯數值串、以及時脈訊號的高電位的時間長度、得到多條閂鎖器鏈中各自的閂鎖器的時延範圍的步驟的具體步驟的流程圖。 圖8示出了根據本公開的另一實施例的供電電壓檢測方法的流程圖。 圖9示出了適於用來實現本公開實施方式的示例性電腦系統的方塊圖。 圖10示出了根據本公開的實施例的非暫時性電腦可讀存儲介質的示意圖。 圖11A和圖11B分別示出了4條閂鎖器鏈的範圍約束和第1條閂鎖器鏈的範圍約束得到的x、y的取值範圍在二維坐標軸上的表示。

21:供電電壓檢測器

22:電壓調節模組

23:電源網路

200:供電電壓檢測裝置

201:緩衝器串

202:N條閂鎖器鏈

Claims (13)

1. 一種供電電壓檢測裝置，連接到積體電路電源網路上，包括： 緩衝器串，包括N個緩衝器，其中第一個緩衝器的輸入端連接到時脈訊號，第一個緩衝器的輸出端連接到第二個緩衝器的輸入端，第n個緩衝器的輸出端連接到第n+1個緩衝器的輸入端，N、n是正整數，n大於1且小於N； N條閂鎖器鏈，每條閂鎖器鏈包括M個閂鎖器，每個閂鎖器的時脈輸入端連接到所述時脈訊號，每條閂鎖器鏈的第一個閂鎖器的資料輸入端連接到所述N個緩衝器中對應的一個緩衝器的輸出端，第一個閂鎖器的資料輸出端連接到第二個閂鎖器的資料輸入端，第m個閂鎖器的資料輸出端連接到第m+1個閂鎖器的資料輸入端，M、m是正整數，m大於1且小於M，每個閂鎖器的資料輸入端連接到積體電路電源網路中要檢測供電電壓的區域，每個閂鎖器的接地端連接到地；以及 電壓調節模組，連接到每條閂鎖器鏈的每個閂鎖器的資料輸出端，被配置為檢測每個閂鎖器的資料輸出來確定積體電路電源網路中所述要檢測供電電壓的區域的供電電壓的大小。
2. 如請求項1所述的供電電壓檢測裝置，其中所述電壓調節模組被配置為： 根據每個閂鎖器的資料輸出與參考電位的比較得到邏輯數值以得到每條閂鎖器鏈的邏輯數值串； 根據N條閂鎖器鏈的邏輯數值串、和N條閂鎖器鏈的邏輯數值串的取值與供電電壓的大小的關係，確定積體電路電源網路中所述要檢測供電電壓的區域的供電電壓的大小；或者 所述電壓調節模組被配置為： 根據每個閂鎖器的資料輸出與參考電位的比較得到邏輯數值以得到每條閂鎖器鏈的邏輯數值串； 根據多條閂鎖器鏈的邏輯數值串、以及時脈訊號的高電位的時間長度，得到多條閂鎖器鏈中各自的閂鎖器的時延範圍； 根據多條閂鎖器鏈中各自的閂鎖器的時延範圍，得到單個閂鎖器的實際時延範圍； 根據單個閂鎖器的實際時延範圍與供電電壓的大小的關係，確定積體電路電源網路中所述要檢測供電電壓的區域的供電電壓的大小。
3. 如請求項2所述的供電電壓檢測裝置，其中如果閂鎖器的資料輸出比參考電位高，則邏輯數值為第一值，如果閂鎖器的資料輸出比參考電位低，則邏輯數值為第二值， 所述電壓調節模組被配置為透過如下步驟來根據多條閂鎖器鏈的邏輯數值串、以及時脈訊號的高電位的時間長度，得到多條閂鎖器鏈中各自的閂鎖器的時延範圍： 確定預定的一條閂鎖器鏈中的邏輯數值串中的第一值的數量； 確定所述預定的一條閂鎖器鏈與輸入的時脈訊號之間存在的緩衝器的數量； 確定時脈訊號的高電位的時間長度為大於所述緩衝器的數量和單個緩衝器的時延的乘積與所述第一值的數量和單個閂鎖器的時延的乘積的和，且小於該閂鎖器鏈條之前的緩衝器的數量與單個緩衝器的時延的乘積和所述第一值的數量加1之後與單個閂鎖器的時延的乘積的和； 計算得到單個閂鎖器的實際時延範圍。
4. 如請求項2所述的供電電壓檢測裝置，其中所述電壓調節模組被配置為： 根據確定的供電電壓的大小，在所述確定的供電電壓低於預定電壓時升高所述供電電壓以補償電壓下垂，或者在所述確定的供電電壓高於預定電壓時降低所述供電電壓以補償電壓上升。
5. 如請求項2所述的供電電壓檢測裝置，其中所述單個閂鎖器的實際時延範圍與供電電壓的大小的關係透過實驗測量得到，或者N條閂鎖器鏈的邏輯數值串的取值與供電電壓的大小的關係透過實驗測量得到。
6. 如請求項1所述的供電電壓檢測裝置，其中N是對單個閂鎖器的時延除以單個緩衝器的時延的結果的上取整。
7. 如請求項1所述的供電電壓檢測裝置，其中M大於或等於時脈訊號的週期除以單個閂鎖器的時延的結果的1倍以上。
8. 如請求項1所述的供電電壓檢測裝置，其中M大於或等於時脈訊號的週期除以單個閂鎖器的時延的結果的1.5倍。
9. 如請求項1所述的供電電壓檢測裝置，其中所述供電電壓檢測器中的N條閂鎖器鏈在時脈訊號的上升沿致能，且在時脈訊號的下降沿輸出資料並重定；或者 所述供電電壓檢測器中還包括與所述N條閂鎖器鏈具有相同結構的另外N條閂鎖器鏈和另外N個緩衝器，且在時脈訊號的上升沿致能所述N條閂鎖器鏈、且在時脈訊號的下降沿輸出資料並重定，且在時脈訊號的下降沿致能所述另外N條閂鎖器鏈、且在時脈訊號的上升沿輸出資料並重定。
10. 一種供電電壓檢測系統，包括： 在積體電路電源網路的多個區域上連接的多個如請求項1所述的供電電壓檢測裝置。
11. 一種供電電壓檢測器，包括： 緩衝器串，包括N個緩衝器，其中第一個緩衝器的輸入端連接到時脈訊號，第一個緩衝器的輸出端連接到第二個緩衝器的輸入端，第n個緩衝器的輸出端連接到第n+1個緩衝器的輸入端，N、n是正整數，n大於1且小於N； N條閂鎖器鏈，每條閂鎖器鏈包括M個閂鎖器，每個閂鎖器的時脈輸入端連接到所述時脈訊號，每條閂鎖器鏈的第一個閂鎖器的資料輸入端連接到所述N個緩衝器中對應的一個緩衝器的輸出端，第一個閂鎖器的資料輸出端連接到第二個閂鎖器的資料輸入端，第m個閂鎖器的資料輸出端連接到第m+1個閂鎖器的資料輸入端，M、m是正整數，m大於1且小於M，每個閂鎖器的資料輸入端連接到積體電路電源網路中要檢測供電電壓的區域，每個閂鎖器的接地端連接到地。
12. 一種供電電壓檢測方法，包括： 提供供電電壓檢測器，包括： 緩衝器串，包括N個緩衝器，其中第一個緩衝器的輸入端連接到時脈訊號，第一個緩衝器的輸出端連接到第二個緩衝器的輸入端，第n個緩衝器的輸出端連接到第n+1個緩衝器的輸入端，N、n是正整數，n大於1且小於N； N條閂鎖器鏈，每條閂鎖器鏈包括M個閂鎖器，每個閂鎖器的時脈輸入端連接到所述時脈訊號，每條閂鎖器鏈的第一個閂鎖器的資料輸入端連接到所述N個緩衝器中對應的一個緩衝器的輸出端，第一個閂鎖器的資料輸出端連接到第二個閂鎖器的資料輸入端，第m個閂鎖器的資料輸出端連接到第m+1個閂鎖器的資料輸入端，M、m是正整數，m大於1且小於M，每個閂鎖器的資料輸入端連接到積體電路電源網路中要檢測供電電壓的區域，每個閂鎖器的接地端連接到地；以及 檢測每個閂鎖器的資料輸出來確定積體電路電源網路中所述要檢測供電電壓的區域的供電電壓的大小。
13. 一種電腦可讀介質，其上存儲有電腦程式，其中，所述程式被處理器執行時實現如請求項12所述的供電電壓檢測方法。

Images