TW511443B - Method for laminating and mounting semiconductor chip - Google Patents
Method for laminating and mounting semiconductor chip Download PDFInfo
- Publication number
- TW511443B TW511443B TW090129942A TW90129942A TW511443B TW 511443 B TW511443 B TW 511443B TW 090129942 A TW090129942 A TW 090129942A TW 90129942 A TW90129942 A TW 90129942A TW 511443 B TW511443 B TW 511443B
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor wafers
- bonding
- scope
- item
- semiconductor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
- H01L2224/81907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Description
511443 五、發明説明( 1 ) 發 明 背 景 本 發 明 係 廣 義 地 關 於 —^ 種 用 以 疊 層 和 安 裝 半 導 體晶 片 之 方 法 Ο 尤 其 本 發 明 係 針 對 一 種 以 二 維 方式疊層和安裝 裝 半 導 體 晶 體 之 方 法 〇 在 用 以 疊 層 和 安 裝 該 種 被 說 明 之 半 導 體 晶 片 的 技術 方 面 當 半 導 體 晶 片 彼 此 相 互 疊 層 時 小 尺 寸 的 半導體 晶 片 係 經 由 黏 著 物 安 裝 在 另 一 個 大 尺 寸 的 半 導 體 晶片之 電 路 面 上 妖 J\ \\ 後 密 封 以 藉 由 已 知 之 導 線 接 合 的 使用, 得 到 電 連 接 〇 藉 由 疊 層 半 導 體 晶 片 , 可 以 實 現 局 密 度 安 裝 〇 在此 情 形 下 爲 了 接 合時的 撞 擊 力 組 合 半 導 體 晶 片 ,而不 會 對 電 路 面 造 成 傷 害 就 會 變 得 愈 來 愈 重 要 了 〇 爲 此 要 暨 層 之 半 導 體 晶 片 有 必 要 持 續 減 少 尺 寸, 以 當 作 疊 層 的 先 決 條 件 〇 因 此 , 爲 了 要 達 成 局 密 度的半 導 體 元 件 半 導 體 晶 片 必 須 要 作 薄 化 處 理 〇 現在 參 考 第 1 圖 其 將 會 說 明 有 關 一 種 用 以 疊 層和 安 裝 半 導 體 晶 片 之 相 關 方 法 〇 總 而 言 之 在示 於 第1圖 的 半 導 體 元 件 中 , 疊 層 的 半 導 體 晶 片 係 藉 由 導 線 接合而< 彼 此 相 互 連 接 〇 尤 其 半 導 體 晶 片 1 a和尺寸小於半導體晶片 la之半 導 pm 體 晶 片 lb, 藉 ,由Ag 膠 疊 層 在 插 入 層 12之上。 再 者 半 導 體 晶 片 1 : a和 lb 係 藉 由 導 線 接 合 線 1 1的 使 用 而 有 電 性 連 接 再 用 成 型 樹 脂 1 5密封 ,然後裝上 外部 丄山 m 子 (焊錫隆起物] [4), 因 此形 成 示 於 第 1 圖 之半 導 體 元 件 〇 3- 511443 五、發明説明(2 ) 但是,如此製造之半導體元件係要經由導線接合才 能實現電性連接。因此,在此情形下,唯有具有彼此相 異尺寸之半導體晶片才能疊層。此外,半導體晶片並不 能面朝下安裝。 因爲導線接合需要額外的區域,因此,對於高密度 的安裝而言,並不適當。 此外,爲了導線接合,以完成半導體晶片和疊層半 導體晶片後的插入層之間的電性連接,不可避免地,大 型負載會被應用到疊層在下層之半導體晶片的電路面。 此可能會致使破壞半導體晶片。 在另一方面,有一種在組合適合疊層的半導體元件 之後,用以疊層半導體晶片之方法,而不用像另一用以 疊層和安裝半導體晶片之相關方法一樣,直接疊層半導 體晶片。 參考第2A圖和第2B圖,其將說明有關這種另一用 以疊層和安裝半導體晶片之相關方法。 將半導體晶片1排放在插入層1 2之上,且在其上形 成焊錫隆起物1 4。此處,將在用以疊層之焊錫隆起物 1 4的平分範圍之中之排放的半導體晶片1和插入層1 2 ,作薄化處理。 在疊層這些半導體元件且安裝好期望的數目之後’ 完全完成迴流製程,以連接電極。在此,應該注意參$ 數字1 6表示熔劑。 但是,在此種方法中,每一個半導體晶片都必須 -4- 511443 五、發明説明(3 ) 以疊層插入層才能被使用’因此無法製造很薄的半導體 元件。 再者,雖然完全迴流係在疊層期間完成,但是也有 可能執行自行對準製程。特別地,只有當使用高度介於 0.5 mm和1 mm之間之相當大的焊錫隆起物,以消除或 減少平坦度或定位精確度的變異時’疊層才會變得可能。 此外,有一種像另一用以安裝半導體元件之相關方 法一樣,具有微小局度之疊層半導體晶片的方法。 參考第3 A圖至第3 D圖,其將說明有關這種另一用 以安裝半導體元件之相關方法。 如第3圖所示,將各自具有電路面6和背面7之半 導體晶片1定位,並且用焊錫4接合。之後,定位要順 序疊層之半導體晶片1,然後用焊錫接合。 在此情形下,因爲微小節距的關係,所以完全迴流 並不期望有自行對準的效應。因此,不可避免地,後面 必須要完成焊錫接合。在此,應該注意參考數字2表示 穿透電極,參考數字3表示隆起物,而參考數字5則表 不焊錫接合層。 根據此種方法,增強半導體元件之電極的定位精確 度’充分地檢查半導體晶片之電極材料的成分,及進一 步減少在疊層和安裝時的熱滯現象就變得很重要了。 但是,相關的疊層方法很難使半導體晶片小型化。 再者’在安裝具有微小電極的半導體晶片之情形下,在 疊層期望數目的半導體晶片之後,也很難藉由迴流而完
511443 五、發明説明(4 ) 全接合。因此,半導體晶片必須依序疊層,且必須藉由 焊錫之接合。 在此事件中,在數次的接合焊錫期間,對起始疊層 的接合部分加熱,直到最後的疊層爲止。因此,在第一 階段和最後階段之間之接合部分的結構不同。再者,可 靠度會因重複加熱而下降。 考慮此種狀況,插入層的電層規格,在每次疊層時 及各層都必須改變,因此會造成成本提高。 發明總述 因此’本發明的目的係要提供一種用以疊層和安裝 半導體晶片之方法,其中在用以疊層和安裝具有微小電 極之半導體晶片的方法中,其能夠藉由在疊層之後之完 全加熱迴流而安裝半導體晶片。 本發明的另一目的係要提供一種用以疊層和安裝半 導體晶片之方法,其中其能夠製造具有高均勻性和可靠 度的接合部分之半導體晶片。 根據本發明,各自具有電極面之許多半導體晶片係 依序疊層和安裝。 開始,先激活彼此相對排放之半導體晶片的電極面。 然後,將半導體晶片定位。 接著,疊層半導體晶片並藉由壓力接合,使得不會 形成反應層,或反應層的形成會格外受到抑制。 最後,將全部的半導體晶片加熱,以在所有的半導 體晶片都完成疊層和接合之後,形成反應層。 -6- 511443 五、發明説明(5 ) 在此情形下,在疊層和接合步驟中,除了壓合之外 ,可以外加超音波。 再者,隆起物係形成在半導體晶片之上,而電極面 則包含形成在隆起物之上之焊錫。 另外地,隆起物係形成在半導體晶片之上,而電極 面則包含含有藉由無電鍍所形成之活性成分的焊錫。 在此事件中,反應層包含由焊錫所製成之接合層。 該反應層可以很均勻地形成在半導體晶片之間。 最好可以完成激活步驟,以移除在電極面上之有機 物質。 再者,可希望完成壓合步驟,使得藉由激活的電極 面接近原子間距離,接合可經由原子間力完成。 激活步驟可藉由由電漿激勵之惰性氣體的原子束完 成。 另外,激活步驟可藉由照射氟基或濺鍍而完成。 激活步驟可藉由在還原氣體中的熱處理而取代完成。 尤其,根據本發明之方法並不會採用此種在每一階 段都將半導體晶片加熱,然後依序接合之方法。 本發明之方法係採用該種不用以加熱取代由於在許 多疊層安裝的半導體晶片之黏著物,如熔劑,所產生之 臨時性連接,就能完成疊層之方法。在此情形下,在所 有的疊層步驟都結束之後,才完成加熱和焊錫接合。 因此,疊層係藉由不用加熱之接合實行’而接合則 是藉由完全迴流實行。因此,可以在接合部分的第一階 -7- 511443 五、發明説明(6 ) 段和接合部分的最後階段之間的相问結構中’形成反應 層。 爲此,被應用到接合部分和半導體晶片之熱負載會 變得很均勻,因此可以獲得相等的接合強度。所以’可 以避免接合部分的可靠度之差與保持在高溫下之可靠度 有關。再者’具有微小間距之電極的半導體晶片可以非 常精確的疊層。 尤其,在臨時性接合期間,並不完成加熱。因此’ 不用反應層就可以實行疊層。渙言之,可以實行疊層, 使得反應層的形成會格外受到抑制。結果,每一次疊層 和每--層都可藉由在接合期間之完全加熱,而形成很均 勻的反應層,因此在結構上會很穩定。 圖式簡單說明 ;毛1圖爲用於豐層和女裝半導體晶片之相關技術的 橫截面圖; 第2A圖和第2B圖爲用於疊層和安裝半導體晶片之 另一相關技術的橫截面圖; 第3A圖到第3D圖爲用於疊層和安裝半導體晶片之 再一相關技術的橫截面圖。 第4 A圖到第4 D圖爲根據本發明實施例之用於疊層 和安裝半導體晶片之方法的橫截面圖;及 第5圖爲根據本發明實施例之用於疊層和安裝半導 體晶片之方法的流程圖。 優選實施例說明 511443 五、發明説明(7 ) 參考第4A圖到第4D圖和第5圖,下面將說明根據 本發明實施例之製造方法。 在示於第5圖的流程圖之中,半導體晶片的疊層製 程大致上分爲疊層臨時性接合步驟2 〇和疊層加熱接合 步驟2 1。 在此情形下’疊層臨時性接合步驟包含表面激活步 驟201,定位步驟202和壓合/安裝步驟203。在另一 方面,疊層加熱接合步驟包含加熱接合步驟2 0 4。 如第4圖所示,隆起物3係形成在半導體晶片1的 電路面6和背面上,然後再將焊錫4供應在隆起物3之 上。此處,應該注意參考數字2表示穿透電極。 就此種半導體晶片1而言,可在還原氣氛下完成濺 鍍,或另外地,可以引入不同種類的氣體。在此情形下 ,會照射由電漿所激勵之原子束,使得可以移除在形成 於隆起物3上之焊錫4的表面上之有機物質,並將其激 活(步驟20 1 )。 對要疊層之半導體晶片1也完成類似的製程。再者 ,當有需時,可在還原氣氛下處理定位,以使得表面已 被激活之半導體晶片1的表面不會再被污染(步驟202) 。之後,完成加熱(步驟203 )。 藉由壓合,被激活的表面層很接近原子間距離’因 此可以藉由原子間力實行接合。此種接合可以不用加熱 就可完成。因此,不會形成反應層(接合物接合層5) ° 換言之,反應層的形成會格外地受到抑制。透過此步驟 -9- 511443 五、發明説明(8 ) ,藉由此種不會形成反應層5之臨時性接合,就可以完 成疊層。 在疊層臨時性接合步驟20中疊層期望的半導體晶片 數之後,藉由加熱到可藉由焊錫接合的那個溫度(步驟 204),完成疊層安裝製程。 藉由採用此種方法,因爲不用實行由於溶劑黏著所 造成之臨時性附著,所以在接合之後的淸洗步驟就變不 需要了。 再者,加熱係在疊層期望的半導體晶片數之後一起 完戌,而不用在疊層期間加熱和接合。因此,對於每一 次疊層和各層,都有利地形成具有均勻反應層之高可靠 度接合部分。之後,當有需要時,用樹脂密封半導體晶 片,然後裝上外部端子。 在上述之實施例中,可以不用在還原氣氛中完成表 面激活步驟和疊層臨時性接合步驟。 另外地,表面激化可以藉由照射被電漿或氟基激勵 之惰性氣體,或其他被電漿或其他氣體激勵之活性氣體 的泛子束實行。其也可以藉由濺鍍方法或在還原氣體中 的熱處理取代實行。 再者,疊層臨時性接合可以在表面持續激化之情形 下,在還原氣氛之大氣中,或在惰性氣氛下完成。 此外,由於在表面激化之後之壓合所造成的疊層臨 時性接合,除了壓合之外’可以藉由外加超音波完成。 在此情形下,雖然有將焊錫4供應在隆起物3之上 -10- 511443 五、發明説明(9 ) ’但是焊錫也可藉由無電鍍的使用供應,而且可以使用 在其中含有用以激活表面之成分的焊錫。 表面藉由無電鍍中含磷的還原操作而激活,如此其 可以取代或幫助表面激活步驟。此處,在焊錫中所含的 激活成分可以沒有磷。 再者,焊錫4可以不用供應在隆起物3之上。根據 本發明之疊層方法,藉由調整用於激活表面之方法和用 於疊層之還原氣氛環境,可以使用銅,金,鋁和各種金 屬材料的組合當作隆起物。 [範例] (第一例) 參考第4圖,其將說明本發明之第一例。 在電路面6和背面7上之隆起物3係由銅所形成的 ’然後將錫供應在由0.2〜0.5 μπι的銅所製成之隆起物3 上當作接合物4。 激活要疊層之半導體晶片1的表面,且使彼此相互 定位。然後,將它們排放在具有壓合和安裝功能的裝置 中,並且陳放在約爲lxl 〇_3〜lxl 〇_5pa的真空狀態下 。之後,在其中通入氬氣,以產生電漿,然後使氬原子 朝著隆起物的表面照射5分鐘。 在此事件中,照射時間取決於供應當作隆起物或焊 錫之材料的蝕刻速率,而且選擇範圍係在1分鐘和20 分鐘之間。之後,在這樣的還原氣氛中,半導體晶片彼 此相互定位,然後壓合,使其柔順地變形,使得隆起物 -11- 五、發明説明(10 ) 的接合表面會彼此相互連接。 經由上述的製程,可以完成具有激活接合表面之隆 起物的臨時性接合。因此,將藉由臨時性順序接合所形 成的疊層本體加熱到20(TC,然後藉由錫的擴散,完成 最後的接合。 在此第一例中,係在真空中使用氫原子束激活表面 。二擇其一地,也可以使用被大氣中之電漿所激勵之氣 體。再者,雖然係在大氣中完成表面激活後之壓合和臨 時性接合,但是其也可以在通入像氮氣和氬氣之氣體的 大氣中實行。 (第二例) 參考第4圖,其將說明本發明之第二例。 在電路面6上之隆起物3係由金所形成的,而在背 面7上之隆起物3則是由銅所形成的。 激活要疊層之半導體晶片1的表面,且使彼此相互 定位。然後,將它們排放在具有壓合和安裝功能的裝置 中,並且陳放在約爲lxl(T3〜lxl(T5pa的真空狀態下 。之後,在其中通入氬氣,以產生電漿,然後使氬原子 朝著隆起物的表面照射1 〇分鐘。 之後,在這樣的還原氣氛中,半導體晶片彼此相互 定位,然後壓合,使其柔順地變形,使得隆起物的接合 表面會彼此相互連接。 經由上述的製程,可以完成具有激活接合表面之隆 起物的臨時性接合。因此,將藉由臨時性順序接合所形 成的疊層本體加熱到250t,然後藉由金和銅的互相擴 散,完成最後的接合。 -12- 511443
五、發明説明(11 ) 在此事件中,雖然加熱溫度係設到25〇°c ’但是加熱、 可以在更高的溫度下完成,以使得半導體晶片不會變成 有缺陷的。此外,隆起物的材料可以作適當的改變’ ^ 且可以隨意地組合金屬材料。 本發明已揭露幾個相關的實施例,那些技術中的技 巧可能可以很容易地使本發明以各種不同的其他方式實 現。 參考符號說明 1.....半導體晶片 1 a.....半導體晶片 1 b.....半導體晶片 2 .....穿透電極
J · · • •陸起籾 4 · · · .•焊錫 5· ••焊錫接合層 6 · · · • •電路面 Ί—— · • •背面 11· · •·•導線接合線 12 · · • · •插入層 14 · · • · •焊錫隆起物 15· · • · •成型樹脂 16· · • · ·熔劑 -13
Claims (1)
- 511443 六、申請專利範圍 1 · 一種用以順序疊層和安裝許多具有電極面之半導體晶 片的方法,其包含下列步驟: 激活彼此相對排列之半導體晶片的電極面; 定位該半導體晶片; 藉由壓合’豐層和接合該半導體晶片,使不會形成 反應層或反應層的形成會格外地受到抑制;及 將該半導體晶片全部加熱,以在所有的半導體晶片 完成疊層和接合之後,形成反應層。 2 .如申請專利範圍第1項之方法,其中在該疊層和接合 步驟中,除了壓力之外,還可外加超音波。 3·如申請專利範圍第1項之方法,其中在該半導體晶片 上有形成隆起物,而電極面包含形成在該隆起物上之 焊錫。 4.如申請專利範圍第1項之方法,其中在該半導體晶片 上有形成隆起物,而電極面包含含有由無電鍍形成之 活性成份的焊錫。 5 .如申請專利範圍第1項之方法,其中該反應層包含由 焊錫製成之接合層。 6. 如申請專利範圍第1項之方法,其中該反應層係很均 勻地形成在該半導體晶片之間。 7. 如申請專利範圍第1項之方法,其中完成該激活步驟 ,以移除在該電極面上之有機物質。 8 ·如申請專利範圍第1項之方法,其中完成該壓合步驟 ,使得藉由激活電極面接近原子間距離,經由原子間 511443 六、申請專利範圍 力而完成接合。 9.如申請專利範圍第1項之方法,其中該激活步驟係藉 由被電漿激勵之惰性氣體的原子束而完成。 1 〇 ·如申請專利範圍第1項之方法’其中該激活步驟係藉 由照射氟基而完成。 11·如申請專利範圍第1項之方法,其中該激活步驟係藉 由濺鍍而完成。 12·如申請專利範圍第丨項之方法’其中該激活步驟係藉 为在還原氣體中的熱處理而完成。 -15 - —
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000368539A JP3447690B2 (ja) | 2000-12-04 | 2000-12-04 | 半導体チップの積層実装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW511443B true TW511443B (en) | 2002-11-21 |
Family
ID=18838750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090129942A TW511443B (en) | 2000-12-04 | 2001-12-04 | Method for laminating and mounting semiconductor chip |
Country Status (4)
Country | Link |
---|---|
US (1) | US6803253B2 (zh) |
JP (1) | JP3447690B2 (zh) |
KR (1) | KR20020044093A (zh) |
TW (1) | TW511443B (zh) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4107952B2 (ja) * | 2002-12-04 | 2008-06-25 | 三洋電機株式会社 | 回路装置の製造方法 |
JP2004186460A (ja) * | 2002-12-04 | 2004-07-02 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
JP3972813B2 (ja) | 2002-12-24 | 2007-09-05 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
US20090014897A1 (en) * | 2003-05-15 | 2009-01-15 | Kumamoto Technology & Industry Foundation | Semiconductor chip package and method of manufacturing the same |
JP2004363573A (ja) * | 2003-05-15 | 2004-12-24 | Kumamoto Technology & Industry Foundation | 半導体チップ実装体およびその製造方法 |
TWI251313B (en) | 2003-09-26 | 2006-03-11 | Seiko Epson Corp | Intermediate chip module, semiconductor device, circuit board, and electronic device |
US7491582B2 (en) | 2004-08-31 | 2009-02-17 | Seiko Epson Corporation | Method for manufacturing semiconductor device and semiconductor device |
JP4575205B2 (ja) * | 2005-03-30 | 2010-11-04 | Okiセミコンダクタ株式会社 | 積層構造体の形成方法及びその方法を使用した半導体装置の製造方法 |
JP4191167B2 (ja) | 2005-05-16 | 2008-12-03 | エルピーダメモリ株式会社 | メモリモジュールの製造方法 |
JP2009105119A (ja) * | 2007-10-22 | 2009-05-14 | Spansion Llc | 半導体装置及びその製造方法 |
JP5159273B2 (ja) * | 2007-11-28 | 2013-03-06 | ルネサスエレクトロニクス株式会社 | 電子装置の製造方法 |
JP5621320B2 (ja) * | 2010-05-19 | 2014-11-12 | デクセリアルズ株式会社 | 接続構造体の製造方法 |
JP5732623B2 (ja) * | 2011-10-03 | 2015-06-10 | パナソニックIpマネジメント株式会社 | 半導体素子の実装方法 |
TWI464811B (zh) * | 2012-06-05 | 2014-12-11 | Yi Ham Chiang | 半導體封裝方法與結構 |
FI20225594A1 (fi) * | 2022-06-29 | 2023-12-30 | Teknologian Tutkimuskeskus Vtt Oy | Kytkentärakenne, optinen integroitu piiri sekä menetelmä optisen puolijohdelaitteen optisen akselin ja substraatilla olevan optisen piirin optisen akselin asettamiseksi aktiivisesti linjaan |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2786700B2 (ja) | 1989-11-29 | 1998-08-13 | 株式会社日立製作所 | 半導体集積回路装置の製造方法および製造装置 |
US5217570A (en) * | 1991-01-31 | 1993-06-08 | Sony Corporation | Dry etching method |
US5576053A (en) * | 1993-05-11 | 1996-11-19 | Murata Manufacturing Co., Ltd. | Method for forming an electrode on an electronic part |
WO1997011492A1 (fr) | 1995-09-20 | 1997-03-27 | Hitachi, Ltd. | Dispositif a semi-conducteurs et son procede de fabrication |
US5889326A (en) * | 1996-02-27 | 1999-03-30 | Nec Corporation | Structure for bonding semiconductor device to substrate |
AU6279296A (en) * | 1996-06-12 | 1998-01-07 | International Business Machines Corporation | Lead-free, high tin ternary solder alloy of tin, silver, and indium |
JP2001298052A (ja) * | 2000-02-09 | 2001-10-26 | Interuniv Micro Electronica Centrum Vzw | 接着剤を用いた半導体素子のフリップチップアセンブリ方法 |
JP3735526B2 (ja) | 2000-10-04 | 2006-01-18 | 日本電気株式会社 | 半導体装置及びその製造方法 |
-
2000
- 2000-12-04 JP JP2000368539A patent/JP3447690B2/ja not_active Expired - Lifetime
-
2001
- 2001-12-04 KR KR1020010076257A patent/KR20020044093A/ko not_active Application Discontinuation
- 2001-12-04 TW TW090129942A patent/TW511443B/zh not_active IP Right Cessation
- 2001-12-04 US US10/000,020 patent/US6803253B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US20020106831A1 (en) | 2002-08-08 |
JP2002170919A (ja) | 2002-06-14 |
KR20020044093A (ko) | 2002-06-14 |
US6803253B2 (en) | 2004-10-12 |
JP3447690B2 (ja) | 2003-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW511443B (en) | Method for laminating and mounting semiconductor chip | |
TWI331382B (en) | Stacked package structure and method for manufacturing the same | |
JP6887811B2 (ja) | 室温金属直接ボンディング | |
TWI297185B (en) | Process for manufacturing semiconductor device and kit | |
TW200952129A (en) | Semiconductor device and manufacturing method of the semiconductor device | |
JP2001308220A (ja) | 半導体パッケージ及びその製造方法 | |
JP2009110995A (ja) | 3次元実装方法及び装置 | |
JP2003282819A (ja) | 半導体装置の製造方法 | |
JP2011514686A (ja) | チップをウェハ上にボンディングするための方法 | |
JP2001237268A (ja) | 半導体素子の実装方法及び製造装置 | |
JP3252745B2 (ja) | 半導体装置およびその製造方法 | |
JP5796249B2 (ja) | 接合装置および接合方法 | |
JPWO2003077307A1 (ja) | 電子回路装置およびその製造方法 | |
JP7239051B2 (ja) | 半導体装置およびその製造方法 | |
TW201025462A (en) | Semiconductor device and method for fabricating the same | |
JP2002222901A (ja) | 半導体デバイスの実装方法及びその実装構造、半導体装置の製造方法及び半導体装置 | |
TWI425580B (zh) | 製造半導體晶片封裝模組之方法 | |
JPH11288975A (ja) | ボンディング方法及びボンディング装置 | |
JP2004281521A (ja) | 半導体装置の接合方法 | |
JP5195715B2 (ja) | 半導体装置の部品実装方法、及び半導体装置の実装部品 | |
JPH08139138A (ja) | 電子部品の接続方法 | |
TW202343692A (zh) | 封裝方法及封裝結構 | |
JP2004247415A (ja) | 半導体装置及びその製造方法 | |
JP2007306021A (ja) | 電子回路装置およびその製造方法 | |
JP2001237264A (ja) | 半導体装置の製造方法および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |