TW486784B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TW486784B
TW486784B TW090106425A TW90106425A TW486784B TW 486784 B TW486784 B TW 486784B TW 090106425 A TW090106425 A TW 090106425A TW 90106425 A TW90106425 A TW 90106425A TW 486784 B TW486784 B TW 486784B
Authority
TW
Taiwan
Prior art keywords
region
base region
adjacent
base
semiconductor device
Prior art date
Application number
TW090106425A
Other languages
English (en)
Inventor
Yasunobu Umemoto
Toshikazu Sei
Toshiki Morimoto
Hiroaki Suzuki
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of TW486784B publication Critical patent/TW486784B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H01L27/0211—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique adapted for requirements of temperature

Description

486784 A7 B7 7371pif.doc/〇〇8 五、發明說明（I ) 發明領跋 本發明係關於一種採用標準元件（standard cel1)方式的 半導體裝置。 習知技術 習知構成半導體裝置的標準元件方式’係準備高度一 致的複數種的元件’各元件以列狀配置而構成集積電路的 一部份。爲了實現採用標準元件方式的集積電路的高集積 化，而期望能夠將各元件的尺寸縮小。但是，以縮小電晶 體的尺寸以使元件的尺寸縮小的方法，會產生元件驅動能 力的取捨的問題。此處在不縮小電晶體尺寸，使外表的元 件尺寸縮小的方法例如是特願平1 1-269484號中所揭示的 元件的一部分與鄰接元件共有的方法。 第9圖所繪示爲採用上述習知方法的半導體裝置的構 成示意圖，第9a圖爲由兩輸入NAND所構成的標準元件 的平面圖，第9b圖爲反相構成的標準元件的平面圖，第9c 圖爲第9a頂1的元件以及第9b圖的元件鄰接場合的構成的 平面圖。尙且，在第9圖中爲了簡單化起見，僅繪示源極 區、複晶矽、接觸窗以及元件邊界線邊界線，而省略金屬 配線層。而且，雖然圖中未繪示，基底區在上下鄰接的元 件間爲共有的，各元件彼此間以元件邊界線相連接而上下 左右鄰接配置，以於上下方向及左右方向形成元件列。 如第9a圖所示，源極區105、106、107以及其區域 內的接觸窗101、102、103的一部分越過元件邊界線109 配置。然後，源極區105、106、107以及接觸窗101、102、 4 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------4—,--Γ 1 --------^--------- (請先閱讀背面之注意事#再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 486784 7371pif.doc/008 ________B7___；_ 五、發明說明（1 ) . 103配置於元件的上部以及下部。並且，將配置於鄰接元 件的源極區的重疊區域108以及接觸窗104設置於可能配 置的空間。第9b圖的反相（inverter)元件中，源極區110 以及接觸窗1Π的一部份越過元件邊界線114配置。如第 9c圖所示，第9a圖的NAND元件以及第9b圖的反相元 件鄰接配置的場合，第9a圖的源極區106以及接觸窗102 與第9b圖的源極區110以及接觸窗111匯集成一個，而 爲兩元件所共有。然後，包含元件間共有的接觸窗113的 源極區112至少形成包含凹形的形狀。 在此構成中，由於鄰接元件的源極區以及其接觸窗共 、有_化，左右方向的元件列縮小，因此能夠縮小元件的實效 尺寸。 — 第10圖所繪示爲採用上述習知方法的半導體裝置的 構成示意圖，爲由兩輸入NAND所構成的標準元件的平面 圖。尙且，在第10圖中爲了簡單化起見，僅繪示源極區、 複晶矽、接觸窗以及元件邊界線，而省略金屬配線層。各 元件彼此間以元件邊界線相連接而上下左右鄰接配置，以 於上下方向及左右方向形成元件列。 如第10圖所示，源極區123、124、125的一部分越 過元件邊界線U6配置，在元件的上下施予井區蕷定電位 的基底區127、128與源極區123、124、125相鄰接而形 成，在鄰接的源極區123、124與基底區127兩區域上以 連續形成的金屬層（未圖示）導通，且將兩區域兼用的接觸 窗121設置在元件邊界線126上，並且在鄰接的源極區125 5 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---r 1--^1---*1 裝--------訂-----— — — (請先閱讀背面之注意事項再填寫本頁) 486784 A7 B7 ^__I_ 經濟部智慧財產局員工消費合作社印製 7371pif.doc/〇〇8 發明說明（\ ) 與基底區128兩區域上以連續形成的金屬層導通，並將兩 區域共用的接觸窗122設置在元件邊界線126上。 依此構成的上下方向鄰接的元件與基底區127、1 28 爲共有、且左右鄰接的元件與源極區123、124、125爲共 有，源極區123、124、125上不須接觸窗。依此構成的話， 由於與先前第9圖所示的構成相比，因此元件在越過邊界 線且進入鄰接元件時的幅寬較狹窄，使元件能夠抑制在較 低的高度。 . 第11圖所繪示爲採用標準元件方式的習知半導體裝 置中，下工夫在基底區的配置以使集積度提升的構成示意 圖。在第11圖中，此方法在基底區131以及與其連接的 接觸窗132設置於元件的上下，以構成元件列的場合中， 各元件的基底區131形成一列狀，而且此些基底區131爲 上下方向鄰接的元件列內的元件所共有，使得集積度向上 提升，元件列內未置放元件的空區域，則設置空區域專用 的元件，且於此元件設置基底區以及接觸窗。 此種方法不依照元件的尺寸，由於以一定比率的區域 作爲基底區，雖然在小尺寸的元件（由於備齊縱方向的尺 寸之故，與寬度狹窄同義）的場合非常的有效，但此效果 傭元件之增大而減小，到某個程度大小的元件，其內單獨 配置基底區的方法，亦有可使元件的尺寸縮小的情形。 發明所要解決的問頴 如上述說明，以標準元件方式所構成的習知半導體裝 置’依使源極區、基底區以及此些區域所形成的接觸窗等 6 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） ------* ---裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 486784 A7 B7 737 1 pif.doc/008 五、發明說明（(^ ) 與鄰接的元件共有化，以期提升其集積度。但是，爲達成 半導體技術的更加進步，而需將元件更加一層的縮小化。 在此本發明鑑於上述的事項，爲達成元件更加+層，縮 小化的目的，需提供集積度向上提升的半導體裝置。 解決問顆的手瞍 爲了達成上述的目的，解決問題的第一個方法爲在包 含有複數個金氧半（M0S)電晶體且形成於半導體基板上的 標準元件，以上下左右鄰接配置而構築成集積電路的半導 體裝置中，前述標準元件具有越過前述鄰接元件邊界線所 形成的第一*源極區或是空區域的其中之一的區域，以及越 過前述鄰接元件邊界線所形成的基底區；前述空區域在前 述鄰接元件具有第二源極區’且越過形成有前述第一源極 區的前述元件的邊界線的場合’前述空區域爲前述第二源 極區於前述元件的邊界線附近的可能配置區域；前述基底 區係爲前述鄰接元件之內的其中之一的元件的前述基底區 所共有形成，且與前述第一源極區以相同的擴散層形成， 在前述基底區中’供給預定的電位給前述基底區和前述第 一源極區的接觸窗’在前述基底區和前述第一源極區上形 成爲共有的接觸窗；前述接觸窗配置形成於前述基底區的 '最小寬度的中心靠前述元件內側’且配置形成於前述元件 與前述元件於寬方向鄰接的前述鄰接元件兩者的邊界線 上。 第二個方法爲在包含有複數個金氧半（MOS)電晶體且 形成於半導體基板上的標準元件，以上下左右鄰接配置而 7 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---1---Γ-----------^--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 486784 737lpif.doc/008 ----SI_— — 五、發明說明（义） 構築成集積電路的半導體裝置中，前述標準元件具有越過 前述鄰接元件邊界線所形成的基底區，前述基底區係由前 述鄰接元件之內的其中之一的元件的前述基底區所共有形 成，在前述基底區中，供應預定的電位給予前述基底區的 接觸窗，以不均一的間隔形成；前述接觸窗配置形成於前 述基底區的最小寬度的中心靠前述元件的內側，由前述接 觸窗所配置部份的前述基底區所形成的擴散層，係在前述 元件的內側擴張形成。 . 第三個方法爲在前述第一或是第二個方法中，前述基 底區的寬度，較前述半導體裝置的製程中所配置接觸窗的 容許寬度狹窄而形成。 第四個方法爲在前述第一或是第二個方法中，其中前 述基底區的寬度的中心與此中心接近側的前述接觸窗的端 部之間的距離，爲前述半導體裝置的製程中容許擴散層上 的接觸窗彼此間的間隔的1/2以上。 第五個方法爲在前述第一個方法中，前述基底區的最 小寬度的中心與此中心接近側的前述接觸窗的端部之間的 距離，爲前述半導體裝置的製程中容許擴散層上的接觸窗 彼此間的間隔以下。 第六個方法爲，在包含有複數個金氧半（MOS)電晶體 且形成於半導體基板上的標準元件，以上下左右鄰接配置 而構築成集積電路的半導體裝置中，前述標準元件具有越 過前述鄰接元件邊界線所形成的基底區；前述基底區係由 前述鄰接元件之內的其中之一的元件的前述基底區所共有 8 (請先閱讀背面之注意事項再填寫本頁) _裝--------訂i !
ϋ n mamf ϋ I 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 486784 737 1pif.doc/008 ___B7_ 五、發明說明（47 ) (請先閱讀背面之注意事項再填寫本頁) 形成，並與供應預定的電位給予前述基底區的接觸窗同一 寬度所形成；前述接觸窗以均一的間隔連續形成於前述基 底區上，一部份的前述接觸窗配置於前述基底區所形成的 擴散層，係在前述元件內側擴張形成。 第七個方法爲在前述第一、第二或是第六的方法中， 其中前述基底區爲前述鄰接元件的上下左右四個之中的其 中三個的元件的前述基底區所共有形成。 圖式之簡單說明 . 爲讓本發明之上述和其他目的和優點能更明顯易懂， 下文特舉一較佳實施形態，並配合所附圖式，作詳細說明 如下。 第1圖所繪示爲本發明的一實施形態的標準元件所構 成的半篇體裝置的示意圖； 《V、'' 第\_、所繪示爲第1圖所示的實施形態構成與習知構 成之通道比較示意圖； 第3 爲第1圖所示的標準元件以兩個鄰接配 置的構成示意g; 第4圖所繪示爲第3圖所示的標準元件列以上下鄰接 配置的構成示意圖； 經濟部智慧財產局員工消費合作社印製 第5圖所繪示爲本發明的其他實施形態的標準元件所 構成的半導體裝置的示意圖； 第6圖所繪示爲第5圖所示的標準元件列以上下鄰接 配置的構成示意圖； 第7圖所繪示爲本發明的其他實施形態的標準元件所 9 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 486784 737 1pif.doc/008 A7 B7 五、發明說明（；？） 構成的半導體裝置的示意圖； 第^^繪示爲第7圖所示的標準元件列以上下鄰接 配置的意圖；
武繪示爲習知的標準元件的構成示意圖； 經濟部智慧財產局員工消費合作社印製 第S 第10國男^繪示爲習知的其他標準元件的構成示意圖； 以及 第11圖所繪示爲習知的其他標準元件的構成示意圖。 圖式之標示說明 . 1、2、23、26、26a、26b :接觸窗 3、4、5 :源極區 6 :重疊區 7、8、13、22、25 :基底區 9、12a、12b :元件邊界線 11a、lib、21、24 :元件 14 :接觸窗間隔 發明之實施形態 以下爲參照圖式對本發明的實施形態加以說明。 第1圖所繪示爲本發明的一實施形態的半導體裝置的 構成示意圖，由兩輸入NAND所構成的標準元件的平面 圖。在第1圖中爲了簡單化起見，僅繪示源極區、複晶矽、 接觸窗以及元件邊界線（元件框），而省略金屬配線層。源 極區3、4、5越過元件邊界線9而形成，與此元件鄰接的 元件（未圖示）的源極區上，設置有配置可能的空區所形成 的重疊區域6。基底區7、8設置在元件的上下，且越過元 ------------Γ f --------^------I I (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 486784 A7 B7 7371pif.doc/008 五、發明說明（） 、、 件邊界線9的元件的寬方向（第1圖的左右方向），形成源 極區的擴散層以及同一擴散層上的源極區係導入相異的不 純物而形成。基底區7、8係以最小寬度的部份比半導體 裝置的製程中所配置接觸窗的谷許寬度狹窄而形成。此一 體化的源極區3、4、5和基底區7、8，在此兀件以行列狀 配置時，鄰接周圍上下左右4方向的元件之中的其中二方 向的元件所共有。 在源極區3、4、5、重疊區6以及基底區7、8上’形 成各別的區域所包含的接觸窗1、2。接觸窗.1爲源極區3、 4以及基底區7雙方區域的接觸窗而具有兼用接觸窗的功 能，接觸窗2爲源極區5、重疊區域6以及基底區8雙方 區域的接觸窗而具有兼用接觸窗的功能。接觸窗1、2的 配置，係在元件的高方向（第1圖的上下方向）之基底區7、 8的最小k度的中心向元件中心側偏離的地方配置，並且 接觸窗的中心在元件的寬方向鄰接元件的邊界線9上重疊 配置形成。 依此構成與先前說明的第1〇圖所示的習知構成，第2a 圖所示的上_實施形態的構成與第2b圖所示的習知構成 參照比較，第2a圖、第2b圖元件框的尺寸相同，亦即是 元件尺寸設定在相同的尺寸，電晶體的通道（Channel)寬度 以第2a圖的上述實施形態較大。換句話說，電晶體的通 道寬在並列比較的話，第2a圖所示的上述實施形態的構 造元件的尺寸較小，而能夠實現高集積度的元件。 第3圖所示爲第1圖中的元件在元件的寬方向以兩個 11 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝--------訂--------- 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 486784 7371pif.doc/008 __ B7____ 五、發明說明（巧） 並列而配置構成的元件列。在第3圖中，元件列內的各元 件11a、lib的各別的邊界線12a、12b在鄰接的地方重疊， 各元件11a、lib的源極區3、4越過邊界線而互相與對方 的元件部份重疊。而且，基底區7、8係在各元件11a、lib 的上下沿著元件列而連續形成。 亦即是，各元件11a、lib以列狀鄰接配置，各元件11a、 11b具有源極區以及基底區功能的區域（擴散層）沿著各功 能電路列連結，而且基底區爲鄰接元件內的元件所共有。 第4圖所示爲第3圖中的元件在元件的高方向以兩個 並列而配置構成的元件列。在第4圖中，由於元件列間的 基底區爲共有的，元件爲倒裝(flip)配置。第1圖所示的接 觸窗1、2，係配置於由基底區7、8的最小寬度的中心向 元件內側偏離的位置上，當元件如第4圖所示的配置時， 第4圖所示的接觸窗之間的距離14，爲了不低於製程上的 容許値而僅採取必要的偏離。一方面，由於此距離14採 用必要以上的大小時，元件在高方向的元件尺寸亦變大， 因此希望能將之設計在必要最小限度，在沒有其他限制條 件時，使此距離14成爲容許限度的最小尺寸。例如基底 區的最小寬度的中心與接觸窗端的距離L，製程中容許擴 散層上的接觸窗之間的間隔爲距離C，則接觸窗以（C/2)$ L^C配置形成。 第5圖爲本發明的其他實施形態的半導體裝置的構成 示意圖。在第五圖中各元件21的上下設置基底區22 ,此 元件21以無間隙的配置，位於元件21上部的基底區22， 12 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） -----------------^---------^^1 (請先閱讀背面之注意事項再填寫本頁) 486784 737 1pif.d〇c/008 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（p) 與此元件21左右及上部元件的基底區相連，此元件21下 部的基底區22，與此元件21左右以及下部元件的基底區 相連，而沿著元件21連結形成基底區22，此基底區22上 設置接觸窗23的部份比基底區22的最小寬度爲寬。亦即 是基底區並不是設置在各元件21的上下，而基底區22是 設置在元件列與元件列之間。 基底區22上的接觸窗23，係設置在偏離基底區22最 小寬度中心的位置。基底區22上的最小寬度中心到接觸 窗端的間隔大小，係爲設計規則上容許基底區上的接觸窗 之間的間隔的1/2以上。第6圖所示爲第5圖所示的構成 以兩行的元件配置構成。 以採用第5圖所示的構成與習知第11圖的構成相比， 由於基底區的寬度能夠較狹窄（第11圖所示的Wsubl與第 5圖所示的Wsub2)，在元件列的高度相同的情況下做比較 時，作爲金氧半電晶體使用區域的高度爲第5圖的構成較 高(第11圖所示的Wmosl與第5圖所示的Wmos2)。一方 面，在基底區上設置接觸窗的部份，第11圖所示的構成 其基底區的寬度較廣，而金氧半（MOS)電晶體的使用區域 變得較狹窄。小（寬度較狹窄）元件的話，依此元件內作爲 金氧半電晶體使用的區域雖然亦有比第11圖的構成小的 場合"但對多數元件而言，作爲金氧半（MOS)電晶體使用 的區域增加的場合較多。亦即是，採用此構成與習知例相 比，以相同元件面積做比較的話，由於金氧半（MOS)電晶 體的尺寸較大，元件的驅動力提升亦即可高速化，以相同 13 (請先閱讀背面之注意事項再填寫本頁) 裝--------訂-----
n n 1_1 I 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 486784 A7 B7 737 lpif.doc/008 五、發明說明（（1) 金氧半（MOS)電晶體的尺寸做比較的話，元件能夠小型化 而提高集積度。 第7圖爲本發明的其他實施形態的半導體裝置的構成 7Γ：意圖。在第7圖中，此實施形態各兀件的元件列上下構 成的基底區25上，以均一的間隔配置接觸窗26，僅在基 底區25與P型金氧半（PMOS)主動區或是N型金氧半 (NMOS)主動區之間的間隔有寬裕處時，可伸展基底區25 的寬度。 、 採用第7圖所示的構成，所得的效果與第5圖所採用 的效果是相同的。第5圖在設計規則上，其基底區22上 的接觸窗23對於基底區22而言，係對於預想接觸窗23 必須設置於十分內側的場合，而第7圖的話，依設計規則 在製造時的光罩（Mask)之組合偏離等，對基底區25上的 接觸窗26容許由基底區25產生偏離的場合爲有效的。 第8圖爲第7圖所示的構成以兩行元件列配置構成的 ，情形。第8a圖爲基底區上具有無組合偏離的接觸窗，第8b 圖所示爲接觸窗的開口向上部(元件)偏離的場合。第8b圖 的接觸窗26b、26c的一部份由基底區偏離，雖然此接觸 窗26b、26c有不導通的可能性存在，但接觸窗26a設置 在原本上列的基底區寬度變寬的部份上，即使有偏離亦不 會由基底區脫落，接觸窗26a能夠維持正常的導通。而且， 雖然圖中未表示，接觸窗的開口在下部偏離的場合，如第 8b圖所示的接觸窗26b，不會由基底區26脫落而能夠正 常導通。 14 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------- ---vlr^^w ^---I----^-----I — (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 486784 737 1pif.doc/008 __B7 五、發明說明G 1) 第5圖所不的構成，由於接觸窗23必須離基底區22 的中心若干的距離，爲了配置接觸窗23，基底區22必須 擴大，在接觸窗容許由基底區脫落的設計規則的場合，採 用第7圖的設計以將基底區的擴張量減至最小限度，而能 夠增加電晶體的尺寸或是縮小元件的尺寸。 發明的效果 由以上的說明，依此發明的話，鄰接元件之間基底區 以及源極區爲共有，由於兩區域共通的接觸窗係設置在由 基底區的中心向元件的內側偏離的位置，以與習知同等的 閘寬而能夠縮小元件。 15 (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 經濟部智慧財產局員工消費合作社印製 486784 A8 B8 no 7371pif.doc/008 六、申請專利範圍 1. 一種半導體裝置，該半導體裝置係由包含有複數個 金氧半（MOS)電晶體且形成於一半導體基板上的複數個標 準元件，以上下左右鄰接配置而構築成集積電路，其中： 該標準元件具有越過該鄰接元件邊界線所形成的一第 一源極區或是一空區域的其中之一的區域，以及越過該鄰 接元件邊界線所形成的一基底區； 該空區域在該鄰接元件具有一第二源極區，且越過形 成該第一源極區的該元件的邊界線的場合，該空區域爲該 第二源極區於該元件的邊界線附近的可能配置區域； 該基底區係爲該鄰接元件之內的其中之一的元件的該 基底區所共有形成，且與該第一源極區以相同的一擴散層 形成，在該基底區中，供給預定的電位給該基底區和該第 一源極區的複數個接觸窗，在該基底區和該第一源極區上 形成共有；以及 該些接觸窗配置形成於該基底區的最小寬度的中心靠 該元件內側，且配置形成於該元件與該元件於寬方向鄰接 的該鄰接元件兩者的邊界線上。 2. —種半導體裝置，該半導體裝置係由包含有複數個 金氧半電晶體且形成於一半導體基板上的複數個標準元 件，以上下左右鄰接配置而構築成集積電路，其中： 該標準元件具有越過該鄰接元件邊界線所形成的一基 底區，該基底區係由該鄰接元件之內的其中之一的元件的 該基底區所共有形成，在該基底區中，供應預定的電位給 予該基底區的複數個接觸窗，以不均一的間隔形成；以及 16 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) --------- I.--Γ Γ --------^--------- (請先閱讀背面之注意事項再填寫本頁) 486784 A8 B8 7371pif.doc/008 錯 六、申請專利範圍 該些接觸窗配置形成於該基底區的最小寬度的中心靠 該元件內側，由該接觸窗所配置部份的該基底區所形成的 一擴散層，係在該元件的內側擴張形成。 (請先閱讀背面之注意事項再填寫本頁) 3·如申請專利範圍第1項或是第2項所述的半導體裝 置，其中該基底區的寬度，較該半導體裝置的製程中所配 置接觸窗的容許寬度狹窄而形成。 4·如申請專利範圍第1項或是第> 2項所述的半導體裝 置，其中該基底區的寬度的一中心與該中心接近側的該些 接觸窗的端部之間的一距離，爲該半導體裝置的製程中容 許擴散層上的該些接觸窗彼此間的間隔的1/2以上。 5·如申請專利範圍第1項所述的半導體裝置，其中該 基底區的最小寬度的一中心與該中心接近側的該接觸窗的 端部之間的一距離，爲該半導體裝置的製程中容許擴散層 上的該些接觸窗彼此間的間隔以下。 6. —種半導體裝置，該半導體裝置係由包含有複數個 金氧半（MOS)電晶體且形成於一半導體基板上的複數個標 準元件，以上下左右鄰接配置而構築成集積電路，其中： 經濟部智慧財產局員工消費合作社印製 該標準元件具有越過該鄰接元件邊界線所形成的一基 底區； 該基底區係由該鄰接元件之內的其中之一的元件的該 基底區所共有形成，並與供應預定的電位給予該基底區的 接觸窗同一寬度所形成；以及 該些接觸窗以均一的間隔連續形成於該基底區，一部 份的該些接觸窗配置於該基底區所形成的一擴散層，係在 17 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公t ) 486784 A8 B8 C8 D8 7371pif.doc/008 六、申請專利範圍 該元件內側擴張形成。 7.如申請專利範圍第1項、第2項或是第6項所述的 半導體裝置，其中該基底區爲該鄰接元件的上下左右四個 之中的其中三個的元件的該基底區所共有形成。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 18 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
TW090106425A 2000-03-27 2001-03-20 Semiconductor device TW486784B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000087679A JP4521088B2 (ja) 2000-03-27 2000-03-27 半導体装置

Publications (1)

Publication Number Publication Date
TW486784B true TW486784B (en) 2002-05-11

Family

ID=18603651

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090106425A TW486784B (en) 2000-03-27 2001-03-20 Semiconductor device

Country Status (5)

Country Link
US (2) US6690073B2 (zh)
EP (1) EP1139427A3 (zh)
JP (1) JP4521088B2 (zh)
KR (1) KR100377491B1 (zh)
TW (1) TW486784B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4036688B2 (ja) * 2002-06-18 2008-01-23 松下電器産業株式会社 自動配置配線用スタンダードセルライブラリ及び半導体集積装置
JP3612313B2 (ja) * 2002-08-14 2005-01-19 株式会社東芝 半導体集積回路装置
JP2006245390A (ja) * 2005-03-04 2006-09-14 Toshiba Corp 半導体集積回路装置およびその製造方法
JP4827422B2 (ja) * 2005-03-10 2011-11-30 ルネサスエレクトロニクス株式会社 半導体集積回路装置の設計方法と装置並びにプログラム
JP4713962B2 (ja) * 2005-06-27 2011-06-29 株式会社東芝 パターン作成方法及び半導体装置製造方法
JP2011199034A (ja) * 2010-03-19 2011-10-06 Toshiba Corp 半導体装置
TW201222872A (en) * 2010-10-26 2012-06-01 Univ California Limiting strain relaxation in III-nitride heterostructures by substrate and epitaxial layer patterning
KR102233211B1 (ko) 2013-10-11 2021-03-29 삼성전자주식회사 반도체 소자
KR102173638B1 (ko) 2014-10-01 2020-11-04 삼성전자주식회사 반도체 소자 및 그 형성방법
US9940424B2 (en) * 2016-05-25 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods for minimum-implant-area aware detailed placement
CN112906337A (zh) * 2021-03-24 2021-06-04 上海华虹宏力半导体制造有限公司 版图文件中可压缩区域的获取方法、系统及电子设备

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5219770A (en) * 1983-11-30 1993-06-15 Fujitsu Limited Method for fabricating a MISFET including a common contact window
JPS618969A (ja) * 1984-06-25 1986-01-16 Nec Corp 半導体集積回路装置
JPS6114734A (ja) * 1984-06-29 1986-01-22 Fujitsu Ltd 半導体集積回路装置及びその製造方法
JPS6346749A (ja) * 1986-08-15 1988-02-27 Nec Corp 集積回路用スタンダ−ドセルおよびスタンダ−ドセル列
GB2198581B (en) * 1986-12-04 1990-01-24 Marconi Electronic Devices Semiconductor arrangement
US4884115A (en) * 1987-02-27 1989-11-28 Siemens Aktiengesellschaft Basic cell for a gate array arrangement in CMOS Technology
JPH01278743A (ja) * 1988-05-02 1989-11-09 Nec Corp Ｃｍｏｓ集積回路
JPH02189951A (ja) * 1989-01-18 1990-07-25 Mitsubishi Electric Corp ゲートアレイ
DE69031609T2 (de) * 1989-04-19 1998-03-12 Seiko Epson Corp Halbleiteranordnung
JP2761052B2 (ja) * 1989-09-08 1998-06-04 川崎製鉄株式会社 スタンダードセルの配置方法
JPH03222457A (ja) * 1990-01-29 1991-10-01 Matsushita Electric Ind Co Ltd 標準セルおよび自動配置配線方法
JP2509755B2 (ja) * 1990-11-22 1996-06-26 株式会社東芝 半導体集積回路製造方法
WO1993026044A1 (en) * 1992-06-10 1993-12-23 Aspec Technology, Inc. Symmetrical multi-layer metal logic array with continuous substrate taps
US6160275A (en) * 1993-04-20 2000-12-12 Hitachi, Ltd. Semiconductor gate array device
US5691218A (en) * 1993-07-01 1997-11-25 Lsi Logic Corporation Method of fabricating a programmable polysilicon gate array base cell structure
US5452245A (en) * 1993-09-07 1995-09-19 Motorola, Inc. Memory efficient gate array cell
JPH07152796A (ja) * 1993-11-29 1995-06-16 Kawasaki Steel Corp 自動配置配線方法
JPH09148443A (ja) * 1995-11-21 1997-06-06 Seiko Epson Corp 多電源ゲートアレイ
US5990502A (en) * 1995-12-29 1999-11-23 Lsi Logic Corporation High density gate array cell architecture with metallization routing tracks having a variable pitch
US5901065A (en) * 1996-02-07 1999-05-04 Motorola, Inc. Apparatus and method for automatically placing ties and connection elements within an integrated circuit
EP0845815A3 (en) * 1996-11-28 1999-03-03 Matsushita Electric Industrial Co., Ltd. Semiconductor device, method of designing the same and semiconductor integrated circuit device
JPH10173055A (ja) * 1996-12-09 1998-06-26 Sony Corp セルベース半導体装置及びスタンダードセル
US5780883A (en) * 1997-02-28 1998-07-14 Translogic Technology, Inc. Gate array architecture for multiplexer based circuits
JP4014708B2 (ja) * 1997-08-21 2007-11-28 株式会社ルネサステクノロジ 半導体集積回路装置の設計方法
US6091090A (en) * 1997-09-19 2000-07-18 In-Chip Systems, Inc. Power and signal routing technique for gate array design
US5981987A (en) * 1997-12-02 1999-11-09 Nurlogic Design, Inc. Power ground metallization routing in a semiconductor device
JP3819186B2 (ja) * 1999-09-22 2006-09-06 株式会社東芝 スタンダードセル、半導体集積回路およびそのレイアウト方法
JP2001148464A (ja) * 1999-11-18 2001-05-29 Toshiba Microelectronics Corp 半導体集積回路

Also Published As

Publication number Publication date
JP2001274336A (ja) 2001-10-05
US20010028069A1 (en) 2001-10-11
US6885071B2 (en) 2005-04-26
EP1139427A2 (en) 2001-10-04
JP4521088B2 (ja) 2010-08-11
US20040079969A1 (en) 2004-04-29
EP1139427A3 (en) 2007-06-27
US6690073B2 (en) 2004-02-10
KR20010091036A (ko) 2001-10-22
KR100377491B1 (ko) 2003-03-26

Similar Documents

Publication Publication Date Title
US10998340B2 (en) Semiconductor device including standard cells having different cell height
US7737472B2 (en) Semiconductor integrated circuit device
JP4778689B2 (ja) 標準セル、標準セルライブラリおよび半導体集積回路
TW486784B (en) Semiconductor device
KR100433025B1 (ko) 반도체장치,반도체집적회로장치,플립플롭회로,배타적논리합회로,멀티플렉서및가산기
US11335814B2 (en) Semiconductor chip
US20210305278A1 (en) Semiconductor integrated circuit device
JP7364928B2 (ja) 半導体集積回路装置
US20190385948A1 (en) Layout technique for middle-end-of-line
US8461920B2 (en) Semiconductor integrated circuit device
US20130087881A1 (en) Semiconductor integrated circuit device
JP4025044B2 (ja) 半導体集積回路装置
JPWO2020137660A1 (ja) 半導体集積回路装置
JP2010192932A (ja) 標準セル、標準セルライブラリおよび半導体集積回路
JP2008258424A (ja) 半導体集積回路装置
WO2021171969A1 (ja) 半導体集積回路装置
CN117480606A (zh) 虚设单元和抽头单元布局结构
JPH1174505A (ja) 半導体装置
WO2023132264A1 (ja) 半導体集積回路装置
JP2009065069A (ja) 半導体集積回路装置
TW202324680A (zh) 半導體結構
JP2004179184A (ja) 半導体集積回路
JP2009260147A (ja) 半導体集積回路装置
JP3519973B2 (ja) 半導体装置
JPH10335614A (ja) 半導体装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees