CN112906337A - 版图文件中可压缩区域的获取方法、系统及电子设备 - Google Patents

版图文件中可压缩区域的获取方法、系统及电子设备 Download PDF

Info

Publication number
CN112906337A
CN112906337A CN202110314480.9A CN202110314480A CN112906337A CN 112906337 A CN112906337 A CN 112906337A CN 202110314480 A CN202110314480 A CN 202110314480A CN 112906337 A CN112906337 A CN 112906337A
Authority
CN
China
Prior art keywords
layout file
region
area
compressible
acquiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110314480.9A
Other languages
English (en)
Inventor
曹云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202110314480.9A priority Critical patent/CN112906337A/zh
Publication of CN112906337A publication Critical patent/CN112906337A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement

Abstract

本发明提供了一种版图文件中可压缩区域的获取方法、系统及电子设备，包括：打开一版图文件，所述版图文件中包括若干器件区域，所述器件区域中包括连接到电源或地的掺杂区域；扫描所述版图文件，以选中相邻两个掺杂区域之间的空白区域；判断所述空白区域是否为矩形，若所述空白区域是矩形，则判定所述空白区域为可压缩区域；本发明以实现获取版图文件中的可压缩区域。

Description

版图文件中可压缩区域的获取方法、系统及电子设备
技术领域
本发明涉及集成电路设计技术领域，尤其涉及一种版图文件中可压缩区域的获取方法、系统及电子设备。
背景技术
在版图设计中，很多器件存在共用电源或地的情况，特别是并行放置的器件共用电源或地可以节省版图的面积。然而在版图工程师设计版图时，只能依靠设计经验手动设计，会存在未共用电源或地的可能性；或是采用自动布局布线进行设计，也会存在未共用电源或地的可能性，而并行放置的器件未共用电源或地，在版图文件中可能会存在可以节省的版图空间。因此，为得知版图文件中可节省的版图空间量，于是需要一种版图文件中可压缩区域的获取方法。
发明内容
本发明的目的在于提供一种版图文件中可压缩区域的获取方法、系统及电子设备，以实现获取版图文件中的可压缩区域。
为了达到上述目的，本发明提供了一种版图文件中可压缩区域的获取方法，包括：
打开一版图文件，所述版图文件中包括若干器件区域，所述器件区域中包括连接到电源或地的掺杂区域；
扫描所述版图文件，以选中相邻两个掺杂区域之间的空白区域；
判断所述空白区域是否为矩形，若所述空白区域是矩形，则判定所述空白区域为可压缩区域。
可选的，若干所述器件区域并排排布。
可选的，所述掺杂区域为源/漏区所在的区域。
可选的，选中相邻两个掺杂区域之间的空白区域的步骤包括：
获取相邻两个所述掺杂区域的正对区域；
判断所述正对区域中是否包含金属层区域，当所述正对区域中不包含所述金属层区域时，选中所述正对区域并将所述正对区域作为所述空白区域。
可选的，将相邻两个所述掺杂区域相对的两边限定出的区域为所述正对区域。
可选的，当相邻两个所述掺杂区域相对的两边的长度相等时，判定所述空白区域为矩形。
可选的，判定所述空白区域为可压缩区域之后，还包括：
计算所述可压缩区域的面积，并将所述可压缩区域的面积存入寄存器中进行输出。
可选的，所述掺杂区域通过金属通孔所在的区域与电源或地连接。
可选的，利用集成电路版图设计软件打开和扫描所述版图文件。
一种版图文件中可压缩区域的获取系统，包括：
开启模块，用于打开一版图文件，所述版图文件中包括若干器件区域，所述器件区域中包括连接到电源或地的掺杂区域；
扫描选择模块，用于扫描所述版图文件，以选中相邻两个掺杂区域之间的空白区域；
判断模块，用于判断所述空白区域是否为矩形，若所述空白区域是矩形，则判定所述空白区域为可压缩区域。
一种电子设备，所述电子设备包括：
一个或多个执行器；以及，
存储器，用于存储一个或多个程序；以及，
当所述一个或多个程序被所述一个或多个执行器执行，使得所述一个或多个执行器实现如上述的版图文件中可压缩区域的获取方法。
一种计算机可读存储介质，其上存储有计算机程序，该程序被执行器执行时实现如上述的版图文件中可压缩区域的获取方法。
在本发明提供的一种版图文件中可压缩区域的获取方法、系统及电子设备中，打开一版图文件，版图文件中包括若干器件区域，器件区域中包括连接到电源或地的掺杂区域；然后扫描版图文件，以选中相邻两个掺杂区域之间的空白区域，判断空白区域是否为矩形，若空白区域是矩形，则判定空白区域为可压缩区域。本发明通过判断相邻两个掺杂区域之间的空白区域是否为矩形，以得知空白区域是否为可压缩区域，以实现获取版图文件中的可压缩区域。
附图说明
图1为本发明一实施例提供的版图文件中可压缩区域的获取方法的流程图；
图2A～2B为本发明一实施例提供的版图文件中可压缩区域的获取方法中空白区域的示意图；
图3为本发明一实施例提供的版图文件中可压缩区域的获取系统的示意图；
其中，附图标记为：
10-掺杂区域；20-空白区域；100-开启模块；200-扫描选择模块；300-判断模块。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图1为本实施例提供的版图文件中可压缩区域的获取方法的流程图。本实施例提供了一种版图文件中可压缩区域的获取方法，以实现获取版图文件中的可压缩区域。
请参考图1，版图文件中可压缩区域的获取方法包括：
步骤S1：打开一版图文件，版图文件中包括若干器件区域，器件区域中包括连接到电源或地的掺杂区域；
步骤S2：扫描版图文件，以选中相邻两个掺杂区域之间的空白区域；
步骤S3：判断空白区域是否为矩形，若空白区域是矩形，则判定空白区域为可压缩区域。
下面对本实施例提供的版图文件中可压缩区域的获取方法，进行详细的描述。
执行步骤S1：打开一版图文件，版图文件中包括若干器件区域，器件区域中包括连接到电源或地的掺杂区域。
具体是，提供一版图文件，然后通过集成电路版图设计软件打开版图文件。在版图文件中包括若干器件区域，若干器件区域并排排列，若干器件区域均需要连接电源或地，一般并行的器件的电源或地可以共用，共用电源或地可以节省版图的面积。在本实施例中，器件为MOS管，但不限于此，也可为其它并排排列的器件。器件区域中包括连接到电源或地的掺杂区域，掺杂区域为源区和/或漏区所在的区域，掺杂区域通过金属通孔所在的区域与电源或地连接。在版图文件中，若干器件区域中可能存在未共用电源或地的可能性，即均需连接到电源或地的掺杂区域没有连接在一起，则存在可压缩的区域的可能性。
执行步骤S2：扫描版图文件，以选中相邻两个掺杂区域之间的空白区域。
具体的，在通过集成电路版图设计软件打开版图文件后并扫描版图文件，在版图文件中找到若干连接到电源或地的掺杂区域，在若干连接到电源或地的掺杂区域中选择相邻的两个掺杂区域，然后获取相邻两个掺杂区域的正对区域，在本实施例中，将相邻两个掺杂区域相对的两边限定出的区域为正对区域；版图文件中包含有金属层区域，判断正对区域中是否包含金属层区域，当正对区域中不包含金属层区域时，判定正对区域为空白区域；当正对区域中包含金属层区域时，判定正对区域不为空白区域。在判定正对区域为空白区域之后，选中相邻两个掺杂区域之间的空白区域。
图2A～2B为本实施例提供的版图文件中可压缩区域的获取方法中空白区域的示意图，请参考图2A及图2B，执行步骤S3：判断空白区域是否为矩形，若空白区域是矩形，则判定空白区域为可压缩区域。
具体的，虽然相邻两个掺杂区域10均是连接到电源或地，但是相邻两个掺杂区域10相对的两边的长度可能相等或不相等，所形成的空白区域的形状可能不同。判断空白区域20是否为矩形，当相邻两个掺杂区域10相对的两边的长度相等时，空白区域20为矩形(图2A中虚框所示)，则判定空白区域20为可压缩区域。进而，计算得到版图文件中可压缩区域的面积，并将可压缩区域的面积存入寄存器中以作为版图文件的参数输出，版图设计人员可以将空白区域20为矩形的相邻两个掺杂区域10合并以节约版图面积。
当相邻两个掺杂区域10相对的两边的长度不相等时，空白区域20不为矩形(图2B中虚框所示)，则判定空白区域20为不可压缩区域。在本实施例中，可忽略不为矩形的空白区域，因为不为矩形的空白区域，可压缩的空间较小且计算可压缩面积较复杂，计算得到的可压缩面积误差较大。
图3为本实施例提供的版图文件中可压缩区域的获取系统的示意图，请参考图3，本实施例还提供了一种版图文件中可压缩区域的获取系统，其中包括：
开启模块100，用于打开一版图文件，版图文件中包括若干器件区域，器件区域中包括连接到电源或地的掺杂区域；
扫描选择模块200，用于扫描版图文件，以选中相邻两个掺杂区域之间的空白区域；
判断模块300，用于判断空白区域是否为矩形，若空白区域是矩形，则判定空白区域为可压缩区域。
通过开启模块100打开版图文件，然后通过扫描选择模块200去扫描版图文件，在版图文件中找到并选中相邻两个掺杂区域之间空白区域，再通过判断模块300去判断空白区域是否为矩形，若空白区域是矩形，则判定空白区域为可压缩区域，还可以再计算得到版图文件中可压缩的面积并输出。
进一步地，本实施例还提供一种电子设备，用于获取版图文件中的可压缩区域，电子设备包括：
一个或多个执行器；以及，
存储器，用于存储一个或多个程序；以及，
当一个或多个程序被一个或多个执行器执行，使得一个或多个执行器实现如上述实施例提出的版图文件中可压缩区域的获取方法。
本实施例中，执行器及存储器均为一个，执行器和存储器可以通过总线或其他方式连接。
存储器作为一种计算机可读存储介质，可用于存储软件程序、计算机可执行程序以及模块，如本发明实施例中的版图文件中可压缩区域的获取方法对应的程序指令/模块。执行器通过运行存储在所述存储器中的软件程序、指令以及模块，从而执行电子设备的各种功能应用以及数据处理，即实现上述的版图文件中可压缩区域的获取方法。
存储器可主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序；存储数据区可存储根据电子设备的使用所创建的数据等。此外，版图文件中可压缩区域的获取方法的存储器可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实例中，存储器可进一步包括相对于执行器远程设置的存储器，这些远程存储器可以通过网络连接至电子设备。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
本实施例提出的电子设备与上述实施例提出的版图文件中可压缩区域的获取方法属于同一发明构思，未在本实施例中详尽描述的技术细节可参见上述实施例，并且本实施例与上述实施例具有相同的有益效果。
本实施例还提供一种计算机可读存储介质，其上存储有计算机程序，该程序被执行器执行时实现如上述实施例提出的版图文件中可压缩区域的获取方法。
通过以上关于实施方式的描述，所属领域的技术人员可以清楚地了解到，本发明可借助软件及必需的通用硬件来实现，基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如计算机的软盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、闪存(FLASH)、硬盘或光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例的方法。
综上，在本发明提供的一种版图文件中可压缩区域的获取方法、系统及电子设备中，打开一版图文件，版图文件中包括若干器件区域，器件区域中包括连接到电源或地的掺杂区域；然后扫描版图文件，以选中相邻两个掺杂区域之间的空白区域，判断空白区域是否为矩形，若空白区域是矩形，则判定空白区域为可压缩区域。本发明通过判断相邻两个掺杂区域之间的空白区域是否为矩形，以得知空白区域是否为可压缩区域，以实现获取版图文件中的可压缩区域。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (12)

1.一种版图文件中可压缩区域的获取方法，其特征在于，包括：
打开一版图文件，所述版图文件中包括若干器件区域，所述器件区域中包括连接到电源或地的掺杂区域；
扫描所述版图文件，以选中相邻两个掺杂区域之间的空白区域；
判断所述空白区域是否为矩形，若所述空白区域是矩形，则判定所述空白区域为可压缩区域。
2.如权利要求1所述的版图文件中可压缩区域的获取方法，其特征在于，若干所述器件区域并排排布。
3.如权利要求1所述的版图文件中可压缩区域的获取方法，其特征在于，所述掺杂区域为源/漏区所在的区域。
4.如权利要求1所述的版图文件中可压缩区域的获取方法，其特征在于，选中相邻两个掺杂区域之间的空白区域的步骤包括：
获取相邻两个所述掺杂区域的正对区域；
判断所述正对区域中是否包含金属层区域，当所述正对区域中不包含所述金属层区域时，选中所述正对区域并将所述正对区域作为所述空白区域。
5.如权利要求4所述的版图文件中可压缩区域的获取方法，其特征在于，将相邻两个所述掺杂区域相对的两边限定出的区域为所述正对区域。
6.如权利要求5所述的版图文件中可压缩区域的获取方法，其特征在于，当相邻两个所述掺杂区域相对的两边的长度相等时，判定所述空白区域为矩形。
7.如权利要求1所述的版图文件中可压缩区域的获取方法，其特征在于，判定所述空白区域为可压缩区域之后，还包括：
计算所述可压缩区域的面积，并将所述可压缩区域的面积存入寄存器中进行输出。
8.如权利要求1所述的版图文件中可压缩区域的获取方法，其特征在于，所述掺杂区域通过金属通孔所在的区域与电源或地连接。
9.如权利要求1所述的版图文件中可压缩区域的获取方法，其特征在于，利用集成电路版图设计软件打开和扫描所述版图文件。
10.一种版图文件中可压缩区域的获取系统，其特征在于，包括：
开启模块，用于打开一版图文件，所述版图文件中包括若干器件区域，所述器件区域中包括连接到电源或地的掺杂区域；
扫描选择模块，用于扫描所述版图文件，以选中相邻两个掺杂区域之间的空白区域；
判断模块，用于判断所述空白区域是否为矩形，若所述空白区域是矩形，则判定所述空白区域为可压缩区域。
11.一种电子设备，其特征在于，所述电子设备包括：
一个或多个执行器；以及，
存储器，用于存储一个或多个程序；以及，
当所述一个或多个程序被所述一个或多个执行器执行，使得所述一个或多个执行器实现如权利要求1-9中任一所述的版图文件中可压缩区域的获取方法。
12.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被执行器执行时实现如权利要求1-9中任一所述的版图文件中可压缩区域的获取方法。
CN202110314480.9A 2021-03-24 2021-03-24 版图文件中可压缩区域的获取方法、系统及电子设备 Pending CN112906337A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110314480.9A CN112906337A (zh) 2021-03-24 2021-03-24 版图文件中可压缩区域的获取方法、系统及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110314480.9A CN112906337A (zh) 2021-03-24 2021-03-24 版图文件中可压缩区域的获取方法、系统及电子设备

Publications (1)

Publication Number Publication Date
CN112906337A true CN112906337A (zh) 2021-06-04

Family

ID=76106640

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110314480.9A Pending CN112906337A (zh) 2021-03-24 2021-03-24 版图文件中可压缩区域的获取方法、系统及电子设备

Country Status (1)

Country Link
CN (1) CN112906337A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010028069A1 (en) * 2000-03-27 2001-10-11 Yasunobu Umemoto Semiconductor integrated circuit making use of standard cells
US20020005572A1 (en) * 2000-03-02 2002-01-17 Koujiro Hatanaka Integrated circruit and layout method for the same
CN102339850A (zh) * 2010-07-19 2012-02-01 中国人民解放军国防科学技术大学 一种八边形网格状mosfet功率管版图结构
CN103441096A (zh) * 2013-08-02 2013-12-11 上海华力微电子有限公司 一种冗余图形填充方法
CN209282223U (zh) * 2019-03-07 2019-08-20 地太科特电子制造(北京)有限公司 一种背照式光电二极管
CN111008513A (zh) * 2019-12-16 2020-04-14 北京华大九天软件有限公司 一种平板显示版图物理验证中的单元矩阵合并方法
US20200134126A1 (en) * 2018-10-31 2020-04-30 Taiwan Semiconductor Manufacturing Company Ltd. Reduced area standard cell abutment configurations

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020005572A1 (en) * 2000-03-02 2002-01-17 Koujiro Hatanaka Integrated circruit and layout method for the same
US20010028069A1 (en) * 2000-03-27 2001-10-11 Yasunobu Umemoto Semiconductor integrated circuit making use of standard cells
CN102339850A (zh) * 2010-07-19 2012-02-01 中国人民解放军国防科学技术大学 一种八边形网格状mosfet功率管版图结构
CN103441096A (zh) * 2013-08-02 2013-12-11 上海华力微电子有限公司 一种冗余图形填充方法
US20200134126A1 (en) * 2018-10-31 2020-04-30 Taiwan Semiconductor Manufacturing Company Ltd. Reduced area standard cell abutment configurations
CN209282223U (zh) * 2019-03-07 2019-08-20 地太科特电子制造(北京)有限公司 一种背照式光电二极管
CN111008513A (zh) * 2019-12-16 2020-04-14 北京华大九天软件有限公司 一种平板显示版图物理验证中的单元矩阵合并方法

Similar Documents

Publication Publication Date Title
US6088518A (en) Method and system for porting an integrated circuit layout from a reference process to a target process
US8839175B2 (en) Scalable meta-data objects
CN100555631C (zh) 半导体集成电路器件及固定其阱势的设计方法
US9576098B2 (en) Lithography aware leakage analysis
US20090138840A1 (en) Cell, standard cell, standard cell library, a placement method using standard cell, and a semiconductor integrated circuit
US7290234B2 (en) Method for computer aided design of semiconductor integrated circuits
CN101147147B (zh) 半导体集成电路器件及其设计方法
US8185856B2 (en) Manufacturing method, manufacturing program and manufacturing system for adjusting signal delay in a semiconductor device
JP2006196872A (ja) 標準セル、標準セルライブラリ、半導体装置、及びその配置方法
EP1465088A2 (en) Hierarchical evaluation of cells
CN112906337A (zh) 版图文件中可压缩区域的获取方法、系统及电子设备
CN113392617B (zh) 一种半导体集成电路设计方法及装置
US20080052653A1 (en) Lithography aware timing analysis
US20140181775A1 (en) Unit capacitor module, automatic capacitor layout method thereof and automatic capacitor layout device thereof
US9876007B1 (en) MIMcap creation and utilization methodology
CN117057290A (zh) 时序优化方法、装置、电子设备及存储介质
CN114077815A (zh) 一种围栅器件的设计方法和装置
CN116796698A (zh) 一种芯片版图的修正方法及存储介质
CN116306463A (zh) 芯片单元布局优化方法、装置、设备及可读存储介质
CN110688400A (zh) 数据处理方法、装置、计算机设备和存储介质
US9601478B2 (en) Oxide definition (OD) gradient reduced semiconductor device
Kim et al. PSI design solutions for high speed die-to-die interface in chiplet applications
US20020087941A1 (en) Semiconductor device having embedded array
CN111950228A (zh) 布线方法、装置、设备及存储介质
CN117422042A (zh) 一种梳齿状绕线阻挡层的设计方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination