JP3612313B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP3612313B2 JP3612313B2 JP2002236496A JP2002236496A JP3612313B2 JP 3612313 B2 JP3612313 B2 JP 3612313B2 JP 2002236496 A JP2002236496 A JP 2002236496A JP 2002236496 A JP2002236496 A JP 2002236496A JP 3612313 B2 JP3612313 B2 JP 3612313B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- standard
- power supply
- standard cells
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 238000009792 diffusion process Methods 0.000 claims description 17
- 238000002955 isolation Methods 0.000 claims description 3
- 239000000872 buffer Substances 0.000 claims description 2
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 14
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 14
- 238000010586 diagram Methods 0.000 description 7
- 230000010354 integration Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
Description
【０００１】
【発明の属する技術分野】
この発明は、セル高の異なるスタンダードセルが混載されたスタンダードセル方式の半導体集積回路装置に関する。
【０００２】
【従来の技術】
スタンダードセル方式の半導体集積回路装置では、多数のスタンダードセルを隙間なく高密度に配置できるように、図１１に示すように各セルの高さを揃えて設計される。図１１はセルブロックのレイアウトの一例を示す平面図であり、セルブロック１０内には複数のスタンダードセル１１がカラム方向に配列され、スタンダードセル１１が複数カラム（本例では３カラム）設けられている。ここで、各スタンダードセル１１の高さ、つまりセル高は、スタンダードセル１１の配列方向、つまりカラム方向と交差する方向におけるスタンダードセル１１の外形寸法に該当し、このセル高は図１１中の符号Ｈで示されている。
【０００３】
スタンダードセルの高集積化を目的とする場合、セル高を低く設計することが効果的である。しかし、高速動作させるために大きなサイズのトランジスタが必要な場合、セル高を低くすると、図１２の平面図に示すように、小さな寸法のトランジスタを多数配置し、これらを並列に接続して大きなサイズのトランジスタを構成しなければならない。
【０００４】
図１２は１つのスタンダードセル１１の一例を示している。Ｐウエル領域１２内にはＮチャネルＭＯＳトランジスタのソース、ドレインとなる複数のＮ型拡散領域が配置され、Ｎウエル領域１３内にはＰチャネルＭＯＳトランジスタのソース、ドレインとなる複数のＰ型拡散領域が配置されている。Ｎチャネル側及びＰチャネル側のＭＯＳトランジスタそれぞれにおいて、ソースとなるＮ型またはＰ型拡散領域同士が配線で相互に接続されてソース電極Ｓが引き出され、ドレインとなるＮ型またはＰ型拡散領域同士が配線で相互に接続されてドレイン電極Ｄが引き出される。また、１４，１４，…はゲート電極であり、これら複数のゲート電極１４も、図示しないが相互に結線される。
【０００５】
図１２に示すように、複数のトランジスタを配置し、これらを並列に接続して大きなサイズのトランジスタを構成しようとすると、スタンダードセル１１が横長になってしまい、Ｎチャネル及びＰチャネルＭＯＳトランジスタのＳＤＧ（ソース、ドレイン、ゲート）領域や、Ｐ、Ｎ両ウエル領域の境界など、面積的に非効率な部分が多くなってしまう。
【０００６】
そこで、大きなサイズのトランジスタを構成する場合には、図１３の平面図に示すように、縦長のセルにした方が面積的に有利である。なお、図１３において、図１２と対応する箇所には同じ符号を付してその説明は省略する。
【０００７】
しかし、同じカラムにセル高の異なるスタンダードセルを配置させる場合を考えると、図１４の平面図に示すように、セル高の低いスタンダードセル１１ａとセル高の高いスタンダードセル１１ｂとではＰ、Ｎ両ウエル領域１２、１３の境界位置が異なるために、同じカラムにセル高が異なるスタンダードセル配置することは困難である。
【０００８】
従って、１つのカラムにはセル高が同じスタンダードセルのみが配置される。また、セル高が同じスタンダードセル内には同じサイズのトランジスタが設けられ、セル高が異なるスタンダードセル内にはセル高に応じてサイズが異なるトランジスタが配置される。サイズが異なるトランジスタは互いに特性が異なる。
【０００９】
上記のように１つのカラムにはセル高が同じスタンダードセルのみが配置されるため、従来では、大きなサイズのトランジスタが必要な高速動作を行わせるセル高の高いスタンダードセルと、セル高が低い高速動作は必要ないスタンダードセルとはそれぞれ別のセルブロックに分けて配置される。
【００１０】
ところで、複数のセルブロックが設けられる半導体集積回路装置において、セルブロック間をまたぐように信号配線を配置する場合などは、配線長が長くなるために信号の遅延が起こる。このため、信号配線の途中にリピータと呼ばれるバッファ増幅器を挿入して、配線による信号遅延を少なくすることが行われる。
【００１１】
しかし、１つの信号の経路の途中に複数のリピータが挿入される場合に、これら複数のリピータが、セル高が互いに異なるスタンダードセルが配置された互いに異なるセルブロック内に設けられると、それぞれのスタンダードセル内に配置されたトランジスタのサイズが異なるために、これらトランジスタの特性は互いに異なったものとなってしまう。この結果、各リピータが挿入された信号経路における信号の遅延時間が違ったものとなり、信号を受ける回路で所要の特性が得られなくなる場合がある。
【００１２】
図１５の回路図はこれを概念的に示したものである。信号ＳＩＧは、サイズが大きなトランジスタが設けられたスタンダードセルを用いて構成されたリピータ１５ａを介して回路２５に供給されると共に、サイズが小さなトランジスタが設けられたスタンダードセルを用いて構成されたリピータ１５ｂを介して上記回路２５に供給される。
【００１３】
なお、図１５において、スタンダードセル内のトランジスタのサイズの差は、リピータ１５ａ、１５ｂを構成する２個の反転回路のシンボルの大きさの差で表されている。
【００１４】
リピータ１５ａ、１５ｂは、サイズが互いに異なり、特性が異なるトランジスタを用いた反転回路で構成されているので、信号ＳＩＧに対するリピータ１５ａ、１５ｂからの出力信号の遅延時間がそれぞれ違ったものとなる。そして、この遅延時間の差が、リピータ１５ａ、１５ｂからの出力を受ける回路２５の動作に悪影響を与える。
【００１５】
また、ある電源電圧ＶＤＤ１が供給される複数のスタンダードセルが配置されたセルブロックがあり、このセルブロック内のスタンダードセルを用いて構成された回路における消費電力を低減させる目的や高速動作をさせる目的などのために、上記電源電圧ＶＤＤ１とは異なる電源電圧ＶＤＤ２が供給されるスタンダードセルを使用したい場合がある。
【００１６】
通常、セルブロックに供給される電源電圧は一種類であるため、そのセルブロック内には電源電圧ＶＤＤ２を使用するスタンダードセルは配置できない。異なる電源電圧を使用する場合は、図１６の平面図に示すように、電源電圧ＶＤＤ１を供給する電源配線１６が設けられたスタンダードセル１１とは異なるカラムのスタンダードセル１１に、電源電圧ＶＤＤ２を供給する別の電源配線１７を配置することが考えられる。なお、図１６において、１８，１８はそれぞれ接地用の電源配線である。
【００１７】
しかし、このようにすると、電源配線１７が配置されたスタンダードセル１１のカラムには、電源電圧ＶＤＤ２が供給されるスタンダードセル１１のみしか配置することができず、実質的に素子が形成されない多くの空き領域が生じてしまい、集積度が落ちてしまう。なお、図１６中に斜線を施した領域は空き領域を示している。
【００１８】
【発明が解決しようとする課題】
上記のように、従来では、スタンダードセル内に配置されるトランジスタのサイズはスタンダードセルのセル高に応じて決まるので、セル高の異なるスタンダードセルが配置された異なるセルブロック内のスタンダードセルそれぞれを用いて構成される回路同士の特性が異なったものとなり、これによって所要の特性が得られなくなるという不都合がある。
【００１９】
この発明は上記のような事情を考慮してなされたものであり、その目的は、セル高の異なるスタンダードセルが配置された異なるセルブロック内のスタンダードセルを用いて構成される回路同士の特性を揃えることかでき、もって所要の特性を得ることができる半導体集積回路装置を提供することである。
【００２２】
【課題を解決するための手段】
第１の発明の半導体集積回路装置は、第１のセル高を有する複数の第１のスタンダードセルが配列された第１のセルブロックと、前記第１のセル高とは異なる第２のセル高を有する複数の第２のスタンダードセルが配列され、かつ前記複数の第１のスタンダードセル内に配置された第１のトランジスタと特性が同じ第２のトランジスタが配置され、前記第２のセル高のＮ倍（Ｎは２以上の正の整数）のセル高を有する少なくとも１つの第３のスタンダードセルが設けられた第２のセルブロックとを具備している。
【００２３】
第２の発明の半導体集積回路装置は、第１のセル高を有する複数の第１のスタンダードセルが配列された第１のセルブロックと、前記第１のセル高とは異なる第２のセル高を有する複数の第２のスタンダードセルが配列され、かつ前記複数の第１のスタンダードセル内に配置された第１のトランジスタと特性が同じ第２のトランジスタが配置され、前記第２のセル高のＮ倍（Ｎは２以上の正の整数）のセル高を有する少なくとも１つの第３のスタンダードセルが設けられた第２のセルブロックと、前記複数の第１のスタンダードセルに沿って配置され、前記複数の第１のスタンダードセルに第１の電源電圧を供給する第１の電源配線と、前記複数の第２のスタンダードセルに沿って配置され、前記複数の第２のスタンダードセルに前記第１の電源電圧とは異なる第２の電源電圧を供給する第２の電源配線と、前記第２の電源配線に沿って配置され、前記少なくとも１つの第３のスタンダードセルに前記第１の電源電圧を供給する第３の電源配線とを具備している。
【００２４】
【発明の実施の形態】
以下、図面を参照してこの発明の実施の形態を詳細に説明する。
【００２５】
（第１の実施の形態）
図１は、この発明の第１の実施の形態に係るスタンダードセル方式の半導体集積回路装置のレイアウトの一例を示す平面図である。
【００２６】
図では４個のセルブロック１０Ａ〜１０Ｄが示されている。セルブロック１０Ａ〜１０Ｄは、それぞれ複数のスタンダードセルがカラム方向に一列に配列されたスタンダードセルのカラムを複数カラム有している。そして、セルブロック１０Ａ内には、セル高が低い複数のスタンダードセル１１Ａが配列されている。セルブロック１０Ｂ内には、セルブロック１０Ａのスタンダードセル１１Ａよりもセル高が高い、すなわち高いセル高を有する複数のスタンダードセル１１Ｂが配列されている。セルブロック１０Ｃと１０Ｄ内には、セルブロック１０Ａ内のスタンダードセル１１Ａと同様のセル高を有する、セル高が低い複数のスタンダードセル１１Ｃ、１１Ｄがそれぞれ配列されている。
【００２７】
そして、図１中の矢印で示すように、セルブロック１０Ａ内のスタンダードセル１１Ａを用いて構成される回路から出力される信号ＳＩＧが、セルブロック１０Ｂ内のスタンダードセル１１Ｂを用いて構成されたリピータを介して、セルブロック１０Ｄ内のスタンダードセル１１Ｄを用いて構成された回路に供給され、かつ上記信号ＳＩＧが、セルブロック１０Ｃ内のスタンダードセル１１Ｃを用いて構成されたリピータを経由して、セルブロック１０Ｄ内のスタンダードセル１１Ｄを用いて構成された回路に供給される場合を考える。
【００２８】
なお、図１中の４個のセルブロック１０Ａ〜１０Ｄには全て同じ電源電圧が供給されるとする。
【００２９】
図２（ａ）、（ｂ）は、図１中のセルブロック１０Ｂ、１０Ｃ内において、上記リピータを構成するために使用されるスタンダードセル１１Ｂ、１１Ｃの一例を示す平面図である。上記スタンダードセル１１Ｂ、１１Ｃ内には、それぞれＰチャネル及びＮチャネルのＭＯＳトランジスタからなるＣＭＯＳトランジスタが配置される。スタンダードセル１１Ｂ、１１Ｃ内にはＰウエル領域１２とＮウエル領域１３とが隣接して配置される。また、Ｐウエル領域１２内にはＮチャネルＭＯＳトランジスタ２１のソース、ドレインとなる一対のＮ型拡散領域２２が配置され、Ｎウエル領域１３内にはＰチャネルＭＯＳトランジスタ２３のソース、ドレインとなる一対のＰ型拡散領域２４が配置される。さらに上記一対のＮ型拡散領域２２相互間及び上記一対のＰ型拡散領域２４相互間を連続して覆うようにゲート電極１４が配置される。ゲート電極１４の幅はトランジスタのゲート幅と等価である。
【００３０】
ここで、両スタンダードセル１１Ｂ、１１Ｃ内に配置されるトランジスタ２１、２３のサイズは、セル高の低いスタンダードセル１１Ｃ内のトランジスタに合わせて、互いに同じサイズにされている。すなわち、ＣＭＯＳトランジスタを構成するＰチャネル側及びＮチャネル側のＭＯＳトランジスタ２１、２３は共に、ゲート幅、つまりゲート電極１４の幅、ソース、ドレイン拡散領域（Ｎ型拡散領域２２またはＰ型拡散領域２４）の面積及びトランジスタの形状が互いに同じにされている（同じプロセス条件で形成されている）。従って両スタンダードセル１１Ｂ、１１Ｃ内に配置される各トランジスタは、Ｐチャネル側及びＮチャネル側のＭＯＳトランジスタ共にそれぞれ同じ特性を持つ。
【００３１】
図３（ａ）はＰチャネル及びＮチャネルのＭＯＳトランジスタからなるＣＭＯＳトランジスタを用いて構成される上記リピータの一例を示す回路図であり、図３（ｂ）はその等価回路図である。図３（ａ）に示すように、リピータはＰチャネル及びＮチャネルからなるＣＭＯＳインバータＩＮＶを２個縦続接続して構成される。
【００３２】
図４は、図１における信号ＳＩＧの伝達経路の回路構成を示している。信号ＳＩＧは、セルブロック１０Ｂ内のスタンダードセル１１Ｂを用いて構成されたリピータ１５ｃを介してセルブロック１０Ｄ内の回路２５に供給されると共に、スタンダードセル１１Ｂ内のトランジスタとサイズが同じトランジスタが配置されるセルブロック１０Ｃ内のスタンダードセル１１Ｃを用いて構成されたリピータ１５ｄを介して上記回路２５に供給される。
【００３３】
ここで、リピータ１５ｃ、１５ｄは、サイズが同じで、特性も同じトランジスタを用いた反転回路で構成されているので、信号ＳＩＧに対するリピータ１５ｃ、１５ｄからの出力信号の遅延時間は実質的に同じものとなる。従って、これらリピータ１５ｃ、１５ｄからの出力信号を受けて動作する回路２５では、入力信号の遅延時間の差に基づく悪影響を受けることがなくなる。
【００３４】
また、図２（ａ）、（ｂ）に示すように、リピータを構成するために使用されるスタンダードセル１１Ｂ、１１Ｃ内に配置されるトランジスタの形状が同じなので、製造時に、製造プロセスがばらついたとしても、トランジスタの形状の変化が同じになる。すなわち、製造プロセスがばらついた場合でも、リピータ１５ｃ、１５ｄからの出力信号の遅延時間には差が生じにくくなる。
【００３５】
（第２の実施の形態）
ところで、上記第１の実施の形態では４個のセルブロック１０Ａ〜１０Ｄに供給される電源電圧が全て同じである場合について説明した。
【００３６】
しかし、４個のセルブロック１０Ａ〜１０Ｄに供給される電源電圧を全て同じにする必要はなく、あるセルブロック内のスタンダードセルを用いて構成される回路の消費電力を低減させる目的や高速動作をさせる目的などのために、そのセルブロックに供給される電源電圧を他のセルブロックと異ならせるようにしてもよい。
【００３７】
図５は、図１中のセルブロック１０Ｂの一部を抽出して示す平面図である。このセルブロック１０Ｂでは、複数のスタンダードセル１１Ｂのカラムに沿って、これら複数のスタンダードセル１１Ｂに電源電圧ＶＤＤ１を供給する電源配線３１と、接地用の電源配線３２とが配置される。なお、電源電圧ＶＤＤ１供給用の電源配線３１と接地用の電源配線３２とは、図中の上下方向で隣り合うそれぞれ２つのカラムで共用される。
【００３８】
なお、セルブロック１０Ｂ内において、先のリピータを構成するために使用されるスタンダードセルを符号１１ＢＲで示している。
【００３９】
図６は、図１中のセルブロック１０Ｃの一部を抽出して示す平面図である。このセルブロック１０Ｃでは、複数のスタンダードセル１１Ｃに沿うように、電源電圧ＶＤＤ２を供給する電源配線３３と接地用の電源配線３２とが配置される。この場合にも、電源電圧ＶＤＤ２供給用の電源配線３３と接地用の電源配線３２とは、図中の上下方向で隣り合う２つのカラムで共用される。
【００４０】
また、上記リピータを構成するために使用されるスタンダードセル１１ＣＲを含むカラムには、ＶＤＤ２供給用の電源配線３３に沿うようにＶＤＤ１供給用の電源配線３１が配置される。なお、この電源配線３１は電源配線３３よりもセルの内側に配置される。
【００４１】
そして、上記スタンダードセル１１ＣＲには上記電源配線３１の電源電圧ＶＤＤ１が供給され、スタンダードセル１１ＣＲと同じカラム内の他のスタンダードセル１１Ｃには上記電源配線３３の電源電圧ＶＤＤ２が供給される。
【００４２】
また、電源電圧ＶＤＤ２が供給されるスタンダードセル１１ＣＲのＮウエル領域内に配置されるＰＭＯＳトランジスタ２３の周囲には、同じＮウエル領域内に形成される他のＰＭＯＳトランジスタと電位的に分離するための分離領域３４が配置される。
【００４３】
なお、図５及び図６ではＮＭＯＳトランジスタ２１、ＰＭＯＳトランジスタ２３のゲート電極はそれぞれ図示を省略している。
【００４４】
図７は、図６のＸ−Ｘ線に沿った断面構造を示している。上記分離領域３４は、図７に示すようにＰウエルで構成され、その中にＮウエルを構成し、周囲のＮウエルから分離している。
【００４５】
この第２の実施の形態によれば、セルブロック１０Ｂと１０Ｃとに供給される電源電圧の値が互いに異なる場合であっても、セルブロック１０Ｂ、１０Ｃ内のリピータを構成するために使用されるスタンダードセル１１ＢＲ、１１ＣＲには同じ電源電圧（ＶＤＤ１）を供給することができる。この結果、複数のリピータが、互いに異なる電源電圧が供給されるセルブロック１０Ｂ、１０Ｃ内のスタンダードセルを用いて構成される場合であっても、複数のリピータの特性を揃えることができる。
【００４６】
しかも、セルブロック１０Ｃでは、リピータを構成するために使用されるスタンダードセル１１ＣＲとそれ以外のスタンダードセル１１Ｃとを同じカラムに配置することができるので、電源電圧が異なるスタンダードセルをカラムを変えて配置する場合と比べて空き領域を少なくすることができ、集積度を高めることができる。
【００４７】
（第３の実施の形態）
上記第１の実施の形態では、リピータを構成するために使用されるスタンダードセル１１Ｂ、１１Ｃに配置されるトランジスタのサイズは、セル高の低いスタンダードセル１１Ｃ内のトランジスタに合わせて、互いに同じサイズにする場合を説明した。
【００４８】
これに対し、この第３の実施の形態では、第１の実施の形態とは逆に、リピータを構成するために使用されるスタンダードセル１１Ｂ、１１Ｃに配置されるトランジスタのサイズを、セル高の高いスタンダードセル１１Ｂ内のトランジスタのサイズに合わせて、互い同じサイズにしたものである。
【００４９】
セル高の高いスタンダードセル内のトランジスタと同じサイズのトランジスタを、セル高の低いスタンダードセル内に配置するので、セル高の低いスタンダードセル内にトランジスタが入り切らなくなる場合がある。
【００５０】
そこで、この第３の実施の形態では、図８の平面図に示すように、セル高の低いスタンダードセル１１Ｃが配置されるセルブロック１０Ｃ内に、スタンダードセル１１Ｃに対して３倍のセル高を有するスタンダードセル１１ＣＲ３を配置し、このスタンダードセル１１ＣＲ３内にセル高の高いスタンダードセル１１Ｂ内に配置されるトランジスタと同じサイズのトランジスタを配置している。なお、この場合、３個のセルブロック１０Ａ〜１０Ｃには全て同じ電源電圧が供給されるとする。
【００５１】
このような構成とすることで、セル高の高いスタンダードセル１１ＢＲ内のトランジスタと同じサイズのトランジスタを、セル高の低いスタンダードセル１１Ｃが配置されたセルブロック１０Ｃ内に容易に配置することができる。
【００５２】
なお、この実施の形態では、セルブロック１０Ｃ内に、スタンダードセル１１Ｃに対して３倍のセル高を有するスタンダードセル１１ＣＲ３を配置し、このスタンダードセル１１ＣＲ３内にセル高の高いスタンダードセル１１ＢＲ内に配置されるトランジスタと同じサイズのトランジスタを配置する場合について説明したが、これに限定されるものではない。
【００５３】
すなわち、要するに、通常のセル高を有するスタンダードセル１１Ｃよりもセル高の高いスタンダードセルをセルブロック１０Ｃ内に配置すればよく、スタンダードセル１１Ｃに対して２倍以上のセル高を有するスタンダードセルを配置してもよい。
【００５４】
ただし、３倍のセル高を有するスタンダードセル１１ＣＲ３を配置する場合が、そのスタンダードセル自体の面積がそれ程大きくならない点や、カラム方向で隣接する他のスタンダードセルとの間でＰウエル拡散領域とＮウエル拡散領域との境界線を曲げる必要がなくなる点などから有利である。
【００５５】
図９は、図８に示すセルブロック１０Ｃのスタンダードセル１１ＣＲ３付近を拡大して示す平面図である。セルブロック１０Ｃ内の通常のセル高を持つスタンダードセル１１ＣにはＮウエル領域とＰウエル領域とが対になって配置される。ここで、３倍のセル高を有するスタンダードセル１１ＣＲ３を配置することで、カラム方向で隣接する通常のセル高を持つスタンダードセル１１Ｃとの間では、Ｐウエル及びＮウエル拡散領域の境界線が直線的に連続するようになり、境界線を曲げる必要はない。
【００５６】
なお、この図９の場合にも、ＮＭＯＳトランジスタ２１、ＰＭＯＳトランジスタ２３のゲート電極はそれぞれ図示を省略している。
【００５７】
（第４の実施の形態）
この第４の実施の形態では、上記第３の実施の形態と同様に通常のセル高を有するスタンダードセル１１Ｃよりもセル高の高いスタンダードセルをセルブロック１０Ｃ内に配置した半導体集積回路装置に対し、上記第２の実施の形態と同様にセルブロック１０Ｂ、セルブロックＣに供給する電源電圧を異ならせるようにしたものである。
【００５８】
この場合、図１中のセルブロック１０Ｂでは、図５に示す場合と同様に、複数のスタンダードセル１１Ｂのカラムに沿って電源電圧ＶＤＤ１を供給する電源配線３１と、接地用の電源配線３２とが配置される。
【００５９】
これに対して、図１中のセルブロック１０Ｃでは、図１０の平面図に示すように、複数のスタンダードセル１１Ｃ及びスタンダードセル１１ＣＲ３に沿うように、電源電圧ＶＤＤ２を供給する電源配線３３が配置される。
【００６０】
また、上記リピータを構成するために使用される３倍のセル高を有するスタンダードセル１１ＣＲ３を含むカラムには、上記電源配線３３に沿うように電源電圧ＶＤＤ１を供給する電源配線３１も配置される。なお、この電源配線３１は上記電源配線３３よりもセルの内側に配置される。
【００６１】
そして、上記スタンダードセル１１ＣＲ３には、上記電源配線３１の電源電圧ＶＤＤ１が供給される。
【００６２】
また、電源電圧ＶＤＤ１が供給されるスタンダードセル１１ＣＲ３のＮウエル領域内に配置されるＰＭＯＳトランジスタ２３の周囲には、同じＮウエル領域内に形成される他のＰＭＯＳトランジスタと電位的に分離するために、図６の場合と同様の分離領域３４が配置される。
【００６３】
なお、図１０では特に図示しないが、電源配線３３、３１に沿うように接地用の電源配線が配置されていることはもちろんである。また、図９の場合と同様に、ＮＭＯＳトランジスタ２１、ＰＭＯＳトランジスタ２３のゲート電極はそれぞれ図示を省略している。
【００６４】
この第４の実施の形態によれば、セルブロック１０Ｂと１０Ｃとに供給される電源電圧が互いに異なる場合であっても、セルブロック１０Ｂ、１０Ｃ内のリピータを構成するために使用されるスタンダードセル１１ＢＲ、１１ＣＲ３には同じ電源電圧（ＶＤＤ１）を供給することができる。この結果、複数のリピータが、互いに異なる電源電圧が供給されるセルブロック１０Ｂ、１０Ｃ内のスタンダードセルを用いて構成される場合であっても、複数のリピータの特性を揃えることができる。
【００６５】
しかも、セルブロック１０Ｃでは、リピータを構成するために使用されるスタンダードセル１１ＣＲ３を含む３つのカラムの各カラムに、ＶＤＤ１とは異なる電源電圧ＶＤＤ２で動作する複数のスタンダードセルを配置することができるので、電源電圧が異なるスタンダードセルをカラムを変えて配置する場合と比べて空き領域を少なくすることができ、集積度を高めることができる。
【００６６】
なお、この発明は、上記各実施の形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。
【００６７】
例えば上記各実施の形態では、半導体集積回路装置に３個あるいは４個のセルブロックが設けられている場合を説明したが、５個以上のセルブロックが設けられた半導体集積回路装置にも実施が可能であることはいうまでもない。
【００６８】
さらに、上記各実施の形態では、リピータを構成するために使用されるスタンダードセル内にはＣＭＯＳトランジスタのみが配置される場合について説明したが、これはＣＭＯＳトランジスタの他に、例えばバイポーラトランジスタやダイオードなどの能動素子や、抵抗及びコンデンサなどの受動素子が一緒に配置されていてもよい。
【００６９】
【発明の効果】
以上説明したようにこの発明によれば、セル高の異なるスタンダードセルが配置された異なるセルブロック内のスタンダードセルを用いて構成される回路同士の特性を揃えることかでき、もって所要の特性を得ることができる半導体集積回路装置を提供することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態に係る半導体集積回路装置のレイアウトの一例を示す平面図。
【図２】図１中の異なるセルブロック内に設けられるスタンダードセルの一例を示す平面図。
【図３】リピータの回路図及び等価回路図。
【図４】図１における信号ＳＩＧの伝達経路の構成を示す回路図。
【図５】この発明の第２の実施の形態に係る半導体集積回路装置のセルブロックの一部を抽出して示す平面図。
【図６】この発明の第２の実施の形態に係る半導体集積回路装置の図５に示すセルブロックとは異なるセルブロックの一部を抽出して示す平面図。
【図７】図６中に示されるスタンダードセル内のトランジスタの断面図。
【図８】この発明の第３の実施の形態に係る半導体集積回路装置のレイアウトの一例を示す平面図。
【図９】図８の一部を拡大して示す平面図。
【図１０】この発明の第４の実施の形態に係る半導体集積回路装置のレイアウトの一例を示す平面図。
【図１１】スタンダードセル方式の半導体集積回路装置の平面図。
【図１２】複数のトランジスタを並列接続して構成される大きなサイズのトランジスタを含む横長のスタンダードセルの平面図。
【図１３】大きなサイズのトランジスタを含む縦長のスタンダードセルの平面図。
【図１４】同じカラムにセル高の異なるスタンダードセルを配置させる場合の平面図。
【図１５】従来の半導体集積回路装置を用いて信号を伝達する場合の信号経路を概念的に示す回路図。
【図１６】複数種類の電源電圧が供給される従来のセルブロックの平面図。
【符号の説明】
１０Ａ〜１０Ｄ…セルブロック、
１１Ａ〜１１Ｄ，１１ＣＲ，１１ＢＲ，１１ＣＲ３…スタンダードセル、
１２…Ｐウエル領域、
１３…Ｎウエル領域、
１４…ゲート電極、
１５ｃ，１５ｄ…リピータ、
２１…ＮチャネルＭＯＳトランジスタ、
２２…Ｎ型拡散領域、
２３…ＰチャネルＭＯＳトランジスタ、
２４…Ｐ型拡散領域、
３１，３２，３３…電源配線、
３４…分離領域。
【発明の属する技術分野】
この発明は、セル高の異なるスタンダードセルが混載されたスタンダードセル方式の半導体集積回路装置に関する。
【０００２】
【従来の技術】
スタンダードセル方式の半導体集積回路装置では、多数のスタンダードセルを隙間なく高密度に配置できるように、図１１に示すように各セルの高さを揃えて設計される。図１１はセルブロックのレイアウトの一例を示す平面図であり、セルブロック１０内には複数のスタンダードセル１１がカラム方向に配列され、スタンダードセル１１が複数カラム（本例では３カラム）設けられている。ここで、各スタンダードセル１１の高さ、つまりセル高は、スタンダードセル１１の配列方向、つまりカラム方向と交差する方向におけるスタンダードセル１１の外形寸法に該当し、このセル高は図１１中の符号Ｈで示されている。
【０００３】
スタンダードセルの高集積化を目的とする場合、セル高を低く設計することが効果的である。しかし、高速動作させるために大きなサイズのトランジスタが必要な場合、セル高を低くすると、図１２の平面図に示すように、小さな寸法のトランジスタを多数配置し、これらを並列に接続して大きなサイズのトランジスタを構成しなければならない。
【０００４】
図１２は１つのスタンダードセル１１の一例を示している。Ｐウエル領域１２内にはＮチャネルＭＯＳトランジスタのソース、ドレインとなる複数のＮ型拡散領域が配置され、Ｎウエル領域１３内にはＰチャネルＭＯＳトランジスタのソース、ドレインとなる複数のＰ型拡散領域が配置されている。Ｎチャネル側及びＰチャネル側のＭＯＳトランジスタそれぞれにおいて、ソースとなるＮ型またはＰ型拡散領域同士が配線で相互に接続されてソース電極Ｓが引き出され、ドレインとなるＮ型またはＰ型拡散領域同士が配線で相互に接続されてドレイン電極Ｄが引き出される。また、１４，１４，…はゲート電極であり、これら複数のゲート電極１４も、図示しないが相互に結線される。
【０００５】
図１２に示すように、複数のトランジスタを配置し、これらを並列に接続して大きなサイズのトランジスタを構成しようとすると、スタンダードセル１１が横長になってしまい、Ｎチャネル及びＰチャネルＭＯＳトランジスタのＳＤＧ（ソース、ドレイン、ゲート）領域や、Ｐ、Ｎ両ウエル領域の境界など、面積的に非効率な部分が多くなってしまう。
【０００６】
そこで、大きなサイズのトランジスタを構成する場合には、図１３の平面図に示すように、縦長のセルにした方が面積的に有利である。なお、図１３において、図１２と対応する箇所には同じ符号を付してその説明は省略する。
【０００７】
しかし、同じカラムにセル高の異なるスタンダードセルを配置させる場合を考えると、図１４の平面図に示すように、セル高の低いスタンダードセル１１ａとセル高の高いスタンダードセル１１ｂとではＰ、Ｎ両ウエル領域１２、１３の境界位置が異なるために、同じカラムにセル高が異なるスタンダードセル配置することは困難である。
【０００８】
従って、１つのカラムにはセル高が同じスタンダードセルのみが配置される。また、セル高が同じスタンダードセル内には同じサイズのトランジスタが設けられ、セル高が異なるスタンダードセル内にはセル高に応じてサイズが異なるトランジスタが配置される。サイズが異なるトランジスタは互いに特性が異なる。
【０００９】
上記のように１つのカラムにはセル高が同じスタンダードセルのみが配置されるため、従来では、大きなサイズのトランジスタが必要な高速動作を行わせるセル高の高いスタンダードセルと、セル高が低い高速動作は必要ないスタンダードセルとはそれぞれ別のセルブロックに分けて配置される。
【００１０】
ところで、複数のセルブロックが設けられる半導体集積回路装置において、セルブロック間をまたぐように信号配線を配置する場合などは、配線長が長くなるために信号の遅延が起こる。このため、信号配線の途中にリピータと呼ばれるバッファ増幅器を挿入して、配線による信号遅延を少なくすることが行われる。
【００１１】
しかし、１つの信号の経路の途中に複数のリピータが挿入される場合に、これら複数のリピータが、セル高が互いに異なるスタンダードセルが配置された互いに異なるセルブロック内に設けられると、それぞれのスタンダードセル内に配置されたトランジスタのサイズが異なるために、これらトランジスタの特性は互いに異なったものとなってしまう。この結果、各リピータが挿入された信号経路における信号の遅延時間が違ったものとなり、信号を受ける回路で所要の特性が得られなくなる場合がある。
【００１２】
図１５の回路図はこれを概念的に示したものである。信号ＳＩＧは、サイズが大きなトランジスタが設けられたスタンダードセルを用いて構成されたリピータ１５ａを介して回路２５に供給されると共に、サイズが小さなトランジスタが設けられたスタンダードセルを用いて構成されたリピータ１５ｂを介して上記回路２５に供給される。
【００１３】
なお、図１５において、スタンダードセル内のトランジスタのサイズの差は、リピータ１５ａ、１５ｂを構成する２個の反転回路のシンボルの大きさの差で表されている。
【００１４】
リピータ１５ａ、１５ｂは、サイズが互いに異なり、特性が異なるトランジスタを用いた反転回路で構成されているので、信号ＳＩＧに対するリピータ１５ａ、１５ｂからの出力信号の遅延時間がそれぞれ違ったものとなる。そして、この遅延時間の差が、リピータ１５ａ、１５ｂからの出力を受ける回路２５の動作に悪影響を与える。
【００１５】
また、ある電源電圧ＶＤＤ１が供給される複数のスタンダードセルが配置されたセルブロックがあり、このセルブロック内のスタンダードセルを用いて構成された回路における消費電力を低減させる目的や高速動作をさせる目的などのために、上記電源電圧ＶＤＤ１とは異なる電源電圧ＶＤＤ２が供給されるスタンダードセルを使用したい場合がある。
【００１６】
通常、セルブロックに供給される電源電圧は一種類であるため、そのセルブロック内には電源電圧ＶＤＤ２を使用するスタンダードセルは配置できない。異なる電源電圧を使用する場合は、図１６の平面図に示すように、電源電圧ＶＤＤ１を供給する電源配線１６が設けられたスタンダードセル１１とは異なるカラムのスタンダードセル１１に、電源電圧ＶＤＤ２を供給する別の電源配線１７を配置することが考えられる。なお、図１６において、１８，１８はそれぞれ接地用の電源配線である。
【００１７】
しかし、このようにすると、電源配線１７が配置されたスタンダードセル１１のカラムには、電源電圧ＶＤＤ２が供給されるスタンダードセル１１のみしか配置することができず、実質的に素子が形成されない多くの空き領域が生じてしまい、集積度が落ちてしまう。なお、図１６中に斜線を施した領域は空き領域を示している。
【００１８】
【発明が解決しようとする課題】
上記のように、従来では、スタンダードセル内に配置されるトランジスタのサイズはスタンダードセルのセル高に応じて決まるので、セル高の異なるスタンダードセルが配置された異なるセルブロック内のスタンダードセルそれぞれを用いて構成される回路同士の特性が異なったものとなり、これによって所要の特性が得られなくなるという不都合がある。
【００１９】
この発明は上記のような事情を考慮してなされたものであり、その目的は、セル高の異なるスタンダードセルが配置された異なるセルブロック内のスタンダードセルを用いて構成される回路同士の特性を揃えることかでき、もって所要の特性を得ることができる半導体集積回路装置を提供することである。
【００２２】
【課題を解決するための手段】
第１の発明の半導体集積回路装置は、第１のセル高を有する複数の第１のスタンダードセルが配列された第１のセルブロックと、前記第１のセル高とは異なる第２のセル高を有する複数の第２のスタンダードセルが配列され、かつ前記複数の第１のスタンダードセル内に配置された第１のトランジスタと特性が同じ第２のトランジスタが配置され、前記第２のセル高のＮ倍（Ｎは２以上の正の整数）のセル高を有する少なくとも１つの第３のスタンダードセルが設けられた第２のセルブロックとを具備している。
【００２３】
第２の発明の半導体集積回路装置は、第１のセル高を有する複数の第１のスタンダードセルが配列された第１のセルブロックと、前記第１のセル高とは異なる第２のセル高を有する複数の第２のスタンダードセルが配列され、かつ前記複数の第１のスタンダードセル内に配置された第１のトランジスタと特性が同じ第２のトランジスタが配置され、前記第２のセル高のＮ倍（Ｎは２以上の正の整数）のセル高を有する少なくとも１つの第３のスタンダードセルが設けられた第２のセルブロックと、前記複数の第１のスタンダードセルに沿って配置され、前記複数の第１のスタンダードセルに第１の電源電圧を供給する第１の電源配線と、前記複数の第２のスタンダードセルに沿って配置され、前記複数の第２のスタンダードセルに前記第１の電源電圧とは異なる第２の電源電圧を供給する第２の電源配線と、前記第２の電源配線に沿って配置され、前記少なくとも１つの第３のスタンダードセルに前記第１の電源電圧を供給する第３の電源配線とを具備している。
【００２４】
【発明の実施の形態】
以下、図面を参照してこの発明の実施の形態を詳細に説明する。
【００２５】
（第１の実施の形態）
図１は、この発明の第１の実施の形態に係るスタンダードセル方式の半導体集積回路装置のレイアウトの一例を示す平面図である。
【００２６】
図では４個のセルブロック１０Ａ〜１０Ｄが示されている。セルブロック１０Ａ〜１０Ｄは、それぞれ複数のスタンダードセルがカラム方向に一列に配列されたスタンダードセルのカラムを複数カラム有している。そして、セルブロック１０Ａ内には、セル高が低い複数のスタンダードセル１１Ａが配列されている。セルブロック１０Ｂ内には、セルブロック１０Ａのスタンダードセル１１Ａよりもセル高が高い、すなわち高いセル高を有する複数のスタンダードセル１１Ｂが配列されている。セルブロック１０Ｃと１０Ｄ内には、セルブロック１０Ａ内のスタンダードセル１１Ａと同様のセル高を有する、セル高が低い複数のスタンダードセル１１Ｃ、１１Ｄがそれぞれ配列されている。
【００２７】
そして、図１中の矢印で示すように、セルブロック１０Ａ内のスタンダードセル１１Ａを用いて構成される回路から出力される信号ＳＩＧが、セルブロック１０Ｂ内のスタンダードセル１１Ｂを用いて構成されたリピータを介して、セルブロック１０Ｄ内のスタンダードセル１１Ｄを用いて構成された回路に供給され、かつ上記信号ＳＩＧが、セルブロック１０Ｃ内のスタンダードセル１１Ｃを用いて構成されたリピータを経由して、セルブロック１０Ｄ内のスタンダードセル１１Ｄを用いて構成された回路に供給される場合を考える。
【００２８】
なお、図１中の４個のセルブロック１０Ａ〜１０Ｄには全て同じ電源電圧が供給されるとする。
【００２９】
図２（ａ）、（ｂ）は、図１中のセルブロック１０Ｂ、１０Ｃ内において、上記リピータを構成するために使用されるスタンダードセル１１Ｂ、１１Ｃの一例を示す平面図である。上記スタンダードセル１１Ｂ、１１Ｃ内には、それぞれＰチャネル及びＮチャネルのＭＯＳトランジスタからなるＣＭＯＳトランジスタが配置される。スタンダードセル１１Ｂ、１１Ｃ内にはＰウエル領域１２とＮウエル領域１３とが隣接して配置される。また、Ｐウエル領域１２内にはＮチャネルＭＯＳトランジスタ２１のソース、ドレインとなる一対のＮ型拡散領域２２が配置され、Ｎウエル領域１３内にはＰチャネルＭＯＳトランジスタ２３のソース、ドレインとなる一対のＰ型拡散領域２４が配置される。さらに上記一対のＮ型拡散領域２２相互間及び上記一対のＰ型拡散領域２４相互間を連続して覆うようにゲート電極１４が配置される。ゲート電極１４の幅はトランジスタのゲート幅と等価である。
【００３０】
ここで、両スタンダードセル１１Ｂ、１１Ｃ内に配置されるトランジスタ２１、２３のサイズは、セル高の低いスタンダードセル１１Ｃ内のトランジスタに合わせて、互いに同じサイズにされている。すなわち、ＣＭＯＳトランジスタを構成するＰチャネル側及びＮチャネル側のＭＯＳトランジスタ２１、２３は共に、ゲート幅、つまりゲート電極１４の幅、ソース、ドレイン拡散領域（Ｎ型拡散領域２２またはＰ型拡散領域２４）の面積及びトランジスタの形状が互いに同じにされている（同じプロセス条件で形成されている）。従って両スタンダードセル１１Ｂ、１１Ｃ内に配置される各トランジスタは、Ｐチャネル側及びＮチャネル側のＭＯＳトランジスタ共にそれぞれ同じ特性を持つ。
【００３１】
図３（ａ）はＰチャネル及びＮチャネルのＭＯＳトランジスタからなるＣＭＯＳトランジスタを用いて構成される上記リピータの一例を示す回路図であり、図３（ｂ）はその等価回路図である。図３（ａ）に示すように、リピータはＰチャネル及びＮチャネルからなるＣＭＯＳインバータＩＮＶを２個縦続接続して構成される。
【００３２】
図４は、図１における信号ＳＩＧの伝達経路の回路構成を示している。信号ＳＩＧは、セルブロック１０Ｂ内のスタンダードセル１１Ｂを用いて構成されたリピータ１５ｃを介してセルブロック１０Ｄ内の回路２５に供給されると共に、スタンダードセル１１Ｂ内のトランジスタとサイズが同じトランジスタが配置されるセルブロック１０Ｃ内のスタンダードセル１１Ｃを用いて構成されたリピータ１５ｄを介して上記回路２５に供給される。
【００３３】
ここで、リピータ１５ｃ、１５ｄは、サイズが同じで、特性も同じトランジスタを用いた反転回路で構成されているので、信号ＳＩＧに対するリピータ１５ｃ、１５ｄからの出力信号の遅延時間は実質的に同じものとなる。従って、これらリピータ１５ｃ、１５ｄからの出力信号を受けて動作する回路２５では、入力信号の遅延時間の差に基づく悪影響を受けることがなくなる。
【００３４】
また、図２（ａ）、（ｂ）に示すように、リピータを構成するために使用されるスタンダードセル１１Ｂ、１１Ｃ内に配置されるトランジスタの形状が同じなので、製造時に、製造プロセスがばらついたとしても、トランジスタの形状の変化が同じになる。すなわち、製造プロセスがばらついた場合でも、リピータ１５ｃ、１５ｄからの出力信号の遅延時間には差が生じにくくなる。
【００３５】
（第２の実施の形態）
ところで、上記第１の実施の形態では４個のセルブロック１０Ａ〜１０Ｄに供給される電源電圧が全て同じである場合について説明した。
【００３６】
しかし、４個のセルブロック１０Ａ〜１０Ｄに供給される電源電圧を全て同じにする必要はなく、あるセルブロック内のスタンダードセルを用いて構成される回路の消費電力を低減させる目的や高速動作をさせる目的などのために、そのセルブロックに供給される電源電圧を他のセルブロックと異ならせるようにしてもよい。
【００３７】
図５は、図１中のセルブロック１０Ｂの一部を抽出して示す平面図である。このセルブロック１０Ｂでは、複数のスタンダードセル１１Ｂのカラムに沿って、これら複数のスタンダードセル１１Ｂに電源電圧ＶＤＤ１を供給する電源配線３１と、接地用の電源配線３２とが配置される。なお、電源電圧ＶＤＤ１供給用の電源配線３１と接地用の電源配線３２とは、図中の上下方向で隣り合うそれぞれ２つのカラムで共用される。
【００３８】
なお、セルブロック１０Ｂ内において、先のリピータを構成するために使用されるスタンダードセルを符号１１ＢＲで示している。
【００３９】
図６は、図１中のセルブロック１０Ｃの一部を抽出して示す平面図である。このセルブロック１０Ｃでは、複数のスタンダードセル１１Ｃに沿うように、電源電圧ＶＤＤ２を供給する電源配線３３と接地用の電源配線３２とが配置される。この場合にも、電源電圧ＶＤＤ２供給用の電源配線３３と接地用の電源配線３２とは、図中の上下方向で隣り合う２つのカラムで共用される。
【００４０】
また、上記リピータを構成するために使用されるスタンダードセル１１ＣＲを含むカラムには、ＶＤＤ２供給用の電源配線３３に沿うようにＶＤＤ１供給用の電源配線３１が配置される。なお、この電源配線３１は電源配線３３よりもセルの内側に配置される。
【００４１】
そして、上記スタンダードセル１１ＣＲには上記電源配線３１の電源電圧ＶＤＤ１が供給され、スタンダードセル１１ＣＲと同じカラム内の他のスタンダードセル１１Ｃには上記電源配線３３の電源電圧ＶＤＤ２が供給される。
【００４２】
また、電源電圧ＶＤＤ２が供給されるスタンダードセル１１ＣＲのＮウエル領域内に配置されるＰＭＯＳトランジスタ２３の周囲には、同じＮウエル領域内に形成される他のＰＭＯＳトランジスタと電位的に分離するための分離領域３４が配置される。
【００４３】
なお、図５及び図６ではＮＭＯＳトランジスタ２１、ＰＭＯＳトランジスタ２３のゲート電極はそれぞれ図示を省略している。
【００４４】
図７は、図６のＸ−Ｘ線に沿った断面構造を示している。上記分離領域３４は、図７に示すようにＰウエルで構成され、その中にＮウエルを構成し、周囲のＮウエルから分離している。
【００４５】
この第２の実施の形態によれば、セルブロック１０Ｂと１０Ｃとに供給される電源電圧の値が互いに異なる場合であっても、セルブロック１０Ｂ、１０Ｃ内のリピータを構成するために使用されるスタンダードセル１１ＢＲ、１１ＣＲには同じ電源電圧（ＶＤＤ１）を供給することができる。この結果、複数のリピータが、互いに異なる電源電圧が供給されるセルブロック１０Ｂ、１０Ｃ内のスタンダードセルを用いて構成される場合であっても、複数のリピータの特性を揃えることができる。
【００４６】
しかも、セルブロック１０Ｃでは、リピータを構成するために使用されるスタンダードセル１１ＣＲとそれ以外のスタンダードセル１１Ｃとを同じカラムに配置することができるので、電源電圧が異なるスタンダードセルをカラムを変えて配置する場合と比べて空き領域を少なくすることができ、集積度を高めることができる。
【００４７】
（第３の実施の形態）
上記第１の実施の形態では、リピータを構成するために使用されるスタンダードセル１１Ｂ、１１Ｃに配置されるトランジスタのサイズは、セル高の低いスタンダードセル１１Ｃ内のトランジスタに合わせて、互いに同じサイズにする場合を説明した。
【００４８】
これに対し、この第３の実施の形態では、第１の実施の形態とは逆に、リピータを構成するために使用されるスタンダードセル１１Ｂ、１１Ｃに配置されるトランジスタのサイズを、セル高の高いスタンダードセル１１Ｂ内のトランジスタのサイズに合わせて、互い同じサイズにしたものである。
【００４９】
セル高の高いスタンダードセル内のトランジスタと同じサイズのトランジスタを、セル高の低いスタンダードセル内に配置するので、セル高の低いスタンダードセル内にトランジスタが入り切らなくなる場合がある。
【００５０】
そこで、この第３の実施の形態では、図８の平面図に示すように、セル高の低いスタンダードセル１１Ｃが配置されるセルブロック１０Ｃ内に、スタンダードセル１１Ｃに対して３倍のセル高を有するスタンダードセル１１ＣＲ３を配置し、このスタンダードセル１１ＣＲ３内にセル高の高いスタンダードセル１１Ｂ内に配置されるトランジスタと同じサイズのトランジスタを配置している。なお、この場合、３個のセルブロック１０Ａ〜１０Ｃには全て同じ電源電圧が供給されるとする。
【００５１】
このような構成とすることで、セル高の高いスタンダードセル１１ＢＲ内のトランジスタと同じサイズのトランジスタを、セル高の低いスタンダードセル１１Ｃが配置されたセルブロック１０Ｃ内に容易に配置することができる。
【００５２】
なお、この実施の形態では、セルブロック１０Ｃ内に、スタンダードセル１１Ｃに対して３倍のセル高を有するスタンダードセル１１ＣＲ３を配置し、このスタンダードセル１１ＣＲ３内にセル高の高いスタンダードセル１１ＢＲ内に配置されるトランジスタと同じサイズのトランジスタを配置する場合について説明したが、これに限定されるものではない。
【００５３】
すなわち、要するに、通常のセル高を有するスタンダードセル１１Ｃよりもセル高の高いスタンダードセルをセルブロック１０Ｃ内に配置すればよく、スタンダードセル１１Ｃに対して２倍以上のセル高を有するスタンダードセルを配置してもよい。
【００５４】
ただし、３倍のセル高を有するスタンダードセル１１ＣＲ３を配置する場合が、そのスタンダードセル自体の面積がそれ程大きくならない点や、カラム方向で隣接する他のスタンダードセルとの間でＰウエル拡散領域とＮウエル拡散領域との境界線を曲げる必要がなくなる点などから有利である。
【００５５】
図９は、図８に示すセルブロック１０Ｃのスタンダードセル１１ＣＲ３付近を拡大して示す平面図である。セルブロック１０Ｃ内の通常のセル高を持つスタンダードセル１１ＣにはＮウエル領域とＰウエル領域とが対になって配置される。ここで、３倍のセル高を有するスタンダードセル１１ＣＲ３を配置することで、カラム方向で隣接する通常のセル高を持つスタンダードセル１１Ｃとの間では、Ｐウエル及びＮウエル拡散領域の境界線が直線的に連続するようになり、境界線を曲げる必要はない。
【００５６】
なお、この図９の場合にも、ＮＭＯＳトランジスタ２１、ＰＭＯＳトランジスタ２３のゲート電極はそれぞれ図示を省略している。
【００５７】
（第４の実施の形態）
この第４の実施の形態では、上記第３の実施の形態と同様に通常のセル高を有するスタンダードセル１１Ｃよりもセル高の高いスタンダードセルをセルブロック１０Ｃ内に配置した半導体集積回路装置に対し、上記第２の実施の形態と同様にセルブロック１０Ｂ、セルブロックＣに供給する電源電圧を異ならせるようにしたものである。
【００５８】
この場合、図１中のセルブロック１０Ｂでは、図５に示す場合と同様に、複数のスタンダードセル１１Ｂのカラムに沿って電源電圧ＶＤＤ１を供給する電源配線３１と、接地用の電源配線３２とが配置される。
【００５９】
これに対して、図１中のセルブロック１０Ｃでは、図１０の平面図に示すように、複数のスタンダードセル１１Ｃ及びスタンダードセル１１ＣＲ３に沿うように、電源電圧ＶＤＤ２を供給する電源配線３３が配置される。
【００６０】
また、上記リピータを構成するために使用される３倍のセル高を有するスタンダードセル１１ＣＲ３を含むカラムには、上記電源配線３３に沿うように電源電圧ＶＤＤ１を供給する電源配線３１も配置される。なお、この電源配線３１は上記電源配線３３よりもセルの内側に配置される。
【００６１】
そして、上記スタンダードセル１１ＣＲ３には、上記電源配線３１の電源電圧ＶＤＤ１が供給される。
【００６２】
また、電源電圧ＶＤＤ１が供給されるスタンダードセル１１ＣＲ３のＮウエル領域内に配置されるＰＭＯＳトランジスタ２３の周囲には、同じＮウエル領域内に形成される他のＰＭＯＳトランジスタと電位的に分離するために、図６の場合と同様の分離領域３４が配置される。
【００６３】
なお、図１０では特に図示しないが、電源配線３３、３１に沿うように接地用の電源配線が配置されていることはもちろんである。また、図９の場合と同様に、ＮＭＯＳトランジスタ２１、ＰＭＯＳトランジスタ２３のゲート電極はそれぞれ図示を省略している。
【００６４】
この第４の実施の形態によれば、セルブロック１０Ｂと１０Ｃとに供給される電源電圧が互いに異なる場合であっても、セルブロック１０Ｂ、１０Ｃ内のリピータを構成するために使用されるスタンダードセル１１ＢＲ、１１ＣＲ３には同じ電源電圧（ＶＤＤ１）を供給することができる。この結果、複数のリピータが、互いに異なる電源電圧が供給されるセルブロック１０Ｂ、１０Ｃ内のスタンダードセルを用いて構成される場合であっても、複数のリピータの特性を揃えることができる。
【００６５】
しかも、セルブロック１０Ｃでは、リピータを構成するために使用されるスタンダードセル１１ＣＲ３を含む３つのカラムの各カラムに、ＶＤＤ１とは異なる電源電圧ＶＤＤ２で動作する複数のスタンダードセルを配置することができるので、電源電圧が異なるスタンダードセルをカラムを変えて配置する場合と比べて空き領域を少なくすることができ、集積度を高めることができる。
【００６６】
なお、この発明は、上記各実施の形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。
【００６７】
例えば上記各実施の形態では、半導体集積回路装置に３個あるいは４個のセルブロックが設けられている場合を説明したが、５個以上のセルブロックが設けられた半導体集積回路装置にも実施が可能であることはいうまでもない。
【００６８】
さらに、上記各実施の形態では、リピータを構成するために使用されるスタンダードセル内にはＣＭＯＳトランジスタのみが配置される場合について説明したが、これはＣＭＯＳトランジスタの他に、例えばバイポーラトランジスタやダイオードなどの能動素子や、抵抗及びコンデンサなどの受動素子が一緒に配置されていてもよい。
【００６９】
【発明の効果】
以上説明したようにこの発明によれば、セル高の異なるスタンダードセルが配置された異なるセルブロック内のスタンダードセルを用いて構成される回路同士の特性を揃えることかでき、もって所要の特性を得ることができる半導体集積回路装置を提供することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態に係る半導体集積回路装置のレイアウトの一例を示す平面図。
【図２】図１中の異なるセルブロック内に設けられるスタンダードセルの一例を示す平面図。
【図３】リピータの回路図及び等価回路図。
【図４】図１における信号ＳＩＧの伝達経路の構成を示す回路図。
【図５】この発明の第２の実施の形態に係る半導体集積回路装置のセルブロックの一部を抽出して示す平面図。
【図６】この発明の第２の実施の形態に係る半導体集積回路装置の図５に示すセルブロックとは異なるセルブロックの一部を抽出して示す平面図。
【図７】図６中に示されるスタンダードセル内のトランジスタの断面図。
【図８】この発明の第３の実施の形態に係る半導体集積回路装置のレイアウトの一例を示す平面図。
【図９】図８の一部を拡大して示す平面図。
【図１０】この発明の第４の実施の形態に係る半導体集積回路装置のレイアウトの一例を示す平面図。
【図１１】スタンダードセル方式の半導体集積回路装置の平面図。
【図１２】複数のトランジスタを並列接続して構成される大きなサイズのトランジスタを含む横長のスタンダードセルの平面図。
【図１３】大きなサイズのトランジスタを含む縦長のスタンダードセルの平面図。
【図１４】同じカラムにセル高の異なるスタンダードセルを配置させる場合の平面図。
【図１５】従来の半導体集積回路装置を用いて信号を伝達する場合の信号経路を概念的に示す回路図。
【図１６】複数種類の電源電圧が供給される従来のセルブロックの平面図。
【符号の説明】
１０Ａ〜１０Ｄ…セルブロック、
１１Ａ〜１１Ｄ，１１ＣＲ，１１ＢＲ，１１ＣＲ３…スタンダードセル、
１２…Ｐウエル領域、
１３…Ｎウエル領域、
１４…ゲート電極、
１５ｃ，１５ｄ…リピータ、
２１…ＮチャネルＭＯＳトランジスタ、
２２…Ｎ型拡散領域、
２３…ＰチャネルＭＯＳトランジスタ、
２４…Ｐ型拡散領域、
３１，３２，３３…電源配線、
３４…分離領域。
Claims (8)
- 第１のセル高を有する複数の第１のスタンダードセルが配列された第１のセルブロックと、
前記第１のセル高とは異なる第２のセル高を有する複数の第２のスタンダードセルが配列され、かつ前記複数の第１のスタンダードセル内に配置された第１のトランジスタと特性が同じ第２のトランジスタが配置され、前記第２のセル高のＮ倍（Ｎは２以上の正の整数）のセル高を有する少なくとも１つの第３のスタンダードセルが設けられた第２のセルブロック
とを具備したことを特徴とする半導体集積回路装置。 - 第１のセル高を有する複数の第１のスタンダードセルが配列された第１のセルブロックと、
前記第１のセル高とは異なる第２のセル高を有する複数の第２のスタンダードセルが配列され、かつ前記複数の第１のスタンダードセル内に配置された第１のトランジスタと特性が同じ第２のトランジスタが配置され、前記第２のセル高のＮ倍（Ｎは２以上の正の整数）のセル高を有する少なくとも１つの第３のスタンダードセルが設けられた第２のセルブロックと、
前記複数の第１のスタンダードセルに沿って配置され、前記複数の第１のスタンダードセルに第１の電源電圧を供給する第１の電源配線と、
前記複数の第２のスタンダードセルに沿って配置され、前記複数の第２のスタンダードセルに前記第１の電源電圧とは異なる第２の電源電圧を供給する第２の電源配線と、
前記第２の電源配線に沿って配置され、前記少なくとも１つの第３のスタンダードセルに前記第１の電源電圧を供給する第３の電源配線
とを具備したことを特徴とする半導体集積回路装置。 - 前記第１及び第２のトランジスタは、ゲート幅、ソース、ドレイン拡散領域の面積及びトランジスタの形状が同じにされることで特性が同じにされていることを特徴とする請求項１または２記載の半導体集積回路装置。
- 前記第１及び第２のスタンダードセルのセル高は、それぞれのスタンダードセルの配列方向と交差する方向におけるスタンダードセルの外形寸法であることを特徴とする請求項１または２記載の半導体集積回路装置。
- 前記第１及び第２のトランジスタのそれぞれが、ＮチャネルＭＯＳトランジスタとＰチャネルＭＯＳトランジスタからなるＣＭＯＳトランジスタであることを特徴とする請求項１または２記載の半導体集積回路装置。
- ＣＭＯＳトランジスタからなる前記第２のトランジスタのＰチャネルＭＯＳトランジスタは、その周囲に分離領域が配置されていることを特徴とする請求項５に記載の半導体集積回路装置。
- 前記Ｎの値が３であることを特徴とする請求項１または２記載の半導体集積回路装置。
- 前記第２のトランジスタが配置された前記第２のスタンダードセルを使用して、前記複数の第１のスタンダードセルのいずれかに供給される信号をバッファ増幅するリピータが構成されることを特徴とする請求項１または２記載の半導体集積回路装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002236496A JP3612313B2 (ja) | 2002-08-14 | 2002-08-14 | 半導体集積回路装置 |
| US10/365,415 US6849906B2 (en) | 2002-08-14 | 2003-02-12 | Standard-cell type semiconductor integrated circuit device with a mixed arrangement of standard cells differing in height |
| KR1020030056028A KR20040016403A (ko) | 2002-08-14 | 2003-08-13 | 높이가 다른 스탠더드 셀들이 혼재된 스탠더드 셀형반도체 집적 회로 장치 |
| CNB031540546A CN1269213C (zh) | 2002-08-14 | 2003-08-14 | 标准格子型半导体集成电路器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002236496A JP3612313B2 (ja) | 2002-08-14 | 2002-08-14 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004079702A JP2004079702A (ja) | 2004-03-11 |
| JP3612313B2 true JP3612313B2 (ja) | 2005-01-19 |
Family
ID=31712012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002236496A Expired - Fee Related JP3612313B2 (ja) | 2002-08-14 | 2002-08-14 | 半導体集積回路装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6849906B2 (ja) |
| JP (1) | JP3612313B2 (ja) |
| KR (1) | KR20040016403A (ja) |
| CN (1) | CN1269213C (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005203447A (ja) * | 2004-01-13 | 2005-07-28 | Toshiba Corp | 半導体集積回路、半導体集積回路設計システム及び半導体集積回路設計方法 |
| JP2006196872A (ja) | 2004-12-17 | 2006-07-27 | Matsushita Electric Ind Co Ltd | 標準セル、標準セルライブラリ、半導体装置、及びその配置方法 |
| JP4841204B2 (ja) * | 2005-08-31 | 2011-12-21 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US20080023792A1 (en) * | 2006-07-28 | 2008-01-31 | Mediatek Inc. | Filler capacitor with a multiple cell height |
| JP2008192841A (ja) * | 2007-02-05 | 2008-08-21 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
| JP2009065069A (ja) * | 2007-09-10 | 2009-03-26 | Panasonic Corp | 半導体集積回路装置 |
| JP2008258424A (ja) * | 2007-04-05 | 2008-10-23 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
| US7800409B2 (en) * | 2007-07-30 | 2010-09-21 | Texas Instruments Incorporated | Logic block, a multi-track standard cell library, a method of designing a logic block and an asic employing the logic block |
| US8698205B2 (en) * | 2012-05-25 | 2014-04-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit layout having mixed track standard cell |
| JP6136593B2 (ja) * | 2013-06-03 | 2017-05-31 | 株式会社リコー | スタンダードセルのレイアウト方法、スタンダードセルのレイアウトプログラム、および半導体集積回路 |
| TWI656622B (zh) | 2014-09-23 | 2019-04-11 | 聯華電子股份有限公司 | 積體電路佈局結構 |
| CN105702673A (zh) * | 2014-11-28 | 2016-06-22 | 刘邦俊 | 集成电路的布局结构及方法 |
| WO2017111775A1 (en) * | 2015-12-23 | 2017-06-29 | Intel Corporation | Back-end repeater element integration techniques |
| US11011545B2 (en) | 2017-11-14 | 2021-05-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device including standard cells |
| US11107805B2 (en) | 2019-04-15 | 2021-08-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit |
| DE102020109522A1 (de) * | 2019-04-15 | 2020-10-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrierter schaltkreis |
| KR20220023897A (ko) | 2020-08-21 | 2022-03-03 | 삼성전자주식회사 | 반도체 장치 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05315448A (ja) | 1992-04-27 | 1993-11-26 | Nec Corp | 集積回路装置およびそのレイアウト方法 |
| JPH06140505A (ja) | 1992-10-28 | 1994-05-20 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| US5631492A (en) * | 1994-01-21 | 1997-05-20 | Motorola | Standard cell having a capacitor and a power supply capacitor for reducing noise and method of formation |
| JP2000003965A (ja) * | 1998-06-15 | 2000-01-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2000022084A (ja) | 1998-07-06 | 2000-01-21 | Toshiba Corp | 半導体集積回路のパターン設計方法 |
| JP3349989B2 (ja) | 1999-06-18 | 2002-11-25 | エヌイーシーマイクロシステム株式会社 | 半導体集積回路装置及びそのレイアウト方法及び装置 |
| JP3819186B2 (ja) * | 1999-09-22 | 2006-09-06 | 株式会社東芝 | スタンダードセル、半導体集積回路およびそのレイアウト方法 |
| JP4521088B2 (ja) * | 2000-03-27 | 2010-08-11 | 株式会社東芝 | 半導体装置 |
| JP2002190572A (ja) | 2000-12-20 | 2002-07-05 | Fujitsu Ltd | 半導体装置、レイアウトデータ設計装置、及び記録媒体 |
-
2002
- 2002-08-14 JP JP2002236496A patent/JP3612313B2/ja not_active Expired - Fee Related
-
2003
- 2003-02-12 US US10/365,415 patent/US6849906B2/en not_active Expired - Fee Related
- 2003-08-13 KR KR1020030056028A patent/KR20040016403A/ko not_active Application Discontinuation
- 2003-08-14 CN CNB031540546A patent/CN1269213C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004079702A (ja) | 2004-03-11 |
| CN1269213C (zh) | 2006-08-09 |
| CN1495895A (zh) | 2004-05-12 |
| US6849906B2 (en) | 2005-02-01 |
| US20040031995A1 (en) | 2004-02-19 |
| KR20040016403A (ko) | 2004-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3612313B2 (ja) | 半導体集積回路装置 | |
| JP4036688B2 (ja) | 自動配置配線用スタンダードセルライブラリ及び半導体集積装置 | |
| US4651190A (en) | Semiconductor integrated circuit | |
| EP0280236B1 (en) | Method of manufacturing an insulated-gate semicustom integrated circuit | |
| WO2009130844A1 (ja) | 標準セルのレイアウト構造、標準セルライブラリ、及び半導体集積回路のレイアウト構造 | |
| US8174052B2 (en) | Standard cell libraries and integrated circuit including standard cells | |
| JP2008118004A (ja) | 半導体集積回路 | |
| US10748933B2 (en) | Semiconductor device | |
| US11101292B2 (en) | Semiconductor integrated circuit device | |
| JP2008192841A (ja) | 半導体集積回路 | |
| JPH0529551A (ja) | 半導体集積回路 | |
| KR102474687B1 (ko) | 반도체 장치 | |
| US8963210B2 (en) | Standard cell for integrated circuit | |
| US7868359B2 (en) | Semiconductor device | |
| JP2621612B2 (ja) | 半導体集積回路 | |
| US7875909B2 (en) | Gate array | |
| JPS6065546A (ja) | ゲ−トアレイ型集積回路 | |
| KR100310116B1 (ko) | 반도체집적회로장치 | |
| EP0092176B1 (en) | Basic cell for integrated-circuit gate arrays | |
| CN218630795U (zh) | 基于虚设技术的电路排布结构和采用其的集成电路 | |
| US7550838B2 (en) | Semiconductor device | |
| EP0495990A1 (en) | Semiconductor device | |
| JP3660184B2 (ja) | 論理セル | |
| JP3186059B2 (ja) | 半導体装置 | |
| KR930004297B1 (ko) | Cmos 집적회로의 입출력 겸용 셀 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040611 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040713 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040913 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041019 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041022 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121029 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |